JP2004120650A

JP2004120650A - Software radio unit and signal processing method

Info

Publication number: JP2004120650A
Application number: JP2002284449A
Authority: JP
Inventors: Tomoya Tandai; 旦代　智哉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2004-04-15
Anticipated expiration: 2022-09-27
Also published as: JP3754409B2

Abstract

<P>PROBLEM TO BE SOLVED: To perform transmission/reception without loss of data upon system switchover, in a software radio set realizing a communication function with software. <P>SOLUTION: A control portion 23 sets software stored in a program-storing memory 25 in a signal processing portion 22, and makes the signal processing portion 22 process transmission data and reception data of a system corresponding to the software. A reception data buffering portion 21 and a transmission data buffering portion 24 are connected to the input stage of the signal processing portion 22. Upon the system switchover, the delay time of the reception data buffering portion 21 and the transmission data buffering portion 24 is controlled by a processing time, required for rewriting set software to software corresponding to a system of a switchover destination; and the input of the transmission data and the reception data, corresponding to the system of the switchover destination by the signal processing portion 22, is prevented. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、信号処理部にセットされたソフトウェア情報に基づいて任意のシステムの通信機能を実行するソフトウェア無線機及び信号処理方法に関する。
【０００２】
【従来の技術】
近年、無線通信システムにあっては、信号処理部に任意のシステムの通信機能に対応するソフトウェアをセットし、この信号処理部にセットしたソフトウェアに基づいて送信信号及び受信信号を処理させることで当該通信機能を実行するソフトウェア無線機が提唱されている。（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−１４１８２３号公報。
【０００４】
【発明が解決しようとする課題】
ところで、特許文献１では、システムを切り替える際に、信号処理部にセットされているソフトウェアを切替先のシステムに対応する新たなソフトウェアに書き替えなければならず、その書替時間分だけ切替先となるシステムの送信データ及び受信データが失われてしまうことになる。
【０００５】
そこで、この発明の目的は、システムを切り替える際に、データの欠落を生じさせることなくシームレスに切り替えることが可能なソフトウェア無線機及び信号処理方法を提供することにある。
【０００６】
【課題を解決するための手段】
この発明は、上記目的を達成するために、以下のように構成される。
それぞれ互いに異なる複数の通信システムに対応して通信信号を処理する複数のソフトウェア情報を格納するソフトウェア情報格納部と、入力される通信信号を一時保持する入力バッファと、複数のソフトウェア情報が選択的にセットされ、入力バッファから読み出される通信信号を入力して、セットされたソフトウェア情報による信号処理を実行する信号処理部と、通信システムの切替指示入力に応じて、ソフトウェア情報格納部から切替先のソフトウェア情報を読み出して信号処理部にセットすると共に、切替指示入力タイミングからソフトウェア情報の切替処理に要する時間相当分の遅延時間経過後に入力バッファから通信信号を読み出し信号処理部に入力する制御部とを備えるようにしたものである。
【０００７】
この構成によれば、システムを切り替える際に、信号処理部にセットされているソフトウェア情報をソフトウェア情報格納部に格納された切替先となる新たなソフトウェア情報に切り替えている間は、信号処理部に受信信号が入力されないように該受信信号を入力バッファに保持しておくことが可能となり、これにより切替先のシステムに対応する受信データの欠落を防ぐことが可能となる。また、システムを切り替える際に、信号処理部にセットされているソフトウェア情報をソフトウェア情報格納部に格納された切替先となる新たなソフトウェア情報に切り替えている間は、信号処理部に送信信号が入力されないように該送信信号を入力バッファに保持しておくことが可能となり、これにより切替先のシステムに対応する送信データの欠落を防ぐことが可能となる。
【０００８】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
（第１の実施形態）
図１のソフトウェア無線機を参照すると、アナログ部１０と、デジタル部２０とにより構成され、このうちアナログ部１０は、システムＡ用送受信アンテナ１１と、システムＢ用送受信アンテナ１２と、システムＣ用送受信アンテナ１３と、アナログ回路１４〜１６と、スイッチ１７とを備えている。なお、ここでは説明を簡単にするため、スイッチ１７の入力系統数を３系統とする。
【０００９】
この実施形態では、スイッチ１７の第１入力系統にシステムＡ用のアナログ回路１４を接続し、第２入力系統にシステムＢ用のアナログ回路１５を接続し、第３入力系統にシステムＣ用のアナログ回路１６を接続している。
【００１０】
外部から到来した無線周波信号は、例えばシステムＡ用送受信アンテナ１１で受信されたのち、アナログ回路１４によりベースバンド信号に周波数変換される。このベースバンド信号は、スイッチ１７によって導出され、アナログ／デジタル（Ａ／Ｄ）変換器１８によってデジタルベースバンド信号に変換された後、デジタル部２０に供給される。
【００１１】
デジタル部２０は、受信データバッファリング部２１と、信号処理部２２と、制御部２３と、送信データバッファリング部２４と、プログラム格納メモリ２５とを備えている。
【００１２】
上記デジタルベースバンド信号は、受信データバッファリング部２１を介して信号処理部２２に供給される。信号処理部２２は、デジタルベースバンド信号を、その受信データレートに応じた所定のフォーマットの復調データに変換し、その復調データに対し復号処理とＦＥＣ（Ｆｏｒｗａｒｄ　Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ：前方向誤り訂正）による誤り訂正復号処理を施すことにより、ベースバンドの受信デジタルデータを再生する。この受信デジタルデータは、出力端子２６から取り出される。また、信号処理部２２は、制御部２３によりセットされるソフトウェアに基づくシステムの通信機能を実行する。
【００１３】
一方、送信時において、入力端子２７に供給される送信データは、送信データバッファリング部２４を介して信号処理部２２に供給される。信号処理部２２は、入力された送信データに対し符号化処理と誤り訂正符号化処理を施した後、変調処理を施す。この信号処理部２２から出力された送信データは、デジタル／アナログ（Ｄ／Ａ）変換器１９によって送信信号に変換された後、スイッチ１７により対応するシステムＡのアナログ回路１４に導出される。
【００１４】
アナログ回路１４は、入力された送信信号を無線周波信号に変換し、この無線周波信号をシステムＡ用送受信アンテナ１１を介して外部へ送出する。
【００１５】
ところで、上記制御部２３は、プログラム格納メモリ２５に格納されたプログラムに基づいて基本的な制御機能を実行するもので、その基本的な制御機能として、発着信に応じて無線接続制御を実行して、データ通信を可能にする通信制御機能や、システム選択制御機能、位置登録制御機能等を有している。また、制御部２３は、プログラム格納メモリ２５に格納された各種ソフトウェアを読み出して信号処理部２２にセットして、信号処理部２２に対しセットしたソフトウェアに従ったシステムの通信機能を実行させる。
【００１６】
また、制御部２３は、スイッチ１７に対し、システムの切替情報に従って任意の入力系統を出力系統に接続させ、プログラム格納メモリ２５に格納されている切替先のシステムに対応するソフトウェアを読み出し、信号処理部２２にセットされているソフトウェアを切替先の新たなソフトウェアに書き替える。このとき、ソフトウェアの書替時間だけ受信データバッファリング部２１、送信データバッファリング部２４の遅延時間を制御する。なお、システムの切替情報は、ユーザ指定入力操作または通信により得られるものとする。
【００１７】
次に、この第１の実施形態の動作について説明する。
まず、受信モードの動作について説明する。図２は、受信信号と処理の関係を時間の流れにしたがって示した図である。なお、説明の簡略化のため、アナログ部１０及びデジタル部２０の処理遅延時間はないものとして説明している。また、図２では、連続的な受信データをある一定のフレームで区切って示しており、それぞれのフレームに番号を付して示している。
【００１８】
フレーム番号の１〜６はシステムＡの信号を、フレーム番号７以降はシステムＢの信号を示している。ここでは、システムＡによってデータを受信していた信号処理部２２が、図２に示す時刻ｔ６からシステムＢに切り替えてデータを受信する場合について説明する。また、ここで言うデータは、ストリーミング系の動画像データのようなフォーマットのものを考え、システムＡはセルラーシステムのような無線通信システム、システムＢは無線ＬＡＮ（ローカル・エリア・ネットワーク）を用いたスポットサービスのような無線通信システムであるとする。
【００１９】
ユーザは移動しながらデータを受信しており、時刻ｔ６から、ストリーミング系の伝送に適したシステムＢのサービスエリアに入ったため、中央制御局からの制御信号を受けて、ソフトウェア無線機はシステムＡの受信からシステムＢの受信に切り替える。
【００２０】
システムＡに対応するデータを受信する場合、アナログ回路１４はスイッチ１７によって導通状態に切り替えられ、また信号処理部２２にはシステムＡに対応するソフトウェアがセットされている。そして、システムＡ用送受信アンテナ１１によって受信されたシステムＡの信号は、アナログ部１０のアナログ回路１４に入力される。
【００２１】
アナログ回路１４で検波されたベースバンド信号は、スイッチ１７を通してアナログ／デジタル変換器１８に入力され、アナログベースバンド信号からデジタルベースバンド信号へ変換される。デジタルベースバンド信号は、デジタル部２０の受信データバッファリング部２１に入力される。受信データバッファリング部２１は、制御部２３の制御により、入力されたデータに対して、Ｄ時間だけ遅延させてデータを出力する。ここでＤはＤ≧０である。
【００２２】
システムＡのデータに対する受信データバッファリング部２１の遅延時間Ｄは、図２（ｄ）に示すように、０の場合を示している。受信データバッファリング部２１から出力されたデータは、信号処理部２２に入力され、デジタル信号処理がなされる。デジタル信号処理されたデータは、出力端子２６から出力される。
【００２３】
ここで、時刻ｔ６からシステムＢの信号の受信に切り替える場合、制御部２３はスイッチ１７に対しアナログ回路１５に切り替えさせ、プログラム格納メモリ２５からシステムＢ対応のソフトウェアを読み出し、信号処理部２２にセットされているシステムＡ対応のソフトウェアをシステムＢ対応のソフトウェアに書き替えなければならない。この書き替えに要する時間は、一瞬無信号となり、この間に出力されるシステムＢ対応の受信データが途切れて不連続となり、品質が劣化してしまう。
【００２４】
そこで、この第１の実施形態では、制御部２３において、時刻ｔ６にスイッチ１７の切り替えとシステムＢ対応のソフトウェアのダウンロードを開始すると同時に、受信データバッファリング部２１に対して遅延時間Ｄ＞ｙ×Ｎを与える。ここでｙは信号処理部２２に対するソフトウェアのダウンロードつまり書き替えに要する時間、Ｎは想定されるシステム切り替えの回数である。図２（ｄ）では、Ｄ＝ｙを与えた場合を示している。時刻ｔ６から時間ｙの間、すなわち信号処理部２２にシステムＢのソフトウェアがダウンロードされている時間は、受信データバッファリング部２１からデータが出力されない。そして、時刻ｔ６から時間ｙが経過した時点で、信号処理部２２に対するシステムＢのソフトウェアのダウンロードが完了し、かつ、図２（ｅ）に示す如く、受信データバッファリング部２１から信号処理部２２に対してデータが入力される。これにより、システムＢの受信データ（図２中のフレーム番号７番以降のデータ）を損なうことなく最初から処理可能となる。
【００２５】
上記システムの切り替えの際に、制御部２３は図３に示すような制御処理を開始する。
この制御処理を開始すると制御部２３はまず、システムの切替発生か否かの判断を行い（ステップＳＴ３ａ）、システムの切替発生と判断した場合に（Ｙｅｓ）、ソフトウェア書替に要する時間相当の遅延時間をカウントする（ステップＳＴ３ｂ）。
【００２６】
続いて、制御部２３は、プログラム格納メモリ２５から切替先のシステムに対応するソフトウェアを読み出し（ステップＳＴ３ｃ）、この読み出したソフトウェアを信号処理部２２に上書きする（ステップＳＴ３ｄ）。
【００２７】
続いて、制御部２３は、遅延時間が経過したか否かの判断を行い、経過するまで上記ステップＳＴ３ｃ乃至ステップＳＴ３ｅの処理を繰り返し実行する。
【００２８】
そして制御部２３は、遅延時間が経過したならば（Ｙｅｓ）、受信データバファリング部２１からデータを読み出して信号処理部２２に入力する（ステップＳＴ３ｆ）。
【００２９】
なお、上記第１の実施形態において、信号処理部２２に入力するシステムＢの受信データの先頭部分は、スイッチ１７の切り替え時間ｘだけ劣化しているが、この時間ｘにはＦＥＣによる誤り訂正の結果、誤りが訂正された復号結果が出力されることになる。
【００３０】
以上のように上記第１の実施形態によれば、信号処理部２２の入力段に受信データバッファリング部２１を設けることにより、システム切り替えの際に、受信データを損なうことなく受信信号処理を行うことが可能となる。
【００３１】
また、送信モードの場合にも、同様に、システムが切り替わる時刻に送信データバッファリング部２４に対して、遅延時間Ｄ≧ｙ×Ｎを設定することによって、送信データを損なうことなく送信信号処理を行うことが可能となる。さらに、リアルタイム性が要求されないシステムに対応する受信信号あるいは送信信号を処理する場合には、受信データバッファリング部２１、送信データバッファリング部２４内のデータを、受信信号或いは送信信号の入力よりも高速に処理し、バッファリングしているデータの容量を低減させる（ｙの値がフレーム毎に一定ではなく、徐々に減少する）ことも可能である。これにより、予め用意する受信データバッファリング部２１及び送信データバッファリング部２４の容量を低減することが可能となる。
【００３２】
（第２の実施形態）
図４を用いてこの発明の第２の実施形態に従うソフトウェア無線機について説明する。なお、図４において、図１と同一部分には同一符号を付して詳細な説明を省略する。図１に示したソフトウェア無線機と異なるところは、信号処理部２２と出力端子２６との間に復号データバッファリング部３１を介挿接続し、また信号処理部２２とデジタル／アナログ変換器１９との間に符号化データバッファリング部３２を介挿接続したことである。
【００３３】
次に、この第２の実施形態の動作について説明する。
まず、受信モードの動作について説明する。図５は、受信信号と処理の関係を時間の流れにしたがって示した図である。なお、説明の簡略化のため、アナログ部及びデジタル部の処理遅延時間はないものとして説明している。また、図５では、連続的な受信データをある一定のフレームで区切って示しており、それぞれのフレームに番号を付して示している。
【００３４】
フレーム番号の１〜６はシステムＡの信号を、フレーム番号７以降はシステムＢの信号を示している。上記の場合と同様に、例として、最初システムＡによってデータを受信していた信号処理部２２が、図５に示す時刻ｔ６からシステムＢに切り替えてデータを受信する場合について説明する。
【００３５】
システムＡに対応するデータを受信する場合、アナログ回路１４はスイッチ１７によって導通状態に切り替えられ、また信号処理部２２にはシステムＡに対応するソフトウェアがセットされている。そして、システムＡ用送受信アンテナ１１によって受信されたシステムＡの信号は、アナログ部１０のアナログ回路１４に入力される。
【００３６】
アナログ回路１４で検波されたベースバンド信号は、スイッチ１７を通してアナログ／デジタル変換器１８に入力され、アナログベースバンド信号からデジタルベースバンド信号へ変換される。デジタルベースバンド信号は、デジタル部２０の受信データバッファリング部２１に入力される。受信データバッファリング部２１は、制御部２３の制御により、入力されたデータに対して、Ｄ１時間だけ遅延させてデータを出力する。ここでＤ１はＤ１≧０である。
【００３７】
システムＡのデータに対する受信データバッファリング部２１の遅延時間Ｄは、図５（ｄ）に示すように、０の場合を示している。受信データバッファリング部２１から出力されたデータは、信号処理部２２に入力され、デジタル信号処理がなされる。デジタル信号処理されたデータは、復号データバッファリング部３１に入力される。
【００３８】
復号データバッファリング部３１は、制御部２３の制御により、入力されたデータに対して、Ｄ２時間だけ遅延してデータを出力する。ここでＤ２はＤ２≧ｙ×Ｎであり、ｙは信号処理部２２に対するソフトウェアのダウンロードに要する時間、Ｎは想定されるシステム切り替えの回数である。システムＡのデータに対する復号データバッファリング部３１の遅延時間Ｄは、図５（ｄ）に示すように、ｙの場合を示している。復号データバッファリング部３１の出力は、最終的に出力端子２６から取り出される。
【００３９】
ここで、時刻ｔ６からシステムＢの信号の受信に切り替える場合、制御部２３はスイッチ１７に対しアナログ回路１５に切り替えさせ、プログラム格納メモリ２５からシステムＢ対応のソフトウェアを読み出し、信号処理部２２にセットされているシステムＡ対応のソフトウェアをシステムＢ対応のソフトウェアに書き替えなければならず、前記第１の実施形態と同様に、信号品質が劣化してしまうことになる。
【００４０】
そこで、この第２の実施形態では、制御部２３において、受信データバッファリング部２１の遅延時間を制御するとともに、復号データバッファリング部３１の遅延時間を制御するようにしている。すなわち、制御部２３は、時刻ｔ６＋ｙになる前まで、復号データバッファリング部３１に対して遅延時間Ｄ２＝ｙを設定し、時刻ｔ６＋ｙの時点で復号データバッファリング部３１に対して遅延時間Ｄ２＝０に設定する。
【００４１】
上記システムの切り替えの際に、制御部２３は図６に示すような制御処理を開始する。
この制御処理を開始すると制御部２３はまず、システムの切替発生か否かの判断を行い（ステップＳＴ６ａ）、システムの切替発生と判断した場合に（Ｙｅｓ）、ソフトウェア書替に要する時間相当の遅延時間をカウントし（ステップＳＴ６ｂ）、遅延時間「Ｄ２＝０」を復号データバッファリング部３１に設定する（ステップＳＴ６ｃ）。
【００４２】
続いて、制御部２３は、プログラム格納メモリ２５から切替先のシステムに対応するソフトウェアを読み出し（ステップＳＴ６ｄ）、この読み出したソフトウェアを信号処理部２２に上書きする（ステップＳＴ６ｅ）。
【００４３】
続いて、制御部２３は、遅延時間が経過したか否かの判断を行い、経過するまで上記ステップＳＴ６ｄ乃至ステップＳＴ６ｆの処理を繰り返し実行する。
【００４４】
そして制御部２３は、遅延時間が経過したならば（Ｙｅｓ）、受信データバッファリング部２１からデータを読み出し、信号処理部部２２に入力する（ステップＳＴ６ｇ）。
【００４５】
なお、システムＢの受信データの先頭部分は、スイッチ１７の切り替え時間ｘだけ劣化しているが、この時間ｘにはＦＥＣによる誤り訂正の結果、誤りが訂正された復号結果が出力されることになる。
【００４６】
これにより、信号処理部２２の出力は、復号データバッファリング部３１に入力され、遅延なく（Ｄ２＝０）出力されるため、Ｄ２＝ｙだけ遅延されて復号データバッファリング部３１から出力されたシステムＡの復号結果と切れ目なく接続されるようになる。
【００４７】
以上のように上記第２の実施形態によれば、信号処理部２２の入力段に受信データバッファリング部２１を設けるとともに、信号処理部２２の出力段に復号データバッファリング部３１を設けることにより、システム切り替えの際に、復号データを切れ目なく出力することが可能となる。また、送信モードの場合にも、同様に、システムが切り替わる時刻に送信データバッファリング部２４に対して遅延時間Ｄ３≧ｙ×Ｎを設定することによって、送信データを損なうことなく送信信号処理することが可能となるとともに、符号化データバッファリング部３２に対して遅延時間Ｄ４≧ｙ×Ｎを設定することによって、符号化データを切れ目なく出力することが可能となる。ここで、ｙは信号処理部２２に対するソフトウェアのダウンロードに要する時間であり、Ｎは想定されるシステム切り替えの回数である。
【００４８】
また、前記第１の実施形態と同様に、リアルタイム性が要求されないシステムに対応する受信信号あるいは送信信号を処理する場合には、受信データバッファリング部２１、送信データバッファリング部２４、復号データバッファリング部３１、符号化データバッファリング部３２内のデータを、受信信号或いは送信信号の入力よりも高速に処理し、バッファリングしているデータの容量を低減させる（ｙの値がフレーム毎に一定ではなく、徐々に減少する）ことも可能である。これにより、予め用意する受信データバッファリング部２１、送信データバッファリング部２４、復号データバッファリング部３１、符号化データバッファリング部３２それぞれの容量を低減することが可能となる。
【００４９】
（第３の実施形態）
図７を用いてこの発明の第３の実施形態に従うソフトウェア無線機について説明する。なお、図７において、図１と同一部分には同一符号を付して詳細な説明を省略する。図１に示したソフトウェア無線機と異なるところは、上記信号処理部２２に代えて、システムＡ用の受信ハードウェア回路４１、システムＢ用の受信ハードウェア回路４２、システムＣ用の受信ハードウェア回路４３、スイッチ４４、受信処理データバッファリング部４５、システムＡ用の送信ハードウェア回路４６、システムＢ用の送信ハードウェア回路４７、システムＣ用の送信ハードウェア回路４８、スイッチ４９、送信処理データバッファリング部５０及び制御部５１を有した信号処理部４０を備えるようにしたところである。なお、ここでは説明を簡単にするため、スイッチ４４，４９それぞれの出力系統数を３系統とする。
【００５０】
すなわち、アナログ／デジタル変換器１８から出力されるシステムＡのデジタルベースバンド信号は、信号処理部４０内のスイッチ４４によって受信ハードウェア回路４１へ導出される。受信ハードウェア回路４１は、デジタルベースバンド信号を、その受信データレートに応じた所定のフォーマットの復調データに変換し、その復調データに対し復号処理とＦＥＣ（Ｆｏｒｗａｒｄ　Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ：前方向誤り訂正）による誤り訂正復号処理を施すことにより、ベースバンドの受信デジタルデータを再生する。この受信デジタルデータは、受信処理データバッファリング部４５に保持され、信号処理部４０で処理された後、出力端子２６から取り出される。
【００５１】
一方、送信時において、入力端子２７に供給されるシステムＡ用の送信データは、スイッチ４９によって送信ハードウェア回路４６へ導出される。送信ハードウェア回路４６は、入力された送信データに対し符号化処理と誤り訂正符号化処理を施した後、変調処理を施す。この送信ハードウェア回路４６から出力された送信データは、送信処理データバッファリング部５０を介してデジタル／アナログ変換器１９に供給される。上記スイッチ４４，４９は、制御部５１によってシステム単位で切替制御される。
【００５２】
なお、信号処理部４０において、システムＡ〜Ｃ以外の受信データは、スイッチ４４、受信ハードウェア回路４１〜４３を介することなく、受信データバッファリング部４５に直接入力された後、信号処理部４０内にセットされたソフトウェアによって処理される。また、システムＡ〜Ｃ以外の送信データも、送信データバッファリング部５０に直接入力された後、信号処理部４０内にセットされたソフトウェアによって処理される。
【００５３】
次に、この第３の実施形態の動作について説明する。
【００５４】
まず、受信モードの動作について説明する。図８は、受信信号と処理の関係を時間の流れにしたがって示した図である。また、図８では、連続的な受信データをある一定のフレームで区切って示しており、それぞれのフレームに番号を付して示している。
【００５５】
フレーム番号の１〜６はシステムＡの信号を、フレーム番号７以降はシステムＢの信号を示している。上記第１及び第２の実施形態の場合と同様に、例として、最初システムＡによってデータを受信していた信号処理部４０が、図８に示す時刻ｔ６からシステムＢに切り替えてデータを受信する場合について説明する。
【００５６】
まず、アナログ部１０は、スイッチ１７によってアナログ回路１４が選択されており、デジタル部２０は、スイッチ４４によって受信ハードウェア回路４１が選択されており、プログラム格納メモリ２５からシステムＡのソフトウェアが信号処理部４０にダウンロードされているものとする。
【００５７】
アナログ／デジタル変換器１８から出力されたシステムＡのデジタルベースバンド信号は、信号処理部４０内のスイッチ４４を通して、システムＡ用の受信ハードウェア回路４１に入力される。受信ハードウェア回路４１は、デジタルベースバンド信号について受信処理の一部を実行し、その結果を受信処理データバッファリング部４５に入力する。この一部の受信処理に要する処理時間をＳとする。
【００５８】
受信処理データバッファリング部４５は、制御部５１の制御により、入力されたデータに対して、Ｄ時間だけ遅延してデータを出力する。ここでＤはＤ≧０である。システムＡの受信処理データに対する受信処理データバッファリング部４５の遅延時間Ｄは、図８（ｄ）に示す如く、０の場合を示している。受信処理データバッファリング部４５から出力されたデータは、信号処理部４０内で残りの受信処理が行われる。この受信処理に要する処理時間をＴとする。信号処理部４０から出力されたデータは、最終的に出力端子２６から取り出される。
【００５９】
ここで、時刻ｔ６からシステムＢの信号の受信に切り替える場合には、スイッチ１７によって、システムＢのアナログ回路１５に切り替えることと、信号処理部４０内のスイッチ４４によって、システムＢ用の受信ハードウェア回路４２に切り替えなければならない。さらに、プログラム格納メモリ２５からシステムＢ対応のソフトウェアを読み出し、信号処理部４０にセットされているシステムＡ対応のソフトウェアをシステムＢ対応のソフトウェアに書き替えなければならない。この書き替えに要する時間は、一瞬無信号となり、この間に出力されるシステムＢ対応の受信データが途切れて不連続となり、品質が劣化してしまう。
【００６０】
そこで、この第３の実施形態では、制御部５１において、時刻ｔ６にスイッチ１７の切り替えとシステムＢ対応のソフトウェアのダウンロードを開始すると同時に、スイッチ４４の切り替えを行う。同様に、受信処理データバッファリング部４５に対して遅延時間Ｄ＞ｙ×Ｎを与える。ここで、ｙは信号処理部４０に対するソフトウェアのダウンロードに要する時間、Ｎは想定されるシステム切り替えの回数である。図８（ｄ）では、Ｄ＝ｙを与えた場合を示している。時刻ｔ６＋Ｓから時間ｙの間、すなわち信号処理部４０にシステムＢのソフトウェアがダウンロードされている時間は、受信処理データバッファリング部４５からデータが出力されない。そして、時刻ｔ６＋Ｓから時間ｙが経過した時点で、信号処理部４０にシステムＢのソフトウェアのダウンロードが完了し、かつ、図８（ｅ）に示す如く、受信処理データバッファリング部４５から信号処理部４０に対してデータが入力される。これにより、システムＢの受信データ（図８中のフレーム番号７番以降のデータ）を損なうことなく最初から処理可能となる。
【００６１】
上記システムの切り替えの際に、制御部５１は図９に示すような制御処理を開始する。
この制御処理を開始すると制御部５１はまず、システムの切替発生か否かの判断を行い（ステップＳＴ９ａ）、システムの切替発生と判断した場合に（Ｙｅｓ）、切替先のシステムがハードウェア対応であるか否かの判断を行う（ステップＳＴ９ｂ）、ここで、ハードウェア対応であるならば（Ｙｅｓ）、制御部５１は対応する受信ハードウェア回路４１〜４３を駆動させ（ステップＳＴ９ｃ）、ソフトウェア書替に要する時間相当の遅延時間をカウントする（ステップＳＴ９ｄ）。なお、ステップＳＴ９ｂにおいて、切替先のシステムがソフトウェア対応であるならば（Ｎｏ）、制御部５１はそのままステップＳＴ９ｄの処理に移行する。
【００６２】
続いて、制御部５１は、プログラム格納メモリ２５から切替先のシステムに対応するソフトウェアを読み出し（ステップＳＴ９ｅ）、この読み出したソフトウェアを信号処理部４０に上書きする（ステップＳＴ９ｆ）。
【００６３】
続いて、制御部５１は、遅延時間が経過したか否かの判断を行い、経過するまで上記ステップＳＴ９ｅ乃至ステップＳＴ９ｆの処理を繰り返し実行する。
【００６４】
そして制御部５１は、遅延時間が経過したならば（Ｙｅｓ）、受信処理データバッファリング部４５からデータを読み出し、そのデータを信号処理部４０に処理させる（ステップＳＴ９ｈ）。
【００６５】
なお、上記第３の実施形態において、信号処理部４０に入力するシステムＢの受信データの先頭部分は、スイッチ１７の切り替え時間ｘだけ劣化しているが、この時間ｘにはＦＥＣによる誤り訂正の結果、誤りが訂正された復号結果が出力されることになる。
【００６６】
以上のように上記第３の実施形態によれば、例えばシステムごとに処理モードを設定しておくことで、高速処理が要求されるシステムについては信号処理部４０で処理すべく処理の一部を受信ハードウェア回路４１〜４３，送信ハードウェア回路４６〜４８で実行し、一方別のシステムについてはソフトウェアに従って信号処理部４０内で処理するというように、システムごとに最適な信号処理を行うことができる。
【００６７】
また、送信モードの場合にも、同様に、システムが切り替わる時刻に送信処理データバッファリング部５０に対して、遅延時間Ｄ≧ｙ×Ｎを設定することによって、送信データを損なうことなく送信信号処理を行うことが可能となる。
【００６８】
（第４の実施形態）
図１０を用いてこの発明の第４の実施形態に従うソフトウェア無線機について説明する。なお、図１０において、図７と同一部分には同一符号を付して詳細な説明を省略する。図７に示したソフトウェア無線機と異なるところは、信号処理部４０と出力端子２６との間に復号データバッファリング部６１を介挿接続し、また信号処理部４０とデジタル／アナログ変換器１９との間に符号化データバッファリング部６２を介挿接続したことである。
【００６９】
次に、この第４の実施形態の動作について説明する。
まず、受信モードの動作について説明する。図１１は、受信信号と処理の関係を時間の流れにしたがって示した図である。また、図１１では、連続的な受信データをある一定のフレームで区切って示しており、それぞれのフレームに番号を付して示している。
【００７０】
フレーム番号の１〜６はシステムＡの信号を、フレーム番号７以降はシステムＢの信号を示している。上記第１乃至第３の実施形態の場合と同様に、例として、最初システムＡによってデータを受信していた信号処理部４０が、図１１に示す時刻ｔ６からシステムＢに切り替えてデータを受信する場合について説明する。
【００７１】
まず、アナログ部１０は、スイッチ１７によってアナログ回路１４が選択されており、デジタル部２０は、スイッチ４４によって受信ハードウェア回路４１が選択されており、プログラム格納メモリ２５からシステムＡのソフトウェアが信号処理部４０にダウンロードされているものとする。
【００７２】
アナログ／デジタル変換器１８から出力されたシステムＡのデジタルベースバンド信号は、信号処理部４０内のスイッチ４４を通して、システムＡ用の受信ハードウェア回路４１に入力される。受信ハードウェア回路４１は、デジタルベースバンド信号について受信処理の一部を実行し、その結果を受信処理データバッファリング部４５に入力する。この一部の受信処理に要する処理時間をＳとする。
【００７３】
受信処理データバッファリング部４５は、制御部５１の制御により、入力されたデータに対して、Ｄ１時間だけ遅延してデータを出力する。ここでＤ１はＤ１≧０である。システムＡの受信処理データに対する受信処理データバッファリング部４５の遅延時間Ｄ１は、図１１（ｄ）に示す如く、０の場合を示している。受信処理データバッファリング部４５から出力されたデータは、信号処理部４０内で残りの受信処理が行われる。この受信処理に要する処理時間をＴとする。信号処理部４０から出力されたデータは、復号データバッファリング部６１に入力される。
【００７４】
復号データバッファリング部６１は、制御部５１の制御により、入力されたデータに対して、Ｄ２時間だけ遅延してデータを出力する。ここでＤ２はＤ２≧ｙ×Ｎであり、ｙは信号処理部４０に対するソフトウェアのダウンロードに要する時間、Ｎは想定されるシステム切り替えの回数である。システムＡのデータに対する復号データバッファリング部６１の遅延時間Ｄ２は、図１１（ｄ）に示すように、ｙの場合を示している。復号データバッファリング部６１の出力は、最終的に出力端子２６から取り出される。
【００７５】
ここで、時刻ｔ６からシステムＢの信号の受信に切り替える場合、制御部５１はスイッチ１７に対しアナログ回路１５に切り替えさせ、プログラム格納メモリ２５からシステムＢ対応のソフトウェアを読み出し、信号処理部４０にセットされているシステムＡ対応のソフトウェアをシステムＢ対応のソフトウェアに書き替えなければならず、前記第１乃至第３の実施形態と同様に、信号品質が劣化してしまうことになる。
【００７６】
そこで、この第４の実施形態では、制御部５１において、時刻ｔ６にスイッチ１７の切り替えとシステムＢ対応のソフトウェアのダウンロードを開始すると同時に、スイッチ４４の切り替えを行う。同様に、制御部５１の制御により、時刻ｔ６＋Ｓに、システムＢ対応のソフトウェアのダウンロードを開始すると同時に、受信処理データバッファリング部に対して遅延時間Ｄ１≧ｙ×Ｎを与える。ここでｙは信号処理部４０に対するソフトウェアのダウンロードに要する時間、Ｎは想定されるシステム切り替えの回数である。図１１（ｄ）では、Ｄ１＝ｙを与えた場合を示している。時刻ｔ６＋Ｓから時間ｙの間、すなわち信号処理部４０にシステムＢのソフトウェアがダウンロードされている時間は、受信処理データバッファリング部４５からデータが出力されない。そして、時刻ｔ６＋Ｓから時間ｙが経過した時点で、信号処理部４０にシステムＢのソフトウェアのダウンロードが完了し、かつ、受信処理データバッファリング部４５から信号処理部４０に対してデータが入力される。これにより、システムＢの受信データ（図１１中のフレーム番号７番以降のデータ）を損なうことなく最初から処理可能となる。
【００７７】
また、制御部５１は、時刻ｔ６＋Ｓ＋ｙの時点で復号データバッファリング部６１に対して遅延時間Ｄ２＝０を与える。
【００７８】
上記システムの切り替えの際に、制御部５１は図１２に示すような制御処理を開始する。
この制御処理を開始すると制御部５１はまず、システムの切替発生か否かの判断を行い（ステップＳＴ１２ａ）、システムの切替発生と判断した場合に（Ｙｅｓ）、切替先のシステムがハードウェア対応であるか否かの判断を行う（ステップＳＴ１２ｂ）、ここで、ハードウェア対応であるならば（Ｙｅｓ）、制御部５１は対応する受信ハードウェア回路４１〜４３を駆動させ（ステップＳＴ１２ｃ）、ソフトウェア書替に要する時間相当の遅延時間をカウントし（ステップＳＴ１２ｄ）、遅延時間「Ｄ２＝０」を復号データバッファリング部６１に設定する（ステップＳＴ１２ｅ）。なお、ステップＳＴ１２ｂにおいて、切替先のシステムがソフトウェア対応であるならば（Ｎｏ）、制御部５１はそのままステップＳＴ１２ｄの処理に移行する。
【００７９】
続いて、制御部５１は、プログラム格納メモリ２５から切替先のシステムに対応するソフトウェアを読み出し（ステップＳＴ１２ｆ）、この読み出したソフトウェアを信号処理部４０に上書きする（ステップＳＴ１２ｇ）。
【００８０】
続いて、制御部５１は、遅延時間が経過したか否かの判断を行い、経過するまで上記ステップＳＴ１２ｆ乃至ステップＳＴ１２ｈの処理を繰り返し実行する。
【００８１】
そして制御部５１は、遅延時間が経過したならば（Ｙｅｓ）、受信処理データバッファリング部４５からデータを読み出し、そのデータに対し信号処理部４０に処理させる（ステップＳＴ１２ｉ）。
【００８２】
なお、システムＢの受信データの先頭部分は、スイッチ１７の切り替え時間ｘだけ劣化しているが、この時間ｘにはＦＥＣによる誤り訂正の結果、誤りが訂正された復号結果が出力されることになる。
【００８３】
これにより、信号処理部４０の出力は、復号データバッファリング部６１に入力され、遅延なく（Ｄ２＝０）出力されるため、Ｄ２＝ｙだけ遅延されて復号データバッファリング部６１から出力されたシステムＡの復号結果と切れ目なく接続されるようになる。
【００８４】
以上のように上記第４の実施形態によれば、上記第３の実施形態と同様の作用効果が得られるとともに、信号処理部４０の出力段に復号データバッファリング部６１を設けることにより、システム切り替えの際に、復号データを切れ目なく出力することが可能となる。また、送信モードの場合にも、同様に、システムが切り替わる時刻に送信処理データバッファリング部５０に対して遅延時間Ｄ３≧ｙ×Ｎを設定することによって、送信データを損なうことなく送信信号処理することが可能となるとともに、符号化データバッファリング部６２に対して遅延時間Ｄ４≧ｙ×Ｎを設定することによって、符号化データを切れ目なく出力することが可能となる。ここで、ｙは信号処理部４０に対するソフトウェアのダウンロードに要する時間であり、Ｎは想定されるシステム切り替えの回数である。
【００８５】
（その他の実施形態）
この発明は、前記各実施形態の範囲に限定されるものではない。すなわち、前記各実施形態では、システムＡ〜Ｃの３つのシステムに対応するものとして説明したが、これ以外にも、３以上のシステムに対応できるものであってもよい。
【００８６】
また、前記第２または第４の実施形態では、信号処理部の入力段及び出力段に復号データバッファリング部及び符号化データバッファリング部を設ける例について説明したが、これ以外のバッファリング部を設けるものであってもよい。
【００８７】
その他、ソフトウェア無線機の種類や構成、ソフトウェアの種類、切替対象となるシステムの数や種類、システム切り替えの際の制御手順や制御内容等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
【００８８】
【発明の効果】
以上詳述したようにこの発明によれば、システムを切り替える際に、データの欠落を生じさせることなくシームレスに切り替えることが可能なソフトウェア無線機及び信号処理方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に従うソフトウェア無線機のブロック図。
【図２】同第１の実施形態における受信データと処理時間の関係を説明するために示すタイミングチャート。
【図３】同第１の実施形態におけるシステム切替時の制御部の処理動作を説明するために示すフローチャート。
【図４】この発明の第２の実施形態に従うソフトウェア無線機のブロック図。
【図５】同第２の実施形態における受信データと処理時間の関係を説明するために示すタイミングチャート。
【図６】同第２の実施形態におけるシステム切替時の制御部の処理動作を説明するために示すフローチャート。
【図７】この発明の第３の実施形態に従うソフトウェア無線機のブロック図。
【図８】同第３の実施形態における受信データと処理時間の関係を説明するために示すタイミングチャート。
【図９】同第３の実施形態におけるシステム切替時の制御部の処理動作を説明するために示すフローチャート。
【図１０】この発明の第４の実施形態に従うソフトウェア無線機のブロック図。
【図１１】同第４の実施形態における受信データと処理時間の関係を説明するために示すタイミングチャート。
【図１２】同第４の実施形態におけるシステム切替時の制御部の処理動作を説明するために示すフローチャート。
【符号の説明】
１０…アナログ部、
１１…システムＡ用送受信アンテナ、
１２…システムＢ用送受信アンテナ、
１３…システムＣ用送受信アンテナ、
１４〜１６…アナログ回路、
１７…スイッチ、
１８…アナログ／デジタル（Ａ／Ｄ）変換器、
１９…デジタル／アナログ（Ｄ／Ａ）変換器、
２０…デジタル部、
２１…受信データバッファリング部、
２２，４０…信号処理部、
２３，５１…制御部、
２４…送信データバッファリング部、
２５…プログラム格納メモリ、
３１，６１…復号データバッファリング部、
３２，６２…符号化データバッファリング部、
４１〜４３…受信ハードウェア回路、
４４，４９…スイッチ、
４５…受信処理データバッファリング部、
４６〜４８…送信ハードウェア回路、
５０…送信処理データバッファリング部。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a software defined radio and a signal processing method for executing a communication function of an arbitrary system based on software information set in a signal processing unit.
[0002]
[Prior art]
In recent years, in a wireless communication system, software corresponding to a communication function of an arbitrary system is set in a signal processing unit, and a transmission signal and a reception signal are processed based on the software set in the signal processing unit. Software defined radios that perform communication functions have been proposed. (For example, refer to Patent Document 1).
[0003]
[Patent Document 1]
JP-A-2002-141823.
[0004]
[Problems to be solved by the invention]
By the way, in Patent Literature 1, when the system is switched, the software set in the signal processing unit must be rewritten with new software corresponding to the system of the switching destination. The transmission data and the reception data of a certain system will be lost.
[0005]
Therefore, an object of the present invention is to provide a software defined radio and a signal processing method capable of seamlessly switching when switching systems without causing data loss.
[0006]
[Means for Solving the Problems]
The present invention is configured as follows to achieve the above object.
A software information storage unit for storing a plurality of software information for processing communication signals corresponding to a plurality of communication systems different from each other; an input buffer for temporarily holding an input communication signal; A signal processing unit that receives a communication signal that is set and is read from an input buffer and performs signal processing based on the set software information; and a software destination to be switched from the software information storage unit according to a switching instruction input of the communication system. A control unit that reads information from the input buffer and inputs the read communication signal to the signal processing unit after a delay time equivalent to a time required for the software information switching process has elapsed from the switching instruction input timing, It is like that.
[0007]
According to this configuration, when the system is switched, while the software information set in the signal processing unit is being switched to the new software information to be the switching destination stored in the software information storage unit, the signal processing unit It is possible to hold the received signal in the input buffer so that the received signal is not input, thereby preventing loss of received data corresponding to the switching destination system. Also, when switching the system, while switching the software information set in the signal processing unit to new switching destination software information stored in the software information storage unit, a transmission signal is input to the signal processing unit. It is possible to hold the transmission signal in the input buffer so as not to be performed, thereby preventing loss of transmission data corresponding to the switching destination system.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(1st Embodiment)
Referring to the software defined radio of FIG. 1, the software radio includes an analog unit 10 and a digital unit 20. The analog unit 10 includes a transmitting / receiving antenna 11 for system A, a transmitting / receiving antenna 12 for system B, and a transmitting / receiving antenna for system C. An antenna 13, analog circuits 14 to 16, and a switch 17 are provided. Here, for simplicity of description, the number of input systems of the switch 17 is three.
[0009]
In this embodiment, the analog circuit 14 for the system A is connected to the first input system of the switch 17, the analog circuit 15 for the system B is connected to the second input system, and the analog circuit 15 for the system C is connected to the third input system. The circuit 16 is connected.
[0010]
The radio frequency signal arriving from the outside is received by, for example, the transmission / reception antenna 11 for system A, and then frequency-converted into a baseband signal by the analog circuit 14. The baseband signal is derived by the switch 17, converted to a digital baseband signal by an analog / digital (A / D) converter 18, and supplied to a digital unit 20.
[0011]
The digital unit 20 includes a reception data buffering unit 21, a signal processing unit 22, a control unit 23, a transmission data buffering unit 24, and a program storage memory 25.
[0012]
The digital baseband signal is supplied to a signal processing unit 22 via a reception data buffering unit 21. The signal processing unit 22 converts the digital baseband signal into demodulated data of a predetermined format corresponding to the received data rate, and performs an error on the demodulated data by a decoding process and FEC (Forward Error Correction). By performing the correction decoding process, the baseband received digital data is reproduced. The received digital data is taken out from the output terminal 26. The signal processing unit 22 executes a communication function of the system based on software set by the control unit 23.
[0013]
On the other hand, at the time of transmission, the transmission data supplied to the input terminal 27 is supplied to the signal processing unit 22 via the transmission data buffering unit 24. The signal processing unit 22 performs an encoding process and an error correction encoding process on the input transmission data, and then performs a modulation process. The transmission data output from the signal processing unit 22 is converted into a transmission signal by a digital / analog (D / A) converter 19, and is then led out to the corresponding analog circuit 14 of the system A by the switch 17.
[0014]
The analog circuit 14 converts the input transmission signal into a radio frequency signal, and transmits the radio frequency signal to the outside via the system A transmitting / receiving antenna 11.
[0015]
By the way, the control unit 23 executes a basic control function based on a program stored in the program storage memory 25. As the basic control function, the control unit 23 executes a wireless connection control according to an outgoing / incoming call. It has a communication control function for enabling data communication, a system selection control function, a location registration control function, and the like. Further, the control unit 23 reads various software stored in the program storage memory 25, sets the read software in the signal processing unit 22, and causes the signal processing unit 22 to execute a communication function of the system according to the set software.
[0016]
The control unit 23 causes the switch 17 to connect an arbitrary input system to the output system according to the system switching information, reads out software corresponding to the switching destination system stored in the program storage memory 25, and performs signal processing. The software set in the unit 22 is rewritten with new software at the switching destination. At this time, the delay time of the reception data buffering unit 21 and the transmission data buffering unit 24 is controlled by the software rewriting time. Note that the system switching information is obtained by a user-specified input operation or communication.
[0017]
Next, the operation of the first embodiment will be described.
First, the operation in the reception mode will be described. FIG. 2 is a diagram showing the relationship between the received signal and the processing according to the flow of time. Note that, for simplification of the description, it is assumed that there is no processing delay time in the analog unit 10 and the digital unit 20. Further, in FIG. 2, continuous reception data is divided into certain frames, and each frame is numbered.
[0018]
Frame numbers 1 to 6 indicate signals of the system A, and frame numbers 7 and later indicate signals of the system B. Here, a case will be described where the signal processing unit 22 that has received data by the system A switches to the system B from time t6 shown in FIG. 2 to receive data. In addition, the data referred to here is considered to be in a format such as moving image data of a streaming system. The system A uses a wireless communication system such as a cellular system, and the system B uses a wireless LAN (local area network). It is assumed that the communication system is a wireless communication system such as a spot service.
[0019]
The user is receiving data while moving, and since entering the service area of the system B suitable for streaming transmission from time t6, the software defined radio receives the control signal from the central control station, and Switching from reception to reception of system B.
[0020]
When receiving data corresponding to the system A, the analog circuit 14 is switched to the conductive state by the switch 17, and software corresponding to the system A is set in the signal processing unit 22. Then, the system A signal received by the system A transmitting / receiving antenna 11 is input to the analog circuit 14 of the analog unit 10.
[0021]
The baseband signal detected by the analog circuit 14 is input to an analog / digital converter 18 through a switch 17 and is converted from the analog baseband signal to a digital baseband signal. The digital baseband signal is input to the reception data buffering unit 21 of the digital unit 20. Under the control of the control unit 23, the reception data buffering unit 21 delays the input data by D time and outputs the data. Here, D is D ≧ 0.
[0022]
As shown in FIG. 2D, the delay time D of the reception data buffering unit 21 for the data of the system A is 0. The data output from the reception data buffering unit 21 is input to the signal processing unit 22 and is subjected to digital signal processing. The digital signal processed data is output from the output terminal 26.
[0023]
Here, when switching to reception of the signal of the system B from time t6, the control unit 23 causes the switch 17 to switch to the analog circuit 15, reads out the software corresponding to the system B from the program storage memory 25, and sets the software in the signal processing unit 22. It is necessary to rewrite the system A compatible software to the system B compatible software. The time required for this rewriting is momentarily no signal, and the received data corresponding to the system B output during this time is interrupted and discontinuous, and the quality is degraded.
[0024]
Therefore, in the first embodiment, the control unit 23 starts switching the switch 17 and downloading the software corresponding to the system B at the time t6, and at the same time, delays the reception data buffering unit 21 with the delay time D> y × Give N. Here, y is the time required to download or rewrite software to the signal processing unit 22, and N is the number of assumed system switching. FIG. 2D shows a case where D = y is given. No data is output from the reception data buffering unit 21 during the time y from the time t6, that is, during the time when the software of the system B is downloaded to the signal processing unit 22. Then, at the time when the time y has elapsed from the time t6, the download of the software of the system B to the signal processing unit 22 is completed, and as shown in FIG. Data is input to. As a result, the received data of the system B (data after the frame number 7 in FIG. 2) can be processed from the beginning without being damaged.
[0025]
When the system is switched, the control unit 23 starts a control process as shown in FIG.
When the control process is started, the control unit 23 first determines whether or not system switching has occurred (step ST3a). When it is determined that system switching has occurred (Yes), a delay corresponding to the time required for software rewriting is determined. The time is counted (step ST3b).
[0026]
Subsequently, the control unit 23 reads out the software corresponding to the switching destination system from the program storage memory 25 (step ST3c), and overwrites the read out software on the signal processing unit 22 (step ST3d).
[0027]
Subsequently, the control unit 23 determines whether or not the delay time has elapsed, and repeatedly executes the processing of steps ST3c to ST3e until the delay time has elapsed.
[0028]
When the delay time has elapsed (Yes), the control unit 23 reads data from the reception data buffering unit 21 and inputs the data to the signal processing unit 22 (step ST3f).
[0029]
In the first embodiment, the leading portion of the received data of the system B input to the signal processing unit 22 is degraded by the switching time x of the switch 17, but this time x includes error correction by the FEC. As a result, a decoding result in which an error has been corrected is output.
[0030]
As described above, according to the first embodiment, by providing the reception data buffering unit 21 at the input stage of the signal processing unit 22, the reception signal processing is performed without impairing the reception data at the time of system switching. It becomes possible.
[0031]
Also, in the transmission mode, similarly, by setting a delay time D ≧ y × N for the transmission data buffering unit 24 at the time when the system is switched, transmission signal processing can be performed without impairing transmission data. It is possible to do. Further, when processing a reception signal or a transmission signal corresponding to a system that does not require real-time processing, the data in the reception data buffering unit 21 and the transmission data buffering unit 24 is processed more than the input of the reception signal or the transmission signal. It is also possible to perform processing at high speed and reduce the amount of buffered data (the value of y is not constant for each frame but gradually decreases). This makes it possible to reduce the capacity of the reception data buffering unit 21 and the transmission data buffering unit 24 prepared in advance.
[0032]
(Second embodiment)
A software defined radio according to the second embodiment of the present invention will be described with reference to FIG. In FIG. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description will be omitted. The difference from the software defined radio shown in FIG. 1 is that a decoded data buffering unit 31 is interposed between the signal processing unit 22 and the output terminal 26, and the signal processing unit 22 and the digital / analog converter 19 Is that the encoded data buffering unit 32 is interposed and connected.
[0033]
Next, the operation of the second embodiment will be described.
First, the operation in the reception mode will be described. FIG. 5 is a diagram showing the relationship between the received signal and the processing according to the flow of time. Note that, for simplification of the description, it is assumed that there is no processing delay time in the analog unit and the digital unit. Further, in FIG. 5, continuous received data is divided into certain frames, and each frame is indicated by a number.
[0034]
Frame numbers 1 to 6 indicate signals of the system A, and frame numbers 7 and later indicate signals of the system B. As in the above case, as an example, a case will be described in which the signal processing unit 22 that has initially received data by the system A switches to the system B from time t6 shown in FIG. 5 to receive data.
[0035]
When receiving data corresponding to the system A, the analog circuit 14 is switched to the conductive state by the switch 17, and software corresponding to the system A is set in the signal processing unit 22. Then, the system A signal received by the system A transmitting / receiving antenna 11 is input to the analog circuit 14 of the analog unit 10.
[0036]
The baseband signal detected by the analog circuit 14 is input to an analog / digital converter 18 through a switch 17 and is converted from the analog baseband signal to a digital baseband signal. The digital baseband signal is input to the reception data buffering unit 21 of the digital unit 20. Under the control of the control unit 23, the reception data buffering unit 21 outputs the data with a delay of D1 time with respect to the input data. Here, D1 is D1 ≧ 0.
[0037]
As shown in FIG. 5D, the delay time D of the reception data buffering unit 21 for the data of the system A is 0. The data output from the reception data buffering unit 21 is input to the signal processing unit 22 and is subjected to digital signal processing. The digital signal processed data is input to the decoded data buffering unit 31.
[0038]
Under the control of the control unit 23, the decoded data buffering unit 31 outputs data with a delay of D2 time from the input data. Here, D2 is D2 ≧ y × N, y is the time required for downloading the software to the signal processing unit 22, and N is the number of assumed system switching. As shown in FIG. 5D, the delay time D of the decoded data buffering unit 31 with respect to the data of the system A indicates the case of y. The output of the decoded data buffering unit 31 is finally taken out from the output terminal 26.
[0039]
Here, when switching to reception of the signal of the system B from time t6, the control unit 23 causes the switch 17 to switch to the analog circuit 15, reads out the software corresponding to the system B from the program storage memory 25, and sets the software in the signal processing unit 22. It is necessary to rewrite the software corresponding to the system A to the software corresponding to the system B, and the signal quality is degraded as in the first embodiment.
[0040]
Thus, in the second embodiment, the control unit 23 controls the delay time of the received data buffering unit 21 and controls the delay time of the decoded data buffering unit 31. That is, the control unit 23 sets the delay time D2 = y for the decoded data buffering unit 31 until the time t6 + y, and the delay time D2 = y for the decoded data buffering unit 31 at the time t6 + y. Set to 0.
[0041]
When the system is switched, the control unit 23 starts a control process as shown in FIG.
When this control process is started, the control unit 23 first determines whether or not system switching has occurred (step ST6a). If it is determined that system switching has occurred (Yes), a delay corresponding to the time required for software rewriting is determined. The time is counted (step ST6b), and the delay time “D2 = 0” is set in the decoded data buffering unit 31 (step ST6c).
[0042]
Subsequently, the control unit 23 reads out the software corresponding to the switching destination system from the program storage memory 25 (step ST6d), and overwrites the read out software on the signal processing unit 22 (step ST6e).
[0043]
Subsequently, the control unit 23 determines whether or not the delay time has elapsed, and repeats the processing of steps ST6d to ST6f until the delay time has elapsed.
[0044]
Then, if the delay time has elapsed (Yes), the control unit 23 reads data from the reception data buffering unit 21 and inputs the data to the signal processing unit 22 (step ST6g).
[0045]
The head of the received data of the system B is degraded by the switching time x of the switch 17, and during this time x, the result of the error correction by the FEC and the decoding result in which the error is corrected are output. Become.
[0046]
As a result, the output of the signal processing unit 22 is input to the decoded data buffering unit 31 and output without delay (D2 = 0), and thus output from the decoded data buffering unit 31 after being delayed by D2 = y. The connection to the decoding result of the system A is made without interruption.
[0047]
As described above, according to the second embodiment, the reception data buffering unit 21 is provided at the input stage of the signal processing unit 22, and the decoded data buffering unit 31 is provided at the output stage of the signal processing unit 22. In the case of system switching, it is possible to output the decoded data without interruption. Also in the transmission mode, similarly, by setting the delay time D3 ≧ y × N for the transmission data buffering unit 24 at the time when the system is switched, transmission signal processing can be performed without damaging the transmission data. By setting the delay time D4 ≧ y × N for the encoded data buffering unit 32, encoded data can be output without interruption. Here, y is the time required for downloading software to the signal processing unit 22, and N is the number of assumed system switching.
[0048]
Similarly to the first embodiment, when processing a reception signal or a transmission signal corresponding to a system that does not require real-time processing, the reception data buffering unit 21, the transmission data buffering unit 24, the decoded data buffer The data in the ring unit 31 and the coded data buffering unit 32 are processed faster than the input of the received signal or the transmission signal to reduce the amount of buffered data (the value of y is constant for each frame). However, it is also possible to gradually decrease). This makes it possible to reduce the capacity of each of the previously prepared reception data buffering unit 21, transmission data buffering unit 24, decoded data buffering unit 31, and encoded data buffering unit 32.
[0049]
(Third embodiment)
The software defined radio according to the third embodiment of the present invention will be described with reference to FIG. In FIG. 7, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description will be omitted. The difference from the software defined radio shown in FIG. 1 is that instead of the signal processing unit 22, a receiving hardware circuit 41 for system A, a receiving hardware circuit 42 for system B, and a receiving hardware circuit for system C 43, switch 44, reception processing data buffering unit 45, transmission hardware circuit 46 for system A, transmission hardware circuit 47 for system B, transmission hardware circuit 48 for system C, switch 49, transmission processing data buffer This is where the signal processing unit 40 having the ring unit 50 and the control unit 51 is provided. Here, for simplicity of description, the number of output systems of each of the switches 44 and 49 is three.
[0050]
That is, the digital baseband signal of the system A output from the analog / digital converter 18 is guided to the receiving hardware circuit 41 by the switch 44 in the signal processing unit 40. The receiving hardware circuit 41 converts the digital baseband signal into demodulated data in a predetermined format corresponding to the received data rate, and performs decoding processing and FEC (Forward Error Correction) on the demodulated data. The baseband received digital data is reproduced by performing error correction decoding processing. The reception digital data is held in the reception processing data buffering unit 45, processed by the signal processing unit 40, and then extracted from the output terminal 26.
[0051]
On the other hand, at the time of transmission, the transmission data for the system A supplied to the input terminal 27 is led out to the transmission hardware circuit 46 by the switch 49. The transmission hardware circuit 46 performs an encoding process and an error correction encoding process on the input transmission data, and then performs a modulation process. The transmission data output from the transmission hardware circuit 46 is supplied to the digital / analog converter 19 via the transmission processing data buffering unit 50. The switches 44 and 49 are switch-controlled by the control unit 51 in system units.
[0052]
In the signal processing unit 40, the reception data other than the systems A to C is directly input to the reception data buffering unit 45 without passing through the switch 44 and the reception hardware circuits 41 to 43. Processed by software set in Also, transmission data other than the systems A to C is directly input to the transmission data buffering unit 50 and then processed by software set in the signal processing unit 40.
[0053]
Next, the operation of the third embodiment will be described.
[0054]
First, the operation in the reception mode will be described. FIG. 8 is a diagram showing the relationship between the received signal and the processing according to the flow of time. Further, in FIG. 8, continuous received data is divided into certain frames, and each frame is numbered.
[0055]
Frame numbers 1 to 6 indicate signals of the system A, and frame numbers 7 and thereafter indicate signals of the system B. As in the first and second embodiments, for example, the signal processing unit 40, which has initially received data by the system A, switches to the system B from time t6 shown in FIG. 8 to receive data. The case will be described.
[0056]
First, the analog unit 10 has the analog circuit 14 selected by the switch 17, the digital unit 20 has the receive hardware circuit 41 selected by the switch 44, and the software of the system A performs signal processing from the program storage memory 25. It has been downloaded to the unit 40.
[0057]
The digital baseband signal of the system A output from the analog / digital converter 18 is input to the receiving hardware circuit 41 for the system A through the switch 44 in the signal processing unit 40. The reception hardware circuit 41 executes a part of the reception processing on the digital baseband signal, and inputs the result to the reception processing data buffering unit 45. The processing time required for this part of the reception processing is S.
[0058]
Under the control of the control unit 51, the reception processing data buffering unit 45 delays the input data by D time and outputs the data. Here, D is D ≧ 0. As shown in FIG. 8D, the delay time D of the reception processing data buffering unit 45 with respect to the reception processing data of the system A is 0. The data output from the reception processing data buffering unit 45 is subjected to the remaining reception processing in the signal processing unit 40. The processing time required for this reception processing is T. The data output from the signal processing unit 40 is finally taken out from the output terminal 26.
[0059]
Here, when switching from the time t6 to reception of the signal of the system B, the switch 17 switches to the analog circuit 15 of the system B, and the switch 44 in the signal processing unit 40 controls the reception hardware for the system B. The circuit 42 must be switched. Further, the software corresponding to the system B must be read from the program storage memory 25, and the software corresponding to the system A set in the signal processing unit 40 must be rewritten to the software corresponding to the system B. The time required for this rewriting is momentarily no signal, and the received data corresponding to the system B output during this time is interrupted and discontinuous, and the quality is degraded.
[0060]
Therefore, in the third embodiment, the control unit 51 switches the switch 17 and starts downloading the software corresponding to the system B at the time t6, and at the same time, switches the switch 44. Similarly, a delay time D> y × N is given to the reception processing data buffering unit 45. Here, y is the time required for downloading the software to the signal processing unit 40, and N is the number of assumed system switching. FIG. 8D shows a case where D = y is given. No data is output from the reception processing data buffering unit 45 during the time y from the time t6 + S, that is, during the time when the software of the system B is downloaded to the signal processing unit 40. Then, when the time y has elapsed from the time t6 + S, the download of the software of the system B to the signal processing unit 40 is completed, and as shown in FIG. Data is input to 40. As a result, the received data of the system B (data after the frame number 7 in FIG. 8) can be processed from the beginning without being damaged.
[0061]
When the system is switched, the control unit 51 starts a control process as shown in FIG.
When the control process is started, the control unit 51 first determines whether or not system switching has occurred (step ST9a). If it is determined that system switching has occurred (Yes), the system to be switched is hardware-compatible. It is determined whether or not there is any data (step ST9b). If it is hardware-compatible (Yes), the control unit 51 drives the corresponding reception hardware circuits 41 to 43 (step ST9c), and A delay time corresponding to the time required for replacement is counted (step ST9d). In step ST9b, if the switching destination system is compatible with software (No), the control unit 51 proceeds to the process of step ST9d.
[0062]
Subsequently, the control unit 51 reads out the software corresponding to the switching destination system from the program storage memory 25 (step ST9e), and overwrites the read out software on the signal processing unit 40 (step ST9f).
[0063]
Subsequently, the control unit 51 determines whether or not the delay time has elapsed, and repeatedly executes the processing of steps ST9e to ST9f until the delay time has elapsed.
[0064]
Then, if the delay time has elapsed (Yes), the control unit 51 reads data from the reception processing data buffering unit 45 and causes the signal processing unit 40 to process the data (step ST9h).
[0065]
In the third embodiment, the head of the received data of the system B input to the signal processing unit 40 is degraded by the switching time x of the switch 17, but this time x includes error correction by the FEC. As a result, a decoding result in which an error has been corrected is output.
[0066]
As described above, according to the third embodiment, for example, by setting a processing mode for each system, a part of the processing is performed by the signal processing unit 40 for a system requiring high-speed processing. Optimum signal processing is performed for each system such that the processing is executed by the reception hardware circuits 41 to 43 and the transmission hardware circuits 46 to 48, while the other system is processed in the signal processing unit 40 according to software. it can.
[0067]
Also in the transmission mode, similarly, by setting a delay time D ≧ y × N for the transmission processing data buffering unit 50 at the time when the system is switched, the transmission signal processing is performed without impairing the transmission data. Can be performed.
[0068]
(Fourth embodiment)
A software defined radio according to the fourth embodiment of the present invention will be described with reference to FIG. In FIG. 10, the same portions as those in FIG. 7 are denoted by the same reference numerals, and detailed description will be omitted. The difference from the software defined radio shown in FIG. 7 is that a decoded data buffering unit 61 is interposed between the signal processing unit 40 and the output terminal 26, and the signal processing unit 40 and the digital / analog converter 19 Is that the encoded data buffering unit 62 is interposed and connected.
[0069]
Next, the operation of the fourth embodiment will be described.
First, the operation in the reception mode will be described. FIG. 11 is a diagram showing the relationship between the received signal and the processing according to the flow of time. Also, in FIG. 11, continuous received data is shown divided into certain frames, and each frame is numbered.
[0070]
Frame numbers 1 to 6 indicate signals of the system A, and frame numbers 7 and thereafter indicate signals of the system B. As in the first to third embodiments, for example, the signal processing unit 40 that has initially received data by the system A switches to the system B from time t6 shown in FIG. 11 and receives data. The case will be described.
[0071]
First, the analog unit 10 has the analog circuit 14 selected by the switch 17, the digital unit 20 has the receive hardware circuit 41 selected by the switch 44, and the software of the system A performs signal processing from the program storage memory 25. It has been downloaded to the unit 40.
[0072]
The digital baseband signal of the system A output from the analog / digital converter 18 is input to the receiving hardware circuit 41 for the system A through the switch 44 in the signal processing unit 40. The reception hardware circuit 41 executes a part of the reception processing on the digital baseband signal, and inputs the result to the reception processing data buffering unit 45. The processing time required for this part of the reception processing is S.
[0073]
Under the control of the control unit 51, the reception processing data buffering unit 45 delays the input data by D1 time and outputs the data. Here, D1 is D1 ≧ 0. As shown in FIG. 11D, the delay time D1 of the reception processing data buffering unit 45 for the reception processing data of the system A is 0 as shown in FIG. The data output from the reception processing data buffering unit 45 is subjected to the remaining reception processing in the signal processing unit 40. The processing time required for this reception processing is T. The data output from the signal processing unit 40 is input to the decoded data buffering unit 61.
[0074]
Under the control of the control unit 51, the decoded data buffering unit 61 delays the input data by D2 time and outputs the data. Here, D2 is D2 ≧ y × N, y is the time required for downloading the software to the signal processing unit 40, and N is the assumed number of system switching. As shown in FIG. 11D, the delay time D2 of the decoded data buffering unit 61 with respect to the data of the system A indicates the case of y. The output of the decoded data buffering unit 61 is finally taken out from the output terminal 26.
[0075]
Here, when switching to the reception of the signal of the system B from the time t6, the control unit 51 causes the switch 17 to switch to the analog circuit 15, reads the software corresponding to the system B from the program storage memory 25, and sets the software in the signal processing unit 40. The software for system A must be rewritten to the software for system B. As in the first to third embodiments, the signal quality deteriorates.
[0076]
Therefore, in the fourth embodiment, the control unit 51 switches the switch 44 at the same time as starting the switching of the switch 17 and the download of the software corresponding to the system B at the time t6. Similarly, under the control of the control unit 51, at time t6 + S, the download of the software corresponding to the system B is started, and at the same time, the delay time D1 ≧ y × N is given to the reception processing data buffering unit. Here, y is the time required for downloading the software to the signal processing unit 40, and N is the number of assumed system switching. FIG. 11D shows a case where D1 = y is given. No data is output from the reception processing data buffering unit 45 during the time y from the time t6 + S, that is, during the time when the software of the system B is downloaded to the signal processing unit 40. Then, when the time y has elapsed from the time t6 + S, the download of the software of the system B to the signal processing unit 40 is completed, and data is input from the reception processing data buffering unit 45 to the signal processing unit 40. . As a result, it is possible to process the received data of the system B (data after the frame number 7 in FIG. 11) from the beginning without losing it.
[0077]
Further, the control unit 51 gives the delay time D2 = 0 to the decoded data buffering unit 61 at time t6 + S + y.
[0078]
When the system is switched, the control unit 51 starts a control process as shown in FIG.
When the control process is started, the control unit 51 first determines whether or not system switching has occurred (step ST12a). It is determined whether or not there is any data (step ST12b). If it is hardware-compatible (Yes), the control unit 51 drives the corresponding receiving hardware circuits 41 to 43 (step ST12c), and The delay time corresponding to the time required for the replacement is counted (step ST12d), and the delay time “D2 = 0” is set in the decoded data buffering unit 61 (step ST12e). In step ST12b, if the switching destination system is compatible with software (No), the control unit 51 proceeds to the process of step ST12d.
[0079]
Subsequently, the control unit 51 reads out the software corresponding to the switching destination system from the program storage memory 25 (step ST12f), and overwrites the read out software on the signal processing unit 40 (step ST12g).
[0080]
Subsequently, the control unit 51 determines whether or not the delay time has elapsed, and repeatedly executes the processing of steps ST12f to ST12h until the delay time has elapsed.
[0081]
Then, when the delay time has elapsed (Yes), the control unit 51 reads data from the reception processing data buffering unit 45 and causes the signal processing unit 40 to process the data (step ST12i).
[0082]
The head of the received data of the system B is degraded by the switching time x of the switch 17, and during this time x, the result of the error correction by the FEC and the decoding result in which the error is corrected are output. Become.
[0083]
As a result, the output of the signal processing unit 40 is input to the decoded data buffering unit 61 and output without delay (D2 = 0), and thus output from the decoded data buffering unit 61 after being delayed by D2 = y. The connection to the decoding result of the system A is made without interruption.
[0084]
As described above, according to the fourth embodiment, the same operation and effect as those of the third embodiment can be obtained, and by providing the decoded data buffering unit 61 at the output stage of the signal processing unit 40, the system At the time of switching, it is possible to output decoded data without interruption. Also in the case of the transmission mode, similarly, the transmission signal processing is performed without damaging the transmission data by setting the delay time D3 ≧ y × N for the transmission processing data buffering unit 50 at the time when the system is switched. By setting the delay time D4 ≧ y × N for the encoded data buffering unit 62, encoded data can be output without interruption. Here, y is a time required for downloading software to the signal processing unit 40, and N is an assumed number of system switching.
[0085]
(Other embodiments)
The present invention is not limited to the scope of each of the above embodiments. That is, in each of the embodiments, the description has been made assuming that the system corresponds to the three systems A to C. However, in addition to the above, the system may be capable of supporting three or more systems.
[0086]
Further, in the second or fourth embodiment, the example has been described in which the decoded data buffering unit and the encoded data buffering unit are provided at the input stage and the output stage of the signal processing unit. It may be provided.
[0087]
In addition, the type and configuration of the software defined radio, the type of software, the number and type of systems to be switched, the control procedures and control contents at the time of system switching, etc. are variously modified without departing from the gist of the present invention. Can be implemented.
[0088]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide a software defined radio and a signal processing method capable of seamlessly switching the system without causing data loss when switching the system.
[Brief description of the drawings]
FIG. 1 is a block diagram of a software defined radio according to a first embodiment of the present invention.
FIG. 2 is a timing chart shown to explain the relationship between received data and processing time in the first embodiment.
FIG. 3 is a flowchart illustrating a processing operation of a control unit at the time of system switching according to the first embodiment.
FIG. 4 is a block diagram of a software defined radio according to a second embodiment of the present invention.
FIG. 5 is a timing chart shown to explain the relationship between received data and processing time in the second embodiment.
FIG. 6 is a flowchart illustrating a processing operation of a control unit at the time of system switching according to the second embodiment.
FIG. 7 is a block diagram of a software defined radio according to a third embodiment of the present invention.
FIG. 8 is a timing chart shown to explain the relationship between received data and processing time in the third embodiment.
FIG. 9 is a flowchart illustrating a processing operation of a control unit at the time of system switching according to the third embodiment.
FIG. 10 is a block diagram of a software defined radio according to a fourth embodiment of the present invention.
FIG. 11 is a timing chart shown to explain the relationship between received data and processing time in the fourth embodiment.
FIG. 12 is a flowchart illustrating a processing operation of a control unit at the time of system switching according to the fourth embodiment.
[Explanation of symbols]
10. Analog part,
11 ... Transceiver antenna for System A,
12 ... Transceiver antenna for system B,
13: transmitting / receiving antenna for system C,
14-16: analog circuit,
17 ... Switch,
18 ... analog / digital (A / D) converter,
19 Digital / analog (D / A) converter,
20 ... Digital part,
21 ... Reception data buffering unit,
22, 40 ... signal processing unit,
23, 51 ... control unit,
24 ... Transmission data buffering unit
25: Program storage memory,
31, 61: decoded data buffering unit,
32, 62 ... encoded data buffering unit,
41 to 43: receiving hardware circuit,
44, 49 ... switch,
45 ... Reception processing data buffering unit,
46 to 48: transmission hardware circuit,
50: Transmission processing data buffering unit.

Claims

A software information storage unit for storing a plurality of software information processing a communication signal corresponding to a plurality of communication systems different from each other,
An input buffer for temporarily holding the input communication signal,
A signal processing unit that is selectively set with the plurality of pieces of software information, receives a communication signal read from the input buffer, and executes signal processing according to the set software information.
In response to the switching instruction input of the communication system, the software information of the switching destination is read out from the software information storage unit and set in the signal processing unit, and the time corresponding to the time required for the switching processing of the software information from the switching instruction input timing And a control unit for reading a communication signal from the input buffer after a delay time of one minute and inputting the communication signal to the signal processing unit.

Further, an output buffer for temporarily holding a communication signal processed by the signal processing unit,
The control unit reads the communication signal from the output buffer after a delay time equivalent to a time required for the software information switching process has elapsed from the processing result output timing of the signal processing unit in an initial state, and issues a switching instruction of the communication system. 2. The software defined radio according to claim 1, wherein the communication signal is read out from the output buffer immediately after the setting of the software information is completed.

2. The software defined radio according to claim 1, wherein a plurality of said input buffers are provided.

3. The software defined radio according to claim 2, wherein a plurality of the output buffers are provided.

Further comprising a hardware circuit that performs at least a part of signal processing to be performed by the signal processing unit for a communication signal of at least a part of the communication system,
2. The software defined radio according to claim 1, wherein the input buffer temporarily holds a communication signal processed by the hardware circuit.

6. The software defined radio according to claim 5, wherein a plurality of the hardware circuits are provided.

2. The software defined radio according to claim 1, wherein the delay time is obtained by multiplying a time required for the software information switching process from the switching instruction input timing by a switching count of the communication system.

A software information storage unit for storing a plurality of software information for processing communication signals corresponding to a plurality of mutually different communication systems, an input buffer for temporarily holding the input communication signal, and the plurality of software information selected A signal processing method used in a software defined radio, comprising: a signal processing unit configured to input a communication signal read from the input buffer and execute signal processing according to the set software information;
A first step of reading software information of a switching destination from the software information storage unit and setting the read software information in the signal processing unit in response to a switching instruction input of the communication system;
A second step of reading a communication signal from the input buffer and inputting the read signal to the signal processing unit after a delay time equivalent to a time required for the software information switching processing has elapsed from the switching instruction input timing. Signal processing method.