JP2004110333A - 技術評価システムおよび方法 - Google Patents
技術評価システムおよび方法 Download PDFInfo
- Publication number
- JP2004110333A JP2004110333A JP2002271051A JP2002271051A JP2004110333A JP 2004110333 A JP2004110333 A JP 2004110333A JP 2002271051 A JP2002271051 A JP 2002271051A JP 2002271051 A JP2002271051 A JP 2002271051A JP 2004110333 A JP2004110333 A JP 2004110333A
- Authority
- JP
- Japan
- Prior art keywords
- design
- evaluation
- user
- result
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
【解決手段】設計用ソフトウエアを用いて設計を行なうユーザの、設計用ソフトウエアを用いた設計の技術レベルを評価する設計技術評価システム10において、評価用の問題であるテスト用設計データをデータファイル20aに記憶し、テスト用設計データに基づいて設計用ソフトウエアを用いて設計を行なって得られる設計結果を評価するための評価基準を評価ファイル20bに記憶し、クライアントマシーン16に設計用ソフトウエアを格納し、設計用ソフトウエアを用いてユーザがテスト用設計データに基づいて設計を行ない、社内評価システムサーバ18は、クライアントマシーン16を用いてユーザが行なった設計結果を、評価基準に従って評価して、ユーザの技術レベルの評価結果を生成する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、設計用ソフトウエアを用いて設計を行なうユーザの、設計用ソフトウエアを用いた設計の技術レベルを評価する設計技術評価システムおよび方法に関するものである。
【0002】
【従来の技術】
コンピュータを用いた資格試験や認定試験は従来から提案されている(たとえば、非特許文献1参照)。この提案によると、紙を用いた従来の筆記試験の試験問題をそのまま受験者端末に表示する。すなわち、問題文と、複数の選択肢とを受験者端末の画面に表示し、受験者は複数の選択肢から1つを解答として選択して、画面上の解答欄に選択した選択肢の番号を入力する。
【0003】
【非特許文献1】
「資格試験・認定試験をオンデマンドに実施可能にするデジタルテスティング」、NTT技術ジャーナル、電気通信協会、平成14年7月1日、第14巻、第7号、p.55−59。
【0004】
【発明が解決しようとする課題】
上記の従来技術は、紙による従来からある筆記試験を、端末を用いて行なっているに過ぎない。そのため、CAD (Computer Aided Design)/CAE (Computer Aided Engineering)/CAM (Computer Aided Manufacturing)などの、コンピュータおよび関連情報機器を利用して、製品設計、設計解析、生産設計、工程設計、作業設計などの支援を行うシステムに関して、当該システムを実際に用いる技術の評価は、行われていなかった。単に知識の有無を確認するのみであり、設計技術自体を評価することができなかった。
【0005】
ここで、CADとは、製品設計プロセスを対象とするシステムであり、設計対象の図面もしくは三次元モデルを作成するプロセスを支援する。CAEとは、製品の設計および開発段階で必要な各種の解析と評価を行うシステムである。具体的には、製品の数学モデルを用いたシミュレーションにより、製品の強度解析、熱解析、運動学解析、電気的解析など、各種の解析を行い、設計された製品の性能および機能の評価を行う。有限要素法および境界要素法による強度解析、運動学モデルを用いた運動学解析などがある。CAMとは、設計システムで作成された製造図面情報または三次元プロダクトモデルを入力して、生産設計、工程設計、作業設計などの情報処理を行い、NCデータなどの生産の制御情報を生成するとともに、生産工程を制御するシステムである。たとえば、NC加工においては、CADで作成した三次元プロダクトモデルから、直接的に加工制御情報を生成することも行われている。
【0006】
電子回路や電子機器の設計の分野においては、CAD/CAEはEDA (Electronic Design Automation)と呼ばれている。特にLSI設計におけるEDAは、LSIの仕様設計、論理設計、レイアウト設計などすべての設計工程を対象としている。そして、論理設計などのシミュレーションが主体となる部分を支援する設計用ソフトウエアをCAE、レイアウト設計を支援する設計ソフトウエアをCADと呼ぶことがある。なお、この種のソフトウエアを用いた設計を総称して、EDA(Electronic Design Automation)と呼ぶこともある。
【0007】
本発明は上記の従来技術の欠点を解消し、設計技術自体を評価することができるシステムおよび方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は上述の課題を解決するために、設計用ソフトウエアを用いて設計を行なうユーザの、設計用ソフトウエアを用いた設計の技術レベルを評価する設計技術評価システムにおいて、評価用の問題であるテスト用設計データを記憶する第1の記憶手段と、テスト用設計データに基づいて設計用ソフトウエアを用いて設計を行なって得られる設計結果を評価するための評価基準を記憶する第2の記憶手段と、設計用ソフトウエアが格納されるとともに、設計用ソフトウエアを用いてユーザがテスト用設計データに基づいて設計を行なう設計用機器と、この機器を用いてユーザが行なった設計結果を、前記評価基準に従って評価して、前記ユーザの技術レベルの評価結果を生成する評価手段とを含むこととしたものである。
【0009】
本発明によれば、ユーザが実際に設計用ソフトウエアを用いて設計を行うため、ユーザの知識の有無ばかりではなく、ユーザの設計技術自体を評価することができ、エンジニアのスキルの格付けが可能である。
【0010】
この設計技術評価システムにおいて、評価結果に基づいてユーザに、設計用ソフトウエアに関するトレーニング内容を指示するトレーニング指示手段と、指示されたトレーニング内容をユーザに提供するトレーニング手段とを含むことが可能である。
【0011】
この場合、新人エンジニア等に対して、トレーニングおよび/または模範解答により基本的な設計スキルを習得させることが可能となる。新人エンジニア等は、自己のウィークポイントに関してトレーニングを紹介されて、フォローアップを受けることができ、設計ソフトウエアを確実に理解し習得することができる。
【0012】
また、本設計技術評価システムにおいて、設計用機器とは異なる管理用機器を設けて、管理用機器は、評価基準を記憶する第2の記憶手段と、評価結果を生成する評価手段とを含み、設計用機器からユーザの設計結果を受け取るようにすることが好ましい。これにより、ユーザが評価基準や評価方法を知ることが防止できる。この結果、評価が客観的かつ公正に行われ、評価に対する第三者の信用も高まり、評価システムが社会的に認知されるものとなる。
【0013】
なお、本設計技術評価システムにおいて、管理用機器と設計用機器とは、公衆回線網、IP(Internet Protocol)ネットワークのような有線や無線の通信回線を介して接続することにより、ユーザから離れた場所においても、ユーザを評価することができる。
【0014】
また本設計技術評価システムにおいて、ユーザがテスト用設計データに基づいて設計を行なう際に用いるユーザ用機器は、設計用ソフトウエアのみを有し、設計データ、ライブラリ等をたとえばシステム内のサーバから利用してもよい。
【0015】
本設計技術評価システムにおいて、設計用ソフトウエアは、電子回路設計用のソフトウエア、たとえばEDAとすることができる。
【0016】
また、本設計技術評価システムにおいて、評価基準は更新されることが好ましい。たとえば6カ月おきに更新する。これにより、評価方法を改善したり、設計技術の変化に対応することができ、評価の信頼性を高めることができる。
【0017】
ところで、本設計技術評価システムにおいて、ユーザによるシステムの使用料金の支払いを確認して、確認後、ユーザが使用する設計用機器に設計用ソフトウエアおよび/またはテスト用設計データを供給する料金管理手段を含むこととしてもよい。これにより、ユーザ管理の自動化が図れるため、ユーザ側およびシステム管理側の両者にとって負担が低減される。
【0018】
なお、本設計技術評価システムにおいて、評価手段は、評価結果を通知する機器の指定を受け、指定された機器に評価結果を送信することとしてもよい。評価結果の通知先として、たとえばユーザの所属する会社の管理部門がある。
【0019】
管理部門は、マネージメントの観点から各エンジニア毎のスキルを一元管理し、また評価結果から各自のスキルアップを計画的に進めることが可能となる。たとえば、チームで設計を行う場合に、チームの各構成員に最適な仕事を割り当てることが可能となり、チームとしての生産性の向上が図れる。
【0020】
本発明は、既述の課題を解決するために、設計用ソフトウエアを用いて設計を行なうユーザの、設計用ソフトウエアを用いた設計の技術レベルを評価する設計技術評価方法において、評価用の問題であるテスト用設計データを第1の記憶手段に記憶させる工程と、テスト用設計データに基づいて設計用ソフトウエアを用いて設計を行なって得られる設計結果を評価するための評価基準を第2の記憶手段に記憶させる工程と、設計用機器に格納された設計用ソフトウエアを用いてユーザがテスト用設計データに基づいて行なった設計結果を、前記評価基準に従って評価して、前記ユーザの技術レベルの評価結果を生成する工程とを含むことを特徴とする。この場合も上述の評価システムと同様の効果を得ることができる。
【0021】
この設計技術評価方法において、評価結果に基づいてユーザに、設計用ソフトウエアに関するトレーニング内容を指示する工程と、指示されたトレーニング内容をユーザに提供する工程とを含むことが好ましい。
【0022】
【発明の実施の形態】
次に添付図面を参照して本発明による設計技術評価システムの実施例を詳細に説明する。最初に本実施例の概要を説明する。本実施例は、電子回路設計用のソフトウエア(以下では「設計ツール」と呼ぶ。)に本発明を適用したものである。なお、本発明と直接関係のない部分について図示および説明を省略する。ここで、信号の参照符号はその現れる接続線の参照番号で表す。また、同一の参照符号を付したものは、同一のものを表す。
【0023】
図1に示す本設計技術評価システム10は、IPネットワーク12を用いて構築されたシステム10である。システム10のユーザ、すなわち受講者は、受講者の所属する会社内のイントラネット(たとえばTCP/IP技術を用いて構築された社内ネットワーク)14を構成するクライアントマシーン16から、イントラネット14内の社内評価システムサーバ18もしくは、本システムの管理会社が管理する管理用機器である社外評価システムサーバ20のいずれかにアクセスし、評価を受ける。社外評価システムサーバ20には、インターネット12経由で接続する。イントラネット14には受講者の評価結果を一括して管理する管理者マシーン22も接続されている。
【0024】
本システム内に評価システムサーバを複数設けてもよいが、1つでもよい。本実施例では、評価システムサーバが1つの場合について説明する。図1においては社内評価システムサーバ18と社外評価システムサーバ20のいずれか一方があればよい。図1においては、評価システムサーバを社内に配置した場合と社外に配置した場合の例を、図示の便宜のために1つの図に記載した。社内評価システムサーバ18と社外評価システムサーバ20とは、同一の構成を有する。
【0025】
図2に評価システムサーバを社外に配置した場合の構成を具体的に示す。社外評価システムサーバ20は、テスト用設計データを含むデータファイル20a、模範解答および評価基準を含む評価ファイル20b、設計ツールを含むツールファイル20c、設計結果を評価基準に従って評価することにより受講者の設計の技術レベルを評価して、評価結果を生成する制御部20dとを含み、設計用機器16から受講者の設計結果を受け取る。さらに、評価結果を通知する機器の指定を受け、指定された機器、たとえばクライアントマシーン16または受講者の上司が使用する管理者マシーン22に評価結果を送信する。
【0026】
データファイル20aには、デザインデータ(回路のある単位を示すRTL (Register Transfer Level) 、ネットリスト等)のテスト用設計データ以外に、テストに必要な電子回路に関する一般的なライブラリ、制約ファイルも含まれる。
【0027】
さらに、社外評価システムサーバ20は、TCP/IP技術を用いて構築されたトレーニングシステムを含む。トレーニングシステムは、評価結果に基づいて受講者に、設計ツールに関するトレーニング内容を指示するトレーニング指示部20eと、指示されたトレーニング内容を受講者に提供するトレーニング部20fとを含む。
【0028】
クライアントマシーン16は設計用機器であり、設計ツールを含むツールファイル20cと、テスト用設計データを含むデータファイル20aが格納されるとともに、設計ツールを用いて受講者がテスト用設計データに基づいて設計を行なう。本実施例では、クライアントマシーン16が3台の場合を示す。クライアントマシーン16の台数に制限はない。なお、設計ツールを含まずに、社内もしくは社外の他のマシーンにある設計ツールを用いることとしてもよい。
【0029】
テスト用設計データ、模範解答、評価基準は、本システムの管理会社が、評価の目的および、エンジニアのスキルの段階に応じて、複数、事前に作成しておく。模範解答と、評価基準は定期的に、たとえば6カ月おきに更新される。6カ月以内では、複数回の受講ができないようにして、不正行為を防ぐようにする。
【0030】
受講者は、製品開発時と同様に設計ツールを起動させ、与えられたテスト用設計データに基づき設計を行い、最終的に出てきた結果(解答)を解答ファイルとしてクライアントマシーン16内のデータファイル20a内に保存する。解答ファイルは、インターネットを介して社外評価システムサーバ20に送られる。
【0031】
なお、イントラネット14に接続されるクライアントマシーン16の台数が多い場合、クライアントマシーン16が個々に社外評価システムサーバ20と大量のデータを送受信すると通信負荷が大きくなる。たとえば設計ツールや試験問題のデータ量が大きい場合は、同一のデータをクライアントマシーン16が個々に送受信することは好ましくない。その場合は、社内配布サーバを設けて、社内配布サーバに、クライアントマシーン16と社外評価システムサーバ20との仲介をさせてもよい。すなわち、社外評価システムサーバ20がクライアントマシーン16に、同一のデータを配布するときは、当該データ等は、社内配布サーバに、まず送られる。その後、社内配布サーバから各クライアントマシーン16に送られる。また、クライアントマシーン16が社外評価システムサーバ20にデータ等を送る場合も、一旦、社内配布サーバに集められた後、社外評価システムサーバ20に送る。
【0032】
これにより、大量のデータを、個々に、クライアントマシーン16と社外評価システムサーバ20との間で送受信することにより発生する通信負荷を軽減することができる。また、セキュリテイ管理も容易になる。
【0033】
受講者が送信した解答ファイルに対し、社外評価システムサーバ20の制御部20dが自動的に採点を行い、その結果を、たとえば5段階の数字として評価結果レポートにまとめ、このレポートをクライアントマシーン16および管理者マシーン22に表示する。評価基準の設定は、たとえば、複数のエンジニアに対して事前に解答を作成させ、これらの解答の分布状態を統計処理して事前に決めておく。評価基準の変更は、受講者および受講者が所属する会社のマネージャ等はできない。
【0034】
テスト項目は、評価の対象となる設計技術の種類によって異なるが、たとえば電子回路に含まれるゲート数、タイミング違反、タイミングの収束性、電子回路の性能(動作周波数)、消費電力、解答を得るまでの時間などがある。
【0035】
設計された回路に含まれるゲート数が少ないほど、通常は技術レベルが高いと評価される。タイミング違反とは、回路の遅延時間が、要求された遅延時間より多いことをいう。設計された回路内においてタイミング違反を犯した部分の数、および違反した場合に、回路の遅延時間と要求された遅延時間との差の大きさにより技術レベルが評価される。数が少ないほど、また、差が小さいほど技術レベルは高いと評価される。
【0036】
タイミングの収束性とは、タイミング違反があった場合に、受講者が設計を変更してタイミング違反がなくなるまでの試験時間(設計時間)の長さ、およびタイミング違反がなくなるまでに何回設計変更を行ったか、すなわち設計変更の回数をいう。試験時間および回数が少ないほど、技術レベルは高いと評価される。
【0037】
評価結果がよくなかった項目については、当該項目に対応する設計ツールの部分のインターネットを介したトレーニングを自動的に受講できるように、社外評価システムサーバ20内のトレーニング部20fと、クライアントマシーン16内の評価結果レポート内の項目とをリンクさせておく。
【0038】
テストに使用する設計ツールは、特定の1つの会社が提供するものに限られない。社外評価システムサーバ20は、複数種類の設計ツールに対応してテスト用設計データおよび1つの模範解答を用意しており、標準フォーマット(たとえばASCIIコード等)で受講者が解答を入力するならば、他の会社の設計用ソフトウエアによる設計結果でも評価できる。模範解答は、優れた回路を表すものとし、複数の設計ツールによらず、共通である。
【0039】
システム10は、受講者によるシステム10の使用料金の支払いを確認して、確認後、受講者が使用する設計用機器に設計用ソフトウエアおよび/またはテスト用設計データを供給する料金管理手段を含む。
【0040】
管理者マシーン22は、社内の受講者の評価結果の一覧を社外評価システムサーバ20から受け取り、結果ファイル22aに蓄積する。
【0041】
社外評価システムサーバ20、クライアントマシーン16、管理者マシーン22には、それぞれ入出力制御部20g, 16a, 22b があり、入出力制御部20g, 16a, 22b は、通信制御部24を介して、他の機器と通信を行う。通信制御部24は、イントラネット14内の通信を制御するとともに、イントラネット14とインターネット12との通信も制御する。
【0042】
社外評価システムサーバ20、クライアントマシーン16、管理者マシーン22内の制御部20d, 16b, 22cは、各機器内のファイルの入出力を制御する。またクライアントマシーン16の制御部20d, 16bは、設計ツールを実行して電子回路の設計をも行う。
【0043】
次に、本実施例が対象とする設計用ツールについて説明する。本設計用ツールは、LSI設計のためのソフトウエアである。このようなソフトウエアは、複数の会社から製品として販売されている。
【0044】
LSIの設計の高度化、複雑化に伴い、設計ツール(EDA)が必要となった。設計者の設計意図に基づいてEDAを用いてLSIの設計を行い、また、設計結果をEDAを用いて検証して、設計者による設計の論理矛盾を設計者に指摘し、設計者による設計変更を行わせる。こうして論理設計及びレイアウト設計を行い、最終的にLSIの設計を完成する。
【0045】
一般的にLSIの設計は、図3に示すように、仕様設計26と、Front Endとも称される論理設計(Logical Design)28と、Back Endとも称されるレイアウト設計(Physical Design)30とに大別できる。EDAは通常、論理設計およびレイアウト設計において用いられる。ただしEDAを仕様設計に用いる場合もある。仕様設計では、インターフェース設計やアーキテクチャ設計が行われる。仕様設計の出力は仕様書である。ただし仕様設計の出力が電子データの場合もある。
【0046】
設計者は、仕様が決まると、設計データや設計条件をEDAに入力して、論理設計とレイアウト設計とを行い、最終的にLSI回路を完成させて、半導体製造プロセスで製造するために必要な情報をEDAに出力させる。
【0047】
EDAを更に説明すれば、論理設計段階及びレイアウト設計段階のそれぞれに対応して、EDAは設計ツールとシミュレーションツールを含む。
【0048】
例えば、論理設計段階では、設計者が設計言語(一般的にはHDL:Hardware Description Languageと呼ばれるVerilog HDLやVHDL)を用いて、RTLで論理回路を記述して論理ファイルを作成する。このファイルとともに性能条件、制約条件(タイミング等)、接続条件等の各情報をコンピュータに入力して、論理設計ツールを起動すると、論理設計ツールはファイル、および論理設計ツールにストックされた機能ブロックに基づいて論理合成し、ネットリストを出力する。ネットリストとは、回路の接続関係を表した設計データであり、設計言語で表現されたものである。人間が読める形式で出力される。これを具体的な回路の形態で表示するような機能を備えた設計ツールもある。
【0049】
シミュレーションツールは、このネットリストに基づいてシミュレーションしてエラーの解析を行い、設計者に対して具体的にエラー内容を通知する。この通知は、エラー箇所を設計者が作成した論理ファイル上で、および/またはネットリスト上に表示することによって行われる。また、設計者が、設計言語の文法上の誤りおよび/または回路の論理上の誤りを犯した場合には、設計ツールはネットリスト自体を作成することができないので、このような場合には、設計者が作成した論理ファイル上でこのような誤りがあることを通知する。設計者は、このエラー内容に基づいて論理ファイルを修正して再度上記の工程を行い、必要な場合にはこの工程を繰り返し行う。このようにしてネットリストが完成される。
【0050】
次に、レイアウト設計ツールは、上記のようにして得られたネットリストに基づいてLSIを、面積が限られたチップ内に配置する。これも同様に、設計者がネットリストともに配置、制約条件等の各情報をコンピュータに入力し、レイアウト設計ツールはこれに基づいてフロアプラン(Floor Plan)と呼ばれるレイアウト情報を作成し、これに基づいてシミュレーションしてエラーの解析を行い、設計者に対して具体的にエラー内容を通知する。このエラー情報としては、例えば、ネットリスト上では問題にならなかった素子間の距離に基づく信号遅延、短絡等がある。設計者は、このエラー内容に基づいて、レイアウト情報(フロアプラン)への入力を修正して再度上記の工程を行い、必要な場合にはこの工程を繰り返し行う。さらに必要な場合には論理設計に立ち戻って論理ファイルを変更した上で、工程を繰り返す。
【0051】
このようにしてレイアウトまで確定したLSI設計情報は、コンピュータが処理できる形で出力され、次工程のLSI製造の入力情報として使用される。
【0052】
上記の全工程におけるエラーとしては、設計言語の文法上の誤り、設計言語で表現された電子回路の論理的矛盾のように論理回路が組み上げられないエラーの他、必要とするGate数に対して設計されたGate数が異なる、タイミング違反(タイミング設計のミス、配線の長さによるタイミングの遅れ等)、タイミングの収束性、性能、消費電力等があり、これらが設計者の設計スキルということができる。また、設計着手から完了までに要する時間もまた設計者の設計スキルとして評価できる。評価基準としては、これらが考慮される。
【0053】
次に図4〜図20を用いて、本システムで用いられる設計ツールの概略の機能を説明する。図4〜図20では、設計者(すなわち受講者)が、本設計ツールを用いて回路設計を行なう際に、クライアントマシーン16上に表示される入力画面と出力画面を設計工程順に示す。
【0054】
図21以降においてレイアウト設計について、具体的な出題例、それに対する解答例、解答に対する評価例を示す。テストにおいては、受講者はこの工程順に、全工程についてテストを受けることができる。また、これらの工程の一部についてのみテストを受けることもできる。
【0055】
図4は、設計者が入力する論理設計のための入力画面である。設計者は、設計したい回路のRTL記述をVHDLやVerilogHDL等の設計言語を用いて行う。設計者は、この画面に記載のデータの全てをVHDLやVerilogHDL等の設計言語で入力する。本図では、VerilogHDLを用いて、topcirという名前の回路の機能が記述されている。VerilogHDLでは、記述は「module」で始まり、「endmodule」で終わる。図5は、論理設計のための入力画面の別の例である。
【0056】
図6は、図4, 5のHDLで記述した回路が所望の動作をするかどうかを確認するためのHDLシミュレータに入力するデータの例を示す。テストのためのテストパターンと、当該パターンをテストの対象である回路に入力したときの回路からの出力を観測するためのプログラムとを合わせてテストベンチと呼び、図6はこれを示す。設計した回路に擬似的に信号を入力し、その出力条件を設計する。これも、設計者(受講者)がHDLで入力する。図7は、この設計によって得られた信号波形図である。これは設計ツールの出力である。図8は、設計者が設計言語で入力するクロックの修正入力である。
【0057】
図9は、上記の設計によって得られたネットリストを図式化して得られた画面である。これは設計ツールが出力する。図10は、このネットリストで示される回路に関して得られたタイミングレポートである。これも設計ツールソフトが出力する。このタイミングレポートによれば、要求された遅延時間(Required time) 32が13.00nsであるのに対して、設計結果である遅延時間(Arrival Time) 34は10.70nsであり、その差36は、2.30nsであることがわかる。Required time 32およびArrival Time 34は、回路全体において、一番厳しい信号経路に関して示しており、個々の構成回路については、遅延時間(Required time) 42、遅延時間(Arrival Time) 40の欄に各回路 (Instance) 38ごとに示す。この表は、遅延時間(Required time) 42の短い順に配列してある。
【0058】
図11は、上記タイミングリポートの結果に基づいて行なう設計者がHDLで入力するクロックの修正入力である。図8と同様な修正入力であり、便宜上、図8と同一の内容を表示させている。ここまでが論理設計であり、次からレイアウト設計が行われる。
【0059】
図12は、Floor Planと呼ばれるレイアウト情報を求める設計工程における出力画面の一部であり、回路にクラスタ(一般的に“マクロ”あるいは“ブロック”と呼ばれる複数の回路の集合)が含まれている場合に、当該クラスタのチップ上の位置および大きさをXY座標を用いて示したものである。図12に示す画面は、クラスタ1個についての情報であり、複数のクラスタがある場合は、各クラスタについて画面が生成される。
【0060】
図13は、上記Floor Planに基づいて最適化された半導体チップの接続リポートである。レイアウト設計ツールが出力する。接続関係は階層表示されている。たとえば、ACCUM STAT INSTという名前の回路44は、i 5183, i 5251, i 5317という回路46, 48, 50を含む。
【0061】
図14は、Floor Planに対して配線情報を入力するための画面である。設計者(受講者)がデータを入力する。図12はクラスタに関するものであるが、図14の画面は、チップ内のクラスタがある部分以外の領域について、配線の仕方を規定するものである。たとえば、Weight Control 52aは、配線の縦横比を規定する。Placement Control 52bは、チップの利用可能な面積のうち何%まで利用するか等を規定する。Placement Mode 52cは、配線を行なう際にどのような基準で配線するかを指示する。たとえばTiming driven 52dを選択すると、動作周波数が高くなることを優先して配線する。Congestion driven 52eを選択すると、配線の混雑度を優先して配線する。
【0062】
この画面において、どのような指示をするかは設計者の経験に依存し、したがって、経験によって配線結果が異なる。この画面の指定の仕方により設計者が、設計ツールをうまく使いこなしているかどうか、すなわち設計者の技術レベルを評価することができる。
【0063】
図15は、上記図14で入力した配線情報に基づくタイミングリポートである。レイアウト設計ツールが出力する。タイミングレポートは、いろいろな工程で出力されるが、これは、いろいろな工程でタイミングレポートを出力することにより、各入力段階が回路のタイミングに与える影響を確認するためである。
【0064】
図16は、スタンダードセル54の配置を示す配置情報であり、レイアウト設計ツールが出力する。なお、複数のスタンダードセルにて前記クラスタが構成される。図17は、図16による配置におけるタイミングリポートである。これはレイアウト設計ツールが出力する。
【0065】
図18は、設計者(受講者)が行なうタイミング制約のための入力画面である。図19は、タイミングの制約条件に基づいて行なわれた自動配置および配線の結果を示す図であり、以上により完成されたICの設計結果である。レイアウト設計ツールが出力する。配線は、多層配線される場合もある。配線の表示は、特定の配線を指定して表示させることもできる。たとえば、1層目の配線のみを表示させる、特定の回路と回路との間の配線のみを表示させる等のことが可能である。図20は、最終的な設計評価レポートである。これはレイアウト設計ツールが出力する。
【0066】
次に具体的な出題例について説明する。出題はレイアウト設計段階を例に説明する。そして、レイアウト設計段階を構成する複数の工程について、工程ごとにテストを行う場合を説明する。なお、工程ごとにテストせずに、レイアウト設計段階全体についてテストすることもできる。また、論理設計段階とレイアウト設計段階を合わせたものについてテストすることもできる。
【0067】
図21に、レイアウト設計段階を構成する複数の工程を示す。本実施例では、レイアウト設計段階を、フロアプラン工程、配置配線工程、物理検証工程、遅延計算工程、タイミング解析工程に分けて、各工程ごとに出題56a, 56b, 56c, 56d, 56eを行う。そして、各工程ごとに評価項目58a, 58b, 58c, 58d, 58eを設定して評価を行う。
【0068】
フロアプラン工程は、ブロックまたはクラスタ単位の配置(初期配置)とその配置での消費電力を設計する工程であり、フロアプラン工程での評価項目58a は、初期配置(「フロアプラン」と呼ばれる)および電力(「電力プラン」と呼ばれる)である。
【0069】
配置配線工程は、フロアプラン工程での結果に基づき、さらに詳細な配置(ブロック内のスタンダードセル配置等)を設計する工程であり、配置配線工程の評価項目58b は、詳細配置結果と、クロックツリーと、配線結果である。ここでクロックツリーとは、多数のクロックバッファをツリー上に接続したものである。
【0070】
物理検証工程は、配置配線工程での結果に基づき、回路の物理的検証を行う。検証項目は、たとえばDRC (Design Rule Checking) と、ERC (Electrical Rule Checking) と、LVS (Layout Versus Schematic) である。DRCとは、マスクパターンの最小線幅、最小間隔などの幾何的な設計ルールをチェックすることである。ERCとは、短絡等の電気的な設計ルールのチェックである。LVSとは、レイアウトデータから、電子回路の接続情報を抽出し、レイアウトデータが、与えられた論理回路の素子や素子間の接続と一致しているかどうかを検証することである。物理検証工程の評価項目は58cは、たとえば、DRCと、ERCと、LVSである。
【0071】
遅延計算工程では、配置配線工程での結果に基づき、たとえばRC Ext (RC Extraction)を求める。RC Ext (RC Extraction)とは、レイアウトから、寄生抵抗(R)、寄生容量(C)、寄生ダイオードを抽出して、回路の遅延量を評価することである。遅延計算工程の評価項目58d は、RC Extである。
【0072】
次に、フロアプラン工程、配置配線工程、物理検証工程について具体的な評価例を示す。図22にフロアプラン工程での出題例60を示す。1つの出題例60には、問題60aと、論理設計により得られているネットリスト60bと、仕様60dと、制約条件60cと、問題を解くために必要な標準回路の特性データなどのライブラリ60eが含まれる。出題例60は社外評価システムサーバ20内のデータファイル20aに蓄積された後、インターネットを介してクライアントマシーン16内のデータファイル20aに蓄積される。
【0073】
ユーザは、この問題60に基づいて設計ツール20cを用いて設計結果62を得る。結果62にはフロアプラン62aと、電力プランを含むレポートファイル62bがある。なお、レポートファイル62bをバイナリ形式で出力し、不正行為を防ぐようにしてもよい。この設計結果(解答)をインターネットを介して社外評価システムサーバ20に送ると、社外評価システムサーバ20は、評価ファイル20bに蓄積されているフロアプラン工程用の評価基準に従って評価して、評価結果64を作成して、クライアントマシーン16および管理者マシーン22に表示する。評価結果64には、たとえば5段階評価により、総合判定64aは、2、動作周波数64bは、3、電力64cは、1、チップサイズ (Die Size) 64dは、2と表示される。
【0074】
図23には、配置配線工程での出題例60を示す。1つの出題例66には、問題66aと、論理設計により得られているネットリスト60bと、仕様60dと、制約条件60cと、問題を解くために必要な標準回路の特性データなどのライブラリ60eと、フロアプラン結果62aが含まれる。出題例66は社外評価システムサーバ20内のデータファイル20aに蓄積された後、インターネットを介してクライアントマシーン16内のデータファイル20aに蓄積される。
【0075】
ユーザは、この問題66に基づいて設計ツール20cを用いて設計結果68を得る。結果68には配置配線結果68aと、クロックに関する情報を含むレポートファイル68bがある。この設計結果(解答)をインターネットを介して社外評価システムサーバ20に送ると、社外評価システムサーバ20は、評価ファイル20bに蓄積されている配置配線工程用の評価基準に従って評価して、評価結果70を作成して、クライアントマシーン16に表示する。評価結果70には、たとえば5段階評価により、総合判定70aは、3、動作周波数70bは、3、Setup違反70cは、4、Hold違反70dは、2と表示される。Setup違反およびHold違反はタイミングに関する評価である。
【0076】
図24には、物理検証工程での出題例60を示す。1つの出題例72には、問題72aと、配置配線結果68cと、仕様60dと、検証に必要なルールファイル72bとが含まれる。出題例66は社外評価システムサーバ20内のデータファイル20aに蓄積された後、インターネットを介してクライアントマシーン16内のデータファイル20aに蓄積される。
【0077】
ユーザは、この問題72に基づいて設計ツール20cを用いて物理検証を行い、違反箇所についてはこの修正を行って、検証結果74を得る。結果74には設計ルール違反等の情報が含まれる。この設計結果(解答)をインターネットを介して社外評価システムサーバ20に送ると、社外評価システムサーバ20は、評価ファイル20bに蓄積されている物理検証工程用の評価基準に従って評価して、評価結果76を作成して、クライアントマシーン16に表示する。評価結果76には、たとえば5段階評価により、総合判定76aは、4、処理時間76bは、3、DRC違反76cは、4、チップサイズ76dは、5と表示される。
【0078】
次に、レイアウト設計全体を評価する例を図25に示す。この場合は、出題として、フロアプラン工程の入力をユーザに提示する。すなわち出題78には、論理設計により得られているネットリスト60bと、仕様60dと、制約条件60cと、問題を解くために必要な標準回路の特性データなどのライブラリ60eが含まれる。出題例78は社外評価システムサーバ20内のデータファイル20aに蓄積された後、インターネットを介してクライアントマシーン16内のデータファイル20aに蓄積される。
【0079】
ユーザは、この問題60に基づいて設計ツール20cを用いて設計結果78を得る。結果78にはフロアプラン結果78aと、配置配線結果78bと、物理検証結果78cと、遅延計算結果78dと、タイミング解析結果78eとが含まれる。この設計結果(解答)をインターネットを介して社外評価システムサーバ20に送ると、社外評価システムサーバ20は、評価ファイル20bに蓄積されているレイアウト設計全体用の評価基準に従って評価して、図26に示す評価結果80を作成して、クライアントマシーン16に表示する。評価結果80には、たとえば5段階評価により、総合評価は、2、動作周波数は、3、電力は、2、チップサイズは、1、DRCは、1、処理時間(設計時間)は、1と表示される。
【0080】
次に、図26の評価結果に基づいて、ユーザに対して行われるフォローアップについて説明する。社外評価システムサーバ20は、図26のような評価結果以外に図27に示すユーザ評価画面88をユーザに提示することもできる。これは、図26の評価結果80を提示するとともに、不足する技術を練習させるための指示を行うための画面である。練習としては、評価点が低かったものについて、知識の確認を行うトレーニング画面86と、出題を正しく解かせるために設計手順を順次指示しながら練習させるフォローアップ画面84(図28)とを設けてある。画面86および画面84は、ユーザの便宜のために、ユーザ評価画面88と合わせて表示する。また、ユーザ評価画面88とトレーニング画面86とはリンクさせる。
【0081】
フォローアップ画面84と、ユーザ評価画面88は、社外評価システムサーバ20のトレーニング指示部20eが出力する。フォローアップ画面84および評価画面88はHTML形式で作成されたHTML文書であり、ユーザ評価画面88からトレーニング画面86へリンクが張られている。また、フォローアップ画面84からも図示しない画面に対してリンクが張られている。リンク先に模範解答84a, 84b, 84c, 84d, 84eがある。
【0082】
図29にユーザ評価画面88を詳細に示す。評価画面には、ユーザのスキル強化のための目標設定欄90を設けてある。ユーザは、評価結果からウィークポイントを見つけて、これを克服するための目標を記載する。
【0083】
図30に管理者マシーン22に表示される画面の例を示す。画面には、上述のユーザに提示されたユーザ評価画面88と、管理者にのみ提示されるユーザ評価画面92がある。ユーザ評価画面92には、ユーザに適した分野の情報や努力目標等が表示される。
【0084】
管理者マシーン22に表示されるユーザ評価画面88は、図31に示すように、評価基準の詳細を示す画面94と、ユーザ評価をグラフ表示した画面96とリンクされている。評価基準の詳細を示す画面94と、ユーザ評価をグラフ表示した画面96を図32に示す。
【0085】
このように、本実施例によれば、技術評価システムは、次のような機能を有する。TCP/IP技術をベースにした社内LAN(イントラネット)、もしくはインターネットを使うことができるため、社内のさまざまな場所で評価に使うことが可能である。また評価システムサーバが1台のみの場合、すべての評価結果、目標設定、評価問題を一元的に管理することができる。
【0086】
技術評価システムの評価基準の設定機能に関しては、本システムは評価基準の設定機能を有するため、たとえば、出題ごとに評価基準を用意することができ、基準の見直しが細かく行える。また、評価基準に対応させて、フォローアップ項目を設けることが好ましい。評価結果とフォローアップもしくはトレーニングとの連携を取ることができる。技術評価システムの情報管理機能に関しては、出題とその評価基準、およびエンジニアごとの評価結果と目標に関する情報を蓄積できる。
【0087】
そして本実施例は、次のような効果を有する。企業内部において設計者のスキルを客観的かつ一元的、そして定期的に診断することにより、設計者の向上心を高めることができる。また、エンジニアの自己啓発意欲を高められる。
【0088】
社外の設計外注先エンジニアの設計能力の管理、評価が可能となり、適正コストが算出され、市場が適正化できる。
【0089】
企業内部において、プロジェクトマネージャ(個別ツールのエキスパートではなく設計を垂直統合的に管理する人間)の育成、判別も可能となる。企業間における合併、統合において本システムが利用されることにより、人員を適材適所に配置することが効果的に行われる。
【0090】
全世界において本システムが利用されるならば、エンジニアおよびプロジェクトマネージャのスキルがグローバルに一元的に管理できる。また、大学等において本システムを用いるならば、若い世代に対して欧米レベルの即戦力を育成することが可能である。
【0091】
本システムによれば、エンジニアレベルおよびワーカーレベルのスキルの評価が可能である。ここで、エンジニアレベルとは、与えられた問題に対しての解決策を自ら探り、解決できるレベルであり、ワーカーレベルとは、解決方法が与えられればそのやり方で解決できるレベルである。すなわち、本実施例のシステムの認定レベルは、ツールの基本機能の理解はできていて、ある基本設計を行うために必要なツールの機能の理解ができるワーカーレベルと、ある実践的な設計をツールの機能を必要なステップで実行し、決められた時間内に完了させることができるエンジニアレベルとを対象とする。
【0092】
本システムの効果の一つは、エンジニアの能力を高める意識を育て、新しい設計手法にチャレンジするような動機付け(モチベーション)ができることである。また、本システムの技能評価は、実際の設計規模のたとえば1/10程度のテスト問題に評価項目を埋め込んだ場合には、設計者が1, 2日程度で行えるものであるので、評価に専念して時間を割いても問題はない。
【0093】
以上のような本システムの効果は、次のようなエンジニアのスキルに関する社会的な必要性を満たすことができると考えられる。
−プロジェクトリーダ(管理者)、エンジニア、オペレータの各役割ごとに適切なエンジニアをアサインすることが必要になっている。
−慢性的なエンジニア不足を解消するために、できるだけ短期間で新人エンジニアのスキルアップを図ることが求められている。
−エンジニア各人にスキル向上の意識付けが必要である。
−より高度で複雑化してきている設計に対応するために、中堅エンジニアが如何に早く最新の設計ツールを使いこなせるようになるかが重要になっている。
−プロジェクトリーダが、各部門から参加しているエンジニアのスキルを、把握し、適材適所に人材をアサインする必要がある。
−外部のエンジニア(合併、外注、他国から等)とプロジェクトを組む場合、スキルを客観的に評価できるようなグローバルな業界標準の方法が必要である。
【0094】
本システムにより可能な効果としては以下が挙げられる。
・社内および設計外注先のエンジニアのスキルを格付けして、管理することが可能である。
・エンジニアのスキルの格付けが実用的に行われ、スキルアップヘの自己啓発ができる。具体的には、実際に設計をさせ、その結果からエンジニアの設計スキルを(可能なかぎり自動的に)計測して、評価し格付けを行える。また評価結果からエンジニア自身によるスキルアップのための具体的な目標設定が可能になる。
・新人エンジニアに基本的な設計スキルの習得をさせることが可能である。すなわち、模範解答の提示やウィークポイントのトレーニングを紹介する等のフォローアップにより、確実に理解できる。
・マネージメント業務に必要な各エンジニアごとのスキルを一元的に管理することができ、また各自のスキルアップを計画的に進めることが可能である。すなわち、評価結果から各エンジニアのスキルアップ計画を立てることができる。また、スキルアップ計画の達成度を見て、エンジニアの再評価を行うことができる。
・チームで設計作業を行う場合に、最適な作業割当てが可能になる。
・このシステムにより、社内もしくは業界における資格制度を確立することができる。
【0095】
なお、前記実施例においては、電子回路用設計ソフトウエアについて説明したが、本発明はこれに限られるものではなく、電気設計または機械設計等の設計に用いられる設計ソフトウエア一般に本発明を適用することができる。
【0096】
【発明の効果】
このように本発明によれば、設計技術自体を評価することができるシステムおよび方法を提供できる。
【図面の簡単な説明】
【図1】本発明の設計技術評価システムの一実施例を示す説明図である。
【図2】図1に示す設計技術評価システムのブロック図である。
【図3】EDAによる設計フローを示す図である。
【図4】受講者が入力する論理設計のための入力画面を示す説明図である。
【図5】論理設計のための入力画面の別の例を示す説明図である。
【図6】HDLシミュレータに入力するデータの例を示す説明図である。
【図7】設計によって得られた信号波形図である。
【図8】設計者が設計言語で入力するクロックの修正入力を示す説明図である。
【図9】設計によって得られたネットリストを図式化して得られた画面を示す説明図である。
【図10】ネットリストで示される回路に関して得られたタイミングレポートを示す説明図である。
【図11】クロックの修正入力を示す説明図である。
【図12】レイアウト情報を求める設計工程における出力画面を示す説明図である。
【図13】半導体チップの接続リポートを示す説明図である。
【図14】配線情報を入力するための画面を示す説明図である。
【図15】配線情報に基づくタイミングリポートを示す説明図である。
【図16】スタンダードセルの配置を示す配置情報を示す説明図である。
【図17】図16による配置におけるタイミングリポートを示す説明図である。
【図18】タイミング制約のための入力画面を示す説明図である。
【図19】自動配線の結果を示す説明図である。
【図20】最終的な設計評価レポートを示す説明図である。
【図21】レイアウト設計段階を構成する複数の工程を示す説明図である。
【図22】フロアプラン工程での出題例を示す説明図である。
【図23】配置配線工程での出題例を示す説明図である。
【図24】物理検証工程での出題例を示す説明図である。
【図25】レイアウト設計全体を評価する例を示す説明図である。
【図26】評価結果の一例を示す説明図である。
【図27】ユーザに対して行われるフォローアップの一例を示す説明図である。
【図28】フォローアップ画面の一例を示す説明図である。
【図29】ユーザ評価画面を詳細に示す説明図である。
【図30】管理者マシーンに表示される画面の例を示す説明図である。
【図31】ユーザ評価画面のリンク先を示す説明図である。
【図32】評価基準の詳細を示す画面と、ユーザ評価をグラフ表示した画面を示す説明図である。
【符号の説明】
10 設計技術評価システム
12 IPネットワーク
14 イントラネット
16 クライアントマシーン
18 社内評価システムサーバ
20 社外評価システムサーバ
20a データファイル
20b 評価ファイル
20c ツールファイル
Claims (11)
- 設計用ソフトウエアを用いて設計を行なうユーザの、該設計用ソフトウエアを用いた設計の技術レベルを評価する設計技術評価システムにおいて、該システムは、
評価用の問題であるテスト用設計データを記憶する第1の記憶手段と、
前記テスト用設計データに基づいて前記設計用ソフトウエアを用いて設計を行なって得られる設計結果を評価するための評価基準を記憶する第2の記憶手段と、
前記設計用ソフトウエアが格納されるとともに、該設計用ソフトウエアを用いて前記ユーザが前記テスト用設計データに基づいて設計を行なう設計用機器と、
該機器を用いて前記ユーザが行なった設計結果を、前記評価基準に従って評価して、前記ユーザの技術レベルの評価結果を生成する評価手段とを含むことを特徴とする設計技術評価システム。 - 請求項1に記載の設計技術評価システムにおいて、該システムは、
前記評価結果に基づいて前記ユーザに、前記設計用ソフトウエアに関するトレーニング内容を指示するトレーニング指示手段と、
該指示されたトレーニング内容を前記ユーザに提供するトレーニング手段とを含むことを特徴とする設計技術評価システム。 - 請求項1または2に記載の設計技術評価システムにおいて、該システムは、前記設計用機器とは異なる管理用機器を含み、該管理用機器は、前記評価基準を記憶する第2の記憶手段と、前記評価結果を生成する評価手段とを含み、前記設計用機器から前記ユーザの設計結果を受け取ることを特徴とする設計技術評価システム。
- 請求項1から3までのいずれかに記載の設計技術評価システムにおいて、前記管理用機器と前記設計用機器とは、公衆回線網、IP(Internet Protocol)ネットワークのような有線や無線の通信回線を介して接続されていることを特徴とする設計技術評価システム。
- 請求項1から4までのいずれかに記載の設計技術評価システムにおいて、
該システムは、前記ユーザが前記テスト用設計データに基づいて設計を行なう際に用いるユーザ用機器を含み、該ユーザ用機器は前記設計用機器とは異なり、該ユーザ機器は、前記設計用ソフトウエアは有するが、設計に必要なライブラリおよびデータは前記設計用機器が有するものを利用することを特徴とする設計技術評価システム。 - 請求項1から5までのいずれかに記載の設計技術評価システムにおいて、前記設計用ソフトウエアは、電子回路設計用のソフトウエアであることを特徴とする設計技術評価システム。
- 請求項1から6までのいずれかに記載の設計技術評価システムにおいて、前記評価基準およびテスト用設計データは更新されることを特徴とする設計技術評価システム。
- 請求項1から7までのいずれかに記載の設計技術評価システムにおいて、該システムは、前記ユーザによる該システムの使用料金の支払いを確認して、確認後、該ユーザが使用する前記設計用機器に前記設計用ソフトウエアおよび/またはテスト用設計データを供給する料金管理手段を含むことを特徴とする設計技術評価システム。
- 請求項1から8までのいずれかに記載の設計技術評価システムにおいて、前記評価手段は、前記評価結果を通知する機器の指定を受け、該指定された機器に評価結果を送信することを特徴とする設計技術評価システム。
- 設計用ソフトウエアを用いて設計を行なうユーザの、該設計用ソフトウエアを用いた設計の技術レベルを評価する設計技術評価方法において、該方法は、
評価用の問題であるテスト用設計データを第1の記憶手段に記憶させる工程と、
前記テスト用設計データに基づいて前記設計用ソフトウエアを用いて設計を行なって得られる設計結果を評価するための評価基準を第2の記憶手段に記憶させる工程と、
設計用機器に格納された前記設計用ソフトウエアを用いて前記ユーザが前記テスト用設計データに基づいて行なった設計結果を、前記評価基準に従って評価して、前記ユーザの技術レベルの評価結果を生成する工程とを含むことを特徴とする設計技術評価方法。 - 請求項10に記載の設計技術評価方法において、該方法は、
前記評価結果に基づいて前記ユーザに、前記設計用ソフトウエアに関するトレーニング内容を指示する工程と、
該指示されたトレーニング内容を前記ユーザに提供する工程とを含むことを特徴とする設計技術評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271051A JP4355132B2 (ja) | 2002-09-18 | 2002-09-18 | 技術評価システムおよび方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271051A JP4355132B2 (ja) | 2002-09-18 | 2002-09-18 | 技術評価システムおよび方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004110333A true JP2004110333A (ja) | 2004-04-08 |
JP2004110333A5 JP2004110333A5 (ja) | 2005-09-22 |
JP4355132B2 JP4355132B2 (ja) | 2009-10-28 |
Family
ID=32268482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002271051A Expired - Fee Related JP4355132B2 (ja) | 2002-09-18 | 2002-09-18 | 技術評価システムおよび方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4355132B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1643422A1 (en) | 2004-10-01 | 2006-04-05 | Shinko Engineering Research Corporation | System for evaluating skills of to-be-examined person |
JP2006244003A (ja) * | 2005-03-02 | 2006-09-14 | Toppan Printing Co Ltd | 言語記述学習システム、方法、プログラム、及びそのプログラムを記録した記録媒体 |
JP2012018496A (ja) * | 2010-07-07 | 2012-01-26 | Nomura Research Institute Ltd | 研修受講実績に基づくスキル情報の研修部門と受講者部門との共有による人材育成支援システム |
US9646273B2 (en) | 2013-06-21 | 2017-05-09 | International Business Machines Corporation | Systems engineering solution analysis |
JP7359005B2 (ja) | 2020-01-30 | 2023-10-11 | 富士通株式会社 | 情報提示プログラム、装置、及び方法 |
-
2002
- 2002-09-18 JP JP2002271051A patent/JP4355132B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1643422A1 (en) | 2004-10-01 | 2006-04-05 | Shinko Engineering Research Corporation | System for evaluating skills of to-be-examined person |
JP2006106154A (ja) * | 2004-10-01 | 2006-04-20 | Shinko Gijutsu Kenkyusho:Kk | 被験者の技能評価システム |
EP2278575A1 (en) | 2004-10-01 | 2011-01-26 | Shinko Engineering Research Corporation | System for evaluating skills of to-be-examined person |
US8057237B2 (en) | 2004-10-01 | 2011-11-15 | Shinko Engineering Research Corp. | System for evaluating skills of to-be-examined person |
AU2005218064B2 (en) * | 2004-10-01 | 2012-01-19 | Shinko Engineering Research Corp. | System for evaluating skills of to-be-examined person |
JP2006244003A (ja) * | 2005-03-02 | 2006-09-14 | Toppan Printing Co Ltd | 言語記述学習システム、方法、プログラム、及びそのプログラムを記録した記録媒体 |
JP2012018496A (ja) * | 2010-07-07 | 2012-01-26 | Nomura Research Institute Ltd | 研修受講実績に基づくスキル情報の研修部門と受講者部門との共有による人材育成支援システム |
US9646273B2 (en) | 2013-06-21 | 2017-05-09 | International Business Machines Corporation | Systems engineering solution analysis |
JP7359005B2 (ja) | 2020-01-30 | 2023-10-11 | 富士通株式会社 | 情報提示プログラム、装置、及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4355132B2 (ja) | 2009-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10963608B2 (en) | System and method for passive verification | |
US6526562B1 (en) | Methods for developing an integrated circuit chip design | |
US10140396B1 (en) | Partitioning electronic circuits for simulation on multiple processors | |
WO2003048995A1 (en) | Method of concurrent visualization of process module outputs | |
JP2004171576A (ja) | 高速チップ管理システム | |
US6230305B1 (en) | Methods and apparatus for configuring schematic diagrams | |
US6668360B1 (en) | Automatic integrated circuit design kit qualification service provided through the internet | |
JP2005504368A (ja) | プローブカードを設計するための方法およびシステム | |
US8972914B2 (en) | Coexistence of multiple verification component types in a hardware verification framework | |
US10558772B1 (en) | Partitioning a system graph for circuit simulation to obtain an exact solution | |
Abugharbieh et al. | Integrating multiple state‐of‐the‐art computer‐aided design tools in microelectronics circuit design classes | |
TW202326498A (zh) | 用於基於半導體設計數據來最優化物體的位置的強化學習裝置及方法 | |
CN114600111A (zh) | 机器学习增强型编译器 | |
JP4355132B2 (ja) | 技術評価システムおよび方法 | |
EP1276060B1 (en) | Method of designing a timing budget | |
US20210271994A1 (en) | Fast Effective Resistance Estimation using Machine Learning Regression Algorithms | |
Zezin | Modern open source IC design tools for electronics engineer education | |
US10346573B1 (en) | Method and system for performing incremental post layout simulation with layout edits | |
US10515170B1 (en) | Deep insight for debug using internal equivalence visualization and counter-example for sequential equivalence checking | |
US7200544B1 (en) | Systems for selectively disabling timing violations in hardware description language models of integrated circuits and methods of operating the same | |
O'Keefe et al. | Introducing VLSI computer-aided design into the EE curriculum: A case study | |
Richard | Building a System | |
Kundert et al. | Verifying all of an SOC-analog circuitry included | |
Costa | An emulation-based remote laboratory for prototyping digital circuits without FPGA | |
Roy et al. | COLDVL: a virtual laboratory tool with novel features to support learning in logic design and computer organisation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080516 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080522 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080618 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090731 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |