JP2004104027A

JP2004104027A - Mram memory cell and method for accelerating inversion of spontaneous magnetization

Info

Publication number: JP2004104027A
Application number: JP2002267188A
Authority: JP
Inventors: Akihiro Suzuki; 鈴木　哲広; Sadahiko Miura; 三浦　貞彦
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2002-09-12
Filing date: 2002-09-12
Publication date: 2004-04-02
Anticipated expiration: 2022-09-12
Also published as: JP4264967B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology capable of writing data in an MRAM memory cell with a smaller writing current. <P>SOLUTION: The MRAM memory cell is provided with a substrate (1), a free ferromagnetic layer (9) formed on the main surface (1a) side of the substrate (1) and having spontaneous magnetization allowed to be inverted and 1st wiring (12) extended in a 1st direction substantially parallel with the substrate (9) and allowing a 1st writing current to be used for the inversion of spontaneous magnetization to flow. The free ferromagnetic layer (9) is mirror-symmetrical about a 1st symmetrical face (9c) substantially parallel with the 1st direction (y-axis direction) and substantially vertical to the substrate (1). The 1st center line (12a) of the 1st wiring (12) is arranged so as not to be positively located on the 1st symmetrical face (9c). <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は，磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ：以下、「ＭＲＡＭ」という。）のメモリセルに関する。本発明は，特に，ＭＲＡＭのメモリセルにデータを書き込むのに必要な書き込み電流の大きさを低減する技術に関する。
【０００２】
【従来の技術】
ＭＲＡＭは，高速書き込みが可能であり，且つ，大きな書き換え回数を有する不揮発性メモリとして注目を集めている。典型的なＭＲＡＭのメモリセルは，図９に示されているように，固定された自発磁化を有する固定強磁性層１０１と，反転可能な自発磁化を有する自由強磁性層１０２と，固定強磁性層１０１と自由強磁性層１０２との間に介設された非磁性のスペーサ層１０３とにより構成される磁気抵抗素子１０４を含む。自由強磁性層１０２は，その自発磁化の向きが，固定強磁性層層１０１の自発磁化の向きと平行，又は反平行に向くことが許されるように，反転可能に形成される。
【０００３】
メモリセルは，１ビットのデータを，自由強磁性層１０２の自発磁化の方向として記憶する。メモリセルは，自由強磁性層１０２の自発磁化と固定強磁性層１０１の自発磁化とが平行である”平行”状態と，自由強磁性層１０２の自発磁化と固定強磁性層１０１の自発磁化とが反平行である”反平行”状態の２つの状態を取り得る。メモリセルは，”平行”状態と，”反平行”状態とのうちの一方を”０”に，他方を”１”に対応付けることにより，１ビットのデータを記憶する。
【０００４】
メモリセルからのデータの読み出しは，磁気抵抗効果によるメモリセルの抵抗の変化を検知することによって行われる。固定強磁性層１０１及び自由強磁性層１０２の自発磁化の方向は，メモリセルの抵抗に影響を及ぼす。固定強磁性層１０１と自由強磁性層１０２との自発磁化の向きが平行である場合には，メモリセルの抵抗は，第１値Ｒとなり，反平行である場合には，メモリセルの抵抗は，第２値Ｒ＋ΔＲになる。固定強磁性層１０１及び自由強磁性層１０２の自発磁化の方向，即ち，メモリセルに記憶されているデータは，メモリセルの抵抗を検知することにより判別することができる。
【０００５】
メモリセルへのデータの書き込みは，メモリセルアレイに配設されるワード線及びビット線に書き込み電流を流し，該書き込み電流により生じる磁場によって自由強磁性層１０２の自発磁化の方向を反転させることによって行われる。
【０００６】
データの書き込みに必要な書き込み電流の低減は，ＭＲＡＭの消費電力の低減の観点から重要である。書き込み電流を低減するための構造を有するＭＲＡＭが，特許文献１に開示されている。特許文献１に開示されたＭＲＡＭでは，書き込み電流が流される信号線に高飽和磁化ソフト磁性材料，又は金属−非金属ナノグラニュラ膜が接合されている。高飽和磁化ソフト磁性材料，及び金属−非金属ナノグラニュラ膜は，磁場を磁気抵抗素子に集中させる。このため，より小さな書き込み電流でデータの書き込みを行うことが可能になる。
【０００７】
書き込み電流を低減するための構造を有する他のＭＲＡＭが，特許文献２に開示されている。特許文献２に開示されたＭＲＡＭでは，書き込み電流が流される配線としてコイルが使用され，磁気抵抗素子は，該コイルの中に挿入されている。磁気抵抗素子に印加される磁場は，該コイルのターン数に比例するため，より小さな書き込み電流でデータの書き込みを行うことが可能になる。
【０００８】
書き込み電流を低減するための構造を有する更に他のＭＲＡＭが，米国特許公報である特許文献３と，その日本出願である特許文献４とに開示されている。特許文献３に開示されたＭＲＡＭでは，書き込み電流が流される導体の幅が，データ記憶層の幅よりも狭くされている。書き込み電流が流される導体の幅を小さくすることで，導体とデータ記憶層との間のミスアライメントが排除され，書き込み電流によって生成される磁場の漏れが低減され，従って，より小さな書き込み電流でデータの書き込みを行うことが可能になる。
【０００９】
【特許文献１】
特開２００２−１１０９３８号公報（図４）
【特許文献２】
米国特許第５，７４２，０１６号公報
【特許文献３】
米国特許第６，２３６，５９０号公報
【特許文献４】
特開２００２−１１８２３９号公報
【００１０】
【発明が解決しようとする課題】
本発明の目的は，ＭＲＡＭメモリセルへのデータの書き込みを，より小さな書き込み電流で行うことを可能にするための他の技術を提供することにある。
【００１１】
【課題を解決するための手段】
以下に，［発明の実施の形態］で使用される番号・符号を用いて，目的を達成するための手段を説明する。これらの番号・符号は，［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し，付加された番号・符号は，［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明によるＭＲＡＭメモリセルは，基板（１）と，基板（１）の主面（１ａ）側に設けられ，反転可能な自発磁化を有する自由強磁性層（９）と，基板（１）と実質的に平行な第１方向（ｙ軸方向）に延設され，前記自発磁化の反転に使用される第１書き込み電流が流される第１配線（１２）とを備えている。自由強磁性層（９）は，第１方向（ｙ軸方向）に実質的に平行で，且つ，基板（１）に実質的に垂直な第１対称面（９ｃ）に対して実質的に鏡面対称である。第１配線（１２）の第１中心線（１２ａ）は，積極的に，第１対称面（９ｃ）の上に位置しないように配置されている。
【００１３】
第１書き込み電流が流される第１配線（１２）は，中心線（１２ａ）の近傍において最も大きな書き込み磁場を発生する。第１配線（１２）の第１中心線（１２ａ）を，自由強磁性層（９）の第１対称面（９ｃ）からずらして配置することにより，最も大きな書き込み磁場が発生される位置である第１配線（１２）の第１中心線（１２ａ）が，自由強磁性層（９）の外縁部に近づく。第１中心線（１２ａ）が，自由強磁性層（９）の外縁部に近づくと，自由強磁性層（９）の外縁部のドメインを反転させるために必要な書き込み電流が小さくなる。自由強磁性層（９）の外縁部のドメインを反転させると，ドメインの反転が自由強磁性層（９）の外縁部から中心部に伝搬し，自由強磁性層（９）の自発磁化は完全に反転する。ゆえに，第１配線（１２）の第１中心線（１２ａ）を，自由強磁性層（９）の第１対称面（９ｃ）からずらして配置することにより，自由強磁性層（９）の自発磁化を反転するのに必要な書き込み電流を小さくすることができる。
【００１４】
第１配線（１２）の第１中心線（１２ａ）と第１対称面（９ｃ）との距離をｄ，第１対称面（９ｃ）に垂直な第２方向における自由強磁性層（９）の長さをＬとし，オフセット量ｐを
ｐ＝ｄ／Ｌ，
で定義したとき，オフセット量ｐは，０．１以上０．５以下であることが好適である。このような条件を満足する配線（１２）の配置は，自由強磁性層（９）の自発磁化を反転するのに必要な書き込み電流を小さくする。
【００１５】
第１配線（１２）は，基板（１）に垂直な方向からみたとき，第１対称面（９ｃ）に垂直な第２方向（ｘ軸方向）における自由強磁性層（９）の端から第２方向（ｘ軸方向）にはみ出して自由強磁性層（９）に重ならない部分を有していることが好ましい。このような構造は，第１配線（１２）の中心線（１２ａ）を自由強磁性層（９）の外縁部に一層に近づけ，自由強磁性層（９）の自発磁化を反転するのに必要な書き込み電流を一層に小さくする。
【００１６】
第１対称面（９ｃ）に垂直な第２方向（ｘ軸方向）における第１配線（１２）の幅（Ｗ）は，自由強磁性層（９）の第２方向（ｘ軸方向）における長さ（Ｌ）よりも狭いことが好ましい。このような構造は，第１配線（１２）が発生する磁場を，自由強磁性層（９）の外縁部に集中させ，自由強磁性層（９）の自発磁化を反転するのに必要な書き込み電流を一層に小さくする。
【００１７】
第１配線（１２）の幅（Ｗ）は，自由強磁性層（９）の長さ（Ｌ）の０．３倍以上０．７倍以下であることが好適である。
【００１８】
自由強磁性層（９）の自発磁化の方向は，第２方向（ｘ軸方向）に平行であることがある。
【００１９】
当該ＭＲＡＭメモリセルは，第１配線（１２）に接合され，磁性体で形成された磁性体層（１３）を備えることが好適である。
【００２０】
当該ＭＲＡＭメモリセルが，更に，第２方向（ｘ軸方向）に延設され，前記自発磁化の反転に使用される第２書き込み電流が流される第２配線（３）を備え，且つ，自由強磁性層（９）が，第２方向（ｘ軸方向）に実質的に平行で，且つ，基板（１）に実質的に垂直な第２対称面（９ｄ）に対して実質的に鏡面対称である場合，第２配線（３）の第２中心線（３ａ）は，積極的に，第２対称面（９ｄ）の上に位置しないように配置されていることが好適である。このような構造は，第２配線（３）が発生する磁場を，自由強磁性層（９）の外縁部に集中させ，自由強磁性層（９）の自発磁化を反転するのに必要な書き込み電流を一層に小さくする。
【００２１】
本発明によるＭＲＡＭメモリセルは，反転可能な自発磁化を有する自由強磁性層（９）を含み，前記自発磁化の方向に応じて抵抗が変化する磁気抵抗素子（６）と，第１方向（ｙ軸方向）に延設され，磁気抵抗素子（６）に電気的に接続される第１配線（１５）と，第１方向（ｙ軸方向）に延設され，磁気抵抗素子（６）から電気的に絶縁され，且つ，前記自発磁化を反転させる書き込み電流が流される第２配線（１６）とを備えている。自由強磁性層（９）は，第１方向（ｙ軸方向）に実質的に平行で，且つ，基板（１）に実質的に垂直な第１対称面（９ｃ）に対して実質的に鏡面対称である。第２配線（１６）の中心線（１６ａ）は，積極的に，第１対称面（９ｃ）の上に位置しないように配置されている。第２配線（１６）の中心線（１６ａ）が積極的に，第１対称面（９ｃ）の上に位置しないように配置することにより，データの書き込みに必要な書き込み電流の大きさを小さくすることができる。更に，第２配線（１６）の中心線（１６ａ）を第１対称面（９ｃ）からずらして配置することにより，磁気抵抗素子（６）の上方（又は下方）には，第１配線（１５）を形成するための空間が生まれ，第１配線（１５）と第２配線（１６）とを一の配線層により形成することが可能になる。即ち，かかる配置により，第１配線（１２）と第２配線（１６）との両方を磁気抵抗素子（６）を被覆する一の層間絶縁膜（１０）の上に形成することが可能になる。
【００２２】
本発明によるＭＲＡＭメモリセルは，基板（１）と，基板（１）の主面（１ａ）側に設けられ，反転可能な自発磁化を有する自由強磁性層（９）と，基板（１）と実質的に平行な第１方向（ｙ軸方向）に延設され，自発磁化の反転に使用される第１書き込み電流が流される第１配線（１２）とを備えている。自由強磁性層（９）は，第１方向（ｙ軸方向）に実質的に平行で，且つ，基板（１）に実質的に垂直な第１対称面（９ｃ）に対して実質的に鏡面対称である。第１書き込み電流が発生する磁場が最も強くなる位置は，積極的に，第１対称面（９ｃ）の上に位置しないように配置されている。このような構造は，最も大きな書き込み磁場が発生される位置を，自由強磁性層（９）の外縁部に近づけ，自由強磁性層（９）の自発磁化を反転するのに必要な書き込み電流を小さくする。
【００２３】
本発明による自発磁化反転促進方法は，基板（１）の主面（１ａ）に実質的に垂直な第１対称面（９ｃ）に対して実質的に鏡面対称であるように，反転可能な自発磁化を有する自由強磁性層（９）を設けることと，
前記自発磁化の反転に使用される書き込み電流が流される配線（１２）を，前記基板（１）と実質的に平行な第１方向（ｙ軸方向）に延伸するように設けることと，
配線（１２）の中心線（１２ａ）を，積極的に，第１対称面（９ｃ）の上に位置しないように配置すること
とを備えている。当該自発磁化反転促進方法は，最も大きな書き込み磁場が発生される位置である配線（１２）の中心線（１２ａ）を，自由強磁性層（９）の外縁部に近づける。これにより，自由強磁性層（９）の外縁部のドメインの反転に必要な書き込み電流の大きさは小さくなる。自由強磁性層（９）の外縁部のドメインが反転すると，ドメインの反転は，自由強磁性層（９）の中心部に伝搬するから，自由強磁性層（９）の自発磁化が完全に反転する。ゆえに，配線（１２）の中心線（１２ａ）を，自由強磁性層（９）の外縁部に近づけることにより，自由強磁性層（９）の自発磁化の反転に必要な電流の大きさを低減できる。
【００２４】
【発明の実施の形態】
以下，添付図面を参照しながら，本発明による磁気メモリ用メモリセルの実施の形態を説明する。
【００２５】
（実施の第１形態）
図１は，本発明による磁気メモリ用メモリセルの実施の第１形態を示す。実施の第１形態では，基板１の主面１ａ側に層間絶縁膜２が形成されている。ワード線３が，層間絶縁膜２の上に形成されている。ワード線３は，基板１の主面１ａに実質的に平行なｘ軸方向に延伸するように設けられている。ワード線３は，層間絶縁膜４で被覆されている。層間絶縁膜４には，層間絶縁膜４を貫通してワード線３に到達する導電性のコンタクト５が形成されている。層間絶縁膜４の上には，磁気抵抗素子６が形成されている。
【００２６】
磁気抵抗素子６は，固定強磁性層７とトンネル絶縁層８と自由強磁性層９とを含む。固定強磁性層７は，コンタクト５を介してワード線３に電気的に接続されている。固定強磁性層７は，ｘ軸方向に固定された自発磁化を有し，自由強磁性層９は，ｘ軸方向に平行に自在に反転可能な自発磁化を有している。自由強磁性層９の自発磁化は，固定強磁性層７の自発磁化と同一の向きを向く”平行”状態と，逆の向きを向く”反平行”状態とをとることを許されている。実施の第１形態のメモリセルは，自由強磁性層９の自発磁化の向きとしてデータを記憶する。トンネル絶縁層８は，アルミナ（Ａｌ_２Ｏ_３）のような絶縁体で形成され，トンネル絶縁層８の厚さは，厚さ方向にトンネル電流が流れる程度に薄い。トンネル絶縁層８の厚さ方向の抵抗（即ち，磁気抵抗素子６の抵抗）は，自由強磁性層９の自発磁化の向きに応じて変化し，磁気抵抗素子６の抵抗の変化によって，磁気抵抗素子６に記憶されているデータは判別可能である。
【００２７】
図２に示されているように，磁気抵抗素子６の自由強磁性層９は，基板１の主面１ａに垂直な方向からみたとき，実質的に楕円形を有している。楕円形を有する自由強磁性層９は，ｘ軸方向に長軸９ａを有し，基板１の主面１ａに実質的に平行で，且つ，ｘ軸方向に実質的に垂直なｙ軸方向に短軸９ｂを有する。自由強磁性層９の自発磁化は，長軸９ａに平行な方向を向いている。このような形状を有する自由強磁性層９は，基板１の主面１ａに垂直で，且つ，短軸９ｂがその上にある対称面９ｃに対して実質的に鏡面対称である。「実質的に」とは，製造バラツキなどによって発生する微細な非対称性は考慮しないということを意味している。
【００２８】
図１に示されているように，磁気抵抗素子６は，層間絶縁膜１０によって被覆されている。層間絶縁膜１０には，自由強磁性層９に到達する導電性のコンタクト１１が形成されている。層間絶縁膜１０の上には，ビット線１２が形成されている。ビット線１２は，ｙ軸方向に延設されている。
【００２９】
図２に示されているように，ビット線１２の中心線１２ａは，自由強磁性層９の対称面９ｃからｘ軸方向にずれて配置されている。更にビット線１２は，基板１の主面１ａに垂直な方向からみたとき，自由強磁性層９の長軸９ａの一端からｘ軸方向にはみ出し，自由強磁性層９に重ならない部分を有している。更に，ｘ軸方向のビット線１２の幅Ｗは，自由強磁性層９の長軸９ａの長さ（即ち，ｘ軸方向における自由強磁性層９の長さ）よりも狭い。
【００３０】
当該メモリセルに対してデータの書き込みが行われる場合，ワード線３には，ｘ軸方向に書き込み電流が流され，ビット線１２には，書き込まれるべきデータに応じてｙ軸方向に書き込み電流が流される。ワード線３に流された書き込み電流は，自由強磁性層９にｙ軸方向に磁場を印加する。ｙ軸方向に磁場が印加されることにより，自由強磁性層９の抗磁場は小さくなり，自由強磁性層９の反転が容易化される。この状態でビット線１２に書き込み電流が流されると，該書き込み電流は，ｘ軸方向に磁場を発生し，自由強磁性層９の自発磁化を，書き込まれるべきデータに応じた方向に反転する。
【００３１】
上述されたビット線１２の配置は，より小さな書き込み電流で，データの書き込みを行うことを可能にする。図３及び図４は，書き込み電流の抑制の効果を示している。図３は，データを書き込むためにビット線１２に流すことが要求される書き込み電流の大きさの，ビット線１２の中心線１２ａと自由強磁性層９の対称面９ｃとのオフセット量ｐに対する依存性を示している。オフセット量ｐは，ビット線１２の中心線１２ａと，対称面９ｃとの距離をｄとして，
ｐ＝ｄ／Ｌ，
と定義されている。ｐ＝０は，ビット線１２の中心線１２ａと，自由強磁性層９の対称面９ｃとが重なっている場合であり，相対位置ｐが大きいほど，ビット線１２の中心線１２ａは，自由強磁性層９の対称面９ｃから大きくオフセットしている。図３のグラフは，ビット線１２の幅Ｗは，自由強磁性層９の長さＬの半分であるという条件で行われたシミュレーションによって得られている。
【００３２】
図３に示されているように，ビット線１２の中心線１２ａが自由強磁性層９の対称面９ｃに位置的に整合する（即ち，ｐが０である）よりも，ビット線１２の中心線１２ａが自由強磁性層９の対称面９ｃからオフセットしている方が，より小さい書き込み電流でデータを書き込むことが可能である。オフセット量ｐが０．３７５の近傍であるとき，必要な書き込み電流の大きさは最小になる。この理由は，以下のように推定される。
【００３３】
自由強磁性層９に含まれるドメインには，隣接するドメインの磁化方向を揃えようとする交換相互作用が働いている。この交換相互作用に起因して，自由強磁性層９の自発磁化の反転は，自由強磁性層９の外縁部のドメインから開始され，その後中心部のドメインに伝搬する振る舞いを示す。自由強磁性層９の中心部のドメインは，その周囲に存在する全てのドメインから交換相互作用をうけ，その反転を妨げられる。一方，自由強磁性層９の外縁部のドメインは，ドメインに隣接していない領域を有しているため，周囲のドメインから受ける交換相互作用が小さく，比較的に小さな磁場によって反転する。外縁部のドメインが反転すると，そのドメインに隣接するドメインの反転も容易化されて反転する。このように，ドメインの反転は自由強磁性層９の外縁部から開始され，中心部に伝搬する。
【００３４】
ビット線１２の中心線１２ａを自由強磁性層９の対称面９ｃからオフセットさせることにより，ビット線１２が発生する磁場が最大となる位置は，自由強磁性層９の外縁部に近づき，より小さな書き込み電流で自由強磁性層９の外縁部にあるドメインの反転を発生させることが可能になる。自由強磁性層９の外縁部にあるドメインを反転させれば，ドメインの反転は外縁部から中心部に伝搬し，自由強磁性層９の自発磁化が完全に反転する。ゆえに，ビット線１２の中心線１２ａを自由強磁性層９の対称面９ｃからオフセットさせ，ビット線１２の中心線１２ａを自由強磁性層９の外縁部に近づけることにより，自由強磁性層９の自発磁化をより少ない書き込み電流で反転することができる。
【００３５】
但し，オフセット量ｐがあまりにも大きくなると，自由強磁性層９に鎖交する磁場が小さくなり，逆に書き込み電流が増大する。このため，オフセット量ｐは，０．１以上０．５以下であることが好ましい。
【００３６】
基板１の主面１ａに垂直な方向からみたときに自由強磁性層９の長軸９ａの一端からｘ軸方向にはみ出し，自由強磁性層９に重ならない部分を有するようなビット線１２の配置は，一層に少ない書き込み電流で自由強磁性層９の自発磁化を反転可能にする点で好適である。ビット線１２が自由強磁性層９に対してｘ軸方向にはみ出すビット線１２の配置は，ビット線１２が発生する磁場が最大となる位置を，一層に自由強磁性層９の外縁部に近づける。従って，自由強磁性層９の外縁部のドメインの反転に必要な書き込み電流が小さくなり，結果として自由強磁性層９の自発磁化の反転に必要な書き込み電流の大きさも小さくなる。
【００３７】
従来の技術に記載された特許文献３（米国特許第６，２３６，５９０号公報）及び特許文献４（特開２００２−１１８２３９号公報）には，データの書き込み電流が流される配線と，データ記憶層（本実施の形態の自由強磁性層９に相当）との間のミスアラインメントは，磁場の漏れを発生させ，書き込み電流を増大させると開示されている。しかし，この考察は，強磁性体の自発磁化の反転のメカニズムの詳細な検討を欠いており，該考察は誤りである。
【００３８】
ｘ軸方向におけるビット線１２の幅Ｗが，ｘ軸方向における自由強磁性層９の長さＬよりも狭いことは，一層に少ない書き込み電流で自由強磁性層９の自発磁化を反転可能にする点で好適である。図４は，データを書き込むためにビット線１２に流すことが要求される書き込み電流の大きさの，Ｗ／Ｌに対する依存性を示している。図４の曲線Ａに示されているように，ビット線１２の中心線１２ａが自由強磁性層９の短軸９ｂに対してオフセットしていない場合には，ビット線１２の幅Ｗが狭くなることによる書き込み電流の減少の効果は大きくない。一方，図４の曲線Ｂに示されているように，ビット線１２の中心線１２ａが自由強磁性層９の対称面９ｃに対してオフセットしている場合には，ビット線１２の幅Ｗが減少すると，書き込み電流を顕著に減少することが可能である。
【００３９】
この効果は，ビット線１２の幅Ｗが狭くなると，ビット線１２が発生する磁場が自由強磁性層９の外縁部のドメインに集中することに起因すると考えられる。ビット線１２が発生する磁場が自由強磁性層９の外縁部のドメインに集中することにより，自由強磁性層９の外縁部のドメインの反転に必要な書き込み電流が小さくなる。その結果，自由強磁性層９の自発磁化の反転に必要な書き込み電流の大きさも小さくなると考えられる。
【００４０】
但し，ビット線１２の幅Ｗがあまりにも小さいことは，エレクトロマイグレーションに対する耐性を劣化させるため好ましくない。このような観点から，ビット線１２の幅Ｗは，自由強磁性層９の長さＬの０．３倍以上，０．７倍以下であることが好適である。
【００４１】
以上に説明されているように，本実施の形態のＭＲＡＭメモリセルでは，ビット線１２の中心線１２ａは，自由強磁性層９の対称面９ｃに対してｘ軸方向にずれて配置されている。更に，ビット線１２は，自由強磁性層９の長軸９ａの一端からｘ軸方向にはみ出し，自由強磁性層９に重ならない部分を有している。更に，ｘ軸方向のビット線１２の幅Ｗは，自由強磁性層９の長軸９ａの長さ（即ち，ｘ軸方向における自由強磁性層９の長さ）よりも狭い。このようなビット線１２の配置により，データの書き込みの時にビット線１２に流すことが必要な書き込み電流の大きさが抑制されている。
【００４２】
本実施の形態において，ビット線１２と同様の手法を採用することにより，ワード線３の書き込み電流の抑制が可能である。図５に示されているように，自由強磁性層９は，基板１の主面１ａに垂直で，且つ，長軸９ａがその上にある対称面９ｄに対して実質的に鏡面対称であるが，ワード線３の中心線３ａを，自由強磁性層９の対称面９ｄからｙ軸方向にオフセットして配置することにより，ワード線３の書き込み電流を抑制することが可能である。このようなワード線３の配置は，上述のビット線１２による書き込み電流の抑制と同様のメカニズムにより，データの書き込みの時にワード線３に流すことが必要な書き込み電流の大きさを小さくする。このとき，ワード線３が，自由強磁性層９の短軸９ｂの一端からｙ軸方向にはみ出し，自由強磁性層９に重ならない部分を有していることは，データの書き込みのためにワード線３に流すことが必要な書き込み電流の大きさを一層に小さくする点で好適である。更に，ｙ軸方向のワード線３の幅Ｗ’が，自由強磁性層９の短軸９ｂの長さ（即ち，ｙ軸方向における自由強磁性層９の幅）Ｌ’よりも狭いことは，データの書き込みのためにワード線３に流すことが必要な書き込み電流の大きさを一層に小さくする点で好適である。
【００４３】
更に図６に示されているように，ビット線１２の上面及び側面に透磁率が高い磁性体層１３が形成されることが好適である。磁性体層１３は，典型的には，パーマロイで形成される。このような構造は，ビット線１２によって発生される磁場を自由強磁性層９に集中し，データの書き込みの時にワード線３に流すことが必要な書き込み電流の大きさを一層に小さくする。
【００４４】
（実施の第２形態）
図７は，本発明によるＭＲＡＭメモリセルの実施の第２形態を示す。実施の第２形態では，データの読み出しに使用される読み出しビット線１５とは別に，データの書き込みに使用される書き込みビット線１６がメモリセルに設けられる。読み出しビット線１５と書き込みビット線１６とは，いずれも，層間絶縁膜１０の上に形成される。読み出しビット線１５は，層間絶縁膜１０を貫通して自由強磁性層９に到達するコンタクト１４によって，磁気抵抗素子６の自由強磁性層９に電気的に接続されている。書き込みビット線１６は，磁気抵抗素子６から電気的に絶縁されている。
【００４５】
更に，実施の第２形態では，コンタクト５が除去され，ワード線３と固定強磁性層７とは，電気的に絶縁される。固定強磁性層７は，ｘ軸方向に延設され，固定強磁性層７が読み出しワード線に兼用される。ワード線３は，データの書き込みに専用に使用される。
【００４６】
当該メモリセルからデータが読み出される場合，読み出しワード線として使用される固定強磁性層７と，読み出しビット線１５との間に所定の電圧が印加される。磁気抵抗素子６の抵抗値は，自由強磁性層９の自発磁化の向き，即ち，当該メモリセルに記憶されているデータに応じて変化するから，磁気抵抗素子６を流れる電流は，当該メモリセルに記憶されているデータに応じて変化する。磁気抵抗素子６を流れる電流から，当該メモリセルに記憶されているデータが判別される。
【００４７】
当該メモリセルに対してデータの書き込みが行われる場合，ワード線３には，ｘ軸方向に書き込み電流が流され，書き込みビット線１６には，書き込まれるべきデータに応じてｙ軸方向に書き込み電流が流される。ワード線３に流された書き込み電流は，自由強磁性層９にｙ軸方向に磁場を印加する。ｙ軸方向に磁場が印加されることにより，自由強磁性層９の抗磁場は小さくなり，自由強磁性層９の反転が容易化される。書き込みビット線１６に流される書き込み電流は，ｘ軸方向に磁場を発生し，自由強磁性層９の自発磁化を，書き込まれるべきデータに応じた方向に反転する。
【００４８】
書き込みビット線１６が読み出しビット線１５と電気的に絶縁されて設けられ，ワード線３が読み出しワード線として機能する固定強磁性層７と電気的に絶縁されて設けられていることは，データの読み出しと書き込みとを同時的に行うことが可能である点で好適である。更に，かかる構成は，読み出しビット線１５を選択するセレクタ（図示されない）と書き込みビット線１６を選択するセレクタとを別に設けることが可能であり，書き込みワード線を選択するセレクタと，読み出しワード線を選択するセレクタとを別に設けることができ，これらのセレクタに含まれる回路を簡略化できる点でも好適である。
【００４９】
実施の第１形態のビット線１２と同様に，書き込みビット線１６の中心線１６ａは，自由強磁性層９の対称面９ｃに対してｘ軸方向にオフセットして配置されている。書き込みビット線１６は，基板１の主面１ａに垂直な方向からみたとき，自由強磁性層９の長軸９ａの一端からｘ軸方向にはみ出し，自由強磁性層９に重ならない部分を有している。更に，ｘ軸方向の書き込みビット線１６の幅Ｗは，自由強磁性層９の長軸９ａの長さ（即ち，ｘ軸方向における自由実施の第１形態のビット線１２と同様に，強磁性層９の長さ）よりも狭い。このような書き込みビット線１６の配置は，実施の第１形態のビット線１１と同様に，一層に少ない書き込み電流でデータの書き込みを行うことを可能にする。
【００５０】
書き込みビット線１６の中心線１６ａが，自由強磁性層９の対称面９ｃに対してｘ軸方向にオフセットして配置されていることは，読み出しビット線１５と書き込みビット線１６との両方を層間絶縁膜１０の上に形成する，即ち，一の配線層によって読み出しビット線１５と書き込みビット線１６とを形成可能にする点で好適である。書き込みビット線１６の中心線１６ａが，自由強磁性層９の対称面９ｃに対してｘ軸方向にオフセットして配置されていることにより，層間絶縁膜１０の上には，磁気抵抗素子６の上方に書き込みビット線１５を配置する空間が生まれる。この空間に書き込みビット線１５を配置することにより，読み出しビット線１５と書き込みビット線１６とは，一の配線層によって形成可能である。読み出しビット線１５と書き込みビット線１６とが，一の配線層によって形成されることは，工数の削減の点で好ましい。
【００５１】
【発明の効果】
本発明により，ＭＲＡＭメモリセルへのデータの書き込みを，より小さな書き込み電流で行うことを可能にする技術が提供される。
【図面の簡単な説明】
【図１】図１は，本発明によるＭＲＡＭメモリセルの実施の第１形態を示す断面図である。
【図２】図２は，本発明によるＭＲＡＭメモリセルの実施の第１形態を示す平面図である。
【図３】図３は，ビット線１２に流す必要がある書き込み電流の大きさの，オフセット量ｐに対する依存性を示している。
【図４】図４は，ビット線１２に流す必要がある書き込み電流の大きさの，ビット線１２の幅Ｗに対する依存性を示している。
【図５】図５は，本発明によるＭＲＡＭメモリセルの実施の第１形態の変形例を示す平面図である。
【図６】図６は，本発明によるＭＲＡＭメモリセルの実施の第１形態の他の変形例を示す断面図である。
【図７】図７は，本発明によるＭＲＡＭメモリセルの実施の第２形態を示す断面図である。
【図８】図８は，本発明によるＭＲＡＭメモリセルの実施の第２形態を示す平面図である。
【図９】図９は，従来のＭＲＡＭを示す。
【符号の説明】
１：基板
２：層間絶縁膜
３：ワード線
４：層間絶縁膜
５：コンタクト
６：磁気抵抗素子
７：固定強磁性層
８：トンネル絶縁層
９：自由強磁性層
１０：層間絶縁膜
１１：コンタクト
１２：ビット線
１３：磁性体層
１４：コンタクト
１５：読み出しビット線
１６：書き込みビット線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a memory cell of a magnetic random access memory (MRAM). The present invention particularly relates to a technique for reducing the magnitude of a write current required for writing data to a memory cell of an MRAM.
[0002]
[Prior art]
MRAM has attracted attention as a non-volatile memory capable of high-speed writing and having a large number of rewrites. A typical MRAM memory cell includes a fixed ferromagnetic layer 101 having a fixed spontaneous magnetization, a free ferromagnetic layer 102 having a reversible spontaneous magnetization, and a fixed ferromagnetic layer 102, as shown in FIG. It includes a magnetoresistive element 104 composed of a nonmagnetic spacer layer 103 interposed between the layer 101 and the free ferromagnetic layer 102. The free ferromagnetic layer 102 is formed to be reversible so that the direction of the spontaneous magnetization is allowed to be parallel or antiparallel to the direction of the spontaneous magnetization of the fixed ferromagnetic layer 101.
[0003]
The memory cell stores 1-bit data as the direction of spontaneous magnetization of the free ferromagnetic layer 102. The memory cell has a “parallel” state in which the spontaneous magnetization of the free ferromagnetic layer 102 and the spontaneous magnetization of the fixed ferromagnetic layer 101 are parallel, and the spontaneous magnetization of the free ferromagnetic layer 102 and the spontaneous magnetization of the fixed ferromagnetic layer 101. Can be in two states, an "anti-parallel" state. The memory cell stores 1-bit data by associating one of the “parallel” state and the “anti-parallel” state with “0” and the other with “1”.
[0004]
Reading data from a memory cell is performed by detecting a change in resistance of the memory cell due to the magnetoresistance effect. The direction of the spontaneous magnetization of the fixed ferromagnetic layer 101 and the free ferromagnetic layer 102 affects the resistance of the memory cell. When the directions of the spontaneous magnetization of the fixed ferromagnetic layer 101 and the free ferromagnetic layer 102 are parallel, the resistance of the memory cell becomes the first value R, and when the directions are antiparallel, the resistance of the memory cell becomes , The second value R + ΔR. The direction of the spontaneous magnetization of the fixed ferromagnetic layer 101 and the free ferromagnetic layer 102, that is, the data stored in the memory cell can be determined by detecting the resistance of the memory cell.
[0005]
Data is written to a memory cell by applying a write current to a word line and a bit line provided in a memory cell array and inverting the direction of spontaneous magnetization of the free ferromagnetic layer 102 by a magnetic field generated by the write current. Is
[0006]
Reduction of the write current required for writing data is important from the viewpoint of reducing the power consumption of the MRAM. Patent Document 1 discloses an MRAM having a structure for reducing a write current. In the MRAM disclosed in Patent Document 1, a high saturation magnetization soft magnetic material or a metal-nonmetal nanogranular film is bonded to a signal line through which a write current flows. The high saturation magnetization soft magnetic material and the metal-nonmetal nanogranular film concentrate the magnetic field on the magnetoresistive element. Therefore, data can be written with a smaller write current.
[0007]
Another MRAM having a structure for reducing a write current is disclosed in Patent Document 2. In the MRAM disclosed in Patent Document 2, a coil is used as a wiring through which a write current flows, and a magnetoresistive element is inserted in the coil. Since the magnetic field applied to the magnetoresistive element is proportional to the number of turns of the coil, data can be written with a smaller write current.
[0008]
Still another MRAM having a structure for reducing a write current is disclosed in U.S. Pat. In the MRAM disclosed in Patent Document 3, the width of a conductor through which a write current flows is smaller than the width of a data storage layer. Reducing the width of the conductor through which the write current is passed eliminates misalignment between the conductor and the data storage layer, reduces the leakage of the magnetic field created by the write current, and therefore reduces the data at a lower write current. Can be written.
[0009]
[Patent Document 1]
JP-A-2002-110938 (FIG. 4)
[Patent Document 2]
U.S. Pat. No. 5,742,016
[Patent Document 3]
US Patent No. 6,236,590
[Patent Document 4]
JP-A-2002-118239
[0010]
[Problems to be solved by the invention]
An object of the present invention is to provide another technique for enabling data to be written to an MRAM memory cell with a smaller write current.
[0011]
[Means for Solving the Problems]
The means for achieving the object will be described below using the numbers and symbols used in [Embodiments of the Invention]. These numbers and symbols are added to clarify the correspondence between the description in [Claims] and the description in [Embodiment of the Invention]. However, the added numbers and symbols shall not be used for interpreting the technical scope of the invention described in [Claims].
[0012]
An MRAM memory cell according to the present invention comprises a substrate (1), a free ferromagnetic layer (9) provided on the main surface (1a) side of the substrate (1) and having reversible spontaneous magnetization, and a substrate (1). A first wiring (12) extending in a substantially parallel first direction (y-axis direction) and through which a first write current used for reversing the spontaneous magnetization flows. The free ferromagnetic layer (9) is substantially parallel to the first direction (y-axis direction) and is substantially mirrored with respect to a first symmetry plane (9c) substantially perpendicular to the substrate (1). It is symmetric. The first center line (12a) of the first wiring (12) is positively arranged so as not to be located on the first symmetry plane (9c).
[0013]
The first wiring (12) through which the first write current flows generates the largest write magnetic field near the center line (12a). By disposing the first center line (12a) of the first wiring (12) from the first symmetry plane (9c) of the free ferromagnetic layer (9), this is a position where the largest write magnetic field is generated. The first center line (12a) of the first wiring (12) approaches the outer edge of the free ferromagnetic layer (9). As the first center line (12a) approaches the outer edge of the free ferromagnetic layer (9), the write current required to reverse the domain of the outer edge of the free ferromagnetic layer (9) becomes smaller. When the domain of the outer edge of the free ferromagnetic layer (9) is inverted, the domain inversion propagates from the outer edge of the free ferromagnetic layer (9) to the center, and the spontaneous magnetization of the free ferromagnetic layer (9) is completely Flip to Therefore, by disposing the first center line (12a) of the first wiring (12) from the first symmetry plane (9c) of the free ferromagnetic layer (9), the spontaneous generation of the free ferromagnetic layer (9) is achieved. The write current required to reverse the magnetization can be reduced.
[0014]
The distance between the first center line (12a) of the first wiring (12) and the first symmetry plane (9c) is d, and the free ferromagnetic layer (9) in a second direction perpendicular to the first symmetry plane (9c). Let L be the length and offset p
p = d / L,
It is preferable that the offset amount p is not less than 0.1 and not more than 0.5. The arrangement of the wiring (12) that satisfies such conditions reduces the write current required to reverse the spontaneous magnetization of the free ferromagnetic layer (9).
[0015]
When viewed from a direction perpendicular to the substrate (1), the first wiring (12) extends from an end of the free ferromagnetic layer (9) in a second direction (x-axis direction) perpendicular to the first symmetry plane (9c). It is preferable to have a portion that protrudes in two directions (x-axis direction) and does not overlap with the free ferromagnetic layer (9). Such a structure is necessary for bringing the center line (12a) of the first wiring (12) closer to the outer edge of the free ferromagnetic layer (9) and reversing the spontaneous magnetization of the free ferromagnetic layer (9). Write current is further reduced.
[0016]
The width (W) of the first wiring (12) in the second direction (x-axis direction) perpendicular to the first symmetry plane (9c) is the length of the free ferromagnetic layer (9) in the second direction (x-axis direction). It is preferable that the width is smaller than the length (L). Such a structure concentrates the magnetic field generated by the first wiring (12) on the outer edge of the free ferromagnetic layer (9), and performs writing necessary for reversing the spontaneous magnetization of the free ferromagnetic layer (9). Make the current even smaller.
[0017]
The width (W) of the first wiring (12) is preferably not less than 0.3 times and not more than 0.7 times the length (L) of the free ferromagnetic layer (9).
[0018]
The direction of the spontaneous magnetization of the free ferromagnetic layer (9) may be parallel to the second direction (x-axis direction).
[0019]
The MRAM memory cell preferably includes a magnetic layer (13) joined to the first wiring (12) and formed of a magnetic substance.
[0020]
The MRAM memory cell further includes a second wiring (3) extending in a second direction (x-axis direction), through which a second write current used for reversing the spontaneous magnetization flows, and having a free strength. The magnetic layer (9) is substantially mirror-symmetric with respect to a second symmetry plane (9d) substantially parallel to the second direction (x-axis direction) and substantially perpendicular to the substrate (1). In some cases, it is preferable that the second center line (3a) of the second wiring (3) is positively arranged so as not to be located on the second symmetry plane (9d). Such a structure concentrates the magnetic field generated by the second wiring (3) on the outer edge of the free ferromagnetic layer (9), and performs writing necessary to reverse the spontaneous magnetization of the free ferromagnetic layer (9). Make the current even smaller.
[0021]
An MRAM memory cell according to the present invention includes a free ferromagnetic layer (9) having reversible spontaneous magnetization, a magnetoresistive element (6) whose resistance changes according to the direction of the spontaneous magnetization, and a first direction (y). A first wiring (15) extending in the axial direction) and electrically connected to the magnetoresistive element (6); and a first wiring (15) extending in the first direction (y-axis direction) and electrically connected to the magnetoresistive element (6). And a second wiring (16) through which a write current for inverting the spontaneous magnetization flows. The free ferromagnetic layer (9) is substantially parallel to the first direction (y-axis direction) and is substantially mirrored with respect to a first symmetry plane (9c) substantially perpendicular to the substrate (1). It is symmetric. The center line (16a) of the second wiring (16) is positively arranged so as not to be located on the first symmetry plane (9c). By arranging the center line (16a) of the second wiring (16) so as not to be positioned on the first symmetry plane (9c), the magnitude of the write current required for writing data is reduced. be able to. Further, by disposing the center line (16a) of the second wiring (16) from the first symmetry plane (9c), the first wiring (15) is provided above (or below) the magnetoresistive element (6). ) Is formed, and the first wiring (15) and the second wiring (16) can be formed by one wiring layer. That is, with such an arrangement, both the first wiring (12) and the second wiring (16) can be formed on one interlayer insulating film (10) covering the magnetoresistive element (6). .
[0022]
An MRAM memory cell according to the present invention comprises a substrate (1), a free ferromagnetic layer (9) provided on the main surface (1a) side of the substrate (1) and having reversible spontaneous magnetization, and a substrate (1). A first wiring (12) extending in a substantially parallel first direction (y-axis direction) and through which a first write current used for reversal of spontaneous magnetization flows. The free ferromagnetic layer (9) is substantially parallel to the first direction (y-axis direction) and is substantially mirrored with respect to a first symmetry plane (9c) substantially perpendicular to the substrate (1). It is symmetric. The position where the magnetic field generated by the first write current is the strongest is positively arranged so as not to be located on the first symmetry plane (9c). In such a structure, the position where the largest write magnetic field is generated is brought closer to the outer edge of the free ferromagnetic layer (9), and the write current required to reverse the spontaneous magnetization of the free ferromagnetic layer (9) is reduced. Make it smaller.
[0023]
The method for promoting spontaneous magnetization reversal according to the present invention includes a reversible spontaneous magnetization that is substantially mirror-symmetric with respect to a first symmetry plane (9c) substantially perpendicular to the main surface (1a) of the substrate (1). Providing a free ferromagnetic layer (9) having magnetization;
Providing a wiring (12) through which a write current used for reversing the spontaneous magnetization flows, in a first direction (y-axis direction) substantially parallel to the substrate (1);
The center line (12a) of the wiring (12) is positively arranged so as not to be located on the first symmetry plane (9c).
And According to the spontaneous magnetization reversal promotion method, the center line (12a) of the wiring (12) where the largest write magnetic field is generated is brought closer to the outer edge of the free ferromagnetic layer (9). As a result, the magnitude of the write current required for inverting the domain at the outer edge of the free ferromagnetic layer (9) is reduced. When the domain at the outer edge of the free ferromagnetic layer (9) is inverted, the domain inversion propagates to the center of the free ferromagnetic layer (9), so that the spontaneous magnetization of the free ferromagnetic layer (9) is completely inverted. I do. Therefore, by bringing the center line (12a) of the wiring (12) closer to the outer edge of the free ferromagnetic layer (9), the magnitude of the current required for reversing the spontaneous magnetization of the free ferromagnetic layer (9) is reduced. it can.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a memory cell for a magnetic memory according to the present invention will be described with reference to the accompanying drawings.
[0025]
(First embodiment)
FIG. 1 shows a first embodiment of a memory cell for a magnetic memory according to the present invention. In the first embodiment, the interlayer insulating film 2 is formed on the main surface 1a side of the substrate 1. Word lines 3 are formed on interlayer insulating film 2. The word line 3 is provided so as to extend in the x-axis direction substantially parallel to the main surface 1a of the substrate 1. The word line 3 is covered with an interlayer insulating film 4. A conductive contact 5 penetrating through the interlayer insulating film 4 and reaching the word line 3 is formed in the interlayer insulating film 4. On the interlayer insulating film 4, a magnetoresistive element 6 is formed.
[0026]
The magnetoresistive element 6 includes a fixed ferromagnetic layer 7, a tunnel insulating layer 8, and a free ferromagnetic layer 9. The fixed ferromagnetic layer 7 is electrically connected to the word line 3 via the contact 5. The fixed ferromagnetic layer 7 has a spontaneous magnetization fixed in the x-axis direction, and the free ferromagnetic layer 9 has a spontaneous magnetization freely reversible in the x-axis direction. The spontaneous magnetization of the free ferromagnetic layer 9 is allowed to assume a “parallel” state in which the spontaneous magnetization of the fixed ferromagnetic layer 7 is oriented in the same direction and an “anti-parallel” state in which the direction is reversed. The memory cell of the first embodiment stores data as the direction of spontaneous magnetization of the free ferromagnetic layer 9. The tunnel insulating layer 8 is made of alumina (Al ₂ O ₃ ), And the thickness of the tunnel insulating layer 8 is so thin that a tunnel current flows in the thickness direction. The resistance in the thickness direction of the tunnel insulating layer 8 (that is, the resistance of the magnetoresistive element 6) changes according to the direction of spontaneous magnetization of the free ferromagnetic layer 9, and the resistance of the magnetoresistive element 6 changes the magnetoresistance. The data stored in the element 6 can be determined.
[0027]
As shown in FIG. 2, the free ferromagnetic layer 9 of the magnetoresistive element 6 has a substantially elliptical shape when viewed from a direction perpendicular to the main surface 1a of the substrate 1. The free ferromagnetic layer 9 having an elliptical shape has a major axis 9a in the x-axis direction, is substantially parallel to the main surface 1a of the substrate 1, and is in the y-axis direction substantially perpendicular to the x-axis direction. It has a short axis 9b. The spontaneous magnetization of the free ferromagnetic layer 9 is oriented in a direction parallel to the long axis 9a. The free ferromagnetic layer 9 having such a shape is perpendicular to the main surface 1a of the substrate 1, and is substantially mirror symmetric with respect to the symmetry plane 9c on which the short axis 9b is located. The term “substantially” means that fine asymmetry caused by manufacturing variation or the like is not considered.
[0028]
As shown in FIG. 1, the magnetoresistive element 6 is covered with an interlayer insulating film 10. A conductive contact 11 reaching the free ferromagnetic layer 9 is formed in the interlayer insulating film 10. On the interlayer insulating film 10, a bit line 12 is formed. The bit line 12 extends in the y-axis direction.
[0029]
As shown in FIG. 2, the center line 12a of the bit line 12 is displaced from the symmetry plane 9c of the free ferromagnetic layer 9 in the x-axis direction. Further, when viewed from a direction perpendicular to the main surface 1 a of the substrate 1, the bit line 12 has a portion which protrudes from one end of the long axis 9 a of the free ferromagnetic layer 9 in the x-axis direction and does not overlap the free ferromagnetic layer 9. ing. Further, the width W of the bit line 12 in the x-axis direction is smaller than the length of the major axis 9a of the free ferromagnetic layer 9 (that is, the length of the free ferromagnetic layer 9 in the x-axis direction).
[0030]
When data is written to the memory cell, a write current is applied to the word line 3 in the x-axis direction, and a write current is applied to the bit line 12 in the y-axis direction in accordance with data to be written. Swept away. The write current applied to the word line 3 applies a magnetic field to the free ferromagnetic layer 9 in the y-axis direction. By applying a magnetic field in the y-axis direction, the coercive field of the free ferromagnetic layer 9 is reduced, and the inversion of the free ferromagnetic layer 9 is facilitated. When a write current is applied to the bit line 12 in this state, the write current generates a magnetic field in the x-axis direction and reverses the spontaneous magnetization of the free ferromagnetic layer 9 in a direction corresponding to data to be written.
[0031]
The arrangement of the bit lines 12 described above enables data to be written with a smaller write current. 3 and 4 show the effect of suppressing the write current. FIG. 3 shows the dependence of the magnitude of the write current required to flow through the bit line 12 to write data on the offset p between the center line 12a of the bit line 12 and the symmetry plane 9c of the free ferromagnetic layer 9. Shows sex. The offset amount p is defined by the distance d between the center line 12a of the bit line 12 and the symmetry plane 9c as d.
p = d / L,
It is defined as When p = 0, the center line 12a of the bit line 12 and the symmetry plane 9c of the free ferromagnetic layer 9 overlap, and as the relative position p increases, the center line 12a of the bit line 12 has a free strength. It is largely offset from the symmetry plane 9c of the magnetic layer 9. The graph of FIG. 3 is obtained by a simulation performed under the condition that the width W of the bit line 12 is half the length L of the free ferromagnetic layer 9.
[0032]
As shown in FIG. 3, the center line 12a of the bit line 12 is more aligned with the symmetry plane 9c of the free ferromagnetic layer 9 (that is, p is 0) than the center line of the bit line 12. When the line 12a is offset from the symmetry plane 9c of the free ferromagnetic layer 9, data can be written with a smaller write current. When the offset amount p is near 0.375, the required write current is minimized. The reason is presumed as follows.
[0033]
In the domains included in the free ferromagnetic layer 9, an exchange interaction for aligning the magnetization directions of the adjacent domains works. Due to this exchange interaction, the reversal of the spontaneous magnetization of the free ferromagnetic layer 9 starts from a domain at the outer edge of the free ferromagnetic layer 9 and then propagates to a domain at the center. The domain at the center of the free ferromagnetic layer 9 receives exchange interaction from all the domains existing around it, and its inversion is prevented. On the other hand, since the domain at the outer edge of the free ferromagnetic layer 9 has a region not adjacent to the domain, the exchange interaction received from the surrounding domain is small, and the domain is reversed by a relatively small magnetic field. When the domain at the outer edge is inverted, the domain adjacent to the domain is also easily inverted. Thus, the domain inversion starts from the outer edge of the free ferromagnetic layer 9 and propagates to the center.
[0034]
By offsetting the center line 12a of the bit line 12 from the symmetry plane 9c of the free ferromagnetic layer 9, the position where the magnetic field generated by the bit line 12 becomes maximum approaches the outer edge of the free ferromagnetic layer 9 and becomes smaller. It is possible to generate a domain inversion at the outer edge of the free ferromagnetic layer 9 by a write current. If the domain at the outer edge of the free ferromagnetic layer 9 is inverted, the domain inversion propagates from the outer edge to the center, and the spontaneous magnetization of the free ferromagnetic layer 9 is completely inverted. Therefore, the center line 12 a of the bit line 12 is offset from the symmetry plane 9 c of the free ferromagnetic layer 9, and the center line 12 a of the bit line 12 is brought close to the outer edge of the free ferromagnetic layer 9. The spontaneous magnetization can be inverted with a smaller write current.
[0035]
However, if the offset amount p is too large, the magnetic field interlinking with the free ferromagnetic layer 9 decreases, and conversely, the write current increases. For this reason, the offset amount p is preferably 0.1 or more and 0.5 or less.
[0036]
The arrangement of the bit lines 12 that protrudes from one end of the long axis 9a of the free ferromagnetic layer 9 in the x-axis direction when viewed from a direction perpendicular to the main surface 1a of the substrate 1 and has a portion that does not overlap the free ferromagnetic layer 9 Is preferable in that the spontaneous magnetization of the free ferromagnetic layer 9 can be reversed with a smaller write current. The arrangement of the bit line 12 in which the bit line 12 protrudes in the x-axis direction with respect to the free ferromagnetic layer 9 makes the position where the magnetic field generated by the bit line 12 becomes maximum closer to the outer edge of the free ferromagnetic layer 9. . Accordingly, the write current required for reversing the domain at the outer edge of the free ferromagnetic layer 9 is reduced, and as a result, the magnitude of the write current required for reversing the spontaneous magnetization of the free ferromagnetic layer 9 is also reduced.
[0037]
Patent Document 3 (US Pat. No. 6,236,590) and Patent Document 4 (JP-A-2002-118239) described in the prior art disclose a wiring through which a data write current flows and a data storage. It is disclosed that misalignment between the layers (corresponding to the free ferromagnetic layer 9 of the present embodiment) causes leakage of the magnetic field and increases the write current. However, this study lacks a detailed study of the mechanism of reversal of spontaneous magnetization of the ferromagnetic material, and the study is incorrect.
[0038]
When the width W of the bit line 12 in the x-axis direction is smaller than the length L of the free ferromagnetic layer 9 in the x-axis direction, the spontaneous magnetization of the free ferromagnetic layer 9 can be reversed with a smaller write current. It is suitable in that respect. FIG. 4 shows the dependence of the magnitude of the write current required to flow through the bit line 12 to write data on W / L. As shown by the curve A in FIG. 4, when the center line 12a of the bit line 12 is not offset with respect to the minor axis 9b of the free ferromagnetic layer 9, the width W of the bit line 12 becomes narrow. Therefore, the effect of the reduction of the write current is not great. On the other hand, when the center line 12a of the bit line 12 is offset with respect to the symmetry plane 9c of the free ferromagnetic layer 9 as shown by the curve B in FIG. When it decreases, the write current can be significantly reduced.
[0039]
This effect is considered to be due to the fact that when the width W of the bit line 12 is reduced, the magnetic field generated by the bit line 12 is concentrated on the domain of the outer edge of the free ferromagnetic layer 9. Since the magnetic field generated by the bit line 12 is concentrated on the domain at the outer edge of the free ferromagnetic layer 9, the write current required for inverting the domain at the outer edge of the free ferromagnetic layer 9 is reduced. As a result, it is considered that the magnitude of the write current required for reversing the spontaneous magnetization of the free ferromagnetic layer 9 also decreases.
[0040]
However, it is not preferable that the width W of the bit line 12 is too small because the resistance to electromigration is deteriorated. From such a viewpoint, it is preferable that the width W of the bit line 12 is not less than 0.3 times and not more than 0.7 times the length L of the free ferromagnetic layer 9.
[0041]
As described above, in the MRAM memory cell of the present embodiment, the center line 12a of the bit line 12 is shifted from the symmetry plane 9c of the free ferromagnetic layer 9 in the x-axis direction. . Further, the bit line 12 has a portion that protrudes from one end of the long axis 9 a of the free ferromagnetic layer 9 in the x-axis direction and does not overlap the free ferromagnetic layer 9. Further, the width W of the bit line 12 in the x-axis direction is smaller than the length of the major axis 9a of the free ferromagnetic layer 9 (that is, the length of the free ferromagnetic layer 9 in the x-axis direction). With such an arrangement of the bit lines 12, the magnitude of the write current required to flow through the bit lines 12 at the time of data writing is suppressed.
[0042]
In this embodiment, the write current of the word line 3 can be suppressed by employing the same method as that of the bit line 12. As shown in FIG. 5, the free ferromagnetic layer 9 is perpendicular to the main surface 1a of the substrate 1 and the major axis 9a is substantially mirror symmetric with respect to the symmetry plane 9d thereon. However, by arranging the center line 3a of the word line 3 offset from the symmetry plane 9d of the free ferromagnetic layer 9 in the y-axis direction, it is possible to suppress the write current of the word line 3. Such an arrangement of the word lines 3 reduces the magnitude of the write current required to flow through the word lines 3 at the time of data writing by the same mechanism as the above-described suppression of the write current by the bit lines 12. At this time, the fact that the word line 3 has a portion that protrudes in the y-axis direction from one end of the short axis 9b of the free ferromagnetic layer 9 and does not overlap the free ferromagnetic layer 9 means that the word is written for writing data. It is preferable that the current flowing through the line 3 is further reduced in magnitude. Further, the fact that the width W 'of the word line 3 in the y-axis direction is smaller than the length L' of the short axis 9b of the free ferromagnetic layer 9 (that is, the width of the free ferromagnetic layer 9 in the y-axis direction) is as follows. This is preferable in that the magnitude of a write current required to flow through the word line 3 for writing data is further reduced.
[0043]
Further, as shown in FIG. 6, a magnetic layer 13 having high magnetic permeability is preferably formed on the upper surface and the side surfaces of the bit line 12. The magnetic layer 13 is typically formed of permalloy. Such a structure concentrates the magnetic field generated by the bit line 12 on the free ferromagnetic layer 9 and further reduces the magnitude of the write current required to flow through the word line 3 when writing data.
[0044]
(Second embodiment)
FIG. 7 shows a second embodiment of the MRAM memory cell according to the present invention. In the second embodiment, a write bit line 16 used for writing data is provided in a memory cell separately from a read bit line 15 used for reading data. The read bit line 15 and the write bit line 16 are both formed on the interlayer insulating film 10. The read bit line 15 is electrically connected to the free ferromagnetic layer 9 of the magnetoresistive element 6 by a contact 14 that passes through the interlayer insulating film 10 and reaches the free ferromagnetic layer 9. The write bit line 16 is electrically insulated from the magnetoresistive element 6.
[0045]
Further, in the second embodiment, the contact 5 is removed, and the word line 3 and the fixed ferromagnetic layer 7 are electrically insulated. The fixed ferromagnetic layer 7 extends in the x-axis direction, and the fixed ferromagnetic layer 7 is also used as a read word line. The word line 3 is used exclusively for writing data.
[0046]
When data is read from the memory cell, a predetermined voltage is applied between the fixed ferromagnetic layer 7 used as a read word line and the read bit line 15. Since the resistance value of the magnetoresistive element 6 changes according to the direction of spontaneous magnetization of the free ferromagnetic layer 9, that is, data stored in the memory cell, the current flowing through the magnetoresistive element 6 is Changes according to the data stored in the. From the current flowing through the magnetoresistive element 6, the data stored in the memory cell is determined.
[0047]
When data is written to the memory cell, a write current flows through the word line 3 in the x-axis direction, and a write current flows through the write bit line 16 in the y-axis direction in accordance with data to be written. Is shed. The write current applied to the word line 3 applies a magnetic field to the free ferromagnetic layer 9 in the y-axis direction. By applying a magnetic field in the y-axis direction, the coercive field of the free ferromagnetic layer 9 is reduced, and the inversion of the free ferromagnetic layer 9 is facilitated. The write current flowing through the write bit line 16 generates a magnetic field in the x-axis direction, and reverses the spontaneous magnetization of the free ferromagnetic layer 9 in a direction corresponding to the data to be written.
[0048]
The fact that the write bit line 16 is provided electrically insulated from the read bit line 15 and the word line 3 is provided electrically insulated from the fixed ferromagnetic layer 7 functioning as a read word line means that the data This is preferable in that reading and writing can be performed simultaneously. Further, in such a configuration, a selector (not shown) for selecting the read bit line 15 and a selector for selecting the write bit line 16 can be provided separately, and a selector for selecting the write word line and a read word line are provided. It is preferable that a selector to be selected can be provided separately, and circuits included in these selectors can be simplified.
[0049]
Similarly to the bit line 12 of the first embodiment, the center line 16a of the write bit line 16 is arranged offset from the symmetry plane 9c of the free ferromagnetic layer 9 in the x-axis direction. When viewed from a direction perpendicular to the main surface 1a of the substrate 1, the write bit line 16 protrudes from one end of the long axis 9a of the free ferromagnetic layer 9 in the x-axis direction and has a portion that does not overlap the free ferromagnetic layer 9. ing. Further, the width W of the write bit line 16 in the x-axis direction is equal to the length of the major axis 9a of the free ferromagnetic layer 9 (that is, like the bit line 12 of the first embodiment in the x-axis direction). (Length of layer 9). Such an arrangement of the write bit lines 16 makes it possible to write data with a smaller write current, similarly to the bit lines 11 of the first embodiment.
[0050]
The fact that the center line 16a of the write bit line 16 is offset in the x-axis direction with respect to the symmetry plane 9c of the free ferromagnetic layer 9 means that both the read bit line 15 and the write bit line 16 It is preferable that it is formed on the insulating film 10, that is, the read bit line 15 and the write bit line 16 can be formed by one wiring layer. Since the center line 16 a of the write bit line 16 is offset in the x-axis direction with respect to the symmetry plane 9 c of the free ferromagnetic layer 9, the magnetoresistive element 6 A space for arranging the write bit line 15 is created above. By disposing the write bit line 15 in this space, the read bit line 15 and the write bit line 16 can be formed by one wiring layer. It is preferable that the read bit line 15 and the write bit line 16 are formed by one wiring layer from the viewpoint of reducing the number of steps.
[0051]
【The invention's effect】
According to the present invention, a technique is provided that enables data to be written to an MRAM memory cell with a smaller write current.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a first embodiment of an MRAM memory cell according to the present invention.
FIG. 2 is a plan view showing an MRAM memory cell according to a first embodiment of the present invention;
FIG. 3 shows the dependence of the magnitude of a write current that needs to flow through a bit line 12 on an offset amount p.
FIG. 4 shows the dependence of the magnitude of a write current that needs to flow through the bit line 12 on the width W of the bit line 12.
FIG. 5 is a plan view showing a modification of the first embodiment of the MRAM memory cell according to the present invention;
FIG. 6 is a sectional view showing another modification of the first embodiment of the MRAM memory cell according to the present invention;
FIG. 7 is a sectional view showing an MRAM memory cell according to a second embodiment of the present invention;
FIG. 8 is a plan view showing a second embodiment of the MRAM memory cell according to the present invention.
FIG. 9 shows a conventional MRAM.
[Explanation of symbols]
1: substrate
2: interlayer insulating film
3: Word line
4: interlayer insulating film
5: Contact
6: magnetoresistive element
7: Fixed ferromagnetic layer
8: Tunnel insulating layer
9: Free ferromagnetic layer
10: interlayer insulating film
11: Contact
12: bit line
13: Magnetic layer
14: Contact
15: Read bit line
16: Write bit line

Claims

Board and
A free ferromagnetic layer provided on the main surface side of the substrate and having reversible spontaneous magnetization;
A first wiring extending in a first direction substantially parallel to the substrate and through which a first write current used for reversing the spontaneous magnetization flows;
The free ferromagnetic layer is substantially mirror-symmetric with respect to a first symmetry plane substantially parallel to the first direction and substantially perpendicular to the substrate;
An MRAM memory cell, wherein a first center line of the first wiring is positively arranged so as not to be located on the first symmetry plane.

2. The MRAM memory cell according to claim 1, wherein
When viewed from a direction perpendicular to the substrate, the first wiring protrudes from an end of the free ferromagnetic layer in a second direction perpendicular to the first symmetry plane in the second direction and overlaps with the free ferromagnetic layer. An MRAM memory cell having a portion that is not required.

2. The MRAM memory cell according to claim 1, wherein
The distance between the first center line of the first wiring and the first symmetry plane is d, the length of the free ferromagnetic layer in a second direction perpendicular to the first symmetry plane is L, and the offset amount p is p = d / L,
When defined in
An MRAM memory cell wherein p is 0.1 or more and 0.5 or less.

2. The MRAM memory cell according to claim 1, wherein
An MRAM memory cell, wherein a width of the first wiring in a second direction perpendicular to the first symmetry plane is smaller than a length of the free ferromagnetic layer in the second direction.

The MRAM memory cell according to claim 4,
The MRAM memory cell, wherein the width of the first wiring is 0.3 to 0.7 times the length of the free ferromagnetic layer.

The MRAM memory cell according to any one of claims 1 to 5,
The MRAM memory cell, wherein the direction of the spontaneous magnetization is parallel to the second direction.

The MRAM memory cell according to any one of claims 1 to 6,
An MRAM memory cell further comprising a magnetic layer formed of a magnetic material, the MRAM memory cell being joined to the first wiring.

2. The MRAM memory cell according to claim 1, wherein
Furthermore,
A second wiring extending in the second direction and passing a second write current used for reversing the spontaneous magnetization;
The free ferromagnetic layer is substantially mirror-symmetric to a second plane of symmetry substantially parallel to the second direction and substantially perpendicular to the substrate;
The MRAM memory cell, wherein the second center line of the second wiring is positively arranged so as not to be located on the second symmetry plane.

A magnetoresistive element including a free ferromagnetic layer having a reversible spontaneous magnetization and having a resistance that changes according to a direction of the spontaneous magnetization;
A first wiring extending in a first direction and electrically connected to the magnetoresistive element;
A second wiring extending in the first direction, electrically insulated from the magnetoresistive element, and passing a write current for reversing the spontaneous magnetization;
The free ferromagnetic layer is substantially mirror-symmetric with respect to a first symmetry plane substantially parallel to the first direction and substantially perpendicular to the substrate;
An MRAM memory cell, wherein a center line of the second wiring is positively arranged so as not to be located on the first symmetry plane.

The MRAM memory cell according to claim 9,
Further, an interlayer insulating film covering the magnetoresistive element is provided,
An MRAM memory cell, wherein the first wiring and the second wiring are formed on the interlayer insulating film.

Board and
A free ferromagnetic layer provided on the main surface side of the substrate and having reversible spontaneous magnetization;
A first wiring extending in a first direction substantially parallel to the substrate and through which a first write current used for reversing the spontaneous magnetization flows;
The free ferromagnetic layer is substantially mirror-symmetric with respect to a first symmetry plane substantially parallel to the first direction and substantially perpendicular to the substrate;
The position where the magnetic field generated by the first write current is the strongest is an MRAM memory cell arranged so as not to be located on the first symmetry plane.

Providing a free ferromagnetic layer having reversible spontaneous magnetization so as to be substantially mirror-symmetric with respect to a first plane of symmetry substantially perpendicular to the main surface of the substrate;
Providing a wiring through which a write current used for reversing the spontaneous magnetization flows so as to extend in a direction substantially parallel to the substrate and the first symmetry plane;
Positively arranging the center line of the wiring so as not to be located on the first symmetry plane.