JP2004103983A - Manufacturing method of ceramic electronic part - Google Patents
Manufacturing method of ceramic electronic part Download PDFInfo
- Publication number
- JP2004103983A JP2004103983A JP2002266483A JP2002266483A JP2004103983A JP 2004103983 A JP2004103983 A JP 2004103983A JP 2002266483 A JP2002266483 A JP 2002266483A JP 2002266483 A JP2002266483 A JP 2002266483A JP 2004103983 A JP2004103983 A JP 2004103983A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- paint layer
- ceramic paint
- electrode group
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、積層セラミック電子部品の製造方法に関する。
【0002】
【従来の技術】
積層セラミック電子部品として、例えば、積層セラミックコンデンサが知られている。積層セラミックコンデンサは、小型化、大容量化の要求が非常に強く、この要求に応えるため、1層あたりの誘電体層の厚みを薄くし、積層数を増大させている。例えば、最近の積層セラミックコンデンサは、誘電体層の厚みが2〜10μm以下、積層数が数百層にも達している。
【0003】
積層セラミックコンデンサの製造方法としては、例えば、シート状の可撓性支持体の上に、セラミック塗料を塗布し、セラミック塗料を乾燥させてセラミックグリーンシートを形成し、セラミックグリーンシート上に電極群を形成した後、セラミックグリーンシートを所定の大きさに切断し、切断されたセラミックグリーンシートを順次に積層して積層構造体を形成し、この積層構造体を細断し、焼成し、端子電極を取付けて、完成品の積層セラミックコンデンサを得る製造方法が知られている。
【0004】
しかし、この製造方法は、セラミックグリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に凹凸が生じるので、積層されたセラミックグリーンシートは、この凹凸部分において密着性が悪くなる。このため、後の焼成工程において、セラミックグリーンシート間に生じた凹凸部分にデラミネーションが発生するという問題が生じる。
【0005】
この問題を解決する手段として、例えば、特開平6−168840号公報は、シート状の可撓性支持体の上にセラミックグリーンシートを形成し、セラミックグリーンシート上に電極群を形成し、電極群が形成されたセラミックグリーンシートを平坦な表面を持つ金型にて熱プレスした後、セラミックグリーンシートを所定の大きさに切断し、切断されたセラミックグリーンシートを順次に積層して積層構造体を形成する製造方法を開示している。
【0006】
この製造方法は、電極群が形成されたセラミックグリーンシートの表面を平坦な表面を持つ金型にて熱プレスするので、セラミックグリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に生じる凹凸が低減する。このため、積層されたセラミックグリーンシート間の密着不良が低減し、焼成時に発生するデラミネーションが低減することとなる。
【0007】
しかし、特開平6−168840号公報に開示された製造方法は、電極群の形成を行う度に、金型にて熱プレスを施す必要があるので、製造工程が複雑になるという問題が生じる。
【0008】
また、金型にて熱プレスを施した場合であっても、電極群が形成されたセラミックグリーンシートの表面を完全に平坦にすることは、極めて困難であり、セラミックグリーンシートの表面に、僅かな凹凸が残ってしまう。セラミックグリーンシートの表面に生じた僅かな凹凸は、セラミックグリーンシートを積層するにつれて累積され、最上層のセラミックグリーンシートには大きな凹凸が生じることとなる。
【0009】
このため、特開平6−168840号公報に開示された製造方法を用いた場合であっても、多層化に伴い、積層数が増大するにつれ、焼成時に発生するデラミネーションが顕著になるという問題があった。
【0010】
【特許文献1】
特開平6−168840号公報 (第2−3頁、第1図)
【0011】
【発明が解決しようとする課題】
本発明の課題は、焼成時に発生するデラミネーションを低減することができる積層セラミック電子部品の製造方法を提供することである。
本発明のもう一つの課題は、積層セラミック電子部品を容易に製造し得る製造方法を提供することである。
【0012】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るセラミック電子部品の製造方法では、支持体の上に第1のセラミック塗料層を形成する。次に、第1のセラミック塗料層の上に、第1の電極群を形成する。次に、第1のセラミック塗料層、及び、第1の電極群の上にセラミック塗料を塗布して、厚みが、第1のセラミック塗料層よりも厚い第2のセラミック塗料層を形成する。次に、第2のセラミック塗料層の上に、第2の電極群を形成する。次に、第2のセラミック塗料層、及び、第2の電極群の上にセラミック塗料を塗布して、厚みが、第1のセラミック塗料層の厚みと第2のセラミック塗料層の厚みとの差で与えられる第3のセラミック塗料層を形成する。次に、第1のセラミック塗料層を支持体から剥離して、積層シートとし、複数の積層シートを順次に積層するステップを含む。
【0013】
本発明に係るセラミック電子部品の製造方法は、第1のセラミック塗料層を形成し、次に、第1のセラミック塗料層の上に、第1の電極群を形成し、更に、第1のセラミック塗料層、及び、第1の電極群の上にセラミック塗料を塗布して、第2のセラミック塗料層を形成する。この工程によれば、第2のセラミック塗料層を構成するセラミック塗料が、その流動性により、第1の電極群間に存在する間隔(凹部)を埋めるように塗布される。このため、第1の電極群に対する第2のセラミック塗料層の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。
【0014】
次に、第2のセラミック塗料層の上に、第2の電極群を形成し、その後、第2のセラミック塗料層、及び、第2の電極群の上にセラミック塗料を塗布して、第3のセラミック塗料層を形成する。この工程によれば、第3のセラミック塗料層を構成するセラミック塗料が、その流動性により、第2の電極群間に存在する間隔(凹部)を埋めるように塗布される。このため、第2の電極群に対する第3のセラミック塗料層の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。
【0015】
また、第1のセラミック塗料層は、例えば、支持体の上にセラミック塗料を塗布して形成することにより、支持体から剥離した際、支持体に対向していた面が平坦になる。
【0016】
また、第3のセラミック塗料層は、第2のセラミック塗料層、及び、第2の電極群の上にセラミック塗料を塗布して形成され、表面に電極群が形成されていないので、公知の方法、例えば、押し出し式塗布法、ドクターブレード法等で、セラミック塗料を塗布することにより、表面を平坦にすることができる。
【0017】
このように、積層シートは、表面が平坦であり、表面に凹凸が生じていない。このため、複数の積層シートを順次に積層した場合、従来問題となっていたデラミネーション等の問題が生じにくくなる。
【0018】
また、積層シートの表面に凹凸が生じないので、積層シート毎に、熱プレスを施す必要がない。複数の積層シートを順次に積層した後で、熱プレスを施せば足りる。このため、熱プレスの回数を減少させ、精度よく、短時間に、容易にセラミック電子部品を製造することが可能となる。
【0019】
また、積層シートは、セラミック塗料層(第1〜第3のセラミック塗料層)単体でなく、複数のセラミック塗料層が順次に積層されて構成されているので、積層シート全体として、厚みが厚くなる。このため、セラミック塗料層が薄くなった場合でも、ハンドリングが容易になり、支持体からの剥離が容易になる。しかも、積層シート全体としての厚みが厚くなり、強度が増すので、ハンドリングの際に、セラミック塗料層及び電極群にかかる負担が低減し、ショート等の特性不良が低減する。
【0020】
また、第2のセラミック塗料層は、厚みが、第1のセラミック塗料層よりも厚く、第3のセラミック塗料層は、厚みが、第1のセラミック塗料層の厚みと第2のセラミック塗料層の厚みとの差で与えられる。このため、第1のセラミック塗料層の厚みと第3のセラミック塗料層の厚みとの和が、第2のセラミック塗料層の厚みとほぼ等しくなる。
【0021】
したがって、隣接する2枚の積層シートでは、一方の積層シートに含まれる第3のセラミック塗料層に、他方の積層シートに含まれる第1のセラミック塗料層が隣接するように、複数の積層シートを順次に積層したとき、一方の積層シートに含まれる第3のセラミック塗料層の厚みと、他方の積層シートに含まれる第1のセラミック塗料層の厚みとの和が、第2のセラミック塗料層の厚みとほぼ等しくなる。このため、第2のセラミック塗料層を介して対向する第1の電極群及び第2の電極群の間に生じる塗料層厚みが、第3のセラミック塗料層及び第1のセラミック塗料層を介して対向する第1の電極群及び第2の電極群の間に生じる塗料層厚みとほぼ等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。
【0022】
また、例えば、第1のセラミック塗料層の厚みと、第3のセラミック塗料層の厚みとがほぼ等しい場合には、隣接する2枚の積層シートにおいて、一方の積層シートに含まれる第1のセラミック塗料層が、他方の積層シートに含まれる第1のセラミック塗料層と隣接するように、又は、一方の積層シートに含まれる第3のセラミック塗料層が、他方の積層シートに含まれる第3のセラミック塗料層と隣接するように、複数の積層シートを順次に積層することができる。このとき、両積層シートに含まれる第1のセラミック塗料層の厚みの和、又は、両積層シートに含まれる第3のセラミック塗料層の厚みの和が、第2のセラミック塗料層の厚みとほぼ等しくなる。
【0023】
このため、第2のセラミック塗料層を介して対向する第1の電極群及び第2の電極群の間に生じる塗料層厚みが、第1のセラミック塗料層、又は、第3のセラミック塗料層を介して対向する第1の電極群及び第2の電極群の間に生じる塗料層厚みとほぼ等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。
【0024】
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。
【0025】
【発明の実施の形態】
図1は本発明に係るセラミック電子部品の製造方法の一実施例を示す工程図、図2は図1に示したセラミック電子部品の製造方法を示すブロック線図、図3は、図2に示した第1のセラミック塗料層の形成ステップを示す正面断面図である。本実施例に係る製造方法では、以下の工程を経て、積層セラミックコンデンサを製造する。
【0026】
<第1のセラミック塗料層の形成工程>
第1のセラミック塗料層51を形成するに当たっては、図1、図3に示すように、まず、セラミック塗料17aと、支持体19と、押し出し式塗布ヘッド10と、乾燥機95とを用意する。
【0027】
そして、図1、図3に示すように、押し出し式塗布ヘッド10を用いて、支持体19の一面上に、セラミック塗料17aを塗布し、この第1のセラミック塗料17aを乾燥機95に通して乾燥させ、厚みがt1である第1のセラミック塗料層51を形成する。
【0028】
具体的には、セラミック塗料17aとしては、BaTiO3等、公知の材料を用いることができる。支持体19としては、例えば、ローラ97から連続的に供給される可撓性支持体を用いることができる。参照符号F1は支持体19の走行方向を示している。
【0029】
支持体19は、第1のセラミック塗料層51を成形する面に剥離処理を施しておくことが好ましい。剥離処理は、例えば、支持体19の一面上に、Si等でなる剥離用膜を薄くコートすることによって実行することができる。このような剥離処理を施しておくことにより、第1のセラミック塗料層51を支持体19から容易に剥離することができる。
【0030】
図3に示した押し出し式塗布ヘッド10は、セラミック塗料排出用スリット46と、上流側ノズル47と、下流側ノズル48と、セラミック塗料だまり49とを含む。このような押し出し式塗布ヘッドは公知である。この押し出し式塗布ヘッド10を用いると、非常に面精度がよく、かつ、厚みバラツキの少ない均一なセラミック塗料層(セラミックグリーンシート)を得ることができる。
【0031】
<ターゲットマーク形成工程>
図4は、図3に示した工程の後の工程を示す平面図である。本実施例においては、図4に示すように、支持体19の第1のセラミック塗料層51が形成された面に、画像処理用の第1のターゲットマークa1,b1,c1,d1及びピッチマークe1を形成する。
【0032】
この第1のターゲットマークa1〜d1及びピッチマークe1は、スクリーン印刷、グラビヤ印刷もしくはインクジェット印刷等によって形成されたマークまたはスルホールなど、画像処理できるマークであればよく、印刷面は支持体19の表裏どちらの面でもよい。この第1のターゲットマークa1〜d1及びピッチマークe1の形成タイミングは、例えば、図2に示した第1の電極群の形成ステップと同時に行うこともできる。
【0033】
<第1の電極群の形成工程>
図5は、図4に示した工程の後の工程を示す正面断面図である。本実施例においては、図1、図5に示すように、第1のセラミック塗料層51の上に、スクリーン印刷機91で第1の電極群61を印刷し、第1の電極群61を乾燥機95に通して乾燥させて、第1の電極群61を形成する。
【0034】
図6は、第1のセラミック塗料層51の上に形成された第1の電極群61を示す平面図、図7は、図6の部分拡大図である。図6、図7において、第1の電極群61は、例えばニッケル、銅等を主成分とする電極材料によって構成されている。
【0035】
図7において、第1の電極群61を構成する個々の電極111〜161、112〜152、11m〜15mは、第1のセラミック塗料層51上において、互いに間隔を隔てて配列されている。本実施例において各電極は、第1のセラミック塗料層51の長さ方向にm列となるように形成されており、奇数列には6行、偶数列には5行の電極が備えられている。電極に付された参照番号のうち1桁目は当該電極の属する列を示し、2桁目は同じく属する行を示している。個々の電極は、偶数列と奇数列とが寸法Lだけ異なるように配列してある。寸法Lは電極間ピッチ2Lの1/2が適当である。
【0036】
この第1の電極群61を形成するに当たっては、上述した第1のターゲットマークa1〜d1及びピッチマークe1を画像処理して得られた情報に基づいて、印刷位置決めを行なうことができる。
【0037】
また、本実施例においては、第1の電極群61の印刷と同時に、第2のターゲットマークa2,b2,c2,d2及びピッチマークe2を印刷している。この第2のターゲットマークa2,b2,c2,d2及びピッチマークe2は、後の積層工程等において、高精度で位置決めする際に利用することができる。
【0038】
<第2のセラミック塗料層の形成工程>
図8は、図5に示した工程の後の工程を示す正面断面図である。図1、図8に示すように、第2のセラミック塗料層52の形成に当たっては、上述した押し出し式塗布ヘッド10を用いて、第1のセラミック塗料層51、及び、第1の電極群61の上に、セラミック塗料17aを塗布し、セラミック塗料17aを乾燥機95に通して乾燥させ、厚みt2が、第1のセラミック塗料層51の厚みt1よりも厚い第2のセラミック塗料層52を形成する。
【0039】
<第2の電極群の形成工程>
図9は、図8に示した工程の後の工程を示す正面図である。本実施例においては、図1、図9に示すように、第2のセラミック塗料層52の上に、第2の電極群62を印刷し、第2の電極群62を乾燥機95に通して乾燥させて、第2の電極群62を形成する。
【0040】
図10は、第2のセラミック塗料層52の上に形成された第2の電極群62を示す平面図、図11は図10の正面部分断面図、図12は図10の部分拡大図である。図10〜図12において、第2の電極群62は、図5〜図7に示した第1の電極群61と同一の電極材料によって構成され、第2のセラミック塗料層52上において、間隔を隔てて備えられている。
【0041】
本実施例において、第2の電極群62を構成する個々の電極211〜251、212〜262、21m〜26mは、第2のセラミック塗料層52の長さ方向にm列となるように形成されており、奇数列には5行、偶数列には6行の電極が備えられている。電極に付された参照番号のうち1桁目は当該電極の属する列を示し、2桁目は同じく属する行を示している。
【0042】
第2の電極群62を形成するに当たっては、上述した第1のターゲットマークa1〜d1及びピッチマークe1を画像処理して得られた情報に基づいて、印刷位置決めを行なうことができる。
【0043】
また、第2のセラミック塗料層52を非常に薄く形成することにより、第2のセラミック塗料層52を透かして、第2のターゲットマークa2,b2,c2,d2及びピッチマークe2を確認することができる。このため、第2のターゲットマークa2,b2,c2,d2及びピッチマークe2を第2の電極群62を形成する際の印刷位置決めに利用することもできる。
【0044】
また、本実施例においては、第2の電極群62の印刷と同時に、第3のターゲットマークa3,b3,c3,d3及びピッチマークe3を印刷している。この第3のターゲットマークa3,b3,c3,d3及びピッチマークe3は、後の積層工程等において、高精度で位置決めする際に利用することができる。
【0045】
<第3のセラミック塗料層の形成工程>
図13、図14は、図9に示した工程の後の工程を示す正面断面図である。図1、図13、図14に示すように、第3のセラミック塗料層53の形成に当たっては、上述した押し出し式塗布ヘッド10を用いて、第2のセラミック塗料層52、及び、第2の電極群62の上に、セラミック塗料17aを塗布し、セラミック塗料17aを乾燥機95に通して乾燥させ、厚みt3が、第1のセラミック塗料層51の厚みt1と第2のセラミック塗料層52の厚みt2との差(t2−t1)で与えられる第3のセラミック塗料層53を形成する。例えば、第3のセラミック塗料層53の厚みt3は、第1のセラミック塗料層51の厚みt1と等しい厚みにすることができる。
【0046】
<積層シート切断工程>
図15は、図13、図14に示した工程の後の工程を示す正面断面図である。図1、図15に示すように、積層シート70の切断に当たっては、第1のセラミック塗料層51を支持体19から剥離した後、ダイサ96を用いて、第1のセラミック塗料層51、第2のセラミック塗料層52及び第3のセラミック塗料層53を所定の寸法に切断する。
【0047】
図16は切断された積層シート70の平面図である。図16に示すように、第3のセラミック塗料層53を非常に薄く形成することにより、第3のセラミック塗料層53を透かして、第3のターゲットマークa3,b3,c3,d3及びピッチマークe3を確認することができる。このため、後の積層工程等において、高精度で位置決めする際に、第3のターゲットマークa3,b3,c3,d3及びピッチマークe3を利用することができる。
【0048】
<積層シートの積層工程>
図17は、図15に示した工程の後の工程を示す正面断面図である。図17に示すように、積層シート70の積層に当たっては、複数の積層シート70を順次に積層する。具体的には、一の積層シート70に含まれる第3のセラミック塗料層53が、他の積層シート70に含まれる第1のセラミック塗料層51と隣接するように、複数の積層シート70を順次に積層する。
【0049】
このとき、それぞれの積層シート70は、第3のターゲットマークa3,b3,c3,d3及びピッチマークe3を利用した画像処理により、高精度に位置決めされる。
【0050】
また、本実施例においては、最上層の積層シート70の上層、及び、最下層の積層シート70の下層に、保護層71を形成している。この保護層71は、積層シート70を保護する外装となる。
【0051】
<設定積層数を得た後の工程>
図18は、図17に示した工程の後の工程を示す正面断面図、図19は、図18に示した工程の後の工程を示す斜視図である。図18に示すように、積層された積層シート70、及び、保護層71は、熱プレスされる。そして、熱プレスされた積層シート70、及び、保護層71は、切断され、図19に示す積層チップが得られる。
【0052】
積層コンデンサの完成品は、この積層チップを所定の温度条件で脱バインダ処理し、焼成し、更に、端子電極を焼き付け形成することにより得られる。積層チップを脱バインダ処理し、焼成し、更に、端子電極を焼き付け形成する方法は、従来からよく知られている。
【0053】
上述したように、本実施例に係るセラミック電子部品の製造方法は、支持体19の上にセラミック塗料17aを塗布して、第1のセラミック塗料層51を形成し、第1のセラミック塗料層51の上に、第1の電極群61を形成し、第1のセラミック塗料層51、及び、第1の電極群61の上にセラミック塗料17aを塗布して、第2のセラミック塗料層52を形成する。この工程によれば、第2のセラミック塗料層52を構成するセラミック塗料が、その流動性により、第1の電極群61間に存在する間隔(凹部)を埋めるように塗布される。このため、第1の電極群61に対する第2のセラミック塗料層52の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。
【0054】
次に、第2のセラミック塗料層52の上に、第2の電極群62を形成し、第2のセラミック塗料層52、及び、第2の電極群62の上にセラミック塗料17aを塗布して、第3のセラミック塗料層53を形成している。この工程によれば、第3のセラミック塗料層53を構成するセラミック塗料が、その流動性により、第2の電極群62間に存在する間隔(凹部)を埋めるように塗布される。このため、第2の電極群62に対する第3のセラミック塗料層53の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。
【0055】
また、これにより、第1のセラミック塗料層51と第2のセラミック塗料層52との間に第1の電極群61が形成され、第2のセラミック塗料層52と第3のセラミック塗料層53との間に第2の電極群62が形成された積層シート70が、支持体19の上に形成されることとなる。
【0056】
この第1のセラミック塗料層51は、支持体19の上にセラミック塗料17aを塗布して形成されているので、支持体19を剥離すると、支持体19に対向していた面が平坦になる。
【0057】
また、第3のセラミック塗料層53は、表面に電極群が形成されておらず、第2のセラミック塗料層52、及び、第2の電極群62の上にセラミック塗料17aを塗布して形成されている。このため、公知の方法、例えば、押し出し式塗布法、ドクターブレード法等で、セラミック塗料17aを塗布することにより、表面を平坦にすることができる。
【0058】
このように、積層シート70は、表面が平坦であり、表面に凹凸が生じていない。このため、複数の積層シート70を順次に積層した場合、従来問題となっていたデラミネーション等の問題が生じにくくなる。
【0059】
また、複数の積層シート70の表面に凹凸が生じないので、積層シート70毎に、熱プレスを施す必要がない。このため、複数の積層シート70を順次に積層した後で、熱プレスを施せば足りる。このため、複数の積層シート70を積層する前、第1のセラミック塗料層51、第1の電極群61、第2のセラミック塗料層52、第2の電極群62、及び、第3のセラミック塗料層53には、熱プレスを施す必要がないので、熱プレスの回数が低減し、精度よく、短時間に、容易にセラミック電子部品を製造することが可能となる。
【0060】
また、積層シート70は、セラミック塗料層(第1〜第3のセラミック塗料層51〜53)単体でなく、複数のセラミック塗料層が順次に積層されて構成されているので、積層シート70全体として、厚みが厚くなる。このため、セラミック塗料層51〜53が薄くなった場合でも、ハンドリングが容易になり、支持体19からの剥離が容易になる。しかも、積層シート70全体としての厚みが厚くなり、強度が増すので、ハンドリングの際に、セラミック塗料層51〜53及び電極群61、62にかかる負担が低減し、ショート等の特性不良が低減する。
【0061】
また、第2のセラミック塗料層52は、厚みt2が、第1のセラミック塗料層51の厚みt1よりも厚く、第3のセラミック塗料層53は、厚みt3が、第1のセラミック塗料層51の厚みt1と第2のセラミック塗料層52の厚みt2との差(t2−t1)で与えられる。
【0062】
このため、第1のセラミック塗料層51の厚みt1と第3のセラミック塗料層53の厚みt3との和(t1+t3)が、第2のセラミック塗料層52の厚みt2と等しくなる。
【0063】
したがって、隣接する2枚の積層シート70では、一方の積層シート70に含まれる第3のセラミック塗料層53に、他方の積層シート70に含まれる第1のセラミック塗料層51が隣接するように(図17参照)、複数の積層シート70を順次に積層したとき、一方の積層シート70に含まれる第3のセラミック塗料層53の厚みt3と、他方の積層シート70に含まれる第1のセラミック塗料層51の厚みt1との和(t1+t3)が、第2のセラミック塗料層52の厚みt2と等しくなる。
【0064】
このため、第2のセラミック塗料層52を介して対向する第1の電極群61及び第2の電極群62の間に生じる塗料層厚みt2が、第3のセラミック塗料層53及び第1のセラミック塗料層51を介して対向する第1の電極群61及び第2の電極群62の間に生じる塗料層厚み(t1+t3)と等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。
【0065】
また、例えば、第1のセラミック塗料層51の厚みt1と、第3のセラミック塗料層53の厚みt3とが等しい場合には、隣接する2枚の積層シート70において、一方の積層シート70に含まれる第1のセラミック塗料層51が、他方の積層シート70に含まれる第1のセラミック塗料層51と隣接するように、又は、一方の積層シート70に含まれる第3のセラミック塗料層53が、他方の積層シート70に含まれる第3のセラミック塗料層53と隣接するように、複数の積層シート70を順次に積層することができる。このとき、両積層シート70に含まれる第1のセラミック塗料層51の厚みの和(t1+t1)、又は、両積層シート70に含まれる第3のセラミック塗料層53の厚みの和(t3+t3)が、第2のセラミック塗料層52の厚みt2と等しくなる。
【0066】
このため、第2のセラミック塗料層52を介して対向する第1の電極群61及び第2の電極群62の間に生じる塗料層厚みt2が、第1のセラミック塗料層51、又は、第3のセラミック塗料層53を介して対向する第1の電極群61及び第2の電極群62の間に生じる塗料層厚み(t1+t1、又は、t3+t3)と等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。
【0067】
図20は、比較例の製造方法を示す正面断面図、図21は図20の工程を経て製造された積層構造体を示す正面断面図である。この比較例の製造方法は、上述した特開平6−168840号公報に開示された製造方法と同様の製造方法である。
【0068】
比較例の製造方法は、まず、図20(a)に示すように、支持体19の上にセラミックグリーンシート510を形成し、セラミックグリーンシート510の上に電極群610を形成し、電極群610が形成されたセラミックグリーンシート510を切断する。次に、図20(b)、(c)に示すように、切断されたセラミックグリーンシート510を平坦な表面を持つ金型92、93にて熱プレスする。
【0069】
そして、図20(d)に示すように、熱プレスしたセラミックグリーンシート510を順次に積層し、積層構造体73を形成する。また、積層構造体73の上部及び下部には、必要に応じて、保護層71が形成される(図21参照)。この積層構造体は、熱プレス後、切断され、図19に示すような積層チップが形成される。
【0070】
比較例の製造方法においては、図20(b)、(c)に示すように、電極群610が形成されたセラミックグリーンシート510に熱プレスが施されているが、それにも拘わらず、セラミックグリーンシート510の表面には、僅かな凹凸が残っている。このため、図21に示すように、積層構造体73の下部層に生じた僅かな凹凸が、積層数に従って累積され、最上層においては、大きな凹凸が生じている。したがって、比較例の製造方法で製造された積層構造体73は、焼成時に、デラミネーションが発生することとなる。
【0071】
これに対し、上述した本実施例にかかるセラミック電子部品の製造方法では、図17に示すように、積層された積層シート70(積層構造体)に凹凸が生じないので、焼成時のデラミネーションが抑制される。
【0072】
図22は、本発明に係るセラミック電子部品の製造方法の別の実施例を示す正面断面図である。図において、図1〜図19に現れた構成と、同様の構成には、同一の参照符号を付し、重複説明を省略する。
【0073】
本実施例においては、第2のセラミック塗料層を形成し、第2のセラミック塗料層の上に、第2の電極群を形成する工程を、連続して、複数回繰り返す。具体的には、図22に示すように、図9に示した第2のセラミック塗料層52、及び、第2の電極群62の上に、更に、セラミック塗料17aを塗布して、別の第2のセラミック塗料層54を形成し、別の第2のセラミック塗料層54の上に、別の第2の電極群63が形成される。そして、別の第2のセラミック塗料層54、及び、別の第2の電極群63の上には、図13と同様に第3のセラミック塗料層53が形成される。
【0074】
図23は、図22に示す工程を経て製造された積層シートを示す正面断面図である。図23に示すように、本実施例において、積層シート70は、第1のセラミック塗料層51と第2のセラミック塗料層52との間に第1の電極群61が形成され、第2のセラミック塗料層52と別の第2のセラミック塗料層54との間に第2の電極群62が形成され、別の第2のセラミック塗料層54と第3のセラミック塗料層53との間に別の第2の電極群63が形成される。
【0075】
本実施例に係る製造方法によれば、図1〜図19に示した製造方法と同様に、第1の電極群61、第2の電極群62、及び、別の第2の電極群63の間隔がt2(=t1+t3)となるので、特性の安定したセラミック電子部品を製造することが可能となる。
【0076】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【0077】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
(A)焼成時に発生するデラミネーション等を低減することができる積層セラミック電子部品の製造方法を提供することができる。
(B)積層セラミック電子部品を容易に製造し得る製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るセラミック電子部品の製造方法の一実施例を示す工程図である。
【図2】図1に示したセラミック電子部品の製造方法を示すブロック線図である。
【図3】図2に示した第1のセラミック塗料層の形成ステップを示す正面断面図である。
【図4】図3に示した工程の後の工程を示す平面図である。
【図5】図4に示した工程の後の工程を示す正面断面図である。
【図6】第1の電極群を示す平面図である。
【図7】図6の部分拡大図である。
【図8】図5に示した工程の後の工程を示す正面断面図である。
【図9】図8に示した工程の後の工程を示す正面図である。
【図10】第2の電極群を示す平面図である。
【図11】図10の正面部分断面図である。
【図12】図10の部分拡大図である。
【図13】図9に示した工程の後の工程を示す正面断面図である。
【図14】図9に示した工程の後の工程を示す別の正面断面図である。
【図15】図13、図14に示した工程の後の工程を示す正面断面図である。
【図16】積層シートの平面図である。
【図17】図15に示した工程の後の工程を示す正面断面図である。
【図18】図17に示した工程の後の工程を示す正面断面図である。
【図19】図18に示した工程の後の工程を示す斜視図である。
【図20】比較例の製造方法を示す正面断面図である。
【図21】図20の工程を経て製造された積層構造体を示す正面断面図である。
【図22】本発明に係るセラミック電子部品の製造方法の別の実施例を示す正面断面図である。
【図23】図22に示す工程を経て製造された積層シートを示す正面断面図である。
【符号の説明】
1 基体部分
70 積層シート
51 第1のセラミック塗料層
52 第2のセラミック塗料層
53 第3のセラミック塗料層
61 第1の電極群
62 第2の電極群
63 第3の電極群[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer ceramic electronic component.
[0002]
[Prior art]
As a multilayer ceramic electronic component, for example, a multilayer ceramic capacitor is known. In multilayer ceramic capacitors, there is a strong demand for miniaturization and large capacity, and in order to meet this demand, the thickness of one dielectric layer is reduced and the number of stacked layers is increased. For example, in recent multilayer ceramic capacitors, the thickness of the dielectric layer is 2 to 10 μm or less, and the number of stacked layers has reached several hundreds.
[0003]
As a method of manufacturing a multilayer ceramic capacitor, for example, a ceramic paint is applied on a sheet-like flexible support, the ceramic paint is dried to form a ceramic green sheet, and an electrode group is formed on the ceramic green sheet. After the formation, the ceramic green sheets are cut into a predetermined size, and the cut ceramic green sheets are sequentially laminated to form a laminated structure. The laminated structure is cut into small pieces, fired, and the terminal electrodes are formed. 2. Description of the Related Art There is known a manufacturing method for obtaining a finished multilayer ceramic capacitor by mounting the same.
[0004]
However, in this manufacturing method, unevenness occurs between a portion where the electrode is formed and a portion where the electrode is not formed on the ceramic green sheet. Gets worse. For this reason, in the subsequent firing step, there is a problem that delamination occurs in the uneven portions generated between the ceramic green sheets.
[0005]
As means for solving this problem, for example, JP-A-6-168840 discloses that a ceramic green sheet is formed on a sheet-like flexible support, an electrode group is formed on the ceramic green sheet, and an electrode group is formed. After hot pressing the formed ceramic green sheet with a mold having a flat surface, the ceramic green sheet is cut into a predetermined size, and the cut ceramic green sheets are sequentially laminated to form a laminated structure. A method of forming is disclosed.
[0006]
In this manufacturing method, since the surface of the ceramic green sheet on which the electrode group is formed is hot-pressed by a mold having a flat surface, the portion where the electrode is formed and the electrode are not formed on the ceramic green sheet. Irregularities occurring between the portions are reduced. For this reason, poor adhesion between the laminated ceramic green sheets is reduced, and delamination occurring during firing is reduced.
[0007]
However, the manufacturing method disclosed in Japanese Patent Application Laid-Open No. 6-168840 requires a hot press with a mold every time an electrode group is formed.
[0008]
Also, even when hot pressing is performed with a mold, it is extremely difficult to completely flatten the surface of the ceramic green sheet on which the electrode group is formed, Uneven irregularities will remain. The slight unevenness generated on the surface of the ceramic green sheet is accumulated as the ceramic green sheets are stacked, and large unevenness occurs in the uppermost ceramic green sheet.
[0009]
For this reason, even when the manufacturing method disclosed in JP-A-6-168840 is used, there is a problem that as the number of layers increases with the increase in the number of layers, the delamination that occurs during firing becomes significant. there were.
[0010]
[Patent Document 1]
JP-A-6-168840 (page 2-3, FIG. 1)
[0011]
[Problems to be solved by the invention]
An object of the present invention is to provide a method of manufacturing a multilayer ceramic electronic component that can reduce delamination occurring during firing.
Another object of the present invention is to provide a manufacturing method capable of easily manufacturing a multilayer ceramic electronic component.
[0012]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, in a method for manufacturing a ceramic electronic component according to the present invention, a first ceramic paint layer is formed on a support. Next, a first electrode group is formed on the first ceramic paint layer. Next, a ceramic paint is applied on the first ceramic paint layer and the first electrode group to form a second ceramic paint layer having a thickness larger than that of the first ceramic paint layer. Next, a second electrode group is formed on the second ceramic paint layer. Next, a ceramic paint is applied on the second ceramic paint layer and the second electrode group, and the thickness is determined by the difference between the thickness of the first ceramic paint layer and the thickness of the second ceramic paint layer. To form a third ceramic paint layer given by Next, the method includes a step of peeling the first ceramic paint layer from the support to form a laminated sheet, and sequentially laminating a plurality of laminated sheets.
[0013]
In the method for manufacturing a ceramic electronic component according to the present invention, a first ceramic paint layer is formed, a first electrode group is formed on the first ceramic paint layer, and further a first ceramic paint layer is formed. A ceramic paint is applied on the paint layer and the first electrode group to form a second ceramic paint layer. According to this step, the ceramic paint constituting the second ceramic paint layer is applied so as to fill the gap (recess) existing between the first electrode groups due to its fluidity. For this reason, the adhesion of the second ceramic paint layer to the first electrode group is improved, and the problem of delamination, which has been a problem in the past, is less likely to occur.
[0014]
Next, a second electrode group is formed on the second ceramic paint layer, and then a ceramic paint is applied on the second ceramic paint layer and the second electrode group to form a third electrode group. To form a ceramic paint layer. According to this step, the ceramic paint constituting the third ceramic paint layer is applied so as to fill the gap (recess) existing between the second electrode groups due to its fluidity. For this reason, the adhesion of the third ceramic paint layer to the second electrode group is improved, and problems such as delamination, which has been a problem in the past, are less likely to occur.
[0015]
Further, the first ceramic paint layer is formed, for example, by applying a ceramic paint on the support, so that when peeled from the support, the surface facing the support becomes flat.
[0016]
The third ceramic paint layer is formed by applying a ceramic paint on the second ceramic paint layer and the second electrode group, and the electrode group is not formed on the surface. For example, the surface can be made flat by applying a ceramic paint by an extrusion coating method, a doctor blade method, or the like.
[0017]
Thus, the laminated sheet has a flat surface and no irregularities on the surface. Therefore, when a plurality of laminated sheets are sequentially laminated, a problem such as delamination, which has been a problem in the past, is less likely to occur.
[0018]
Further, since there is no unevenness on the surface of the laminated sheet, it is not necessary to perform hot pressing for each laminated sheet. It is sufficient to apply a hot press after sequentially laminating a plurality of laminated sheets. For this reason, the number of times of hot pressing can be reduced, and a ceramic electronic component can be easily and accurately manufactured in a short time.
[0019]
In addition, since the laminated sheet is not composed of a single ceramic paint layer (first to third ceramic paint layers) but is formed by sequentially laminating a plurality of ceramic paint layers, the thickness of the laminated sheet as a whole increases. . For this reason, even when the ceramic paint layer becomes thin, handling becomes easy and peeling from the support becomes easy. In addition, the thickness of the entire laminated sheet is increased and the strength is increased, so that the burden on the ceramic paint layer and the electrode group during handling is reduced, and characteristic defects such as short circuits are reduced.
[0020]
The second ceramic paint layer has a thickness greater than that of the first ceramic paint layer, and the third ceramic paint layer has a thickness equal to the thickness of the first ceramic paint layer and the thickness of the second ceramic paint layer. It is given by the difference from the thickness. Therefore, the sum of the thickness of the first ceramic paint layer and the thickness of the third ceramic paint layer becomes substantially equal to the thickness of the second ceramic paint layer.
[0021]
Therefore, in two adjacent laminated sheets, a plurality of laminated sheets are arranged such that the third ceramic paint layer included in one laminated sheet is adjacent to the first ceramic paint layer included in the other laminated sheet. When sequentially laminated, the sum of the thickness of the third ceramic paint layer included in one laminated sheet and the thickness of the first ceramic paint layer included in the other laminated sheet is equal to the thickness of the second ceramic paint layer. It is almost equal to the thickness. For this reason, the thickness of the paint layer generated between the first electrode group and the second electrode group that face each other via the second ceramic paint layer is reduced via the third ceramic paint layer and the first ceramic paint layer. Since the thickness of the paint layer generated between the opposing first electrode group and the second electrode group is substantially equal, it is possible to manufacture a ceramic electronic component having stable characteristics.
[0022]
Also, for example, when the thickness of the first ceramic paint layer is substantially equal to the thickness of the third ceramic paint layer, the first ceramic sheet included in one of the adjacent two laminated sheets is included in one of the laminated sheets. The third ceramic paint layer included in the first laminated sheet is adjacent to the first ceramic paint layer included in the other laminated sheet, or the third ceramic paint layer included in the first laminated sheet is included in the third laminated sheet. A plurality of laminated sheets can be sequentially laminated so as to be adjacent to the ceramic paint layer. At this time, the sum of the thicknesses of the first ceramic paint layers included in both the laminated sheets or the sum of the thicknesses of the third ceramic paint layers included in the both laminated sheets is substantially equal to the thickness of the second ceramic paint layer. Be equal.
[0023]
For this reason, the thickness of the paint layer generated between the first electrode group and the second electrode group that face each other via the second ceramic paint layer is such that the first ceramic paint layer or the third ceramic paint layer has a thickness different from that of the first ceramic paint layer. Since the thickness of the paint layer generated between the first electrode group and the second electrode group opposed to each other becomes substantially equal, it is possible to manufacture a ceramic electronic component having stable characteristics.
[0024]
Other features of the present invention and the operation and effect thereof will be described in more detail with reference to the accompanying drawings and embodiments.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a process diagram showing one embodiment of a method for manufacturing a ceramic electronic component according to the present invention, FIG. 2 is a block diagram showing a method for manufacturing the ceramic electronic component shown in FIG. 1, and FIG. FIG. 4 is a front sectional view showing a step of forming a first ceramic paint layer. In the manufacturing method according to the present embodiment, a multilayer ceramic capacitor is manufactured through the following steps.
[0026]
<Step of forming first ceramic paint layer>
In forming the first
[0027]
Then, as shown in FIGS. 1 and 3, the
[0028]
Specifically, BaTiO3 is used as the
[0029]
It is preferable that the
[0030]
The extrusion
[0031]
<Target mark forming process>
FIG. 4 is a plan view showing a step after the step shown in FIG. In the present embodiment, as shown in FIG. 4, first target marks a1, b1, c1, d1 for image processing and pitch marks are formed on the surface of the
[0032]
The first target marks a1 to d1 and the pitch mark e1 may be marks formed by screen printing, gravure printing, inkjet printing, or the like, or marks capable of image processing such as through holes. Either side may be used. The formation timing of the first target marks a1 to d1 and the pitch mark e1 can be performed simultaneously with, for example, the step of forming the first electrode group shown in FIG.
[0033]
<Step of forming first electrode group>
FIG. 5 is a front sectional view showing a step after the step shown in FIG. 4. In the present embodiment, as shown in FIGS. 1 and 5, a
[0034]
FIG. 6 is a plan view showing a
[0035]
In FIG. 7, the
[0036]
In forming the
[0037]
In the present embodiment, the second target marks a2, b2, c2, d2 and the pitch mark e2 are printed simultaneously with the printing of the
[0038]
<Step of forming second ceramic paint layer>
FIG. 8 is a front sectional view showing a step after the step shown in FIG. 5. As shown in FIGS. 1 and 8, in forming the second
[0039]
<Step of forming second electrode group>
FIG. 9 is a front view showing a step after the step shown in FIG. In the present embodiment, as shown in FIGS. 1 and 9, a
[0040]
10 is a plan view showing a
[0041]
In the present embodiment, the
[0042]
In forming the
[0043]
Further, by forming the second
[0044]
In the present embodiment, the third target marks a3, b3, c3, d3 and the pitch mark e3 are printed simultaneously with the printing of the
[0045]
<Step of forming third ceramic paint layer>
FIG. 13 and FIG. 14 are front cross-sectional views showing processes after the process shown in FIG. 9. As shown in FIGS. 1, 13, and 14, in forming the third
[0046]
<Laminated sheet cutting process>
FIG. 15 is a front sectional view showing a step after the step shown in FIGS. 13 and 14. As shown in FIGS. 1 and 15, when cutting the
[0047]
FIG. 16 is a plan view of the cut laminated
[0048]
<Lamination process of laminated sheet>
FIG. 17 is a front sectional view showing a step after the step shown in FIG. 15. As shown in FIG. 17, when laminating the
[0049]
At this time, each of the
[0050]
In this embodiment, the
[0051]
<Process after obtaining the set number of layers>
FIG. 18 is a front sectional view showing a step after the step shown in FIG. 17, and FIG. 19 is a perspective view showing a step after the step shown in FIG. As shown in FIG. 18, the
[0052]
The finished product of the multilayer capacitor is obtained by subjecting the multilayer chip to a binder removal treatment under a predetermined temperature condition, firing, and forming a terminal electrode by baking. A method of removing the binder chip from the laminated chip, firing the laminated chip, and further baking the terminal electrode is well known.
[0053]
As described above, in the method for manufacturing a ceramic electronic component according to the present embodiment, the first
[0054]
Next, a
[0055]
Thus, the
[0056]
Since the first
[0057]
The third
[0058]
Thus, the
[0059]
Further, since there is no unevenness on the surface of the plurality of
[0060]
Further, the
[0061]
The thickness t2 of the second
[0062]
Therefore, the sum (t1 + t3) of the thickness t1 of the first
[0063]
Therefore, in two adjacent
[0064]
For this reason, the paint layer thickness t2 generated between the
[0065]
For example, when the thickness t1 of the first
[0066]
For this reason, the paint layer thickness t2 generated between the
[0067]
FIG. 20 is a front cross-sectional view showing a manufacturing method of a comparative example, and FIG. 21 is a front cross-sectional view showing a laminated structure manufactured through the steps of FIG. The manufacturing method of this comparative example is the same as the manufacturing method disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 6-168840.
[0068]
In the manufacturing method of the comparative example, first, as shown in FIG. 20A, a ceramic
[0069]
Then, as shown in FIG. 20D, hot-pressed ceramic
[0070]
In the manufacturing method of the comparative example, as shown in FIGS. 20B and 20C, the ceramic
[0071]
On the other hand, in the above-described method for manufacturing a ceramic electronic component according to the present embodiment, as shown in FIG. 17, the laminated sheet 70 (the laminated structure) does not have irregularities, so that delamination during firing is reduced. Be suppressed.
[0072]
FIG. 22 is a front sectional view showing another embodiment of the method for manufacturing a ceramic electronic component according to the present invention. In the figure, the same components as those shown in FIGS. 1 to 19 are denoted by the same reference numerals, and redundant description will be omitted.
[0073]
In the present embodiment, the process of forming the second ceramic paint layer and forming the second electrode group on the second ceramic paint layer is continuously and repeatedly performed a plurality of times. Specifically, as shown in FIG. 22, the
[0074]
FIG. 23 is a front sectional view showing the laminated sheet manufactured through the process shown in FIG. As shown in FIG. 23, in the present embodiment, the
[0075]
According to the manufacturing method according to the present embodiment, similarly to the manufacturing method illustrated in FIGS. 1 to 19, the
[0076]
As described above, the content of the present invention has been specifically described with reference to the preferred embodiments. However, it is obvious that those skilled in the art can adopt various modifications based on the basic technical idea and teaching of the present invention. It is.
[0077]
【The invention's effect】
As described above, according to the present invention, the following effects can be obtained.
(A) It is possible to provide a method for manufacturing a multilayer ceramic electronic component that can reduce delamination and the like generated during firing.
(B) It is possible to provide a manufacturing method capable of easily manufacturing a multilayer ceramic electronic component.
[Brief description of the drawings]
FIG. 1 is a process chart showing one embodiment of a method for manufacturing a ceramic electronic component according to the present invention.
FIG. 2 is a block diagram showing a method for manufacturing the ceramic electronic component shown in FIG.
3 is a front sectional view showing a step of forming a first ceramic paint layer shown in FIG. 2;
FIG. 4 is a plan view showing a step after the step shown in FIG. 3.
FIG. 5 is a front sectional view showing a step after the step shown in FIG. 4;
FIG. 6 is a plan view showing a first electrode group.
FIG. 7 is a partially enlarged view of FIG. 6;
FIG. 8 is a front sectional view showing a step after the step shown in FIG. 5;
FIG. 9 is a front view showing a step after the step shown in FIG. 8.
FIG. 10 is a plan view showing a second electrode group.
FIG. 11 is a partial front sectional view of FIG. 10;
FIG. 12 is a partially enlarged view of FIG. 10;
FIG. 13 is a front sectional view showing a step after the step shown in FIG. 9;
FIG. 14 is another front sectional view showing a step after the step shown in FIG. 9;
FIG. 15 is a front sectional view showing a step after the step shown in FIGS. 13 and 14;
FIG. 16 is a plan view of a laminated sheet.
FIG. 17 is a front sectional view showing a step after the step shown in FIG. 15;
FIG. 18 is a front sectional view showing a step after the step shown in FIG. 17;
FIG. 19 is a perspective view showing a step after the step shown in FIG. 18.
FIG. 20 is a front sectional view illustrating a manufacturing method of a comparative example.
FIG. 21 is a front sectional view showing a laminated structure manufactured through the steps of FIG. 20;
FIG. 22 is a front sectional view showing another embodiment of the method for manufacturing a ceramic electronic component according to the present invention.
FIG. 23 is a front sectional view showing a laminated sheet manufactured through the process shown in FIG. 22.
[Explanation of symbols]
1 Base part
70 laminated sheet
51 first ceramic paint layer
52 Second Ceramic Paint Layer
53 Third Ceramic Paint Layer
61 First electrode group
62 Second electrode group
63 Third electrode group
Claims (6)
支持体の上に第1のセラミック塗料層を形成し、
前記第1のセラミック塗料層の上に、第1の電極群を形成し、
前記第1のセラミック塗料層、及び、前記第1の電極群の上にセラミック塗料を塗布して、厚みが、前記第1のセラミック塗料層よりも厚い第2のセラミック塗料層を形成し、
前記第2のセラミック塗料層の上に、第2の電極群を形成し、
前記第2のセラミック塗料層、及び、前記第2の電極群の上にセラミック塗料を塗布して、厚みが、前記第1のセラミック塗料層の厚みと前記第2のセラミック塗料層の厚みとの差で与えられる第3のセラミック塗料層を形成し、
前記第1のセラミック塗料層を前記支持体から剥離して、積層シートとし、
複数の前記積層シートを順次に積層する
ステップを含むセラミック電子部品の製造方法。A method for manufacturing a ceramic electronic component,
Forming a first ceramic paint layer on the support,
Forming a first electrode group on the first ceramic paint layer;
Applying a ceramic paint on the first ceramic paint layer and the first electrode group to form a second ceramic paint layer thicker than the first ceramic paint layer;
Forming a second electrode group on the second ceramic paint layer;
A ceramic paint is applied on the second ceramic paint layer and the second electrode group, and the thickness of the second ceramic paint layer is equal to the thickness of the first ceramic paint layer and the thickness of the second ceramic paint layer. Forming a third ceramic paint layer given by the difference;
The first ceramic paint layer is peeled from the support to form a laminated sheet,
A method for manufacturing a ceramic electronic component, comprising a step of sequentially laminating a plurality of the laminated sheets.
ステップを含むセラミック電子部品の製造方法。The method for manufacturing a ceramic electronic component according to claim 1, further comprising a step of forming the thickness of the first ceramic paint layer to be equal to the thickness of the third ceramic paint layer. Manufacturing method.
一の前記積層シートに含まれる前記第3のセラミック塗料層が、他の前記積層シートに含まれる前記第1のセラミック塗料層と隣接するように、複数の前記積層シートを順次に積層するステップを含むセラミック電子部品の製造方法。It is a manufacturing method of the ceramic electronic component as described in Claim 1 or 2, Comprising:
Sequentially laminating a plurality of the laminated sheets so that the third ceramic paint layer included in one laminated sheet is adjacent to the first ceramic paint layer included in another laminated sheet. Manufacturing method for ceramic electronic components including:
前記第1のセラミック塗料層を前記支持体から剥離して、前記積層シートとした後、複数の前記積層シートを順次に積層する前、前記積層シートを切断するステップを含むセラミック電子部品の製造方法。It is a manufacturing method of the ceramic electronic component as described in any one of Claims 1 thru | or 3, Comprising:
A method of manufacturing a ceramic electronic component, comprising: after the first ceramic paint layer is peeled off from the support to form the laminated sheet, before sequentially laminating a plurality of the laminated sheets, cutting the laminated sheet. .
前記第2のセラミック塗料層を形成し、前記第2のセラミック塗料層の上に、前記第2の電極群を形成する工程を、連続して、複数回繰り返す
ステップを含むセラミック電子部品の製造方法。A method for manufacturing a ceramic electronic component according to any one of claims 1 to 5,
Forming a second ceramic coating layer and forming the second electrode group on the second ceramic coating layer continuously and repeatedly a plurality of times; .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002266483A JP3827081B2 (en) | 2002-09-12 | 2002-09-12 | Manufacturing method of ceramic electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002266483A JP3827081B2 (en) | 2002-09-12 | 2002-09-12 | Manufacturing method of ceramic electronic components |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006043176A Division JP4046194B2 (en) | 2006-02-20 | 2006-02-20 | Manufacturing method of ceramic electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004103983A true JP2004103983A (en) | 2004-04-02 |
JP3827081B2 JP3827081B2 (en) | 2006-09-27 |
Family
ID=32265291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002266483A Expired - Lifetime JP3827081B2 (en) | 2002-09-12 | 2002-09-12 | Manufacturing method of ceramic electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3827081B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234829A (en) * | 2006-02-28 | 2007-09-13 | Tdk Corp | Method for manufacturing laminated ceramic electronic component |
US7653973B2 (en) | 2004-06-28 | 2010-02-02 | Tdk Corporation | Production method of multilayer electronic device |
KR101038962B1 (en) | 2009-09-02 | 2011-06-03 | 주식회사 지오 | Method for integrally forming a sheet layer composed of dissimilar materials in the manufacture of chip inductors |
-
2002
- 2002-09-12 JP JP2002266483A patent/JP3827081B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7653973B2 (en) | 2004-06-28 | 2010-02-02 | Tdk Corporation | Production method of multilayer electronic device |
JP2007234829A (en) * | 2006-02-28 | 2007-09-13 | Tdk Corp | Method for manufacturing laminated ceramic electronic component |
KR101038962B1 (en) | 2009-09-02 | 2011-06-03 | 주식회사 지오 | Method for integrally forming a sheet layer composed of dissimilar materials in the manufacture of chip inductors |
Also Published As
Publication number | Publication date |
---|---|
JP3827081B2 (en) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3758442B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JP2012142451A (en) | Photogravure device and method of manufacturing multilayer ceramic electronic component using same | |
JP4055910B2 (en) | Manufacturing method of ceramic electronic component | |
JP3827081B2 (en) | Manufacturing method of ceramic electronic components | |
JP2003209025A (en) | Method for manufacturing stacked ceramic electronic component | |
JP3902106B2 (en) | Manufacturing method of ceramic electronic component | |
JP2014003145A (en) | Method and device for manufacturing electronic component | |
JP4046194B2 (en) | Manufacturing method of ceramic electronic component | |
JP2001085271A (en) | Manufacture of multilayer ceramic electronic component | |
JPS62171107A (en) | Manufacture of porcelain capacitor | |
JP3885962B2 (en) | Manufacturing method of ceramic electronic component | |
JP2003217968A (en) | Manufacturing method for stacked electronic component | |
JP2002141245A (en) | Method and apparatus for manufacturing ceramic electronic component | |
JPH0714745A (en) | Production of multilayer ceramic electronic component | |
JP3988875B2 (en) | Ceramic electronic component manufacturing method and ceramic electronic component manufacturing apparatus | |
JPH088200B2 (en) | Method for manufacturing ceramic electronic component | |
JP2004146684A (en) | Method for manufacturing ceramic electronic part | |
JPH0828138B2 (en) | Method for manufacturing ceramic laminate | |
JP2005051073A (en) | Method of manufacturing ceramic electronic component | |
JP4713133B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP4614043B2 (en) | Manufacturing method of ceramic electronic component | |
JP3166694B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP3882607B2 (en) | Manufacturing method of laminated electronic component | |
JPH11186093A (en) | Manufacture of stacked ceramic electronic component | |
JP2984941B2 (en) | Method of manufacturing grace substrate for thermal head |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3827081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |