JP2004096472A - パルス変調受信装置 - Google Patents
パルス変調受信装置 Download PDFInfo
- Publication number
- JP2004096472A JP2004096472A JP2002255647A JP2002255647A JP2004096472A JP 2004096472 A JP2004096472 A JP 2004096472A JP 2002255647 A JP2002255647 A JP 2002255647A JP 2002255647 A JP2002255647 A JP 2002255647A JP 2004096472 A JP2004096472 A JP 2004096472A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- rake finger
- rake
- search
- ttl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】パルス変調と直接拡散スペクトル拡散を併用しパスダイバーシティを行うRAKE受信機を備え、高速で高効率な受信パルス信号位置および拡散PN系列位相の検出を、比較的小規模な回路構成で効率的に行う。
【解決手段】サーチに必要なパルス発生器およびPN発生器はRAKEフィンガー221〜223のものを流用し、パルスの重畳が可能なパルスおよびPN系列を生成するレプリカ発生器409を用いて複数パルス位置を同時に検出できるようにし、RAKEフィンガーに割り当てる複数のパルス位置候補が検出された場合、RAKE受信機の複数のトラッキングループ(TTL)208を用いて同期獲得を行う。RAKE受信動作時にサーチが必要な場合は最小復調電力のRAKEフィンガーを停止してそのパルス発生器およびPN発生器をサーチ用に割り当てる。
【選択図】 図2
【解決手段】サーチに必要なパルス発生器およびPN発生器はRAKEフィンガー221〜223のものを流用し、パルスの重畳が可能なパルスおよびPN系列を生成するレプリカ発生器409を用いて複数パルス位置を同時に検出できるようにし、RAKEフィンガーに割り当てる複数のパルス位置候補が検出された場合、RAKE受信機の複数のトラッキングループ(TTL)208を用いて同期獲得を行う。RAKE受信動作時にサーチが必要な場合は最小復調電力のRAKEフィンガーを停止してそのパルス発生器およびPN発生器をサーチ用に割り当てる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、マルチパス伝搬環境でパルス変調と直接拡散スペクトル拡散(DS−SS)を併用しパスダイバーシティを行うRAKE(レイク)受信機を備えたパルス変調受信装置に関する。
【0002】
【従来の技術】
パルス変調はベースバンドでパルスに情報を乗せて伝送する方式であり、搬送波を用いない分簡易な回路構成で通信が行える。また、近年、データレート100Mbps以上の無線伝送を行う通信方式として、超広帯域(Ultra Wideband)を用いてパルス変調と直接拡散スペクトル変調を併用した無線伝送方式が注目されている。
【0003】
【発明が解決しようとする課題】
データレート100Mbps以上の無線伝送を行う場合、数GHz程度の帯域を必要とし、パルスのピーク幅は100pico−sec程度と狭くなる。特に、移動通信に採用する場合はマルチパスやフェージングのような移動通信伝搬路に関する問題への対策が必要になる。すなわち、マルチパス伝搬環境でパルス変調と直接拡散スペクトル拡散(DS−SS)を併用しパスダイバーシティを行うRAKE受信機を備えた広帯域信号受信機の初期同期では、受信信号のパルス位置およびPN(Pseudonoise:擬似雑音符号)位相の検出が必要である。RAKE受信とは、電波の反射などによって受信時に位相差、時間差がついた信号成分を別々に取り出し、位相・時間を揃えて合成する受信方法をいう。受信信号のパルス位置およびPN位相の検出は一般的にサーチャとよばれる検出器で行われ、1相関器でスライディング相関を行うサーチ方法、高速化のため複数相関器でスライディング相関を行う方法、マッチドフィルタを用いる方法があるが、高速で高効率な受信パルス信号位置および拡散PN系列位相の検出を、比較的小規模な回路構成で効率的に行えることが望ましい。
【0004】
そこで、本発明は上述の実情に鑑み、パルス変調と直接拡散スペクトル拡散を併用しパスダイバーシティを行うRAKE(レイク)受信機を備えたパルス変調受信装置を比較的小規模な回路構成で実現することを目的とする。
【0005】
本発明による他の目的は、高速で高効率な受信パルス信号位置および拡散PN系列位相の検出を行えるパルス変調受信装置を提供することにある。
【0006】
【課題を解決するための手段】
本発明によるパルス変調受信装置は、送信データをスクランブラによってランダム化して送信シンボルを生成するとともに、パルス発生器で発生するパルスのパルス変調をPN系列の位相に従って行い、該パルス変調信号を用いて送信シンボルの拡散変調を行った信号をパルス変調送信装置から受信し、この受信信号の検出と同期獲得を行うパルス変調受信装置である。この装置は、受信パルス信号の逆拡散復調をそれぞれ行う複数のRAKEフィンガーと、各RAKEフィンガーから出力された複数の復調シンボルをパスダイバーシティによって合成しデスクランブルする合成部と、各RAKEフィンガーから出力されるトラッキング誤差情報を合成してRAKE受信に最適な周波数のクロックを発生する発振器と、非同期状態において受信パルス信号の正しいパルス位置およびPN位相をサーチするサーチャとを備える。前記各RAKEフィンガーは、前記サーチャから割り当てられたパス情報に従ってPN発生器およびパルス発生器で発生するパルス変調信号をリファレンスパルスとして受信パルス信号と乗算を行い、その信号をPNチップ単位に1シンボル周期分積分ダンプした復調シンボルを出力するデータ復調部と、復調データの電力測定および測定された電力値が閾値以上となった場合に引き込み完了の判定を行うロック検出部と、各パスの位相のトラッキングを行うTTL(Time tracking loop)とを有する。前記サーチャは、パルス発生区間でアクティブとなるゲート信号の生成およびゲート信号の重畳の制御を行うウインドウ制御部と、前記ゲート信号がアクティブであるとき、前記RAKEフィンガーのPN発生器およびパルス発生器をサーチ用に切り替え、受信パルス信号位置検出を行うためのリファレンスパルスを発生する手段と、受信パルス信号位置検出に必要なすべてのパルス位置およびPN位相についてリファレンスパルスをシフトさせる手段と、受信信号と前記リファレンスパルスとの乗算を行って逆拡散を行う手段と、この逆拡散チップを1シンボル周期に亘って積分して2乗する手段と、この2乗された信号を所定の回数だけ加算した相関検出値を生成する手段と、受信パルス信号位置検出に必要なすべてのパルス位置およびPN位相について求められた相関検出値を記憶する手段と、これらの記憶されたすべてのパルス位置およびPN位相における相関検出値を大きい順に前記RAKEフィンガーの個数分だけ選択する手段とを有する。これらの選択されたそれぞれのパルス位置およびPN位相を各RAKEフィンガーの受信パルス信号位置として各RAKEフィンガーの前記TTLに出力して再度サーチを開始し、前記TTLが引き込みを開始すると前記RAKEフィンガーの復調部とロック検出部が動作を開始して、前記ロック検出部がRAKEフィンガー毎のシンボル復調と復調電力の測定を行い、同期獲得に成功した場合は前記サーチャによるサーチを終了し、同期獲得に成功しなかった場合は前記サーチャにより求められた受信パルス信号位置を再度前記TTLに出力して引き込みを行う。この構成により、パルス発生器およびPN発生器としてRAKEフィンガーのものを流用することにより、サーチ専用のパルス発生器およびPN発生器を必要としないので回路規模削減を図ることができる。また、重畳されたパルス位置の相関検出値が受信パルス信号の候補となった場合、重畳されたパルス位置を分解し、複数のRAKEフィンガーで並列にループ引き込みを行うことにより、再度サーチを行わなくても、効率的なパルス位置サーチと同期獲得を行える。
【0007】
前記発振器で発生されるクロックの周波数の制御としては、前記TTLがループ引き込みを開始した場合、同期を獲得したRAKEフィンガーがない場合は前記発振器をその中心周波数で自走させ、サーチ後に最も相関検出値が大きいパルス位置およびPN位相が割り当てられたRAKEフィンガーのTTL誤差情報に基づいて前記発振器を制御し、当該RAKEフィンガーが同期を獲得した場合は前記TTL誤差情報に基づき継続して前記発振器を制御し、同期の獲得に失敗した場合、ループ引き込みを行っているRAKEフィンガーが存在すれば、その中から最も相関検出値が大きいパルス位置およびPN位相が割り当てられてループ引き込みを行っているフィンガーのTTL誤差情報に切り替えて前記発振器を制御し、ループ引き込みを行っているRAKEフィンガーが存在しなければ前記発振器で発生するクロック周波数を制御範囲の中心周波数に戻した後、ループ引き込みを開始したRAKEフィンガーが現れるとそのTTL誤差情報に基づいて前記発振器を制御し、1つでも同期を獲得したRAKEフィンガーが存在すれば、それ以降は同期を獲得したRAKEフィンガーからのTTL誤差情報に基づいて発振器を制御し、同期獲得の後に同期が外れた場合はそのフィンガーのTTL誤差情報を前記発振器の制御に用いないようにする。この構成によれば、同期を獲得したRAKEフィンガーのTTL誤差情報を用いてクロックを制御できるので、RAKE受信に利用されるクロックを効率的に供給できる。
【0008】
初期同期を行う際に、RAKEフィンガーの任意のパルス発生器およびPN発生器を用いて、チップ周期内でパルスが重ならないように可能なだけ多くの複数のパルスを重畳する手段と、この重畳されたパルスについてチップ周期内のサーチはパルス周期内でシフトすることにより相関検出値を求め、さらにチップ周期以上のサーチはPN位相をシフトすることにより相関検出値を求める処理をサーチに必要な全PN位相について行う手段と、RAKEフィンガーに割り当て可能な数だけ相関検出値の大きい順にPN位相を比較選択し、これらPN位相および重畳されたパルス位置をそれぞれRAKEフィンガーに割り当てる手段とを備えてもよく、この場合、各RAKEフィンガーは割り当てられたPN位相を固定にし、割り当てられたパルス位置を分解して順次TTLでループ引き込みを行い、RAKEフィンガー毎独立に同期の獲得を行う。この構成により、マルチパスチャンネルにおいて、チップ周期以上離れた複数受信パルス信号を検出してRAKEフィンガーに割り当てることができ、RAKEフィンガー毎にチップ内で重畳されたパルス位置を分解して順次引き込みを行って同期を獲得できるので、効率的なRAKE受信を行うことができる。
【0009】
RAKE受信中にサーチが必要となった場合、好ましくは、各RAKEフィンガーの復調電力から最も小さなRAKEフィンガーを比較選択してそのフィンガーの復調動作を停止させて、そのパルス発生器およびPN発生器をサーチャ用に切り替えて、所定のパルス位置およびPN位相についてサーチを行うことも可能である。これによって、サーチャでRAKE受信中に初期同期以外のサーチが必要になった場合もサーチ用のパルス発生器およびPN発生器を必要としない。
【0010】
より具体的には、前記TTLが引き込みを行っている間、前記サーチャがサーチを行ってサーチ結果が得られ、その相関検出値が前記TTLで引き込みを行っているRAKEフィンガーに割り当てられたパルス位置およびPN位相の相関検出値より大きく、かつ、同期獲得あるいは引き込み中のRAKEフィンガーに割り当てたPN位相でないとき、同期を獲得していないRAKEフィンガーの中で最も速いタイミングで引き込みを行えるRAKEフィンガーに対して、次の引き込みを行うパルス位置およびPN位相が決まっていたとしても、当該相関検出値の大きな値を持つパルス位置およびPN位相について引き込みを行う。
【0011】
また、サーチによって相関検出値の大きな値が得られた場合、即座に同期を獲得していないRAKEフィンガーのTTLにその大きな相関検出値をもつパルス位置およびPN位相を割り当てて引き込みを行わせることにより、サーチの高速化を図ることができる。
【0012】
前記サーチャは、初期同期終了の後、RAKEフィンガーのロックが外れた場合、あるいはRAKEフィンガーに割り当てた以外のパスについてサーチを行う場合、前者はロックが外れたRAKEフィンガーを用い、後者は各RAKEフィンガーの前記ロック検出部で測定した信号電力について前記ウインドウ制御部で比較し、最も小さい電力をもつRAKEフィンガーを強制的に未使用状態とすることにより、それらのパルス発生器およびPN発生器を用いてサーチ用のパルスを発生させ、再度、前記サーチを行う。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0014】
<パルス変調受信装置の概略構成>
本発明のパルス変調送受信装置の一例の概略構成について図1および図2を参照しながら説明する。本実施の形態では、図3(a)に示したようなパルス波形と、図3(b)に示したような自己相関を持つモノサイクリックパルスを用いる。
【0015】
パルス変調送信装置は図1に示すように、スクランブラ(Scrambler)101、PN発生器(PN code generator)102、パルス発生器(Pulse generator)103、乗算器104、送信RF部105、および送信アンテナ106で構成される。このパルス変調送信装置は、送信データをスクランブラ101によってランダム化して送信シンボルを生成するとともに、PN発生器102で発生したPN系列の値によって、チップ周期にパルス発生器103で発生する図3(a)に示すようなモノサイクリック型パルスの極性を反転させた信号を用いて、送信シンボルのパルスによる直接拡散変調を行い、送信RF部105で適正値にまで信号増幅を行い、送信アンテナ106から送信する。なお、スクランブラ101は、送信されるパルス波形が両極性の一方のデータに偏らないようにする機能を有する。
【0016】
これに対してパルス変調受信装置は、図2に示すように、受信アンテナ201、受信RF部202、それぞれ逆拡散復調回路を構成する3つのRAKEフィンガー(Finger 1,2,3)221,222,223、コンバイナ(Combiner:合成器)210、デスクランブラ(De−scrambler)211、電圧制御発振器(VCO)212、サーチャ(Searcher)213で構成される。RAKEフィンガー221,222,223は、各々、パルス発生器(Pulse generator)203、PN発生器(PN code generator)204、乗算器205、積分ダンプ部(Integrate & dump)206、ロック検出部(Lock detector)207、およびタイムトラッキングループ(TTL:Time tracking loop)208で構成されている。
【0017】
この受信装置は、受信信号を受信アンテナ201で受信し、受信RF部202で適正な形に整形する。各RAKEフィンガーは、後述のサーチャ213で割り当てられたパス(Path)のパルス位置およびPN位相を含む検出情報に従って、PN発生器204で発生したPN系列とパルス発生器203によって生成したリファレンスパルスと受信信号を乗算器205で乗算して逆拡散信号を出力する。さらにこの逆拡散信号を積分ダンプ部206で1シンボル周期分積分ダンプした復調シンボルを出力する。各RAKEフィンガーの復調シンボルはコンバイナ210でパスダイバーシティによる合成を行い、デスクランブラ211でデスクランブルすることによってデータ復調を行う。また、電源投入時等の受信信号位置サーチを行うサーチャ213によってRAKEフィンガーに割り当て可能なパスのパルス位置およびPN位相のサーチを行う。各RAKEフィンガーはサーチャ213で割り当てられたパスの同期を取るために、受信信号のパルス位置とリファレンスパルスとの位相差を基に各パスの位相のトラッキングを行うTTL208による同期捕捉と同期追尾を行い、各RAKEフィンガーの位相誤差から最適なクロック周波数を決定してVCO212を制御することによって受信機全体の同期捕捉と追尾を行う。ロック検出部207は、復調データの電力測定を行うとともに、測定された電力値が予め設定した時間内に閾値以上となった場合に引き込み完了と判定する。ロック検出部207が引き込み完了と判定すると、後述のウインドウ制御部412に対してロック検出信号が出力される。これに応じてサーチャは初期同期が終了したと判断して相関検出等の初期同期に関するサーチを停止する。
【0018】
VCO212で発生されるクロックの周波数の制御は概略次のとおりである。TTL208がループ引き込みを開始した際、同期を獲得したRAKEフィンガーがない場合はVCO212をその中心周波数で自走させ、サーチ後に最も相関検出値が大きいパルス位置およびPN位相が割り当てられたRAKEフィンガーのTTL誤差情報に基づいてVCO212を制御する。当該RAKEフィンガーが同期を獲得した場合は前記TTL誤差情報に基づき継続してVCO212を制御する。同期の獲得に失敗した場合、ループ引き込みを行っているRAKEフィンガーが存在すれば、その中から最も相関検出値が大きいパルス位置およびPN位相が割り当てられてループ引き込みを行っているフィンガーのTTL誤差情報に切り替えてVCO212を制御する。ループ引き込みを行っているRAKEフィンガーが存在しなければ、VCO212で発生するクロック周波数を制御範囲の中心周波数に戻した後、ループ引き込みを開始したRAKEフィンガーが現れるとそのTTL誤差情報に基づいてVCO212を制御する。1つでも同期を獲得したRAKEフィンガーが存在すれば、それ以降のRAKEフィンガーのTTL誤差情報は同期を獲得した後のRAKEフィンガーからのTTL誤差情報に基づいてVCO212を制御する。同期獲得の後に同期が外れた場合はそのフィンガーのTTL誤差情報をVCO212の制御に用いないようにする。
【0019】
このようなVCO212の制御は次のような背景に基づいて行われる。すなわち、TTL→VCO→PN発生器→パルス発生器→TTLのループがトラッキング用の帰還ループを構成しているので、電源投入後などすべてのRAKEフィンガーが非同期の場合、VCOは自走状態で中心周波数付近で動作している。この場合、受信信号との同期は取れていないので、受信信号のパルスと受信機で発生したパルスのタイミングは偶然一致したとしても次第にずれていく。RAKE受信機では複数のフィンガーを備えているので、その一つのTTLがロックしたならば他のフィンガーがロックしなくても当該フィンガーのTTLから出力される誤差情報をクロックの基準とすることにより(一般的にロックした信号は最も強いパスである)、VCO自走のクロックを用いるより他のフィンガーも同期を獲得しやすくなる。
【0020】
<サーチャの概略構成>
本発明のパルス変調受信装置に係るサーチャ213の一例の概略構成について図4を参照しながら説明する。
【0021】
図4においてサーチャ213は、乗算器(Multiplier)401、相関器(Correlator)402、2乗演算部403、パルス位置推定部(Pulse position estimator)404、加算部(adder)405、レジスタ(register)406、比較器(Comparator)407、セレクタ(Selector)408、レプリカ発生器(Replica generator)409、進み/遅れ制御部(advance/retard)410、パルス重畳部(super−imposition)411、ウインドウ制御部(Window controller)412で構成されている。
【0022】
このサーチャ213は、電源投入時のような非同期状態において、3つのRAKEフィンガー221,222,223の各々において、PN発生器204とパルス発生器203で発生したパルスをレプリカ発生器409のパルス重畳部411で合成した任意のパルス位置のリファレンスパルスと受信信号との逆拡散を行い、相関器402でゲート信号に従って1シンボル周期に亘って積分してA/D変換した後、1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差をとって2乗演算部403で2乗し、ウインドウ制御部412で設定された加算回数分(n回)だけ加算器405でシンボル加算を行い、相関検出値としてレジスタ(記憶手段)406に記憶する、といったサーチを行う。全サーチは、ウインドウ制御の制御情報に従ってリファレンスパルス発生器のパルス位置を変えながら1シンボル周期内の複数のパルス位置に亘って相関検出値を計算し、それぞれレジスタに記憶する。このようなサーチをPN系列の全位相について行うことにより全サーチが完了する。
【0023】
全サーチ完了の後、得られたすべての相関検出値について比較し、相関検出値の大きな順にRAKEフィンガー数分のパルス位置を比較選択して求め、それらパルス位置およびPN位相を受信信号のパルス位置として各RAKEフィンガーに出力することにより初期同期が完了する。
【0024】
各RAKEフィンガーは、それぞれ割り当てられたパルス位置情報を基に、それぞれのTTL208で受信信号のパルス位置についてパルス位相の追尾を行って各RAKEフィンガーの復調タイミング、リファレンスパルス位置を決定する。さらに、それぞれのTTLから出力される位相誤差信号から最適なクロック周波数を決定してVCO212を制御し、VCO212で生成するクロック(基準クロック)に従って、コンバイナ210、スクランブラ211等、受信機全体のタイミングを制御する。
【0025】
サーチャ213は、初期同期終了の後、フェージング、雑音の影響、受信信号強度の低下等の要因によりRAKEフィンガーのロックが外れた場合、あるいはRAKEフィンガーに割り当てた以外のパスについてサーチを行う場合について、前者はロックが外れたRAKEフィンガーを用い、後者は各RAKEフィンガーのロック検出部207で測定した信号電力についてウインドウ制御部412で比較し、最も小さい電力をもつRAKEフィンガーを強制的に未使用状態とすることにより、それらのパルス発生器およびPN発生器を用いてサーチ用のパルスを発生させ、再度、前記サーチを行う。
【0026】
<従来の初期同期方法>
ここで、本発明の実施の形態の動作と比較するために、従来の初期同期方法について図3、図5を参照しながら説明する。本実施の形態におけるパルス変調は、図3(a)のパルス波形を直接拡散用のPNチップ”1”に割り当て、同じパルス位置でその反転パルスをPNチップ”0”に割り当てるbi−phase(2相)方式を用いている。
【0027】
本実施の形態に用いたパルス変調信号は図5のRXパルスに示すように、パルス周期の3倍がPNチップ周期、PNチップ周期の13倍がシンボル周期に相当する。但し、これはあくまで例示であり、本発明はこれらの周期関係に限定されるものではない。受信パルス変調信号に対する相関検出あるいは復調に用いるリファレンスパルスは、図5のcase(場合)1のように受信パルスと等しいパルス位置で発生させるとlag=0となり、図3(b)の自己相関値が最大値となる。この最大値はパルス周期分積分した後に得られる値である。さらにDS−SS拡散しているので、受信信号のPN系列とリファレンスパルスのPN系列の位相が一致すれば、PN周期分のパルスを積分すると13倍の処理利得が得られることになる。
【0028】
通常のサーチャではcase1のようにlowの区間でパルス生成を行うゲート信号(gate signal)1を用いてPNチップ周期にパルスを発生し、このゲート信号がlowとなる区間についてPN周期分積分を行う。これをチップ周期内の予め設定したパルス位置についてスライドさせてPN系列の全位相に亘って行うことにより全サーチが完了する。本実施の形態ではパルス位置はパルス周期の1/2毎にスライドさせるとし、図5のcase1では、3×2×13=78回パルス位置をスライドさせれば全サーチが完了する。
【0029】
その際、78個のパルス位置それぞれ1シンボル分のみの相関検出値では、比較選択を行っても雑音や信号減衰の影響で78個の中から正しいパルス位置を検出できるとは限らない。そのため回線状況に合わせ、1パルス位置について複数シンボル(nシンボル)に亘って相関検出値を加算することによりパルス位置検出確率の向上を図る必要がある。このように、1パルス位置についてnシンボル分の加算を行うとすると全サーチに要する時間は78×nシンボルとなる。よって、case1のサーチ用リファレンスパルスを用いた場合は全サーチに要する時間は78×nシンボル周期である。
【0030】
全サーチを行った後、レジスタ406に記憶したすべてのパルス位置およびPN位相における相関検出値の中から大きな順にRAKEフィンガー数分のパルス位置を比較選択して求め、それらパルス位置およびPN位相を受信信号のパルス位置として各RAKEフィンガーに出力する。各RAKEフィンガーのTTLがループ引き込みに成功し、各TTLの誤差信号から最適なクロック周波数を決定してVCOを制御することにより、初期同期が完了する。
【0031】
<実施の形態によるサーチ方法>
次に、本発明による実施の形態におけるパルス変調受信装置に係る初期同期方法について図5〜図9を参照しながら説明する。
【0032】
図5のcase2は、case1と同じタイミングのゲート信号1とこのゲート信号1からチップ周期分遅延させたゲート信号2を用い、ゲート信号1、2のタイミングで重畳されたパルスをサーチ用リファレンスパルス(searcher pulse)としてサーチを行う一例である。
【0033】
さらに図5のcase3は、ゲート信号1、2とゲート信号2からチップ周期分遅延させたゲート信号3とを用い、ゲート信号1〜3のタイミングで重畳されたパルスをサーチ用リファレンスパルスとしてサーチを行う一例である。このcase3は、チップ周期内でパルスが重ならないように可能なだけ多くの複数のパルスを重畳した例である。この場合のチップ周期内のサーチはリファレンスパルスをパルス周期内(例えば1/2パルス周期)でシフトすれば足りる。
【0034】
case2、3では、通常のサーチを行うcase1に比べてサーチ時間の高速化を図るには、前記レプリカ発生器409を用いるとともに、サーチャ213内の相関器402として図6〜図9に示すような相関器を用いる。
【0035】
レプリカ発生器409のパルス重畳部411はウインドウ制御部414で設定されるゲート信号のようなゲートタイミング情報に従い、フィンガー221,222,223と協働して、case1の場合はゲート信号1のlow区間でリファレンスパルスを発生し、case2の場合はゲート信号1と2のANDをとったlow区間で2つのパルスを重畳させたリファレンスパルスを発生し、case3の場合はゲート信号1〜3のANDをとったlow区間で3つのパルスを重畳させたリファレンスパルスを発生する。これらリファレンスパルスを用いてサーチを行った後、所定位置だけパルスを移動して次のサーチを行う。後述するように、この移動位置の個数は従来より少なくて済む。さらに、進み/遅れ制御部410によりPN系列の位相をずらし、このようなサーチをPN系列の全位相について行う。
【0036】
次に、サーチャ213の相関器402の具体例について説明する。
【0037】
図6はゲート信号1〜3それぞれのパルス位置について独立に相関をとる3並列相関器402aを示している。この3並列相関器402aは、同一構成の3つの検出器(Detector1〜3)600から構成される。各検出器600は、積分器(Integrator)601、A/D変換器(A/D)602、1シンボル遅延器603、加算器604から成る。3つの検出器600は、積分器601でそれぞれゲート信号1〜3のそれぞれのlowの区間で乗算器401の出力(逆拡散信号despread signal)の積分を行い、A/D変換器602で1シンボルレート毎にA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604でとる。この加算器による減算は、ゲート区間の積分値の変化量を求めるためのものである。このような構成により、ゲート区間毎に積分器601をリセットする必要がなくなるので、積分器を簡易なアナログ回路で実現できる。加算器604の出力は、図4で上述したように2乗演算部403でそれぞれ2乗した後、ウインドウ制御部414で設定された加算回数(n)分だけ加算器405でシンボル加算を行い、相関検出値としてレジスタ406に記憶する。なお、並列の検出器600の各々に対応して、後段の2乗演算部403および加算器405も複数出力に対して並列に処理が実行される。
【0038】
図7はゲート信号1と2とを重畳した重畳パルス位置、およびゲート信号3のパルス位置の2つのパルス位置について独立に相関をとる2並列相関器402bを示す。この2並列相関器402bは、2つの検出器701,702からなる。この各検出器は、図6に示した検出器600と同じ構成のものであるが、一方の検出器701はゲート信号1,2の論理積をとるAND回路705の出力をゲート信号として受け、複数パルス位置単位に相関検出値を求めることができる。本明細書において「複数パルス位置単位に相関検出値を求める」とは、複数のパルス位置全体として相関検出値が求まるが、主としてどのパルス位置がその相関検出値に寄与しているかまでは分からないことを意味している。他方の検出器702は、ゲート信号3のみを受け、単一のパルス位置についての相関検出値を求める。すなわち、検出器701,702は、ゲート信号1,2の重畳パルスのlowの区間およびゲート信号3のlowの区間でそれぞれ乗算器401の出力despread signalの積分を行い、1シンボルレート毎にA/D変換器602でA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604で求める。これら求められた信号は、図4に示したように、それぞれ2乗演算部403で2乗された後、ウインドウ制御部414で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタ406に記憶される。この場合にも、並列の検出器701,702の各々に対応して、後段の2乗演算部403および加算器405も複数出力に対して並列に処理が実行される。2並列相関器402bは、図6の3並列相関器402aに比べて、小規模でありながら、なお従来に比べて十分な高速性を実現可能である。
【0039】
図8はゲート信号1〜3の重畳パルス位置について相関をとるシリアル相関器402cを示す。このシリアル相関器402cは、単一の検出器800からなる。この検出器800は、図6に示した検出器600と同じであるが、積分器601には、ゲート信号1〜3のAND出力を生成するAND回路805の出力を受ける。検出器800は、そのlowの区間で積分器601により乗算器401の出力の積分を行い、1シンボルレート毎にA/D変換器602でA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604で求める。この出力は、それぞれ2乗した後、ウインドウ制御部414で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。したがって、この検出器600は、複数パルス位置単位に相関検出値を求めることができる。このシリアル相関器402cの具体的な動作については後述する。シリアル相関器402cは、図7の2並列相関器402bに比べても、さらに小規模であり、かつなお従来に比べて相当の高速性を実現可能である。
【0040】
図9はゲート信号1〜3の重畳パルス位置について、1つの積分器でタイミングの異なる3つのゲート信号の相関値を積算してそれぞれの相関検出値を並列に出力するシリアル相関器402dを示す。このシリアル相関器402dは、積分器901、A/D変換器902、遅延器904、加算器905、セレクタ906からなる検出器900で構成されている。この検出器はAND回路903によりゲート信号1〜3の重畳したlowの区間を生成し、この区間で乗算器401の出力の積分を行う。さらに、ゲート信号1〜3の立ち上がりでA/D変換を行うタイミング信号CKctlに従ってA/D変換器902でA/D変換した後、遅延器904に記憶された1サンプル前の積分値と現時刻の積分値との差分を加算器905で求め、ゲート信号1〜3のシンボル毎の積分値を順次セレクタ906に出力し、セレクタ906からゲート信号1〜3に対応する積分値をそれぞれ検出信号detect1〜3として出力する。これらの出力信号は、2乗演算部403でそれぞれ2乗された後、ウインドウ制御部で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。このシリアル相関器402dは、図8のシリアル相関器402cに比べて若干規模が増加するが、従来に比べて十分な高速性を実現可能である。
【0041】
<サーチとループ引き込み時間>
図10にパルス位置およびPN位相のサーチ例を説明するためのグラフを示す。このグラフは、パルス位置およびPN位相の組み合わせに対する相関検出値(加算器405の出力に対応)を示している。このグラフにおいて、受信信号の真のパルスが丸印○に位置するときのSNR(Signal to Noise Ratio)=6dBにおけるn=5の場合の相関検出値を示す。このように真の信号点以外のパルス位置、PN位相においても雑音の影響で相関検出値が大きな場合があり、SNR<6dBをターゲットとする場合はn>5としなければ、検出誤りが大きくなる。そのため全サーチに要する時間も390シンボル以上必要になる。
【0042】
図11に真のパルス位置より約1/4パルス周期ずれた場合のTTLのループ引き込み特性を示す。図から約50シンボルあれば引き込みに成功することが分かる。
【0043】
また、これらから、初期同期に要する時間はサーチャの全サーチに要する時間が主であり、従来のような全サーチの後にTTLによりループ引き込みを行う方法を改善すれば同期獲得に要する時間の削減が図れることが予想される。
【0044】
RAKE受信機の場合、フィンガー毎に同じ復調部および同期部を備えている。これらは、サーチャで割り当てられた各パスの復調とトラッキングを独立に行う必要があるが、回路規模削減にはブロックの共通化が有効である。本実施の形態では、前述したように、RAKEフィンガーのパルス発生器およびPN発生器をサーチャで利用することにより回路規模の削減を図っている。
【0045】
なお、ハンドオーバーや隣接セルサーチといった伝送路状況のサーチがRAKE受信中に必要となった場合、各RAKEフィンガーの復調電力から最も小さなRAKEフィンガーを比較選択してそのフィンガーの復調動作を停止させてパルス発生器およびPN発生器をサーチャ用に切り替えて、所定のパルス位置およびPN位相についてサーチを行うことができる。
【0046】
<実施の形態における初期同期方法>
先に、サーチャのサーチ時間とTTLの引き込み時間について説明した。ここでは、これらを利用した本発明のサーチャを用いた初期同期方法について説明する。
【0047】
本実施の形態の伝搬環境(マルチパス伝搬路の推定例)は図12に示す遅延プロファイルで与えられ、3つのRAKEフィンガーを備えたRAKE受信機でパスダイバーシティを行うものとする。すなわち、3つのRAKEフィンガーに割り当てられるパスはc(7)、c(15)、c(41)のパルス位置(1〜3)とPN位相(1〜13)である。これらはパルス位置およびPN位相がそれぞれ、1と2、3と5、2と13に相当する。
【0048】
図13は図6の3並列相関器402aを使用した場合の初期同期例を示す。図13(a)は送信シンボル、PN系列と受信信号のタイミングを示している。本例では拡散PN1チップ当たり3パルス周期、処理利得13、サーチ間隔は1/2パルス周期としているので、サーチするパルス位置は図14に示すように計6個ある。また、3並列相関器を用いてそれぞれ、図5のcase3のようにゲート信号1,2,3について独立にサーチを行って相関検出値c1(t),c2(t),c3(t)を求めるので、図14のように2つのパルス位置について時刻t=1,2でシフトすれば、チップ区間内のサーチができる。また、DS−SS用のPN系列は処理利得13なのでPN位相を13回シフトすればサーチできる。よって全サーチを行うには26回(=2×13)シフトし、それぞれ相関検出値を計算すればよい。
【0049】
送信時に割り当てられたパルス位置から、相関器402の出力である相関検出値は図13(b)のように表される。1パルス当たりの積分値はシンボル1の場合は図3(b)のlag≒0における自己相関値、シンボル0の場合はそれを−1倍した値であり、他のパルス位置の積分値はマルチパスや雑音等の不確定成分となる。これら積分値は2乗をとって符号成分を除去し、nシンボル分加算すると図13(c)のようにパルス位置当たりの相関検出値が得られる。このとき、c1(2)の正しい位置の相関検出値はPN周期積分すれば13倍の処理利得が得られるのでマルチパス成分は雑音とみなせる。
【0050】
図13に示した例では3並列相関器を用いているのでnシンボル受信する毎に3つのパルス位置の相関検出値が得られ、n×13×2周期後、すなわち時刻t= n×13×2+1毎(n=0,1,2,…)に全サーチが終了する。このとき得られた78個(=3×13×2)の相関検出値の中から3つのRAKEフィンガーに割り当てるため、3つの大きい値をもつパルス位置およびPN位相を検出する。図12からc(7),c(15),c(41)に相当する図13(c)のc1(3),c3(5),c2(14)が検出される。ここにc(x)は絶対的なパルス位置およびPN位相のインデックスを表し、cx(x)は計算時のインデックスを表している。3並列サーチの例では、次のような関係がある。
c(1)=c1(1)、c(2)=c2(1)、c(3)=c3(1)、c(4)=c1(2)、c(5)=c2(2)、c(6)=c3(2)、…、c(77)=c2(26)、c(78)=c3(26)
【0051】
これらの検出されたパルス位置およびPN位相を検出情報とし、それぞれRAKEフィンガー221,222,223に出力する。各RAKEフィンガーではパルス発生器およびPN発生器をそれぞれ適正値に合わせた後、TTLでループ引き込みを開始し、図11(b)のようにロック検出部で測定した復調信号電力が閾値以上になるとロック状態と判断し、ループ引き込み成功として初期同期を終える。また、サーチャは検出位置を出力した後も全サーチを繰り返し行い、各RAKEフィンガーのTTLがループ引き込みに成功した場合はその時点でサーチを終了する。ループ引き込みに失敗したTTLがある場合は全サーチ終了後、ループ引き込みに成功した位置のPN位相を除いて再度検出情報を未ロックのRAKEフィンガーに出力しループ引き込みを行い、成功した場合その時点でサーチを終了する。ただし、コンバイナ出力で所定の受信信号電力が得られている場合は、ループ引き込みができないRAKEフィンガーがあったとしてもサーチを終了して初期同期を終える。
【0052】
図15は図8のシリアル相関器402cを使用した場合の初期同期例を示す。図14(a)は送信シンボルと受信信号のタイミングを示している。本例では図13と同様なパルス構成を用いており、サーチは図16のように計6個のパルス位置と13個のPN位相、計78個について行う。本例の場合、図5のcase3に示したようにゲート信号1,2,3の3重畳されたパルス位置で独立にサーチを行って相関検出値c1(t)を求める。よって、図15のようにPN位相毎にパルス位置を時刻t=1,2で2回シフトし、すべてのPN位相について相関検出値を求めれば全サーチが完了する。単一の検出器で同時に3つのパルス位置の相関検出値を求めるので、c1(1)=c(1),c(2),c(3)、c1(2)=c(4),c(5),c(6)、...、c1(26)=c(76),c(77),c(78)となる。全サーチが完了した後、c1(t)の26個のパルス位置における相関検出値について比較を行い、大きい順に3つのパルス位置およびPN位相を検出する。
【0053】
次に、(積分シンボル数n×13<TTLのロック検出判定シンボル数)の場合、すなわちサーチ時間よりTTL引き込み時間の方が長い場合、例えばその検出値をc1(ta)とすると、taで重畳された図5のcase3のゲート信号1,2,3に相当する3つのパルス位置からRAKEフィンガーに割り当てるべき相関検出値を持つ位置を求める。そのため上記3つの相関検出値について、それぞれパルスが重畳された3つのパルス位置について再度nシンボル分のサーチを行い最大の値を求め、相関検出値の大きいパルス位置を各RAKEフィンガーのパルス位置およびPN位相として検出情報を各RAKEフィンガーに出力する。パルス発生器およびPN発生器をそれぞれ適正値に合わせた後、TTLでループ引き込みを開始し、図11(b)のようにロック検出部で測定した復調信号電力が閾値以上になるとロック状態と判断しループ引き込み成功として初期同期を終える。
【0054】
一方、(積分シンボル数n×13>TTLのロック検出判定シンボル数)の場合、すなわちサーチ時間よりTTL引き込み時間の方が短い場合、図15(c)に示すように、直ちに当該3つのパルス位置およびPN位相を各RAKEフィンガーに出力する。各RAKEフィンガーは、パルス発生器およびPN発生器をそれぞれ適正値に合わせた後、ゲート信号1,2,3のパルス位置について順次、TTLでループ引き込みを開始し、引き込みに成功するとその時点で初期同期を終える。サーチャは検出情報を出力した後、再度全サーチを行い、各RAKEフィンガーのTTLが3つのパルス位置のいずれについてもループ引き込みに失敗したTTLがある場合は全サーチ終了後、ループ引き込みに成功した位置のPN位相を除いて再度検出情報を未ロックのRAKEフィンガーに出力しループ引き込みを行い、成功した場合その時点でサーチを終了する。ただし、コンバイナ出力で所定の受信信号電力が得られている場合は、ループ引き込みができないRAKEフィンガーがあったとしてもサーチを終了して初期同期を終える。
【0055】
なお、TTLが引き込みを行っている間、サーチャがサーチを行ってサーチ結果が得られ、その相関検出値がTTLで引き込みを行っているRAKEフィンガーに割り当てられたパルス位置およびPN位相の相関検出値より大きく、同期獲得あるいは引き込み中のフィンガーに割り当てたPN位相でないとき、同期を獲得していないフィンガーの中で最も速いタイミングで引き込みを行えるフィンガーに対して、次の引き込みを行うパルス位置およびPN位相が決まっていたとしても、当該相関検出値の大きな値を持つパルス位置およびPN位相について引き込みを行う。
【0056】
一般には、サーチ時間よりTTL引き込み時間の方が短いので、図15,図16のような重畳パルスを用いた初期同期は、(積分シンボル数n×13>TTLのロック検出シンボル数)となり、全サーチの後、重畳された個々のパルスを分解して、それぞれのパルス位置についてTTLでループ引き込みを行うことによりサーチ結果の判定が行える。そのため重畳パルスを分解して再度、サーチによるnシンボル分の相関検出値を求めなくてもよいので、処理量の削減を図って高速に初期同期を行うことができる。
【0057】
さらに、サーチ時はRAKEフィンガーのパルス発生器およびPN発生器を流用することにより、サーチャ専用のパルス発生器およびPN発生器は不要になり、回路規模削減を図ることができる。
【0058】
以上では、図6および図8の相関器について説明したが、図9の相関器は図8の相関器の処理と同様である。図7の2並列相関器の場合には例えば図6と図8の相関器の処理を折衷した形で処理を行うことが可能である。
【0059】
【発明の効果】
本発明によれば、初期同期時のみならず、RAKE受信中に初期同期以外のサーチが必要になった場合も、パルス発生器およびPN発生器としてRAKEフィンガーのものを流用することにより、サーチ専用のパルス発生器およびPN発生器を必要としない。したがって、回路規模の削減を図ることができる。
【0060】
パルス変調受信装置において、重畳されたパルス位置の相関検出値が受信パルス信号の候補となった場合、重畳されたパルス位置を分解し、複数RAKEフィンガーで並列にループ引き込みを行うことにより、再度サーチを行わなくても、効率的なパルス位置サーチと同期獲得を行える。
【0061】
また、同期を獲得したRAKEフィンガーのTTL誤差情報を用いてクロックを制御することにより、RAKE受信機クロックを効率的に供給できる。
【0062】
マルチパスチャンネルにおいて、チップ周期以上離れた複数受信パルス信号を検出してRAKEフィンガーに割り当てることにより、RAKEフィンガー毎にチップ内で重畳されたパルス位置を分解して順次引き込みを行って同期を獲得できるので、効率的なRAKE受信を行うことができる。
【0063】
サーチによって相関検出値の大きな値が得られた場合は即座に同期を獲得していないRAKEフィンガーのTTLにその大きな相関検出値をもつパルス位置およびPN位相を割り当てて引き込みが行えるので、サーチの高速化を図ることができる。
【図面の簡単な説明】
【図1】パルス変調送信装置の概略構成を示すブロック図である。
【図2】パルス変調受信装置の概略構成を示すブロック図である。
【図3】本発明の実施の形態で用いるパルス変調のためのパルス波形(a)と自己相関(b)の説明図である。
【図4】本発明の信号検出装置に係るサーチャの一例の概略構成を示すブロック図である。
【図5】従来および本発明の実施の形態におけるパルス重畳と並列サーチを説明するためのタイミング図である。
【図6】本発明の実施の形態における3並列相関器の構成例を示す図である。
【図7】本発明の実施の形態における2並列相関器の構成例を示す図である。
【図8】本発明の実施の形態におけるシリアル相関器(直列出力)の構成例を示す図である。
【図9】本発明の実施の形態におけるシリアル相関器(並列出力)の構成例を示す図である。
【図10】パルス位置およびPN位相のサーチ例を説明するためのグラフである。
【図11】真のパルス位置より約1/4パルス周期ずれた場合のTTLのループ引き込み特性を示すグラフである。
【図12】本実施の形態における伝搬環境(マルチパス伝搬路の推定例)の遅延プロファイルを示すグラフである。
【図13】図6の3並列相関器を使用した場合の初期同期例を示す図である。
【図14】図13の例におけるサーチのパルス位置を示す図である。
【図15】図8のシリアル相関器を使用した場合の初期同期例を示す図である。
【図16】図15の例におけるサーチのパルス位置を示す図である。
【符号の説明】
101…スクランブラ(Scrambler)、102…PN発生器(PN code generator)、103…パルス発生器(Pulse generator)、104…乗算器、105…送信RF部、106…送信アンテナ、201…受信アンテナ、202…受信RF部、203…パルス発生器(Pulse generator)、204…PN発生器(PN code generator)、205…乗算器、206…積分ダンプ部(Integrate & dump)、207…ロック検出部(Lock detector)、208…タイムトラッキングループ(TTL)、210…コンバイナ(Combiner:合成器)、211…デスクランブラ(De−scrambler)、212…電圧制御発振器(VCO)、213…サーチャ(Searcher)、221,222,223…RAKEフィンガー、401…乗算器(Multiplier)、402…相関器(Correlator)、402a…3並列相関器、402b…2並列相関器、402c…シリアル相関器(直列出力)、402d…シリアル相関器(並列出力)403…2乗演算部、404…パルス位置推定部(Pulse position estimator)、405…加算部(adder)、406…レジスタ(register)、407…比較器(Comparator)、408…セレクタ(Selector)、409…レプリカ発生器(Replica generator)、410…進み/遅れ制御部(advance/retard)、411…パルス重畳部(superimposition)、412…ウインドウ制御部(Window controller)
【発明の属する技術分野】
本発明は、マルチパス伝搬環境でパルス変調と直接拡散スペクトル拡散(DS−SS)を併用しパスダイバーシティを行うRAKE(レイク)受信機を備えたパルス変調受信装置に関する。
【0002】
【従来の技術】
パルス変調はベースバンドでパルスに情報を乗せて伝送する方式であり、搬送波を用いない分簡易な回路構成で通信が行える。また、近年、データレート100Mbps以上の無線伝送を行う通信方式として、超広帯域(Ultra Wideband)を用いてパルス変調と直接拡散スペクトル変調を併用した無線伝送方式が注目されている。
【0003】
【発明が解決しようとする課題】
データレート100Mbps以上の無線伝送を行う場合、数GHz程度の帯域を必要とし、パルスのピーク幅は100pico−sec程度と狭くなる。特に、移動通信に採用する場合はマルチパスやフェージングのような移動通信伝搬路に関する問題への対策が必要になる。すなわち、マルチパス伝搬環境でパルス変調と直接拡散スペクトル拡散(DS−SS)を併用しパスダイバーシティを行うRAKE受信機を備えた広帯域信号受信機の初期同期では、受信信号のパルス位置およびPN(Pseudonoise:擬似雑音符号)位相の検出が必要である。RAKE受信とは、電波の反射などによって受信時に位相差、時間差がついた信号成分を別々に取り出し、位相・時間を揃えて合成する受信方法をいう。受信信号のパルス位置およびPN位相の検出は一般的にサーチャとよばれる検出器で行われ、1相関器でスライディング相関を行うサーチ方法、高速化のため複数相関器でスライディング相関を行う方法、マッチドフィルタを用いる方法があるが、高速で高効率な受信パルス信号位置および拡散PN系列位相の検出を、比較的小規模な回路構成で効率的に行えることが望ましい。
【0004】
そこで、本発明は上述の実情に鑑み、パルス変調と直接拡散スペクトル拡散を併用しパスダイバーシティを行うRAKE(レイク)受信機を備えたパルス変調受信装置を比較的小規模な回路構成で実現することを目的とする。
【0005】
本発明による他の目的は、高速で高効率な受信パルス信号位置および拡散PN系列位相の検出を行えるパルス変調受信装置を提供することにある。
【0006】
【課題を解決するための手段】
本発明によるパルス変調受信装置は、送信データをスクランブラによってランダム化して送信シンボルを生成するとともに、パルス発生器で発生するパルスのパルス変調をPN系列の位相に従って行い、該パルス変調信号を用いて送信シンボルの拡散変調を行った信号をパルス変調送信装置から受信し、この受信信号の検出と同期獲得を行うパルス変調受信装置である。この装置は、受信パルス信号の逆拡散復調をそれぞれ行う複数のRAKEフィンガーと、各RAKEフィンガーから出力された複数の復調シンボルをパスダイバーシティによって合成しデスクランブルする合成部と、各RAKEフィンガーから出力されるトラッキング誤差情報を合成してRAKE受信に最適な周波数のクロックを発生する発振器と、非同期状態において受信パルス信号の正しいパルス位置およびPN位相をサーチするサーチャとを備える。前記各RAKEフィンガーは、前記サーチャから割り当てられたパス情報に従ってPN発生器およびパルス発生器で発生するパルス変調信号をリファレンスパルスとして受信パルス信号と乗算を行い、その信号をPNチップ単位に1シンボル周期分積分ダンプした復調シンボルを出力するデータ復調部と、復調データの電力測定および測定された電力値が閾値以上となった場合に引き込み完了の判定を行うロック検出部と、各パスの位相のトラッキングを行うTTL(Time tracking loop)とを有する。前記サーチャは、パルス発生区間でアクティブとなるゲート信号の生成およびゲート信号の重畳の制御を行うウインドウ制御部と、前記ゲート信号がアクティブであるとき、前記RAKEフィンガーのPN発生器およびパルス発生器をサーチ用に切り替え、受信パルス信号位置検出を行うためのリファレンスパルスを発生する手段と、受信パルス信号位置検出に必要なすべてのパルス位置およびPN位相についてリファレンスパルスをシフトさせる手段と、受信信号と前記リファレンスパルスとの乗算を行って逆拡散を行う手段と、この逆拡散チップを1シンボル周期に亘って積分して2乗する手段と、この2乗された信号を所定の回数だけ加算した相関検出値を生成する手段と、受信パルス信号位置検出に必要なすべてのパルス位置およびPN位相について求められた相関検出値を記憶する手段と、これらの記憶されたすべてのパルス位置およびPN位相における相関検出値を大きい順に前記RAKEフィンガーの個数分だけ選択する手段とを有する。これらの選択されたそれぞれのパルス位置およびPN位相を各RAKEフィンガーの受信パルス信号位置として各RAKEフィンガーの前記TTLに出力して再度サーチを開始し、前記TTLが引き込みを開始すると前記RAKEフィンガーの復調部とロック検出部が動作を開始して、前記ロック検出部がRAKEフィンガー毎のシンボル復調と復調電力の測定を行い、同期獲得に成功した場合は前記サーチャによるサーチを終了し、同期獲得に成功しなかった場合は前記サーチャにより求められた受信パルス信号位置を再度前記TTLに出力して引き込みを行う。この構成により、パルス発生器およびPN発生器としてRAKEフィンガーのものを流用することにより、サーチ専用のパルス発生器およびPN発生器を必要としないので回路規模削減を図ることができる。また、重畳されたパルス位置の相関検出値が受信パルス信号の候補となった場合、重畳されたパルス位置を分解し、複数のRAKEフィンガーで並列にループ引き込みを行うことにより、再度サーチを行わなくても、効率的なパルス位置サーチと同期獲得を行える。
【0007】
前記発振器で発生されるクロックの周波数の制御としては、前記TTLがループ引き込みを開始した場合、同期を獲得したRAKEフィンガーがない場合は前記発振器をその中心周波数で自走させ、サーチ後に最も相関検出値が大きいパルス位置およびPN位相が割り当てられたRAKEフィンガーのTTL誤差情報に基づいて前記発振器を制御し、当該RAKEフィンガーが同期を獲得した場合は前記TTL誤差情報に基づき継続して前記発振器を制御し、同期の獲得に失敗した場合、ループ引き込みを行っているRAKEフィンガーが存在すれば、その中から最も相関検出値が大きいパルス位置およびPN位相が割り当てられてループ引き込みを行っているフィンガーのTTL誤差情報に切り替えて前記発振器を制御し、ループ引き込みを行っているRAKEフィンガーが存在しなければ前記発振器で発生するクロック周波数を制御範囲の中心周波数に戻した後、ループ引き込みを開始したRAKEフィンガーが現れるとそのTTL誤差情報に基づいて前記発振器を制御し、1つでも同期を獲得したRAKEフィンガーが存在すれば、それ以降は同期を獲得したRAKEフィンガーからのTTL誤差情報に基づいて発振器を制御し、同期獲得の後に同期が外れた場合はそのフィンガーのTTL誤差情報を前記発振器の制御に用いないようにする。この構成によれば、同期を獲得したRAKEフィンガーのTTL誤差情報を用いてクロックを制御できるので、RAKE受信に利用されるクロックを効率的に供給できる。
【0008】
初期同期を行う際に、RAKEフィンガーの任意のパルス発生器およびPN発生器を用いて、チップ周期内でパルスが重ならないように可能なだけ多くの複数のパルスを重畳する手段と、この重畳されたパルスについてチップ周期内のサーチはパルス周期内でシフトすることにより相関検出値を求め、さらにチップ周期以上のサーチはPN位相をシフトすることにより相関検出値を求める処理をサーチに必要な全PN位相について行う手段と、RAKEフィンガーに割り当て可能な数だけ相関検出値の大きい順にPN位相を比較選択し、これらPN位相および重畳されたパルス位置をそれぞれRAKEフィンガーに割り当てる手段とを備えてもよく、この場合、各RAKEフィンガーは割り当てられたPN位相を固定にし、割り当てられたパルス位置を分解して順次TTLでループ引き込みを行い、RAKEフィンガー毎独立に同期の獲得を行う。この構成により、マルチパスチャンネルにおいて、チップ周期以上離れた複数受信パルス信号を検出してRAKEフィンガーに割り当てることができ、RAKEフィンガー毎にチップ内で重畳されたパルス位置を分解して順次引き込みを行って同期を獲得できるので、効率的なRAKE受信を行うことができる。
【0009】
RAKE受信中にサーチが必要となった場合、好ましくは、各RAKEフィンガーの復調電力から最も小さなRAKEフィンガーを比較選択してそのフィンガーの復調動作を停止させて、そのパルス発生器およびPN発生器をサーチャ用に切り替えて、所定のパルス位置およびPN位相についてサーチを行うことも可能である。これによって、サーチャでRAKE受信中に初期同期以外のサーチが必要になった場合もサーチ用のパルス発生器およびPN発生器を必要としない。
【0010】
より具体的には、前記TTLが引き込みを行っている間、前記サーチャがサーチを行ってサーチ結果が得られ、その相関検出値が前記TTLで引き込みを行っているRAKEフィンガーに割り当てられたパルス位置およびPN位相の相関検出値より大きく、かつ、同期獲得あるいは引き込み中のRAKEフィンガーに割り当てたPN位相でないとき、同期を獲得していないRAKEフィンガーの中で最も速いタイミングで引き込みを行えるRAKEフィンガーに対して、次の引き込みを行うパルス位置およびPN位相が決まっていたとしても、当該相関検出値の大きな値を持つパルス位置およびPN位相について引き込みを行う。
【0011】
また、サーチによって相関検出値の大きな値が得られた場合、即座に同期を獲得していないRAKEフィンガーのTTLにその大きな相関検出値をもつパルス位置およびPN位相を割り当てて引き込みを行わせることにより、サーチの高速化を図ることができる。
【0012】
前記サーチャは、初期同期終了の後、RAKEフィンガーのロックが外れた場合、あるいはRAKEフィンガーに割り当てた以外のパスについてサーチを行う場合、前者はロックが外れたRAKEフィンガーを用い、後者は各RAKEフィンガーの前記ロック検出部で測定した信号電力について前記ウインドウ制御部で比較し、最も小さい電力をもつRAKEフィンガーを強制的に未使用状態とすることにより、それらのパルス発生器およびPN発生器を用いてサーチ用のパルスを発生させ、再度、前記サーチを行う。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0014】
<パルス変調受信装置の概略構成>
本発明のパルス変調送受信装置の一例の概略構成について図1および図2を参照しながら説明する。本実施の形態では、図3(a)に示したようなパルス波形と、図3(b)に示したような自己相関を持つモノサイクリックパルスを用いる。
【0015】
パルス変調送信装置は図1に示すように、スクランブラ(Scrambler)101、PN発生器(PN code generator)102、パルス発生器(Pulse generator)103、乗算器104、送信RF部105、および送信アンテナ106で構成される。このパルス変調送信装置は、送信データをスクランブラ101によってランダム化して送信シンボルを生成するとともに、PN発生器102で発生したPN系列の値によって、チップ周期にパルス発生器103で発生する図3(a)に示すようなモノサイクリック型パルスの極性を反転させた信号を用いて、送信シンボルのパルスによる直接拡散変調を行い、送信RF部105で適正値にまで信号増幅を行い、送信アンテナ106から送信する。なお、スクランブラ101は、送信されるパルス波形が両極性の一方のデータに偏らないようにする機能を有する。
【0016】
これに対してパルス変調受信装置は、図2に示すように、受信アンテナ201、受信RF部202、それぞれ逆拡散復調回路を構成する3つのRAKEフィンガー(Finger 1,2,3)221,222,223、コンバイナ(Combiner:合成器)210、デスクランブラ(De−scrambler)211、電圧制御発振器(VCO)212、サーチャ(Searcher)213で構成される。RAKEフィンガー221,222,223は、各々、パルス発生器(Pulse generator)203、PN発生器(PN code generator)204、乗算器205、積分ダンプ部(Integrate & dump)206、ロック検出部(Lock detector)207、およびタイムトラッキングループ(TTL:Time tracking loop)208で構成されている。
【0017】
この受信装置は、受信信号を受信アンテナ201で受信し、受信RF部202で適正な形に整形する。各RAKEフィンガーは、後述のサーチャ213で割り当てられたパス(Path)のパルス位置およびPN位相を含む検出情報に従って、PN発生器204で発生したPN系列とパルス発生器203によって生成したリファレンスパルスと受信信号を乗算器205で乗算して逆拡散信号を出力する。さらにこの逆拡散信号を積分ダンプ部206で1シンボル周期分積分ダンプした復調シンボルを出力する。各RAKEフィンガーの復調シンボルはコンバイナ210でパスダイバーシティによる合成を行い、デスクランブラ211でデスクランブルすることによってデータ復調を行う。また、電源投入時等の受信信号位置サーチを行うサーチャ213によってRAKEフィンガーに割り当て可能なパスのパルス位置およびPN位相のサーチを行う。各RAKEフィンガーはサーチャ213で割り当てられたパスの同期を取るために、受信信号のパルス位置とリファレンスパルスとの位相差を基に各パスの位相のトラッキングを行うTTL208による同期捕捉と同期追尾を行い、各RAKEフィンガーの位相誤差から最適なクロック周波数を決定してVCO212を制御することによって受信機全体の同期捕捉と追尾を行う。ロック検出部207は、復調データの電力測定を行うとともに、測定された電力値が予め設定した時間内に閾値以上となった場合に引き込み完了と判定する。ロック検出部207が引き込み完了と判定すると、後述のウインドウ制御部412に対してロック検出信号が出力される。これに応じてサーチャは初期同期が終了したと判断して相関検出等の初期同期に関するサーチを停止する。
【0018】
VCO212で発生されるクロックの周波数の制御は概略次のとおりである。TTL208がループ引き込みを開始した際、同期を獲得したRAKEフィンガーがない場合はVCO212をその中心周波数で自走させ、サーチ後に最も相関検出値が大きいパルス位置およびPN位相が割り当てられたRAKEフィンガーのTTL誤差情報に基づいてVCO212を制御する。当該RAKEフィンガーが同期を獲得した場合は前記TTL誤差情報に基づき継続してVCO212を制御する。同期の獲得に失敗した場合、ループ引き込みを行っているRAKEフィンガーが存在すれば、その中から最も相関検出値が大きいパルス位置およびPN位相が割り当てられてループ引き込みを行っているフィンガーのTTL誤差情報に切り替えてVCO212を制御する。ループ引き込みを行っているRAKEフィンガーが存在しなければ、VCO212で発生するクロック周波数を制御範囲の中心周波数に戻した後、ループ引き込みを開始したRAKEフィンガーが現れるとそのTTL誤差情報に基づいてVCO212を制御する。1つでも同期を獲得したRAKEフィンガーが存在すれば、それ以降のRAKEフィンガーのTTL誤差情報は同期を獲得した後のRAKEフィンガーからのTTL誤差情報に基づいてVCO212を制御する。同期獲得の後に同期が外れた場合はそのフィンガーのTTL誤差情報をVCO212の制御に用いないようにする。
【0019】
このようなVCO212の制御は次のような背景に基づいて行われる。すなわち、TTL→VCO→PN発生器→パルス発生器→TTLのループがトラッキング用の帰還ループを構成しているので、電源投入後などすべてのRAKEフィンガーが非同期の場合、VCOは自走状態で中心周波数付近で動作している。この場合、受信信号との同期は取れていないので、受信信号のパルスと受信機で発生したパルスのタイミングは偶然一致したとしても次第にずれていく。RAKE受信機では複数のフィンガーを備えているので、その一つのTTLがロックしたならば他のフィンガーがロックしなくても当該フィンガーのTTLから出力される誤差情報をクロックの基準とすることにより(一般的にロックした信号は最も強いパスである)、VCO自走のクロックを用いるより他のフィンガーも同期を獲得しやすくなる。
【0020】
<サーチャの概略構成>
本発明のパルス変調受信装置に係るサーチャ213の一例の概略構成について図4を参照しながら説明する。
【0021】
図4においてサーチャ213は、乗算器(Multiplier)401、相関器(Correlator)402、2乗演算部403、パルス位置推定部(Pulse position estimator)404、加算部(adder)405、レジスタ(register)406、比較器(Comparator)407、セレクタ(Selector)408、レプリカ発生器(Replica generator)409、進み/遅れ制御部(advance/retard)410、パルス重畳部(super−imposition)411、ウインドウ制御部(Window controller)412で構成されている。
【0022】
このサーチャ213は、電源投入時のような非同期状態において、3つのRAKEフィンガー221,222,223の各々において、PN発生器204とパルス発生器203で発生したパルスをレプリカ発生器409のパルス重畳部411で合成した任意のパルス位置のリファレンスパルスと受信信号との逆拡散を行い、相関器402でゲート信号に従って1シンボル周期に亘って積分してA/D変換した後、1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差をとって2乗演算部403で2乗し、ウインドウ制御部412で設定された加算回数分(n回)だけ加算器405でシンボル加算を行い、相関検出値としてレジスタ(記憶手段)406に記憶する、といったサーチを行う。全サーチは、ウインドウ制御の制御情報に従ってリファレンスパルス発生器のパルス位置を変えながら1シンボル周期内の複数のパルス位置に亘って相関検出値を計算し、それぞれレジスタに記憶する。このようなサーチをPN系列の全位相について行うことにより全サーチが完了する。
【0023】
全サーチ完了の後、得られたすべての相関検出値について比較し、相関検出値の大きな順にRAKEフィンガー数分のパルス位置を比較選択して求め、それらパルス位置およびPN位相を受信信号のパルス位置として各RAKEフィンガーに出力することにより初期同期が完了する。
【0024】
各RAKEフィンガーは、それぞれ割り当てられたパルス位置情報を基に、それぞれのTTL208で受信信号のパルス位置についてパルス位相の追尾を行って各RAKEフィンガーの復調タイミング、リファレンスパルス位置を決定する。さらに、それぞれのTTLから出力される位相誤差信号から最適なクロック周波数を決定してVCO212を制御し、VCO212で生成するクロック(基準クロック)に従って、コンバイナ210、スクランブラ211等、受信機全体のタイミングを制御する。
【0025】
サーチャ213は、初期同期終了の後、フェージング、雑音の影響、受信信号強度の低下等の要因によりRAKEフィンガーのロックが外れた場合、あるいはRAKEフィンガーに割り当てた以外のパスについてサーチを行う場合について、前者はロックが外れたRAKEフィンガーを用い、後者は各RAKEフィンガーのロック検出部207で測定した信号電力についてウインドウ制御部412で比較し、最も小さい電力をもつRAKEフィンガーを強制的に未使用状態とすることにより、それらのパルス発生器およびPN発生器を用いてサーチ用のパルスを発生させ、再度、前記サーチを行う。
【0026】
<従来の初期同期方法>
ここで、本発明の実施の形態の動作と比較するために、従来の初期同期方法について図3、図5を参照しながら説明する。本実施の形態におけるパルス変調は、図3(a)のパルス波形を直接拡散用のPNチップ”1”に割り当て、同じパルス位置でその反転パルスをPNチップ”0”に割り当てるbi−phase(2相)方式を用いている。
【0027】
本実施の形態に用いたパルス変調信号は図5のRXパルスに示すように、パルス周期の3倍がPNチップ周期、PNチップ周期の13倍がシンボル周期に相当する。但し、これはあくまで例示であり、本発明はこれらの周期関係に限定されるものではない。受信パルス変調信号に対する相関検出あるいは復調に用いるリファレンスパルスは、図5のcase(場合)1のように受信パルスと等しいパルス位置で発生させるとlag=0となり、図3(b)の自己相関値が最大値となる。この最大値はパルス周期分積分した後に得られる値である。さらにDS−SS拡散しているので、受信信号のPN系列とリファレンスパルスのPN系列の位相が一致すれば、PN周期分のパルスを積分すると13倍の処理利得が得られることになる。
【0028】
通常のサーチャではcase1のようにlowの区間でパルス生成を行うゲート信号(gate signal)1を用いてPNチップ周期にパルスを発生し、このゲート信号がlowとなる区間についてPN周期分積分を行う。これをチップ周期内の予め設定したパルス位置についてスライドさせてPN系列の全位相に亘って行うことにより全サーチが完了する。本実施の形態ではパルス位置はパルス周期の1/2毎にスライドさせるとし、図5のcase1では、3×2×13=78回パルス位置をスライドさせれば全サーチが完了する。
【0029】
その際、78個のパルス位置それぞれ1シンボル分のみの相関検出値では、比較選択を行っても雑音や信号減衰の影響で78個の中から正しいパルス位置を検出できるとは限らない。そのため回線状況に合わせ、1パルス位置について複数シンボル(nシンボル)に亘って相関検出値を加算することによりパルス位置検出確率の向上を図る必要がある。このように、1パルス位置についてnシンボル分の加算を行うとすると全サーチに要する時間は78×nシンボルとなる。よって、case1のサーチ用リファレンスパルスを用いた場合は全サーチに要する時間は78×nシンボル周期である。
【0030】
全サーチを行った後、レジスタ406に記憶したすべてのパルス位置およびPN位相における相関検出値の中から大きな順にRAKEフィンガー数分のパルス位置を比較選択して求め、それらパルス位置およびPN位相を受信信号のパルス位置として各RAKEフィンガーに出力する。各RAKEフィンガーのTTLがループ引き込みに成功し、各TTLの誤差信号から最適なクロック周波数を決定してVCOを制御することにより、初期同期が完了する。
【0031】
<実施の形態によるサーチ方法>
次に、本発明による実施の形態におけるパルス変調受信装置に係る初期同期方法について図5〜図9を参照しながら説明する。
【0032】
図5のcase2は、case1と同じタイミングのゲート信号1とこのゲート信号1からチップ周期分遅延させたゲート信号2を用い、ゲート信号1、2のタイミングで重畳されたパルスをサーチ用リファレンスパルス(searcher pulse)としてサーチを行う一例である。
【0033】
さらに図5のcase3は、ゲート信号1、2とゲート信号2からチップ周期分遅延させたゲート信号3とを用い、ゲート信号1〜3のタイミングで重畳されたパルスをサーチ用リファレンスパルスとしてサーチを行う一例である。このcase3は、チップ周期内でパルスが重ならないように可能なだけ多くの複数のパルスを重畳した例である。この場合のチップ周期内のサーチはリファレンスパルスをパルス周期内(例えば1/2パルス周期)でシフトすれば足りる。
【0034】
case2、3では、通常のサーチを行うcase1に比べてサーチ時間の高速化を図るには、前記レプリカ発生器409を用いるとともに、サーチャ213内の相関器402として図6〜図9に示すような相関器を用いる。
【0035】
レプリカ発生器409のパルス重畳部411はウインドウ制御部414で設定されるゲート信号のようなゲートタイミング情報に従い、フィンガー221,222,223と協働して、case1の場合はゲート信号1のlow区間でリファレンスパルスを発生し、case2の場合はゲート信号1と2のANDをとったlow区間で2つのパルスを重畳させたリファレンスパルスを発生し、case3の場合はゲート信号1〜3のANDをとったlow区間で3つのパルスを重畳させたリファレンスパルスを発生する。これらリファレンスパルスを用いてサーチを行った後、所定位置だけパルスを移動して次のサーチを行う。後述するように、この移動位置の個数は従来より少なくて済む。さらに、進み/遅れ制御部410によりPN系列の位相をずらし、このようなサーチをPN系列の全位相について行う。
【0036】
次に、サーチャ213の相関器402の具体例について説明する。
【0037】
図6はゲート信号1〜3それぞれのパルス位置について独立に相関をとる3並列相関器402aを示している。この3並列相関器402aは、同一構成の3つの検出器(Detector1〜3)600から構成される。各検出器600は、積分器(Integrator)601、A/D変換器(A/D)602、1シンボル遅延器603、加算器604から成る。3つの検出器600は、積分器601でそれぞれゲート信号1〜3のそれぞれのlowの区間で乗算器401の出力(逆拡散信号despread signal)の積分を行い、A/D変換器602で1シンボルレート毎にA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604でとる。この加算器による減算は、ゲート区間の積分値の変化量を求めるためのものである。このような構成により、ゲート区間毎に積分器601をリセットする必要がなくなるので、積分器を簡易なアナログ回路で実現できる。加算器604の出力は、図4で上述したように2乗演算部403でそれぞれ2乗した後、ウインドウ制御部414で設定された加算回数(n)分だけ加算器405でシンボル加算を行い、相関検出値としてレジスタ406に記憶する。なお、並列の検出器600の各々に対応して、後段の2乗演算部403および加算器405も複数出力に対して並列に処理が実行される。
【0038】
図7はゲート信号1と2とを重畳した重畳パルス位置、およびゲート信号3のパルス位置の2つのパルス位置について独立に相関をとる2並列相関器402bを示す。この2並列相関器402bは、2つの検出器701,702からなる。この各検出器は、図6に示した検出器600と同じ構成のものであるが、一方の検出器701はゲート信号1,2の論理積をとるAND回路705の出力をゲート信号として受け、複数パルス位置単位に相関検出値を求めることができる。本明細書において「複数パルス位置単位に相関検出値を求める」とは、複数のパルス位置全体として相関検出値が求まるが、主としてどのパルス位置がその相関検出値に寄与しているかまでは分からないことを意味している。他方の検出器702は、ゲート信号3のみを受け、単一のパルス位置についての相関検出値を求める。すなわち、検出器701,702は、ゲート信号1,2の重畳パルスのlowの区間およびゲート信号3のlowの区間でそれぞれ乗算器401の出力despread signalの積分を行い、1シンボルレート毎にA/D変換器602でA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604で求める。これら求められた信号は、図4に示したように、それぞれ2乗演算部403で2乗された後、ウインドウ制御部414で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタ406に記憶される。この場合にも、並列の検出器701,702の各々に対応して、後段の2乗演算部403および加算器405も複数出力に対して並列に処理が実行される。2並列相関器402bは、図6の3並列相関器402aに比べて、小規模でありながら、なお従来に比べて十分な高速性を実現可能である。
【0039】
図8はゲート信号1〜3の重畳パルス位置について相関をとるシリアル相関器402cを示す。このシリアル相関器402cは、単一の検出器800からなる。この検出器800は、図6に示した検出器600と同じであるが、積分器601には、ゲート信号1〜3のAND出力を生成するAND回路805の出力を受ける。検出器800は、そのlowの区間で積分器601により乗算器401の出力の積分を行い、1シンボルレート毎にA/D変換器602でA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604で求める。この出力は、それぞれ2乗した後、ウインドウ制御部414で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。したがって、この検出器600は、複数パルス位置単位に相関検出値を求めることができる。このシリアル相関器402cの具体的な動作については後述する。シリアル相関器402cは、図7の2並列相関器402bに比べても、さらに小規模であり、かつなお従来に比べて相当の高速性を実現可能である。
【0040】
図9はゲート信号1〜3の重畳パルス位置について、1つの積分器でタイミングの異なる3つのゲート信号の相関値を積算してそれぞれの相関検出値を並列に出力するシリアル相関器402dを示す。このシリアル相関器402dは、積分器901、A/D変換器902、遅延器904、加算器905、セレクタ906からなる検出器900で構成されている。この検出器はAND回路903によりゲート信号1〜3の重畳したlowの区間を生成し、この区間で乗算器401の出力の積分を行う。さらに、ゲート信号1〜3の立ち上がりでA/D変換を行うタイミング信号CKctlに従ってA/D変換器902でA/D変換した後、遅延器904に記憶された1サンプル前の積分値と現時刻の積分値との差分を加算器905で求め、ゲート信号1〜3のシンボル毎の積分値を順次セレクタ906に出力し、セレクタ906からゲート信号1〜3に対応する積分値をそれぞれ検出信号detect1〜3として出力する。これらの出力信号は、2乗演算部403でそれぞれ2乗された後、ウインドウ制御部で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。このシリアル相関器402dは、図8のシリアル相関器402cに比べて若干規模が増加するが、従来に比べて十分な高速性を実現可能である。
【0041】
<サーチとループ引き込み時間>
図10にパルス位置およびPN位相のサーチ例を説明するためのグラフを示す。このグラフは、パルス位置およびPN位相の組み合わせに対する相関検出値(加算器405の出力に対応)を示している。このグラフにおいて、受信信号の真のパルスが丸印○に位置するときのSNR(Signal to Noise Ratio)=6dBにおけるn=5の場合の相関検出値を示す。このように真の信号点以外のパルス位置、PN位相においても雑音の影響で相関検出値が大きな場合があり、SNR<6dBをターゲットとする場合はn>5としなければ、検出誤りが大きくなる。そのため全サーチに要する時間も390シンボル以上必要になる。
【0042】
図11に真のパルス位置より約1/4パルス周期ずれた場合のTTLのループ引き込み特性を示す。図から約50シンボルあれば引き込みに成功することが分かる。
【0043】
また、これらから、初期同期に要する時間はサーチャの全サーチに要する時間が主であり、従来のような全サーチの後にTTLによりループ引き込みを行う方法を改善すれば同期獲得に要する時間の削減が図れることが予想される。
【0044】
RAKE受信機の場合、フィンガー毎に同じ復調部および同期部を備えている。これらは、サーチャで割り当てられた各パスの復調とトラッキングを独立に行う必要があるが、回路規模削減にはブロックの共通化が有効である。本実施の形態では、前述したように、RAKEフィンガーのパルス発生器およびPN発生器をサーチャで利用することにより回路規模の削減を図っている。
【0045】
なお、ハンドオーバーや隣接セルサーチといった伝送路状況のサーチがRAKE受信中に必要となった場合、各RAKEフィンガーの復調電力から最も小さなRAKEフィンガーを比較選択してそのフィンガーの復調動作を停止させてパルス発生器およびPN発生器をサーチャ用に切り替えて、所定のパルス位置およびPN位相についてサーチを行うことができる。
【0046】
<実施の形態における初期同期方法>
先に、サーチャのサーチ時間とTTLの引き込み時間について説明した。ここでは、これらを利用した本発明のサーチャを用いた初期同期方法について説明する。
【0047】
本実施の形態の伝搬環境(マルチパス伝搬路の推定例)は図12に示す遅延プロファイルで与えられ、3つのRAKEフィンガーを備えたRAKE受信機でパスダイバーシティを行うものとする。すなわち、3つのRAKEフィンガーに割り当てられるパスはc(7)、c(15)、c(41)のパルス位置(1〜3)とPN位相(1〜13)である。これらはパルス位置およびPN位相がそれぞれ、1と2、3と5、2と13に相当する。
【0048】
図13は図6の3並列相関器402aを使用した場合の初期同期例を示す。図13(a)は送信シンボル、PN系列と受信信号のタイミングを示している。本例では拡散PN1チップ当たり3パルス周期、処理利得13、サーチ間隔は1/2パルス周期としているので、サーチするパルス位置は図14に示すように計6個ある。また、3並列相関器を用いてそれぞれ、図5のcase3のようにゲート信号1,2,3について独立にサーチを行って相関検出値c1(t),c2(t),c3(t)を求めるので、図14のように2つのパルス位置について時刻t=1,2でシフトすれば、チップ区間内のサーチができる。また、DS−SS用のPN系列は処理利得13なのでPN位相を13回シフトすればサーチできる。よって全サーチを行うには26回(=2×13)シフトし、それぞれ相関検出値を計算すればよい。
【0049】
送信時に割り当てられたパルス位置から、相関器402の出力である相関検出値は図13(b)のように表される。1パルス当たりの積分値はシンボル1の場合は図3(b)のlag≒0における自己相関値、シンボル0の場合はそれを−1倍した値であり、他のパルス位置の積分値はマルチパスや雑音等の不確定成分となる。これら積分値は2乗をとって符号成分を除去し、nシンボル分加算すると図13(c)のようにパルス位置当たりの相関検出値が得られる。このとき、c1(2)の正しい位置の相関検出値はPN周期積分すれば13倍の処理利得が得られるのでマルチパス成分は雑音とみなせる。
【0050】
図13に示した例では3並列相関器を用いているのでnシンボル受信する毎に3つのパルス位置の相関検出値が得られ、n×13×2周期後、すなわち時刻t= n×13×2+1毎(n=0,1,2,…)に全サーチが終了する。このとき得られた78個(=3×13×2)の相関検出値の中から3つのRAKEフィンガーに割り当てるため、3つの大きい値をもつパルス位置およびPN位相を検出する。図12からc(7),c(15),c(41)に相当する図13(c)のc1(3),c3(5),c2(14)が検出される。ここにc(x)は絶対的なパルス位置およびPN位相のインデックスを表し、cx(x)は計算時のインデックスを表している。3並列サーチの例では、次のような関係がある。
c(1)=c1(1)、c(2)=c2(1)、c(3)=c3(1)、c(4)=c1(2)、c(5)=c2(2)、c(6)=c3(2)、…、c(77)=c2(26)、c(78)=c3(26)
【0051】
これらの検出されたパルス位置およびPN位相を検出情報とし、それぞれRAKEフィンガー221,222,223に出力する。各RAKEフィンガーではパルス発生器およびPN発生器をそれぞれ適正値に合わせた後、TTLでループ引き込みを開始し、図11(b)のようにロック検出部で測定した復調信号電力が閾値以上になるとロック状態と判断し、ループ引き込み成功として初期同期を終える。また、サーチャは検出位置を出力した後も全サーチを繰り返し行い、各RAKEフィンガーのTTLがループ引き込みに成功した場合はその時点でサーチを終了する。ループ引き込みに失敗したTTLがある場合は全サーチ終了後、ループ引き込みに成功した位置のPN位相を除いて再度検出情報を未ロックのRAKEフィンガーに出力しループ引き込みを行い、成功した場合その時点でサーチを終了する。ただし、コンバイナ出力で所定の受信信号電力が得られている場合は、ループ引き込みができないRAKEフィンガーがあったとしてもサーチを終了して初期同期を終える。
【0052】
図15は図8のシリアル相関器402cを使用した場合の初期同期例を示す。図14(a)は送信シンボルと受信信号のタイミングを示している。本例では図13と同様なパルス構成を用いており、サーチは図16のように計6個のパルス位置と13個のPN位相、計78個について行う。本例の場合、図5のcase3に示したようにゲート信号1,2,3の3重畳されたパルス位置で独立にサーチを行って相関検出値c1(t)を求める。よって、図15のようにPN位相毎にパルス位置を時刻t=1,2で2回シフトし、すべてのPN位相について相関検出値を求めれば全サーチが完了する。単一の検出器で同時に3つのパルス位置の相関検出値を求めるので、c1(1)=c(1),c(2),c(3)、c1(2)=c(4),c(5),c(6)、...、c1(26)=c(76),c(77),c(78)となる。全サーチが完了した後、c1(t)の26個のパルス位置における相関検出値について比較を行い、大きい順に3つのパルス位置およびPN位相を検出する。
【0053】
次に、(積分シンボル数n×13<TTLのロック検出判定シンボル数)の場合、すなわちサーチ時間よりTTL引き込み時間の方が長い場合、例えばその検出値をc1(ta)とすると、taで重畳された図5のcase3のゲート信号1,2,3に相当する3つのパルス位置からRAKEフィンガーに割り当てるべき相関検出値を持つ位置を求める。そのため上記3つの相関検出値について、それぞれパルスが重畳された3つのパルス位置について再度nシンボル分のサーチを行い最大の値を求め、相関検出値の大きいパルス位置を各RAKEフィンガーのパルス位置およびPN位相として検出情報を各RAKEフィンガーに出力する。パルス発生器およびPN発生器をそれぞれ適正値に合わせた後、TTLでループ引き込みを開始し、図11(b)のようにロック検出部で測定した復調信号電力が閾値以上になるとロック状態と判断しループ引き込み成功として初期同期を終える。
【0054】
一方、(積分シンボル数n×13>TTLのロック検出判定シンボル数)の場合、すなわちサーチ時間よりTTL引き込み時間の方が短い場合、図15(c)に示すように、直ちに当該3つのパルス位置およびPN位相を各RAKEフィンガーに出力する。各RAKEフィンガーは、パルス発生器およびPN発生器をそれぞれ適正値に合わせた後、ゲート信号1,2,3のパルス位置について順次、TTLでループ引き込みを開始し、引き込みに成功するとその時点で初期同期を終える。サーチャは検出情報を出力した後、再度全サーチを行い、各RAKEフィンガーのTTLが3つのパルス位置のいずれについてもループ引き込みに失敗したTTLがある場合は全サーチ終了後、ループ引き込みに成功した位置のPN位相を除いて再度検出情報を未ロックのRAKEフィンガーに出力しループ引き込みを行い、成功した場合その時点でサーチを終了する。ただし、コンバイナ出力で所定の受信信号電力が得られている場合は、ループ引き込みができないRAKEフィンガーがあったとしてもサーチを終了して初期同期を終える。
【0055】
なお、TTLが引き込みを行っている間、サーチャがサーチを行ってサーチ結果が得られ、その相関検出値がTTLで引き込みを行っているRAKEフィンガーに割り当てられたパルス位置およびPN位相の相関検出値より大きく、同期獲得あるいは引き込み中のフィンガーに割り当てたPN位相でないとき、同期を獲得していないフィンガーの中で最も速いタイミングで引き込みを行えるフィンガーに対して、次の引き込みを行うパルス位置およびPN位相が決まっていたとしても、当該相関検出値の大きな値を持つパルス位置およびPN位相について引き込みを行う。
【0056】
一般には、サーチ時間よりTTL引き込み時間の方が短いので、図15,図16のような重畳パルスを用いた初期同期は、(積分シンボル数n×13>TTLのロック検出シンボル数)となり、全サーチの後、重畳された個々のパルスを分解して、それぞれのパルス位置についてTTLでループ引き込みを行うことによりサーチ結果の判定が行える。そのため重畳パルスを分解して再度、サーチによるnシンボル分の相関検出値を求めなくてもよいので、処理量の削減を図って高速に初期同期を行うことができる。
【0057】
さらに、サーチ時はRAKEフィンガーのパルス発生器およびPN発生器を流用することにより、サーチャ専用のパルス発生器およびPN発生器は不要になり、回路規模削減を図ることができる。
【0058】
以上では、図6および図8の相関器について説明したが、図9の相関器は図8の相関器の処理と同様である。図7の2並列相関器の場合には例えば図6と図8の相関器の処理を折衷した形で処理を行うことが可能である。
【0059】
【発明の効果】
本発明によれば、初期同期時のみならず、RAKE受信中に初期同期以外のサーチが必要になった場合も、パルス発生器およびPN発生器としてRAKEフィンガーのものを流用することにより、サーチ専用のパルス発生器およびPN発生器を必要としない。したがって、回路規模の削減を図ることができる。
【0060】
パルス変調受信装置において、重畳されたパルス位置の相関検出値が受信パルス信号の候補となった場合、重畳されたパルス位置を分解し、複数RAKEフィンガーで並列にループ引き込みを行うことにより、再度サーチを行わなくても、効率的なパルス位置サーチと同期獲得を行える。
【0061】
また、同期を獲得したRAKEフィンガーのTTL誤差情報を用いてクロックを制御することにより、RAKE受信機クロックを効率的に供給できる。
【0062】
マルチパスチャンネルにおいて、チップ周期以上離れた複数受信パルス信号を検出してRAKEフィンガーに割り当てることにより、RAKEフィンガー毎にチップ内で重畳されたパルス位置を分解して順次引き込みを行って同期を獲得できるので、効率的なRAKE受信を行うことができる。
【0063】
サーチによって相関検出値の大きな値が得られた場合は即座に同期を獲得していないRAKEフィンガーのTTLにその大きな相関検出値をもつパルス位置およびPN位相を割り当てて引き込みが行えるので、サーチの高速化を図ることができる。
【図面の簡単な説明】
【図1】パルス変調送信装置の概略構成を示すブロック図である。
【図2】パルス変調受信装置の概略構成を示すブロック図である。
【図3】本発明の実施の形態で用いるパルス変調のためのパルス波形(a)と自己相関(b)の説明図である。
【図4】本発明の信号検出装置に係るサーチャの一例の概略構成を示すブロック図である。
【図5】従来および本発明の実施の形態におけるパルス重畳と並列サーチを説明するためのタイミング図である。
【図6】本発明の実施の形態における3並列相関器の構成例を示す図である。
【図7】本発明の実施の形態における2並列相関器の構成例を示す図である。
【図8】本発明の実施の形態におけるシリアル相関器(直列出力)の構成例を示す図である。
【図9】本発明の実施の形態におけるシリアル相関器(並列出力)の構成例を示す図である。
【図10】パルス位置およびPN位相のサーチ例を説明するためのグラフである。
【図11】真のパルス位置より約1/4パルス周期ずれた場合のTTLのループ引き込み特性を示すグラフである。
【図12】本実施の形態における伝搬環境(マルチパス伝搬路の推定例)の遅延プロファイルを示すグラフである。
【図13】図6の3並列相関器を使用した場合の初期同期例を示す図である。
【図14】図13の例におけるサーチのパルス位置を示す図である。
【図15】図8のシリアル相関器を使用した場合の初期同期例を示す図である。
【図16】図15の例におけるサーチのパルス位置を示す図である。
【符号の説明】
101…スクランブラ(Scrambler)、102…PN発生器(PN code generator)、103…パルス発生器(Pulse generator)、104…乗算器、105…送信RF部、106…送信アンテナ、201…受信アンテナ、202…受信RF部、203…パルス発生器(Pulse generator)、204…PN発生器(PN code generator)、205…乗算器、206…積分ダンプ部(Integrate & dump)、207…ロック検出部(Lock detector)、208…タイムトラッキングループ(TTL)、210…コンバイナ(Combiner:合成器)、211…デスクランブラ(De−scrambler)、212…電圧制御発振器(VCO)、213…サーチャ(Searcher)、221,222,223…RAKEフィンガー、401…乗算器(Multiplier)、402…相関器(Correlator)、402a…3並列相関器、402b…2並列相関器、402c…シリアル相関器(直列出力)、402d…シリアル相関器(並列出力)403…2乗演算部、404…パルス位置推定部(Pulse position estimator)、405…加算部(adder)、406…レジスタ(register)、407…比較器(Comparator)、408…セレクタ(Selector)、409…レプリカ発生器(Replica generator)、410…進み/遅れ制御部(advance/retard)、411…パルス重畳部(superimposition)、412…ウインドウ制御部(Window controller)
Claims (6)
- 送信データをスクランブラによってランダム化して送信シンボルを生成するとともに、パルス発生器で発生するパルスのパルス変調をPN系列の位相に従って行い、該パルス変調信号を用いて送信シンボルの拡散変調を行った信号をパルス変調送信装置から受信し、この受信信号の検出と同期獲得を行うパルス変調受信装置であって、
受信パルス信号の逆拡散復調をそれぞれ行う複数のRAKEフィンガーと、
各RAKEフィンガーから出力された複数の復調シンボルをパスダイバーシティによって合成しデスクランブルする合成部と、
各RAKEフィンガーから出力されるトラッキング誤差情報を合成してRAKE受信に最適な周波数のクロックを発生する発振器と、
非同期状態において受信パルス信号の正しいパルス位置およびPN位相をサーチするサーチャとを備え、
前記各RAKEフィンガーは、
前記サーチャから割り当てられたパス情報に従ってPN発生器およびパルス発生器で発生するパルス変調信号をリファレンスパルスとして受信パルス信号と乗算を行い、その信号をPNチップ単位に1シンボル周期分積分ダンプした復調シンボルを出力するデータ復調部と、
復調データの電力測定および測定された電力値が閾値以上となった場合に引き込み完了の判定を行うロック検出部と、
各パスの位相のトラッキングを行うTTL(Time tracking loop)とを有し、
前記サーチャは、
パルス発生区間でアクティブとなるゲート信号の生成およびゲート信号の重畳の制御を行うウインドウ制御部と、
前記ゲート信号がアクティブであるとき、前記RAKEフィンガーのPN発生器およびパルス発生器をサーチ用に切り替え、受信パルス信号位置検出を行うためのリファレンスパルスを発生する手段と、
受信パルス信号位置検出に必要なすべてのパルス位置およびPN位相についてリファレンスパルスをシフトさせる手段と、
受信信号と前記リファレンスパルスとの乗算を行って逆拡散を行う手段と、
この逆拡散チップを1シンボル周期に亘って積分して2乗する手段と、
この2乗された信号を所定の回数だけ加算した相関検出値を生成する手段と、受信パルス信号位置検出に必要なすべてのパルス位置およびPN位相について求められた相関検出値を記憶する手段と、
これらの記憶されたすべてのパルス位置およびPN位相における相関検出値を大きい順に前記RAKEフィンガーの個数分だけ選択する手段とを有し、
これらの選択されたそれぞれのパルス位置およびPN位相を各RAKEフィンガーの受信パルス信号位置として各RAKEフィンガーの前記TTLに出力して再度サーチを開始し、
前記TTLが引き込みを開始すると前記RAKEフィンガーの復調部とロック検出部が動作を開始して、前記ロック検出部がRAKEフィンガー毎のシンボル復調と復調電力の測定を行い、同期獲得に成功した場合は前記サーチャによるサーチを終了し、同期獲得に成功しなかった場合は前記サーチャにより求められた受信パルス信号位置を再度前記TTLに出力して引き込みを行うことを特徴とするパルス変調受信装置。 - 前記発振器で発生されるクロックの周波数の制御として、
前記TTLがループ引き込みを開始した場合、同期を獲得したRAKEフィンガーがない場合は前記発振器をその中心周波数で自走させ、サーチ後に最も相関検出値が大きいパルス位置およびPN位相が割り当てられたRAKEフィンガーのTTL誤差情報に基づいて前記発振器を制御し、
当該RAKEフィンガーが同期を獲得した場合は前記TTL誤差情報に基づき継続して前記発振器を制御し、
同期の獲得に失敗した場合、ループ引き込みを行っているRAKEフィンガーが存在すれば、その中から最も相関検出値が大きいパルス位置およびPN位相が割り当てられてループ引き込みを行っているフィンガーのTTL誤差情報に切り替えて前記発振器を制御し、
ループ引き込みを行っているRAKEフィンガーが存在しなければ前記発振器で発生するクロック周波数を制御範囲の中心周波数に戻した後、ループ引き込みを開始したRAKEフィンガーが現れるとそのTTL誤差情報に基づいて前記発振器を制御し、
1つでも同期を獲得したRAKEフィンガーが存在すれば、それ以降は同期を獲得したRAKEフィンガーからのTTL誤差情報に基づいて発振器を制御し、同期獲得の後に同期が外れた場合はそのフィンガーのTTL誤差情報を前記発振器の制御に用いないようにする
ことを特徴とする請求項1記載のパルス変調受信装置。 - 初期同期を行う際に、RAKEフィンガーの任意のパルス発生器およびPN発生器を用いて、チップ周期内でパルスが重ならないように可能なだけ多くの複数のパルスを重畳する手段と、
この重畳されたパルスについてチップ周期内のサーチはパルス周期内でシフトすることにより相関検出値を求め、さらにチップ周期以上のサーチはPN位相をシフトすることにより相関検出値を求める処理をサーチに必要な全PN位相について行う手段と、
RAKEフィンガーに割り当て可能な数だけ相関検出値の大きい順にPN位相を比較選択し、これらPN位相および重畳されたパルス位置をそれぞれRAKEフィンガーに割り当てる手段とを備え、
各RAKEフィンガーは割り当てられたPN位相を固定にし、割り当てられたパルス位置を分解して順次TTLでループ引き込みを行い、RAKEフィンガー毎独立に同期の獲得を行うことを特徴とする請求項1記載のパルス変調受信装置。 - RAKE受信中にサーチが必要となった場合、各RAKEフィンガーの復調電力から最も小さなRAKEフィンガーを比較選択してそのフィンガーの復調動作を停止させて、そのパルス発生器およびPN発生器をサーチャ用に切り替えて、所定のパルス位置およびPN位相についてサーチを行うことを特徴とする請求項1記載のパルス変調受信装置。
- 前記TTLが引き込みを行っている間、前記サーチャがサーチを行ってサーチ結果が得られ、その相関検出値が前記TTLで引き込みを行っているRAKEフィンガーに割り当てられたパルス位置およびPN位相の相関検出値より大きく、かつ、同期獲得あるいは引き込み中のRAKEフィンガーに割り当てたPN位相でないとき、同期を獲得していないRAKEフィンガーの中で最も速いタイミングで引き込みを行えるRAKEフィンガーに対して、次の引き込みを行うパルス位置およびPN位相が決まっていたとしても、当該相関検出値の大きな値を持つパルス位置およびPN位相について引き込みを行わせることを特徴とする請求項1記載のパルス変調受信装置。
- 前記サーチャは、初期同期終了の後、RAKEフィンガーのロックが外れた場合、あるいはRAKEフィンガーに割り当てた以外のパスについてサーチを行う場合、前者はロックが外れたRAKEフィンガーを用い、後者は各RAKEフィンガーの前記ロック検出部で測定した信号電力について前記ウインドウ制御部で比較し、最も小さい電力をもつRAKEフィンガーを強制的に未使用状態とすることにより、それらのパルス発生器およびPN発生器を用いてサーチ用のパルスを発生させ、再度、前記サーチを行うことを特徴とする請求項1記載のパルス変調受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002255647A JP2004096472A (ja) | 2002-08-30 | 2002-08-30 | パルス変調受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002255647A JP2004096472A (ja) | 2002-08-30 | 2002-08-30 | パルス変調受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004096472A true JP2004096472A (ja) | 2004-03-25 |
Family
ID=32061120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002255647A Withdrawn JP2004096472A (ja) | 2002-08-30 | 2002-08-30 | パルス変調受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004096472A (ja) |
-
2002
- 2002-08-30 JP JP2002255647A patent/JP2004096472A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6714586B2 (en) | Sliding matched filter with flexible hardware complexity | |
US6141374A (en) | Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator | |
US20050281318A1 (en) | Pseudo noise coded communication systems | |
US7110782B2 (en) | Cell search synchronization | |
JP4335959B2 (ja) | ゲートされたパイロットの捕捉 | |
US20020160719A1 (en) | Method and apparatus for searching a gated pilot | |
US7505516B2 (en) | Ultra wide band (UWB) synchronisation search | |
CN110572179B (zh) | 一种低信噪比宽带跳扩信号跟踪系统 | |
JPH09261120A (ja) | 相関復調における同期捕捉方法及び装置 | |
US6314128B1 (en) | Spread spectrum synchronized receiver and synchronizing methods | |
US7352704B1 (en) | Method and apparatus for multi-path delay spread detection in wideband CDMA systems | |
KR19990056008A (ko) | 직접시퀀스 확산대역 통신을 위한 의사잡음부호 획득 장치 | |
US7023904B2 (en) | Synchronization tracking circuit | |
EP1176732A2 (en) | Method and apparatus for code tracking in a Rake receiver | |
EP1162756A2 (en) | Rake reception apparatus | |
JP2004096472A (ja) | パルス変調受信装置 | |
JP2004096469A (ja) | 同期装置 | |
JP2004088276A (ja) | 信号検出装置および信号検出方法 | |
WO2001045288A1 (en) | Methods and apparatus for signal searching using correlation | |
JP2006519567A (ja) | 受信インパルス無線信号を捕捉する方法およびシステム | |
JP3633847B2 (ja) | 同期追従方式 | |
JP3602397B2 (ja) | Cdma送受信装置 | |
Huang et al. | Two-stage acquisition in time-hopping impulse radio systems for UWB communications | |
JP3659856B2 (ja) | Cdma通信システムの移動機における送信タイミング制御方法及び送受信装置 | |
KR100669245B1 (ko) | Ds-cdma uwb 수신기의 초기 동기 획득을 위한고속의 병렬 처리 탐색장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |