JP2004094232A - Driving circuit of active matrix organic el (electroluminescent) panel and organic el display device - Google Patents
Driving circuit of active matrix organic el (electroluminescent) panel and organic el display device Download PDFInfo
- Publication number
- JP2004094232A JP2004094232A JP2003289739A JP2003289739A JP2004094232A JP 2004094232 A JP2004094232 A JP 2004094232A JP 2003289739 A JP2003289739 A JP 2003289739A JP 2003289739 A JP2003289739 A JP 2003289739A JP 2004094232 A JP2004094232 A JP 2004094232A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- drive
- switching
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は、アクティブマトリックス型有機ELパネルの駆動回路および有機EL表示装置に関し、詳しくは、携帯電話機,PHS等の装置におけるアクティブマトリックス型有機ELパネルに対するドライバの実装面積を低減でき、有機EL素子の輝度を向上させることができるような高輝度カラー表示に適したアクティブマトリックス型の有機EL表示装置に関する。 The present invention relates to a drive circuit for an active matrix type organic EL panel and an organic EL display device, and more particularly, it is possible to reduce a mounting area of a driver for an active matrix type organic EL panel in a device such as a cellular phone, a PHS, and the like. The present invention relates to an active matrix type organic EL display device suitable for high luminance color display capable of improving luminance.
有機EL表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機,PHS、DVDプレーヤ、PDA(携帯端末装置)等に搭載される次世代表示装置として現在注目されている。この有機EL表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、R(赤),G(緑),B(青)に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機EL表示装置が提案されている。例えば、特開平10−112391号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
The organic EL display device is capable of high-luminance display by self-emission, so it is suitable for small-screen display, and is a next-generation display device mounted on a mobile phone, a PHS, a DVD player, a PDA (portable terminal device), and the like. It is currently attracting attention. In this organic EL display device, when voltage driving is performed as in a liquid crystal display device, control is performed because luminance variation increases and there is a sensitivity difference between R (red), G (green), and B (blue). There is a problem that becomes difficult.
Therefore, recently, an organic EL display device using a current-driven driver has been proposed. For example, Japanese Patent Application Laid-Open No. H10-112391 discloses a technique for solving the problem of luminance variation by current driving.
携帯電話機,PHS用の有機EL表示装置の有機EL表示パネルでは、カラムラインの数が396個(132×3)の端子ピン、ローラインが162個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機EL表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
As an organic EL display panel of an organic EL display device for mobile phones and PHSs, an organic EL display panel having 396 (132 × 3) terminal pins and 162 terminal pins as row lines has been proposed. , The terminal pins of the low line tend to increase more than this.
The output stage of the current drive circuit of such an organic EL display panel is provided with a drive circuit of a current source, for example, an output circuit of a current mirror circuit, corresponding to the terminal pin, whether of an active matrix type or a simple matrix type.
アクディブマトリックス型では、表示セル(画素)対応にコンデンサと電流駆動のトランジスタとからなるピクセル回路が設けられていて、コンデンサに記憶した電圧に応じてトランジスタを駆動し、このトランジスタを介して有機EL素子(以下OEL素子)が電流駆動される。その駆動方式には、OEL素子をON/OFFの2値で制御するデジタル駆動とOEL素子の駆動電流をアナログ入力データで制御するアナログ駆動とがある。デジタル駆動の場合には、ピクセル内にサブピクセルを設けて表示面積を制御したり、発光時間を時分割して駆動時間の相違により表示画素の階調を制御する。アナログ駆動の場合には電圧指定型(電圧プログラム方式)と電流指定型(電流プログラム方式)とがあって、電圧指定型の場合には各ピクセル回路のコンデンサの端子電圧を電圧信号により設定し、電流指定型の場合には前記コンデンサの端子電圧を電流信号により設定する。
ところで、マトリックス状に配置したEL素子を電流駆動し、かつ、EL素子の陽極と陰極をグランドに落としてリセットするEL素子の駆動回路が特許文献1として公知である。また、DC−DCコンバータを用いてEL素子を低消費電力で電流駆動する技術が特許文献2として公知である。
In the active matrix type, a pixel circuit including a capacitor and a current-driven transistor is provided for a display cell (pixel). The transistor is driven according to the voltage stored in the capacitor, and the organic EL element is connected via the transistor. (Hereinafter referred to as an OEL element) is driven by current. The driving method includes digital driving for controlling the OEL element with binary values of ON / OFF and analog driving for controlling the driving current of the OEL element with analog input data. In the case of digital driving, a display area is controlled by providing a sub-pixel in a pixel, or a light-emitting time is time-divided to control a gradation of a display pixel based on a difference in driving time. In the case of analog driving, there are a voltage designation type (voltage program method) and a current designation type (current program method). In the case of the voltage designation type, the terminal voltage of the capacitor of each pixel circuit is set by a voltage signal, In the case of the current designation type, the terminal voltage of the capacitor is set by a current signal.
Meanwhile, a driving circuit of an EL element which drives currents of EL elements arranged in a matrix and resets the EL element by dropping its anode and cathode to the ground is known as
ところで、単純マトリックス型の有機EL表示パネルの電流駆動回路は、容量性負荷となる特性を持つOEL素子を初期充電して早期に発光させ、輝度むらを抑えるためにピーク電流を持つ駆動電流が用いられる。この点、アクディブマトリックス型は、ピクセル回路のコンデンサに一旦駆動電流値に対応する電圧値を書込み、記憶しておいて、その後に記憶された電圧値に応じた駆動電流値を発生する。そのためアクディブマトリックス型のOEL素子は、ピーク電流による駆動は行われない。OEL素子は、駆動電流値の書込み、そして発光という順序で駆動され、書込み期間が発光期間の手前に必要になる。その結果、アクディブマトリックス型は、OEL素子を単純マトリックス型のように早期に発光させることができず、単純マトリックス型より発光期間が短くなる欠点がある。
駆動電流値の書込みは、通常、数百pFのピクセル回路のコンデンサを0.1μA〜10μA程度の電流で充電することによるので、ピクセル回路のコンデンサへの書込み時間が走査期間全体のうちで10%程度かそれ以上という比較的大きな割合を占める。その分発光期間が短くなって輝度が落ちる。特に、表示画素数が、例えば、VGA,SVGA,XGA等のように高密度になると、電流プログラム方式の回路では、限られた時間内でタイミング制御を行う必要があるために、前記の欠点が問題になる。
By the way, a current drive circuit of a simple matrix type organic EL display panel uses a drive current having a peak current in order to initially charge an OEL element having a characteristic of a capacitive load to emit light early and to suppress luminance unevenness. Can be In this regard, in the active matrix type, a voltage value corresponding to a drive current value is once written and stored in a capacitor of a pixel circuit, and then a drive current value corresponding to the stored voltage value is generated. Therefore, the active matrix type OEL element is not driven by the peak current. The OEL element is driven in the order of writing the drive current value and emitting light, and the writing period is required before the light emitting period. As a result, the active matrix type does not allow the OEL element to emit light as early as the simple matrix type, and has a disadvantage that the light emission period is shorter than that of the simple matrix type.
The writing of the driving current value is usually performed by charging the capacitor of the pixel circuit of several hundred pF with a current of about 0.1 μA to 10 μA. Therefore, the writing time to the capacitor of the pixel circuit is 10% of the entire scanning period. It accounts for a relatively large proportion of the order of magnitude or more. As a result, the light emission period is shortened and the luminance is reduced. In particular, when the number of display pixels becomes high, for example, VGA, SVGA, XGA, etc., the above-mentioned drawbacks are caused by the need to perform timing control within a limited time in a circuit of the current programming system. It becomes a problem.
さらに、アクディブマトリックス型のOEL素子を有機EL表示パネルの外部にドライブ回路を設けて電流駆動する場合には、高輝度カラー表示でかつVGA,SVGA,XGA等のように高密度になると、R,G,Bそれぞれに対応して各駆動回路が有機EL表示パネルの周辺部に多数設けられるので、そのドライバの実装面積が大きくなる欠点がある。
ドライバの実装面積を小さくするために、液晶表示装置などにあっては、R,G,Bの3画素に対応して1つの駆動回路を設けて時分割でR,G,Bのピクセル回路を駆動するものがある。これは、アナログスイッチ(トランスミッションゲート)を介して時分割駆動でR,G,Bの3画素の1つを選択して電圧駆動する。このアナログスイッチ方式をアクディブマトリックス型のOEL素子の電流駆動に適用しても、アナログスイッチでの電圧降下が大きくなり、精度の高い駆動電流を生成できない問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、アクティブマトリックス型有機ELパネルに対するドライバの実装面積を低減でき、OEL素子の輝度を向上させることができるような高輝度カラー表示に適したアクティブマトリックス型有機ELパネルの駆動回路および有機EL表示装置を提供することにある。
Further, in the case where an active matrix type OEL element is driven by a drive circuit provided outside the organic EL display panel, a high luminance color display and a high density such as VGA, SVGA, XGA, etc. Since a large number of drive circuits are provided in the periphery of the organic EL display panel corresponding to G and B, there is a disadvantage that the mounting area of the driver becomes large.
In order to reduce the mounting area of the driver, in a liquid crystal display device or the like, one driving circuit is provided corresponding to three pixels of R, G, and B, and the R, G, and B pixel circuits are provided in a time-division manner. There is something to drive. In this method, one of the three pixels of R, G, and B is selected and driven by voltage through time-division driving via an analog switch (transmission gate). Even if this analog switch method is applied to current driving of an active matrix type OEL element, there is a problem that a voltage drop in the analog switch becomes large and a highly accurate drive current cannot be generated.
SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem of the related art, and it is possible to reduce a mounting area of a driver for an active matrix type organic EL panel and to improve a luminance of an OEL element. An object of the present invention is to provide a drive circuit of an active matrix type organic EL panel suitable for luminance color display and an organic EL display device.
このような目的を達成するためのこの発明のアクティブマトリックス型有機ELパネルの駆動回路および有機EL表示装置の特徴は、RGB切換信号を受けてR,G,Bのそれぞれに対応する駆動電流を所定の順序で発生する駆動電流発生回路と、第1、第2,第3の出力端子を有し前記駆動電流とRGB切換信号とを受けてRGB切換信号に応じて所定の順序で第1、第2,第3の出力端子の1つを選択し、前記駆動電流に応じてR,G,Bのそれぞれのピクセル回路のコンデンサを充電するための電流を発生して出力端子に出力する電流切換回路とを備えるものである。 A feature of the drive circuit of the active matrix type organic EL panel and the organic EL display device of the present invention for achieving the above object is that a drive current corresponding to each of R, G, and B is determined by receiving an RGB switching signal. And a first, second, and third output terminals having the first, second, and third output terminals, receiving the drive current and the RGB switching signal, and receiving the driving current and the RGB switching signal in a predetermined order according to the RGB switching signal. 2. A current switching circuit for selecting one of the third output terminals, generating a current for charging the capacitors of the R, G, and B pixel circuits in accordance with the drive current and outputting the current to the output terminal Is provided.
このように、この発明にあっては、電流切換回路が1つの駆動電流発生回路から駆動電流を受けて駆動電流値を記憶するR,G,Bの各ピクセル回路のコンデンサへの充電電流をRGB切換信号に応じて時分割で発生するようにしているので、電流駆動回路が実質的に1/3で済む。しかも、電流切換回路により充電電流を発生しているので、アナログスイッチ(トランスミッションゲート)のような電圧降下が発生しないで済み、精度の高い電流値の充電電流を発生することができる。
さらに、R,G,B個々に駆動電流値の書込み、発光という順序を採ることなく、R,G,Bの駆動電流値の書込みを順次連続的に行うことができるので、R,G,Bの発光期間を重ね合わせることができ、R,G,BのOEL素子の発光駆動期間を長く採ることができる。また、R,G,Bをまとめて高速に書込むことが可能になり、R,G,Bのトータル書込み時間を短くすることができる。その分、発光期間を長くすることが可能になる。
その結果、この発明は、有機ELパネルに対するドライバの実装面積を低減でき、OEL素子の輝度を向上させることができるアクティブマトリックス型有機ELパネルの駆動回路および有機EL表示装置を実現できる。
As described above, according to the present invention, the current switching circuit receives the drive current from one drive current generation circuit and stores the drive current value in the R, G, and B pixel circuits for charging the capacitors with the RGB. Since the current is generated in a time-sharing manner in accordance with the switching signal, the current driving circuit can be substantially reduced to one third. Moreover, since the charging current is generated by the current switching circuit, a voltage drop such as that of an analog switch (transmission gate) does not need to occur, and a charging current having a high current value can be generated.
Further, the drive current values of R, G, and B can be sequentially and continuously written without taking the order of writing the drive current values and emitting light individually for R, G, and B. Can be overlapped, and the emission driving period of the R, G, B OEL elements can be lengthened. In addition, it is possible to write R, G, and B collectively at a high speed, and it is possible to shorten the total write time of R, G, and B. Accordingly, the light emission period can be lengthened.
As a result, the present invention can realize a drive circuit and an organic EL display device for an active matrix type organic EL panel that can reduce the mounting area of the driver for the organic EL panel and improve the luminance of the OEL element.
図1は、この発明のアクティブマトリックス型の有機EL表示装置を適用した一実施例のブロック図、図2は、R・G・B電流切換出力回路におけるR,G,Bの駆動タイミングの説明図、図3は、R・G・B電流切換出力回路におけるR,G,Bの駆動電流値の書込みを水平走査の1ラインに対して2度行う駆動タイミングの説明図、そして、図4は、図3における駆動タイミングを実施する切換回路の説明図である。
図1において、1は、アクティブマトリックス型の有機EL表示装置の有機ELパネルであって、データ電極ドライバ2と、R・G・B切換制御回路3、ピクセル回路4、コントロール回路5、ロー側走査回路6、そしてMPU7等により構成されている。
なお、ピクセル回路4は、X,Yのマトリックス配線の各交点に対応して多数設けられているが、図では、R,G,Bそれぞれ1つを、ピクセル回路4G1,4R1,4B1とし、その内部回路を示してある。ピクセル回路4G2,4R2,4B2…は、水平方向のラインを構成するピクセル回路4G1,4R1,4B1に続くピクセル回路であるが、その内部回路は同様であるので省略してある。
以下では、ピクセル回路4G1,4R1,4B1を中心に説明するが、水平方向のピクセル回路は、R,G,Bの水平方向の各表示画素に対応してそれぞれ設けられている。
FIG. 1 is a block diagram of an embodiment to which an active matrix type organic EL display device of the present invention is applied, and FIG. 2 is an explanatory diagram of driving timings of R, G, and B in an RGB current switching output circuit. FIG. 3 is an explanatory diagram of a drive timing in which writing of R, G, and B drive current values in an R, G, and B current switching output circuit is performed twice for one line of horizontal scanning, and FIG. FIG. 4 is an explanatory diagram of a switching circuit that implements the drive timing in FIG. 3.
In FIG. 1,
Although a large number of
Hereinafter, the pixel circuits 4G1, 4R1, and 4B1 will be mainly described. However, horizontal pixel circuits are provided corresponding to the R, G, and B horizontal display pixels, respectively.
XG1,XR1,XB1,…は、R,G,Bそれぞれの水平方向(カラム方向)の表示画素対応にそれぞれ設けられたデータ線(あるいは各カラムピンに接続される線,以下同じ)の一部であって、そのうちXG1,XR1,XB1が各ピクセル回路4G1,4R1,4B1に接続されているデータ線である。これらデータ線XG1,XR1,XB1には、それぞれのピクセル回路4G1,4R1,4B1のほかに垂直方向(ロー方向)に配置された多数のピクセル回路が共通に接続されている。なお、4aは、各ピクセル回路に設けられたOEL素子である。
データ電極ドライバ2は、R・G・B電流駆動回路10-1,10-2…を内蔵している。R・G・B電流駆動回路10-1,10-2…は、いわゆる有機EL駆動回路のカラムドライバ(水平走査方向のドライバ)であって、R,G,Bの3本のデータ線を単位としてR,G,Bの水平方向の各1画素からなる3画素単位に共通にそれぞれ設けられている。そこで、R・G・B電流駆動回路10-1,10-2…の数は、R,G,Bを合計した全データ線数の1/3分であり、それぞれは同一の構成である。言い換えれば、R,G,Bの各1画素に共通に1個、R,G,Bのそれぞれの水平走査方向の画素数に対応する数設けられている。
XG1, XR1, XB1,... Are part of data lines (or lines connected to respective column pins, hereinafter the same) provided for display pixels in the horizontal direction (column direction) of R, G, and B, respectively. XG1, XR1, and XB1 are data lines connected to the respective pixel circuits 4G1, 4R1, and 4B1. The data lines XG1, XR1, and XB1 are commonly connected to a number of pixel circuits arranged in the vertical direction (row direction) in addition to the respective pixel circuits 4G1, 4R1, and 4B1. In addition, 4a is an OEL element provided in each pixel circuit.
The data electrode driver 2 includes R, G, and B current drive circuits 10-1, 10-2,... Are the column drivers (drivers in the horizontal scanning direction) of a so-called organic EL driving circuit, and each of the R, G, and B current driving circuits 10-1, 10-2,... Are provided in common for each of three pixels consisting of one pixel in the horizontal direction of R, G, and B. Therefore, the number of R, G, and B current drive circuits 10-1, 10-2,... Is 1/3 of the total number of data lines obtained by adding R, G, and B, and each has the same configuration. In other words, one pixel is provided in common for each pixel of R, G, and B, and a number corresponding to the number of pixels in the horizontal scanning direction of each of R, G, and B is provided.
そこで、ピクセル回路とR・G・B電流駆動回路の代表としてピクセル回路4G1,4R1,4B1とR・G・B電流駆動回路10-1との関係について以下説明する。 各ピクセル回路4G1,4R1,4B1は、OEL素子4aの陽極側と電源ライン+Vccとの間にソース−ドレインが接続された駆動用のPチャネルのMOSトランジスタTrと、このトランジスタTrのゲートとソース(電源ライン+Vcc)との間に接続された駆動電流値を電圧値として記憶するコンデンサCとからなり、各ピクセル回路4G1,4R1,4B1のトランジスタTrのゲートがR,G,Bの対応するそれぞれデータ線XG1,XR1,XB1にそれぞれ接続されている。
データ線XG1,XR1,XB1は、入力端子IG1,IR1,IB1に接続され、入力端子IG1,IR1,IB1は、R・G・B電流切換出力回路11のG,R,Bの各出力端子OG1,OR1,OB1に接続されている。
The relationship between the pixel circuits 4G1, 4R1, 4B1 and the RGB current driving circuit 10-1 will be described below as representatives of the pixel circuit and the RGB current driving circuit. Each of the pixel circuits 4G1, 4R1, and 4B1 includes a driving P-channel MOS transistor Tr whose source and drain are connected between the anode side of the OEL element 4a and the power supply line + Vcc, and a gate and a source ( And a capacitor C connected between the power supply line + Vcc) and storing a drive current value as a voltage value. The gate of the transistor Tr of each of the pixel circuits 4G1, 4R1, and 4B1 has data corresponding to R, G, and B, respectively. They are connected to lines XG1, XR1, and XB1, respectively.
The data lines XG1, XR1, and XB1 are connected to input terminals IG1, IR1, and IB1, and the input terminals IG1, IR1, and IB1 are output terminals OG1 of G, R, and B of the R, G, and B current
水平方向の1ライン分のOEL素子4aの陰極側は、ロー側走査回路6のスイッチ回路6aにロー側ライン8を介して共通に接続されている。ロー側走査回路6は、水平方向1ライン分の各ピクセル回路のコンデンサCに駆動電流値が書込まれた後に、その水平走査方向の1ラインのOEL素子4aの陰極側が接続されたスイッチ回路6aをONにする。このことで、水平走査方向の1ライン分のOEL素子4aがそれぞれのコンデンサCに書込まれた電圧値により決定される電流値で同時駆動される。
スイッチ回路6aは、ロー側走査回路6において垂直方向の走査ライン数に対応して多数設けられていて、垂直走査に応じて手前のロー側ラインに接続されたスイッチ回路6aがOFFされ、現在走査の対象となるロー側ラインに接続されたスイッチ回路6aがONされることで、ロー側の走査(垂直走査)に対応してスイッチ回路6aが順次ON/OFFされていく。
The cathode side of the OEL element 4a for one horizontal line is commonly connected to the
A large number of
R・G・B電流駆動回路10-1は、R・G・B電流切換出力回路11と駆動電流生成回路12とからなる。R・G・B電流切換出力回路11は、PチャネルのMOSトランジスタTr1,Tr2,Tr3,Tr4からなる入力段のカレントミラー回路11aと、これにより駆動される出力段の電流切換回路11g,11r,11bとからなる。
カレントミラー回路11aのトランジスタTr1は、入力側トランジスタであり、トランジスタTr2,Tr3,Tr4は、R,G,Bに対応して設けられた出力側トランジスタである。これらトランジスタのソース側は電源ライン+Vccに接続され、入力側トランジスタTr1のドレインは、R・G・B電流切換出力回路11の入力端子INを介して駆動電流生成回路12からの駆動電流を受けて駆動される。そして、カレントミラー回路11aは、出力側トランジスタTr2,Tr3,Tr4のドレインに駆動電流と等しいミラー電流を発生して、R,G,Bに対応して設けられた、それぞれに対応する電流切換回路11g,11r,11bに送出する。
The R, G, and B current drive circuit 10-1 includes an R, G, and B current
The transistor Tr1 of the
各電流切換回路11g,11r,11bは、同一の構成であって、それぞれNチャネルのMOSトランジスタTr5,Tr6からなるカレントミラー出力回路と、入力側トランジスタTr5と並列に設けられたトランジスタTr7とからなり、各トランジスタTr5〜Tr7のソースは接地されている。なお、トランジスタTr5とトランジスタTr6のゲート幅比は、N:1(ただし、Nは2以上の正数)であり、R,G,Bの各出力端子OG1,OR1,OB1への出力電流は、ここで、1/Nにされる。これによりノイズが低減され、高い精度の出力電流を発生することができる。また、この電流切換回路は、入力側トランジスタTr5とトランジスタTr7とがドレインが共通に接続されて、これらトランジスタが共に駆動電流を受ける。トランジスタTr7がONしたときに、入力側トランジスタTr5がOFFとなり、入力側トランジスタTr5に流される駆動電流がトランジスタTr7に切換わり、トランジスタTr7がOFFしたときにはトランジスタTr5がONとなり、逆の電流切換が行われる。
Each of the
電流切換回路11gは、そのトランジスタTr5,Tr7の共通に接続されたドレインがカレントミラー回路11aのトランジスタTr2のドレインに接続され、このトランジスタTr2から駆動電流を受ける。電流切換回路11gのトランジスタTr6のドレインは、出力端子OG1に接続されていて、この端子OG1にGに対応するピクセル回路4G1のコンデンサCに充電電流(シンクする電流)を、入力端子INに入力されたそのときの駆動電流に応じて出力する。
同様に、電流切換回路11rは、そのトランジスタTr5,Tr7の共通に接続されたドレインがカレントミラー回路11aのトランジスタTr3のドレインに接続され、このトランジスタTr3から駆動電流を受ける。電流切換回路11rのトランジスタTr6のドレインは、出力端子OR1に接続されていて、この端子にRに対応するピクセル回路4R1のコンデンサCに充電電流(シンクする電流)を、入力端子INに入力されたそのときの駆動電流に応じて出力する。
さらに、電流切換回路11bは、そのトランジスタTr5,Tr7の共通に接続されたドレインがカレントミラー回路11aのトランジスタTr4のドレインに接続され、このトランジスタTr4から駆動電流を受ける。電流切換回路11bのトランジスタTr6のドレインは、出力端子OB1に接続されていて、この端子OB1にBに対応するピクセル回路4B1のコンデンサCに充電電流(シンクする電流)を、入力端子INに入力されたそのときの駆動電流に応じて出力する。
In the
Similarly, in the
Further, in the
電流切換回路11g,11r,11bのそれぞれのトランジスタTr7は、ゲートにR・G・B切換制御回路3からそれぞれ切換制御信号Sg,Sr,Sbをインバータ3g,3r,3b、制御ライン13g,13r,13bを介して受ける。各電流切換回路11g,11r,11bは、切換制御信号Sg,Sr,SbrがHighレベル(以下“H”)のときにはインバータによりトランジスタTr7のゲートに“L”が加わるので、このトランジスタTr7がOFFし、Lowレベル(以下“L”)のときに逆にトランジスタTr7のゲートに“H”が加わるので、トランジスタTr7がONになる。
そこで、各電流切換回路11g,11r,11bは、切換制御信号Sg,Sr,Sbが“L”のときにトランジスタTr7がONして電流切換回路11g,11r,11bのカレントミラー出力回路の入力側トランジスタTr5に流れる電流がトランジスタTr7に切換えられてトランジスタTr5には電流が流れなくなり、トランジスタTr5とカレントミラー接続された出力側トランジスタTr6には出力電流が発生しない。逆に、切換制御信号Sg,Sr,Sbが“H”のときにトランジスタTr7がOFFして出力側トランジスタTr6は充電電流を出力する。
The transistor Tr7 of each of the
Then, when the switching control signals Sg, Sr, Sb are "L", the transistors Tr7 are turned on and the
切換制御信号Sg,Sr,Sbは、図2に示すように、R,G,Bの駆動タイミングに応じて所定の順序で“H”になる制御信号であり、ここでは、G,R,B
の順で一定期間“H”になる。各電流切換回路11g,11r,11bは、切換制御信号Sg,Sr,Sbがそれぞれ“H”になったときには電流切換回路11g,11r,11bの出力側トランジスタTr6に出力電流が現れ、それぞれが接続された出力端子に出力を発生する。この出力電流は、R,G,Bのそれぞれのピクセル回路のコンデンサCに対する充電電流となる。
ここで、切換制御信号Sg,Sr,Sbは、それぞれ制御ライン13g,13r,13bを介して水平走査方向に配置された水平方向1ライン分の表示画素を構成するGのピクセル回路、Rのピクセル回路、Bのピクセル回路に供給されるので、R,G,Bのピクセル回路のコンデンサCへの駆動電流値の書込みは、水平1ライン分同時に行われる。なお、R・G・B切換制御回路3は、コントロール回路5により制御され、切換制御信号Sg,Sr,Sbを発生する。
As shown in FIG. 2, the switching control signals Sg, Sr, and Sb are control signals that become “H” in a predetermined order according to the driving timings of R, G, and B. Here, G, R, and B are used.
In the order of “H” for a certain period. When the switching control signals Sg, Sr, Sb attain "H", respectively, the output currents appear in the output transistors Tr6 of the
Here, the switching control signals Sg, Sr, and Sb are, respectively, a G pixel circuit and a R pixel that constitute one horizontal display pixel arranged in the horizontal scanning direction via the
電流切換回路11g,11r,11bの出力電流は、駆動電流生成回路12からR・G・B電流切換出力回路11の入力端子INに入力される駆動電流により決定される。駆動電流生成回路12は、D/A変換回路12aと基準電流発生回路12b、表示データレジスタ12c、データ選択回路12dとからなる。
D/A変換回路12aは、基準電流発生回路12bから基準電流Irefを受けて駆動され、表示データレジスタ12cから表示データを受けて基準電流Irefに基づいて表示データ値に対応する駆動電流を生成する。生成した駆動電流を入力端子INに入力する。
表示データレジスタ12cは、R,G,Bのそれぞれに対応する記憶領域DR,DG,DBを有していて、それぞれのデータは、切換制御信号Sg,Sr,Sbをインバータ3g,3r,3bを介して受けるデータ選択回路12dにより選択される。データ選択回路12dは、切換制御信号Sg,Sr,Sbのいずれかが“H”のときに、“H”の制御信号に対応するR,G,Bのデータの1つを選択して、D/A変換回路12aに送出する。
The output currents of the
The D / A conversion circuit 12a is driven by receiving the reference current Iref from the reference
The display data register 12c has storage areas DR, DG, and DB corresponding to R, G, and B, respectively, and stores the switching control signals Sg, Sr, and Sb in the
そこで、駆動電流生成回路12は、切換制御信号Sg,Sr,Sbのいずれかが“H”になったタイミング(データ選択回路12dへの入力信号が“L”になったタイミング)に合わせてR,G,Bの表示データを選択してD/A変換回路12aでR,G,Bの表示データに対応する駆動電流をそれぞれのタイミングに応じて生成して、生成した駆動電流をR・G・B電流切換出力回路11の入力端子INに入力する。その結果、切換制御信号Sg,Sr,Sbのいずれかが“H”になるR,G,Bの駆動タイミングに応じてR,G,Bの出力端子OG1,OR1,OB1には、R,G,Bそれぞれの出力電流がそれぞれに発生する。
なお、切換制御信号Sg,Sr,Sbがすべて“L”のときには、D/A変換回路12aの入力値は“0”となり、D/A変換回路12aで生成される駆動電流値は“0”となる。その結果、電流切換回路11g,11r,11bで発生する電流も“0”になり、無駄な電力消費が実質的に発生しない。
Therefore, the drive
When the switching control signals Sg, Sr, Sb are all "L", the input value of the D / A conversion circuit 12a is "0", and the drive current value generated by the D / A conversion circuit 12a is "0". It becomes. As a result, the currents generated in the
図2は、R・G・B電流切換出力回路におけるR,G,Bの駆動タイミングの説明図である。
切換制御信号Sg,Sr,Sbは、図2(a),(b),(c)に示すタイミングでG,R,Bの順で順次コンデンサCへの書込期間Tの間“H”になる。そこで、G,R,Bの順で時分割でそれぞれに水平方向の画素数分同時に充電電流が電流切換回路11g,11r,11b,…から画素対応にそれぞれ発生してピクセル回路4G1,4R1,4B1…のそれぞれのコンデンサCに駆動電流値が電圧値として記憶される。次に、表示期間Dに入り、走査対象となっているロー側のスイッチ回路6aがONになり、図2(d)に示すように、水平1ライン分のR,G,BのOEL素子4aの発光駆動が行われ、各ピクセル回路4G1,4R1,4B1,4G2,4R2,4B2,…の水平1ライン分のG,R,BのOEL素子4aが同時に発光する。なお、書込期間Tの手前には、ロー側走査のライン切換期間(斜線部分)がある。
FIG. 2 is an explanatory diagram of R, G, and B drive timings in the R, G, and B current switching output circuit.
The switching control signals Sg, Sr, and Sb become "H" during the writing period T to the capacitor C in the order of G, R, and B at the timings shown in FIGS. 2A, 2B, and 2C. Become. .., G, R, and B, the charge switching currents are simultaneously generated by the number of pixels in the horizontal direction in a time-division manner from the
このように、水平走査1ライン分のR,G,Bの水平方向1ライン部の各コンデンサCに駆動電流値が時分割で記憶されることにより、ピクセル回路4は、R,G,Bごとに設けられる駆動電流値の書込み期間Tと発光期間Dと切り離されるので高速に駆動電流値をコンデンサCに記憶することができる。なお、ここでは、G,R,Bの各駆動電流値の書込期間はT/3であるが、G,R,Bのこれら期間は等しくなくてもよい。
この実施例は、このように駆動電流値の書込みについて時分割書込み制御をすることで、具体的には、表示画素対応にR,G,Bに対してピクセル回路の電流駆動回路を時分割で切換え動作させることにより電流駆動回路を実質的に1/3に低減することができ、電流駆動回路の有機ELパネルに対するドライバの実装面積を低減できる。
In this manner, the drive current value is stored in each capacitor C in one horizontal line portion of R, G, and B for one horizontal scan in a time-division manner, so that the
In this embodiment, the time-division writing control is performed on the writing of the driving current value in this manner. Specifically, the current driving circuit of the pixel circuit for R, G, and B corresponding to the display pixel is time-divisionally controlled. By performing the switching operation, the current drive circuit can be substantially reduced to 1/3, and the mounting area of the driver for the organic EL panel of the current drive circuit can be reduced.
なお、この発明は、ピクセル回路のR,G,Bの各コンデンサCに駆動電流値を時分割で記憶する場合に、水平1ライン分同時ではなく、R,G,Bの表示画素単位で3個のピクセル回路ごとに順次駆動電流値を書込み、電圧値として記憶してR,G,Bの画素を同時に発光するようにしてもよい。このような場合でもこの発明は、表示画素単位でR,G,Bの書込みを順次連続的に行うことができるので、R,G,Bの発光期間を画素単位でまとめて長くすることができる。また、R,G,Bの駆動電流値の書込みを連続してできるので、R,G,Bそれぞれ個別に書込期間を設ける場合よりも書込み期間が短くなりかつ高速になる。これによっても、発光期間を長くできる。
さらに、実施例は、水平走査1ライン分のR,G,Bの各コンデンサCに駆動電流値を時分割で記憶しているが、この発明は、R,G,Bの各1画面分のピクセル回路のコンデンサCに駆動電流値を順次時分割で書込んで、その後、R,G,Bの各1画面分を同時発光するような制御を行ってもよい。
図2(e)は、このような場合のn倍に書込み期間を採った駆動例である。
R,G,Bを含めた1画面分のピクセル回路の総数がn個あるとすると、n個のコンデンサCの書込とn個のOEL素子の発光とを分離する。その結果、図2(e)に示すように、書込期間Tは、n×Tとなり、発光期間Dは、n×Dとなる。
The present invention is not limited to the case where the drive current value is stored in each of the capacitors C of R, G, and B of the pixel circuit in a time-division manner. The driving current value may be sequentially written for each of the pixel circuits, stored as a voltage value, and the R, G, and B pixels may emit light simultaneously. Even in such a case, according to the present invention, the writing of R, G, and B can be performed sequentially and continuously in units of display pixels, so that the light emission periods of R, G, and B can be lengthened collectively in units of pixels. . Further, since writing of the drive current values of R, G, and B can be performed continuously, the writing period is shorter and faster than in the case where the writing periods are individually provided for R, G, and B, respectively. This also makes it possible to extend the light emission period.
Further, in the embodiment, the drive current value is stored in each of the capacitors C of R, G, and B for one horizontal scanning line in a time-sharing manner. The drive current value may be sequentially written to the capacitor C of the pixel circuit in a time-division manner, and thereafter, control may be performed such that one screen of each of R, G, and B is simultaneously emitted.
FIG. 2E shows a driving example in which the writing period is n times as large as that in such a case.
Assuming that the total number of pixel circuits for one screen including R, G, and B is n, writing of n capacitors C and light emission of n OEL elements are separated. As a result, as shown in FIG. 2E, the writing period T becomes n × T, and the light emitting period D becomes n × D.
図3は、R・G・B電流切換出力回路におけるR,G,Bの駆動電流値の書込みを水平走査の1ラインに対して2度行う駆動タイミングの例である。
この実施例は、水平方向の走査ラインを前後2分割して水平走査ラインの前半分のR,G,Bのピクセル回路のコンデンサCへの駆動電流値の書込みを書込期間Tのうちの前半で行う。そして、水平走査ラインの後半分のR,G,Bのピクセル回路のコンデンサCへの駆動電流値の書込みを書込期間Tのうちの後半で行う。そのための切換回路を示したのが図4である。
FIG. 3 shows an example of drive timing in which writing of R, G, and B drive current values in the R, G, and B current switching output circuit is performed twice for one horizontal scanning line.
In this embodiment, the horizontal scanning line is divided into two parts before and after, and the driving current value is written to the capacitors C of the R, G, and B pixel circuits in the first half of the horizontal scanning line in the first half of the writing period T. Do with. Then, writing of the drive current value to the capacitor C of the pixel circuit of R, G, B in the latter half of the horizontal scanning line is performed in the latter half of the writing period T. FIG. 4 shows a switching circuit for that purpose.
図4において、切換回路9の各切換スイッチは、各出力端子に対応して設けられていて、出力端子OG1〜OBiまでが水平1ラインの前半部分の出力端子に対応し、出力端子OGi+1〜OBnまでが水平1ラインの後半部分の出力端子に対応している。図3(e)に示すように、書込期間Tの前半で“L”となっているパルスPの期間には、図示するように、出力端子OG1〜OBiまでのスイッチがONとなっていて、出力端子OG1〜OBiが入力端子IG1〜IOBiにそれぞれ接続されている。このとき、後半部分の出力端子OGi+1〜OBnまでのスイッチはOFFとなっていて、出力端子OGi+1〜OBnは入力端子IGi+1〜IBnに接続されない。書込期間Tの後半ではパルスPが“H”となり、この期間では、スイッチのON/OFFが逆になり、出力端子OGi+1〜OBnが入力端子IGi+1〜IBnに接続され、出力端子OG1〜OBiは、入力端子IG1〜IOBiに接続されない。
In FIG. 4, each changeover switch of the
この実施例では、図4に示す切換回路9が図1に追加される。R,G,Bの出力端子OG1,OR1,OB1…と入力端子IG1,IR1,IB1…との間に、図4に示す切換回路9を設ける。切換回路9は、書込期間Tのうちの前半のタイミングで水平1ラインの前半部分のR,G,Bの各ピクセル回路のコンデンサCに水平1ラインの前半部分の各出力端子を接続し、書込期間Tのうちの後半のタイミングで水平1ラインの後半部分のR,G,Bの各ピクセル回路のコンデンサCに水平1ラインの後半部分の各出力端子を接続する。この切換回路9は、図3(e)に示す、書込期間Tの後半のタイミングで立上がるパルスPをR・G・B切換制御回路3から受けて前記の接続切換を行う。
一方、図3(a),(b),(c)に示すように、切換制御信号Sg,Sr,Sbの各信号は、それぞれが周期T/2でパルス幅T/6の“H”のパルスを書込期間Tの間に2回発生する。
その結果、駆動タイミング全体は、図3(d)に示すように、水平1ライン分のR,G,BのOEL素子4aに対する駆動電流値の書込みが行われた後に発光駆動が行われ、各ピクセル回路4G1,4R1,4B1,4G2,4R2,4B2,…の水平1ライン分のG,R,BのOEL素子4aが同時に発光する。
なお、図4では、水平走査の対象となる前半側の出力端子と後半側の出力端子の2つに分けて書込期間Tにおいて2回の書込み行っているが、水平走査の対象となる多数の出力端子全体をm分割(mは2以上の整数)して書込期間Tにおいてm回の書込みを行ってもよいことはもちろんである。
In this embodiment, the switching
On the other hand, as shown in FIGS. 3A, 3B, and 3C, the switching control signals Sg, Sr, and Sb each have a period T / 2 and a pulse width T / 6 of “H”. A pulse is generated twice during the writing period T.
As a result, as shown in FIG. 3D, the light emission drive is performed after the drive current value is written to the R, G, and B OEL elements 4a for one horizontal line, as shown in FIG. The G, R, B OEL elements 4a for one horizontal line of the pixel circuits 4G1, 4R1, 4B1, 4G2, 4R2, 4B2,.
In FIG. 4, writing is performed twice in the writing period T separately for the first half output terminal and the second half output terminal to be subjected to horizontal scanning. May be divided into m (m is an integer of 2 or more), and writing may be performed m times in the writing period T.
以上説明してきたが、実施例の電流切換回路は、Nチャネルの入力側トランジスタTr5とNチャネルのトランジスタTr7とがドレインが共通に接続されて、これらトランジスタが共に駆動電流を受けるものであるが、この発明は、このような電流切換回路に限定されるものではない。例えば、Pチャネルのトランジスタのソース同士を結合して電流切換えを行ってもよい。また、バイポーラトランジスタを用いてもよい。この発明は、トランジスタあるいはダイオードのON/OFFに応じて電流切換動作が行われるような切換回路であればよい。
また、実施例の電流切換回路11g,11r,11bは、有機ELパネル1のピクセル回路の外側に設けられているが、ピクセル回路と同様に有機ELパネル内に集積されていてもよい。
なお、実施例では、MOSFETトランジスタを主体として構成しているが、バイポーラトランジスタを主体としても構成してもよいことはもちろんである。また、実施例のNチャンネル型トランジスタ(あるいはnpn型)は、Pチャンネル型(あるいはpnp型)トランジスタに、Pチャンネル型トランジスタは、Nチャンネル(あるいはnpn型)トランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
As described above, the current switching circuit according to the embodiment has an N-channel input-side transistor Tr5 and an N-channel transistor Tr7 whose drains are connected in common and both of these transistors receive a drive current. The present invention is not limited to such a current switching circuit. For example, current switching may be performed by coupling sources of P-channel transistors. Further, a bipolar transistor may be used. The present invention may be any switching circuit that performs a current switching operation according to ON / OFF of a transistor or a diode.
Further, the
In the embodiment, the MOSFET transistor is mainly used, but it is needless to say that a bipolar transistor may be mainly used. Further, the N-channel transistor (or npn type) of the embodiment can be replaced with a P-channel (or pnp) transistor, and the P-channel transistor can be replaced with an N-channel (or npn) transistor. In this case, the power supply voltage becomes negative, and the transistor provided upstream is provided downstream.
1…有機ELパネル、
2…データ電極ドライバ、3…R・G・B切換制御回路、
4,4G1,4R1,4B1…ピクセル回路、
4a…有機EL素子、4b…インバータ、
5…コントロール回路、
6…ロー側走査回路、
7…MPU、9…切換回路、
10,10a-1…R・G・B電流駆動回路、
11…R・G・B電流切換出力回路、
11g,11r,11b…電流切換出力回路、
12…駆動電流生成回路、
12a…D/A変換回路、
12b…基準電流発生回路、
12c…表示データレジスタ、
12d…データ選択回路、
C…コンデンサ、
Tr1〜Tr7…トランジスタ。
1: Organic EL panel,
2 ... data electrode driver, 3 ... RGB switching control circuit,
4,4G1,4R1,4B1 ... pixel circuit,
4a: organic EL element, 4b: inverter,
5 ... Control circuit,
6. Low side scanning circuit,
7 MPU, 9 switching circuit,
10, 10a-1 ... RGB current drive circuit,
11 ... RGB output switching circuit
11g, 11r, 11b ... current switching output circuit,
12 ... Drive current generation circuit,
12a ... D / A conversion circuit,
12b: Reference current generating circuit,
12c: display data register,
12d: data selection circuit,
C… Capacitor,
Tr1 to Tr7: transistors.
Claims (15)
RGB切換信号を受けて前記R,G,Bのそれぞれに対応する駆動電流を所定の順序で発生する駆動電流発生回路と、
第1、第2,第3の出力端子を有し前記駆動電流と前記RGB切換信号とを受けて前記RGB切換信号に応じて前記所定の順序で前記第1、第2,第3の出力端子の1つを選択し、前記駆動電流に応じて前記R,G,Bのそれぞれの前記ピクセル回路の前記コンデンサを充電するための電流を発生して前記出力端子に出力する電流切換回路とを備えるアクティブマトリックス型有機ELパネルの駆動回路。 A pixel circuit including an organic EL element, a capacitor storing a voltage value corresponding to a current value of a drive current of the organic EL element, and a transistor for outputting the drive current to the organic EL element according to the voltage value is provided. In an active matrix type organic EL panel driving circuit for driving an active matrix type organic EL panel provided corresponding to each of R, G, B display colors,
A drive current generating circuit that receives a RGB switching signal and generates a drive current corresponding to each of the R, G, and B in a predetermined order;
The first, second, and third output terminals having first, second, and third output terminals and receiving the drive current and the RGB switching signal in the predetermined order in response to the RGB switching signal. And a current switching circuit for generating a current for charging the capacitors of the R, G, and B pixel circuits in accordance with the drive current and outputting the current to the output terminal. Drive circuit for active matrix type organic EL panel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003289739A JP3817533B2 (en) | 2002-08-13 | 2003-08-08 | Active matrix organic EL panel drive circuit and organic EL display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002235518 | 2002-08-13 | ||
JP2003289739A JP3817533B2 (en) | 2002-08-13 | 2003-08-08 | Active matrix organic EL panel drive circuit and organic EL display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004094232A true JP2004094232A (en) | 2004-03-25 |
JP3817533B2 JP3817533B2 (en) | 2006-09-06 |
Family
ID=32072394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003289739A Expired - Fee Related JP3817533B2 (en) | 2002-08-13 | 2003-08-08 | Active matrix organic EL panel drive circuit and organic EL display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3817533B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006057187A1 (en) * | 2004-11-24 | 2006-06-01 | Rohm Co., Ltd | Reference current generating circuit, organic el drive circuit and organic el display employing it |
JP2007263989A (en) * | 2005-03-01 | 2007-10-11 | Toshiba Matsushita Display Technology Co Ltd | Display device using self-luminous element and driving method of the same |
-
2003
- 2003-08-08 JP JP2003289739A patent/JP3817533B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006057187A1 (en) * | 2004-11-24 | 2006-06-01 | Rohm Co., Ltd | Reference current generating circuit, organic el drive circuit and organic el display employing it |
KR100865180B1 (en) * | 2004-11-24 | 2008-10-23 | 로무 가부시키가이샤 | Reference current generating circuit, organic el drive circuit and organic el display employing it |
JP2007263989A (en) * | 2005-03-01 | 2007-10-11 | Toshiba Matsushita Display Technology Co Ltd | Display device using self-luminous element and driving method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP3817533B2 (en) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3637911B2 (en) | Electronic device, electronic apparatus, and driving method of electronic device | |
KR100658132B1 (en) | Electronic device, driving method of electronic device and electronic equipment | |
JP3918770B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP4891153B2 (en) | Organic electroluminescent display device and driving method of organic electroluminescent display device using the same | |
US7839361B2 (en) | Method of driving organic light emitting display | |
KR100656245B1 (en) | Current generation supply circuit and display device | |
EP2499633A1 (en) | Efficient programming and fast calibration schemes for light-emitting displays and stable current source/sinks for the same | |
US9142161B2 (en) | Display apparatus and a method for driving the same | |
KR100522080B1 (en) | Active matrix type organic el panel drive circuit and organic el display device | |
US20070063934A1 (en) | Drive apparatus and drive method for light emitting display panel | |
JP3749992B2 (en) | Active matrix organic EL panel drive circuit and organic EL display device | |
US20050068273A1 (en) | Drive device and drive method of a self light emitting display panel | |
KR100809187B1 (en) | Organic el drive circuit and organic el display using same | |
JP3817533B2 (en) | Active matrix organic EL panel drive circuit and organic EL display device | |
KR20040012594A (en) | Active matrix type organic el panel drive circuit and organic el display device | |
US20040233142A1 (en) | Display device | |
JP4337327B2 (en) | Display and electronic equipment | |
JP5064696B2 (en) | Display panel drive device | |
JP2005301176A (en) | Display device | |
JP4707011B2 (en) | Electro-optical device and driving method thereof | |
KR20210043047A (en) | Display device | |
JPWO2005057543A1 (en) | Organic EL drive circuit and organic EL display device | |
JP4608229B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
JP2012163632A (en) | Display device and its driving method | |
JP2008299343A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050930 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060407 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3817533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |