JP2004087754A - Forming method of ferroelectric film and ferroelectric memory - Google Patents

Forming method of ferroelectric film and ferroelectric memory Download PDF

Info

Publication number
JP2004087754A
JP2004087754A JP2002246242A JP2002246242A JP2004087754A JP 2004087754 A JP2004087754 A JP 2004087754A JP 2002246242 A JP2002246242 A JP 2002246242A JP 2002246242 A JP2002246242 A JP 2002246242A JP 2004087754 A JP2004087754 A JP 2004087754A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
ferroelectric film
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002246242A
Other languages
Japanese (ja)
Inventor
Kenji Maruyama
丸山 研二
Masao Kondo
近藤 正雄
Katsuharu Hida
肥田 勝春
Shigeyoshi Umemiya
梅宮 茂良
Hiroyuki Hyodo
兵藤 浩之
Masaki Kurasawa
倉澤 正樹
Osatake Matsuura
松浦 修武
Takashi Eshita
恵下 隆
Yoshimasa Horii
堀井 義正
Naoya Sajita
佐次田 直也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002246242A priority Critical patent/JP2004087754A/en
Publication of JP2004087754A publication Critical patent/JP2004087754A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a ferroelectric film for stably forming the ferroelectric film having a large amount of polarized charge. <P>SOLUTION: A wafer 20 is fixed to a supporting table main body 40 with a curved upper surface by a clamp 41. Next, the wafer is inserted into an MOCVD (metal organic chemical vapor deposition) device to form the ferrodielectric film on the wafer 20. Subsequently, the wafer is left until reaching a temperature not higher than the curie temperature of the ferroelectric film and, thereafter, the clamp 41 is removed and the configuration of the wafer 20 is returned to the initial state of the same. According to this method, a compressive force is applied on the ferroelectric film whereby the amount of polarized charge of the ferroelectric film is increased by the piezo-electric effect. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、自発分極現象を示す強誘電体膜の形成方法、及びデータを保持するキャパシタに強誘電体膜を用いた強誘電体メモリに関する。
【0002】
【従来の技術】
半導体メモリには電源がオフになるとデータが消失するものと、電源がオフになってもデータが消失しないものとがある。前者を揮発性メモリと呼び、後者を不揮発性メモリと呼んでいる。
【0003】
ICカードやスマートカードには、不揮発性メモリを内蔵したシステムLSIが使用されている。近年、この種のシステムLSIに、不揮発性メモリとして強誘電体キャパシタを有する強誘電体メモリ(FeRAM:Ferroelectric randomaccess memory)が使用されるようになった。強誘電体メモリは、書換え速度が数10nsと高速であり、読み出し/書き込み電圧が低く、1×1010〜1×1012回の書換えが可能という利点を有している。
【0004】
強誘電体メモリのデータ保持部に使用される強誘電体キャパシタは、一対の電極間にPZT(PbZrx Ti1−x 3 )、PLZT(Pby La1−y Zrx Ti1−x 3 )、又はSBT(SrBi2 Ta2 9 )等の強誘電体材料からなる薄膜を挟んで構成されている。強誘電体薄膜は、電界を印加していない状態でも分極状態を維持する自発分極現象を示し、電界を印加すると電界の方向に応じて分極方向が変化する。強誘電体メモリでは、分極方向が相互に異なる2つの分極状態を“1”と“0”とに対応付けてデータを記憶する。PZTを用いた強誘電体キャパシタの極性反転動作については、例えばSEIKE et al.:JOURNAL OF APPLIED PHYSICS VOL.88,No.9 2000.15.sep. pp3445−3447に記載されている。
【0005】
【発明が解決しようとする課題】
ところで、ICカードやスマートカードはマネー情報や個人情報を取り扱うシステムに使用されることも多いため、高い信頼性を長期間にわたって維持することが要求される。例えば、10年以上の耐用年数を実現するためには、強誘電体膜の分極電荷量が30μC/cm2 以上、より好ましくは35μC/cm2 以上であることが必要とされている。
【0006】
従来、強誘電体膜は、一般的にスパッタ法又はMOCVD法により成膜されている。しかしながら、従来方法により製造された強誘電体キャパシタでは、強誘電体膜の分極電荷量が20〜25μC/cm2 のものが大半を占め、30μC/cm2 以上のキャパシタの割合は20〜30%程度である。このため、分極電荷量が大きな強誘電体膜を安定して形成できる強誘電体膜の形成方法が要望されている。
【0007】
以上から、本発明の目的は、分極電荷量が大きな強誘電体膜を安定して形成できる強誘電体膜の形成方法を提供することである。
【0008】
また、本発明の他の目的は、長期間にわたって高い信頼性を維持することができる強誘電体メモリを提供することである。
【0009】
【課題を解決するための手段】
上記した課題は、基板を弾性変形の範囲内で湾曲させる第1の工程と、湾曲した前記基板の上に強誘電体膜を形成する第2の工程と、前記基板を元の形状に戻す第3の工程とをこの順番で実施することを特徴とする強誘電体膜の形成方法により解決する。
【0010】
また、上記した課題は、半導体基板と、前記半導体基板に形成されたトランジスタと、前記半導体基板上に形成されて前記トランジスタを被覆する第1の層間絶縁膜と、前記第1の層間絶縁膜上に下部電極、強誘電体膜及び上部電極を積層して形成され、前記下部電極及び前記上部電極のうちの一方が前記トランジスタに電気的に接続された強誘電体キャパシタと、前記第1の層間絶縁膜上に形成されて前記強誘電体キャパシタを覆う第2の層間絶縁膜とを有し、前記強誘電体膜には圧縮応力又は引張応力が加えられていることを特徴とする強誘電体メモリにより解決する。
【0011】
強誘電体結晶材料に圧縮応力が加わると、ピエゾ効果によって分極電荷量が増大することが知られている。本発明はこの現象を利用して、分極電荷量が大きな強誘電体膜を形成する。
【0012】
すなわち、本発明では、弾性変形の範囲内の応力を加えて基板を変形させ、その状態で基板上に強誘電体膜を成膜した後、基板に加えた応力を解放して元の形状に戻す。この方法によれば、成膜直後の強誘電体膜には応力がかからないが、基板が元の形状に戻ることにより強誘電体膜には応力が加えられた状態になる。これにより、分極電荷量が大きな強誘電体膜が得られる。
【0013】
基板を凸状に湾曲させて基板上に強誘電体膜を形成すると、基板の形状が平坦に戻ったときには強誘電体膜に圧縮応力が加えられる。このように、強誘電体膜に圧縮応力が加えられた状態では、強誘電体膜の分極電荷量は応力が加えられていないときに比べて大きく増加する。逆に、基板を凹状に湾曲させて基板上に強誘電体膜を形成すると、基板の形状が平坦に戻ったときには強誘電体膜に引張応力が加えられる。この場合も、強誘電体膜の分極電荷量は応力が加えられていないときに比べて増加する。但し、分極電荷量の増加の割合は、圧縮応力を加えた場合に比べて少ない。従って、強誘電体膜に圧縮応力が加えられるように、ウェハを変形することが好ましい。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について、更に詳細に説明する。以下の説明において、「圧縮応力」とは強誘電体薄膜を圧縮する応力であり、「引張応力」とは強誘電体薄膜を引張る応力である。
【0015】
本願発明者等は、表面上にPZT膜(強誘電体膜)を成膜したウェハを劈開して試験片とし、この試験片に弾性変形の範囲内の応力(引張応力又は圧縮応力)を加えて強誘電体膜の分極電荷量2Prを測定した。図1は、その結果を示す図である。但し、最初に応力なしの状態で分極電荷量を測定し、その後、引張応力を加えたときの分極電荷量、応力を開放したとき(応力なし)の分極電荷量、圧縮応力を加えたときの分極電荷量、及び応力を開放したとき(応力なし)の分極電荷量を順番に測定している。
【0016】
PZT膜への引張応力の印加は、図2(a)に示すように試験片10の中央部の下に板11をおき、試験片10の両端を接着テープ12でテーブルに固定することによって行った。その後、試験片10の中央部にプローブ13を接触させて、PZT膜の分極電荷量を測定した。また、PZT膜への圧縮応力の印加は、図2(b)に示すように試験片10の両端部の下に板11をおき、試験片10の中央部近傍を接着テープ12でテーブルに固定することによって行った。その後、試験片10の中央部にプローブ13を接触させて、PZT膜の分極電荷量を測定した。
【0017】
図1に示すように、最初に応力なしの状態で測定した強誘電体膜の分極電荷量2Prは31μC/cm2 であったが、引張応力を加えた状態で測定した分極電荷量2Prは32.5μC/cm2 に増大した。一旦応力を開放した後に今度は強誘電体膜に圧縮応力を加えると、分極電荷量2Prは35μC/cm2 まで増大した。
【0018】
図3は、PZT強誘電体膜を成膜したウェハを劈開して試験片とし、弾性変形の範囲内の応力を加えて試験片を曲げた後、応力を開放した状態で強誘電体膜の分極電荷量2Prの測定を行った結果を示す図である。すなわち、最初に応力なしの状態で強誘電体膜の分極電荷量を測定し、その後、引張応力を50回加えた後に応力を開放して分極電荷量を測定し、更に圧縮応力を50回加えた後に応力を開放した状態で分極電荷量を測定した。但し、引張応力の印加は、図4(a)に示すようにPZT膜を形成した面を上にして、平坦な状態から図4(b)に示すように試験片10の両端部に下向きの応力を加えることにより行った。また、圧縮応力の印加は、図4(a)に示すようにPZT膜を形成した面を上にして、平坦な状態から図4(c)に示すように試験片10の両端部に上向きの応力を加えることにより行った。
【0019】
図3からわかるように、応力が加えられていない強誘電体膜の分極電荷量2Prは33.5μC/cm2 であったが、圧縮応力を加えた後の分極電荷量2Prは38μC/cm2 と大きな値を示した。
【0020】
このように、強誘電体膜に応力を加えると分極電荷量が増大することが確認された。そこで、本発明においては、基板を変形させた状態で強誘電体膜を形成し、その後基板を平坦な状態に戻す。これにより、強誘電体膜に応力がかかり、分極電荷量が増大する。
【0021】
分極電荷量の増大がピエゾ効果によるものとすると、強誘電体膜に圧縮応力がかかるように基板を曲げてから強誘電体膜を形成することが必要となる。しかし、図1からわかるように、強誘電体膜に引張応力を加えたときにも分極電荷量は増大する。これは、強誘電体膜に引張応力を加えても、膜中に圧縮応力がかかる部分が存在するためと考えられる。従って、引張応力がかかるように基板を曲げてから強誘電体膜を形成してもよい。
【0022】
(MOCVD装置)
図5は強誘電体膜(PZT)の成膜に使用するMOCVD装置の構成を示す模式図である。
【0023】
原料タンク21aにはPb系液体原料が貯蔵され、原料タンク21bにはZr系液体原料が貯蔵され、原料タンク21cにはTi系液体原料が貯蔵され、原料タンク21dにはTHF溶媒が貯蔵されている。これらの原料タンク21a〜21dから出た配管22a〜22dは配管24に合流している。配管22aの途中にはマスフローコントローラ23aが設けられ、配管22bの途中にはマスフローコントローラ23bが設けられ、配管22cの途中にはマスフローコントローラ23cが設けられ、配管22dの途中にはマスフローコントローラ23dが設けられて、それぞれの液体原料の流量を調整できるようになっている。
【0024】
配管24にはキャリアガスとして例えばN2 が供給される。このキャリアガスにより、液体原料は気化器25に移送される。気化器25には、内部空間を加熱するヒータ(図示せず)と、配管24を通って送られてきた液体原料を内部空間に噴射するノズル(図示せず)とが設けられている。液体原料は、この気化器25内でガス化されて原料ガスとなる。
【0025】
気化器25から出た配管26は途中で分岐しており、分岐した一方の配管26aはバルブ27aを介してMOCVD装置30に接続されている。また、分岐した他方の配管26bはバルブ27bを介して排気装置28に接続されている。
【0026】
MOCVD装置30は、ガス混合室31、シャワーヘッド32及び反応室33により構成されている。ガス混合室31では、配管26aを介して送られてくる原料ガスと、配管29を介して送られてくる酸化ガス(例えばO2 )とが混合される。ガス混合室31で混合されたガスは、シャワーヘッド32から反応室33内に導入される。
【0027】
反応室33内には、ウェハ(基板)を支持する支持台34と、支持台34ごとウェハを加熱するプレート35とが設けられている。反応室33内に導入されたガスは加熱されたウェハの表面で化学反応して、ウェハの上に強誘電体膜が成膜される。
【0028】
反応室33から排気されたガスは、配管29を通って排気装置28に移送される。そして、この排気装置28で分解等の処理がなされた後に排気される。
【0029】
(支持台)
図6(a),(b)は、支持台34の一例を示す図である。図6(a)に示すように、支持台34は、凸状(円筒状)に湾曲した上面を有する支持台本体40と、2個のクランプ41とにより構成されている。ウェハ20を支持台本体40の上におき、クランプ41によりウェハ20の縁部を押さえて、図6(b)に示すように、ウェハ20を湾曲した状態で支持台本体40の上に固定する。
【0030】
支持台本体40及びクランプ41は、いずれもSiC又はpBN(Pyrolytic Boron Nitride :パイロリティックボロンナイトライド)をコーティングしたグラファイト、又はAlN等の耐酸化性の強い材料で形成されており、例えば400〜700℃の温度の酸化性雰囲気に晒されても、酸化や腐食が防止される。
【0031】
(強誘電体膜の形成方法)
本実施の形態では、支持台34にウェハ20を湾曲した状態で固定し、支持台34を反応室33内のプレート35の上におく。そして、ウェハ20を550〜650℃に加熱し、反応室33内にPb、Zr及びTiの有機金属原料のガスと酸化ガスとを導入する。これにより、ウェハ20の上にPZTが堆積して、PZT膜が形成される。PZT膜が所望の厚さに形成された後、原料ガス及び酸化ガスの供給を停止する。
【0032】
次いで、支持台34を反応室33から取り出して強誘電体材料(PZT)のキュリー温度以下になるまで放置し、その後クランプ41を外してウェハ20を元の平坦な形状に戻す。強誘電体材料のキュリー温度よりも高い温度のときにクランプ41を外してウェハ20を平坦な形状に戻すと、強誘電体膜に応力を加える効果が失われる。強誘電体材料のキュリー温度は組成によっても異なるが一般的には280〜300℃程度であるので、100℃以下の温度になってからクランプ41を外すことが好ましい。
【0033】
なお、強誘電体膜を形成した後に、強誘電体膜のキュリー温度よりも高い温度となる工程があるときは、それらの工程を終了した後に支持台34からウェハ20を取り外すことが好ましい。
【0034】
このようにして形成した強誘電体膜は、強誘電体膜を構成する強誘電体結晶に圧縮応力が加わり、その結果分極電荷量が増大する。これにより、分極電荷量が30μC/cm2 又は35μC/cm2 以上の強誘電体膜を安定して形成することができ、ひいては強誘電体メモリの信頼性を高めることができる。
【0035】
また、本実施の形態の強誘電体膜の形成方法は、ウェハを湾曲させた状態で治具(支持台)に固定すること以外は従来と同様であるので、治具以外の設備を更新する必要がなく、安価に実施することができる。
【0036】
なお、上記実施の形態では強誘電体膜がPZT膜の場合について説明したが、本発明はその他のPb(鉛),Zr(ジルコニウム),Ti(チタン)を主成分とする強誘電体膜、Sr(ストロンチウム),Bi(ビスマス),Ta(タンタル)を主成分とする強誘電体膜、及びBi,La(ランタン),Taを主成分とする強誘電体膜の形成にも適用することができる。Pb,Zr,Tiを主成分とする強誘電体には、例えばPb(Zr,Ti)0.3 、(Pb,La)(Zr,Ti)0.3 、(Pb,La,Ca)(Zr,Ti)0.3 、(Pb,La,Sr)(Zr,Ti)0.3 及び(Pb,La,Ca,Sr)(Zr,Ti)0.3 がある。また、Sr,Bi,Taを主成分とする強誘電体には、例えばSrBi2 Ta2 9 がある。更に、Bi,La,Taを主成分とする強誘電体には、例えば(Bi,La)4 Ti3 12がある。
【0037】
また、本実施の形態ではウェハ20を円筒状に湾曲させるものとしたが、球面状や円錐面状に湾曲させてもよい。また、本実施の形態ではクランプ41を有する支持台34によりウェハ20を湾曲させた状態で固定するものとしたが、静電力によりウェハ20を支持台の湾曲面上に固定してよい。
【0038】
更に、本実施の形態では、ウェハ20を支持台34に固定して加熱用のプレート35の上におくものとしたが、上面が凸状のサセプタを使用して、サセプタの上にウェハを固定するようにしてもよい。
【0039】
(FeRAM)
図7は、FeRAMの一例を示す断面図である。半導体基板50には、素子領域を分離する素子分離絶縁膜51が形成されている。各素子領域には、メモリセルを構成するトランジスタ52が形成されている。そして、半導体基板50の上には、トランジスタ52を覆う第1の層間絶縁膜53が形成されている。この層間絶縁膜53は、SiO2 又はSiN等の絶縁物により構成されている。
【0040】
層間絶縁膜53の上には、下部電極54、強誘電体膜55及び上部電極56を積層してなる強誘電体キャパシタが形成されている。この強誘電体キャパシタは、第1の層間絶縁膜53の上に形成された第2の層間絶縁膜57により覆われている。
【0041】
層間絶縁膜57の上には、配線59a,59b,59cが形成されている。この例では、配線59a,59bは絶縁膜53,57に埋め込まれたビアコンタクト58a,58bを介してトランジスタ52の不純物拡散層に電気的に接続されている。また、配線59bは絶縁膜57に形成されたコンタクトホールを介して強誘電体キャパシタの上部電極56にも電気的に接続され、配線59cは絶縁膜57に埋め込まれたビアコンタクト58cを介して強誘電体キャパシタの下部電極54に電気的に接続されている。
【0042】
下部電極54及び上部電極56は、例えば、Pt(白金)、Ir(イリジウム)及びRu(ルテニウム)のいずれか1種の貴金属、又はPt、Ir、Ru、Sr(ストロンチウム)及びCo(コバルト)のいずれか1種の導電性貴金属酸化物を主成分として形成されている。
【0043】
また、強誘電体膜55はPZT,PLZT又はSBT等の誘電体材料により形成され、図5に示すMOCVD装置を使用して、ウェハを湾曲した状態で成膜される。
【0044】
層間絶縁膜57は、例えばSiO2 、TEOS(Tetraethyl orthosilicate Tetraethoxysilane:Si(OC2 5 4 )、SiN、FSG(Flonrite dopedSilicate Glass :フッ素添加シリケートガラス)、HSG(日立化成の商品名)、SiLK(有機高分子の一種でダウケミカルの商品名)、BCB(有機高分子の一種でダウケミカルの商品名)、NCS(Nano Cavity Silicon :ナノキャビティシリカ)を主成分とする絶縁物により形成されている。
【0045】
FeRAMでは、1つのメモリセルに対し1つの強誘電体キャパシタが形成される。この場合、同一チップ内の複数の強誘電体膜に対し、圧縮方向(又は引張方向)が均一でないとすると、強誘電体キャパシタの特性にばらつきが発生することが考えられる。従って、同一ウェハ内又は同一チップ内の強誘電体膜の向きを一方向に揃えることが好ましい、例えば、図8に示すように、圧縮方向がX方向の場合、ウェハ20上に形成される各強誘電体キャパシタの強誘電体膜45の短辺又は長辺の方向を、X方向に一致させればよい。
【0046】
これにより、強誘電体膜の分極電荷量が大きく且つ均一であり、長期間にわたり高い信頼性を維持できる強誘電体メモリを得ることができる。
【0047】
(その他の実施の形態)
上述した実施の形態では支持台本体とクランプとによりウェハを湾曲した状態にしているが、ウェハの湾曲方法はこれに限定されるものではない。例えば、図9に示すように、熱酸化法又はCVD法によりウェハ60の裏面側にSiO2 膜61を形成することにより、ウェハ60を凸状に湾曲させることができる。厚さが0.3mm、直径が6〜8インチのウェハの場合、ウェハ60の裏面側に厚さが100nm〜1μmのSiO2 膜61を形成すると、ウェハ60を凸状に湾曲させることができる。
【0048】
このようにしてウェハ60を湾曲させた状態で、ウェハ60の上に強誘電体膜を形成する。その後、フッ酸によりSiO2 膜61を除去すると、ウェハ60は元の平坦な形状に戻り、強誘電体膜には圧縮応力が加えられる。これにより、分極電荷量の大きな強誘電体膜を得ることができる。
【0049】
また、上述した実施の形態ではMOCVD法により強誘電体膜を形成するものとしたが、本発明において強誘電体膜の形成方法はこれに限定されるものではなく、30〜200nmの強誘電体薄膜を再現性良く形成される方法であればよい。このような方法には、CVD法(MOCVD法を含む)、スパッタ法及びゾル−ゲル法などがある。
【0050】
(付記1)基板を弾性変形の範囲内で湾曲させる第1の工程と、湾曲した前記基板の上に強誘電体膜を形成する第2の工程と、前記基板を元の形状に戻す第3の工程とをこの順番で実施することを特徴とする強誘電体膜の形成方法。
【0051】
(付記2)前記第2の工程では、前記強誘電体膜をMOCVD法により形成することを特徴とする付記1に記載の強誘電体膜の形成方法。
【0052】
(付記3)前記第1の工程では、前記基板を凸状に湾曲させることを特徴とする付記1に記載の強誘電体膜の形成方法。
【0053】
(付記4)前記第1の工程では、前記基板を凹状に湾曲させることを特徴とする付記1に記載の強誘電体膜の形成方法。
【0054】
(付記5)前記第3の工程は、前記基板の温度が前記強誘電体膜のキュリー温度以下になってから実施することを特徴とする付記1に記載の強誘電体膜の形成方法。
【0055】
(付記6)前記第2の工程で形成する前記強誘電体膜は、Pb、Zr及びTiを主成分として含むことを特徴とする付記1に記載の強誘電体膜の形成方法。
【0056】
(付記7)前記第2の工程で形成する前記強誘電体膜は、Sr,Bi及びTaを主成分として含むことを特徴とする付記1に記載の強誘電体膜の形成方法。
【0057】
(付記8)前記第2の工程で形成する前記強誘電体膜は、Bi、La及びTaを主成分として含むことを特徴とする付記1に記載の強誘電体膜の形成方法。
【0058】
(付記9)前記第1の工程では、湾曲した面を有する治具の湾曲面に前記基板を固定することを特徴とする付記1に記載の強誘電体膜の形成方法。
【0059】
(付記10)前記基板がシリコン基板であり、前記第1の工程では前記シリコン基板の裏面側に酸化膜を形成することを特徴とする付記1に記載の強誘電体膜の形成方法。
【0060】
(付記11)半導体基板と、前記半導体基板に形成されたトランジスタと、前記半導体基板上に形成されて前記トランジスタを被覆する第1の層間絶縁膜と、前記第1の層間絶縁膜上に下部電極、強誘電体膜及び上部電極を積層して形成され、前記下部電極及び前記上部電極のうちの一方が前記トランジスタに電気的に接続された強誘電体キャパシタと、前記第1の層間絶縁膜上に形成されて前記強誘電体キャパシタを覆う第2の層間絶縁膜とを有し、前記強誘電体膜には圧縮応力又は引張応力が加えられていることを特徴とする強誘電体メモリ。
【0061】
(付記12)前記強誘電体膜に加えられた圧縮応力又は引張応力の方向が、前記基板上の全ての強誘電体膜で同一であることを特徴とする付記11に記載の強誘電体メモリ。
【0062】
(付記13)前記下部電極及び前記上部電極の少なくとも一方が、Pt、Ir及びRuからなる群から選択された1種の貴金属を主成分として形成されていることを特徴とする付記11に記載の強誘電体メモリ。
【0063】
(付記14)前記下部電極及び前記上部電極の少なくとも一方が、Pt、Ir、Ru、Sr及びCoからなる群から選択された1種の金属の酸化物を主成分として形成されていることを特徴とする付記11に記載の強誘電体メモリ。
【0064】
(付記15)前記強誘電体膜が、Pb、Zr及びTiを主成分として形成されていることを特徴とする付記11に記載の強誘電体メモリ。
【0065】
(付記16)前記強誘電体膜が、Sr,Bi及びTaを主成分として形成されていることを特徴とする付記11に記載の強誘電体メモリ。
【0066】
(付記17)前記強誘電体膜が、Bi、La及びTaを主成分として形成されていることを特徴とする付記11に記載の強誘電体メモリ。
【0067】
(付記18)前記第2の層間絶縁膜が、SiO2 、TEOS、SiN、FSG、HSG、SiLK、BCB及びNCSからなる群から選択された1種の絶縁物を主成分として形成されていることを特徴とする付記11に記載の強誘電体メモリ。
【0068】
【発明の効果】
以上説明したように、本発明の強誘電体膜の形成方法によれば、基板を湾曲させた状態で強誘電体膜を形成し、その後基板を元の形状に戻すので、強誘電体膜には圧縮応力又は引張応力が加えられ、その結果強誘電体膜の分極電荷量が増大する。これにより、分極電荷量が大きな強誘電体膜を安定して形成することができ、長期間にわたって高い信頼性を維持できる強誘電体メモリを得ることができる。
【0069】
また、本発明の強誘電体メモリによれば、強誘電体キャパシタを構成する強誘電体膜に圧縮応力又は引張応力が加えられているので、強誘電体膜の分極電荷量が大きい。これにより、長期間にわたって高い信頼性を維持することができるので、マネー情報や個人情報を取り扱うICカードやスマートカードに適用することができる。
【図面の簡単な説明】
【図1】図1は、表面上にPZT膜を成膜したウェハを劈開して試験片とし、この試験片に弾性変形の範囲内の応力を加えて強誘電体膜の分極電荷量2Prを測定した結果を示す図である。
【図2】図2(a),(b)は、PZT膜への圧縮応力及び引張応力の印加方法を示す図である。
【図3】図3は、PZT強誘電体膜を成膜したウェハを劈開して試験片とし、弾性変形の範囲内の応力を加えて試験片を曲げた後、応力を開放した状態で強誘電体膜の分極電荷量2Prの測定を行った結果を示す図である。
【図4】図4(a)〜(c)は、PZT膜への圧縮応力及び引張応力の印加方法を示す図である。
【図5】図5は、強誘電体膜の成膜に使用するMOCVD装置の構成を示す模式図である。
【図6】図6(a),(b)は、支持台の一例を示す図である。
【図7】図7は、FeRAMの一例を示す断面図である。
【図8】図8は、ウェハ上に形成された複数の各強誘電体キャパシタの強誘電体膜の短辺又は長辺の方向を、強誘電体膜の圧縮方向に一致させた例を示す図である。
【図9】図9は、ウェハの裏面側に酸化膜を形成することによりウェハを湾曲させた例を示す断面図である。
【符号の説明】
10…試験片、
12…接着テープ、
13…プローブ、
20…ウェハ、
21a〜21d…原料タンク、
23a〜23d…マスフローコントローラ、
25…気化器、
28…排気装置、
30…MOCVD装置、
31…ガス混合室、
32…シャワーヘッド、
33…反応室、
34…支持台、
40…支持台本体、
41…クランプ、
50…半導体基板、
51…素子分離絶縁膜、
52…トランジスタ、
53,57…層間絶縁膜、
54…下部電極、
55…強誘電体膜、
56…上部電極、
58a〜58c…ビアコンタクト、
59a59c…配線。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of forming a ferroelectric film exhibiting a spontaneous polarization phenomenon, and a ferroelectric memory using a ferroelectric film as a capacitor for holding data.
[0002]
[Prior art]
Some semiconductor memories lose data when the power is turned off, and others do not lose data when the power is turned off. The former is called a volatile memory, and the latter is called a nonvolatile memory.
[0003]
A system LSI having a built-in nonvolatile memory is used for an IC card and a smart card. In recent years, a ferroelectric memory (FeRAM: Ferroelectric random access memory) having a ferroelectric capacitor has been used as a nonvolatile memory for this type of system LSI. The ferroelectric memory has a high rewriting speed of several tens of ns, low read / write voltage, and 1 × 10 10 ~ 1 × 10 12 This has the advantage that rewriting can be performed once.
[0004]
A ferroelectric capacitor used for a data holding unit of a ferroelectric memory has PZT (PbZr) between a pair of electrodes. x Ti 1-x O 3 ), PLZT (Pb y La 1-y Zr x Ti 1-x O 3 ) Or SBT (SrBi 2 Ta 2 O 9 ) Etc. are sandwiched between thin films made of a ferroelectric material. The ferroelectric thin film exhibits a spontaneous polarization phenomenon in which a polarization state is maintained even when no electric field is applied. When an electric field is applied, the polarization direction changes according to the direction of the electric field. In a ferroelectric memory, data is stored by associating two polarization states having different polarization directions with “1” and “0”. The polarity inversion operation of a ferroelectric capacitor using PZT is described in, for example, SEIKE et al. : JOURNAL OF APPLIED PHYSICS VOL. 88, No. 9 2000.15. sep. pp. 3445-3447.
[0005]
[Problems to be solved by the invention]
By the way, since IC cards and smart cards are often used for systems handling money information and personal information, it is required to maintain high reliability for a long period of time. For example, in order to realize a service life of 10 years or more, the polarization charge amount of the ferroelectric film is 30 μC / cm. 2 Above, more preferably 35 μC / cm 2 There is a need to be more than that.
[0006]
Conventionally, a ferroelectric film is generally formed by a sputtering method or an MOCVD method. However, in a ferroelectric capacitor manufactured by the conventional method, the amount of polarization charge of the ferroelectric film is 20 to 25 μC / cm. 2 Occupy the majority, 30μC / cm 2 The ratio of the above capacitors is about 20 to 30%. Therefore, there is a demand for a method of forming a ferroelectric film capable of stably forming a ferroelectric film having a large polarization charge.
[0007]
As described above, an object of the present invention is to provide a method for forming a ferroelectric film capable of stably forming a ferroelectric film having a large amount of polarization charge.
[0008]
Another object of the present invention is to provide a ferroelectric memory capable of maintaining high reliability for a long period of time.
[0009]
[Means for Solving the Problems]
The above-described problems include a first step of bending the substrate within a range of elastic deformation, a second step of forming a ferroelectric film on the curved substrate, and a step of returning the substrate to the original shape. The third method is performed in this order, and the problem is solved by a method of forming a ferroelectric film.
[0010]
In addition, the above-mentioned problems are solved by a semiconductor substrate, a transistor formed on the semiconductor substrate, a first interlayer insulating film formed on the semiconductor substrate and covering the transistor, and a first interlayer insulating film formed on the first interlayer insulating film. A ferroelectric capacitor formed by laminating a lower electrode, a ferroelectric film, and an upper electrode, wherein one of the lower electrode and the upper electrode is electrically connected to the transistor; A second interlayer insulating film formed on the insulating film and covering the ferroelectric capacitor, wherein a compressive stress or a tensile stress is applied to the ferroelectric film. Solving with memory.
[0011]
It is known that when compressive stress is applied to a ferroelectric crystal material, the amount of polarization charge increases due to a piezo effect. The present invention utilizes this phenomenon to form a ferroelectric film having a large polarization charge.
[0012]
That is, in the present invention, the substrate is deformed by applying a stress within the range of elastic deformation, a ferroelectric film is formed on the substrate in that state, and the stress applied to the substrate is released to return to the original shape. return. According to this method, no stress is applied to the ferroelectric film immediately after film formation, but the ferroelectric film is in a state in which stress is applied by returning the substrate to its original shape. Thus, a ferroelectric film having a large amount of polarization charge is obtained.
[0013]
When a ferroelectric film is formed on a substrate by bending the substrate in a convex shape, a compressive stress is applied to the ferroelectric film when the shape of the substrate returns to flat. As described above, when a compressive stress is applied to the ferroelectric film, the amount of polarization charge of the ferroelectric film increases significantly as compared to when no stress is applied. Conversely, if a ferroelectric film is formed on a substrate by curving the substrate into a concave shape, a tensile stress is applied to the ferroelectric film when the shape of the substrate returns to flat. Also in this case, the amount of polarization charge of the ferroelectric film increases compared to when no stress is applied. However, the rate of increase in the amount of polarization charge is smaller than in the case where a compressive stress is applied. Therefore, it is preferable to deform the wafer so that a compressive stress is applied to the ferroelectric film.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in more detail. In the following description, “compressive stress” is a stress that compresses the ferroelectric thin film, and “tensile stress” is a stress that pulls the ferroelectric thin film.
[0015]
The inventors of the present application cleave a wafer having a PZT film (ferroelectric film) formed on its surface to obtain a test piece, and apply a stress (tensile stress or compressive stress) within a range of elastic deformation to the test piece. Thus, the polarization charge 2Pr of the ferroelectric film was measured. FIG. 1 shows the result. However, first, the polarization charge was measured without stress, and then the polarization charge when tensile stress was applied, the polarization charge when the stress was released (no stress), and when the compression stress was applied. The polarization charge amount and the polarization charge amount when the stress is released (no stress) are measured in order.
[0016]
The application of the tensile stress to the PZT film is performed by placing a plate 11 below the center of the test piece 10 and fixing both ends of the test piece 10 to a table with an adhesive tape 12 as shown in FIG. Was. Thereafter, the probe 13 was brought into contact with the center of the test piece 10 to measure the amount of polarization charge of the PZT film. In addition, as shown in FIG. 2B, the compressive stress is applied to the PZT film by placing a plate 11 under both ends of the test piece 10 and fixing the vicinity of the center of the test piece 10 to a table with an adhesive tape 12. Was done by doing. Thereafter, the probe 13 was brought into contact with the center of the test piece 10 to measure the amount of polarization charge of the PZT film.
[0017]
As shown in FIG. 1, the polarization charge amount 2Pr of the ferroelectric film measured without stress first is 31 μC / cm. 2 However, the polarization charge amount 2Pr measured in a state where a tensile stress was applied was 32.5 μC / cm. 2 Has increased. Once the stress is released and then a compressive stress is applied to the ferroelectric film, the polarization charge 2Pr becomes 35 μC / cm. 2 Increased.
[0018]
FIG. 3 shows a test piece obtained by cleaving a wafer on which a PZT ferroelectric film is formed, bending the test piece by applying a stress within the range of elastic deformation, and then releasing the ferroelectric film in a state where the stress is released. It is a figure which shows the result of having measured 2Pr of polarization electric charges. That is, first, the polarization charge of the ferroelectric film is measured in the state of no stress, then the stress is released after applying the tensile stress 50 times, the polarization charge is measured, and the compressive stress is further applied 50 times. After the stress was released, the polarization charge was measured. However, the tensile stress was applied by turning the surface on which the PZT film was formed as shown in FIG. 4 (a) upward, and from a flat state to both ends of the test piece 10 as shown in FIG. 4 (b). This was performed by applying stress. The compressive stress was applied from the flat state with the surface on which the PZT film was formed as shown in FIG. 4A upward to both ends of the test piece 10 as shown in FIG. 4C. This was performed by applying stress.
[0019]
As can be seen from FIG. 3, the polarization charge 2Pr of the ferroelectric film to which no stress is applied is 33.5 μC / cm. 2 However, the polarization charge amount 2Pr after applying a compressive stress was 38 μC / cm. 2 Showed a large value.
[0020]
Thus, it was confirmed that the amount of polarization charge increases when stress is applied to the ferroelectric film. Therefore, in the present invention, a ferroelectric film is formed with the substrate deformed, and then the substrate is returned to a flat state. As a result, stress is applied to the ferroelectric film, and the amount of polarization charge increases.
[0021]
Assuming that the increase in the polarization charge is due to the piezo effect, it is necessary to bend the substrate so that a compressive stress is applied to the ferroelectric film before forming the ferroelectric film. However, as can be seen from FIG. 1, the amount of polarization charge also increases when a tensile stress is applied to the ferroelectric film. This is presumably because even when a tensile stress is applied to the ferroelectric film, there is a portion to which a compressive stress is applied in the film. Therefore, the ferroelectric film may be formed after bending the substrate so that a tensile stress is applied.
[0022]
(MOCVD equipment)
FIG. 5 is a schematic diagram showing a configuration of an MOCVD apparatus used for forming a ferroelectric film (PZT).
[0023]
The raw material tank 21a stores a Pb-based liquid raw material, the raw material tank 21b stores a Zr-based liquid raw material, the raw material tank 21c stores a Ti-based liquid raw material, and the raw material tank 21d stores a THF solvent. I have. The pipes 22a to 22d coming out of the raw material tanks 21a to 21d join the pipe 24. A mass flow controller 23a is provided in the middle of the pipe 22a, a mass flow controller 23b is provided in the middle of the pipe 22b, a mass flow controller 23c is provided in the middle of the pipe 22c, and a mass flow controller 23d is provided in the middle of the pipe 22d. Thus, the flow rate of each liquid source can be adjusted.
[0024]
For example, N is used as a carrier gas in the pipe 24. 2 Is supplied. The liquid raw material is transferred to the vaporizer 25 by the carrier gas. The vaporizer 25 is provided with a heater (not shown) for heating the internal space and a nozzle (not shown) for injecting the liquid material sent through the pipe 24 into the internal space. The liquid raw material is gasified in the vaporizer 25 to become a raw material gas.
[0025]
A pipe 26 coming out of the vaporizer 25 is branched on the way, and one of the branched pipes 26a is connected to the MOCVD apparatus 30 via a valve 27a. The other branched pipe 26b is connected to an exhaust device 28 via a valve 27b.
[0026]
The MOCVD apparatus 30 includes a gas mixing chamber 31, a shower head 32, and a reaction chamber 33. In the gas mixing chamber 31, the source gas sent through the pipe 26a and the oxidizing gas (eg, O 2 ) Are mixed. The gas mixed in the gas mixing chamber 31 is introduced from the shower head 32 into the reaction chamber 33.
[0027]
In the reaction chamber 33, a support table 34 for supporting the wafer (substrate) and a plate 35 for heating the wafer together with the support table 34 are provided. The gas introduced into the reaction chamber 33 undergoes a chemical reaction on the surface of the heated wafer to form a ferroelectric film on the wafer.
[0028]
The gas exhausted from the reaction chamber 33 is transferred to the exhaust device 28 through the pipe 29. Then, after the exhaust device 28 performs processing such as decomposition, the exhaust gas is exhausted.
[0029]
(Support)
FIGS. 6A and 6B are diagrams illustrating an example of the support base 34. FIG. As shown in FIG. 6A, the support table 34 includes a support table main body 40 having a convex (cylindrical) curved upper surface, and two clamps 41. The wafer 20 is placed on the support base body 40, the edge of the wafer 20 is pressed by the clamp 41, and the wafer 20 is fixed on the support base body 40 in a curved state as shown in FIG. 6B. .
[0030]
Each of the support base body 40 and the clamp 41 is made of a material coated with SiC or pBN (Pyrolytic Boron Nitride: Pyrolytic Boron Nitride), or a material having a high oxidation resistance such as AlN. Oxidation and corrosion are prevented even when exposed to an oxidizing atmosphere at a temperature of ° C.
[0031]
(Method of forming ferroelectric film)
In the present embodiment, the wafer 20 is fixed to the support table 34 in a curved state, and the support table 34 is placed on the plate 35 in the reaction chamber 33. Then, the wafer 20 is heated to 550 to 650 ° C., and a gas of an organometallic raw material of Pb, Zr and Ti and an oxidizing gas are introduced into the reaction chamber 33. Thereby, PZT is deposited on the wafer 20, and a PZT film is formed. After the PZT film is formed to a desired thickness, the supply of the source gas and the oxidizing gas is stopped.
[0032]
Next, the support 34 is taken out of the reaction chamber 33 and left until the temperature becomes lower than the Curie temperature of the ferroelectric material (PZT). Thereafter, the clamp 41 is removed to return the wafer 20 to its original flat shape. If the clamp 41 is removed to return the wafer 20 to a flat shape at a temperature higher than the Curie temperature of the ferroelectric material, the effect of applying stress to the ferroelectric film is lost. Although the Curie temperature of the ferroelectric material varies depending on the composition, it is generally about 280 to 300 ° C., so it is preferable to remove the clamp 41 after the temperature reaches 100 ° C. or lower.
[0033]
When there is a step in which the temperature becomes higher than the Curie temperature of the ferroelectric film after the formation of the ferroelectric film, it is preferable to remove the wafer 20 from the support table 34 after completing these steps.
[0034]
In the ferroelectric film thus formed, a compressive stress is applied to the ferroelectric crystal constituting the ferroelectric film, and as a result, the amount of polarization charge increases. As a result, the polarization charge amount becomes 30 μC / cm. 2 Or 35μC / cm 2 The above ferroelectric film can be formed stably, and the reliability of the ferroelectric memory can be improved.
[0035]
The method of forming a ferroelectric film according to the present embodiment is the same as the conventional method except that the wafer is fixed to a jig (support table) in a curved state, so that equipment other than the jig is updated. It is not necessary and can be implemented at low cost.
[0036]
In the above-described embodiment, the case where the ferroelectric film is a PZT film has been described. However, the present invention provides another ferroelectric film containing Pb (lead), Zr (zirconium), and Ti (titanium) as main components. The present invention can also be applied to the formation of a ferroelectric film mainly containing Sr (strontium), Bi (bismuth), and Ta (tantalum), and a ferroelectric film mainly containing Bi, La (lanthanum), and Ta. it can. For example, Pb (Zr, Ti) 0.3 , (Pb, La) (Zr, Ti) 0.3 , (Pb, La, Ca) (Zr, Ti) 0.3 , (Pb, La, Sr) (Zr, Ti) 0.3 And (Pb, La, Ca, Sr) (Zr, Ti) 0.3 There is. The ferroelectric material containing Sr, Bi, and Ta as main components includes, for example, SrBi. 2 Ta 2 O 9 There is. Further, ferroelectrics containing Bi, La, and Ta as main components include, for example, (Bi, La) 4 Ti 3 O 12 There is.
[0037]
In the present embodiment, the wafer 20 is curved in a cylindrical shape, but may be curved in a spherical shape or a conical surface. Further, in the present embodiment, the wafer 20 is fixed in a curved state by the support table 34 having the clamp 41, but the wafer 20 may be fixed on the curved surface of the support table by electrostatic force.
[0038]
Further, in the present embodiment, the wafer 20 is fixed on the support table 34 and placed on the heating plate 35. However, the wafer is fixed on the susceptor using a susceptor having a convex upper surface. You may make it.
[0039]
(FeRAM)
FIG. 7 is a sectional view showing an example of the FeRAM. An element isolation insulating film 51 for isolating an element region is formed on the semiconductor substrate 50. In each element region, a transistor 52 forming a memory cell is formed. Then, a first interlayer insulating film 53 covering the transistor 52 is formed on the semiconductor substrate 50. This interlayer insulating film 53 is made of SiO 2 Alternatively, it is made of an insulating material such as SiN.
[0040]
On the interlayer insulating film 53, a ferroelectric capacitor formed by laminating a lower electrode 54, a ferroelectric film 55, and an upper electrode 56 is formed. This ferroelectric capacitor is covered by a second interlayer insulating film 57 formed on the first interlayer insulating film 53.
[0041]
Wirings 59a, 59b, 59c are formed on the interlayer insulating film 57. In this example, the wirings 59a and 59b are electrically connected to the impurity diffusion layers of the transistor 52 via the via contacts 58a and 58b embedded in the insulating films 53 and 57. The wiring 59b is also electrically connected to the upper electrode 56 of the ferroelectric capacitor via a contact hole formed in the insulating film 57, and the wiring 59c is strongly connected via a via contact 58c embedded in the insulating film 57. It is electrically connected to the lower electrode 54 of the dielectric capacitor.
[0042]
The lower electrode 54 and the upper electrode 56 are made of, for example, one of noble metals of Pt (platinum), Ir (iridium) and Ru (ruthenium), or Pt, Ir, Ru, Sr (strontium) and Co (cobalt). It is formed with any one kind of conductive noble metal oxide as a main component.
[0043]
Further, the ferroelectric film 55 is formed of a dielectric material such as PZT, PLZT or SBT, and is formed by using the MOCVD apparatus shown in FIG.
[0044]
The interlayer insulating film 57 is made of, for example, SiO 2 , TEOS (Tetraethyl orthosilicate): Si (OC 2 H 5 ) 4 ), SiN, FSG (Fronrite doped Silicate Glass), HSG (trade name of Hitachi Chemical), SiLK (trade name of Dow Chemical, a kind of organic polymer), BCB (Dow Chemical, a kind of organic polymer) And NCS (Nano Cavity Silicon: nanocavity silica) as the main component.
[0045]
In the FeRAM, one ferroelectric capacitor is formed for one memory cell. In this case, if the compression direction (or the tensile direction) is not uniform for a plurality of ferroelectric films in the same chip, the characteristics of the ferroelectric capacitor may vary. Therefore, it is preferable to align the directions of the ferroelectric films in the same wafer or the same chip in one direction. For example, as shown in FIG. What is necessary is just to make the direction of the short side or the long side of the ferroelectric film 45 of the ferroelectric capacitor coincide with the X direction.
[0046]
This makes it possible to obtain a ferroelectric memory in which the amount of polarization charge of the ferroelectric film is large and uniform, and high reliability can be maintained for a long period of time.
[0047]
(Other embodiments)
In the above-described embodiment, the wafer is curved by the support main body and the clamp, but the method of bending the wafer is not limited to this. For example, as shown in FIG. 9, SiO 2 is formed on the back side of the wafer 60 by a thermal oxidation method or a CVD method. 2 By forming the film 61, the wafer 60 can be curved in a convex shape. In the case of a wafer having a thickness of 0.3 mm and a diameter of 6 to 8 inches, an SiO having a thickness of 100 nm to 1 μm 2 When the film 61 is formed, the wafer 60 can be curved in a convex shape.
[0048]
A ferroelectric film is formed on the wafer 60 while the wafer 60 is curved as described above. Then, the SiO 2 When the film 61 is removed, the wafer 60 returns to its original flat shape, and a compressive stress is applied to the ferroelectric film. Thereby, a ferroelectric film having a large amount of polarization charge can be obtained.
[0049]
In the above-described embodiment, the ferroelectric film is formed by the MOCVD method. However, the method of forming the ferroelectric film in the present invention is not limited to this. Any method can be used as long as a thin film can be formed with good reproducibility. Such methods include CVD (including MOCVD), sputtering, and sol-gel methods.
[0050]
(Supplementary Note 1) A first step of bending the substrate within a range of elastic deformation, a second step of forming a ferroelectric film on the curved substrate, and a third step of returning the substrate to its original shape. And (c) are performed in this order.
[0051]
(Supplementary Note 2) The method for forming a ferroelectric film according to Supplementary Note 1, wherein in the second step, the ferroelectric film is formed by an MOCVD method.
[0052]
(Supplementary Note 3) The method for forming a ferroelectric film according to Supplementary Note 1, wherein in the first step, the substrate is curved in a convex shape.
[0053]
(Supplementary Note 4) The method for forming a ferroelectric film according to supplementary note 1, wherein in the first step, the substrate is curved in a concave shape.
[0054]
(Supplementary Note 5) The method for forming a ferroelectric film according to Supplementary Note 1, wherein the third step is performed after the temperature of the substrate becomes equal to or lower than the Curie temperature of the ferroelectric film.
[0055]
(Supplementary note 6) The method for forming a ferroelectric film according to supplementary note 1, wherein the ferroelectric film formed in the second step includes Pb, Zr, and Ti as main components.
[0056]
(Supplementary note 7) The method for forming a ferroelectric film according to supplementary note 1, wherein the ferroelectric film formed in the second step includes Sr, Bi, and Ta as main components.
[0057]
(Supplementary note 8) The method for forming a ferroelectric film according to supplementary note 1, wherein the ferroelectric film formed in the second step includes Bi, La, and Ta as main components.
[0058]
(Supplementary note 9) The method for forming a ferroelectric film according to supplementary note 1, wherein in the first step, the substrate is fixed to a curved surface of a jig having a curved surface.
[0059]
(Supplementary note 10) The method for forming a ferroelectric film according to supplementary note 1, wherein the substrate is a silicon substrate, and in the first step, an oxide film is formed on a back surface side of the silicon substrate.
[0060]
(Supplementary Note 11) A semiconductor substrate, a transistor formed on the semiconductor substrate, a first interlayer insulating film formed on the semiconductor substrate to cover the transistor, and a lower electrode on the first interlayer insulating film. A ferroelectric capacitor formed by laminating a ferroelectric film and an upper electrode, wherein one of the lower electrode and the upper electrode is electrically connected to the transistor; and And a second interlayer insulating film which covers the ferroelectric capacitor and is formed with a compressive stress or a tensile stress applied to the ferroelectric film.
[0061]
(Supplementary note 12) The ferroelectric memory according to supplementary note 11, wherein the direction of the compressive stress or the tensile stress applied to the ferroelectric film is the same for all the ferroelectric films on the substrate. .
[0062]
(Supplementary Note 13) The supplementary note 11, wherein at least one of the lower electrode and the upper electrode is formed with one kind of noble metal selected from the group consisting of Pt, Ir, and Ru as a main component. Ferroelectric memory.
[0063]
(Supplementary Note 14) At least one of the lower electrode and the upper electrode is formed mainly of an oxide of one metal selected from the group consisting of Pt, Ir, Ru, Sr, and Co. 13. The ferroelectric memory according to claim 11, wherein
[0064]
(Supplementary Note 15) The ferroelectric memory according to supplementary note 11, wherein the ferroelectric film is formed mainly of Pb, Zr, and Ti.
[0065]
(Supplementary note 16) The ferroelectric memory according to supplementary note 11, wherein the ferroelectric film is formed mainly of Sr, Bi, and Ta.
[0066]
(Supplementary Note 17) The ferroelectric memory according to supplementary note 11, wherein the ferroelectric film is formed mainly of Bi, La, and Ta.
[0067]
(Supplementary Note 18) The second interlayer insulating film is made of SiO 2 12. The ferroelectric memory according to claim 11, wherein the ferroelectric memory is formed using, as a main component, one kind of insulator selected from the group consisting of TEOS, SiN, FSG, HSG, SiLK, BCB, and NCS.
[0068]
【The invention's effect】
As described above, according to the ferroelectric film forming method of the present invention, the ferroelectric film is formed in a state where the substrate is curved, and then the substrate is returned to the original shape. Is subjected to a compressive stress or a tensile stress, and as a result, the polarization charge of the ferroelectric film increases. As a result, a ferroelectric film having a large amount of polarization charge can be formed stably, and a ferroelectric memory capable of maintaining high reliability for a long period of time can be obtained.
[0069]
Further, according to the ferroelectric memory of the present invention, since the compressive stress or the tensile stress is applied to the ferroelectric film constituting the ferroelectric capacitor, the polarization charge of the ferroelectric film is large. Thus, high reliability can be maintained for a long period of time, so that the present invention can be applied to an IC card or a smart card that handles money information or personal information.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a test piece obtained by cleaving a wafer having a PZT film formed on a surface thereof, and applying a stress within a range of elastic deformation to the test piece to obtain a polarization charge amount 2Pr of a ferroelectric film. It is a figure showing the result of measurement.
FIGS. 2A and 2B are diagrams showing a method of applying a compressive stress and a tensile stress to a PZT film.
FIG. 3 is a diagram illustrating a test piece obtained by cleaving a wafer on which a PZT ferroelectric film is formed, bending the test piece by applying a stress within a range of elastic deformation, and then strengthening the test piece with the stress released. It is a figure showing the result of having measured 2Pr of polarization electric charges of a dielectric film.
FIGS. 4A to 4C are diagrams showing a method of applying a compressive stress and a tensile stress to a PZT film.
FIG. 5 is a schematic diagram showing a configuration of an MOCVD apparatus used for forming a ferroelectric film.
FIGS. 6A and 6B are diagrams illustrating an example of a support base.
FIG. 7 is a cross-sectional view illustrating an example of an FeRAM.
FIG. 8 shows an example in which the direction of the short side or the long side of the ferroelectric film of each of the plurality of ferroelectric capacitors formed on the wafer is made to coincide with the compression direction of the ferroelectric film. FIG.
FIG. 9 is a cross-sectional view showing an example in which the wafer is curved by forming an oxide film on the back surface side of the wafer.
[Explanation of symbols]
10 ... test piece,
12 ... adhesive tape,
13 ... probe,
20 ... wafer,
21a-21d ... raw material tank,
23a to 23d: mass flow controller,
25 ... vaporizer,
28 ... exhaust device,
30 ... MOCVD equipment,
31 ... gas mixing chamber,
32 ... shower head,
33 ... Reaction chamber,
34 ... Support,
40 ... support base body,
41… Clamp,
50: semiconductor substrate,
51 ... element isolation insulating film,
52 ... transistor,
53, 57 ... interlayer insulating film,
54 ... Lower electrode,
55 ... ferroelectric film,
56: upper electrode,
58a to 58c: Via contact,
59a59c ... wiring.

Claims (8)

基板を弾性変形の範囲内で湾曲させる第1の工程と、
湾曲した前記基板の上に強誘電体膜を形成する第2の工程と、
前記基板を元の形状に戻す第3の工程と
をこの順番で実施することを特徴とする強誘電体膜の形成方法。
A first step of bending the substrate within a range of elastic deformation;
A second step of forming a ferroelectric film on the curved substrate;
And a third step of returning the substrate to its original shape in this order.
前記第1の工程では、前記基板を凸状に湾曲させることを特徴とする請求項1に記載の強誘電体膜の形成方法。2. The method according to claim 1, wherein in the first step, the substrate is curved in a convex shape. 前記第3の工程は、前記基板の温度が前記強誘電体膜のキュリー温度以下になってから実施することを特徴とする請求項1に記載の強誘電体膜の形成方法。2. The method according to claim 1, wherein the third step is performed after the temperature of the substrate becomes equal to or lower than the Curie temperature of the ferroelectric film. 半導体基板と、
前記半導体基板に形成されたトランジスタと、
前記半導体基板上に形成されて前記トランジスタを被覆する第1の層間絶縁膜と、
前記第1の層間絶縁膜上に下部電極、強誘電体膜及び上部電極を積層して形成され、前記下部電極及び前記上部電極のうちの一方が前記トランジスタに電気的に接続された強誘電体キャパシタと、
前記第1の層間絶縁膜上に形成されて前記強誘電体キャパシタを覆う第2の層間絶縁膜とを有し、
前記強誘電体膜には圧縮応力又は引張応力が加えられていることを特徴とする強誘電体メモリ。
A semiconductor substrate;
A transistor formed on the semiconductor substrate;
A first interlayer insulating film formed on the semiconductor substrate and covering the transistor;
A ferroelectric layer formed by stacking a lower electrode, a ferroelectric film, and an upper electrode on the first interlayer insulating film, wherein one of the lower electrode and the upper electrode is electrically connected to the transistor; A capacitor,
A second interlayer insulating film formed on the first interlayer insulating film and covering the ferroelectric capacitor;
A ferroelectric memory, wherein a compressive stress or a tensile stress is applied to the ferroelectric film.
前記強誘電体膜に加えられた圧縮応力又は引張応力の方向が、前記基板上の全ての強誘電体膜で同一であることを特徴とする請求項4に記載の強誘電体メモリ。The ferroelectric memory according to claim 4, wherein the direction of the compressive stress or the tensile stress applied to the ferroelectric film is the same for all ferroelectric films on the substrate. 前記下部電極及び前記上部電極の少なくとも一方が、Pt、Ir及びRuからなる群から選択された1種の貴金属を主成分として形成されていることを特徴とする請求項4に記載の強誘電体メモリ。5. The ferroelectric substance according to claim 4, wherein at least one of the lower electrode and the upper electrode is formed with one kind of noble metal selected from a group consisting of Pt, Ir, and Ru as a main component. memory. 前記下部電極及び前記上部電極の少なくとも一方が、Pt、Ir、Ru、Sr及びCoからなる群から選択された1種の金属の酸化物を主成分として形成されていることを特徴とする請求項4に記載の強誘電体メモリ。At least one of the lower electrode and the upper electrode is formed mainly of an oxide of one kind of metal selected from the group consisting of Pt, Ir, Ru, Sr and Co. 5. The ferroelectric memory according to 4. 前記第2の層間絶縁膜が、SiO2 、TEOS、SiN、FSG、HSG、SiLK、BCB及びNCSからなる群から選択された1種の絶縁物を主成分として形成されていることを特徴とする請求項4に記載の強誘電体メモリ。The second interlayer insulating film is formed mainly of one kind of insulator selected from the group consisting of SiO 2 , TEOS, SiN, FSG, HSG, SiLK, BCB and NCS. The ferroelectric memory according to claim 4.
JP2002246242A 2002-08-27 2002-08-27 Forming method of ferroelectric film and ferroelectric memory Withdrawn JP2004087754A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002246242A JP2004087754A (en) 2002-08-27 2002-08-27 Forming method of ferroelectric film and ferroelectric memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002246242A JP2004087754A (en) 2002-08-27 2002-08-27 Forming method of ferroelectric film and ferroelectric memory

Publications (1)

Publication Number Publication Date
JP2004087754A true JP2004087754A (en) 2004-03-18

Family

ID=32054182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002246242A Withdrawn JP2004087754A (en) 2002-08-27 2002-08-27 Forming method of ferroelectric film and ferroelectric memory

Country Status (1)

Country Link
JP (1) JP2004087754A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098005A1 (en) * 2005-03-15 2006-09-21 Fujitsu Limited Semiconductor device and proess for producing the same
KR100914443B1 (en) * 2007-09-04 2009-08-28 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Semiconductor device and process for producing the same
JP2017535972A (en) * 2014-09-22 2017-11-30 日本テキサス・インスツルメンツ株式会社 Low temperature passivation of ferroelectric integrated circuits for enhanced polarization performance
US10403815B2 (en) 2013-07-04 2019-09-03 Toshiba Memory Corporation Semiconductor device and dielectric film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098005A1 (en) * 2005-03-15 2006-09-21 Fujitsu Limited Semiconductor device and proess for producing the same
KR100914443B1 (en) * 2007-09-04 2009-08-28 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Semiconductor device and process for producing the same
US10403815B2 (en) 2013-07-04 2019-09-03 Toshiba Memory Corporation Semiconductor device and dielectric film
JP2017535972A (en) * 2014-09-22 2017-11-30 日本テキサス・インスツルメンツ株式会社 Low temperature passivation of ferroelectric integrated circuits for enhanced polarization performance
US11495607B2 (en) 2014-09-22 2022-11-08 Texas Instruments Incorporated Low-temperature passivation of ferroelectric integrated circuits for enhanced polarization performance

Similar Documents

Publication Publication Date Title
JP4381675B2 (en) Semiconductor device and method for manufacturing the same
TW434897B (en) Ferroelectric field effect transistor and method of making same
US6627462B1 (en) Semiconductor device having a capacitor and method for the manufacture thereof
US6744085B2 (en) Electronic device with electrode and its manufacture
JP2004214569A (en) Ferroelectric capacitor, method for manufacturing same, and semiconductor device
TWI240987B (en) Process for producing a strontium ruthenium oxide protective layer on a top electrode
KR100436058B1 (en) Method for forming ferroelectric capacitor to prevent ferroelectric characteristic from being deteriorated
JP2000091539A (en) Semiconductor device and manufacture thereof
KR19990030200A (en) Semiconductor Memory Device with Capacitor and MOOS Transistor
JP2000164817A (en) Ferroelectric storage device and its manufacture
TW472384B (en) Semiconductor device and method of manufacturing the same
JPH08339715A (en) Ferroelectric thin film-covered substrate and its manufacture and capacitor structure element
US6376259B1 (en) Method for manufacturing a ferroelectric memory cell including co-annealing
US6281536B1 (en) Ferroelectric memory device with improved ferroelectric capacity characteristic
JPH11111930A (en) Manufacture of semiconductor storage element
TWI228798B (en) Barrier for capacitor over plug structures
KR20020016345A (en) Semiconductor device comprising ferroelectric capacitor and method of manufacturing the same
US6730948B2 (en) Semiconductor device including acrylic resin layer
JP2004087754A (en) Forming method of ferroelectric film and ferroelectric memory
JP2846310B1 (en) Semiconductor device and manufacturing method thereof
JP4811551B2 (en) Ferroelectric film manufacturing method and ferroelectric capacitor manufacturing method
JP4616830B2 (en) Manufacturing method of semiconductor device
JPH1056140A (en) Ferroelectric memory element and manufacturing method
JP3924928B2 (en) Ferroelectric material and ferroelectric memory
JP2003179212A (en) Capacitor, memory element and method of manufacturing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101