JP2004087733A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2004087733A
JP2004087733A JP2002245862A JP2002245862A JP2004087733A JP 2004087733 A JP2004087733 A JP 2004087733A JP 2002245862 A JP2002245862 A JP 2002245862A JP 2002245862 A JP2002245862 A JP 2002245862A JP 2004087733 A JP2004087733 A JP 2004087733A
Authority
JP
Japan
Prior art keywords
film
oxide film
high dielectric
forming
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002245862A
Other languages
Japanese (ja)
Inventor
Yusuke Morizaki
森▲崎▼ 祐輔
Yoshihiro Sugita
杉田 義博
Kiyoshi Irino
入野 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002245862A priority Critical patent/JP2004087733A/en
Publication of JP2004087733A publication Critical patent/JP2004087733A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently form a high dielectric material film on the surface of a silicon substrate in order to minimize the thickness in terms of oxide film obtained. <P>SOLUTION: After the process to remove an oxide film from the surface of the silicon substrate, the surface of silicon substrate from which the oxide film is removed is processed with the aqueous solution of nitric acid. After formation of a chemical oxide film, a high dielectric material film is formed with the CVD method. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に高誘電体膜を有する半導体装置の製造方法に関する。
【0002】
超高速動作が要求されるCMOS−LSIなどの高速半導体集積回路装置では、半導体集積回路装置を構成する電界効果型トランジスタ(MOSFETあるいはMISFET)が非常に短いゲート長を有することが要求されており、このためトランジスタの微細化に対して多大の努力がなされている。
【0003】
このように高度に微細化された電界効果型トランジスタでは、スケーリング則による要請からゲート絶縁膜の膜厚に対しても制限が加えられ、例えばゲート絶縁膜の膜厚を、酸化膜厚換算で2〜2.5nm程度、あるいはそれ以下に減少させることが求められている。
【0004】
従来より、ゲート絶縁膜として、一般にリーク電流特性が良好で界面準位密度の低いシリコン酸化膜が使用されている。しかしシリコン酸化膜よりなる従来のゲート絶縁膜では、ゲート絶縁膜の物理膜厚の減少に伴い直接トンネル電流が増加してしまい、このためゲート絶縁膜の膜厚がゲート長の短縮に伴って上記の値よりもさらに減少すると、トンネル電流によるゲートリーク電流の増大が大きな問題になる。ゲートリーク電流が増大すると、例えばゲートオフ時において実質的なリーク電流が生じ、半導体装置の回路が正常に動作しない、あるいは半導体装置の消費電力が増加する等の問題が生じてしまう。
【0005】
そこで上記の問題を解消するため、ゲート絶縁膜の材料として高い誘電率を有するHfOやZrOなどの金属酸化物、あるいはZrSiOやHfSiOなどの金属シリケートなどの、いわゆる高誘電体膜を使用することが検討されている。高誘電体膜を使うことにより、物理膜厚をキャリアのトンネリングが実質的に生じないような比較的大きな値に維持したまま、ゲート絶縁膜の電気的な膜厚を減少させることが可能になる。また高誘電体膜はキャパシタに適用した場合、大きなキャパシタンスを実現できるため、微細化されたDRAMなどにおいて、メモリセルキャパシタへの応用が検討されている。
【0006】
【従来の技術】
一般に高誘電体ゲート絶縁膜を有する高速半導体装置では、ゲート絶縁膜を構成する高誘電体膜は、チャネル層を構成する下地へのダメージを最小化するため、またプロセス温度を可能な限り低減させるため、金属塩化物などの金属化合物とHOなどの酸化剤との反応を使ったCVD法により形成されるのが一般的である。
【0007】
ところで、このように高誘電体膜をシリコン基板表面にCVD法により形成する場合、基板表面の自然酸化膜を除去する前処理が必要になる。このような前処理は、一般にHFを使って行われている。
【0008】
シリコン基板表面をHF処理した場合、これに引き続いて水(HO)を使ってリンスを行ない、Fイオンを基板表面から除去する工程が必要であるが、このようなHOによるリンスの結果、自然酸化膜が除去されてSi原子面が露出したシリコン基板表面は、図1に示すように水素でダングリングボンドが終端された状態となってしまう。ただし図1中、シリコン基板を符号11で示す。
【0009】
図1に示す、シリコン基板11表面のSi原子面が水素で終端された状態は非常に安定であり、CVD法により金属塩化物などの気相原料を供給しても気相原料分子が基板表面の原子により捕捉されず、島状成長が生じたり、あるいは基板表面に連続膜が形成されないなどの問題が生じる。
【0010】
特に高誘電体膜がゲート絶縁膜である場合、このような島状成長は膜厚変動をもたらし、半導体装置の動作特性に致命的な影響を与える。
【0011】
このため従来より、かかるHFによる自然酸化膜除去前処理を行う場合、これに引き続いて塩酸と過酸化水素水の混合水溶液を使ったいわゆるSC2洗浄を行ない、シリコン基板表面をOH基により終端することが行われている。
【0012】
【発明が解決しようとする課題】
図2は、シリコン基板11の表面のSC2洗浄を示す。
【0013】
図2を参照するに、シリコン基板11の表面は、最初は図1に示す水素により終端された状態にあるが、SC2洗浄の結果、厚さが1nm前後の化学酸化膜12が形成されており、前記化学酸化膜12の表面は、水素ではなく、OH基により終端されている。
【0014】
そこで、このような化学酸化膜12が形成されたシリコン基板を例えば300℃の基板温度に保持し、かかるシリコン基板上に図3に示すようにHfCl分子を気相原料として供給し高誘電体膜を形成する処理を行った場合、図4に示すように化学酸化膜12の表面を終端しているOH基中の水素がHfCl分子中の塩素と反応し、HClの形で系外に除去される。その結果、前記化学酸化膜12にはHfOCl中間構造体が結合する。
【0015】
さらに図5に示すように気相原料中のHO分子が前記化学酸化膜12に吸着しているHfOCl中間構造体中の塩素と反応し、前記中間構造体がHfOOHに変換され、このような反応がさらに進行することにより、前記化学酸化膜12上にはHfO膜13が成長する。その際、形成されるHfO膜13の表面はOH基で終端されているため、HfO膜13の成長は必要なだけ継続することができる。
【0016】
ところで、このように化学酸化膜12が形成されたシリコン基板上に、図2〜5の工程によりHfOなどの高誘電体膜13を形成し、さらに図6に示すようにゲート電極14を形成した場合、等価回路で見ると図7に示すように高誘電体膜13による誘電率の大きなキャパシタCに、誘電率の低い化学酸化膜12が形成するキャパシタCが直列接続された状態となっており、せっかく高誘電体膜13を使ったことによる効果が前記化学酸化膜12によるキャパシタンスの小さなキャパシタCにより相殺されてしまうことになる。その結果、このような構造のゲート絶縁膜では、酸化膜換算膜厚が増大してしまい、スケーリング則によるゲート絶縁膜の実効膜厚の低減を達成するのが困難になる。
【0017】
従って、本発明は上記の課題を解決した、新規で有用な半導体装置およびその製造工程を提供することを概括的課題とする。
【0018】
本発明のより具体的な課題は、高誘電体ゲート絶縁膜あるいは高誘電体キャパシタを有する半導体装置において、高誘電体膜に付随する酸化膜あるいは化学酸化膜を含めた絶縁膜全体の酸化膜換算膜厚を最小化できる製造方法を提供することにある。
【0019】
【課題を解決するための手段】
本発明は上記の課題を、シリコン層表面から酸化膜を除去する工程と、前記酸化膜を除去されたシリコン層表面を硝酸水溶液により処理し、化学酸化膜を形成する工程と、前記化学酸化膜上に高誘電体膜を形成する工程と、前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする、半導体装置の製造方法により、解決する。
【0020】
本発明によれば、シリコン層表面から酸化膜を除去するのに伴ってシリコン層表面に結合し安定な結合を形成している水素が、硝酸水溶液処理を行うことより除去され、反応しやすいOH基を表面に有する非常に薄い化学酸化膜が形成される。かかる化学酸化膜はシリコン基板表面を塩酸と過酸化水素水の混合水溶液で処理した場合に得られる化学酸化膜よりも多少密度が大きく、その結果、かかる化学酸化膜上に所望の高誘電体膜を、島状成長などを生じることなく速やかに、しかも化学酸化膜と高誘電体膜全体の酸化膜換算膜厚が最小化するように形成することが可能になる。
【0021】
本発明はまた上記の課題を、シリコン層表面から酸化膜を除去する工程と、前記酸化膜を除去されたシリコン層表面から、前記シリコン層表面に結合している水素を除去する工程と、前記水素を除去されたシリコン層表面に高誘電体膜を形成する工程と、前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする、半導体装置の製造方法により、解決する。
【0022】
本発明によれば、シリコン層表面から酸化膜を除去するのに伴ってシリコン層表面に結合し安定な結合を形成している水素が除去されるため、シリコン層表面に所望の高誘電体膜を、島状成長などを生じることなく速やかに、前記高誘電体膜と下地膜との間における低誘電率酸化膜の形成を最小限に抑制しつつ、形成することが可能になる。
【0023】
本発明はまた上記の課題を、シリコン層表面に絶縁膜を形成する工程と、前記絶縁膜表面をプラズマ処理し、前記絶縁膜表面に結合している原子を除去する工程と、前記プラズマ処理した絶縁膜表面に、高誘電体膜を形成する工程と、前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする半導体装置の製造方法により解決する。
【0024】
本発明によれば、シリコン層表面に形成された酸化膜や酸窒化膜、あるいは窒化膜などの表面をプラズマ処理し、膜表面に結合している原子を除去することにより、所望の高誘電体膜をかかる絶縁膜表面に、島状成長などを生じることなく速やかに、前記絶縁膜の増膜を最小限に抑制しつつ形成することが可能になる。
【0025】
本発明により、高誘電体ゲート絶縁膜を有する半導体装置、あるいは高誘電体キャパシタを有する半導体装置を容易に形成することが可能になる。
【0026】
【発明の実施の形態】
[第1実施例]
図8(A)〜(C)は、本発明の第1実施例による基板処理工程および高誘電体膜の形成工程を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【0027】
図8(A)を参照するに、最初に(100)面方位を有するシリコン基板11において、基板上の自然酸化膜が図1の場合と同様に最初にHF処理により除去され、続いてHOによるリンスにより、基板表面に残留しているFイオンが除去される。その結果、前記シリコン基板表面において水素がダングリングボンドを終端した状態が出現する。先にも述べたように、この状態は安定で、このため図8(A)の構造上に膜を形成するのは困難である。
【0028】
そこで本実施例では図8(B)の工程において、図8(A)の構造が70−90℃の硝酸(HNO)水溶液、例えば61&濃度のHNO水溶液中に5分間程度浸漬され、その結果、前記シリコン基板11の表面には化学酸化膜22が1〜1.2nm程度の膜厚で形成される。このようにして形成された化学酸化膜22は、GIXR(glancing incidence X−ray reflectometry)により測定した密度が、先に説明したSC2洗浄で形成される化学酸化膜12の密度(2.07g/cm)よりも多少大きく、2.16g/cm程度の値を有する(Sugita Y., et al., Jpn. J. Appl. Phys. vol.35, (1996), pp.5437−5443)。このようにして形成された化学酸化膜22の表面では、化学酸化膜12の場合と同様に、ダングリングボンドがOH基により終端されている。
【0029】
さらに図8(C)の工程において、先に図3〜5で説明したのと同様なCVD工程を行うことにより、前記化学酸化膜22上にHfO膜13が、約3nmの膜厚に形成される。
【0030】
本実施例では、図8(C)の工程においてこのようにして形成されたHfO膜13上にPt電極24をさらに形成し、MISキャパシタを形成した。
【0031】
図9は、このようにして形成されたMISキャパシタについて、リーク電流密度、およびキャパシタ絶縁膜の酸化膜換算膜厚を測定した結果を示す。ただし前記キャパシタ絶縁膜は、前記化学酸化膜22とHfO膜13との積層構造になっている。図9中には、さらに同じMISキャパシタにおいて、キャパシタ絶縁膜として、先に説明した塩酸と過酸化水素水とを使うSC2洗浄により形成された化学酸化膜12とHfO膜13との積層構造を使った場合の結果が示されている。本実施例においては化学酸化膜22は先にも説明したように1〜1.2nmの値を有するのに対し、化学酸化膜12は0.7〜0.9nmの膜厚を有している。
【0032】
図9を参照するに、本実施例およびSC2洗浄を行った場合のいずれにおいても、キャパシタ絶縁膜の酸化膜換算膜厚は1.5nm前後であり、物理膜厚の値(約4nm)よりも大幅に減少しているが、特に図8(B)に示す硝酸中における前処理により形成された化学酸化膜22を使った場合、酸化膜換算膜厚がより減少し、1.3〜1.4nm程度の値が実現されていることがわかる。また本実施例の場合、SC2洗浄を行った場合よりもリーク電流密度が一桁程度減少していることがわかる。
【0033】
図9においてHfO膜13の膜厚はいずれの実験でも3nm程度であるため、図9に見られる差異は、主に化学酸化膜12と22の差異に起因するものと考えられる。化学酸化膜22の膜厚は先にも述べたように1〜1.2nmで、化学酸化膜12の膜厚よりも大きい為、化学酸化膜22を使うことで酸化膜換算膜厚が減少している図9の結果は予期されないものであるが、化学酸化膜22の密度は2.16nmで、化学酸化膜12の密度よりも多少大きいため、この密度の差がリーク電流特性および酸化膜換算膜厚の差に関係しているものと解釈される。また本実施例では化学酸化膜22の表面がOH基で終端されているため、図3〜5の高誘電体膜のCVD工程を開始すると堆積が直ちに生じ、従来の化学酸化膜12のように化学酸化膜表面が水素で終端されていて実際の高誘電体膜の堆積開始の遅れは僅かである。このため、CVD工程の初期の高誘電体膜堆積開始までの間における化学酸化膜22の増膜の問題が最小化され、これが図9において換算膜厚の減少に寄与している可能性も考えられる。
【0034】
いずれにせよ図9の結果は、自然酸化膜をHF処理により除去した後、硝酸中において処理を行うことにより、形成される化学酸化膜を含めた高誘電体膜の酸化膜換算膜厚を低減させることができ、また同時にリーク電流密度を低減させることが可能になる。
【0035】
なお、本実施例において前記高誘電体膜はHfO膜に限定されるものではなく、ZrO膜やTiO膜などの金属酸化物膜、あるいはHfSiO膜やZrSiO膜などのシリケート膜であってもよい。
[第2実施例]
図10(A)〜(C)は、本発明の第2実施例による基板処理工程および高誘電体膜の形成工程を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【0036】
図10(A)を参照するに、Si基板11はHF処理により自然酸化膜が除去され、さらに引き続くHOリンス工程により、露出したSi原子面は水素により終端されている。
【0037】
次に図10(B)の工程で図10(A)の構造は真空ないし1×10Pa以下の減圧不活性雰囲気中に保持され、700℃以上の温度で1分間処理し、基板表面を終端していた水素を除去する。その結果、図10(B)の工程では非常に活性なSi原子面が基板表面において露出する。
【0038】
次に図10(C)の工程において、図10(B)の構造上に、直接に先に図3〜5で説明したCVD工程を実行し、前記活性なSi原子面上に直接にHfOなどの高誘電体膜13を形成する。ただしこのようなプロセスにおいても、前記Si基板11と高誘電体膜13との界面には、非常に薄い、1nm未満の膜厚の酸化膜12aが形成されるのが一般的である。かかる酸化膜12aが形成される結果、前記高誘電体膜13中のHfなどの金属元素がシリコン基板11中に拡散するのが抑制される。
【0039】
本実施例によれば、図10(B)の工程によりシリコン基板11の表面が活性化され、高誘電体膜13が一様に、かつ速やかに形成される。すなわち、図10(C)の工程ではシリコン基板11の表面にHOを含む気相原料が供給されるが、シリコン基板11の表面が非常に活性であるためHfOの堆積が直ちに開始され、シリコン基板11の表面がHfOの堆積が生じる前にHOにより酸化され、低誘電率酸化膜が形成したりかかる酸化膜が増膜したりする問題が回避されると考えられる。
【0040】
その結果、前記シリコン基板11と高誘電体膜13との間の界面に形成される酸化膜12aの膜厚が最小化される。このようにして形成される酸化膜12aは1nm以下の膜厚を有するため、前記酸化膜12aを含めた高誘電体膜13の酸化膜換算膜厚はさらに低減され、高速半導体装置のゲート長の低減に寄与する。
【0041】
なお、本実施例において前記高誘電体膜はHfO膜に限定されるものではなく、ZrO膜やTiO膜などの金属酸化物膜、あるいはHfSiO膜やZrSiO膜などのシリケート膜であってもよい。
[第3実施例]
図11(A)〜(D)は、本発明の第3実施例による基板処理工程および高誘電体膜の形成工程を示す。
【0042】
図11(A)を参照するに、本実施例では図11(A)のシリコン基板11上に図11(B)の工程において酸化膜、酸窒化膜あるいは窒化膜などの絶縁膜32が熱酸化処理あるいはプラズマ酸化処理、窒化処理さらには酸窒化処理により形成され、さらに図11(C)の工程において前記絶縁膜32の表面がプラズマにより照射される。例えば、ArやNeなどの希ガスプラズマを133Paの圧力下、200Wのプラズマパワーで形成し、前記絶縁膜32の表面をかかるプラズマにより短時間、例えば60秒間処理することにより、絶縁膜表面に結合していた水素あるいはOH基を除去することが可能である。かかるプラズマ処理の結果、図11(C)の工程においては前記絶縁膜の表面を終端している水素やOH基が離脱し、絶縁膜最上面を構成する原子が露出する。
【0043】
そこで、本実施例では図11(D)の工程において前記絶縁膜32の表面に高誘電体膜13が、先に図3〜5で説明したのと同様なCVDプロセスにより形成される。
【0044】
本実施例によれば、絶縁膜を担持しているシリコン基板上においても、絶縁膜表面を活性化することにより、効率的に、前記絶縁膜を増膜させることなく高誘電体膜を絶縁膜上に堆積することができる。また前記絶縁膜として比誘電率の大きな酸窒化膜あるいは窒化膜を使うことにより、前記絶縁膜をも含めた高誘電体膜の酸化膜換算膜厚をさらに減少させることが可能になる。
【0045】
なお、本実施例において前記高誘電体膜はHfO膜に限定されるものではなく、ZrO膜やTiO膜などの金属酸化物膜、あるいはHfSiO膜やZrSiO膜などのシリケート膜であってもよい。
[第4実施例]
図12(A)〜図13(E)は、本発明の第4実施例による半導体装置の製造方法を示す。
【0046】
図12(A)を参照するに、シリコン基板41上にはSTI構造を形成するフィールド酸化膜42により素子領域41Aが画成されており、図12(B)の工程では図12(A)の構造上に、先の図8(A)〜(C)と同様な工程により、高誘電体ゲート絶縁膜43が形成される。
【0047】
すなわち図12(A)の構造を短時間HF処理した後、水によりリンスして図8(A)に示すシリコン基板41の表面が水素により終端された構造が得られる。
【0048】
次にこのような構造をHNO水溶液中に浸漬し、シリコン基板41の表面に、表面がOHで終端された化学酸化膜が、前記化学酸化膜22に対応して形成され、さらにこのようにして形成された化学酸化膜上にHfOなどの高誘電体膜43が、前記高誘電体膜13に対応して、約3nmの膜厚に形成される。なお図12(B)では、前記高誘電体膜43のみを図示し、その下の化学酸化膜の図示は省略する。
【0049】
次に図12(C)の工程において図12(B)の構造上にポリシリコン膜を堆積し、さらにこれをパターニングすることにより、前記高誘電体膜43上にゲート電極44を形成する。さらに図12(C)の工程では前記シリコン基板41中に前記ゲート電極44を自己整合マスクにn型あるいはp型不純物元素のイオン注入を行ない、前記シリコン基板41中、前記ゲート電極44の両側にn型あるいはp型のソースエクステンションあるいはドレインエクステンション領域41aあるいは41bを形成する。
【0050】
さらに図13(D)の工程において図12(C)の構造上にSiO膜などの絶縁膜をCVD方により前記ゲート電極44を覆うように形成し、さらにこれをエッチバックすることにより、前記ゲート電極44の両側壁面上に側壁絶縁膜44Sを形成する。またこのエッチバック工程に伴って前記高誘電体膜43もパターニングされ、ゲート絶縁膜43Aが形成される。
【0051】
さらに図13(E)の工程において、前記ゲート電極44および側壁絶縁膜44Sをマスクに、前記シリコン基板11中にn型あるいはp型不純物元素のイオン注入を行ない、前記シリコン基板41中、前記側壁絶縁膜44Sの外側にn+型あるいはp+型のソースあるいはドレイン拡散領域41c,41dを形成する。
【0052】
また図示は省略するが、図13(E)の工程の後、前記ゲート電極44の上面および拡散領域41c,41dの表面にはサリサイド工程により、低抵抗シリサイド層が形成される。
【0053】
本実施例によれば、図12(B)の工程においてシリコン基板41の表面がOH基で終端された膜厚が1nm前後の化学酸化膜で覆われているため、高誘電体膜43を速やかに、かつ一様に堆積することが可能になり、堆積の遅れによる化学酸化膜の増膜の問題が最小化され、結果的にかかる化学酸化膜をも含めた高誘電体ゲート絶縁膜43Aの酸化膜換算膜厚を低減することが可能になる。しかもこのようにして硝酸水溶液中での処理により形成された化学酸化膜は塩酸および過酸化水素水中での処理により形成された化学酸化膜よりも密度がやや大きく、このためゲート絶縁膜43Aを通るリーク電流および酸化膜換算膜厚を最小化することが可能になる。
【0054】
なお、図12(B)の工程では、前記高誘電体膜43を図10(A)〜(C)の工程により形成することも可能である。この場合、前記高誘電率ゲート絶縁膜43Aの酸化膜換算膜厚は、高誘電体膜43とシリコン基板41との界面に形成される界面酸化膜の膜厚が非常に小さいため、図9で説明した場合よりもさらに減少する。これに伴い、スケーリング則を満足したまま、ゲート電極44のゲート長をさらに減少させ、半導体装置の動作速度を向上させることが可能になる。
【0055】
また図12(B)の工程において、図11(A)〜(D)に示す工程により、前記高誘電体膜43を酸化膜、窒化膜あるいは酸窒化膜と高誘電体膜との積層構造に形成することも可能である。特に高誘電体膜43の下の絶縁膜を酸窒化膜あるいは窒化膜により形成することにより、前記絶縁膜の比誘電率が増大し、かかる絶縁膜をも含めた高誘電体ゲート絶縁膜43Aの酸化膜換算膜厚を低減させることが可能になる。これに伴い、スケーリング則を満足したまま、ゲート電極44のゲート長をさらに減少させ、半導体装置の動作速度を向上させることが可能になる。
【0056】
なお、本実施例において前記高誘電体膜はHfO膜に限定されるものではなく、ZrO膜やTiO膜などの金属酸化物膜、あるいはHfSiO膜やZrSiO膜などのシリケート膜であってもよい。
[第5実施例]
図14(A)〜図16(G)は、本発明の第5実施例による高誘電体キャパシタを有するDRAMの製造工程を示す。
【0057】
図14(A)を参照するに、シリコン基板51上にはSTI型のフィールド酸化膜52により素子領域が形成され、前記素子領域中には、ゲート絶縁膜53を介してゲート電極54が形成されており、前記シリコン基板51中には前記ゲート電極54の両側に、LDD構造の拡散領域51a,51bが形成され、さらにその外側にはソース領域51cおよび51dがそれぞれ形成されている。また図14(A)の工程では、前記基板51上に前記ゲート電極54を覆うようにSiOなどの層間絶縁膜55が形成されている。前記ゲート電極54は、ポリシリコンゲート電極54aと、その上のシリサイド層54bとより構成されており、絶縁膜54Aにより覆われている。
【0058】
次に図14(B)の工程において前記層間絶縁膜55中に前記ドレイン領域51dを露出するようにコンタクトホールが形成され、かかるコンタクトホールがWなどの導体プラグ56により充填される。
【0059】
次に図14(C)の工程において前記層間絶縁膜55上にTi膜とTiN膜を積層した導電性密着膜57とポリシリコン膜58とが順次堆積され、さらに堆積されたポリシリコン膜58の表面を図8(B)の工程により硝酸により処理し、膜厚が1nm前後の化学酸化膜を形成する。ただし、図14(C)には、かかる化学酸化膜は図示されていない。
【0060】
あるいは図14(C)の工程において、先に説明した図10(B)の工程を行ない、前記ポリシリコン膜58の表面に結合している原子あるいは基を除去するようにしてもよい。
【0061】
あるいは図14(C)の工程において、前記ポリシリコン膜58の表面に先に図11(B)で説明した絶縁膜32を形成する工程を行ない、さらに形成された絶縁膜32の表面を図11(C)で説明した工程によりプラズマ処理してもよい。ただし図14(C)には、かかる絶縁膜32は図示されていない。
【0062】
かかる処理の結果、前記ポリシリコン膜58、あるいはポリシリコン膜上に形成される化学酸化膜あるいは絶縁膜の表面は活性化され、図15(D)の工程において前記活性化されたポリシリコン膜表面に、先に図3−5で説明したCVD工程により、HfOなどの高誘電体膜59が形成される。
【0063】
さらに図15(E)の工程において図15(D)の構造上にポリシリコン膜60が上部電極として形成され、さらに図15(F)の工程において前記膜57−60をパターニングすることにより、高誘電体メモリセルキャパシタ61が形成される。
【0064】
最後に図16(G)の工程において図15(F)の構造上に別の層間絶縁膜62を前記メモリセルキャパシタ61を覆うように堆積し、前記層間絶縁膜62および55を貫通して前記ソース領域51cを露出する開口部を形成し、前記開口部中にWなどの導電性プラグ63を形成する。さらに前記層間絶縁膜62上に前記導電性プラグ63に対応してビットライン64が形成される。
【0065】
本実施例では、先にも説明したように図14(C)の工程において図15(D)の工程で堆積される高誘電体膜59の下地となる面が活性化され、その結果高誘電体膜59の堆積が速やかに生じ、図15(D)の工程においてポリシリコン膜58の表面が酸化されて低誘電率酸化膜が形成される等の問題が解消する。また活性化工程によっては、前記ポリシリコン膜58の表面にSiNやSiONなどの比誘電率の高い絶縁膜が形成され、高誘電体膜59とポリシリコン膜58との界面における低誘電率膜の形成による高誘電体キャパシタ61のキャパシタンスの減少の問題が軽減される。
【0066】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【0067】
(付記1) シリコン層表面から酸化膜を除去する工程と、
前記酸化膜を除去されたシリコン層表面を硝酸水溶液により処理し、化学酸化膜を形成する工程と、
前記化学酸化膜上に高誘電体膜を形成する工程と、
前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする、半導体装置の製造方法。
【0068】
(付記2) 化学酸化膜を形成する工程は、前記シリコン層を硝酸水溶液中に浸漬する工程を含むことを特徴とする付記1記載の半導体装置の製造方法。
【0069】
(付記3) シリコン層表面から酸化膜を除去する工程と、
前記酸化膜を除去されたシリコン層表面から、前記シリコン層表面に結合している水素を除去する工程と、
前記水素を除去されたシリコン層表面に高誘電体膜を形成する工程と、
前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする、半導体装置の製造方法。
【0070】
(付記4) 前記水素を除去する工程は、前記酸化膜を除去されたシリコン層表面に対し、真空中において熱処理を行う工程を含むことを特徴とする付記3記載の半導体装置の製造方法。
【0071】
(付記5) 前記高誘電体膜を形成する工程は、前記水素を除去されたシリコン層表面に対して直接に行われることを特徴とする付記3または4記載の半導体装置の製造方法。
【0072】
(付記6) 前記シリコン層表面から酸化膜を除去する工程は、前記シリコン層表面をHFにより処理する工程と、前記HFにより処理されたシリコン層表面をHOによりリンスする工程とを含むことを特徴とする付記1〜5のうち、いずれか一項記載の半導体装置の製造方法。
【0073】
(付記7) シリコン層表面に絶縁膜を形成する工程と、
前記絶縁膜表面をプラズマ処理し、前記絶縁膜表面に結合している原子を除去する工程と、
前記プラズマ処理した絶縁膜表面に、高誘電体膜を形成する工程と、
前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【0074】
(付記8) 前記絶縁膜は、酸化膜、酸窒化膜および窒化膜のいずれかであることを特徴とする付記7記載の半導体装置の製造方法。
【0075】
(付記9) 前記高誘電体膜は、ジルコニウム酸化物、ハフニウム酸化物およびチタン酸化物のいずれかであることを特徴とする付記1〜8のうち、いずれか一項記載の半導体装置の製造方法。
【0076】
(付記10) 前記高誘電体膜を形成する工程は、前記高誘電体膜を構成する金属の塩化物と酸化剤とを前記化学酸化膜表面に気相原料の形で供給する工程を含むことを特徴とする付記1〜9のうち、いずれか一項記載の半導体装置の製造方法。
【0077】
(付記11) 前記シリコン層はシリコン基板であり、前記電極を形成する工程は、前記高誘電体膜上にゲート電極を形成する工程とを含むことを特徴とする、付記1記載の半導体装置の製造方法。
【0078】
(付記12) 前記シリコン層はシリコン基板であり、前記電極を形成する工程は、前記高誘電体膜上にゲート電極を形成する工程とを含むことを特徴とする付記3記載の半導体装置の製造方法。
【0079】
(付記13) 前記シリコン層はシリコン基板であり、前記電極を形成する工程は、前記高誘電体膜上にゲート電極を形成する工程とを含むことを特徴とする付記7記載の半導体装置の製造方法。
【0080】
(付記14) 前記シリコン層はキャパシタ下部電極を構成するシリコン膜であり、前記電極を形成する工程は、前記高誘電体膜上にキャパシタ上部電極を形成する工程を含むことを特徴とする付記1記載の半導体装置の製造方法。
【0081】
(付記15) 前記シリコン層はキャパシタ下部電極を構成するシリコン膜であり、前記電極を形成する工程は、前記高誘電体膜上にキャパシタ上部電極を形成する工程を含むことを特徴とする付記3記載の半導体装置の製造方法。
【0082】
(付記16) 前記シリコン層はキャパシタ下部電極を構成するシリコン膜であり、前記電極を形成する工程は、前記高誘電体膜上にキャパシタ上部電極を形成する工程を含むことを特徴とする付記7記載の半導体装置の製造方法。
【0083】
【発明の効果】
本発明によれば、シリコン層表面から酸化膜を除去する工程と、前記酸化膜を除去されたシリコン層表面を硝酸水溶液により処理し、化学酸化膜を形成する工程と、前記化学酸化膜上に高誘電体膜を形成する工程と、前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする半導体装置の製造方法により、シリコン層表面から酸化膜を除去するのに伴ってシリコン層表面に結合し安定な結合を形成している水素が、硝酸水溶液処理を行うことより除去され、反応しやすいOH基を表面に有する非常に薄い化学酸化膜が形成される。かかる化学酸化膜は、塩酸と過酸化水素でシリコン基板表面を処理した場合に形成される化学酸化膜よりも多少密度が大きく、その結果、かかる化学酸化膜上に所望の高誘電体膜を、島状成長などを生じることなく速やかに、しかも前記化学酸化膜と高誘電体膜全体の酸化膜換算膜厚が最小化するように形成することが可能になる。
【0084】
また本発明によれば、シリコン層表面から酸化膜を除去する工程と、前記酸化膜を除去されたシリコン層表面から、前記シリコン層表面に結合している水素を除去する工程と、前記水素を除去されたシリコン層表面に高誘電体膜を形成する工程と、前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする半導体装置の製造方法により、シリコン層表面から酸化膜を除去するのに伴ってシリコン層表面に結合し安定な結合を形成している水素が除去されるため、シリコン層表面に所望の高誘電体膜を、島状成長などを生じることなく速やかに、かかる高誘電体膜と下地との界面における低誘電率酸化膜の形成を最小限に抑制しつつ、形成することが可能になる。
【0085】
また本発明によれば、シリコン層表面に絶縁膜を形成する工程と、前記絶縁膜表面をプラズマ処理し、前記絶縁膜表面に結合している原子を除去する工程と、前記プラズマ処理した絶縁膜表面に、高誘電体膜を形成する工程と、前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする半導体装置の製造方法により、シリコン層表面に形成された酸化膜や酸窒化膜、あるいは窒化膜などの表面をプラズマ処理し、膜表面に結合している原子を除去することにより、所望の高誘電体膜をかかる絶縁膜表面に、島状成長などを生じることなく速やかに、前記絶縁膜の増膜を最小限に抑制しつつ形成することが可能になる。
【0086】
本発明によれば、高誘電体ゲート絶縁膜を有する半導体装置、あるいは高誘電体キャパシタを有する半導体装置を容易に形成することが可能になる。
【図面の簡単な説明】
【図1】HFを使った従来の基板洗浄工程により洗浄された基板表面の様子を概略的に示す図である。
【図2】HF洗浄に引き続き、塩酸と過酸化水素水中において洗浄を行った基板表面の様子を示す図である。
【図3】CVD法によるHfO膜の形成工程を示す図(その1)である。
【図4】CVD法によるHfO膜の形成工程を示す図(その2)である。
【図5】CVD法によるHfO膜の形成工程を示す図(その3)である。
【図6】従来の高誘電体ゲート絶縁膜の構成を示す図である。
【図7】図6の高誘電体ゲート絶縁膜の等価回路を示す図である。
【図8】(A)〜(C)は、本発明の第1実施例による基板処理工程および高誘電体膜形成工程を示す図である。
【図9】本発明の第1実施例により形成された高誘電体膜のリーク電流特性を示す図である。
【図10】(A)〜(C)は、本発明の第2実施例による基板処理工程および高誘電体膜形成工程を示す図である。
【図11】(A)〜(D)は、本発明の第3実施例による基板処理工程および高誘電体膜形成工程を示す図である。
【図12】(A)〜(C)は、本発明の第4実施例による半導体装置の製造工程を示す図(その1)である。
【図13】(D)〜(C)は、本発明の第4実施例による半導体装置の製造工程を示す図(その2)である。
【図14】(A)〜(C)は、本発明の第5実施例による半導体装置の製造工程を示す図(その1)である。
【図15】(D)〜(E)は、本発明の第5実施例による半導体装置の製造工程を示す図(その2)である。
【図16】(G)は、本発明の第5実施例による半導体装置の製造工程を示す図(その3)である。
【符号の説明】
11,41,51 シリコン基板
12,22 化学酸化膜
12a 酸化膜
13 高誘電体膜
14,24 電極
32 絶縁膜
41A 素子領域
41a,41b,41c,41d,51a,51b,51c,51d 拡散領域42,52 素子分離構造
43 高誘電体膜
43A 高誘電体ゲート絶縁膜
44,54 ゲート電極
44S 側壁絶縁膜
53 ゲート絶縁膜
55,62 層間絶縁膜
56,63 導体プラグ
57 導電性密着層
58 ポリシリコン下部電極
59 高誘電体キャパシタ絶縁膜
60 ポリシリコン上部電極
61 キャパシタ
64 ビットライン
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention generally relates to a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a high dielectric film.
[0002]
2. Description of the Related Art In a high-speed semiconductor integrated circuit device such as a CMOS-LSI that requires an ultra-high-speed operation, a field-effect transistor (MOSFET or MISFET) constituting the semiconductor integrated circuit device is required to have a very short gate length. For this reason, great efforts have been made to miniaturize transistors.
[0003]
In such a highly miniaturized field-effect transistor, the thickness of the gate insulating film is also limited due to the requirement of the scaling law. It is required to reduce it to about 2.5 nm or less.
[0004]
Conventionally, a silicon oxide film generally having good leakage current characteristics and a low interface state density has been used as a gate insulating film. However, in a conventional gate insulating film made of a silicon oxide film, the tunnel current increases directly with a decrease in the physical thickness of the gate insulating film. If the value further decreases than the value of, an increase in the gate leak current due to the tunnel current becomes a serious problem. When the gate leak current increases, for example, a substantial leak current occurs when the gate is turned off, which causes a problem that a circuit of the semiconductor device does not operate normally or an increase in power consumption of the semiconductor device.
[0005]
In order to solve the above problem, HfO having a high dielectric constant is used as a material of the gate insulating film. 2 And ZrO 2 Metal oxide such as ZrSiO 4 And HfSiO 4 The use of a so-called high dielectric film such as a metal silicate has been studied. By using a high dielectric film, it is possible to reduce the electrical film thickness of the gate insulating film while maintaining the physical film thickness at a relatively large value that does not substantially cause carrier tunneling. . When a high dielectric film is applied to a capacitor, a large capacitance can be realized. Therefore, application to a memory cell capacitor in a miniaturized DRAM or the like is being studied.
[0006]
[Prior art]
In general, in a high-speed semiconductor device having a high-dielectric gate insulating film, the high-dielectric film forming the gate insulating film minimizes damage to a base forming the channel layer and reduces the process temperature as much as possible. Therefore, metal compounds such as metal chlorides and H 2 It is generally formed by a CVD method using a reaction with an oxidizing agent such as O.
[0007]
By the way, when such a high dielectric film is formed on the surface of a silicon substrate by the CVD method, a pretreatment for removing a natural oxide film on the surface of the substrate is required. Such pre-processing is generally performed using HF.
[0008]
When the surface of the silicon substrate is subjected to HF treatment, water (H 2 A step of rinsing using O) to remove F ions from the substrate surface is necessary. 2 As a result of rinsing with O, the surface of the silicon substrate from which the natural oxide film has been removed and the Si atomic surface has been exposed is in a state in which dangling bonds are terminated with hydrogen as shown in FIG. However, in FIG. 1, the silicon substrate is indicated by reference numeral 11.
[0009]
The state shown in FIG. 1 in which the Si atomic plane on the surface of the silicon substrate 11 is terminated with hydrogen is very stable, and even when a gaseous source material such as a metal chloride is supplied by the CVD method, the gaseous source material remains on the substrate surface. Are not trapped by these atoms, causing island-like growth or a continuous film not being formed on the substrate surface.
[0010]
In particular, when the high dielectric film is a gate insulating film, such island-like growth causes a change in film thickness, and has a fatal effect on the operation characteristics of the semiconductor device.
[0011]
For this reason, conventionally, when performing such a pretreatment for removing a natural oxide film by using HF, a so-called SC2 cleaning using a mixed aqueous solution of hydrochloric acid and hydrogen peroxide is subsequently performed to terminate the silicon substrate surface with OH groups. Has been done.
[0012]
[Problems to be solved by the invention]
FIG. 2 shows SC2 cleaning of the surface of the silicon substrate 11.
[0013]
Referring to FIG. 2, the surface of the silicon substrate 11 is initially terminated with hydrogen shown in FIG. 1, but as a result of SC2 cleaning, a chemical oxide film 12 having a thickness of about 1 nm is formed. The surface of the chemical oxide film 12 is terminated not by hydrogen but by an OH group.
[0014]
Therefore, the silicon substrate on which such a chemical oxide film 12 is formed is kept at a substrate temperature of, for example, 300 ° C., and HfCl 2 is formed on the silicon substrate as shown in FIG. 4 When a process of forming a high dielectric film by supplying molecules as a gaseous source material is performed, hydrogen in OH groups terminating the surface of the chemical oxide film 12 becomes HfCl 2 as shown in FIG. 4 Reacts with chlorine in the molecule and is removed out of the system in the form of HCl. As a result, the chemical oxide film 12 has HfO 2 Cl 2 The intermediate structure joins.
[0015]
Further, as shown in FIG. 2 HfO in which O molecules are adsorbed on the chemical oxide film 12 2 Cl 2 Reacts with chlorine in the intermediate structure, and the intermediate structure is HfO 2 OH 2 Is further converted to HfO on the chemical oxide film 12. 2 The film 13 grows. At this time, the HfO formed 2 Since the surface of the film 13 is terminated with an OH group, HfO 2 Growth of the film 13 can be continued as needed.
[0016]
On the silicon substrate on which the chemical oxide film 12 has been formed as described above, HfO 2 When a high dielectric film 13 is formed and a gate electrode 14 is further formed as shown in FIG. 6, a capacitor C having a large dielectric constant due to the high dielectric film 13 as shown in FIG. 1 The capacitor C formed by the chemical oxide film 12 having a low dielectric constant 2 Are connected in series, and the effect of using the high-dielectric film 13 is the effect of the capacitor C having a small capacitance due to the chemical oxide film 12. 2 Will be offset by As a result, in the gate insulating film having such a structure, the equivalent oxide film thickness increases, and it becomes difficult to reduce the effective film thickness of the gate insulating film by the scaling law.
[0017]
Accordingly, it is a general object of the present invention to provide a new and useful semiconductor device which solves the above-mentioned problems, and a manufacturing process thereof.
[0018]
A more specific object of the present invention is to provide, in a semiconductor device having a high dielectric gate insulating film or a high dielectric capacitor, an oxide film equivalent of the entire insulating film including an oxide film or a chemical oxide film accompanying the high dielectric film. An object of the present invention is to provide a manufacturing method capable of minimizing a film thickness.
[0019]
[Means for Solving the Problems]
The present invention solves the above problems by removing an oxide film from a silicon layer surface, treating the silicon layer surface from which the oxide film has been removed with a nitric acid aqueous solution to form a chemical oxide film, The problem is solved by a method for manufacturing a semiconductor device, comprising: a step of forming a high dielectric film thereon; and a step of forming an electrode on the high dielectric film.
[0020]
According to the present invention, hydrogen that forms a stable bond by bonding to the surface of the silicon layer as the oxide film is removed from the surface of the silicon layer is removed by performing the nitric acid aqueous solution treatment, and OH that easily reacts is removed. A very thin chemical oxide film having groups on the surface is formed. Such a chemical oxide film has a somewhat higher density than a chemical oxide film obtained when a silicon substrate surface is treated with a mixed aqueous solution of hydrochloric acid and hydrogen peroxide, and as a result, a desired high dielectric film is formed on the chemical oxide film. Can be formed quickly without causing island growth or the like, and in such a manner that the equivalent oxide film thickness of the entire chemical oxide film and high dielectric film is minimized.
[0021]
The present invention also solves the above problems, a step of removing an oxide film from a silicon layer surface, a step of removing hydrogen bonded to the silicon layer surface from the silicon layer surface from which the oxide film has been removed, The problem is solved by a method for manufacturing a semiconductor device, comprising a step of forming a high dielectric film on the surface of a silicon layer from which hydrogen has been removed, and a step of forming an electrode on the high dielectric film.
[0022]
According to the present invention, the hydrogen that forms a stable bond with the surface of the silicon layer is removed as the oxide film is removed from the surface of the silicon layer. Can be formed quickly without causing island-like growth while minimizing the formation of a low dielectric constant oxide film between the high dielectric film and the base film.
[0023]
The present invention also provides the above-mentioned objects, wherein a step of forming an insulating film on a silicon layer surface, a step of performing a plasma treatment on the insulating film surface, and a step of removing atoms bonded to the insulating film surface, and the step of performing the plasma treatment The problem is solved by a method for manufacturing a semiconductor device, comprising: a step of forming a high dielectric film on a surface of an insulating film; and a step of forming an electrode on the high dielectric film.
[0024]
According to the present invention, the surface of an oxide film, an oxynitride film, or a nitride film formed on the surface of a silicon layer is subjected to plasma treatment to remove atoms bonded to the film surface, thereby obtaining a desired high dielectric substance. A film can be formed quickly on the surface of the insulating film without causing island growth or the like while minimizing the increase in the thickness of the insulating film.
[0025]
According to the present invention, a semiconductor device having a high dielectric gate insulating film or a semiconductor device having a high dielectric capacitor can be easily formed.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
[First embodiment]
FIGS. 8A to 8C show a substrate processing step and a high dielectric film forming step according to the first embodiment of the present invention. However, in the figure, the parts described above are denoted by the same reference numerals, and description thereof will be omitted.
[0027]
Referring to FIG. 8A, first, in a silicon substrate 11 having a (100) plane orientation, a native oxide film on the substrate is first removed by HF treatment as in FIG. 2 By rinsing with O, F ions remaining on the substrate surface are removed. As a result, a state in which hydrogen terminates dangling bonds on the surface of the silicon substrate appears. As described above, this state is stable, so that it is difficult to form a film on the structure of FIG.
[0028]
Therefore, in this embodiment, in the step of FIG. 8B, the structure of FIG. 3 ) Aqueous solution, eg 61 & concentration HNO 3 It is immersed in an aqueous solution for about 5 minutes, and as a result, a chemical oxide film 22 is formed on the surface of the silicon substrate 11 to a thickness of about 1 to 1.2 nm. The density of the chemical oxide film 22 formed as described above measured by GIXR (grating incision X-ray reflectometry) is the density (2.07 g / cm) of the chemical oxide film 12 formed by the SC2 cleaning described above. 3 2.16 g / cm 3 (Sugita Y., et al., Jpn. J. Appl. Phys. Vol. 35, (1996), pp. 5437-5443). On the surface of the chemical oxide film 22 thus formed, the dangling bonds are terminated by OH groups, as in the case of the chemical oxide film 12.
[0029]
Further, in the step of FIG. 8C, the same CVD step as that described above with reference to FIGS. 2 The film 13 is formed to a thickness of about 3 nm.
[0030]
In the present embodiment, the HfO thus formed in the step of FIG. 2 A Pt electrode 24 was further formed on the film 13 to form a MIS capacitor.
[0031]
FIG. 9 shows the results of measuring the leakage current density and the equivalent oxide film thickness of the capacitor insulating film for the MIS capacitor thus formed. However, the capacitor insulating film is formed by the chemical oxide film 22 and HfO 2 It has a laminated structure with the film 13. FIG. 9 further shows the same MIS capacitor as a capacitor insulating film, and a chemical oxide film 12 formed by SC2 cleaning using hydrochloric acid and hydrogen peroxide as described above and HfO. 2 The result when the laminated structure with the film 13 is used is shown. In this embodiment, the chemical oxide film 22 has a value of 1 to 1.2 nm as described above, whereas the chemical oxide film 12 has a thickness of 0.7 to 0.9 nm. .
[0032]
Referring to FIG. 9, in both the present example and the case where SC2 cleaning was performed, the equivalent oxide film thickness of the capacitor insulating film was about 1.5 nm, which was smaller than the value of the physical film thickness (about 4 nm). Although it is greatly reduced, especially when the chemical oxide film 22 formed by the pretreatment in nitric acid shown in FIG. 8B is used, the equivalent oxide film thickness is further reduced, and 1.3 to 1. It can be seen that a value of about 4 nm has been realized. Further, in the case of the present embodiment, it can be seen that the leak current density is reduced by about one digit as compared with the case where the SC2 cleaning is performed.
[0033]
In FIG. 9, HfO 2 Since the thickness of the film 13 is about 3 nm in any of the experiments, the difference shown in FIG. 9 is considered to be mainly due to the difference between the chemical oxide films 12 and 22. Since the thickness of the chemical oxide film 22 is 1 to 1.2 nm as described above and is larger than the thickness of the chemical oxide film 12, the equivalent oxide film thickness is reduced by using the chemical oxide film 22. Although the result of FIG. 9 is unexpected, the density of the chemical oxide film 22 is 2.16 nm, which is slightly larger than the density of the chemical oxide film 12. This is interpreted as being related to the difference in film thickness. In this embodiment, since the surface of the chemical oxide film 22 is terminated with an OH group, the deposition immediately occurs when the CVD process of the high dielectric film shown in FIGS. Since the surface of the chemical oxide film is terminated with hydrogen, the actual start of deposition of the high dielectric film is slightly delayed. Therefore, the problem of increasing the thickness of the chemical oxide film 22 before the start of the deposition of the high dielectric film in the initial stage of the CVD process is minimized. Can be
[0034]
In any case, the result of FIG. 9 shows that the native oxide film is removed by HF treatment and then the treatment in nitric acid reduces the equivalent oxide film thickness of the high dielectric film including the formed chemical oxide film. And at the same time, the leakage current density can be reduced.
[0035]
In this embodiment, the high dielectric film is HfO 2 Not limited to a film, 2 Film and TiO 2 Metal oxide film such as a film, or HfSiO 4 Film and ZrSiO 4 It may be a silicate film such as a film.
[Second embodiment]
FIGS. 10A to 10C show a substrate processing step and a high dielectric film forming step according to a second embodiment of the present invention. However, in the figure, portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof will be omitted.
[0036]
Referring to FIG. 10A, the natural oxide film is removed from the Si substrate 11 by the HF treatment, and the subsequent H 2 The Si atomic plane exposed by the O-rinsing step is terminated by hydrogen.
[0037]
Next, in the process of FIG. 10B, the structure of FIG. 4 The substrate is kept in a reduced-pressure inert atmosphere of Pa or less and treated at a temperature of 700 ° C. or more for 1 minute to remove hydrogen that has terminated the substrate surface. As a result, in the step of FIG. 10B, a very active Si atomic plane is exposed on the substrate surface.
[0038]
Next, in the step of FIG. 10C, the CVD step described above with reference to FIGS. 3 to 5 is directly performed on the structure of FIG. 10B, and HfO is directly formed on the active Si atomic plane. 2 A high dielectric film 13 is formed. However, even in such a process, an extremely thin oxide film 12a having a thickness of less than 1 nm is generally formed at the interface between the Si substrate 11 and the high dielectric film 13. As a result of the formation of the oxide film 12a, diffusion of the metal element such as Hf in the high dielectric film 13 into the silicon substrate 11 is suppressed.
[0039]
According to this embodiment, the surface of the silicon substrate 11 is activated by the process of FIG. 10B, and the high dielectric film 13 is uniformly and quickly formed. That is, in the step of FIG. 2 A gaseous source material containing O is supplied. However, since the surface of the silicon substrate 11 is very active, HfO 2 Is immediately started, and the surface of the silicon substrate 11 becomes HfO 2 Before deposition of H 2 It is considered that the problem of being oxidized by O to form a low dielectric constant oxide film or increase the thickness of such an oxide film is avoided.
[0040]
As a result, the thickness of the oxide film 12a formed at the interface between the silicon substrate 11 and the high dielectric film 13 is minimized. Since the oxide film 12a thus formed has a thickness of 1 nm or less, the equivalent oxide film thickness of the high dielectric film 13 including the oxide film 12a is further reduced, and the gate length of the high-speed semiconductor device is reduced. Contribute to reduction.
[0041]
In this embodiment, the high dielectric film is HfO 2 Not limited to a film, 2 Film and TiO 2 Metal oxide film such as a film, or HfSiO 4 Film and ZrSiO 4 It may be a silicate film such as a film.
[Third embodiment]
FIGS. 11A to 11D show a substrate processing step and a high dielectric film forming step according to a third embodiment of the present invention.
[0042]
Referring to FIG. 11A, in this embodiment, an insulating film 32 such as an oxide film, an oxynitride film, or a nitride film is thermally oxidized on the silicon substrate 11 of FIG. 11A in the process of FIG. The insulating film 32 is formed by a treatment or a plasma oxidation treatment, a nitridation treatment, or an oxynitridation treatment, and the surface of the insulating film 32 is irradiated with plasma in the step of FIG. For example, a rare gas plasma such as Ar or Ne is formed under a pressure of 133 Pa with a plasma power of 200 W, and the surface of the insulating film 32 is treated with the plasma for a short time, for example, 60 seconds, so that the surface of the insulating film 32 is bonded to the insulating film surface. It is possible to remove the hydrogen or OH groups that have been used. As a result of such plasma treatment, in the step of FIG. 11C, hydrogen and OH groups terminating on the surface of the insulating film are released, and atoms constituting the uppermost surface of the insulating film are exposed.
[0043]
Therefore, in the present embodiment, in the step of FIG. 11D, the high dielectric film 13 is formed on the surface of the insulating film 32 by the same CVD process as described above with reference to FIGS.
[0044]
According to the present embodiment, even on a silicon substrate carrying an insulating film, by activating the surface of the insulating film, the high dielectric film can be efficiently formed without increasing the insulating film. Can be deposited on top. Further, by using an oxynitride film or a nitride film having a large relative dielectric constant as the insulating film, the equivalent oxide film thickness of the high dielectric film including the insulating film can be further reduced.
[0045]
In this embodiment, the high dielectric film is HfO 2 Not limited to a film, 2 Film and TiO 2 Metal oxide film such as a film, or HfSiO 4 Film and ZrSiO 4 It may be a silicate film such as a film.
[Fourth embodiment]
FIGS. 12A to 13E show a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention.
[0046]
Referring to FIG. 12A, an element region 41A is defined on a silicon substrate 41 by a field oxide film 42 forming an STI structure, and in the process of FIG. A high dielectric gate insulating film 43 is formed on the structure by the same steps as those shown in FIGS. 8A to 8C.
[0047]
That is, after the structure of FIG. 12A is subjected to HF treatment for a short time, it is rinsed with water to obtain a structure in which the surface of the silicon substrate 41 shown in FIG. 8A is terminated with hydrogen.
[0048]
Next, such a structure is called HNO 3 A chemical oxide film whose surface is terminated with OH is formed on the surface of the silicon substrate 41 corresponding to the chemical oxide film 22 by immersion in an aqueous solution, and further on the chemical oxide film thus formed. HfO 2 A high-dielectric film 43 is formed to a thickness of about 3 nm corresponding to the high-dielectric film 13. In FIG. 12B, only the high dielectric film 43 is shown, and the chemical oxide film thereunder is omitted.
[0049]
Next, in the step of FIG. 12C, a polysilicon film is deposited on the structure of FIG. 12B, and is patterned to form a gate electrode 44 on the high dielectric film 43. Further, in the step of FIG. 12C, ion implantation of an n-type or p-type impurity element is performed in the silicon substrate 41 using the gate electrode 44 as a self-alignment mask, and the silicon substrate 41 is formed on both sides of the gate electrode 44 in the silicon substrate 41. An n-type or p-type source extension or drain extension region 41a or 41b is formed.
[0050]
Further, in the step of FIG. 13D, SiO 2 is added on the structure of FIG. 2 An insulating film such as a film is formed so as to cover the gate electrode 44 by a CVD method, and is further etched back to form a sidewall insulating film 44S on both side walls of the gate electrode 44. In addition, the high dielectric film 43 is also patterned in accordance with the etch back process, and a gate insulating film 43A is formed.
[0051]
Further, in the step of FIG. 13E, ion implantation of an n-type or p-type impurity element is performed in the silicon substrate 11 using the gate electrode 44 and the side wall insulating film 44S as a mask. The n + type or p + type source or drain diffusion regions 41c and 41d are formed outside the insulating film 44S.
[0052]
Although not shown, after the step of FIG. 13E, a low-resistance silicide layer is formed on the upper surface of the gate electrode 44 and the surfaces of the diffusion regions 41c and 41d by a salicide process.
[0053]
According to this embodiment, since the surface of the silicon substrate 41 is covered with a chemical oxide film having a thickness of about 1 nm terminated with OH groups in the step of FIG. And the uniform deposition can be achieved, the problem of the increase of the chemical oxide film due to the delay of the deposition is minimized, and as a result, the high dielectric gate insulating film 43A including the chemical oxide film can be formed. It is possible to reduce the equivalent oxide film thickness. Moreover, the chemical oxide film formed by the treatment in the nitric acid aqueous solution in this way has a slightly higher density than the chemical oxide film formed by the treatment in the hydrochloric acid and hydrogen peroxide water, and therefore passes through the gate insulating film 43A. It is possible to minimize the leak current and the equivalent oxide film thickness.
[0054]
In the step of FIG. 12B, the high dielectric film 43 can be formed by the steps of FIGS. In this case, the equivalent oxide film thickness of the high dielectric constant gate insulating film 43A is as shown in FIG. 9 because the thickness of the interface oxide film formed at the interface between the high dielectric film 43 and the silicon substrate 41 is very small. It is further reduced than described. Accordingly, it is possible to further reduce the gate length of the gate electrode 44 and to improve the operation speed of the semiconductor device while satisfying the scaling rule.
[0055]
In the step of FIG. 12B, the high dielectric film 43 is formed into an oxide film, a nitride film, or a laminated structure of an oxynitride film and a high dielectric film by the steps shown in FIGS. It is also possible to form. In particular, by forming the insulating film below the high dielectric film 43 with an oxynitride film or a nitride film, the relative dielectric constant of the insulating film is increased, and the high dielectric gate insulating film 43A including such an insulating film is formed. The equivalent oxide film thickness can be reduced. Accordingly, it is possible to further reduce the gate length of the gate electrode 44 and to improve the operation speed of the semiconductor device while satisfying the scaling rule.
[0056]
In this embodiment, the high dielectric film is HfO 2 Not limited to a film, 2 Film and TiO 2 Metal oxide film such as a film, or HfSiO 4 Film and ZrSiO 4 It may be a silicate film such as a film.
[Fifth embodiment]
FIGS. 14A to 16G show a process of manufacturing a DRAM having a high dielectric capacitor according to a fifth embodiment of the present invention.
[0057]
Referring to FIG. 14A, an element region is formed on a silicon substrate 51 by an STI type field oxide film 52, and a gate electrode 54 is formed in the element region via a gate insulating film 53. In the silicon substrate 51, diffusion regions 51a and 51b having an LDD structure are formed on both sides of the gate electrode 54, and source regions 51c and 51d are formed outside thereof. In the step of FIG. 14A, the SiO.sub.2 is formed on the substrate 51 so as to cover the gate electrode. 2 An interlayer insulating film 55 is formed. The gate electrode 54 includes a polysilicon gate electrode 54a and a silicide layer 54b thereon, and is covered with an insulating film 54A.
[0058]
Next, in the step of FIG. 14B, a contact hole is formed in the interlayer insulating film 55 so as to expose the drain region 51d, and the contact hole is filled with a conductor plug 56 such as W.
[0059]
Next, in the step of FIG. 14C, a conductive adhesion film 57 in which a Ti film and a TiN film are laminated on the interlayer insulating film 55 and a polysilicon film 58 are sequentially deposited. The surface is treated with nitric acid in the step of FIG. 8B to form a chemical oxide film having a thickness of about 1 nm. However, FIG. 14C does not show such a chemical oxide film.
[0060]
Alternatively, in the step of FIG. 14C, the step of FIG. 10B described above may be performed to remove atoms or groups bonded to the surface of the polysilicon film 58.
[0061]
Alternatively, in the step of FIG. 14C, the step of forming the insulating film 32 previously described with reference to FIG. 11B on the surface of the polysilicon film 58 is performed, and the surface of the formed insulating film 32 is Plasma processing may be performed by the process described in (C). However, the insulating film 32 is not shown in FIG.
[0062]
As a result of this processing, the surface of the polysilicon film 58 or the chemical oxide film or the insulating film formed on the polysilicon film is activated, and the surface of the activated polysilicon film is activated in the step of FIG. Then, HfO is formed by the CVD process described above with reference to FIGS. 2 A high dielectric film 59 is formed.
[0063]
Further, in the step of FIG. 15E, a polysilicon film 60 is formed as an upper electrode on the structure of FIG. 15D, and by further patterning the film 57-60 in the step of FIG. A dielectric memory cell capacitor 61 is formed.
[0064]
Finally, in the step of FIG. 16 (G), another interlayer insulating film 62 is deposited on the structure of FIG. 15 (F) so as to cover the memory cell capacitor 61, and penetrates through the interlayer insulating films 62 and 55, and An opening exposing the source region 51c is formed, and a conductive plug 63 such as W is formed in the opening. Further, a bit line 64 is formed on the interlayer insulating film 62 corresponding to the conductive plug 63.
[0065]
In the present embodiment, as described above, in the step of FIG. 14C, the underlying surface of the high dielectric film 59 deposited in the step of FIG. 15D is activated. Deposition of the body film 59 occurs promptly, and the problem that the surface of the polysilicon film 58 is oxidized to form a low dielectric constant oxide film in the step of FIG. Also, depending on the activation process, an insulating film having a high relative dielectric constant such as SiN or SiON is formed on the surface of the polysilicon film 58, and a low dielectric constant film at the interface between the high dielectric film 59 and the polysilicon film 58 is formed. The problem of a decrease in the capacitance of the high dielectric capacitor 61 due to the formation is reduced.
[0066]
As described above, the present invention has been described with respect to the preferred embodiments. However, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the claims.
[0067]
(Supplementary Note 1) a step of removing an oxide film from the silicon layer surface;
Treating the silicon layer surface from which the oxide film has been removed with a nitric acid aqueous solution to form a chemical oxide film;
Forming a high dielectric film on the chemical oxide film;
Forming an electrode on the high dielectric film.
[0068]
(Supplementary note 2) The method for manufacturing a semiconductor device according to supplementary note 1, wherein the step of forming the chemical oxide film includes a step of immersing the silicon layer in an aqueous nitric acid solution.
[0069]
(Supplementary Note 3) a step of removing an oxide film from the surface of the silicon layer;
Removing hydrogen bonded to the silicon layer surface from the silicon layer surface from which the oxide film has been removed;
Forming a high dielectric film on the silicon layer surface from which the hydrogen has been removed,
Forming an electrode on the high dielectric film.
[0070]
(Supplementary Note 4) The method according to Supplementary Note 3, wherein the step of removing hydrogen includes a step of performing a heat treatment in a vacuum on the surface of the silicon layer from which the oxide film has been removed.
[0071]
(Supplementary note 5) The method of Supplementary note 3 or 4, wherein the step of forming the high dielectric film is performed directly on the surface of the silicon layer from which the hydrogen has been removed.
[0072]
(Supplementary Note 6) The step of removing the oxide film from the surface of the silicon layer includes the step of treating the surface of the silicon layer with HF and the step of treating the surface of the silicon layer treated with HF with H. 2 6. The method for manufacturing a semiconductor device according to any one of supplementary notes 1 to 5, further comprising a step of rinsing with O.
[0073]
(Supplementary Note 7) a step of forming an insulating film on the surface of the silicon layer;
Performing a plasma treatment on the insulating film surface to remove atoms bonded to the insulating film surface;
Forming a high dielectric film on the surface of the insulating film subjected to the plasma treatment;
Forming an electrode on the high dielectric film.
[0074]
(Supplementary Note 8) The method of Supplementary Note 7, wherein the insulating film is any one of an oxide film, an oxynitride film, and a nitride film.
[0075]
(Supplementary Note 9) The method for manufacturing a semiconductor device according to any one of Supplementary Notes 1 to 8, wherein the high dielectric film is any one of zirconium oxide, hafnium oxide, and titanium oxide. .
[0076]
(Supplementary Note 10) The step of forming the high dielectric film includes a step of supplying a metal chloride and an oxidizing agent constituting the high dielectric film to the surface of the chemical oxide film in the form of a vapor-phase raw material. 10. The method for manufacturing a semiconductor device according to any one of supplementary notes 1 to 9, wherein
[0077]
(Supplementary Note 11) The semiconductor device according to Supplementary Note 1, wherein the silicon layer is a silicon substrate, and the step of forming the electrode includes a step of forming a gate electrode on the high dielectric film. Production method.
[0078]
(Supplementary Note 12) The manufacturing of the semiconductor device according to Supplementary Note 3, wherein the step of forming the electrode includes a step of forming a gate electrode on the high dielectric film. Method.
[0079]
(Supplementary Note 13) The manufacturing of the semiconductor device according to Supplementary Note 7, wherein the step of forming the electrode includes a step of forming a gate electrode on the high dielectric film. Method.
[0080]
(Supplementary Note 14) The silicon layer is a silicon film forming a capacitor lower electrode, and the step of forming the electrode includes a step of forming a capacitor upper electrode on the high dielectric film. The manufacturing method of the semiconductor device described in the above.
[0081]
(Supplementary Note 15) The silicon layer is a silicon film constituting a capacitor lower electrode, and the step of forming the electrode includes a step of forming a capacitor upper electrode on the high dielectric film. The manufacturing method of the semiconductor device described in the above.
[0082]
(Supplementary Note 16) The silicon layer is a silicon film forming a capacitor lower electrode, and the step of forming the electrode includes a step of forming a capacitor upper electrode on the high dielectric film. The manufacturing method of the semiconductor device described in the above.
[0083]
【The invention's effect】
According to the present invention, a step of removing an oxide film from a silicon layer surface, a step of treating the silicon layer surface from which the oxide film has been removed with a nitric acid aqueous solution to form a chemical oxide film, Forming a high-dielectric film, and forming an electrode on the high-dielectric film by a method for manufacturing a semiconductor device, comprising: removing an oxide film from a silicon layer surface; Hydrogen bonded to the surface of the silicon layer and forming a stable bond is removed by performing the nitric acid aqueous solution treatment, and a very thin chemical oxide film having an easily reactive OH group on the surface is formed. Such a chemical oxide film has a somewhat higher density than a chemical oxide film formed when a silicon substrate surface is treated with hydrochloric acid and hydrogen peroxide. As a result, a desired high dielectric film is formed on the chemical oxide film. It is possible to form the film quickly without causing island growth or the like and to minimize the equivalent oxide film thickness of the chemical oxide film and the high dielectric film.
[0084]
Further, according to the present invention, a step of removing an oxide film from a silicon layer surface, a step of removing hydrogen bonded to the silicon layer surface from the silicon layer surface from which the oxide film has been removed, Forming a high dielectric film on the surface of the removed silicon layer; and forming an electrode on the high dielectric film. The hydrogen that forms a stable bond with the surface of the silicon layer is removed as the silicon is removed, so that a desired high dielectric film can be quickly formed on the surface of the silicon layer without causing island-like growth or the like. It is possible to form the low dielectric constant oxide film at the interface between the high dielectric film and the base while minimizing the formation.
[0085]
Further, according to the invention, a step of forming an insulating film on the surface of the silicon layer, a step of performing a plasma treatment on the surface of the insulating film to remove atoms bonded to the surface of the insulating film, Forming a high-dielectric film on the surface; and forming an electrode on the high-dielectric film. By subjecting the surface of the oxynitride film or the nitride film to plasma treatment and removing the atoms bonded to the film surface, the desired high dielectric film can be formed on the surface of the insulating film without causing island-like growth or the like. It is possible to quickly form the insulating film while minimizing the increase in the thickness of the insulating film.
[0086]
According to the present invention, a semiconductor device having a high dielectric gate insulating film or a semiconductor device having a high dielectric capacitor can be easily formed.
[Brief description of the drawings]
FIG. 1 is a view schematically showing a state of a substrate surface cleaned in a conventional substrate cleaning step using HF.
FIG. 2 is a diagram showing a state of a substrate surface cleaned in hydrochloric acid and a hydrogen peroxide solution following HF cleaning.
FIG. 3 shows HfO formed by CVD. 2 FIG. 3 is a diagram (part 1) illustrating a film forming process.
FIG. 4 shows HfO formed by CVD. 2 FIG. 9 is a diagram (part 2) illustrating a film forming process.
FIG. 5: HfO by CVD method 2 FIG. 9 is a diagram (part 3) illustrating a process of forming a film.
FIG. 6 is a diagram showing a configuration of a conventional high dielectric gate insulating film.
7 is a diagram showing an equivalent circuit of the high dielectric gate insulating film of FIG.
FIGS. 8A to 8C are views showing a substrate processing step and a high dielectric film forming step according to the first embodiment of the present invention.
FIG. 9 is a diagram showing a leakage current characteristic of a high dielectric film formed according to the first embodiment of the present invention.
FIGS. 10A to 10C are views showing a substrate processing step and a high dielectric film forming step according to a second embodiment of the present invention.
FIGS. 11A to 11D are views showing a substrate processing step and a high dielectric film forming step according to a third embodiment of the present invention.
FIGS. 12A to 12C are diagrams (part 1) illustrating a process for manufacturing a semiconductor device according to a fourth embodiment of the present invention;
FIGS. 13D to 13C are views (Part 2) illustrating the steps of manufacturing the semiconductor device according to the fourth embodiment of the present invention;
FIGS. 14A to 14C are diagrams (part 1) illustrating a process for manufacturing a semiconductor device according to a fifth embodiment of the present invention;
FIGS. 15 (D) to (E) are diagrams (part 2) illustrating a process for manufacturing the semiconductor device according to the fifth embodiment of the present invention; FIGS.
FIG. 16G is a view (No. 3) showing a step of manufacturing the semiconductor device according to the fifth embodiment of the present invention;
[Explanation of symbols]
11,41,51 Silicon substrate
12,22 Chemical oxide film
12a oxide film
13 High dielectric film
14,24 electrodes
32 insulating film
41A element area
41a, 41b, 41c, 41d, 51a, 51b, 51c, 51d Diffusion regions 42, 52 Element isolation structure
43 High dielectric film
43A High dielectric gate insulating film
44,54 Gate electrode
44S Side wall insulation film
53 Gate insulating film
55, 62 interlayer insulating film
56, 63 conductor plug
57 conductive adhesion layer
58 polysilicon lower electrode
59 High dielectric capacitor insulating film
60 Polysilicon upper electrode
61 Capacitor
64 bit line

Claims (8)

シリコン層表面から酸化膜を除去する工程と、
前記酸化膜を除去されたシリコン層表面を硝酸水溶液により処理し、化学酸化膜を形成する工程と、
前記化学酸化膜上に高誘電体膜を形成する工程と、
前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする、半導体装置の製造方法。
Removing an oxide film from the silicon layer surface;
Treating the silicon layer surface from which the oxide film has been removed with a nitric acid aqueous solution to form a chemical oxide film;
Forming a high dielectric film on the chemical oxide film;
Forming an electrode on the high dielectric film.
化学酸化膜を形成する工程は、前記シリコン層を硝酸水溶液中に浸漬する工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。2. The method according to claim 1, wherein the step of forming a chemical oxide film includes a step of immersing the silicon layer in a nitric acid aqueous solution. シリコン層表面から酸化膜を除去する工程と、
前記酸化膜を除去されたシリコン層表面から、前記シリコン層表面に結合している水素を除去する工程と、
前記水素を除去されたシリコン層表面に高誘電体膜を形成する工程と、
前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする、半導体装置の製造方法。
Removing an oxide film from the silicon layer surface;
Removing hydrogen bonded to the silicon layer surface from the silicon layer surface from which the oxide film has been removed;
Forming a high dielectric film on the silicon layer surface from which the hydrogen has been removed,
Forming an electrode on the high dielectric film.
前記水素を除去する工程は、前記酸化膜を除去されたシリコン層表面に対し、真空中において熱処理を行う工程を含むことを特徴とする請求項3記載の半導体装置の製造方法。4. The method according to claim 3, wherein the step of removing hydrogen includes a step of performing a heat treatment in a vacuum on a surface of the silicon layer from which the oxide film has been removed. 前記高誘電体膜を形成する工程は、前記水素を除去されたシリコン層表面に対して直接に行われることを特徴とする請求項3または4記載の半導体装置の製造方法。5. The method according to claim 3, wherein the step of forming the high dielectric film is performed directly on a surface of the silicon layer from which the hydrogen has been removed. 前記シリコン層表面から酸化膜を除去する工程は、前記シリコン層表面をHFにより処理する工程と、前記HFにより処理されたシリコン層表面をHOによりリンスする工程とを含むことを特徴とする請求項1〜5のうち、いずれか一項記載の半導体装置の製造方法。The step of removing the oxide film from the surface of the silicon layer includes a step of treating the surface of the silicon layer with HF and a step of rinsing the surface of the silicon layer treated with the HF with H 2 O. A method for manufacturing a semiconductor device according to claim 1. シリコン層表面に絶縁膜を形成する工程と、
前記絶縁膜表面をプラズマ処理し、前記絶縁膜表面に結合している原子を除去する工程と、
前記プラズマ処理した絶縁膜表面に、高誘電体膜を形成する工程と、
前記高誘電体膜上に電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
Forming an insulating film on the surface of the silicon layer;
Performing a plasma treatment on the insulating film surface to remove atoms bonded to the insulating film surface;
Forming a high dielectric film on the surface of the insulating film subjected to the plasma treatment;
Forming an electrode on the high dielectric film.
シリコン基板表面から酸化膜を除去する工程と、
前記酸化膜を除去されたシリコン基板表面を硝酸水溶液により処理し、化学酸化膜を形成する工程と、
前記化学酸化膜上に高誘電膜を形成する工程と、
前記高誘電体膜上にゲート電極を形成する工程とを含むことを特徴とする、高誘電体ゲート絶縁膜を有する半導体装置の製造方法。
Removing the oxide film from the silicon substrate surface;
Treating the silicon substrate surface from which the oxide film has been removed with a nitric acid aqueous solution to form a chemical oxide film;
Forming a high dielectric film on the chemical oxide film;
Forming a gate electrode on the high dielectric film. A method for manufacturing a semiconductor device having a high dielectric gate insulating film.
JP2002245862A 2002-08-26 2002-08-26 Method of manufacturing semiconductor device Pending JP2004087733A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002245862A JP2004087733A (en) 2002-08-26 2002-08-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002245862A JP2004087733A (en) 2002-08-26 2002-08-26 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004087733A true JP2004087733A (en) 2004-03-18

Family

ID=32053926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002245862A Pending JP2004087733A (en) 2002-08-26 2002-08-26 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004087733A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093808A1 (en) * 2004-03-26 2005-10-06 Hikaru Kobayashi METHOD FOR FORMING OXIDE FILM, SEMICONDUCTOR DEVICE, METHOD AND APPARATUS FOR PRODUCING SEMICONDUCTOR DEVICE, METHOD FOR OXIDIZING SiC SUBSTRATE, SiC-MOS SEMICONDUCTOR DEVICE AND SiC-MOS INTEGRATED CIRCUIT USING SUCH METHOD, AND APPARATUS FOR MANUFACTURING SiC-MOS SEMICONDUCTOR DEVICE AND SiC-MOS INTEGRATED CIRCUIT
JP2006019680A (en) * 2004-06-03 2006-01-19 Sharp Corp Semiconductor memory, its manufacturing method, and portable electronic apparatus
JP2006024899A (en) * 2004-06-10 2006-01-26 Matsushita Electric Ind Co Ltd Capacitor and manufacturing method therefor
JP2006179860A (en) * 2004-12-23 2006-07-06 Hynix Semiconductor Inc Capacitor of semiconductor device and manufacturing method thereof
JP2008504694A (en) * 2004-06-30 2008-02-14 インテル コーポレイション Formation of high-K dielectric layer on smooth substrate
JP2009099909A (en) * 2007-10-19 2009-05-07 Toshiba Corp Method of manufacturing semiconductor device
KR101573205B1 (en) * 2008-03-27 2015-12-01 어플라이드 머티어리얼스, 인코포레이티드 Methods for manufacturing high dielectric constant film

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093808A1 (en) * 2004-03-26 2005-10-06 Hikaru Kobayashi METHOD FOR FORMING OXIDE FILM, SEMICONDUCTOR DEVICE, METHOD AND APPARATUS FOR PRODUCING SEMICONDUCTOR DEVICE, METHOD FOR OXIDIZING SiC SUBSTRATE, SiC-MOS SEMICONDUCTOR DEVICE AND SiC-MOS INTEGRATED CIRCUIT USING SUCH METHOD, AND APPARATUS FOR MANUFACTURING SiC-MOS SEMICONDUCTOR DEVICE AND SiC-MOS INTEGRATED CIRCUIT
JP2006019680A (en) * 2004-06-03 2006-01-19 Sharp Corp Semiconductor memory, its manufacturing method, and portable electronic apparatus
JP4657681B2 (en) * 2004-06-03 2011-03-23 シャープ株式会社 Semiconductor memory device, method of manufacturing the same, and portable electronic device
JP2006024899A (en) * 2004-06-10 2006-01-26 Matsushita Electric Ind Co Ltd Capacitor and manufacturing method therefor
JP2008504694A (en) * 2004-06-30 2008-02-14 インテル コーポレイション Formation of high-K dielectric layer on smooth substrate
JP4708426B2 (en) * 2004-06-30 2011-06-22 インテル コーポレイション Method for processing a semiconductor substrate
JP2006179860A (en) * 2004-12-23 2006-07-06 Hynix Semiconductor Inc Capacitor of semiconductor device and manufacturing method thereof
JP2009099909A (en) * 2007-10-19 2009-05-07 Toshiba Corp Method of manufacturing semiconductor device
KR101573205B1 (en) * 2008-03-27 2015-12-01 어플라이드 머티어리얼스, 인코포레이티드 Methods for manufacturing high dielectric constant film

Similar Documents

Publication Publication Date Title
JP4598639B2 (en) Manufacturing method of semiconductor device
JP5644625B2 (en) Semiconductor device and manufacturing method thereof
KR20050108407A (en) A method for making a semiconductor device having a high-k gate dielectric
JP2004247736A (en) Interface layer growth for high-k gate dielectric at high temperature
JP2004253767A (en) Dual gate structure and method for manufacturing integrated circuit having same
US20040132253A1 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2003179049A (en) Insulating film-forming method, and semiconductor device and manufacturing method thereof
US20190115219A1 (en) Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
TW200301957A (en) Manufacturing method for semiconductor integrated circuit device
JP2004214661A (en) Manufacturing of transistor gate and method for decreasing roughness of high dielectric constant gate dielectric
US7160771B2 (en) Forming gate oxides having multiple thicknesses
US9831084B2 (en) Hydroxyl group termination for nucleation of a dielectric metallic oxide
JP4489368B2 (en) Semiconductor device and manufacturing method thereof
TW200524043A (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
JP2005311302A (en) Forming method of oxide film, semiconductor device, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device
JP2004087733A (en) Method of manufacturing semiconductor device
TWI389214B (en) Method of manufacturing semiconductor device
JP2001217415A (en) Method for manufacturing semiconductor device
JP4261276B2 (en) Manufacturing method of semiconductor device
JP2007142024A (en) Method of manufacturing semiconductor device
JP2009111072A (en) Semiconductor device and manufacturing method thereof
JP2006253267A (en) Semiconductor device and its manufacturing method
JP4532925B2 (en) Semiconductor device manufacturing method and semiconductor device
JP7439101B2 (en) Hydrogenation and nitridation treatments to change the effective oxide thickness of the film
JP2003188374A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918