【０００１】
【発明の属する技術分野】
この発明は、受光素子と同一の基板上にもしくは受光素子の直近に配置されて一体となった回路を搭載した高速化，小型化に適する回路一体型受光素子（ＰＤＩＣ）と、その回路一体型受光素子を搭載した光ピックアップと、その光ピックアップを搭載したＣＤ−Ｒ／ＲＷドライブ，ＤＶＤ−Ｒ／ＲＷドライブ，ＤＶＤ＋Ｒ／ＲＷドライブなどの光ディスク装置とに関する。
【０００２】
【従来の技術】
光ディスク装置はデータ量の増大に伴った高速化と、ノート型パソコンの普及による小型化が一段と進んでいる。その流れへの対応としては電気回路の集積化が必須である。
電気回路の集積状態をブロック的に大きく分けると次の５つになる。
▲１▼光を電気信号に変換する回路一体型受光素子（ＰＤＩＣ）
▲２▼アナログ信号を演算処理するアナログフロントエンドプロセッサ（ＡＦＥ）
▲３▼サーボ信号を処理するデジタルサーボプロセッサー（ＤＳＰ）
▲４▼デジタル信号を処理するデジタルコントロール回路
▲５▼レーザ駆動回路（ＬＤＤ）
▲６▼各種モータ駆動回路
【０００３】
そのうち、▲３▼と▲４▼は高速化，低消費電力が可能な微細Ｃ−ＭＯＳプロセスで構成されているため、比較的簡単に合併集積化が可能である。
一方、▲５▼は大電流を扱い、かつレーザを高速駆動するため、レーザ近傍に配置する必要があり、合併集積化は難しい。
また、▲６▼も大電流を扱い、発熱が大きいため、放熱が容易な場所に配置することが望まれ、合併集積化は難しい。
▲１▼は高速応答可能な受光素子を形成し易いバイポーラプロセスが主流である（例えば、特開平８−９６３９７号公報参照）。
すでに電流−電圧変換アンプや簡単な演算回路は搭載可能であるが、多くのレジスタや複雑な回路の搭載はプロセス特性上大規模になるために向かない。
しかしながら、今後プロセスの向上によって、ある程度の回路規模を搭載できる見込みがある。
【０００４】
▲２▼はＣ−ＭＯＳプロセスが主流となっているが、アナログ信号を扱うが故にあまり微細なプロセスの使用はできていない。
また、ほとんどすべてのアナログ信号を処理するので、端子数が多くてＬＳＩ外形が大きいため、通常装置固定部のＰＣＢに搭載される。
光ピックアップからの高周波信号を受け取る際にはフレキシブルケーブル（ＦＰＣ）などの伝送経路で劣化しているために、その劣化がなければ不必要な補正回路なども搭載する必要があり、ＬＳＩサイズがさらに大きくなってしまう。
例えば、光記録媒体（記録メディア）の物理アドレスであるウォブル信号は２つの信号の差分から生成する。既記録領域ではウォブル信号成分より何倍も大きいＲＦ信号がこの２つの信号に重畳されているが、理想的には差分をとることでＲＦ信号成分は除去されてウォブル信号が得られる。
【０００５】
しかし、伝送路における劣化で２つの信号に重畳されているＲＦ信号成分の重畳具合が異なった場合、差分をとってもＲＦ信号成分は除去しきれず、ウォブル信号の品質が低下することになる。その品質の低下は高速になればより顕著になるが、Ｃ−ＭＯＳプロセスなので、レジスタで各種定数を任意に設定可能な複雑な補正回路を搭載して対応している。これら端子数が多く大規模回路ゆえに発熱（消費電力大）も大きいことが、他ブロックへの合併が進まない要因になっている。
【０００６】
もう一つの問題は、ＰＤＩＣが搭載された可動部である光ピックアップから、光ディスク装置固定部に搭載されたＡＦＥへの信号線本数が多くなっていることである。
ＣＤ／ＤＶＤなどのコンボドライブでは信号線本数は５０本以上になり、フレキシブルプリンテッドケーブル（ＦＰＣ）が非常に幅広であり、光ピックアップの小型化やＦＰＣの曲げ抵抗による高速アクセスへの障害が問題になっている。今後、次世代ＤＶＤなどの３世代に対応する場合、さらに信号線本数は増えて深刻な問題になる。
それは、現行のシステム構成では、各種信号の演算を光ディスク装置固定部に搭載されたＡＦＥで受け持っているため、演算に必要な個々の信号線のすべてをＦＰＣで伝送しているからである。
【０００７】
例えば、ＤＶＤ−ＲＯＭなどはトラッキングエラー信号としてＤＰＤ（Ｄｉｆｆｅｒｅｎｃｉａｌ Ｐｈａｓｅ Ｄｅｔｅｃｔｉｏｎ）方式を用いているため、低速なＤＰＤ信号１本を得るために４本の高速信号を伝送する必要がある。
もちろん、その場合も上述したように伝送路での劣化があるため、ＡＦＥで大規模なフィルタリングを行ってＤＰＤ信号品質の低下を抑えている。
今後、光ピックアップ自体も小型化されることは明らかであり、パッケージが大きく発熱も大きいＡＦＥを光ピックアップ上に搭載することは実装上さらに困難になると考えられる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の技術では、高速信号の劣化をなくすことができなかったので、後段に必要だった信号劣化対策である複雑な補正回路が必要であり、システム全体として回路のスリム化が実現できないという問題があった。
この発明は上記の課題を解決するためになされたものであり、ＡＦＥの機能を一部取り込んで合併集積化した回路一体型受光素子（ＰＤＩＣ）を提供することを目的とする。また、光ピックアップから光ディスク装置固定部への伝送路の信号線数を減らし、高速信号伝送を極力なくせるようにすることも目的とする。
【０００９】
【課題を解決するための手段】
この発明は上記の目的を達成するため、次の（１）〜（１０）の回路一体型受光素子を提供する。
（１）受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、上記回路は、２つの信号の位相差を検出する位相比較手段と、その位相比較手段の出力信号の高周波成分を除去する高周波除去手段を有し、その高周波除去手段の出力信号を光記録媒体のＤＰＤ信号として出力する回路である回路一体型受光素子。
（２）上記位相比較手段は乗算手段で構成されている回路一体型受光素子。
（３）上記回路は、２つの信号の振幅を一定に保つオートゲインコントロール手段を有し、そのオートゲインコントロール手段によって上記位相比較手段への入力信号の振幅を等しくするようにした回路一体型受光素子。
（４）上記回路は、上記位相比較手段への入力信号の低周波成分を除去する低周波除去手段を有する回路一体型受光素子。
【００１０】
（５）受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、上記回路は、２つの信号の振幅を一定に保つオートゲインコントロール手段と、そのオートゲインコントロール手段によって振幅を等しくした２つの信号の差分を得る減算手段を有し、その減算手段の出力信号を光記録媒体のウォブル信号として出力する回路である回路一体型受光素子。
（６）上記オートゲインコントロール手段は、複数段階のゲイン切り替え機能と複数の目標電圧切り替え機能とによって、再生もしくは記録の動作状態を示すＲ／Ｗ信号によってゲイン及び目標電圧の切り替えを行う手段である回路一体型受光素子。
（７）上記オートゲインコントロール手段は、複数段階のゲイン切り替え機能と複数の目標電圧切り替え機能とによって、現アクセス位置の未記録もしくは既記録の記録状態を示すＢ／Ａ信号によってゲイン及び目標電圧の切り替えを行う手段である回路一体型受光素子。
（８）上記目標電圧を外部から設定可能にする手段を設けた回路一体型受光素子。
【００１１】
（９）受光素子と同一の基板上に、もしくは受光素子の直近に配置されて一体となった回路を搭載した回路一体型受光素子であって、上記回路は、トラッキングエラー信号，フォーカシングエラー信号などの各種低周波信号を得る演算手段と、外部から供給されるタイミング信号に応じて時分割的に複数の上記演算手段によって得た各種低周波信号から１つを選択するセレクト手段とを備え、上記複数の低周波信号を１本のセレクト手段の出力でまかなうようにした回路一体型受光素子。
（１０）上記回路は、上記セレクト手段の出力を増幅又は減衰させる可変ゲイン手段と、上記各種低周波信号の演算に用いた個々の信号の総和レベルを得る加算手段と、その加算手段の出力を一定に保つべくゲインを自動調整するオートゲインコントロール手段を備え、上記可変ゲイン手段のゲインは上記オートゲインコントロール手段のゲインに連動して決定するようにした回路一体型受光素子。
【００１２】
さらに、次の（１１）の光ピックアップと（１２）の光ディスク装置も提供する。
（１１）上記（１）乃至（１０）のいずれかの回路一体型受光素子を搭載した光ピックアップ。
（１２）上記（１１）の光ピックアップを搭載した光ディスク装置。
【００１３】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて具体的に説明する。
図１は、この発明の一実施形態である光ディスク装置の概略構成を示すブロック図である。図中の信号線は矢印で示してあるが、高速なものは太線にした。
図２は、光ディスク上のレーザ光のスポット配置と受光素子との一対応関係を示す説明図である。図３は、図１のセレクタの出力の波形図である。
この光ディスク装置は、図１に示すように、ＤＳＰ＆コントローラ８からの指示でレーザ駆動回路（ＬＤＤ）５はレーザ光源（ＬＤ）４に所定の電流を流して発光させる。
ＬＤ４から発せられたレーザ光は光学素子（公知なので図示省略）によって光ディスク（メディア：図示省略）上に集光される。
【００１４】
光ディスクからの反射光は受光素子（ＰＤ）１０に入射され、電流−電圧変換（Ｉ／Ｖ）部１１で電圧に変換され、ＲＦ演算回路１２，ウォブル演算回路１３，ＤＰＤ演算回路１４，フォーカシングエラー（ＦＥ）演算回路１５，ＤＰＰ演算回路１６，トラッククロス（ＴＣ）演算回路１７の各演算回路に供給される。現在主流なのは８分割の受光素子で、図２に示すように、Ａ〜Ｄでメインビーム２０からの反射光を、Ｅ〜Ｈでサブビーム２１，２２からの反射光を受光する。それら個々の受光素子の出力に基づいてＲＦ信号，ウォブル信号，サーボ信号が演算生成される。
【００１５】
サーボ信号には、フォーカシングエラー（ＦＥ）信号，トラッキングエラー（ＴＥ）信号，トラッククロス（ＴＣ）信号，ＤＰＤ信号などがある。通常のＴＥ信号は光ディスク上に刻まれたトラック（ランドとグルーブからなる）の凹凸から得られるプッシュプル信号（Ｍｐｐ，Ｓｐｐ）から演算されたメディア半径方向の位置情報である。
ＤＰＤ信号は、ＤＶＤ−ＲＯＭ専用のメディア半径方向の位置情報であり、ＴＥ信号と使い方は同じであるが検出方法が少し異色であるので演算回路は後述する。その演算回路における演算処理は、例えば以下の数１〜数４に示す演算式に基づいて行う。それらの演算処理を図１に示した演算回路群で行う。数２のｋ１と数３のｋ２は定数、数４は簡略化しており、φは位相である。
【００１６】
【数１】
ＦＥ信号：Ａ＋Ｃ−（Ｂ＋Ｄ）
【００１７】
【数２】
ＴＥ信号：Ａ＋Ｂ−（Ｃ＋Ｄ）−ｋ１（Ｅ＋Ｇ）−（Ｆ＋Ｈ）
【００１８】
【数３】
ＴＣ信号：Ａ＋Ｂ＋Ｃ＋Ｄ−ｋ２（Ｅ＋Ｆ＋Ｇ＋Ｈ）
【００１９】
【数４】
ＤＰＤ：（φＡ−φＢ）＋（φＣ−φＤ）
【００２０】
これらのサーボ信号は低周波成分（〜１００ｋＨｚ）のみが必要であり、そのままＦＰＣで光ディスク装置の固定部２のＰＣＢに搭載されているＤＳＰ＆コントローラ８のＤＳＰまで伝送しても信号劣化などの問題にはならない。しかし、信号線本数を減らすため、時分割的にセレクタ１８で１本を選択し、ＤＳＰ＆コントローラ８のＤＳＰにて再び複数のサーボ信号に復元することが有効である。時分割に伝送するためには、図３に示すようにタイミング信号が必要である。ここでは時分割の最短周期を示すタイミング信号Ｂと、サーボ信号を一巡する１セット毎に出力されるタイミング信号Ａの２本を用いている。
時分割の速度としては以下の計算に示すように十分実現可能なレベルである。
【００２１】
例えば、各信号の帯域を１００ｋＨｚまで取り込むとして、標本化の折り返しによる不具合を避けるために、８倍の８００ｋＨｚでサンプリング（１セットの周期）を行うものとする。
図３に示した信号の例では４本のサーボ信号を選択するが、例えばもう一本汎用モニタ線を増やして５本の時分割を行うと考えると、８００ｋＨｚ×５＝４ＭＨｚとなり、通常のシリアル転送でも用いられる程度の速度に収まる。この場合、信号線本数からみるとサーボ信号（４本）＋モニタ信号（１本）の５本であるところを、タイミング信号（２本）＋セレクタ出力（１本）の３本まで削減できることになる。
もちろん、タイミング信号に工夫をこらして２本→１本にすることも可能であるし、さらにレーザ強度モニタ機能を併せ持っている場合には、その信号も時分割転送に組み込むことも可能であり、このような構成を使えばさらに信号線本数の削減につながる。
【００２２】
次段のＤＳＰ＆コントローラ８のＤＳＰでは時分割のアナログ信号から、時分割前の複数のサーボ信号を復元させる必要がある。これは、タイミング信号に応じてサンプルホールド回路で分割する事も可能であるし、もしくは直接アナログデジタルコンバータ（ＡＤＣ）で量子化して、タイミング信号に応じてデータの有効性を判断するだけでよい。ＤＳＰはＡＤＣを内蔵しているので、後者の方が効率的である。
このようにして復元されたサーボ信号に基づいて、ＤＳＰ＆コントローラ８のＤＳＰではレーザ光焦点位置を目標位置に制御すべくモータドライバ９に指示を出し、各種モータ６を駆動させる。
【００２３】
光ディスク上に格納された情報の再生としては、記録データであるＲＦ信号と、物理アドレスであるウォブル信号がある。
ＲＦ信号の演算はレーザ光のメインビームからの反射光の総和をとればよい。その場合、極力光ピックアップ１上で処理するのが望ましいが、この信号は非常に高速であり以後の処理回路も複雑なので、光ピックアップ１上では簡単なフィルタ程度のみを搭載し、ＲＦ信号処理部＆ウォブル信号処理部（ＡＦＥ）７に転送するのが現実的である。さらに、伝送路で重畳されるノイズを低減するため差動出力とするとなおよい。
ＡＦＥ７では、速度に応じてイコライジング（波形等化）を行って２値化し、ＤＳＰ＆コントローラ８のコントローラにてデータの復調が行われる。ＤＳＰとコントローラは同一プロセスでの設計が可能なので、ここでは合併集積化されているように記載した。
【００２４】
ウォブル信号の演算は少し複雑なので後述するが、光ピックアップ１上、特に光ディスク用回路一体型受光素子（ＰＤＩＣ）３の内部で処理することにより、非常に高速なＲＦ信号帯域の伝送は不要になるという大きなメリットがある。その得られたウォブル信号はＡＦＥ７にて各種フィルタで搬送波成分とアドレス情報成分に分離される。その搬送波成分は光ディスク（メディア）回転の基準信号としてＤＳＰ＆コントローラ８のＤＳＰで使用される。また、アドレス情報成分はＤＳＰ＆コントローラ８のコントローラにて管理され、アクセス時に使用される。
【００２５】
次に、図１に示したＰＤ１０，Ｉ／Ｖ１１，ＲＦ演算回路１２，ウォブル演算回路１３，ＤＰＤ演算回路１４とＦＥ演算回路１５とＤＰＰ演算回路１６とＴＣ演算回路１７のサーボ信号演算回路，セレクタ１８までを光ディスク用回路一体型受光素子（ＰＤＩＣ）３の内部に取り込むことが望ましい。これらの回路は高速な受光素子を生成するバイポーラプロセスでも可能な規模及び回路方式とした。また、信号の演算はＩ／Ｖ１１でのＩ／Ｖ変換後の信号に基づいて行うばかりでなく、もちろん電流のまま演算してもよい。もし、受光素子１０と同一のプロセスでの限界などで取り込めない場合は、別プロセスの集積回路（チップ）をＰＤＩＣ３のパッケージ内にまとめて実装したり、もしくはＰＤＩＣ３の直近にチップ単独で実装するなどすればよい。
【００２６】
図１２は、通常の光ディスク装置の概略構成を示すブロック図である。
通常の光ディスク装置では、ウォブル信号及びサーボ信号の生成はＡＦＥ１２６で行われるため、高速信号であるＡ，Ｂ，Ｃ，Ｄの４本の信号が高周波を伝送する必要があった。ＲＦ信号演算回路１３１はＡＦＥ１２６に供給されているＡ〜Ｄの信号に基づいて行われることもあるが、すでにＰＤＩＣ１２２に搭載されているものもある。ＲＦ信号は差動で伝送することもあるが、Ａ〜Ｄの信号のすべてを差動で伝送することはＦＰＣ信号本数増加やＡＦＥ端子数増加の制約上難しいため、信号線路での劣化をＡＦＥでの強力な補正でまかなっている。
【００２７】
このように、この実施形態の光ディスク装置の構成により、光ピックアップ１と光ディスク装置の固定部２との間をつなぐＦＰＣを径路とする高速信号及び配線本数が削減でき、今後の高速化，小型化，さらに３世代（ＣＤ，ＤＶＤ，次世代ＤＶＤ）対応が可能になる。
【００２８】
次に、上記ＤＰＤ演算回路１４について詳細に説明する。
図４乃至図６は、それぞれ図１に示したＤＰＤ演算回路１４の内部構成例を示すブロック図である。各図にはそれぞれＴｙｐｅ１〜３の３種類のＤＰＤ信号演算（検出）回路の構成を示している。
従来型は図６に示すＴｙｐｅ３の回路であるが、イコライザ（波形等化）回路６０〜６３によってそれぞれＡ〜Ｄの各信号のＲＦ帯域を強調して整形し、２値化回路６４〜６７でそれぞれ２値化することによってＲＦ帯域でのエッジを検出する。
その後、ＡとＢ，ＣとＤの２組の信号についてそれぞれ位相比較器（ＰＣ）でＲＦ帯域のエッジ位相差を検出し、その２つのエッジ位相差を加算アンプ７０で加算し、ローパスフィルタ（ＬＰＦ）７１で高周波成分を除去することによってＤＰＤ信号を得ている。
【００２９】
２値化せずに直接位相比較する場合、各信号の振幅バラツキによって位相比較結果に誤差が生じるのだが、上記Ｔｙｐｅ３の回路はすべての信号を２値化することで、その誤差を回避している。
このように、この回路をＰＤＩＣ３に搭載しても問題はないが、回路規模的に大きくなる不具合が予想されるので、図４と図５に示したＴｙｐｅ１とＴｙｐｅ２の回路を提案する。
【００３０】
図４に示すＴｙｐｅ１の回路と図５に示すＴｙｐｅ２の回路は動作的にはほぼ同じであるため、Ｔｙｐｅ１について動作説明を行う。なお、Ｔｙｐｅ２の回路の方が回路規模は若干大きいが、性能はよいので可能であればＴｙｐｅ２の回路を推奨する。
図４に示すように、Ｔｙｐｅ１の回路は、位相差の発生具合がほとんど同じＡとＣ、他方ＢとＤをそれぞれ加算アンプ３０と３１で加算する。この両方の加算信号の振幅が等しくなるようにゲインを調整するＡＧＣ回路３２と３３を設ける。このＡＧＣ回路３２と３３は両方の信号を同一の目標電圧に制御するものがよい。その後、低周波除去フィルタ（ＨＰＦ）３４と３５によってそれぞれの信号のＤＣ成分を除去し、乗算器３６で両者の信号（Ａ＋Ｃ）′と（Ｂ＋Ｄ）′を掛け合わせ（乗算）、ＬＰＦ３７で高周波成分を除去して位相差成分（ＤＰＤ信号）を抽出する。
【００３１】
バイポーラプロセスではデジタル化やデジタル信号同士の位相検出器よりもＡＧＣや乗算器（乗算回路）の方が簡単に設計することができるが、乗算器の出力には若干高周波成分が残るため、上述のように高周波除去フィルタ（ＬＰＦ）で必要な低周波成分に帯域制限して出力させる。
ここで、ＡＧＣの有り／無しで比較してみる。乗算器の入力をＸ，Ｙとし、それぞれ数５，数６とすると、数７が得られ、φ＝―θとおくと、数８となる。
【００３２】
【数５】
Ｘ＝ａ＊ｓｉｎ（ｗｔ＋θ）
【００３３】
【数６】
Ｙ＝ｂ＊ｓｉｎ（ｗｔ＋φ）
【００３４】
【数７】
Ｘ＊Ｙ＝ａ＊ｓｉｎ（ｗｔ＋θ）＊ｂ＊ｓｉｎ（ｗｔ＋φ）
＝ａ＊ｂ＊（ｃｏｓ（θ―φ）―ｃｏｓ（２ｗｔ＋θ＋φ））
【００３５】
【数８】
Ｘ＊Ｙ＝ａ＊ｂ＊ｃｏｓ２θ―ａ＊ｂ＊ｃｏｓ２ｗｔ
【００３６】
数８の２項目のｃｏｓ２ｗｔはＬＰＦ３７にてカットするので、ＤＣ的には１項目のａ＊ｂ＊ｃｏｓ２θのみが得られることになり、両信号の位相差θに応じた電圧がＤＰＤ信号として出力される。
ここで“ａ”と“ｂ”はＴｙｐｅ１の回路に当てはめると、Ａ＋ＣとＢ＋Ｄのそれぞれの振幅となるわけだが、その振幅の乗算結果：ａ＊ｂ＝（Ａ＋Ｃ）＊（Ｂ＋Ｃ）が常に一定である時に、純粋にθによって決定される信号となる。
すなわち、受光素子上の光強度分布がずれて、（Ａ＋Ｃ）＊（Ｂ＋Ｃ）が変動すると、ＤＰＤ信号に誤差が発生することになる。
Ｔｙｐｅ２の回路ではすべての入力信号の振幅を同一に合わせているので、受光素子上の光強度分布がずれてもａ＊ｂの変動は無くて問題にはならない。
【００３７】
一方、Ｔｙｐｅ１の回路の場合は、回路構成はシンプルだがＴｙｐｅ２の回路に比べるとずれに対する耐性が弱く、ずれる方向によっては誤差が発生してしまう。ＡＧＣがない場合には、どの方向のずれに対しても敏感に反応して誤差が生じる。その受光素子上のずれは、光ディスクとレーザ光線との傾きやレンズのずれなどによって発生する。
また、乗算器３６の前段のＨＰＦ３４と３５は、乗算器３６への入力信号のＤＣ成分を除去する目的がある。そのＤＣ成分がなければ乗算器３６のダイナミックレンジが小さくてよくなる。さらに、位相比較器がもし乗算器タイプでない場合のＨＰＦを挿入するメリットとしては、位相比較するエッジタイミングを生成するスライスレベルの決定を容易にできることがある。したがって、低周波成分が残留しているとスライスレベルも低周波成分に追従する必要があるので回路が煩雑になるが、これを避けることができる。
【００３８】
このように、ＤＰＤ信号生成はθの検出精度が重要である。このθはＲＦ信号のエッジのずれであり、ＤＰＤ信号は１００ｋＨｚ以下の低周波しか必要無いにも関わらず、その生成過程では非常に高周波の動作が行われる。従来、Ａ〜Ｄの各信号を光ピックアップ部から光ディスク装置の固定部のＡＦＥまで伝送する際に、このＲＦ信号成分の劣化が起こり、θの検出精度が悪化していた。そのため、複雑なイコライザをＡＦＥに搭載することによってＲＦ信号エッジを極力正確に復元するなど、ＡＦＥの回路規模を大きくしていた。また、高速化の大きな障害でもあった。
この実施形態のＤＰＤ演算回路によれば、回路規模をＰＤＩＣへ搭載可能なレベルにスリム化することによって、信号劣化の対策である複雑なイコライザも不要となり、品質の高いＤＰＤ信号が得られる。
【００３９】
次に、図１のウォブル演算回路について詳細に説明する。
図７は、図１のウォブル演算回路の内部構成例を示すブロック図である。
図８は、従来から知られているウォブル演算回路の内部構成例を示すブロック図である。各図にはそれぞれＴｙｐｅ１，２の２種類のウォブル信号演算（検出）回路の構成を示している。
図９は、ウォブル信号演算の動作説明に供する波形図である。
図１０は、ウォブル信号振幅の変化を抑えるための回路構成を示すブロック図である。
【００４０】
図８に示すＴｙｐｅ２の回路は従来から知られている検出回路であり、トラック方向左右に分割された信号を生成するために、加算アンプ１００と１０１でそれぞれＡとＢ，ＣとＤを加算する。その信号に対してＡＧＣ回路１０２と振幅検出回路１０４，ＡＧＣ回路１０３と振幅検出回路１０５でそれぞれ振幅を一定にするＡＧＣを施し、減算アンプ１０６で（Ａ＋Ｂ）′と（Ｃ＋Ｄ）′の差分を取る事でウォブル信号を得ている。既記録領域ではウォブル信号よりはるかに大きい振幅でＲＦ信号成分が重畳されている。このＡＧＣの目的は、受光素子上の光強度分布がずれた場合でも、信号振幅を左右等しくした後に差分をとることで、ＲＦ信号成分を除去するためである。
【００４１】
しかしながら、Ｔｙｐｅ２の回路では未記録領域と既記録領域で信号振幅が大きく異なり、ＡＧＣのゲインが追従してもウォブル信号振幅には差が現れる。
その様子は、図９に示すように、未記録領域ではウォブル信号振幅を特定レベルにするべくＡＧＣではゲインが決定される（ゲイン大）。そこでウォブル信号振幅は大きくなる。既記録領域ではＲＦ信号振幅を特定レベルにするべくＡＧＣではゲインが決定される（ゲイン小）ので、得られるウォブル信号振幅は小さくなる。このようなウォブル信号振幅の変化を抑えるため、図１０に示すように第１のＡＧＣ回路１１２の後段に第２のＡＧＣ回路１１３を搭載する必要があった。この第２のＡＧＣ回路１１３はウォブル信号振幅自体を一定に保つＡＧＣである。この２段階のＡＧＣ回路１１３によりウォブル信号は安定して得ることができていた。
【００４２】
図１に示すウォブル演算回路１３には、図７に示すＴｙｐｅ１の構成の回路を用いており、その回路によってウォブル信号を演算する。
図７に示すウォブル演算回路１３では、Ａ＋Ｂの演算は上述と同様であり、出力信号の振幅を一定に保つ動作も同じである。上述のものと異なるのは加算アンプ８０の直後のＡＧＣ回路８２の自動可変ゲインアンプ９１以外に複数の異なるゲイン（ｐ１，ｐ２）のゲインアンプ９２と９３のいずれかを選択できることである。また、それぞれのゲインアンプ９２と９３に対応して、減算アンプ９４によって目標振幅レベルも複数（ＤＡ１，ＤＡ２）用意して選択する。
【００４３】
上述のように、未記録領域と既記録領域のＡＧＣゲインは大きく変化する。自動可変ゲインアンプ９１の追従特性は上の傷などに敏感に反応しないようにあまり早くできない。このため、未記録領域と既記録領域が混在する状態に記録された光ディスクに対し、両領域を頻繁に行き来するためには、ゲインを瞬時に変更することが可能なように、それぞれの領域に最適化された複数の異なるゲインのアンプを設置する。
【００４４】
また、それぞれのゲインでの振幅検出結果は光ディスク毎に若干変わるため、微調整が行えるように目標電圧も連動して変更する。この目標電圧は外部端子から直接電圧で設定してもよいが、簡単なデジタルアナログコンバータ（ＤＡＣ）を内部に搭載して自由に設定可能ならばなおよい。
このように制御することで、図９に示した「Ｂ／Ａ信号」「この実施形態の振幅検出回路の出力」「この実施形態のＡＧＣ出力」の３つの信号が得られる。
ウォブル信号振幅は光ディスクの記録状態によって大きく変化しないため、上述した第２のＡＧＣ回路は不要になる。
【００４５】
現在のアクセス位置が未記録領域か既記録領域かの判別に関して、コントロール回路（ＣＰＵ）がわかっている場合、Ｂ／Ａ信号（Ｂｅｆｏｒｅ／Ａｆｅｒ）を外部から入力してもよいが、内部的に生成してもよい。
例えば、図９に示したようにＡ＋ＢやＡ＋Ｂ＋Ｃ＋Ｄの信号は、未記録領域では信号レベルは高く、既記録領域では低くなる。これをＢ／Ａ信号として使用してもよい。
また、記録時と再生時にも同様のことが言える。記録時には光ディスクに記録マークを形成するためにレーザ発光強度を高速に変化させる。このため、反射光の強弱がＲＦ信号成分のようにウォブル信号にとっては外乱となる。よって動作は同じであり、ゲインの切り替えや目標電圧の切り替えをＢ／Ａ信号の代わりにＲ／Ｗ信号（Ｒｅａｄ／Ｗｒｉｔｅ）で行うこともできる。
これによってウォブル信号の振幅の変化はほとんど抑えることができ、ＡＦＥに内蔵していた第２のＡＧＣ回路は不要になる。
【００４６】
次に、和信号一定のＡＧＣ回路について説明する。
図１１は、和信号一定のＡＧＣ回路の内部構成例を示すブロック図である。
この和信号一定のＡＧＣ回路は、サーボ信号の振幅はモータのゲインなどと同様にサーボ制御系の一要素であるため、一定の感度が保証されていなければならない。しかし、実際にはレーザパワーが変動したり、メディア反射率が多少異なっている場合もあるため、一般的にサーボ信号には和信号（メインビームの和、時にはサブの和も加算）のＤＣレベルを一定にするＡＧＣをかけて正規化する。このＡＧＣ回路もＰＤＩＣに搭載することにより回路をスリム化することができる。ＰＤＩＣではサーボ信号をセレクタで１本のサーボ信号にまとめている。このため、セレクタ後にＡＧＣ回路を設けることにより、ＡＧＣ回路は１つですむ。従来は和信号の振幅（ＤＣレベル）検出は１つだが、自動可変ゲインアンプは個々のサーボ信号それぞれに１つ必要であった。
【００４７】
ただし、ＤＰＤ信号は和信号一定ＡＧＣを必要としないため、この構成でＤＰＤ信号も扱う場合は、ＡＧＣ有りサーボ信号と、ＤＰＤ信号を再び最終段で選択する２段階セレクタにする必要がある。
もちろん、セレクタ後にＡＧＣ回路を搭載した方が上述の効果があるため理想的であるが、セレクタがない場合でもＰＤＩＣの出力信号レベルを安定的に確保できるメリットがあるため、極力ＰＤＩＣへ搭載すべきである。ＤＳＰではＡＤＣでサーボ信号を量子化するため、ＡＤＣのダイナミックレンジを有効に使うためには、サーボ信号の出力段で一定の振幅を確保すべきである。このＡＧＣは低速で構わないので、回路規模としてはバイポーラでも大きくはないので、搭載は可能である。
【００４８】
この実施形態の光ディスク用回路一体型受光素子は、位相比較器と高周波除去フィルタを搭載し、高周波信号の演算を光ピックアップ上で行ってＤＰＤ信号を検出しているので、高周波成分の除去特性が向上するため、過大な補正回路を用いずに高品質なＤＰＤ信号を生成することができる。また、伝送路の信号線本数も削減できるので、光ディスク装置の小型化，高速化に有効である。
また、位相比較器を乗算器で実現するので、一般的な高速受光素子を形成するバイポーラプロセスでも小さな回路規模で簡単に位相比較器を実現できる。
【００４９】
さらに、位相比較器への２つの入力信号振幅をＡＧＣ回路で一定に保っているので、メディア傾きやレンズずれなど受光素子上の光強度分布に変動が有った場合にも正確なＤＰＤ信号が得られる。
また、位相比較器へ入力する信号の低周波成分を除去しているので、位相比較器が２値化後の信号の位相を比較するタイプであれば、エッジタイミングを生成するスライスレベルの決定が容易になり、位相比較器が乗算器タイプであればダイナミックレンジを小さくする事ができるので、回路の簡略化にメリットがある。
【００５０】
さらに、この実施形態の光ディスク用回路一体型受光素子として、２つの信号振幅を一定に保つＡＧＣ回路と減算器を搭載し、高周波信号の演算を光ピックアップ上で行ってウォブル信号を検出しているので、高周波成分の除去特性が向上し、過大な補正回路を用いずに高品質なウォブル信号を生成することができる。また、伝送路の信号線本数も削減できるので、光ディスク装置の小型化，高速化に有効である。
また、ＡＧＣ回路に複数段階のゲイン切り替え機能と、複数の目標電圧切り替え機能を備え、再生もしくは記録の動作状態に応じてゲイン及び目標電圧の切り替えを行っているので、再生もしくは記録の動作遷移時及び動作中にも変動の少ない良好なウォブル信号を得ることができる。加えて、従来ウォブル信号振幅変動を補正する後段回路が不要となり、システム的に回路をスリム化することができる。
【００５１】
さらに、ＡＧＣ回路に複数段階のゲイン切り替え機能と、複数の目標電圧切り替え機能を備え、現アクセス位置の記録状態（未記録もしくは既記録）に応じてゲイン及び目標電圧の切り替えを行っているので、未記録領域と既記録領域が混在するメディアの再生時にも変動の少ない良好なウォブル信号を得ることができる。加えて、従来ウォブル信号振幅変動を補正する後段回路が不要となり、システム的に回路をスリム化することができる。
また、目標電圧を外部から設定可能にしているので、記録パワーやメディアのウォブル信号強度やＲＦ信号強度などの光ディスク装置もしくは対応メディア毎に適正な設定に随時変更し、最適なウォブル信号品質を確保することができる。
【００５２】
さらに、この実施形態の光ディスク用回路一体型受光素子は、トラッキングエラー信号，フォーカシングエラー信号などの各種低周波信号を演算し、それらの複数の低周波信号を時分割的に選択して１本の出力線でまかなっているので、伝送路の信号線本数を削減でき、装置の小型化，高速化に有効である。例えば、ＣＤ／ＤＶＤ／次世代ＤＶＤなど複数の規格に対応する装置で問題視されている光ピックアップと光ディスク装置の固定部との間の信号線本数の増加を解消することができる。
また、サーボ信号（低周波信号）に対して行う総和レベル一定ＡＧＣをセレクタ後に行っているので、複数のサーボ信号を１つのＡＧＣ回路でまかなうことができ、複数のＡＧＣ間で発生し易いゲイン誤差を排除すると共に、回路規模の削減が行える。
【００５３】
さらに、この実施形態の光ピックアップは、上述の回路一体型受光素子を搭載しているので、光ピックアップ上の信号線配線領域を小さくでき、レイアウトの自由度を高くできる。また、高周波信号の伝送も少なく、信号線本数も削減できるので、光ディスク装置の小型化，高速化に有効である。
さらにまた、この実施形態の光ディスク装置は上述の光ピックアップを搭載しているので、高周波信号を伝送することによる劣化を補う過大な補正回路が不要となり、システム全体としてスリムな回路構成が実現できる。また、高周波信号の伝送も少なく、信号線本数も削減できるので、光ディスク装置の小型化，高速化に有効である。
【００５４】
このように、高速信号の劣化を無くすことで、後段に必要だった信号劣化対策である複雑な補正回路が不要となり、システム全体として回路のスリム化も実現可能になる。また、合併集積化にあたってはＰＤＩＣの主流であるバイポーラプロセスで実現しやすい回路構成なので、回路規模をＰＤＩＣへ搭載可能なレベルにスリム化することができる。
【００５５】
【発明の効果】
以上説明してきたように、この発明の回路一体型受光素子によれば、ＡＦＥの機能を一部取り込んで合併集積化することができる。また、この発明の光ピックアップと光ディスク装置によれば、光ピックアップから光ディスク装置固定部への伝送路の信号線数を減らし、高速信号伝送を極力なくせるようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態である光ディスク装置の概略構成を示すブロック図である。
【図２】光ディスク上のレーザ光のスポット配置と受光素子との一対応関係を示す説明図である。
【図３】図１のセレクタの出力の波形図である。
【図４】図１に示したＤＰＤ演算回路１４の内部構成例を示すブロック図である。
【図５】図１に示したＤＰＤ演算回路１４の他の内部構成例を示すブロック図である。
【図６】図１に示したＤＰＤ演算回路１４のさらに他の内部構成例を示すブロック図である。
【図７】図１のウォブル演算回路の内部構成例を示すブロック図である。
【図８】従来から知られているウォブル演算回路の内部構成例を示すブロック図である。
【図９】ウォブル信号演算の動作説明に供する波形図である。
【図１０】ウォブル信号振幅の変化を抑えるための回路構成を示すブロック図である。
【図１１】和信号一定のＡＧＣ回路の内部構成例を示すブロック図である。
【図１２】通常の光ディスク装置の概略構成を示すブロック図である。
【符号の説明】
１，１２０：光ピックアップ ２，１２１：固定部
３，１２２：ＰＤＩＣ ４，１２３：ＬＤ
５，１２４：ＬＤＤ ６，１２５：各種モータ
７：ＡＦＥ ８，１２７：ＤＳＰ＆コントローラ
９，１２８：モータドライバ １０，１２９：ＰＤ
１１，１３０：Ｉ／Ｖ １２：ＲＦ演算回路
１３：ウォブル演算回路 １４：ＤＰＤ演算回路
１５：ＦＥ演算回路 １６：ＤＰＰ演算回路
１７：ＴＣ演算回路 １８：セレクタ
２０：メインビーム ２１，２２：サブビーム
３０，３１，５０，７０，８０，８１，１００，１０１，１１０，１１１：加算アンプ
３２，３３，４０〜４３，８２，８３，１０２，１０３：ＡＧＣ回路
３４，３５，４４〜４７：ＨＰＦ
３６，４８，４９：乗算器 ３７，５１，７１：ＬＰＦ
６０〜６３：ＥＱ ６４〜６７：２値化回路
６８，６９：ＰＣ ８４，８５，１０４，１０５：振幅検出回路
９１，１０７：自動可変ゲインアンプ
９２，９３：ゲインアンプ
８６，９４，１０６，１０８，１１４：減算アンプ
１１２：第１のＡＧＣ回路 １１３：第２のＡＧＣ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit-integrated light-receiving element (PDIC) suitable for high-speed and miniaturization, in which an integrated circuit is mounted on the same substrate as the light-receiving element or in the immediate vicinity of the light-receiving element and suitable for high-speed and miniaturization. The present invention relates to an optical pickup equipped with a light receiving element and an optical disk device such as a CD-R / RW drive, DVD-R / RW drive, DVD + R / RW drive equipped with the optical pickup.
[0002]
[Prior art]
The optical disk device has been further increased in speed with an increase in the amount of data and further downsized due to the spread of notebook personal computers. In order to cope with this trend, integration of electric circuits is essential.
The state of integration of electric circuits can be roughly divided into the following five categories.
(1) Circuit-integrated photodetector (PDIC) that converts light into an electric signal
(2) Analog front-end processor (AFE) that processes analog signals
(3) Digital servo processor (DSP) that processes servo signals
(4) Digital control circuit that processes digital signals
(5) Laser drive circuit (LDD)
6) Various motor drive circuits
[0003]
Among them, (3) and (4) are constituted by a fine C-MOS process capable of high speed and low power consumption, so that integration can be relatively easily performed.
On the other hand, (5) handles large currents and drives the laser at high speed, so that it is necessary to arrange it near the laser, and it is difficult to integrate and integrate.
Also, (6) handles a large current and generates a large amount of heat. Therefore, it is desirable to dispose it in a place where heat radiation is easy, and it is difficult to integrate and integrate.
(1) is mainly a bipolar process in which a light-receiving element capable of high-speed response is easily formed (for example, see Japanese Patent Application Laid-Open No. 8-96397).
Although a current-to-voltage conversion amplifier and a simple arithmetic circuit can already be mounted, mounting a large number of registers and complicated circuits is not suitable because of a large scale due to process characteristics.
However, it is expected that a certain circuit scale can be mounted by improving the process in the future.
[0004]
In (2), a C-MOS process is mainly used, but a very fine process cannot be used because of handling analog signals.
Also, since almost all analog signals are processed, the number of terminals is large and the external shape of the LSI is large.
When receiving a high-frequency signal from an optical pickup, the signal is degraded in a transmission path such as a flexible cable (FPC). Unless the signal is degraded, it is necessary to mount an unnecessary correction circuit and the like. It gets bigger.
For example, a wobble signal which is a physical address of an optical recording medium (recording medium) is generated from a difference between two signals. In the recorded area, an RF signal many times larger than the wobble signal component is superimposed on these two signals, but ideally, by taking the difference, the RF signal component is removed and the wobble signal is obtained.
[0005]
However, when the degree of superposition of the RF signal components superimposed on the two signals is different due to deterioration in the transmission path, the RF signal components cannot be completely removed even if the difference is obtained, and the quality of the wobble signal is degraded. The deterioration of the quality becomes more remarkable at higher speed, but since it is a C-MOS process, a complicated correction circuit capable of arbitrarily setting various constants by a register is mounted. The large number of terminals and large heat generation (large power consumption) due to the large-scale circuit is a factor that prevents merging into other blocks.
[0006]
Another problem is that the number of signal lines from the optical pickup, which is a movable unit on which the PDIC is mounted, to the AFE, which is mounted on the optical disk device fixing unit, is increasing.
In a combo drive such as a CD / DVD, the number of signal lines becomes 50 or more, the flexible printed cable (FPC) is very wide, and the problem of downsizing of the optical pickup and high-speed access due to the bending resistance of the FPC is a problem. It has become. In the future, when dealing with three generations such as the next generation DVD, the number of signal lines will further increase, and this will become a serious problem.
This is because, in the current system configuration, the arithmetic operation of various signals is performed by the AFE mounted on the optical disk device fixing unit, and all the individual signal lines required for the arithmetic operation are transmitted by the FPC.
[0007]
For example, since a DVD-ROM or the like uses a DPD (Differential Phase Detection) method as a tracking error signal, it is necessary to transmit four high-speed signals in order to obtain one low-speed DPD signal.
Of course, even in this case, since the transmission path is deteriorated as described above, a large-scale filtering is performed by the AFE to suppress the deterioration of the DPD signal quality.
It is clear that the size of the optical pickup itself will be reduced in the future, and it will be more difficult to mount an AFE having a large package and large heat generation on the optical pickup.
[0008]
[Problems to be solved by the invention]
However, with the conventional technology, it was not possible to eliminate the deterioration of the high-speed signal, so a complicated correction circuit as a measure against the signal deterioration required in the subsequent stage was required, and it was not possible to realize a slim circuit as a whole system. There was a problem.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a circuit-integrated light receiving element (PDIC) that incorporates a part of the function of an AFE and is integrated. It is another object of the present invention to reduce the number of signal lines in the transmission path from the optical pickup to the optical disk device fixing unit, thereby minimizing high-speed signal transmission.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides the following circuit-integrated light-receiving elements (1) to (10).
(1) A circuit-integrated light-receiving element on which an integrated circuit is mounted on the same substrate as the light-receiving element or in the immediate vicinity of the light-receiving element, wherein the circuit detects a phase difference between two signals. Circuit integrated light receiving circuit, comprising: a phase comparison unit that performs high-frequency elimination of an output signal of the phase comparison unit; and a circuit that outputs an output signal of the high-frequency elimination unit as a DPD signal of an optical recording medium. element.
(2) The phase comparing means is a circuit-integrated light receiving element constituted by a multiplying means.
(3) The above-mentioned circuit has an automatic gain control means for keeping the amplitudes of the two signals constant, and the circuit-integrated light receiving means in which the amplitude of the input signal to the phase comparison means is made equal by the automatic gain control means. element.
(4) The circuit is a circuit-integrated light-receiving element having low-frequency removing means for removing a low-frequency component of an input signal to the phase comparing means.
[0010]
(5) A circuit-integrated light-receiving element on which an integrated circuit is mounted on the same substrate as the light-receiving element or in the immediate vicinity of the light-receiving element, wherein the circuit keeps the amplitude of the two signals constant. A circuit which has an auto gain control means for maintaining the signal and a subtraction means for obtaining a difference between two signals having the same amplitude by the auto gain control means, and which outputs an output signal of the subtraction means as a wobble signal of the optical recording medium. Integrated light receiving element.
(6) The auto gain control means is a means for switching the gain and the target voltage by an R / W signal indicating the operation state of reproduction or recording by using a plurality of stages of a gain switching function and a plurality of target voltage switching functions. Circuit integrated light receiving element.
(7) The automatic gain control means uses a plurality of gain switching functions and a plurality of target voltage switching functions to control the gain and target voltage by a B / A signal indicating an unrecorded or recorded state of the current access position. A circuit-integrated light-receiving element that is a means for switching.
(8) A circuit-integrated light-receiving element provided with means for setting the target voltage from outside.
[0011]
(9) A circuit-integrated light-receiving element on which an integrated circuit is mounted on the same substrate as the light-receiving element or in the immediate vicinity of the light-receiving element, wherein the circuit includes a tracking error signal, a focusing error signal, and the like. Computing means for obtaining various low-frequency signals, and selecting means for selecting one of the various low-frequency signals obtained by the plurality of computing means in a time-sharing manner in response to a timing signal supplied from the outside. A circuit-integrated light-receiving element in which a plurality of low-frequency signals are covered by the output of a single selector.
(10) The circuit includes a variable gain unit that amplifies or attenuates the output of the selection unit, an addition unit that obtains a sum level of individual signals used in the calculation of the various low-frequency signals, and an output of the addition unit. A circuit-integrated light-receiving element comprising automatic gain control means for automatically adjusting the gain so as to keep the gain constant, and wherein the gain of the variable gain means is determined in conjunction with the gain of the automatic gain control means.
[0012]
Further, the following optical pickup (11) and optical disk device (12) are also provided.
(11) An optical pickup on which the circuit-integrated light-receiving element according to any one of (1) to (10) is mounted.
(12) An optical disk device equipped with the optical pickup of (11).
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of an optical disk device according to an embodiment of the present invention. The signal lines in the figure are indicated by arrows, but those at high speed are indicated by thick lines.
FIG. 2 is an explanatory diagram showing a correspondence relationship between a laser beam spot arrangement on an optical disc and a light receiving element. FIG. 3 is a waveform diagram of the output of the selector of FIG.
In this optical disk device, as shown in FIG. 1, a laser drive circuit (LDD) 5 causes a predetermined current to flow to a laser light source (LD) 4 to emit light in response to an instruction from a DSP & controller 8.
The laser light emitted from the LD 4 is collected on an optical disk (media: not shown) by an optical element (not shown because it is publicly known).
[0014]
The reflected light from the optical disk enters a light receiving element (PD) 10 and is converted into a voltage by a current-voltage conversion (I / V) unit 11, and an RF operation circuit 12, a wobble operation circuit 13, a DPD operation circuit 14, a focusing error The signal is supplied to each of the (FE) operation circuit 15, the DPP operation circuit 16, and the track cross (TC) operation circuit 17. At present, the mainstream is an eight-division light receiving element. As shown in FIG. 2, reflected light from the main beam 20 is received by A to D, and reflected light from the sub beams 21 and 22 is received by E to H. An RF signal, a wobble signal, and a servo signal are arithmetically generated based on the outputs of the individual light receiving elements.
[0015]
The servo signal includes a focusing error (FE) signal, a tracking error (TE) signal, a track cross (TC) signal, a DPD signal, and the like. The normal TE signal is position information in the media radial direction calculated from a push-pull signal (Mpp, Spp) obtained from unevenness of a track (made of land and groove) carved on the optical disk.
The DPD signal is positional information in the radial direction of the medium dedicated to the DVD-ROM, and is used in the same manner as the TE signal, but has a slightly different detection method. The arithmetic processing in the arithmetic circuit is performed based on, for example, arithmetic expressions shown in the following Expressions 1 to 4. The arithmetic processing is performed by the arithmetic circuit group shown in FIG. K1 in Equation 2 and k2 in Equation 3 are constants, Equation 4 is simplified, and φ is the phase.
[0016]
(Equation 1)
FE signal: A + C- (B + D)
[0017]
(Equation 2)
TE signal: A + B- (C + D) -k1 (E + G)-(F + H)
[0018]
[Equation 3]
TC signal: A + B + C + D-k2 (E + F + G + H)
[0019]
(Equation 4)
DPD: (φA-φB) + (φC-φD)
[0020]
These servo signals need only low frequency components (up to 100 kHz). Even if they are transmitted to the DSP of the DSP & controller 8 mounted on the PCB of the fixed part 2 of the optical disk device by FPC as they are, there is a problem such as signal deterioration. Not be. However, in order to reduce the number of signal lines, it is effective to select one of the signal lines by the selector 18 in a time-division manner and restore the plurality of servo signals again by the DSP of the DSP & controller 8. For time-division transmission, a timing signal is required as shown in FIG. Here, two signals, a timing signal B indicating the shortest period of time division and a timing signal A output for each set which goes around the servo signal, are used.
The time division speed is at a sufficiently feasible level as shown in the following calculation.
[0021]
For example, assuming that the bandwidth of each signal is taken up to 100 kHz, sampling (one set cycle) is performed at 800 kHz, which is eight times as large, in order to avoid a problem due to aliasing of sampling.
In the example of the signal shown in FIG. 3, four servo signals are selected. For example, if it is assumed that another general-purpose monitor line is added to perform five time divisions, 800 kHz × 5 = 4 MHz. It is within the speed used for transfer. In this case, from the viewpoint of the number of signal lines, the number of servo signals (four) + monitor signals (one) is five, but the number of timing signals (two) + selector output (one) can be reduced to three. Become.
Of course, it is also possible to change the timing signal from two to one by devising it, and if it also has a laser intensity monitoring function, it is also possible to incorporate that signal into time division transfer, Use of such a configuration further reduces the number of signal lines.
[0022]
In the DSP of the DSP & controller 8 at the next stage, it is necessary to restore a plurality of servo signals before the time division from the analog signals of the time division. This can be done by a sample-and-hold circuit in accordance with the timing signal, or it can be directly quantized by an analog-to-digital converter (ADC) to determine the validity of the data in accordance with the timing signal. Since the DSP has a built-in ADC, the latter is more efficient.
Based on the servo signal restored in this manner, the DSP of the DSP & controller 8 issues an instruction to the motor driver 9 to control the laser beam focal position to the target position, and drives the various motors 6.
[0023]
Reproduction of information stored on an optical disc includes an RF signal as recording data and a wobble signal as a physical address.
The RF signal may be calculated by taking the sum of the reflected light from the main beam of the laser light. In this case, it is desirable to process as much as possible on the optical pickup 1. However, since this signal is very high-speed and the subsequent processing circuit is complicated, only a simple filter is mounted on the optical pickup 1 and an RF signal processing unit is provided. & Wobble signal processing unit (AFE) 7 is realistic. Further, a differential output is more preferable to reduce noise superimposed on the transmission line.
In the AFE 7, binarization is performed by performing equalization (waveform equalization) in accordance with the speed, and data is demodulated by the controller of the DSP & controller 8. Since the DSP and the controller can be designed in the same process, they are described here as being merged and integrated.
[0024]
Since the operation of the wobble signal is a little complicated, it will be described later. By processing the wobble signal on the optical pickup 1, especially inside the optical disk integrated circuit light receiving element (PDIC) 3, it becomes unnecessary to transmit a very high-speed RF signal band. There is a great merit. The obtained wobble signal is separated into a carrier component and an address information component by the AFE 7 using various filters. The carrier component is used by the DSP of the DSP & controller 8 as a reference signal for rotation of the optical disk (media). The address information component is managed by the controller of the DSP & controller 8, and is used at the time of access.
[0025]
Next, servo signal calculation circuits, selectors of PD 10, I / V 11, RF calculation circuit 12, wobble calculation circuit 13, DPD calculation circuit 14, FE calculation circuit 15, DPP calculation circuit 16, and TC calculation circuit 17 shown in FIG. It is desirable to take up to 18 into the optical disk integrated circuit light receiving element (PDIC) 3. These circuits have a scale and a circuit system that can be used in a bipolar process for generating a high-speed light receiving element. In addition, the signal calculation is performed not only based on the signal after the I / V conversion by the I / V 11, but may be performed with the current as a matter of course. If it cannot be taken in due to limitations in the same process as the light receiving element 10, an integrated circuit (chip) of another process is mounted together in a package of the PDIC 3, or a chip alone is mounted immediately near the PDIC 3. do it.
[0026]
FIG. 12 is a block diagram showing a schematic configuration of a normal optical disk device.
In an ordinary optical disk device, the generation of the wobble signal and the servo signal is performed by the AFE 126, so that it is necessary to transmit four high-speed signals A, B, C, and D at a high frequency. The RF signal operation circuit 131 may be performed based on the signals A to D supplied to the AFE 126, but may be already mounted on the PDIC 122. Although the RF signal may be transmitted differentially, it is difficult to transmit all of the signals A to D differentially due to an increase in the number of FPC signals and an increase in the number of AFE terminals. Powered by powerful corrections.
[0027]
As described above, according to the configuration of the optical disk device of this embodiment, it is possible to reduce the number of high-speed signals and the number of wirings using the FPC connecting the optical pickup 1 and the fixed portion 2 of the optical disk device, and to increase the speed and size in the future. , And three generations (CD, DVD, next-generation DVD).
[0028]
Next, the DPD operation circuit 14 will be described in detail.
4 to 6 are block diagrams each showing an example of the internal configuration of the DPD operation circuit 14 shown in FIG. Each figure shows the configuration of three types of DPD signal calculation (detection) circuits of Type 1 to 3, respectively.
The conventional type is a Type 3 circuit shown in FIG. 6. The equalizer (waveform equalization) circuits 60 to 63 emphasize and shape the RF bands of the signals A to D, respectively, and binarize circuits 64 to 67. Edges in the RF band are detected by binarization.
Thereafter, the phase comparator (PC) detects the edge phase difference in the RF band for each of the two sets of signals A and B, and C and D, adds the two edge phase differences by the addition amplifier 70, and outputs the low-pass filter ( An LPF 71 removes high-frequency components to obtain a DPD signal.
[0029]
If the phase comparison is performed directly without binarization, an error occurs in the phase comparison result due to the amplitude variation of each signal. However, the Type 3 circuit binarizes all signals to avoid the error. I have.
As described above, there is no problem if this circuit is mounted on the PDIC 3, but a problem that the circuit scale becomes large is expected. Therefore, the circuits of Type 1 and Type 2 shown in FIGS. 4 and 5 are proposed.
[0030]
The operation of Type 1 shown in FIG. 4 and the circuit of Type 2 shown in FIG. 5 are almost the same. Although the type 2 circuit has a slightly larger circuit scale, the type 2 circuit is recommended if possible because performance is good.
As shown in FIG. 4, in the Type 1 circuit, A and C, and B and D, which have almost the same phase difference, are added by addition amplifiers 30 and 31, respectively. AGC circuits 32 and 33 are provided for adjusting the gain so that the amplitudes of these two added signals become equal. The AGC circuits 32 and 33 preferably control both signals to the same target voltage. Thereafter, DC components of the respective signals are removed by low-frequency removing filters (HPF) 34 and 35, and the signals (A + C) ′ and (B + D) ′ are multiplied (multiplied) by a multiplier 36, and the high-frequency component is removed by an LPF 37. And a phase difference component (DPD signal) is extracted.
[0031]
In the bipolar process, AGC and a multiplier (multiplier circuit) can be designed more easily than digitization and a phase detector between digital signals. However, since a high-frequency component remains in the output of the multiplier, the above-described process is performed. In this way, the necessary low frequency component is band-limited by a high frequency elimination filter (LPF) and output.
Here, a comparison is made with or without AGC. If the inputs of the multiplier are X and Y, respectively, and Equations 5 and 6 are given, Equation 7 is obtained, and if φ = −θ, Equation 8 is obtained.
[0032]
(Equation 5)
X = a * sin (wt + θ)
[0033]
(Equation 6)
Y = b * sin (wt + φ)
[0034]
(Equation 7)
X * Y = a * sin (wt + θ) * b * sin (wt + φ)
= A * b * (cos (θ-φ) -cos (2wt + θ + φ))
[0035]
(Equation 8)
X * Y = a * b * cos2θ-a * b * cos2wt
[0036]
Since cos2wt of the two items of Expression 8 is cut by the LPF 37, only one item of a * b * cos2θ is obtained in terms of DC, and a voltage corresponding to the phase difference θ between both signals is output as a DPD signal. Is done.
Here, when “a” and “b” are applied to the circuit of Type 1, the amplitudes of A + C and B + D are respectively obtained. The multiplication result of the amplitudes: a * b = (A + C) * (B + C) is always constant. At some point, the signal will be purely determined by θ.
That is, if the light intensity distribution on the light receiving element shifts and (A + C) * (B + C) fluctuates, an error occurs in the DPD signal.
In the Type 2 circuit, the amplitudes of all the input signals are adjusted to be the same, so that even if the light intensity distribution on the light receiving element shifts, there is no change in a * b, so there is no problem.
[0037]
On the other hand, in the case of the Type 1 circuit, the circuit configuration is simple, but the tolerance to displacement is weaker than that of the Type 2 circuit, and an error occurs depending on the direction of displacement. If there is no AGC, an error occurs in response to a shift in any direction. The displacement on the light receiving element is caused by the inclination between the optical disc and the laser beam, the displacement of the lens, and the like.
The HPFs 34 and 35 at the stage before the multiplier 36 have a purpose of removing the DC component of the input signal to the multiplier 36. Without the DC component, the dynamic range of the multiplier 36 may be small. Further, as an advantage of inserting the HPF when the phase comparator is not a multiplier type, a slice level for generating an edge timing for phase comparison can be easily determined. Therefore, if the low-frequency component remains, the slice level must follow the low-frequency component, which complicates the circuit, but this can be avoided.
[0038]
Thus, the detection accuracy of θ is important for DPD signal generation. Is the deviation of the edge of the RF signal. Although the DPD signal requires only a low frequency of 100 kHz or less, a very high frequency operation is performed in the generation process. Conventionally, when the signals A to D are transmitted from the optical pickup unit to the AFE of the fixed unit of the optical disk device, the RF signal component is deteriorated, and the detection accuracy of θ is deteriorated. For this reason, the circuit scale of the AFE has been increased, for example, by mounting a complicated equalizer on the AFE to restore the RF signal edge as accurately as possible. It was also a major obstacle to speeding up.
According to the DPD arithmetic circuit of this embodiment, by reducing the circuit scale to a level that can be mounted on a PDIC, a complicated equalizer that is a measure against signal deterioration is not required, and a high-quality DPD signal can be obtained.
[0039]
Next, the wobble operation circuit of FIG. 1 will be described in detail.
FIG. 7 is a block diagram showing an example of the internal configuration of the wobble operation circuit of FIG.
FIG. 8 is a block diagram showing an example of the internal configuration of a conventionally known wobble operation circuit. Each figure shows the configuration of two types of wobble signal operation (detection) circuits of Type 1 and 2, respectively.
FIG. 9 is a waveform chart for explaining the operation of the wobble signal operation.
FIG. 10 is a block diagram showing a circuit configuration for suppressing a change in the wobble signal amplitude.
[0040]
The Type 2 circuit shown in FIG. 8 is a conventionally known detection circuit, and A and B and C and D are added by addition amplifiers 100 and 101, respectively, in order to generate a signal divided right and left in the track direction. . The AGC circuit 102 and the amplitude detection circuit 104, and the AGC circuit 103 and the amplitude detection circuit 105 perform AGC on the signal to make the amplitude constant, and the subtraction amplifier 106 calculates the difference between (A + B) 'and (C + D)'. The wobble signal is obtained by the thing. In the recorded area, the RF signal component is superimposed with a much larger amplitude than the wobble signal. The purpose of this AGC is to remove the RF signal component by obtaining the difference after equalizing the signal amplitude on the left and right even if the light intensity distribution on the light receiving element is shifted.
[0041]
However, in the Type 2 circuit, the signal amplitude greatly differs between the unrecorded area and the recorded area, and a difference appears in the wobble signal amplitude even if the AGC gain follows.
As shown in FIG. 9, in the unrecorded area, the gain is determined by the AGC so that the wobble signal amplitude is set to a specific level (large gain). Therefore, the wobble signal amplitude increases. In the recorded area, the gain is determined (small gain) in the AGC so that the RF signal amplitude is set to a specific level, so that the obtained wobble signal amplitude is small. In order to suppress such a change in the wobble signal amplitude, it is necessary to mount a second AGC circuit 113 at a stage subsequent to the first AGC circuit 112 as shown in FIG. The second AGC circuit 113 is an AGC that keeps the wobble signal amplitude itself constant. The wobble signal could be stably obtained by the two-stage AGC circuit 113.
[0042]
The wobble operation circuit 13 shown in FIG. 1 uses a circuit having the configuration of Type 1 shown in FIG. 7, and the circuit calculates a wobble signal.
In the wobble operation circuit 13 shown in FIG. 7, the operation of A + B is the same as described above, and the operation of keeping the amplitude of the output signal constant is also the same. The difference from the above is that one of a plurality of gain amplifiers 92 and 93 having different gains (p1, p2) can be selected in addition to the automatic variable gain amplifier 91 of the AGC circuit 82 immediately after the addition amplifier 80. Also, a plurality of target amplitude levels (DA1, DA2) are prepared and selected by the subtraction amplifier 94 corresponding to the respective gain amplifiers 92 and 93.
[0043]
As described above, the AGC gain in the unrecorded area and the recorded area greatly changes. The follow-up characteristic of the automatic variable gain amplifier 91 cannot be too fast so as not to react sensitively to an upper scratch or the like. For this reason, in order to frequently switch between the two areas with respect to the optical disc on which the unrecorded area and the already recorded area are recorded in a mixed state, the gains can be changed instantaneously. Install a plurality of optimized amplifiers with different gains.
[0044]
Further, since the amplitude detection result at each gain slightly changes for each optical disc, the target voltage is also changed in conjunction with the optical disc so that fine adjustment can be performed. This target voltage may be set directly by voltage from an external terminal, but it is more preferable if a simple digital-to-analog converter (DAC) is mounted inside and can be set freely.
By performing such control, three signals of “B / A signal”, “output of the amplitude detection circuit of this embodiment”, and “AGC output of this embodiment” shown in FIG. 9 are obtained.
Since the wobble signal amplitude does not change significantly depending on the recording state of the optical disk, the above-mentioned second AGC circuit is not required.
[0045]
If the control circuit (CPU) knows whether the current access position is an unrecorded area or a recorded area, a B / A signal (Before / Afer) may be input from outside, but internally. May be generated.
For example, as shown in FIG. 9, the signal level of A + B or A + B + C + D has a high signal level in an unrecorded area and has a low signal level in a recorded area. This may be used as a B / A signal.
The same can be said for recording and reproduction. At the time of recording, the laser emission intensity is changed at high speed in order to form a recording mark on the optical disk. For this reason, the intensity of the reflected light becomes a disturbance for the wobble signal like the RF signal component. Therefore, the operation is the same, and the switching of the gain and the switching of the target voltage can be performed by the R / W signal (Read / Write) instead of the B / A signal.
As a result, the change in the amplitude of the wobble signal can be almost suppressed, and the second AGC circuit built in the AFE becomes unnecessary.
[0046]
Next, an AGC circuit with a constant sum signal will be described.
FIG. 11 is a block diagram showing an example of the internal configuration of the AGC circuit with a constant sum signal.
In the AGC circuit having a constant sum signal, the amplitude of the servo signal is one element of the servo control system as in the case of the gain of the motor and the like, so that a certain sensitivity must be guaranteed. However, in practice, the laser power may fluctuate and the media reflectivity may be slightly different. Therefore, generally, the DC level of the sum signal (the sum of the main beam and sometimes the sum of the sub beams) is added to the servo signal. Is normalized by applying an AGC that makes. By mounting this AGC circuit on the PDIC, the circuit can be made slim. In PDIC, servo signals are combined into one servo signal by a selector. Therefore, by providing the AGC circuit after the selector, only one AGC circuit is required. Conventionally, the detection of the amplitude (DC level) of the sum signal is one, but one automatic variable gain amplifier is required for each servo signal.
[0047]
However, since the DPD signal does not require a constant sum signal AGC, if a DPD signal is also handled in this configuration, it is necessary to use a two-stage selector for selecting the AGC-served servo signal and the DPD signal again in the final stage.
Of course, it is ideal to mount the AGC circuit after the selector because of the above-mentioned effects, but it is ideal to have the advantage that the output signal level of the PDIC can be secured stably even without the selector. It is. In the DSP, since the servo signal is quantized by the ADC, a constant amplitude must be secured at the output stage of the servo signal in order to effectively use the dynamic range of the ADC. Since the AGC may be operated at a low speed, the circuit size is not large even in a bipolar circuit, so that it can be mounted.
[0048]
The circuit integrated light receiving element for an optical disc of this embodiment is equipped with a phase comparator and a high frequency elimination filter, and performs a calculation of a high frequency signal on an optical pickup to detect a DPD signal. In order to improve the quality, a high-quality DPD signal can be generated without using an excessive correction circuit. Further, since the number of signal lines in the transmission path can be reduced, it is effective for downsizing and speeding up the optical disk device.
Further, since the phase comparator is realized by a multiplier, a phase comparator can be easily realized with a small circuit scale even in a bipolar process for forming a general high-speed light receiving element.
[0049]
Further, since the amplitudes of the two input signals to the phase comparator are kept constant by the AGC circuit, an accurate DPD signal can be obtained even when the light intensity distribution on the light receiving element fluctuates due to media tilt or lens shift. can get.
Also, since the low frequency component of the signal input to the phase comparator is removed, if the phase comparator is a type that compares the phase of the signal after binarization, the slice level for generating the edge timing can be determined. If the phase comparator is of a multiplier type, the dynamic range can be reduced, which is advantageous in simplifying the circuit.
[0050]
Further, as the circuit-integrated light receiving element for the optical disk of this embodiment, an AGC circuit and a subtracter for keeping two signal amplitudes constant are mounted, and a wobble signal is detected by performing an operation of a high frequency signal on an optical pickup. Therefore, the high-frequency component removal characteristics are improved, and a high-quality wobble signal can be generated without using an excessive correction circuit. Further, since the number of signal lines in the transmission path can be reduced, it is effective for downsizing and speeding up the optical disk device.
Further, the AGC circuit is provided with a multi-stage gain switching function and a plurality of target voltage switching functions, and switches the gain and the target voltage according to the operation state of reproduction or recording. Also, it is possible to obtain a good wobble signal with little fluctuation even during operation. In addition, a post-stage circuit for correcting the fluctuation of the wobble signal amplitude in the related art becomes unnecessary, and the circuit can be slimmed down in terms of system.
[0051]
Furthermore, the AGC circuit has a plurality of gain switching functions and a plurality of target voltage switching functions, and switches the gain and target voltage according to the recording state (unrecorded or recorded) of the current access position. A good wobble signal with little fluctuation can be obtained even when a medium in which an unrecorded area and a recorded area are mixed is reproduced. In addition, a post-stage circuit for correcting the fluctuation of the wobble signal amplitude in the related art becomes unnecessary, and the circuit can be slimmed down in terms of system.
In addition, since the target voltage can be set from the outside, the appropriate setting such as recording power, wobble signal strength of the medium, RF signal strength, etc. can be changed as appropriate for each optical disc device or corresponding media to ensure the optimum wobble signal quality. can do.
[0052]
Further, the circuit integrated light receiving element for an optical disk of this embodiment calculates various low-frequency signals such as a tracking error signal and a focusing error signal, and selects a plurality of these low-frequency signals in a time-division manner to form one signal. Since it is provided with output lines, the number of signal lines in the transmission line can be reduced, which is effective for downsizing and speeding up the apparatus. For example, it is possible to eliminate an increase in the number of signal lines between an optical pickup and a fixed part of an optical disk device, which is regarded as a problem in a device corresponding to a plurality of standards such as CD / DVD / next-generation DVD.
Further, since the total sum level AGC performed on the servo signal (low-frequency signal) is performed after the selector, a plurality of servo signals can be covered by one AGC circuit, and a gain error easily generated between the plurality of AGCs. And the circuit scale can be reduced.
[0053]
Furthermore, since the optical pickup of this embodiment is equipped with the above-described circuit-integrated light receiving element, the signal line wiring area on the optical pickup can be reduced, and the degree of freedom in layout can be increased. In addition, since the transmission of high-frequency signals is small and the number of signal lines can be reduced, it is effective for downsizing and high-speed optical disk devices.
Furthermore, since the optical disc device of this embodiment is equipped with the above-described optical pickup, an excessive correction circuit for compensating for deterioration due to transmission of a high-frequency signal is not required, and a slim circuit configuration can be realized as a whole system. In addition, since the transmission of high-frequency signals is small and the number of signal lines can be reduced, it is effective for downsizing and high-speed optical disk devices.
[0054]
As described above, by eliminating the deterioration of the high-speed signal, a complicated correction circuit, which is a countermeasure for signal deterioration required in the subsequent stage, becomes unnecessary, and the circuit as a whole can be made slim. In addition, since the circuit configuration can be easily realized by the bipolar process which is the mainstream of the PDIC in the merged integration, the circuit scale can be reduced to a level that can be mounted on the PDIC.
[0055]
【The invention's effect】
As described above, according to the circuit-integrated light-receiving element of the present invention, the functions of the AFE can be partially incorporated and integrated. Further, according to the optical pickup and the optical disk device of the present invention, it is possible to reduce the number of signal lines in the transmission path from the optical pickup to the optical disk device fixing portion, and to minimize high-speed signal transmission.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of an optical disk device according to an embodiment of the present invention.
FIG. 2 is an explanatory diagram showing a correspondence relationship between a laser beam spot arrangement on an optical disc and a light receiving element.
FIG. 3 is a waveform diagram of an output of the selector of FIG. 1;
FIG. 4 is a block diagram showing an example of an internal configuration of a DPD operation circuit 14 shown in FIG.
FIG. 5 is a block diagram showing another example of the internal configuration of the DPD operation circuit 14 shown in FIG.
6 is a block diagram showing still another example of the internal configuration of the DPD operation circuit 14 shown in FIG.
FIG. 7 is a block diagram illustrating an example of an internal configuration of the wobble operation circuit of FIG. 1;
FIG. 8 is a block diagram illustrating an example of an internal configuration of a conventionally known wobble operation circuit.
FIG. 9 is a waveform chart for explaining the operation of wobble signal calculation.
FIG. 10 is a block diagram showing a circuit configuration for suppressing a change in wobble signal amplitude.
FIG. 11 is a block diagram showing an example of the internal configuration of an AGC circuit with a constant sum signal.
FIG. 12 is a block diagram showing a schematic configuration of a normal optical disk device.
[Explanation of symbols]
1,120: Optical pickup 2,121: Fixed part
3,122: PDIC 4,123: LD
5,124: LDD 6,125: Various motors
7: AFE 8, 127: DSP & controller
9, 128: Motor driver 10, 129: PD
11, 130: I / V 12: RF arithmetic circuit
13: Wobble operation circuit 14: DPD operation circuit
15: FE operation circuit 16: DPP operation circuit
17: TC arithmetic circuit 18: Selector
20: Main beam 21, 22: Sub beam
30, 31, 50, 70, 80, 81, 100, 101, 110, 111: summing amplifier
32, 33, 40 to 43, 82, 83, 102, 103: AGC circuit
34, 35, 44-47: HPF
36, 48, 49: Multiplier 37, 51, 71: LPF
60-63: EQ 64-67: Binarization circuit
68, 69: PC 84, 85, 104, 105: amplitude detection circuit
91, 107: automatic variable gain amplifier
92, 93: gain amplifier
86, 94, 106, 108, 114: subtraction amplifier
112: first AGC circuit 113: second AGC circuit
