JP2004087018A

JP2004087018A - Error correcting method and error correcting device

Info

Publication number: JP2004087018A
Application number: JP2002248174A
Authority: JP
Inventors: Koreyasu Tatezawa; 立澤　之康
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-08-28
Filing date: 2002-08-28
Publication date: 2004-03-18

Abstract

<P>PROBLEM TO BE SOLVED: To improve overall processing speed by reducing access to a buffer RAM and to increase error correction processing speed with efficient procedure. <P>SOLUTION: Data for generating an error flag are generated and stored for each data column of a vertical direction group PO and a horizontal direction group PI, and data for generating vertical and horizontal error flags are updated for each correction processing. Thereby, error distribution in the product code can always be grasped, stopping access to the buffer RAM for a data column having no error can be performed, and error correction processing speed can be improved as a whole. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、光ディスク記録再生装置に用いられ、特に積符号ブロック化された記録再生データに対して各系列のエラー訂正を順次行う、エラー訂正方法およびエラー訂正装置に関する。
【０００２】
【従来の技術】
通信、コンピュータ、放送、映像メディアなどのデジタル化された各分野においては、データの信頼性の向上、さらには記録システムにおける高記録密度化のために一般にエラー訂正符号が用いられている。特に最近では、データ処理能力の向上に伴い高度な訂正能力を有するエラー訂正符号が用いられるようになってきており、高画質な映像を提供するＤＶＤ記録再生装置においてもリードソロモン（以下ＲＳ）積符号と呼ばれるエラー訂正符号ブロックを用いることで転送中に付加されたエラー訂正を行っている。積符号は縦横の異なる方向のエラー訂正符号を組み合わせたもので、図６に示したように情報シンボルの横方向に対して付加された内符号のＰＩパリティと、情報シンボルおよびＰＩパリティの縦方向に対して付加された外符号のＰＯパリティから構成されている。
【０００３】
ＰＯ方向の誤り訂正符号は符号長２０８バイト、情報長１９２バイト、最小距離１７のＲＳ符号であり、ＰＩ方向の誤り訂正符号は符号長１８２バイト、情報長１７２バイト、最小距離１１のＲＳ符号である。
【０００４】
ＲＳ積符号を用いた光ディスクにおける従来のエラー訂正方法の具体的な手順は、次のとおりである。
まず、ＤＶＤなどから読み出して信号処理を施された再生データは、図６に示すエラー訂正符号（ＥＣＣ）ブロックに変換されて図７に示す訂正用のバッファＲＡＭ１１に格納される。このバッファＲＡＭ１１には一般的に大容量／低コストのダイナミックランダムアクセスメモリ（Ｄ−ＲＡＭ）が用いられる。
【０００５】
次に、事前に決められた第１の系列、一般にはＰＩ系列について、データ列がバッファＲＡＭ１１より読み出され、エラー訂正回路１５に入りシンドローム計算される。このシンドローム計算結果がゼロかゼロではないかによってエラーの有無が判断され、エラーがあった時は、そのエラーが訂正可能であればエラー訂正回路１５が検出したエラーパターンとエラーロケーションからバッファＲＡＭ１１上にあるデータに対して訂正実行がなされ、そのエラーが訂正不能であれば訂正実行はされずにエラーフラグが付加される。
【０００６】
第１の系列のすべてのデータ列について前記処理が行われ、前記処理が終了してもエラーがなくならないときには、第１の系列から第２の系列、一般にはＰＯ系列に訂正方向が変更される。
【０００７】
そして第１の系列と同様にバッファＲＡＭ１１から第２の系列のデータ列が順次読み出され、シンドローム計算、訂正実行またはエラーフラグの付加という一連の処理が行われていく。
【０００８】
ただし、第２の系列からは、第１の系列で訂正不能なデータ列に対して付加されたエラーフラグを基に消失訂正を行うことが可能となり、エラーフラグを用いない通常の訂正（以下ワード訂正）かエラーフラグを用いる消失訂正かの訂正モードの選択を、この訂正方向変更時にエラーフラグ数から判断して決定し、どちらか一方の訂正モードを用いて訂正処理が行われる。
【０００９】
ただし、ここで言うエラーフラグはエラーの有無を示す「０」あるいは「１」のデータであるので、消失訂正を行う場合にはエラーフラグ「１」の列アドレスをガロア体のエラーアドレスに変換してから用いる必要がある。
【００１０】
また、消失訂正はワード訂正よりも訂正能力を高めることができ、ＰＩ系列では最小距離１１であるのでワード訂正では最大５個までしかエラー訂正が出来ないが、消失訂正では最大１０個のエラーフラグを利用することで最大１０個までのエラー訂正を行うことができる。同様にＰＯ系列では最小距離１７であるのでワード訂正では最大８個までしかエラー訂正が出来ないが、消失訂正では最大１６個のエラーフラグを利用することで最大１６個までのエラー訂正を行うことができる。ただし、消失訂正は誤訂正率もワード訂正より高くなってしまうという欠点もある。第２の系列の全てのデータ列に対しても第１の系列と同様の処理が行われ、この処理が終了しても、エラーがなくならないときには再度、第２の系列から第１の系列に訂正方向が変更され、ワード訂正または消失訂正を用いてエラー訂正処理が行われる。
【００１１】
以下、これが繰り返され、全てのエラーを訂正し終わった、あるいは予め設定しておいた繰り返し回数または制限時間をオーバーしたらエラー訂正処理は終了され、バッファＲＡＭ１１に格納されたデータは順次ホスト側に出力される。
【００１２】
このように従来の処理手順では、エラーの有無の判断はバッファＲＡＭからデータが読み出されてから判断され、また事前に決められた系列の順番に従ってエラー訂正処理が繰り返され、ワード訂正か消失訂正かの訂正モードの選択についてもこの事前に決められた系列の順番変更時に決定される。
【００１３】
しかしながら、上記した従来技術においてはエラーフラグと呼ばれるエラー箇所の存在を示すフラグは、訂正を行ってきた訂正系列に関しては順次明らかになっていくものの、他方の系列のエラーフラグの状況は、もう一度その系列のデータ列をバッファＲＡＭから読み込んでシンドローム計算してみるまで分からない。このため、たとえエラーのないデータ列に対しても無駄なバッファＲＡＭへのアクセスおよびシンドロームの計算を行う必要があった。また他方の系列のエラーフラグの状況がわからないため、訂正方向の決定は事前に決められた順番で行われ、なおかつワード訂正か消失訂正かの選択も訂正方向変更時点で明らかになっている片方の系列のエラーフラグ数によってしか判断できなかった。このため処理手順の効率化としてはまだまだ改善の余地があり、また訂正能力の向上、あるいは誤訂正防止に関しても従来技術は有効な方法であるとは言えない。
【００１４】
【発明が解決しようとする課題】
上記した従来のエラー訂正は、ブロック内のエラーの分布が不明であり、エラーの有無に拘わらずエラー訂正処理手順に添って実行していたために、エラー訂正処理に時間がかかり過ぎていた。
【００１５】
この発明の目的は、バッファＲＡＭへのアクセスを減らして全体の処理速度を向上させる一方、効率の良い手順でエラー訂正処理を行う高速なエラー訂正装置およびエラー訂正方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記した課題を解決するために、この発明では、縦および横方向系列の１データ列毎にエラーフラグ生成用データを作成して保存しておき、訂正処理する毎に前記縦横のエラーフラグ生成用データを更新していくことによって、常に積符号ブロック内のエラー分布が把握でき、エラーのないデータ列に対するバッファＲＡＭへのアクセスを停止することが可能となり、全体としてエラー訂正処理速度を向上させることが可能となる。
【００１７】
また、縦および横方向系列の１データ列毎にエラーフラグ生成用データを作成して保存しておき、訂正処理する毎に前記エラーフラグ生成用データを更新していくことによって常に積符号ブロック内のエラー分布が把握でき、より処理時間のかからない、あるいは訂正能力の高い、あるいは誤訂正の少ない訂正方向および訂正モードを随時判断・変更することが可能となる。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。図１は、この発明の一実施の形態に係るエラー訂正装置の概略ブロック図であり、図２はこの発明のエラー訂正について説明するための説明図である。
図１において、ＤＶＤなどから読み出して信号処理された再生データは、訂正用バッファＲＡＭ１１に格納するとともに、エラーフラグ生成用データ作成回路１２に入力する。エラーフラグ生成用データ作成回路１２は入力された再生データから予め決められた計算式の元に、ＰＯおよびＰＩ系列の各データ列毎にエラーフラグ生成用データを作成し、専用ＲＡＭ１３に格納する。
【００１９】
ここで、エラーフラグ生成用データとは、そのデータ列の中にエラーがあるかないかを示すエラーフラグを生成するためのデータであり、このエラーフラグ生成用データがゼロでない場合は、そのデータ列にエラーが有ることを示しており、エラーフラグ「１」を立てる。また、ゼロであればそのデータ列にはエラーがないことを示しているので、エラーフラグ「０」を立てる。このエラーフラグ生成用データは、例えばシンドローム値を用いればよい。
【００２０】
また、図２に示すように、データ量がＰＯ系列の１データ列で１６バイト、ＰＩ系列の１データ列で１０バイトと多いので、シンドローム値の一部、具体的にはシンドローム３バイト分〜５バイト分程度でよい。また信号処理側からのエラー検出情報などを基に作成しても構わない。これによりエラーフラグ生成用データとしてシンドローム値の一部を用いることにより、シンドローム全部と比較して保存用のＲＡＭの容量を減少させることが可能となる。
【００２１】
訂正方向／訂正モード判断部１４は、エラーフラグ生成用データから生成されたエラーフラグの数をＰＩ／ＰＯ系列ごとに集計し、その数によって処理時間のかからない、あるいは訂正能力の高い訂正方向および訂正モードを判断・決定し、その決定内容をエラー訂正回路１５に送信する。
【００２２】
ここで、処理時間の高速化を目的とした上記判断方法の具体例について説明する。
図２において、ＰＩ系列のエラーフラグ数をＥｉ、ＰＯ系列のエラーフラグ数をＥｏとすると、Ｅｉ≦１６の場合は、訂正系列をＰＯ系列とし、訂正モードは消失訂正とする。Ｅｉ＞１６且つＥｏ＞１０の場合は、エラーフラグを利用した消失訂正が行えないと判断して訂正モードはワード訂正とし、訂正系列は符号長の長いＰＯ系列とする。また、Ｅｉ＞１６且つＥｏ≦１０の場合は、訂正系列をＰＩ系列とし、訂正モードは消失訂正とする。
【００２３】
エラー訂正回路１５は決定訂正系列の中のエラーフラグの示すデータ列をバッファＲＡＭ１１から読み出し、決定訂正モードによって訂正処理を行う。そしてそのエラーが訂正不能の場合はエラーフラグを「１」のまま保持させ、そのエラーが訂正可能であれば、検出したエラーロケーションとエラーパターンからバッファＲＡＭ１１上のデータを訂正実行するとともに、エラーロケーションとエラーパターンをエラーフラグ生成用データ更新回路１６に送信する。
【００２４】
エラーフラグ生成用データ更新回路１６は、訂正実行が行われたデータ列のエラーフラグ生成用データを専用ＲＡＭ１３より読み出してくるとともに、そのデータを０にセットし、更にエラーフラグを「１」から「０」に更新し、決定訂正系列のエラーフラグ集計結果をデクリメントする。
【００２５】
加えて、訂正実行したエラーロケーションに関連する他方の系列のエラーフラグ生成用データに対してもエラー訂正回路１５から送信されたエラーロケーションとエラーパターンを基に更新作業を行い、更新作業の結果、エラーフラグ生成用データが０になったらエラーフラグを「１」から「０」に更新し、他方系列のエラーフラグ集計結果をデクリメントする。
【００２６】
そして訂正方向／訂正モード判断部１４は１データ列訂正処理に付随した更新作業の結果、ＰＩ系列およびＰＯ系列のエラーフラグの集計結果が変化していれば、集計結果に基づいて訂正方向および訂正モードを判断し、同様の処理を繰り返し行っていく。
【００２７】
ここで、図３を用いながら訂正系列のエラーパターンとエラーロケーションから他方の系列のエラーフラグ生成用データを更新する具体的な方法について説明する。
仮に訂正系列をＰＯ系列とし、そのＮ列目を訂正処理する場合において、Ｍ１、Ｍ２、Ｍ３行目にＥ１，Ｅ２，Ｅ３と言うエラーパターンが検出されたとすると、例えばエラーフラグ生成用データの一部としてシンドロームの１次項をＳ１として用いたなら、訂正データ列Ｎの１８１の補数を指数ベクトル変換し、これにエラーパターンＥ１を乗じたものＥ１×α^１８１ ⁻ ^Ｎを、エラーロケーションＭ１で示されたエラーフラグ生成用データと排他的論理和をとればよい。エラーロケーションＭ２，Ｍ３に関しても同様な計算を行う。
【００２８】
この実施の形態によれば、縦および横方向系列の１データ列毎にエラーフラグ生成用データを作成して保存しておき、訂正処理する毎に前記縦横のエラーフラグ生成用データを更新していくことによって、常に積符号ブロック内のエラー分布が把握でき、エラーのないデータ列に対するバッファＲＡＭへのアクセスを停止することが可能となり、全体としてエラー訂正処理速度を向上させることが可能となる。
【００２９】
なお、終了条件は全てのエラーフラグが「０」になったときであるが、訂正系列と他方系列のエラーフラグの状況が常にわかるために、訂正系列のエラーフラグが全て「０」であったとしても、誤訂正を考慮して他方の系列に関してもう一度シンドローム計算する無駄な作業を省くことも可能となる。
【００３０】
この発明は上記した実施の形態に限定されるものではない。たとえば、変更単位は特に１データ列単位でなくてもよく、訂正方向／訂正モード判断部１４の応答速度あるいはバッファＲＡＭへのアクセスデータ単位などを考えると、２データ列単位、３データ列単位、・・・としても構わない。この場合、縦および横方向系列の１データ列毎にエラーフラグ生成用データを作成して保存しておき、訂正処理する毎に前記エラーフラグ生成用データを更新していくことによって常に積符号ブロック内のエラー分布が把握でき、より処理時間のかからない、あるいは訂正能力の高い、あるいは誤訂正の少ない訂正方向および訂正モードを随時判断・変更することが可能となる。
【００３１】
また、１系列単位で変更する場合に上記実施の形態を適用し、縦横のエラーフラグの集計結果から訂正方向と訂正モードを判断していく場合は、図５のようなフローとなり、もっとも最適な順番変更と訂正モードによってエラー訂正処理が行われることになる。
【００３２】
また、再生データのエラー率が悪い場合などには誤訂正防止を主眼においた判断基準の方が適当である。この場合の判断基準はワード訂正の優先度を高めて、誤訂正率の高い消失訂正をなるべく使わないようにすればよい。例えばワード訂正で訂正可能なデータ列から訂正処理を行っていき、他方のエラーフラグ生成用データの更新の結果、新たにワード訂正できるデータ列が発生した場合にはさらにそのデータ列でのワード訂正での処理を継続させ、最後に消失訂正を行う。消失訂正を行う場合においても、エラーフラグ数を制限するなどして誤訂正率を下げる判断をするのも有効である。
【００３３】
さらに、消失訂正のエラーフラグ数の設定変更に関しては高速処理にならない場合がある。例えば決定訂正系列をエラーフラグ数Ｎの消失訂正でエラー訂正処理していたとし、同訂正系列の最終データ列でエラーフラグ数がＮ−１に減った場合を考える。この場合、エラー訂正回路１５のアルゴリズムにもよるが、エラーフラグ数をＮからＮ−１に変更せずに、Ｎのままで消失訂正したほうが高速である。訂正方向／訂正モード判断部１４は残りデータ列数とエラーフラグ減少数およびエラー訂正回路１５のサイクル数などの関係から高速処理な訂正モードを判断する。
【００３４】
また、高速処理よりも誤訂正防止を主眼とする判断基準の場合は、エラーフラグ数を減少させることにより誤訂正率を下げることができる。この場合はエラーフラグ数をＮからＮ−１に減少させた方が有効である。
【００３５】
さらに、ＤＶＤのように再生データがインタリーブ処理されている場合にはＰＯ系列のエラーフラグ生成用データ作成回路の回路規模が大きくなる。回路規模を小さくする場合には、再生データを一旦デインタリーブした状態でバッファＲＡＭ１１に格納し、その後もう一度読み出してエラーフラグ生成用データを作成しても構わない。この場合はバッファＲＡＭ１１に対し、１８２バイト×２０８のアクセスが必要となる。
【００３６】
またさらに、列アドレスからガロア体のエラーアドレスを生成して保存し、これを実施の形態１のエラーフラグの代わりとして使用すると、エラーアドレス変換の時間が短縮でき、さらに高速化できる。
【００３７】
【発明の効果】
以上説明したように、この発明によれば、バッファＲＡＭへのアクセスを減らして、クリティカルパスの発生を回避するとともに、エラー訂正計算の効率化により、処理速度の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施の形態について説明するための構成図。
【図２】この発明のエラー訂正について説明するための説明図。
【図３】この発明の訂正系列のエラーパターンとエラーロケーションから他方系列のエラーフラグ生成用データの更新について説明するための説明図。
【図４】この発明のエラー訂正の処理について説明するためのフローチャート。
【図５】この発明の１系列単位における訂正方向／訂正モードの判断処理について説明するためのフローチャート。
【図６】従来のリードソロモン積符号によるエラー訂正について説明するための説明図。
【図７】従来のエラー訂正回路の概念について説明するための構成図。
【符号の説明】
１１…バッファＲＡＭ
１２…エラーフラグ生成用データ作成回路
１３…専用ＲＡＭ
１４…訂正方向／訂正モード判断部
１５…エラー訂正回路
１６…エラーフラグ生成用データ更新回路[0001]
TECHNICAL FIELD OF THE INVENTION
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction method and an error correction apparatus used for an optical disk recording / reproducing apparatus, and in particular, for sequentially correcting errors of recording / reproducing data in a product code block for each stream.
[0002]
[Prior art]
In digital fields such as communication, computers, broadcasting, and video media, error correction codes are generally used for improving the reliability of data and increasing the recording density of a recording system. In particular, recently, with the improvement in data processing capability, an error correction code having a high correction capability has been used, and even in a DVD recording / reproducing apparatus that provides high-quality video, a Reed-Solomon (hereinafter, RS) product is used. Error correction added during transfer is performed by using an error correction code block called a code. The product code is a combination of error correction codes in different vertical and horizontal directions. As shown in FIG. 6, the PI parity of the inner code added to the horizontal direction of the information symbol and the vertical direction of the information symbol and PI parity are added. Is composed of the PO parity of the outer code added to.
[0003]
The error correction code in the PO direction is an RS code having a code length of 208 bytes, an information length of 192 bytes, and a minimum distance of 17. The error correction code in the PI direction is an RS code having a code length of 182 bytes, an information length of 172 bytes, and a minimum distance of 11. is there.
[0004]
The specific procedure of the conventional error correction method for the optical disc using the RS product code is as follows.
First, reproduced data read from a DVD or the like and subjected to signal processing is converted into an error correction code (ECC) block shown in FIG. 6 and stored in the correction buffer RAM 11 shown in FIG. Generally, a large-capacity / low-cost dynamic random access memory (D-RAM) is used for the buffer RAM 11.
[0005]
Next, a data sequence is read out from the buffer RAM 11 for a first sequence determined in advance, generally a PI sequence, and enters the error correction circuit 15 for syndrome calculation. The presence or absence of an error is determined based on whether the syndrome calculation result is zero or not. If there is an error, if the error can be corrected, the error correction circuit 15 detects the error from the error pattern and error location on the buffer RAM 11. Is corrected, and if the error cannot be corrected, the correction is not performed and an error flag is added.
[0006]
When the above processing is performed on all the data strings of the first stream and the error does not disappear even after the processing is completed, the correction direction is changed from the first stream to the second stream, generally the PO stream. .
[0007]
Then, similarly to the first stream, the data stream of the second stream is sequentially read from the buffer RAM 11, and a series of processing such as syndrome calculation, correction execution, or addition of an error flag is performed.
[0008]
However, from the second stream, it is possible to perform erasure correction based on the error flag added to the data string that cannot be corrected in the first stream, and the normal correction (hereinafter, word correction) without using the error flag can be performed. Correction mode or erasure correction using an error flag is selected based on the number of error flags when the correction direction is changed, and a correction process is performed using one of the correction modes.
[0009]
However, since the error flag referred to here is data of "0" or "1" indicating the presence or absence of an error, when performing erasure correction, the column address of the error flag "1" is converted into a Galois field error address. Must be used afterwards.
[0010]
In addition, erasure correction can improve the correction ability more than word correction. Since the PI sequence has a minimum distance of 11, only up to 5 error corrections can be performed in word correction, but up to 10 error flags can be corrected in erasure correction. , It is possible to perform a maximum of 10 error corrections. Similarly, since the PO series has a minimum distance of 17, only up to 8 errors can be corrected in word correction, but up to 16 errors can be corrected in erasure correction by using up to 16 error flags. Can be. However, erasure correction also has the disadvantage that the error correction rate is higher than word correction. The same processing as that of the first series is performed on all the data strings of the second series. Even if this processing is completed, if the error does not disappear, the second series is again changed to the first series. The correction direction is changed, and error correction processing is performed using word correction or erasure correction.
[0011]
Thereafter, this process is repeated, and when all errors have been corrected, or when the number of times of repetition or the time limit exceeds a preset time, the error correction process is completed, and the data stored in the buffer RAM 11 is sequentially output to the host side. Is done.
[0012]
As described above, in the conventional processing procedure, the presence / absence of an error is determined after the data is read from the buffer RAM, and the error correction processing is repeated in accordance with a predetermined sequence order, and the word correction or the erasure correction is performed. The selection of the correction mode is also determined when the order of the predetermined sequence is changed.
[0013]
However, in the above-described related art, a flag indicating the presence of an error point, called an error flag, is sequentially clarified with respect to a corrected sequence that has been corrected, but the status of the error flag of the other sequence is once again determined. It is not clear until the data string of the series is read from the buffer RAM and the syndrome is calculated. For this reason, it is necessary to perform useless access to the buffer RAM and calculation of syndrome even for a data string having no error. In addition, since the status of the error flag of the other series is not known, the correction direction is determined in a predetermined order, and the selection of the word correction or the erasure correction is made clear at the time of changing the correction direction. It could only be determined by the number of error flags in the series. For this reason, there is still room for improvement in the efficiency of the processing procedure, and the prior art cannot be said to be an effective method for improving the correction capability or preventing erroneous correction.
[0014]
[Problems to be solved by the invention]
In the above-described conventional error correction, the error distribution in the block is unknown, and the error correction process is performed in accordance with the error correction processing procedure regardless of the presence / absence of the error.
[0015]
SUMMARY OF THE INVENTION An object of the present invention is to provide a high-speed error correction device and an error correction method that perform error correction processing in an efficient procedure while improving the overall processing speed by reducing access to a buffer RAM.
[0016]
[Means for Solving the Problems]
In order to solve the above-described problem, according to the present invention, error flag generation data is created and stored for each data string in the vertical and horizontal directions, and each time a correction process is performed, the error flag generation data for the vertical and horizontal errors is generated. By updating the data, the error distribution in the product code block can always be grasped, and access to the buffer RAM for error-free data strings can be stopped, thereby improving the error correction processing speed as a whole. Becomes possible.
[0017]
Also, error flag generation data is created and stored for each data sequence of the vertical and horizontal series, and the error flag generation data is updated each time correction processing is performed, so that the product code block is always updated. Can be grasped, and the correction direction and correction mode that require less processing time, have higher correction capability, or reduce erroneous correction can be determined and changed as needed.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic block diagram of an error correction device according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram for describing error correction of the present invention.
In FIG. 1, reproduction data read from a DVD or the like and subjected to signal processing is stored in a correction buffer RAM 11 and input to an error flag generation data generation circuit 12. The error flag generation data generation circuit 12 generates error flag generation data for each of the PO and PI series data strings from the input reproduction data based on a predetermined calculation formula, and stores the data in the dedicated RAM 13.
[0019]
Here, the error flag generation data is data for generating an error flag indicating whether or not there is an error in the data string. If the error flag generation data is not zero, the data string is used. , An error flag “1” is set. If it is zero, it indicates that there is no error in the data string, and an error flag “0” is set. The error flag generation data may use, for example, a syndrome value.
[0020]
Further, as shown in FIG. 2, since the data amount is as large as 16 bytes for one data sequence of the PO sequence and 10 bytes for one data sequence of the PI sequence, a part of the syndrome value, specifically, for three bytes of the syndrome, It may be about 5 bytes. Alternatively, it may be created based on error detection information from the signal processing side. Thus, by using a part of the syndrome value as the data for generating the error flag, it is possible to reduce the capacity of the storage RAM as compared with the entire syndrome.
[0021]
The correction direction / correction mode determination unit 14 counts the number of error flags generated from the error flag generation data for each PI / PO sequence, and depending on the number, the correction direction and the correction direction that require no processing time or have a high correction capability. The mode is determined and determined, and the determined content is transmitted to the error correction circuit 15.
[0022]
Here, a specific example of the above determination method for the purpose of shortening the processing time will be described.
In FIG. 2, when the number of error flags of the PI sequence is Ei and the number of error flags of the PO sequence is Eo, when Ei ≦ 16, the correction sequence is the PO sequence and the correction mode is erasure correction. In the case of Ei> 16 and Eo> 10, it is determined that erasure correction using the error flag cannot be performed, so that the correction mode is word correction, and the correction sequence is a PO sequence having a long code length. When Ei> 16 and Eo ≦ 10, the correction sequence is a PI sequence, and the correction mode is erasure correction.
[0023]
The error correction circuit 15 reads a data string indicated by an error flag in the determined and corrected sequence from the buffer RAM 11 and performs a correction process in a determined and corrected mode. If the error is uncorrectable, the error flag is kept at "1". If the error is correctable, the data in the buffer RAM 11 is corrected based on the detected error location and error pattern, and the error location is corrected. And the error pattern to the error flag generation data updating circuit 16.
[0024]
The error flag generation data update circuit 16 reads out the error flag generation data of the data string subjected to the correction execution from the dedicated RAM 13, sets the data to 0, and further sets the error flag from “1” to “1”. It is updated to "0" and the error flag totalization result of the decision correction sequence is decremented.
[0025]
In addition, an update operation is performed on the other series of error flag generation data related to the corrected error location based on the error location and the error pattern transmitted from the error correction circuit 15, and as a result of the update operation, When the error flag generation data becomes 0, the error flag is updated from "1" to "0", and the error flag totaling result of the other system is decremented.
[0026]
The correction direction / correction mode determination unit 14 determines the correction direction and the correction based on the totaling result if the totaling result of the error flags of the PI series and the PO series has changed as a result of the update work accompanying the one data string correcting process. The mode is determined, and the same processing is repeatedly performed.
[0027]
Here, a specific method of updating the error flag generation data of the other sequence from the error pattern and the error location of the correction sequence will be described with reference to FIG.
If the correction sequence is a PO sequence and the N-th column is subjected to correction processing, if error patterns E1, E2, and E3 are detected in rows M1, M2, and M3, for example, one of the error flag generation data If using the first-order term of the syndrome as S1 as part, 181 of the complement of the corrected data string N to the exponent vector conversion, this E1 × alpha ¹⁸¹ multiplied by the error pattern E1 ^- the ^N, indicated by the error location M1 An exclusive OR operation with the error flag generation data may be performed. Similar calculations are performed for the error locations M2 and M3.
[0028]
According to this embodiment, error flag generation data is created and stored for each data row in the vertical and horizontal directions, and the vertical and horizontal error flag generation data is updated each time correction processing is performed. By doing so, the error distribution in the product code block can always be grasped, access to the buffer RAM for an error-free data string can be stopped, and the overall error correction processing speed can be improved.
[0029]
Note that the termination condition is when all the error flags have become “0”. However, since the statuses of the error flags of the correction sequence and the other sequence are always known, the error flags of the correction sequence are all “0”. However, it is also possible to omit useless work of again performing syndrome calculation on the other stream in consideration of erroneous correction.
[0030]
The present invention is not limited to the above embodiment. For example, the change unit does not have to be one data string unit, and considering the response speed of the correction direction / correction mode determination unit 14 or the access data unit to the buffer RAM, two data string units, three data string units, ... It does not matter. In this case, error flag generation data is created and stored for each data row of the vertical and horizontal series, and the error flag generation data is updated each time a correction process is performed, so that the product code block is always updated. It is possible to grasp the error distribution in the above, and to judge / change the correction direction and the correction mode which require less processing time, have higher correction capability, or reduce erroneous correction at any time.
[0031]
The above-described embodiment is applied to the case where the change is performed on a line-by-line basis, and when the correction direction and the correction mode are determined from the total result of the vertical and horizontal error flags, the flow is as shown in FIG. Error correction processing is performed by the order change and the correction mode.
[0032]
Further, when the error rate of the reproduced data is low, a judgment criterion focusing on prevention of erroneous correction is more appropriate. The criterion in this case is to raise the priority of word correction so that erasure correction with a high error correction rate is not used as much as possible. For example, correction processing is performed from a data string that can be corrected by word correction, and when a data string that can be corrected in a new word is generated as a result of updating the data for generating the other error flag, the word correction is further performed on the data string. And the erasure correction is finally performed. Also in the case of performing erasure correction, it is effective to determine the error correction rate by limiting the number of error flags or the like.
[0033]
Further, high-speed processing may not be performed for setting change of the number of error flags for erasure correction. For example, it is assumed that the determined and corrected sequence has been subjected to error correction processing by erasure correction with the number N of error flags, and the number of error flags has been reduced to N-1 in the final data sequence of the corrected sequence. In this case, although it depends on the algorithm of the error correction circuit 15, it is faster to perform the erasure correction without changing the number of error flags from N to N-1, but with N. The correction direction / correction mode determination unit 14 determines a high-speed processing correction mode from the relationship between the number of remaining data columns, the number of error flag reductions, the number of cycles of the error correction circuit 15, and the like.
[0034]
In the case of a criterion whose main purpose is to prevent erroneous correction rather than high-speed processing, the erroneous correction rate can be reduced by reducing the number of error flags. In this case, it is more effective to reduce the number of error flags from N to N-1.
[0035]
Further, when the reproduction data is interleaved as in a DVD, the circuit scale of the PO series error flag generation data generation circuit becomes large. When the circuit size is reduced, the reproduced data may be temporarily stored in the buffer RAM 11 in a deinterleaved state, and then read again to generate error flag generation data. In this case, access to the buffer RAM 11 by 182 bytes × 208 is required.
[0036]
Further, when a Galois field error address is generated and stored from the column address, and is used instead of the error flag of the first embodiment, the time for error address conversion can be reduced, and the speed can be further increased.
[0037]
【The invention's effect】
As described above, according to the present invention, it is possible to reduce the access to the buffer RAM to avoid the occurrence of the critical path, and to improve the processing speed by increasing the efficiency of the error correction calculation.
[Brief description of the drawings]
FIG. 1 is a configuration diagram for describing an embodiment of the present invention.
FIG. 2 is an explanatory diagram for explaining error correction according to the present invention;
FIG. 3 is an explanatory diagram for describing updating of error flag generation data of the other sequence from the error pattern and error location of the correction sequence according to the present invention.
FIG. 4 is a flowchart for explaining an error correction process according to the present invention;
FIG. 5 is a flowchart for explaining a correction direction / correction mode determination process in units of one series according to the present invention.
FIG. 6 is an explanatory diagram for explaining error correction using a conventional Reed-Solomon product code.
FIG. 7 is a configuration diagram for explaining the concept of a conventional error correction circuit.
[Explanation of symbols]
11 ... Buffer RAM
12 ... Error flag generation data creation circuit 13 ... Dedicated RAM
14 correction direction / correction mode determination unit 15 error correction circuit 16 error flag generation data update circuit

Claims

In an error correction method for recording information reproduced from a medium on which information is recorded in a buffer memory, and correcting an information error recorded in the memory using a Reed-Solomon product code,
Every time at least one data sequence of the vertical sequence or the horizontal sequence is corrected, error flag generation data calculated based on a predetermined calculation method of a correction sequence and a direction sequence different from the correction sequence. And performing an error correction process on a data string instructed by the vertical and horizontal error flags generated from the error flag generation data.

In an error correction method for recording information reproduced from a medium on which information is recorded in a buffer memory, and correcting an information error recorded in the memory using a Reed-Solomon product code,
Each time at least one data sequence of a vertical sequence or a horizontal sequence is corrected, an error flag is generated for a corrected sequence and a sequence in a direction different from the corrected sequence, which is calculated based on a predetermined calculation method. The correction data is updated, the correction direction and the correction mode are determined based on the total result of the vertical and horizontal error flags generated from the error flag generation data, and the correction direction and the correction mode are changed as needed based on the determination. An error correction method characterized by changing.

3. The error correction method according to claim 1, wherein a part of a syndrome value is used as the error flag generation data.

In an error correction device that records information reproduced from a medium on which information is recorded in a buffer memory, and corrects an information error recorded in the memory using a Reed-Solomon product code,
Calculating means for calculating data for generating an error flag for each data row of the vertical and horizontal series;
Error flag generation data storage means for storing the calculated error flag generation data,
Error flag generation means for generating an error flag from the stored error flag generation data,
Updating means for updating, each time at least one data sequence is corrected, said error flag generation data of a correction sequence and a sequence in a direction different from the correction sequence;
Means for performing an error correction process on the data string instructed by the error flag.

5. The counting means according to claim 4, further comprising: counting the number of the error flags generated from the error flag generation data for each of vertical and horizontal series.
Judgment means for judging the correction direction and the correction mode from the totaled result,
An error correction device for changing the correction direction and the correction mode as needed based on the determination and performing error correction processing.