JP2004070386A

JP2004070386A - Data transfer system and method of computer system

Info

Publication number: JP2004070386A
Application number: JP2002224407A
Authority: JP
Inventors: Tsutomu Nakamura; 中村　努
Original assignee: NEC Saitama Ltd
Current assignee: NEC Saitama Ltd
Priority date: 2002-08-01
Filing date: 2002-08-01
Publication date: 2004-03-04
Anticipated expiration: 2022-08-01
Also published as: JP4002483B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a backup method that uses a hardware-based automatic data transfer circuit instead of using a software-based communication protocol process with the intervention of a CPU, in transferring backup data to other computers. <P>SOLUTION: The operation of a circuit which automatically detects a decrease in the rate of ATM data transmission during the normal process of the CPU of one's own computer and reads data in a storage area to create ATM cell data for transmission to an ATM exchange network, and the operation of another circuit which separates the stored data from the ATM cell data received by another computer via the ATM exchange network and automatically stores the separated data into a backup data storage area, are utilized to transfer the backup data without causing an increase in the processing load of each computer. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＴＭインタフェースを備えたコンピュータシステムのデータ転送回路とその方法に関する。
【０００２】
【従来の技術】
従来のＡＴＭインタフェースを有するコンピュータシステムにおいて、バックアップデータを他のコンピュータに保存するためにはソフトウェアの処理を介する必要があった。
【０００３】
図１８は、従来のコンピュータシステムの全体ブロック構成図である。図１８に示すように、コンピュータ７０１のメモリ回路及びコンピュータ７０２のメモリ回路には、両コンピュータのＣＰＵ間でデータの保存要求や読み出し要求等をやりとりするための通信プロトコル処理機能を有するソフトウェアが具備されている。
【０００４】
コンピュータ７０１のデータをコンピュータ７０２へ転送するには、コンピュータ７０１のＣＰＵがコンピュータ７０２へデータ保存要求の通知を送出した後、コンピュータ７０１のメモリ回路からデータを読み出し、コンピュータ７０２宛のＡＴＭセルデータを順次生成してＡＴＭ交換網７０３へ送出していた。
【０００５】
その後コンピュータ７０２のＣＰＵは、ＡＴＭ交換網７０３経由でコンピュータ７０１のデータ保存要求を受信し、受信したＡＴＭセルデータから保存するデータを分離し、コンピュータ７０２のメモリ回路へ保存していた。
【０００６】
次に、コンピュータ７０２に保存されているデータをコンピュータ７０１が読み出して復元するには、コンピュータ７０１のＣＰＵがコンピュータ７０２に対してデータ読み出し要求の通知を送出し、コンピュータ７０２のＣＰＵは、コンピュータ７０１のデータ読み出し要求を受信したらコンピュータ７０２のメモリ回路から保存されているデータを読み出し、コンピュータ７０１宛のＡＴＭセルデータを順次生成してＡＴＭ交換網７０３へ送出していた。
【０００７】
その後コンピュータ７０１のＣＰＵは、ＡＴＭ交換網７０３経由でコンピュータ７０２のＡＴＭセルデータを受信し、受信したＡＴＭセルデータから保存データを分離し、コンピュータ７０１のメモリ回路へデータ書き込みを行って復元していた。
【０００８】
【発明が解決しようとする課題】
これまで説明したように、上記の従来技術にはバックアップするデータを他のコンピュータへ転送するために、転送元コンピュータと転送先コンピュータとの間でソフトウェアによる通信プロトコル処理が必要となり、このためデータのバックアップ処理においてコンピュータの処理負荷が増加してしまうという問題があった。
【０００９】
また、バックアップコンピュータのＣＰＵが故障した場合、ソフトウェアによる通信プロトコル処理が実行できなくなり、このためバックアップコンピュータが故障したことを他のコンピュータに通知できないことから保存元のコンピュータにおいて、保存したバックアップデータにアクセスできないことが事前に分からなかったという問題があった。
【００１０】
本発明は、上記に鑑みてなされたもので、その目的とするところは、バックアップするデータを他のコンピュータへ転送する際に、ＣＰＵを介在したソフトウェアによる通信プロトコル処理の代わりに、ハードウェアによる自動データ転送回路を利用したバックアップ方式とその方法を提供することにある。
【００１１】
また、バックアップコンピュータのＣＰＵが故障した場合、ＣＰＵを介在したソフトウェアによる通信プロトコル処理の代わりに、ハードウェアによる自動故障通知と、故障したコンピュータに保存させていたデータと同じデータを別のコンピュータへ自動的にデータ転送する回路を利用したバックアップ方式とその方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記の課題を解決するためになされた本発明は、ＡＴＭ交換網に接続された複数のコンピュータ間で自身の保存データを他のコンピュータへ転送してデータバックアップを行うコンピュータシステムのデータ転送方式において、前記自身のコンピュータは、通常処理におけるデータ送信命令を発行するＣＰＵと、他のコンピュータへバックアップデータを自動転送するための制御を行うＡＴＭ送信制御回路と、保存データを記憶する保存領域やバックアップデータを記憶するバックアップデータ保存領域を有するメモリ回路と、他のコンピュータへ転送するデータをＡＴＭセルデータに変換するセル生成回路とを備え、前記ＡＴＭ送信制御回路は、前記ＣＰＵからのデータ送信命令の発行頻度が一定の頻度より減少したことを検出すると、前記セル生成回路に対して他のコンピュータへバックアップデータを送るための自動転送を要求し、前記セル生成回路は、当該要求を受けて前記メモリ回路の保存領域に格納されている保存データを読み出してＡＴＭセルデータを生成し、当該ＡＴＭセルデータをＡＴＭ交換網経由で他のコンピュータに自動転送してバックアップすることを特徴としている。
【００１３】
即ち、自身のコンピュータにおいてＣＰＵの通常処理におけるＡＴＭデータ送出の減少を自動的に検出し、保存領域のデータを読み出してＡＴＭセルデータを生成し、ＡＴＭ交換網に送出する回路と、他のコンピュータにおいてＡＴＭ交換網を経由して受信したＡＴＭセルデータから保存データを分離して自動的にバックアップデータ保存領域へ保存する回路の動作によって、コンピュータの処理負荷を増加させることなくバックアップデータを転送することができる。
【００１４】
また、前記セル生成回路にランダムパターン生成回路とデータ管理番号保存媒体を付加する構成を備え、前記セル生成回路は、前記メモリ回路の保存領域に格納されている保存データを読み出した後に分割して複数のＡＴＭセルデータを生成する際に、当該ＡＴＭセルデータの保存先メモリアドレスと関連付けられたデータ管理番号を前記ランダムパターン生成回路によって作成することにより、前記保存データを他コンピュータのメモリ回路のバックアップデータ保存領域にランダムに分散して記憶するとしてもよい。
【００１５】
また、前記セル生成回路は、前記ランダムパターン生成回路によって作成されたデータ管理番号と前記ＡＴＭセルデータの保存先メモリアドレスとの関連付け情報を前記データ管理番号保存媒体に記憶し、当該ＡＴＭセルデータの転送が完了した後に当該データ管理番号保存媒体を前記自身のコンピュータから切り離すことにより、保存した秘密データへの不正アクセスを不可能にするとしてもよい。
【００１６】
次に、ＡＴＭ交換網に接続された複数のコンピュータ間で自身の保存データを他のコンピュータへ転送してデータバックアップを行うコンピュータシステムのデータ転送方式において、前記自身のコンピュータは、通常処理におけるデータ送信命令を発行するＣＰＵと、他のコンピュータへバックアップデータを自動転送するための制御を行うＡＴＭ送信制御回路と、保存データを記憶する保存領域やバックアップデータを記憶するバックアップデータ保存領域を有するメモリ回路と、他のコンピュータへ転送するデータをＡＴＭセルデータに変換するセル生成回路とを備え、前記ＡＴＭ送信制御回路は、前記ＣＰＵからのデータ送信命令の発行が無いまま一定の時間が経過したことを検出すると、ＣＰＵの故障と判定して、前記セル生成回路に対して故障通知セルデータの転送を要求し、前記セル生成回路は、当該要求を受けて自身のコンピュータ故障通知セルデータを生成してＡＴＭ交換網経由で他のコンピュータに転送し、当該故障通知セルデータを受信した他のコンピュータは、故障したコンピュータが過去に保存したデータを他の別のコンピュータ宛てに自動転送して新たにバックアップすることを特徴としている。
【００１７】
即ち、自身のコンピュータにおいてＣＰＵ故障を検出し、他のコンピュータへ自動的に故障通知セルデータを送出する回路と、故障通知セルデータを受けて故障したコンピュータに保存させていたデータと同じデータを別のコンピュータへ自動的に転送する回路の動作により、事前にバックアップ先のコンピュータにおけるアクセス不可を回避でき、バックアップ動作の信頼性を高めることができる。
【００１８】
また、前記セル生成回路は、前記保存領域のメモリアドレスとＡＴＭセルデータにおけるＡＴＭヘッダのＶＰＩ・ＶＣＩ値を関連づけて転送先を決定するとしてもよい。
【００１９】
【発明の実施の形態】
以下に図面を参照しつつ、本発明の実施の形態を説明する。図１は、ＡＴＭインタフェースを備えた複数のコンピュータがＡＴＭ交換網を介して接続されているコンピュータシステムの全体ブロック構成図である。図１に示すように、コンピュータ１０１、１０２、１０３はそれぞれＡＴＭセルデータ生成機能とＡＴＭ交換網へ接続するための物理インタフェースを有しており、ＡＴＭ交換網１０４を介して相互にデータ通信を行うことができる。
【００２０】
図２はコンピュータ１０１のブロック構成図であり、図３はコンピュータ１０１のメモリ回路２０２におけるメモリマップと保存データセル３０４の関係を表した説明図である。なお、コンピュータ１０２とコンピュータ１０３のブロック構成図も図２と同等である。図２に示すように、ＣＰＵ２０１は、ＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）回路２０３を介してメモリ回路２０２と接続し、メモリアクセスを行いながらデータを演算処理する。
【００２１】
メモリ回路２０２は図３に示すように、ＣＰＵ２０１の通常処理に使用する領域と、自己の保存データを格納する保存領域３０１または保存領域３０２と、他のコンピュータから届いた保存データを格納するバックアップデータ保存領域３０３を有している。そして、ＣＰＵ２０１は、自己の長期に保存すべきデータを保存領域３０１または保存領域３０２へ保存する。
【００２２】
ＤＭＡ回路２０３は、通常はＣＰＵ２０１のアドレスバスとデータバスをメモリ回路２０２に接続して、ＣＰＵ２０１のメモリアクセスを可能とする。セル生成回路２０５またはデータ分離回路２０６からメモリアクセス要求があった場合、ＤＭＡ回路２０３はメモリ回路２０２のアドレスバスとデータバスをＣＰＵ２０１からセル生成回路２０５またはデータ分離回路２０６へ接続変更する。
【００２３】
ＤＭＡ回路２０３は、セル生成回路２０５またはデータ分離回路２０６のメモリアクセスが完了すると再びＣＰＵ２０１と接続する。
【００２４】
ＣＰＵ２０１は、ＤＭＡ回路２０３によってメモリ回路２０２と遮断されている間はメモリアクセス処理を停止し、接続が戻るとメモリアクセス処理を再開する。
【００２５】
ここで、コンピュータ１０１の通常処理における動作を説明する。ＣＰＵ２０１は他のコンピュータへデータ転送するために、ＡＴＭ送信制御回路２０４へデータ送信命令を発行し、ＡＴＭ送信制御回路２０４はセル生成回路２０５にＡＴＭセルデータの生成を要求し、セル生成回路２０５は、ＤＭＡ回路２０３を介してメモリ回路２０２の通常使用領域の指定されたアドレスへリードアクセスし、リードしたデータを分割して複数のＡＴＭセルデータを生成する。
【００２６】
なお、ＡＴＭ送信制御回路２０４は、上記のようにＣＰＵ２０１からの命令を受けて制御動作を行う場合以外に、ＡＴＭ送信制御回路２０４自身で制御を実行する場合もあり、この動作を説明する。ＡＴＭ送信制御回路２０４は、ＣＰＵ２０１の通常処理によるデータ送信命令の発行頻度が一定の頻度より減少したことを検出すると、メモリ回路２０２の保存領域３０１または３０２に保存されているデータを他のコンピュータへ転送してバックアップするために、データの自動転送をセル生成回路２０５に実行させる。
【００２７】
セル生成回路２０５は、ＤＭＡ回路２０３を介してメモリ回路２０２の保存領域３０１または保存領域３０２へ読み出しを行い、読み出したデータを分割して複数のＡＴＭセルデータを生成する。生成されたＡＴＭセルデータは、ＡＴＭ　Ｉ／Ｆ回路２０７を介してＡＴＭ交換網１０４へ送出され、保存データセルとして他のコンピュータへ転送される。
【００２８】
どのコンピュータへ転送されるかはＡＴＭセルデータのヘッダ情報にあるＶＰＩ（Ｖｉｒｔｕａｌ　Ｐａｔｈ　Ｉｄｅｎｔｉｆｉｅｒ：仮想パス識別子）・ＶＣＩ（Ｖｉｒｔｕａｌ　Ｃｈａｎｎｅｌ　Ｉｄｅｎｔｉｆｉｅｒ：仮想チャネル識別子）の値で決まり、ＶＰＩ・ＶＣＩ値はメモリ回路２０２の保存領域のメモリアドレスと関連づけられている。セル生成回路２０５は、各コンピュータへセルデータを届けるためにこのＶＰＩ及びＶＣＩの値を管理しており、読み出したメモリ回路２０２の保存領域のアドレスによってＶＰＩ・ＶＣＩ値を決定する。
【００２９】
次に、他のコンピュータにバックアップしたデータの読み出しを要求する動作を説明する。ＣＰＵ２０１はＡＴＭセル送信制御回路２０４へ読み出し命令を発行し、ＡＴＭ送信制御回路２０４はセル生成回路２０５に対して読み出し要求セルの生成を要求し、セル生成回路２０５は、作成した読み出し要求セルをＡＴＭ交換網へ送出する。また自身のコンピュータも他のコンピュータからバックアップのために受信したデータをバックアップデータ保存領域３０３に保存しており、他のコンピュータからの読み出し要求セルを受信すると、セル生成回路２０５は要求のあったコンピュータのバックアップデータを読み出し、読み出し応答セルとして送信する。
【００３０】
また、ＡＴＭ送信制御回路２０４自身で制御を実行する他の場合を説明する。ＡＴＭ送信制御回路２０４は、ＣＰＵ２０１のデータ送信命令の発行が無いまま規定の時間が経過したことを検出すると、ＣＰＵの故障と判断し、セル生成回路２０５に故障通知セルを生成させて他のコンピュータへ自動送信するが、この詳細動作説明は後述する。
【００３１】
ＡＴＭ　Ｉ／Ｆ回路２０７は、セル生成回路２０５の生成したセルデータをＡＴＭ物理インタフェース信号へ変換し、ＡＴＭ交換網１０４へ送出する。また、ＡＴＭ　Ｉ／Ｆ回路２０７は、ＡＴＭ交換網１０４から転送されてくるデータを受信し、ＡＴＭセルデータを抽出してデータ分離回路２０６へ出力する。
【００３２】
データ分離回路２０６は、ＡＴＭ　Ｉ／Ｆ回路を介して受信したＡＴＭセルデータを分離し、分離したデータ管理番号に基づいて当該データの属性を調査して当該データが保存データセルか、読み出し要求セルか、読み出し応答セルか、故障通知セルかどうかを検出する。
【００３３】
受信したデータが保存データセルの場合、データ分離回路２０６は受信後分離したデータをＤＭＡ回路２０３経由でメモリ回路２０２のバックアップデータ保存領域に保存する。受信したデータが読み出し要求セルの場合、データ分離回路２０６はセル生成回路２０５へ読み出し応答セルの生成を要求する。受信したデータが読み出し応答セルの場合、データ分離回路２０６はＤＭＡ回路２０３を介して自己の保存領域へ受信後分離したデータを保存する。受信したデータが故障通知セルの場合、データ分離回路２０６はセル生成回路２０５へ通知し、セル生成回路２０５は過去に故障したコンピュータに転送したデータと同じデータをメモリ回路２０２の保存領域から再度読み出し、ＶＰＩ・ＶＣＩ値を変更して別のコンピュータ宛にＡＴＭセルデータを生成して送出する。
【００３４】
次に、メモリ回路の保存データとセルデータの関係について図３、図４及び図５を用いて説明する。図３に示すように、コンピュータ１０１のメモリ回路２０２には、ＣＰＵ２０１が通常の処理に使用する領域と、長期にわたって保存すべき自己のデータを格納する保存領域３０１と保存領域３０２、他のコンピュータから転送されて来たデータを格納するバックアップデータ保存領域３０３がある。保存領域３０１や保存領域３０２へ保存されたデータは、セル生成回路２０５によってリードされ、保存データセル３０４のようにｎ個に分割されてペイロード部分に格納される。保存データセル３０４は、このペイロード部分以外に、コンピュータの宛先であるＶＰＩ・ＶＣＩを含むヘッダ部分と、どのコンピュータから送出されたかを示すコンピュータ番号、分割されたデータの順番と読み出し要求や故障通知の分類を表すデータ管理番号が格納されている。
【００３５】
図４は、他のコンピュータ（例えばコンピュータ１０２）のメモリ回路４０１におけるメモリマップと保存データセル３０４の関係を表した説明図である。図４に示すように、ＡＴＭ交換網１０４を介して転送されてきた保存データセル３０４のコンピュータ番号とデータ管理番号及び分割データが組になってバックアップデータ保存領域４０２へ格納される。どのコンピュータへＡＴＭセルが転送されるかは、メモリ回路の保存領域によって分ける。例えば、図３の保存領域３０１はコンピュータ１０２、保存領域３０２はコンピュータ１０３に転送するものとなっている。従って、保存領域３０１がｎ個の保存データセルで分割されると、図４のバックアップデータ保存領域４０２にもｎ組のデータが転送されて保存される。
【００３６】
図５は、他のコンピュータ（例えばコンピュータ１０２）のメモリ回路４０１におけるメモリマップと読み出し応答セル５０１の関係を表した説明図である。図５に示すように、メモリ回路４０１をもつコンピュータ１０２が、読み出し要求セルを受信した場合、図５のように読み出し要求セルのコンピュータ番号に一致するデータの組をバックアップデータ保存領域４０２から読み出し、要求するコンピュータの宛先を含むＡＴＭヘッダを付加した読み出し応答セルデータ５０１を順次生成して送出する。
【００３７】
なお、通常処理において、ＣＰＵ２０１が他のコンピュータへデータ転送する場合、セル生成回路２０５は通常処理領域からデータをリードしてＡＴＭセルデータを生成するが、転送するデータの指定や、ＶＰＩ・ＶＣＩ値とペイロード構成の指定はＣＰＵ２０１が決定する。
【００３８】
次に、図６乃至図９は図３及び図４のメモリ回路と保存データセルの関係を表した説明図における具体的な情報であり、図６は保存領域割り当て表、図７はコンピュータのＶＰＩ／ＶＣＩ割り当て表、図８はコンピュータ番号割り当て表、図９はデータ管理番号割り当て表である。そして、図１０は図３に対して上記の具体的な割り当て情報を組み入れた説明図であり、ここではメモリ回路２０２の保存領域のデータから保存データセル３０４を作り上げるまでを表している。
【００３９】
図１０に示すように、生成する保存データセル３０４のコンピュータ番号を１Ｂｙｔｅ、データ管理番号を１Ｂｙｔｅとすると、ＡＴＭヘッダは５Ｂｙｔｅとなり、ＡＴＭセルデータ全体で５３Ｂｙｔｅ固定であるので、ペイロード部分へ挿入される分割データのサイズは４６Ｂｙｔｅとなる。
【００４０】
メモリ回路２０２の保存領域とそのデータから生成したＡＴＭセルデータの送出先が図６に示すような関係とすると、保存領域３０１のデータから生成したＡＴＭセルデータはコンピュータ１０２へ送出することになる。
【００４１】
また、各コンピュータの宛先として割り当てられたＶＰＩ・ＶＣＩの値が図７、コンピュータ番号の割り当てが図８に示すような関係とすると、保存データセル３０４のＡＴＭヘッダはコンピュータ１０２宛のＶＰＩ＝１、ＶＣＩ＝２１となり、送出元を示すコンピュータ番号は１となる。
【００４２】
そして、データ管理番号は１Ｂｙｔｅで表現できる０〜２５５の値を図９に示すように割り当てており、保存データセル３０４は他のコンピュータへ送出する保存データであるので、データ管理番号は１〜２４４が使用され、図１０の場合では、保存領域３０１と保存領域３０２のサイズを同じとしてデータ管理番号は保存領域３０１に１〜１２２、保存領域３０２に１２３〜２４４を割り当てている。
【００４３】
なお、データ管理番号は保存領域３０１及び保存領域３０２のメモリアドレスを４６Ｂｙｔｅ単位で分割して関連付けられており、データ管理番号の上限値から、転送できる分割データの数は最大で２４４となり、図１０における最大転送データサイズは４６Ｂｙｔｅ×２４４＝１１２２４Ｂｙｔｅとなる。
【００４４】
次に、図１１は図４に対して図６乃至図９の具体的な割り当て情報を組み入れた説明図であり、他のコンピュータとしてコンピュータ１０２の例で説明している。そして、保存データセルをコンピュータ１０２のメモリ回路４０１のバックアップデータ保存領域に保存している様子を表している。図１１に示すように、ＡＴＭ交換網１０４は、保存データセル３０４のＶＰＩ＝１、ＶＣＩ＝２１という値に従ってコンピュータ１０２へセルデータを転送しており、保存データセル３０４を受け取ったコンピュータ１０２では、データ分離回路において受信した保存データセル３０４のうちＡＴＭヘッダを削除する。そして分離したコンピュータ番号とデータ管理番号及び分割データの４６ＢｙｔｅをＤＭＡ回路経由でメモリ回路４０１のバックアップデータ保存領域４０２へ書き込む。
【００４５】
なお、コンピュータ１０２は、コンピュータ１０１からだけでなくコンピュータ１０３からも保存データを受信しており、それぞれのコンピュータから受信する保存データはコンピュータ毎あるいは受信順序に従って領域を分けずにバックアップデータ保存領域４０２の空き領域へ順次保存している。
【００４６】
図１２は、図１に示すコンピュータ１０１からコンピュータ１０２及びコンピュータ１０３へＡＴＭデータ転送する場合の動作を表すフローチャート図である。図１２に示すように、コンピュータ１０１のＣＰＵ２０１からＡＴＭ送信制御回路２０４へ発行されるＡＴＭ送信命令がある一定の頻度より減少すると（ステップ８０１）、ＡＴＭ送信制御回路２０４は保存データの自動転送動作を開始し、　図１０の保存領域３０１と３０２のうちいずれかの領域を選択してセル生成回路２０５へ自動転送を要求する（ステップ８０２）。
【００４７】
保存領域３０１の自動転送要求の場合、図６に示すように保存先コンピュータはコンピュータ１０２となり、セル生成回路２０５は、ＤＭＡ回路２０３を介してメモリ回路２０２の保存領域３０１へリードアクセスする。セル生成回路２０５は、リードしたデータを分割してＡＴＭセルデータ（図１０における保存データセル３０４）を生成する（ステップ８０３）。
【００４８】
セル生成回路２０５によって生成された保存データセル３０４はＡＴＭ　Ｉ／Ｆ回路２０７よりＡＴＭ交換網１０４へ送出され（ステップ８０４）、セル生成回路２０５とＡＴＭ　Ｉ／Ｆ回路２０７は、分割データを全てＡＴＭセルデータにして送出するまでこの動作を繰り返す（ステップ８０５）。
【００４９】
ＡＴＭ交換網１０４は、保存データセル３０４のＶＰＩ・ＶＣＩ値にしたがってコンピュータ１０２へセルデータを転送し、コンピュータ１０２はＡＴＭ交換網１０４から転送されてきた保存データセル３０４をＡＴＭ　Ｉ／Ｆによって受信する（ステップ８０６）。
【００５０】
保存データセル３０４を受信したコンピュータ１０２は、図１１に示すように受信した保存データセル３０４のうちＡＴＭヘッダを削除してコンピュータ番号とデータ管理番号及び分割データを分離する（ステップ８０７）。そしてこの分離したデータをコンピュータ１０２のメモリ回路のバックアップデータ保存領域に書き込む（ステップ８０８）。
【００５１】
ＡＴＭ送信制御回路２０４が自動転送対象として保存領域３０２を選択した場合も前述と同じ動作を行い、セル生成回路２０５はメモリ回路２０２の保存領域３０２へリードアクセスし、リードしたデータを分割してＡＴＭセルデータ（保存データセル）を生成する（ステップ８０９）。
【００５２】
セル生成回路２０５によって生成された保存データセルはＡＴＭ　Ｉ／Ｆ回路２０７よりＡＴＭ交換網１０４へ送出され、コンピュータ１０３へ保存データを転送する（ステップ８１０）。なお、セル生成回路２０５とＡＴＭ　Ｉ／Ｆ回路２０７は、保存領域３０２の分割データを全てＡＴＭセルデータにして送出するまでこの動作を繰り返す（ステップ８１１）。
【００５３】
ＡＴＭ交換網１０４は、保存データセルのＶＰＩ・ＶＣＩ値にしたがってコンピュータ１０３へセルデータを転送し、コンピュータ１０３はＡＴＭ交換網１０４から転送されてきた保存データセル３０４を受信する（ステップ８１２）。
【００５４】
保存データセルを受信したコンピュータ１０３は、図１１に示すように受信した保存データセルのうちＡＴＭヘッダを削除してコンピュータ番号とデータ管理番号及び分割データを分離する（ステップ８１３）。そしてこの分離したデータをコンピュータ１０３のメモリ回路のバックアップデータ保存領域に書き込む（ステップ８１４）。
【００５５】
次に、図１３は、コンピュータ１０１が自身のデータ保存領域３０１に保存していたデータを何らかの理由により消失してしまったため、コンピュータ１０２のバックアップデータ領域４０２に保存していたデータを読み出して消失データを復元させる動作フローチャート図である。また、図１４は、図１３に記載している読み出し要求セルとそのバックアップデータの読み出し動作を説明する図であり、図１５は、図１３に記載している読み出し応答セルとその読み出した分割データを保存領域に書き込む動作を説明する図である。図１３に示すように、コンピュータ１０１のＣＰＵ２０１は、自身のデータ保存領域３０１に保存していたデータが消失してしまった場合、ＡＴＭ送信制御回路２０４に対して保存領域３０１の復元命令を発行する。
【００５６】
セル生成回路２０５はＡＴＭ送信制御回路２０４より復元要求を受けてコンピュータ１０２宛の読み出し要求セルを生成し（ステップ９０１）、ＡＴＭ　Ｉ／Ｆ回路２０７を介してＡＴＭ交換網へ読み出し要求セルを送出する（ステップ９０２）。
【００５７】
ここで、図１４に示すように、コンピュータ１０２宛に生成された読み出し要求セルの具体的内容を表しているのが読み出し要求セル３０５である。この読み出し要求セル３０５は、ＡＴＭヘッダ値がＶＰＩ＝１、ＶＣＩ＝２１となっていることからコンピュータ１０２宛の読み出し要求セルであること、またコンピュータ番号値が１でデータ管理番号値が０となっていることからコンピュータ１０１の読み出し要求セルであることを表している。なおデータ部分として４６Ｂｙｔｅが付加されるが、内容は任意である。
【００５８】
このような読み出し要求セルを受信したコンピュータ１０２は（ステップ９０３）、データ分離回路において受信したＡＴＭセルデータのコンピュータ番号が１でデータ管理番号が０という値からコンピュータ１０１のバックアップデータ読み出し要求であることを検出し、コンピュータ１０２のセル生成回路へ通知する（ステップ９０４）。
【００５９】
セル生成回路はＤＭＡ回路を介してバックアップデータ保存領域４０２内にあるコンピュータ番号が１のデータを探して順次読み出し（ステップ９０５）、読み出したデータから図１４に示す読み出し応答セル５０１を生成する。この読み出し応答セル５０１のＡＴＭヘッダ部分は、コンピュータ１０１宛なのでＶＰＩ＝１、ＶＣＩ＝２０となり、ペイロード部分にはバックアップデータ保存領域４０２から読み出したコンピュータ番号１Ｂｙｔｅとデータ管理番号１Ｂｙｔｅ、そして分割データ４６Ｂｙｔｅをそのまま挿入する（ステップ９０６）。
コンピュータ１０２は、上記のセル生成回路によって生成された読み出し応答セル５０１をＡＴＭ　Ｉ／Ｆ回路よりＡＴＭ交換網１０４へ送出し（ステップ９０７）、セル生成回路とＡＴＭ　Ｉ／Ｆ回路は、バックアップデータ保存領域４０２内にあるコンピュータ番号１の分割データ全てをコンピュータ１０１宛へ送出するまでこの動作を繰り返す（ステップ９０８）。
【００６０】
一方、コンピュータ１０１はこの読み出し応答セル５０１を受信し（ステップ９０９）、図１４に示すように受信した読み出し応答セル５０１のうちＡＴＭヘッダを削除してコンピュータ番号とデータ管理番号及び分割データを分離する（ステップ９１０）。
【００６１】
コンピュータ１０１のデータ分離回路は、分離した読み出し応答セル５０１のコンピュータ番号を読み取り、この値が１であれば自身に割り当てられたコンピュータ番号と同じと判定して読み出し要求に対する応答セルであることを検出する（ステップ９１１）。
【００６２】
そしてコンピュータ１０１は、ＤＭＡ回路を介して図１５に示すようにデータ管理番号に対応するコンピュータ１０１のメモリ回路２０２の保存領域３０１へ分割データを書き込む（ステップ９１２）。なお、コンピュータ１０２から転送されて来る読み出し応答セルのデータ管理番号は１から１２２の範囲にあり、保存領域３０１のメモリアドレスと関連付けられているので、読み出し応答セルの到達順序に関係なく保存領域３０１のデータは復元できる。
【００６３】
さらに、ＡＴＭ回線に十分な帯域が確保されている場合、コンピュータ１０１はコンピュータ１０２とコンピュータ１０３へ連続して読み出し要求セルを送出することも可能であり、コンピュータ１０２とコンピュータ１０３は、連続して読み出し応答セルをコンピュータ１０１へ送出するため、保存領域３０１と保存領域３０２の復元が短時間に実現できる。
【００６４】
次に、図１６は、コンピュータ１０２が故障した場合の故障通知セルとこの故障通知セルを受信したコンピュータ１０１が過去にコンピュータ１０２に保存していたデータを新たにコンピュータ１０３へ保存させる動作を説明する図である。図１６に示すように、コンピュータ１０２のＡＴＭ送信制御回路は、ＣＰＵのデータ送信命令の発行が無いまま規定の時間が経過するとＣＰＵの故障と判断し、セル生成回路に故障通知セルデータの送出を要求する。
【００６５】
コンピュータ１０２のセル生成回路は図１６の故障通知セル５０２を生成しており、図１６に示すようにＡＴＭヘッダ値がＶＰＩ＝１、ＶＣＩ＝２０となっていることからコンピュータ１０１宛であること、またコンピュータ番号値が２、データ管理番号値が２５５となっていることからコンピュータ１０２の故障通知セルであることを表している。
【００６６】
なお、コンピュータ１０２のセル生成回路は、コンピュータ１０１宛とコンピュータ１０３宛のＡＴＭヘッダをもつ２つの故障通知セルを生成し、ＡＴＭ交換網１０４へそれぞれ送出する。
【００６７】
コンピュータ１０１はＡＴＭ　Ｉ／Ｆ回路を介して故障通知セルを受信し、データ分離回路によって分離したセルのコンピュータ番号が２、データ管理番号が２５５であることを検出し、コンピュータ１０２が故障したことを認知してセル生成回路へ通知する。
【００６８】
コンピュータ１０１のセル生成回路は、過去にコンピュータ１０２へ転送していた保存領域３０１のデータを新たにコンピュータ１０３のバックアップデータ保存領域へ保存させるために、ＡＴＭヘッダをコンピュータ１０３宛として、保存データセル３０５を生成し、ＡＴＭ交換網１０４へ送出する。
【００６９】
そしてコンピュータ１０３はコンピュータ１０１から転送されたデータを、通常の保存データとしてバックアップデータ領域に保存する。この結果、コンピュータ１０３には、コンピュータ１０１の保存領域３０１と保存領域３０２の両方のデータが保存されたことになる。
【００７０】
一方、コンピュータ１０３もコンピュータ１０２の故障検出セルを受信しており、上記のコンピュータ１０１と同様に過去にコンピュータ１０２へ転送していたコンピュータ１０３の保存領域データをコンピュータ１０１宛に新たにデータ転送する。
【００７１】
コンピュータ１０１はコンピュータ１０３から転送されたデータを、通常の保存データとしてバックアップデータ領域に保存する。この結果、コンピュータ１０１には、コンピュータ１０３の保存領域３０１と保存領域３０２の両方のデータが保存されたことになる。
【００７２】
次に、図１７は、図２のセル生成回路２０５とデータ分離回路２０６にランダムパターン生成回路６０１とデータ管理番号保存媒体６０２を付加することにより、秘密データの分散保存を可能とする構成図である。図１７に示すように、セル生成回路２０５が保存領域のデータを分割してＡＴＭセルデータ（保存データセル）を生成する際、データ管理番号をランダムパターン生成回路６０１によって生成し、保存領域のメモリアドレスと関連付けるようにしている。そして、割り付けられたデータ管理番号とメモリアドレスの関連付け情報は、データ管理番号保存媒体６０２に記憶し、セル生成回路２０５が保存領域全てのデータを保存データセルとして他の複数のコンピュータへ転送完了した後、セル生成回路２０５は、保存領域のデータを消去し、データ管理番号保存媒体６０２を物理的に回路から切り離す。
【００７３】
このように構成した結果、完全な形の秘密データを１台のコンピュータに保有することは存在しなくなり、しかもデータ管理番号とメモリアドレスの関連付け情報も物理的に回路から切り離されているため、秘密データへの不正アクセスは事実上不可能になる。
【００７４】
また、上記の構成において、保存されたデータを読み出して復元する場合は、データ管理番号保存媒体６０２を再度回路に実装してセル生成回路２０５から保存先の他のコンピュータへ読み出し要求セルを送出し、データ分離回路においてデータ管理番号保存媒体６０２に記憶されたデータ管理番号とメモリアドレスの関連付け情報を参照しながら読み出し応答セルの分割データを保存領域へ書き込むことで、秘密データは復元できる。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、自身のコンピュータにおいてＣＰＵの通常処理におけるＡＴＭデータ送出の減少を自動的に検出し、保存領域のデータを読み出してＡＴＭセルデータを生成し、ＡＴＭ交換網に送出する回路と、他のコンピュータにおいてＡＴＭ交換網を経由して受信したＡＴＭセルデータから保存データを分離して自動的にバックアップデータ保存領域へ保存する回路の動作によって、コンピュータの処理負荷を増加させることなくバックアップデータを転送することができるという効果が得られる。
【００７６】
そして、上記のバックアップデータを自動転送する時は、ＣＰＵの通常処理におけるＡＴＭセルデータの送出が減少してＡＴＭ回線に未使用帯域が発生した時間帯になるため、ＡＴＭ回線の帯域を有効利用できるという効果が得られる。
【００７７】
また、自身のコンピュータにおいてＣＰＵ故障を検出し、他のコンピュータへ自動的に故障通知セルデータを送出する回路と、故障通知セルデータを受けて故障したコンピュータに保存させていたデータと同じデータを別のコンピュータへ自動的に転送する回路の動作により、事前にバックアップ先のコンピュータにおけるアクセス不可を回避でき、バックアップ動作の信頼性を高めることができるという効果が得られる。
【００７８】
さらに、簡単な回路構成（ランダムパターン生成回路等）の付加を行い、秘密データに対してランダムなデータ管理番号を付与して分割し、これをばらばらにして他のコンピュータに保存させる回路の動作により、完全な形の秘密データを１台のコンピュータにバックアップすることがなくなり、秘密データを不正なアクセスから守ることができるという効果が得られる。
【図面の簡単な説明】
【図１】ＡＴＭインタフェースを備えた複数のコンピュータがＡＴＭ交換網を介して接続されているコンピュータシステムの全体ブロック構成図である。
【図２】コンピュータ１０１のブロック構成図である。
【図３】コンピュータ１０１のメモリ回路２０２におけるメモリマップと保存データセル３０４の関係を表した説明図である。
【図４】他のコンピュータ（例えばコンピュータ１０２）のメモリ回路４０１におけるメモリマップと保存データセル３０４の関係を表した説明図である。
【図５】他のコンピュータ（例えばコンピュータ１０２）のメモリ回路４０１におけるメモリマップと読み出し応答セル５０１の関係を表した説明図である。
【図６】保存領域割り当て表である。
【図７】コンピュータのＶＰＩ／ＶＣＩ割り当て表である。
【図８】コンピュータ番号割り当て表である。
【図９】データ管理番号割り当て表である。
【図１０】図３に対して具体的な割り当て情報を組み入れた説明図である。
【図１１】図４に対して図６乃至図９の具体的な割り当て情報を組み入れた説明図である。
【図１２】図１に示すコンピュータ１０１からコンピュータ１０２及びコンピュータ１０３へＡＴＭデータ転送する場合の動作を表すフローチャート図である。
【図１３】コンピュータ１０２のバックアップデータ領域４０２に保存していたデータを読み出して消失データを復元させる動作フローチャート図である。
【図１４】図１３に記載している読み出し要求セルとそのバックアップデータの読み出し動作を説明する図である。
【図１５】図１３に記載している読み出し応答セルとその読み出した分割データを保存領域に書き込む動作を説明する図である。
【図１６】コンピュータ１０２が故障した場合の故障通知セルとこの故障通知セルを受信したコンピュータ１０１が過去にコンピュータ１０２に保存していたデータを新たにコンピュータ１０３へ保存させる動作を説明する図である。
【図１７】図２のセル生成回路２０５とデータ分離回路２０６にランダムパターン生成回路６０１とデータ管理番号保存媒体６０２を付加することにより、秘密データの分散保存を可能とする構成図である。
【図１８】従来のコンピュータシステムの全体ブロック構成図である。
【符号の説明】
１０１、１０２、１０３　　コンピュータ
１０４、７０３　　ＡＴＭ交換網
２０１　　ＣＰＵ
２０２　　メモリ回路
２０３　　ＤＭＡ回路
２０４　　ＡＴＭ送信制御回路
２０５　　セル生成回路
２０６　　データ分離回路
２０７　　ＡＴＭ　Ｉ／Ｆ回路
３０１、３０２　　保存領域
３０３　　バックアップデータ保存領域
３０４　　保存データセル
３０５　　読み出し要求セル
４０１　　他のコンピュータのメモリ回路
４０２　　他のコンピュータのバックアップデータ保存領域
５０１　　読み出し応答セル
５０２　　故障通知セル
６０１　　ランダムパターン生成回路
６０２　　データ管理番号保存媒体
７０１、７０２　　従来のコンピュータ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a data transfer circuit and method for a computer system having an ATM interface.
[0002]
[Prior art]
In a conventional computer system having an ATM interface, it is necessary to store backup data in another computer through software processing.
[0003]
FIG. 18 is an overall block configuration diagram of a conventional computer system. As shown in FIG. 18, the memory circuit of the computer 701 and the memory circuit of the computer 702 each include software having a communication protocol processing function for exchanging a data storage request, a data read request, and the like between the CPUs of both computers. ing.
[0004]
To transfer the data of the computer 701 to the computer 702, the CPU of the computer 701 sends a data storage request notification to the computer 702, reads the data from the memory circuit of the computer 701, and sequentially transfers the ATM cell data addressed to the computer 702. It was generated and sent to the ATM switching network 703.
[0005]
Thereafter, the CPU of the computer 702 receives the data storage request of the computer 701 via the ATM switching network 703, separates the data to be stored from the received ATM cell data, and stores the data in the memory circuit of the computer 702.
[0006]
Next, in order for the computer 701 to read and restore the data stored in the computer 702, the CPU of the computer 701 sends a data read request notification to the computer 702, and the CPU of the computer 702 When the data read request is received, the stored data is read out from the memory circuit of the computer 702, and the ATM cell data addressed to the computer 701 is sequentially generated and transmitted to the ATM switching network 703.
[0007]
Thereafter, the CPU of the computer 701 receives the ATM cell data of the computer 702 via the ATM switching network 703, separates the stored data from the received ATM cell data, writes the data in the memory circuit of the computer 701, and restores the data. .
[0008]
[Problems to be solved by the invention]
As described above, the above-described conventional technology requires software communication protocol processing between the transfer source computer and the transfer destination computer in order to transfer the data to be backed up to another computer. There is a problem that the processing load on the computer increases in the backup process.
[0009]
Also, if the CPU of the backup computer fails, the communication protocol processing by the software cannot be executed, so that the other computer cannot be notified that the backup computer has failed. There was a problem that he did not know in advance what he could not do.
[0010]
The present invention has been made in view of the above, and it is an object of the present invention to automatically transfer data to be backed up to another computer by using hardware instead of communication protocol processing by CPU. An object of the present invention is to provide a backup method and a method using a data transfer circuit.
[0011]
If the CPU of the backup computer fails, an automatic failure notification by hardware and the same data as the data stored in the failed computer are automatically sent to another computer instead of the communication protocol processing by software that intervenes the CPU. It is an object of the present invention to provide a backup method and a method using a circuit for data transfer.
[0012]
[Means for Solving the Problems]
SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems. The present invention provides a data transfer method for a computer system in which a plurality of computers connected to an ATM switching network transfer their stored data to another computer to perform data backup. The own computer includes a CPU for issuing a data transmission instruction in normal processing, an ATM transmission control circuit for performing control for automatically transferring backup data to another computer, and a storage area and backup data for storing storage data. A memory circuit having a backup data storage area for storing the data, and a cell generation circuit for converting data to be transferred to another computer into ATM cell data, wherein the ATM transmission control circuit issues a data transmission command from the CPU at a frequency. Detects that has decreased below a certain frequency, Requests automatic transfer for sending backup data to another computer to the cell generation circuit. The cell generation circuit receives the request, reads out the stored data stored in the storage area of the memory circuit, and performs an ATM operation. It is characterized in that cell data is generated and the ATM cell data is automatically transferred to another computer via an ATM switching network for backup.
[0013]
That is, a circuit for automatically detecting a decrease in the transmission of ATM data in the normal processing of the CPU in its own computer, reading data in the storage area to generate ATM cell data, and transmitting it to the ATM switching network; The operation of a circuit that separates stored data from ATM cell data received via an ATM switching network and automatically stores the data in a backup data storage area allows transfer of backup data without increasing the processing load on a computer. it can.
[0014]
The cell generation circuit further includes a configuration for adding a random pattern generation circuit and a data management number storage medium to the cell generation circuit, and the cell generation circuit divides the stored data stored in the storage area of the memory circuit after reading the stored data. When generating a plurality of ATM cell data, the random pattern generation circuit creates a data management number associated with a memory address of a storage destination of the ATM cell data so that the stored data is backed up in a memory circuit of another computer. The data may be randomly distributed and stored in the data storage area.
[0015]
The cell generation circuit stores, in the data management number storage medium, association information between a data management number created by the random pattern generation circuit and a storage memory address of the ATM cell data. After the transfer is completed, the data management number storage medium may be separated from the computer to make unauthorized access to the stored secret data impossible.
[0016]
Next, in a data transfer method of a computer system in which a plurality of computers connected to an ATM switching network transfer their stored data to another computer to perform data backup, the own computer transmits data in a normal process. A CPU for issuing an instruction, an ATM transmission control circuit for controlling automatic transfer of backup data to another computer, a memory circuit having a storage area for storing storage data and a backup data storage area for storing backup data; A cell generation circuit for converting data to be transferred to another computer into ATM cell data, wherein the ATM transmission control circuit detects that a predetermined time has elapsed without issuing a data transmission instruction from the CPU. Then, it is determined that the CPU has failed, and the cell generation The cell generation circuit receives the request, generates its own computer failure notification cell data, transfers it to another computer via an ATM switching network, and transmits the failure notification cell data. The other computer that has received the cell data is characterized in that the data saved in the past by the failed computer is automatically transferred to another computer and newly backed up.
[0017]
That is, a circuit that detects a CPU failure in its own computer and automatically sends failure notification cell data to another computer, and a circuit that receives the failure notification cell data and stores the same data as the data stored in the failed computer. The operation of the circuit that automatically transfers the data to the other computer can prevent inaccessibility of the computer at the backup destination in advance, thereby improving the reliability of the backup operation.
[0018]
The cell generation circuit may determine a transfer destination by associating a memory address of the storage area with a VPI / VCI value of an ATM header in ATM cell data.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is an overall block diagram of a computer system in which a plurality of computers having an ATM interface are connected via an ATM switching network. As shown in FIG. 1, computers 101, 102, and 103 each have an ATM cell data generation function and a physical interface for connecting to an ATM switching network, and perform data communication with each other via an ATM switching network 104. be able to.
[0020]
FIG. 2 is a block diagram of the computer 101, and FIG. 3 is an explanatory diagram showing a relationship between a memory map and a stored data cell 304 in the memory circuit 202 of the computer 101. The block diagrams of the computer 102 and the computer 103 are the same as those in FIG. As shown in FIG. 2, the CPU 201 is connected to the memory circuit 202 via a DMA (Direct Memory Access) circuit 203, and performs data arithmetic processing while performing memory access.
[0021]
As shown in FIG. 3, the memory circuit 202 includes an area used for normal processing of the CPU 201, a storage area 301 or 302 for storing its own stored data, and backup data for storing stored data received from another computer. It has a storage area 303. Then, the CPU 201 stores the data to be stored for a long period of time in the storage area 301 or the storage area 302.
[0022]
The DMA circuit 203 normally connects the address bus and the data bus of the CPU 201 to the memory circuit 202 to enable the CPU 201 to access the memory. When there is a memory access request from the cell generation circuit 205 or the data separation circuit 206, the DMA circuit 203 changes the connection of the address bus and the data bus of the memory circuit 202 from the CPU 201 to the cell generation circuit 205 or the data separation circuit 206.
[0023]
When the memory access of the cell generation circuit 205 or the data separation circuit 206 is completed, the DMA circuit 203 connects to the CPU 201 again.
[0024]
The CPU 201 stops the memory access processing while being disconnected from the memory circuit 202 by the DMA circuit 203, and restarts the memory access processing when the connection is restored.
[0025]
Here, the operation in the normal processing of the computer 101 will be described. The CPU 201 issues a data transmission command to the ATM transmission control circuit 204 in order to transfer data to another computer, the ATM transmission control circuit 204 requests the cell generation circuit 205 to generate ATM cell data, and the cell generation circuit 205 Read access to a designated address in the normal use area of the memory circuit 202 via the DMA circuit 203, and divide the read data to generate a plurality of ATM cell data.
[0026]
The ATM transmission control circuit 204 may perform control by itself, other than the case where the ATM transmission control circuit 204 performs the control operation in response to the command from the CPU 201 as described above, and this operation will be described. When the ATM transmission control circuit 204 detects that the frequency of issuing the data transmission instruction in the normal processing of the CPU 201 has decreased below a certain frequency, the ATM transmission control circuit 204 transmits the data stored in the storage area 301 or 302 of the memory circuit 202 to another computer. In order to transfer and back up, the cell generation circuit 205 causes the cell generation circuit 205 to execute automatic data transfer.
[0027]
The cell generation circuit 205 reads data from the storage area 301 or 302 of the memory circuit 202 via the DMA circuit 203, and divides the read data to generate a plurality of ATM cell data. The generated ATM cell data is sent to the ATM switching network 104 via the ATM I / F circuit 207 and transferred to another computer as a stored data cell.
[0028]
Which computer is transferred is determined by the values of VPI (Virtual Path Identifier) and VCI (Virtual Channel Identifier) in the header information of the ATM cell data, and the VPI / VCI values are stored in the memory circuit 202. Associated with the memory address of the storage area. The cell generation circuit 205 manages the values of VPI and VCI in order to deliver cell data to each computer, and determines the VPI / VCI value based on the read address of the storage area of the memory circuit 202.
[0029]
Next, an operation of requesting another computer to read backed-up data will be described. The CPU 201 issues a read command to the ATM cell transmission control circuit 204, and the ATM transmission control circuit 204 requests the cell generation circuit 205 to generate a read request cell, and the cell generation circuit 205 transmits the generated read request cell to the ATM. Send to the switching network. The own computer also stores data received from another computer for backup in the backup data storage area 303, and when receiving a read request cell from another computer, the cell generation circuit 205 causes the cell generation circuit 205 to issue a request. Is read and transmitted as a read response cell.
[0030]
Another case where the control is executed by the ATM transmission control circuit 204 itself will be described. When the ATM transmission control circuit 204 detects that a specified time has elapsed without issuing a data transmission instruction from the CPU 201, the ATM transmission control circuit 204 determines that the CPU has failed, and causes the cell generation circuit 205 to generate a failure notification cell and to notify another computer. The automatic operation is described later. The detailed operation will be described later.
[0031]
The ATM I / F circuit 207 converts the cell data generated by the cell generation circuit 205 into an ATM physical interface signal and sends it to the ATM switching network 104. Further, the ATM I / F circuit 207 receives data transferred from the ATM switching network 104, extracts ATM cell data, and outputs the data to the data separation circuit 206.
[0032]
The data separation circuit 206 separates the ATM cell data received via the ATM I / F circuit, checks the attribute of the data based on the separated data management number, and determines whether the data is a stored data cell or a read request cell. , A read response cell, or a failure notification cell.
[0033]
If the received data is a storage data cell, the data separation circuit 206 stores the separated data after reception in the backup data storage area of the memory circuit 202 via the DMA circuit 203. If the received data is a read request cell, the data separation circuit 206 requests the cell generation circuit 205 to generate a read response cell. If the received data is a read response cell, the data separation circuit 206 stores the separated data after reception in its own storage area via the DMA circuit 203. If the received data is a failure notification cell, the data separation circuit 206 notifies the cell generation circuit 205, and the cell generation circuit 205 reads again the same data as the data that was previously transferred to the failed computer from the storage area of the memory circuit 202. , VPI / VCI values are changed, and ATM cell data is generated and transmitted to another computer.
[0034]
Next, the relationship between the data stored in the memory circuit and the cell data will be described with reference to FIGS. 3, 4, and 5. FIG. As shown in FIG. 3, in the memory circuit 202 of the computer 101, an area used by the CPU 201 for normal processing, a storage area 301 and a storage area 302 for storing its own data to be stored for a long period, There is a backup data storage area 303 for storing the transferred data. The data stored in the storage area 301 or 302 is read by the cell generation circuit 205, divided into n pieces like the storage data cells 304, and stored in the payload. The stored data cell 304 includes, in addition to the payload portion, a header portion including the VPI / VCI, which is the destination of the computer, a computer number indicating the computer from which the data was transmitted, the order of the divided data, a read request and a failure notification. A data management number indicating a classification is stored.
[0035]
FIG. 4 is an explanatory diagram showing a relationship between a memory map and a storage data cell 304 in a memory circuit 401 of another computer (for example, the computer 102). As shown in FIG. 4, the computer number, data management number, and divided data of the stored data cell 304 transferred via the ATM switching network 104 are stored in the backup data storage area 402 as a set. Which computer the ATM cell is transferred to depends on the storage area of the memory circuit. For example, the storage area 301 in FIG. 3 is to be transferred to the computer 102 and the storage area 302 is to be transferred to the computer 103. Therefore, when the storage area 301 is divided by n storage data cells, n sets of data are transferred and stored also in the backup data storage area 402 in FIG.
[0036]
FIG. 5 is an explanatory diagram showing a relationship between a memory map and a read response cell 501 in a memory circuit 401 of another computer (for example, the computer 102). As shown in FIG. 5, when the computer 102 having the memory circuit 401 receives the read request cell, the computer 102 reads a set of data corresponding to the computer number of the read request cell from the backup data storage area 402 as shown in FIG. The read response cell data 501 to which the ATM header including the destination of the requesting computer is added is sequentially generated and transmitted.
[0037]
In the normal processing, when the CPU 201 transfers data to another computer, the cell generation circuit 205 reads data from the normal processing area to generate ATM cell data. The CPU 201 determines the specification of the payload configuration.
[0038]
6 to 9 are specific information in the explanatory diagrams showing the relationship between the memory circuits and the storage data cells in FIGS. 3 and 4, FIG. 6 is a storage area allocation table, and FIG. / VCI assignment table, FIG. 8 is a computer number assignment table, and FIG. 9 is a data management number assignment table. FIG. 10 is an explanatory diagram in which the above-described specific assignment information is incorporated into FIG. 3, and shows the process from creation of a storage data cell 304 to data of a storage area of the memory circuit 202.
[0039]
As shown in FIG. 10, assuming that the computer number of the storage data cell 304 to be generated is 1 Byte and the data management number is 1 Byte, the ATM header is 5 Bytes, and the entire ATM cell data is fixed at 53 Bytes, so it is inserted into the payload portion. The size of the divided data is 46 bytes.
[0040]
Assuming that the storage area of the memory circuit 202 and the destination of the ATM cell data generated from the data have the relationship shown in FIG. 6, the ATM cell data generated from the data in the storage area 301 is transmitted to the computer 102.
[0041]
Further, assuming that the values of VPI / VCI assigned as destinations of each computer are as shown in FIG. 7 and the assignment of computer numbers is as shown in FIG. 8, the ATM header of the stored data cell 304 has VPI = 1 to the computer 102, VCI = 21, and the computer number indicating the transmission source is 1.
[0042]
As the data management number, a value of 0 to 255 that can be expressed by 1 Byte is assigned as shown in FIG. 9, and the stored data cell 304 is stored data to be transmitted to another computer. In the case of FIG. 10, the storage areas 301 and 302 have the same size, and the data management numbers are assigned to the storage areas 301 to 122 and 123 to 244 as the data management numbers.
[0043]
The data management numbers are associated by dividing the memory addresses of the storage area 301 and the storage area 302 in units of 46 bytes. From the upper limit of the data management numbers, the maximum number of divided data that can be transferred is 244. Is the maximum transfer data size of 46 Bytes × 244 = 111224 Bytes.
[0044]
Next, FIG. 11 is an explanatory diagram in which the specific assignment information of FIGS. 6 to 9 is incorporated into FIG. 4, and the example of the computer 102 is described as another computer. Further, a state in which the storage data cells are stored in the backup data storage area of the memory circuit 401 of the computer 102 is shown. As shown in FIG. 11, the ATM switching network 104 transfers cell data to the computer 102 in accordance with the values of VPI = 1 and VCI = 21 of the stored data cell 304. The data separation circuit deletes the ATM header from the received data cells 304. Then, the separated computer number, data management number, and 46 bytes of the divided data are written to the backup data storage area 402 of the memory circuit 401 via the DMA circuit.
[0045]
Note that the computer 102 receives the storage data not only from the computer 101 but also from the computer 103. The storage data received from each computer is stored in the backup data storage area 402 without dividing the area for each computer or according to the reception order. It is sequentially stored in the free space.
[0046]
FIG. 12 is a flowchart showing an operation when ATM data is transferred from the computer 101 to the computer 102 and the computer 103 shown in FIG. As shown in FIG. 12, when the ATM transmission command issued from the CPU 201 of the computer 101 to the ATM transmission control circuit 204 is reduced below a certain frequency (step 801), the ATM transmission control circuit 204 performs an automatic transfer operation of the stored data. The process starts and selects one of the storage areas 301 and 302 in FIG. 10 and requests the cell generation circuit 205 for automatic transfer (step 802).
[0047]
In the case of an automatic transfer request for the storage area 301, the storage destination computer is the computer 102 as shown in FIG. 6, and the cell generation circuit 205 performs read access to the storage area 301 of the memory circuit 202 via the DMA circuit 203. The cell generation circuit 205 divides the read data to generate ATM cell data (the stored data cell 304 in FIG. 10) (Step 803).
[0048]
The stored data cell 304 generated by the cell generation circuit 205 is sent from the ATM I / F circuit 207 to the ATM switching network 104 (step 804), and the cell generation circuit 205 and the ATM I / F circuit 207 convert all the divided data to ATM. This operation is repeated until the cell data is transmitted (step 805).
[0049]
The ATM switching network 104 transfers the cell data to the computer 102 according to the VPI / VCI value of the stored data cell 304, and the computer 102 receives the stored data cell 304 transferred from the ATM switching network 104 by the ATM I / F. (Step 806).
[0050]
The computer 102 that has received the stored data cell 304 deletes the ATM header from the received stored data cell 304 and separates the computer number, the data management number, and the divided data as shown in FIG. 11 (step 807). Then, the separated data is written to the backup data storage area of the memory circuit of the computer 102 (step 808).
[0051]
When the ATM transmission control circuit 204 selects the storage area 302 as an automatic transfer target, the same operation as described above is performed, and the cell generation circuit 205 makes a read access to the storage area 302 of the memory circuit 202, divides the read data, and divides the ATM data. Cell data (storage data cell) is generated (step 809).
[0052]
The storage data cell generated by the cell generation circuit 205 is sent from the ATM I / F circuit 207 to the ATM switching network 104, and the storage data is transferred to the computer 103 (step 810). Note that the cell generation circuit 205 and the ATM I / F circuit 207 repeat this operation until all the divided data of the storage area 302 is transmitted as ATM cell data (step 811).
[0053]
The ATM switching network 104 transfers the cell data to the computer 103 according to the VPI / VCI value of the stored data cell, and the computer 103 receives the stored data cell 304 transferred from the ATM switching network 104 (Step 812).
[0054]
The computer 103 that has received the stored data cell deletes the ATM header from the received stored data cell and separates the computer number, the data management number, and the divided data as shown in FIG. 11 (step 813). Then, the separated data is written in the backup data storage area of the memory circuit of the computer 103 (step 814).
[0055]
Next, FIG. 13 shows that the data stored in the backup data area 402 of the computer 102 is read out because the data stored in the data storage area 301 of the computer 101 has been lost for some reason. Is an operation flowchart for restoring the image. FIG. 14 is a diagram for explaining a read operation of the read request cell and its backup data shown in FIG. 13, and FIG. 15 is a view showing the read response cell and its read divided data shown in FIG. FIG. 8 is a diagram for explaining an operation of writing a character in a storage area. As shown in FIG. 13, when data stored in its own data storage area 301 has been lost, the CPU 201 of the computer 101 issues an instruction to restore the storage area 301 to the ATM transmission control circuit 204. .
[0056]
The cell generation circuit 205 receives a restoration request from the ATM transmission control circuit 204, generates a read request cell addressed to the computer 102 (step 901), and sends the read request cell to the ATM switching network via the ATM I / F circuit 207. (Step 902).
[0057]
Here, as shown in FIG. 14, the read request cell 305 represents the specific contents of the read request cell generated for the computer 102. The read request cell 305 is a read request cell addressed to the computer 102 because the ATM header values are VPI = 1 and VCI = 21, and the computer number value is 1 and the data management number value is 0. This indicates that the cell is a read request cell of the computer 101. Although 46 bytes are added as a data portion, the content is arbitrary.
[0058]
The computer 102 that has received such a read request cell (step 903) determines that the computer data of the ATM cell data received by the data separation circuit is 1 and the data management number is 0, so that the computer 101 is a backup data read request of the computer 101. Is detected and notified to the cell generation circuit of the computer 102 (step 904).
[0059]
The cell generation circuit searches for data having the computer number 1 in the backup data storage area 402 via the DMA circuit and sequentially reads out the data (step 905), and generates a read response cell 501 shown in FIG. 14 from the read data. Since the ATM header portion of the read response cell 501 is addressed to the computer 101, VPI = 1 and VCI = 20, and the payload portion includes the computer number 1 Byte, the data management number 1 Byte read from the backup data storage area 402, and the divided data 46 Byte. It is inserted as it is (step 906).
The computer 102 sends the read response cell 501 generated by the cell generation circuit from the ATM I / F circuit to the ATM switching network 104 (step 907), and the cell generation circuit and the ATM I / F circuit store the backup data. This operation is repeated until all the divided data of the computer number 1 in the area 402 is transmitted to the computer 101 (step 908).
[0060]
On the other hand, the computer 101 receives the read response cell 501 (step 909), and deletes the ATM header from the received read response cell 501 to separate the computer number, the data management number, and the divided data as shown in FIG. (Step 910).
[0061]
The data separation circuit of the computer 101 reads the computer number of the separated read response cell 501, and if this value is 1, determines that it is the same as the computer number assigned to itself, and detects that it is a response cell to the read request. (Step 911).
[0062]
Then, the computer 101 writes the divided data into the storage area 301 of the memory circuit 202 of the computer 101 corresponding to the data management number via the DMA circuit as shown in FIG. 15 (step 912). The data management number of the read response cell transferred from the computer 102 is in the range of 1 to 122, and is associated with the memory address of the storage area 301. Data can be restored.
[0063]
Further, when a sufficient band is secured for the ATM line, the computer 101 can continuously transmit read request cells to the computer 102 and the computer 103, and the computer 102 and the computer 103 can continuously read data. Since the response cell is transmitted to the computer 101, restoration of the storage area 301 and the storage area 302 can be realized in a short time.
[0064]
Next, FIG. 16 illustrates a failure notification cell in the case where the computer 102 has failed and the operation of the computer 101 receiving the failure notification cell causing the computer 103 to newly save data previously stored in the computer 102. FIG. As shown in FIG. 16, the ATM transmission control circuit of the computer 102 determines that the CPU has failed if a prescribed time has elapsed without issuing a data transmission instruction from the CPU, and sends the failure notification cell data to the cell generation circuit. Request.
[0065]
The cell generation circuit of the computer 102 generates the failure notification cell 502 shown in FIG. 16, and since the ATM header value is VPI = 1 and VCI = 20 as shown in FIG. Since the computer number value is 2 and the data management number value is 255, it indicates that the cell is a failure notification cell of the computer 102.
[0066]
Note that the cell generation circuit of the computer 102 generates two failure notification cells having ATM headers addressed to the computer 101 and the computer 103, and sends them to the ATM switching network 104, respectively.
[0067]
The computer 101 receives the failure notification cell via the ATM I / F circuit, detects that the computer number of the cell separated by the data separation circuit is 2 and the data management number is 255, and determines that the computer 102 has failed. It recognizes and notifies the cell generation circuit.
[0068]
The cell generation circuit of the computer 101 sends the ATM header to the computer 103 to newly store the data in the storage area 301 previously transferred to the computer 102 in the backup data storage area of the computer 103. Is generated and transmitted to the ATM switching network 104.
[0069]
Then, the computer 103 saves the data transferred from the computer 101 in the backup data area as normal save data. As a result, the data in both the storage area 301 and the storage area 302 of the computer 101 are stored in the computer 103.
[0070]
On the other hand, the computer 103 has also received the failure detection cell of the computer 102, and newly transfers the storage area data of the computer 103 previously transferred to the computer 102 to the computer 101 as in the case of the computer 101.
[0071]
The computer 101 saves the data transferred from the computer 103 in the backup data area as normal save data. As a result, the data of both the storage area 301 and the storage area 302 of the computer 103 are stored in the computer 101.
[0072]
Next, FIG. 17 is a configuration diagram in which the random pattern generation circuit 601 and the data management number storage medium 602 are added to the cell generation circuit 205 and the data separation circuit 206 in FIG. is there. As shown in FIG. 17, when the cell generation circuit 205 generates ATM cell data (storage data cells) by dividing the data in the storage area, the data management number is generated by the random pattern generation circuit 601 and the memory in the storage area is generated. It is associated with the address. Then, the allocated information on the association between the data management number and the memory address is stored in the data management number storage medium 602, and the cell generation circuit 205 completes the transfer of all data in the storage area to other computers as storage data cells. Thereafter, the cell generation circuit 205 erases the data in the storage area and physically disconnects the data management number storage medium 602 from the circuit.
[0073]
As a result of this configuration, it is no longer possible to retain complete secret data in one computer, and the association information between the data management number and the memory address is physically separated from the circuit. Unauthorized access to data is virtually impossible.
[0074]
In the above configuration, when reading and restoring the stored data, the data management number storage medium 602 is mounted again on the circuit, and the cell generation circuit 205 sends the read request cell to another storage destination computer. The secret data can be restored by writing the divided data of the read response cell into the storage area while referring to the data management number and the memory address association information stored in the data management number storage medium 602 in the data separation circuit.
[0075]
【The invention's effect】
As described above, according to the present invention, the own computer automatically detects a decrease in the transmission of ATM data in the normal processing of the CPU, reads out the data in the storage area, generates the ATM cell data, and executes the ATM switching network. Increases the processing load on the computer by the operation of the circuit for transmitting the data to the computer and the circuit for separating the stored data from the ATM cell data received via the ATM switching network by another computer and automatically storing the data in the backup data storage area. There is an effect that the backup data can be transferred without causing the backup data to be transferred.
[0076]
When the above backup data is automatically transferred, the transmission of ATM cell data in the normal processing of the CPU is reduced and a time period in which an unused band occurs on the ATM line is reached, so that the band of the ATM line can be used effectively. The effect is obtained.
[0077]
In addition, a circuit that detects a CPU failure in its own computer and automatically sends the failure notification cell data to another computer, and a circuit that receives the failure notification cell data and stores the same data as the data stored in the failed computer. The operation of the circuit that automatically transfers the data to the other computer can prevent the inaccessibility of the computer at the backup destination in advance, so that the reliability of the backup operation can be improved.
[0078]
Furthermore, a simple circuit configuration (such as a random pattern generation circuit) is added, a random data management number is assigned to the secret data, the data is divided, and the data is separated and stored in another computer. This eliminates the need to back up the complete form of secret data on a single computer, thereby providing the effect of protecting the secret data from unauthorized access.
[Brief description of the drawings]
FIG. 1 is an overall block configuration diagram of a computer system in which a plurality of computers having an ATM interface are connected via an ATM switching network.
FIG. 2 is a block diagram of a computer 101.
FIG. 3 is an explanatory diagram showing a relationship between a memory map and a storage data cell 304 in a memory circuit 202 of the computer 101.
FIG. 4 is an explanatory diagram showing a relationship between a memory map and a storage data cell 304 in a memory circuit 401 of another computer (for example, the computer 102).
FIG. 5 is an explanatory diagram showing a relationship between a memory map and a read response cell 501 in a memory circuit 401 of another computer (for example, the computer 102).
FIG. 6 is a storage area allocation table.
FIG. 7 is a VPI / VCI assignment table of the computer.
FIG. 8 is a computer number assignment table.
FIG. 9 is a data management number assignment table.
FIG. 10 is an explanatory diagram incorporating specific assignment information with respect to FIG. 3;
FIG. 11 is an explanatory diagram incorporating the specific assignment information of FIGS. 6 to 9 into FIG. 4;
FIG. 12 is a flowchart showing an operation when ATM data is transferred from the computer 101 to the computer 102 and the computer 103 shown in FIG.
FIG. 13 is an operation flowchart for reading data stored in the backup data area 402 of the computer 102 and restoring lost data.
FIG. 14 is a diagram illustrating a read request cell and its backup data read operation described in FIG. 13;
FIG. 15 is a diagram illustrating an operation of writing the read response cell and the read divided data described in FIG. 13 to a storage area.
FIG. 16 is a diagram illustrating a failure notification cell when the computer 102 has failed and an operation of the computer 101 receiving the failure notification cell to newly save data previously stored in the computer 102 to the computer 103; .
FIG. 17 is a configuration diagram that enables distributed storage of secret data by adding a random pattern generation circuit 601 and a data management number storage medium 602 to the cell generation circuit 205 and the data separation circuit 206 of FIG.
FIG. 18 is an overall block configuration diagram of a conventional computer system.
[Explanation of symbols]
101, 102, 103 Computer
104,703 ATM switching network
201 CPU
202 Memory circuit
203 DMA circuit
204 ATM transmission control circuit
205 cell generation circuit
206 Data separation circuit
207 ATM I / F circuit
301, 302 storage area
303 Backup data storage area
304 Saved data cell
305 Read request cell
401 Memory circuit of another computer
402 Backup data storage area of another computer
501 Read response cell
502 Failure notification cell
601 random pattern generation circuit
602 Data management number storage medium
701, 702 Conventional computer

Claims

In a data transfer method of a computer system for backing up data by transferring its own stored data to another computer between a plurality of computers connected to an ATM switching network,
The own computer includes a CPU for issuing a data transmission instruction in normal processing, an ATM transmission control circuit for performing control for automatically transferring backup data to another computer, and a storage area and backup data for storing storage data. A memory circuit having a backup data storage area for storing, and a cell generation circuit for converting data to be transferred to another computer to ATM cell data;
When the ATM transmission control circuit detects that the frequency of issuing the data transmission instruction from the CPU has decreased below a certain frequency, the ATM transmission control circuit requests the cell generation circuit to automatically transfer the backup data to another computer. And
The cell generation circuit receives the request, reads out the stored data stored in the storage area of the memory circuit, generates ATM cell data, and automatically transfers the ATM cell data to another computer via an ATM switching network. A data transfer method for a computer system, wherein the data is backed up.

In a data transfer method of a computer system for backing up data by transferring its own stored data to another computer between a plurality of computers connected to an ATM switching network,
The own computer includes a CPU for issuing a data transmission instruction in normal processing, an ATM transmission control circuit for performing control for automatically transferring backup data to another computer, and a storage area and backup data for storing storage data. A memory circuit having a backup data storage area for storing, and a cell generation circuit for converting data to be transferred to another computer to ATM cell data;
When the ATM transmission control circuit detects that the frequency of issuing the data transmission instruction from the CPU has decreased below a certain frequency, the ATM transmission control circuit requests the cell generation circuit to automatically transfer the backup data to another computer. And
The cell generation circuit receives the request, reads out the stored data stored in the storage area of the memory circuit, divides the data, generates a plurality of ATM cell data, and divides the ATM cell data via an ATM switching network. Transfer it to another computer,
When the other computer that has received the ATM cell data detects that the ATM cell data is storage data for backup, the other computer repeatedly stores the plurality of storage data in a backup data storage area of a memory circuit of another computer. A data transfer method for a computer system.

In the data transfer method of the computer system according to claim 1 or 2,
A configuration in which a random pattern generation circuit and a data management number storage medium are added to the cell generation circuit, wherein the cell generation circuit reads out stored data stored in a storage area of the memory circuit, and then divides the data into a plurality of data. When generating ATM cell data, the random pattern generation circuit creates a data management number associated with a memory address at which the ATM cell data is to be stored, so that the stored data is stored in a backup data of a memory circuit of another computer. A data transfer method for a computer system, wherein data is randomly distributed and stored in areas.

The data transfer method for a computer system according to claim 3,
The cell generation circuit stores, in the data management number storage medium, association information between a data management number created by the random pattern generation circuit and a memory address of a storage destination of the ATM cell data. A data transfer method for a computer system, comprising: disconnecting the data management number storage medium from its own computer after completion to prevent unauthorized access to stored secret data.

In a data transfer method of a computer system for backing up data by transferring its own stored data to another computer between a plurality of computers connected to an ATM switching network,
The own computer includes a CPU for issuing a data transmission instruction in normal processing, an ATM transmission control circuit for performing control for automatically transferring backup data to another computer, and a storage area and backup data for storing storage data. A memory circuit having a backup data storage area for storing, and a cell generation circuit for converting data to be transferred to another computer to ATM cell data;
When the ATM transmission control circuit detects that a predetermined time has elapsed without issuing a data transmission instruction from the CPU, the ATM transmission control circuit determines that the CPU has failed, and sends the failure notification cell data to the cell generation circuit. Request a transfer,
The cell generation circuit receives the request, generates its own computer failure notification cell data, and transfers it to another computer via the ATM switching network.
A data transfer method for a computer system, wherein another computer that has received the failure notification cell data automatically transfers data previously stored by the failed computer to another computer and newly backs up the data.

In the data transfer method of the computer system according to claim 1, claim 2, and claim 5,
The data transfer method of a computer system, wherein the cell generation circuit determines a transfer destination by associating a memory address of the storage area with a VPI / VCI value of an ATM header in ATM cell data.

In a data transfer method of a computer system for backing up data by transferring its own stored data to another computer between a plurality of computers connected to an ATM switching network,
The own computer includes a CPU for issuing a data transmission instruction in normal processing, an ATM transmission control circuit for performing control for automatically transferring backup data to another computer, and a storage area and backup data for storing storage data. A memory circuit having a backup data storage area for storing, and a cell generation circuit for converting data to be transferred to another computer to ATM cell data;
When the ATM transmission control circuit detects that the frequency of issuing the data transmission instruction from the CPU has decreased below a certain frequency, the ATM transmission control circuit requests the cell generation circuit to automatically transfer the backup data to another computer. Receiving the request, reading the stored data stored in the storage area of the memory circuit in response to the request, and generating the ATM cell data, and converting the ATM cell data via the ATM switching network. A data transfer method for a computer system, comprising a step of automatically transferring data to another computer for backup.

In a data transfer method of a computer system for backing up data by transferring its own stored data to another computer between a plurality of computers connected to an ATM switching network,
The own computer includes a CPU for issuing a data transmission instruction in normal processing, an ATM transmission control circuit for performing control for automatically transferring backup data to another computer, and a storage area and backup data for storing storage data. A memory circuit having a backup data storage area for storing, and a cell generation circuit for converting data to be transferred to another computer to ATM cell data;
When the ATM transmission control circuit detects that the frequency of issuing the data transmission instruction from the CPU has decreased below a certain frequency, the ATM transmission control circuit requests the cell generation circuit to automatically transfer the backup data to another computer. Steps to
Receiving the request, reading the stored data stored in the storage area of the memory circuit after receiving the request, and generating a plurality of pieces of ATM cell data by dividing the stored data; Transferring the ATM cell data to another computer via the other computer, and when the other computer detects that the ATM cell data is stored data for backup, stores the plurality of stored data in a memory of the other computer. A data transfer method for a computer system, comprising the step of repeatedly storing data in a backup data storage area of a circuit.

The data transfer method for a computer system according to claim 7 or claim 8,
A configuration in which a random pattern generation circuit and a data management number storage medium are added to the cell generation circuit, wherein the cell generation circuit reads out stored data stored in a storage area of the memory circuit, and then divides the data into a plurality of data. When generating the ATM cell data, the random pattern generation circuit creates a data management number associated with a memory address of a storage destination of the ATM cell data, so that the stored data is stored in a memory circuit of another computer. A data transfer method for a computer system, wherein data is randomly distributed and stored in a backup data storage area.

The data transfer method for a computer system according to claim 9,
A step of storing, in the data management number storage medium, association information between a data management number created by the random pattern generation circuit and a storage address of a storage location of the ATM cell data; A data transfer method for a computer system, comprising the step of disconnecting the data management number storage medium from the own computer after the transfer is completed, thereby preventing unauthorized access to the stored secret data.

In a data transfer method of a computer system for backing up data by transferring its own stored data to another computer between a plurality of computers connected to an ATM switching network,
The own computer includes a CPU for issuing a data transmission instruction in normal processing, an ATM transmission control circuit for performing control for automatically transferring backup data to another computer, and a storage area and backup data for storing storage data. A memory circuit having a backup data storage area for storing, and a cell generation circuit for converting data to be transferred to another computer to ATM cell data;
When the ATM transmission control circuit detects that a certain period of time has elapsed without issuing a data transmission instruction from the CPU, the ATM transmission control circuit determines that the CPU has failed and sends an automatic notification of a failure notification cell to the cell generation circuit. Requesting a transfer;
The cell generation circuit receiving the request, generating its own computer failure notification cell, and transferring it to another computer via an ATM switching network;
A data transfer method for a computer system, wherein another computer that has received the failure notification cell automatically transfers data previously stored by the failed computer to another computer to newly back up the data.

The data transfer method for a computer system according to claim 7, claim 8, or claim 11,
A data transfer method for a computer system, comprising a step of determining a transfer destination by associating a memory address of the storage area with a VPI / VCI value of an ATM header in ATM cell data.