JP2004064491A - Gain variable amplifier - Google Patents
Gain variable amplifier Download PDFInfo
- Publication number
- JP2004064491A JP2004064491A JP2002221063A JP2002221063A JP2004064491A JP 2004064491 A JP2004064491 A JP 2004064491A JP 2002221063 A JP2002221063 A JP 2002221063A JP 2002221063 A JP2002221063 A JP 2002221063A JP 2004064491 A JP2004064491 A JP 2004064491A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- amplifier circuit
- variable gain
- dynamic range
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、利得可変増幅器に関し、例えば、入力信号の信号レベルが変化に応じて利得を可変し、出力信号の信号レベルを一定に保つAGC(Automatic Gain Control)回路における利得可変増幅器に関する。
【0002】
【従来の技術】
図6は、従来の利得可変増幅器を模式的に示す図である。
図6に示す利得可変増幅器70は、例えば、入力信号の信号レベル(以下、入力レベルとする)の大小に応じて利得を変化させ、出力信号の信号レベル(以下、出力レベルとする)を一定にするAGC回路などに適応される。なお、利得可変増幅器の最小利得は0倍以上であって、利得の下限値は予め最大入力レベルに対応して設定されている。
【0003】
図6に示すように、利得可変増幅器70は、定電流源71と、差動増幅回路72、73、及び74とから構成されるギルバートセル型増幅器である。差動増幅回路72には、制御電圧Vip及び制御基準電圧Vinが入力され、差動増幅回路73及び74には、それぞれ入力信号Vinp及び入力反転信号Vinnが入力される。利得可変増幅器70は、制御電圧Vipと制御基準電圧Vinとの電圧差ΔVaと、入力信号Vinpと入力反転信号Vinnとの電圧差ΔVi及び−ΔViとが掛け合わされ、出力信号Voutn及び出力反転信号Voutpを出力する。また、定電流源71で生成される制御電流Issは、差動増幅回路72を駆動させ、制御電流Idd1と制御電流Idd2とに分かれ、それぞれ差動増幅回路73及び差動増幅回路74を駆動させる。そして、利得可変増幅器70は、入力レベルに応じて、出力レベルが一定になるように、制御電圧Vipを変化させる。すなわち、入力レベルが大きい信号が入力されると、利得を小さくするような制御電圧Vipを差動増幅回路72に入力し、反対に、入力レベルが小さい信号が入力されると、利得を大きくするような制御電圧Vipを差動増幅回路72に入力し、出力レベルを一定に保つ。
【0004】
【発明が解決しようとする課題】
しかしながら、上述の利得可変増幅器70は、入力レベルの大きな信号が入力されると、全高調波歪率が悪化することがある。すなわち、利得可変増幅器70に入力される信号の入力レベル(例えば、入力電圧差)が利得可変増幅器70の持つ入力ダイナミックレンジ(以下、ダイナミックレンジとする)よりも大きい場合に出力信号が歪むことがある。
【0005】
下記に示す数式1は、利得可変増幅器70における入力電圧差|ΔVi|(以下、ΔViとする)とダイナミックレンジとの関係を示す式である。
【0006】
【数1】
【0007】
数式1の左辺は、入力電圧差ΔViを示し、右辺は、ダイナミックレンジを示している。また、Aは、利得可変増幅器70を構成するトランジスタの特性などに関する定数を、Idd2は、差動増幅回路74を駆動させる制御電流を、Wは、利得可変増幅器70を構成するトランジスタのゲート幅を、Lは、利得可変増幅器70を構成するトランジスタのゲート長を示している。
【0008】
数式1に示すように、従来の利得可変増幅器70のダイナミックレンジは、制御電流Idd2に基づいて決っていた。
図7は、利得可変増幅器70における制御電圧差ΔVaと、入力レベル(入力電圧差)ΔViと、制御電流Iss(Idd1及びIdd2)と、利得との関係を示す図である。
【0009】
図7(a)に示すグラフは、横軸が制御電圧差ΔVaを、縦軸が利得可変増幅回路70に入力される信号の入力レベルΔViを示している。また、図7(b)に示すグラフは、横軸が制御電圧差ΔVaを、縦軸が差動増幅回路73及び74のそれぞれの制御電流Idd1及びIdd2を示している。また、図7(c)は、横軸が制御電圧差ΔVaを、縦軸が利得可変増幅器70全体の利得を示している。
【0010】
図7(b)が示すように、制御電流Idd2の電流量は、制御電流Idd1の電流量よりも小さい。これより、上記数式1が示すように、利得可変増幅器70の全体のダイナミックレンジは、制御電流の小さい差動増幅回路74のダイナミックレンジと等しい大きさであった。
【0011】
そして、従来の利得可変増幅器70のダイナミックレンジは、常にダイナミックレンジが小さい方の差動増幅回路74に基づいて決っていたので、ダイナミックレンジより入力電圧差ΔViが大きい場合は、ダイナミックレンジの範囲外にある入力電圧差分の入力信号がカットされ、出力信号に歪みが生じる場合が少なくなかった。
【0012】
そして、このように、出力信号の歪率を悪化させないために、ダイナミックレンジを大きくする必要がある。従来では、ダイナミックレンジを大きくするために、定電流源71の制御電流Issの電流量を多くしていた。このように、制御電流Issの電流量を多くすることによって、差動増幅回路74に流れる制御電流Idd2の電流量も増え、数式1に示すダイナミックレンジも大きくなり、出力信号の歪みの悪化を抑えることが可能となる。
【0013】
また、従来では、制御電流Issの電流量を増やす他に、上記数式1に示すW/Lを小さくすることで、ダイナミックレンジを大きくし、出力信号の歪率の悪化を抑えていた。
このように、従来では、定電流源Issの電流量を増やしたり、利得可変増幅器70を構成するトランジスタのW/Lを小さくしたりすることによって、ダイナミックレンジを大きくし、出力信号の歪みを抑えるようにしていた。
【0014】
しかしながら、定電流源Issの電流量を増やすことや利得可変増幅器70の構成を変えることで、回路全体の消費電流が増大したり、低電圧動作が困難になったりしていた。低電圧動作が困難になるとは、例えば、可変利得増幅器70を構成するトランジスタのW/Lを小さくすることによって、ゲート電圧Vgsが大きくなり、低い電圧での動作が難しくなってしまうことがある。また、消費電流が増大することによっても、ゲート電圧Vgsを増大させ、低い電圧での動作を困難にさせる。
【0015】
このように、従来の利得可変増幅器70では、定電流源Issの電流量を増やしたり、トランジスタのW/Lを小さくしたりすることによって、差動増幅回路74のダイナミックレンジを大きくし、出力信号の歪率の悪化を抑えることができたが、新たに、消費電力の増大や低電圧動作が困難になるという問題を発生させていた。
【0016】
そこで、本発明では、上記問題点を考慮し、出力レベルを一定にするAGC回路において、消費電流の増大を抑えつつ、低電圧動作が可能で出力信号に歪みが少ない利得可変増幅器を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の利得可変増幅器は、制御信号に基づいて利得を可変し、出力信号の出力レベルを一定に保つ利得可変増幅器であって、上記入力信号が入力される2つの差動増幅回路のそれぞれのダイナミックレンジを等しくしている。
【0018】
また、上記利得可変増幅回路は、利得が0以外の最小利得において、一方の差動増幅回路の制御電流が他方の差動増幅回路の制御電流に対して相対的に多くすることによって、上記入力信号が入力される2つの差動増幅回路のそれぞれのダイナミックレンジが等しくなるように設定されることが望ましい。
【0019】
これより、本発明の利得可変増幅器のダイナミックレンジを、ダイナミックレンジの小さい方の差動増幅回路に基づいて全体のダイナミックレンジが決っていた従来の利得可変増幅器のダイナミックレンジよりも大きくすることができるので、出力信号の歪率の悪化を抑えることが可能となる。
【0020】
また、一方の差動増幅回路の制御電流のみを増加させて、2つの差動増幅回路のそれぞれのダイナミックレンジが等しくなるように設定しているので、低電圧動作を可能にさせる。
また、本発明の利得可変増幅器は、2つのトランジスタを備え、利得を可変するための制御信号が入力される第1の差動増幅回路と、該第1の差動増幅回路を駆動するための電流を生成する第1の定電流源と、2つのトランジスタを備え、上記第1の定電流源が生成する電流を所定の比で分けた内の大きい比の電流により駆動し、入力信号を上記制御信号に基づいて増幅する第2の差動増幅回路と、2つのトランジスタを備え、上記所定の比で分けた内の小さい比の電流により駆動し、入力信号を上記制御信号に基づいて増幅する第3の差動増幅回路とを備え、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとが等しいことを特徴とする。
【0021】
本発明の利得可変増幅器は、例えば、上記第1の差動増幅回路は、2つのトランジスタから構成され、それぞれのドレインが共通接続されると共に、上記定電流源と接続される。また、上記第2の差動増幅回路は、2つのトランジスタから構成され、それぞれのドレインが共通接続されると共に、上記第1の差動増幅回路の一方のトランジスタのソースに接続される。また、上記第3の差動増幅回路は、2つのトランジスタから構成され、それぞれのドレインが共通接続されると共に、上記第1の差動増幅回路の他方のトランジスタのソースに接続される。また、上記第2の差動増幅回路の一方のトランジスタのゲートと上記第3の差動増幅回路の一方のトランジスタのゲートとが共通接続される。また、上記第1の差動増幅回路、上記第2の差動増幅回路、及び上記第3の差動増幅回路の接続方法は、上述の接続方法の他にもカレントミラー接続やフォールテッドカスコード接続などを利用する様々な接続方法がある。
【0022】
このような利得可変増幅器の第2の差動増幅回路のダイナミックレンジと第3の差動増幅回路のダイナミックレンジとを等しくすることによって、第2の差動増幅回路のダイナミックレンジは、従来における第2の差動増幅回路のダイナミックレンジより小さくなり、第3の差動増幅回路のダイナミックレンジは、従来における第3の差動増幅回路のダイナミックレンジより大きくすることができるので、本発明の利得可変増幅器全体のダイナミックレンジを、従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができる。これより、出力信号の歪率の悪化を抑えることが可能となる。
【0023】
また、上記利得可変増幅器は、上記第2の差動増幅回路のゲート幅とゲート長との比率を、上記第3の差動増幅回路のゲート幅とゲート長との比率より大きくし、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとを等しくするようにしてもよい。
【0024】
このように、定電流源の電流量を変えずに、第2の差動増幅回路のゲート幅とゲート長との比率のみを大きくして、それぞれの差動増幅回路のダイナミックレンジの大きさを等しくしているので、低電圧動作を困難にさせずに、本発明の利得可変増幅器全体のダイナミックレンジを従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができ、出力信号の歪率の悪化を抑えることが可能となる。
【0025】
また、上記利得可変増幅器は、上記第2の差動増幅回路の電子移動度を、上記第3の差動増幅回路の電子移動度より大きくし、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとを等しくするようにしてもよい。
【0026】
このように、定電流源の電流量を変えずに、第2の差動増幅回路の電子移動度のみを大きくして、それぞれの差動増幅回路のダイナミックレンジの大きさを等しくしているので、低電圧動作を困難にさせずに、本発明の利得可変増幅器全体のダイナミックレンジを従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができ、出力信号の歪率の悪化を抑えることが可能となる。
【0027】
また、上記利得可変増幅器は、上記第2の差動増幅回路のゲート酸化膜容量を、上記第3の差動増幅回路のゲート酸化膜容量より大きくし、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとを等しくするようにしてもよい。
【0028】
このように、定電流源の電流量を変えずに、第2の差動増幅回路のゲート酸化膜容量のみを大きくして、それぞれの差動増幅回路のダイナミックレンジの大きさを等しくしているので、低電圧動作を困難にさせずに、本発明の利得可変増幅器全体のダイナミックレンジを利得可変増幅器全体のダイナミックレンジよりも大きくすることができ、出力信号の歪率の悪化を抑えることが可能となる。
【0029】
また、上記利得可変増幅器は、上記第2の差動増幅回路を駆動させる電流比と、上記第3の差動増幅回路を駆動させる電流比とを等しくさせる電流を生成する第2の定電流源を上記第3の差動増幅回路に接続して構成してもよい。
これより、それぞれの差動増幅回路に流れる電流の比が等しくなり、それぞれのダイナミックレンジの大きさも等しくなるので、本発明の利得可変増幅器全体のダイナミックレンジを従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができ、出力信号の歪率の悪化を抑えることが可能となる。
【0030】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図1は、本発明の実施形態における利得可変増幅器を模式的に示す図である。図1に示す利得可変増幅器10は、従来の利得可変増幅器70と同様に、例えば、入力信号レベルの大小に応じて利得を変化させ、出力信号レベルを一定にするAGC回路などに適応される。また、利得可変増幅器の最小利得は、0よりも大きく、想定される最大入力レベルに基づいて設定される。
【0031】
図1に示すように、利得可変増幅器10は、定電流源11と、差動増幅回路12、13、及び14とから構成される増幅器である。差動増幅回路12には、制御電圧Vip及び制御基準電圧Vinが入力され、差動増幅回路13及び14には、それぞれ入力信号Vinp及び入力反転信号Vinnが入力される。利得可変増幅器10は、制御電圧Vipと制御基準電圧Vinとの電圧差ΔVaと、入力信号Vinpと入力反転信号Vinnとの電圧差ΔVi及び−ΔViとが掛け合わされ、出力信号Voutn及び出力反転信号Voutpを出力する。また、定電流源11で生成される制御電流Issは、差動増幅回路12を駆動させ、制御電流Idd1と制御電流Idd2とに分かれ、それぞれ差動増幅回路13及び差動増幅回路14を駆動させる。そして、利得可変増幅器10は、入力レベルに応じて、出力レベルが一定になるように、制御電圧Vipを変化させる。すなわち、入力レベルが大きい信号が入力されると、利得を小さくするような制御電圧Vipを差動増幅回路12に入力し、反対に、入力レベルが小さい信号が入力されると、利得を大きくするような制御電圧Vipを差動増幅回路12に入力し、出力レベルを一定に保つ。
【0032】
そして、本実施形態の利得可変増幅器10の特徴とする点は、利得が0以外の最小利得時において、差動増幅回路13及び14のダイナミックレンジが等しくなるように、差動増幅回路13及び14のそれぞれのダイナミックレンジを個々に調整する点である。
【0033】
また、定電流源11の電流量を変えずに、差動増幅回路13及び14のダイナミックレンジを等しくするので、消費電流の増大を抑えることができる。
また、差動増幅回路13における制御電流を流れやすくして、差動増幅回路13及び14のダイナミックレンジを等しくするので、低電圧動作を困難にさせることを防止することができる。
【0034】
すなわち、差動増幅回路13のダイナミックレンジは、従来の差動増幅回路73のダイナミックレンジより小さくなるが、差動増幅回路14のダイナミックレンジは、従来の差動増幅回路74のダイナミックレンジより大きくなるので、利得可変増幅器10全体のダイナミックレンジは、差動増幅回路73に基づいて全体のダイナミックレンジが決っていた従来の利得可変増幅器70よりもダイナミックレンジを大きくすることができる。そして、このように、従来の利得可変増幅器70よりダイナミックレンジを大きくすることができるので、出力信号の歪率の悪化を抑えることが可能となる。
【0035】
次に、定電流源11の電流量を変えずに、差動増幅回路13及び14のそれぞれのダイナミックレンジの大きさを等しくさせるための方法を説明する。
図2は、利得可変増幅器10の具体的な回路構成の一例を示す図である。
図2に示すように、利得可変増幅器10は、定電流源11(第1の定電流源)と、MOSFET(Metal−Oxide Semiconductor Field Effect Transistor。以下、トランジスタという)30及び31からなる差動増幅回路12(第1の差動増幅回路)と、トランジスタ32及び33から構成され、トランジスタ30のソースに接続される差動増幅回路13(第2の差動増幅回路)と、トランジスタ34及び35から構成され、トランジスタ31のソースに接続される差動増幅回路14(第3の差動増幅回路)と、抵抗36とから構成される。
【0036】
図2に示す利得可変増幅器10は、差動増幅回路13及び14に入力される入力信号in及び*in(入力反転信号)は、トランジスタ30に入力される制御電圧(例えば、上記制御電圧Vipに相当)とトランジスタ31に入力される制御基準電圧(例えば、上記制御電圧Vinに相当)との電圧差ΔVaに基づいて増幅され、出力信号としてOUT及び*OUT(出力反転信号)が出力される。
【0037】
下記の数式2は、差動増幅回路13の持つダイナミックレンジと入力電圧差ΔViとの関係を示す式であり、下記の数式3は、上記差動増幅回路14におけるダイナミックレンジと入力電圧差ΔViとの関係を示す式である。
【0038】
【数2】
【0039】
【数3】
【0040】
なお、W2は、トランジスタ32及び33のゲート幅を示し、W3は、トランジスタ34及び35のゲート幅を示し、L2は、トランジスタ32及び33のゲート長を示し、L3は、トランジスタ34及び35のゲート長を示し、μ2は、トランジスタ32及び33の電子移動度を示し、μ3は、トランジスタ34及び35の電子移動度を示し、Cox2は、トランジスタ32及び33のゲート酸化膜容量を示し、Cox3は、トランジスタ34及び35のゲート酸化膜容量を示している。
【0041】
差動増幅回路13及び14のそれぞれのダイナミックレンジを等しくする場合、数式2及び数式3より下記の数式4となる。
【0042】
【数4】
【0043】
そして、数式4より下記の数式5が得られる。
【0044】
【数5】
【0045】
そして、数式5において、制御電流Idd1が常に制御電流Idd2よりも大きいことより、下記の数式6を得る(図7(b)参照)。なお、数式6を満たす場合、数式5において、(μ2Cox2)/(μ3Cox3)がほぼ1になるように、各μや各Coxを設定する。すなわち、例えば、μ2=μ3、且つ、Cox2=Cox3となるように、各μや各Coxを設定する。
【0046】
そして、数式5及び数式6を満たすように、W2、W3、L2、及びL3を設定する。例えば、Idd1/Idd2=2、(W2/L2)/(W3/L3)=2、及びIdd1>Idd2という条件のもとで各W、Lを設定すれば、数式4が満たされるので、ダイナミックレンジを等しくすることができる。
【0047】
このように、数式5及び数式6を満たすように、トランジスタ32〜35の各ゲート幅と各ゲート長を調整することによって、数式4を満たすことができるので、制御電流Issの電流量を変えずに、従来の利得可変増幅器70のダイナミックレンジよりもダイナミックレンジを大きくすることができる。これより、出力信号の歪率の悪化を抑えることが可能となる。また、トランジスタ32及び33の各ゲート幅又は各ゲート長のみを調整し、差動増幅回路13の制御電流を差動増幅回路14に対して相対的に増やすように構成することによって、制御電流Issの電流量を増大させないので、ゲート電圧Vgsが増大し、低電圧動作を困難にさせることを抑えることができる。
【0048】
なお、利得可変増幅器10において、差動増幅回路13を構成するトランジスタ32及び33のそれぞれのW/Lは等しく、また、差動増幅回路14を構成するトランジスタ34及び35のそれぞれのW/Lも等しく構成される。また、W2/L2及びW3/L3の値が小さいと、差動増幅回路13又は14のゲート電圧Vgsが大きくなり、低い電圧での動作が難しくなってしまうので、W2/L2及びW3/L3の値は、できるだけ大きくすることが望ましい。そして、差動増幅回路13の方のW2/L2を大きくする場合は、差動増幅回路13のゲート電圧Vgsも差動増幅回路14のゲート電圧Vgsも小さくならないので、低電圧動作を困難にさせることを抑えることができる。
【0049】
【数6】
【0050】
また、上記数式5において、制御電流Idd1が制御電流Idd2よりも大きいことより下記の数式7を得る(図7(b)参照)。なお、数式7を満たす場合、数式5において、(Cox2(W2/L2))/(Cox3(W3/L3))がほぼ1になるように、各W/Lや各Coxを設定する。すなわち、例えば、(W2/L2)=(W3/L3)、且つ、Cox2=Cox3となるように、各W/Lや各Coxを設定する。
【0051】
そして、数式5及び数式7を満たすように、μ2及びμ3を設定する。例えば、Idd1/Idd2=2、μ2/μ3=2、及びIdd1>Idd2という条件のもとでμ2及びμ3を設定すれば、数式4が満たされるので、ダイナミックレンジを等しくすることができる。
【0052】
このように、数式5及び数式7を満たすように、トランジスタ32及び33の各電子移動度を調整することによって、数式4を満たすことができるので、制御電流Issの電流量を変えずに、従来の利得可変増幅器70のダイナミックレンジよりもダイナミックレンジを大きくすることができる。これより、出力信号の歪率の悪化を抑えることが可能となる。また、トランジスタ32及び33の各電子移動度のみを調整し、差動増幅回路13の制御電流を差動増幅回路12の制御電流に対して、相対的に増やすように構成することによって、低電圧動作を困難にさせることを抑えることができる。
【0053】
【数7】
【0054】
また、上記数式5において、制御電流Idd1が制御電流Idd2よりも大きいことより下記の数式8を得る(図7(b)参照)。なお、数式8を満たす場合、数式5において、(μ2(W2/L2))/(μ3(W3/L3))がほぼ1になるように、各W/Lや各μを設定する。すなわち、例えば、(W2/L2)=(W3/L3)、且つ、μ2=μ3となるように、各W/Lや各μを設定する。
【0055】
そして、数式5及び数式8を満たすように、Cox2及びCox3を設定する。例えば、Idd1/Idd2=2、Cox2/Cox3=2、及びIdd1>Idd2という条件のもとでCox2及びCox3を設定すれば、数式4が満たされるので、ダイナミックレンジを等しくすることができる。
【0056】
このように、数式5及び数式8を満たすように、トランジスタ32及び33の各ゲート酸化膜容量を調整することによって、数式4を満たすことができるので、制御電流Issの電流量を変えずに、従来の利得可変増幅器70のダイナミックレンジよりもダイナミックレンジを大きくすることができる。これより、出力信号の歪率の悪化を抑えることが可能となる。また、トランジスタ32及び33の各ゲート酸化膜容量のみを調整し、差動増幅回路13の制御電流を相対的に増やすように構成することによって、低電圧動作を困難にさせることを抑えることができる。
【0057】
【数8】
【0058】
このように、差動増幅回路13及び14のそれぞれのダイナミックレンジが等しくなるように、差動増幅回路13を構成するトランジスタのゲート幅/ゲート長の値を、差動増幅回路14を構成するトランジスタのゲート幅/ゲート長の値よりも大きくしたり、また、差動増幅回路13を構成するトランジスタの電子移動度を、差動増幅回路14を構成するトランジスタの移動度よりも大きくしたり、また、差動増幅回路13を構成するトランジスタのゲート酸化膜容量を、差動増幅回路14を構成するトランジスタのゲート酸化膜容量よりも大きくしたりすることによって、消費電流を変えずに、且つ、低電圧動作を困難にさせずに、出力信号の歪率の悪化を抑えることが可能となる。
【0059】
また、Idd1>Idd2という条件を満たしつつ、差動増幅回路13及び14のそれぞれのダイナミックレンジが等しくなるように制御電流Idd2を増加させてもよい。すなわち、下記の数式9が示すように、制御電流Idd2に電流Iαを加えることによって、その制御電流Idd2+電流Iαの電流量が制御電流Idd1の電流量と等しくなるように、差動増幅回路14に流す電流の量を増加させてもよい。
【0060】
【数9】
【0061】
図3は、上記数式9を満たすための他の実施形態である利得可変増幅器40を示す図である。
図3に示す利得可変増幅器40の差動増幅回路14には、制御電流Idd2の他に電流Iαを流すための定電流源41(第2の定電流源)が接続されている。
【0062】
このように、差動増幅回路14に定電流源41を設けることによって、差動増幅回路13及び14のそれぞれのダイナミックレンジが等しくすることができるので、従来の利得可変増幅器70全体のダイナミックレンジよりも本実施形態の利得可変増幅器40全体のダイナミックレンジを大きくすることができ、出力信号の歪率の悪化を抑えることが可能となる。
【0063】
また、図4は、図2の利得可変増幅器10における各差動増幅回路の他の接続構成を示す図である。
図4に示すように、利得可変増幅器50は、差動増幅回路12の出力部に、トランジスタ51から構成するカレントミラー回路52(破線部D)を設け、差動増幅回路13及び14を電源側に折り返している。
【0064】
このように、カレントミラー回路52で差動増幅回路13及び14を電源側に折り返すことによって、電源〜グラウンド(gnd)間に縦につながるトランジスタの段数を少なくすることができるので、利得可変増幅器10のダイナミックレンジを更に大きくすることが可能となる。
【0065】
また、他に電源〜グラウンド間に縦につながるトランジスタの段数を少なくする構成として、図5のように構成することができる。
図5は、図2の利得可変増幅器10における各差動増幅回路の他の接続構成を示す図である。
【0066】
図5に示すように、利得可変増幅器60は、差動増幅回路12の出力部に、トランジスタ61から構成されるフォールテッドカスコード回路62(破線部E)を設け、差動増幅回路13及び14を電源側に折り返している。
このように、フォールテッドカスコード回路62で差動増幅回路13及び14を電源側に折り返すことによって、電源〜グラウンド間に縦につながるトランジスタの段数を少なくすることができるので、利得可変増幅器10のダイナミックレンジを更に大きくすることが可能となる。
【0067】
なお、本実施形態の利得可変増幅器10では、差動増幅回路13を構成するトランジスタ32及び33のそれぞれのW/Lや差動増幅回路14を構成するトランジスタ34及び35のそれぞれのW/Lを等しい比率で構成しているが、上記数式4のように、差動増幅回路13のダイナミックレンジと差動増幅回路14のダイナミックレンジとが等しく構成できれば、トランジスタ32〜35の個々のW/Lの比率は特に限定されない。すなわち、差動増幅回路13及び差動増幅回路14のそれぞれのダイナミックレンジを等しくなるように構成することができれば、例えば、トランジスタ32のW/Lとトランジスタ33のW/Lとを異なる大きさに設定してもよい。
【0068】
しかしながら、トランジスタ32〜35のそれぞれのW/Lの大きさを異なる大きさで構成するよりも、上述の本実施形態の利得可変増幅器のように、トランジスタ32及び33のそれぞれのW/Lの比率が等しくなるように差動増幅回路14を構成し、トランジスタ34及び35のそれぞれのW/Lの比率が等しくなるように差動増幅回路14を構成する方が、各トランジスタを製造する際の半導体製造工程を簡単にすることができる。
【0069】
また、本実施形態の利得可変増幅器10では、差動増幅回路12、13及び14をMOSFETで構成しているが、バイポーラトランジスタで差動増幅回路12、13、及び14を構成してもよく、この場合、差動増幅回路13及び14を構成するそれぞれのバイポーラトランジスタのエミッタサイズ比を変更することによって、差動増幅回路13及び差動増幅回路14のそれぞれのダイナミックレンジを等しくさせる。
【0070】
【発明の効果】
本発明の利得可変増幅器によれば、利得が0以外の最小利得時において、入力信号が入力される2つの差動増幅回路のそれぞれのダイナミックレンジを等しくすることで、利得可変増幅器全体のダイナミックレンジを従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができるので、出力信号の歪率の悪化を抑えることが可能となる。
【0071】
また、2つの差動増幅回路の内の一方の差動増幅回路の制御電流を他方の差動増幅回路の制御電流よりも相対的に増やすことによって、2つの差動増幅回路のそれぞれのダイナミックレンジを等しくさせるので、消費電流の増大を抑えつつ、低電圧動作を困難にさせることを抑えることができる。
【図面の簡単な説明】
【図1】本発明の実施形態における利得可変増幅器を模式的に示す図である。
【図2】利得可変増幅器10の具体的な回路構成の一例を示す図である。
【図3】他の実施形態である利得可変増幅器40を示す図である。
【図4】利得可変増幅器10における各差動増幅回路の他の接続構成を示す図である。
【図5】利得可変増幅器10における各差動増幅回路の他の接続構成を示す図である。
【図6】従来の利得可変増幅器を模式的に示す図である。
【図7】上記利得可変増幅器10における制御電圧差ΔVaと、入力レベルΔViと、制御電流Issと、利得との関係を示す図である。
【符号の説明】
10 利得可変増幅器
11 定電流源
12〜14 差動増幅回路
30〜35 MOSFET
36 抵抗
40 利得可変増幅器
41 定電流源
50 利得可変増幅器
60 利得可変増幅器
70 利得可変増幅器
71 定電流源
72〜74 差動増幅回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a variable gain amplifier, for example, to a variable gain amplifier in an AGC (Automatic Gain Control) circuit that changes a gain according to a change in a signal level of an input signal and keeps a signal level of an output signal constant.
[0002]
[Prior art]
FIG. 6 is a diagram schematically showing a conventional variable gain amplifier.
For example, the
[0003]
As shown in FIG. 6, the
[0004]
[Problems to be solved by the invention]
However, when a signal having a large input level is input to the
[0005]
[0006]
(Equation 1)
[0007]
The left side of
[0008]
As shown in
FIG. 7 is a diagram showing a relationship between the control voltage difference ΔVa, the input level (input voltage difference) ΔVi, the control current Iss (Idd1 and Idd2), and the gain in the
[0009]
In the graph shown in FIG. 7A, the horizontal axis represents the control voltage difference ΔVa, and the vertical axis represents the input level ΔVi of the signal input to the
[0010]
As shown in FIG. 7B, the amount of the control current Idd2 is smaller than the amount of the control current Idd1. As a result, as indicated by
[0011]
Since the dynamic range of the conventional
[0012]
In order to prevent the distortion rate of the output signal from being deteriorated, it is necessary to increase the dynamic range. Conventionally, the amount of the control current Iss of the constant
[0013]
Conventionally, in addition to increasing the amount of the control current Iss, the dynamic range is increased by reducing W / L shown in the
As described above, conventionally, the dynamic range is increased and the distortion of the output signal is suppressed by increasing the amount of current of the constant current source Iss or decreasing the W / L of the transistor constituting the
[0014]
However, increasing the amount of current of the constant current source Iss or changing the configuration of the
[0015]
As described above, in the conventional
[0016]
In view of the above, an object of the present invention is to provide an AGC circuit which keeps the output level constant and which can suppress the increase in current consumption, can operate at a low voltage, and has a small distortion in an output signal. With the goal.
[0017]
[Means for Solving the Problems]
In order to solve the above problems, the present invention employs the following configuration.
That is, the variable gain amplifier according to the present invention is a variable gain amplifier that varies the gain based on the control signal and keeps the output level of the output signal constant. Each dynamic range is made equal.
[0018]
In the variable gain amplifier circuit, the control current of one differential amplifier circuit is relatively larger than the control current of the other differential amplifier circuit at the minimum gain other than 0, so that the input It is desirable that the dynamic ranges of the two differential amplifier circuits to which signals are input are set to be equal.
[0019]
As a result, the dynamic range of the variable gain amplifier of the present invention can be made larger than the dynamic range of the conventional variable gain amplifier in which the entire dynamic range is determined based on the differential amplifier circuit having the smaller dynamic range. Therefore, it is possible to suppress the deterioration of the distortion rate of the output signal.
[0020]
In addition, since only the control current of one differential amplifier circuit is increased so that the dynamic ranges of the two differential amplifier circuits are equal, low-voltage operation is enabled.
Further, the variable gain amplifier of the present invention includes a first transistor and a first differential amplifier circuit to which a control signal for varying the gain is input, and a first differential amplifier circuit for driving the first differential amplifier circuit. A first constant current source for generating a current, and two transistors, wherein the current generated by the first constant current source is driven by a current having a larger ratio divided by a predetermined ratio, and an input signal is generated as described above. A second differential amplifier circuit for amplifying based on the control signal; and two transistors, driven by a current having a smaller ratio among the predetermined ratios, and amplifying an input signal based on the control signal. A third differential amplifier circuit, wherein a dynamic range of the second differential amplifier circuit is equal to a dynamic range of the third differential amplifier circuit.
[0021]
In the variable gain amplifier according to the present invention, for example, the first differential amplifier circuit includes two transistors, each of which has a drain commonly connected and is connected to the constant current source. Further, the second differential amplifier circuit includes two transistors, each of which has a drain commonly connected and a source of one of the transistors of the first differential amplifier circuit. The third differential amplifier circuit includes two transistors, each of which has a drain connected in common and a source connected to the other transistor of the first differential amplifier circuit. Further, the gate of one transistor of the second differential amplifier circuit and the gate of one transistor of the third differential amplifier circuit are commonly connected. Further, the connection method of the first differential amplifier circuit, the second differential amplifier circuit, and the third differential amplifier circuit may be a current mirror connection or a folded cascode connection in addition to the connection method described above. There are various connection methods that use such methods.
[0022]
By making the dynamic range of the second differential amplifier circuit of the variable gain amplifier equal to the dynamic range of the third differential amplifier circuit, the dynamic range of the second differential amplifier circuit is reduced by the conventional range. 2 is smaller than the dynamic range of the third differential amplifier circuit, and the dynamic range of the third differential amplifier circuit can be larger than the dynamic range of the conventional third differential amplifier circuit. The dynamic range of the whole amplifier can be made larger than that of the conventional variable gain amplifier. This makes it possible to suppress the deterioration of the distortion rate of the output signal.
[0023]
In the variable gain amplifier, the ratio between the gate width and the gate length of the second differential amplifier circuit may be larger than the ratio between the gate width and the gate length of the third differential amplifier circuit. The dynamic range of the second differential amplifier circuit may be equal to the dynamic range of the third differential amplifier circuit.
[0024]
As described above, without changing the current amount of the constant current source, only the ratio between the gate width and the gate length of the second differential amplifier circuit is increased to increase the dynamic range of each differential amplifier circuit. Since they are equal, the dynamic range of the entire variable gain amplifier of the present invention can be made larger than that of the conventional variable gain amplifier without making low-voltage operation difficult, and the distortion of the output signal can be reduced. Deterioration can be suppressed.
[0025]
Further, the variable gain amplifier sets the electron mobility of the second differential amplifier circuit to be larger than the electron mobility of the third differential amplifier circuit, and increases the dynamic range of the second differential amplifier circuit. The dynamic range of the third differential amplifier circuit may be made equal.
[0026]
As described above, only the electron mobility of the second differential amplifier circuit is increased without changing the amount of current of the constant current source, and the dynamic range of each differential amplifier circuit is equalized. Therefore, the dynamic range of the entire variable gain amplifier of the present invention can be made larger than that of the conventional variable gain amplifier without making the low-voltage operation difficult, and the deterioration of the distortion rate of the output signal can be suppressed. It becomes possible.
[0027]
In the variable gain amplifier, the gate oxide film capacitance of the second differential amplifier circuit is made larger than the gate oxide film capacitance of the third differential amplifier circuit, and the dynamic gain of the second differential amplifier circuit is increased. The range may be made equal to the dynamic range of the third differential amplifier circuit.
[0028]
As described above, without changing the amount of current of the constant current source, only the gate oxide film capacitance of the second differential amplifier circuit is increased to equalize the dynamic range of each differential amplifier circuit. Therefore, the dynamic range of the entire variable gain amplifier of the present invention can be made larger than the dynamic range of the entire variable gain amplifier without making the low voltage operation difficult, and the deterioration of the distortion rate of the output signal can be suppressed. It becomes.
[0029]
Further, the variable gain amplifier includes a second constant current source that generates a current for making a current ratio for driving the second differential amplifier circuit equal to a current ratio for driving the third differential amplifier circuit. May be connected to the third differential amplifier circuit.
As a result, the ratios of the currents flowing through the respective differential amplifier circuits become equal and the magnitudes of the respective dynamic ranges become equal, so that the dynamic range of the entire variable gain amplifier of the present invention is made larger than that of the conventional variable gain amplifier. Can be increased, and deterioration of the distortion rate of the output signal can be suppressed.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram schematically illustrating a variable gain amplifier according to an embodiment of the present invention. Like the
[0031]
As shown in FIG. 1, the
[0032]
A feature of the
[0033]
Further, since the dynamic ranges of the
Further, since the control current in the
[0034]
That is, the dynamic range of the
[0035]
Next, a method for equalizing the dynamic ranges of the
FIG. 2 is a diagram illustrating an example of a specific circuit configuration of the
As shown in FIG. 2, the
[0036]
In the
[0037]
The
[0038]
(Equation 2)
[0039]
[Equation 3]
[0040]
Note that W2 indicates the gate width of the
[0041]
When the respective dynamic ranges of the
[0042]
(Equation 4)
[0043]
Then, the following Expression 5 is obtained from Expression 4.
[0044]
(Equation 5)
[0045]
Then, in Equation 5, since the control current Idd1 is always larger than the control current Idd2, the following Equation 6 is obtained (see FIG. 7B). When Expression 6 is satisfied, in Expression 5, each μ and each Cox are set so that (μ2Cox2) / (μ3Cox3) becomes approximately 1. That is, for example, each μ and each Cox are set so that μ2 = μ3 and Cox2 = Cox3.
[0046]
Then, W2, W3, L2, and L3 are set so as to satisfy Expressions 5 and 6. For example, if each of W and L is set under the conditions of Idd1 / Idd2 = 2, (W2 / L2) / (W3 / L3) = 2, and Idd1> Idd2, Equation 4 is satisfied, and the dynamic range is satisfied. Can be made equal.
[0047]
In this way, by adjusting each gate width and each gate length of the
[0048]
In the
[0049]
(Equation 6)
[0050]
Further, in the above equation 5, the following equation 7 is obtained from the fact that the control current Idd1 is larger than the control current Idd2 (see FIG. 7B). When Expression 7 is satisfied, in Expression 5, each W / L and each Cox are set such that (Cox2 (W2 / L2)) / (Cox3 (W3 / L3)) becomes approximately 1. That is, for example, each W / L and each Cox are set such that (W2 / L2) = (W3 / L3) and Cox2 = Cox3.
[0051]
Then, μ2 and μ3 are set so as to satisfy Expressions 5 and 7. For example, if μ2 and μ3 are set under the conditions of Idd1 / Idd2 = 2, μ2 / μ3 = 2, and Idd1> Idd2, Equation 4 is satisfied, and the dynamic range can be equalized.
[0052]
In this way, by adjusting the electron mobilities of the
[0053]
(Equation 7)
[0054]
Further, in the above equation 5, the following equation 8 is obtained because the control current Idd1 is larger than the control current Idd2 (see FIG. 7B). When Expression 8 is satisfied, in Expression 5, each W / L and each μ are set so that (μ2 (W2 / L2)) / (μ3 (W3 / L3)) becomes substantially 1. That is, for example, each W / L and each μ are set so that (W2 / L2) = (W3 / L3) and μ2 = μ3.
[0055]
Then, Cox2 and Cox3 are set so as to satisfy Equations 5 and 8. For example, if Cox2 and Cox3 are set under the conditions of Idd1 / Idd2 = 2, Cox2 / Cox3 = 2, and Idd1> Idd2, Equation 4 is satisfied, so that the dynamic ranges can be equalized.
[0056]
By adjusting the gate oxide film capacitances of the
[0057]
(Equation 8)
[0058]
As described above, the values of the gate width / gate length of the transistors constituting the
[0059]
Further, the control current Idd2 may be increased such that the dynamic ranges of the
[0060]
(Equation 9)
[0061]
FIG. 3 is a diagram showing a
A constant current source 41 (second constant current source) for flowing a current Iα in addition to the control current Idd2 is connected to the
[0062]
As described above, by providing the constant
[0063]
FIG. 4 is a diagram showing another connection configuration of each differential amplifier circuit in the
As shown in FIG. 4, in the
[0064]
As described above, by folding the
[0065]
In addition, as another configuration in which the number of transistors vertically connected between the power supply and the ground is reduced, a configuration as shown in FIG. 5 can be used.
FIG. 5 is a diagram showing another connection configuration of each differential amplifier circuit in the
[0066]
As shown in FIG. 5, the variable gain amplifier 60 is provided with a folded cascode circuit 62 (broken line portion E) composed of a transistor 61 at the output of the
In this way, by folding the
[0067]
In the
[0068]
However, the ratio of the W / L of each of the
[0069]
In the
[0070]
【The invention's effect】
According to the variable gain amplifier of the present invention, when the gain is a minimum gain other than 0, the dynamic range of the entire variable gain amplifier is equalized by equalizing the dynamic ranges of the two differential amplifier circuits to which the input signals are input. Can be made larger than the dynamic range of the entire conventional variable gain amplifier, so that it is possible to suppress the deterioration of the distortion factor of the output signal.
[0071]
Further, by increasing the control current of one of the two differential amplifier circuits relatively to the control current of the other differential amplifier circuit, the dynamic range of each of the two differential amplifier circuits can be increased. Are made equal to each other, it is possible to suppress an increase in current consumption and to make it difficult to operate at a low voltage.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a variable gain amplifier according to an embodiment of the present invention.
FIG. 2 is a diagram showing an example of a specific circuit configuration of the
FIG. 3 is a diagram showing a
FIG. 4 is a diagram showing another connection configuration of each differential amplifier circuit in the
FIG. 5 is a diagram showing another connection configuration of each differential amplifier circuit in the
FIG. 6 is a diagram schematically showing a conventional variable gain amplifier.
FIG. 7 is a diagram showing a relationship among a control voltage difference ΔVa, an input level ΔVi, a control current Iss, and a gain in the
[Explanation of symbols]
10 Variable gain amplifier
11 Constant current source
12-14 differential amplifier circuit
30-35 MOSFET
36 Resistance
40 Variable gain amplifier
41 constant current source
50 Variable gain amplifier
60 Variable gain amplifier
70 Variable gain amplifier
71 Constant current source
72-74 differential amplifier circuit
Claims (7)
上記入力信号が入力される2つの差動増幅回路のそれぞれのダイナミックレンジが等しいことを特徴とする利得可変増幅器。A variable gain amplifier that varies the gain based on the control signal and keeps the output level of the output signal constant,
A variable gain amplifier, wherein the two differential amplifier circuits to which the input signal is input have the same dynamic range.
当該利得可変増幅器の利得が0以外の最小利得において、一方の差動増幅回路の制御電流を他方の差動増幅回路の制御電流に対して相対的に増加させて、上記2つの差動増幅回路のそれぞれのダイナミックレンジが等しくなるように設定されることを特徴とする利得可変増幅器。The variable gain amplifier circuit according to claim 1,
When the gain of the variable gain amplifier is a minimum gain other than 0, the control current of one differential amplifier circuit is relatively increased with respect to the control current of the other differential amplifier circuit. Wherein the respective dynamic ranges are set to be equal.
上記第1の差動増幅回路を駆動するための電流を生成する第1の定電流源と、
2つのトランジスタを備え、上記第1の定電流源が生成する電流を所定の比で分けた内の大きい比の電流により駆動し、入力信号を上記制御信号に基づいて増幅する第2の差動増幅回路と、
2つのトランジスタを備え、上記所定の比で分けた電流の内の小さい電流により駆動し、入力信号を上記制御信号に基づいて増幅する第3の差動増幅回路と、
を備え、
上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとが等しいことを特徴とする利得可変増幅器。A first differential amplifier circuit including two transistors and receiving a control signal for varying a gain;
A first constant current source for generating a current for driving the first differential amplifier circuit;
A second differential including two transistors, driven by the current generated by the first constant current source at a larger ratio divided by a predetermined ratio, and amplifying an input signal based on the control signal; An amplification circuit;
A third differential amplifier circuit comprising two transistors, driven by a smaller current among the currents divided by the predetermined ratio, and amplifying an input signal based on the control signal;
With
A variable gain amplifier, wherein the dynamic range of the second differential amplifier circuit is equal to the dynamic range of the third differential amplifier circuit.
上記第2の差動増幅回路のゲート幅とゲート長との比率が、上記第3の差動増幅回路のゲート幅とゲート長との比率より大きく、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとが等しいことを特徴とする利得可変増幅器。The variable gain amplifier according to claim 3, wherein
The ratio between the gate width and the gate length of the second differential amplifier circuit is greater than the ratio between the gate width and the gate length of the third differential amplifier circuit, and the dynamic range of the second differential amplifier circuit is And a dynamic range of the third differential amplifier circuit is equal to the dynamic range of the third differential amplifier circuit.
上記第2の差動増幅回路の電子移動度が、上記第3の差動増幅回路の電子移動度より大きく、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとが等しいことを特徴とする利得可変増幅器。The variable gain amplifier according to claim 3, wherein
The electron mobility of the second differential amplifier circuit is larger than the electron mobility of the third differential amplifier circuit, and the dynamic range of the second differential amplifier circuit and the electronic mobility of the third differential amplifier circuit are different. A variable gain amplifier having the same dynamic range.
上記第2の差動増幅回路のゲート酸化膜容量が、上記第3の差動増幅回路のゲート酸化膜容量より大きく、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとが等しいことを特徴とする利得可変増幅器。The variable gain amplifier according to claim 3, wherein
The gate oxide film capacity of the second differential amplifier circuit is larger than the gate oxide film capacity of the third differential amplifier circuit, and the dynamic range of the second differential amplifier circuit and the third differential amplifier circuit are different. A variable gain amplifier having a dynamic range equal to a circuit.
上記第2の差動増幅回路を駆動させる電流比と、上記第3の差動増幅回路を駆動させる電流比とを等しくさせる電流を生成する第2の定電流源を上記第3の差動増幅回路に接続することを特徴とする利得可変増幅器。The variable gain amplifier according to claim 3, wherein
A second constant current source for generating a current for equalizing a current ratio for driving the second differential amplifier circuit with a current ratio for driving the third differential amplifier circuit is provided in the third differential amplifier. A variable gain amplifier connected to a circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221063A JP2004064491A (en) | 2002-07-30 | 2002-07-30 | Gain variable amplifier |
PCT/JP2003/008770 WO2004012329A1 (en) | 2002-07-30 | 2003-07-10 | Gain-variable amplifier |
TW92120594A TW200405655A (en) | 2002-07-30 | 2003-07-29 | Gain control amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221063A JP2004064491A (en) | 2002-07-30 | 2002-07-30 | Gain variable amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004064491A true JP2004064491A (en) | 2004-02-26 |
Family
ID=31184830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002221063A Withdrawn JP2004064491A (en) | 2002-07-30 | 2002-07-30 | Gain variable amplifier |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2004064491A (en) |
TW (1) | TW200405655A (en) |
WO (1) | WO2004012329A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278949A (en) * | 2009-06-01 | 2010-12-09 | Sony Corp | Receiving device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259769A (en) * | 1992-03-16 | 1993-10-08 | Nippon Telegr & Teleph Corp <Ntt> | Variable gain amplifier |
JP4085475B2 (en) * | 1998-06-26 | 2008-05-14 | ソニー株式会社 | Amplifier circuit |
-
2002
- 2002-07-30 JP JP2002221063A patent/JP2004064491A/en not_active Withdrawn
-
2003
- 2003-07-10 WO PCT/JP2003/008770 patent/WO2004012329A1/en active Application Filing
- 2003-07-29 TW TW92120594A patent/TW200405655A/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278949A (en) * | 2009-06-01 | 2010-12-09 | Sony Corp | Receiving device |
Also Published As
Publication number | Publication date |
---|---|
WO2004012329A1 (en) | 2004-02-05 |
TW200405655A (en) | 2004-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7292101B2 (en) | Digitally adjustable variable gain amplifier (VGA) using switchable differential pairs | |
JP4902250B2 (en) | Variable gain amplifier | |
US6011437A (en) | High precision, high bandwidth variable gain amplifier and method | |
US6359510B1 (en) | Amplifier circuit | |
US20060012431A1 (en) | Class AB amplifier having adjustable quiescent current and output current | |
JP5022789B2 (en) | Signal conversion circuit and rail-to-rail circuit | |
KR20070042985A (en) | Transconductor circuits | |
JP4977102B2 (en) | Differential amplifier | |
JP2007110460A (en) | Cmos amplifier using four-terminal double insulation gate field transistor, multi-input cmos amplifier, high gain multi-input cmos amplifier, high gain highly stable multi-input cmos amplifier, and multi-input cmos differential amplifier | |
US8674743B1 (en) | Asymmetric correction circuit with negative resistance | |
JP4652863B2 (en) | Q correction of filter circuit | |
JP7278306B2 (en) | Class AB amplifiers and operational amplifiers | |
JP4334564B2 (en) | Transconductor | |
US10224886B2 (en) | Operational amplifier circuit using variable bias control | |
US10236851B2 (en) | Wide bandwidth variable gain amplifier and exponential function generator | |
JP2004064491A (en) | Gain variable amplifier | |
US8385016B1 (en) | Asymmetric correction circuit | |
JP2008016927A (en) | Amplifier circuit | |
JP4545705B2 (en) | Differential amplifier circuit | |
JP4816477B2 (en) | Amplifier circuit, AGC circuit, and RF receiver | |
JP2005318376A (en) | Signal amplifier circuit | |
JP2859880B2 (en) | Variable gain amplifier circuit | |
JP4559908B2 (en) | Operational amplifier | |
JP4686758B2 (en) | Multi-input CMOS amplifier using insulated gate field effect transistor and high-gain multi-input CMOS amplifier, high-stable multi-input CMOS amplifier, high-gain high-stable multi-input CMOS amplifier, multi-input CMOS differential amplifier using the same | |
JP2004180268A (en) | Amplifier circuit and liquid crystal display device using this |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |