JP2004064004A - 大規模単一磁束量子回路 - Google Patents
大規模単一磁束量子回路 Download PDFInfo
- Publication number
- JP2004064004A JP2004064004A JP2002223557A JP2002223557A JP2004064004A JP 2004064004 A JP2004064004 A JP 2004064004A JP 2002223557 A JP2002223557 A JP 2002223557A JP 2002223557 A JP2002223557 A JP 2002223557A JP 2004064004 A JP2004064004 A JP 2004064004A
- Authority
- JP
- Japan
- Prior art keywords
- bias current
- circuit
- flux quantum
- line
- scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
【課題】大規模化集積回路を駆動するバイアス電流の作り出す磁場が、回路動作に及ぼす影響を防止できる大規模単一磁束量子（ＳＦＱ）回路を提供すること。
【解決手段】ＳＦＱを情報担体として用いた大規模集積回路において、回路を駆動するバイアス電流が供給される線路を、絶縁層を介して、超伝導グランド層の上部に形成し、その絶縁層の厚さを、絶縁性を確保できる範囲内で薄く構成し、バイアス電流供給線路と超伝導グランド層との距離を微小にする。
【選択図】 図８
【解決手段】ＳＦＱを情報担体として用いた大規模集積回路において、回路を駆動するバイアス電流が供給される線路を、絶縁層を介して、超伝導グランド層の上部に形成し、その絶縁層の厚さを、絶縁性を確保できる範囲内で薄く構成し、バイアス電流供給線路と超伝導グランド層との距離を微小にする。
【選択図】 図８
Description
【０００１】
【発明の属する技術分野】
本発明は、単一磁束量子（Ｓｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ ［ＳＦＱ］）を情報担体として用いる大規模集積回路に関する。
【０００２】
【従来の技術】
単一磁束量子を情報担体として用いたＳＦＱ論理回路は、超高速かつ低消費電力で動作するという特長を有する。このため、ペタフロップススケールのコンピュータや基幹系のハイエンドルータ、ソフトウェア無線用のＡ／Ｄコンバータなど様々な応用が期待されている。
しかしながら、ＳＦＱ回路技術はＣＭＯＳ回路技術に比べると未成熟であり、現在では、約１万個のジョセフソン接合を含む回路の完全動作を目指している段階である。
【０００３】
ＳＦＱ回路の大規模集積化を阻む要因の１つとして、バイアス電流供給の問題がある。
超伝導回路は一般に磁場に対して敏感で、回路動作実験は通常厳重な磁気シールド下で行われる。回路が大規模化すると、回路を駆動するために必要となる直流バイアス電流も増加するため、バイアス電流自身が作り出す磁場の影響が無視できなくなる怖れがある。
従って、ＳＦＱ回路の大規模化のためには、バイアス電流が回路動作にどの程度の影響を及ぼすのかを調べ、問題が深刻であれば適切に対処する必要がある。
【０００４】
図１は、超伝導ストリップ線路の構造を示す斜視説明図である。
一般に、超伝導グランド層（１０）の上に、絶縁層（２０）を介して形成された超伝導線路（３０）は、超伝導ストリップ線路と呼ばれている。その超伝導線路（３０）を流れる電流と逆向きの電流が超伝導グランド層（１０）に流れることで、超伝導線路（３０）を流れる電流の作り出す磁場の影響が、その周辺に及びにくいという性質をもつ。
この超伝導ストリップ線路構造では、磁場が、超伝導線路（３０）と超伝導グランド層（１０）との間に封じ込められ、線路を近接して並べても互いに影響を及ぼしあうことが少なく、バイアス電流が作り出す磁場が回路動作に悪影響を及ぼすとは考えられていなかった。
そのため、従来では、バイアス電流が作り出す磁場が、回路動作にどのような影響を及ぼすかについて検討されてもいなかった。
【０００５】
【発明が解決しようとする課題】
そこで、本発明は、回路が大規模化するに当たり、回路を駆動するバイアス電流の作り出す磁場が、回路動作にどのような影響を及ぼすかについて検討し、その悪影響を防止できる大規模ＳＦＱ回路を提供することを課題とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の大規模単一磁束量子回路は、次の構成を備える。
すなわち、単一磁束量子（ＳＦＱ）を情報担体として用いた大規模集積回路において、回路を駆動するバイアス電流が供給される線路を、絶縁層を介して、超伝導グランド層の上部に形成し、その絶縁層の厚さを、絶縁性を確保できる範囲内で薄く構成し、バイアス電流供給線路と超伝導グランド層との距離を微小にしたことを特徴とする。
【０００７】
ここで、バイアス電流供給線路をＢＡＳ層で構成して、バイアス電流供給線路と超伝導グランド層との近接に寄与させてもよい。
【０００８】
絶縁層の厚さを絶縁性を確保できる略最小の厚さにして、バイアス電流供給線路と超伝導グランド層との近接と高集積化に寄与させてもよい。
【０００９】
バイアス電流供給線路を電磁気的シールド部材によって被覆して、バイアス電流の作り出す磁場の封止に寄与させてもよい。
【００１０】
また、単一磁束量子を情報担体として用いた大規模集積回路において、回路を駆動するバイアス電流が供給される線路を、絶縁層を介して、超伝導グランド層の上部に形成し、バイアス電流供給線路を、電磁気的シールド部材によって被覆してもよい。
【００１１】
電磁気的シールド部材としては超伝導体を用いるのが好適である。
【００１２】
【発明の実施の形態】
以下に、本発明の実施形態を図面を用いて説明する。
図２は、ＪＴＬ （Ｊｏｓｅｐｈｓｏｎ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ）セルのレイアウト例を示す回路図である。
ＪＴＬセルは、ＳＦＱの伝搬を担うセルであって、セルベース設計手法に使用されている。
セルベース設計手法は、ＡＮＤやＯＲといった論理要素ごとに、回路設計、パラメータの最適化、レイアウトを行うという手法であり、大規模ＳＦＱ回路の設計に有用である。
【００１３】
セル化の際には、略全てのＪＴＬセル（４０）で統一したルールのもとにレイアウトを行う。例えば、ＪＴＬセル（４０）の大きさは４０ｍｍ ｘ ４０ｍｍで規格化されていて、タイルを敷き詰めるようにセルを並べることで大規模回路が設計される。
ＪＴＬセル（４０）の中央部にＳＦＱの伝搬線路（３１）が配置され、バイアス電流供給線路（３２）（３２）がＪＴＬセル（４０）の両側部に配置される。その２本のバイアス電流供給線路（３２）（３２）は、ブリッジ（３３）により電気的に結線され、多数のＪＴＬセル（４０）（４０）……を並べるとバイアス電流供給網が形成される。その他のセルについても、このＪＴＬセル（４０）と接続した時に整合がとれるようにレイアウトされる。
【００１４】
図３は、多数のＪＴＬセルを集積して、回路を大規模化した状態を示す説明図である。
１つのＪＴＬセル（４０）を駆動するために必要なバイアス電流は０．３ｍＡである。８ｍｍ ｘ ８ｍｍの面積にＪＴＬセル（４０）を敷き詰めたとすると、ＪＴＬセル（４０）の大きさが４０ ｍｍ ｘ ４０ ｍｍなので、回路全体のセル数は４万個となり、必要なバイアス電流量は１２Ａと算出される。
【００１５】
回路の４辺から均等にバイアス電流を加えると、１辺当たり３Ａの電流量となる。１辺には２００個のＪＴＬセル（４０）が並んでいるので、回路の外周に位置する１つ１つのＪＴＬセル（４０）には、１５ｍＡの電流が流れることになる。
従って、１つのＪＴＬセル（４０）を駆動するのに必要な電流量が０．３ｍＡであるにもかかわらず、回路が大規模化すると回路外周に位置するＪＴＬセル（４０）のバイアス電流供給線路（３２）には膨大な電流が流れる。
このような大電流がバイアス電流供給線路（３２）に流れたとき、回路動作にどの程度の影響があるのか実験的に調べた。
【００１６】
図４は、その実験に使用したＴＦＦ（Ｔｏｇｇｌｅ Ｆｌｉｐ−Ｆｌｏｐ）セルを示す回路図である。
試験対象セルとして選択したＴＦＦセル（４１）の四隅に電流注入ポート（ＰＯＲＴ１）（ＰＯＲＴ２）（ＰＯＲＴ３）（ＰＯＲＴ４）を設け、そのうち２個所の電流注入ポート（ＰＯＲＴ３）（ＰＯＲＴ４）を介して、非接地の閉ループで直流制御電流をＴＦＦセル（４１）に流した。
そして、残りの２個所の電流注入ポートのうちの一方（ＰＯＲＴ１）から、ＴＦＦセル（４１）が必要とする接地バイアス電流を供給し、回路の動作バイアスマージンを調べた。
【００１７】
この回路は、超伝導ストリップ線路構造であるので、前述のように、制御電流が作り出す磁場の影響が無視できるのであれば、ＴＦＦセル（４１）のバイアスマージンは、制御電流の有無に関係なく一定値をとると考えられる。
しかし、実験結果によると、図５に示すように、高々数ｍＡの制御電流が回路動作に大きく影響していることが判明した。
その他のセルについても同様の実験を行った結果、耐久性はセルの種類に依存するものの、ほとんどのセルで１５ｍＡ以上の電流値で動作マージンの縮小が現れた。
従って、回路が大規模化して供給するバイアス電流量が増加すると、バイアス電流の作り出す磁場が動作マージンの縮小を引き起こす危険性が高くなる。
【００１８】
そこで、直流バイアス電流が作り出す磁場が回路動作に及ぼす影響を抑制する手段を、以下のように考案し実験的に検証した。
まず、バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との距離を大きくとって調整してみた。
図６は、その実験に使用したセルの一部を示す回路図である。
直流バイアス電流が作り出す磁場の作用の距離依存性を調べるために、バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との距離を、１．５ｍｍ（図６（イ））と、４．０ｍｍ（図６（ロ））と、１０ｍｍ（図６（ハ））の３通りに設定した。
この回路では、バイアス電流供給線路（３２）を制御線、ＳＦＱ伝搬線路（３１）を量子干渉計（ＳＱＵＩＤ）に見立てることができ、制御線を流れる電流が作り出す磁場を、超高感度の磁気センサーであるＳＱＵＩＤで検出する構成になっている。
【００１９】
図７は、その実験結果を示すグラフである。
バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との距離がいずれの場合（図６（イ）〜（ハ））も、制御電流（横軸）に対するＳＱＵＩＤの臨界電流（縦軸）の変調が観測された。
ここで、変調の１周期が１磁束量子（２．０７ｘ１０−１５Ｔ）に対応している。つまり、変調の周期が短いほど、少ない制御電流で１磁束量子がＳＱＵＩＤに励起されたことを意味し、磁場の影響を強く受けていることを意味する。
【００２０】
図７（イ）〜（ハ）を比較すると、制御線（３２）がＳＱＵＩＤ（３１）から離れるに従って磁場の影響が少なくなっている。しかし、ＳＱＵＩＤ（３１）と制御線（３２）の距離が１０ｍｍ（図６（ハ）、図７（ハ））であっても、磁場の影響は完全には無視できない程度であった。
１０ｍｍ以上の距離をとれば磁場の影響を一層軽減できるが、バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との間に十分な間隔を確保すると、集積度を上げるのが困難になってしまう問題点が派生する。
【００２１】
そこで、有効な対処手段を得るために、以下のような構成に改め検証実験を行った。
図８は、その実験に使用したセルの一部を示す回路図及びその断面説明図である。
ここでは、バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との距離は、４ｍｍ（図６（ロ）と同様）で一定とした。
図８（イ）に示す例では、制御線（３２）と回路（３１）の間に、超伝導グランド層（１０）に磁束をトラップさせる目的で形成したモート（３４）を設け、図８（ロ）に示す例では、制御線（３２）をＣＯＵ層からＢＡＳ層（３２ａ）に変更し、図８（ハ）に示す例では、制御線（３２）をＢＡＳ層（３２ａ）に変更したうえ、それに超伝導体等から成る電磁気的シールド部材でシールド（３５）を施した。
【００２２】
図９は、この３例の構成で、磁場の影響を評価した実験結果を示すグラフである。
図９（イ）を図７（イ）と比較すると、ＳＱＵＩＤの変調周期には大きな違いは現れていない。
従って、モート（３４）を付加しても、磁場の影響を軽減する作用が得られないことが判明した。
【００２３】
図９（ロ）を図９（イ）と比較すると、変調周期が大きくなっているので、制御線（３２）をＣＯＵ層からＢＡＳ層（３２ａ）に変えることで、磁場の影響が軽減されている。
ＣＯＵ層の場合は、超伝導グランド層（１０）との距離が６００ｎｍであるのに対して、ＢＡＳ層の場合は３００ｎｍである。従って、バイアス電流供給線路（３２）と超伝導グランド層（１０）との間の絶縁層（２０）を可能な限り薄く設計して両者（３２）（１０）近接させることが、磁場の影響を軽減する上で有効であると認められた。
しかしながら、高い層間絶縁性を確保するためには、絶縁層（２０）を際限なく薄くするには限界があるので、この手段のみで磁場の影響を完全に排除するには難がある。
【００２４】
図９（ハ）をみると、変調はほとんど認められない。
従って、制御線（３２）をＢＡＳ層（３２ａ）とし、更にシールド（３５）を施すと、制御線（３２）を流れる電流が作り出す磁場の影響が略完全に排除されたことが認められた。
【００２５】
このシールドの効果を実際のＴＦＦ回路動作でも検証した。
その結果は、図１０に示す通りであり、図５で示した前記結果とは大きく異なり、バイアス電流供給線路（３２）を流れる電流の回路動作への影響が十二分に排除されている。
【００２６】
以上より、バイアス電流の供給は、バイアス電流供給線路（３２）と超伝導グランド層（１０）を近接させるためにＢＡＳ層で行い、好ましくはシールド（３５）を施した線路で行うことが有効である。
なお、バイアス電流の供給を、シールド（３５）の施されたＣＯＵ層で行なっても、バイアス電流供給線路（３２）を流れる電流が作り出す磁場の影響を軽減することが可能である。
【００２７】
【発明の効果】
本発明の大規模単一磁束量子回路は、上述の構成を備えることによって、次の効果を奏する。
バイアス電流供給線路は、超伝導ストリップ線路構造をしているため、そこを流れる電流が作り出す磁場の影響は、一般的に周辺には及びにくいと考えられていた。しかし、ＴＦＦセルを使った検証実験で、バイアス電流供給線路を流れる電流が予想以上に回路動作に深刻な影響を及ぼしていることが確認された。
バイアス電流が作り出す磁場の影響を軽減するための有効な対処法は、バイアス電流供給線路と回路を隔離することであるが、集積度が上がらないという致命的問題が派生してしまう。
そこで、別の手段を検討し、超伝導グランド層とバイアス電流供給線路の距離をできるだけ短くし、好ましくは更にバイアス電流供給線路を電磁気的シールド部材によって被覆することが、バイアス電流の回路動作に及ぼす影響を排除するのに最適であることを見出した。
これによって、回路が大規模集積化した際のバイアス電流供給の問題がなくなり、大規模ＳＦＱ回路の実現に寄与した。
【図面の簡単な説明】
【図１】超伝導ストリップ線路の構造を示す斜視説明図
【図２】ＪＴＬセルのレイアウト例を示す回路図
【図３】ＪＴＬセルを用いて回路を大規模化した状態を示す説明図
【図４】実験に使用したＴＦＦセルを示す回路図
【図５】動作バイアスマージンの制御電流依存性を示すグラフ
【図６】実験に使用したセルの一部を示す回路図
（イ）距離が１．５ｍｍの場合
（ロ）距離が４．０ｍｍの場合
（ハ）距離が１０ｍｍの場合
【図７】ＳＱＵＩＤ変調特性のＳＱＵＩＤループと制御線との距離に対する依存性を示すグラフ
（イ）距離が１．５ｍｍの場合
（ロ）距離が４．０ｍｍの場合
（ハ）距離が１０ｍｍの場合
【図８】実験に使用したセルの一部を示す回路図及びその断面説明図
（イ）モートを設けた場合
（ロ）ＢＡＳ層に変更した場合
（ハ）ＢＡＳ層に変更し、シールドを施した場合
【図９】ＳＱＵＩＤ変調特性の対処形態に対する依存性を示すグラフ
（イ）モートを設けた場合
（ロ）ＢＡＳ層に変更した場合
（ハ）ＢＡＳ層に変更し、シールドを施した場合
【図１０】動作バイアスマージンの制御電流依存性を示すグラフ
【符号の説明】
１０ 超伝導グランド層
２０ 絶縁層
３０ 超伝導線路
３１ ＳＦＱ伝搬線路
３２ バイアス電流供給線路
３２ａ ＢＡＳ層
３３ ブリッジ
３４ モート
３５ シールド
４０ ＪＴＬセル
４１ ＴＦＦセル
ＰＯＲＴ１〜４ 電流注入ポート
【発明の属する技術分野】
本発明は、単一磁束量子（Ｓｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ ［ＳＦＱ］）を情報担体として用いる大規模集積回路に関する。
【０００２】
【従来の技術】
単一磁束量子を情報担体として用いたＳＦＱ論理回路は、超高速かつ低消費電力で動作するという特長を有する。このため、ペタフロップススケールのコンピュータや基幹系のハイエンドルータ、ソフトウェア無線用のＡ／Ｄコンバータなど様々な応用が期待されている。
しかしながら、ＳＦＱ回路技術はＣＭＯＳ回路技術に比べると未成熟であり、現在では、約１万個のジョセフソン接合を含む回路の完全動作を目指している段階である。
【０００３】
ＳＦＱ回路の大規模集積化を阻む要因の１つとして、バイアス電流供給の問題がある。
超伝導回路は一般に磁場に対して敏感で、回路動作実験は通常厳重な磁気シールド下で行われる。回路が大規模化すると、回路を駆動するために必要となる直流バイアス電流も増加するため、バイアス電流自身が作り出す磁場の影響が無視できなくなる怖れがある。
従って、ＳＦＱ回路の大規模化のためには、バイアス電流が回路動作にどの程度の影響を及ぼすのかを調べ、問題が深刻であれば適切に対処する必要がある。
【０００４】
図１は、超伝導ストリップ線路の構造を示す斜視説明図である。
一般に、超伝導グランド層（１０）の上に、絶縁層（２０）を介して形成された超伝導線路（３０）は、超伝導ストリップ線路と呼ばれている。その超伝導線路（３０）を流れる電流と逆向きの電流が超伝導グランド層（１０）に流れることで、超伝導線路（３０）を流れる電流の作り出す磁場の影響が、その周辺に及びにくいという性質をもつ。
この超伝導ストリップ線路構造では、磁場が、超伝導線路（３０）と超伝導グランド層（１０）との間に封じ込められ、線路を近接して並べても互いに影響を及ぼしあうことが少なく、バイアス電流が作り出す磁場が回路動作に悪影響を及ぼすとは考えられていなかった。
そのため、従来では、バイアス電流が作り出す磁場が、回路動作にどのような影響を及ぼすかについて検討されてもいなかった。
【０００５】
【発明が解決しようとする課題】
そこで、本発明は、回路が大規模化するに当たり、回路を駆動するバイアス電流の作り出す磁場が、回路動作にどのような影響を及ぼすかについて検討し、その悪影響を防止できる大規模ＳＦＱ回路を提供することを課題とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の大規模単一磁束量子回路は、次の構成を備える。
すなわち、単一磁束量子（ＳＦＱ）を情報担体として用いた大規模集積回路において、回路を駆動するバイアス電流が供給される線路を、絶縁層を介して、超伝導グランド層の上部に形成し、その絶縁層の厚さを、絶縁性を確保できる範囲内で薄く構成し、バイアス電流供給線路と超伝導グランド層との距離を微小にしたことを特徴とする。
【０００７】
ここで、バイアス電流供給線路をＢＡＳ層で構成して、バイアス電流供給線路と超伝導グランド層との近接に寄与させてもよい。
【０００８】
絶縁層の厚さを絶縁性を確保できる略最小の厚さにして、バイアス電流供給線路と超伝導グランド層との近接と高集積化に寄与させてもよい。
【０００９】
バイアス電流供給線路を電磁気的シールド部材によって被覆して、バイアス電流の作り出す磁場の封止に寄与させてもよい。
【００１０】
また、単一磁束量子を情報担体として用いた大規模集積回路において、回路を駆動するバイアス電流が供給される線路を、絶縁層を介して、超伝導グランド層の上部に形成し、バイアス電流供給線路を、電磁気的シールド部材によって被覆してもよい。
【００１１】
電磁気的シールド部材としては超伝導体を用いるのが好適である。
【００１２】
【発明の実施の形態】
以下に、本発明の実施形態を図面を用いて説明する。
図２は、ＪＴＬ （Ｊｏｓｅｐｈｓｏｎ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ）セルのレイアウト例を示す回路図である。
ＪＴＬセルは、ＳＦＱの伝搬を担うセルであって、セルベース設計手法に使用されている。
セルベース設計手法は、ＡＮＤやＯＲといった論理要素ごとに、回路設計、パラメータの最適化、レイアウトを行うという手法であり、大規模ＳＦＱ回路の設計に有用である。
【００１３】
セル化の際には、略全てのＪＴＬセル（４０）で統一したルールのもとにレイアウトを行う。例えば、ＪＴＬセル（４０）の大きさは４０ｍｍ ｘ ４０ｍｍで規格化されていて、タイルを敷き詰めるようにセルを並べることで大規模回路が設計される。
ＪＴＬセル（４０）の中央部にＳＦＱの伝搬線路（３１）が配置され、バイアス電流供給線路（３２）（３２）がＪＴＬセル（４０）の両側部に配置される。その２本のバイアス電流供給線路（３２）（３２）は、ブリッジ（３３）により電気的に結線され、多数のＪＴＬセル（４０）（４０）……を並べるとバイアス電流供給網が形成される。その他のセルについても、このＪＴＬセル（４０）と接続した時に整合がとれるようにレイアウトされる。
【００１４】
図３は、多数のＪＴＬセルを集積して、回路を大規模化した状態を示す説明図である。
１つのＪＴＬセル（４０）を駆動するために必要なバイアス電流は０．３ｍＡである。８ｍｍ ｘ ８ｍｍの面積にＪＴＬセル（４０）を敷き詰めたとすると、ＪＴＬセル（４０）の大きさが４０ ｍｍ ｘ ４０ ｍｍなので、回路全体のセル数は４万個となり、必要なバイアス電流量は１２Ａと算出される。
【００１５】
回路の４辺から均等にバイアス電流を加えると、１辺当たり３Ａの電流量となる。１辺には２００個のＪＴＬセル（４０）が並んでいるので、回路の外周に位置する１つ１つのＪＴＬセル（４０）には、１５ｍＡの電流が流れることになる。
従って、１つのＪＴＬセル（４０）を駆動するのに必要な電流量が０．３ｍＡであるにもかかわらず、回路が大規模化すると回路外周に位置するＪＴＬセル（４０）のバイアス電流供給線路（３２）には膨大な電流が流れる。
このような大電流がバイアス電流供給線路（３２）に流れたとき、回路動作にどの程度の影響があるのか実験的に調べた。
【００１６】
図４は、その実験に使用したＴＦＦ（Ｔｏｇｇｌｅ Ｆｌｉｐ−Ｆｌｏｐ）セルを示す回路図である。
試験対象セルとして選択したＴＦＦセル（４１）の四隅に電流注入ポート（ＰＯＲＴ１）（ＰＯＲＴ２）（ＰＯＲＴ３）（ＰＯＲＴ４）を設け、そのうち２個所の電流注入ポート（ＰＯＲＴ３）（ＰＯＲＴ４）を介して、非接地の閉ループで直流制御電流をＴＦＦセル（４１）に流した。
そして、残りの２個所の電流注入ポートのうちの一方（ＰＯＲＴ１）から、ＴＦＦセル（４１）が必要とする接地バイアス電流を供給し、回路の動作バイアスマージンを調べた。
【００１７】
この回路は、超伝導ストリップ線路構造であるので、前述のように、制御電流が作り出す磁場の影響が無視できるのであれば、ＴＦＦセル（４１）のバイアスマージンは、制御電流の有無に関係なく一定値をとると考えられる。
しかし、実験結果によると、図５に示すように、高々数ｍＡの制御電流が回路動作に大きく影響していることが判明した。
その他のセルについても同様の実験を行った結果、耐久性はセルの種類に依存するものの、ほとんどのセルで１５ｍＡ以上の電流値で動作マージンの縮小が現れた。
従って、回路が大規模化して供給するバイアス電流量が増加すると、バイアス電流の作り出す磁場が動作マージンの縮小を引き起こす危険性が高くなる。
【００１８】
そこで、直流バイアス電流が作り出す磁場が回路動作に及ぼす影響を抑制する手段を、以下のように考案し実験的に検証した。
まず、バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との距離を大きくとって調整してみた。
図６は、その実験に使用したセルの一部を示す回路図である。
直流バイアス電流が作り出す磁場の作用の距離依存性を調べるために、バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との距離を、１．５ｍｍ（図６（イ））と、４．０ｍｍ（図６（ロ））と、１０ｍｍ（図６（ハ））の３通りに設定した。
この回路では、バイアス電流供給線路（３２）を制御線、ＳＦＱ伝搬線路（３１）を量子干渉計（ＳＱＵＩＤ）に見立てることができ、制御線を流れる電流が作り出す磁場を、超高感度の磁気センサーであるＳＱＵＩＤで検出する構成になっている。
【００１９】
図７は、その実験結果を示すグラフである。
バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との距離がいずれの場合（図６（イ）〜（ハ））も、制御電流（横軸）に対するＳＱＵＩＤの臨界電流（縦軸）の変調が観測された。
ここで、変調の１周期が１磁束量子（２．０７ｘ１０−１５Ｔ）に対応している。つまり、変調の周期が短いほど、少ない制御電流で１磁束量子がＳＱＵＩＤに励起されたことを意味し、磁場の影響を強く受けていることを意味する。
【００２０】
図７（イ）〜（ハ）を比較すると、制御線（３２）がＳＱＵＩＤ（３１）から離れるに従って磁場の影響が少なくなっている。しかし、ＳＱＵＩＤ（３１）と制御線（３２）の距離が１０ｍｍ（図６（ハ）、図７（ハ））であっても、磁場の影響は完全には無視できない程度であった。
１０ｍｍ以上の距離をとれば磁場の影響を一層軽減できるが、バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との間に十分な間隔を確保すると、集積度を上げるのが困難になってしまう問題点が派生する。
【００２１】
そこで、有効な対処手段を得るために、以下のような構成に改め検証実験を行った。
図８は、その実験に使用したセルの一部を示す回路図及びその断面説明図である。
ここでは、バイアス電流供給線路（３２）とＳＦＱ伝搬線路（３１）との距離は、４ｍｍ（図６（ロ）と同様）で一定とした。
図８（イ）に示す例では、制御線（３２）と回路（３１）の間に、超伝導グランド層（１０）に磁束をトラップさせる目的で形成したモート（３４）を設け、図８（ロ）に示す例では、制御線（３２）をＣＯＵ層からＢＡＳ層（３２ａ）に変更し、図８（ハ）に示す例では、制御線（３２）をＢＡＳ層（３２ａ）に変更したうえ、それに超伝導体等から成る電磁気的シールド部材でシールド（３５）を施した。
【００２２】
図９は、この３例の構成で、磁場の影響を評価した実験結果を示すグラフである。
図９（イ）を図７（イ）と比較すると、ＳＱＵＩＤの変調周期には大きな違いは現れていない。
従って、モート（３４）を付加しても、磁場の影響を軽減する作用が得られないことが判明した。
【００２３】
図９（ロ）を図９（イ）と比較すると、変調周期が大きくなっているので、制御線（３２）をＣＯＵ層からＢＡＳ層（３２ａ）に変えることで、磁場の影響が軽減されている。
ＣＯＵ層の場合は、超伝導グランド層（１０）との距離が６００ｎｍであるのに対して、ＢＡＳ層の場合は３００ｎｍである。従って、バイアス電流供給線路（３２）と超伝導グランド層（１０）との間の絶縁層（２０）を可能な限り薄く設計して両者（３２）（１０）近接させることが、磁場の影響を軽減する上で有効であると認められた。
しかしながら、高い層間絶縁性を確保するためには、絶縁層（２０）を際限なく薄くするには限界があるので、この手段のみで磁場の影響を完全に排除するには難がある。
【００２４】
図９（ハ）をみると、変調はほとんど認められない。
従って、制御線（３２）をＢＡＳ層（３２ａ）とし、更にシールド（３５）を施すと、制御線（３２）を流れる電流が作り出す磁場の影響が略完全に排除されたことが認められた。
【００２５】
このシールドの効果を実際のＴＦＦ回路動作でも検証した。
その結果は、図１０に示す通りであり、図５で示した前記結果とは大きく異なり、バイアス電流供給線路（３２）を流れる電流の回路動作への影響が十二分に排除されている。
【００２６】
以上より、バイアス電流の供給は、バイアス電流供給線路（３２）と超伝導グランド層（１０）を近接させるためにＢＡＳ層で行い、好ましくはシールド（３５）を施した線路で行うことが有効である。
なお、バイアス電流の供給を、シールド（３５）の施されたＣＯＵ層で行なっても、バイアス電流供給線路（３２）を流れる電流が作り出す磁場の影響を軽減することが可能である。
【００２７】
【発明の効果】
本発明の大規模単一磁束量子回路は、上述の構成を備えることによって、次の効果を奏する。
バイアス電流供給線路は、超伝導ストリップ線路構造をしているため、そこを流れる電流が作り出す磁場の影響は、一般的に周辺には及びにくいと考えられていた。しかし、ＴＦＦセルを使った検証実験で、バイアス電流供給線路を流れる電流が予想以上に回路動作に深刻な影響を及ぼしていることが確認された。
バイアス電流が作り出す磁場の影響を軽減するための有効な対処法は、バイアス電流供給線路と回路を隔離することであるが、集積度が上がらないという致命的問題が派生してしまう。
そこで、別の手段を検討し、超伝導グランド層とバイアス電流供給線路の距離をできるだけ短くし、好ましくは更にバイアス電流供給線路を電磁気的シールド部材によって被覆することが、バイアス電流の回路動作に及ぼす影響を排除するのに最適であることを見出した。
これによって、回路が大規模集積化した際のバイアス電流供給の問題がなくなり、大規模ＳＦＱ回路の実現に寄与した。
【図面の簡単な説明】
【図１】超伝導ストリップ線路の構造を示す斜視説明図
【図２】ＪＴＬセルのレイアウト例を示す回路図
【図３】ＪＴＬセルを用いて回路を大規模化した状態を示す説明図
【図４】実験に使用したＴＦＦセルを示す回路図
【図５】動作バイアスマージンの制御電流依存性を示すグラフ
【図６】実験に使用したセルの一部を示す回路図
（イ）距離が１．５ｍｍの場合
（ロ）距離が４．０ｍｍの場合
（ハ）距離が１０ｍｍの場合
【図７】ＳＱＵＩＤ変調特性のＳＱＵＩＤループと制御線との距離に対する依存性を示すグラフ
（イ）距離が１．５ｍｍの場合
（ロ）距離が４．０ｍｍの場合
（ハ）距離が１０ｍｍの場合
【図８】実験に使用したセルの一部を示す回路図及びその断面説明図
（イ）モートを設けた場合
（ロ）ＢＡＳ層に変更した場合
（ハ）ＢＡＳ層に変更し、シールドを施した場合
【図９】ＳＱＵＩＤ変調特性の対処形態に対する依存性を示すグラフ
（イ）モートを設けた場合
（ロ）ＢＡＳ層に変更した場合
（ハ）ＢＡＳ層に変更し、シールドを施した場合
【図１０】動作バイアスマージンの制御電流依存性を示すグラフ
【符号の説明】
１０ 超伝導グランド層
２０ 絶縁層
３０ 超伝導線路
３１ ＳＦＱ伝搬線路
３２ バイアス電流供給線路
３２ａ ＢＡＳ層
３３ ブリッジ
３４ モート
３５ シールド
４０ ＪＴＬセル
４１ ＴＦＦセル
ＰＯＲＴ１〜４ 電流注入ポート
Claims (6)
- 単一磁束量子（ＳＦＱ）を情報担体として用いた大規模集積回路であって、
回路を駆動するバイアス電流が供給される線路を、絶縁層を介して、超伝導グランド層の上部に形成し、
その絶縁層の厚さを、絶縁性を確保できる範囲内で薄く構成し、バイアス電流供給線路と超伝導グランド層との距離を微小にした
ことを特徴とする大規模単一磁束量子回路。 - バイアス電流供給線路が、ＢＡＳ層で構成された
請求項１に記載の大規模単一磁束量子回路。 - 絶縁層の厚さが、絶縁性を確保できる略最小の厚さである
請求項１または２に記載の大規模単一磁束量子回路。 - バイアス電流供給線路が、電磁気的シールド部材によって被覆された
請求項１ないし３に記載の大規模単一磁束量子回路。 - 単一磁束量子を情報担体として用いた大規模集積回路であって、
回路を駆動するバイアス電流が供給される線路を、絶縁層を介して、超伝導グランド層の上部に形成し、
バイアス電流供給線路を、電磁気的シールド部材によって被覆した
ことを特徴とする大規模単一磁束量子回路。 - 電磁気的シールド部材が、超伝導体である
請求項４または５に記載の大規模単一磁束量子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002223557A JP2004064004A (ja) | 2002-07-31 | 2002-07-31 | 大規模単一磁束量子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002223557A JP2004064004A (ja) | 2002-07-31 | 2002-07-31 | 大規模単一磁束量子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004064004A true JP2004064004A (ja) | 2004-02-26 |
Family
ID=31943276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002223557A Pending JP2004064004A (ja) | 2002-07-31 | 2002-07-31 | 大規模単一磁束量子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004064004A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004563A1 (ja) | 2005-07-06 | 2007-01-11 | Idemitsu Kosan Co., Ltd. | 有機エレクトロルミネッセンス素子 |
| CN113030709A (zh) * | 2021-04-06 | 2021-06-25 | 中国科学院上海微系统与信息技术研究所 | 超导高频测试系统和方法 |
-
2002
- 2002-07-31 JP JP2002223557A patent/JP2004064004A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004563A1 (ja) | 2005-07-06 | 2007-01-11 | Idemitsu Kosan Co., Ltd. | 有機エレクトロルミネッセンス素子 |
| CN113030709A (zh) * | 2021-04-06 | 2021-06-25 | 中国科学院上海微系统与信息技术研究所 | 超导高频测试系统和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fujimaki et al. | Bit-serial single flux quantum microprocessor CORE | |
| Natsui et al. | A 47.14-$\mu\text {W} $200-MHz MOS/MTJ-Hybrid nonvolatile microcontroller unit embedding STT-MRAM and FPGA for IoT applications | |
| US20210241159A1 (en) | Additive Control of Qubits for Enabling Time-Domain and Frequency-Domain Mutiplexing | |
| JPH0413312A (ja) | 非ヒステリシス性超電導論理回路 | |
| JP2009076091A (ja) | キュービットをその環境から隔離する方法および構造 | |
| US20190019938A1 (en) | Josephson transmission line for superconducting devices | |
| Gao et al. | Design and verification of SFQ cell library for superconducting LSI digital circuits | |
| CN101689857A (zh) | 具有用于减少泄漏的局部电力块的电路 | |
| Makise et al. | Design and fabrication of all-NbN SFQ circuits for SSPD signal processing | |
| Terai et al. | The effects of DC bias current in large-scale SFQ circuits | |
| Hashimoto et al. | A design approach to passive interconnects for single flux quantum logic circuits | |
| Mitchell et al. | Quantum interference effects in 1D parallel high-Tc SQUID arrays with finite inductance | |
| JP2004064004A (ja) | 大規模単一磁束量子回路 | |
| Maksimovskaya et al. | Phase logic based on π Josephson junctions | |
| Hironaka et al. | Demonstration of interface circuits for adiabatic quantum-flux-parametron cell library using an eight-metal layer superconductor process | |
| Tanaka et al. | A 16-bit parallel prefix carry look-ahead Kogge-Stone adder implemented in adiabatic quantum-flux-parametron logic | |
| Ishida et al. | Design and demonstration of directly coupled quantum-flux-parametron circuits with optimized parameters | |
| Hidaka et al. | Device yield in Nb-nine-layer circuit fabrication process | |
| JP3882080B2 (ja) | Ｓｆｑ論理回路におけるバイアス電流シミュレーション方法、ｓｆｑ論理回路におけるバイアス電流シミュレーション装置、ｓｆｑ論理回路におけるバイアス電流シミュレーションプログラム、ｓｆｑ論理回路におけるバイアス電流シミュレーションプログラムを記録した記録媒体 | |
| Kameda et al. | High-speed demonstration of single-flux-quantum cross-bar switch up to 50 GHz | |
| Suzuki et al. | Effects of magnetic fields induced by bias currents on operation of RSFQ circuits | |
| Tsubone et al. | Operation of HTS toggle-flip-flop circuit with improved layout design | |
| Hinaus et al. | Flux penetration in bicrystal-substrate thin-film YBa 2 Cu 3 O 7− δ Josephson junctions | |
| JP3821405B2 (ja) | 超電導回路用メモリセル及びこれを用いた回路 | |
| Yamanashi et al. | 30GHz Operation of Single-Flux-Quantum Arithmetic Logic Unit Implemented by Using Dynamically Reconfigurable Gates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |