JP2004048714A - Ceramic lamination device, manufacturing method thereof and communication device - Google Patents
Ceramic lamination device, manufacturing method thereof and communication device Download PDFInfo
- Publication number
- JP2004048714A JP2004048714A JP2003136935A JP2003136935A JP2004048714A JP 2004048714 A JP2004048714 A JP 2004048714A JP 2003136935 A JP2003136935 A JP 2003136935A JP 2003136935 A JP2003136935 A JP 2003136935A JP 2004048714 A JP2004048714 A JP 2004048714A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electrode
- laminate
- internal member
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、たとえば携帯電話機などの高周波無線機器に用いられるセラミック積層デバイス、通信機器、およびセラミック積層デバイスの製造方法に関する。
【0002】
【従来の技術】
近年、セラミック積層デバイスは、携帯電話機などの高周波無線機器の小型化に大いに貢献するものとして大変注目されている。
【0003】
ここで、図13を参照しながら、高周波無線機器に用いられている従来のセラミック積層デバイス(たとえば、特許文献1参照)の構成について説明する。
【0004】
図13は、従来のセラミック積層デバイスの模式的な斜視図である。
【0005】
従来のセラミック積層デバイスは、セラミック層61と電極パターン62とが交互に積層された構造を有している。
【0006】
積層体63の内部に作り込まれた電極パターン62は、高周波回路を構成し、層間ビアホール64によって互いに電気的に接続されている。
【0007】
また、積層体63の上下の表面には、外部とのシールド性を保つシールド電極65a〜65bが形成されている。
【0008】
また、積層体63の左右端面には、シールド電極65a〜65bと電気的に接続されて接地端子を形成する端面電極66a〜66bと、外部と電気信号の入出力を行うための入出力端子を形成する端子電極67a〜67bとが形成されている。
【0009】
以上のように構成された従来のセラミック積層デバイスのプリント基板上への実装は、プリント基板上のグランド用電極(図示省略)と端面電極66a〜66bとのはんだ付け、およびプリント基板上に引き回された高周波信号用電極(図示省略)と端子電極67a〜67bとのはんだ付けを利用して行われる。
【0010】
【特許文献1】
特開平10−303068号公報
【0011】
【発明が解決しようとする課題】
しかしながら、このような従来のセラミック積層デバイスの構成では、セラミック層61として用いる低温焼成セラミックの抗折強度が一般的に小さい。このため、たとえば、セラミック層61と、端面電極66a、66b、端子電極67a、67bとの、焼結による接着の強度が弱くなってしまうことがあった。
【0012】
この結果、プリント基板上に実装した後の信頼性試験(特に落下試験)を行った際に、(1)積層体63がプリント基板から剥がれたり、(2)プリント基板と、端面電極66a〜66b、端子電極67a〜67bとの接合部付近に、クラックが生じたりすることがあった。
【0013】
また、従来のセラミック積層デバイスでは、積層体63に形成されたシールド電極65bの上に半導体素子(半導体ベアチップ)、SAWフィルタ、チップ部品などをはんだ実装する際に、はんだ接合部が弱くなることがあった。
【0014】
このように、従来のセラミック積層デバイスにおいては、良好な高周波特性を維持したまま信頼性を確保することが困難であった。
【0015】
本発明は、上記従来のこのような課題を考慮し、良好な高周波特性を維持したまま信頼性を確保することができるセラミック積層デバイス、通信機器、およびセラミック積層デバイスの製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
第1の本発明は、複数のセラミック層と複数の電極層とが積層された積層体の内部に形成され、前記電極層と電気的に接続されず、前記セラミック層と機械的に接続された内部部材を備えたセラミック積層デバイスである。
【0017】
第2の本発明は、前記内部部材は、前記セラミック層と実質上平行に設けられた単数または複数の平面型内部部材である第1の本発明のセラミック積層デバイスである。
【0018】
第3の本発明は、前記積層体の上面および/または下面に形成されたシールド電極をさらに備え、
前記平面型内部部材の形状は、前記シールド電極の形状と同じである第2の本発明のセラミック積層デバイスである。
【0019】
第4の本発明は、前記積層体の上面および/または下面に形成されたシールド電極をさらに備え、
前記平面型内部部材の形状は、前記シールド電極の形状と異なる第2の本発明のセラミック積層デバイスである。
【0020】
第5の本発明は、前記積層体の上面および/または下面に形成されたシールド電極をさらに備え、
前記内部部材は、前記シールド電極が貼付された前記セラミック層の少なくとも前記シールド電極側の面に、前記セラミック層と実質上垂直に設けられた単数または複数の立体型内部部材である第1の本発明のセラミック積層デバイス。
【0021】
第6の本発明は、前記積層体の上面および/または下面に形成されたシールド電極をさらに備え、
前記内部部材は、(1)前記平面型内部部材と、(2)前記シールド電極と前記平面型内部部材との間にある前記セラミック層に、前記セラミック層と実質上垂直に設けられた単数または複数の立体型内部部材とである第2の本発明のセラミック積層デバイスである。
【0022】
第7の本発明は、前記平面型内部部材は複数備えられており、
前記立体型内部部材の少なくとも一部は、前記平面型内部部材同士の間にある前記セラミック層に設けられている第6の本発明のセラミック積層デバイスである。
【0023】
第8の本発明は、前記立体型内部部材は、導電性ペーストまたは誘電体ペーストが充填されたビアホールである第5から第7の本発明の何れかのセラミック積層デバイスである。
【0024】
第9の本発明は、複数のセラミック層と複数の電極層とが積層された積層体の側面に形成された側面電極と、
前記積層体の内部に形成され、前記電極層と電気的に接続されず、前記側面電極と機械的に接続された内部部材とを備えたセラミック積層デバイス。
【0025】
第10の本発明は、前記側面電極は、前記積層体の端面に形成された、外部と電気信号の入出力を行うための端子電極であり、
前記内部部材は、前記端子電極の全部または一部と機械的に接続され、前記セラミック層実質上平行に設けられた平面型内部部材である請求項9記載のセラミック積層デバイスである。
【0026】
第11の本発明は、前記積層体の上面に形成された上面シールド電極と、前記積層体の下面に形成された下面シールド電極とをさらに備え、
前記側面電極は、前記積層体の端面に形成された、前記上面シールド電極と前記下面シールド電極とを電気的に接続するための端面電極であり、
前記内部部材は、前記端面電極の全部または一部と機械的に接続され、前記セラミック層と実質上平行に設けられた平面型内部部材である請求項9記載のセラミック積層デバイスである。
【0027】
第12の本発明は、前記積層体の上面には、半導体素子および/またはSAWフィルタが実装されている請求項1または9記載のセラミック積層デバイスである。
【0028】
第13の本発明は、前記積層体の内部には、フィルタが内蔵されている請求項1または9記載のセラミック積層デバイスである。
【0029】
第14の本発明は、前記フィルタは、信号の送信を行うための送信フィルタ機能および信号の受信を行うための受信フィルタ機能を有する分波器としての機能を有する請求項13記載のセラミック積層デバイスである。
【0030】
第15の本発明は、信号の送信および/または受信を利用して通信を行う通信回路と、
前記通信に際してフィルタリングを行う請求項1または9記載のセラミック積層デバイスとを備えた通信機器である。
【0031】
第16の本発明は、請求項1記載のセラミック積層デバイスの製造方法であって、
前記積層体の内部に、前記電極層と電気的に接続されず、前記セラミック層と機械的に接続されるように、前記内部部材を形成する内部部材形成ステップを備えたセラミック積層デバイスの製造方法である。
【0032】
第17の本発明は、請求項9記載のセラミック積層デバイスの製造方法であって、
前記積層体の内部に、前記電極層と電気的に接続されず、前記側面電極と機械的に接続されるように、前記内部部材を形成する内部部材形成ステップを備えたセラミック積層デバイスの製造方法である。
【0033】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【0034】
(実施の形態1)
図1を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【0035】
なお、本実施の形態のセラミック積層デバイスの構成および動作について説明しながら、本発明のセラミック積層デバイスの製造方法の一実施の形態についても説明する(その他の実施の形態に関しても、同様である)。
【0036】
図1は、本発明の実施の形態1におけるセラミック積層デバイスの模式的な斜視図である。
【0037】
本実施の形態のセラミック積層デバイスは、積層体1を有する。
【0038】
積層体1の内部には、高周波回路を構成する内部電極2が作り込まれている。
【0039】
内部電極2は、複数個の層間ビアホール3を介して互いに電気的に接続されている。
【0040】
積層体1の内部に形成される各層電極パターンは、銀または銅を主成分とする導電性ペーストを利用してスクリーン印刷などにより形成される。
【0041】
複数個の層間ビアホール3は、積層体1を構成するセラミック層4を貫通する穴に銀または銅を主成分とする導電性ペーストを充填して焼結することにより形成される。
【0042】
積層体1の上下の表面には、外部とのシールド性を保つシールド電極5a〜5bが形成されている。
【0043】
積層体1の左右端面には、シールド電極5a〜5bと電気的に接続されて接地端子を形成する端面電極6a〜6bと、外部と電気信号の入出力を行うための入出力端子を形成する端子電極7a〜7bとが形成されている。
【0044】
本実施の形態のセラミック積層デバイスの特徴は、セラミック層4の内の積層体1の最下部付近に見られる。
【0045】
より具体的には、セラミック層4の内の積層体1の最下部に位置する層の上面には、その一つ上の層との密着を強化するための強化電極40が配置されている。
【0046】
かくして、積層体1を構成するセラミック層4の接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【0047】
▲1▼なお、セラミック層に用いる誘電体材料としては、Al−Mg−Si−Gd−O系(比誘電率=7.5)などの低誘電率セラミック材料や、Bi−Ca−Nb−O系(比誘電率=58)などの高誘電率セラミック材料や、ガラスセラミックがある。ただし、要求される電気特性に適応したセラミック材料のどれを用いても良いが、出来る限り抗折強度の大きなセラミック材料を用いることが望ましい。
【0048】
▲2▼また、各セラミック層には、それぞれ異なる誘電率を有するセラミック材料を用いても良い。ただし、誘電率の異なるセラミック材料を用いると、焼結する際の熱膨張率の違いによい反りが生じ易くなる。このため、セラミック材料の配置が(たとえば、材料A、材料B、材料C、材料B、材料Aのように)積層方向に対して対称的である方が好ましい。
【0049】
なお、セラミック層4は本発明のセラミック層に対応し、内部電極2および層間ビアホール3を含む手段は本発明の電極層に対応し、積層体1は本発明の積層体に対応し、強化電極40は本発明の平面型内部部材に対応する。
【0050】
(実施の形態2)
図2を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【0051】
図2は、本発明の実施の形態2におけるセラミック積層デバイスの分解斜視図である。
【0052】
本実施の形態のセラミック積層デバイスは、6層のセラミック層31の表面に電極パターン32が形成された積層体を有している。
【0053】
電極パターン32は、層間ビアホール33を介して電気的に接続されている。
【0054】
積層体の上下の表面には、外部とのシールド性を保つシールド電極34a〜34bが形成されている。
【0055】
積層体の左右端面には、シールド電極34a〜34bと接続されて接地端子を形成する端面電極35a〜35d、36a〜36bと、外部と電気信号の入出力を行うための入出力端子を形成する端子電極37a〜37bとが形成されている。
【0056】
本実施の形態のセラミック積層デバイスの特徴は、セラミック層31の内の積層体の最下部付近に見られる。
【0057】
より具体的には、セラミック層31の内の積層体の最下部に位置する層の上面には、その一つ上の層との密着を強化するための強化電極40aが配置されている。強化電極40aの形状は、シールド電極34a〜34bの形状と同じである。
【0058】
かくして、積層体を構成するセラミック層31の接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【0059】
▲1▼なお、これ以外の電極の数、形状および厚みなどに対しても、同様な効果が得られる。
【0060】
なお、セラミック層31は本発明のセラミック層に対応し、電極パターン32および層間ビアホール33を含む手段は本発明の電極層に対応し、シールド電極34a〜34bは本発明のシールド電極に対応し、強化電極40aは本発明の平面型内部部材に対応する。
【0061】
(実施の形態3)
図3を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【0062】
図3は、本発明の実施の形態3におけるセラミック積層デバイスの分解斜視図である。
【0063】
本実施の形態のセラミック積層デバイスの特徴は、セラミック層31の内の積層体の最下部付近に見られる(その他の構成は上述した実施の形態2のセラミック積層デバイスの構成と同様であるので、詳しい説明は省略する)。
【0064】
より具体的には、セラミック層31の内の積層体の最下部に位置する層の上面には、その一つ上の層との密着を強化するための強化電極40b〜40cが配置されている。強化電極40b〜40cの形状は、シールド電極34a〜34bの形状と異なる。
【0065】
かくして、積層体を構成するセラミック層31の接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【0066】
▲1▼なお、上述した実施の形態1〜3では、強化電極が配置されたセラミック層の数は1つであったが、これに限らず、そのようなセラミック層の数は2つ以上であってもよい(図4〜5参照)。
【0067】
しかしながら、このような強化電極が配置されたセラミック層の数を増やすことにより、上下のシールド電極間の電気的な距離は短くなってしまう傾向にある。
【0068】
たとえば、図4においては、強化電極40d〜40eが配置されているために、シールド電極34a〜34bの間の電気的な距離は距離Xとなる。また、図5においては、強化電極40f〜40gが配置されているために、シールド電極34a〜34bの間の電気的な距離は距離Yとなる。
【0069】
このため、強化電極が配置されたセラミック層の数が多すぎると、積層体の内部に形成される高周波回路の特性が劣化することがある。よって、強化電極が配置されたセラミック層の数は、多すぎない方が好ましい。
【0070】
ただし、上述した実施の形態3におけるように、強化電極の形状がシールド電極の形状と異なる場合には、強化電極の中央部に空隙(つまり、電極印刷が行われない箇所)を設けることにより、上下のシールド電極間の電気的な距離が短くなることを防ぐことができる。
【0071】
もちろん、上述した実施の形態2におけるように、強化電極の形状がシールド電極の形状と同じである場合には、製造プロセスがより簡略であるという利点がある。
【0072】
▲2▼また、強化電極の配置が積層方向に対して対称になる場合には、焼結する際の熱膨張率の違いによい反りが生じ難くなるため、好ましい効果が期待できる(図5参照)。
【0073】
なお、セラミック層31は本発明のセラミック層に対応し、電極パターン32および層間ビアホール33を含む手段は本発明の電極層に対応し、シールド電極34a〜34bは本発明のシールド電極に対応し、強化電極40b〜40cは本発明の平面型内部部材に対応する。
【0074】
(実施の形態4)
図6を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【0075】
図6は、本発明の実施の形態4におけるセラミック積層デバイスの模式的な斜視図である。
【0076】
本実施の形態のセラミック積層デバイスの特徴は、積層体1の下側に形成されているシールド電極5a付近に見られる(その他の構成は上述した実施の形態1のセラミック積層デバイスの構成と同様であるので、詳しい説明は省略する)。
【0077】
より具体的には、セラミック層4の内の積層体1の最下部に位置する層には、積層体1の下側の表面に形成されたシールド電極5aと一端が機械的に接続され、他端が電気的に開放されている複数個のビアホール8が配置されている。
【0078】
ビアホール8は、積層体1を構成するセラミック層4を貫通する穴に導電性ペースト(または誘電体ペースト)を充填して焼結することにより形成される。ビアホール8は、セラミック層4とシールド電極5aとの接着を確保するためのビアホールである。
【0079】
かくして、積層体1を構成するセラミック層4とシールド電極5aとの接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【0080】
より具体的には、そのような信頼性試験において、プリント基板からの剥れが生じたり、端面電極6a〜6b、端子電極7a〜7bにおけるクラックや積層体1でのクラックが生じることがなかった。
【0081】
実際に試作した本実施の形態の積層体1は、横幅8.5mm×奥行き4.5mm×高さ2.0mmの大きさを有している。
【0082】
そして、積層体1の下面のシールド電極5aには、一端がシールド電極5aに接続され他端が開放されている長さ140μmのビアホール8がほぼ等間隔で15個配置されている。
【0083】
本実施の形態の積層体1と従来の積層体の各5個とを、プリント基板に等間隔ではんだ実装した。
【0084】
そして、落下試験を行ったところ、従来の積層体ではほとんどの積層体がプリント基板から剥がれたりクラックを生じる不良を生じたが、本実施の形態の積層体1では5個ともそのような不良を生じなかった。
【0085】
したがって、信頼性が大幅に改善され、十分な効果が得られたことがわかる。
【0086】
なお、セラミック層4は本発明のセラミック層に対応し、内部電極2および層間ビアホール3を含む手段は本発明の電極層に対応し、積層体1は本発明の積層体に対応し、シールド電極5a〜5bは本発明のシールド電極に対応し、ビアホール8は本発明のシールド電極が貼付されたセラミック層に設けられたビアホールに対応する。
【0087】
(実施の形態5)
図8を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【0088】
図8は、本発明の実施の形態5におけるセラミック積層デバイスの断面図である。
【0089】
本実施の形態のセラミック積層デバイスは、積層体11を有する。
【0090】
積層体11の内部には、高周波回路を構成する内部電極12が作り込まれている。
【0091】
内部電極12は、層間ビアホール13を介して互いに電気的に接続されている。
【0092】
層間ビアホール13は、積層体11を構成するセラミック層14a〜14gを貫通する穴に銀または銅を主成分とする導電性ペーストを充填して焼結することにより形成される。
【0093】
積層体11の上下の表面には、外部とのシールド性を保つシールド電極15a〜15bが形成されている。
【0094】
積層体11の端面には、前述した実施の形態1の場合と同様、端子電極(図示省略)および端面電極(図示省略)が形成されている。
【0095】
最下部に位置する第1のセラミック層14aの上側の表面には、回路素子としては機能しない平面型の第1のビア接続用電極17が配置されている。
【0096】
第2のセラミック層14bの上側の表面には、回路素子としては機能しない平面型の第2のビア接続用電極19が配置されている。
【0097】
積層体11の最下部に位置する第1のセラミック層14aには、積層体11の下側の表面に形成されたシールド電極15aと、第1のビア接続用電極17とを機械的に接続するための複数個の第1のビアホール16が配置されている。
【0098】
第1のビア接続用電極の上側に位置する第2のセラミック層14bには、第1のビア接続用電極17と、第2のビア接続用電極19とを機械的に接続するための複数個の第2のビアホール18が配置されている。
【0099】
第1のビアホール16は、積層体11を構成するセラミック層を貫通する穴に導電性ペースト(または誘電体ペースト)を充填して焼結することにより形成される。第1のビアホール16は、第1のビア接続用電極17とシールド電極15aとの接着を確保するためのビアホールである。
【0100】
第2のビアホール18は、積層体11を構成するセラミック層を貫通する穴に導電性ペースト(または誘電体ペースト)を充填して焼結することにより形成される。第2のビアホール18は、第2のビア接続用電極19と第1のビア接続用電極17との接着を確保するためのビアホールである。
【0101】
かくして、セラミック層14a〜14bとシールド電極15aとの接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【0102】
▲1▼なお、本実施の形態では、密着強度を向上するためのビア接続用電極の数は2つであったが、これに限らず、ビア接続用電極の数は1つであってもよいし(図7参照)、3つ以上であってもよい。
【0103】
しかしながら、ビア接続用電極の数を増やすことにより、上下のシールド電極間の電気的な距離は短くなってしまう傾向にある。
【0104】
たとえば、図7においては、ビア接続用電極17aが配置されているために、シールド電極15a〜15bの間の電気的な距離は距離Zとなる。
【0105】
このため、ビア接続用電極の数が多すぎると、積層体の内部に形成される高周波回路の特性が劣化することがある。よって、ビア接続用電極の数は、多すぎない方が好ましい。
【0106】
▲2▼また、ビア接続用電極の配置が積層方向に対して対称になる場合には、焼結する際の熱膨張率の違いによい反りが生じ難くなるため、好ましい効果が期待できる。
【0107】
なお、セラミック層14a〜14gは本発明のセラミック層に対応し、内部電極12および層間ビアホール13を含む手段は本発明の電極層に対応し、積層体11は本発明の積層体に対応し、シールド電極15a〜15bは本発明のシールド電極に対応し、第1のビア接続用電極17および第2のビア接続用電極19は本発明の平面型内部部材に対応し、第1のビアホール16は本発明のシールド電極と平面型内部部材との間にあるセラミック層に設けられたビアホールに対応し、第2のビアホール18は本発明の複数の平面型内部部材同士の間にあるセラミック層に設けられたビアホールに対応する(ビアホールの少なくとも一部は、セラミック層14a〜14gの内の第1のビア接続用電極17および第2のビア接続用電極19同士の間にあるセラミック層14bに設けられている)。
【0108】
(実施の形態6)
図9を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【0109】
図9は、本発明の実施の形態6におけるセラミック積層デバイスの断面図である。
【0110】
本実施の形態のセラミック積層デバイスの特徴は、積層体21の上部付近に見られる(その他の構成は上述した実施の形態5のセラミック積層デバイスの構成と同様であるので、詳しい説明は省略する)。
【0111】
より具体的には、最上部に位置するセラミック層22の下側表面には、回路素子としては機能しない平面型の第3のビア接続用電極25がさらに配置されている。
【0112】
積層体21の最上部に位置するセラミック層22には、積層体21の上側の表面に形成されたシールド電極24と、第3のビア接続用電極25とを機械的に接続するための複数個の第3のビアホール23が配置されている。
【0113】
第3のビアホール23は、積層体21を構成するセラミック層を貫通する穴に導電性ペースト(または誘電体ペースト)を充填して焼結することにより形成される。第3のビアホール23は、第3のビア接続用電極25とシールド電極24との接着を確保するためのビアホールである。
【0114】
かくして、信頼性に優れたセラミック積層デバイスを提供することができる。
【0115】
より具体的には、積層体21の上部に半導体素子、半導体パッケージ、SAWフィルタ、チップ部品など実装した場合において、セラミック層22とその上側のシールド電極24との接着強度を高めることができる。ここに、実装方法としては、例えば半導体素子の場合には、スタックバンプボンディング(SBB)法などがある。
【0116】
なお、セラミック層22は本発明のセラミック層に対応し、積層体21は本発明の積層体に対応し、シールド電極24は本発明のシールド電極に対応し、第3のビア接続用電極25は本発明の平面型内部部材に対応し、第3のビアホール23は本発明のシールド電極と平面型内部部材との間にあるセラミック層に設けられたビアホールに対応する。
【0117】
(実施の形態7)
図10を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【0118】
図10は、本発明の実施の形態7におけるセラミック積層デバイスの分解斜視図である。
【0119】
本実施の形態のセラミック積層デバイスの特徴は、複数のセラミック層31の表面付近に見られる(その他の構成は上述した実施の形態2のセラミック積層デバイスの構成と同様であるので、詳しい説明は省略する)。
【0120】
より具体的には、複数のセラミック層31の表面には、回路素子としては機能しない第1の内部電極38(理解しやすいように角丸の四角形で囲んでいる)が配置されている。第1の内部電極38は、外部と電気信号の入出力を行うための入出力端子を形成する端子電極37a〜37bと実質上垂直に設けられており、端子電極37a〜37bとそれぞれ機械的に接続されている。
【0121】
複数のセラミック層31の表面には、回路素子としては機能しない第2の内部電極39(理解しやすいように角丸の四角形で囲んでいる)が配置されている。第2の内部電極39は、シールド電極34a〜34bを接続する端面電極36bと実質上垂直に設けられており、端面電極36bと機械的に接続されている。
【0122】
このように、第1の内部電極38と端子電極37a〜37bとの接続箇所や、第2の内部電極39と端面電極36bなどの電極との接続箇所が大幅に増加している。このため、積層体と、端子電極37a〜37b、端面電極36bなどからなる外部電極との密着強度が、大幅に向上する。
【0123】
かくして、落下試験をはじめとする信頼性試験において信頼性に優れていることを示すことができ、耐応力性の良いセラミック積層デバイスを提供することが可能となった。
【0124】
実際に試作した本実施の形態の積層体は、横幅8.5mm×奥行き4.5mm×高さ2.0mmの大きさを有している。
【0125】
積層体の表面に形成された端子電極37a〜37bには、8個の第1の内部電極38が接続されている。
【0126】
端子電極37a〜37bの幅を1.0mmとし、奥行きが0.5mmの第1の内部電極38を接続した場合、落下試験時におけるプリント基板からの剥がれ、クラックなどの不良がなくなった。
【0127】
したがって、信頼性が大幅に改善され、十分な効果が得られたことがわかる。
【0128】
なお、セラミック層31は本発明のセラミック層に対応し、電極パターン32および層間ビアホール33を含む手段は本発明の電極層に対応し、端子電極37a〜37bは本発明の端子電極に対応し、第1の内部電極38は本発明の端子電極に接続された平面型内部部材に対応し、シールド電極34bは本発明の上面シールド電極に対応し、シールド電極34aは本発明の下面シールド電極に対応し、端面電極35a〜35d、36a〜36bは本発明の端面電極に対応し、第2の内部電極39は本発明の端面電極に接続された平面型内部部材に対応する。
【0129】
(実施の形態8)
図11を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【0130】
図11は、本発明の実施の形態8におけるセラミック積層デバイスの斜視図である。
【0131】
本実施の形態のセラミック積層デバイスの積層体41の上面には、半導体素子42、SAWフィルタ43、PINダイオード44、チップコンデンサ45およびチップ抵抗46が実装されている。
【0132】
より具体的には、たとえば、半導体素子42は、積層体41の表面に実装され低雑音増幅回路などのトランジスタであって、積層体41の表面に形成された接続用電極を介して積層体41の内部に形成された高周波回路と電気的に接続される。ここに、高周波回路は、積層フィルタなどである。
【0133】
半導体素子42など回路素子は、積層体41の内部および表面に形成したキャパシタ、インダクタなどの回路素子と一体化することができる。このため、携帯電話機などの小型化や高機能化への貢献が期待される。
【0134】
上述した本実施の形態1〜7のセラミック積層デバイスを積層体41として用いることで、信頼性の高いセラミック積層デバイスを提供することができる。また、製造時における歩留まりを向上させることができる。
【0135】
なお、積層体41は本発明の積層体に対応し、半導体素子42を含む回路は本発明の半導体素子に対応し、SAWフィルタ43は本発明のSAWフィルタに対応する。
【0136】
(実施の形態9)
図12を参照しながら、本実施の形態のW−CDMA(Wideband−Code Division Multiplex Access)携帯電話機の構成および動作について説明する。
【0137】
図12は、本発明の実施の形態9におけるW−CDMA携帯電話機のブロック図である。
【0138】
本実施の形態のW−CDMA携帯電話機には、上述した実施の形態のセラミック積層デバイスが用いられている。
【0139】
ベースバンド部51から出力された信号は、送信回路部52に入力され、送信周波数の信号として出力される。
【0140】
一方、アンテナ54から導かれた受信周波数の信号は、受信回路部53に入力され、受信回路部53において受信周波数の信号からベースバンド部51の周波数の信号に変換され、ベースバンド部51へ出力される。
【0141】
分波器55は、送信波と受信波を分離する機能を有している。
【0142】
上述した実施の形態のセラミック積層デバイスを用いることにより、信頼性の高い携帯電話機を得ることができる。
【0143】
▲1▼なお、本実施の形態では、W−CDMA携帯電話機で用いられる分波器が利用されたが、GSM(Global System for Mobile Communication)方式、PDC(Personal DigitalCellular)方式など他の携帯電話システムで用いられる分波器が利用されてもよい。
【0144】
▲2▼また、セラミック積層デバイスは、分波器以外の機能を有していてもよい。
【0145】
なお、分波器55は本発明の分波器に対応し、ベースバンド部51、送信回路部52および受信回路部53を含む手段は本発明の通信回路に対応する。
【0146】
以上においては、本実施の形態1〜9について詳細に説明した。
【0147】
なお、本発明のシールド電極が貼付されたセラミック層には、たとえば上述した本実施の形態4においては、導電性ペースト(または誘電体ペースト)が充填された貫通するビアホール8が設けられていたが、これに限らず、少なくともシールド電極側の面にビアホールが設けられていてもよい(このようなビアホールは、セラミック層を貫通していてもよいし、セラミック層を貫通していなくてもよい)。要するに、本発明のシールド電極が貼付されたセラミック層には、シールド電極側の面に、セラミック層と実質上垂直に立体型内部部材が設けられていればよい。
【0148】
また、本発明のビアホールが設けられたセラミック層は、たとえば上述した本実施の形態4においては、積層体の下面に形成されたシールド電極5aであったが、これに限らず、要するに、積層体の上面および/または下面に形成されたシールド電極が貼付されたセラミック層であればよい。
【0149】
また、本発明の端子電極に接続された平面型内部部材は、たとえば上述した本実施の形態7においては、端子電極37a〜37bに接続された第1の内部電極38であったが、これに限らず、要するに、端子電極の全部または一部と機械的に接続された平面型内部部材であればよい。
【0150】
また、本発明の端面電極に接続された平面型内部部材は、たとえば上述した本実施の形態7においては、端面電極36bに接続された第2の内部電極39であったが、これに限らず、要するに、端面電極の全部または一部と機械的に接続された平面型内部部材であればよい。
【0151】
このようにして、セラミック積層デバイスを構成する積層体の内部に形成された、(1)電極と、(2)ビアホールと、(3)シールド電極、端子電極および端面電極とを直接的に接続することにより、積層体と外部電極との密着強度を向上させることができる。
【0152】
そして、落下試験をはじめとする各種信頼性試験に優れ、プリント基板からの剥れや積層体でのクラックを生じることのない、信頼性が確保されたセラミック積層デバイスを提供することができる。
【0153】
【発明の効果】
以上述べたところから明らかなように、本発明は、セラミック積層デバイスにおいて、良好な高周波特性を維持したまま信頼性を確保することができるという長所を有する。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるセラミック積層デバイスの模式的な斜視図
【図2】本発明の実施の形態2におけるセラミック積層デバイスの分解斜視図
【図3】本発明の実施の形態3におけるセラミック積層デバイスの分解斜視図
【図4】本発明の実施の形態におけるセラミック積層デバイスの断面図
【図5】本発明の実施の形態におけるセラミック積層デバイスの断面図
【図6】本発明の実施の形態4におけるセラミック積層デバイスの模式的な斜視図
【図7】本発明の実施の形態におけるセラミック積層デバイスの断面図
【図8】本発明の実施の形態5におけるセラミック積層デバイスの断面図
【図9】本発明の実施の形態6におけるセラミック積層デバイスの断面図
【図10】本発明の実施の形態7におけるセラミック積層デバイスの分解斜視図
【図11】本発明の実施の形態8におけるセラミック積層デバイスの斜視図
【図12】本発明の実施の形態9におけるW−CDMA携帯電話機のブロック図
【図13】従来のセラミック積層デバイスの模式的な斜視図
【符号の説明】
1 積層体
2 内部電極
3 層間ビアホール
4 セラミック層
5a〜5b シールド電極
6a〜6b 端面電極
7a〜7b 端子電極
8 ビアホール
11 積層体
12 内部電極
13 層間ビアホール
14a〜14g セラミック層
15a〜15b シールド電極
16 第1のビアホール
17 第1のビア接続用電極
18 第2のビアホール
19 第2のビア接続用電極
21 積層体
22 セラミック層
23 第3のビアホール
24 シールド電極
25 第3のビア接続用電極
31 セラミック層
32 電極パターン
33 層間ビアホール
34a〜34b シールド電極
35a〜35d 端面電極
36a〜36b 端面電極
37a〜37b 端子電極
38 第1の内部電極
39 第2の内部電極
41 積層体
42 半導体素子
43 SAWフィルタ
44 PINダイオード
45 チップコンデンサ
46 チップ抵抗
51 ベースバンド部
52 送信回路部
53 受信回路部
54 アンテナ
55 分波器
61 セラミック層
62 電極パターン
63 積層体
64 層間ビアホール
65a〜65b シールド電極
66a〜66b 端面電極
67a〜67b 端子電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ceramic multilayer device, a communication device, and a method of manufacturing a ceramic multilayer device used for high-frequency wireless devices such as mobile phones.
[0002]
[Prior art]
2. Description of the Related Art In recent years, ceramic laminated devices have attracted much attention as greatly contributing to miniaturization of high-frequency wireless devices such as mobile phones.
[0003]
Here, the configuration of a conventional ceramic laminated device (for example, see Patent Document 1) used in a high-frequency wireless device will be described with reference to FIG.
[0004]
FIG. 13 is a schematic perspective view of a conventional ceramic laminated device.
[0005]
The conventional ceramic laminated device has a structure in which
[0006]
The
[0007]
Further, on the upper and lower surfaces of the
[0008]
Further, on the left and right end surfaces of the laminated
[0009]
The conventional ceramic laminated device configured as described above is mounted on a printed circuit board by soldering a ground electrode (not shown) on the printed circuit board to the
[0010]
[Patent Document 1]
JP-A-10-303068
[0011]
[Problems to be solved by the invention]
However, in such a configuration of the conventional ceramic laminated device, the low-temperature fired ceramic used as the
[0012]
As a result, when a reliability test (particularly, a drop test) after mounting on a printed board is performed, (1) the
[0013]
Further, in the conventional ceramic multilayer device, when a semiconductor element (semiconductor bare chip), a SAW filter, a chip component, or the like is solder-mounted on the
[0014]
As described above, in the conventional ceramic laminated device, it has been difficult to secure reliability while maintaining good high-frequency characteristics.
[0015]
The present invention has been made in consideration of the above-described conventional problems, and provides a ceramic multilayer device, a communication device, and a method of manufacturing a ceramic multilayer device that can ensure reliability while maintaining good high-frequency characteristics. Aim.
[0016]
[Means for Solving the Problems]
The first aspect of the present invention is formed inside a laminate in which a plurality of ceramic layers and a plurality of electrode layers are stacked, and is not electrically connected to the electrode layers but is mechanically connected to the ceramic layers. It is a ceramic laminated device provided with an internal member.
[0017]
A second aspect of the present invention is the ceramic multilayer device according to the first aspect, wherein the internal member is a single or plural planar internal members provided substantially in parallel with the ceramic layer.
[0018]
The third invention further includes a shield electrode formed on an upper surface and / or a lower surface of the laminate,
The shape of the planar internal member is the same as the shape of the shield electrode in the ceramic multilayer device of the second aspect of the present invention.
[0019]
The fourth invention further includes a shield electrode formed on an upper surface and / or a lower surface of the laminate,
The shape of the planar internal member is a ceramic laminated device according to a second aspect of the present invention, which is different from the shape of the shield electrode.
[0020]
The fifth invention further includes a shield electrode formed on an upper surface and / or a lower surface of the laminate,
The first member is a single or a plurality of three-dimensional internal members provided substantially perpendicular to the ceramic layer on at least a surface of the ceramic layer to which the shield electrode is attached, on a surface of the ceramic layer on the shield electrode side. The ceramic laminated device of the invention.
[0021]
A sixth aspect of the present invention further includes a shield electrode formed on an upper surface and / or a lower surface of the laminate,
The internal member may be (1) a single member provided substantially perpendicular to the ceramic layer on the ceramic layer located between the shield electrode and the flat internal member; It is a ceramic laminated device of the second present invention, which is a plurality of three-dimensional internal members.
[0022]
In a seventh aspect of the present invention, a plurality of the flat inner members are provided,
At least a part of the three-dimensional internal member is a ceramic multilayer device according to a sixth aspect of the present invention, which is provided in the ceramic layer between the planar internal members.
[0023]
An eighth invention is the ceramic multilayer device according to any of the fifth to seventh inventions, wherein the three-dimensional internal member is a via hole filled with a conductive paste or a dielectric paste.
[0024]
A ninth aspect of the present invention is directed to a side electrode formed on a side surface of a multilayer body in which a plurality of ceramic layers and a plurality of electrode layers are stacked;
A ceramic laminated device comprising: an internal member formed inside the laminate, not electrically connected to the electrode layer, but mechanically connected to the side electrode.
[0025]
According to a tenth aspect of the present invention, the side electrode is a terminal electrode formed on an end face of the laminate, for inputting and outputting an electric signal to and from the outside.
The ceramic laminated device according to claim 9, wherein the internal member is a planar internal member that is mechanically connected to all or a part of the terminal electrode and is provided substantially in parallel with the ceramic layer.
[0026]
An eleventh aspect of the present invention further includes an upper shield electrode formed on an upper surface of the laminate, and a lower shield electrode formed on a lower surface of the laminate,
The side surface electrode is an end surface electrode formed on an end surface of the laminate, for electrically connecting the upper surface shield electrode and the lower surface shield electrode,
The ceramic laminated device according to claim 9, wherein the internal member is a planar internal member that is mechanically connected to all or a part of the end face electrode and is provided substantially in parallel with the ceramic layer.
[0027]
The twelfth invention is the ceramic multilayer device according to
[0028]
A thirteenth aspect of the present invention is the ceramic laminated device according to
[0029]
14. The multilayer ceramic device according to
[0030]
A fifteenth aspect of the present invention provides a communication circuit for performing communication using transmission and / or reception of a signal,
A communication device comprising: the ceramic multilayer device according to
[0031]
A sixteenth invention is a method for manufacturing a ceramic laminated device according to
A method for manufacturing a ceramic laminated device, comprising an internal member forming step of forming the internal member inside the laminate so as to be electrically connected to the ceramic layer without being electrically connected to the electrode layer. It is.
[0032]
The seventeenth invention is a method for manufacturing a ceramic laminated device according to claim 9,
A method of manufacturing a ceramic laminated device, comprising an internal member forming step of forming the internal member inside the laminate so as to be electrically connected to the side electrode without being electrically connected to the electrode layer. It is.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0034]
(Embodiment 1)
The configuration and operation of the ceramic laminated device according to the present embodiment will be described with reference to FIG.
[0035]
In addition, while describing the configuration and operation of the ceramic laminated device of the present embodiment, one embodiment of a method of manufacturing a ceramic laminated device of the present invention will be described (the same applies to other embodiments). .
[0036]
FIG. 1 is a schematic perspective view of the ceramic multilayer device according to
[0037]
The ceramic multilayer device of the present embodiment has a
[0038]
Inside the
[0039]
The
[0040]
Each layer electrode pattern formed inside the
[0041]
The plurality of interlayer via
[0042]
[0043]
On the left and right end surfaces of the
[0044]
The features of the ceramic multilayer device of the present embodiment can be seen in the vicinity of the lowermost portion of the
[0045]
More specifically, on the upper surface of the lowermost layer of the
[0046]
Thus, the adhesive strength of the ceramic layer 4 constituting the
[0047]
{Circle around (1)} As a dielectric material used for the ceramic layer, a low dielectric constant ceramic material such as Al—Mg—Si—Gd—O (relative permittivity = 7.5) or Bi—Ca—Nb—O There are high dielectric constant ceramic materials such as a system (relative dielectric constant = 58) and glass ceramic. However, any ceramic material adapted to the required electrical characteristics may be used, but it is desirable to use a ceramic material having as large a transverse rupture strength as possible.
[0048]
{Circle around (2)} For each ceramic layer, ceramic materials having different dielectric constants may be used. However, when ceramic materials having different dielectric constants are used, a good warpage easily occurs due to a difference in thermal expansion coefficient during sintering. For this reason, it is preferable that the arrangement of the ceramic materials is symmetric with respect to the laminating direction (for example, like material A, material B, material C, material B, material A).
[0049]
The ceramic layer 4 corresponds to the ceramic layer of the present invention, the means including the
[0050]
(Embodiment 2)
The configuration and operation of the ceramic laminated device according to the present embodiment will be described with reference to FIG.
[0051]
FIG. 2 is an exploded perspective view of the ceramic multilayer device according to
[0052]
The ceramic laminated device of the present embodiment has a laminated body in which an
[0053]
The
[0054]
[0055]
On the left and right end faces of the laminate,
[0056]
The features of the ceramic laminated device of the present embodiment are found in the vicinity of the lowermost portion of the laminated body in the
[0057]
More specifically, on the upper surface of the lowermost layer of the stacked body in the
[0058]
Thus, the adhesive strength of the
[0059]
{Circle around (1)} Similar effects can be obtained for other numbers, shapes and thicknesses of the electrodes.
[0060]
The
[0061]
(Embodiment 3)
The configuration and operation of the ceramic laminated device according to the present embodiment will be described with reference to FIG.
[0062]
FIG. 3 is an exploded perspective view of the ceramic multilayer device according to the third embodiment of the present invention.
[0063]
The feature of the ceramic laminated device of the present embodiment is seen near the lowermost portion of the laminate in the ceramic layer 31 (since the other configuration is the same as the configuration of the ceramic laminated device of the above-described second embodiment, Detailed explanation is omitted).
[0064]
More specifically, reinforcing
[0065]
Thus, the adhesive strength of the
[0066]
{Circle around (1)} In the above-described first to third embodiments, the number of ceramic layers on which the reinforcing electrodes are arranged is one, but the number is not limited to this, and the number of such ceramic layers is two or more. (See FIGS. 4 and 5).
[0067]
However, by increasing the number of ceramic layers on which such reinforcing electrodes are arranged, the electrical distance between the upper and lower shield electrodes tends to be shorter.
[0068]
For example, in FIG. 4, the electric distance between the
[0069]
For this reason, if the number of the ceramic layers on which the reinforcing electrodes are arranged is too large, the characteristics of the high-frequency circuit formed inside the laminate may deteriorate. Therefore, it is preferable that the number of ceramic layers on which the reinforcing electrodes are arranged is not too large.
[0070]
However, when the shape of the reinforcing electrode is different from the shape of the shield electrode as in the above-described third embodiment, a gap (that is, a portion where electrode printing is not performed) is provided in the center of the reinforcing electrode, It is possible to prevent the electrical distance between the upper and lower shield electrodes from becoming short.
[0071]
Of course, when the shape of the reinforcing electrode is the same as the shape of the shield electrode as in the second embodiment, there is an advantage that the manufacturing process is simpler.
[0072]
{Circle over (2)} When the arrangement of the reinforcing electrodes is symmetric with respect to the laminating direction, a favorable effect can be expected because a good warpage does not easily occur due to a difference in the coefficient of thermal expansion during sintering (see FIG. 5). ).
[0073]
The
[0074]
(Embodiment 4)
The configuration and operation of the ceramic laminated device according to the present embodiment will be described with reference to FIG.
[0075]
FIG. 6 is a schematic perspective view of a ceramic laminated device according to Embodiment 4 of the present invention.
[0076]
The feature of the ceramic laminated device of the present embodiment is seen in the vicinity of the
[0077]
More specifically, one of the ceramic layers 4 located at the bottom of the
[0078]
The via
[0079]
Thus, the adhesive strength between the ceramic layer 4 constituting the
[0080]
More specifically, in such a reliability test, peeling from the printed circuit board, cracks in the
[0081]
The actually manufactured
[0082]
In the
[0083]
The
[0084]
When a drop test was performed, most of the conventional laminates had a defect of peeling or cracking from the printed circuit board. However, in the
[0085]
Therefore, it can be seen that the reliability was greatly improved and a sufficient effect was obtained.
[0086]
Note that the ceramic layer 4 corresponds to the ceramic layer of the present invention, the means including the
[0087]
(Embodiment 5)
The configuration and operation of the ceramic laminated device according to the present embodiment will be described with reference to FIG.
[0088]
FIG. 8 is a cross-sectional view of a ceramic multilayer device according to Embodiment 5 of the present invention.
[0089]
The ceramic multilayer device of the present embodiment has a laminate 11.
[0090]
[0091]
The
[0092]
The interlayer via
[0093]
[0094]
A terminal electrode (not shown) and an end face electrode (not shown) are formed on the end face of the laminate 11 as in the case of the first embodiment.
[0095]
A planar first via
[0096]
On the upper surface of the second
[0097]
The
[0098]
On the second
[0099]
The first via
[0100]
The second via
[0101]
Thus, the adhesive strength between the
[0102]
{Circle around (1)} In the present embodiment, the number of via connection electrodes for improving the adhesion strength is two. However, the present invention is not limited to this, and the number of via connection electrodes may be one. Or three (see FIG. 7).
[0103]
However, increasing the number of via connection electrodes tends to shorten the electrical distance between the upper and lower shield electrodes.
[0104]
For example, in FIG. 7, the electrical distance between the
[0105]
For this reason, if the number of via connection electrodes is too large, the characteristics of the high-frequency circuit formed inside the laminate may deteriorate. Therefore, it is preferable that the number of via connection electrodes is not too large.
[0106]
{Circle around (2)} When the arrangement of the via connection electrodes is symmetrical with respect to the lamination direction, a favorable effect can be expected because a good warpage is unlikely to occur due to a difference in the coefficient of thermal expansion during sintering.
[0107]
The
[0108]
(Embodiment 6)
The configuration and operation of the ceramic laminated device according to the present embodiment will be described with reference to FIG.
[0109]
FIG. 9 is a cross-sectional view of a ceramic multilayer device according to Embodiment 6 of the present invention.
[0110]
The features of the ceramic laminated device of the present embodiment can be seen in the vicinity of the upper part of the laminate 21 (the other configuration is the same as the configuration of the ceramic laminated device of the above-described fifth embodiment, and therefore detailed description is omitted). .
[0111]
More specifically, a planar third via
[0112]
A plurality of
[0113]
The third via
[0114]
Thus, a highly reliable ceramic laminated device can be provided.
[0115]
More specifically, when a semiconductor element, a semiconductor package, a SAW filter, a chip component, or the like is mounted on the upper part of the laminate 21, the adhesive strength between the
[0116]
The
[0117]
(Embodiment 7)
The configuration and operation of the ceramic laminated device according to the present embodiment will be described with reference to FIG.
[0118]
FIG. 10 is an exploded perspective view of a ceramic laminated device according to Embodiment 7 of the present invention.
[0119]
The features of the ceramic laminated device of the present embodiment are found near the surfaces of the plurality of ceramic layers 31 (the other configurations are the same as the configuration of the ceramic laminated device of the above-described second embodiment, and detailed description is omitted. Do).
[0120]
More specifically, on the surface of the plurality of
[0121]
On the surface of the plurality of
[0122]
As described above, the number of connection points between the first
[0123]
Thus, it was possible to show that the reliability was excellent in a reliability test including a drop test, and it was possible to provide a ceramic laminated device having good stress resistance.
[0124]
The actually manufactured laminate of the present embodiment has a size of 8.5 mm in width × 4.5 mm in depth × 2.0 mm in height.
[0125]
Eight first
[0126]
When the width of the
[0127]
Therefore, it can be seen that the reliability was greatly improved and a sufficient effect was obtained.
[0128]
Note that the
[0129]
(Embodiment 8)
The configuration and operation of the ceramic laminated device according to the present embodiment will be described with reference to FIG.
[0130]
FIG. 11 is a perspective view of a ceramic multilayer device according to
[0131]
A
[0132]
More specifically, for example, the
[0133]
Circuit elements such as the
[0134]
By using the above-described ceramic laminated devices of the first to seventh embodiments as the
[0135]
Note that the laminate 41 corresponds to the laminate of the present invention, the circuit including the
[0136]
(Embodiment 9)
The configuration and operation of a W-CDMA (Wideband-Code Division Multiplex Access) mobile phone according to the present embodiment will be described with reference to FIG.
[0137]
FIG. 12 is a block diagram of a W-CDMA mobile phone according to Embodiment 9 of the present invention.
[0138]
The W-CDMA mobile phone of the present embodiment uses the ceramic laminated device of the above-described embodiment.
[0139]
The signal output from the
[0140]
On the other hand, the signal of the reception frequency guided from the
[0141]
The
[0142]
By using the ceramic laminated device of the above-described embodiment, a highly reliable mobile phone can be obtained.
[0143]
(1) Although the duplexer used in the W-CDMA mobile phone is used in the present embodiment, other mobile phone systems such as a GSM (Global System for Mobile Communication) system and a PDC (Personal Digital Cellular) system are used. May be used.
[0144]
{Circle around (2)} The ceramic laminated device may have a function other than the duplexer.
[0145]
Note that the
[0146]
In the above,
[0147]
The ceramic layer to which the shield electrode of the present invention is adhered is provided with a penetrating via
[0148]
Further, the ceramic layer provided with the via hole according to the present invention is, for example, the
[0149]
Further, the planar internal member connected to the terminal electrode of the present invention is, for example, the first
[0150]
Further, the planar internal member connected to the end surface electrode of the present invention is, for example, the second
[0151]
Thus, (1) the electrode, (2) the via hole, and (3) the shield electrode, the terminal electrode, and the end face electrode, which are formed inside the multilayer body constituting the ceramic multilayer device, are directly connected. Thereby, the adhesion strength between the laminate and the external electrode can be improved.
[0152]
Further, it is possible to provide a ceramic laminated device which is excellent in various reliability tests including a drop test, and which does not peel off from a printed circuit board and does not cause cracks in a laminate, and which has ensured reliability.
[0153]
【The invention's effect】
As is apparent from the above description, the present invention has an advantage that the reliability can be ensured in a ceramic laminated device while maintaining good high-frequency characteristics.
[Brief description of the drawings]
FIG. 1 is a schematic perspective view of a ceramic laminated device according to a first embodiment of the present invention.
FIG. 2 is an exploded perspective view of a ceramic multilayer device according to a second embodiment of the present invention.
FIG. 3 is an exploded perspective view of a ceramic multilayer device according to a third embodiment of the present invention.
FIG. 4 is a cross-sectional view of the ceramic laminated device according to the embodiment of the present invention.
FIG. 5 is a sectional view of the ceramic laminated device according to the embodiment of the present invention.
FIG. 6 is a schematic perspective view of a ceramic laminated device according to a fourth embodiment of the present invention.
FIG. 7 is a sectional view of the ceramic laminated device according to the embodiment of the present invention.
FIG. 8 is a sectional view of a ceramic multilayer device according to a fifth embodiment of the present invention.
FIG. 9 is a sectional view of a ceramic multilayer device according to a sixth embodiment of the present invention.
FIG. 10 is an exploded perspective view of a ceramic laminated device according to a seventh embodiment of the present invention.
FIG. 11 is a perspective view of a ceramic laminated device according to an eighth embodiment of the present invention.
FIG. 12 is a block diagram of a W-CDMA mobile phone according to a ninth embodiment of the present invention.
FIG. 13 is a schematic perspective view of a conventional ceramic laminated device.
[Explanation of symbols]
1 laminate
2 Internal electrode
3 interlayer via hole
4 ceramic layer
5a-5b shield electrode
6a-6b End face electrode
7a-7b terminal electrode
8 Beer Hall
11 laminate
12 Internal electrode
13 interlayer via hole
14a-14g ceramic layer
15a-15b Shield electrode
16 1st via hole
17 First Via Connection Electrode
18 Second via hole
19 Second Via Connection Electrode
21 laminate
22 ceramic layer
23 Third Via Hole
24 Shield electrode
25 Third Via Connection Electrode
31 ceramic layer
32 electrode pattern
33 interlayer via hole
34a-34b Shield electrode
35a-35d end face electrode
36a-36b End face electrode
37a-37b terminal electrode
38 First internal electrode
39 Second internal electrode
41 laminate
42 Semiconductor device
43 SAW filter
44 PIN diode
45 Chip Capacitor
46 Chip Resistor
51 Baseband section
52 Transmission circuit section
53 Receiver circuit
54 antenna
55 duplexer
61 ceramic layer
62 electrode pattern
63 laminate
64 interlayer via hole
65a-65b shield electrode
66a-66b end face electrode
67a-67b terminal electrode
Claims (17)
前記平面型内部部材の形状は、前記シールド電極の形状と同じである請求項2記載のセラミック積層デバイス。Further comprising a shield electrode formed on an upper surface and / or a lower surface of the laminate,
3. The ceramic multilayer device according to claim 2, wherein the shape of the planar internal member is the same as the shape of the shield electrode.
前記平面型内部部材の形状は、前記シールド電極の形状と異なる請求項2記載のセラミック積層デバイス。Further comprising a shield electrode formed on an upper surface and / or a lower surface of the laminate,
3. The ceramic multilayer device according to claim 2, wherein the shape of the planar inner member is different from the shape of the shield electrode.
前記内部部材は、前記シールド電極が貼付された前記セラミック層の少なくとも前記シールド電極側の面に、前記セラミック層と実質上垂直に設けられた単数または複数の立体型内部部材である請求項1記載のセラミック積層デバイス。Further comprising a shield electrode formed on an upper surface and / or a lower surface of the laminate,
2. The internal member is one or more three-dimensional internal members provided substantially at least vertically on the ceramic layer on at least the surface of the ceramic layer to which the shield electrode is attached, on the shield electrode side. 3. Ceramic laminated device.
前記内部部材は、(1)前記平面型内部部材と、(2)前記シールド電極と前記平面型内部部材との間にある前記セラミック層に、前記セラミック層と実質上垂直に設けられた単数または複数の立体型内部部材とである請求項2記載のセラミック積層デバイス。Further comprising a shield electrode formed on an upper surface and / or a lower surface of the laminate,
The internal member may be (1) a single member provided substantially perpendicular to the ceramic layer on the ceramic layer between the shield electrode and the flat internal member, and The ceramic laminated device according to claim 2, wherein the ceramic laminated device includes a plurality of three-dimensional internal members.
前記立体型内部部材の少なくとも一部は、前記平面型内部部材同士の間にある前記セラミック層に設けられている請求項6記載のセラミック積層デバイス。A plurality of the flat internal members are provided,
The ceramic laminated device according to claim 6, wherein at least a part of the three-dimensional internal member is provided in the ceramic layer between the planar internal members.
前記積層体の内部に形成され、前記電極層と電気的に接続されず、前記側面電極と機械的に接続された内部部材とを備えたセラミック積層デバイス。Side electrodes formed on the side surface of the stacked body in which the plurality of ceramic layers and the plurality of electrode layers are stacked,
A ceramic laminated device comprising: an internal member formed inside the laminate, not electrically connected to the electrode layer, but mechanically connected to the side electrode.
前記内部部材は、前記端子電極の全部または一部と機械的に接続され、前記セラミック層実質上平行に設けられた平面型内部部材である請求項9記載のセラミック積層デバイス。The side electrode is a terminal electrode formed on an end face of the laminate, for inputting and outputting an external electrical signal,
The ceramic laminated device according to claim 9, wherein the internal member is a planar internal member that is mechanically connected to all or a part of the terminal electrode and is provided substantially parallel to the ceramic layer.
前記側面電極は、前記積層体の端面に形成された、前記上面シールド電極と前記下面シールド電極とを電気的に接続するための端面電極であり、
前記内部部材は、前記端面電極の全部または一部と機械的に接続され、前記セラミック層と実質上平行に設けられた平面型内部部材である請求項9記載のセラミック積層デバイス。An upper surface shield electrode formed on an upper surface of the laminate, and a lower surface shield electrode formed on a lower surface of the laminate, further comprising:
The side surface electrode is an end surface electrode formed on an end surface of the laminate, for electrically connecting the upper surface shield electrode and the lower surface shield electrode,
The ceramic laminated device according to claim 9, wherein the internal member is a planar internal member that is mechanically connected to all or a part of the end face electrode and is provided substantially parallel to the ceramic layer.
前記通信に際してフィルタリングを行う請求項1または9記載のセラミック積層デバイスとを備えた通信機器。A communication circuit that performs communication using transmission and / or reception of a signal;
A communication device comprising: the ceramic multilayer device according to claim 1, wherein filtering is performed at the time of the communication.
前記積層体の内部に、前記電極層と電気的に接続されず、前記セラミック層と機械的に接続されるように、前記内部部材を形成する内部部材形成ステップを備えたセラミック積層デバイスの製造方法。It is a manufacturing method of the ceramic laminated device of Claim 1, Comprising:
A method of manufacturing a ceramic laminated device, comprising an internal member forming step of forming the internal member inside the laminate so as to be electrically connected to the ceramic layer without being electrically connected to the electrode layer. .
前記積層体の内部に、前記電極層と電気的に接続されず、前記側面電極と機械的に接続されるように、前記内部部材を形成する内部部材形成ステップを備えたセラミック積層デバイスの製造方法。It is a manufacturing method of the ceramic laminated device of Claim 9, Comprising:
A method for manufacturing a ceramic laminated device, comprising an internal member forming step of forming the internal member inside the laminate so as to be electrically connected to the side electrode without being electrically connected to the electrode layer. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003136935A JP2004048714A (en) | 2002-05-22 | 2003-05-15 | Ceramic lamination device, manufacturing method thereof and communication device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002148220 | 2002-05-22 | ||
JP2003136935A JP2004048714A (en) | 2002-05-22 | 2003-05-15 | Ceramic lamination device, manufacturing method thereof and communication device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004048714A true JP2004048714A (en) | 2004-02-12 |
Family
ID=31719648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003136935A Pending JP2004048714A (en) | 2002-05-22 | 2003-05-15 | Ceramic lamination device, manufacturing method thereof and communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004048714A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081166A (en) * | 2005-09-14 | 2007-03-29 | Ngk Spark Plug Co Ltd | Capacitor for built-in wiring board and wiring board |
US7932471B2 (en) | 2005-08-05 | 2011-04-26 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
-
2003
- 2003-05-15 JP JP2003136935A patent/JP2004048714A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7932471B2 (en) | 2005-08-05 | 2011-04-26 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
US8546700B2 (en) | 2005-08-05 | 2013-10-01 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
JP2007081166A (en) * | 2005-09-14 | 2007-03-29 | Ngk Spark Plug Co Ltd | Capacitor for built-in wiring board and wiring board |
JP4704866B2 (en) * | 2005-09-14 | 2011-06-22 | 日本特殊陶業株式会社 | Wiring board built-in capacitor and wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6424233B1 (en) | Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted | |
WO2006114928A1 (en) | High frequency module | |
EP2237316A1 (en) | Connection terminal, package using the same and electronic device | |
EP1699277A1 (en) | Ceramic multilayer substrate | |
JP6777755B2 (en) | High frequency substrates, high frequency packages and high frequency modules | |
US9844138B2 (en) | Multilayer wiring board | |
CN108461453A (en) | Electronic component mounting substrate, electronic device and electronic module | |
JP4277275B2 (en) | Ceramic multilayer substrate and high frequency electronic components | |
US10645798B2 (en) | Composite component-embedded circuit board and composite component | |
WO2004064466A1 (en) | High-frequency layered part and manufacturing method thereof | |
US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
US7193862B2 (en) | Ceramic laminated device, communication equipment and method of manufacturing ceramic laminated device | |
JP2016115736A (en) | Semiconductor element package and semiconductor device | |
CN104701280A (en) | Component built-in module | |
US9961768B2 (en) | Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card | |
JP5627391B2 (en) | Multiple wiring board | |
JP2004048714A (en) | Ceramic lamination device, manufacturing method thereof and communication device | |
JP2007173629A (en) | Package for housing electronic part and electronic equipment | |
JP5036591B2 (en) | Wiring board | |
JP2005005664A (en) | Ceramic package and its manufacturing method | |
JP2010016141A (en) | Ceramic board with built-in part and its manufacturing method | |
KR100550917B1 (en) | Saw duplexer using pcb substrate | |
KR100822662B1 (en) | Substrate of front end module and fabricating method thereof | |
US10524353B2 (en) | Circuit board | |
JP5267913B2 (en) | High frequency components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |