JP2004046324A - Information processor with standby mode, and standby mode starting method and standby mode canceling method for the same - Google Patents

Information processor with standby mode, and standby mode starting method and standby mode canceling method for the same Download PDF

Info

Publication number
JP2004046324A
JP2004046324A JP2002199732A JP2002199732A JP2004046324A JP 2004046324 A JP2004046324 A JP 2004046324A JP 2002199732 A JP2002199732 A JP 2002199732A JP 2002199732 A JP2002199732 A JP 2002199732A JP 2004046324 A JP2004046324 A JP 2004046324A
Authority
JP
Japan
Prior art keywords
power supply
standby mode
control circuit
control device
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002199732A
Other languages
Japanese (ja)
Other versions
JP4175838B2 (en
Inventor
Shinichi Tsurumoto
鶴本　伸一
Kiyoyasu Maruyama
丸山　清泰
Kyosuke Yoshimoto
吉本　恭輔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002199732A priority Critical patent/JP4175838B2/en
Publication of JP2004046324A publication Critical patent/JP2004046324A/en
Application granted granted Critical
Publication of JP4175838B2 publication Critical patent/JP4175838B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an information processing device that shortens time for recovery from a standby mode and extends the duration of a battery by reducing power consumption in the standby mode. <P>SOLUTION: The information processor comprises a power supply control unit 2 for controlling power supply to each device in a standby mode, and a power supply switching unit 10 for switching supply and cutoff of source power to each device 1, 5, 6, 8, 9 according to an instruction from the power supply control unit 2. Upon detection of a start of the standby mode, after contents of registers 1b, 5a and 6b and a frame buffer 6a are stored in a storage circuit 7, power supply to the peripheral device 8 and the display device 9 is stopped, and then power supply to the main control unit 1 except for GPIO 1a, the peripheral device control circuit 5 and the display control circuit 6 is stopped. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、電源断時には、作業中のソフトウエアの使用状況および作業中のデータを記憶してから周辺装置等への電源電力の供給を停止し、再起動時には前回の作業時のソフトウエアの使用状況とデータを読み出す待機モードを備えたノート型パーソナルコンピュータ等の情報処理装置に関し、特に、再起動に必要な時間が長くならず、待機モード中の作業データ等の維持に必要な電力消費を抑制する技術に関する。
【０００２】
【従来の技術】
バッテリで駆動するノートパソコンなど可搬性を有する情報処理装置では、作業中のソフトウエアの使用状況および作業中のデータを記憶してから周辺装置等への電源電力の供給を停止し、再起動時には前回の作業時のソフトウエアの使用状況とデータを読み出す待機モードを備えているものが多い。
【０００３】
待機モードは、一般的にサスペンドと称されることが多いが、スタンバイ、スリープ、あるいは、省電力機能と称されることもある。また、待機モードからの復帰はレジューム機能と称されることが多い。
【０００４】
待機モードの中でも、作業時のソフトウエアの使用状況および作業時のデータの維持に電力が必要ないように、ハードディスク等の不揮発性記憶回路に書き込むものを、ハイバネーションと称しており、待機中の電力消費が無いかわりに、再起動（復帰）時や終了に多少時間がかかる。電力管理（パワーマネジメント）の観点からは、情報処理装置の状態を全てハードディスクに保存して待機モードにする方法をサスペンド・トゥ・ディスクと称している。
【０００５】
ハイバネーション以外の待機モードでは、作業時のソフトウエアの使用状況および作業時のデータを、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）等の揮発性の記憶回路に書き込むため、待機中にはＤＲＡＭの記憶内容を維持させるための通電（電力消費）が必要である。電力管理（パワーマネジメント）の観点からは、情報処理装置の状態を全てＤＲＡＭに保存して待機モードにする方法をサスペンド・トゥ・メモリと称している。
【０００６】
また、待機モードをＯＳ（オペレーションシステム）で電力管理するアーキテクチャとして、オンナウ（ＯｎＮｏｗ）があり、パソコンの電源をオフにしてもスリープ状態に維持され、次回の起動時間を短縮したり、電話回線等の外部からの着信で起動することができる。
【０００７】
一般的に、上記したサスペンド・トゥ・ディスクでは、情報処理装置の電源供給を完全に絶っても記憶内容は維持されるので、バッテリの持続時間を長くすることができるが、サスペンド・トゥ・メモリでは、ＤＲＡＭ等の記憶内容の維持にある程度の電力の消費が必要であるので、バッテリの持続時間を長くすること困難である。
【０００８】
ただし、サスペンド・トゥ・ディスクでは、電力消費が無いのでバッテリの持続時間は有利であるが、反面、復帰（レジューム）時にはディスクからデータを読み出す必要があるので、非常に時間がかかると共に記憶回路内容を保存できるだけの空き領域がハードディスクに存在する必要がある。
【０００９】
図１１は、従来の待機モード付情報処理装置の一部の構成を示すブロック図である。
マイクロコンピュータ等の主制御装置１には、例えば、画面表示されたメニューから待機モードを選択するマウス等のメニュー選択装置３からの入力Ｃ１と、直接に待機モードを選択する待機モード開始／解除ボタン４からの入力Ｃ２が入力される。また、主制御装置１には、上記した入力Ｃ１およびＣ２だけでなく、外部装置とのソフトウエアやデータの入出力を全て受け持つ汎用入出力部（ＧＰＩＯ）１ａと、現在作業中のソフトウエアとデータを格納するレジスタ１ｂと、入力Ｃ１や入力Ｃ２が無くなってからの時間を計時するタイマ１ｃを有している。
【００１０】
周辺装置制御回路５は、主制御回路１とＧＰＩＯ１ａを介して接続されており、制御信号Ｃ５を入出力する。また、周辺装置制御回路５には、ハードディスク装置等の周辺装置８が接続されており、制御信号Ｃ８が入出力される。また、周辺装置制御回路５は、周辺装置の作業内容を格納するレジスタ５ａを有している。
【００１１】
表示制御回路６は、主制御回路１とＧＰＩＯ１ａを介して接続されており、制御信号Ｃ６を入出力する。また、表示制御回路６には、ＣＲＴ（陰極線管）あるいは液晶画面等の表示装置９が接続されており、制御信号Ｃ９が入出力される。また、表示制御回路６は、表示装置の作業内容を格納するレジスタ６ｂと、表示装置の表示内容を格納するフレームバッファ６ａを有している。
【００１２】
ＤＲＡＭ等の揮発性の記憶回路７には、フレームバッファ６ａの記憶内容、レジスタ１ｂ、レジスタ５ａ、レジスタ６ｂの記憶内容がバックアップされた記憶内容７ａとして格納される。
【００１３】
主制御装置１、ＧＰＩＯ１ａ、周辺装置制御回路５、表示制御回路６、周辺装置８、記憶回路７には、各々に電源電力Ｐ１〜Ｐ８が常時供給されている。
【００１４】
図１１に示した従来の待機モード付情報処理装置で、レジューム時間の短いサスペンド・トゥ・メモリの待機モード（この場合を、以下、サスペンドと称する）になる場合、Ｐ１〜Ｐ８の電力の供給はそのまま実施される。
【００１５】
サスペンドが実施される場合は、例えば、主制御装置１が、待機モードを実行させる入力装置である待機モード開始／解除ボタン４の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置３により選択された場合、または、タイマ１ｃにより前回の入力装置４またはメニュー選択装置３の操作からの所定時間の経過を検出した場合の何れかが、一般的である。しかし、周辺装置８において所定時間以上事象の変化が発生しない場合、スケジューリングによって設定された特定プログラムの実行に応じた命令が入力される場合、主制御装置１自身が搭載するＯＳの設定による命令によってサスペンドが実施される場合もある。
【００１６】
サスペンド実施時には、各レジスタ１ｂ、５ａ、６ｂおよびフレームバッファ６ａの記憶内容が記憶回路７に書き込まれた後の主制御装置１からの待機モードの開始指示により、周辺装置８と周辺装置制御回路５の組み合わせで独自の省電力状態が開始され、表示装置９と表示制御回路６の組み合わせで独自の省電力状態が開始される。
【００１７】
このように、従来の待機モード付情報処理装置では、サスペンド時に電源の供給はそのままに維持されるが、周辺装置８あるいは表示装置９等を独自の省電力状態に移行させることにより、サスペンド・トゥ・メモリの待機モードとしていた。
【００１８】
【発明が解決しようとする課題】
しかしながら、従来の待機モード付情報処理装置のサスペンド・トゥ・メモリの待機モードでは、周辺装置８あるいは表示装置９等を独自の省電力状態にする必要があるので、周辺装置制御回路５および表示制御回路６に対する電源の供給はそのまま維持され、主制御装置１に対する電源の供給もそのまま維持されることから、サスペンド時の電力消費は比較的多くなり、バッテリの持続時間を延長させることが難しいという問題があった。
【００１９】
本発明は、上述する問題点に鑑みてなされたものであり、サスペンド・トゥ・メモリのサスペンド状態からの復帰時間が短い点はそのままに、サスペンド時の消費電力を減少させてバッテリの持続時間を延長させた情報処理装置を提供することを目的としている。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載した本発明の待機モード付情報処理装置は、待機モードを実行させる状況の検出により、現在の処理内容を揮発性の記憶回路に保存した後、待機モードに移行する情報処理装置であって、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備え、主制御装置が、待機モードの開始を検出した場合、周辺装置制御回路は、周辺装置に対応するレジスタ内容を揮発性記憶回路に格納後、周辺装置への電源供給停止を主制御装置を介して電源供給用制御装置に要求し、表示制御回路は、表示装置に対応するレジスタ内容とフレームバッファ内容を揮発性記憶回路に格納後、表示装置への電源供給停止を主制御装置を介して電源供給用制御装置に要求し、主制御装置は、周辺装置制御回路、および、表示制御回路への電源供給停止を電源供給用制御装置に指示し、電源供給用制御装置は、揮発性記憶回路に各レジスタ内容およびフレームバッファ内容を格納後、主制御装置、周辺装置制御回路、および、表示制御回路への電源供給を停止することを特徴とする。
【００２１】
また、請求項２の本発明は、請求項１に記載の待機モード付情報処理装置において、電源供給切替装置は、汎用入出力部を除く主制御装置に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能であり、主制御装置は、自レジスタ内容を揮発性記憶回路に格納後、汎用入出力部を除く主制御装置への電源供給停止を電源供給用制御装置に要求し、電源供給用制御装置は、汎用入出力部を除く主制御装置への電源供給を停止することを特徴とする。
【００２２】
また、請求項３の本発明は、請求項１に記載の待機モード付情報処理装置において、電源供給用制御装置が、待機モードの解除を検出した場合、電源供給用制御装置は、周辺装置制御回路、および、表示制御回路への電源供給を開始し、主制御回路は、揮発性記憶回路から各レジスタ内容およびフレームバッファ内容を読み出すと共に、周辺装置制御回路、および、表示制御回路を初期化してから、各レジスタ内容およびフレームバッファ内容を対応するレジスタおよびフレームバッファに書き込み、周辺装置および表示装置に対する待機モードの解除を電源供給用制御装置に指示し、周辺装置制御回路は、周辺装置への電源供給開始を主制御装置を介して電源供給用制御装置に要求し、表示制御回路は、表示装置への電源供給開始を主制御装置を介して電源供給用制御装置に要求することを特徴とする。
【００２３】
また、請求項４の本発明は、請求項２に記載の待機モード付情報処理装置において、電源供給用制御装置は、待機モードの解除を検出した場合、汎用入出力部を除く主制御装置に対する電源電力の供給を開始し、主制御回路は、揮発性記憶回路から主制御装置のレジスタ内容を読み出し、対応するレジスタに書き込むことを特徴とする。
【００２４】
また、請求項５の本発明は、請求項１〜４の何れかに記載の待機モード付情報処理装置において、待機モードの開始を検出する場合は、少なくとも、電源供給用制御装置または主制御装置が、待機モードを実行させる入力装置の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置により選択された場合、または、タイマにより前回の入力装置またはメニュー選択装置の操作からの所定時間の経過を検出した場合の何れかを含むことを特徴とする。
【００２５】
請求項６に記載した本発明の待機モード付情報処理装置の待機モード開始方法は、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備える待機モード付情報処理装置の待機モード開始方法であって、主制御装置が、周辺装置および表示装置に対する待機モード開始指示を出力するステップと、周辺装置制御回路が、レジスタ情報を記憶回路に書き込むステップと、表示制御回路が、レジスタ情報とフレームバッファ情報を記憶回路に書き込むステップと、主制御回路が、レジスタ情報を記憶回路に書き込み、自回路の汎用入出力部以外の電源をオフさせるステップと、周辺装置制御回路が、接続された全周辺装置の電源をオフさせるステップと、表示制御回路が、接続された表示装置の電源をオフさせるステップと、電源供給用制御装置が、周辺装置制御回路および表示制御回路の電源をオフさせるステップとを有することを特徴とする。
【００２６】
請求項７に記載した本発明の待機モード付情報処理装置の待機モード解除方法は、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備える待機モード付情報処理装置の待機モード解除方法であって、電源供給用制御装置が、周辺装置制御回路、表示制御回路、および、汎用入出力部以外の主制御装置の電源をオンするステップと、主制御装置が、各レジスタ情報とフレームバッファ情報を記憶回路から読み出し、周辺装置制御回路および表示制御回路を初期化し、周辺装置制御回路に対応するレジスタ情報を書き込み、表示制御回路に対応するレジスタ情報とフレームバッファ情報を書き込み、周辺装置および表示装置に対する待機モード解除指示を出力するステップと、周辺装置制御回路が、接続された全周辺装置の電源をオンさせるステップと、表示制御回路が、接続された表示装置の電源をオンさせるステップとを有することを特徴とする。
【００２７】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００２８】
実施の形態１．
図１は本発明の実施の形態１に係る待機モード付情報処理装置の一部の構成を示すブロック図である。なお、図１において図１１に示した従来の待機モード付情報処理装置と同様の機能を有する部分については同様な符号を記載して重複する説明を省略する。
【００２９】
図１の待機モード付情報処理装置が、図１１に示した従来の待機モード付情報処理装置と相違する点は、以下の各点である。
【００３０】
（１）情報処理装置全体の動作を制御する主制御装置１の汎用入出力部１ａと入力装置４またはメニュー選択装置３に接続され、待機モード時の各デバイス１〜９への電源供給を制御する電源供給用制御装置２を備える点。
【００３１】
（２）汎用入出力部１ａを除く主制御装置１、周辺装置８、周辺装置制御回路５、表示装置９、および、表示制御回路６に対する電源電力の供給と停止を、電源供給用制御装置２の指示により切替可能である電源供給切替装置１０を備える点。
【００３２】
（３）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合に、周辺装置制御回路５は、周辺装置８に対応するレジスタ内容ＹＹ・・・ＹＹを記憶回路７に格納後、周辺装置８への電源供給停止を主制御装置１を介して電源供給用制御装置２に要求する点。
【００３３】
（４）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、表示制御回路６は、表示装置９に対応するレジスタ６ｂの内容ＺＺ・・・ＺＺとフレームバッファ６ａの内容ＦＦ・・・ＦＦを記憶回路７に格納後、表示装置９への電源供給停止を主制御装置１を介して電源供給用制御装置２に要求する点。
【００３４】
（５）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、主制御装置１は、周辺装置制御回路５、および、表示制御回路６への電源供給停止を電源供給用制御装置２に指示し、電源供給用制御装置２は、記憶回路７に各レジスタ１ｂ、５ａ、６ｂの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファ６ａの内容ＦＦ・・・ＦＦを格納後、主制御装置１、周辺装置制御回路５、および、表示制御回路６への電源供給を停止する点。
【００３５】
（６）電源供給切替装置１０は、汎用入出力部１ａを除く主制御装置１に対する電源電力の供給と停止を、電源供給用制御装置２の指示により切替可能である点。
【００３６】
（７）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、主制御装置１は、自レジスタ１ｂの内容ＸＸ・・・ＸＸを記憶回路７に格納後、汎用入出力部１ａを除く主制御装置１への電源供給停止を電源供給用制御装置２に要求する点。
【００３７】
（８）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、電源供給用制御装置１０は、汎用入出力部１ａを除く主制御装置１への電源供給を停止する点。
【００３８】
（９）電源供給用制御装置２が、待機モードの解除を検出する点。
【００３９】
（１０）電源供給用制御装置２が待機モードの解除を検出した場合、電源供給用制御装置２は、汎用入出力部１ａを除く主制御装置１、周辺装置制御回路５、および、表示制御回路６への電源供給を開始する点。
【００４０】
（１１）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、記憶回路７から各レジスタ１ｂ、５ａ、６ｂの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファ６ａの内容ＦＦ・・・ＦＦを読み出す点。
【００４１】
（１２）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、周辺装置制御回路５、および、表示制御回路６を初期化してから、各レジスタの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファの内容ＦＦ・・・ＦＦを、対応するレジスタ１ｂ、５ａ、６ｂおよびフレームバッファ６ａに書き込む点。
【００４２】
（１３）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、周辺装置８および表示装置９に対する待機モードの解除を電源供給用制御装置２に指示する点。
【００４３】
（１４）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された周辺装置制御回路５は、周辺装置８への電源供給開始を主制御装置１を介して電源供給用制御装置２に要求する点。
【００４４】
（１５）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された表示制御回路６は、表示装置９への電源供給開始を主制御装置１を介して電源供給用制御装置２に要求する点。
【００４５】
（１６）電源供給用制御装置２は待機モードの解除を検出した場合、電源電力の供給が開始された主制御回路１は、記憶回路７から主制御装置１のレジスタ内容ＸＸ・・・ＸＸを読み出し、対応するレジスタ１ｂに書き込む点。
【００４６】
（１７）主制御回路１が待機モードの開始を検出する場合は、少なくとも、電源供給用制御装置２または主制御装置１が、待機モードを実行させる入力装置４の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置３により選択された場合、または、タイマ１ｃにより前回の入力装置４またはメニュー選択装置３の操作からの所定時間の経過を検出した場合の何れかを含む点。
【００４７】
この場合の所定時間は、待機モード付情報処理装置の使用者が中座した場合や、その使用者が一時的に別の作業を始めた場合等のように、入力装置４、メニュー選択装置３から入力信号が一定時間以上なくなった場合や、表示装置９の表示内容が一定時間以上変化しなくなった場合を検出するための時間（無入力／非変化継続時間）であり、使用者が任意に設定できる。例えば、使用者が所定時間を５分と設定すると、５分間以上入力信号が無い場合や、表示内容が５分間以上変化しない場合には、タイマ１ｃの計時により待機モードが開始される。
【００４８】
逆に、待機モードを解除する場合は、入力装置４、メニュー選択装置３から入力信号が発生した場合や、表示装置９の表示内容が変化した場合である。
【００４９】
次に本実施の形態の待機モード付情報処理装置の待機モード開始時の動作について説明する。
【００５０】
図２は、図１の待機モード付情報処理装置の待機モード開始時の動作示すフローチャートである。
【００５１】
主制御装置１では、メニュー選択装置３または待機モード開始／解除ボタン４からの入力があったか否か、あるいは、主制御装置１内のタイマ１ｃが設定された時間（無入力／非変化継続時間）を計時したか否かを判断し（Ｓ１）、入力があったかタイマ１ｃが計時した場合（Ｓ１：ＹＥＳ）には、主制御装置１から、周辺装置および表示装置９に対する待機モード開始指示を出力する（Ｓ２）。入力がなくタイマ１ｃも計時しない場合（Ｓ１：ＮＯ）には、再びステップＳ１を実施する。
【００５２】
ステップＳ１およびステップＳ２の信号方向を白抜きの矢印により図１の構成に付加した図を図３に示す。
【００５３】
すると、周辺装置制御回路５は、レジスタ情報ＹＹ・・・ＹＹを記憶回路７に書き込み（Ｓ３）、表示制御回路６は、レジスタ情報ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを記憶回路７に書き込む（Ｓ４）。
【００５４】
また、主制御回路１は、レジスタ情報ＸＸ・・・ＸＸを記憶回路７に書き込む（Ｓ５）。
【００５５】
周辺装置制御回路５は、レジスタ情報の記憶回路７への書き込みが終了すると、接続された全周辺装置８の電源をオフするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ６）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、全周辺装置８の電源をオフする。
【００５６】
表示制御回路６も、レジスタ情報の記憶回路７への書き込みが終了すると、接続された表示装置９の電源をオフするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ７）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、表示装置９の電源をオフする。
【００５７】
その後、主制御回路１は、自回路１の汎用入出力部１ａ以外の電源をオフするように電源供給用制御装置２に指示を出力する（Ｓ８）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、主制御回路１の汎用入出力部１ａ以外の電源をオフする。
【００５８】
ステップＳ３〜ステップＳ８の信号方向を白抜きの矢印により図１の構成に付加し、さらに電源供給の変化を付加した図を図４に示す。
【００５９】
その後、電源供給用制御装置２は、電源供給切替装置１０を制御することで、周辺装置制御回路５および表示制御回路６の電源をオフする（Ｓ９）。
【００６０】
本実施の形態の待機モードにおける電源の供給状況を図１の構成に付加した図を図５に示す。
【００６１】
図５の待機モード付情報処理装置では、従来の待機モード付情報処理装置と異なり、全周辺装置８への電源供給および表示装置９への電源供給が完全に絶たれており、さらに、汎用入出力部１ａ以外の主制御回路１の電源、周辺装置制御回路５および表示制御回路６の電源についても完全に絶たれていることがわかる。
【００６２】
次に本実施の形態の待機モード付情報処理装置の待機モード解除時の動作について説明する。
【００６３】
図６は、図１の待機モード付情報処理装置の待機モード解除時の動作示すフローチャートである。
【００６４】
電源供給用制御装２では、メニュー選択装置３または待機モード開始／解除ボタン４からの入力があったか否かを判断し（Ｓ１１）、入力があった場合（Ｓ１１：ＹＥＳ）には、電源供給用制御装置２は、電源供給切替装置１０を制御することで、周辺装置制御回路５および表示制御回路６の電源をオンし（Ｓ１２）、さらに、汎用入出力部１ａ以外の主制御装置１の電源をオンする（Ｓ１３）。入力がない場合（Ｓ１１：ＮＯ）には、再びステップＳ１１を実施する。
【００６５】
ステップＳ１１〜ステップＳ１３の信号方向を白抜きの矢印により図１の構成に付加した図を図７に示す。
【００６６】
すると、主制御装置１は、各レジスタ情報ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを記憶回路７から読み出す（Ｓ１４）。
【００６７】
ステップＳ１４の信号方向を白抜きの矢印により図１の構成に付加した図を図８に示す。
【００６８】
次に、主制御装置１は、周辺装置制御回路５および表示制御回路６を初期化し（Ｓ１５）、周辺装置制御回路５に対応するレジスタ情報ＹＹ・・・ＹＹを書き込み（Ｓ１６）、表示制御回路６に対応するレジスタ情報ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを書き込み（Ｓ１７）、周辺装置８および表示装置９に対する待機モード解除指示を出力する（Ｓ１８）。
【００６９】
ステップＳ１５〜ステップＳ１８の信号方向を白抜きの矢印により図１の構成に付加し、さらに電源供給の変化を付加した図を図９に示す。
【００７０】
その後、周辺装置制御回路５は、接続された全周辺装置８の電源をオンするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ１９）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、全周辺装置８の電源をオンする。
【００７１】
さらに、表示制御回路６は、接続された表示装置の電源をオンするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ２０）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、表示装置９の電源をオフする。
【００７２】
本実施の形態の待機モードを解除した状況を、図１０に示す。
図１０の待機モード付情報処理装置では、図３に示した待機モードへの移行前の状況が再現されており、本実施の形態に特有の、周辺装置８および表示装置９への電源供給の完全遮断に加え、汎用入出力部１ａ以外の主制御回路１の電源、周辺装置制御回路５および表示制御回路６の電源についても完全に遮断した状態から完全に復帰できていることがわかる。
【００７３】
このように、本実施の形態では、電源供給用制御装置と電源供給切替装置を設け、レジスタ情報とフレームバッファ情報を記憶回路に格納後、周辺装置および表示装置だけでなく、汎用入出力部以外の主制御回路の電源、周辺装置制御回路および表示制御回路の電源についても完全に遮断するので、サスペンド・トゥ・メモリの待機モードの復帰時間が短い点はそのままに、サスペンド時の消費電力を減少させてバッテリの持続時間を延長させることができる。
【００７４】
なお、本実施の形態では、電源供給用制御装置２と電源供給切替装置１０により各デバイスに供給される電源のオン／オフ制御を行っているが、従来からの周辺装置制御回路５と周辺装置に独自の省電力モード、あるいは、表示制御回路６と表示装置９に独自の省電力モードと、本発明の電源供給用制御装置とを組み合わせて使用しても良く、また、本実施の形態の電源供給用制御装置２と電源供給切替装置１０を用いて、一部のデバイスのみについて電源供給を制御しても良い。
【００７５】
また、本実施の形態では、電源供給用制御装置と電源供給切替装置を別個の構成として記載しているが、両装置を一体化させても良い。
【００７６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００７７】
本発明の待機モード付情報処理装置は、電源供給用制御装置と電源供給切替装置を設け、レジスタ情報とフレームバッファ情報を記憶回路に格納後、周辺装置および表示装置だけでなく、汎用入出力部以外の主制御回路の電源、周辺装置制御回路および表示制御回路の電源についても完全に遮断するので、サスペンド・トゥ・メモリの待機モードからの復帰時間が短いという利点はそのまま継承しつつ、サスペンド時の消費電力を最小限に減少させてバッテリの持続時間を延長させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る待機モード付情報処理装置の一部の構成を示すブロック図である。
【図２】図１の待機モード付情報処理装置の待機モード開始時の動作示すフローチャートである。
【図３】ステップＳ１およびステップＳ２の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図４】ステップＳ３〜ステップＳ８の信号方向を白抜きの矢印により図１の構成に付加しさらに電源供給の変化を付加した図である。
【図５】本実施の形態の待機モードにおける電源の供給状況を図１の構成に付加した図である。
【図６】図１の待機モード付情報処理装置の待機モード解除時の動作示すフローチャートである。
【図７】ステップＳ１１〜ステップＳ１３の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図８】ステップＳ１４の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図９】ステップＳ１５〜ステップＳ１８の信号方向を白抜きの矢印により図１の構成に付加しさらに電源供給の変化を付加した図である。
【図１０】本実施の形態の待機モードを解除した状況を示す図である。
【図１１】従来の待機モード付情報処理装置の一部の構成を示すブロック図である。
【符号の説明】
１　主制御装置、　１ａ　汎用入出力部（ＧＰＩＯ）、　１ｂ、５ａ、６ｂ　レジスタ、　１ｃ　タイマ、　２　電源供給用制御装置、　３　メニュー選択装置、　４　待機モード開始／解除ボタン、　５　周辺装置制御回路、　６　表示制御回路、　６ａ　フレームバッファ、　７　（揮発性）記憶回路、　７ａ　記憶素子、　８　周辺装置、　９　表示装置、　１０　電源供給切替装置。[0001]
TECHNICAL FIELD OF THE INVENTION
According to the present invention, when the power is turned off, the use status of the working software and the working data are stored, and then the supply of the power to the peripheral device is stopped. Regarding information processing devices such as notebook personal computers equipped with a standby mode for reading usage status and data, in particular, the time required for restarting does not increase, and the power consumption required for maintaining work data and the like in the standby mode is reduced. Related to suppression technology.
[0002]
[Prior art]
In a portable information processing device such as a notebook computer driven by a battery, the usage status of the working software and the working data are stored, and then the power supply to the peripheral devices is stopped. Many have a standby mode for reading the software usage status and data at the time of the previous work.
[0003]
The standby mode is generally referred to as suspend, but may also be referred to as standby, sleep, or a power saving function. Returning from the standby mode is often called a resume function.
[0004]
In the standby mode, what is written to a non-volatile storage circuit such as a hard disk so that power is not required for maintaining the usage state of the software at the time of work and data at the time of work is called hibernation. Instead of consumption, it takes some time to restart (return) or exit. From the viewpoint of power management, a method in which all the states of the information processing apparatus are stored in the hard disk and the standby mode is set is called a suspend to disk.
[0005]
In a standby mode other than hibernation, the state of use of the software during operation and data during operation are written to a volatile storage circuit such as a dynamic random access memory (DRAM). Power supply (power consumption) is required to maintain the contents. From the viewpoint of power management, a method of storing all the states of the information processing device in the DRAM and setting the standby mode is called a suspend-to-memory.
[0006]
As an architecture for managing power in a standby mode by an OS (operation system), there is an on-now (On Now) architecture, in which a sleep state is maintained even when a personal computer is turned off, so that the next start-up time can be shortened, a telephone line, etc. Can be activated by an incoming call from outside.
[0007]
Generally, in the above-mentioned suspend-to-disk, the stored contents are maintained even when the power supply to the information processing apparatus is completely cut off, so that the battery life can be extended. In such a case, a certain amount of power is required to maintain the stored contents of the DRAM or the like, so that it is difficult to extend the duration of the battery.
[0008]
However, the suspend-to-disc consumes less power and thus has an advantage in battery life, but on the other hand, it requires reading data from the disk when returning (resume). There must be enough free space on the hard disk to save the file.
[0009]
FIG. 11 is a block diagram showing a configuration of a part of a conventional information processing apparatus with a standby mode.
The main controller 1 such as a microcomputer includes, for example, an input C1 from a menu selection device 3 such as a mouse for selecting a standby mode from a menu displayed on the screen, and a standby mode start / cancel button for directly selecting the standby mode. 4 is input. The main controller 1 includes a general-purpose input / output unit (GPIO) 1a that performs not only the above-mentioned inputs C1 and C2 but also all input and output of software and data with an external device. It has a register 1b for storing data and a timer 1c for measuring the time since the input C1 and the input C2 disappear.
[0010]
The peripheral device control circuit 5 is connected to the main control circuit 1 via the GPIO 1a, and inputs and outputs a control signal C5. Further, a peripheral device 8 such as a hard disk device is connected to the peripheral device control circuit 5, and a control signal C8 is input and output. Further, the peripheral device control circuit 5 has a register 5a for storing the work contents of the peripheral device.
[0011]
The display control circuit 6 is connected to the main control circuit 1 via the GPIO 1a, and inputs and outputs a control signal C6. Also, a display device 9 such as a CRT (cathode ray tube) or a liquid crystal screen is connected to the display control circuit 6, and a control signal C9 is input and output. Further, the display control circuit 6 has a register 6b for storing the work contents of the display device, and a frame buffer 6a for storing the display contents of the display device.
[0012]
The volatile storage circuit 7 such as a DRAM stores the storage contents of the frame buffer 6a and the storage contents of the registers 1b, 5a, and 6b as backed-up storage contents 7a.
[0013]
The main controller 1, the GPIO 1a, the peripheral device control circuit 5, the display control circuit 6, the peripheral device 8, and the storage circuit 7 are constantly supplied with power P1 to P8.
[0014]
In the conventional information processing apparatus with a standby mode shown in FIG. 11, in a standby mode of a suspend-to-memory having a short resume time (hereinafter, referred to as a suspend), power supply of P1 to P8 is not performed. It is implemented as it is.
[0015]
When the suspend is executed, for example, when the main control device 1 detects an operation of the standby mode start / cancel button 4 which is an input device for executing the standby mode, the menu for executing the standby mode is the menu selection device 3. Is generally selected, or when the timer 1c detects that a predetermined time has elapsed since the previous operation of the input device 4 or the menu selection device 3. However, when no change in the event occurs in the peripheral device 8 for a predetermined time or more, when an instruction corresponding to the execution of the specific program set by the scheduling is input, the instruction by the setting of the OS mounted in the main control device 1 itself is issued. Suspend may be performed.
[0016]
When the suspend operation is performed, the peripheral device 8 and the peripheral device control circuit 5 are controlled by the main controller 1 after the contents stored in the registers 1b, 5a, 6b and the frame buffer 6a are written into the storage circuit 7 to start the standby mode. , A unique power saving state is started, and a combination of the display device 9 and the display control circuit 6 starts a unique power saving state.
[0017]
As described above, in the conventional information processing apparatus with a standby mode, the power supply is maintained as it is at the time of suspending, but by suspending the peripheral device 8 or the display device 9 to its own power saving state, the suspend to tow is performed. -The memory was in standby mode.
[0018]
[Problems to be solved by the invention]
However, in the standby mode of the suspend-to-memory of the conventional information processing apparatus with a standby mode, the peripheral device 8 or the display device 9 needs to be in its own power saving state. Since the power supply to the circuit 6 is maintained as it is and the power supply to the main controller 1 is also maintained as it is, the power consumption at the time of suspending becomes relatively large, and it is difficult to extend the duration of the battery. was there.
[0019]
The present invention has been made in view of the above-described problems, and reduces the power consumption during suspending to reduce the battery duration while maintaining the short recovery time of the suspend-to-memory from the suspended state. It is an object of the present invention to provide an extended information processing device.
[0020]
[Means for Solving the Problems]
In order to achieve the above object, the information processing apparatus with a standby mode according to the first aspect of the present invention stores the current processing content in a volatile storage circuit by detecting a situation in which the standby mode is executed, An information processing apparatus that shifts to a standby mode, wherein the information processing apparatus is connected to a general-purpose input / output unit and an input device or a menu selection device of a main controller that controls the operation of the entire information processing apparatus, and supplies power to each device in the standby mode. A power supply control device that controls the supply, and a power supply that can be switched between supply and stop of power supply to the peripheral device, the peripheral device control circuit, the display device, and the display control circuit according to an instruction from the power supply control device. A switching device, wherein when the main control device detects the start of the standby mode, the peripheral device control circuit stores the register contents corresponding to the peripheral device in the volatile storage circuit, and then stores the contents in the volatile storage circuit. The power supply control device requests the power supply control device via the main control device to stop the power supply to the device, and the display control circuit stores the contents of the register and the frame buffer corresponding to the display device in the volatile storage circuit and then to the display device Requesting the power supply control device to stop the power supply to the power supply control device via the main control device, the main control device instructs the power supply control device to stop the power supply to the peripheral device control circuit and the display control circuit, The power supply control device is characterized in that after storing the contents of each register and the contents of the frame buffer in the volatile storage circuit, the power supply to the main control device, the peripheral device control circuit, and the display control circuit is stopped.
[0021]
According to a second aspect of the present invention, in the information processing apparatus with the standby mode according to the first aspect, the power supply switching device controls the supply and stop of the power supply to the main control device excluding the general-purpose input / output unit. The main control device requests the power supply control device to stop power supply to the main control device except for the general-purpose input / output unit after storing the contents of its own register in the volatile memory circuit. The power supply control device is characterized in that the power supply to the main control device excluding the general-purpose input / output unit is stopped.
[0022]
According to a third aspect of the present invention, in the information processing apparatus with the standby mode according to the first aspect, when the power supply control device detects the release of the standby mode, the power supply control device controls the peripheral device control. Power supply to the circuit and the display control circuit, and the main control circuit reads out the contents of each register and the frame buffer from the volatile storage circuit, and initializes the peripheral device control circuit and the display control circuit. Writes the contents of each register and the contents of the frame buffer into the corresponding registers and frame buffers, instructs the power supply control device to release the standby mode for the peripheral device and the display device, and the peripheral device control circuit supplies power to the peripheral device. The start of power supply is requested from the power supply controller via the main controller, and the display control circuit controls the start of power supply to the display device. Wherein the request to the power supply control device through the location.
[0023]
According to a fourth aspect of the present invention, in the information processing apparatus with the standby mode according to the second aspect, when the power supply control device detects release of the standby mode, the power supply control device controls the main control device excluding the general-purpose input / output unit. The power supply is started, and the main control circuit reads the register contents of the main control device from the volatile storage circuit and writes the contents in the corresponding register.
[0024]
According to a fifth aspect of the present invention, in the information processing apparatus with the standby mode according to any one of the first to fourth aspects, when detecting the start of the standby mode, at least a power supply control device or a main control device. However, when the operation of the input device for executing the standby mode is detected, the menu for executing the standby mode is selected by the menu selection device, or a predetermined time from the previous operation of the input device or the menu selection device by the timer. Or any of the cases where the progress of the process is detected.
[0025]
A standby mode start method for an information processing apparatus with a standby mode according to the present invention is connected to a general-purpose input / output unit and an input device or a menu selection device of a main control device that controls the operation of the entire information processing device. A power supply control device that controls power supply to each device in a standby mode; and a power supply control device that supplies and stops supply of power to peripheral devices, a peripheral device control circuit, a display device, and a display control circuit. A standby mode start method for an information processing apparatus with a standby mode including a power supply switching device that can be switched by the instruction of the main controller, wherein the main controller outputs a standby mode start instruction to the peripheral device and the display device; A step in which the peripheral device control circuit writes the register information to the storage circuit; and a display control circuit stores the register information and the frame buffer information in the storage circuit. The writing step, the main control circuit writes the register information to the storage circuit, and the step of turning off the power supply other than the general-purpose input / output unit of the own circuit, and the peripheral device control circuit turns off the power supply of all the connected peripheral devices. And a step in which the display control circuit turns off the power of the connected display device, and a step in which the power supply control device turns off the power of the peripheral device control circuit and the display control circuit. .
[0026]
A standby mode releasing method for an information processing apparatus with a standby mode according to the present invention is connected to a general-purpose input / output unit and an input device or a menu selection device of a main control device that controls the operation of the entire information processing device. A power supply control device that controls power supply to each device in a standby mode; and a power supply control device that supplies and stops supply of power to peripheral devices, a peripheral device control circuit, a display device, and a display control circuit. A standby mode release method for an information processing apparatus with a standby mode, comprising: a power supply switching device that can be switched according to an instruction of the power supply switching device. Turning on the power of the main controller other than the main unit, and the main controller reads out each register information and frame buffer information from the storage circuit, and And writing the register information corresponding to the peripheral device control circuit, writing the register information and the frame buffer information corresponding to the display control circuit, and outputting a standby mode release instruction to the peripheral device and the display device. And a display control circuit for turning on the power of all the connected peripheral devices, and a display control circuit for turning on the power of the connected display devices.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0028]
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a partial configuration of an information processing apparatus with a standby mode according to Embodiment 1 of the present invention. In FIG. 1, portions having the same functions as those of the conventional information processing apparatus with a standby mode shown in FIG. 11 are denoted by the same reference numerals, and redundant description will be omitted.
[0029]
The information processing apparatus with the standby mode in FIG. 1 differs from the conventional information processing apparatus with the standby mode shown in FIG. 11 in the following points.
[0030]
(1) It is connected to the general-purpose input / output unit 1a of the main control device 1 for controlling the operation of the entire information processing device and the input device 4 or the menu selection device 3, and controls power supply to each of the devices 1 to 9 in the standby mode. That the power supply control device 2 is provided.
[0031]
(2) Supply and stop of power supply to the main control device 1, peripheral device 8, peripheral device control circuit 5, display device 9, and display control circuit 6 excluding the general-purpose input / output unit 1a are controlled by the power supply control device 2. And a power supply switching device 10 that can be switched by the instruction of (1).
[0032]
(3) When the main control device 1 detects the start of the standby mode via the power supply control device 2, the peripheral device control circuit 5 stores the register contents YY... YY corresponding to the peripheral device 8 in the storage circuit. 7, the power supply to the peripheral device 8 is requested to be stopped from the power supply control device 2 via the main control device 1.
[0033]
(4) When the main control device 1 detects the start of the standby mode via the power supply control device 2, the display control circuit 6 determines the contents ZZ... ZZ of the register 6b corresponding to the display device 9 and the frame buffer. Content of 6a FF... FF is stored in the storage circuit 7, and then a request to stop the power supply to the display device 9 is made to the power supply control device 2 via the main control device 1.
[0034]
(5) When the main control device 1 detects the start of the standby mode via the power supply control device 2, the main control device 1 stops the power supply to the peripheral device control circuit 5 and the display control circuit 6. The power supply control device 2 instructs the power supply control device 2 to store the contents XX ... XX, YY ... YY, ZZ ... ZZ and the contents of the registers 1b, 5a, 6b in the storage circuit 7. The point where the power supply to the main controller 1, the peripheral device control circuit 5, and the display control circuit 6 is stopped after the contents FF of the buffer 6a are stored.
[0035]
(6) The power supply switching device 10 can switch the supply and stop of the power supply to the main control device 1 except for the general-purpose input / output unit 1a according to an instruction from the power supply control device 2.
[0036]
(7) When the main control device 1 detects the start of the standby mode via the power supply control device 2, the main control device 1 stores the contents XX. The point that the power supply control device 2 is requested to stop the power supply to the main control device 1 except the general-purpose input / output unit 1a.
[0037]
(8) When the main control device 1 detects the start of the standby mode via the power supply control device 2, the power supply control device 10 supplies power to the main control device 1 excluding the general-purpose input / output unit 1a. Point to stop.
[0038]
(9) The power supply control device 2 detects the release of the standby mode.
[0039]
(10) When the power supply control device 2 detects the release of the standby mode, the power supply control device 2 includes the main control device 1, the peripheral device control circuit 5, and the display control circuit excluding the general-purpose input / output unit 1a. The point where power supply to 6 starts.
[0040]
(11) When the power supply control device 2 detects the release of the standby mode, the main control circuit 1 started to supply power in (10) reads the contents XX of the registers 1b, 5a, 6b from the storage circuit 7. .. XX, YY... YY, ZZ... ZZ and contents FF.
[0041]
(12) When the power supply control device 2 detects the release of the standby mode, the main control circuit 1 to which the power supply is started in (10) initializes the peripheral device control circuit 5 and the display control circuit 6. XX, YY... YY, ZZ... ZZ and the contents of the frame buffer FF... FF are written into the corresponding registers 1b, 5a and 6b and the frame buffer 6a. point.
[0042]
(13) When the power supply control device 2 detects the release of the standby mode, the main control circuit 1 started to supply the power in (10) supplies the peripheral device 8 and the display device 9 with the release of the standby mode. Point to the control device 2 for use.
[0043]
(14) When the power supply control device 2 detects the release of the standby mode, the peripheral device control circuit 5 to which the power supply has been started in (10) causes the main control device 1 to start the power supply to the peripheral device 8. To the power supply control device 2 via
[0044]
(15) When the power supply control device 2 detects the release of the standby mode, the display control circuit 6, which has been started to supply power in (10), starts the power supply to the display device 9 via the main control device 1. Required for the power supply control device 2.
[0045]
(16) When the power supply control device 2 detects the release of the standby mode, the main control circuit 1 to which the supply of the power supply has been started reads the register contents XX... XX of the main control device 1 from the storage circuit 7. Read and write to the corresponding register 1b.
[0046]
(17) When the main control circuit 1 detects the start of the standby mode, at least when the power supply control device 2 or the main control device 1 detects an operation of the input device 4 for executing the standby mode, the standby mode In the case where the menu for executing is selected by the menu selection device 3, or when the timer 1c detects that a predetermined time has elapsed since the previous operation of the input device 4 or the menu selection device 3.
[0047]
In this case, the predetermined time is set to the time when the user of the information processing apparatus with the standby mode is in the middle or when the user temporarily starts another work, for example, when the input device 4 and the menu selection device 3 are used. This is a time (no input / non-change continuation time) for detecting when the input signal has disappeared for a certain time or more or when the display content of the display device 9 has not changed for a certain time or more. Can be set. For example, if the user sets the predetermined time to 5 minutes, if there is no input signal for 5 minutes or more, or if the displayed content does not change for 5 minutes or more, the standby mode is started by counting the timer 1c.
[0048]
Conversely, the standby mode is canceled when an input signal is generated from the input device 4 or the menu selection device 3 or when the display content of the display device 9 changes.
[0049]
Next, an operation of the information processing apparatus with a standby mode according to the present embodiment when the standby mode is started will be described.
[0050]
FIG. 2 is a flowchart illustrating an operation of the information processing apparatus with a standby mode in FIG. 1 when the standby mode is started.
[0051]
The main controller 1 determines whether there is an input from the menu selection device 3 or the standby mode start / cancel button 4, or the time set by the timer 1c in the main controller 1 (no input / non-change duration). Is determined (S1), and if there is an input or the timer 1c measures the time (S1: YES), the main controller 1 outputs a standby mode start instruction to the peripheral device and the display device 9. (S2). If there is no input and the timer 1c does not count (S1: NO), step S1 is performed again.
[0052]
FIG. 3 is a diagram in which the signal directions of step S1 and step S2 are added to the configuration of FIG. 1 by white arrows.
[0053]
Then, the peripheral device control circuit 5 writes the register information YY... YY into the storage circuit 7 (S3), and the display control circuit 6 stores the register information ZZ. Writing to the circuit 7 (S4).
[0054]
Further, the main control circuit 1 writes the register information XX... XX into the storage circuit 7 (S5).
[0055]
When the writing of the register information to the storage circuit 7 is completed, the peripheral device control circuit 5 requests the power supply control device 2 via the main control device 1 to turn off the power of all the connected peripheral devices 8. (S6). The power supply control device 2 turns off the power of all the peripheral devices 8 by controlling the power supply switching device 10.
[0056]
When the writing of the register information to the storage circuit 7 is completed, the display control circuit 6 also requests the power supply control device 2 via the main control device 1 to turn off the power of the connected display device 9 ( S7). The power supply control device 2 turns off the power of the display device 9 by controlling the power supply switching device 10.
[0057]
After that, the main control circuit 1 outputs an instruction to the power supply control device 2 to turn off the power of the circuit 1 other than the general-purpose input / output unit 1a (S8). The power supply control device 2 controls the power supply switching device 10 to turn off the power of the main control circuit 1 other than the general-purpose input / output unit 1a.
[0058]
FIG. 4 is a diagram in which the signal directions of steps S3 to S8 are added to the configuration of FIG. 1 by white arrows, and a change in power supply is added.
[0059]
Thereafter, the power supply control device 2 controls the power supply switching device 10 to turn off the power of the peripheral device control circuit 5 and the display control circuit 6 (S9).
[0060]
FIG. 5 is a diagram in which the power supply status in the standby mode according to the present embodiment is added to the configuration of FIG.
[0061]
In the information processing apparatus with standby mode shown in FIG. 5, unlike the conventional information processing apparatus with standby mode, power supply to all the peripheral devices 8 and power supply to the display device 9 are completely cut off. It can be seen that the power supplies of the main control circuit 1 other than the output unit 1a and the power supplies of the peripheral device control circuit 5 and the display control circuit 6 are completely cut off.
[0062]
Next, the operation of the information processing apparatus with a standby mode according to the present embodiment when the standby mode is released will be described.
[0063]
FIG. 6 is a flowchart illustrating the operation of the information processing apparatus with a standby mode in FIG. 1 when the standby mode is released.
[0064]
The power supply control unit 2 determines whether or not an input has been made from the menu selection device 3 or the standby mode start / cancel button 4 (S11). The control device 2 turns on the power of the peripheral device control circuit 5 and the display control circuit 6 by controlling the power supply switching device 10 (S12), and further turns on the power of the main control device 1 other than the general-purpose input / output unit 1a. Is turned on (S13). If there is no input (S11: NO), step S11 is performed again.
[0065]
FIG. 7 is a diagram in which the signal directions of steps S11 to S13 are added to the configuration of FIG. 1 by white arrows.
[0066]
Then, main controller 1 reads out register information XX... XX, YY... YY, ZZ... ZZ and frame buffer information FF.
[0067]
FIG. 8 shows a diagram in which the signal direction of step S14 is added to the configuration of FIG. 1 by white arrows.
[0068]
Next, the main controller 1 initializes the peripheral device control circuit 5 and the display control circuit 6 (S15), and writes register information YY... YY corresponding to the peripheral device control circuit 5 (S16). .. ZZ and the frame buffer information FF... FF corresponding to No. 6 are written (S17), and a standby mode release instruction is output to the peripheral device 8 and the display device 9 (S18).
[0069]
FIG. 9 is a diagram in which the signal directions of steps S15 to S18 are added to the configuration of FIG. 1 by white arrows, and further changes in power supply are added.
[0070]
Thereafter, the peripheral device control circuit 5 requests the power supply control device 2 via the main control device 1 to turn on the power of all the connected peripheral devices 8 (S19). The power supply control device 2 turns on the power of all the peripheral devices 8 by controlling the power supply switching device 10.
[0071]
Further, the display control circuit 6 requests the power supply control device 2 via the main control device 1 to turn on the power of the connected display device (S20). The power supply control device 2 turns off the power of the display device 9 by controlling the power supply switching device 10.
[0072]
FIG. 10 shows a state in which the standby mode according to the present embodiment is released.
In the information processing apparatus with the standby mode shown in FIG. 10, the situation before the shift to the standby mode shown in FIG. 3 is reproduced, and the power supply to the peripheral device 8 and the display device 9 unique to this embodiment is performed. It can be seen that, in addition to the complete shutoff, the power supplies of the main control circuit 1 other than the general-purpose input / output unit 1a and the power supplies of the peripheral device control circuit 5 and the display control circuit 6 can be completely restored from the completely shut off state.
[0073]
As described above, in the present embodiment, the power supply control device and the power supply switching device are provided, and after the register information and the frame buffer information are stored in the storage circuit, not only the peripheral device and the display device but also the general-purpose input / output unit The power supply of the main control circuit, the peripheral device control circuit and the display control circuit are completely shut off, reducing the power consumption during suspending, while maintaining the short recovery time of the suspend-to-memory standby mode. As a result, the duration of the battery can be extended.
[0074]
In this embodiment, the on / off control of the power supplied to each device is performed by the power supply control device 2 and the power supply switching device 10, but the conventional peripheral device control circuit 5 and the peripheral device Or a power saving mode unique to the display control circuit 6 and the display device 9 may be used in combination with the power supply control device of the present invention. Using the power supply control device 2 and the power supply switching device 10, the power supply may be controlled for only some of the devices.
[0075]
Further, in this embodiment, the power supply control device and the power supply switching device are described as separate components, but both devices may be integrated.
[0076]
【The invention's effect】
Since the present invention is configured as described above, it has the following effects.
[0077]
An information processing device with a standby mode according to the present invention includes a power supply control device and a power supply switching device, and after storing register information and frame buffer information in a storage circuit, not only a peripheral device and a display device, but also a general-purpose input / output unit. The power supply of the main control circuit, peripheral device control circuit and display control circuit other than the above is also completely shut off, so that the advantage that the recovery time from the standby mode of the suspend-to-memory is short is maintained, Power consumption can be reduced to a minimum to extend battery life.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a partial configuration of an information processing apparatus with a standby mode according to Embodiment 1 of the present invention.
FIG. 2 is a flowchart showing an operation of the information processing apparatus with a standby mode shown in FIG. 1 when the standby mode is started.
FIG. 3 is a diagram in which signal directions of steps S1 and S2 are added to the configuration of FIG. 1 by white arrows.
FIG. 4 is a diagram in which signal directions in steps S3 to S8 are added to the configuration of FIG. 1 by white arrows, and a change in power supply is added.
FIG. 5 is a diagram in which a power supply state in a standby mode according to the present embodiment is added to the configuration of FIG. 1;
6 is a flowchart illustrating an operation of the information processing apparatus with a standby mode in FIG. 1 when the standby mode is released.
FIG. 7 is a diagram in which signal directions of steps S11 to S13 are added to the configuration of FIG. 1 by white arrows.
FIG. 8 is a diagram in which the signal direction of step S14 is added to the configuration of FIG. 1 by white arrows.
FIG. 9 is a diagram in which signal directions of steps S15 to S18 are added to the configuration of FIG. 1 by white arrows, and a change in power supply is added.
FIG. 10 is a diagram illustrating a state in which a standby mode according to the present embodiment has been released.
FIG. 11 is a block diagram showing a configuration of a part of a conventional information processing apparatus with a standby mode.
[Explanation of symbols]
1 main controller, 1a general-purpose input / output unit (GPIO), 1b, 5a, 6b register, 1c timer, 2 power supply control device, 3 menu selection device, 4 standby mode start / cancel button, 5 peripheral device control circuit, Reference Signs List 6 display control circuit, 6a frame buffer, 7 (volatile) storage circuit, 7a storage element, 8 peripheral device, 9 display device, 10 power supply switching device.

Claims (7)

待機モードを実行させる状況の検出により、現在の処理内容を揮発性の記憶回路に保存した後、待機モードに移行する情報処理装置であって、
情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、
周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置と
を備え、
前記主制御装置が、前記待機モードの開始を検出した場合、
前記周辺装置制御回路は、前記周辺装置に対応するレジスタ内容を前記揮発性記憶回路に格納後、前記周辺装置への電源供給停止を前記主制御装置を介して電源供給用制御装置に要求し、
前記表示制御回路は、前記表示装置に対応するレジスタ内容とフレームバッファ内容を前記揮発性記憶回路に格納後、前記表示装置への電源供給停止を前記主制御装置を介して電源供給用制御装置に要求し、
前記主制御装置は、前記周辺装置制御回路、および、前記表示制御回路への電源供給停止を電源供給用制御装置に指示し、
前記電源供給用制御装置は、前記揮発性記憶回路に各レジスタ内容およびフレームバッファ内容を格納後、前記主制御装置、前記周辺装置制御回路、および、前記表示制御回路への電源供給を停止する
ことを特徴とする待機モード付情報処理装置。An information processing apparatus which shifts to a standby mode after storing a current processing content in a volatile storage circuit by detecting a situation in which the standby mode is executed,
A power supply control device that is connected to a general-purpose input / output unit and an input device or a menu selection device of a main control device that controls the operation of the entire information processing device, and controls power supply to each device in the standby mode.
A peripheral device, a peripheral device control circuit, a display device, and a power supply switching device that can switch between supply and stop of power supply to the display control circuit in accordance with an instruction from the power supply control device,
When the main control device detects the start of the standby mode,
The peripheral device control circuit, after storing the register content corresponding to the peripheral device in the volatile storage circuit, requests the power supply control device via the main control device to stop power supply to the peripheral device,
The display control circuit stores the register contents and the frame buffer contents corresponding to the display device in the volatile storage circuit, and then stops the power supply to the display device via the main control device to the power supply control device. Request,
The main controller, the peripheral device control circuit, and instructs the power supply control device to stop power supply to the display control circuit,
The power supply control device stops the power supply to the main control device, the peripheral device control circuit, and the display control circuit after storing each register content and frame buffer content in the volatile storage circuit. An information processing apparatus with a standby mode. 前記電源供給切替装置は、前記汎用入出力部を除く前記主制御装置に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能であり、
前記主制御装置は、自レジスタ内容を前記揮発性記憶回路に格納後、前記汎用入出力部を除く前記主制御装置への電源供給停止を電源供給用制御装置に要求し、
前記電源供給用制御装置は、前記汎用入出力部を除く前記主制御装置への電源供給を停止する
ことを特徴とする請求項１に記載の待機モード付情報処理装置。The power supply switching device is capable of switching between supply and stop of power supply to the main control device excluding the general-purpose input / output unit according to an instruction from a power supply control device,
The main control device, after storing the content of its own register in the volatile storage circuit, requests the power supply control device to stop power supply to the main control device except for the general-purpose input / output unit,
The information processing apparatus with a standby mode according to claim 1, wherein the power supply control device stops power supply to the main control device except the general-purpose input / output unit. 前記電源供給用制御装置が、前記待機モードの解除を検出した場合、
前記電源供給用制御装置は、前記周辺装置制御回路、および、前記表示制御回路への電源供給を開始し、
前記主制御回路は、前記揮発性記憶回路から各レジスタ内容およびフレームバッファ内容を読み出すと共に、前記周辺装置制御回路、および、前記表示制御回路を初期化してから、各レジスタ内容およびフレームバッファ内容を対応するレジスタおよびフレームバッファに書き込み、周辺装置および表示装置に対する待機モードの解除を電源供給用制御装置に指示し、
前記周辺装置制御回路は、前記周辺装置への電源供給開始を前記主制御装置を介して電源供給用制御装置に要求し、
前記表示制御回路は、前記表示装置への電源供給開始を前記主制御装置を介して電源供給用制御装置に要求する
ことを特徴とする請求項１に記載の待機モード付情報処理装置。When the power supply control device detects the release of the standby mode,
The power supply control device, the peripheral device control circuit, and starts power supply to the display control circuit,
The main control circuit reads out the contents of each register and frame buffer from the volatile storage circuit, and initializes the peripheral device control circuit and the display control circuit, and then associates the contents of each register and frame buffer. And instruct the power supply control device to release the standby mode for the peripheral device and the display device,
The peripheral device control circuit requests a power supply control device via the main control device to start power supply to the peripheral device,
The information processing apparatus with a standby mode according to claim 1, wherein the display control circuit requests the power supply control device via the main control device to start power supply to the display device. 前記電源供給用制御装置は、前記待機モードの解除を検出した場合、前記汎用入出力部を除く前記主制御装置に対する電源電力の供給を開始し、
前記主制御回路は、前記揮発性記憶回路から主制御装置のレジスタ内容を読み出し、対応するレジスタに書き込む
ことを特徴とする請求項２に記載の待機モード付情報処理装置。The power supply control device, when detecting the release of the standby mode, starts supplying power to the main control device except the general-purpose input / output unit,
3. The information processing apparatus with a standby mode according to claim 2, wherein the main control circuit reads the register contents of the main control device from the volatile storage circuit and writes the contents of the register to a corresponding register. 前記待機モードの開始を検出する場合は、少なくとも、前記電源供給用制御装置または前記主制御装置が、待機モードを実行させる入力装置の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置により選択された場合、または、タイマにより前回の入力装置またはメニュー選択装置の操作からの所定時間の経過を検出した場合の何れかを含む
ことを特徴とする請求項１〜４の何れかに記載の待機モード付情報処理装置。When detecting the start of the standby mode, at least when the power supply control device or the main control device detects an operation of an input device for executing the standby mode, the menu for executing the standby mode is a menu selection device. 5. The method according to claim 1, wherein the selection includes a case where a predetermined time has elapsed since the last operation of the input device or the menu selection device. Information processing device with standby mode. 情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、
周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置と
を備える待機モード付情報処理装置の待機モード開始方法であって、
主制御装置が、周辺装置および表示装置に対する待機モード開始指示を出力するステップと、
周辺装置制御回路が、レジスタ情報を記憶回路に書き込むステップと、
表示制御回路が、レジスタ情報とフレームバッファ情報を記憶回路に書き込むステップと、
主制御回路が、レジスタ情報を記憶回路に書き込み、自回路の汎用入出力部以外の電源をオフさせるステップと、
周辺装置制御回路が、接続された全周辺装置の電源をオフさせるステップと、
表示制御回路が、接続された表示装置の電源をオフさせるステップと、
電源供給用制御装置が、周辺装置制御回路および表示制御回路の電源をオフさせるステップと
を有することを特徴とする待機モード付情報処理装置の待機モード開始方法。A power supply control device that is connected to a general-purpose input / output unit and an input device or a menu selection device of a main control device that controls the operation of the entire information processing device, and controls power supply to each device in the standby mode.
An information processing apparatus with a standby mode, comprising: a peripheral device, a peripheral device control circuit, a display device, and a power supply switching device capable of switching between supply and stop of power supply to the display control circuit in accordance with an instruction from the power supply control device. Standby mode start method,
A main controller outputting a standby mode start instruction to the peripheral device and the display device;
A step in which the peripheral device control circuit writes the register information to the storage circuit;
A step in which the display control circuit writes the register information and the frame buffer information to the storage circuit;
A step in which the main control circuit writes the register information to the storage circuit and turns off the power supply other than the general-purpose input / output unit of the own circuit;
A peripheral device control circuit for turning off power to all connected peripheral devices;
A display control circuit for turning off the power of the connected display device;
A step of turning off the power of the peripheral device control circuit and the display control circuit by the power supply control device. 情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、
周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置と
を備える待機モード付情報処理装置の待機モード解除方法であって、
電源供給用制御装置が、周辺装置制御回路、表示制御回路、および、汎用入出力部以外の主制御装置の電源をオンするステップと、
主制御装置が、各レジスタ情報とフレームバッファ情報を記憶回路から読み出し、周辺装置制御回路および表示制御回路を初期化し、周辺装置制御回路に対応するレジスタ情報を書き込み、表示制御回路に対応するレジスタ情報とフレームバッファ情報を書き込み、周辺装置および表示装置に対する待機モード解除指示を出力するステップと、
周辺装置制御回路が、接続された全周辺装置の電源をオンさせるステップと、
表示制御回路が、接続された表示装置の電源をオンさせるステップと
を有することを特徴とする待機モード付情報処理装置の待機モード解除方法。A power supply control device that is connected to a general-purpose input / output unit and an input device or a menu selection device of a main control device that controls the operation of the entire information processing device, and controls power supply to each device in the standby mode.
An information processing apparatus with a standby mode, comprising: a peripheral device, a peripheral device control circuit, a display device, and a power supply switching device capable of switching between supply and stop of power supply to the display control circuit in accordance with an instruction from the power supply control device. Standby mode cancellation method,
A power supply control device, a peripheral device control circuit, a display control circuit, and a step of turning on a power supply of a main control device other than the general-purpose input / output unit;
The main controller reads each register information and frame buffer information from the storage circuit, initializes the peripheral device control circuit and the display control circuit, writes register information corresponding to the peripheral device control circuit, and registers information corresponding to the display control circuit. And writing frame buffer information and outputting a standby mode release instruction to the peripheral device and the display device;
A peripheral device control circuit for turning on power of all connected peripheral devices;
A display control circuit for turning on a power supply of a connected display device.
JP2002199732A 2002-07-09 2002-07-09 Information processing apparatus with standby mode, standby mode start method and standby mode cancel method Expired - Fee Related JP4175838B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002199732A JP4175838B2 (en) 2002-07-09 2002-07-09 Information processing apparatus with standby mode, standby mode start method and standby mode cancel method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002199732A JP4175838B2 (en) 2002-07-09 2002-07-09 Information processing apparatus with standby mode, standby mode start method and standby mode cancel method

Publications (2)

Publication Number Publication Date
JP2004046324A true JP2004046324A (en) 2004-02-12
JP4175838B2 JP4175838B2 (en) 2008-11-05

Family

ID=31706793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002199732A Expired - Fee Related JP4175838B2 (en) 2002-07-09 2002-07-09 Information processing apparatus with standby mode, standby mode start method and standby mode cancel method

Country Status (1)

Country Link
JP (1) JP4175838B2 (en)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006103652A2 (en) * 2005-03-31 2006-10-05 Powerdsine, Ltd. Computer volatile memory power backup system
JP2007534232A (en) * 2004-03-17 2007-11-22 クゥアルコム・インコーポレイテッド High speed data rate interface apparatus and method
JP2011053796A (en) * 2009-08-31 2011-03-17 Nintendo Co Ltd Information processing apparatus
CN102005074A (en) * 2010-11-22 2011-04-06 北京长城高腾信息产品有限公司 Lottery ticket machine energy saving system and method thereof
US8261107B2 (en) 2009-02-24 2012-09-04 Seiko Epson Corporation Printing device controller and printing device
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8606946B2 (en) 2003-11-12 2013-12-10 Qualcomm Incorporated Method, system and computer program for driving a data signal in data interface communication data link
US8625625B2 (en) 2004-03-10 2014-01-07 Qualcomm Incorporated High data rate interface apparatus and method
US8630305B2 (en) 2004-06-04 2014-01-14 Qualcomm Incorporated High data rate interface apparatus and method
US8635358B2 (en) 2003-09-10 2014-01-21 Qualcomm Incorporated High data rate interface
US8645566B2 (en) 2004-03-24 2014-02-04 Qualcomm Incorporated High data rate interface apparatus and method
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8670457B2 (en) 2003-12-08 2014-03-11 Qualcomm Incorporated High data rate interface with improved link synchronization
US8681817B2 (en) 2003-06-02 2014-03-25 Qualcomm Incorporated Generating and implementing a signal protocol and interface for higher data rates
US8687658B2 (en) 2003-11-25 2014-04-01 Qualcomm Incorporated High data rate interface with improved link synchronization
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8694663B2 (en) 2001-09-06 2014-04-08 Qualcomm Incorporated System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user
US8694652B2 (en) 2003-10-15 2014-04-08 Qualcomm Incorporated Method, system and computer program for adding a field to a client capability packet sent from a client to a host
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8705571B2 (en) 2003-08-13 2014-04-22 Qualcomm Incorporated Signal interface for higher data rates
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8756294B2 (en) 2003-10-29 2014-06-17 Qualcomm Incorporated High data rate interface
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
CN105916010A (en) * 2016-05-30 2016-08-31 青岛海信电器股份有限公司 Standby method, wakeup method, standby device and wakeup device for smart televisions
JP2016534821A (en) * 2013-09-06 2016-11-10 ボストン サイエンティフィック ニューロモデュレイション コーポレイション Medical device applications that configure mobile devices as external controllers for implantable medical devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102999139B (en) * 2011-09-08 2016-03-30 英业达股份有限公司 Electric supply installation and the server rack system applying it
CN105487630B (en) * 2015-11-27 2019-04-23 联想(北京)有限公司 A kind of information processing method and electronic equipment

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
US8694663B2 (en) 2001-09-06 2014-04-08 Qualcomm Incorporated System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user
US8705579B2 (en) 2003-06-02 2014-04-22 Qualcomm Incorporated Generating and implementing a signal protocol and interface for higher data rates
US8700744B2 (en) 2003-06-02 2014-04-15 Qualcomm Incorporated Generating and implementing a signal protocol and interface for higher data rates
US8681817B2 (en) 2003-06-02 2014-03-25 Qualcomm Incorporated Generating and implementing a signal protocol and interface for higher data rates
US8705571B2 (en) 2003-08-13 2014-04-22 Qualcomm Incorporated Signal interface for higher data rates
US8635358B2 (en) 2003-09-10 2014-01-21 Qualcomm Incorporated High data rate interface
US8719334B2 (en) 2003-09-10 2014-05-06 Qualcomm Incorporated High data rate interface
US8694652B2 (en) 2003-10-15 2014-04-08 Qualcomm Incorporated Method, system and computer program for adding a field to a client capability packet sent from a client to a host
US8756294B2 (en) 2003-10-29 2014-06-17 Qualcomm Incorporated High data rate interface
US8606946B2 (en) 2003-11-12 2013-12-10 Qualcomm Incorporated Method, system and computer program for driving a data signal in data interface communication data link
US8687658B2 (en) 2003-11-25 2014-04-01 Qualcomm Incorporated High data rate interface with improved link synchronization
US8670457B2 (en) 2003-12-08 2014-03-11 Qualcomm Incorporated High data rate interface with improved link synchronization
US8625625B2 (en) 2004-03-10 2014-01-07 Qualcomm Incorporated High data rate interface apparatus and method
US8669988B2 (en) 2004-03-10 2014-03-11 Qualcomm Incorporated High data rate interface apparatus and method
US8730913B2 (en) 2004-03-10 2014-05-20 Qualcomm Incorporated High data rate interface apparatus and method
JP2007534232A (en) * 2004-03-17 2007-11-22 クゥアルコム・インコーポレイテッド High speed data rate interface apparatus and method
US8705521B2 (en) 2004-03-17 2014-04-22 Qualcomm Incorporated High data rate interface apparatus and method
US8645566B2 (en) 2004-03-24 2014-02-04 Qualcomm Incorporated High data rate interface apparatus and method
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
US8630318B2 (en) 2004-06-04 2014-01-14 Qualcomm Incorporated High data rate interface apparatus and method
US8630305B2 (en) 2004-06-04 2014-01-14 Qualcomm Incorporated High data rate interface apparatus and method
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
WO2006103652A3 (en) * 2005-03-31 2007-02-08 Powerdsine Ltd Computer volatile memory power backup system
WO2006103652A2 (en) * 2005-03-31 2006-10-05 Powerdsine, Ltd. Computer volatile memory power backup system
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8261107B2 (en) 2009-02-24 2012-09-04 Seiko Epson Corporation Printing device controller and printing device
JP2011053796A (en) * 2009-08-31 2011-03-17 Nintendo Co Ltd Information processing apparatus
CN102005074A (en) * 2010-11-22 2011-04-06 北京长城高腾信息产品有限公司 Lottery ticket machine energy saving system and method thereof
JP2016534821A (en) * 2013-09-06 2016-11-10 ボストン サイエンティフィック ニューロモデュレイション コーポレイション Medical device applications that configure mobile devices as external controllers for implantable medical devices
CN105916010A (en) * 2016-05-30 2016-08-31 青岛海信电器股份有限公司 Standby method, wakeup method, standby device and wakeup device for smart televisions

Also Published As

Publication number Publication date
JP4175838B2 (en) 2008-11-05

Similar Documents

Publication Publication Date Title
JP4175838B2 (en) Information processing apparatus with standby mode, standby mode start method and standby mode cancel method
JP3213208B2 (en) Information processing apparatus and control method thereof
JP2988866B2 (en) Computer system
TWI528162B (en) Computer system and operating system switching method thereof
US6438668B1 (en) Method and apparatus for reducing power consumption in a digital processing system
JPH077317B2 (en) System restart device
US20070150760A1 (en) Reducing the amount of memory contents saved to non-volatile storage
JPH1097353A (en) Computer system and resume processing method applied to the same system
JP2006079468A (en) Information processor and power source control method
JPH0934577A (en) Information processor and its control method
TW201011524A (en) Method and controller for power management
TW201525869A (en) System and method for dual OS memory switching
JPH077316B2 (en) System restart device
JP2004127040A (en) Information processor, control method, program and recording medium
JPH09237463A (en) Hard disk control method and information processing device
JP2006351013A (en) Method and system for storing/restoring procedure in electronic equipment
US20020103984A1 (en) Information processing system, information processing method and readable-by-computer recording medium
JP2007233503A (en) Information processor and method for controlling electric power consumption
JP2008046940A (en) Information processing apparatus
JP2005115720A (en) Information processor and program for use in the same
JP2007058593A (en) Information processor
JP2002324012A (en) Information processing system
JP2009258925A (en) Computer system and memory management method of computer system
JPH10240391A (en) Portable document display/processor and power management control method to be applied to the same
JP2002082743A (en) Electronic equipment and storage medium stored with electronic equipment control program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees