JP2004038387A - 論理検証システム - Google Patents
論理検証システム Download PDFInfo
- Publication number
- JP2004038387A JP2004038387A JP2002192309A JP2002192309A JP2004038387A JP 2004038387 A JP2004038387 A JP 2004038387A JP 2002192309 A JP2002192309 A JP 2002192309A JP 2002192309 A JP2002192309 A JP 2002192309A JP 2004038387 A JP2004038387 A JP 2004038387A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- logic
- logic verification
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】ハードウェア及びソフトウェアを協調させて論理検証対象の論理検証を総合的におこなえ、この論理検証を遠隔地から制御できること。
【解決手段】プロセッサ14と、論理回路(FPGA11〜13)を論理検証装置1に実装してハードウェア検証とソフトウェア検証を協調させた制御をおこなう。ハードウェア検証は、信号発生装置2から動作用のクロックを供給し、信号観測装置3で信号波形を観測し、データ入出力装置4で入力データの供給及び出力データの取り込みをおこなう。ソフトウェア検証は、プロセッサ14に対し論理検証用のプログラムをロードして動作させたときの動作状態をインサーキットエミュレータ25及びデバッガを用いて検証する。これらの検証は、ネットワーク7を介して遠隔地の端末6により制御できる。
【選択図】 図2
【解決手段】プロセッサ14と、論理回路(FPGA11〜13)を論理検証装置1に実装してハードウェア検証とソフトウェア検証を協調させた制御をおこなう。ハードウェア検証は、信号発生装置2から動作用のクロックを供給し、信号観測装置3で信号波形を観測し、データ入出力装置4で入力データの供給及び出力データの取り込みをおこなう。ソフトウェア検証は、プロセッサ14に対し論理検証用のプログラムをロードして動作させたときの動作状態をインサーキットエミュレータ25及びデバッガを用いて検証する。これらの検証は、ネットワーク7を介して遠隔地の端末6により制御できる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
この発明は、ネットワークを介して論理検証装置を遠隔制御できる論理検証システムに関し、特に、論理検証対象に対するハードウェア検証及びソフトウェア検証を遠隔から協調させ検証できる論理検証システムに関する。
【0002】
【従来の技術】
マイクロプロセッサやメモリ、各種IP(Intellectual Property)などを組み合わせてなるシステムLSIは、論理検証装置を用いて論理検証される。この論理検証装置は高価であること等を要因として遠隔地の端末との間でやりとりする技術が開示されている。この種の技術は特開平11−252251号公報や、特開2000−207442号公報に開示されている。
【0003】
特開平11−252251号公報に開示されている技術は、論理検証装置が実行した論理検証結果を電話、FAX、電子メールを用いて遠隔地の利用者に通知する構成である。また、特開2000−207442号公報に開示されている技術は、遠隔の端末が論理検証用のスクリプトファイルを電子メールに記述して論理検証装置に送信し、論理検証装置が受信した電子メールに記述されたスクリプトファイルに基づく論理検証をおこなう構成である。
【0004】
【発明が解決しようとする課題】
近年、論理検証装置を用いて論理検証対象であるシステムLSIの論理検証をおこなう際に、論理回路のハードウェア検証とソフトウェア検証を協調させた論理検証をおこなう要望が出てきている。このような場合、論理検証装置が備えたハードウェア資源を用いた論理検証に加えてソフトウェア処理によるデバッグ環境が必要となる。加えて、ソフトウェアのデバッグ環境を遠隔地の利用者によって操作可能とする手段が必要となる。従来は、これらソフトウェアのデバッグ環境を遠隔地から操作することができなかった。また、従来はハードウェア検証とソフトウェア検証を協調させた制御がおこなえなかった。
【0005】
また、論理検証システムがFPGAを用いたプロトタイピングシステムである場合には、論理検証システムがクロック信号生成機能、信号観測機能、テストパターン入力機能、検証結果出力機能を持たない場合がある。その場合は、論理検証システムに対して必要な機能の装置(信号発生装置、信号観測装置、テストパターン入力及び検証結果出力装置等)を接続するが、これら各装置についても遠隔地から制御するための手段が必要となる。
【0006】
この発明は、上記問題点に鑑みてなされたものであって、ハードウェア検証及びソフトウェア検証を協調させて論理検証対象の論理検証を総合的におこなえ、この論理検証を遠隔地から制御できる論理検証システムを提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明の論理検証システムは、ソフトウェアプログラミング可能なプロセッサと、論理回路を論理検証装置に実装してハードウェア検証とソフトウェア検証を協調させた検証をおこなう。ハードウェア検証は、信号発生装置から論理回路に対し動作用のクロックを供給し、信号観測装置で信号波形を観測し、データ入出力装置で入力データの供給及び出力データの取り込みをおこなう。ソフトウェア検証は、プロセッサに対し論理検証用のソフトウェアをロードし動作させたときの動作状態をインサーキットエミュレータ及びデバッガを用いて検証する。論理検証装置に接続される信号発生装置、信号観測装置、データ入出力装置、インサーキットエミュレータは、それぞれネットワークを介して遠隔地の端末に接続され、端末により遠隔制御できる。端末はデバッガの機能を有し遠隔地でのデバッグ作業を可能にする。
【0008】
この発明によれば、遠隔地にある端末からネットワークを介して、論理回路のハードウェア検証、例えば信号発生装置を用いたクロック信号及びリセット信号の制御、データ入出力装置を用いたテストパターンの入力及び検証結果の出力を端末からの制御により実行できる。この際、端末で信号波形の観測及び出力データを取り込むことができる。また、ソフトウェア検証については端末のデバッグ環境を使用してデバッグ作業をおこなえる。このように遠隔の端末を用いてハードウェア検証とソフトウェア検証を協調させた制御がおこなえるため、遠隔地であっても論理回路の総合的な検証作業を効率的におこなえるようになる。
【0009】
【発明の実施の形態】
以下に添付図面を参照して、この発明に係る論理検証システムの好適な実施の形態を詳細に説明する。図1は、本発明の論理検証システムの実施の形態の構成を示すブロック図である。
【0010】
この論理検証システムは、論理検証装置1,信号発生装置2,信号観測装置3,データ入出力装置4,ソフトウェアデバッグ環境5、遠隔地の端末6によって構成されている。遠隔地の端末6は、ネットワーク7を介して信号発生装置2,信号観測装置3,データ入出力装置4,ソフトウェアデバッグ環境5にそれぞれ接続され、これらを遠隔操作(制御)できるようになっている。
【0011】
図2は、論理検証システムの各部の構成を示すブロック図である。論理検証装置1は、FPGA11,12,13を用いたプロトタイピングシステムを使用し、JTAGインターフェースを持つプロセッサ14が実装され、内部信号を選択出力可能に構成されている。FPGA11〜13は、検証対象の論理回路をマッピング(該当する論理回路を書き込んだ)デバイスである。この実施形態では、論理検証装置1がFPGA11〜13を用い、このFPGA11〜13を論理検証の対象回路とする。
【0012】
信号発生装置2は、信号発生器20と、ネットワーク7に接続された信号発生器制御ホスト21で構成されている。信号観測装置3としては、ネットワークインターフェースを持つロジックアナライザ23を使用する。ソフトウェアデバッグ環境5は、インサーキットエミュレータ25と、ネットワーク7に接続されたインサーキットエミュレータホスト26によって構成される。
【0013】
図3は、信号発生装置の内部構成を示すブロック図である。図示のように、遠隔地の端末6による遠隔操作時には、遠隔地の端末6から信号発生器制御ホスト21にtelnetまたはrlogin等でログインした後、信号発生器制御ホスト21に格納された信号発生器制御プログラムを実行することにより、信号発生器20が発生するクロック信号のON/OFF及びリセット信号の制御をおこなう。
【0014】
図4は、信号観測装置の内部構成を示すブロック図である。信号観測装置3として用いるロジックアナライザ23は、例えば、X Window SystemやVNC(Virtual Network Computing)等の機能を用いて遠隔地の端末6に観測した信号波形を送信し、遠隔地の端末6にこの信号波形を表示して確認できる。
【0015】
図5は、データ入出力装置の内部構成を示すブロック図である。データ入出力装置4は、パーソナルコンピュータ(PC)等を用いネットワーク7に接続されるホスト機能を有して構成される。このデータ入出力装置(ホスト)4には、FPGA31を搭載したPCIボード32と、ホスト4上で動作するボード制御プログラム33と、論理検証装置1に対する論理検証時に入出力するデータを格納する入出力データ格納部34とを有している。入出力データ格納部34は、メモリやHDD等の記憶装置によって構成される。
【0016】
そして、PCIボード32上のFPGA31にインターフェース回路を実装することによって、論理検証装置1と任意のインターフェースで接続される。ボード制御プログラム33は、入出力データ格納部34から入力データファイルを読み出し、PCIボード32を経由して論理検証装置1に対し検証用のテストパターンを送出する。また、論理検証装置1から出力される出力データファイルを入出力データ格納部34に保存する。遠隔地の端末6は、この入力データファイルをデータ入出力装置4に出力し、出力データファイルを受け取ることができる。加えて、遠隔地の端末6からtelnetまたはrlogin等でログインした後、ボード制御プログラム33の実行を制御することができる。
【0017】
図6は、ソフトウェアデバッグ環境の内部構成を示すブロック図である。ソフトウェアデバッグ環境5は、インサーキットエミュレータ25と、ネットワーク7に接続されたインサーキットエミュレータホスト26と、遠隔地の端末6に設けられたデバッガ37によって構成されている。デバッガ37は、遠隔地の端末6上で動作するソフトウェアで構成される。
【0018】
インサーキットエミュレータ25は、論理検証装置1上のプロセッサ14と、インサーキットエミュレータホスト26に接続されている。遠隔地の端末6上で動作するデバッガ37は、このインサーキットエミュレータホスト26に接続してブレークポイントの設定、メモリ、レジスタ内容の確認等のデバッグ作業をおこなうことができる。
【0019】
次に、上記構成による論理検証装置1の遠隔制御内容について説明する。図7は、信号発生装置に対する遠隔制御の手順を示すフローチャートである。始めに、遠隔地の端末6からネットワーク7を介して信号発生装置2に設けられた信号発生器制御ホスト21にログインする(ステップS1)。次に、信号発生器制御ホスト21の信号発生器制御プログラムを起動させる(ステップS2)。
【0020】
信号発生器20は、この信号発生器制御プログラムに従い、所定形態の信号の出力をスタートする(ステップS3)。信号発生器20が出力する信号は、論理検証装置1に供給され、論理検証装置1は、信号発生器20から供給された信号に基づいて動作開始する(ステップS4)。この後、信号出力をストップさせたときに(ステップS5)、デバッグ終了の有無の判断する(ステップS6)。
【0021】
デバッグ継続時には(ステップS6:No)、他の形態の信号を出力する等のためにステップS2に復帰して信号出力の処理を再度実行する。一方、デバッグ終了時には(ステップS6:Yes)、ログアウトし(ステップS7)、信号発生装置2の遠隔制御を終了する。上述した信号出力のスタート及びストップ、及びデバッグ終了の有無は、遠隔地の端末6の操作によって遠隔制御できる。
【0022】
図8は、信号観測装置に対する遠隔制御の手順を示すフローチャートである。始めに、遠隔地の端末6からネットワーク7を介して信号観測装置3を構成するロジックアナライザ23にログインする(ステップS11)。次に、ロジックアナライザ23に対して論理検証装置1から出力される観測信号を指定する(ステップS12)。また、観測信号に対するサンプリングレート、トリガ信号、トリガ条件等を指定する(ステップS13)。
【0023】
この後、論理検証装置1の動作開始に基づき、この論理検証装置1から対象となる観測信号が出力される(ステップS14)。信号観測装置3は、トリガ信号に基づき観測波形として画像データ化し、信号観測装置3に設けられた図示しない表示画面に出力する(ステップS15)。また、この観測波形の画像データを遠隔地の端末6に送信し、遠隔地の端末6で観測信号を観測できる。この観測信号に基づいて論理検証装置1に対する論理検証(デバッグ作業)をおこなう(ステップS16)。デバッグ作業は遠隔地の端末6側で、この端末6に表示された観測信号の観測に基づいておこなうことができる。
【0024】
この後、観測信号に対する観測終了(デバッグ終了)の有無の判断する(ステップS17)。観測の継続時には(ステップS17:No)、他の観測信号を観測する等のためにステップS12に復帰して、観測条件等の処理を再度実行する。一方、観測の終了時には(ステップS17:Yes)、ログアウトし(ステップS18)、信号観測装置3の遠隔制御を終了する。上述した観測信号、サンプリングレート、トリガ信号、トリガ条件等の指定、及びデバッグ終了の有無は、遠隔地の端末6の操作によって遠隔制御できる。
【0025】
図9は、データ入出力装置に対する遠隔制御の手順を示すフローチャートである。始めに、遠隔地の端末6からネットワーク7を介してデータ入出力装置(ホスト)4にログインする(ステップS21)。次に、遠隔地の端末6からホスト4に対し入力データファイルを転送する(ステップS22)。この入力データファイルは入出力データ格納部34に格納される。
【0026】
次に、データ入出力装置4のボード制御プログラム33を起動させ(ステップS23)、論理検証装置1の動作を開始させて(ステップS24)、入力データファイルに格納された論理検証用のテストパターンを論理検証装置1に供給する。同時に、論理検証装置1から出力される出力データファイルを取り込んで入出力データ格納部34に格納する。入力データファイルに基づき論理検証装置1に対するテストパターンの供給がおこなわれた後、ボード制御プログラム33は、入出力データ格納部34に格納された出力データファイルを遠隔地の端末6に転送する(ステップS25)。
【0027】
遠隔地の端末6では、転送された出力データファイルに基づき論理検証装置1に対する論理検証(デバッグ作業)をおこなう(ステップS26)。デバッグ作業は遠隔地の端末6側で、この端末6が取り込んだ出力データファイルを期待値と比較する等によりおこなうことができる。この後、データ入出力の終了(デバッグ終了)の有無の判断する(ステップS27)。データ入出力の継続時には(ステップS27:No)、論理検証装置1に対して他の入力データファイル(テストパターン)を入力させた際の出力データを得る等のためにステップS22に復帰して、論理検証装置1に対するデータの入出力に係る処理を再度実行する。
【0028】
一方、データ入出力の終了時には(ステップS27:Yes)、ログアウトし(ステップS28)、データ入出力装置4の遠隔制御を終了する。上述したデータ入力ファイルの転送、ボード制御プログラム33の起動、出力データファイルの受け取り、及びデバッグ終了の有無は、遠隔地の端末6の操作によって遠隔制御できる。
【0029】
上記入出力データ及び検証内容の具体例を説明する。例えば、システムLSIが入力された音声や動画のデータに対する所定の処理を実行して出力する構成である場合、システムLSIに対しこれら音声や動画の入力データ(サンプルデータ)を入力させたときに得られる出力データとして期待した状態が得られるか否かを検証する。
【0030】
図10及び図11は、ハードウェアとソフトウェアを協調制御した検証処理の手順を示すフローチャートである。図10の基本手順に従って論理検証装置1に対しテストパターンを入力し、結果が期待値と一致しない場合には図11に示すデバッグ時の処理を実行する。
【0031】
始めに図10の基本手順を説明する。この協調制御時には、予め遠隔地の端末6から論理検証装置1に接続されている各装置(信号発生装置2,信号観測装置3,データ入出力装置4)と、ソフトウェアデバッグ環境5(インサーキットエミュレータホスト26)全てにログインしておく。
【0032】
次に、遠隔地の端末6を操作してデータ入出力装置(ホスト)4のボード制御プログラム33の動作を開始させる(ステップS31)。次に、信号発生装置2の信号発生器制御ホスト21を制御し、信号発生器20から論理検証装置1に対してクロックの出力を開始させる(ステップS32)。
【0033】
次に、遠隔地の端末6上でデバッガ37を起動する(ステップS33)。この後、デバッガ37からネットワーク7,インサーキットエミュレータホスト26,インサーキットエミュレータ25を介して論理検証装置1のプロセッサ14に論理検証用のプログラムをロードする(ステップS34)。
【0034】
この後、デバッガ37上からプロセッサ14を起動し、論理検証装置1を動作させる(ステップS35)。論理検証用のプログラムに従いプロセッサ14を起動させ論理検証装置1を動作させることによって、この論理検証装置1から所定の出力データが得られる。得られた出力データは、データ入出力装置4の入出力データ格納部34に格納された後、遠隔地の端末6に転送される。
【0035】
遠隔地の端末6では、論理検証用のプログラム終了した後、転送されてきた出力データを期待値と比較する(ステップS36)。得られた出力データが期待値に一致すれば(ステップS37:Yes)、検証処理を終了する。一方、得られた出力データが期待値に一致しない場合には(ステップS37:No)、図11に示すデバッグ時の処理をおこなう(ステップS38)。
【0036】
次に、図11に示すデバッグ時の手順を説明する。まず、遠隔地の端末6を操作してデータ入出力装置(ホスト)4のボード制御プログラム33の動作を開始させる(ステップS41)。次に、信号発生装置2の信号発生器制御ホスト21を制御し、信号発生器20から論理検証装置1に対してクロックの出力を開始させる(ステップS42)。
【0037】
次に、遠隔地の端末6上でデバッガ37を起動する(ステップS43)。この後、デバッガ37からネットワーク7,インサーキットエミュレータホスト26,インサーキットエミュレータ25を介して論理検証装置1のプロセッサ14に論理検証用のプログラムをロードする(ステップS44)。
【0038】
次に、遠隔地の端末6を操作しデバッガ37におけるブレークポイントの設定や、ロジックアナライザ23のトリガ条件の指定等をおこない(ステップS45)、論理検証装置1を動作させる(ステップS46)。この動作により論理検証装置1から得られた出力データ(観測波形,出力データ等)に基づくデバッグ作業をおこなう(ステップS47)。具体的には、デバッガ37によりインサーキットエミュレータ25を遠隔制御してソフトウェアのデバッグをおこなう。また、ロジックアナライザ23を遠隔制御してハードウェアの検証(信号観測等)をおこなう。
【0039】
この後、デバッグ作業の終了を判断する(ステップS48)。デバッグ作業の終了の有無は、論理検証装置1の不具合(バグ等)の検出に基づき判断される。バグが検出された後、このバグが解消されればデバッグ作業を終了させることができ(ステップS48:Yes)、一方バグの検出が続けば(ステップS48:No)、論理検証装置1を動作させるプログラム、あるいは論理検証装置1を構成する回路(FPGA11〜13等)の回路構成の修正をおこない(ステップS49)、ステップS41に復帰して上記同様のデバッグ作業を継続しておこなう。
【0040】
以上説明した論理検証に係る方法は、予め用意された論理検証用のプログラムを論理検証装置1に接続される各装置(信号発生装置2,信号観測装置3,データ入出力装置(ホスト)4,ソフトウェアデバッグ環境5のインサーキットエミュレータホスト26)や、遠隔地の端末6として用いるパーソナルコンピュータやワークステーション等のコンピュータで実行することにより実現することができる。また、遠隔地の端末6に対するプログラムの実行でデバッガ37の機能を実現する。このプログラムは、各種記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【0041】
(付記1)論理検証対象としての論理回路が実装される論理検証手段と、
前記論理検証手段に実装された前記論理回路の信号入出力状態を検証する、ネットワークを介した制御手段により制御されるハードウェア検証手段と、
前記論理検証手段に実装された前記論理回路を所定の機能を有して動作させた際の入出力データを検証する、前記ネットワークを介した前記制御手段により制御されるソフトウェア検証手段と、
を備えたことを特徴とする論理検証システム。
【0042】
(付記2)論理検証対象としての論理回路が実装される論理検証手段と、
前記論理検証手段に実装された前記論理回路の信号入出力状態を検証するハードウェア検証手段と、
前記論理検証手段に実装された前記論理回路を所定の機能を有して動作させた際の入出力データを検証するソフトウェア検証手段と、
前記ハードウェア検証手段及び前記ソフトウェア検証手段に対してネットワークを介して接続され、前記ハードウェア検証手段及び前記ソフトウェア検証手段を制御する制御手段と、
を備えたことを特徴とする論理検証システム。
【0043】
(付記3)前記ハードウェア検証手段は、前記論理回路を動作させるクロックを少なくとも含む信号を供給する信号発生手段を含み、
前記制御手段は、前記信号発生手段を制御し、前記論理回路に対する前記クロックを含む信号の供給を制御することを特徴とする付記2に記載の論理検証システム。
【0044】
(付記4)前記ハードウェア検証手段は、前記論理回路が出力する信号の波形を観測する信号観測手段を含み、
前記制御手段は、前記信号観測手段を制御し、前記論理回路から出力される前記信号の波形の取り込みをおこなうことを特徴とする付記2または3に記載の論理検証システム。
【0045】
(付記5)前記ハードウェア検証手段は、前記論理回路に対する論理検証用のデータの入出力を制御するデータ入出力手段を含み、
前記制御手段は、前記データ入出力手段を制御し、前記回路から出力される出力データの取り込みをおこなうことを特徴とする付記2〜4のいずれか一つに記載の論理検証システム。
【0046】
(付記6)前記ソフトウェア検証手段は、前記論理回路を所定の機能を有して動作させるインサーキットエミュレータと、
前記制御手段に設けられて前記インサーキットエミュレータを制御し、前記入出力データを検証するデバッガと、
を備えたことを特徴とする付記2〜5のいずれか一つに記載の論理検証システム。
【0047】
(付記7)前記論理検証手段には、前記論理回路を制御するためのプロセッサが実装され、
前記デバッガは、前記プロセッサを所定の機能を有して動作させるための動作検証用のプログラムを前記ネットワークを介して前記プロセッサに転送することを特徴とする付記6に記載の論理検証システム。
【0048】
(付記8)前記信号発生手段は、前記制御手段の制御に基づき前記論理回路に対して動作用のクロック及びリセット信号を供給することを特徴とする付記3に記載の論理検証システム。
【0049】
(付記9)前記信号観測手段は、前記制御手段の制御に基づき前記論理回路が出力する信号のトリガ条件を指定することを特徴とする付記4に記載の論理検証システム。
【0050】
(付記10)前記データ入出力手段は、前記制御手段の制御に基づき前記論理回路に対する前記入力データとして論理検証用のテストパターンを供給することを特徴とする付記5に記載の論理検証システム。
【0051】
(付記11)前記デバッガは、前記論理回路に前記入力データを供給した際に得られた前記出力データを予め定めた期待値と比較し、比較結果が一致しない場合に不具合があると判断し、前記インサーキットエミュレータを制御して所定のデバッグ処理を実行することを特徴とする付記6または7に記載の論理検証システム。
【0052】
(付記12)論理検証対象としての論理回路の動作状態を検証する論理検証方法において、
ネットワークを介した制御に基づき前記論理回路の信号入出力状態を検証するハードウェア検証工程と、
前記ネットワークを介した制御に基づき前記論理回路を所定の機能を有して動作させた際の入出力データを検証するソフトウェア検証工程と、
を含むことを特徴とする論理検証方法。
【0053】
(付記13)前記ハードウェア検証工程は、
前記論理回路に対して少なくとも動作用の信号を供給する信号供給工程、
前記信号供給工程により供給された信号に基づき前記論理回路が出力する信号の観測波形を得る信号観測工程、
前記論理回路に対して論理検証用の入力データを供給する入力データ供給工程、
前記入力データ供給工程により供給された入力データに基づき前記論理回路が出力する出力データを得る出力データ取得工程、
の少なくとも一つを実行することを特徴とする付記12に記載の論理検証方法。
【0054】
(付記14)前記ソフトウェア検証工程は、
前記論理回路を所定の動作状態で動作させ前記入力データを供給した際に得られた前記出力データを予め定めた期待値と比較し該比較結果に基づき前記論理回路のデバッグをおこなうデバッグ工程と、
前記デバッグ工程時に必要な前記ハードウェア検証工程のうち少なくとも一つの工程を実行する協調工程と、
を含むことを特徴とする付記13に記載の論理検証方法。
【0055】
【発明の効果】
本発明によれば、論理検証手段に実装された論理回路の信号入出力に関するハードウェアの論理検証と、論理回路を所定の動作状態で動作させたときのソフトウェア動作に係る検証をいずれもネットワークを介して遠隔地の制御手段から制御できるため、ハードウェア検証及びソフトウェア検証を協調させた総合的な検証処理がおこなえるという効果を奏する。これにより、遠隔地においても効率よく検証作業を遂行できるようになる。同時に、遠隔地の制御手段を操作してソフトウェアデバッグ作業がおこなえるようになり、デバッグをおこなう場所の制約を解消できるようになる。
【図面の簡単な説明】
【図1】本発明の論理検証システムの実施の形態の構成を示すブロック図である。
【図2】論理検証システムの各部の構成を示すブロック図である。
【図3】信号発生装置の内部構成を示すブロック図である。
【図4】信号観測装置の内部構成を示すブロック図である。
【図5】データ入出力装置の内部構成を示すブロック図である。
【図6】ソフトウェアデバッグ環境の内部構成を示すブロック図である。
【図7】信号発生装置に対する遠隔制御の手順を示すフローチャートである。
【図8】信号観測装置に対する遠隔制御の手順を示すフローチャートである。
【図9】データ入出力装置に対する遠隔制御の手順を示すフローチャートである。
【図10】ハードウェアとソフトウェアを協調制御した検証処理の手順を示すフローチャートである(その1)。
【図11】ハードウェアとソフトウェアを協調制御した検証処理の手順を示すフローチャートである(その2)。
【符号の説明】
1 論理検証装置
2 信号発生装置
3 信号観測装置
4 データ入出力装置
5 ソフトウェアデバッグ環境
6 遠隔地の端末
7 ネットワーク
11〜13 FPGA
14 プロセッサ
20 信号発生器
21 信号発生器制御ホスト
23 ロジックアナライザ
25 インサーキットエミュレータ
26 インサーキットエミュレータホスト
32 PCIボード
33 ボード制御プログラム
34 入出力データ格納部
37 デバッガ
【発明の属する技術分野】
この発明は、ネットワークを介して論理検証装置を遠隔制御できる論理検証システムに関し、特に、論理検証対象に対するハードウェア検証及びソフトウェア検証を遠隔から協調させ検証できる論理検証システムに関する。
【0002】
【従来の技術】
マイクロプロセッサやメモリ、各種IP(Intellectual Property)などを組み合わせてなるシステムLSIは、論理検証装置を用いて論理検証される。この論理検証装置は高価であること等を要因として遠隔地の端末との間でやりとりする技術が開示されている。この種の技術は特開平11−252251号公報や、特開2000−207442号公報に開示されている。
【0003】
特開平11−252251号公報に開示されている技術は、論理検証装置が実行した論理検証結果を電話、FAX、電子メールを用いて遠隔地の利用者に通知する構成である。また、特開2000−207442号公報に開示されている技術は、遠隔の端末が論理検証用のスクリプトファイルを電子メールに記述して論理検証装置に送信し、論理検証装置が受信した電子メールに記述されたスクリプトファイルに基づく論理検証をおこなう構成である。
【0004】
【発明が解決しようとする課題】
近年、論理検証装置を用いて論理検証対象であるシステムLSIの論理検証をおこなう際に、論理回路のハードウェア検証とソフトウェア検証を協調させた論理検証をおこなう要望が出てきている。このような場合、論理検証装置が備えたハードウェア資源を用いた論理検証に加えてソフトウェア処理によるデバッグ環境が必要となる。加えて、ソフトウェアのデバッグ環境を遠隔地の利用者によって操作可能とする手段が必要となる。従来は、これらソフトウェアのデバッグ環境を遠隔地から操作することができなかった。また、従来はハードウェア検証とソフトウェア検証を協調させた制御がおこなえなかった。
【0005】
また、論理検証システムがFPGAを用いたプロトタイピングシステムである場合には、論理検証システムがクロック信号生成機能、信号観測機能、テストパターン入力機能、検証結果出力機能を持たない場合がある。その場合は、論理検証システムに対して必要な機能の装置(信号発生装置、信号観測装置、テストパターン入力及び検証結果出力装置等)を接続するが、これら各装置についても遠隔地から制御するための手段が必要となる。
【0006】
この発明は、上記問題点に鑑みてなされたものであって、ハードウェア検証及びソフトウェア検証を協調させて論理検証対象の論理検証を総合的におこなえ、この論理検証を遠隔地から制御できる論理検証システムを提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明の論理検証システムは、ソフトウェアプログラミング可能なプロセッサと、論理回路を論理検証装置に実装してハードウェア検証とソフトウェア検証を協調させた検証をおこなう。ハードウェア検証は、信号発生装置から論理回路に対し動作用のクロックを供給し、信号観測装置で信号波形を観測し、データ入出力装置で入力データの供給及び出力データの取り込みをおこなう。ソフトウェア検証は、プロセッサに対し論理検証用のソフトウェアをロードし動作させたときの動作状態をインサーキットエミュレータ及びデバッガを用いて検証する。論理検証装置に接続される信号発生装置、信号観測装置、データ入出力装置、インサーキットエミュレータは、それぞれネットワークを介して遠隔地の端末に接続され、端末により遠隔制御できる。端末はデバッガの機能を有し遠隔地でのデバッグ作業を可能にする。
【0008】
この発明によれば、遠隔地にある端末からネットワークを介して、論理回路のハードウェア検証、例えば信号発生装置を用いたクロック信号及びリセット信号の制御、データ入出力装置を用いたテストパターンの入力及び検証結果の出力を端末からの制御により実行できる。この際、端末で信号波形の観測及び出力データを取り込むことができる。また、ソフトウェア検証については端末のデバッグ環境を使用してデバッグ作業をおこなえる。このように遠隔の端末を用いてハードウェア検証とソフトウェア検証を協調させた制御がおこなえるため、遠隔地であっても論理回路の総合的な検証作業を効率的におこなえるようになる。
【0009】
【発明の実施の形態】
以下に添付図面を参照して、この発明に係る論理検証システムの好適な実施の形態を詳細に説明する。図1は、本発明の論理検証システムの実施の形態の構成を示すブロック図である。
【0010】
この論理検証システムは、論理検証装置1,信号発生装置2,信号観測装置3,データ入出力装置4,ソフトウェアデバッグ環境5、遠隔地の端末6によって構成されている。遠隔地の端末6は、ネットワーク7を介して信号発生装置2,信号観測装置3,データ入出力装置4,ソフトウェアデバッグ環境5にそれぞれ接続され、これらを遠隔操作(制御)できるようになっている。
【0011】
図2は、論理検証システムの各部の構成を示すブロック図である。論理検証装置1は、FPGA11,12,13を用いたプロトタイピングシステムを使用し、JTAGインターフェースを持つプロセッサ14が実装され、内部信号を選択出力可能に構成されている。FPGA11〜13は、検証対象の論理回路をマッピング(該当する論理回路を書き込んだ)デバイスである。この実施形態では、論理検証装置1がFPGA11〜13を用い、このFPGA11〜13を論理検証の対象回路とする。
【0012】
信号発生装置2は、信号発生器20と、ネットワーク7に接続された信号発生器制御ホスト21で構成されている。信号観測装置3としては、ネットワークインターフェースを持つロジックアナライザ23を使用する。ソフトウェアデバッグ環境5は、インサーキットエミュレータ25と、ネットワーク7に接続されたインサーキットエミュレータホスト26によって構成される。
【0013】
図3は、信号発生装置の内部構成を示すブロック図である。図示のように、遠隔地の端末6による遠隔操作時には、遠隔地の端末6から信号発生器制御ホスト21にtelnetまたはrlogin等でログインした後、信号発生器制御ホスト21に格納された信号発生器制御プログラムを実行することにより、信号発生器20が発生するクロック信号のON/OFF及びリセット信号の制御をおこなう。
【0014】
図4は、信号観測装置の内部構成を示すブロック図である。信号観測装置3として用いるロジックアナライザ23は、例えば、X Window SystemやVNC(Virtual Network Computing)等の機能を用いて遠隔地の端末6に観測した信号波形を送信し、遠隔地の端末6にこの信号波形を表示して確認できる。
【0015】
図5は、データ入出力装置の内部構成を示すブロック図である。データ入出力装置4は、パーソナルコンピュータ(PC)等を用いネットワーク7に接続されるホスト機能を有して構成される。このデータ入出力装置(ホスト)4には、FPGA31を搭載したPCIボード32と、ホスト4上で動作するボード制御プログラム33と、論理検証装置1に対する論理検証時に入出力するデータを格納する入出力データ格納部34とを有している。入出力データ格納部34は、メモリやHDD等の記憶装置によって構成される。
【0016】
そして、PCIボード32上のFPGA31にインターフェース回路を実装することによって、論理検証装置1と任意のインターフェースで接続される。ボード制御プログラム33は、入出力データ格納部34から入力データファイルを読み出し、PCIボード32を経由して論理検証装置1に対し検証用のテストパターンを送出する。また、論理検証装置1から出力される出力データファイルを入出力データ格納部34に保存する。遠隔地の端末6は、この入力データファイルをデータ入出力装置4に出力し、出力データファイルを受け取ることができる。加えて、遠隔地の端末6からtelnetまたはrlogin等でログインした後、ボード制御プログラム33の実行を制御することができる。
【0017】
図6は、ソフトウェアデバッグ環境の内部構成を示すブロック図である。ソフトウェアデバッグ環境5は、インサーキットエミュレータ25と、ネットワーク7に接続されたインサーキットエミュレータホスト26と、遠隔地の端末6に設けられたデバッガ37によって構成されている。デバッガ37は、遠隔地の端末6上で動作するソフトウェアで構成される。
【0018】
インサーキットエミュレータ25は、論理検証装置1上のプロセッサ14と、インサーキットエミュレータホスト26に接続されている。遠隔地の端末6上で動作するデバッガ37は、このインサーキットエミュレータホスト26に接続してブレークポイントの設定、メモリ、レジスタ内容の確認等のデバッグ作業をおこなうことができる。
【0019】
次に、上記構成による論理検証装置1の遠隔制御内容について説明する。図7は、信号発生装置に対する遠隔制御の手順を示すフローチャートである。始めに、遠隔地の端末6からネットワーク7を介して信号発生装置2に設けられた信号発生器制御ホスト21にログインする(ステップS1)。次に、信号発生器制御ホスト21の信号発生器制御プログラムを起動させる(ステップS2)。
【0020】
信号発生器20は、この信号発生器制御プログラムに従い、所定形態の信号の出力をスタートする(ステップS3)。信号発生器20が出力する信号は、論理検証装置1に供給され、論理検証装置1は、信号発生器20から供給された信号に基づいて動作開始する(ステップS4)。この後、信号出力をストップさせたときに(ステップS5)、デバッグ終了の有無の判断する(ステップS6)。
【0021】
デバッグ継続時には(ステップS6:No)、他の形態の信号を出力する等のためにステップS2に復帰して信号出力の処理を再度実行する。一方、デバッグ終了時には(ステップS6:Yes)、ログアウトし(ステップS7)、信号発生装置2の遠隔制御を終了する。上述した信号出力のスタート及びストップ、及びデバッグ終了の有無は、遠隔地の端末6の操作によって遠隔制御できる。
【0022】
図8は、信号観測装置に対する遠隔制御の手順を示すフローチャートである。始めに、遠隔地の端末6からネットワーク7を介して信号観測装置3を構成するロジックアナライザ23にログインする(ステップS11)。次に、ロジックアナライザ23に対して論理検証装置1から出力される観測信号を指定する(ステップS12)。また、観測信号に対するサンプリングレート、トリガ信号、トリガ条件等を指定する(ステップS13)。
【0023】
この後、論理検証装置1の動作開始に基づき、この論理検証装置1から対象となる観測信号が出力される(ステップS14)。信号観測装置3は、トリガ信号に基づき観測波形として画像データ化し、信号観測装置3に設けられた図示しない表示画面に出力する(ステップS15)。また、この観測波形の画像データを遠隔地の端末6に送信し、遠隔地の端末6で観測信号を観測できる。この観測信号に基づいて論理検証装置1に対する論理検証(デバッグ作業)をおこなう(ステップS16)。デバッグ作業は遠隔地の端末6側で、この端末6に表示された観測信号の観測に基づいておこなうことができる。
【0024】
この後、観測信号に対する観測終了(デバッグ終了)の有無の判断する(ステップS17)。観測の継続時には(ステップS17:No)、他の観測信号を観測する等のためにステップS12に復帰して、観測条件等の処理を再度実行する。一方、観測の終了時には(ステップS17:Yes)、ログアウトし(ステップS18)、信号観測装置3の遠隔制御を終了する。上述した観測信号、サンプリングレート、トリガ信号、トリガ条件等の指定、及びデバッグ終了の有無は、遠隔地の端末6の操作によって遠隔制御できる。
【0025】
図9は、データ入出力装置に対する遠隔制御の手順を示すフローチャートである。始めに、遠隔地の端末6からネットワーク7を介してデータ入出力装置(ホスト)4にログインする(ステップS21)。次に、遠隔地の端末6からホスト4に対し入力データファイルを転送する(ステップS22)。この入力データファイルは入出力データ格納部34に格納される。
【0026】
次に、データ入出力装置4のボード制御プログラム33を起動させ(ステップS23)、論理検証装置1の動作を開始させて(ステップS24)、入力データファイルに格納された論理検証用のテストパターンを論理検証装置1に供給する。同時に、論理検証装置1から出力される出力データファイルを取り込んで入出力データ格納部34に格納する。入力データファイルに基づき論理検証装置1に対するテストパターンの供給がおこなわれた後、ボード制御プログラム33は、入出力データ格納部34に格納された出力データファイルを遠隔地の端末6に転送する(ステップS25)。
【0027】
遠隔地の端末6では、転送された出力データファイルに基づき論理検証装置1に対する論理検証(デバッグ作業)をおこなう(ステップS26)。デバッグ作業は遠隔地の端末6側で、この端末6が取り込んだ出力データファイルを期待値と比較する等によりおこなうことができる。この後、データ入出力の終了(デバッグ終了)の有無の判断する(ステップS27)。データ入出力の継続時には(ステップS27:No)、論理検証装置1に対して他の入力データファイル(テストパターン)を入力させた際の出力データを得る等のためにステップS22に復帰して、論理検証装置1に対するデータの入出力に係る処理を再度実行する。
【0028】
一方、データ入出力の終了時には(ステップS27:Yes)、ログアウトし(ステップS28)、データ入出力装置4の遠隔制御を終了する。上述したデータ入力ファイルの転送、ボード制御プログラム33の起動、出力データファイルの受け取り、及びデバッグ終了の有無は、遠隔地の端末6の操作によって遠隔制御できる。
【0029】
上記入出力データ及び検証内容の具体例を説明する。例えば、システムLSIが入力された音声や動画のデータに対する所定の処理を実行して出力する構成である場合、システムLSIに対しこれら音声や動画の入力データ(サンプルデータ)を入力させたときに得られる出力データとして期待した状態が得られるか否かを検証する。
【0030】
図10及び図11は、ハードウェアとソフトウェアを協調制御した検証処理の手順を示すフローチャートである。図10の基本手順に従って論理検証装置1に対しテストパターンを入力し、結果が期待値と一致しない場合には図11に示すデバッグ時の処理を実行する。
【0031】
始めに図10の基本手順を説明する。この協調制御時には、予め遠隔地の端末6から論理検証装置1に接続されている各装置(信号発生装置2,信号観測装置3,データ入出力装置4)と、ソフトウェアデバッグ環境5(インサーキットエミュレータホスト26)全てにログインしておく。
【0032】
次に、遠隔地の端末6を操作してデータ入出力装置(ホスト)4のボード制御プログラム33の動作を開始させる(ステップS31)。次に、信号発生装置2の信号発生器制御ホスト21を制御し、信号発生器20から論理検証装置1に対してクロックの出力を開始させる(ステップS32)。
【0033】
次に、遠隔地の端末6上でデバッガ37を起動する(ステップS33)。この後、デバッガ37からネットワーク7,インサーキットエミュレータホスト26,インサーキットエミュレータ25を介して論理検証装置1のプロセッサ14に論理検証用のプログラムをロードする(ステップS34)。
【0034】
この後、デバッガ37上からプロセッサ14を起動し、論理検証装置1を動作させる(ステップS35)。論理検証用のプログラムに従いプロセッサ14を起動させ論理検証装置1を動作させることによって、この論理検証装置1から所定の出力データが得られる。得られた出力データは、データ入出力装置4の入出力データ格納部34に格納された後、遠隔地の端末6に転送される。
【0035】
遠隔地の端末6では、論理検証用のプログラム終了した後、転送されてきた出力データを期待値と比較する(ステップS36)。得られた出力データが期待値に一致すれば(ステップS37:Yes)、検証処理を終了する。一方、得られた出力データが期待値に一致しない場合には(ステップS37:No)、図11に示すデバッグ時の処理をおこなう(ステップS38)。
【0036】
次に、図11に示すデバッグ時の手順を説明する。まず、遠隔地の端末6を操作してデータ入出力装置(ホスト)4のボード制御プログラム33の動作を開始させる(ステップS41)。次に、信号発生装置2の信号発生器制御ホスト21を制御し、信号発生器20から論理検証装置1に対してクロックの出力を開始させる(ステップS42)。
【0037】
次に、遠隔地の端末6上でデバッガ37を起動する(ステップS43)。この後、デバッガ37からネットワーク7,インサーキットエミュレータホスト26,インサーキットエミュレータ25を介して論理検証装置1のプロセッサ14に論理検証用のプログラムをロードする(ステップS44)。
【0038】
次に、遠隔地の端末6を操作しデバッガ37におけるブレークポイントの設定や、ロジックアナライザ23のトリガ条件の指定等をおこない(ステップS45)、論理検証装置1を動作させる(ステップS46)。この動作により論理検証装置1から得られた出力データ(観測波形,出力データ等)に基づくデバッグ作業をおこなう(ステップS47)。具体的には、デバッガ37によりインサーキットエミュレータ25を遠隔制御してソフトウェアのデバッグをおこなう。また、ロジックアナライザ23を遠隔制御してハードウェアの検証(信号観測等)をおこなう。
【0039】
この後、デバッグ作業の終了を判断する(ステップS48)。デバッグ作業の終了の有無は、論理検証装置1の不具合(バグ等)の検出に基づき判断される。バグが検出された後、このバグが解消されればデバッグ作業を終了させることができ(ステップS48:Yes)、一方バグの検出が続けば(ステップS48:No)、論理検証装置1を動作させるプログラム、あるいは論理検証装置1を構成する回路(FPGA11〜13等)の回路構成の修正をおこない(ステップS49)、ステップS41に復帰して上記同様のデバッグ作業を継続しておこなう。
【0040】
以上説明した論理検証に係る方法は、予め用意された論理検証用のプログラムを論理検証装置1に接続される各装置(信号発生装置2,信号観測装置3,データ入出力装置(ホスト)4,ソフトウェアデバッグ環境5のインサーキットエミュレータホスト26)や、遠隔地の端末6として用いるパーソナルコンピュータやワークステーション等のコンピュータで実行することにより実現することができる。また、遠隔地の端末6に対するプログラムの実行でデバッガ37の機能を実現する。このプログラムは、各種記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【0041】
(付記1)論理検証対象としての論理回路が実装される論理検証手段と、
前記論理検証手段に実装された前記論理回路の信号入出力状態を検証する、ネットワークを介した制御手段により制御されるハードウェア検証手段と、
前記論理検証手段に実装された前記論理回路を所定の機能を有して動作させた際の入出力データを検証する、前記ネットワークを介した前記制御手段により制御されるソフトウェア検証手段と、
を備えたことを特徴とする論理検証システム。
【0042】
(付記2)論理検証対象としての論理回路が実装される論理検証手段と、
前記論理検証手段に実装された前記論理回路の信号入出力状態を検証するハードウェア検証手段と、
前記論理検証手段に実装された前記論理回路を所定の機能を有して動作させた際の入出力データを検証するソフトウェア検証手段と、
前記ハードウェア検証手段及び前記ソフトウェア検証手段に対してネットワークを介して接続され、前記ハードウェア検証手段及び前記ソフトウェア検証手段を制御する制御手段と、
を備えたことを特徴とする論理検証システム。
【0043】
(付記3)前記ハードウェア検証手段は、前記論理回路を動作させるクロックを少なくとも含む信号を供給する信号発生手段を含み、
前記制御手段は、前記信号発生手段を制御し、前記論理回路に対する前記クロックを含む信号の供給を制御することを特徴とする付記2に記載の論理検証システム。
【0044】
(付記4)前記ハードウェア検証手段は、前記論理回路が出力する信号の波形を観測する信号観測手段を含み、
前記制御手段は、前記信号観測手段を制御し、前記論理回路から出力される前記信号の波形の取り込みをおこなうことを特徴とする付記2または3に記載の論理検証システム。
【0045】
(付記5)前記ハードウェア検証手段は、前記論理回路に対する論理検証用のデータの入出力を制御するデータ入出力手段を含み、
前記制御手段は、前記データ入出力手段を制御し、前記回路から出力される出力データの取り込みをおこなうことを特徴とする付記2〜4のいずれか一つに記載の論理検証システム。
【0046】
(付記6)前記ソフトウェア検証手段は、前記論理回路を所定の機能を有して動作させるインサーキットエミュレータと、
前記制御手段に設けられて前記インサーキットエミュレータを制御し、前記入出力データを検証するデバッガと、
を備えたことを特徴とする付記2〜5のいずれか一つに記載の論理検証システム。
【0047】
(付記7)前記論理検証手段には、前記論理回路を制御するためのプロセッサが実装され、
前記デバッガは、前記プロセッサを所定の機能を有して動作させるための動作検証用のプログラムを前記ネットワークを介して前記プロセッサに転送することを特徴とする付記6に記載の論理検証システム。
【0048】
(付記8)前記信号発生手段は、前記制御手段の制御に基づき前記論理回路に対して動作用のクロック及びリセット信号を供給することを特徴とする付記3に記載の論理検証システム。
【0049】
(付記9)前記信号観測手段は、前記制御手段の制御に基づき前記論理回路が出力する信号のトリガ条件を指定することを特徴とする付記4に記載の論理検証システム。
【0050】
(付記10)前記データ入出力手段は、前記制御手段の制御に基づき前記論理回路に対する前記入力データとして論理検証用のテストパターンを供給することを特徴とする付記5に記載の論理検証システム。
【0051】
(付記11)前記デバッガは、前記論理回路に前記入力データを供給した際に得られた前記出力データを予め定めた期待値と比較し、比較結果が一致しない場合に不具合があると判断し、前記インサーキットエミュレータを制御して所定のデバッグ処理を実行することを特徴とする付記6または7に記載の論理検証システム。
【0052】
(付記12)論理検証対象としての論理回路の動作状態を検証する論理検証方法において、
ネットワークを介した制御に基づき前記論理回路の信号入出力状態を検証するハードウェア検証工程と、
前記ネットワークを介した制御に基づき前記論理回路を所定の機能を有して動作させた際の入出力データを検証するソフトウェア検証工程と、
を含むことを特徴とする論理検証方法。
【0053】
(付記13)前記ハードウェア検証工程は、
前記論理回路に対して少なくとも動作用の信号を供給する信号供給工程、
前記信号供給工程により供給された信号に基づき前記論理回路が出力する信号の観測波形を得る信号観測工程、
前記論理回路に対して論理検証用の入力データを供給する入力データ供給工程、
前記入力データ供給工程により供給された入力データに基づき前記論理回路が出力する出力データを得る出力データ取得工程、
の少なくとも一つを実行することを特徴とする付記12に記載の論理検証方法。
【0054】
(付記14)前記ソフトウェア検証工程は、
前記論理回路を所定の動作状態で動作させ前記入力データを供給した際に得られた前記出力データを予め定めた期待値と比較し該比較結果に基づき前記論理回路のデバッグをおこなうデバッグ工程と、
前記デバッグ工程時に必要な前記ハードウェア検証工程のうち少なくとも一つの工程を実行する協調工程と、
を含むことを特徴とする付記13に記載の論理検証方法。
【0055】
【発明の効果】
本発明によれば、論理検証手段に実装された論理回路の信号入出力に関するハードウェアの論理検証と、論理回路を所定の動作状態で動作させたときのソフトウェア動作に係る検証をいずれもネットワークを介して遠隔地の制御手段から制御できるため、ハードウェア検証及びソフトウェア検証を協調させた総合的な検証処理がおこなえるという効果を奏する。これにより、遠隔地においても効率よく検証作業を遂行できるようになる。同時に、遠隔地の制御手段を操作してソフトウェアデバッグ作業がおこなえるようになり、デバッグをおこなう場所の制約を解消できるようになる。
【図面の簡単な説明】
【図1】本発明の論理検証システムの実施の形態の構成を示すブロック図である。
【図2】論理検証システムの各部の構成を示すブロック図である。
【図3】信号発生装置の内部構成を示すブロック図である。
【図4】信号観測装置の内部構成を示すブロック図である。
【図5】データ入出力装置の内部構成を示すブロック図である。
【図6】ソフトウェアデバッグ環境の内部構成を示すブロック図である。
【図7】信号発生装置に対する遠隔制御の手順を示すフローチャートである。
【図8】信号観測装置に対する遠隔制御の手順を示すフローチャートである。
【図9】データ入出力装置に対する遠隔制御の手順を示すフローチャートである。
【図10】ハードウェアとソフトウェアを協調制御した検証処理の手順を示すフローチャートである(その1)。
【図11】ハードウェアとソフトウェアを協調制御した検証処理の手順を示すフローチャートである(その2)。
【符号の説明】
1 論理検証装置
2 信号発生装置
3 信号観測装置
4 データ入出力装置
5 ソフトウェアデバッグ環境
6 遠隔地の端末
7 ネットワーク
11〜13 FPGA
14 プロセッサ
20 信号発生器
21 信号発生器制御ホスト
23 ロジックアナライザ
25 インサーキットエミュレータ
26 インサーキットエミュレータホスト
32 PCIボード
33 ボード制御プログラム
34 入出力データ格納部
37 デバッガ
Claims (5)
- 論理検証対象としての論理回路が実装される論理検証手段と、
前記論理検証手段に実装された前記論理回路の信号入出力状態を検証する、ネットワークを介した制御手段により制御されるハードウェア検証手段と、
前記論理検証手段に実装された前記論理回路を所定の機能を有して動作させた際の入出力データを検証する、前記ネットワークを介した前記制御手段により制御されるソフトウェア検証手段と、
を備えたことを特徴とする論理検証システム。 - 論理検証対象としての論理回路が実装される論理検証手段と、
前記論理検証手段に実装された前記論理回路の信号入出力状態を検証するハードウェア検証手段と、
前記論理検証手段に実装された前記論理回路を所定の機能を有して動作させた際の入出力データを検証するソフトウェア検証手段と、
前記ハードウェア検証手段及び前記ソフトウェア検証手段に対してネットワークを介して接続され、前記ハードウェア検証手段及び前記ソフトウェア検証手段を制御する制御手段と、
を備えたことを特徴とする論理検証システム。 - 前記ソフトウェア検証手段は、前記論理回路を所定の機能を有して動作させるインサーキットエミュレータと、
前記制御手段に設けられて前記インサーキットエミュレータを制御し、前記入出力データを検証するデバッガと、
を備えたことを特徴とする請求項2に記載の論理検証システム。 - 前記論理検証手段には、前記論理回路を制御するためのプロセッサが実装され、
前記デバッガは、前記プロセッサを所定の機能を有して動作させるための動作検証用のプログラムを前記ネットワークを介して前記プロセッサに転送することを特徴とする請求項3に記載の論理検証システム。 - 前記デバッガは、前記論理回路に供給した入力データに基づき得られた出力データを予め定めた期待値と比較し、比較結果が一致しない場合に不具合があると判断し、前記インサーキットエミュレータを制御して所定のデバッグ処理を実行することを特徴とする請求項3または4に記載の論理検証システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002192309A JP2004038387A (ja) | 2002-07-01 | 2002-07-01 | 論理検証システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002192309A JP2004038387A (ja) | 2002-07-01 | 2002-07-01 | 論理検証システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004038387A true JP2004038387A (ja) | 2004-02-05 |
Family
ID=31701620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002192309A Withdrawn JP2004038387A (ja) | 2002-07-01 | 2002-07-01 | 論理検証システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004038387A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006003367A (ja) * | 2004-06-18 | 2006-01-05 | General Electric Co <Ge> | 原子炉ホウ酸水注入制御(slc)論理プロセッサのためのソフトウェア利用制御システム |
JP2007058813A (ja) * | 2005-08-26 | 2007-03-08 | Fujitsu Ltd | 検証装置及び検証方法 |
WO2008020513A1 (fr) * | 2006-08-14 | 2008-02-21 | Nec Corporation | débogueur et procédé de débogage |
JP2010039884A (ja) * | 2008-08-07 | 2010-02-18 | Yokogawa Electric Corp | ソフトウェア解析システム |
US8683404B2 (en) | 2008-08-05 | 2014-03-25 | Nec Corporation | Semiconductor verification apparatus, method, and program |
-
2002
- 2002-07-01 JP JP2002192309A patent/JP2004038387A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006003367A (ja) * | 2004-06-18 | 2006-01-05 | General Electric Co <Ge> | 原子炉ホウ酸水注入制御(slc)論理プロセッサのためのソフトウェア利用制御システム |
JP2007058813A (ja) * | 2005-08-26 | 2007-03-08 | Fujitsu Ltd | 検証装置及び検証方法 |
WO2008020513A1 (fr) * | 2006-08-14 | 2008-02-21 | Nec Corporation | débogueur et procédé de débogage |
US8683404B2 (en) | 2008-08-05 | 2014-03-25 | Nec Corporation | Semiconductor verification apparatus, method, and program |
JP2010039884A (ja) * | 2008-08-07 | 2010-02-18 | Yokogawa Electric Corp | ソフトウェア解析システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684831B2 (ja) | マイクロコンピュータ、電子機器及びデバッグシステム | |
US8041553B1 (en) | Generic software simulation interface for integrated circuits | |
US20020147939A1 (en) | On-chip debug system with a data band selector | |
CN109783340B (zh) | SoC的测试代码烧写方法、IP测试方法及装置 | |
US20080312900A1 (en) | Simulation apparatus and simulation method | |
CN105120259A (zh) | 数字电视机检测方法及装置 | |
WO2012077704A1 (ja) | デバッグスタブサーバ、デバッグ方法およびプログラム | |
CN113157508A (zh) | 嵌入式系统的测试方法、系统、装置、设备及存储介质 | |
JP2004038387A (ja) | 論理検証システム | |
JP4171240B2 (ja) | プログラム検証システム | |
JP2007218598A (ja) | 回路基板の試験装置 | |
CN113535496B (zh) | 芯片验证系统及方法 | |
US8661166B2 (en) | DFX software debug feature for IO and other non-memory typed transactions | |
JP2007304972A (ja) | マイクロプロセッサシステム | |
CN104283846B (zh) | 诊断终端应用被篡改的方法、系统及服务器 | |
US8046201B1 (en) | Communication system for use with a block diagram environment | |
JP2003036183A (ja) | 統合デバッグ回路を利用する集積回路の試験方法 | |
JP2002236594A (ja) | エミュレーションシステムおよびエミュレータ | |
JP2004252585A (ja) | プログラム検証システム | |
JP7048776B1 (ja) | プログラマブルデバイス、システム、検証支援方法、およびプログラム | |
CN111880849B (zh) | 平台智能log控制处理方法、装置 | |
JP2004023364A (ja) | プロトタイピングシステムおよびプログラマブル・デバイスの内部信号観測方法 | |
JP2887515B2 (ja) | 記録装置のシミュレータ | |
JP2004038464A (ja) | デバッグ機能内蔵マイクロコンピュータ | |
JP2007080292A (ja) | デバッグシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |