JP2004036984A - Electronic primer - Google Patents

Electronic primer Download PDF

Info

Publication number
JP2004036984A
JP2004036984A JP2002193918A JP2002193918A JP2004036984A JP 2004036984 A JP2004036984 A JP 2004036984A JP 2002193918 A JP2002193918 A JP 2002193918A JP 2002193918 A JP2002193918 A JP 2002193918A JP 2004036984 A JP2004036984 A JP 2004036984A
Authority
JP
Japan
Prior art keywords
circuit
energy
power failure
energy storage
electronic detonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002193918A
Other languages
Japanese (ja)
Other versions
JP4006277B2 (en
Inventor
Kazuhiro Kuroki
黒木 和弘
Mikio Takada
高田 幹生
Ryuhei Uchiyama
内山 隆平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Chemicals Corp
Original Assignee
Asahi Kasei Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Chemicals Corp filed Critical Asahi Kasei Chemicals Corp
Priority to JP2002193918A priority Critical patent/JP4006277B2/en
Publication of JP2004036984A publication Critical patent/JP2004036984A/en
Application granted granted Critical
Publication of JP4006277B2 publication Critical patent/JP4006277B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Air Bags (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent all of functions of an electronic primer from being reset in a case when the temporary electric power failure is generated during priming operation. <P>SOLUTION: In this electronic primer wherein the electric energy supplied from a blasting device or a controller mounted at a remote place, is stored in an energy storage condenser 13, a timer circuit 21 is operated by the stored energy, and the stored energy is discharged after a desired time delay to explode a primer part, a backup circuit 2 makes compensation in a case when the temporary electric power failure is generated in the energy storage condenser 13. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は電子雷管に関し、詳細には、破壊対象(例えば、岩盤や建造物)に複数の爆薬体を装薬し、これらに遠隔で給電あるいは制御し、順次起爆する発破作業において用いられる電子雷管に関する。
【0002】
【従来の技術】
従来、遠隔位置に配置された発破器あるいは制御器から供給された電気エネルギを電源回路であるエネルギ蓄積回路に蓄積し、その蓄積エネルギによりタイマ回路を動作させ、且つ、タイマ回路の動作を制御し、最終的には所望する遅延時間後に起爆する電子雷管が知られている。
【0003】
最近では、上記タイマ回路の遅延時間の計時機構は、計時基準となるクロック・パルスを生成して出力する発振回路と、該クロック・パルスを計数してトリガ信号を生成するカウンタ回路とからなる技術が主流となっている。
【0004】
これらの電子雷管には、特開昭63−83699号公報、USP4,445,435号公報、特開平5−79797号公報の電子雷管のように、上記カウンタ回路のリセット状態を解除して、予め設定された遅延時間を計時した後、上記エネルギ蓄積回路に充電された電荷(電気エネルギ)を放電して、起爆するリセット解除制御型のものがある。
【0005】
また、USP4,674,047号公報、USP5,460,093号公報、USP5,406,890号公報の電子雷管のように、遠隔位置に配置された発破器あるいは制御器が電子雷管の動作を制御する制御信号を発生し、電子雷管が上記制御器からの制御信号を受信し、段階的なシーケンス動作によって制御されるシーケンス制御型のものがある。
【0006】
上記シーケンス動作としては、例えば、USP5,460,093号公報の電子雷管のように、所望する遅延時間の計時開始の前に、起爆計時開始準備のための信号(ARM信号)を受ける計時準備段階を経て、起爆計時開始信号(FIRE信号)を受けて上記カウンタ回路のリセット状態を解除して上記設定された遅延時間を計時し、起爆する。
【0007】
【発明が解決しようとする課題】
上述の電子雷管は、一般に破壊対象(例えば、岩盤や建造物)に対して、複数の爆薬体を装薬し、これらに遠隔で給電あるいは制御し、順次起爆するために用いられる。
【0008】
このため、前段の爆発の影響、特に爆発によって生じる電磁波や衝撃波の影響を受けることが懸念される。
【0009】
上記タイマ回路の電気系統で懸念される影響として、電源回路の出力電圧の変動あるいは一時的停電現象が挙げられる。
【0010】
本願発明者らは、上記電源回路として電解コンデンサを用いた場合に、前段の爆発の影響による一時的停電現象が発生することを実験的に確認した。
【0011】
上記のように観測された一時的停電現象は、充電してある電圧レベルが一旦0ボルトレベルまで約10msec〜20msecの間低下し、その後、急速に復帰するものであった。
【0012】
上記のような一時的停電現象が発生すると、上記タイマ回路の電気系統が一旦停止するため、上記リセット解除制御型の電子雷管では、上記カウンタ回路が再度リセット状態に陥り、リセットが解除されない限り不発に至るか、若しくは特開平5−79797号公報のような自発的にリセットを解除する機能を有するものであれば、上記一時的停電の終了時点から再度計時を開始して、予定した遅延時間より遅れて起爆される。
【0013】
また、上記シーケンス制御型の電子雷管では、起爆動作の途中で上記一時停電が発生した場合には、全ての機能がリセットされる上、前段の爆発によって破壊対象の一部が破壊されるため、信号送信のためのリード線等が切断され、上記シーケンス制御信号を送信することが出来なくなることから、確実に不発に至る。
【0014】
また、無線で上記制御信号を送信する種類の電子雷管の場合には、少なくとも不発を回避するために絶えず上記起爆計時開始信号(FIRE信号)を送信し続けていたとしても、上記一時的停電の終了時点から上記起爆計時開始信号(FIRE信号)を受け付けて再度計時を開始するため、予定した遅延時間より遅れて起爆されることは免れない。
【0015】
本発明の目的は、上記の課題を解決することのできる電子雷管を提供することである。
【0016】
【課題を解決するための手段】
上記課題を解決するために、本発明では、遠隔位置に配置された発破器または発破制御器から供給された電気エネルギを蓄積するエネルギ蓄積手段と、該エネルギ蓄積手段からのエネルギによって動作するタイマ手段と、該タイマ手段の動作に基づき、所望の遅延間後に前記蓄積エネルギを放電して雷管部を起爆する起爆手段とを備えた電子雷管において、前記エネルギコンデンサの一時的停電現象を補償するバックアップ手段を有することを特徴とする電子雷管を提供する。
【0017】
あるいは、遠隔位置に配置された発破器あるいは制御器から供給された電気エネルギを、エネルギ蓄積コンデンサに蓄積し、該蓄積エネルギによりタイマ回路を動作させ、所望する遅延時間後に、上記蓄積エネルギを放電して雷管部を起爆する電子雷管において、上記計時開始の前までに決定された遅延時間の計時を行い、前記遅延時間後に、前記蓄積エネルギを放電して雷管部を起爆する電子雷管において、前記エネルギコンデンサの一時的停電を補償するバックアップ手段と、停電処理手段とを有する電子雷管を提供することもできる。
【0018】
あるいは、直流電源を有し、該直流電源によりタイマ回路を動作させ、所望する遅延時間後に、前記直流電源の電気エネルギを印加して、雷管部を起爆する電子雷管において、前記直流電源の一時的停電現象を補償するバックアップ手段を有する電子雷管を提供することもできる。
【0019】
なお、前記のごとき電源回路の一時的停電現象を補償するバックアップ回路の概念は、例えば特開2001−191892号公報、特開平5−3634号公報等に記載されている。
【0020】
また本発明は、遠隔位置に配置された発破器または発破制御器から供給された電気エネルギを蓄積するエネルギ蓄積手段と、該エネルギ蓄積手段からのエネルギによって動作し、前記発破器または前記発破制御器からの計時開始制御信号によって計時を行なう電子回路と、前記計時開始の前までに決定された遅延時間の計時を行い、所望の遅延間後に前記蓄積エネルギを放電して雷管部を起爆する起爆手段とを備えた電子雷管において、前記エネルギコンデンサの一時的停電現象を補償するバックアップ手段と、停電前の動作段階を記憶し、該記憶に基づいて停電復帰後の処理を行なう停電処理手段とを有する電子雷管を提供する。
【0021】
ここで、前記停電処理手段は、停電前の前記動作段階を記憶する動作段階記憶手段と、電源復帰後に前記動作段階記憶手段に記憶された動作段階の次の動作を実施させる順次動作手段とを有することができる。
【0022】
なお、前記のごとき停電処理手段および時計手段の概念は、特開平7−191780号公報、特開平5−108503号公報、特開平5−241686号公報、特開平5−25157号公報、特開平5−108503号公報等に記載されている。
【0023】
【発明の実施の形態】
(実施形態1)
図1を参照して、本発明に係る電子雷管の実施形態1について説明する。
図1は、本実施形態における電子雷管の電子モジュール1の回路構成を示すブロック図である。
【0024】
発破器(図示せず)からの電気エネルギの供給を受ける入力端子24、25の間に入力抵抗器11が接続され、入力抵抗器11に並列に整流回路12の入力端子が接続される。
【0025】
整流回路12の出力端子には、発破器から供給された電気エネルギを充電するエネルギ蓄積コンデンサ13が接続される。エネルギ蓄積コンデンサ13の一端(陽極端子)は出力端子26および逆流防止用ダイオード15のアノード端子に接続され、逆流防止用ダイオード15のカソード端子にバックアップ用コンデンサ14の一端および定電圧回路16の入力端子が接続される。
【0026】
バックアップ用コンデンサ14の位置は、上述の通り定電圧回路16の入力側に配置されることが好ましく、その静電容量は、エネルギ蓄積コンデンサ13の静電容量と同じか、それ以下であればよく、想定する一時的停電の継続時間によって任意に選択することができる。正規の充電特性への影響を考慮すれば、エネルギ蓄積コンデンサ13の静電容量の0.1%乃至10%が好ましい。
【0027】
また、耐衝撃の観点から、エネルギ蓄積コンデンサ13が例えばアルミ電解コンデンサの場合は衝撃によって一時的停電が発生することが懸念されるため、本発明においては、バックアップ用コンデンサ14を耐衝撃のより優れた別の構造のものとすることが好ましく、例えば、積層セラミックコンデンサ、フィルムコンデンサ、若しくはタンタルコンデンサとすることができる。
【0028】
定電圧回路16は、エネルギ蓄積コンデンサ13の充電電圧を入力してタイマ回路21の適正な動作電圧に変換して、この電圧を安定的にタイマ回路21に供給するためのものである。
【0029】
本発明の電子雷管において、タイマ回路21の動作電圧はエネルギ蓄積コンデンサ13の充電電圧よりも低い。したがって、定電圧回路16の入力電圧は出力電圧よりも高いので、バックアップ用コンデンサ14として同一静電容量のものを用いる場合には、定電圧回路16の出力側よりも入力側に配置した方がより多くの電荷を充電することができる。
【0030】
また、逆流防止用ダイオード15は上記いずれの配置の場合にも必要であるが、定電圧回路16の出力側に逆流防止用ダイオード15を配置すると、逆流防止用ダイオード15の順方向電圧降下分だけタイマ回路21への供給電圧が低下することになり好ましくない。
【0031】
よって、逆流防止用ダイオード15およびバックアップ用コンデンサ14からなるバックアップ回路2の配置は定電圧回路16の入力側が好ましく、エネルギ蓄積コンデンサ13とともにπ型回路が構成される。
【0032】
すなわち、エネルギ蓄積コンデンサ13の他端(陰極端子)とバックアップ用コンデンサ14の他端は共通(GND)端子に接続され、逆流防止用ダイオード15を挟んで並列に接続される。
【0033】
定電圧回路16の出力端子には、定電圧回路16の出力電圧を安定させるための出力安定用コンデンサ17、ツェナーダイオード18、リセット保持回路3、およびタイマ回路21の電源端子が接続される。リセット保持回路3はリセット保持回路用抵抗器19とキャパシタ20の直列回路で構成され、リセット保持回路用抵抗器19とキャパシタ20の接続点にタイマ回路21の入力端子が接続される。
【0034】
出力端子26、27の間には点火用抵抗線23が接続され、また、出力端子27にはSCR22のアノード端子が接続される。SCR22のカソード端子は共通(GND)端子に接続され、ゲート端子はタイマ回路21の出力端子に接続される。
【0035】
電子モジュール1の基本動作としては、発破器から電気エネルギが供給されるとエネルギ蓄積コンデンサ13に充電し、いったん充電された後は、エネルギ蓄積コンデンサ13の充電電圧によって動作する。
【0036】
この充電電圧は、定電圧回路16によって一定の値に安定化された電圧、例えば3.0(V)とされて出力側に供給される。安定化されたこの出力電圧は、タイマ回路21およびリセット保持回路3に供給される。
【0037】
タイマ回路21は、例えば水晶発振回路(図示せず)と、この水晶発振回路の出力パルスを計数するカウンタ(図示せず)とからなる。このカウンタが予め設定された計数値だけ出力パルスを計数すると、出力端子からトリガ信号を出力してSCR22をオンさせ、エネルギ蓄積コンデンサ13の充電電荷を点火用抵抗線23に放電することとなる。
【0038】
点火用抵抗線23は所定値以上の電荷(電気エネルギ)の放電を受けると加熱され、これにより、付属の電気雷管(図示せず)を起爆する。
【0039】
リセット保持回路3は、水晶発振回路の出力が安定化するまでの間、リセット保持回路用抵抗器19とキャパシタ20によって決定される時定数に相当する時間だけカウンタによる計数動作の開始を遅らせた後、リセットを解除する。
【0040】
バックアップ用コンデンサ14と逆流防止用ダイオード15からなるバックアップ回路2は、例えば、エネルギ蓄積コンデンサ13が外的要因或いは内的要因によって、充電してある電圧レベルが一旦0ボルトレベルまで約10msec〜20msecの間低下し、その後、急速に復帰するような一時的停電現象を引き起こした場合に、その間だけバックアップ用コンデンサ14に充電された電荷によって動作エネルギを賄うように動作する。
【0041】
すなわち、一時的停電現象を引き起こした場合にもタイマ回路21の電圧降下を防止し、再度のリセット動作を禁止するように作動する。
【0042】
よって、エネルギ蓄積コンデンサ13の降下継続の設計時間はバックアップ用コンデンサ14の静電容量によって設定することができ、上述の時間(約10msec〜20msec)には限定されない。
【0043】
本実施形態の例示では、エネルギ蓄積コンデンサ13としてアルミ電解コンデンサ(1,000(μF)/定格電圧16(V))を使用し、バックアップ用コンデンサ14として積層セラミックコンデンサ(1(μF)/GRM40B105K16:村田製作所製)を使用した。
【0044】
ツェナーダイオード18は、上述の一時的停電現象を引き起こした場合、エネルギ蓄積コンデンサ13の充電電圧の急峻な復帰に際して定電圧回路16のオーバーシュートを抑制し、タイマ回路21に悪影響を及ぼす不要な電圧上昇(サージ電圧)を防止する。
【0045】
本実施形態ではツェナーダイオード18として、定電圧回路16の出力電圧3.0(V)に対して、ツェナー電圧5.6(V)、消費電流1(μA)以下のツェナーダイオード(HZU5.6G:日立製作所製)を用いた。
【0046】
(実施形態2)
図2を参照して、本発明に係る電子雷管の実施形態2について説明する。
図2は、本実施形態における電子雷管の電子モジュール101の回路構成を示すブロック図である。
【0047】
発破器(図示せず)からの電気エネルギの供給を受ける入力端子24、25の間に入力抵抗器11が接続され、入力抵抗器11に並列に整流回路12の入力端子が接続される。
【0048】
整流回路12の一出力端子には、制御信号分離用ダイオード28のアノード端子とタイマ回路102の制御信号入力端子が接続される。入力端子24、25から整流回路12を経て入力された制御信号は、整流回路12の一出力端子から制御信号入力端子(SIGNAL−1)に入力される。制御信号分離用ダイオード28のカソード端子には、発破器から供給された電気エネルギを充電するエネルギ蓄積コンデンサ13の一端(陽極端子)が接続される。
【0049】
制御信号分離用ダイオード28のアノード端子、すなわち整流回路12の出力(+)端子には、抵抗器29とFET30のソース端子が接続される。抵抗器29はフローティング防止用であり、制御信号の不安定化を防止する。
【0050】
FET30のドレイン端子は抵抗器31を介して共通(GND)端子へ接続され、ゲート端子は、タイマ回路102の信号返信端子に接続される。FET30は、タイマ回路102の信号返信端子から返信ハイレベル信号を受けると閉じて、整流回路12からの電流をバイパスすることで、入力端子24、25間の電位或いは消費電流を変化させる。この変化は、タイマ回路102からの返信情報として発破制御器に伝達される。
【0051】
エネルギ蓄積コンデンサ13の一端(陽極端子)は出力端子26および逆流防止用ダイオード15のアノード端子に接続され、逆流防止用ダイオード15のカソード端子にバックアップ用コンデンサ14の一端および定電圧回路16の入力端子が接続される。
【0052】
逆流防止用ダイオード15およびバックアップ用コンデンサ14からなるバックアップ回路2は、実施形態1において説明した理由で定電圧回路16の入力側に配置され、エネルギ蓄積コンデンサ13とともにπ型回路が構成される。
【0053】
すなわち、エネルギ蓄積コンデンサ13の他端(陰極端子)とバックアップ用コンデンサ14の他端は共通(GND)端子に接続され、逆流防止用ダイオード15を挟んで並列に接続される。
【0054】
また、バックアップ用コンデンサ14の静電容量については、実施形態1と同様にエネルギ蓄積コンデンサ13の静電容量と同じか、それ以下であればよく、想定する一時的停電の継続時間によって任意に選択することができる。正規の充電特性への影響を考慮すれば、エネルギ蓄積コンデンサ13の静電容量の0.1%乃至10%が好ましい。
【0055】
また、バックアップ用コンデンサ14の構造については、実施形態1と同様に耐衝撃のより優れた構造のものもとすることが好ましく、例えば、積層セラミックコンデンサ、フィルムコンデンサ、若しくはタンタルコンデンサとすることができる。
【0056】
定電圧回路16の出力端子には、定電圧回路16の出力電圧を安定させるための出力安定用コンデンサ17、ツェナーダイオード18、リセット用時定数回路4、およびタイマ回路102の電源端子が接続される。リセット用時定数回路4はリセット保持回路用抵抗器19とキャパシタ20の直列回路で構成され、リセット保持回路用抵抗器19とキャパシタ20の接続点にタイマ回路102のリセット端子(RESET)が接続される。
【0057】
出力端子26、27の間には点火用抵抗線23が接続され、また、出力端子27にはSCR22のアノード端子が接続される。SCR22のカソード端子は共通(GND)端子に接続され、ゲート端子はタイマ回路102の出力端子(OUT)に接続される。
【0058】
タイマ回路102の構成について、図3を参照して説明する。
図3は、タイマ回路102の主要な構成要素の配置を示すブロック図である。
【0059】
タイマ回路102は、中央制御回路200、リセット保持用コンパレータ201、分圧抵抗回路202、制御信号デコーダ203、返信デコーダ204、例えば水晶発振回路やRC発振回路等からなるクロックパルス発生回路205、制御状態記憶回路206、第1カウンタ207、第2カウンタ208、およびプリセット回路209から構成される。
【0060】
リセット保持用コンパレータ201は、リセット用時定数回路4からのリセット信号を受け取り、分圧抵抗回路202によって生成される基準電圧とを比較して、リセット信号電圧が前記基準電圧を越えたときにリセット解除信号を生成する。制御信号デコーダ203は、制御信号入力端子(SIGNAL−1)から入力される信号を解読して中央制御回路200に伝達する。返信デコーダ204は、中央制御回路200が出力する信号を返信信号として出力端子(SIGNAL−2)から出力する。
【0061】
第1カウンタ207は、中央制御回路200によりリセット解除されて第1の計時時間(dT1)に相当するクロックパルス発生回路205からのクロックパルスを計数して、第1計時終了信号を出力する。第2カウンタ208は、第1カウンタ207の第1計時終了信号を受けてリセット解除され、プリセット回路209にセットされた第2の計時時間(dT2)に相当するクロックパルス発生回路205からのクロックパルスを計数して、第2計時終了信号を出力端子(OUT)から出力する。
【0062】
制御状態記憶回路206は、中央制御回路200により制御されて、第1計時時間(dT1)の間に動作状態を記憶する。制御状態記憶回路206は、例えばEEPROM等の不揮発性メモリ回路から構成され、中央制御回路200の動作シーケンスの状態、第2カウンタ208の既計数値、更には後述の発破作業に使用される電子雷管の複数の各々に割り振られた認識番号コード、および予めプログラムされる第2カウンタの計数値を記憶する。
【0063】
実施形態2の電子雷管の動作を図3および図4を参照して説明する。
図4は、実施形態2における電子雷管の基本動作の流れを示すフローチャートである。
【0064】
発破制御器から供給された電気エネルギは、エネルギ蓄積コンデンサ13に充電される(S402)。この充電電圧は、定電圧回路16によって一定の値に安定化された電圧、例えば3.0(V)とされて出力側に供給される。安定化されたこの出力電圧は、タイマ回路102およびリセット用時定数回路4に供給される。
【0065】
リセット用時定数回路4からの信号電圧がタイマ回路102に入力されると内部のリセット保持用コンパレータ201が反転し、中央制御回路200がリセットされてタイマ回路102は動作を開始する(S406)。このとき、クロックパルス発生回路205は既に動作を開始している(S404)。
【0066】
次に、中央制御回路200が制御状態記憶回路206に記憶された制御状態を確認する(S408)。ステップS410において、制御状態が後述の第2制御(点火;FIRE)状態に突入していたことが検知されると、後述の第2制御状態にジャンプし、第1カウンタ207が計数動作を開始する。一方、ステップS410において第2制御(点火;FIRE)状態ではないことが検出されると、発破制御器からの制御信号待ちの状態となる。この状態を初期状態と呼称する。
【0067】
発破作業に使用される電子雷管の複数の各々に発破制御器から割り振られた認識番号コードを付加して、個々の電子雷管に対して第1の制御(準備;READY)信号が入力され(S412)、第1の制御信号により中央制御回路200は制御信号との同期を開始し(S414)、同期が成立すると電子雷管に割り振られた認識番号コードを付加して、準備完了(STANDBY)信号を返信する(S420)。上記動作によって、電子雷管個々の全体システムへの接続状態が確認できる。
上記の状態を第1状態と呼称する。
【0068】
この第1状態の制御動作は、使用予定個数の全ての電子雷管に対して認識番号コード順に順次実施される。また、第1状態の制御において、電子雷管個々の起爆遅延時間をプログラムする制御(S416,S418)を付加しても構わない。プログラムした結果は制御状態記憶回路206に記憶される。
【0069】
発破制御器は、ステップS412〜S420を繰り返し実行して全ての電子雷管から準備完了(STANDBY)信号を受け取った後(S422でYES)、全ての電子雷管に対して、同時に第2制御(点火;FIRE)信号を出力する(S424)。
【0070】
中央制御回路200は、第2制御(点火;FIRE)信号を受信した後、制御状態記憶回路206に記憶された電子雷管個々の起爆遅延時間をプリセット回路209にセットする(S428)。中央制御回路200はまた、ステップS428に先だって第1計時時間dT1の計時動作をスタートし、全ての電子雷管に共通である予め決定された時間(dT1)を計時しながら、第2制御(点火;FIRE)状態に突入したことを制御状態記憶回路206に記憶するよう制御する(S430)。第1計時時間(dT1)は、制御状態記憶回路206への書き込み所要時間、例えばEEPROMへの書き込み所要時間(50msec)である。
上記の状態を第2状態と呼称する。
【0071】
引き続いて、第2計時時間dT2の計時動作をスタートする(S432)。すなわち、第2カウンタ208が第1カウンタ207の第1計時終了信号を受けてリセット解除され、クロックパルス発生回路205の出力パルスの計数を開始し、プリセット回路209にセットされた遅延時間に相当する数のパルスを計数する。その後、SCR22に対してトリガ信号を出力してSCR22をオンし(S434)、エネルギ蓄積コンデンサ13の充電電荷を点火用抵抗線23に放電させる。
【0072】
点火用抵抗線23は、所定値以上の電荷(電気エネルギ)の放電を受けると加熱され、付属の電子雷管(図示せず)を起爆する。
この起爆に至るまでの状態を第3状態と呼称する。
【0073】
第3状態に突入した後に、例えば衝撃等の異常状態によってエネルギ蓄積コンデンサ13の電圧が瞬間的に低下したような場合は、中央制御回路200がエネルギ蓄積コンデンサ13の電圧をモニタしているので、電圧によって異常状態を検知することができる。
【0074】
異常状態が検知されると、中央制御回路200は第2カウンタ208の計数状態を捉え、残余の計数値を制御状態記憶回路206に記憶する動作を開始する。この記憶動作に要する時間は、ほぼ第1計時時間(dT1)である。
【0075】
さらに、バックアップ用コンデンサ14の充電電荷の変化によっても異常状態を補償できない状態に陥った場合には、エネルギ蓄積コンデンサ13の電圧が復帰した後、初期状態に戻る。この場合、初期状態において、中央制御回路200が制御状態記憶回路206に記憶された制御状態を確認して、この制御状態が第2制御(点火;FIRE)状態に突入していたことを検知するため、第1カウンタ207が計数動作を開始し、且つ上記異常状態に陥った時点でエネルギ蓄積コンデンサ13の電圧によって記憶した残余の計数値をプリセット回路209にセットして、第3状態の残りの動作を継続するよう動作する。
【0076】
このように本実施形態では、停電前の動作が所望する遅延時間幅(dT1+dT2)の計時動作中である場合において、第1の時間幅dT1の間に動作段階を記憶しておき、dT1の後、設定され得る第2の時間幅dT2の計時開始から停電発生までの時間幅dt1を捉え、時間幅dT2から時間幅dt1を差し引いた残余時間幅dt2を記憶しておく。そして、電源復帰後に、前記記憶した動作段階を検出して、残余時間幅dt2を計時するように動作することで、少なくとも時間幅dt2を記憶するに足りる時間を補償してエネルギ蓄積コンデンサ13の一時的停電をバックアップすることができる。
【0077】
【実施例】
実施形態1および実施形態2に記載の機能を搭載したサンプルA、Bと、搭載しないサンプルCについて、砂中爆発衝撃印加実験を行なって比較した。
【0078】
実験では、ドナー爆薬と上記実験サンプルを深さ1mに所定の距離を置いて吊し、ドナー爆薬を爆発させて、実験サンプルに爆発衝撃を印加したときの各実験サンプルの挙動を観察した。
【0079】
ドナー爆薬には、スラリー爆薬(slurry blasting agent)100gを用いた。また、ドナー爆薬と実験サンプルとの距離を10cm、15cm、および20cmに設定し、各々の条件において比較実験を行なった。
【0080】
実験結果は図4に示す通りであった。
図4から明らかなように、実施形態1および実施形態2に記載の機能を搭載したサンプルA、Bでは、距離10cmおよび15cmのときにエネルギ蓄積コンデンサ13の電圧の瞬間停電現象が観られたものの、正常な遅延時間で起爆を完結した。距離25cmのときには瞬間停電現象自体が観られなかった。
【0081】
一方、本発明の機能を搭載しないサンプルCにおいては、エネルギ蓄積コンデンサ13の電圧の瞬間停電現象が観られた場合には、設定した遅延時間の約2倍の遅延時間で起爆し、挙動の差を実験的に確認することができた。
【0082】
(実施形態の効果)
上記実施形態1および実施形態2の電子雷管によれば、前段の爆発衝撃或いはその他の外的要因或いは内的要因によって、計時途中でエネルギ蓄積コンデンサ13に充電してある電圧レベルが一旦0ボルトレベルまで低下し、その後、急速に復帰するような一時的停電現象を引き起こした場合においても、その間だけバックアップ用コンデンサ14に充電された電荷によって動作エネルギを賄うように動作するので、タイマ回路102がリセットされず、所定の動作を完結することができる。
【0083】
また前記リセット解除制御型の電子雷管においては、バックアップ回路2によって、補助しきれない状態、例えばエネルギ蓄積コンデンサ13の低下継続の時間が設計値よりも長い場合に遭遇しても、エネルギ蓄積コンデンサ13のエネルギマージンを十分に取ることによって、再度カウンタがリセットされて、遅延時間の再計時動作が実施されるため、少なくとも電子雷管の不発という事態には陥らないが、前記シーケンス制御型の電子雷管では、特に本発明の電子雷管の実施形態2でいう第2制御(点火;FIRE)状態に突入した後に一部の電子雷管のタイマ回路102動作全てがリセットされると、第2制御(点火;FIRE)信号を再送信出来なくなるため、前記基本動作が途中停止し、確実に不発となる。
【0084】
実施形態2の電子雷管によれば、バックアップ用コンデンサ14の充電電荷によっても前記異常状態を補償できない状態に陥った場合においても、リセット後に上述の通り制御状態記憶回路206に記憶された制御状態を確認して、該制御状態が後述の第2制御(点火;FIRE)状態に突入していたことを検知して、異常状態に陥った後の残余の動作を行うことができるので、ほぼ予め設定した遅延時間に近い時間で起爆することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る電子雷管の実施形態1の回路構成を示すブロック図である。
【図2】本発明に係る電子雷管の実施形態2の回路構成を示すブロック図である。
【図3】本発明に係る電子雷管の実施形態2におけるタイマ回路の主要な構成要素の配置を示すブロック図である。
【図4】本発明に係る電子雷管の実施形態2における基本動作の流れを示すフローチャートである。
【図5】本発明に係る電子雷管の実験結果を説明する説明図である。
【符号の説明】
1,101 電子モジュール
2 バックアップ回路
3 リセット保持回路
4 リセット用時定数回路
11 入力抵抗器
12 整流回路
13 エネルギ蓄積コンデンサ
14 バックアップ用コンデンサ
15 逆流防止用ダイオード
16 定電圧回路
17 出力安定用コンデンサ
18 ツェナーダイオード
19 リセット保持回路用抵抗器
20 キャパシタ
21,102 タイマ回路
22 サイリスタ(SCR)
23 点火用抵抗線
24,25 入力端子
26,27 出力端子
28 制御信号分離用ダイオード
29 フローティング防止用抵抗器
30 FET
31 抵抗器
102 タイマ回路
200 中央制御回路
201 リセット保持用コンパレータ
202 分圧抵抗回路
203 制御信号デコーダ
204 返信デコーダ
205 クロックパルス発生回路
206 制御状態記憶回路
207,208 カウンタ
209 プリセット回路
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic detonator, and more particularly, to an electronic detonator used in a blasting operation in which a plurality of explosives are charged on an object to be destroyed (for example, a rock or a building), and these are remotely supplied or controlled, and sequentially fired. About.
[0002]
[Prior art]
Conventionally, electric energy supplied from a blaster or a controller disposed at a remote position is stored in an energy storage circuit which is a power supply circuit, a timer circuit is operated by the stored energy, and an operation of the timer circuit is controlled. Electronic detonators are known which eventually detonate after a desired delay time.
[0003]
Recently, a mechanism for measuring the delay time of the timer circuit includes a technology that includes an oscillation circuit that generates and outputs a clock pulse serving as a clock reference, and a counter circuit that counts the clock pulse and generates a trigger signal. Is the mainstream.
[0004]
These electronic detonators are provided with a reset state of the counter circuit as described in JP-A-63-83699, US Pat. No. 4,445,435, and JP-A-5-79797. After a set delay time is measured, there is a reset release control type in which the electric charge (electric energy) charged in the energy storage circuit is discharged to initiate an explosion.
[0005]
Further, a blaster or a controller disposed at a remote position controls the operation of the electronic detonator, such as the electronic detonator in USP 4,674,047, USP 5,460,093, and USP 5,406,890. There is a sequence control type in which a control signal is generated, an electronic detonator receives a control signal from the controller, and is controlled by a stepwise sequence operation.
[0006]
The sequence operation includes, for example, a timing preparation step of receiving a signal (ARM signal) for preparation for starting explosion timing before starting timing of a desired delay time, such as an electronic detonator disclosed in US Pat. No. 5,460,093. After receiving the explosion timing start signal (FIRE signal), the reset state of the counter circuit is released, the set delay time is counted, and the explosion is initiated.
[0007]
[Problems to be solved by the invention]
The above-mentioned electron detonator is generally used to charge a plurality of explosives to a target to be destroyed (for example, a bedrock or a building), remotely supply or control them, and sequentially detonate them.
[0008]
For this reason, there is a concern that it may be affected by the explosion in the preceding stage, particularly, an electromagnetic wave or a shock wave generated by the explosion.
[0009]
The effects of concern about the electrical system of the timer circuit include fluctuations in the output voltage of the power supply circuit or temporary power failure.
[0010]
The present inventors have experimentally confirmed that when an electrolytic capacitor is used as the power supply circuit, a temporary power failure occurs due to the effect of the explosion at the preceding stage.
[0011]
The temporary blackout phenomenon observed as described above was such that the charged voltage level temporarily dropped to the 0 volt level for about 10 msec to 20 msec, and then recovered rapidly.
[0012]
When the above-described temporary power failure occurs, the electrical system of the timer circuit temporarily stops. Therefore, in the reset release control type electronic detonator, the counter circuit falls into a reset state again and does not occur unless the reset is released. Or if it has a function of canceling the reset spontaneously as disclosed in Japanese Patent Application Laid-Open No. 5-79797, the timer is started again from the end of the temporary power failure, and the scheduled delay time It is detonated late.
[0013]
Further, in the above sequence control type electronic detonator, if the above-mentioned temporary power failure occurs during the detonation operation, all the functions are reset, and a part of the destruction target is destroyed by the previous explosion, Since a lead wire or the like for signal transmission is cut and the sequence control signal cannot be transmitted, a failure occurs without fail.
[0014]
Also, in the case of an electronic detonator of the type that transmits the control signal wirelessly, even if the explosion timing start signal (FIRE signal) is continuously transmitted at least in order to avoid a misfire at least, the temporary power failure occurs. Since the explosion timing start signal (FIRE signal) is received from the end point and the timing is started again, it is inevitable that the detonation will occur later than the scheduled delay time.
[0015]
An object of the present invention is to provide an electronic detonator capable of solving the above problems.
[0016]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides an energy storage means for storing electric energy supplied from a blaster or a blast controller located at a remote position, and a timer means operated by energy from the energy storage means. A backup means for compensating for a temporary power failure of the energy capacitor in an electronic detonator comprising: a detonating means for discharging the stored energy after a desired delay based on the operation of the timer means to detonate the detonating part. An electronic detonator characterized by having:
[0017]
Alternatively, electric energy supplied from a blaster or a controller located at a remote position is stored in an energy storage capacitor, a timer circuit is operated by the stored energy, and after a desired delay time, the stored energy is discharged. In the electronic detonator that detonates the detonator, the delay time determined before the start of the timing is measured, and after the delay time, in the electronic detonator that discharges the stored energy to detonate the detonator, the energy detonation is performed. An electronic detonator having backup means for compensating for a temporary power failure of the capacitor and power failure processing means can also be provided.
[0018]
Alternatively, a DC power supply, a timer circuit is operated by the DC power supply, and after a desired delay time, the electric energy of the DC power supply is applied, and in the electronic detonator that detonates the primer section, the DC power supply is temporarily stopped. An electronic detonator having backup means for compensating for a power failure can also be provided.
[0019]
The concept of a backup circuit for compensating for a temporary power failure of the power supply circuit as described above is described in, for example, JP-A-2001-191892 and JP-A-5-3634.
[0020]
Also, the present invention provides an energy storage means for storing electric energy supplied from a blaster or a blast controller located at a remote position, and the blaster or the blast controller operated by energy from the energy storage means. An electronic circuit for performing timing by a timing start control signal from the electronic control unit, and a detonating unit that performs timing of a delay time determined before the start of the timing, discharges the stored energy after a desired delay, and detonates a primer section. The electronic detonator comprising: a backup means for compensating for a temporary power failure of the energy capacitor; and a power failure processing means for storing an operation stage before the power failure and performing a process after a power failure recovery based on the storage. Provide electronic detonator.
[0021]
Here, the power failure processing means includes: an operation phase storage means for storing the operation phase before the power failure; and a sequential operation means for performing an operation subsequent to the operation phase stored in the operation phase storage means after power is restored. Can have.
[0022]
Note that the concepts of the power failure processing means and the clock means as described above are described in JP-A-7-191780, JP-A-5-108503, JP-A-5-241686, JP-A-5-25157, and JP-A-5-25157. -108503.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
With reference to FIG. 1, a first embodiment of an electronic detonator according to the present invention will be described.
FIG. 1 is a block diagram showing a circuit configuration of an electronic module 1 of the electronic detonator according to the present embodiment.
[0024]
An input resistor 11 is connected between input terminals 24 and 25 that receive supply of electric energy from a blaster (not shown), and an input terminal of a rectifier circuit 12 is connected in parallel with the input resistor 11.
[0025]
An output terminal of the rectifier circuit 12 is connected to an energy storage capacitor 13 for charging electric energy supplied from the blaster. One end (anode terminal) of the energy storage capacitor 13 is connected to the output terminal 26 and the anode terminal of the backflow prevention diode 15, and one end of the backup capacitor 14 and the input terminal of the constant voltage circuit 16 are connected to the cathode terminal of the backflow prevention diode 15. Is connected.
[0026]
The position of the backup capacitor 14 is preferably arranged on the input side of the constant voltage circuit 16 as described above, and its capacitance may be equal to or less than the capacitance of the energy storage capacitor 13. Can be arbitrarily selected depending on the assumed duration of the temporary power failure. Considering the influence on the regular charging characteristics, the capacitance of the energy storage capacitor 13 is preferably 0.1% to 10%.
[0027]
In addition, from the viewpoint of shock resistance, when the energy storage capacitor 13 is, for example, an aluminum electrolytic capacitor, a temporary power failure may occur due to the shock. Preferably, the capacitor has another structure, for example, a multilayer ceramic capacitor, a film capacitor, or a tantalum capacitor.
[0028]
The constant voltage circuit 16 receives the charging voltage of the energy storage capacitor 13, converts the voltage into an appropriate operating voltage of the timer circuit 21, and stably supplies the voltage to the timer circuit 21.
[0029]
In the electronic detonator of the present invention, the operating voltage of the timer circuit 21 is lower than the charging voltage of the energy storage capacitor 13. Therefore, since the input voltage of the constant voltage circuit 16 is higher than the output voltage, when the same capacitor having the same capacitance is used as the backup capacitor 14, it is better to arrange the capacitor on the input side rather than the output side of the constant voltage circuit 16. More charge can be charged.
[0030]
Although the backflow prevention diode 15 is required in any of the above arrangements, if the backflow prevention diode 15 is arranged on the output side of the constant voltage circuit 16, only the forward voltage drop of the backflow prevention diode 15 will be obtained. The supply voltage to the timer circuit 21 decreases, which is not preferable.
[0031]
Therefore, the arrangement of the backup circuit 2 including the backflow prevention diode 15 and the backup capacitor 14 is preferably on the input side of the constant voltage circuit 16, and a π-type circuit is formed together with the energy storage capacitor 13.
[0032]
That is, the other end (cathode terminal) of the energy storage capacitor 13 and the other end of the backup capacitor 14 are connected to a common (GND) terminal, and are connected in parallel with the backflow prevention diode 15 interposed therebetween.
[0033]
An output terminal of the constant voltage circuit 16 is connected to an output stabilizing capacitor 17 for stabilizing the output voltage of the constant voltage circuit 16, a zener diode 18, the reset holding circuit 3, and a power supply terminal of the timer circuit 21. The reset holding circuit 3 is configured by a series circuit of a reset holding circuit resistor 19 and a capacitor 20, and an input terminal of the timer circuit 21 is connected to a connection point between the reset holding circuit resistor 19 and the capacitor 20.
[0034]
The ignition resistance wire 23 is connected between the output terminals 26 and 27, and the anode terminal of the SCR 22 is connected to the output terminal 27. The cathode terminal of the SCR 22 is connected to a common (GND) terminal, and the gate terminal is connected to the output terminal of the timer circuit 21.
[0035]
The basic operation of the electronic module 1 is to charge the energy storage capacitor 13 when electric energy is supplied from the blaster, and to operate once based on the charging voltage of the energy storage capacitor 13 once charged.
[0036]
The charging voltage is regulated to a constant value by the constant voltage circuit 16, for example, 3.0 (V), and supplied to the output side. The stabilized output voltage is supplied to the timer circuit 21 and the reset holding circuit 3.
[0037]
The timer circuit 21 includes, for example, a crystal oscillation circuit (not shown) and a counter (not shown) for counting output pulses of the crystal oscillation circuit. When the counter counts output pulses by a preset count value, it outputs a trigger signal from an output terminal to turn on the SCR 22 and discharge the charge of the energy storage capacitor 13 to the ignition resistance wire 23.
[0038]
The ignition resistance wire 23 is heated when it receives a discharge of electric charge (electric energy) equal to or more than a predetermined value, thereby detonating an attached electric detonator (not shown).
[0039]
The reset holding circuit 3 delays the start of the counting operation by the counter by a time corresponding to a time constant determined by the reset holding circuit resistor 19 and the capacitor 20 until the output of the crystal oscillation circuit is stabilized. Cancel the reset.
[0040]
The backup circuit 2 including the backup capacitor 14 and the backflow prevention diode 15 is, for example, a device in which the voltage level of the energy storage capacitor 13 once charged to the 0 volt level by the external factor or the internal factor is about 10 msec to 20 msec. In the event that a temporary power failure occurs, such as a short period of time and then a rapid recovery, the operation is performed so as to cover the operating energy with the electric charge charged in the backup capacitor 14 only during that period.
[0041]
That is, even when a temporary power failure occurs, the operation is performed to prevent the voltage drop of the timer circuit 21 and to prohibit the reset operation again.
[0042]
Therefore, the design time for the descent of the energy storage capacitor 13 can be set by the capacitance of the backup capacitor 14, and is not limited to the above-mentioned time (about 10 msec to 20 msec).
[0043]
In the example of the present embodiment, an aluminum electrolytic capacitor (1,000 (μF) / rated voltage 16 (V)) is used as the energy storage capacitor 13, and a multilayer ceramic capacitor (1 (μF) / GRM40B105K16) is used as the backup capacitor 14: Murata Manufacturing Co., Ltd.) was used.
[0044]
The Zener diode 18 suppresses the overshoot of the constant voltage circuit 16 when the charging voltage of the energy storage capacitor 13 recovers steeply when the above-described temporary power failure occurs, and an unnecessary voltage increase that adversely affects the timer circuit 21. (Surge voltage).
[0045]
In this embodiment, the Zener diode 18 has a Zener voltage of 5.6 (V) and a current consumption of 1 (μA) or less with respect to the output voltage of 3.0 (V) of the constant voltage circuit 16 (HZU5.6G: Hitachi, Ltd.) was used.
[0046]
(Embodiment 2)
Embodiment 2 An electronic detonator according to Embodiment 2 of the present invention will be described with reference to FIG.
FIG. 2 is a block diagram illustrating a circuit configuration of the electronic module 101 of the electronic detonator according to the present embodiment.
[0047]
An input resistor 11 is connected between input terminals 24 and 25 that receive supply of electric energy from a blaster (not shown), and an input terminal of a rectifier circuit 12 is connected in parallel with the input resistor 11.
[0048]
One output terminal of the rectifier circuit 12 is connected to an anode terminal of the control signal separating diode 28 and a control signal input terminal of the timer circuit 102. The control signal input from the input terminals 24 and 25 via the rectifier circuit 12 is input from one output terminal of the rectifier circuit 12 to the control signal input terminal (SIGNAL-1). One end (anode terminal) of the energy storage capacitor 13 for charging the electric energy supplied from the blaster is connected to the cathode terminal of the control signal separating diode 28.
[0049]
The resistor 29 and the source terminal of the FET 30 are connected to the anode terminal of the control signal separating diode 28, that is, the output (+) terminal of the rectifier circuit 12. The resistor 29 is for preventing floating and prevents instability of the control signal.
[0050]
The drain terminal of the FET 30 is connected to a common (GND) terminal via a resistor 31, and the gate terminal is connected to a signal return terminal of the timer circuit 102. The FET 30 closes when it receives a reply high-level signal from the signal return terminal of the timer circuit 102, and changes the potential between the input terminals 24 and 25 or the current consumption by bypassing the current from the rectifier circuit 12. This change is transmitted to the blast controller as return information from the timer circuit 102.
[0051]
One end (anode terminal) of the energy storage capacitor 13 is connected to the output terminal 26 and the anode terminal of the backflow prevention diode 15, and one end of the backup capacitor 14 and the input terminal of the constant voltage circuit 16 are connected to the cathode terminal of the backflow prevention diode 15. Is connected.
[0052]
The backup circuit 2 including the backflow prevention diode 15 and the backup capacitor 14 is arranged on the input side of the constant voltage circuit 16 for the reason described in the first embodiment, and forms a π-type circuit together with the energy storage capacitor 13.
[0053]
That is, the other end (cathode terminal) of the energy storage capacitor 13 and the other end of the backup capacitor 14 are connected to a common (GND) terminal, and are connected in parallel with the backflow prevention diode 15 interposed therebetween.
[0054]
Further, the capacitance of the backup capacitor 14 may be equal to or smaller than the capacitance of the energy storage capacitor 13 as in the first embodiment, and may be arbitrarily selected depending on the assumed duration of the temporary power failure. can do. Considering the influence on the regular charging characteristics, the capacitance of the energy storage capacitor 13 is preferably 0.1% to 10%.
[0055]
Further, as for the structure of the backup capacitor 14, it is preferable to use a structure having more excellent impact resistance as in the first embodiment. For example, a multilayer ceramic capacitor, a film capacitor, or a tantalum capacitor can be used. .
[0056]
An output terminal of the constant voltage circuit 16 is connected to an output stabilizing capacitor 17 for stabilizing an output voltage of the constant voltage circuit 16, a zener diode 18, a reset time constant circuit 4, and a power supply terminal of the timer circuit 102. . The reset time constant circuit 4 is configured by a series circuit of a reset holding circuit resistor 19 and a capacitor 20, and a reset terminal (RESET) of a timer circuit 102 is connected to a connection point between the reset holding circuit resistor 19 and the capacitor 20. You.
[0057]
The ignition resistance wire 23 is connected between the output terminals 26 and 27, and the anode terminal of the SCR 22 is connected to the output terminal 27. The cathode terminal of the SCR 22 is connected to a common (GND) terminal, and the gate terminal is connected to the output terminal (OUT) of the timer circuit 102.
[0058]
The configuration of the timer circuit 102 will be described with reference to FIG.
FIG. 3 is a block diagram showing an arrangement of main components of the timer circuit 102.
[0059]
The timer circuit 102 includes a central control circuit 200, a reset holding comparator 201, a voltage dividing resistor circuit 202, a control signal decoder 203, a return decoder 204, a clock pulse generating circuit 205 including, for example, a crystal oscillation circuit and an RC oscillation circuit, a control state. It comprises a storage circuit 206, a first counter 207, a second counter 208, and a preset circuit 209.
[0060]
The reset holding comparator 201 receives the reset signal from the reset time constant circuit 4, compares the reset signal with a reference voltage generated by the voltage dividing resistor circuit 202, and resets when the reset signal voltage exceeds the reference voltage. Generate a release signal. The control signal decoder 203 decodes a signal input from the control signal input terminal (SIGNAL-1) and transmits the signal to the central control circuit 200. The reply decoder 204 outputs the signal output by the central control circuit 200 as a reply signal from the output terminal (SIGNAL-2).
[0061]
The first counter 207 counts the clock pulses from the clock pulse generation circuit 205 corresponding to the first clocking time (dT1) after the reset is released by the central control circuit 200, and outputs a first clocking end signal. The second counter 208 is reset after receiving the first clock end signal of the first counter 207, and the clock pulse from the clock pulse generation circuit 205 corresponding to the second clock time (dT 2) set in the preset circuit 209. Is counted, and a second timing end signal is output from the output terminal (OUT).
[0062]
The control state storage circuit 206 is controlled by the central control circuit 200, and stores the operation state during the first clock time (dT1). The control state storage circuit 206 is composed of a non-volatile memory circuit such as an EEPROM, for example, and includes the state of the operation sequence of the central control circuit 200, the counted value of the second counter 208, and an electronic detonator used for blasting work described later. The identification number code allocated to each of the plurality of and the count value of the second counter programmed in advance are stored.
[0063]
The operation of the electronic detonator according to the second embodiment will be described with reference to FIGS.
FIG. 4 is a flowchart showing the flow of the basic operation of the electronic detonator in the second embodiment.
[0064]
The electric energy supplied from the blast controller is charged in the energy storage capacitor 13 (S402). The charging voltage is regulated to a constant value by the constant voltage circuit 16, for example, 3.0 (V), and supplied to the output side. The stabilized output voltage is supplied to the timer circuit 102 and the reset time constant circuit 4.
[0065]
When the signal voltage from the reset time constant circuit 4 is input to the timer circuit 102, the internal reset holding comparator 201 is inverted, the central control circuit 200 is reset, and the timer circuit 102 starts operating (S406). At this time, the clock pulse generation circuit 205 has already started operation (S404).
[0066]
Next, the central control circuit 200 confirms the control state stored in the control state storage circuit 206 (S408). In step S410, when it is detected that the control state has entered a later-described second control (ignition; FIRE) state, the process jumps to a later-described second control state, and the first counter 207 starts a counting operation. . On the other hand, if it is detected in step S410 that the state is not the second control (ignition; FIRE) state, the state is a state of waiting for a control signal from the blast controller. This state is called an initial state.
[0067]
A first control (ready; READY) signal is input to each of the plurality of electronic detonators used in the blasting operation by adding the identification number code allocated by the blast controller to each of the plurality of electronic detonators (S412). In response to the first control signal, the central control circuit 200 starts synchronizing with the control signal (S414). When the synchronization is established, the central control circuit 200 adds the identification number code assigned to the electronic detonator and generates a ready (STANDBY) signal. A reply is sent (S420). By the above operation, the connection state of each electronic detonator to the entire system can be confirmed.
The above state is referred to as a first state.
[0068]
The control operation in the first state is sequentially performed on all the intended number of electronic detonators in the order of the identification number code. In the control in the first state, control (S416, S418) for programming the detonation delay time of each electronic detonator may be added. The result of the programming is stored in the control state storage circuit 206.
[0069]
The blast controller repeatedly executes steps S412 to S420 to receive a ready (STANDBY) signal from all the electronic detonators (YES in S422), and then simultaneously performs the second control (ignition; FIRE) signal is output (S424).
[0070]
After receiving the second control (ignition; FIRE) signal, the central control circuit 200 sets the detonation delay time of each electronic detonator stored in the control state storage circuit 206 in the preset circuit 209 (S428). The central control circuit 200 also starts the timing operation of the first timing time dT1 prior to step S428, and counts the predetermined time (dT1) common to all the electronic detonators while performing the second control (ignition; Control is performed so that the entry into the FIRE) state is stored in the control state storage circuit 206 (S430). The first clock time (dT1) is a time required for writing to the control state storage circuit 206, for example, a time required for writing to the EEPROM (50 msec).
The above state is called a second state.
[0071]
Subsequently, a timing operation of the second timing time dT2 is started (S432). That is, the second counter 208 is reset after receiving the first timing end signal of the first counter 207, starts counting output pulses of the clock pulse generation circuit 205, and corresponds to the delay time set in the preset circuit 209. Count the number of pulses. Thereafter, a trigger signal is output to the SCR 22 to turn on the SCR 22 (S434), and the charge stored in the energy storage capacitor 13 is discharged to the ignition resistance wire 23.
[0072]
The ignition resistance wire 23 is heated when it receives a discharge of electric charge (electric energy) of a predetermined value or more, and detonates an attached electronic detonator (not shown).
The state leading up to the detonation is called a third state.
[0073]
If the voltage of the energy storage capacitor 13 drops momentarily due to an abnormal state such as an impact after entering the third state, for example, the central control circuit 200 monitors the voltage of the energy storage capacitor 13. An abnormal state can be detected by the voltage.
[0074]
When the abnormal state is detected, the central control circuit 200 detects the count state of the second counter 208 and starts the operation of storing the remaining count value in the control state storage circuit 206. The time required for this storage operation is substantially the first time measurement time (dT1).
[0075]
Further, when the abnormal state cannot be compensated for even by the change in the charge of the backup capacitor 14, the voltage of the energy storage capacitor 13 returns to the initial state. In this case, in the initial state, the central control circuit 200 checks the control state stored in the control state storage circuit 206 and detects that this control state has entered the second control (ignition; FIRE) state. Therefore, when the first counter 207 starts the counting operation and enters the abnormal state, the remaining count value stored by the voltage of the energy storage capacitor 13 is set in the preset circuit 209, and the remaining state in the third state is set. Operate to continue operation.
[0076]
As described above, in the present embodiment, in the case where the operation before the power failure is performing the clocking operation of the desired delay time width (dT1 + dT2), the operation stage is stored during the first time width dT1, and the operation stage is stored after dT1. The time width dt1 from the start of timing of the settable second time width dT2 to the occurrence of a power failure is captured, and the remaining time width dt2 obtained by subtracting the time width dt1 from the time width dT2 is stored. Then, after the power is restored, the stored operation stage is detected, and the operation is performed so as to measure the remaining time width dt2, thereby compensating at least a time sufficient to store the time width dt2 and temporarily storing the energy storage capacitor 13. Backup can be provided.
[0077]
【Example】
Samples A and B equipped with the functions described in Embodiments 1 and 2 and Sample C not equipped were compared by performing an explosion shock application experiment in sand.
[0078]
In the experiment, the donor explosive and the above experimental sample were suspended at a predetermined distance at a depth of 1 m, the donor explosive was exploded, and the behavior of each experimental sample when an explosion impact was applied to the experimental sample was observed.
[0079]
As a donor explosive, 100 g of slurry explosive (slurry blasting agent) was used. In addition, the distance between the donor explosive and the experimental sample was set to 10 cm, 15 cm, and 20 cm, and comparative experiments were performed under each condition.
[0080]
The experimental results were as shown in FIG.
As is clear from FIG. 4, in the samples A and B equipped with the functions described in the first and second embodiments, although the instantaneous blackout phenomenon of the voltage of the energy storage capacitor 13 was observed at the distances of 10 cm and 15 cm, The detonation was completed with a normal delay time. At a distance of 25 cm, the instantaneous power failure phenomenon itself was not observed.
[0081]
On the other hand, in the sample C not equipped with the function of the present invention, when a momentary power failure phenomenon of the voltage of the energy storage capacitor 13 is observed, the sample C is exploded with a delay time approximately twice as long as the set delay time, and the difference in the behavior is observed. Could be experimentally confirmed.
[0082]
(Effects of the embodiment)
According to the electronic detonator of the first and second embodiments, the voltage level charged in the energy storage capacitor 13 during the time measurement is temporarily set to the 0 volt level due to the explosion impact at the previous stage or other external or internal factors. Therefore, even when a temporary power failure phenomenon such as a rapid recovery is caused, the operation is performed so as to cover the operating energy by the electric charge charged in the backup capacitor 14, and the timer circuit 102 is reset. Instead, the predetermined operation can be completed.
[0083]
In the reset release control type electronic detonator, even if the backup circuit 2 encounters a state where the energy cannot be completely assisted, for example, when the energy storage capacitor 13 continues to be lowered for a longer time than a design value, the energy storage capacitor 13 can be used. By taking a sufficient energy margin, the counter is reset again and the delay time is re-timed, so that at least a failure of the electronic detonator does not occur, but in the above sequence control type electronic detonator, In particular, when all the operations of the timer circuit 102 of some of the electronic detonators are reset after entering the second control (ignition; FIRE) state described in the second embodiment of the electronic detonator of the present invention, the second control (ignition; FIRE) is performed. ) Since the signal cannot be retransmitted, the basic operation is stopped halfway and a failure occurs without fail.
[0084]
According to the electronic detonator of the second embodiment, the control state stored in the control state storage circuit 206 as described above after the reset is restored even after the abnormal state cannot be compensated for by the charge of the backup capacitor 14 even after the abnormal state can be compensated. After confirming that the control state has entered a second control (ignition; FIRE) state described later, the remaining operation after falling into the abnormal state can be performed. It is possible to detonate in a time close to the delay time.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a circuit configuration of an electronic detonator according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a circuit configuration of a second embodiment of the electronic detonator according to the present invention.
FIG. 3 is a block diagram showing an arrangement of main components of a timer circuit in a second embodiment of the electronic detonator according to the present invention.
FIG. 4 is a flowchart showing a flow of a basic operation in a second embodiment of the electronic detonator according to the present invention.
FIG. 5 is an explanatory diagram illustrating experimental results of the electronic detonator according to the present invention.
[Explanation of symbols]
1,101 Electronic module
2 Backup circuit
3 Reset holding circuit
4 Time constant circuit for reset
11 Input resistor
12 Rectifier circuit
13 Energy storage capacitors
14 Backup capacitor
15 Backflow prevention diode
16 Constant voltage circuit
17 Capacitor for output stabilization
18 Zener diode
19 Resistor for reset holding circuit
20 capacitors
21,102 Timer circuit
22 Thyristor (SCR)
23 Resistance wire for ignition
24, 25 input terminals
26, 27 output terminals
28 Control signal separation diode
29 Floating prevention resistor
30 FET
31 resistor
102 Timer circuit
200 Central control circuit
201 Reset holding comparator
202 voltage divider resistor circuit
203 control signal decoder
204 Reply Decoder
205 Clock pulse generation circuit
206 Control state storage circuit
207,208 counter
209 Preset circuit

Claims (4)

遠隔位置に配置された発破器または発破制御器から供給された電気エネルギを蓄積するエネルギ蓄積手段と、
該エネルギ蓄積手段からのエネルギによって動作するタイマ手段と、
該タイマ手段の動作に基づき、所望の遅延間後に前記蓄積エネルギを放電して雷管部を起爆する起爆手段と
を備えた電子雷管において、
前記エネルギコンデンサの一時的停電現象を補償するバックアップ手段を有することを特徴とする電子雷管。
Energy storage means for storing electrical energy supplied from a blaster or blast controller located at a remote location;
Timer means that operates on energy from the energy storage means;
Based on the operation of the timer means, and a detonating means for discharging the stored energy after a desired delay to detonate the detonating part,
An electronic detonator comprising backup means for compensating for a temporary power failure of the energy capacitor.
遠隔位置に配置された発破器または発破制御器から供給された電気エネルギを蓄積するエネルギ蓄積手段と、
該エネルギ蓄積手段からのエネルギによって動作し、前記発破器または前記発破制御器からの計時開始制御信号によって計時を行なう電子回路と、
前記計時開始の前までに決定された遅延時間の計時を行い、所望の遅延間後に前記蓄積エネルギを放電して雷管部を起爆する起爆手段と
を備えた電子雷管において、
前記エネルギコンデンサの一時的停電現象を補償するバックアップ手段と、
停電前の動作段階を記憶し、該記憶に基づいて停電復帰後の処理を行なう停電処理手段とを有する電子雷管。
Energy storage means for storing electrical energy supplied from a blaster or blast controller located at a remote location;
An electronic circuit that operates by energy from the energy storage means and performs time measurement by a time start control signal from the blaster or the blast controller;
An electronic detonator comprising a detonating means for timing the delay time determined before the start of the timing and discharging the stored energy after a desired delay to detonate the detonating part.
Backup means for compensating for a temporary power failure of the energy capacitor;
A power failure processing means for storing an operation stage before a power failure and performing a process after a power failure recovery based on the stored memory.
請求項2に記載の電子雷管において、
前記停電処理手段は、停電前の前記動作段階を記憶する動作段階記憶手段と、電源復帰後に前記動作段階記憶手段に記憶された動作段階の次の動作を実施させる順次動作手段とを有することを特徴とする電子雷管。
The electronic detonator according to claim 2,
The power failure processing means has an operation stage storage means for storing the operation phase before the power failure, and a sequential operation means for performing the next operation of the operation phase stored in the operation phase storage means after power is restored. Characterized electronic detonator.
請求項1または2に記載の電子雷管において、
前記エネルギ蓄積手段は直流電源であることを特徴とする電子雷管。
The electronic detonator according to claim 1 or 2,
An electronic detonator characterized in that the energy storage means is a DC power supply.
JP2002193918A 2002-07-02 2002-07-02 Electronic detonator Expired - Lifetime JP4006277B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002193918A JP4006277B2 (en) 2002-07-02 2002-07-02 Electronic detonator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002193918A JP4006277B2 (en) 2002-07-02 2002-07-02 Electronic detonator

Publications (2)

Publication Number Publication Date
JP2004036984A true JP2004036984A (en) 2004-02-05
JP4006277B2 JP4006277B2 (en) 2007-11-14

Family

ID=31702778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002193918A Expired - Lifetime JP4006277B2 (en) 2002-07-02 2002-07-02 Electronic detonator

Country Status (1)

Country Link
JP (1) JP4006277B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519496A (en) * 2007-02-23 2010-06-03 ルスピウ Cutting device with control trigger
WO2011099117A1 (en) * 2010-02-09 2011-08-18 三菱電機株式会社 Programmable controller
JP2011163746A (en) * 2010-02-10 2011-08-25 Wonhwa Corporation Co Ltd Electronic delay detonation apparatus and electronic detonation blasting system
JP2015010726A (en) * 2013-06-27 2015-01-19 日本工機株式会社 Electronic ignition device for extended ignition, and breaking/blasting system
WO2017018826A3 (en) * 2015-07-29 2017-05-11 주식회사 아이에스디에프시스템 Electric power supplying circuit having improved-stability against external environment change
CN111981920A (en) * 2020-09-02 2020-11-24 上海赞芯电子科技有限公司 Time delay calibration method for electronic fuse
CN114993122A (en) * 2022-04-28 2022-09-02 上海芯飏科技有限公司 Test system and method for simulating small-pitch tunneling face blasting electrostatic interference
CN115235303A (en) * 2022-07-26 2022-10-25 上海芯跳科技有限公司 Anti-interference method and system for electronic detonator
WO2023128158A1 (en) * 2021-12-29 2023-07-06 주식회사 한화 Device for operating electronic detonator having auxiliary power function and method therefor

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519496A (en) * 2007-02-23 2010-06-03 ルスピウ Cutting device with control trigger
WO2011099117A1 (en) * 2010-02-09 2011-08-18 三菱電機株式会社 Programmable controller
JP2011163746A (en) * 2010-02-10 2011-08-25 Wonhwa Corporation Co Ltd Electronic delay detonation apparatus and electronic detonation blasting system
JP2015010726A (en) * 2013-06-27 2015-01-19 日本工機株式会社 Electronic ignition device for extended ignition, and breaking/blasting system
WO2017018826A3 (en) * 2015-07-29 2017-05-11 주식회사 아이에스디에프시스템 Electric power supplying circuit having improved-stability against external environment change
CN111981920A (en) * 2020-09-02 2020-11-24 上海赞芯电子科技有限公司 Time delay calibration method for electronic fuse
CN111981920B (en) * 2020-09-02 2024-01-16 上海赞芯电子科技有限公司 Delay calibration method for electronic fuze
WO2023128158A1 (en) * 2021-12-29 2023-07-06 주식회사 한화 Device for operating electronic detonator having auxiliary power function and method therefor
CN114993122A (en) * 2022-04-28 2022-09-02 上海芯飏科技有限公司 Test system and method for simulating small-pitch tunneling face blasting electrostatic interference
CN114993122B (en) * 2022-04-28 2023-09-29 上海芯飏科技有限公司 Test system and method for simulating small hole distance tunneling surface blasting electrostatic interference
CN115235303A (en) * 2022-07-26 2022-10-25 上海芯跳科技有限公司 Anti-interference method and system for electronic detonator
CN115235303B (en) * 2022-07-26 2023-11-28 上海芯跳科技有限公司 Anti-interference method and system for electronic detonator

Also Published As

Publication number Publication date
JP4006277B2 (en) 2007-11-14

Similar Documents

Publication Publication Date Title
RU2205497C2 (en) Electronic slow-wave circuit and delay circuits
AU2010249245B2 (en) High precision delay system
AU680291B2 (en) Programmable electronic time delay initiator
JPH049600A (en) Modular electronic safety device release device
US4013012A (en) Electronic safe arming and fuzing system
JP4006277B2 (en) Electronic detonator
AU684909B2 (en) Sequential blasting system
EP3341675B1 (en) Firing arrangement
US6865989B2 (en) Electronic self-destruct device
KR20130058460A (en) Power storage circuit and firing circuit of fuze
KR101600990B1 (en) The shock-sensing and unlocking circuits of the safety and arming device for the missile fuze
US9970742B2 (en) Electrical pulse splitter for an explosives system
WO1999060329A1 (en) Electronic delay detonator
CN115289923B (en) System and method for improving ignition reliability of electronic detonator, electronic detonator and medium
CA1170338A (en) Timing circuits
JPS59167700A (en) Succession type blasting electric igniter
JPH07301500A (en) Electrically blasting apparatus
CN114858016A (en) Electronic detonator system and working method thereof
JPH06323799A (en) Blasting method
CN115235303A (en) Anti-interference method and system for electronic detonator
JPH0942897A (en) Electronic type delay detonator
KR20000019952U (en) Circuit for Bomb explosion
JPH0467120B2 (en)
Kumar et al. Electronic Time Fuze
JPH08159699A (en) Priming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070827

R150 Certificate of patent or registration of utility model

Ref document number: 4006277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term