JP2004031872A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP2004031872A JP2004031872A JP2002189782A JP2002189782A JP2004031872A JP 2004031872 A JP2004031872 A JP 2004031872A JP 2002189782 A JP2002189782 A JP 2002189782A JP 2002189782 A JP2002189782 A JP 2002189782A JP 2004031872 A JP2004031872 A JP 2004031872A
- Authority
- JP
- Japan
- Prior art keywords
- light
- integrated circuit
- semiconductor integrated
- circuit device
- optical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Light Receiving Elements (AREA)
- Led Device Packages (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は非接触な信号送受が可能な半導体集積回路装置に関する。
【0002】
【従来の技術】
近年、LSIは多機能、高機能化が進み、より優れたパフォーマンスが実行可能な半導体集積回路装置として小型化されている。LSIチップをパッケージ内に収納する際、LSIチップ側のパッドとパッケージ側の電極との信号伝搬手段としては、ワイヤボンディング技術を用いたワイヤボンディングによるワイヤ線接続が主流であった。この際、ボンディングを可能とすべくパッド領域が必要であった。
【0003】
図20は従来のワイヤボンディング接続で実現される半導体集積回路装置の断面構造を示す断面図である。図21は図20の平面構造を示す平面図である。図21のA−A断面が図20に相当する。
【0004】
これらの図に示すように、パッケージ本体57aの中央下部に平面形状が矩形の(LSI)チップ54が配置され、チップ54の4辺の周辺領域に複数のボンディングパッド51が設けられる。
【0005】
一方、パッケージ本体57aは、配置されたチップ54の外周部に、チップ54の配置高さより高い形成高さで中段領域57cを有している。この中段領域57c上に複数のパッケージ側電極53が配置される。そして、対応するボンディングパッド51とパッケージ側電極53とがワイヤ線52によって電気的に接続される。このワイヤ線52は既存のワイヤボンディング技術により設けられる。
【0006】
図22はフリップチップ方式で実現される半導体集積回路装置の断面構造を示す断面図である。
【0007】
同図に示すように、フリップチップ方式の半導体集積回路装置は、チップ54の裏面に設けられたボンディングパッド51とパッケージ本体59aの表面に設けられたパッケージ側電極53との電気的接続をワイヤ線52を用いることなく、半田58により直接接続することにより実現している。
【0008】
上述したワイヤボンディング方式及びフリップチップ方式(以下、両者を含めて単に「ボンディング(方式)」と略記する場合有り。)のいずれの半導体集積回路装置であっても、ボンディングパッド51とパッケージ側電極53とをワイヤ線52,半田58等の電気的接続手段を介して電気的に接続している点で同じである。ただし、フリップチップ方式の半導体集積回路装置は一般的にワイヤボンディング方式の半導体集積回路装置に比べて信頼性が高いとされている。
【0009】
【発明が解決しようとする課題】
しかし、LSIの多機能、高機能化による信号ピンの増大、小型化に伴うボンディング間隔の短縮化に伴い、ボンディング工程が複雑になりボンディング接続の信頼性が低下する恐れがある。ボンディングを行うにはチップ側にパッド領域を設ける必要があり、LSIチップ内の集積回路自体の集積化に併せてパッド領域の縮小を図ることが技術的に困難である。
【0010】
すなわち、LSIチップ全体の面積はボンディングのためのパッド領域の占める面積に律速され、LSIチップ全体の形成面積の縮小化の弊害となってしまう問題点があった。
【0011】
また、外部との信号の授受を行う信号ピン数の増大、信号ピン間隔の縮小に伴い、異なる信号間の信号干渉が大きくなる傾向があり、従来のボンディングにより電気的接続手段による信号伝搬ではノイズ干渉を受けやすい、接触配線抵抗による信号伝搬速度の遅速化を招く等の問題点があった。
【0012】
この発明は上記問題点を解決するためになされたもので、形成面積の集積化が図れ、装置外部と高速な信号の送受が可能な半導体集積回路装置を得ることを目的とする。
【0013】
【課題を解決するための手段】
この発明に係る請求項1記載の半導体集積回路装置、半導体基板に形成された内部回路と、前記半導体基板内に形成され、前記半導体基板の外部から受ける光信号を電気信号に変換して前記内部回路に伝達する受光器と、前記半導体基板内に形成され、前記内部回路から受ける電気信号に基づき、光信号を前記半導体基板の外部に発生する発光器とを備えている。
【0014】
また、請求項2の発明は、請求項1記載の半導体集積回路装置であって、前記半導体基板を収納するパッケージをさらに備え、前記パッケージは光信号が前記受光器に入射可能な受光用窓と、前記発光器からの光信号が外部に照射可能な発光用窓とを有する。
【0015】
また、請求項3の発明は、請求項2記載の半導体集積回路装置であって、前記受光用窓は前記受光器に光信号の送信が可能な特定箇所にのみ配置される窓を含む。
【0016】
また、請求項4の発明は、請求項2記載の半導体集積回路装置であって、前記受光用窓は前記パッケージ外部からの光信号を集光して前記受光器に照射可能に設けられた受光用レンズを含み、前記発光用窓は前記発光器から出射される光信号を集光して前記パッケージ外部に照射可能に設けられた発光用レンズを含む。
【0017】
また、請求項5の発明は、請求項1ないし請求項4のうち、いずれか1項に記載の半導体集積回路装置であって、前記受光器は、所定の色範囲に属する前記光信号のみを有効にする光センス部と、前記光センス部で有効とされた前記光信号を光電変換する光電変換素子とを含む。
【0018】
また、請求項6の発明は、請求項1ないし請求項4のうち、いずれか1項に記載の半導体集積回路装置であって、前記半導体基板は積層構造となる第1及び第2の層を含み、前記受光器は外部からの光信号を電気信号に変換する受光側光電変換部を含み、前記発光器は前記内部回路からの電気信号を光信号に変換する発光側光電変換部を含み、前記受光側光電変換部及び前記発光側光電変換部は前記第1の層に形成され、前記内部回路は前記第2の層に形成される。
【0019】
また、請求項7の発明は、請求項6記載の半導体集積回路装置であって、前記受光側光電変換部及び前記発光側光電変換部は、前記内部回路と平面視近傍領域に形成される。
【0020】
さらに、請求項8の発明は、請求項1ないし請求項4のうち、いずれか1項に記載の半導体集積回路装置であって、前記内部回路は各々が共通の信号で動作する複数の内部ブロックを含み、前記受光器は前記複数の内部ブロックそれぞれに対応して設けられる複数の内部ブロック用受光器を含み、前記複数の内部ブロック用受光器は、前記共通の信号用の光信号を受け、該光信号を電気信号に変換して前記共通の信号として対応する前記内部ブロックに送信し、前記複数の内部ブロック用受光器は前記内部ブロックと平面視近傍領域に形成される。
【0021】
【発明の実施の形態】
<実施の形態1>
図1はこの発明の実施の形態1である半導体集積回路装置の立体形状を示す斜視図である。図2は実施の形態1の半導体集積回路装置の平面構造を示す平面図である。図3は図2の断面構造を示す断面図である。なお、図1はパッケージ蓋7bを設ける前の立体形状を示している。また、図2のB−B断面が図3に相当する。
【0022】
これらの図に示すように、パッケージ本体7aの中央底部に平面形状が矩形の(LSI)チップ4が配置され、チップ4の4辺の周辺領域に複数のボンディングパッド1、複数の受光器5、及び複数の発光器6がそれぞれ設けられる。
【0023】
一方、パッケージ本体7aは、配置されたチップ4の外周部に、チップ4の配置高さより高い位置で中段領域7cを有している。そして、この中段領域7c上に複数のパッケージ側電極3が配置される。そして、対応するボンディングパッド1とパッケージ側電極3とがワイヤ線2によって電気的に接続される。このワイヤ線2は従来同様ワイヤボンディング技術により設けられる。
【0024】
ただし、図2に示すように、対応するボンディングパッド1とパッケージ側電極3との電気的接続は、電源電位VDD及び接地電位GND設定用の電源供給系の限られた信号の伝搬のみを対象として行っている。なお、図1〜図3では、説明の都合上、受光器5及び発光器6をチップ4から突出して図示しているが、通常は後に詳述するように、受光器5及び発光器6はチップ4内に形成され、チップ4表面から視覚認識できるのは受光器5の受光面と発光器6と発光面である。
【0025】
図4は実施の形態1の導体集積回路装置の立体形状を示す斜視図である。ただし、図4は図1と異なり、パッケージ蓋7bを設けた後の立体形状を示している。
【0026】
図3及び図4に示すように、パッケージ本体7aの上部全体を覆ってパッケージ蓋7bが設けられることによりチップ4をパッケージ内に完全収納している。そして、パッケージ蓋7bの中央部に光の透過性の良い受光・発光用窓9が設けられる。なお、光の透過性の良い材質として、例えば、アクリル板、ガラス板等がある。
【0027】
チップ4内に設けられた受光器5は、受光・発光用窓9上に配置された、光信号の伝送媒体である光ファイバー8より得られる光20を受光し、光20の光強度に基づく電気量の電気信号に光電変換してチップ4に設けられた図示しない内部回路に供給している。一方、チップ4内に設けられた発光器6は、内部回路から得られる電気信号の電気量に基づき決定される光強度の光30を発光することができる。
【0028】
このように、電源供給系の信号伝搬は従来同様ボンディング技術によって実現し、パッケージ本体7a外部との情報信号系の信号伝搬を光信号により行うことを実現したのが実施の形態1の半導体集積回路装置である。
【0029】
図5は受光器5の内部構成を示すブロック図である。同図に示すように、チップ4の表面に設けられた受光面10より得られた光20(光信号)は光センサー21に与えられる。
【0030】
光センサー21は色測定部25、比較部26及び基準光色設定部27を有している。色測定部25は入力される光信号の色情報を測定し測定色情報S25を比較部26に出力する。比較部26は測定色情報S25と基準光色設定部27で規定される基準光色情報S27とを比較し、両者が一致したと判定した場合にのみ光信号を、フォトダイオード等の光電変換素子22に与える。なお、比較部26による一致/不一致の判断は基準光色情報S27を基準とした所定の色の範囲内に測定色情報S25が該当するか否かによって行う。
【0031】
光センサー21を通過した光信号は光電変換素子22により光電変換され、電圧増幅回路23により電圧増幅され、電気信号としてチップ4の内部回路に伝達される。なお、基準電源供給源24は光センサー21、光電変換素子22及び電圧増幅回路23の動作電源となる基準電源を供給する。また、電圧増幅回路23はオペアンプ、トランジスタ等を用いて構成される。
【0032】
図6は発光器6の内部構成を示すブロック図である。同図に示すように、発光ダイオード31がチップ内部からの電流等の電気信号を受け、電気信号に基づく光強度で発光し、発光面11を介して光30を発光する。
【0033】
なお、定電流源回路33は発光ダイオード31が安定した発光を行うために定電流を供給し、基準電源供給源34は発光ダイオード31及び定電流源回路33の動作電源となる基準電源を供給する。
【0034】
図7は実施の形態1の半導体集積回路装置のデバイス構造を示す断面図である。同図に示すように、実施の形態1の半導体集積回路装置が形成されるチップ4の半導体基板50は、下層部第1層41〜下層部第4層44からなる下層部40と下層部40上に形成される上層部45とからなる多層構造を呈している。また、半導体基板50は、受光・発光器レイアウト領域A1とロジック部レイアウト領域A2とを有している。
【0035】
受光・発光器レイアウト領域A1の上層部45には、図5で示した受光面10、光センサー21及び光電変換素子22を含む受光側光電変換部17と、図6で示した発光面11及び発光ダイオード31を含む発光側光電変換部18とが形成される。
【0036】
受光・発光器レイアウト領域A1の下層部40には電圧増幅回路23、基準電源供給源24を含む受光器5の受光側光電変換部17以外の他の構成部(図7では図示せず)と、定電流源回路33、基準電源供給源34を含む発光器6の発光側光電変換部18以外の他の構成部(図7では図示せず)を形成する。
【0037】
一方、ロジック部レイアウト領域A2には内部回路となるロジック部(図7では図示せず)が形成される。そして、受光・発光器レイアウト領域A1に形成される受光器及び発光器がロジック部レイアウト領域A2に形成されるロジック部とが下層部40に形成されるレイアウト配線12を介して電気的に接続される。
【0038】
図8は受光側光電変換部17の一構成例を示す断面図である。同図に示すように、受光側光電変換部17はフォトダイオード36、色フィルタ35及び受光面10の順で積み重なって形成され、これらを覆って絶縁層37が形成される。この構成例において、色フィルタ35は所定の分光透過特性を有し、所定の色のみを透過させることにより光センサー21と等価な働きをする。フォトダイオード36は光電変換部22として機能する。
【0039】
図9は発光側光電変換部18の一構成例を示す断面図である。同図に示すように、発光側光電変換部18は発光ダイオード31及び発光面11の順で積み重なって形成され、これらを覆って絶縁層38が形成される。
【0040】
このように構成された実施の形態1の半導体集積回路装置は、光信号の送受可能に受光器5及び発光器6を半導体基板50の表面内に形成することにより、パッケージ本体7a外部との光信号による信号の送受が行える。
【0041】
光信号の送受はワイヤ等の電気的接続手段を用いることなく非接触な信号伝搬であるため、外部との信号伝搬遅延を最小限に抑えた高速な信号伝搬が可能となる。加えて、非接触であるため配線抵抗がなく、信号干渉によるノイズ、外部からの電磁波の影響を受けることもない。
【0042】
さらに、ボンディングのための比較的形成面積の要するパッド領域が不必要になる分、チップ全体の面積が小さくでき集積度の向上を図ることができる。また、ボンディング工程を省略できる分、装置の歩留まりの向上が期待できる。
【0043】
加えて、実施の形態1の半導体集積回路装置では、色識別機能を有する光センサー21を設けることにより、隣接する光ファイバー8による異なる種別の信号として異なる色の光信号を照射することにより、光信号の入射衝突を確実に回避した光信号の送受が可能となる。すなわち、入射光と受光側の検知範囲の色の組合せを統一することにより、効率の良い正確で信号損失のない光信号の受信が可能となる。
【0044】
なお、光強度の変更は光ファイバー8から与える光信号の光強度自体を変更するのが一般的であるが、光ファイバー8から与える光信号の光強度を一定にして、光ファイバー8の受光・発光用窓9上の高さを変更する対応も考えられる。また、光強度に代えて、光信号の波長、光の点滅間隔等として情報を伝達する対応も考えられる。
【0045】
<実施の形態2>
図10はこの発明の実施の形態2である半導体集積回路装置の断面構造を示す断面図である。図11は実施の形態2の半導体集積回路装置の立体形状を示す斜視図である。なお、図11はパッケージ蓋7bを設けた後の立体形状を示している。
【0046】
これらの図に示すように、パッケージ蓋7bの特定箇所に分散して複数の受光・発光用窓19を設けている。そして、各受光・発光用窓19の直下に位置するよう受光器5あるいは発光器6を配置する。
【0047】
したがって、各受光用窓19上に光送信用の光ファイバー8を配置することにより、自然光等の本来の光信号と関係のない光の入射の影響を効果的に抑制することができる。
【0048】
なお、受光・発光用窓19としては透過性の高い材質を用いる。また、他の構成は実施の形態1と同様である。なお、図10では説明の都合上、受光器5及び発光器6をチップ4から突出して図示しているが、通常は前述したように、受光器5及び発光器6はチップ4内に形成され、チップ4表面から視覚認識できるのは受光器5の受光面10と発光器6と発光面11である。
【0049】
このように、実施の形態2の半導体集積回路装置は光信号供給箇所である受光・発光用窓19を特定箇所にのみ配置することにより、実施の形態1の効果に加え、安定した光信号の受信が可能となる効果を奏する。
【0050】
なお、実施の形態2において、発光器6を設けることなく、信号出力はボンディングワイヤによって行ってもよい。
【0051】
<実施の形態3>
図12はこの発明の実施の形態3である半導体集積回路装置の断面構造を示す断面図である。図13は実施の形態3の半導体集積回路装置の立体形状を示す斜視図である。なお、図13はパッケージ蓋7bを設けた後の立体形状を示している。
【0052】
これらの図に示すように、パッケージ蓋7bの特定箇所に分散して複数の受光用レンズ13及び発光用レンズ14を設けている。そして、各受光用レンズ13の直下に位置するよう受光器5を配置し、各発光用レンズ14の直下に発光器6が位置するように配置する。なお、他の構成は実施の形態1と同様である。なお、図12では説明の都合上、受光器5及び発光器6をチップ4から突出して図示しているが、通常は前述したように、受光器5及び発光器6はチップ4内に形成され、チップ4表面から視覚認識できるのは受光器5の受光面10と発光器6と発光面11である。
【0053】
図14は受光用レンズ13の詳細を示す説明図である。同図に示すように、受光用レンズ13によって光20が集光して、受光面10に入射されることにより、受光面10の光感度の向上を図ることができる。
【0054】
図15は発光用レンズ14の詳細を示す説明図である。同図に示すように、発光用レンズ14によって発光面11を介して得られる光32を発光用レンズ14により集光した光30として外部に出射することにより、外部の光受信部の光感度の向上を図ることができる。
【0055】
このように、実施の形態3の半導体集積回路装置は光信号供給箇所に受光用レンズ13及び発光用レンズ14を設けることにより、実施の形態1及び実施の形態2の効果に加え、光信号の送受信がより安定性良く行えるという効果を奏する。
【0056】
なお、実施の形態3において、発光器6を設けることなく、信号出力はボンディングワイヤによって行ってもよい。
【0057】
また、受光用レンズ13及び発光用レンズ14に置き換えて偏光板を用いてもよい。偏光板は一定方向に振動する光だけを透過させる性質があり、透過する光は特定の一の方向にだけ振動するため、光信号の送受信を安定させることができる。加えて、光の入射位置が微妙にずれても明るさは変化しない点においてレンズより優れている特質も有している。
【0058】
<実施の形態4>
図16はこの発明の実施の形態4である半導体集積回路装置の受光器の内部構成を示すブロック図である。同図に示すように、実施の形態4は、光センサー21及び光電変換部22に置き換えてフォトトランジスタ28を設けたことを特徴とする。なお、受光器の他の構成は図5で示した構成と同様である。
【0059】
フォトトランジスタ28で光20の光の明るさ(光強度)に基づき光電変換し、その電気信号が電圧増幅回路23によって増幅される。したがって、図7の上層部45に形成される受光側光電変換部17は、受光面10及びフォトトランジスタ28が相当することになる。
【0060】
なお、実施の形態4において、実施の形態2の受光・発光用窓19あるいは実施の形態3の受光用レンズ13,発光用レンズ14を用いることにより、光信号供給箇所を特定して行う構成が望ましい。
【0061】
<実施の形態5>
図17はこの発明の実施の形態5である半導体集積回路装置の立体形状を示す斜視図である。図18は実施の形態5の半導体集積回路装置の平面構造を示す平面図である。なお、図17はパッケージ蓋7bを設ける前の立体形状を示している。
【0062】
これらの図に示すように、受光器5(受光側光電変換部17を含む)及び発光器6(発光側光電変換部18を含む)はチップ4の中央部に分散して配置され、受光器5は内部の論理回路を構成する内部ブロック15の信号入力部として用いられる。すなわち、図7におけるロジック部レイアウト領域A2の上層部45に受光器5の受光側光電変換部17が形成され、その下方の下層部40に受光器5の他の構成部及び内部ブロック15が形成されることになる。
【0063】
このように、受光側光電変換部17及び発光側光電変換部18と内部ブロック15とはその形成層が異なるものの、平面視した場合(図18参照)の位置関係は近い関係となる。すなわち、受光側光電変換部17及び発光側光電変換部18は内部ブロック15と平面視近傍領域に形成される。
【0064】
なお、前述したように、受光器5及び発光器6はチップ4内に形成され、チップ4表面から視覚認識できるのは受光器5の受光面10と発光器6と発光面11である。
【0065】
このように、実施の形態5では受光器5をチップ4の中央に形成される内部ブロック15近傍に配置することにより、内部ブロック15との電気的接続が比較的短いレイアウト配線12により行えるため、内部ブロック15に対して装置外部から高速な信号送信が可能となる。
【0066】
このように、実施の形態5の半導体集積回路装置は内部ロジック形成領域に受光器5を設けることにより、受光器5と内部ブロック15とのレイアウト配線12の配線長を短縮化を図ることにより、高速な信号送信を実現している。
【0067】
この際、図5で示した光センサー21による色選別を可能な受光器5を設けることにより、光信号の入射衝突を確実に回避した光信号の受信が可能となる。
【0068】
<実施の形態6>
図19は実施の形態6の半導体集積回路装置の平面構造を示す平面図である。この実施の形態では、受光器5はクロック入力用として用いられる。
【0069】
同図に示すように、実施の形態6では、実施の形態5と同様、受光器5がチップ4の中央に形成され、ブロック単位に設けられた内部ブロック15(15A〜15D)の近傍に配置される。内部ブロック15は内部に1つあるいは2つのクロックメッシュ16(16a,16b)を有し、1つのクロックメッシュ16に対応してその近傍に設けられた受光器5が電気的に接続される。すなわち、図7におけるロジック部レイアウト領域A2の上層部45に受光器5の受光側光電変換部が形成され、その下方の下層部40に受光器5の他の構成部及びクロックメッシュ16を有する内部ブロック15が形成されることになる。したがって、内部ブロック(内のクロックメッシュ)用の受光器5は対応の内部ブロック15と平面視近傍領域に形成される。
【0070】
なお、クロックメッシュとはクロック信号伝搬用の配線を意味する。また、前述したように、受光器5はチップ4内に形成され、チップ4表面から視覚認識できるのは受光器5の受光面10である。また、説明の都合上、クロック供給方式をメッシュ方式としているが、その他の供給方式(ツリー方式等)でも同等に使用可能である。
【0071】
各受光器5はクロックを光信号として受け、光電変換して得られる電気信号を対応のクロックメッシュ16に供給する。なお、クロックはクロックメッシュ16a用の第1のクロックとクロックメッシュ16b用の第2のクロックとからなる2種類のクロックがある。例えば、内部ブロック15Aは2種類のクロックメッシュ16a,16bを有しているが、この構成の場合、クロックメッシュ16aは2つの受光器5から第1のクロックの供給を受け、クロックメッシュ16bは1つの受光器5から第2のクロックの供給を受ける。
【0072】
このように、実施の形態6では、対応のクロックメッシュ16の近傍に受光器5を配置することにより、クロックメッシュ16との電気的に接続が比較的短いレイアウト配線12により行えるため、クロックメッシュ16に対し高速なクロック供給が可能となる。
【0073】
このように、実施の形態6の半導体集積回路装置はクロックメッシュ16毎に、その近傍に受光器5を設けることにより、配線を用いた既存のクロック供給の際に必要とされるクロック幹線による配線が不要となるため、高速なクロック供給が可能となる。また、配線の不要により配線遅延が抑えられクロックスキューを低減できる。ここで、クロックスキューとはクロックが伝わった場所や経路の違いでクロックタイミングがどの程度ずれているかを意味する。
【0074】
実施の形態6で内部ブロック15間に共通の信号としてクロックの送信を光信号で行う例を示したが、クロック以外にもリセット信号、スタンバイ信号等のチップ内の回路全体に供給すべき信号を上記共通の信号として光信号で与えてもよい。
【0075】
【発明の効果】
以上説明したように、この発明における請求項1記載の半導体集積回路装置は、受光器及び発光器を半導体基板内に形成することにより外部との送受信を光信号によって行うことを可能としたため、信号干渉によるノイズ、外部からの電磁波の影響を受けることなく外部と高速な信号の送受が可能な1チップ構成の半導体集積回路装置を得ることができる。
【0076】
加えて、外部電極とのボンディング接続時に用いるパッド領域は必要としない分、集積度の向上を図ることができる。
【0077】
請求項2記載の半導体集積回路装置は、外部との送受信を光信号によって行うことを可能なパッケージ化された装置を得ることができる。
【0078】
請求項3記載の半導体集積回路装置において、受光用窓は受光器に光信号の送信が可能な特定箇所にのみ配置されるため、自然光等の本来の光信号と関係のない光の入射を効果的に抑制することができる。
【0079】
請求項4記載の半導体集積回路装置は、受光用,発光用レンズを用いることにより、光信号の受信感度の向上を図ることができる。
【0080】
請求項5記載の半導体集積回路装置は、光センス部によって光信号の色範囲によって特定することにより、複数種の信号を色によって分類することができ、複数種の光信号の入射衝突を確実に回避した光信号の受信が可能となる。
【0081】
請求項6記載の半導体集積回路装置において、受光側及び発光側光電変換部と内部回路とを積層構造で形成することにより、受光側及び発光側光電変換部の形成によって集積度が損なわれることはない。
【0082】
請求項7記載の半導体集積回路装置は、受光側光電変換部及び発光側光電変換部は内部回路の平面視近傍領域に形成されるため、両者を電気的に接続する配線の短縮化が図れる分、より高速な信号送受信が可能となる。
【0083】
請求項8記載の半導体集積回路装置において、複数の内部ブロックは共通の信号をそれぞれ独立して、平面視近傍領域に形成される対応の内部ブロック用受光器から受けることができるため、上記共通の信号の複数の内部ブロックへの効率的な信号送信が可能となる。
【図面の簡単な説明】
【図1】この発明の実施の形態1である半導体集積回路装置の立体形状を示す斜視図である。
【図2】実施の形態1の半導体集積回路装置の平面構造を示す平面図である。
【図3】図2の断面構造を示す断面図である。
【図4】この発明の実施の形態1である半導体集積回路装置の立体形状を示す斜視図である。
【図5】受光器の内部構成を示すブロック図である。
【図6】発光器の内部構成を示すブロック図である。
【図7】実施の形態1の半導体集積回路装置の多層構造を示す断面図である。
【図8】受光側光電変換部の一構成例を示す断面図である。
【図9】発光側光電変換部の一構成例を示す断面図である。
【図10】実施の形態2の半導体集積回路装置の断面構造を示す断面図である。
【図11】実施の形態2の半導体集積回路装置の立体形状を示す斜視図である。
【図12】実施の形態3の半導体集積回路装置の断面構造を示す断面図である。
【図13】実施の形態3の半導体集積回路装置の立体形状を示す斜視図である。
【図14】受光用レンズの詳細を示す説明図である。
【図15】発光用レンズの詳細を示す説明図である。
【図16】実施の形態4の半導体集積回路装置の受光器の内部構成を示すブロック図である。
【図17】実施の形態5の半導体集積回路装置の立体形状を示す斜視図である。
【図18】実施の形態5の半導体集積回路装置の平面構造を示す平面図である。
【図19】実施の形態6の半導体集積回路装置の平面構造を示す平面図である。
【図20】従来のワイヤボンディング接続で実現される半導体集積回路装置の断面構造を示す断面図である。
【図21】図20の平面構造を示す断面図及び平面図である。
【図22】フリップチップ方式で実現される半導体集積回路装置の断面構造を示す断面図である。
【符号の説明】
1 ボンディングパッド、2 ワイヤ、3 パッケージ側電極、4 チップ、5 受光器、6 発光器、7a パッケージ本体、7b パッケージ蓋、8 光ファイバー、9,19 受光・発光用窓、13 受光用レンズ、14 発光用レンズ、15,15A〜15D 内部ブロック、16a,16b クロックメッシュ、17 受光側光電変換部、18 発光側光電変換部、21 光センサー、22 光電変換部、23 電圧増幅回路、28 フォトトランジスタ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor integrated circuit device capable of transmitting and receiving signals without contact.
[0002]
[Prior art]
2. Description of the Related Art In recent years, LSIs have become multifunctional and highly functional, and have been miniaturized as semiconductor integrated circuit devices capable of performing better performance. When an LSI chip is housed in a package, a wire line connection by wire bonding using a wire bonding technique has been mainly used as a signal transmission means between a pad on the LSI chip side and an electrode on the package side. At this time, a pad area was required to enable bonding.
[0003]
FIG. 20 is a sectional view showing a sectional structure of a semiconductor integrated circuit device realized by a conventional wire bonding connection. FIG. 21 is a plan view showing the plane structure of FIG. A section taken along line AA of FIG. 21 corresponds to FIG.
[0004]
As shown in these figures, a (LSI)
[0005]
On the other hand, the
[0006]
FIG. 22 is a sectional view showing a sectional structure of a semiconductor integrated circuit device realized by the flip chip method.
[0007]
As shown in the figure, in the flip-chip type semiconductor integrated circuit device, the electrical connection between the
[0008]
In any of the above-described wire integrated system and flip-chip system (hereinafter sometimes abbreviated simply as “bonding (system)”), the
[0009]
[Problems to be solved by the invention]
However, as the number of signal pins increases due to the multifunctionality and high functionality of the LSI, and the bonding interval is shortened due to miniaturization, the bonding process may become complicated and the reliability of bonding connection may be reduced. In order to perform bonding, it is necessary to provide a pad area on the chip side, and it is technically difficult to reduce the pad area in accordance with the integration of the integrated circuit itself in the LSI chip.
[0010]
In other words, the area of the entire LSI chip is limited by the area occupied by the pad region for bonding, and there is a problem that the formation area of the entire LSI chip is reduced.
[0011]
Also, as the number of signal pins for transmitting and receiving signals to and from the outside increases and the signal pin spacing decreases, signal interference between different signals tends to increase. There have been problems such as susceptibility to interference and reduction in signal propagation speed due to contact wiring resistance.
[0012]
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor integrated circuit device capable of integrating a forming area and transmitting and receiving a high-speed signal to and from the outside of the device.
[0013]
[Means for Solving the Problems]
2. The semiconductor integrated circuit device according to
[0014]
The invention according to
[0015]
According to a third aspect of the present invention, in the semiconductor integrated circuit device according to the second aspect, the light receiving window includes a window that is arranged only at a specific location where an optical signal can be transmitted to the light receiver.
[0016]
According to a fourth aspect of the present invention, there is provided the semiconductor integrated circuit device according to the second aspect, wherein the light receiving window is provided so as to collect an optical signal from outside the package and irradiate the light receiver with the light signal. The light emitting window includes a light emitting lens provided to collect an optical signal emitted from the light emitting device and irradiate the light to the outside of the package.
[0017]
According to a fifth aspect of the present invention, in the semiconductor integrated circuit device according to any one of the first to fourth aspects, the light receiver receives only the optical signal belonging to a predetermined color range. The optical sensor includes a light sensing unit to be validated, and a photoelectric conversion element that photoelectrically converts the optical signal validated by the light sensing unit.
[0018]
According to a sixth aspect of the present invention, there is provided the semiconductor integrated circuit device according to any one of the first to fourth aspects, wherein the semiconductor substrate has a first and a second layer having a laminated structure. Including, the light receiver includes a light receiving side photoelectric conversion unit that converts an external optical signal into an electric signal, and the light emitting device includes a light emitting side photoelectric conversion unit that converts an electric signal from the internal circuit into an optical signal, The light-receiving side photoelectric conversion unit and the light-emitting side photoelectric conversion unit are formed in the first layer, and the internal circuit is formed in the second layer.
[0019]
The invention according to
[0020]
Further, the invention according to
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
<
FIG. 1 is a perspective view showing a three-dimensional shape of a semiconductor integrated circuit device according to a first embodiment of the present invention. FIG. 2 is a plan view showing a planar structure of the semiconductor integrated circuit device according to the first embodiment. FIG. 3 is a sectional view showing the sectional structure of FIG. FIG. 1 shows a three-dimensional shape before the
[0022]
As shown in these figures, a (LSI)
[0023]
On the other hand, the
[0024]
However, as shown in FIG. 2, the electrical connection between the
[0025]
FIG. 4 is a perspective view showing a three-dimensional shape of the conductor integrated circuit device according to the first embodiment. However, unlike FIG. 1, FIG. 4 shows a three-dimensional shape after the
[0026]
As shown in FIGS. 3 and 4, a
[0027]
The
[0028]
As described above, the semiconductor integrated circuit according to the first embodiment realizes that the signal propagation of the power supply system is realized by the bonding technique as in the related art, and the signal propagation of the information signal system to the outside of the
[0029]
FIG. 5 is a block diagram illustrating the internal configuration of the
[0030]
The
[0031]
The optical signal that has passed through the
[0032]
FIG. 6 is a block diagram showing the internal configuration of the
[0033]
Note that the constant
[0034]
FIG. 7 is a sectional view showing a device structure of the semiconductor integrated circuit device according to the first embodiment. As shown in the figure, the semiconductor substrate 50 of the
[0035]
In the
[0036]
In the lower layer portion 40 of the light receiving / light emitting device layout area A1, other components (not shown in FIG. 7) other than the light receiving side
[0037]
On the other hand, a logic section (not shown in FIG. 7) serving as an internal circuit is formed in the logic section layout area A2. The light receiver and the light emitting device formed in the light receiving / light emitting device layout area A1 are electrically connected to the logic part formed in the logic part layout area A2 via the
[0038]
FIG. 8 is a cross-sectional view illustrating a configuration example of the light-receiving-side
[0039]
FIG. 9 is a cross-sectional view illustrating a configuration example of the light-emitting side
[0040]
In the semiconductor integrated circuit device according to the first embodiment configured as described above, the
[0041]
Since the transmission and reception of the optical signal is a non-contact signal propagation without using an electrical connection means such as a wire, a high-speed signal propagation with a minimum signal propagation delay with the outside can be realized. In addition, since it is non-contact, there is no wiring resistance, and it is not affected by noise due to signal interference or external electromagnetic waves.
[0042]
Furthermore, the pad area which requires a relatively large formation area for bonding is not required, so that the area of the entire chip can be reduced and the degree of integration can be improved. In addition, since the bonding step can be omitted, an improvement in the yield of the device can be expected.
[0043]
In addition, in the semiconductor integrated circuit device according to the first embodiment, by providing the
[0044]
In general, the light intensity is changed by changing the light intensity of the optical signal supplied from the
[0045]
<
FIG. 10 is a sectional view showing a sectional structure of a semiconductor integrated circuit device according to a second embodiment of the present invention. FIG. 11 is a perspective view showing a three-dimensional shape of the semiconductor integrated circuit device according to the second embodiment. FIG. 11 shows a three-dimensional shape after the
[0046]
As shown in these figures, a plurality of light receiving /
[0047]
Therefore, by arranging the
[0048]
The light-receiving / light-emitting
[0049]
As described above, the semiconductor integrated circuit device according to the second embodiment has the effect of the first embodiment and the stable light signal transmission by arranging the light-receiving / light-emitting
[0050]
In the second embodiment, the signal output may be performed by a bonding wire without providing the
[0051]
<
FIG. 12 is a sectional view showing a sectional structure of a semiconductor integrated circuit device according to a third embodiment of the present invention. FIG. 13 is a perspective view showing a three-dimensional shape of the semiconductor integrated circuit device according to the third embodiment. FIG. 13 shows a three-dimensional shape after the
[0052]
As shown in these drawings, a plurality of light-receiving
[0053]
FIG. 14 is an explanatory diagram showing details of the
[0054]
FIG. 15 is an explanatory diagram showing details of the
[0055]
As described above, in the semiconductor integrated circuit device according to the third embodiment, by providing the
[0056]
In the third embodiment, signal output may be performed by a bonding wire without providing the
[0057]
Further, a polarizing plate may be used instead of the
[0058]
<
FIG. 16 is a block diagram showing an internal configuration of a light receiver of the semiconductor integrated circuit device according to the fourth embodiment of the present invention. As shown in the figure, the fourth embodiment is characterized in that a
[0059]
The
[0060]
In the fourth embodiment, an optical signal supply location is specified by using the light receiving /
[0061]
<
FIG. 17 is a perspective view showing a three-dimensional shape of the semiconductor integrated circuit device according to the fifth embodiment of the present invention. FIG. 18 is a plan view showing a planar structure of the semiconductor integrated circuit device according to the fifth embodiment. FIG. 17 shows a three-dimensional shape before the
[0062]
As shown in these drawings, the light receiving device 5 (including the light receiving side photoelectric conversion unit 17) and the light emitting device 6 (including the light emitting side photoelectric conversion unit 18) are dispersedly arranged in the center of the
[0063]
As described above, although the light receiving side
[0064]
As described above, the
[0065]
As described above, in the fifth embodiment, by arranging the
[0066]
As described above, in the semiconductor integrated circuit device of the fifth embodiment, by providing the
[0067]
At this time, the provision of the
[0068]
<
FIG. 19 is a plan view showing a planar structure of the semiconductor integrated circuit device according to the sixth embodiment. In this embodiment, the
[0069]
As shown in the figure, in the sixth embodiment, as in the fifth embodiment, the
[0070]
The clock mesh means a wiring for transmitting a clock signal. Further, as described above, the
[0071]
Each
[0072]
As described above, in the sixth embodiment, by arranging the
[0073]
As described above, in the semiconductor integrated circuit device according to the sixth embodiment, by providing the
[0074]
In the sixth embodiment, an example in which the transmission of a clock as a common signal between the
[0075]
【The invention's effect】
As described above, in the semiconductor integrated circuit device according to the first aspect of the present invention, since the light receiving device and the light emitting device are formed in the semiconductor substrate, transmission and reception with the outside can be performed by the optical signal. A semiconductor integrated circuit device having a one-chip configuration capable of transmitting and receiving a high-speed signal to and from the outside without being affected by noise due to interference or an external electromagnetic wave can be obtained.
[0076]
In addition, since a pad region used for bonding connection with an external electrode is not required, the degree of integration can be improved.
[0077]
According to the semiconductor integrated circuit device of the second aspect, it is possible to obtain a packaged device capable of performing transmission and reception with the outside by an optical signal.
[0078]
4. The semiconductor integrated circuit device according to
[0079]
In the semiconductor integrated circuit device according to the fourth aspect, by using the light receiving and light emitting lenses, the reception sensitivity of the optical signal can be improved.
[0080]
In the semiconductor integrated circuit device according to the fifth aspect, the plurality of types of signals can be classified by color by specifying the color range of the optical signal by the optical sensing unit, and the incident collision of the plurality of types of optical signals can be reliably performed. It is possible to receive the avoided optical signal.
[0081]
In the semiconductor integrated circuit device according to
[0082]
In the semiconductor integrated circuit device according to the seventh aspect, since the light-receiving-side photoelectric conversion unit and the light-emitting-side photoelectric conversion unit are formed in the vicinity of the internal circuit in plan view, the wiring for electrically connecting the two can be reduced. Thus, higher speed signal transmission / reception becomes possible.
[0083]
9. The semiconductor integrated circuit device according to
[Brief description of the drawings]
FIG. 1 is a perspective view showing a three-dimensional shape of a semiconductor integrated circuit device according to a first embodiment of the present invention;
FIG. 2 is a plan view showing a planar structure of the semiconductor integrated circuit device according to the first embodiment;
FIG. 3 is a sectional view showing a sectional structure of FIG. 2;
FIG. 4 is a perspective view showing a three-dimensional shape of the semiconductor integrated circuit device according to the first embodiment of the present invention;
FIG. 5 is a block diagram illustrating an internal configuration of a light receiver.
FIG. 6 is a block diagram showing an internal configuration of the light emitting device.
FIG. 7 is a sectional view showing a multilayer structure of the semiconductor integrated circuit device according to the first embodiment;
FIG. 8 is a cross-sectional view illustrating a configuration example of a light-receiving-side photoelectric conversion unit.
FIG. 9 is a cross-sectional view illustrating a configuration example of a light-emitting side photoelectric conversion unit.
FIG. 10 is a sectional view showing a sectional structure of a semiconductor integrated circuit device according to a second embodiment;
FIG. 11 is a perspective view showing a three-dimensional shape of the semiconductor integrated circuit device according to the second embodiment;
FIG. 12 is a sectional view showing a sectional structure of a semiconductor integrated circuit device according to a third embodiment;
FIG. 13 is a perspective view showing a three-dimensional shape of the semiconductor integrated circuit device according to the third embodiment;
FIG. 14 is an explanatory diagram showing details of a light receiving lens.
FIG. 15 is an explanatory diagram showing details of a light-emitting lens.
FIG. 16 is a block diagram showing an internal configuration of a light receiver of a semiconductor integrated circuit device according to a fourth embodiment.
FIG. 17 is a perspective view showing a three-dimensional shape of a semiconductor integrated circuit device according to a fifth embodiment;
FIG. 18 is a plan view showing a planar structure of a semiconductor integrated circuit device according to a fifth embodiment.
FIG. 19 is a plan view showing a planar structure of a semiconductor integrated circuit device according to a sixth embodiment.
FIG. 20 is a cross-sectional view showing a cross-sectional structure of a semiconductor integrated circuit device realized by a conventional wire bonding connection.
21A and 21B are a sectional view and a plan view showing the planar structure of FIG.
FIG. 22 is a cross-sectional view showing a cross-sectional structure of a semiconductor integrated circuit device realized by a flip chip method.
[Explanation of symbols]
DESCRIPTION OF
Claims (8)
前記半導体基板内に形成され、前記半導体基板の外部から受ける光信号を電気信号に変換して前記内部回路に伝達する受光器と、
前記半導体基板内に形成され、前記内部回路から受ける電気信号に基づき、光信号を前記半導体基板の外部に発生する発光器と、
を備える半導体集積回路装置。An internal circuit formed on the semiconductor substrate,
A light receiver formed in the semiconductor substrate and converting an optical signal received from outside the semiconductor substrate into an electric signal and transmitting the electric signal to the internal circuit,
A light emitter that is formed in the semiconductor substrate and generates an optical signal outside the semiconductor substrate based on an electric signal received from the internal circuit,
A semiconductor integrated circuit device comprising:
前記半導体基板を収納するパッケージをさらに備え、
前記パッケージは光信号が前記受光器に入射可能な受光用窓と、前記発光器からの光信号が外部に照射可能な発光用窓とを有する、
半導体集積回路装置。The semiconductor integrated circuit device according to claim 1,
A package for accommodating the semiconductor substrate;
The package has a light-receiving window through which an optical signal can be incident on the light-receiving device, and a light-emitting window through which an optical signal from the light-emitting device can be emitted to the outside.
Semiconductor integrated circuit device.
前記受光用窓は前記受光器に光信号の送信が可能な特定箇所にのみ配置される窓を含む、
半導体集積回路装置。The semiconductor integrated circuit device according to claim 2, wherein
The light-receiving window includes a window that is arranged only at a specific location capable of transmitting an optical signal to the light-receiving device,
Semiconductor integrated circuit device.
前記受光用窓は前記パッケージ外部からの光信号を集光して前記受光器に照射可能に設けられた受光用レンズを含み、
前記発光用窓は前記発光器から出射される光信号を集光して前記パッケージ外部に照射可能に設けられた発光用レンズを含む、
半導体集積回路装置。The semiconductor integrated circuit device according to claim 2, wherein
The light-receiving window includes a light-receiving lens provided so as to collect an optical signal from the outside of the package and irradiate the light-receiving device,
The light-emitting window includes a light-emitting lens provided so as to collect an optical signal emitted from the light-emitting device and irradiate the light to the outside of the package.
Semiconductor integrated circuit device.
前記受光器は、
所定の色範囲に属する前記光信号のみを有効にする光センス部と、
前記光センス部で有効とされた前記光信号を光電変換する光電変換素子とを含む、
半導体集積回路装置。The semiconductor integrated circuit device according to claim 1, wherein:
The light receiver,
An optical sensing unit that enables only the optical signal belonging to a predetermined color range;
Including a photoelectric conversion element that performs photoelectric conversion of the optical signal that is enabled by the light sensing unit,
Semiconductor integrated circuit device.
前記半導体基板は積層構造となる第1及び第2の層を含み、
前記受光器は外部からの光信号を電気信号に変換する受光側光電変換部を含み、
前記発光器は前記内部回路からの電気信号を光信号に変換する発光側光電変換部を含み、
前記受光側光電変換部及び前記発光側光電変換部は前記第1の層に形成され、
前記内部回路は前記第2の層に形成される、
半導体集積回路装置。The semiconductor integrated circuit device according to claim 1, wherein:
The semiconductor substrate includes first and second layers having a stacked structure,
The light receiver includes a light receiving side photoelectric conversion unit that converts an optical signal from the outside into an electric signal,
The light emitting device includes a light emitting side photoelectric conversion unit that converts an electric signal from the internal circuit into an optical signal,
The light-receiving side photoelectric conversion unit and the light-emitting side photoelectric conversion unit are formed in the first layer,
The internal circuit is formed in the second layer;
Semiconductor integrated circuit device.
前記受光側光電変換部及び前記発光側光電変換部は、前記内部回路と平面視近傍領域に形成される、
半導体集積回路装置。The semiconductor integrated circuit device according to claim 6, wherein
The light-receiving-side photoelectric conversion unit and the light-emitting-side photoelectric conversion unit are formed in the internal circuit and the vicinity region in plan view,
Semiconductor integrated circuit device.
前記内部回路は各々が共通の信号で動作する複数の内部ブロックを含み、
前記受光器は前記複数の内部ブロックそれぞれに対応して設けられる複数の内部ブロック用受光器を含み、
前記複数の内部ブロック用受光器は、前記共通の信号用の光信号を受け、該光信号を電気信号に変換して前記共通の信号として対応する前記内部ブロックに送信し、
前記複数の内部ブロック用受光器は前記内部ブロックと平面視近傍領域に形成される、
半導体集積回路装置。The semiconductor integrated circuit device according to claim 1, wherein:
The internal circuit includes a plurality of internal blocks each operating on a common signal,
The photodetector includes a plurality of internal block photodetectors provided corresponding to each of the plurality of internal blocks,
The plurality of internal block photodetectors receive the optical signal for the common signal, convert the optical signal into an electrical signal, and transmit the electrical signal to the corresponding internal block as the common signal,
The plurality of internal block photodetectors are formed in the internal block and the vicinity area in plan view,
Semiconductor integrated circuit device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002189782A JP2004031872A (en) | 2002-06-28 | 2002-06-28 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002189782A JP2004031872A (en) | 2002-06-28 | 2002-06-28 | Semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031872A true JP2004031872A (en) | 2004-01-29 |
Family
ID=31184104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002189782A Pending JP2004031872A (en) | 2002-06-28 | 2002-06-28 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031872A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015173300A (en) * | 2008-05-23 | 2015-10-01 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Optoelectronic module, optoelectronic module device, and method for manufacturing optoelectronic module |
-
2002
- 2002-06-28 JP JP2002189782A patent/JP2004031872A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015173300A (en) * | 2008-05-23 | 2015-10-01 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Optoelectronic module, optoelectronic module device, and method for manufacturing optoelectronic module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7842957B2 (en) | Optical transceiver with reduced height | |
JP5681566B2 (en) | Signal transmission module having optical waveguide structure | |
KR101457069B1 (en) | Optical proximity sensor with ambient light sensor | |
TW201707218A (en) | Methods for fabricating a plurality of optoelectronic devices from a wafer that includes a plurality of light detector sensor areas | |
TW200304186A (en) | Semiconductor device | |
JP2009505457A (en) | Direct mounting receiver module and test method | |
TWI521671B (en) | The package structure of the optical module | |
CN116457943A (en) | Integration of OE devices with ICs | |
JP2010114114A (en) | Reflection-type photointerrupter | |
WO2020034144A1 (en) | Optical sensing module and manufacturing method therefor | |
JP3109885B2 (en) | Optical semiconductor device | |
JP4828103B2 (en) | Optical transceiver module | |
JP2004031872A (en) | Semiconductor integrated circuit device | |
JP3676136B2 (en) | Optical coupling element | |
US20010023970A1 (en) | Semiconductor device package and optical communication device | |
JP2010114196A (en) | Reflection-type photointerrupter | |
JP2006310563A (en) | Optical communication module | |
JP2015060869A (en) | Optical coupling device | |
TWM461794U (en) | Optical device | |
JP2013191785A (en) | Optical semiconductor device | |
TW201818877A (en) | Optical biosensor module and method for making the same | |
CN220154252U (en) | On-chip optical detection integrated packaging device | |
JP2012189892A (en) | Optical device, manufacturing method of optical device, and electronic apparatus | |
WO2020034171A1 (en) | Optical sensing module and manufacturing method therefor | |
TW444416B (en) | Photo-detector device and the fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091013 |