JP2004031530A - Integrated circuit device - Google Patents

Integrated circuit device Download PDF

Info

Publication number
JP2004031530A
JP2004031530A JP2002183867A JP2002183867A JP2004031530A JP 2004031530 A JP2004031530 A JP 2004031530A JP 2002183867 A JP2002183867 A JP 2002183867A JP 2002183867 A JP2002183867 A JP 2002183867A JP 2004031530 A JP2004031530 A JP 2004031530A
Authority
JP
Japan
Prior art keywords
signal
integrated circuit
signal line
wiring
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002183867A
Other languages
Japanese (ja)
Inventor
Masahito Tsujii
辻井 雅人
Hiroyasu Omori
大森 寛康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2002183867A priority Critical patent/JP2004031530A/en
Publication of JP2004031530A publication Critical patent/JP2004031530A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an integrated circuit device which transmits a signal at a long distance when the high-frequency signal is used with high reliability. <P>SOLUTION: A first signal conductor 7 through an insulator layer 6 and second wirings 8, 10 and 12 covering the first signal conductor 7 through insulating layers 9 and 10 are formed on a conductor layer (a ground plane) 5. Accordingly, the attenuation of the high-frequency component of a signal conductor 1 can be inhibited by making the differential signal of the first signal conductor flow through the second wiring or treating the second wiring as a ground. The attenuation of the high-frequency signal can also be inhibited by transmitting a low-frequency signal to the first signal conductor and transmitting the high-frequency signal to the second wiring with a cross section having a long perimeter. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、集積回路装置の配線に関する。
【0002】
【従来の技術】
LSI、ICパッケージ、プリント配線板等の集積回路において使用されている周波数は年々高くなっている。高周波成分は低周波成分よりも減衰しやすいため、集積回路に高周波信号を伝送させると、信号の高周波成分の減衰が顕著に現れる。このため、必要な情報が正確に伝送されないことが考えられる。
【0003】
これを防ぐために、図1に示すように、信号線3の下にグランドプレーン(導体層)1を設けて信号線3とグランドプレーン1の電磁的結合を強めたマイクロストリップラインが集積回路において用いられたり、信号線の下方にグランドプレーンを設けるだけでなく、信号線の両側にグランド線を設けることで伝送波をよりTEMモード(電界と磁界が信号の伝送方向に対して変化がない安定した状態)に近づけたマイクロストリップラインのコプレナー化などによって、高周波成分の減衰を抑えようとしている。
【0004】
【発明が解決しようとしている課題】
上記したマイクロストリップラインや、マイクロストリップラインのコプレナー化を行っても、信号線からの電磁放射を受け止める導体が回りを覆っていないため、伝送と共に高周波成分は減衰してしまい、高周波信号の長距離伝送ができない。
【0005】
そこで、本発明は、高周波信号を使用する場合、信号を長距離間伝送させることができ、信頼性の高い集積回路装置を提供することを課題とする。
【0006】
【課題を解決するための手段】
本発明において上記の課題を達成するために、まず請求項1の発明では、導体層(グランドプレーン)上に絶縁体層を介した第1の信号線と、この第1の信号線を絶縁層を介して覆う第2の配線とを備えることを特徴とする集積回路装置としたものである。
【0007】
また請求項2の発明では、前記第2の配線の上に絶縁層を介して導体層(グランドプレーン)をさらに具備することを特徴とする請求項1に記載の集積回路装置としたものである。
【0008】
また請求項3の発明では、第1の信号線と、この第1の信号線を絶縁層を介して覆う第2の配線とを備え、導体層(グランドプレーン)が無いことを特徴とする集積回路装置としたものである。
【0009】
また請求項4の発明では、前記第2の配線が第1の信号線を完全に囲うことを特徴とする請求項1〜3の何れか1項に記載の集積回路装置としたものである。
【0010】
また請求項5の発明では、前記第2の配線をグランド線が覆うことを特徴とする請求項1〜4の何れか1項に記載の集積回路装置としたものである。
【0011】
【発明の実施の形態】
本発明は、例えば、グランドプレーン(導体層)の上部に誘電体層を設け、その上部に第1の信号線を設けることでマイクロストリップラインを形成し、第1の信号線を囲うように第2の配線を形成するものである(図2参照)。
【0012】
このようにグランドプレーン(導体層)の上部に誘電体層を設け、その上部に第1の信号線を設けることでマイクロストリップラインを形成し、第1の信号線を囲うように第2の配線を形成することにより、集積回路装置において、高周波信号を長く伝送させる必要があった場合、その信号の減衰を抑えることができるため、正確なデータの伝送が可能となる。
【0013】
【実施例】
以下、本発明の実施例について図面を参照して説明することで、本発明の実施の形態を説明する。
【0014】
図2及び3は、本発明にかかる集積回路の一実施例の概略を示すものである。図2に集積回路の断面素子構造を、図3に信号線の取り出し機構を示す。なお、図3の(a)は側面の断面図、(b)はグランドプレーン5に水平で配線12の高さでの断面図をそれぞれ示している。
【0015】
すなわち、この集積回路は高周波信号を使用する半導体基板に形成されたグランドプレーン5、このグランドプレーン5の上に形成された誘電体層6、この誘電体層6の上に形成された第1の信号線7、この信号線7を絶縁層9、11を介して覆うように形成されている第2の配線8、10、12、それらの上に形成された誘電体層13からなっている。第2の配線8、10、12をグランド線で覆っても良い。
【0016】
ここで、上述した集積回路の製造方法について説明する。
まず、通常の工程、例えばスパッタ法などによりCu(銅)を堆積してグランドプレーン5を形成する。次いで、CVD法などを用いて誘電体層6を形成する。さらにスパッタ法などによりCuを堆積する。そして、これをパターニングして、上記信号線7、8を形成する。
【0017】
また、プリプレグ材(誘電体層の両面にCuを堆積させた板)をパタ−ニングして信号線7、8を形成する方法でもよい。
【0018】
このとき、信号線7の両サイドに、信号線7と並列するように信号線8が配置されている。
次いで、誘電体層9をCVD法などにより形成する。その後、スパッタ法などによりCuを堆積する。そして、これをパターニングして、上記配線10を形成する。誘電体層9と同様にして、誘電体層11を形成する。次いで、スルーホール14をPEP技術などを用いて形成する。
【0019】
また、信号線7、8の上に誘電体層9、11をCVD法などにより堆積させ、レーザなどを用いて配線10、スルーホール14を形成させてもよい。
【0020】
信号線7と同様にして配線12、入力用ランド15を形成する。次いで、誘電体層13をCVD法などにより形成し、スルーホール16、17をPEP技術などを用いて形成する。
このとき、信号線7は配線8、10、12に覆われるようにする。
【0021】
信号線7の入力もしくは出力は,図3のように、配線8、10、12もしくはグランドプレーン5に、スルーホールなどを設けて形成する。また、配線8、110、12も信号線7と同様にスルーホールなどを設けて形成する。
【0022】
すなわち、この集積回路においては、主信号を扱う信号線7の上部ならびに両サイドが配線8、10、12で覆われており、信号線7の下部にグランドプレーン5によって囲まれた構成となっている。
【0023】
したがって、このような構造、つまり主信号を扱う信号線7とその差動信号を扱う配線8、10、12の下部にグランドプレーン5を設けることで、主信号を扱う信号線7とその差動信号を扱う配線8、10、12を伝送する信号の減衰を抑え、かつ主信号7が差動信号で覆われているため、主信号の減衰をさらに抑える働きがある。
【0024】
この結果、高周波信号の減衰を抑えるため、この集積回路を用いることで、正確なデータを伝送する情報技術機器の開発が可能である。
【0025】
なお、上記実施例において、配線の原料をCuに限定しているが、Alなどでもよい。
【0026】
また、グランドプレーン5を信号線7の下部に設けた場合について説明したが、信号線7の下部だけでなく上部にも設け、グランドプレーン5で、2線(信号線7と配線8、10、12)を上下からはさむ形でもよい。この構造は、具体例として説明した図2の集積回路を重ねたときにもできる(図4参照)。
【0027】
また、図2のグランドプレーン5がなく、信号線7を、配線8、10、12が覆っているものでもよい(図示せず)。
【0028】
また、信号線7を、図5のように、配線8、10、12、19、20で完全に隙間無く囲った形状であっても良い。
また、信号線7を、配線8、10、12、19、20で完全に隙間無く囲い、この配線8、10、12、19、20の上下にグランドプレーン5があるものでも(図示せず)、上部にも下部にもグランドプレーン5がないものでも良い(図示せず)。
さらに、配線8、10、12、19、20をグランド線で覆っても良い。
【0029】
【発明の効果】
本発明は、第2の配線に第1の信号線の差動信号を流す、もしくはグランドとして扱うことで、信号線1の高周波成分の減衰を抑えることができる。また、低周波信号を第1の信号線に伝送し、高周波信号を断面の周の長さが長い第2の配線に伝送させることで、高周波信号の減衰を抑えることもできる構成となっている。
【0030】
以上より、本発明は、高周波信号を用いる集積回路において、高周波信号の減衰を抑えることができるため、信頼性の高い半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図1】従来技術とその問題点を説明するために示した集積回路の断面図。
【図2】本発明の一実施例である集積回路を概略的に示した断面図。
【図3】(a)は、図2に実施例を示した集積回路で、信号の入出力部を説明する側面断面図。
(b)は、図2に実施例を示した集積回路で、信号の入出力部を説明する水平断面図。
【図4】本発明の一実施例である集積回路を簡略的に示した断面図。
【図5】本発明の一実施例である集積回路を簡略的に示した断面図。
【符号の説明】
1、5…グランドプレーン
2、4、6、9、11、13、18、21…誘電体層
3、7…信号線
8、10、12、19、20…配線(信号線、グランド線、電源線)
14、16、17…入出力用スルーホール(ビア)
15…入出力用ランド
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to wiring of an integrated circuit device.
[0002]
[Prior art]
The frequency used in integrated circuits such as LSIs, IC packages, and printed wiring boards is increasing year by year. Since the high-frequency component is more easily attenuated than the low-frequency component, when the integrated circuit transmits a high-frequency signal, the attenuation of the high-frequency component of the signal appears remarkably. For this reason, necessary information may not be transmitted accurately.
[0003]
In order to prevent this, as shown in FIG. 1, a microstrip line in which a ground plane (conductor layer) 1 is provided below the signal line 3 to enhance the electromagnetic coupling between the signal line 3 and the ground plane 1 is used in an integrated circuit. In addition to providing a ground plane below the signal line and providing ground lines on both sides of the signal line, the transmission wave can be made more stable in the TEM mode (the electric and magnetic fields do not change in the signal transmission direction). It is trying to suppress the attenuation of the high-frequency component by making the microstrip line closer to (state) coplanar.
[0004]
[Problems to be solved by the invention]
Even if the above-mentioned microstrip line or microstrip line is coplanarized, the conductor that receives the electromagnetic radiation from the signal line does not cover the circumference, so that the high-frequency component is attenuated with the transmission, and the long-range of the high-frequency signal Cannot transmit.
[0005]
Therefore, an object of the present invention is to provide a highly reliable integrated circuit device that can transmit a signal over a long distance when a high-frequency signal is used.
[0006]
[Means for Solving the Problems]
In order to achieve the above object in the present invention, according to the first aspect of the present invention, a first signal line on a conductor layer (ground plane) via an insulator layer and the first signal line are connected to an insulating layer. And a second wiring that covers the semiconductor device via an interposer.
[0007]
According to a second aspect of the present invention, there is provided the integrated circuit device according to the first aspect, further comprising a conductor layer (ground plane) on the second wiring via an insulating layer. .
[0008]
According to a third aspect of the present invention, there is provided an integrated circuit comprising: a first signal line; and a second wiring which covers the first signal line via an insulating layer, and has no conductor layer (ground plane). It is a circuit device.
[0009]
According to a fourth aspect of the present invention, there is provided the integrated circuit device according to any one of the first to third aspects, wherein the second wiring completely surrounds the first signal line.
[0010]
According to a fifth aspect of the present invention, there is provided the integrated circuit device according to any one of the first to fourth aspects, wherein a ground line covers the second wiring.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the present invention, for example, a microstrip line is formed by providing a dielectric layer on a ground plane (conductor layer) and providing a first signal line on the dielectric layer, and forms a microstrip line so as to surround the first signal line. 2 are formed (see FIG. 2).
[0012]
Thus, the dielectric layer is provided on the ground plane (conductor layer), and the first signal line is provided on the dielectric layer to form a microstrip line, and the second wiring is formed so as to surround the first signal line. In the case where it is necessary to transmit a high-frequency signal for a long time in the integrated circuit device, the attenuation of the signal can be suppressed, so that accurate data transmission becomes possible.
[0013]
【Example】
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[0014]
2 and 3 schematically show an embodiment of the integrated circuit according to the present invention. FIG. 2 shows a sectional element structure of the integrated circuit, and FIG. 3 shows a signal line extracting mechanism. 3A is a cross-sectional view of the side surface, and FIG. 3B is a cross-sectional view of the wiring 12 at a height that is horizontal to the ground plane 5.
[0015]
That is, the integrated circuit includes a ground plane 5 formed on a semiconductor substrate using a high-frequency signal, a dielectric layer 6 formed on the ground plane 5, and a first plane formed on the dielectric layer 6. The signal line 7 includes second wirings 8, 10, 12 formed so as to cover the signal line 7 via insulating layers 9, 11, and a dielectric layer 13 formed thereon. The second wirings 8, 10, 12 may be covered with ground lines.
[0016]
Here, a method of manufacturing the above-described integrated circuit will be described.
First, a ground plane 5 is formed by depositing Cu (copper) by a normal process, for example, a sputtering method. Next, the dielectric layer 6 is formed using a CVD method or the like. Further, Cu is deposited by a sputtering method or the like. Then, this is patterned to form the signal lines 7 and 8.
[0017]
Alternatively, the signal lines 7 and 8 may be formed by patterning a prepreg material (a plate having Cu deposited on both surfaces of a dielectric layer).
[0018]
At this time, signal lines 8 are arranged on both sides of the signal lines 7 so as to be in parallel with the signal lines 7.
Next, a dielectric layer 9 is formed by a CVD method or the like. After that, Cu is deposited by a sputtering method or the like. Then, the wiring 10 is formed by patterning. The dielectric layer 11 is formed in the same manner as the dielectric layer 9. Next, a through hole 14 is formed using PEP technology or the like.
[0019]
Alternatively, the dielectric layers 9 and 11 may be deposited on the signal lines 7 and 8 by a CVD method or the like, and the wirings 10 and the through holes 14 may be formed using a laser or the like.
[0020]
The wiring 12 and the input land 15 are formed in the same manner as the signal line 7. Next, the dielectric layer 13 is formed by the CVD method or the like, and the through holes 16 and 17 are formed by the PEP technique or the like.
At this time, the signal line 7 is covered with the wirings 8, 10, and 12.
[0021]
The input or output of the signal line 7 is formed by providing a through hole or the like in the wiring 8, 10, 12 or the ground plane 5 as shown in FIG. Also, the wirings 8, 110, and 12 are formed by providing through holes and the like in the same manner as the signal line 7.
[0022]
That is, in this integrated circuit, the upper part and both sides of the signal line 7 for handling the main signal are covered with the wirings 8, 10 and 12, and the lower part of the signal line 7 is surrounded by the ground plane 5. I have.
[0023]
Therefore, by providing the ground plane 5 below such a structure, that is, the signal line 7 for handling the main signal and the wirings 8, 10, and 12 for handling the differential signal, the signal line 7 for handling the main signal and its differential Since the attenuation of the signal transmitted through the wirings 8, 10, and 12 for handling the signal is suppressed, and the main signal 7 is covered with the differential signal, the function of further suppressing the attenuation of the main signal is provided.
[0024]
As a result, by using this integrated circuit to suppress the attenuation of the high-frequency signal, it is possible to develop an information technology device for transmitting accurate data.
[0025]
In the above embodiment, the material of the wiring is limited to Cu, but may be Al or the like.
[0026]
Also, the case where the ground plane 5 is provided below the signal line 7 has been described. However, the ground plane 5 is provided not only below but also above the signal line 7 so that two lines (the signal line 7 and the wirings 8, 10, 12) may be sandwiched from above and below. This structure can also be formed when the integrated circuits of FIG. 2 described as a specific example are stacked (see FIG. 4).
[0027]
Further, the signal line 7 may be covered with the wirings 8, 10, and 12 without the ground plane 5 in FIG. 2 (not shown).
[0028]
Further, as shown in FIG. 5, the signal line 7 may be completely surrounded by the wirings 8, 10, 12, 19, and 20 without any gap.
Further, the signal line 7 may be completely surrounded by the wirings 8, 10, 12, 19, and 20 without any gap, and the ground planes 5 may be provided above and below the wirings 8, 10, 12, 19, and 20 (not shown). Alternatively, the ground plane 5 may be absent in both the upper part and the lower part (not shown).
Further, the wirings 8, 10, 12, 19, and 20 may be covered with ground lines.
[0029]
【The invention's effect】
According to the present invention, the attenuation of the high-frequency component of the signal line 1 can be suppressed by flowing the differential signal of the first signal line to the second wiring or treating it as ground. Further, by transmitting a low-frequency signal to the first signal line and transmitting a high-frequency signal to the second wiring having a long perimeter in cross section, attenuation of the high-frequency signal can be suppressed. .
[0030]
As described above, the present invention can provide a highly reliable semiconductor integrated circuit device because attenuation of a high-frequency signal can be suppressed in an integrated circuit that uses a high-frequency signal.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an integrated circuit shown to explain a conventional technique and its problems.
FIG. 2 is a sectional view schematically showing an integrated circuit according to an embodiment of the present invention.
FIG. 3A is a side cross-sectional view illustrating a signal input / output unit in the integrated circuit according to the embodiment shown in FIG. 2;
FIG. 2B is a horizontal sectional view illustrating a signal input / output unit in the integrated circuit according to the embodiment shown in FIG.
FIG. 4 is a sectional view schematically showing an integrated circuit according to an embodiment of the present invention.
FIG. 5 is a sectional view schematically showing an integrated circuit according to an embodiment of the present invention.
[Explanation of symbols]
1, 5 ground planes 2, 4, 6, 9, 11, 13, 18, 21 dielectric layers 3, 7 signal lines 8, 10, 12, 19, 20 wiring (signal lines, ground lines, power supply line)
14, 16, 17 ... Input / output through holes (vias)
15 land for input and output

Claims (5)

導体層(グランドプレーン)上に絶縁体層を介した第1の信号線と、この第1の信号線を絶縁層を介して覆う第2の配線とを備えることを特徴とする集積回路装置。An integrated circuit device, comprising: a first signal line on a conductor layer (ground plane) via an insulator layer; and a second wiring covering the first signal line via an insulating layer. 前記第2の配線の上に絶縁層を介して導体層(グランドプレーン)をさらに具備することを特徴とする請求項1に記載の集積回路装置。2. The integrated circuit device according to claim 1, further comprising a conductor layer (ground plane) on the second wiring via an insulating layer. 第1の信号線と、この第1の信号線を絶縁層を介して覆う第2の配線とを備え、導体層(グランドプレーン)が無いことを特徴とする集積回路装置。An integrated circuit device comprising: a first signal line; and a second wiring that covers the first signal line via an insulating layer, and has no conductor layer (ground plane). 前記第2の配線が第1の信号線を完全に囲うことを特徴とする請求項1〜3の何れか1項に記載の集積回路装置。4. The integrated circuit device according to claim 1, wherein the second wiring completely surrounds the first signal line. 5. 前記第2の配線をグランド線が覆うことを特徴とする請求項1〜4の何れか1項に記載の集積回路装置。The integrated circuit device according to claim 1, wherein a ground line covers the second wiring.
JP2002183867A 2002-06-25 2002-06-25 Integrated circuit device Pending JP2004031530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002183867A JP2004031530A (en) 2002-06-25 2002-06-25 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002183867A JP2004031530A (en) 2002-06-25 2002-06-25 Integrated circuit device

Publications (1)

Publication Number Publication Date
JP2004031530A true JP2004031530A (en) 2004-01-29

Family

ID=31179900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002183867A Pending JP2004031530A (en) 2002-06-25 2002-06-25 Integrated circuit device

Country Status (1)

Country Link
JP (1) JP2004031530A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153174A (en) * 2008-12-25 2010-07-08 Honda Motor Co Ltd Assembly method for fuel cell stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153174A (en) * 2008-12-25 2010-07-08 Honda Motor Co Ltd Assembly method for fuel cell stack

Similar Documents

Publication Publication Date Title
US8633395B2 (en) Multilayer wiring board
JP3732927B2 (en) Multilayer wiring board
US7719105B2 (en) High speed electrical interconnects and method of manufacturing thereof
US20070273026A1 (en) Semiconductor package substrate
US7349196B2 (en) Composite distributed dielectric structure
US6750403B2 (en) Reconfigurable multilayer printed circuit board
TW200423848A (en) High speed circuit board and method for fabrication
JP2010506380A (en) Multilayer board
JP2013538019A (en) Monolithic microwave integrated circuit
JP3443408B2 (en) Wiring board and semiconductor device using the same
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US7015574B2 (en) Electronic device carrier adapted for transmitting high frequency signals
JP4659087B2 (en) Differential balanced signal transmission board
TWI286916B (en) Circuit structure
JP4830539B2 (en) Multilayer printed circuit board
US7170361B1 (en) Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices
JP2003258510A (en) Wired transmission line
JP2006042098A (en) High frequency wiring board
WO2009119849A1 (en) Composite wiring board
JP2004031530A (en) Integrated circuit device
JP4161577B2 (en) Electrical wiring board
JP3935638B2 (en) Multilayer wiring board
JP4377725B2 (en) High frequency wiring board
US20230044122A1 (en) Component Carrier and Method of Manufacturing a Component Carrier
US20230011786A1 (en) Wiring substrate and method for manufacturing wiring substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050324

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051005

A131 Notification of reasons for refusal

Effective date: 20060718

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Effective date: 20061208

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109