JP2004031356A

JP2004031356A - Display device

Info

Publication number: JP2004031356A
Application number: JP2003182908A
Authority: JP
Inventors: Norio Ozawa; 小澤　徳郎; Mutsumi Kimura; 木村　睦
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-02-17
Filing date: 2003-06-26
Publication date: 2004-01-29
Anticipated expiration: 2018-02-17
Also published as: JP3912340B2

Abstract

<P>PROBLEM TO BE SOLVED: To achieve reduction in a driving voltage without degradation in image quality, without abnormality in operation and without reduction in an operable frequency, in an organic electroluminescent (EL) display device. <P>SOLUTION: The display device is configured to extract light emitted from an organic EL element from an opposite electrode side located on an opposite side on which a transistor is provided. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置に関するものである。
【０００２】
【従来の技術】
ＥＬ素子またはＬＥＤ素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また視野角依存性が少ないなどの利点がある。
【０００３】
図３１は、このような表示装置の一例として、電荷注入型の有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置のブロック図である。この図に示す表示装置１Ａでは、透明基板上に、複数の走査線ｇａｔｅと、これらの走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇと、これらのデータ線ｓｉｇに並列する複数の共通給電線ｃｏｍと、データ線ｓｉｇと走査線ｇａｔｅとの交差点に対応する画素７とが構成されている。
【０００４】
画素７の各々には、走査線ｇａｔｅを介して走査信号がゲート電極（第１のゲート電極）に供給される第１のＴＦＴ２０と、この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと、この保持容量ｃａｐによって保持された画像信号がゲート電極（第２のゲート電極）に供給される第２のＴＦＴ３０と、第２のＴＦＴ３０を介して共通給電線ｃｏｍに電気的に接続したときに共通給電線ｃｏｍから駆動電流が流れ込む発光素子４０（抵抗として表してある。）とが構成されている。
【０００５】
このように構成された表示装置１Ａにおいて、第１のＴＦＴ２０および第２のＴＦＴ３０は、従来、Ｎチャネル型を例にとると、製造プロセスを簡略化するという観点から、図３２にその等価回路を示すように、いずれもＮチャネル型あるいはＰチャネル型のＴＦＴとして構成されている。従って、Ｎチャネル型を例にとると、図３３（Ａ）、（Ｂ）に示すように、走査線ｇａｔｃから供給される走査信号Ｓｇａｔｅが高電位になって第１のＴＦＴ２０がオン状態になったときにデータ線ｓｉｇから保持容量ｃａｐに高電位の画像信号ｄａｔａが書き込まれると、第２のＴＦＴ３０がオン状態に保持される。その結果、発光素子４０では、画素電極４１から対向電極ｏｐに向けて矢印Ｅで示す方向の駆動電流が流れ続け、発光素子４０が発光し続ける（点灯状熊）。これに対して、走査線ｇａｔｅから供給される走査信号Ｓｇａｔｅが高電位になって第１のＴＦＴ２０がオン状態になったときに、データ線ｓｉｇから保持容量ｃａｐに共通給電線ｃｏｍの電位と対向電極ｏｐの電位の間のある電位よりも低い電位の画像信号ｄａｔａが書き込まれると、第２のＴＦＴ３０がターンオフし、発光素子４０が消灯する（消灯状態）。
【０００６】
このような表示装置１Ａにおいて、各素子を構成する半導体膜、絶縁膜、電極などは基板上に堆積した薄膜から構成され、かつ、この薄膜は基板の耐熱性などを考慮して低温プロセスで形成されることが多い。従って、薄膜とバルクとの物性の差異などに起因して欠陥が多いなど膜品質が劣るため、ＴＦＴなどでは絶縁破壊や経時劣化などの問題が表面化しやすい。
【０００７】
液晶を光変調素子として用いた液晶表示装置でも薄膜を用いるという点で共通するが、この場合には光変調素子を交流駆動するので、液晶だけでなく、ＴＦＴの経時劣化も抑えることができる。これに対して、電流制御型発光素子を用いた表示装置１Ａでは直流駆動せざるを得ないという点では、液晶表示装置よりもＴＦＴに経時劣化が起きやすい。このような問題点を解消するため、電流制御型発光素子を用いた表示装置１ＡでもＴＦＴの構造やプロセス技術に改良が加えられているものの、未だ、十分に改良されたとはいえない。
【０００８】
また、液晶を光変調素子として用いた場合には、この光変調素子を電圧により制御するので、個々の素子には電流が瞬間的に流れるだけであるので、消費電力が小さい。これに対して、電流制御型発光素子を用いた表示装置１Ａでは、発光素子を点灯させ続けるには駆動電流を定常的に流す必要があるので、消費電力が高くなり、絶縁破壊や経時劣化が起きやすい。
【０００９】
さらに、液晶表示装置では１画素当たり１つのＴＦＴで液晶を交流駆動することができるが、電流制御型発光素子を用いた表示装置１Ａでは、１画素当たり２つのＴＦＴ２０、３０で発光素子４０を直流駆動するので、駆動電圧が高くなり、前記の絶縁破壊や消費電力が大きいという問題が顕著である。
【００１０】
たとえば、図３３（Ａ）に示すように、画素を選択する際の第１のＴＦＴ２０のゲート電圧Ｖｇｓｗは、走査信号Ｓｇａｔｅの高電位に相当する電位と電位保持電極ｓｔの電位（保持容量ｃａｐの電位、または第２のＴＦＴ３０のゲート電極の電位）との電位差に相当するため、発光素子４０を高い輝度で点灯させようと電位保持電極ｓｔの電位を高めて第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒを高めたときには、その分、第１のＴＦＴ２０のゲート電圧Ｖｇｓｗが低くなってしまうので、走査信号Ｓｇａｔｅの振幅を大きくする必要が生じ、表示装置１Ａの駆動電圧が高くなってしまう。
【００１１】
また、前記の表示装置１Ａでは、発光素子４０を消灯させる際に画像信号ｄａｔａの電位を共通給電線ｃｏｍの電位と対向電極ｏｐの電位の間のある電位よりも低くして第２のＴＦＴ３０をターンオフさせるため、画像信号ｄａｔａの振幅が大きいという問題点もある。従って、この種の表示装置１Ａでは、液晶表示装置と比較して、消費電力やＴＦＴの耐電圧などに格段の配慮が必要であるが、従来の表示装置１Ａではかかる配慮が十分になされていない。
【００１２】
【発明が解決しようとする課題】
そこで、本発明の課題は、電流駆動型の発光素子の発光動作を制御するＴＦＴの導電型を考慮した駆動方式を採用して、駆動電圧の低電圧化による消費電力、絶縁破壊、経時劣化の低減と表示品位の向上とを併せて図ることができる表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の第１の表示装置は、走査線と、データ線と、前記走査線と前記データ線との交差部に対応して、トランジスタが配置された表示装置であって、前記トランジスタに接続された画素電極と、前記画素電極の上方に形成された対向電極と、前記データ線及び前記ランジスタを覆う層間絶縁膜と、前記層間絶縁膜の上方に形成されたバンク層と、前記バンク層の内側に形成され、前記画素電極と前記対向電極との間に配置された発光薄膜と、を含み、前記バンク層は、前記画素電極と前記トランジスタとを接続するために前記層間絶縁膜に設けられたコンタクトホールとは、重ならないように設けられ、前記発光薄膜の発した光は前記対向電極を通して射出されること、を特徴とする。
【００１４】
本発明の第２の表示装置は、走査線と、データ線と、前記走査線と前記データ線との交差部に対応して、トランジスタが配置された表示装置であって、前記トランジスタに接続された画素電極と、前記画素電極の上方に形成された対向電極と、前記データ線及び前記ランジスタを覆う層間絶縁膜と、前記層間絶縁膜の上方に形成されたバンク層と、前記バンク層の内側に形成され、前記画素電極と前記対向電極との間に配置された発光薄膜と、を含み、前記バンク層は、前記画素電極と前記トランジスタとを接続するために前記層間絶縁膜に設けられたコンタクトホールと、重なるように設けられ、　前記発光薄膜の発した光は前記対向電極を通して射出されること、を特徴とする。
【００１５】
上記の表示装置において、前記画素電極は負極として機能し、前記対向電極は正極として機能するようにしてもよい。
【００１６】
上記の表示装置において、前記画素電極は金属膜を含み、前記対向電極はＩＴＯ膜を含むことが好ましい。
【００１７】
上記表示装置において、前記画素電極は正極として機能し、前記対向電極は負極として機能してもよい。
【００１８】
上記の表示装置において、前記画素電極と前記対向電極との間には、さらに正孔注入層が設けられていることが好ましい。
【００１９】
上記の表示装置において、　前記データ線は前記バンク層の下方に形成されていることが好ましい。
【００２０】
上記表示装置において、さらに、前記発光薄膜に前記トランジスタを介して電流を供給する給電線を含み、　　　前記給電線は、前記バンク層の下方に形成されていることが好ましい。
【００２１】
さらに、本発明では、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第１のゲート電極に供給される第１のＴＦＴと、該第１のＴＦＴを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第２のゲート電極に供給される第２のＴＦＴと、前記画素毎に形成された画素電極が前記第２のＴＦＴを介して前記共通給電線に電気的に接続したときに前記画素電極と発光薄膜を介して対向する対向電極との間に流れる駆動電流によって前記発光薄膜が発光する表示装置において、前記第２のＴＦＴがＮチャネル型の場合には、前記共通給電線は前記対向電極よりも低電位に設定されていることを特徴とする。
【００２２】
本発明に係る表示装置では、第２のＴＦＴのオン時のゲート電圧は、共通給電線の電位および画素電極の電位のうちの一方の電位と、ゲート電極の電位（画像信号の電位）との差に相当するので、第２のＴＦＴの導電型に応じて、共通給電線の電位と発光素子の対向電極の電位との相対的な高低を最適化し、第２のＴＦＴのゲート電圧は、共通給電線の電位と電位保持電極の電位との差に相当するように構成してある。たとえば、第２のＴＦＴがＮチャネル型であれば、発光素子の対向電極の電位に対して共通給電線の電位を低くしてある。
【００２３】
この共通給電線の電位については、画素電極の電位と相違して、十分に低い値に設定することができるため、第２のＴＦＴで大きなオン電流が得られ、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第２のＴＦＴにおいて高いゲート電圧が得られるのであれば、画像信号の電位を下げることができるので、画像信号の振幅を小さくし、表示装置における駆動電圧を下げることができる。
【００２４】
それ故、消費電力を低減できるともに、薄膜で構成された各素子で懸念されていた耐電圧の問題が顕在化しないという利点がある。
【００２５】
本発明において、上記第２のＴＦＴがＮチャネル型の場合には点灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記対向電極の電位と比較して低電位、あるいは等電位であることが好ましい。このように構成した場合も、第２のＴＦＴをオン状態に保ったまま、画像信号の振幅を小さくすることができ、表示装置における駆動電圧を下げることができる。
【００２６】
本発明において、第２のＴＦＴがＮチャネル型の場合には、消灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記共通給電線の電位と比較して高電位、あるいは等電位であることが好ましい。すなわち、画素を消灯状態にするときには、第２のＴＦＴを完全にターンオフさせるほどのゲート電圧（画像信号）を印加しない。発光素子の非線型電気特性とあいまって、消灯状態は実現できる。それ故、画像信号の振幅を小さくすることができ、表示装置における駆動電圧を下げ、また画像信号の高周波化を図ることができる。
【００２７】
本発明において、上記の各構成とは逆に、前記第２のＴＦＴがＰチャネル型の場合には、各電位の相対的な関係を逆転させる。すなわち、前記第２のＴＦＴがＰチャネル型の場合には、前記共通給電線は前記対向電極よりも高電位に設定されていることを特徴とする。この場合には、点灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記対向電極の電位と比較して高電位、あるいは、等電位であることが好ましい。また、消灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記共通給電線の電位と比較して低電位、あるいは等電位であることが好ましい。
【００２８】
本発明において、前記第１のＴＦＴと前記第２のＴＦＴとは、逆導電型のＴＦＴで構成されていることが好ましい。すなわち、第１のＴＦＴがＮチャネル型であれば、第２のＴＦＴはＰチャネル型であり、第１のＴＦＴがＰチャネル型であれば、第２のＴＦＴはＮチャネル型であることが好ましい。詳しくは後述するが、このように構成すると、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第１のＴＦＴのオン時の抵抗が小さくなる方向に変更するだけで、表示動作の高速化を図ることができる。
【００２９】
また、この時には画素を点灯させるための画像信号の電位が第２のＴＦＴのオン時の抵抗が小さくなる方向に変更したことになるので、輝度の向上を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。
【００３０】
本発明の別の形態では、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第１のゲート電極に供給される第１のＴＦＴと、該第１のＴＦＴを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第２のゲート電極に供給される第２のＴＦＴと、前記画素毎に形成された画素電極と該画素電極に対向する対向電極との層間において前記画素電極が前記第２のＴＦＴを介して前記共通給電線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光薄膜を具備する発光素子とを備える表示装置において、前記第１のＴＦＴと前記第２のＴＦＴとは、逆導電型のＴＦＴで構成されていることを特徴とする。
【００３１】
本発明では、例えば第１のＴＦＴがＮ型であれば、第２のＴＦＴがＰ型であるように、第１のＴＦＴと第２のＴＦＴとが逆導電型であるため、第１のＴＦＴの書き込み能力を上げるためには、走査信号の選択パルス高を高くし、第２のＴＦＴのオン抵抗を下げて発光輝度を上げるためには、画像信号の電位を低くすることになる。このような走査信号および画像信号の最適化は、第１のＴＦＴのゲート電圧に対して、画素の選択期間中、発光素子を点灯させるレベルの画像信号が保持容量に書き込まれていくにつれて、当該ＴＦＴのオン電流が増大する方にシフトさせるのに効く。それ故、データ線から第１のＴＦＴを介して保持容量に画像信号がスムーズに書き込まれる。ここで、画素を選択する際の第１のＴＦＴのゲート電圧は、走査信号の高電位に相当する電位と点灯時の電位保持電極の電位（点灯のための画像信号の電位、保持容量の電位、または第２のＴＦＴのゲート電極の電位）との差に相当し、第２のＴＦＴのゲート電圧は、点灯時の電位保持電極の電位と共通給電線の電位との差に相当し、このときの電位保持電極の電位を基準にしたときには、走査信号の高電位に相当する電位と共通給電線の電位は同じ極性である。従って、点灯時の電位保持電極の電位（点灯のための画像信号の電位）を変更すれば、その分、第１のＴＦＴのゲート電圧および第２のＴＦＴのゲート電圧の双方が同じ方向に同じ分だけシフトする。それ故、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第１のＴＦＴのオン時の抵抗が小さくなる方向にシフトさせれば、表示動作の高速化を図ることができる。また、この時には点灯のための画像信号の電位が第２のＴＦＴのオン時の抵抗が小さくなる方向にシフトしたことになるので、輝度の向上を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。
【００３２】
本発明において、消灯状態にある画素における前記第２のＴＦＴに印加されるゲート電圧は、該第２のＴＦＴがオン状態となるときの極性と同じで、かつ、該第２のＴＦＴのしきい値電圧を越えない値であることが好ましい。
【００３３】
すなわち、画素を消灯状態にするときには、第２のＴＦＴを完全にターンオフさせるほどのゲート電圧（画像信号）を印加しない。それ故、画像信号の振幅を小さくすることができ、画像信号の高周波化を実現できる。
【００３４】
このように構成した場合において、前記第１のＴＦＴがＮチャネル型、前記第２のＴＦＴがＰチャネル型であれば、前記第１のＴＦＴをオン状態にするときの走査信号の電位と前記共通給電線の電位とが等しく、かつ、消灯状態にある画素の前記第２のＴＦＴに印加されるゲート電極の電位は、前記第１のＴＦＴをオン状態にするときの走査信号の電位から当該第１のＴＦＴのしきい値電圧を差し引いた電位よりも低電位であることが好ましい。それとは逆に、前記第１のＴＦＴがＰチャネル型、前記第２のＴＦＴがＮチャネル型であれば、前記第１のＴＦＴをオン状態にするときの走査信号の電位と前記共通給電線の電位とが等しく、かつ、消灯状態にある画素の前記第２のＴＦＴに印加されるゲート電極の電位は、前記第１のＴＦＴをオン状態にするときの走査信号の電位に当該第１のＴＦＴのしきい値電圧を加えた電位よりも高電位であることが好ましい。
【００３５】
このように第１のＴＦＴをオン状態にするときの走査信号の電位と共通給電線の電位とを等しくすると、各駆動信号のレベルの数が減るため、表示装置への信号入力端子の数を減らすことができるとともに、電源数を減らすことができるので、低消費電力となる。
【００３６】
本発明では、前記保持容量の両電極のうち、前記第２のＴＦＴの第２のゲート電極に電気的に接続する電極とは反対側の電極には、前記走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されることが好ましい。このように構成すると、保持容量への画像信号の書き込みを補うことができるので、画像信号の振幅を大きくせずに、第２のＴＦＴのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。
【００３７】
本発明のさらに別の形態においては、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第１のゲート電極に供給される第１のＴＦＴと、該第１のＴＦＴを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第２のゲート電極に供給される第２のＴＦＴと、前記画素毎に形成された画素電極と該画素電極に対向する対向電極との層間において前記画素電極が前記第２のＴＦＴを介して前記共通給電線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光薄膜を具備する発光素子とを備える表示装置において、前記保持容量の両電極のうち、前記第２のＴＦＴの第２のゲート電極に電気的に接続する電極とは反対側の電極には、前記走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されることを特徴とする。
【００３８】
このように構成すると、保持容量への画像信号の書き込みを補うことができるので、画像信号の振幅を大きくせずに、第２のＴＦＴのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。
【００３９】
上記のいずれの発明においても、前記発光薄膜としては、たとえば、有機半導体膜を用いることができる。
【００４０】
本発明では、上記のいずれの発明においても、第２のＴＦＴについては、その飽和領域で動作させることにより、発光素子に異常電流が流れ、電圧降下等により他画素にクロストーク等が発生するのを防止することができる。
【００４１】
また、その線形領域で動作させることによりそのしきい値電圧のばらつきが表示動作に影響を及ぼすことを防止することができる。
【００４２】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、本発明の各実施の形態を説明する前に、各形態で共通の構成について説明しておく。ここで、各形態で共通の機能を有する部分については、同一の符合を付して説明の重複を避けることとする。
【００４３】
（アクティブマトリクス基板の全体構成）
図１は、表示装置の全体のレイアウトを模式的に示すブロック図、図２は、それに構成されたアクティブマトリクスの等価回路図である。図１に示すように、本実施形態の表示装置１では、その基体たる透明基板１０の中央部分が表示部２とされている。透明基板１０の外周部分のうち、図面に向かって上下の側には、データ線ｓｉｇに対して画像信号を出力するデータ側駆動回路３、および検査回路５がそれぞれ構成され、図面に向かって左右の側には、走査線ｇａｔｅに対して走査信号を出力する走査側駆動回路４が構成されている。これらの駆動回路３、４では、Ｎ型のＴＦＴとＰ型のＴＦＴとによって相補型ＴＦＴが構成され、この相補型ＴＦＴは、シフトレジスタ回路、レベルシフタ回路、アナログスイッチ回路などを構成している。透明基板１０上において、データ側駆動回路３よりも外周領域には、画像信号や各種の電位、パルス信号を入力するための端子群とされる実装用パッド６が形成されている。
【００４４】
表示装置１では、液晶表示装置のアクティブマトリクス基板と同様、透明基板１０上に、複数の走査線ｇａｔｅと、該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇとが構成され、図２に示すように、これらのデータ線ｓｉｇと走査線ｇａｔｅとの交差によりマトリクス状に画素７が多数、構成されている。
【００４５】
これらの画素７のいずれにも、走査線ｇａｔｅを介して走査信号がゲート電極２１（第１のゲート電極）に供給される第１のＴＦＴ２０が構成されている。このＴＦＴ２０のソース・ドレイン領域の一方は、データ線ｓｉｇに電気的に接続し、他方のソース・ドレイン領域は電位保持電極ｓｔに電気的に接続している。すなわち、走査線ｇａｔｅに対しては容量線ｃｌｉｎｅが並列配置され、この容量線ｃｌｉｎｅと電位保持電極ｓｔとの間には保持容量ｃａｐが形成されている。従って、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇから画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。
【００４６】
電位保持電極ｓｔには第２のＴＦＴ３０のゲート電極３１（第２のゲート電極）が電気的に接続し、第２のＴＦＴ３０のソース・ドレイン領域の一方は、共通給電線ｃｏｍに電気的に接続する一方、他方のソース・ドレイン領域は発光素子４０の一方の電極（後述する画素電極）に電気的に接続している。共通給電線ｃｏｍは定電位に保持されている。第２のＴＦＴ３０がオン状態になったときに、第２のＴＦＴ３０を介して共通給電線ｃｏｍの電流が発光素子４０を流れ、発光素子４０を発光させる。
【００４７】
このように構成した表示装置１において、駆動電流は、発光素子４０、第２のＴＦＴ３０、および共通給電線ｃｏｍから構成される電流経路を流れるため、第２のＴＦＴ３０がオフ状態になると、流れなくなる。但し、本実施形態の表示装置１では、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇから画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。従って、第２のＴＦＴ３０のゲート電極は、第１のＴＦＴ２０がオフ状態になっても、保持容量ｃａｐによって画像信号に相当する電位に保持されるので、第２のＴＦＴ３０はオン状態のままである。それ故、発光素子４０には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量ｃａｐに書き込まれて、第２のＴＦＴ３０がオフ状態になるまで維持される。
【００４８】
表示装置１において共通給電線ｃｏｍ、画素７、およびデータ線ｓｉｇについては各種の配列が可能であるが、本実施形態では、共通給電線ｃｏｍの両側に、該共通給電線ｃｏｍとの間で駆動電流の供給が行われる発光素子４０を有する複数の画素７が配置され、これらの画素７に対して共通給電線ｃｏｍとは反対側を２本のデータ線ｓｉｇが通っている。すなわち、データ線ｓｉｇ、それに接続する画素群、１本の共通給電線ｃｏｍ、それに接続する画素群、および該画素群に画素信号を供給するデータ線ｓｉｇを１つの単位としてそれを走査線ｇａｔｅの延設方向に繰り返してあり、共通給電線ｃｏｍは、１本で２列分の画素７に対して駆動電流を供給する。そこで、本実施形態では、共通給電線ｃｏｍを挟むように配置された２つの画素７の間では、第１のＴＦＴ２０、第２のＴＦＴ３０、および発光素子４０が当該共通給電線ｃｏｍを中心に線対称に配置され、これらの素子と各配線層との電気的な接続を容易なものにしてある。
【００４９】
このように、本実施形態では、１本の共通給電線ｃｏｍで２列分の画素を駆動するので、１列の画素群ごとに共通給電線ｃｏｍを形成する場合と比較して、共通給電線ｃｏｍの数が１／２で済むとともに、同一の層間に形成される共通給電線ｃｏｍとデータ線ｓｉｇとの間に確保していた隙間が不要である。それ故、透明基板１０上において配線のための領域を狭くすることができるので、輝度、コントラスト比などの表示性能を向上させることができる。なお、このように１本の共通給電線ｃｏｍに２列分の画素が接続される構成としたため、データ線ｓｉｇは２本ずつ並列する状態にあって、それぞれの列の画素群に対して画像信号を供給することになる。
【００５０】
（画素の構成）
このように構成した表示装置１の各画素７の構造を、図３ないし図６を参照して詳述する。図３は、本実施形態の表示装置１に形成されている複数の画素７のうちの３つの画素７を拡大して示す平面図、図４、図５、および図６はそれぞれは、そのＡ−Ａ′線における断面図、Ｂ−Ｂ′線における断面図、およびＣ−Ｃ′線における断面図である。
【００５１】
まず、図３におけるＡ−Ａ′線に相当する位置では、図４に示すように、透明基板１０上には各画素７の各々に、第１のＴＦＴ２０を形成するための島状のシリコン膜２００が形成され、その表面にはゲート絶縁膜５０が形成されている。
【００５２】
ゲート絶縁膜５０の表面にはゲート電極２１（走査線ｇａｔｅの一部）が形成され、該ゲート電極２１に対して自己整合的にソース・ドレイン領域２２、２３が形成されている。ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜に形成されたコンタクト
ホール６１、６２を介して、ソース・ドレイン領域２２、２３にはデータ線ｓｉｇ、および電位保持電極ｓｔがそれぞれ電気的に接続している。
【００５３】
各画素７には走査線ｇａｔｅと並列するように、走査線ｇａｔｅやゲート電極２１と同一の層間（ゲート絶縁膜５０と第１の層間絶縁膜５１との間）には容量線ｃｌｉｎｅが形成されており、この容量線ｃｌｉｎｅに対しては、第１の層間絶縁膜５１を介して電位保持電極ｓｔの延設部分ｓｔ１が重なっている。このため、容量線ｃｌｉｎｅと電位保持電極ｓｔの延設部分ｓｔ１とは、第１の層間絶縁膜５１を誘電体膜とする保持容量ｃａｐを構成している。なお、電位保持電極ｓｔおよびデータ線ｓｉｇの表面側には第２の層間絶縁膜５２が形成されている。
【００５４】
図３におけるＢ−Ｂ′線に相当する位置では、図５に示すように、透明基板１０上に形成された第１の層間絶縁膜５１および第２の層間絶縁膜５２の表面に各画素７に対応するデータ線ｓｉｇが２本、並列している状態にある。図３におけるＣ−Ｃ′線に相当する位置では、図６（Ａ）に示すように、透明基板１０上には共通給電線ｃｏｍを挟む２つの画素７に跨がるように、第２のＴＦＴ３０を形成するための島状のシリコン膜３００が形成され、その表面にはゲート絶縁膜５０が形成されている。ゲート絶縁膜５０の表面には、共通給電線ｃｏｍを挟むように、各画素７の各々にゲート電極３１がそれぞれ形成され、このゲート電極３１に対して自己整合的にソース・ドレイン領域３２、３３が形成されている。
【００５５】
ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜に形成されたコンタクトホール６３を介して、ソース・ドレイン領域６２に中継電極３５が電気的に接続している。
【００５６】
一方、シリコン膜３００の中央の２つの画素７において共通のソース・ドレイン領域３３となる部分に対しては、第１の層間絶縁膜５１のコンタクトホール６４を介して、共通給電線ｃｏｍが電気的に接続している。これらの共通給電線ｃｏｍ、および中継電極３５の表面には第２の層間絶縁膜５２が形成されている。
【００５７】
第２の層間絶縁膜５２の表面にはＩＴＯ膜からなる画素電極４１が形成されている。この画素電極４１は、第２の層間絶縁膜５２に形成されたコンタクトホール６５を介して中継電極３５に電気的に接続し、この中継電極３５を介して第２のＴＦＴ３０のソース・ドレイン領域３２に電気的に接続されている。
【００５８】
（発光素子の特性）
発光素子４０としては、いずれの構造のものを用いた場合でも本発明を適用できるので、その代表的なものを以下に説明する。まず、前記のＩＴＯ膜からなる画素電極４１は、図７（Ａ）に示すように、発光素子４０の一方の電極（正極）を構成している。この画素電極４１の表面には正孔注入層４２および発光薄膜として有機半導体膜４３が積層され、さらに有機半導体膜４３の表面には、リチウム含有アルミニウムまたはカルシウムなどの金属膜からなる対向電極ｏｐ（負極）が形成されている。この対向電極ｏｐは、透明基板１０の全面、あるいはストライプ状に形成された共通電極となるべきもので、一定の電位に保持されている。これに対して、図７（Ａ）に示す発光素子４０とは逆の方向に駆動電流を流す場合には、図７（Ｂ）に示すように、下層側から上層側に向かって、ＩＴＯ膜からなる画素電極４１（負極）、透光性をもつほど薄いリチウム含有アルミニウム電極４５、有機半導体層４３、正孔注入層４２、ＩＴＯ膜層４６、リチウム含有アルミニウムまたはカルシウムなどの金属膜からなる対向電極ｏｐ（正極）をこの順に積層して、発光素子４０を構成する場合もある。
【００５９】
このように構成すると、図７（Ａ）、（Ｂ）に示す各発光素子４０においてそれぞれ逆極性の駆動電流が流れる場合でも、正孔注入層４２および有機半導体層４３が直接、接する電極層の構成が同一であるため、発光特性が同等である。これらの図７（Ａ）、（Ｂ）に示した発光素子４０は、いずれも下層側（基板の側）にＩＴＯ膜からなる画素電極４１を有し、光は、矢印ｈνで示すように、画素電極４１および透明基板１０を透過して透明基板１０の裏面側から射出される。
【００６０】
これに対して、図８（Ａ）、（Ｂ）に示すように発光素子４０を構成すると、光は、矢印ｈνで示すように、対向電極ｏｐを透過して透明基板１０の表面側に射出される。すなわち、図８（Ａ）に示すように、リチウム含有アルミニウムなどの金属膜からなる画素電極４１（負極）の表面には有機半導体膜４３および正孔注入層４２が積層され、さらに正孔注入層４２の表面にはＩＴＯ膜からなる対向電極ｏｐ（正極）が形成されている。この対向電極ｏｐも、全面に一枚板で、あるいはストライプ状に形成された共通電極で、一定の電位に保持されている。
【００６１】
これに対して、図８（Ａ）に示す発光素子とは逆の方向に駆動電流を流すには、図８（Ｂ）に示すように、下層側から上層側に向かって、リチウム含有アルミニウムなどの金属膜からなる画素電極４１（正極）、ＩＴＯ膜層４６、正孔注入層４２、有機半導体層４３、透光性をもつほど薄いリチウム含有アルミニウム電極４５、ＩＴＯ膜からなる対向電極ｏｐ（負極）をこの順に積層して、発光素子４０を構成する場合もある。いずれの構造を有する発光素子４０を形成するにあたっても、正孔注入層４２および有機半導体膜４３は、後述するように、インクジェット法によりバンク層ｂａｎｋの内側に形成すれば、上下位置が反対でも製造工程が複雑になることはない。また、透光性をもつほど薄いリチウム含有アルミニウム電極４５、およびＩＴＯ膜層４６を追加する場合でも、リチウム含有アルミニウム電極４５は画素電極４１と同じ領域で積層している構造になっていても表示に支障がなく、ＩＴＯ膜層４６も対向電極ｏｐと同じ領域で積層している構造になっていても表示に支障がない。それ故、リチウム含有アルミニウム電極４５と画素電極４１とはそれぞれ別々にパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよい。同様に、ＩＴＯ膜層４６と対向電極ｏｐとはそれぞれ別々にパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよい。リチウム含有アルミニウム電極４５およびＩＴＯ膜層４６はバンク層ｂａｎｋの内側領域のみに形成してもよいことは勿論である。
【００６２】
さらに、対向電極ｏｐの方をＩＴＯ膜で形成し、画素電極４１の方を金属膜で構成してもよい。いずれも場合でも透明なＩＴＯ膜の方から光が射出されることになる。このように構成された発光素子４０は、対向電極ｏｐおよび画素電極４１をそれぞれ正極および負極として電圧が印加され、図９（図７（Ａ）、図８（Ｂ）に示す発光素子４０の電流−電圧特性）、図１０（図７（Ｂ）、図８（Ａ）に示す発光素子４０の電流−電圧特性）にそれぞれ示すように、印加電圧（横軸／画素電極４１に対する対向電極ｏｐの電位）がしきい値電圧を越えた領域でオン状態、すなわち、低抵抗状態になって有機半導体膜４３に流れる電流（駆動電流）が急激に増大する。その結果、発光素子４０は、エレクトロルミネッセンス素子あるいはＬＥＤ素子として発光し、発光素子４０の射出光は、対向電極ｏｐに反射され、透明な画素電極４１および透明基板１０を通して射出される。それとは反対に、印加電圧（横軸／画素電極４１に対する対向電極ｏｐの電位）がしきい値電圧を下回る領域ではオフ状態、すなわち、高抵抗状態になって有機半導体膜４３に電流（駆動電流）が流れず、発光素子４０は消灯する。なお、図９、図１０に示す例ではそれぞれ＋２Ｖ付近、−２Ｖ付近がしきい値電圧である。
【００６３】
ここで、発光効率はやや低下する傾向にあるものの、正孔注入層４２を省略することもある。また、正孔注入層４２を用いずに、有機半導体層４３に対して正孔注入層４２が形成されている位置とは反対側の位置に電子注入層を設ける場合もある。また、正孔注入層４２および電子注入層の両方を設ける場合もある。
【００６４】
（ＴＦＴの特性）
このように構成した発光素子４０での発光を制御するためのＴＦＴ（図２における第１のＴＦＴ２０および第２のＴＦＴ３０）として、Ｎチャネル型、およびＰチャネル型のＴＦＴの電流電圧特性を図１１および図１２（いずれの図においても、ドレイン電圧が４Ｖ、８Ｖの例を示してある。）に示す。これらの図からわかるように、ＴＦＴは、ゲート電極に印加するゲート電圧によってオン、オフ動作を行う。すなわち、ゲート電圧がしきい値電圧を越えると、ＴＦＴはオン状態（低抵抗状態）になってドレイン電流が増大する。これに対して、ゲート電圧がしきい値電圧を下回ると、ＴＦＴはオフ状態（高抵抗状態）になってドレイン電流が低減する。
【００６５】
（表示装置の製造方法）
このように構成した表示装置１の製造方法において、透明基板１０上に第１のＴＦＴ２０および第２のＴＦＴ３０を製造するまでの工程は、液晶表示装置１のアクティブマトリクス基板を製造する工程と略同様であるため、簡単に図１３を参照してその概要を説明する。
【００６６】
図１３は、表示装置１の各構成部分を６００℃以下の温度条件下で形成していく過程を模式的に示す工程断面図である。すなわち、図１３（Ａ）に示すように、透明基板１０に対して、必要に応じて、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約２０００〜５０００オングストロームのシリコン酸化膜からなる下地保護膜（図示せず。）を形成する。次に基板の温度を約３５０℃に設定して、下地保護膜の表面にプラズマＣＶＤ法により厚さが約３００〜７００オングストロームのアモルファスのシリコン膜からなる半導体膜１００を形成する。
【００６７】
次にアモルファスのシリコン膜からなる半導体膜１００に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜１００をポリシリコン膜に結晶化する。レーザアニール法では、たとえば、エキシマレーザでビーム形状の長寸が４００ｍｍのラインビームを用い、その出力強度はたとえば２００ｍＪ／ｃｍ^２　である。ラインビームについてはその短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査していく。
【００６８】
次に、図１３（Ｂ）に示すように、半導体膜１００をパターニングして島状の半導体膜２００、３００とし、その表面に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約６００〜１５００オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜５０を形成する。
【００６９】
次に、図１３（Ｃ）に示すように、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、走査線ｇａｔｅの一部としてのゲート電極２１、３１を形成する。この工程では容量線ｃｌｉｎｅも形成する。なお、図中、３１０はゲート電極３１の延設部分である。この状態で高濃度のリンイオンあるいはボロンイオンなどの不純物を打ち込んで、シリコン薄膜２００、３００にはゲート電極２１、３１に対して自己整合的にソース・ドレイン領域２２、２３、３２、３３を形成する。なお、不純物が導入されなかった部分がチャネル領域２７、３７となる。
【００７０】
本実施形態では、後述するように、同一の基板上に導電型の異なるＴＦＴを製造する場合があるので、その場合には、不純物導入工程において逆導電型のＴＦＴ形成領域をマスクで覆いながら不純物の導入をすすめていく。
【００７１】
次に、図１３（Ｄ）に示すように、第１の層間絶縁膜５１を形成した後、コンタクトホール６１、６２、６３、６４、６９を形成し、データ線ｓｉｇ、容量線ｃｌｉｎｅおよびゲート電極３１の延設部分３１０に重なる延設部分ｓｔ１を備える電位保持電極ｓｔ、共通給電線ｃｏｍ、および中継電極３５を形成する。その結果、電位保持電極ｓｔはコンタクトホール６９および延設部分３１０を介してゲート電極３１に電気的に接続する。このようにして第１のＴＦＴ２０および第２のＴＦＴ３０を形成する。また、容量線ｃｌｉｎｅと電位保持電極ｓｔの延設部分ｓｔ１とによって保持容量ｃａｐが形成される。
【００７２】
次に、図１３（Ｅ）に示すように、第２の層間絶縁膜５２を形成し、この層間絶縁膜には、中継電極３５に相当する部分にコンタクトホール６５を形成する。
【００７３】
次に、第２の層間絶縁膜５２の表面全体に導電膜を形成した後、パターニングし、コンタクトホール６５を介して第２のＴＦＴ３０のソース・ドレイン領域３２に電気的に接続する画素電極４１を形成する。
【００７４】
次に、図１３（Ｆ）に示すように、第２の層間絶縁膜５２の表面側に黒色のレジスト層を形成した後、このレジストを発光素子４０の有機半導体膜４３、および正孔注入層４２を形成すべき領域を囲むように残し、バンク層ｂａｎｋを形成する。ここで、有機半導体膜４３は、各画素毎に独立して箱状に形成される場合、データ線ｓｉｇに沿ってストライプ状に形成される場合のいずれであっても、それに対応する形状にバンク層ｂａｎｋを形成するだけで、本実施形態に係る製造方法を適用できる。
【００７５】
次に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドＩＪから、有機半導体膜４３を構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に有機半導体膜４３を形成する。同様に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドＩＪから、正孔注入層４２を構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に正孔注入層４２を形成する。なお、図７（Ａ）、（Ｂ）および図８（Ａ）、（Ｂ）を参照して発光素子４０の構造を説明したように、その構造によっては、有機半導体膜４３および正孔注入層４２を形成していく順序が入れ替わることもある。ここで、バンク層ｂａｎｋはレジストから構成されているため、撥水性である。これに対して、有機半導体膜４３や正孔注入層４２の前駆体は親水性の溶媒を用いているため、有機半導体膜４３の塗布領域はバンク層ｂａｎｋによって確実に規定され、隣接する画素にはみ出ることがない。また、バンク層ｂａｎｋを十分高く形成しておくと、インクジェット法を用いなくてもスピンコート法などといった塗布法を用いた場合でも、所定領域に有機半導体膜４３や正孔注入層４２を形成できる。
【００７６】
本実施形態では、有機半導体膜４３や正孔注入層４２をインクジェット法により形成する際の作業効率を高めるために、図３に示すように、走査線ｇａｔｅの延設方向に沿って隣接するいずれの画素７間でも、前記有機半導体膜４３の形成領域の中心のピッチＰを等しくしてある。従って、矢印Ｑで示すように、走査線ｇａｔｅの延設方向に沿って等間隔の位置にインクジェットヘッドＩＪから有機半導体膜４３の材料などを吐出すればよいという利点がある。また、等ピッチの移動でよいため、インクジェットヘッドＩＪの移動機構が簡易になり、かつ、インクジェットヘッドＩＪの打ち込み精度を上げることも容易となる。
【００７７】
しかる後には、図１３（Ｇ）に示すように、透明基板１０の表面側に対向電極ｏｐを形成する。ここで、対向電極ｏｐは全面またはストライプ状に形成されるが、対向電極ｏｐをストライプ状に形成する場合には、透明基板１０の表面全体に導電膜を形成した後、それをストライプ状にパターニングする。
【００７８】
なお、図１に示すデータ側駆動回路３や走査側駆動回路４にもＴＦＴが形成されるが、これらのＴＦＴは前記の画素７にＴＦＴを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するＴＦＴも、画素７のＴＦＴと同一の層間に形成されることになる。
【００７９】
本実施形態において、バンク層ｂａｎｋは黒色で絶縁性のレジストから構成されているので、そのまま残し、ブラックマトリクスＢＭ、および寄生容量を低減するための絶縁層として利用する。
【００８０】
すなわち、図１に示すように、透明基板１０の周辺領域に対しても前記のバンク層ｂａｎｋ（形成領域に斜線を付してある。）を形成する。従って、データ側駆動回路３および走査側駆動回路４はいずれも、バンク層ｂａｎｋによって覆われているため、これらの駆動回路の形成領域に対して対向電極ｏｐが重なる状態にあっても、駆動回路の配線層と対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになる。それ故、駆動回路３、４に容量が寄生することを防止できるので、データ側駆動回路３の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００８１】
また、本実施形態では、図３ないし図５に示すように、データ線ｓｉｇに重なるようにバンク層ｂａｎｋを形成してある。従って、データ線ｓｉｇと対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになるので、データ線ｓｉｇに容量が寄生することを防止できる。その結果、駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。
【００８２】
さらに、本実施形態では、図３、図４、および図６（Ａ）に示すように、画素電極４１と中継電極３５とが重なる領域にもバンク層ｂａｎｋを形成するとよい。すなわち、図６（Ｂ）に示すように、画素電極５１と中継電極３５とが重なる領域にバンク層ｂａｎｋが形成されていない場合、たとえ画素電極と対向電極ｏｐとの間に駆動電流が流れて有機半導体、膜４３が発光しても、この光は中継電極３５と対向電極ｏｐとに挟まれているため出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本実施形態では、このような無効電流が流れるはずの部分にバンク層ｂａｎｋを形成し、そこに駆動電流が流れることを防止するので、共通給電線ｃｏｍに無駄な電流が流れることが防止できる。それ故、共通給電線ｃｏｍの幅はその分狭くてよい。
【００８３】
また、前記のように黒色のレジストで構成したバンク層ｂａｎｋを残しておくと、バンク層ｂａｎｋはブラックマトリクスとして機能し、輝度、コントラスト比等の表示の品位が向上する。すなわち、本実施形態に係る表示装置１では、対向電極ｏｐが透明基板１０の表面側の全面、あるいは広い領域にわたってストライプ状に形成されるため、対向電極ｏｐでの反射光がコントラスト比を低下させる。
【００８４】
しかるに本実施形態では、有機半導体膜４３の形成領域を規定しながら寄生容量を抑える機能を有するバンク層ｂａｎｋを黒色のレジストで構成したため、バンク層ｂａｎｋはブラックマトリクスとしても機能し、対向電極ｏｐからの無駄な反射光を遮るので、コントラスト比が高いという利点がある。また、バンク層ｂａｎｋを利用して自己整合的に発光領域を規定することができるので、バンク層ｂａｎｋをブラックマトリクスとして用いずに別の金属層などをブラックマトリクスとして用いたときに問題となる発光領域とのアライメント余裕が不要である。
（アクティブマトリクス基板の別の構成）
なお、本発明は上記の構成に限らず、各種のアクティブマトリクス基板に適用できる。たとえば、図３１を参照して説明したように、透明基板１の上において、１本のデータ線ｓｉｇ、１本の共通給電線ｃｏｍ、１列の画素７を１つの単位として走査線ｇａｔｅの延設方向に繰り返した構成の表示装置１Ａについても本発明を適用できる。
【００８５】
また、保持容量ｃａｐについては、容量線を用いずに、共通給電線ｃｏｍと電位保持電極ｓｔとの間に構成してもよい。この場合には、図１４（Ａ）、（Ｂ）に示すように、電位保持電極ｓｔとゲート電極３１とを電気的に接続させるためのゲート電極３１の延設部分３１０を共通給電線ｃｏｍの下層側にまで拡張し、この延設部分３１０と共通給電線ｃｏｍとの間の位置する第１の層間絶縁膜５１を誘電体膜とする保持容量ｃａｐを構成する。
【００８６】
さらに、保持容量ｃａｐについては、図示を省略するが、ＴＦＴを構成するためのポリシリコン膜を利用して構成してもよく、また、容量線や共通給電線に限らず、前段の走査線との間に構成することも可能である。
【００８７】
［実施の形態１］
図１５は、本実施形態の表示装置１の画素構成を示す等価回路図である。図１６（Ａ）、（Ｂ）はそれぞれ、各画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。
【００８８】
図１５、図１６（Ａ）、（Ｂ）に示すように、本実施形態では、第１のＴＦＴ２０はＮチャネル型である。従って、走査線ｇａｔｅから供給される走査信号Ｓｇａｔｅが高電位になったときに、第１のＴＦＴ２０がオン状態になって、データ線ｓｉｇから第１のＴＦＴ２０を介して保持容量ｃａｐに画像信号ｄａｔａが書き込まれ、走査線ｇａｔｅから供給される走査信号Ｓｇａｔｅが低電位になっている間は、保持容量ｃａｐに保持された画像信号ｄａｔａによって第２のＴＦＴ３０が駆動制御される。
【００８９】
本実施形態では、第２のＴＦＴ３０もＮチャネル型である。従って、データ線ｓｉｇからは、点灯状態とすべき画素の保持容量ｃａｐには高電位側の画像信号ｄａｔｅが書き込まれ、消灯状態とすべき画素の保持容量ｃａｐには低電位側の画像信号ｄａｔｅが書き込まれ、それに応じて、電位保持電極ｓｔの電位が変化する。
【００９０】
ここで、第２のＴＦＴ３０のゲート電圧、Ｖｇｃｕｒに、共通給電線ｃｏｍの電位、および画素電極３０の電位のうちの低い方の電位と、電位保持電極ｓｔの電位との差に相当する。しかるに本実施形態では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を低くして、第２のＴＦＴ３０がオン状態になったときには、矢印Ｆで示すように、発光素子４０の方から共通給電線ｃｏｍの方に電流が流れるように構成してある。このため、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当する。この共通給電線ｃｏｍの電位については、共通給電線ｃｏｍの電位と対向電極ｏｐの電位との間の電位に相当する画素電極３０の電位と相違して、十分に低い値に設定することができる。従って、本実施形態では、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒを十分、高い値とすることができるため、第２のＴＦＴ３０のオン電流が大きいので、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒとして高い値が得られるのであれば、その分、そのときの電位保持電極ｓｔの電位、すなわち、画像信号ｄａｔａの高電位側の電位を下げることができるので、画像信号ｄａｔａの振幅を小さくし、表示装置１における駆動電圧を下げることができる。
【００９１】
なお、第２のＴＦＴ３０のオン電流は、ゲート電圧Ｖｇｃｕｒに限らず、ドレイン電圧にも依存するが、上記の結論が変わることはない。また、本実施形態では、第２のＴＦＴ３０のオン電流が共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に規定され、対向電極ｏｐの電位から直接的な影響を受けないので、画素を点灯状態とするための画像信号ｄａｔａの高電位側の電位を、対向電極ｏｐの電位より低い電位にまで下げ、画像信号ｄａｔａの振幅を小さくして、表示装置１における駆動電圧の低電圧化を図ってある。なお、画素を点灯状態となるための画像信号ｄａｔａの高電位側の電位を、対向電極ｏｐと等電位にまで下げ、画像信号ｄａｔａの振幅を小さくしてもよい。
【００９２】
さらに、本実施形態では、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍの電位と比較してやや高電位側にしてある。第２のＴＦＴ３０はＮチャネル型であるため、それを完全にターンオフさせるには、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒを負（共通給電線ｃｏｍより低い電位）とすることになる。または、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒの絶対値が第２のＴＦＴ３０のしきい値電圧の絶対値に相当するレベルよりやや低い電位となるなるように、画像信号ｄａｔａの低電位側の電位を高めに設定する。このときは、消灯状態にある画素７において第２のＴＦＴ３０のゲート電圧を、第２のＴＦＴ３０がオン状態となるときの極性と同じで、かつ、第２のＴＦＴ３０のしきい値電圧を下回る値に設定する。この時、画像信号ｄａｔａの低電位側の電位を上記の通りに高めに設定した場合でも、第２のＴＦＴ３０は高抵抗状態にあって、オン電流が極めて小さいので、発光素子４０は消灯にある。なお、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍと等電位にして画像信号ｄａｔａの振幅を小さくしてもよい。
【００９３】
このように画像信号ｄａｔａの低電位側の電位を第２のＴＦＴ３０のしきい値を越えない程度に高めに設定すると、画像信号ｄａｔａの振幅を小さくできるので、画像信号ｄａｔａの駆動電圧を下げることができる。しかも、前記のとおり、画素を点灯状態とするための画像信号ｄａｔａの高電位側の電位を、対向電極ｏｐの電位より低い電位にまで下げてあるので、画像信号ｄａｔａの電位は、対向電極ｏｐと共通給電線ｃｏｍとで規定されるレンジ内におさまる。それ故、表示装置１における駆動電圧を下げることができ、表示装置１の消費電力を下げることができる。また、このように構成しても、画質の低下、動作の異常、動作可能な周波数の低下を招くものではなく、表示装置１の駆動電圧が低い分、薄膜から構成した各素子で懸念されていた耐電圧（絶縁耐圧）の問題が顕在化しないという利点もある。
【００９４】
［実施の形態１の変形例］
図１７は、本実施形態の表示装置１の画素構成を示す等価回路図である。図１８（Ａ）、（Ｂ）はそれぞれ、各画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。なお、本実施形態では、実施の形態１とは反対に、第１のＴＦＴ２０および第２のＴＦＴ３０のいずれをもＰチャネル型のＴＦＴで構成してある。但し、本実施形態は、実施の形態１と同一の技術的思想のもとで各素子を駆動制御することとし、実施の形態１で説明した駆動信号の極性を反転させてあるだけであり、その他の点については同様な構成を有するものであるため、構成については簡単に説明するだけとする。
【００９５】
図１７、図１８（Ａ）、（Ｂ）に示すように、本実施形態では、第１のＴＦＴ２０はＰチャネル型であるため、走査線ｇａｔｅから供給される走査信号Ｓｇａｔｅが低電位になったときに、第１のＴＦＴ２０がオン状態になる。本実施形態では、第２のＴＦＴ３０もＰチャネル型である。従って、データ線ｓｉｇからは、点灯状態とすべき画素の保持容量ｃａｐに低電位側の画像信号ｄａｔｅが書き込まれ、消灯状態とすべき画素の保持容量ｃａｐには高電位側の画像信号ｄａｔｅが書き込まれる。
【００９６】
ここで、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍの電位、および画素電極３０の電位のうちの高い方の電位と、電位保持電極ｓｔの電位との差に相当する。しかるに本実施形態では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を高くして、第２のＴＦＴ３０がオン状態になったときには、矢印Ｅで示すように、共通給電線ｃｏｍの方から発光素子４０の方に電流が流れるように構成してある。このため、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当する。この共通給電線ｃｏｍの電位については、共通給電線ｃｏｍの電位と対向電極ｏｐの電位との間の電位に相当する画素電極３０の電位と相違して、十分に高い値に設定することができる。従って、本実施形態では、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒを十分、高い値とすることができるため、第２のＴＦＴ３０のオン電流が大きいので、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒとして高い値が得られるのであれば、その分、そのときの電位保持電極ｓｔの電位、すなわち、画像信号ｄａｔａの低電位側の電位を上げることができるので、画像信号ｄａｔａの振幅を小さくできる。
【００９７】
また、本実施形態では、第２のＴＦＴ３０のオン電流が対向電極ｏｐの電位から直接的には影響を受けないので、画素を点灯状態とするための画像信号ｄａｔａの低電位側の電位を、対向電極ｏｐの電位よりやや高い電位まで上げ、画像信号ｄａｔａの振幅を小さくしてある。なお、画素を点灯状態とするための画像信号ｄａｔａの低電位側の電位を、対向電極ｏｐと等電位にまで上げ、画像信号ｄａｔａの振幅を小さくしてもよい。
【００９８】
さらに、本実施形態では、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍの電位と比較してやや低電位にまで下げてある。すなわち、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒの絶対値がこのＴＦＴのしきい値電圧の絶対値に相当するレベルよりやや低い電位となるように、画像信号ｄａｔａの高電位側の電位を低めに設定してある。これにより、第２のＴＦＴ３０ではオン電流が極めて小さくなり、発光素子４０は消灯にある。なお、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍと等電位にして画像信号ｄａｔａの振幅を小さくしてもよい。
【００９９】
このように画像信号ｄａｔａの低電位側の電位を高めに設定し、かつ、画素を点灯状態とするための画像信号ｄａｔａの高電位側の電位を低めに設定してあるので、画像信号ｄａｔａの電位は、対向電極ｏｐと共通給電線ｃｏｍとで規定されるレンジ内におさまる。それ故、表示装置１における駆動電圧を下げることができ、表示装置１の消費電力を下げることができるなど、実施の形態１と同様な効果を奏する。
［実施の形態２］
図１９は、本実施形態の表示装置１の画素構成を示す等価回路図である。
図２０（Ａ）、（Ｂ）はそれぞれ、各画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。図１９、図２０（Ａ）、（Ｂ）に示すように、本実施形態では、第１のＴＦＴ２０をＮチャネル型のＴＦＴで、第２のＴＦＴ３０をＰチャネル型のＴＦＴで構成してある。第２のＴＦＴ３０はＰチャネル型であるため、データ線ｓｉｇからは、点灯状態とすべき画素の保持容量ｃａｐには低電位側の画像信号ｄａｔｅが書き込まれ、消灯状態とすべき画素の保持容量ｃａｐには高電位側の画像信号ｄａｔｅが書き込まれる。第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍの電位、および画素電極３０の電位のうちの高い方の電位と、電位保持電極ｓｔの電位との差に相当する。
【０１００】
本実施形態では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を高くして、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当するように構成してある。この共通給電線ｃｏｍの電位については、画素電極４１と比較して十分に高い値に設定することができるので、第２のＴＦＴ３０のオン電流が大きく、高い輝度で表示を行うことができる。また、その分、そのときの電位保持電極ｓｔの電位、すなわち、画像信号ｄａｔａの低電位側の電位を上げることができるので、画像信号ｄａｔａの振幅を小さくできる。また、第２のＴＦＴ３０のオン電流が対向電極ｏｐの電位から直接的には影響を受けないので、画素を点灯状態とするための画像信号ｄａｔａの低電位側の電位を、対向電極ｏｐの電位より高い電位、あるいは等電位にまで上げ、画像信号ｄａｔａの振幅を小さくしてある。
【０１０１】
さらに、本実施形態では、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍの電位と比較してやや低電位、あるいは等電位にして画像信号ｄａｔａの振幅を小さくしてある。それ故、画像信号ｄａｔａの電位を、対向電極ｏｐと共通給電線ｃｏｍとで規定されるレンジ内におさめ、ひいては表示装置１における駆動電圧を下げてあるので、表示装置１の消費電力を下げることができるなど、実施の形態１、あるいはその変形例と同様な効果を奏する。
【０１０２】
本実施形態では、第１のＴＦＴ２０はＮチャネル型で、第２のＴＦＴ３０と逆導電型であるため、画素を選択するときの走査線ｇａｔｅの電位（走査信号Ｓｇａｔｅ）は高電位である。このときの第１のＴＦＴ２０のゲート電圧Ｖｇｓｗは、走査信号Ｓｇａｔｅの高電位にある電位と電位保持電極ｓｔ（保持容量ｓｔの電位、第２のＴＦＴ３０のゲート電極の電位）との電位差に相当する。ここで、第２のＴＦＴ３０はＰチャンネル型であるため、画素７を点灯させるための画像信号ｄａｔａは低電位側であり、画素７の選択期間中、電位保持電極ｓｔの電位は低下していく。従って、第１のＴＦＴ２０のゲート電圧Ｖｇｓｗは、オン電流が増大する方にシフトしていく。
【０１０３】
一方、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍと電位保持電極ｓｔとの電位差に相当し、選択した画素７が点灯状態にあるときには、選択期間中、電位保持電極ｓｔの電位は低下する傾向にあるため、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、オン電流が増大する方にシフトしていく。
【０１０４】
このように、本実施形態では、第１のＴＦＴ２０と第２のＴＦＴ３０とが逆導電型であるため、第１のＴＦＴ２０の書き込み能力を上げるためには走査信号Ｓｇａｔｅの選択パルス高を高くし、発光素子４０の輝度を上げるために第２のＴＦＴ３０のオン抵抗を下げるべく画像信号ｄａｔａを低くするこをになる。このような走査信号Ｓｇａｔｅの選択パルス高と画像信号ｄａｔａとに対する最適化は、画素７の選択期間中、発光素子４０を点灯させるレベルの画像信号ｄａｔａが保持容量ｃａｐに書き込まれていくにつれて、第１のＴＦＴ２０のゲート電圧に対して、当該ＴＦＴのオン電流が増大する方にシフトさせるのに効く。それ故、データ線ｓｉｇから第１のＴＦＴ２０を介して保持容量ｃａｐに画像信号ｄａｔａがスムーズに書き込まれる。
【０１０５】
ここで、画素７を選択する際の第１のＴＦＴ２０のゲート電圧Ｖｇｓｗは、走査信号Ｓｇａｔｅの高電位に相当する電位と電位保持電極ｓｔの電位（保持容量ｃａｐの電位、または第２のＴＦＴ３０のゲート電極の電位）との差に相当し、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当し、電位保持電極ｓｔの電位を基準にしたときには、走査信号Ｓｇａｔｅの高電位に相当する電位と共通給電線ｃｏｍの電位は同じ極性である。従って、電位保持電極ｓｔの電位を変更すれば、その分、第１のＴＦＴ２０のゲート電圧Ｖｇｓｗおよび第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒの双方が同じ方向に同じ分だけシフトする。
【０１０６】
それ故、表示装置１の駆動電圧レンジの範囲内で、点灯のための画像信号ｄａｔａの電位を、第１のＴＦＴ２０のオン時の抵抗が小さくなる方向に変更すれば、表示動作の高速化を図ることができるとともに、このときには第２のＴＦＴ３０のオン時の抵抗が小さくなる方向に点灯のための画像信号ｄａｔａの電位が変更したことになるので、輝度の向上を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。
［実施の形態２の変形例］
図２１は、本実施形態の表示装置１の画素構成を示す等価回路図である。図２２（Ａ）、（Ｂ）はそれぞれ、各画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。なお、本実施形態では、実施の形態２とは反対に、第１のＴＦＴ２０をＰチャネル型とし、第２のＴＦＴ３０をＮチャネル型のＴＦＴで構成してある。但し、本実施形態は、実施の形態２と同一の技術的思想のもとで各素子を駆動制御することとし、実施の形態２で説明した駆動信号の極性を反転させてあるだけであるため、その構成を簡単に説明するに止める。
【０１０７】
図２１、図２２（Ａ）、（Ｂ）に示すように、本実施形態では、実施形態１と同様、第２のＴＦＴ３０はＮチャネル型であるため、データ線ｓｉｇからは、点灯状態とすべき画素の保持容量ｃａｐには高電位側の画像信号ｄａｔｅが書き込まれ、消灯状態とすべき画素の保持容量ｃａｐには低電位側の画像信号ｄａｔｅが書き込まれる。ここで、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍの電位、および画素電極３０の電位のうちの低い方の電位と、電位保持電極ｓｔの電位との差に相当する。しかるに本実施形態では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を低くしてあるため、第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒは、共通給電線ｃｏｍの電位と電位保持電極ｓｔの電位との差に相当する。この共通給電線ｃｏｍの電位については十分に低く電位とすることができるので、第２のＴＦＴ３０のオン電流が大きく、高い輝度で表示を行うことができる。または、輝度が高い分、そのときの電位保持電極ｓｔの電位、すなわち、画像信号ｄａｔａの高電位側の電位を上げて、画像信号ｄａｔａの振幅を小さくできる。また、第２のＴＦＴ３０のオン電流が対向電極ｏｐの電位から直接的には影響を受けないので、画素を点灯状態とするための画像信号ｄａｔａの高電位側の電位を、対向電極ｏｐの電位より低い電位、あるいは等電位にまで下げ、画像信号ｄａｔａの振幅を小さくしてある。さらに、本実施形態では、消灯状態とすべき画素に対してデータ線ｓｉｇから供給される画像信号ｄａｔａの電位を、共通給電線ｃｏｍの電位と比較してやや高電位、あるいは等電位にして画像信号ｄａｔａの振幅を小さくしてある。それ故、画像信号ｄａｔａの電位を、対向電極ｏｐと共通給電線ｃｏｍとで規定されるレンジ内におさめ、表示装置１における駆動電圧を下げてあるので、表示装置１の消費電力を下げることができるなど、実施形態１、あるいはその変形例と同様な効果を奏する。
【０１０８】
本実施形態では第１のＴＦＴ２０はＰチャネル型で、第２のＴＦＴ３０と逆導電型であるため、画素を選択するときの走査線ｇａｔｅの電位（走査信号Ｓｇａｔｅ）は低電位である。これに対して、第２のＴＦＴ３０はＮチャネル型であるため、画素７を点灯させるための画像信号ｄａｔａは高電位側である。このように、本実施形態では、第１のＴＦＴ２０と第２のＴＦＴ３０とが逆導電型であるため、第１のＴＦＴ２０の書き込み能力を上げるためには走査信号Ｓｇａｔｅの選択パルスの電位を低くし、発光素子４０の輝度を上げるために第２のＴＦＴ３０のオン抵抗を下げるべく画像信号ｄａｔａの電位を低くすることになる。このような走査信号Ｓｇａｔｅの選択パルス高と画像信号ｄａｔａとに対する最適化は、画素７の選択期間中、発光素子４０を点灯させるレベルの画像信号ｄａｔａが保持容量ｃａｐに書き込まれていくにつれて、第１のＴＦＴ２０のゲート電圧に対して、当該ＴＦＴのオン電流が増大する方にシフトさせるのに効く。
【０１０９】
従って、電位保持電極ｓｔの電位を基準にしたときには、走査信号Ｓｇａｔｅの低電位に相当する電位と共通給電線ｃｏｍの電位は同じ極性であるため、電位保持電極ｓｔの電位を変更すれば、その分、第１のＴＦＴ２０のゲート電圧Ｖｇｓｗおよび第２のＴＦＴ３０のゲート電圧Ｖｇｃｕｒの双方が同じ方向に同じ分だけシフトする。それ故、表示装置１の駆動電圧レンジの範囲内で、点灯のための画像信号ｄａｔａの電位を、第１のＴＦＴ２０のオン時の抵抗が小さくなる方向に変更すれば、表示動作の高速化を図ることができる。このときには第２のＴＦＴ３０のオン時の抵抗が小さくなる方向に点灯のための画像信号ｄａｔａの電位を変更したことになるので、輝度の向上を図ることもできる。よって、実施の形態２と同様、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。尚、上述の実施の形態２及び実施の形態２の変形例において、最適な駆動方法について図２５を用いて説明する。
【０１１０】
実施形態２においては、第１のＴＦＴはＮチャネル型であり、第２のＴＦＴはＰチャネル型である。図２５に示されるように、発光素子４０を消灯させる際には、画像信号ｄａｔａの電位を共通給電線ｃｏｍの電位よりも高くしてＰチャネル型の第２のＴＦＴ３０をターンオフさせているが、本実施形態では、図２５に示すように、発光素子４０を消灯させる場合でも、第２のＴＦＴ３０を完全にターンオフさせない。すなわち、本実施形態では、第２のＴＦＴ３０がＰチャネル型であるため、それを完全にターンオフさせるには、ゲート電圧Ｖｇｃｕｒを０Ｖ（共通給電線ｃｏｍと同電位）、あるいは正の電位（共通給電線ｃｏｍより高い電位）とすることになるが、本実施形態では、第２のＴＦＴ３０のゲート電圧ＶｇｃｕｒがこのＴＦＴのしきい値電圧Ｖｔｈｐ（ｃｕｒ）に相当するレベルよりやや高い電位となるように、画像信号ｄａｔａの消灯時の電位を低めに設定してある。
【０１１１】
従って、消灯状態にある画素７において第２のＴＦＴ３０に印加されるゲート電圧は、第２のＴＦＴ３０がオン状態となるときの極性と同じであるが、第２のＴＦＴ３０のしきい値電圧（Ｖｔｈｐ（ｃｕｒ））を上回るような値である。例えば、第２のＴＦＴ３０のしきい値電圧（Ｖｔｈｐ（ｃｕｒ））を−４Ｖとしたとき、消灯状態で第２のＴＦＴ３０に印加されるゲート電圧は−３Ｖとする。
【０１１２】
このように第１のＴＦＴがＮ型、第２のＴＦＴがＰ型の場合、画像信号ｄａｔａの消灯側の電位を従来より低めに設定すると、画像信号ｄａｔａの振幅を小さくできるので、画像信号ｄａｔａの低電圧化および高周波化を図ることができる。また、このように画像信号ｄａｔａの消灯側の電位を低めに設定した場合でも、Ｐチャネル型の第２のＴＦＴ３０では、しきい値電圧Ｖｔｈｐ（ｃｕｒ）に相当するレベルよりやや高めの電位であるので、消灯時に流れる電流は極めて小さい。
また、発光素子４０にかかる電圧が低ければ、極めて小さい駆動電流しか流れ込まない。それ故、発光素子４０を消灯させるのに実質上、問題点がない。また、本実施形態では、画像信号ｄａｔａの消灯時の電位が共通給電線ｃｏｍの電位を越える必要がなければ、共通給電線ｃｏｍの電位を比較的高めに設定できる。そこで、本実施形態では、共通給電線ｃｏｍの電位を、第１のＴＦＴ２０をオン状態にするときの走査信号Ｓｇａｔｅの電位と等しくしてある。それ故、走査側駆動回路において、走査信号Ｓｇａｔｅの高電位として用いた信号レベルをそのまま共通給電線ｃｏｍに供給すればよいので、本実施形態の表示装置１では、使用する駆動信号のレベルの数が少なくて済み、表示装置１に駆動信号を入力するための端子数を減らすことができる。また、電源数を減らすことができるため、電源回路の低消費電力化、省スペース化を図ることができる。
【０１１３】
この場合には、第１のＴＦＴ２０がＮチャネル型で、第２のＴＦＴ３０がＰチャネル型なので、消灯状態にある画素７の第２のＴＦＴ３０に印加されるゲート電極の電位は、第１のＴＦＴ２０をオン状態にするときの走査信号ｇａｔｅの電位から当該第１のＴＦＴ２０のしきい値電圧Ｖｔｈｎ（ｓｗ）を差し引いた電位よりも低電位にする。すなわち、画素７を消灯状態にするときの画像信号ｄａｔａ（電位保持電極ｓｔの電位）と共通給電線ｃｏｍとの電位差Ｖｏｆｆの絶対値を下式
Ｖｔｈｎ（ｓｗ）　＜｜Ｖｏｆｆ　｜
に示すように、第１のＴＦＴ２０のしきい値電圧Ｖｔｈｎ（ｓｗ）よりも大きく設定し、画素７を選択する際の第１のＴＦＴ２０の書き込み動作に支障が発生することを防止すればよい。
【０１１４】
なお、実施形態２の変形例の第１のＴＦＴ２０がＰチャネル型で、第２のＴＦＴ３０がＮチャネル型の場合には、図２６および図２７（Ａ）、（Ｂ）を参照して後述するように、本実施形態で説明した各信号の相対的な高低を入れ換えて、第１のＴＦＴ２０や第２のＴＦＴ３０に印加される電圧の極性を反転させることになる。この場合でも、本実施形態のように、発光素子４０を消灯させる際に第２のＴＦＴ３０を完全にターンオフさせなければ、画像信号ｄａｔａの低電圧化および高周波化を図ることができる。また、共通給電線ｃｏｍの電位を、第１のＴＦＴ２０をオン状態にするときの走査信号Ｓｇａｔｅの電位と等しくすることにより、電源数を減らすことができる。この場合には、画素７を選択する際の第１のＴＦＴ２０の書き込み動作に支障がないように、消灯状態にある画素７の第２のＴＦＴ３０に印加されるゲート電極の電位は、第１のＴＦＴ２０をオン状態にするときの走査信号ｇａｔｅの電位に当該第１のＴＦＴ２０のしきい値電圧Ｖｔｈｎ（ｓｗ）を加えた電位よりも高電位にする。
【０１１５】
［実施形態３］
本実施形態は、図２３にその等価回路を示すように、実施の形態２と同様、いずれの画素７においても第１のＴＦＴ２０をＮチャネル型とし、第２のＴＦＴ３０をＰチャネル型とした構成の一例である。また、本実施形態に係る表示装置１でも、第２のＴＦＴ３０がＰチャネル型なので、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を高くしてある。従って、第２のＴＦＴ３０がオン状態になったときには、矢印Ｅで示すように、共通給電線ｃｏｍの方から発光素子４０の方に電流が流れる。
【０１１６】
尚、実施の形態２と同様であるため、共通する点については説明を省略し、異なる点についてのみ記載する。実施の形態２では保持容量が設けられていたが、本実施の形態では、保持容量ｃａｐが無い点で異なる。このような構成とすることにより、出に保持電極ｓｔの電位の変化を大きくすることができる。
【０１１７】
なお、第１のＴＦＴ２０がＰチャネル型で、第２のＴＦＴ３０がＮチャネル型の場合には、図２６および図２７（Ａ）、（Ｂ）を参照して後述するように、本実施形態で説明した各信号の相対的な高低を入れ換えて、第１のＴＦＴ２０や第２のＴＦＴ３０に印加される電圧の極性を反転させることになる。この場合でも、第１のＴＦＴ２０の書き込み能力を上げるために走査信号の選択パルスの電位を低くし、第２のＴＦＴ３０のオン抵抗を下げて発光輝度を上げるためには画像信号の電位を高くすることになる。
【０１１８】
［実施形態３の変形例］
なお、上記実施の形態３では、いずれの画素７においても、第１のＴＦＴ２０がＮチャネル型で、第２のＴＦＴ３０がＰチャネル型の場合を説明したが、図２６に等価回路を示すように、第１のＴＦＴ２０がＰチャネル型で、第２のＴＦＴ３０がＮチャネル型として構成してもよい。この図に示す例では、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を低くして、第２のＴＦＴ３０がオン状態になったときには、矢印Ｆで示すように、発光素子４０の対向電極ｏｐの方から共通給電線ｃｏｍの方に電流が流れるように構成してある。
【０１１９】
このように画素７を構成した場合には、図２７（Ａ）、（Ｂ）に示すように、図２４（Ａ）に示した波形の各駆動信号の極性を反転させることになる。なお、実施の形態３においては、第１のＴＦＴ２０がＮチャネル型で、第２のＴＦＴ３０がＰチャネル型のときには、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を低くして、第２のＴＦＴ３０がオン状態になったときは、発光素子４０の対向電極ｏｐの方から共通給電線ｃｏｍの方に電流が流れるように構成する場合もあり、このように構成した場合でも、第１のＴＦＴ２０および第２のＴＦＴ３０を逆導電型にしたことの効果については得ることができる。それとは逆に、第１のＴＦＴ２０がＰチャネル型で、第２のＴＦＴ３０がＮチャネル型のときには、発光素子４０の対向電極ｏｐの電位に対して共通給電線ｃｏｍの電位を高くして、第２のＴＦＴ３０がオン状態になったときは、共通給電線ｃｏｍの方から発光素子４０の方に電流が流れるように構成した場合も、第１のＴＦＴ２０および第２のＴＦＴ３０を逆導電型にしたことの効果については得ることができる。
【０１２０】
［実施形態４］
上記のいずれの形態１、２、３においても、図２８（Ａ）、（Ｂ）を参照して説明するように、保持容量ｃａｐの両電極のうち、第２のＴＦＴ３０のゲート電極に電気的に接続する電極とは反対側の電極には、走査信号ｇａｔｅの選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されるように構成してもよい。
【０１２１】
ここに示す例では、図２８（Ａ）に示すように、保持容量ｃａｐの両電極のうち、第２のＴＦＴ３０のゲート電極に電位保持電極ｓｔを介して電気的に接続する電極とは反対側の電極が、走査線ｇａｔｅと並列するように延設された容量線ｃｌｉｎｅで構成されている。
【０１２２】
この容量線ｃｌｉｎｅには、図２８（Ｂ）に示すように、走査信号Ｓｇａｔｅの選択パルスＰｇａｔｅより遅延して該選択パルスＰｇａｔｅとは電位が逆方向に振れるパルス信号Ｐｓｔｇを含む電位ｓｔｇが供給されるように構成されている。パルス信号Ｐｓｔｇは、該選択パルスＰｇａｔｅが非選択状態になった後、保持容量ｃａｐの容量結合を利用して画像信号ｄａｔａの電位をシフトさせる。このため、画素７が消灯状態の保持容量ｃａｐには画像信号ｄａｔａの電位にパルス信号Ｐｓｔｇの電位を加算した分の信号が保持される。画像信号ｄａｔａの高電位側の信号は第１のＴＦＴ２０のオン抵抗が大きいため、書き込みを限られた時間で十分に行うは難しい。この例では、書き込みが十分でない場合、点灯できないことになる。しかし、本実施形態の実施例を用いることにより、保持容量ｃａｐへの画像信号ｄａｔａの書き込みを補うことができる。それでいて、駆動信号の電位の最大レンジが拡がることがない。
【０１２３】
このようにして、容量線ｃｌｉｎｅにパルス信号Ｐｓｔｇをのせるにあたっては、図２９に示すように、容量線ｃｌｉｎｅを走査側駆動回路４から引き出すとともに、走査側駆動回路４においては、いずれのゲート段にもシフトレジスタ４０１からの出力信号をＮＡＮＤゲート回路およびインバータを介して走査線ｇａｔｅに走査信号Ｓｇａｔｅとして出力する一方、シフトレジスタ４０１からの出力信号をＮＡＮＤゲート回路および２段のインバータを介して遅延させながら、図３０に示すように、高電位側の電源レベルをＶｄｄから電位Ｖｃｃｙにレベルシフトして容量線ｃｌｉｎｅに出力すればよい。
【０１２４】
上述の実施の形態及びそれらの変形例においては、保持容量を付加する場合は、容量線ｃｌｉｎｅを設けたタイプの発光素子について説明した。しかしながら、本実施の形態はこのような容量線ｃｌｉｎｅを設ける構成に限るものではなく、保持容量の一方の電極を隣接するゲート線により構成にしてもよい。かかる構成の一例を図３４（Ａ）に回路ブロック図を、ゲート線の走査方向に対するゲート電極の電圧波形を図３４（Ｂ）にそれぞれ示す。このように、当該画素に対して、隣接するゲート線を保持容量の一方の電極として構成することにより、容量線ｃｌｉｎｅをわざわざ設ける必要がないという効果を有するものである。
【０１２５】
［その他の実施の形態］
上記のいずれの形態についても、第２のＴＦＴ３０の電流−電圧特性のいずれの領域で動作させるかについて記載しなかったが、第２のＴＦＴ３０をその飽和領域で動作させれば、ＴＦＴの弱い定電流特性を利用して発光素子４０に異常電流が流れることを防止することができる。例えば、発光素子４０を構成する有機半導体膜等にピンホール欠陥が生じていることがあるが、その場合でも、欠陥のある発光素子に流れる電流は制限され、発光素子４０の電極間で完全ショートになることがない。
【０１２６】
これに対して、第２のＴＦＴ３０をその線形領域で動作させれば、そのしきい値電圧のばらつきが表示動作に影響を及ぼすことを防止することができる。なお、ＴＦＴの構造についても、トップゲート型に限らず、ボトムゲート型でもよく、その製造方法に関しても低温プロセスに限定されるものではない。
【０１２７】
（発明の利用可能性）
以上説明したように、上記の表示装置では、第２のＴＦＴのオン時のゲート電圧は、共通給電線の電位および画素電極の電位のうちの一方の電位と、ゲート電極の電位（画像信号の電位）との差に相当するので、第２のＴＦＴの導電型に応じて、共通給電線の電位と発光素子の対向電極の電位との相対的な高低を設定し、第２のＴＦＴのゲート電圧は、共通給電線の電位と電位保持電極の電位との差に相当するように構成してある。たとえば、第２のＴＦＴがＮチャネル型であれば、発光素子の対向電極の電位に対して共通給電線の電位を低くしてある。この共通給電線の電位については、画素電極の電位と相違して、十分に低い値に設定することができるため、第２のＴＦＴで大きなオン電流が得られ、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第２のＴＦＴのとして高いゲート電圧が得られるのであれば、その分、そのときの画像信号の電位を下げることができるので、画像信号の振幅を小さくし、表示装置における駆動電圧を下げることができる。それ故、消費電力を低減できるともに、薄膜で構成された各素子で懸念されていた耐電圧の問題が顕在化しないという利点がある。
【０１２８】
また、本発明の上記の表示装置では、第１のＴＦＴと第２のＴＦＴとが逆導電型であるため、画素を選択するための走査信号のパルスと、発光素子を点灯させるための画像信号の電位とは逆にふれる関係にある。従って、点灯時の電位保持電極の電位（点灯のための画像信号の電位）を基準にしたときには、走査信号の高電位に相当する電位と共通給電線の電位は同じ極性であるため、点灯時の電位保持電極の電位（点灯のための画像信号の電位）を変更すれば、その分、第１のＴＦＴのゲート電圧および第２のＴＦＴのゲート電圧の双方が同じ方向に同じ分だけシフトする。それ故、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第１のＴＦＴのオン時の抵抗が小さくなる方向にシフトさせれば、表示動作の高速化を図ることができるとともに、このときには第２のＴＦＴのオン時の抵抗が小さくなる方向に点灯のための画像信号の電位がシフトしたことになるので、輝度の向上を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。
【０１２９】
さらに、上記の表示装置では、保持容量の両電極のうち、第２のＴＦＴの第２のゲート電極に電気的に接続する電極とは反対側の電極には、走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されるので、保持容量への画像信号の書き込みを補うことができる。それ故、画像信号の振幅を大きくせずに、第２のＴＦＴのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。
【図面の簡単な説明】
【図１】本発明を適用した表示装置を模式的に示す平面図である。
【図２】本発明を適用した表示装置の基本的な構成を示すブロック図である。
【図３】図２に示す表示装置の画素を拡大して示す平面図である。
【図４】図３のＡ−Ａ′線における断面図である。
【図５】図３のＢ−Ｂ′線における断面図である。
【図６】図６（Ａ）は、図３のＣ−Ｃ′線における断面図であり、図６（Ｂ）は、図６（Ａ）に示すように構成したときの効果を説明するための説明図である。
【図７】図７（Ａ）及び図７（Ｂ）はそれぞれ、図２に示す表示装置に用いる発光素子の断面図である。
【図８】図８（Ａ）及び図８（Ｂ）はそれぞれ、図７に示す発光素子と別の構造を有する発光素子の断面図である。
【図９】図７（Ａ）、図８（Ｂ）に示す発光素子の電流−電圧特性を示すグラフである。
【図１０】図７（Ｂ）、図８（Ａ）に示す発光素子の電流−電圧特性を示すグラフである。
【図１１】Ｎチャネル型ＴＦＴの電流−電圧特性を示すグラフである。
【図１２】Ｐチャネル型ＴＦＴの電流−電圧特性を示すグラフである。
【図１３】本発明を適用した表示装置の製造方法を示す工程断面図である。
【図１４】図１４（Ａ）及び図１４（Ｂ）はそれぞれ、図３から図６に示す表示装置の画素とは異なる構成の画素の平面図、および断面図である。
【図１５】本発明の実施の形態１に係る表示装置の画素構成を示す等価回路図である。
【図１６】図１６（Ａ）及び図１６（Ｂ）はそれぞれ、図１５に示す画素に構成された各素子の電気的な接続状態を示す説明図、及び駆動信号などの電位変化を示す波形図である。
【図１７】本発明の実施の形態１の変形例に係る表示装置の画素構成を示す等価回路図である。
【図１８】図１８（Ａ）及び図１８（Ｂ）はそれぞれ、図１７に示す画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。
【図１９】、本発明の実施の形態２に係る表示装置の画素構成を示す等価回路図である。
【図２０】図２０（Ａ）及び図２０（Ｂ）はそれぞれ、図１９に示す画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。
【図２１】本発明の実施の形態２の変形例に係る表示装置の画素構成を示す等価回路図である。
【図２２】図２２（Ａ）及び図２２（Ｂ）はそれぞれ、図２１に示す画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。
【図２３】本発明の実施の形態３に係る表示装置の画素構成を示す等価回路図である。
【図２４】図２４（Ａ）及び図２４（Ｂ）はそれぞれ、図２３に示す画素を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図である。
【図２５】本発明の実施の形態２に係る表示装置の画素を駆動するための信号の波形図である。
【図２６】本発明の実施の形態３の変形例に係る表示装置の画素構成を示す等価回路図である。
【図２７】図２７（Ａ）及び図２７（Ｂ）はそれぞれ、図２６に示す画素を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図である。
【図２８】図２８（Ａ）及び図２８（Ｂ）はそれぞれ、本発明の実施の形態４に係る表示装置の画素の等価回路図、それを駆動するための信号の波形図である。
【図２９】図２８に示す信号を発生させるための走査側駆動回路のブロック図である。
【図３０】図２９に示す走査側駆動回路から出力される各信号の波形図である。
【図３１】表示装置のブロック図である。
【図３２】図３１に示す表示装置における従来の画素構成を示す等価回路図である。
【図３３】図３３（Ａ）及び図３３（Ｂ）はそれぞれ、図３２に示す画素を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図である。
【図３４】図３４（Ａ）及び図３４（Ｂ）はそれぞれ、隣接するゲート線を用いて容量を形成する構成のブロック図と、そのゲート電圧の信号波形である。
【符号の説明】
１　表示装置
２　表示部
３　データ側駆動回路
４　走査側駆動回路
５　検査回路
６　実装用パッド
７　画素
１０　透明基板
２０　第１のＴＦＴ
２１　第１のＴＦＴのゲート電極
３０　第２のＴＦＴ
３１　第２のＴＦＴのゲート電極
４０　発光素子
４１　画素電極
４２　正孔注入層
４３　有機半導体膜
５０　ゲート絶縁膜
ｂａｎｋ　バンク層
ｃａｐ　保持容量
ｃｌｉｎｅ　容量線
ｃｏｍ　共通給電線
ｇａｔｅ　走査線
ｏｐ　対向電極
ｓｉｇ　データ線
ｓｔ　電位保持電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display device.
[0002]
[Prior art]
An active matrix type display device using a current control type light emitting element such as an EL element or an LED element has been proposed. All of the light emitting elements used in this type of display device emit light by themselves, and therefore have the advantage that, unlike the liquid crystal display device, they do not require a backlight and have little viewing angle dependence.
[0003]
FIG. 31 is a block diagram of an active matrix display device using a charge injection type organic thin film EL element as an example of such a display device. In the display device 1A shown in this figure, on a transparent substrate, a plurality of scanning lines gate, a plurality of data lines sig extending in a direction intersecting the extending direction of these scanning lines gate, and A plurality of common power supply lines com arranged in parallel with the data lines sig and pixels 7 corresponding to intersections between the data lines sig and the scanning lines gate are configured.
[0004]
Each of the pixels 7 is supplied with a scanning signal supplied to a gate electrode (first gate electrode) via a scanning line gate and a data signal sig via the first TFT 20. A storage capacitor cap for holding the image signal, a second TFT 30 in which the image signal held by the storage capacitor cap is supplied to a gate electrode (second gate electrode), and a common power supply line via the second TFT 30 and a light-emitting element 40 (shown as a resistor) into which a drive current flows from the common power supply line com when electrically connected to the common power supply line com.
[0005]
In the display device 1A configured as described above, the first TFT 20 and the second TFT 30 each have an equivalent circuit shown in FIG. 32 from the viewpoint of simplifying the manufacturing process when an N-channel type is taken as an example. As shown, each is configured as an N-channel or P-channel TFT. Therefore, taking the N-channel type as an example, as shown in FIGS. 33A and 33B, the scanning signal Sgate supplied from the scanning line gat becomes high potential, and the first TFT 20 is turned on. Then, when the high potential image signal data is written from the data line sig to the storage capacitor cap, the second TFT 30 is held in the ON state. As a result, in the light emitting element 40, the drive current in the direction indicated by the arrow E continues to flow from the pixel electrode 41 to the counter electrode op, and the light emitting element 40 continues to emit light (lighted bear). On the other hand, when the scanning signal Sgate supplied from the scanning line gate has a high potential and the first TFT 20 is turned on, the data line sig is connected to the storage capacitor cap in opposition to the potential of the common power supply line com. When the image signal data having a potential lower than a certain potential between the potentials of the electrodes op is written, the second TFT 30 is turned off, and the light emitting element 40 is turned off (off).
[0006]
In such a display device 1A, a semiconductor film, an insulating film, an electrode, and the like constituting each element are formed of a thin film deposited on a substrate, and the thin film is formed by a low-temperature process in consideration of heat resistance of the substrate. Often done. Therefore, the quality of the film is inferior, such as a large number of defects due to the difference in physical properties between the thin film and the bulk.
[0007]
A liquid crystal display device using liquid crystal as a light modulation element has a common feature that a thin film is used. In this case, since the light modulation element is driven by an alternating current, not only the liquid crystal but also the TFT can be prevented from deteriorating with time. On the other hand, in the display device 1A using the current control type light emitting element, the TFT is more likely to deteriorate with time than the liquid crystal display device in that the direct current drive is inevitable. In order to solve such problems, the display device 1A using the current control type light-emitting element has been improved in the structure and process technology of the TFT, but it cannot be said that it has been sufficiently improved.
[0008]
Further, when a liquid crystal is used as a light modulation element, the light modulation element is controlled by a voltage, so that current only flows instantaneously to each element, so that power consumption is small. On the other hand, in the display device 1A using the current control type light emitting element, since the driving current needs to flow constantly to keep the light emitting element lit, the power consumption becomes high, and the dielectric breakdown and the deterioration with time are reduced. Easy to get up.
[0009]
Further, in the liquid crystal display device, the liquid crystal can be AC driven by one TFT per pixel, but in the display device 1A using the current control type light emitting device, the light emitting device 40 is controlled by the two TFTs 20 and 30 per pixel. Since driving is performed, the driving voltage is increased, and the above-described problems of dielectric breakdown and large power consumption are significant.
[0010]
For example, as shown in FIG. 33A, when selecting a pixel, the gate voltage Vgsw of the first TFT 20 includes a potential corresponding to the high potential of the scanning signal Sgate and the potential of the potential holding electrode st (the potential of the holding capacitor cap). Potential or the potential difference of the gate electrode of the second TFT 30), the potential of the potential holding electrode st is increased by raising the potential of the potential holding electrode st so as to light the light emitting element 40 with high luminance. When the voltage is increased, the gate voltage Vgsw of the first TFT 20 decreases accordingly, so that it is necessary to increase the amplitude of the scanning signal Sgate, and the driving voltage of the display device 1A increases.
[0011]
Further, in the display device 1A, when the light emitting element 40 is turned off, the potential of the image signal data is set lower than a certain potential between the potential of the common power supply line com and the potential of the counter electrode op to activate the second TFT 30. There is also a problem that the amplitude of the image signal data is large because it is turned off. Therefore, in this type of display device 1A, much consideration is required for the power consumption, the withstand voltage of the TFT, and the like as compared with the liquid crystal display device, but such consideration is not sufficiently made in the conventional display device 1A. .
[0012]
[Problems to be solved by the invention]
Therefore, an object of the present invention is to adopt a driving method that takes into account the conductivity type of a TFT that controls the light emitting operation of a current-driven light emitting element, and reduce power consumption, dielectric breakdown, and deterioration with time due to lowering the driving voltage. An object of the present invention is to provide a display device capable of achieving both reduction and improvement of display quality.
[0013]
[Means for Solving the Problems]
A first display device of the present invention is a display device in which a transistor is arranged corresponding to a scanning line, a data line, and an intersection of the scanning line and the data line, the display device being connected to the transistor. A pixel electrode, a counter electrode formed above the pixel electrode, an interlayer insulating film covering the data line and the transistor, a bank layer formed above the interlayer insulating film, and an inside of the bank layer. And a light-emitting thin film disposed between the pixel electrode and the counter electrode.The bank layer is provided on the interlayer insulating film to connect the pixel electrode and the transistor. The contact hole is provided so as not to overlap, and light emitted from the light emitting thin film is emitted through the counter electrode.
[0014]
A second display device according to the present invention is a display device in which a transistor is arranged corresponding to a scanning line, a data line, and an intersection of the scanning line and the data line, the display device being connected to the transistor. A pixel electrode, a counter electrode formed above the pixel electrode, an interlayer insulating film covering the data line and the transistor, a bank layer formed above the interlayer insulating film, and an inside of the bank layer. And a light-emitting thin film disposed between the pixel electrode and the counter electrode.The bank layer is provided on the interlayer insulating film to connect the pixel electrode and the transistor. The light emitting thin film is provided so as to overlap with a contact hole, and is emitted through the counter electrode.
[0015]
In the above display device, the pixel electrode may function as a negative electrode, and the counter electrode may function as a positive electrode.
[0016]
In the above display device, it is preferable that the pixel electrode includes a metal film and the counter electrode includes an ITO film.
[0017]
In the above display device, the pixel electrode may function as a positive electrode, and the counter electrode may function as a negative electrode.
[0018]
In the above display device, it is preferable that a hole injection layer is further provided between the pixel electrode and the counter electrode.
[0019]
In the above display device, it is preferable that the data line is formed below the bank layer.
[0020]
In the above display device, it is preferable that the display device further includes a power supply line for supplying a current to the light-emitting thin film via the transistor, and the power supply line is formed below the bank layer.
[0021]
Furthermore, in the present invention, a plurality of scanning lines, a plurality of data lines intersecting the scanning lines, a plurality of common power supply lines, and the data lines and the scanning lines are formed in a matrix on the substrate. A first TFT to which a scanning signal is supplied to a first gate electrode via the scanning line, and a pixel which is supplied from the data line via the first TFT. A storage capacitor for holding the image signal to be supplied, a second TFT for supplying the image signal held by the storage capacitor to a second gate electrode, and a pixel electrode formed for each of the pixels. A display device in which the light-emitting thin film emits light by a drive current flowing between the pixel electrode and a counter electrode facing the light-emitting thin film when electrically connected to the common power supply line via the TFT. 2 TFTs are N-channel type Case, the common feed line, characterized in that it is set to a potential lower than the counter electrode.
[0022]
In the display device according to the present invention, the gate voltage of the second TFT when the second TFT is turned on is equal to the potential of one of the potential of the common power supply line and the potential of the pixel electrode, and the potential of the gate electrode (the potential of the image signal). Since this corresponds to the difference, the relative height between the potential of the common power supply line and the potential of the counter electrode of the light emitting element is optimized according to the conductivity type of the second TFT, and the gate voltage of the second TFT is It is configured to correspond to the difference between the potential of the power supply line and the potential of the potential holding electrode. For example, if the second TFT is an N-channel type, the potential of the common power supply line is lower than the potential of the counter electrode of the light emitting element.
[0023]
The potential of the common power supply line can be set to a sufficiently low value, unlike the potential of the pixel electrode, so that a large ON current can be obtained with the second TFT, and display with high luminance can be performed. it can. When a high gate voltage is obtained in the second TFT when the pixel is turned on, the potential of the image signal can be reduced, so that the amplitude of the image signal is reduced and the driving voltage in the display device is reduced. Can be lowered.
[0024]
Therefore, there is an advantage that the power consumption can be reduced and the problem of withstand voltage, which has been a concern in each element formed of a thin film, does not become apparent.
[0025]
In the present invention, when the second TFT is an N-channel type, a potential of an image signal supplied from the data line to a pixel to be turned on is lower than a potential of the counter electrode. Or an equipotential. Also in such a configuration, the amplitude of the image signal can be reduced while the second TFT is kept in the ON state, and the driving voltage in the display device can be reduced.
[0026]
In the present invention, when the second TFT is an N-channel type, the potential of the image signal supplied from the data line to the pixel to be turned off is higher than the potential of the common power supply line. It is preferable that the potential is equal or the same. That is, when the pixel is turned off, a gate voltage (image signal) that does not completely turn off the second TFT is applied. The light-off state can be realized in combination with the non-linear electric characteristics of the light emitting element. Therefore, the amplitude of the image signal can be reduced, the driving voltage in the display device can be reduced, and the frequency of the image signal can be increased.
[0027]
In the present invention, contrary to the above configurations, when the second TFT is a P-channel type, the relative relationship between the potentials is reversed. That is, when the second TFT is a P-channel type, the common power supply line is set at a higher potential than the counter electrode. In this case, the potential of the image signal supplied from the data line to the pixel to be turned on is preferably higher or equal to the potential of the counter electrode. Further, it is preferable that the potential of the image signal supplied from the data line to the pixel to be turned off is lower or equal to the potential of the common power supply line.
[0028]
In the present invention, it is preferable that the first TFT and the second TFT are configured by TFTs of opposite conductivity types. That is, if the first TFT is an N-channel type, the second TFT is a P-channel type, and if the first TFT is a P-channel type, the second TFT is preferably an N-channel type. . As will be described in detail later, with such a configuration, the potential of the image signal for lighting is changed only in the direction in which the resistance when the first TFT is turned on is reduced within the range of the drive voltage range of the display device. Thus, the speed of the display operation can be increased.
[0029]
Further, at this time, since the potential of the image signal for lighting the pixel has been changed in a direction in which the resistance when the second TFT is turned on decreases, the luminance can be improved. Therefore, it is possible to achieve both lower drive voltage and improved display quality.
[0030]
In another embodiment of the present invention, a plurality of scan lines, a plurality of data lines intersecting the scan lines, a plurality of common power supply lines, and the data lines and the scan lines are formed in a matrix on a substrate. Each of the pixels includes a first TFT for supplying a scanning signal to a first gate electrode via the scanning line, and a data line for supplying a scanning signal to the first gate electrode via the first TFT. A storage capacitor for holding an image signal supplied from the storage device, a second TFT for supplying the image signal held by the storage capacitor to a second gate electrode, a pixel electrode formed for each pixel, A drive current flowing between the pixel electrode and the counter electrode when the pixel electrode is electrically connected to the common power supply line via the second TFT between a layer between the counter electrode and the counter electrode facing the pixel electrode. Luminescence with luminous thin film to luminesce In the display device and a child, wherein the first TFT and the second TFT, characterized in that it consists of opposite conductivity type of the TFT.
[0031]
In the present invention, for example, if the first TFT is N-type, the first TFT and the second TFT are of the opposite conductivity type, like the second TFT is of P-type. In order to increase the write capability of the TFT, the height of the selection pulse of the scanning signal is increased, and in order to decrease the on-resistance of the second TFT and increase the emission luminance, the potential of the image signal is decreased. Such optimization of the scanning signal and the image signal is performed as the image signal of the level for lighting the light emitting element is written into the storage capacitor with respect to the gate voltage of the first TFT during the pixel selection period. This is effective in shifting the on-current of the TFT to a direction where it increases. Therefore, the image signal is smoothly written from the data line to the storage capacitor via the first TFT. Here, the gate voltage of the first TFT at the time of selecting a pixel includes a potential corresponding to a high potential of a scanning signal and a potential of a potential holding electrode during lighting (a potential of an image signal for lighting, a potential of a holding capacitor). , Or the potential of the gate electrode of the second TFT), and the gate voltage of the second TFT corresponds to the difference between the potential of the potential holding electrode during lighting and the potential of the common power supply line. When the potential of the potential holding electrode at that time is used as a reference, the potential corresponding to the high potential of the scanning signal and the potential of the common power supply line have the same polarity. Therefore, if the potential of the potential holding electrode at the time of lighting (the potential of the image signal for lighting) is changed, both the gate voltage of the first TFT and the gate voltage of the second TFT are the same in the same direction. Shift by minutes. Therefore, if the potential of the image signal for lighting is shifted in a direction in which the resistance when the first TFT is turned on is reduced within the range of the drive voltage range of the display device, the display operation is speeded up. be able to. Further, at this time, the potential of the image signal for lighting is shifted in a direction in which the resistance when the second TFT is turned on is reduced, so that the luminance can be improved. Therefore, it is possible to achieve both lower drive voltage and improved display quality.
[0032]
In the present invention, a gate voltage applied to the second TFT in a pixel in an unlit state is the same as the polarity when the second TFT is turned on, and a threshold of the second TFT. It is preferable that the value does not exceed the voltage.
[0033]
That is, when the pixel is turned off, a gate voltage (image signal) that does not completely turn off the second TFT is applied. Therefore, the amplitude of the image signal can be reduced, and the frequency of the image signal can be increased.
[0034]
In such a configuration, if the first TFT is an N-channel type and the second TFT is a P-channel type, the potential of the scanning signal when the first TFT is turned on and the common potential are changed. The potential of the gate electrode applied to the second TFT of the pixel that is equal to the potential of the power supply line and that is in the unlit state is determined from the potential of the scanning signal when the first TFT is turned on. The potential is preferably lower than the potential obtained by subtracting the threshold voltage of one TFT. Conversely, if the first TFT is a P-channel type and the second TFT is an N-channel type, the potential of the scanning signal when turning on the first TFT and the potential of the common power supply line are set. The potential of the gate electrode applied to the second TFT of the pixel which is equal to the potential and is turned off is set to the potential of the scanning signal when the first TFT is turned on. It is preferable that the potential is higher than the potential obtained by adding the threshold voltage.
[0035]
When the potential of the scanning signal when the first TFT is turned on and the potential of the common power supply line are made equal, the number of levels of each drive signal is reduced, so that the number of signal input terminals to the display device is reduced. The power consumption can be reduced because the number of power sources can be reduced as well as the number of power sources.
[0036]
According to the present invention, of the two electrodes of the storage capacitor, an electrode opposite to an electrode electrically connected to the second gate electrode of the second TFT is provided with a delay from the selection pulse of the scanning signal. It is preferable to supply a pulse whose potential fluctuates in the opposite direction to the selection pulse. With this configuration, the writing of the image signal to the storage capacitor can be supplemented, so that the potential of the image signal applied to the gate electrode of the second TFT can be increased without increasing the amplitude of the image signal. In the direction of.
[0037]
In still another embodiment of the present invention, a plurality of scanning lines, a plurality of data lines intersecting the scanning lines, a plurality of common power supply lines, a matrix-like structure including the data lines and the scanning lines are provided on a substrate. Each of the pixels has a first TFT for which a scanning signal is supplied to a first gate electrode via the scanning line, and a first TFT for supplying a scanning signal to the first gate electrode via the first scanning line. A storage capacitor for holding an image signal supplied from the data line, a second TFT for supplying the image signal held by the storage capacitor to a second gate electrode, and a pixel electrode formed for each pixel When the pixel electrode is electrically connected to the common power supply line via the second TFT between a layer between the pixel electrode and a counter electrode facing the pixel electrode, a driving current flows between the pixel electrode and the counter electrode. A light-emitting thin film that emits light by electric current And a light emitting element provided with the scanning signal, wherein, of both electrodes of the storage capacitor, an electrode opposite to an electrode electrically connected to a second gate electrode of the second TFT is provided with the scanning signal. And a pulse whose potential fluctuates in a direction opposite to that of the selection pulse is supplied.
[0038]
With this configuration, the writing of the image signal to the storage capacitor can be supplemented, so that the potential of the image signal applied to the gate electrode of the second TFT can be increased without increasing the amplitude of the image signal. In the direction of.
[0039]
In any of the above inventions, for example, an organic semiconductor film can be used as the light emitting thin film.
[0040]
According to the present invention, in any of the above-mentioned inventions, the second TFT is operated in the saturation region, whereby an abnormal current flows through the light emitting element, and crosstalk or the like occurs in other pixels due to a voltage drop or the like. Can be prevented.
[0041]
Further, by operating in the linear region, it is possible to prevent the variation in the threshold voltage from affecting the display operation.
[0042]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. Before describing the embodiments of the present invention, a configuration common to the embodiments will be described. Here, portions having a common function in each embodiment are assigned the same reference numerals to avoid duplication of description.
[0043]
(Overall configuration of active matrix substrate)
FIG. 1 is a block diagram schematically showing the entire layout of the display device, and FIG. 2 is an equivalent circuit diagram of an active matrix configured therein. As shown in FIG. 1, in a display device 1 of the present embodiment, a display unit 2 is formed at a central portion of a transparent substrate 10 as a base. On the upper and lower sides of the outer peripheral portion of the transparent substrate 10 as viewed in the drawing, a data-side driving circuit 3 for outputting an image signal to the data line sig and an inspection circuit 5 are formed, respectively. A scanning-side drive circuit 4 that outputs a scanning signal to the scanning line gate is configured on the side of. In these driving circuits 3 and 4, a complementary TFT is formed by the N-type TFT and the P-type TFT, and the complementary TFT forms a shift register circuit, a level shifter circuit, an analog switch circuit, and the like. On the transparent substrate 10, a mounting pad 6, which is a terminal group for inputting image signals, various potentials, and pulse signals, is formed in an outer peripheral region of the data side drive circuit 3.
[0044]
In the display device 1, similarly to the active matrix substrate of the liquid crystal display device, a plurality of scanning lines “gate” and a plurality of data extending in a direction intersecting the extending direction of the scanning lines “gate” are formed on the transparent substrate 10. Lines sig are formed, and as shown in FIG. 2, a large number of pixels 7 are formed in a matrix by intersections of these data lines sig and scanning lines gate.
[0045]
Each of the pixels 7 has a first TFT 20 in which a scanning signal is supplied to a gate electrode 21 (first gate electrode) via a scanning line gate. One of the source / drain regions of the TFT 20 is electrically connected to the data line sig, and the other source / drain region is electrically connected to the potential holding electrode st. That is, the capacitance line “cline” is arranged in parallel with the scanning line “gate”, and the storage capacitance “cap” is formed between the capacitance line “cline” and the potential holding electrode “st”. Therefore, when the first TFT 20 is turned on by being selected by the scanning signal, an image signal is written from the data line sig to the storage capacitor cap via the first TFT 20.
[0046]
The gate electrode 31 (second gate electrode) of the second TFT 30 is electrically connected to the potential holding electrode st, and one of the source / drain regions of the second TFT 30 is electrically connected to the common power supply line com. On the other hand, the other source / drain region is electrically connected to one electrode (a pixel electrode described later) of the light emitting element 40. The common feed line com is kept at a constant potential. When the second TFT 30 is turned on, the current of the common power supply line com flows through the light emitting element 40 via the second TFT 30 to cause the light emitting element 40 to emit light.
[0047]
In the display device 1 configured as described above, the driving current flows through the current path including the light emitting element 40, the second TFT 30, and the common power supply line com, and thus stops flowing when the second TFT 30 is turned off. . However, in the display device 1 of the present embodiment, when the first TFT 20 is turned on by being selected by the scanning signal, an image signal is written from the data line sig to the storage capacitor cap via the first TFT 20. Therefore, the gate electrode of the second TFT 30 is held at the potential corresponding to the image signal by the storage capacitor cap even when the first TFT 20 is turned off, so that the second TFT 30 remains on. . Therefore, the driving current continues to flow through the light emitting element 40, and this pixel remains in the lighting state. This state is maintained until new image data is written to the storage capacitor cap and the second TFT 30 is turned off.
[0048]
Various arrangements are possible for the common power supply line com, the pixels 7, and the data lines sig in the display device 1. In the present embodiment, the common power supply line com is driven on both sides of the common power supply line com with the common power supply line com. A plurality of pixels 7 having a light emitting element 40 to which a current is supplied are arranged, and two data lines sig pass through these pixels 7 on the opposite side of the common power supply line com. That is, the data line sig, the pixel group connected thereto, one common power supply line com, the pixel group connected thereto, and the data line sig for supplying pixel signals to the pixel group are defined as one unit, and the data line sig is used as a scanning line gate. The common power supply line com supplies a drive current to the pixels 7 for two columns. Therefore, in the present embodiment, between the two pixels 7 arranged so as to sandwich the common power supply line com, the first TFT 20, the second TFT 30, and the light emitting element 40 are connected around the common power supply line com. They are arranged symmetrically to facilitate electrical connection between these elements and each wiring layer.
[0049]
As described above, in the present embodiment, two columns of pixels are driven by one common power supply line com, so that the common power supply line com is formed for each pixel group in one column. The number of coms can be halved, and the gap secured between the common power supply line com and the data line sig formed between the same layers is unnecessary. Therefore, the area for wiring on the transparent substrate 10 can be narrowed, so that display performance such as luminance and contrast ratio can be improved. Since two columns of pixels are connected to one common power supply line com as described above, the data lines sig are in a state of being arranged two by two, and the image group is not connected to the pixel group of each column. Signal.
[0050]
(Pixel configuration)
The structure of each pixel 7 of the display device 1 thus configured will be described in detail with reference to FIGS. FIG. 3 is an enlarged plan view showing three pixels 7 out of the plurality of pixels 7 formed in the display device 1 according to the present embodiment, and FIGS. It is sectional drawing in the -A 'line, sectional drawing in the BB' line, and sectional drawing in the CC 'line.
[0051]
First, at a position corresponding to the line AA 'in FIG. 3, as shown in FIG. 4, an island-shaped silicon film for forming the first TFT 20 is formed on each of the pixels 7 on the transparent substrate 10. 200 is formed, and a gate insulating film 50 is formed on the surface thereof.
[0052]
A gate electrode 21 (a part of the scanning line gate) is formed on the surface of the gate insulating film 50, and source / drain regions 22 and 23 are formed in self-alignment with the gate electrode 21. A first interlayer insulating film 51 is formed on the surface side of gate insulating film 50, and a contact formed on this interlayer insulating film is formed.
The data line sig and the potential holding electrode st are electrically connected to the source / drain regions 22 and 23 via the holes 61 and 62, respectively.
[0053]
In each pixel 7, a capacitor line is formed between the same layer as the scanning line gate and the gate electrode 21 (between the gate insulating film 50 and the first interlayer insulating film 51) so as to be parallel to the scanning line gate. The extended portion st1 of the potential holding electrode st overlaps the capacitor line cline via the first interlayer insulating film 51. Therefore, the capacitance line "cline" and the extended portion "st1" of the potential holding electrode "st" constitute a storage capacitor "cap" using the first interlayer insulating film 51 as a dielectric film. Note that a second interlayer insulating film 52 is formed on the surface side of the potential holding electrode st and the data line sig.
[0054]
At a position corresponding to the line BB ′ in FIG. 3, as shown in FIG. 5, each pixel 7 is formed on the surface of the first interlayer insulating film 51 and the second interlayer insulating film 52 formed on the transparent substrate 10. Are in parallel with each other. At a position corresponding to the line CC ′ in FIG. 3, as shown in FIG. 6A, the second substrate 7 is formed on the transparent substrate 10 so as to straddle two pixels 7 sandwiching the common power supply line com. An island-shaped silicon film 300 for forming the TFT 30 is formed, and a gate insulating film 50 is formed on the surface thereof. On the surface of the gate insulating film 50, a gate electrode 31 is formed on each of the pixels 7 so as to sandwich the common power supply line com, and the source / drain regions 32, 33 are self-aligned with the gate electrode 31. Is formed.
[0055]
A first interlayer insulating film 51 is formed on the surface side of gate insulating film 50, and relay electrode 35 is electrically connected to source / drain region 62 via contact hole 63 formed in the interlayer insulating film. ing.
[0056]
On the other hand, a common power supply line com is electrically connected to a portion serving as a common source / drain region 33 in the center two pixels 7 of the silicon film 300 via the contact hole 64 of the first interlayer insulating film 51. Connected to A second interlayer insulating film 52 is formed on the surfaces of the common power supply line com and the relay electrode 35.
[0057]
On the surface of the second interlayer insulating film 52, the pixel electrode 41 made of an ITO film is formed. The pixel electrode 41 is electrically connected to the relay electrode 35 via a contact hole 65 formed in the second interlayer insulating film 52, and the source / drain region 32 of the second TFT 30 is connected via the relay electrode 35. Is electrically connected to
[0058]
(Characteristics of light emitting element)
Since the present invention can be applied to the case where any structure is used as the light emitting element 40, a typical example will be described below. First, the pixel electrode 41 made of the ITO film constitutes one electrode (positive electrode) of the light emitting element 40 as shown in FIG. On the surface of the pixel electrode 41, a hole injection layer 42 and an organic semiconductor film 43 as a light emitting thin film are laminated, and on the surface of the organic semiconductor film 43, a counter electrode op (made of a metal film such as lithium-containing aluminum or calcium) is formed. Negative electrode) is formed. The opposing electrode op is to be a common electrode formed on the entire surface of the transparent substrate 10 or in a stripe shape, and is maintained at a constant potential. On the other hand, when a driving current flows in a direction opposite to that of the light emitting element 40 shown in FIG. 7A, as shown in FIG. 7B, the ITO film is formed from the lower layer side to the upper layer side. A pixel electrode 41 (negative electrode) made of, a lithium-containing aluminum electrode 45 that is thin enough to have translucency, an organic semiconductor layer 43, a hole injection layer 42, an ITO film layer 46, and a facing film made of a metal film such as lithium-containing aluminum or calcium. The light emitting element 40 may be formed by laminating the electrodes op (positive electrode) in this order.
[0059]
With such a configuration, even when a driving current having a reverse polarity flows in each of the light emitting elements 40 shown in FIGS. 7A and 7B, the hole injection layer 42 and the organic semiconductor layer 43 are directly in contact with the electrode layer. Since the configuration is the same, the emission characteristics are equivalent. Each of the light emitting elements 40 shown in FIGS. 7A and 7B has a pixel electrode 41 made of an ITO film on a lower layer side (substrate side), and light is emitted as shown by an arrow hν. The light passes through the pixel electrode 41 and the transparent substrate 10 and is emitted from the back side of the transparent substrate 10.
[0060]
On the other hand, when the light emitting element 40 is configured as shown in FIGS. 8A and 8B, light is transmitted through the counter electrode op and emitted to the front surface side of the transparent substrate 10 as indicated by the arrow hν. Is done. That is, as shown in FIG. 8A, an organic semiconductor film 43 and a hole injection layer 42 are laminated on a surface of a pixel electrode 41 (negative electrode) made of a metal film such as lithium-containing aluminum, and further, a hole injection layer is formed. A counter electrode op (positive electrode) made of an ITO film is formed on the surface of the substrate. The counter electrode op is also maintained at a constant potential by a single plate over the entire surface or by a common electrode formed in a stripe shape.
[0061]
On the other hand, in order to supply a drive current in a direction opposite to that of the light-emitting element shown in FIG. 8A, as shown in FIG. , A pixel electrode 41 (positive electrode) made of a metal film, an ITO film layer 46, a hole injection layer 42, an organic semiconductor layer 43, a lithium-containing aluminum electrode 45 that is thin enough to have a light transmitting property, and a counter electrode op (negative electrode) made of an ITO film. ) May be stacked in this order to form the light emitting element 40. In forming the light emitting element 40 having any structure, if the hole injection layer 42 and the organic semiconductor film 43 are formed inside the bank layer bank by an inkjet method as described later, the hole injection layer 42 and the organic semiconductor film 43 are manufactured even if the vertical position is reversed. The process is not complicated. Further, even when the lithium-containing aluminum electrode 45 and the ITO film layer 46 which are thin enough to have a light transmitting property are added, even if the lithium-containing aluminum electrode 45 is laminated in the same region as the pixel electrode 41, the display is performed. There is no problem even if the ITO film layer 46 has a structure in which it is laminated in the same region as the counter electrode op. Therefore, the lithium-containing aluminum electrode 45 and the pixel electrode 41 may be separately patterned, but may be collectively patterned with the same resist mask. Similarly, the ITO film layer 46 and the counter electrode op may be separately patterned, or may be collectively patterned with the same resist mask. It goes without saying that the lithium-containing aluminum electrode 45 and the ITO film layer 46 may be formed only in the region inside the bank layer bank.
[0062]
Further, the counter electrode op may be formed of an ITO film, and the pixel electrode 41 may be formed of a metal film. In any case, light is emitted from the transparent ITO film. A voltage is applied to the light emitting element 40 configured as described above using the counter electrode op and the pixel electrode 41 as a positive electrode and a negative electrode, respectively, and the current of the light emitting element 40 shown in FIG. 9 (FIGS. 7A and 8B) is applied. −voltage characteristics) and FIG. 10 (current-voltage characteristics of the light emitting element 40 shown in FIGS. 7B and 8A), respectively, as shown in FIG. In the region where the potential exceeds the threshold voltage, the transistor is turned on, that is, in a low-resistance state, and the current (drive current) flowing through the organic semiconductor film 43 rapidly increases. As a result, the light emitting element 40 emits light as an electroluminescence element or an LED element, and the light emitted from the light emitting element 40 is reflected by the counter electrode op and is emitted through the transparent pixel electrode 41 and the transparent substrate 10. Conversely, in a region where the applied voltage (horizontal axis / potential of the opposing electrode op with respect to the pixel electrode 41) is lower than the threshold voltage, the organic semiconductor film 43 is turned off, that is, in a high resistance state, and a current (drive current ) Does not flow, and the light emitting element 40 is turned off. In the examples shown in FIGS. 9 and 10, the threshold voltages are around +2 V and around -2 V, respectively.
[0063]
Here, although the luminous efficiency tends to slightly decrease, the hole injection layer 42 may be omitted. Further, the electron injection layer may be provided at a position opposite to the position where the hole injection layer is formed with respect to the organic semiconductor layer 43 without using the hole injection layer. In some cases, both the hole injection layer 42 and the electron injection layer are provided.
[0064]
(TFT characteristics)
FIG. 11 shows current-voltage characteristics of N-channel and P-channel TFTs as TFTs (first TFT 20 and second TFT 30 in FIG. 2) for controlling light emission in light emitting element 40 configured as described above. And FIG. 12 (in each of the figures, an example in which the drain voltage is 4 V and 8 V is shown). As can be seen from these figures, the TFT performs on / off operation by the gate voltage applied to the gate electrode. That is, when the gate voltage exceeds the threshold voltage, the TFT is turned on (low resistance state) and the drain current increases. On the other hand, when the gate voltage falls below the threshold voltage, the TFT turns off (high resistance state) and the drain current decreases.
[0065]
(Method of manufacturing display device)
In the method of manufacturing the display device 1 configured as described above, the steps up to manufacturing the first TFT 20 and the second TFT 30 on the transparent substrate 10 are substantially the same as the steps of manufacturing the active matrix substrate of the liquid crystal display device 1. Therefore, the outline will be briefly described with reference to FIG.
[0066]
FIG. 13 is a process cross-sectional view schematically showing a process of forming each component of the display device 1 under a temperature condition of 600 ° C. or less. That is, as shown in FIG. 13A, a thickness of about 2000 to 5000 angstroms is applied to the transparent substrate 10 by plasma CVD using TEOS (tetraethoxysilane), oxygen gas, or the like as a source gas, if necessary. An underlayer protection film (not shown) made of a silicon oxide film is formed. Next, the temperature of the substrate is set to about 350 ° C., and a semiconductor film 100 made of an amorphous silicon film having a thickness of about 300 to 700 Å is formed on the surface of the base protective film by a plasma CVD method.
[0067]
Next, a crystallization step such as laser annealing or a solid phase growth method is performed on the semiconductor film 100 made of an amorphous silicon film to crystallize the semiconductor film 100 into a polysilicon film. In the laser annealing method, for example, a line beam with a long beam shape of 400 mm is used with an excimer laser, and the output intensity is, for example, 200 mJ / cm. ² It is. The line beam is scanned such that a portion corresponding to 90% of the peak value of the laser intensity in the short dimension direction overlaps each region.
[0068]
Next, as shown in FIG. 13B, the semiconductor film 100 is patterned into island-shaped semiconductor films 200 and 300, and TEOS (tetraethoxysilane), oxygen gas, or the like is used as a source gas on the surfaces thereof. A gate insulating film 50 made of a silicon oxide film or a nitride film having a thickness of about 600 to 1500 angstroms is formed by a plasma CVD method.
[0069]
Next, as shown in FIG. 13C, a conductive film formed of a metal film of aluminum, tantalum, molybdenum, titanium, tungsten, or the like is formed by a sputtering method, and then patterned to form a gate as part of a scan line gate. The electrodes 21 and 31 are formed. In this step, a capacitance line "cline" is also formed. In the drawing, reference numeral 310 denotes an extended portion of the gate electrode 31. In this state, high-concentration impurities such as phosphorus ions or boron ions are implanted to form source / drain regions 22, 23, 32, and 33 in the silicon thin films 200 and 300 in a self-aligned manner with respect to the gate electrodes 21 and 31, respectively. . Note that portions where the impurities are not introduced become the channel regions 27 and 37.
[0070]
In the present embodiment, as will be described later, TFTs having different conductivity types may be manufactured on the same substrate. In this case, in the impurity introduction step, the impurity formation step is performed while covering the TFT formation region of the opposite conductivity type with a mask. We will promote the introduction of.
[0071]
Next, as shown in FIG. 13D, after the first interlayer insulating film 51 is formed, contact holes 61, 62, 63, 64, and 69 are formed, and the data line sig, the capacitance line cline, and the gate electrode are formed. The potential holding electrode st including the extension portion st1 overlapping the extension portion 310 of the first 31, the common power supply line com, and the relay electrode 35 are formed. As a result, the potential holding electrode st is electrically connected to the gate electrode 31 via the contact hole 69 and the extension 310. Thus, the first TFT 20 and the second TFT 30 are formed. Further, a storage capacitor cap is formed by the capacitance line “cline” and the extended portion “st1” of the potential holding electrode “st”.
[0072]
Next, as shown in FIG. 13E, a second interlayer insulating film 52 is formed, and a contact hole 65 is formed in a portion corresponding to the relay electrode 35 in this interlayer insulating film.
[0073]
Next, after a conductive film is formed on the entire surface of the second interlayer insulating film 52, patterning is performed, and the pixel electrode 41 electrically connected to the source / drain region 32 of the second TFT 30 via the contact hole 65 is formed. Form.
[0074]
Next, as shown in FIG. 13F, after a black resist layer is formed on the surface side of the second interlayer insulating film 52, the resist is applied to the organic semiconductor film 43 of the light emitting element 40 and the hole injection layer. A bank layer bank is formed while leaving a region in which 42 is to be formed. Here, regardless of whether the organic semiconductor film 43 is formed in a box shape independently for each pixel or in a stripe shape along the data line sig, the bank is formed in a shape corresponding to the bank shape. The manufacturing method according to the present embodiment can be applied only by forming the layer bank.
[0075]
Next, a liquid material (precursor) for forming the organic semiconductor film 43 is discharged from the inkjet head IJ to the region inside the bank layer bank, and the organic semiconductor film 43 is formed in the region inside the bank layer bank. I do. Similarly, a liquid material (precursor) for forming the hole injection layer 42 is discharged from the inkjet head IJ to the region inside the bank layer bank, and the hole injection layer 42 is formed in the region inside the bank layer bank. To form Note that as described with reference to FIGS. 7A and 7B and FIGS. 8A and 8B, depending on the structure, the organic semiconductor film 43 and the hole injection layer may be used depending on the structure. The order in which 42 are formed may be interchanged. Here, since the bank layer bank is made of a resist, it is water repellent. On the other hand, since the precursors of the organic semiconductor film 43 and the hole injection layer 42 use a hydrophilic solvent, the application region of the organic semiconductor film 43 is surely defined by the bank layer bank, and is applied to adjacent pixels. It does not protrude. In addition, if the bank layer bank is formed sufficiently high, the organic semiconductor film 43 and the hole injection layer 42 can be formed in predetermined regions even when an application method such as a spin coating method is used without using an inkjet method. .
[0076]
In the present embodiment, as shown in FIG. 3, in order to increase the working efficiency when the organic semiconductor film 43 and the hole injection layer 42 are formed by the inkjet method, any one of the adjacent ones along the extending direction of the scanning line gate is used. The pitch P at the center of the formation region of the organic semiconductor film 43 is made equal between the pixels 7. Therefore, as shown by the arrow Q, there is an advantage that the material of the organic semiconductor film 43 may be ejected from the ink jet head IJ at equally spaced positions along the extending direction of the scanning line gate. In addition, since the movement at the same pitch is sufficient, the moving mechanism of the ink jet head IJ is simplified, and the driving accuracy of the ink jet head IJ is easily increased.
[0077]
Thereafter, as shown in FIG. 13 (G), a counter electrode op is formed on the front surface side of the transparent substrate 10. Here, the opposing electrode op is formed on the entire surface or in a stripe shape. When the opposing electrode op is formed in a stripe shape, a conductive film is formed on the entire surface of the transparent substrate 10 and then patterned in a stripe shape. I do.
[0078]
Note that TFTs are also formed in the data-side driving circuit 3 and the scanning-side driving circuit 4 shown in FIG. 1, and these TFTs use all or a part of the process of forming the TFTs in the pixel 7 described above. Done. Therefore, the TFT constituting the drive circuit is also formed between the same layers as the TFT of the pixel 7.
[0079]
In the present embodiment, since the bank layer bank is made of a black insulating resist, it is left as it is and used as an insulating layer for reducing the black matrix BM and the parasitic capacitance.
[0080]
That is, as shown in FIG. 1, the above-described bank layer bank (the formation region is hatched) is also formed in the peripheral region of the transparent substrate 10. Therefore, since both the data-side drive circuit 3 and the scan-side drive circuit 4 are covered by the bank layer bank, even if the opposing electrode op overlaps the formation region of these drive circuits, the drive circuit A bank layer bank is interposed between the wiring layer and the opposing electrode op. Therefore, it is possible to prevent the capacitance from being parasitic in the drive circuits 3 and 4, so that the load on the data side drive circuit 3 can be reduced, and the power consumption can be reduced or the display operation can be speeded up.
[0081]
Further, in this embodiment, as shown in FIGS. 3 to 5, the bank layer bank is formed so as to overlap the data line sig. Accordingly, since the bank layer bank intervenes between the data line sig and the opposing electrode op, it is possible to prevent the capacitance from being parasitic on the data line sig. As a result, the load on the driver circuit can be reduced, so that low power consumption or high-speed display operation can be achieved.
[0082]
Further, in the present embodiment, as shown in FIGS. 3, 4, and 6A, the bank layer bank may be formed also in a region where the pixel electrode 41 and the relay electrode 35 overlap. That is, as shown in FIG. 6B, when a bank layer bank is not formed in a region where the pixel electrode 51 and the relay electrode 35 overlap, a driving current flows between the pixel electrode and the counter electrode op. Even if the organic semiconductor and the film 43 emit light, this light is not emitted because it is sandwiched between the relay electrode 35 and the counter electrode op, and does not contribute to display. The drive current flowing in such a portion that does not contribute to display can be said to be a reactive current in terms of display. However, in the present embodiment, the bank layer bank is formed in a portion where such a reactive current should flow, and the drive current is prevented from flowing there, so that the useless current can be prevented from flowing through the common power supply line com. . Therefore, the width of the common power supply line com may be narrower accordingly.
[0083]
If the bank layer bank made of a black resist is left as described above, the bank layer bank functions as a black matrix, and the display quality such as luminance and contrast ratio is improved. That is, in the display device 1 according to the present embodiment, since the opposing electrode op is formed in a stripe shape over the entire front surface side of the transparent substrate 10 or over a wide area, the light reflected by the opposing electrode op lowers the contrast ratio. .
[0084]
However, in the present embodiment, since the bank layer bank having the function of suppressing the parasitic capacitance while defining the formation region of the organic semiconductor film 43 is formed of a black resist, the bank layer bank also functions as a black matrix, and the bank layer bank has the function of the counter electrode op. There is an advantage that the contrast ratio is high because the useless reflected light is blocked. In addition, since the light emitting region can be defined in a self-aligned manner by using the bank layer bank, light emission which becomes a problem when another metal layer or the like is used as a black matrix without using the bank layer bank as a black matrix. No margin for alignment with the region is required.
(Another configuration of active matrix substrate)
Note that the present invention is not limited to the above configuration, and can be applied to various types of active matrix substrates. For example, as described with reference to FIG. 31, on the transparent substrate 1, the extension of the scanning line gate is performed using one data line sig, one common power supply line com, and one column of pixels 7 as one unit. The present invention is also applicable to a display device 1A having a configuration repeated in the setting direction.
[0085]
In addition, the storage capacitor cap may be configured between the common power supply line com and the potential holding electrode st without using a capacitor line. In this case, as shown in FIGS. 14A and 14B, the extended portion 310 of the gate electrode 31 for electrically connecting the potential holding electrode st and the gate electrode 31 is connected to the common power supply line com. The storage capacitor is expanded to the lower layer side, and the storage capacitor cap having the first interlayer insulating film 51 located between the extended portion 310 and the common power supply line com as a dielectric film is formed.
[0086]
Further, although the storage capacitor cap is not shown, it may be configured using a polysilicon film for forming a TFT, and is not limited to a capacitance line or a common power supply line, and may be connected to a scanning line in a preceding stage. It is also possible to configure between.
[0087]
[Embodiment 1]
FIG. 15 is an equivalent circuit diagram illustrating a pixel configuration of the display device 1 of the present embodiment. FIGS. 16A and 16B are an explanatory diagram showing an electrical connection state of each element formed in each pixel and a waveform diagram showing a potential change such as a drive signal.
[0088]
As shown in FIGS. 15, 16A and 16B, in the present embodiment, the first TFT 20 is an N-channel type. Therefore, when the scanning signal Sgate supplied from the scanning line gate has a high potential, the first TFT 20 is turned on, and the image signal data is transferred from the data line sig to the storage capacitor cap via the first TFT 20. Is written, and while the scanning signal Sgate supplied from the scanning line gate is at a low potential, the driving of the second TFT 30 is controlled by the image signal data stored in the storage capacitor cap.
[0089]
In the present embodiment, the second TFT 30 is also an N-channel type. Therefore, from the data line sig, the high-potential-side image signal date is written to the storage capacitor cap of the pixel to be turned on, and the low-potential-side image signal date is written to the storage capacitor cap of the pixel to be turned off. Is written, and the potential of the potential holding electrode st changes accordingly.
[0090]
Here, the gate voltage of the second TFT 30, Vgcur, corresponds to the difference between the lower one of the potential of the common power supply line com and the potential of the pixel electrode 30, and the potential of the potential holding electrode st. However, in the present embodiment, the potential of the common power supply line com is made lower than the potential of the opposing electrode op of the light emitting element 40, and when the second TFT 30 is turned on, as shown by the arrow F, the light emitting element It is configured such that a current flows from 40 toward the common power supply line com. Therefore, the gate voltage Vgcur of the second TFT 30 corresponds to the difference between the potential of the common power supply line com and the potential of the potential holding electrode st. The potential of the common feed line com can be set to a sufficiently low value, unlike the potential of the pixel electrode 30 corresponding to the potential between the potential of the common feed line com and the potential of the counter electrode op. . Therefore, in the present embodiment, the gate voltage Vgcur of the second TFT 30 can be set to a sufficiently high value, and the ON current of the second TFT 30 is large, so that display with high luminance can be performed. When a high value is obtained as the gate voltage Vgcur of the second TFT 30 when the pixel is turned on, the potential of the potential holding electrode st at that time, that is, the high potential of the image signal data is correspondingly increased. Since the potential on the side can be reduced, the amplitude of the image signal data can be reduced, and the drive voltage in the display device 1 can be reduced.
[0091]
Note that the ON current of the second TFT 30 depends not only on the gate voltage Vgcur but also on the drain voltage, but the above conclusion does not change. Further, in the present embodiment, the ON current of the second TFT 30 is defined by the difference between the potential of the common power supply line com and the potential of the potential holding electrode st, and is not directly affected by the potential of the counter electrode op. The potential on the high potential side of the image signal data for turning on the pixel is reduced to a potential lower than the potential of the counter electrode op, the amplitude of the image signal data is reduced, and the low drive voltage in the display device 1 is reduced. It is planned. Note that the potential on the high potential side of the image signal data for turning on the pixel may be reduced to the same potential as the counter electrode op to reduce the amplitude of the image signal data.
[0092]
Further, in the present embodiment, the potential of the image signal data supplied from the data line sig to the pixel to be turned off is slightly higher than the potential of the common power supply line com. Since the second TFT 30 is an N-channel type, to completely turn it off, the gate voltage Vgcur of the second TFT 30 is made negative (potential lower than the common power supply line com). Alternatively, the potential on the low potential side of the image signal data is set so that the absolute value of the gate voltage Vgcur of the second TFT 30 is slightly lower than the level corresponding to the absolute value of the threshold voltage of the second TFT 30. Set higher. At this time, the gate voltage of the second TFT 30 in the pixel 7 in the light-off state is set to a value which is the same as the polarity when the second TFT 30 is turned on and lower than the threshold voltage of the second TFT 30. Set to. At this time, even when the low-potential side of the image signal data is set high as described above, the light emitting element 40 is off because the second TFT 30 is in a high resistance state and the on-state current is extremely small. . Note that the potential of the image signal data supplied from the data line sig to the pixel to be turned off may be made equal to the potential of the common power supply line com to reduce the amplitude of the image signal data.
[0093]
When the low-potential side of the image signal data is set high enough not to exceed the threshold value of the second TFT 30 in this manner, the amplitude of the image signal data can be reduced, so that the driving voltage of the image signal data can be reduced. Can be. In addition, as described above, the potential on the high potential side of the image signal data for turning on the pixel is reduced to a potential lower than the potential of the counter electrode op, so that the potential of the image signal data becomes lower than the potential of the counter electrode op. And the common power supply line com. Therefore, the drive voltage of the display device 1 can be reduced, and the power consumption of the display device 1 can be reduced. In addition, this configuration does not cause a reduction in image quality, abnormal operation, or a decrease in operable frequency, and there is a concern in each element formed of a thin film because the drive voltage of the display device 1 is low. Another advantage is that the problem of withstand voltage (dielectric strength) does not become apparent.
[0094]
[Modification of First Embodiment]
FIG. 17 is an equivalent circuit diagram illustrating a pixel configuration of the display device 1 of the present embodiment. FIGS. 18A and 18B are an explanatory diagram showing an electrical connection state of each element formed in each pixel and a waveform diagram showing a potential change of a driving signal and the like. Note that, in the present embodiment, contrary to the first embodiment, both the first TFT 20 and the second TFT 30 are configured by P-channel TFTs. However, in the present embodiment, each element is driven and controlled based on the same technical idea as in the first embodiment, and only the polarity of the drive signal described in the first embodiment is inverted. The other points have the same configuration, so that the configuration will be described only briefly.
[0095]
As shown in FIGS. 17, 18A and 18B, in this embodiment, since the first TFT 20 is a P-channel type, the scanning signal Sgate supplied from the scanning line gate has a low potential. Sometimes, the first TFT 20 is turned on. In the present embodiment, the second TFT 30 is also a P-channel type. Accordingly, from the data line sig, the low-potential-side image signal date is written to the storage capacitor cap of the pixel to be turned on, and the high-potential-side image signal date is written to the storage capacitor cap of the pixel to be turned off. Written.
[0096]
Here, the gate voltage Vgcur of the second TFT 30 corresponds to the difference between the higher one of the potential of the common power supply line com and the potential of the pixel electrode 30 and the potential of the potential holding electrode st. However, in the present embodiment, the potential of the common power supply line com is set higher than the potential of the opposing electrode op of the light emitting element 40, and when the second TFT 30 is turned on, as shown by the arrow E, as shown by the arrow E. The configuration is such that current flows from the electric wire com to the light emitting element 40. Therefore, the gate voltage Vgcur of the second TFT 30 corresponds to the difference between the potential of the common power supply line com and the potential of the potential holding electrode st. The potential of the common feed line com can be set to a sufficiently high value, unlike the potential of the pixel electrode 30 corresponding to the potential between the potential of the common feed line com and the potential of the counter electrode op. . Therefore, in the present embodiment, the gate voltage Vgcur of the second TFT 30 can be set to a sufficiently high value, and the ON current of the second TFT 30 is large, so that display with high luminance can be performed. Further, when a high value is obtained as the gate voltage Vgcur of the second TFT 30 when the pixel is turned on, the potential of the potential holding electrode st at that time, that is, the low potential of the image signal data, Since the potential on the side can be increased, the amplitude of the image signal data can be reduced.
[0097]
Further, in the present embodiment, since the ON current of the second TFT 30 is not directly affected by the potential of the counter electrode op, the potential on the low potential side of the image signal data for turning on the pixel is set to: The potential is raised to a slightly higher potential than the potential of the opposing electrode op, and the amplitude of the image signal data is reduced. Note that the potential of the low potential side of the image signal data for turning on the pixel may be increased to the same potential as the counter electrode op to reduce the amplitude of the image signal data.
[0098]
Further, in the present embodiment, the potential of the image signal data supplied from the data line sig to the pixels to be turned off is reduced to a slightly lower potential than the potential of the common power supply line com. That is, the higher potential of the image signal data is set lower so that the absolute value of the gate voltage Vgcur of the second TFT 30 is slightly lower than the level corresponding to the absolute value of the threshold voltage of the TFT. I have. As a result, the ON current of the second TFT 30 becomes extremely small, and the light emitting element 40 is turned off. Note that the potential of the image signal data supplied from the data line sig to the pixel to be turned off may be made equal to the potential of the common power supply line com to reduce the amplitude of the image signal data.
[0099]
As described above, the potential on the low potential side of the image signal data is set to be high, and the potential on the high potential side of the image signal data for turning on the pixels is set to be low. The potential falls within a range defined by the opposing electrode op and the common feed line com. Therefore, it is possible to reduce the driving voltage of the display device 1 and to reduce the power consumption of the display device 1.
[Embodiment 2]
FIG. 19 is an equivalent circuit diagram illustrating a pixel configuration of the display device 1 of the present embodiment.
FIGS. 20A and 20B are an explanatory diagram showing an electrical connection state of each element formed in each pixel and a waveform diagram showing a potential change such as a drive signal. As shown in FIGS. 19, 20A and 20B, in the present embodiment, the first TFT 20 is constituted by an N-channel TFT, and the second TFT 30 is constituted by a P-channel TFT. Since the second TFT 30 is a P-channel type, a low-potential-side image signal “date” is written from the data line sig to the storage capacitor “cap” of the pixel to be turned on, and the storage capacitance of the pixel to be turned off is set. The high-potential-side image signal date is written into the cap. The gate voltage Vgcur of the second TFT 30 corresponds to the difference between the higher one of the potential of the common power supply line com and the potential of the pixel electrode 30 and the potential of the potential holding electrode st.
[0100]
In the present embodiment, the potential of the common feed line com is set higher than the potential of the counter electrode op of the light emitting element 40, and the gate voltage Vgcur of the second TFT 30 is set to the potential of the common feed line com and the potential of the potential holding electrode st. It is configured to correspond to the difference from the potential. Since the potential of the common power supply line com can be set to a value sufficiently higher than that of the pixel electrode 41, the ON current of the second TFT 30 is large, and display can be performed with high luminance. Further, the potential of the potential holding electrode st at that time, that is, the potential on the low potential side of the image signal data can be increased accordingly, so that the amplitude of the image signal data can be reduced. Further, since the on-current of the second TFT 30 is not directly affected by the potential of the common electrode op, the low-potential side of the image signal data for turning on the pixel is set to the potential of the common electrode op. The potential is raised to a higher or equal potential, and the amplitude of the image signal data is reduced.
[0101]
Further, in the present embodiment, the potential of the image signal data supplied from the data line sig to the pixel to be turned off is slightly lower than or equal to the potential of the common power supply line com. The amplitude of data is reduced. Therefore, the potential of the image signal data is kept within the range defined by the counter electrode op and the common power supply line com, and the driving voltage of the display device 1 is reduced, so that the power consumption of the display device 1 is reduced. Thus, an effect similar to that of the first embodiment or a modification thereof can be obtained.
[0102]
In the present embodiment, since the first TFT 20 is of an N-channel type and of a conductivity type opposite to that of the second TFT 30, the potential of the scanning line gate (scanning signal Sgate) when selecting a pixel is high. At this time, the gate voltage Vgsw of the first TFT 20 corresponds to the potential difference between the high potential of the scanning signal Sgate and the potential holding electrode st (the potential of the holding capacitor st, the potential of the gate electrode of the second TFT 30). . Here, since the second TFT 30 is a P-channel type, the image signal data for lighting the pixel 7 is on the low potential side, and the potential of the potential holding electrode st decreases during the selection period of the pixel 7. . Therefore, the gate voltage Vgsw of the first TFT 20 shifts in a direction where the on-current increases.
[0103]
On the other hand, the gate voltage Vgcur of the second TFT 30 corresponds to the potential difference between the common power supply line com and the potential holding electrode st. When the selected pixel 7 is in the lighting state, the potential of the potential holding electrode st during the selection period is Since this tends to decrease, the gate voltage Vgcur of the second TFT 30 shifts in a direction where the on-current increases.
[0104]
As described above, in the present embodiment, since the first TFT 20 and the second TFT 30 are of the opposite conductivity type, to increase the writing capability of the first TFT 20, the height of the selection pulse of the scanning signal Sgate is increased. In order to increase the luminance of the light emitting element 40, the image signal data is reduced in order to lower the ON resistance of the second TFT 30. Such optimization of the scanning signal Sgate with respect to the selection pulse height and the image signal data is performed as the image signal data at the level for lighting the light emitting element 40 is written to the storage capacitor cap during the selection period of the pixel 7. This is effective for shifting the gate voltage of one TFT 20 in a direction in which the on-current of the TFT increases. Therefore, the image signal data is smoothly written from the data line sig to the storage capacitor cap via the first TFT 20.
[0105]
Here, the gate voltage Vgsw of the first TFT 20 when selecting the pixel 7 is determined by the potential corresponding to the high potential of the scanning signal Sgate and the potential of the potential holding electrode st (the potential of the holding capacitor cap or the potential of the second TFT 30). The gate voltage Vgcur of the second TFT 30 corresponds to the difference between the potential of the common power supply line com and the potential of the potential holding electrode st, and is based on the potential of the potential holding electrode st. , The potential corresponding to the high potential of the scanning signal Sgate and the potential of the common feed line com have the same polarity. Therefore, if the potential of the potential holding electrode st is changed, both the gate voltage Vgsw of the first TFT 20 and the gate voltage Vgcur of the second TFT 30 are shifted by the same amount in the same direction.
[0106]
Therefore, if the potential of the image signal data for lighting is changed in the direction in which the resistance when the first TFT 20 is turned on is reduced within the range of the drive voltage range of the display device 1, the speed of the display operation is increased. At this time, the potential of the image signal data for lighting is changed in a direction in which the resistance of the second TFT 30 when the second TFT 30 is turned on decreases, so that the luminance can be improved. Therefore, it is possible to achieve both lower drive voltage and improved display quality.
[Modification of Second Embodiment]
FIG. 21 is an equivalent circuit diagram illustrating a pixel configuration of the display device 1 of the present embodiment. FIGS. 22A and 22B are an explanatory diagram showing an electrical connection state of each element formed in each pixel and a waveform diagram showing a potential change such as a drive signal. Note that, in the present embodiment, contrary to the second embodiment, the first TFT 20 is a P-channel TFT, and the second TFT 30 is an N-channel TFT. However, in the present embodiment, each element is driven and controlled based on the same technical idea as in the second embodiment, and only the polarity of the drive signal described in the second embodiment is inverted. However, its configuration will be simply described.
[0107]
As shown in FIGS. 21, 22A and 22B, in the present embodiment, the second TFT 30 is of an N-channel type as in the first embodiment, so that the data line sig is turned on from the data line sig. The high-potential-side image signal “date” is written to the storage capacitor “cap” of the pixel to be turned off, and the low-potential-side image signal “date” is written to the storage capacitor “cap” of the pixel to be turned off. Here, the gate voltage Vgcur of the second TFT 30 corresponds to the difference between the lower one of the potential of the common power supply line com and the potential of the pixel electrode 30 and the potential of the potential holding electrode st. However, in this embodiment, since the potential of the common power supply line com is lower than the potential of the opposing electrode op of the light emitting element 40, the gate voltage Vgcur of the second TFT 30 is equal to the potential of the common power supply line com and the potential holding. This corresponds to a difference from the potential of the electrode st. Since the potential of the common power supply line com can be set to a sufficiently low potential, the ON current of the second TFT 30 is large, and display can be performed with high luminance. Alternatively, the amplitude of the image signal data can be reduced by increasing the potential of the potential holding electrode st at that time, that is, the potential on the high potential side of the image signal data, as much as the luminance is high. In addition, since the ON current of the second TFT 30 is not directly affected by the potential of the counter electrode op, the potential on the high potential side of the image signal data for turning on the pixel is changed to the potential of the counter electrode op. The potential is lowered to a lower potential or an equal potential, and the amplitude of the image signal data is reduced. Further, in the present embodiment, the potential of the image signal data supplied from the data line sig to the pixel to be turned off is slightly higher or equal to the potential of the common power supply line com. The amplitude of data is reduced. Therefore, the potential of the image signal data is kept within the range defined by the counter electrode op and the common power supply line com, and the driving voltage of the display device 1 is reduced. For example, an effect similar to that of the first embodiment or a modification thereof can be obtained.
[0108]
In this embodiment, the first TFT 20 is of a P-channel type and of a conductivity type opposite to that of the second TFT 30, so that the potential of the scanning line gate (scanning signal Sgate) when selecting a pixel is low. On the other hand, since the second TFT 30 is an N-channel type, the image signal data for lighting the pixel 7 is on the high potential side. As described above, in the present embodiment, since the first TFT 20 and the second TFT 30 are of the opposite conductivity type, the potential of the selection pulse of the scanning signal Sgate is lowered in order to increase the writing capability of the first TFT 20. In order to increase the luminance of the light emitting element 40, the potential of the image signal data is reduced in order to lower the on-resistance of the second TFT 30. Such optimization of the scanning signal Sgate with respect to the selection pulse height and the image signal data is performed as the image signal data at the level for lighting the light emitting element 40 is written to the storage capacitor cap during the selection period of the pixel 7. This is effective for shifting the gate voltage of one TFT 20 in a direction in which the on-current of the TFT increases.
[0109]
Accordingly, when the potential of the potential holding electrode st is used as a reference, the potential corresponding to the low potential of the scanning signal Sgate and the potential of the common power supply line com have the same polarity. Accordingly, both the gate voltage Vgsw of the first TFT 20 and the gate voltage Vgcur of the second TFT 30 are shifted by the same amount in the same direction. Therefore, if the potential of the image signal data for lighting is changed in the direction in which the resistance when the first TFT 20 is turned on is reduced within the range of the drive voltage range of the display device 1, the speed of the display operation is increased. Can be planned. At this time, since the potential of the image signal data for lighting is changed in the direction in which the resistance when the second TFT 30 is turned on decreases, the luminance can be improved. Therefore, similarly to the second embodiment, it is possible to achieve both lower drive voltage and improved display quality. In the second embodiment and the modification of the second embodiment, an optimal driving method will be described with reference to FIG.
[0110]
In the second embodiment, the first TFT is an N-channel type, and the second TFT is a P-channel type. As shown in FIG. 25, when the light emitting element 40 is turned off, the potential of the image signal data is higher than the potential of the common power supply line com to turn off the second P-channel TFT 30. In the present embodiment, as shown in FIG. 25, even when the light emitting element 40 is turned off, the second TFT 30 is not completely turned off. That is, in the present embodiment, since the second TFT 30 is a P-channel type, to completely turn it off, the gate voltage Vgcur is set to 0 V (the same potential as the common power supply line com) or a positive potential (the common power supply line com). In this embodiment, the gate voltage Vgcur of the second TFT 30 is set to be slightly higher than a level corresponding to the threshold voltage Vthp (cur) of the TFT. , The potential of the image signal data when the light is turned off is set to be lower.
[0111]
Accordingly, the gate voltage applied to the second TFT 30 in the pixel 7 in the unlit state is the same as the polarity when the second TFT 30 is turned on, but the threshold voltage (Vthp) of the second TFT 30 is set. (Cur)). For example, when the threshold voltage (Vthp (cur)) of the second TFT 30 is -4 V, the gate voltage applied to the second TFT 30 in the off state is -3 V.
[0112]
As described above, when the first TFT is N-type and the second TFT is P-type, the amplitude of the image signal data can be reduced by setting the potential on the light-off side of the image signal data lower than before, so that the image signal data can be reduced. Voltage and frequency can be reduced. Further, even when the light-off-side potential of the image signal data is set to be lower, the potential of the second TFT 30 of the P-channel type is slightly higher than the level corresponding to the threshold voltage Vthp (cur). Therefore, the current flowing when the light is turned off is extremely small.
If the voltage applied to the light emitting element 40 is low, only a very small drive current flows. Therefore, there is substantially no problem in turning off the light emitting element 40. Further, in the present embodiment, the potential of the common power supply line com can be set relatively high unless the potential at the time of turning off the image signal data does not need to exceed the potential of the common power supply line com. Therefore, in the present embodiment, the potential of the common power supply line com is set equal to the potential of the scanning signal Sgate when the first TFT 20 is turned on. Therefore, in the scan-side drive circuit, the signal level used as the high potential of the scan signal Sgate may be supplied as it is to the common power supply line com. Therefore, in the display device 1 of the present embodiment, the number of drive signal levels used And the number of terminals for inputting drive signals to the display device 1 can be reduced. Further, since the number of power supplies can be reduced, power consumption of the power supply circuit can be reduced and space can be saved.
[0113]
In this case, since the first TFT 20 is of the N-channel type and the second TFT 30 is of the P-channel type, the potential of the gate electrode applied to the second TFT 30 of the pixel 7 in the unlit state is equal to the first TFT 20. Is set to a potential lower than the potential obtained by subtracting the threshold voltage Vthn (sw) of the first TFT 20 from the potential of the scanning signal gate when turning ON. That is, the absolute value of the potential difference Voff between the image signal data (the potential of the potential holding electrode st) and the common power supply line com when the pixel 7 is turned off is expressed by the following equation.
Vthn (sw) <| Voff |
As shown in (1), the threshold voltage Vthn (sw) of the first TFT 20 may be set to be higher than that of the first TFT 20 to prevent the writing operation of the first TFT 20 from being hindered when the pixel 7 is selected.
[0114]
When the first TFT 20 of the modification of the second embodiment is of a P-channel type and the second TFT 30 is of an N-channel type, it will be described later with reference to FIGS. 26 and 27A and 27B. As described above, the polarity of the voltage applied to the first TFT 20 or the second TFT 30 is reversed by exchanging the relative levels of the signals described in the present embodiment. Even in this case, as in the present embodiment, if the second TFT 30 is not completely turned off when the light emitting element 40 is turned off, the voltage and the frequency of the image signal data can be reduced. Further, by making the potential of the common power supply line com equal to the potential of the scanning signal Sgate when the first TFT 20 is turned on, the number of power supplies can be reduced. In this case, the potential of the gate electrode applied to the second TFT 30 of the pixel 7 in the turned-off state is equal to the first potential so that the writing operation of the first TFT 20 when selecting the pixel 7 is not hindered. The potential is set higher than the potential obtained by adding the threshold voltage Vthn (sw) of the first TFT 20 to the potential of the scanning signal gate when the TFT 20 is turned on.
[0115]
[Embodiment 3]
In the present embodiment, as shown in an equivalent circuit in FIG. 23, similarly to the second embodiment, in any pixel 7, the first TFT 20 is an N-channel type and the second TFT 30 is a P-channel type. This is an example. Also in the display device 1 according to the present embodiment, since the second TFT 30 is a P-channel type, the potential of the common power supply line com is higher than the potential of the counter electrode op of the light emitting element 40. Therefore, when the second TFT 30 is turned on, a current flows from the common power supply line com to the light emitting element 40 as shown by the arrow E.
[0116]
Note that, since it is the same as the second embodiment, description of common points is omitted, and only different points are described. Although the storage capacitor is provided in the second embodiment, the present embodiment is different in that there is no storage capacitor cap. With such a configuration, the change in the potential of the holding electrode st can be significantly increased.
[0117]
In the case where the first TFT 20 is a P-channel type and the second TFT 30 is an N-channel type, as described later with reference to FIGS. 26 and 27A and 27B, in the present embodiment. The polarity of the voltage applied to the first TFT 20 or the second TFT 30 is inverted by exchanging the relative levels of the signals described above. Even in this case, the potential of the selection pulse of the scanning signal is reduced to increase the writing capability of the first TFT 20, and the potential of the image signal is increased to decrease the on-resistance of the second TFT 30 and increase the emission luminance. Will be.
[0118]
[Modification of Third Embodiment]
In the third embodiment, the case where the first TFT 20 is of the N-channel type and the second TFT 30 is of the P-channel type in any pixel 7 has been described. However, as shown in FIG. Alternatively, the first TFT 20 may be configured as a P-channel type, and the second TFT 30 may be configured as an N-channel type. In the example shown in this figure, the potential of the common power supply line com is made lower than the potential of the opposing electrode op of the light emitting element 40, and when the second TFT 30 is turned on, the light emission as shown by the arrow F It is configured such that current flows from the opposing electrode op of the element 40 to the common power supply line com.
[0119]
When the pixel 7 is configured as described above, as shown in FIGS. 27A and 27B, the polarity of each drive signal having the waveform shown in FIG. 24A is inverted. In the third embodiment, when the first TFT 20 is an N-channel type and the second TFT 30 is a P-channel type, the potential of the common power supply line com is lower than the potential of the opposing electrode op of the light emitting element 40. Then, when the second TFT 30 is turned on, the current may flow from the counter electrode op of the light emitting element 40 toward the common power supply line com. However, the effect of having the first TFT 20 and the second TFT 30 of the opposite conductivity type can be obtained. Conversely, when the first TFT 20 is of a P-channel type and the second TFT 30 is of an N-channel type, the potential of the common power supply line com is made higher than the potential of the opposing electrode op of the light emitting element 40, When the second TFT 30 is turned on, the first TFT 20 and the second TFT 30 are made to be of the opposite conductivity type even when the current flows from the common power supply line com to the light emitting element 40. The effect of that can be obtained.
[0120]
[Embodiment 4]
In each of the first, second, and third embodiments, as described with reference to FIGS. 28A and 28B, of the two electrodes of the storage capacitor cap, the gate electrode of the second TFT 30 is electrically connected. The electrode opposite to the electrode connected to the scan signal gate may be supplied with a pulse whose potential is delayed in a direction opposite to that of the selection pulse of the scanning signal gate.
[0121]
In the example shown here, as shown in FIG. 28A, of the two electrodes of the storage capacitor cap, the opposite side to the electrode electrically connected to the gate electrode of the second TFT 30 via the potential holding electrode st. Are constituted by a capacitance line "cline" extending in parallel with the scanning line "gate".
[0122]
As shown in FIG. 28B, a potential stg including a pulse signal Pstg which is delayed from the selection pulse Pgate of the scanning signal Sgate and whose potential fluctuates in the opposite direction to the selection pulse Pgate is supplied to the capacitance line cline. It is configured to: The pulse signal Pstg shifts the potential of the image signal data by utilizing the capacitive coupling of the storage capacitor cap after the selection pulse Pgate is in the non-selected state. For this reason, a signal corresponding to the sum of the potential of the image signal data and the potential of the pulse signal Pstg is held in the storage capacitor cap in a state where the pixel 7 is turned off. The high-potential side signal of the image signal data has a large on-resistance of the first TFT 20, so that it is difficult to sufficiently perform writing in a limited time. In this example, if the writing is not sufficient, the lighting cannot be performed. However, by using the example of the present embodiment, the writing of the image signal data to the storage capacitor cap can be supplemented. Nevertheless, the maximum range of the potential of the drive signal does not expand.
[0123]
In this manner, when the pulse signal Pstg is applied to the capacitance line “cline”, as shown in FIG. 29, the capacitance line “cline” is pulled out from the scanning side driving circuit 4, and in the scanning side driving circuit 4, Also, the output signal from the shift register 401 is output as a scanning signal Sgate to the scanning line gate via the NAND gate circuit and the inverter, while the output signal from the shift register 401 is delayed via the NAND gate circuit and the two-stage inverter. Then, as shown in FIG. 30, the power supply level on the high potential side may be level-shifted from Vdd to the potential Vccy and output to the capacitance line "cline".
[0124]
In the above-described embodiments and their modifications, the case where a storage capacitor is added has been described with respect to the type of light emitting element provided with the capacitor line “cline”. However, the present embodiment is not limited to the configuration in which such a capacitance line is provided, and one electrode of the storage capacitor may be configured by an adjacent gate line. An example of such a configuration is shown in a circuit block diagram in FIG. 34A, and a voltage waveform of a gate electrode in a scanning direction of a gate line is shown in FIG. As described above, by configuring the adjacent gate line as one electrode of the storage capacitor for the pixel, there is an effect that it is not necessary to separately provide the capacitor line “cline”.
[0125]
[Other embodiments]
In any of the above embodiments, no description is given as to which region of the current-voltage characteristics of the second TFT 30 is to be operated. However, if the second TFT 30 is operated in its saturated region, the TFT has a weak constant. It is possible to prevent an abnormal current from flowing through the light emitting element 40 by using the current characteristics. For example, a pinhole defect may occur in an organic semiconductor film or the like constituting the light emitting element 40, but even in such a case, a current flowing through the defective light emitting element is limited, and a complete short circuit occurs between the electrodes of the light emitting element 40. Never be.
[0126]
On the other hand, if the second TFT 30 is operated in the linear region, it is possible to prevent the variation in the threshold voltage from affecting the display operation. The structure of the TFT is not limited to a top gate type, but may be a bottom gate type. The manufacturing method is not limited to a low temperature process.
[0127]
(Usability of the invention)
As described above, in the above display device, when the second TFT is turned on, the gate voltage is set to one of the potential of the common power supply line and the potential of the pixel electrode and the potential of the gate electrode (the potential of the image signal). Potential), the relative level between the potential of the common power supply line and the potential of the counter electrode of the light emitting element is set in accordance with the conductivity type of the second TFT, and the gate of the second TFT is set. The voltage is configured to correspond to the difference between the potential of the common power supply line and the potential of the potential holding electrode. For example, if the second TFT is an N-channel type, the potential of the common power supply line is lower than the potential of the counter electrode of the light emitting element. The potential of the common power supply line can be set to a sufficiently low value, unlike the potential of the pixel electrode, so that a large ON current can be obtained with the second TFT, and display with high luminance can be performed. it can. Further, when a high gate voltage is obtained as the second TFT when the pixel is turned on, the potential of the image signal at that time can be reduced accordingly, so that the amplitude of the image signal is reduced. In addition, the driving voltage of the display device can be reduced. Therefore, there is an advantage that the power consumption can be reduced and the problem of withstand voltage, which has been a concern in each element formed of a thin film, does not become apparent.
[0128]
In the above display device of the present invention, since the first TFT and the second TFT are of opposite conductivity type, a pulse of a scanning signal for selecting a pixel and an image signal for lighting a light emitting element are provided. Is in a relationship opposite to the potential of. Therefore, when the potential of the potential holding electrode at the time of lighting (the potential of the image signal for lighting) is used as a reference, the potential corresponding to the high potential of the scanning signal and the potential of the common power supply line have the same polarity. Is changed, the gate voltage of the first TFT and the gate voltage of the second TFT are shifted by the same amount in the same direction by changing the potential of the potential holding electrode (the potential of the image signal for lighting). . Therefore, if the potential of the image signal for lighting is shifted in a direction in which the resistance when the first TFT is turned on is reduced within the range of the drive voltage range of the display device, the display operation is speeded up. In this case, the potential of the image signal for lighting is shifted in a direction in which the resistance of the second TFT when the TFT is turned on decreases, so that the luminance can be improved. Therefore, it is possible to achieve both lower drive voltage and improved display quality.
[0129]
Further, in the above display device, of the two electrodes of the storage capacitor, the electrode opposite to the electrode electrically connected to the second gate electrode of the second TFT has a delay from the selection pulse of the scanning signal. Thus, since a pulse whose potential fluctuates in the opposite direction to the selection pulse is supplied, writing of an image signal to the storage capacitor can be compensated. Therefore, the potential of the image signal applied to the gate electrode of the second TFT can be shifted in the direction of increasing luminance without increasing the amplitude of the image signal.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing a display device to which the present invention is applied.
FIG. 2 is a block diagram showing a basic configuration of a display device to which the present invention is applied.
3 is an enlarged plan view showing a pixel of the display device shown in FIG. 2;
FIG. 4 is a sectional view taken along line AA ′ of FIG. 3;
FIG. 5 is a sectional view taken along the line BB ′ in FIG. 3;
FIG. 6A is a cross-sectional view taken along the line CC ′ of FIG. 3, and FIG. 6B is a diagram for explaining the effect when the configuration shown in FIG. FIG.
FIGS. 7A and 7B are cross-sectional views of light-emitting elements used for the display device illustrated in FIGS.
FIGS. 8A and 8B are cross-sectional views of a light-emitting element having a structure different from that of the light-emitting element illustrated in FIGS.
9 is a graph showing current-voltage characteristics of the light-emitting elements shown in FIGS. 7A and 8B.
FIG. 10 is a graph showing current-voltage characteristics of the light-emitting elements shown in FIGS. 7B and 8A.
FIG. 11 is a graph showing current-voltage characteristics of an N-channel TFT.
FIG. 12 is a graph showing current-voltage characteristics of a P-channel TFT.
FIG. 13 is a process sectional view illustrating the method for manufacturing the display device to which the present invention is applied.
FIGS. 14A and 14B are a plan view and a cross-sectional view of a pixel having a structure different from the pixels of the display device illustrated in FIGS. 3 to 6, respectively.
FIG. 15 is an equivalent circuit diagram illustrating a pixel configuration of the display device according to Embodiment 1 of the present invention.
16A and 16B are an explanatory diagram showing an electrical connection state of each element included in the pixel shown in FIG. 15 and waveforms showing potential changes of a driving signal and the like, respectively. FIG.
FIG. 17 is an equivalent circuit diagram illustrating a pixel configuration of a display device according to a modification of Embodiment 1 of the present invention.
18A and 18B are an explanatory diagram showing an electrical connection state of each element included in the pixel shown in FIG. 17 and waveforms showing a potential change of a driving signal and the like, respectively. FIG.
FIG. 19 is an equivalent circuit diagram illustrating a pixel configuration of a display device according to Embodiment 2 of the present invention.
20A and 20B are an explanatory diagram showing an electrical connection state of each element included in the pixel shown in FIG. 19 and a waveform showing a potential change such as a driving signal, respectively. FIG.
FIG. 21 is an equivalent circuit diagram illustrating a pixel configuration of a display device according to a modified example of Embodiment 2 of the present invention.
22A and 22B are an explanatory diagram showing an electrical connection state of each element included in the pixel shown in FIG. 21 and a waveform showing a potential change such as a driving signal, respectively. FIG.
FIG. 23 is an equivalent circuit diagram showing a pixel configuration of a display device according to Embodiment 3 of the present invention.
24A and 24B are a waveform diagram of signals for driving the pixel shown in FIG. 23 and an explanatory diagram showing a correspondence between these signals and an equivalent circuit.
FIG. 25 is a waveform diagram of a signal for driving a pixel of the display device according to Embodiment 2 of the present invention.
FIG. 26 is an equivalent circuit diagram showing a pixel configuration of a display device according to a modification of Embodiment 3 of the present invention.
FIGS. 27A and 27B are a waveform diagram of signals for driving the pixel shown in FIG. 26 and an explanatory diagram showing correspondence between these signals and equivalent circuits.
28A and 28B are an equivalent circuit diagram of a pixel of a display device according to Embodiment 4 of the present invention and a waveform diagram of a signal for driving the pixel, respectively.
FIG. 29 is a block diagram of a scanning-side drive circuit for generating the signals shown in FIG. 28;
30 is a waveform chart of each signal output from the scanning side driving circuit shown in FIG. 29.
FIG. 31 is a block diagram of a display device.
32 is an equivalent circuit diagram showing a conventional pixel configuration in the display device shown in FIG.
33 (A) and 33 (B) are a waveform diagram of signals for driving the pixel shown in FIG. 32 and an explanatory diagram showing correspondence between these signals and equivalent circuits.
FIGS. 34A and 34B are a block diagram of a structure in which a capacitor is formed using an adjacent gate line and a signal waveform of the gate voltage.
[Explanation of symbols]
1 Display device
2 Display
3 Data side drive circuit
4 Scanning drive circuit
5 Inspection circuit
6 Mounting pad
7 pixels
10 Transparent substrate
20 First TFT
21 Gate electrode of first TFT
30 Second TFT
31 Gate electrode of second TFT
40 light emitting element
41 pixel electrode
42 hole injection layer
43 Organic semiconductor film
50 Gate insulating film
bank bank layer
cap storage capacity
cline capacity line
com Common feeder line
gate scan line
op Counter electrode
sig data line
st potential holding electrode

Claims

A display device in which a transistor is arranged corresponding to a scan line, a data line, and an intersection of the scan line and the data line,
A pixel electrode connected to the transistor;
A counter electrode formed above the pixel electrode;
An interlayer insulating film covering the data line and the transistor;
A bank layer formed above the interlayer insulating film;
A light emitting thin film formed inside the bank layer and disposed between the pixel electrode and the counter electrode,
The bank layer is provided so as not to overlap with a contact hole provided in the interlayer insulating film for connecting the pixel electrode and the transistor,
The light emitted by the light emitting thin film is emitted through the counter electrode,
A display device characterized by the above-mentioned.

A display device in which a transistor is arranged corresponding to a scan line, a data line, and an intersection of the scan line and the data line,
A pixel electrode connected to the transistor;
A counter electrode formed above the pixel electrode;
An interlayer insulating film covering the data line and the transistor;
A bank layer formed above the interlayer insulating film;
A light emitting thin film formed inside the bank layer and disposed between the pixel electrode and the counter electrode,
The bank layer is provided so as to overlap with a contact hole provided in the interlayer insulating film for connecting the pixel electrode and the transistor,
The light emitted by the light emitting thin film is emitted through the counter electrode,
A display device characterized by the above-mentioned.

The display device according to claim 1, wherein
The pixel electrode functions as a negative electrode,
The counter electrode functions as a positive electrode,
A display device characterized by the above-mentioned.

The display device according to any one of claims 1 to 3,
The pixel electrode includes a metal film,
The counter electrode includes an ITO film;
A display device characterized by the above-mentioned.

The display device according to claim 1, wherein
The pixel electrode functions as a positive electrode,
The counter electrode functions as a negative electrode,
A display device characterized by the above-mentioned.

The display device according to any one of claims 1 to 5,
A hole injection layer is further provided between the pixel electrode and the counter electrode,
A display device characterized by the above-mentioned.

The display device according to any one of claims 1 to 6,
The data line is formed below the bank layer;
A display device characterized by the above-mentioned.

The display device according to any one of claims 1 to 7,
Further, a power supply line for supplying a current to the light-emitting thin film via the transistor,
The power supply line is formed below the bank layer;
A display device characterized by the above-mentioned.