JP2004023691A - Error correction encoding/decoding method, transmitting device, and receiving device - Google Patents

Error correction encoding/decoding method, transmitting device, and receiving device Download PDF

Info

Publication number
JP2004023691A
JP2004023691A JP2002179464A JP2002179464A JP2004023691A JP 2004023691 A JP2004023691 A JP 2004023691A JP 2002179464 A JP2002179464 A JP 2002179464A JP 2002179464 A JP2002179464 A JP 2002179464A JP 2004023691 A JP2004023691 A JP 2004023691A
Authority
JP
Japan
Prior art keywords
data
error correction
error
transmission
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002179464A
Other languages
Japanese (ja)
Inventor
Masashi Naito
内藤　昌志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2002179464A priority Critical patent/JP2004023691A/en
Publication of JP2004023691A publication Critical patent/JP2004023691A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transmitting device and a receiving device which can improve error rate characteristics without lowering transmission efficiency largely by encoding even a bit position where error tolerance is a little high in a high encoding rate. <P>SOLUTION: In the error correction encoding/decoding method, transmitting device, and receiving device, an S/P converter 11 separates a transmit data series into a plurality of pieces; a plurality of error correction encoders (1) 12, 13, etc., perform error correction encoding of the separated data series at different encoding rates; a mapping circuit 14 maps encoded data with a high encoding rate to a bit position of high error tolerance and encoded data with a low encoding rate to a bit position of low error tolerance based on whether error tolerance is high or low with bit positions of modulation; and a modulator 2 modulates and transmits the data. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル無線通信で用いられる誤り訂正符号化／復号化方法及び送信装置及び受信装置に係り、特に多値ＱＡＭ変調に供する情報の誤り訂正符号化において、送信情報効率を下げずにビット誤り率を低減できる誤り訂正符号化／復号化方法及び送信装置及び受信装置に関する。
【０００２】
【従来の技術】
無線伝送、特に移動通信においては、その電波伝搬環境の変動は大きく、雑音やひずみの影響を大きく受け、受信したデータに誤りが発生する可能性が大きいため、一般には誤り訂正符号化が適用される。
誤り訂正符号化は、送信側で伝送を行う情報系列を誤り訂正可能な形に誤り訂正符号化し、符号系列としてから変調して通信路を通して伝搬し、受信側では伝送された信号を復調した符号系列から誤り訂正復号化を行って伝送誤りを訂正し、できる限り送信した情報系列と同じ情報系列を出力できるようにするものである。
今日、無線伝送の分野では、データ伝送速度の高速化が飛躍的に進み、誤り訂正符号化の役割は更に大きくなっている。
【０００３】
受信側で行う誤り訂正復号化では、受信した符号系列が本来送信すべき送信符号に一致していれば、誤りが無いとして符号系列に対応する情報系列を送信情報として後段に出力し、受信系列が、送信符号語の集合のどれにも一致しなかった場合、最も近い送信符号を選択し、送信系列と判断し対応する情報系列を送信情報として扱う前方誤り訂正（Ｆｏｒｗａｒｄ　Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ：ＦＥＣ）が良く知られている。
【０００４】
従来の基本的な送信装置及び受信装置について図５を使って説明する。図５は、従来の第１の送信装置及び受信装置の概略構成例を示すブロック図である。
従来の第１の送信装置及び受信装置は、送信装置が、送信情報に対して符号化を行う誤り訂正符号器１５と、符号化情報を変調する変調器２とから構成され、受信装置が、受信信号を復調する復調器３と、復調データを誤り訂正復号して情報を再生する誤り訂正復号器４５とから構成され、送信装置と受信装置とが伝送路で接続されている。
【０００５】
送信装置の誤り訂正符号器１５の例としては、符号化率Ｒ＝ｎ／ｍ（ｎ：情報ビット数、ｍ：符号化ビット数）の畳み込み符号化が行われる符号器である。
【０００６】
変調器２は、誤り訂正符号化された符号化データを伝送路に合わせて変調する変調器であり、例えば、１６ＱＡＭ、６４ＱＡＭなどの多値ＱＡＭ（ＱｕａｄｒａｔｉｖｅＡｍｐｌｉｔｕｄｅ　Ｍｏｄｕｌａｔｉｏｎ：直交振幅変調）変調を行う変調器である。
【０００７】
復調器３は、送信装置で行われた変調方式に対応して受信信号を復調する復調器である。
誤り訂正復号器４５は、送信装置で行われた符号化方式に対応して、硬判定又は軟判定により誤り訂正復号化を行い、誤り訂正された情報を再生する復号器である。
【０００８】
従来の第１の送信装置及び受信装置の動作について、図５，図６を使って説明する。図６は、従来の第１の送信装置及び受信装置における送信情報の様子を示す説明図である。
従来の第１の送信装置では、送信する図５（ａ）に示すようなｎビットの情報ビットで構成される情報データが誤り訂正符号器１５で畳み込み符号化されて、図５（ｂ）に示すようなｍビットの誤り訂正符号が畳み込まれた符号化ビットで構成される符号化データとなり、変調器２で変調されて、伝送路に送出される。
【０００９】
具体例で説明すると、例えば変調器２における変調方式が１６ＱＡＭの場合で、誤り訂正符号器１５における符号化率を３／４とすると、入力される情報データを３ビット／シンボルとして誤り訂正符号器１５で誤り訂正符号化し、符号化データは４ビット／シンボルとなって１６ＱＡＭ変調される。
【００１０】
そして、伝送路からの伝送データが従来の第１の受信装置で受信され、復調器３で復調され、ｍビットの符号化ビットで構成される符号化データが誤り訂正復号器４５で誤り訂正復号されて、ｎビットの情報ビットで構成される情報データに再生されて出力されるようになっている。
【００１１】
従来の第１の送信装置及び受信装置のように、情報データ全体に対して誤り訂正符号化を行うと、畳み込みにより付加される冗長ビット数が多くなって、送信情報効率が低下するという問題点があった。
【００１２】
それに対して、情報データの一部、特に誤り耐性が低いビットに対してだけ、誤り訂正符号化を施す技術が提案されている。
【００１３】
ここで、誤り耐性の高低について、図７を使って、１６ＱＡＭ変調の例で説明する。図７は、１６ＱＡＭにおけるＩＱ平面での信号配置図である。尚、図７は、ＩＥＥＥ　Ｓｔｄ　８０２．１１ａ−１９９９に補足記載されているコンスタレーションのビット符号化例からの引用である。
【００１４】
１６ＱＡＭでは、Ｉ，Ｑが（−３，−１，＋１，＋３）の各値をとる位置に信号点が配置され、図７に示すように、ＩＱ平面の各象限に４点ずつ配置される。
そして、Ｉ，Ｑ各値が、例えば図７の各点の上部に示したような４ビットの値をとる情報にマッピングされて、搬送波が変調される。
【００１５】
各点のビット情報を（ａ，ｂ，ｃ，ｄ）とすると、１つの象限内の信号点のビット情報は、ａとｃについては同じ値であり、ｂとｄについては、異なる値をとるという特性がある。
例えば、Ｉ，Ｑ共に＋（プラス）の象限内の信号点は、（ａ，ｂ，ｃ，ｄ）＝（１１１０）、（１０１０）、（１１１１）、（１０１１）であり、ａとｃについてはどの点でも１であり、ｂとｄについては１をとる点と、０をとる点がある。
【００１６】
上記の特性から、同じ象限内では、ａとｃについては同じ値であるから、伝送過程で雑音等があっても受信データが当該象限内にあれば、４点の何れに復調されたとしても同じ値であるから、尤度が高く、誤り耐性は高いことになる。
逆に、ｂとｄについては、受信データがどの点に復調されるかによって値が異なってくるので、尤度が低く、誤り耐性が低いことになる。
【００１７】
一般的に、同一象限において、同じ値をとるビットは誤り耐性が高く、符号間距離が大きいことになり、異なる値をとるビットは誤り耐性が低く、符号間距離が小さいことになり、１６ＱＡＭの場合には、変調器に入力されるデータの１シンボル（４ビット）におけるａとｃのビットは誤り耐性が高く、ｂとｄのビットは誤り耐性が低いことになる。
【００１８】
尚、図７に示した信号点におけるビット符号（ａ，ｂ，ｃ，ｄ）を（Ｉ１，Ｉ２，Ｑ１，Ｑ２）と考えると、Ｉ，Ｑそれぞれにおける上位ビット（Ｉ１，Ｑ１）が誤り耐性が高く、下位ビット（Ｉ２，Ｑ２）が誤り耐性が低いという言い方ができる。
【００１９】
同様に、例えば、６４ＱＡＭでは、各点のビット位置を（ａ，ｂ，ｃ，ｄ，ｅ，ｆ）とすると、同じ象限内では、ａとｄについては同じ値であるから、ａとｄのビットの誤り耐性は最も高く、またｂとｅのビットは同じ象限内で異なる値をとるが、象限内の左右又は上下半分で同じ値をとるため、ｂとｅのビットの誤り耐性は中位であり、またｃとｆのビットは同じ象限内で異なる値をとり、象限内の左右又は上下の中心部と両端とで同じ値をとるため、ｃとｆのビットの誤り耐性は最も低いことになる。
【００２０】
尚、６４ＱＡＭにおいても１６ＱＡＭの場合と同様に、信号点におけるビット符号（ａ，ｂ，ｃ，ｄ，ｅ，ｆ）を（Ｉ１，Ｉ２，Ｉ３，Ｑ１，Ｑ２，Ｑ３）と考えると、Ｉ，Ｑそれぞれにおける上位ビット（Ｉ１，Ｑ１）は誤り耐性が高く、中位ビット（Ｉ２，Ｑ２）は誤り耐性が中くらいで、下位ビット（Ｉ３，Ｑ３）は誤り耐性が低いという言い方ができる。
【００２１】
そこで、変調器に入力されるデータの１シンボルにおける、誤り耐性が高いビットには誤り訂正を施さずに情報データをそのまま割り当て、誤り耐性が低いビットには、誤り訂正符号化（ＦＥＣ）を施した符号化データを割り当てるようにマッピングして、変調器入力データを生成し、変調を行い伝送する方法があった。
【００２２】
ここで、上記説明した誤り耐性が低いビットにのみ誤り訂正符号化を施す、従来の別の（第２の）送信装置及び受信装置について図８を使って説明する。図８は、従来の第２の送信装置及び受信装置の概略構成例を示すブロック図である。
尚、今後の説明では、上記説明したように、Ｉ，Ｑそれぞれにおける上位ビット（Ｉ１，Ｑ１）が誤り耐性が高く、下位ビット（Ｉ２，Ｑ２）が誤り耐性が低いという前提で、上位用ビット、下位用ビットという言葉を使って説明する。
【００２３】
従来の第２の送信装置及び受信装置は、送信装置が、Ｓ／Ｐ変換器１１と、誤り訂正符号器１５′と、マッピング回路１４と、変調器２とから構成され、受信装置が、復調器３と、デマッピング回路４０と、誤り訂正復号器４５′と、Ｐ／Ｓ変換器４３とから構成され、送信装置と受信装置とが伝送路で接続されている。
【００２４】
従来の第２の送信装置及び受信装置の各部について説明する。
送信装置のＳ／Ｐ変換器１１は、入力される情報データを、予め定めたビット数で、上位用ｋビットと、下位用ｌビットとに分離し、各々パラレルに出力するものである。
誤り訂正符号器１５′は、Ｓ／Ｐ変換器１１で分離された情報データの中の下位用ｌビットに対して符号化を行う符号器であり、符号化の例としては、符号化率Ｒ＝ｌ／（ｍ−ｋ）（ｌ：下位用ビット数、ｍ：符号化ビット数、ｋ：上位用ビット数）の畳み込み符号化が行われる符号器である。
【００２５】
マッピング回路１４は、Ｓ／Ｐ変換器１１で分離された情報データの中の上位用ｋビットと、誤り訂正符号器１５′で符号化された下位用ｌビットに対する符号化データ（ｍ−ｋビット）とを、変調における信号点の誤り耐性に対応したビット位置にマッピングして、シンボル単位で変調器２に出力するものである。
具体例としては、符号化されていない上位用ｋビットのデータは、図７に示したａとｃの位置にマッピングし、符号化されている下位用の（ｍ−ｋ）ビットのデータは、図７に示したｂとｄの位置にマッピングする。
【００２６】
変調器２は、マッピング回路１４でマッピングされたデータに対して、予め定められた変調方式で伝送路に合わせて変調する変調器であり、例えば、１６ＱＡＭ、６４ＱＡＭなどの多値ＱＡＭ変調を行って送信する変調器である。
【００２７】
受信装置の復調器３は、伝送路から信号を受信し、送信装置で行われた変調方式に対応して、受信信号を復調する復調器であり、復調データを出力するものである。
デマッピング回路４０は、入力される復調データを、マッピング回路１４におけるマッピングと逆の動作によってデマッピングし、誤り訂正符号化されていない上位用のｋビットと、誤り訂正符号化されている下位用の（ｍ−ｋ）ビットとに分離してパラレルに出力するものである。
【００２８】
誤り訂正復号器４５′は、送信装置で行われた符号化方式に対応して、下位用（ｍ−ｋ）ビットの符号化データに対して誤り訂正復号化を行い、誤り訂正された下位用ｌビットの情報データを出力する復号器である。
Ｐ／Ｓ変換器４３は、復調器３から出力される上位用ｋビットと、誤り訂正復号器４５′から出力される下位用ｌビットの情報データとを合成し、情報データを再生するものである。
【００２９】
従来の第２の送信装置及び受信装置の動作について、図８，図９を使って説明する。図９は、従来の第２の送信装置及び受信装置における送信情報の様子を示す説明図である。
従来の第２の送信装置では、送信するｎビットの情報データが、Ｓ／Ｐ変換器１１で図９（ａ）に示すように上位用ｋビットと、下位用ｌビットとに分離されてパラレルに出力される。
【００３０】
そして、下位用ｌビットだけが、誤り訂正符号器１５′に入力されて畳み込み符号化され（ｍ−ｋ）ビットの符号化データが出力され、その結果、図９（ｂ）に示すように、符号化されていない上位用ｋビットと、誤り訂正符号器１５′で符号化された下位用の（ｍ−ｋ）ビットの符号化データとで構成される、ｍビットの内の一部のみが符号化ビットで構成される符号化データがマッピング回路１４に入力される。
【００３１】
そして、マッピング回路１４において、入力された符号化データについて、変調における信号点の誤り耐性に対応したビット位置、即ち、符号化されていない上位用ｋビットは、誤り耐性の高いビット位置に、また符号化されている下位用の（ｍ−ｋ）ビットは誤り耐性の低いビット位置にマッピングされて、シンボル単位で変調器２に入力され、変調器２で変調されて、伝送路に送出される。
【００３２】
具体例で説明すると、例えば変調器２における変調方式が１６ＱＡＭの場合で、誤り訂正符号器１５′における符号化率を１／２とすると、例えば入力される情報データを３ビット（ｘ、ｙ、ｚ）／シンボルとして、Ｓ／Ｐ変換器１１でその内２ビット（ｘ、ｙ）を上位用ビット、残り１ビット（ｚ）を下位用ビットとして分離し、下位用ビット（ｚ）について誤り訂正符号器１５′で誤り訂正符号化して２ビットの符号化ビット（ｚ１，ｚ２）が出力され、上位用、下位用合わせた符号化データは４ビット／シンボルとなり、１６ＱＡＭの信号点（ａ，ｂ，ｃ，ｄ）＝（ｘ，ｚ１，ｙ，ｚ２）となるようにマッピングされて、変調器２に入力され１６ＱＡＭ変調される。
【００３３】
尚、変調器２において、通常入力データがＩ１，Ｑ１，Ｉ２，Ｑ２と認識されて、スプリッタ等で順にＩ，Ｑ各系列に分離されることを考えると、マッピング回路１４では、Ｓ／Ｐ変換器１１からの上位用２ビット（ｘ、ｙ）に続き、誤り訂正符号器１５′からの下位用２ビットの符号化ビット（ｚ１，ｚ２）を変調器２に出力すればいいことになる。
【００３４】
そして、伝送路からの伝送データが従来の第２の受信装置で受信され、復調器３で復調されて、復調データがデマッピング回路４０で誤り訂正符号化されていない上位用のｋビットと、誤り訂正されている符号化されている下位用の（ｍ−ｋ）ビットとにデマッピングされて分離されて、各々パラレルに出力される。
【００３５】
そして、下位用の（ｍ−ｋ）ビットは誤り訂正復号器４５′で誤り訂正復号されて、ｌビットの情報ビットとなり、Ｐ／Ｓ変換器４３で復調器３から出力された上位用のｋビットと、誤り訂正復号器４５′から出力された下位用のｌビットの復号データとが合成されて、ｎビットの情報データに再生されて出力されるようになっている。
【００３６】
上記従来の第２の送信装置及び受信装置では、誤り耐性の低いビットに対してのみ誤り訂正符号化を施すので、符号化効率が向上でき、その結果伝送効率が向上できる利点がある。
そして、誤り訂正符号化に続く変調器２における変調方式が、より多値化変調になるにつれ、下位ビットのみ符号化による効率向上効果は更に大きくなる。
【００３７】
尚、上記下位ビットのみを符号化する誤り訂正符号化の従来技術としては、平成１３（２００１）年７月６日公開の特開２００１−１８６０２３号「通信装置及び通信方法」（出願人：三菱電機株式会社、発明者：松本　渉他）がある。
この従来技術は、送信データの下位２ビットに対してターボ符号化を行うことにより、下位２ビットの情報ビットと、各情報ビットに対する誤り訂正能力を均一にした２ビットの冗長ビットとを出力し、特性劣化の可能性がある受信信号の下位２ビットに対して軟判定処理を行い、更にリードソロモン符号による誤り訂正を行うことで、下位２ビットの情報ビットを推定し、受信信号におけるその他のビットに対しては、硬判定処理を行うことにより、その他の上位ビットを推定する通信装置及び通信方法であり、これにより、多値化に伴ってコンストレーションが増大するような場合においても、計算量の削減と良好な伝送特性とを実現し、更に伝送路の状態が良好な場合における演算量及びその演算処理時間の大幅な削減を実現できるものである。
【００３８】
【発明が解決しようとする課題】
しかしながら、従来の第１の送信装置及び受信装置では、誤り訂正精度を上げるためには、符号化で付加する冗長度を上げる必要があり、即ち符号化率を下げることになるが、そうするためには、符号化後の符号長が長くなって、装置の規模が増大し、構成が複雑になり、復号処理時間も長くなり、特に送信情報全体に対して誤り訂正符号化を行うと、符号長が長くなり送信情報効率が低下するという問題点があった。
特に、６４ＱＡＭ、２５６ＱＡＭ等、より多値化変調する際には、符号化効率の点で不利になるという問題点があった。
【００３９】
また、従来の第２の送信装置及び受信装置では、図７を用いて説明したように、同一象限内の信号点で考えると、平均的に符号間距離が大きく誤り耐性が高いビット位置（例えば、ａとｃ）があるが、当該ビット位置も受信信号の位置及びその復調時の判定結果によっては必ずしも符号間距離が大きくはなく、誤り耐性が低くなることもあり、誤り訂正精度が劣化するという問題点があった。
【００４０】
具体的に図７を用いて説明すると、図７において、受信信号がＩ，Ｑ共に＋（プラス）の象限内のＡ点にあった場合に、復調の結果、当該象限内の４点の何れかの点に判定されたなら、判定結果が例え違っていたとしても、ビットａとｃについてはどの点でも１であるから誤り耐性は高いことになる。
しかし、受信信号がＢ点にあったような場合に、本来のデータは（１１１０）であるのに、復調の判定結果が隣の象限の（０１１０）になってしまう場合があり、この場合には、ビットａについても値が異なり、誤り耐性が低くなる。
即ち、受信信号が象限の境界付近で、判定結果が別の象限内の信号点に間違われるようなケースにおいては、上記、平均的には符号間距離が大きく誤り耐性が高いビット位置（例えば、ａとｃ）についても、誤り耐性が低くなってしまう。
【００４１】
本発明は上記実情に鑑みて為されたもので、誤り耐性が高めのビット位置についても符号化率の大きな符号化を施すことにより、伝送効率をそれほど劣化することなく、誤り率特性を向上できる送信装置及び受信装置を提供することを目的とする。
【００４２】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、誤り訂正符号化／復号化方法において、送信データを誤り訂正符号化し、符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける誤り訂正符号化／復号化方法であって、
誤り訂正符号化方法が、送信データ系列を複数に分離し、分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングする誤り訂正符号化方法であり、
誤り訂正復号化方法が、復調されたデータを送信側におけるマッピングに対応してデマッピングし、デマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して誤り訂正復号化し、復号されたデータを合成し、送信データを再生する誤り訂正復号化方法であることを特徴とするものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる。
【００４３】
上記従来例の問題点を解決するための本発明は、送信装置において、
送信データを誤り訂正符号化し、符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける送信装置であって、
送信データ系列を複数に分離するデータ分離手段と、
分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化する符号化手段と、
変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングするマッピング手段と、
マッピングされたデータを変調して送信する変調送信手段とを有するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる。
【００４４】
上記従来例の問題点を解決するための本発明は、受信装置において、
送信データを誤り訂正符号化し、符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける受信装置であって、
本発明の送信装置から送信された信号を受信し、復調する受信復調手段と、
復調されたデータを送信側におけるマッピングに対応して、変調におけるビット位置による誤り耐性の高低に基づき、誤り耐性の高いビット位置のデータを高い符号化率の符号化データとしてデマッピングし、誤り耐性の低いビット位置のデータを低い符号化率の符号化データとしてデマッピングするデマッピング手段と、
デマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して復号する復号化手段と、
復号されたデータを送信側における分離に対応して合成し、送信データを再生するデータ合成手段とを有するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる。
【００４５】
上記従来例の問題点を解決するための本発明は、受信装置において、
送信データを誤り訂正符号化し、符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける受信装置であって、
本発明の送信装置から送信された信号を受信し、復調する受信復調手段と、
入力される符号化データと各パスで想定される符号語との相関を取るメトリック計算回路と、
相関値とそれ以前までに計算されたメトリックを加算し、合流するパスの累計メトリック値を比較し、大きな値を有するパスを選択する加算比較選択回路と、
選択したパスを記憶するパス記憶回路とを備え、
符号化データと共に入力される符号化率に基づく情報に従って、符号化率に対応して最も尤度の高い系列を推定して誤り訂正された復号データを出力するビタビ復号器と、
復調されたデータを記憶し、送信側におけるマッピングに対応して、同一の符号化率の符号化データに分離し、各符号化率の符号化データと、符号化データの符号化率に基づく情報とをビタビ復号器に出力し、ビタビ復号器から出力される復号データを記憶し、復号されたデータを送信側における分離に対応して合成し、送信データを再生する制御手段とを有するものなので、符号化率の異なる誤り訂正符号器に対して、同数の誤り訂正復号器を設ける必要が無く、１台の誤り訂正復号器で複数の符号化率に対する復号化を実現して、受信装置の構成をさほど増大することなく、また伝送効率をそれほど劣化することなく、誤り率特性を向上できる。
【００４６】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００４７】
本発明に係る誤り訂正符号化／復号化方法は、送信側で送信データ系列を複数に分離し、分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、受信側で復調されたデータを送信側におけるマッピングに対応してデマッピングし、デマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して誤り訂正復号化し、復号されたデータを合成し、送信データを再生するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できるものである。
【００４８】
機能実現手段で説明すれば、本発明に係る送信装置及び受信装置は、送信装置において、データ分離手段で送信データ系列を複数に分離し、符号化手段で分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、マッピング手段で変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、変調送信手段がマッピングされたデータを変調して送信し、受信装置において、受信復調手段で送信された信号を受信して復調し、デマッピング手段で送信側におけるマッピングに対応してデマッピングし、復号化手段でデマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して復号し、データ合成手段で復号されたデータを送信側における分離に対応して合成し、送信データを再生するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できるものである。
【００４９】
尚、本発明の実施の形態における各手段と図１の各部との対応を示すと、データ分離手段はＳ／Ｐ変換器１１に相当し、符号化手段は誤り訂正符号器（１）１２，誤り訂正符号器（２）１３に相当し、マッピング手段はマッピング回路１４に相当し、変調送信手段は変調器２に相当し、受信復調手段は復調器３に相当し、デマッピング手段はデマッピング回路４０に相当し、復号化手段は誤り訂正復号器（１）４１、誤り訂正復号器（２）４２に相当し、データ合成手段はＰ／Ｓ変換器４３に相当している。
【００５０】
まず、本発明に係る送信装置及び受信装置の構成例について図１を使って説明する。図１は、本発明に係る送信装置及び受信装置の構成ブロック図である。尚、図８と同様の構成をとる部分については同一の符号を付して説明する。尚、図１では、２種類の符号化率の異なる符号化を施す場合の構成例を示しており、従来と同様に、Ｉ，Ｑそれぞれにおける上位ビット（Ｉ１，Ｑ１）が誤り耐性が高く、下位ビット（Ｉ２，Ｑ２）が誤り耐性が低いという前提で、上位用ビット、下位用ビットという言葉を使って説明する。
【００５１】
本発明の送信装置及び受信装置は、送信装置が、Ｓ／Ｐ変換器１１と誤り訂正符号器（１）１２と誤り訂正符号器（２）１３とマッピング回路１４とを具備するデータ分離符号器１と、変調器２とから構成され、受信装置が、復調器３と、デマッピング回路４０と誤り訂正復号器（１）４１と誤り訂正復号器（２）４２とＰ／Ｓ変換器４３とを具備するデータ分離復号器４とから構成され、送信装置と受信装置とが伝送路で接続されている。
【００５２】
本発明の送信装置及び受信装置の各部について説明する。
送信装置のＳ／Ｐ変換器１１は、入力される情報データを、予め定めたビット数で、上位ｋビットと、下位ｌビットとに分離し、各々パラレルに出力するものである。
【００５３】
誤り訂正符号器（１）１２及び誤り訂正符号器（２）１３は、各々分離されて入力される情報データに対して符号化を行う符号器であり、符号化の例としては、パンクチャド符号などの畳み込み符号化が行われる。
【００５４】
パンクチャド符号化は、情報信号を符号化率１／２の畳み込み符号化を行ってから、予め定められたｎビットで構成される符号ブロック中のｍビットを周期的に消去し、データ量を削減してから伝送し、受信側では、送信側で消去されたビット位置に疑似ビットを挿入し、符号化率１／２のビタビ復号器により復号する公知の技術である。
【００５５】
そして、誤り訂正符号器（１）１２と誤り訂正符号器（２）１３との違いは、その符号化率が異なる点である。
具体的に、例えば、誤り訂正符号器（１）１２では、誤り耐性の高いビット位置にマッピングする情報データに対する誤り訂正符号化を行うものとして、符号化率は大きく設定する。例えば、符号化率Ｒ１＝ｋ／ｉ（ｋ：上位用ビット数、ｉ：上位用符号化ビット数）の畳み込み符号化とする。
また、誤り訂正符号器（２）１３では、誤り耐性の低いビット位置にマッピングする情報データに対する誤り訂正符号化を行うので、符号化率は小さく設定する。例えば、符号化率Ｒ２＝ｌ／ｊ（ｌ：下位用ビット数、ｊ：下位用符号化ビット数）の畳み込み符号化とする。尚、Ｒ１＞Ｒ２とする。
【００５６】
マッピング回路１４は、誤り訂正符号器（１）１２で誤り訂正符号化された上位用ｋビットに対するｉビットの符号化データと、誤り訂正符号器（２）１３で符号化された下位用ｌビットに対するｊビットの符号化データとを、変調における信号点の誤り耐性に対応したビット位置にマッピングして、シンボル単位で変調器２に出力するものである。
【００５７】
具体例としては、高い符号化率で符号化された上位用のｉビットの符号化データは、図７に示したａとｃの位置にマッピングし、低い符号化率で符号化された下位用のｊビットのデータは、図７に示したｂとｄの位置にマッピングする。
【００５８】
これは、即ち、誤り訂正符号器（１）１２からの上位用のｉビットの符号化データの内２ビットずつをＩ１，Ｑ１として変調器２に出力し、次に、誤り訂正符号器（２）１３からの下位用のｊビットの符号化データの内２ビットずつをＩ２，Ｑ２として変調器２に出力し、これを繰り返して、ｉ＋ｊ＝ｍビットの符号化データを変調器２に出力することになる。
【００５９】
変調器２は、従来と同様に、マッピング回路１４でマッピングされたデータに対して、予め定められた変調方式で伝送路に合わせて変調し送信する変調器であり、例えば、１６ＱＡＭ、６４ＱＡＭなどの多値ＱＡＭ変調を行い送信する変調器である。尚、変調器２における変調方式は、本発明において限定するものではなく、ビット位置による誤り耐性の差がある変調方式であれば、如何なる変調方式であっても構わない。
【００６０】
受信装置の復調器３は、従来と同様に、伝送路からの信号を受信し、送信装置で行われた変調方式に対応して、受信信号を復調する復調器であり、復調データを出力するものである。
【００６１】
デマッピング回路４０は、入力される復調データを、マッピング回路１４におけるマッピングと逆の動作によってデマッピングし、上位用のｉビットの符号化データと、下位用のｊビットの符号化データとに分離してパラレルに出力するものである。
【００６２】
誤り訂正復号器（１）４１及び誤り訂正復号器（２）４２は、各々入力される符号化データに対して、送信装置で行われた誤り訂正符号化方式に対応して復号化を行い、誤り訂正された復号データを出力する復号器である。
復号化の例としては、送信側の誤り訂正符号器で行われた符号化のパンクチャド符号に対応し、ビタビ復号化が行われるのが一般的である。
【００６３】
そして、誤り訂正復号器（１）４１と誤り訂正復号器（２）４２との違いは、送信側に対応した符号化率の違いであり、誤り訂正復号器（１）４１では、送信側の誤り訂正符号器（１）１２で行われた大きな符号化率（符号化率Ｒ１）に対する復号化であり、ｉビットの符号化データを入力して、ｋビットの復号データを出力する。
また、誤り訂正復号器（２）４２では、送信側の誤り訂正符号器（２）１３で行われた小さな符号化率（符号化率Ｒ２）に対する復号化であり、ｊビットの符号化データを入力して、ｌビットの復号データを出力する。
【００６４】
Ｐ／Ｓ変換器４３は、誤り訂正復号器（１）４１から出力される上位用ｋビットの復号データと、誤り訂正復号器（２）４２から出力される下位用ｌビットの復号データとを入力し、送信側のＳ／Ｐ変換器１１における分離動作に対応する合成を行い、情報データを再生するものである。
【００６５】
次に、本発明の送信装置及び受信装置の動作について、図１，図２を使って具体例も交えて説明する。図２は、本発明の送信装置及び受信装置における送信情報の様子を示す説明図である。
【００６６】
本発明の送信装置では、送信するｎビットの情報データが、Ｓ／Ｐ変換器１１で図２（ａ）に示すように上位用ｋビットと、下位用ｌビットとに分離されてパラレルに出力される。
【００６７】
そして、上位用ｋビットは、誤り訂正符号器（１）１２で符号化率Ｒ１＝ｋ／ｉの畳み込み符号化が為され、ｉビットの符号化データが出力され、一方、下位用ｌビットは、誤り訂正符号器（２）１３で符号化率Ｒ２＝ｌ／ｊの畳み込み符号化が為され、ｊビットの符号化データが出力される。
【００６８】
そして、その結果、図２（ｂ）に示すように、誤り訂正符号器（１）１２で符号化された上位用のｉビットの符号化ビットと、誤り訂正符号器（２）１３で符号化された下位用のｊビットの符号化ビットとで構成される、ｍビットの符号化データがマッピング回路１４に入力される。
【００６９】
そして、マッピング回路１４において、入力された符号化データについて、変調における信号点の誤り耐性に対応したビット位置、即ち、高い符号化率で符号化された上位用のｉビットの符号化データは、誤り耐性の高いビット位置に、低い符号化率で符号化された下位用のｊビットのデータは、誤り耐性の低いビット位置にマッピングされて、シンボル単位で変調器２に入力され、変調器２で変調されて伝送路に送出される。
【００７０】
送信装置側の動作について、次のような具体例で説明する。
例えば変調器２における変調方式が１６ＱＡＭの場合で、図７に示したような符号ビットが使われるものとする。また、誤り訂正符号器（１）１２における符号化率Ｒ１を７／８（０．８７５）、誤り訂正符号器（２）１３における符号化率Ｒ２を２／３（約０．６６７）とする。
【００７１】
例えば入力される情報データを３７ビット単位で扱い、Ｓ／Ｐ変換器１１において、３７ビットの内の２１ビットを上位用ビット、残り１６ビットを下位用ビットとして分離し、パラレルに出力される。
【００７２】
上位用２１ビットは、誤り訂正符号器（１）１２において、高い符号化率７／８で符号化され、２４ビットの符号化データが出力される。
一方、下位用１６ビットは、誤り訂正符号器（２）１３において、低い符号化率２／３で符号化され、２４ビットの符号化データが出力される。
【００７３】
そして、マッピング回路１４において、誤り訂正符号器（１）１２から出力された高い符号化率の２４ビットの符号化データは、誤り耐性の高いビット位置（図７の例では、ａ，ｃ）に順にマッピングされ、誤り訂正符号器（２）１３から出力された低い符号化率の２４ビットの符号化データは、誤り耐性の低いビット位置（図７の例では、ｂ，ｄ）に順にマッピングされる。
【００７４】
これは、即ち、誤り訂正符号器（１）１２からの上位用の２４ビットの符号化データの内２ビットずつをＩ１，Ｑ１として変調器２に出力し、次に、誤り訂正符号器（２）１３からの下位用のｊビットの符号化データの内２ビットずつをＩ２，Ｑ２として変調器２に出力し、これを繰り返すことになる。
【００７５】
その結果、４ビット／シンボルずつ、それぞれ符号化率の異なる誤り訂正符号化データでマッピングされて、４８ビットの符号化データが１２シンボルとして変調器２で１６ＱＡＭ変調されて、伝送路に送出されることになる。
【００７６】
そして、伝送路からの伝送データが本発明の受信装置において復調器３で受信され復調されて、復調データがデマッピング回路４０でマッピング回路１４におけるマッピングと逆の動作によってデマッピングされ、上位用のｉビットの符号化データと、下位用のｊビットの符号化データとに分離されて、各々パラレルに出力される。
【００７７】
そして、上位用のｉビットの符号化データは、誤り訂正復号器（１）４１で誤り訂正復号されて、ｋビットの情報ビットとなり、下位用のｊビットは誤り訂正復号器（２）４２で誤り訂正復号されて、ｌビットの情報ビットとなり、Ｐ／Ｓ変換器４３でそれぞれが上位用ビット、下位用ビットとして合成され、ｎビットの情報データに再生されて出力されるようになっている。
【００７８】
尚、図１を用いた上記説明では、変調器２における変調方式が１６ＱＡＭの場合を意識して、変調におけるビット位置による誤り耐性の高低が２段階の場合で、送信装置における誤り訂正符号器及び受信装置における誤り訂正復号器を２組づつ設けた例で説明したが、本発明はこれに限定するものではなく、変調におけるビット位置による誤り耐性の高低が複数段階考えられる場合には、それに応じて、誤り訂正符号器及び誤り訂正復号器を複数組設け、それぞれで異なる符号化率を設定するものである。
【００７９】
そして、Ｓ／Ｐ変換器１１では、誤り訂正符号器の数及び各誤り訂正符号器に設定された符号化率に応じて、入力される情報データを複数に分離してパラレルに出力し、各誤り訂正符号器に入力するようにして、各誤り訂正符号器で異なる符号化率にて誤り訂正符号化し、マッピング回路１４では、各誤り訂正符号器から出力される符号化データを、変調におけるビット位置による誤り耐性の高低に応じてマッピングして、シンボル単位で変調器２に出力するものである。
【００８０】
また、受信装置においては、送信装置側に対応する形で、デマッピング回路４０、複数の誤り訂正復号器、Ｐ／Ｓ変換器４３を設けて動作させるようになっている。
【００８１】
具体例で説明すると、例えば、変調方式が６４ＱＡＭでは、従来技術でも説明したように、各信号点のビット位置（Ｉ１，Ｉ２，Ｉ３，Ｑ１，Ｑ２，Ｑ３）によって、上位ビットであるＩ１とＱ１のビットの誤り耐性は最も高く、中位ビットであるＩ２とＱ２のビットの誤り耐性は中位であり、またＩ３とＱ３のビットの誤り耐性は最も低いということで、ビット位置による誤り耐性の高低が３段階あるので、これに対応する形で、誤り訂正符号器及び誤り訂正復号器を３組設け、それぞれで異なる符号化率を設定し、それに応じて、Ｓ／Ｐ変換器１１、マッピング回路１４を動作させることになる。
【００８２】
本発明の実施の形態に係る送信装置及び受信装置によれば、変調器２における変調方式に応じ、誤り耐性が比較的高いと考えられるビットに割り当てるデータについても、誤り耐性に応じて比較的高い符号化率で誤り訂正符号化して伝送するので、符号化効率を低下させることなく誤り率特性を向上できる効果がある。
【００８３】
従来技術と具体例で比較すると、例えば変調器２における変調方式が１６ＱＡＭの場合で、図８に示した従来の第２の送信装置の構成により、誤り訂正符号器１５′における符号化率を１／２とすると、３ビットの情報データの内上位用２ビットは誤り訂正せずそのままとし、下位用１ビットについて符号化率１／２で符号化して２ビットの符号化ビットとし、合計４ビットが１シンボルとして変調されることになり、全体としての符号化効率は３／４（０．７５）となる。
【００８４】
それに対して、図１に示した本発明の送信装置の構成により、誤り訂正符号器（１）１２における符号化率Ｒ１を７／８、誤り訂正符号器（２）１３における符号化率Ｒ２を２／３とすると、３７ビットの情報データの内上位用２１ビットは、符号化率７／８で符号化して２４ビットの符号化ビットとし、下位用１６ビットは、符号化率２／３で符号化して２４ビットの符号化ビットとし、合計４８ビットを１２シンボルとして変調するので、全体としての符号化効率は３７／４４（約０．７７）となる。
【００８５】
また、別の比較例として、例えば変調器２における変調方式が６４ＱＡＭの場合で、各信号点のビット位置（Ｉ１，Ｉ２，Ｉ３，Ｑ１，Ｑ２，Ｑ３）に対して、上位ビットであるＩ１とＱ１のビットの誤り耐性が高く、残りＩ２，Ｉ３とＱ２，Ｑ３のビットの誤り耐性を低いとし、ビット位置による誤り耐性の高低が２段階と考えて構成する場合、図８に示した従来の第２の送信装置の構成により、誤り訂正符号器１５′における符号化率を１／２とすると、５ビットの情報データの内上位用４ビットは誤り訂正せずそのままとし、下位用１ビットについて符号化率１／２で符号化して２ビットの符号化ビットとし、合計６ビットが１シンボルとして変調されることになり、全体としての符号化効率は５／６（約０．８３３）となる。
【００８６】
それに対して、図１に示した本発明の送信装置の構成により、誤り訂正符号器（１）１２における符号化率Ｒ１を１５／１６、誤り訂正符号器（２）１３における符号化率Ｒ２を２／３とすると、６１ビットの情報データの内上位用４５ビットは、符号化率１５／１６で符号化して４８ビットの符号化ビットとし、下位用１６ビットは、符号化率２／３で符号化して２４ビットの符号化ビットとし、合計７２ビットを１２シンボルとして変調するので、全体としての符号化効率は６１／７２（約０．８４７）となる。
【００８７】
この比較から解るように、従来の第２の送信装置に比べて、本発明の送信装置では、全体としての符号化効率が大きくなり、これは即ち符号化で付加する冗長度を下げることになり、伝送効率を向上しながら、上位用ビットにも誤り訂正符号化を施して、誤り率特性を向上できる効果がある。
【００８８】
尚、変調におけるビット位置の誤り耐性の高低を３段階以上考える場合、誤り耐性の高い方のビットにマッピングするデータに対しては、必ずしも、誤り訂正を行う必要はない。即ち、上記変調におけるビット位置の誤り耐性の高低を３段階考える具体例において、誤り訂正符号器及び誤り訂正復号器は２組とし、最も誤り耐性の高い上位ビット（Ｉ１とＱ１）には、誤り訂正されていない情報データをそのままマッピングするようにしても構わない。
【００８９】
これにより、例えば多値ＱＡＭの多値が大きな数値である変調の場合に、従来技術において、誤り訂正符号化を施していた誤り耐性の低い下位ｎビットについて、均一の小さい符号化率で符号化を行うよりも、ｎビットを誤り耐性のレベルで複数に分けて下位と中位とし、異なる符号化率で誤り訂正符号化を施すようにしたほうが、全体としての符号化効率をおおきくして、伝送効率を向上できるものである。
【００９０】
尚、上記本発明の送信装置及び受信装置では、Ｓ／Ｐ変換器１１において、情報データを連続的に捉えて単純に上位用ｋビットと下位用ｌビットとに分離し、マッピング回路１４で、変調方式を意識して各誤り訂正符号器からの出力を変調における信号点の誤り耐性に対応したビット位置にマッピングするようにしたが、Ｓ／Ｐ変換器１１の段階で、変調における信号点の誤り耐性に対応したビット位置を意識して、入力される情報データを並び換えて分離し、マッピング回路１４では、信号点の誤り耐性に対応したビット位置を意識せず、単純にＳ／Ｐ変換器１１で行われた並び替えを戻すようにマッピングするようにしても構わない。但し、その場合には、受信装置側のデマッピング回路４０及びＰ／Ｓ変換器４３において、送信側に対応するデマッピング及び逆の並び替えを行って情報データを出力する必要がある。
【００９１】
また、従来の第２の送信装置及び受信装置及び本発明の送信装置及び受信装置に関する説明では、図７に示したＩＥＥＥ　Ｓｔｄ　８０２．１１ａ−１９９９に補足記載されているコンスタレーションのビット符号化例に基づき、ビット位置ａ，ｃは誤り耐性が高く、ビット位置ｂ，ｄは誤り耐性が低い場合で説明してきたが、特開２００１−１８６０２３号で説明されているような同一象限の信号点において、４つのビット位置における上位２ビットが同一の値であり、下位２ビットが異なる値を持つようなビット符号化例であれば、単純にＳ／Ｐ変換器１１で分離された上位用２ビット、下位用２ビットの各符号化データについて、マッピング回路１４でシンボルの上位２ビット、下位２ビットにマッピングすればよいことになる。
【００９２】
上記図１で説明した本発明の実施の形態に係る受信装置では、送信装置側における複数の異なる符号化率の誤り訂正符号器に対応付けて、複数の誤り訂正復号器４１，４２を設けているが、共通の復号器を用いて符号化率によって切り換える別の（第２の）実施の形態について、図３を使って説明する。図３は、本発明の第２の実施の形態に係る受信装置の構成例を示すブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
【００９３】
本発明の第２の実施の形態に係る受信装置は、図３に示すように、復調器３と、制御部４４と、ビタビ復号器４６とから構成されている。
復調器３は、従来及び図１の復調器３と同様に、送信装置で行われた変調方式に対応して、受信信号を復調する復調器であり、復調データを出力するものである。
【００９４】
ビタビ復号器４６は、受信信号と想定される送信信号とを比較し、最も確からしい系列を受信信号として採用する最尤復号法の復号アルゴリズムとして一般的に知られているビタビ復号法を実現する復号器である。
但し、本発明のビタビ復号器４６では、復号すべき符号化データ（復調データ）の符号化率に基づく切り換え選択情報が入力され、入力された切り換え選択情報に従ってトレリスの設定を変更し、符号化率に応じたビタビ復号を行って復号データを出力する点が特徴である。
【００９５】
ここで、ビタビ復号器４６の概略構成について、図４を用いて簡単に説明する。図４は、本発明のビタビ復号器４６の概略構成を示すブロック図である。
本発明のビタビ復号器４６は、枝（メトリック）計算回路５１と、ＡＣＳ回路５２と、パスメモリ回路５３とから構成されている。
【００９６】
枝（メトリック）計算回路５１は、受信系列（符号化データ）から考えられる全てのパスについて、受信語とそのパスが持つ符号語との相関値（距離）を求める回路であり、受信系列から考えられるパスは、符号化の符号化率や拘束長、生成行列などによって決定されるものである。
【００９７】
特に本発明のビタビ復号器４６における枝（メトリック）計算回路５１では、外部から入力される符号化率に基づく情報であるところの切り換え選択情報に従って、パスが切り換えられ、符号化率に対応したパスで距離が求められる回路となっている。
【００９８】
ＡＣＳ回路５２は、枝（メトリック）計算回路５１で求めた相関値と、その時刻以前までに計算された各パスにおける距離の累計（メトリック）とを加算し、合流するパスの累計メトリック値を比較し、大きな値を有するパスを選択する回路である。
【００９９】
パスメモリ回路５３は、ＡＣＳ回路５２で選択されたパスに対応する状態を記憶し、最終的に最も大きな累計メトリック値を取りながら通ったパスの遷移を復号データとして出力する回路である。
【０１００】
制御部４４は、復調器３からの復調データ（符号化データ）を入力して記憶し、図１のデマッピング回路４０におけるデマッピングと同様のデータ並び替えを行って、復調データを上位用のｉビットの符号化データと、下位用のｊビットの符号化データとに分離し、分離した符号化データと、予め記憶しているその符号化データの符号化率に基づく切り換え選択情報をビタビ復号器４６に出力し、ビタビ復号器４６から出力され復号データを受け取って記憶し、上位用の復号データと下位用の復号データとを合成して、情報データを再生出力するものである。
つまり、図１におけるデマッピング回路４０とＰ／Ｓ変換器４３の役割と、ビタビ復号器４６における復号の際の符号化率を制御する役割とを備えるものである。
【０１０１】
尚、送信側のＳ／Ｐ変換器１１における分離が、情報データを連続的に捉え、単純に上位ｋビットと下位ｌビットの分離であったなら、制御部４４では、単純に上位用の復号データを出力し、続いて下位用の復号データを出力すれば、情報データが再生出力されることになる。
また、Ｓ／Ｐ変換器１１における分離が、変調における信号点の誤り耐性に対応したビット位置を意識した並び換えと分離であるならば、制御部４４では、ビタビ復号器４６からの上位用の復号データと下位用の復号データとを一旦記憶し、Ｓ／Ｐ変換器１１における並び換えの逆の並び替えを行って、情報データを再生出力することになる。
【０１０２】
本発明の第２の実施の形態に係る受信装置の動作は、伝送路からの伝送データが本発明の受信装置において復調器３で受信され復調されて、復調データが制御部４４に入力される。
【０１０３】
制御部４４では、復調データ（符号化データ）が一旦記憶されて、マッピング回路１４におけるマッピングと逆の動作によって、上位用のｉビットの符号化データと、下位用のｊビットの符号化データとに分離される。
【０１０４】
そして、制御部４４からは、まず、分離した符号化データの上位用の符号化データと、予め記憶している当該符号化データの符号化率（Ｒ１とする）に基づく切り換え選択情報とがビタビ復号器４６に出力され、ビタビ復号器４６では、入力される上位用の符号化データに対して、符号化率（Ｒ１）に対応した通常のビタビ復号動作を行い、誤り訂正された復号データが制御部４４に返される。
【０１０５】
次に、制御部４４からは、分離した符号化データの下位用の符号化データと、予め記憶している当該符号化データの符号化率（Ｒ２とする）に基づく切り換え選択情報とがビタビ復号器４６に出力され、ビタビ復号器４６では、入力される下位用の符号化データに対して、符号化率（Ｒ２）に対応した通常のビタビ復号動作を行い、誤り訂正された復号データが制御部４４に返される。
【０１０６】
そして、制御部４４では、上位用の復号データと下位用の復号データとが合成されて、情報データが再生出力されるようになっている。
【０１０７】
これまでの説明では、送信装置と受信装置とを別々の構成としていたが、送受信が可能な通信装置においては、上記送信装置の構成と受信装置の構成の両方を備えて、送受信の双方を実現する。
【０１０８】
本発明の誤り訂正符号化／復号化方法によれば、誤り訂正符号化において、送信データ系列を複数に分離し、分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、誤り訂正復号化において、復調されたデータを誤り訂正符号化におけるマッピングに対応してデマッピングし、デマッピングされたそれぞれ異なる符号化率の符号化データを、誤り訂正符号化における符号化率に対応して誤り訂正復号化し、復号されたデータを誤り訂正符号化における分離に対応して合成し、送信データを再生するので、変調におけるビット位置による誤り耐性の高低に基づき、誤り耐性の高いビット位置にマッピングするデータについても、高い符号化率ではあるが誤り訂正符号化を行うので、伝送効率をそれほど劣化することなく、場合によっては、全体としての符号化効率を大きくして伝送効率を向上しながら、且つ誤り率特性を向上できる効果がある。
【０１０９】
本発明の送信装置では、Ｓ／Ｐ変換器１１で送信データ系列を複数に分離し、複数設けた誤り訂正符号器（１）１２，誤り訂正符号器（２）１３で分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、マッピング回路１４で変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、変調器２がマッピングされたデータを変調して送信するので、変調におけるビット位置による誤り耐性の高低に基づき、誤り耐性の高いビット位置にマッピングするデータについても、高い符号化率ではあるが誤り訂正符号化を行うので、伝送効率をそれほど劣化することなく、場合によっては、全体としての符号化効率を大きくして伝送効率を向上しながら、誤り訂正符号化できる効果がある。
【０１１０】
本発明の受信装置では、復調器３で送信された信号を受信し復調し、デマッピング回路４０で送信側におけるマッピングに対応してデマッピングし、誤り訂正復号器（１）４１、誤り訂正復号器（２）４２でデマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して復号し、Ｐ／Ｓ変換器４３で復号されたデータを送信側における分離に対応して合成し送信データを再生するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できるものである。
【０１１１】
本発明の第２の実施の形態に係る受信装置によれば、送信側における複数の異なる符号化率の誤り訂正符号器に対応する誤り訂正復号器として、共通のビタビ復号器４６を用い、制御部４４が復調データ（符号化データ）をマッピング回路１４に対応して分離し、分離された復調データ（符号化データ）と、その符号化率に基づく切り換え選択情報をビタビ復号器４６に出力することによって、ビタビ復号器４６で符号化率に応じた復号化を行って復号データを出力するので、符号化率の異なる誤り訂正符号器に対して、同数の誤り訂正復号器を設ける必要が無く、１台の誤り訂正復号器で複数の符号化率に対する復号化を実現して、受信装置の構成（回路規模）をさほど増大することなく、符号化率の異なる複数の符号化に対応できる効果がある。
【０１１２】
本発明の誤り訂正符号化／復号化方法及び送信装置及び受信装置をソフトウェア無線に活用する際には、各構成の機能をソフトウェアで実現し、例えば、切り換えられた変調器２における変調方式に応じて、変調におけるビット位置による誤り耐性の高低に基づき、異なる符号化率の符号化を施してから変調して送信するようにすれば、伝送効率をそれほど劣化することなく、誤り率特性を向上できるものである。
【０１１３】
【発明の効果】
本発明によれば、送信側で送信データ系列を複数に分離し、分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、受信側で復調されたデータを送信側におけるマッピングに対応してデマッピングし、デマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して誤り訂正復号化し、復号されたデータを合成し、送信データを再生する訂正符号化／復号化方法としているので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる効果がある。
【０１１４】
本発明によれば、データ分離手段で送信データ系列を複数に分離し、符号化手段で分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、マッピング手段で変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、変調送信手段がマッピングされたデータを変調して送信する送信装置としているので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる効果がある。
【０１１５】
本発明によれば、受信復調手段で送信された信号を受信して復調し、デマッピング手段で送信側におけるマッピングに対応してデマッピングし、復号化手段でデマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して復号し、データ合成手段で復号されたデータを送信側における分離に対応して合成し、送信データを再生する受信装置としているので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる効果がある。
【０１１６】
本発明によれば、受信復調手段で送信された信号を受信して復調し、制御手段で復調されたデータを記憶し、送信側におけるマッピングに対応して、同一の符号化率の符号化データに分離し、各符号化率の符号化データと、符号化データの符号化率に基づく情報とをビタビ復号器に出力し、ビタビ復号器で、符号化データと共に入力される符号化率に基づく情報に従って、符号化率に対応して最も尤度の高い系列を推定して誤り訂正された復号データを出力し、制御手段が、ビタビ復号器から出力される復号データを記憶し、復号されたデータを送信側における分離に対応して合成し、送信データを再生する受信装置としているので、符号化率の異なる誤り訂正符号器に対して、同数の誤り訂正復号器を設ける必要が無く、１台の誤り訂正復号器で複数の符号化率に対する復号化を実現して、受信装置の構成をさほど増大することなく、また伝送効率をそれほど劣化することなく、誤り率特性を向上できる効果がある。
【図面の簡単な説明】
【図１】本発明に係る送信装置及び受信装置の構成ブロック図である。
【図２】本発明の送信装置及び受信装置における送信情報の様子を示す説明図である。
【図３】本発明の第２の実施の形態に係る受信装置の構成例を示すブロック図である。
【図４】本発明のビタビ復号器の概略構成を示すブロック図である。
【図５】従来の第１の送信装置及び受信装置の概略構成例を示すブロック図である。
【図６】従来の第１の送信装置及び受信装置における送信情報の様子を示す説明図である。
【図７】１６ＱＡＭにおけるＩＱ平面での信号配置図である。
【図８】従来の第２の送信装置及び受信装置の概略構成例を示すブロック図である。
【図９】従来の第２の送信装置及び受信装置における送信情報の様子を示す説明図である。
【符号の説明】
１…データ分離符号器、　２…変調器、　３…復調器、　４…データ分離復号器、　１１…Ｓ／Ｐ変換器、　１２…誤り訂正符号器（１）、　１３…誤り訂正符号器（２）、　１４…マッピング回路、　１５，１５′…誤り訂正符号器、　４０…デマッピング回路、　４１…誤り訂正復号器（１）、　４２…誤り訂正復号器（２）、　４３…Ｐ／Ｓ変換器、　４４…制御部、　４５，４５′…誤り訂正復号器、　４６…ビタビ復号器、　５１…枝（メトリック）計算回路、　５２…ＡＣＳ回路、　５３…パスメモリ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an error correction encoding / decoding method, a transmission device, and a reception device used in digital wireless communication, and particularly to error correction encoding of information provided for multi-level QAM modulation without reducing transmission information efficiency. The present invention relates to an error correction encoding / decoding method capable of reducing an error rate, a transmission device, and a reception device.
[0002]
[Prior art]
In wireless transmission, especially mobile communication, the radio wave propagation environment fluctuates greatly and is greatly affected by noise and distortion, and the possibility of errors occurring in received data is large. You.
In error correction coding, an information sequence to be transmitted on the transmission side is error-correction-coded in an error-correctable form, modulated as a code sequence, propagated through a communication path, and a code obtained by demodulating a transmitted signal on the reception side. This is to correct the transmission error by performing error correction decoding from the sequence, and output the same information sequence as the transmitted information sequence as much as possible.
Today, in the field of wireless transmission, data transmission speed has been dramatically increased, and the role of error correction coding has further increased.
[0003]
In the error correction decoding performed on the receiving side, if the received code sequence matches the transmission code to be transmitted, it is determined that there is no error, and the information sequence corresponding to the code sequence is output to the subsequent stage as transmission information, and the reception sequence Does not match any of the sets of transmission codewords, a forward error correction (FEC) that selects the closest transmission code, determines that the transmission sequence is a transmission sequence, and treats the corresponding information sequence as transmission information. Well known.
[0004]
A conventional basic transmitting apparatus and receiving apparatus will be described with reference to FIG. FIG. 5 is a block diagram showing a schematic configuration example of a conventional first transmitting apparatus and receiving apparatus.
The conventional first transmitting apparatus and receiving apparatus are configured such that the transmitting apparatus includes an error correction encoder 15 that encodes transmission information and a modulator 2 that modulates the encoded information. It comprises a demodulator 3 for demodulating a received signal and an error correction decoder 45 for performing error correction decoding of demodulated data to reproduce information, and a transmitting device and a receiving device are connected by a transmission line.
[0005]
An example of the error correction encoder 15 of the transmission device is an encoder that performs convolutional coding at a coding rate R = n / m (n: number of information bits, m: number of coding bits).
[0006]
The modulator 2 is a modulator that modulates coded data subjected to error correction coding according to a transmission path, and performs, for example, multi-level QAM (Quadrative Amplitude Modulation) modulation such as 16 QAM or 64 QAM. It is.
[0007]
The demodulator 3 is a demodulator that demodulates a received signal according to a modulation method performed by the transmitting device.
The error correction decoder 45 is a decoder that performs error correction decoding by hard decision or soft decision in accordance with the encoding method performed in the transmission device, and reproduces error-corrected information.
[0008]
The operation of the conventional first transmitting apparatus and receiving apparatus will be described with reference to FIGS. FIG. 6 is an explanatory diagram showing the state of transmission information in a conventional first transmitting device and receiving device.
In the first conventional transmission device, information data composed of n information bits to be transmitted as shown in FIG. 5A is convolutionally coded by the error correction encoder 15, and is transmitted as shown in FIG. The m-bit error correction code as shown becomes coded data composed of coded bits convolved, modulated by the modulator 2 and transmitted to the transmission path.
[0009]
For example, if the modulation scheme in the modulator 2 is 16 QAM, and the coding rate in the error correction encoder 15 is 3/4, the information data to be input is 3 bits / symbol. Error correction coding is performed at 15, and the coded data is 16 bits / symbol as 4 bits / symbol.
[0010]
Then, the transmission data from the transmission path is received by the conventional first receiving device, demodulated by the demodulator 3, and the coded data composed of m coded bits is subjected to error correction decoding by the error correction decoder 45. Then, the data is reproduced and output as information data composed of n information bits.
[0011]
When error correction coding is performed on the entire information data as in the conventional first transmission device and the conventional reception device, the number of redundant bits added by convolution increases, and transmission information efficiency decreases. was there.
[0012]
On the other hand, a technique has been proposed in which error correction coding is performed only on a part of information data, particularly on bits having low error resilience.
[0013]
Here, the level of error resilience will be described with reference to FIG. 7 using an example of 16QAM modulation. FIG. 7 is a signal arrangement diagram on the IQ plane in 16QAM. FIG. 7 is a citation from a bit coding example of a constellation supplementarily described in IEEE Std 802.11a-1999.
[0014]
In 16QAM, signal points are arranged at positions where I and Q take respective values of (−3, −1, +1, +3), and four points are arranged in each quadrant on the IQ plane as shown in FIG. .
Then, each of the I and Q values is mapped to information having a 4-bit value as shown above each point in FIG. 7, for example, and the carrier is modulated.
[0015]
Assuming that the bit information of each point is (a, b, c, d), the bit information of the signal point in one quadrant has the same value for a and c and different values for b and d. There is a characteristic that.
For example, the signal points in the quadrant of + (plus) for both I and Q are (a, b, c, d) = (1110), (1010), (1111), and (1011). Is 1 at any point, and there are points where b and d take 1 and 0.
[0016]
From the above characteristics, in the same quadrant, a and c have the same value. Therefore, even if there is noise or the like in the transmission process, if the received data is in the quadrant, it may be demodulated to any of the four points. Since they have the same value, the likelihood is high and the error resilience is high.
Conversely, b and d have different values depending on where the received data is demodulated, so that the likelihood is low and the error resilience is low.
[0017]
In general, in the same quadrant, bits having the same value have high error resilience and a large intersymbol distance, and bits having different values have low error resilience and a small intersymbol distance. In this case, bits a and c in one symbol (4 bits) of data input to the modulator have high error resilience, and bits b and d have low error resilience.
[0018]
If the bit codes (a, b, c, d) at the signal points shown in FIG. 7 are considered to be (I1, I2, Q1, Q2), the upper bits (I1, Q1) in each of I and Q are error tolerant. Is high, and the lower bits (I2, Q2) have low error resilience.
[0019]
Similarly, for example, in 64QAM, if the bit position of each point is (a, b, c, d, e, f), within the same quadrant, a and d have the same value. The bit has the highest error resilience, and the bits b and e take different values in the same quadrant, but the same value in the left and right or upper and lower halves in the quadrant, so that the bits b and e have a medium error resilience. And the bits c and f have different values in the same quadrant, and have the same value in the left and right or upper and lower centers and both ends in the quadrant, so that the bits c and f have the lowest error resilience. become.
[0020]
In 64QAM, as in 16QAM, if the bit code (a, b, c, d, e, f) at a signal point is (I1, I2, I3, Q1, Q2, Q3), then I, It can be said that the upper bits (I1, Q1) of each Q have high error resilience, the middle bits (I2, Q2) have medium error resilience, and the lower bits (I3, Q3) have low error resilience.
[0021]
Therefore, in one symbol of data input to the modulator, information data is directly assigned without performing error correction to bits having high error resilience, and error correction coding (FEC) is applied to bits having low error resilience. There has been a method in which mapping is performed so as to allocate the encoded data thus generated, modulator input data is generated, modulated, and transmitted.
[0022]
Here, another conventional (second) transmitting apparatus and receiving apparatus that performs error correction coding only on the above-described bits having low error resilience will be described with reference to FIG. FIG. 8 is a block diagram illustrating a schematic configuration example of a second conventional transmitting device and receiving device.
In the following description, as described above, it is assumed that the upper bits (I1, Q1) of each of I and Q have high error resilience, and that the lower bits (I2, Q2) have low error resilience. , And will be described using the words lower-order bits.
[0023]
The conventional second transmitting apparatus and receiving apparatus include a transmitting apparatus including an S / P converter 11, an error correction encoder 15 ', a mapping circuit 14, and a modulator 2. A transmitter 3, a demapping circuit 40, an error correction decoder 45 ', and a P / S converter 43, and a transmitting device and a receiving device are connected by a transmission line.
[0024]
Each section of the second conventional transmitting apparatus and receiving apparatus will be described.
The S / P converter 11 of the transmission device separates the input information data into k bits for upper bits and 1 bit for lower bits with a predetermined number of bits, and outputs each in parallel.
The error correction encoder 15 'is an encoder that performs encoding on the lower-order l bits in the information data separated by the S / P converter 11, and as an example of encoding, an encoding rate R = L / (mk) (l: number of lower bits, m: number of encoded bits, k: number of upper bits).
[0025]
The mapping circuit 14 encodes the upper k bits in the information data separated by the S / P converter 11 and the lower l bits encoded by the error correction encoder 15 ′ (m−k bits). ) Is mapped to a bit position corresponding to the error resistance of a signal point in modulation, and is output to the modulator 2 in symbol units.
As a specific example, the uncoded high-order k-bit data is mapped to the positions of a and c shown in FIG. 7, and the coded low-order (m−k) -bit data is Mapping is performed at positions b and d shown in FIG.
[0026]
The modulator 2 is a modulator that modulates data mapped by the mapping circuit 14 in accordance with a predetermined modulation method according to a transmission path, and performs multi-level QAM modulation such as 16QAM and 64QAM. The modulator to transmit.
[0027]
The demodulator 3 of the receiving device is a demodulator that receives a signal from the transmission path and demodulates the received signal in accordance with the modulation method performed by the transmitting device, and outputs demodulated data.
The demapping circuit 40 demaps the input demodulated data by an operation reverse to the mapping performed by the mapping circuit 14, and outputs k bits for upper bits that have not been subjected to error correction coding and lower bits that have been subjected to error correction coding. (M−k) bits and output in parallel.
[0028]
The error correction decoder 45 'performs error correction decoding on the encoded data of lower order (mk) bits in accordance with the encoding method performed by the transmitting apparatus, and The decoder outputs l-bit information data.
The P / S converter 43 combines the upper k bits output from the demodulator 3 with the lower 1 bit information data output from the error correction decoder 45 ', and reproduces the information data. is there.
[0029]
The operation of the second conventional transmitting apparatus and receiving apparatus will be described with reference to FIGS. FIG. 9 is an explanatory diagram showing the state of transmission information in the conventional second transmitting device and receiving device.
In the second conventional transmitting apparatus, n-bit information data to be transmitted is separated into k bits for upper bits and 1 bit for lower bits by the S / P converter 11 as shown in FIG. Is output to
[0030]
Then, only the lower l bits are input to the error correction encoder 15 'and convolutionally coded to output (mk) bits of coded data. As a result, as shown in FIG. Only some of the m bits, which are composed of uncoded upper k bits and lower (m−k) -bit coded data encoded by the error correction encoder 15 ′, Coded data composed of coded bits is input to the mapping circuit 14.
[0031]
Then, in the mapping circuit 14, with respect to the input coded data, the bit position corresponding to the error resistance of the signal point in the modulation, that is, the higher-order k bits that have not been coded are placed in the bit position with higher error resistance. The encoded lower-order (mk) bits are mapped to bit positions with low error resilience, input to the modulator 2 in symbol units, modulated by the modulator 2, and transmitted to the transmission path. .
[0032]
For example, if the modulation scheme in the modulator 2 is 16 QAM and the coding rate in the error correction encoder 15 ′ is １ ／, for example, the input information data is 3 bits (x, y, z) / symbol, the S / P converter 11 separates 2 bits (x, y) of the bits as upper bits and the remaining 1 bit (z) as lower bits, and corrects errors for the lower bit (z). The encoder 15 'performs error correction encoding to output 2-bit encoded bits (z1, z2). The encoded data for the upper and lower bits becomes 4 bits / symbol, and the signal points (a, b) of 16QAM , C, d) = (x, z1, y, z2), input to the modulator 2, and subjected to 16QAM modulation.
[0033]
Considering that the modulator 2 normally recognizes the input data as I1, Q1, I2, and Q2 and sequentially separates the data into I and Q streams by a splitter or the like, the mapping circuit 14 performs the S / P conversion. It is sufficient to output to the modulator 2 coded bits (z1, z2) of the lower 2 bits from the error correction encoder 15 'following the upper 2 bits (x, y) from the modulator 11.
[0034]
Then, the transmission data from the transmission path is received by the second conventional receiving device, demodulated by the demodulator 3, and the demodulated data is not subjected to error correction coding by the demapping circuit 40, and k bits for higher order are used. They are demapped and separated into coded lower-order (mk) bits that have been error-corrected, and output in parallel.
[0035]
The lower-order (mk) bits are error-corrected and decoded by the error-correcting decoder 45 'to become 1-bit information bits, and the higher-order k output from the demodulator 3 by the P / S converter 43. The bits and the lower 1-bit decoded data output from the error correction decoder 45 'are combined, reproduced into n-bit information data, and output.
[0036]
In the above-mentioned conventional second transmitting apparatus and receiving apparatus, since error correction coding is performed only on bits having low error resilience, coding efficiency can be improved, and as a result, transmission efficiency can be improved.
Then, as the modulation scheme in the modulator 2 following the error correction coding becomes more multi-valued modulation, the effect of improving the efficiency by coding only the lower bits is further increased.
[0037]
As a prior art of error correction coding for coding only the lower bits, Japanese Patent Application Laid-Open No. 2001-186023 published on July 6, 2001, “Communication Apparatus and Method” (applicant: Mitsubishi) Electric Corporation, inventor: Wataru Matsumoto et al.
According to this conventional technique, turbo coding is performed on lower two bits of transmission data to output lower two information bits and two redundant bits having uniform error correction capability for each information bit. By performing soft decision processing on the lower two bits of the received signal that may have characteristic degradation and performing error correction using Reed-Solomon code, the lower two bits of information bits are estimated, and other A communication device and a communication method for estimating other higher-order bits by performing hard-decision processing on bits, so that even when constellation increases due to multi-values, calculation is performed. It is possible to achieve a reduction in the amount of data and good transmission characteristics, and also a great reduction in the amount of calculation and the time required for the calculation when the state of the transmission path is good. It is.
[0038]
[Problems to be solved by the invention]
However, in the first conventional transmitting apparatus and the conventional receiving apparatus, in order to increase the error correction accuracy, it is necessary to increase the redundancy added in encoding, that is, to decrease the coding rate. The code length after encoding is long, the scale of the device is increased, the configuration is complicated, the decoding processing time is long, and especially when error correction coding is performed on the entire transmission information, the code There is a problem that the length becomes longer and the transmission information efficiency decreases.
In particular, when performing multi-level modulation such as 64 QAM or 256 QAM, there is a problem that encoding efficiency is disadvantageous.
[0039]
In addition, in the second conventional transmitting apparatus and the conventional receiving apparatus, as described with reference to FIG. 7, when considering signal points in the same quadrant, bit positions having a large intersymbol distance and a high error resilience on average (for example, , A and c), the bit position of the received signal is not always large depending on the position of the received signal and the determination result at the time of demodulation, and the error tolerance may be reduced, and the error correction accuracy may be degraded. There was a problem.
[0040]
Specifically, referring to FIG. 7, in FIG. 7, when the received signal is at point A in the quadrant of + (plus) for both I and Q, as a result of demodulation, any of the four points in the quadrant is used. If the decision is made at that point, even if the decision results are different, the bits a and c are 1 at any point, so that the error resilience is high.
However, when the received signal is at the point B, the original data is (1110) but the demodulation determination result may be (0110) in the next quadrant. Has a different value for the bit a, and the error tolerance is low.
That is, in the case where the received signal is near the boundary of a quadrant and the determination result is mistaken for a signal point in another quadrant, the above-described bit position where the inter-code distance is large and error tolerance is high (for example, For a and c), the error resilience is low.
[0041]
The present invention has been made in view of the above-described circumstances, and it is possible to improve the error rate characteristics without significantly deteriorating the transmission efficiency by performing coding at a large coding rate even at a bit position with high error resilience. It is an object to provide a transmitting device and a receiving device.
[0042]
[Means for Solving the Problems]
SUMMARY OF THE INVENTION The present invention for solving the problems of the prior art described above provides an error correction encoding / decoding method in which error correction encoding of transmission data is performed, modulated data is transmitted, and received data is demodulated. And an error correction encoding / decoding method in a communication system that reproduces transmission data by performing error correction decoding,
An error correction coding method separates a transmission data sequence into a plurality of data, performs error correction coding on the separated data sequences at different coding rates, and performs coding at a high coding rate based on the degree of error resilience due to bit positions in modulation. Coded data is mapped to a bit position having high error resilience, and coded data having a low coding rate is an error correction coding method of mapping to a bit position having low error resilience.
The error correction decoding method demaps the demodulated data according to the mapping on the transmission side, and decodes the demapped coded data having different coding rates according to the coding rate on the transmission side. Since this is an error correction decoding method for performing correction decoding, combining decoded data, and reproducing transmission data, it is possible to improve error rate characteristics without significantly deteriorating transmission efficiency.
[0043]
The present invention for solving the above-mentioned problems of the conventional example, the transmission device,
A transmission device in a communication system that performs error correction encoding of transmission data, modulates and transmits the encoded data, demodulates received data, and reproduces transmission data by performing error correction decoding.
Data separating means for separating a transmission data sequence into a plurality,
Coding means for performing error correction coding on the separated data sequences at different coding rates,
Based on the degree of error resilience according to the bit position in the modulation, coded data with a high coding rate is mapped to a bit position with a high error resilience, and coded data with a low coding rate is mapped to a bit position with a low error resilience. Mapping means,
Since it has a modulation transmitting means for modulating and transmitting the mapped data, it is possible to improve the error rate characteristics without significantly deteriorating the transmission efficiency.
[0044]
The present invention for solving the above-mentioned problems of the conventional example, a receiving device,
Error correction encoding of transmission data, modulating the encoded data and transmitting, demodulating the received data, error correction decoding and receiving device in the communication system to reproduce the transmission data,
Receiving and demodulating means for receiving and demodulating a signal transmitted from the transmitting device of the present invention,
The demodulated data is mapped to the transmitting side, and based on the level of error resilience due to the bit position in the modulation, the data at the bit position with high error resilience is de-mapped as coded data with a high coding rate, and Demapping means for demapping data at a low bit position as coded data at a low coding rate,
Decoding means for decoding the demapped coded data having different coding rates in accordance with the coding rate on the transmission side,
Since it has data combining means for combining the decoded data in accordance with the separation on the transmission side and reproducing the transmission data, the error rate characteristics can be improved without significantly deteriorating the transmission efficiency.
[0045]
The present invention for solving the above-mentioned problems of the conventional example, a receiving device,
Error correction encoding of transmission data, modulating the encoded data and transmitting, demodulating the received data, error correction decoding and receiving device in the communication system to reproduce the transmission data,
Receiving and demodulating means for receiving and demodulating a signal transmitted from the transmitting device of the present invention,
A metric calculation circuit that takes a correlation between the input coded data and the codeword assumed in each pass,
An addition / comparison / selection circuit that adds the correlation value and the metric calculated up to that time, compares the accumulated metric values of the merging paths, and selects a path having a large value;
A path storage circuit for storing the selected path,
According to the information based on the coding rate that is input together with the coded data, a Viterbi decoder that outputs error-corrected decoded data by estimating the most likely sequence corresponding to the coding rate,
The demodulated data is stored and separated into coded data of the same coding rate in accordance with the mapping on the transmission side, and the coded data of each coding rate and information based on the coding rate of the coded data And control means for outputting decoded data to the Viterbi decoder, storing decoded data output from the Viterbi decoder, synthesizing the decoded data corresponding to the separation on the transmitting side, and reproducing the transmitted data. It is not necessary to provide the same number of error correction decoders for error correction encoders having different coding rates, and a single error correction decoder can realize decoding for a plurality of coding rates, The error rate characteristics can be improved without increasing the configuration significantly and without significantly deteriorating the transmission efficiency.
[0046]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
The function realizing means described below may be any circuit or device as long as the function can be realized, and some or all of the functions may be realized by software. is there. Further, the function realizing means may be realized by a plurality of circuits, or the plurality of function realizing means may be realized by a single circuit.
[0047]
The error correction encoding / decoding method according to the present invention is configured such that a transmission data sequence is separated into a plurality of data on a transmission side, the separated data sequences are error-correction-coded at different coding rates, and error tolerance due to bit positions in modulation is reduced. Based on the height, the coded data of the high coding rate is mapped to the bit position with high error resilience, and the coded data of the low coding rate is mapped to the bit position with low error resilience and demodulated on the receiving side. The data is demapped according to the mapping on the transmitting side, and the demapped coded data having different coding rates are error-correction decoded corresponding to the coding rate on the transmitting side, and the decoded data is synthesized. Since the transmission data is reproduced, the error rate characteristics can be improved without significantly deteriorating the transmission efficiency.
[0048]
Explained in terms of the function realizing means, the transmitting apparatus and the receiving apparatus according to the present invention are characterized in that the transmitting apparatus separates the transmission data sequence into a plurality of data by the data separating means and separates the data sequences separated by the encoding means into different coding rates Based on the level of error resilience according to the bit position in the modulation by the mapping means, the coded data of the high coding rate is mapped to the bit position of high error resilience, and the coded data of the low coding rate is Mapping to a bit position with low error resilience, modulating and transmitting means modulates and transmits the mapped data, and the receiving apparatus receives and demodulates the signal transmitted by the receiving and demodulating means and transmits by the demapping means The coded data of different coding rates, which are demapped according to the mapping on the side and demapped by the decoding means, are transmitted. It decodes according to the coding rate on the transmitting side, combines the data decoded by the data combining means in accordance with the separation on the transmitting side, and reproduces the transmission data. The rate characteristics can be improved.
[0049]
Incidentally, the correspondence between each means in the embodiment of the present invention and each part in FIG. 1 is shown. The data separation means corresponds to the S / P converter 11, and the encoding means is the error correction encoder (1) 12, The mapping means corresponds to the mapping circuit 14, the modulation and transmission means corresponds to the modulator 2, the reception and demodulation means corresponds to the demodulator 3, and the demapping means corresponds to the demapping means. The decoding means corresponds to the error correction decoder (1) 41 and the error correction decoder (2) 42, and the data synthesizing means corresponds to the P / S converter 43.
[0050]
First, a configuration example of a transmission device and a reception device according to the present invention will be described with reference to FIG. FIG. 1 is a configuration block diagram of a transmission device and a reception device according to the present invention. Note that portions having the same configuration as in FIG. 8 are described with the same reference numerals. FIG. 1 shows an example of a configuration in which two types of encodings having different encoding rates are performed. As in the conventional case, the upper bits (I1, Q1) of each of I and Q have high error tolerance, and The description will be made using the terms upper bits and lower bits on the assumption that the lower bits (I2, Q2) have low error resilience.
[0051]
The transmitting apparatus and the receiving apparatus according to the present invention are configured such that the transmitting apparatus includes an S / P converter 11, an error correction encoder (1) 12, an error correction encoder (2) 13, and a mapping circuit 14. 1 and a modulator 2, and the receiving apparatus includes a demodulator 3, a demapping circuit 40, an error correction decoder (1) 41, an error correction decoder (2) 42, and a P / S converter 43. , And a transmission device and a reception device are connected by a transmission path.
[0052]
Each part of the transmitting device and the receiving device of the present invention will be described.
The S / P converter 11 of the transmission device separates the input information data into upper k bits and lower l bits with a predetermined number of bits, and outputs each in parallel.
[0053]
The error correction encoder (1) 12 and the error correction encoder (2) 13 are encoders that perform encoding on information data that is input separately from each other. As an example of encoding, a punctured code is used. Is performed.
[0054]
Punctured coding performs convolutional coding of an information signal at a coding rate of 1/2, then periodically deletes m bits in a predetermined n-bit code block to reduce the data amount. This is a known technique in which transmission is performed after the reduction, and a pseudo bit is inserted at the bit position erased on the transmission side on the reception side, and decoding is performed by a Viterbi decoder having a coding rate of 1/2.
[0055]
The difference between the error correction encoder (1) 12 and the error correction encoder (2) 13 is that the coding rates are different.
Specifically, for example, in the error correction encoder (1) 12, the coding rate is set to be large assuming that error correction coding is performed on information data mapped to a bit position with high error resilience. For example, convolutional coding is performed at a coding rate R1 = k / i (k: number of bits for higher order, i: number of coded bits for higher order).
Further, the error correction encoder (2) 13 performs error correction encoding on information data to be mapped to bit positions having low error resilience, so that the encoding rate is set to be small. For example, the convolutional coding is performed at a coding rate R2 = 1 / j (1: the number of lower-order bits, j: the number of lower-order bits). Note that R1> R2.
[0056]
The mapping circuit 14 encodes the i-bit coded data corresponding to the upper k bits that have been error-corrected by the error correction encoder (1) 12 and the lower-order l bits that have been encoded by the error correction encoder (2) 13. Is mapped to bit positions corresponding to the error resistance of signal points in modulation, and output to the modulator 2 in symbol units.
[0057]
As a specific example, the i-bit coded data for high-order coded at a high coding rate is mapped to the positions a and c shown in FIG. 7 and the low-order coded data for low-order coded at a low coding rate is used. Are mapped to the positions of b and d shown in FIG.
[0058]
That is, two bits of the higher-order i-bit coded data from the error correction encoder (1) 12 are output to the modulator 2 as I1 and Q1, respectively, and then the error correction encoder (2) 2) Out of the lower-order j-bit encoded data from 13, two bits are output to modulator 2 as I2 and Q2, and this is repeated to output i + j = m-bit encoded data to modulator 2. Will be.
[0059]
The modulator 2 is a modulator that modulates the data mapped by the mapping circuit 14 according to a predetermined modulation method in accordance with a transmission path and transmits the data, as in the related art. For example, 16 QAM, 64 QAM, etc. This is a modulator that performs multi-level QAM modulation and transmits. The modulation method in the modulator 2 is not limited in the present invention, and any modulation method may be used as long as there is a difference in error tolerance depending on the bit position.
[0060]
The demodulator 3 of the receiving device is a demodulator that receives a signal from the transmission path and demodulates the received signal according to the modulation method performed by the transmitting device, as in the related art, and outputs demodulated data. Things.
[0061]
The demapping circuit 40 demaps the input demodulated data by an operation reverse to the mapping in the mapping circuit 14, and separates the data into i-bit coded data for upper bits and j-bit coded data for lower bits. And output in parallel.
[0062]
The error-correction decoder (1) 41 and the error-correction decoder (2) 42 decode the input coded data in accordance with the error-correction coding method performed in the transmission device, The decoder outputs error-corrected decoded data.
As an example of decoding, Viterbi decoding is generally performed corresponding to the punctured code of the encoding performed by the error correction encoder on the transmission side.
[0063]
The difference between the error correction decoder (1) 41 and the error correction decoder (2) 42 is a difference in the coding rate corresponding to the transmission side. This is decoding for a large coding rate (coding rate R1) performed by the error correction encoder (1) 12, and inputs i-bit coded data and outputs k-bit decoded data.
The error correction decoder (2) 42 decodes a small coding rate (coding rate R2) performed by the error correcting encoder (2) 13 on the transmission side, and decodes j-bit coded data. Input and output 1-bit decoded data.
[0064]
The P / S converter 43 converts the higher-order k-bit decoded data output from the error correction decoder (1) 41 and the lower-order l-bit decoded data output from the error correction decoder (2) 42. The data is input and combined corresponding to the separating operation in the S / P converter 11 on the transmission side to reproduce information data.
[0065]
Next, the operation of the transmitting device and the receiving device of the present invention will be described with reference to FIGS. FIG. 2 is an explanatory diagram showing a state of transmission information in the transmitting device and the receiving device of the present invention.
[0066]
In the transmitting apparatus of the present invention, the n-bit information data to be transmitted is separated into k bits for the high order and 1 bit for the low order by the S / P converter 11 as shown in FIG. Is done.
[0067]
The upper k bits are subjected to convolutional coding at a coding rate R1 = k / i in the error correction encoder (1) 12, and i-bit coded data is output. , Convolutional coding at a coding rate R2 = 1 / j is performed by the error correction encoder (2) 13, and j-bit coded data is output.
[0068]
Then, as a result, as shown in FIG. 2B, the higher-order i-bit coded bits coded by the error correction coder (1) 12 and the coded bits of the higher-order i bits are coded by the error correction coder (2) 13. The m-bit coded data composed of the coded lower-order j bits are input to the mapping circuit 14.
[0069]
Then, in the mapping circuit 14, with respect to the input coded data, the bit position corresponding to the error resistance of the signal point in the modulation, that is, the higher-order i-bit coded data coded at a higher coding rate is: Lower j-bit data coded at a bit position with a high error resilience at a low coding rate is mapped to a bit position with a low error resilience and input to the modulator 2 in symbol units. And transmitted to the transmission line.
[0070]
The operation of the transmitting device will be described with a specific example as follows.
For example, suppose that the modulation method in the modulator 2 is 16QAM, and code bits as shown in FIG. 7 are used. The coding rate R1 in the error correction encoder (1) 12 is set to 7/8 (0.875), and the coding rate R2 in the error correction encoder (2) 13 is set to 2/3 (about 0.667). .
[0071]
For example, input information data is handled in units of 37 bits, and the S / P converter 11 separates 21 bits of the 37 bits as upper bits and the remaining 16 bits as lower bits, and outputs them in parallel.
[0072]
The upper 21 bits are encoded by the error correction encoder (1) 12 at a high encoding rate of 7/8, and 24-bit encoded data is output.
On the other hand, the lower 16 bits are encoded by the error correction encoder (2) 13 at a low encoding rate of 2/3, and 24-bit encoded data is output.
[0073]
Then, in the mapping circuit 14, the 24-bit coded data of the high coding rate output from the error correction encoder (1) 12 is placed in a bit position with high error resilience (a, c in the example of FIG. 7). The 24-bit coded data having a low coding rate, which is sequentially mapped and output from the error correction encoder (2) 13, is sequentially mapped to bit positions having low error resilience (in the example of FIG. 7, b and d). You.
[0074]
That is, two bits of the higher-order coded data of 24 bits from the error correction encoder (1) 12 are output to the modulator 2 as I1 and Q1, respectively. 2) Of the j-bit coded data for lower order from 13), two bits are output to the modulator 2 as I2 and Q2, and this is repeated.
[0075]
As a result, 4 bits / symbol are mapped with error-correction coded data having different coding rates, and the coded data of 48 bits are subjected to 16QAM modulation by the modulator 2 as 12 symbols and transmitted to the transmission path. Will be.
[0076]
Then, the transmission data from the transmission path is received and demodulated by the demodulator 3 in the receiving apparatus of the present invention, and the demodulated data is demapped by the demapping circuit 40 by the operation reverse to the mapping in the mapping circuit 14, and The i-bit encoded data and the lower-order j-bit encoded data are separated and output in parallel.
[0077]
The i-bit encoded data for the higher order is error-corrected and decoded by the error correction decoder (1) 41 to become k-bit information bits, and the j-bit for the lower order is decoded by the error correction decoder (2) 42. The data is subjected to error correction decoding to become 1-bit information bits, which are combined by the P / S converter 43 as upper bits and lower bits, and reproduced and output as n-bit information data. .
[0078]
The above description with reference to FIG. 1 is based on the assumption that the modulation scheme in the modulator 2 is 16QAM, and the level of error resilience depending on the bit position in the modulation is two levels. Although an example in which two sets of error correction decoders are provided in the receiving apparatus has been described, the present invention is not limited to this, and if a plurality of levels of error resilience due to bit positions in modulation can be considered, A plurality of sets of error correction encoders and error correction decoders are provided, and different coding rates are set for each of them.
[0079]
Then, the S / P converter 11 separates the input information data into a plurality of pieces according to the number of error correction encoders and the coding rate set for each error correction encoder and outputs them in parallel. Each of the error correction encoders performs error correction coding at a different coding rate by inputting the data to the error correction encoder. The mapping circuit 14 converts the coded data output from each error correction encoder into a bit in the modulation. The mapping is performed in accordance with the level of error resilience depending on the position, and is output to the modulator 2 in symbol units.
[0080]
In the receiving apparatus, a demapping circuit 40, a plurality of error correction decoders, and a P / S converter 43 are provided and operated corresponding to the transmitting apparatus.
[0081]
For example, when the modulation method is 64QAM, as described in the related art, the upper bits I1 and Q1 are determined by the bit position (I1, I2, I3, Q1, Q2, Q3) of each signal point. Is the highest in error resilience, the middle bits I2 and Q2 have medium error resilience, and the I3 and Q3 bits have the lowest error resilience. Since there are three levels of height, three sets of error correction encoders and error correction decoders are provided in a form corresponding to the three levels, and different coding rates are set for each of them, and the S / P converter 11, the mapping The circuit 14 will operate.
[0082]
According to the transmitting apparatus and the receiving apparatus according to the embodiment of the present invention, data assigned to bits considered to have relatively high error resilience according to the modulation scheme in modulator 2 is also relatively high according to the error resilience. Since transmission is performed after performing error correction coding at the coding rate, there is an effect that the error rate characteristics can be improved without lowering the coding efficiency.
[0083]
Comparing the conventional technique with a specific example, for example, when the modulation scheme in the modulator 2 is 16 QAM, the coding rate in the error correction encoder 15 ′ is set to 1 by the configuration of the conventional second transmission apparatus shown in FIG. / 2, the upper 2 bits of the 3-bit information data are left uncorrected without error correction, and the lower 1 bit is coded at a coding rate of 1/2 to form 2 coded bits, for a total of 4 bits. Is modulated as one symbol, and the overall coding efficiency is 3/4 (0.75).
[0084]
On the other hand, according to the configuration of the transmitting apparatus of the present invention shown in FIG. 1, the coding rate R1 in the error correction encoder (1) 12 is 7/8, and the coding rate R2 in the error correction encoder (2) 13 is Assuming that it is 2/3, the upper 21 bits of the 37-bit information data are encoded at a coding rate of 7/8 into 24 encoded bits, and the lower 16 bits are encoded at a coding rate of 2/3. Since the coding is performed to form 24 coded bits and a total of 48 bits are modulated as 12 symbols, the overall coding efficiency is 37/44 (about 0.77).
[0085]
Further, as another comparative example, for example, when the modulation scheme in the modulator 2 is 64QAM, with respect to the bit position (I1, I2, I3, Q1, Q2, Q3) of each signal point, the upper bits I1 and I1 If the error tolerance of the bit of Q1 is high and the error tolerance of the remaining I2, I3 and Q2, Q3 bits is low, and the error tolerance according to the bit position is considered as two levels, the conventional technique shown in FIG. With the configuration of the second transmitting apparatus, assuming that the coding rate in the error correction encoder 15 'is 1/2, the upper 4 bits of the 5-bit information data are left uncorrected without error correction, and the lower 1 bit is changed. Encoding is performed at an encoding rate of 1/2 to form 2 encoded bits, and a total of 6 bits are modulated as one symbol, and the overall encoding efficiency is 5/6 (about 0.833). .
[0086]
On the other hand, according to the configuration of the transmission apparatus of the present invention shown in FIG. 1, the coding rate R1 in the error correction encoder (1) 12 is 15/16, and the coding rate R2 in the error correction encoder (2) 13 is If 2/3, the upper 45 bits of the 61-bit information data are coded at a coding rate of 15/16 to 48 coded bits, and the lower 16 bits are coded at a coding rate of 2/3. Since the data is coded into 24 coded bits and a total of 72 bits are modulated as 12 symbols, the overall coding efficiency is 61/72 (about 0.847).
[0087]
As can be seen from this comparison, the overall coding efficiency of the transmitter of the present invention is larger than that of the conventional second transmitter, which means that the redundancy added in the encoding is reduced. In addition, while improving the transmission efficiency, the error correction coding is also performed on the higher-order bits so that the error rate characteristic can be improved.
[0088]
When considering the level of error resilience of a bit position in modulation in three or more stages, it is not always necessary to perform error correction on data mapped to a bit having higher error resilience. That is, in a specific example in which the level of error resilience of a bit position in the above modulation is considered in three stages, two sets of error correction encoders and error correction decoders are used, and the higher-order bits (I1 and Q1) having the highest error resilience have Uncorrected information data may be mapped as it is.
[0089]
Thus, for example, in the case of a modulation in which the multi-level of the multi-level QAM is a large numerical value, the lower-order n bits with low error resilience, which have been subjected to error correction coding in the prior art, are encoded at a uniform small coding rate. Rather than performing the above, it is better to divide n bits into a plurality of lower and middle ranks at an error resilience level and perform error correction coding at different coding rates, thereby increasing the overall coding efficiency. The transmission efficiency can be improved.
[0090]
In the transmitting device and the receiving device of the present invention, the S / P converter 11 continuously captures information data and simply separates the information data into upper k bits and lower l bits. Although the output from each error correction encoder is mapped to the bit position corresponding to the error tolerance of the signal point in the modulation in consideration of the modulation method, at the stage of the S / P converter 11, the signal point in the modulation is The input information data is rearranged and separated in consideration of the bit position corresponding to the error resilience. The mapping circuit 14 simply performs S / P conversion without being aware of the bit position corresponding to the error resilience of the signal point. The mapping may be performed so that the rearrangement performed by the container 11 is returned. In this case, however, it is necessary to output information data by performing demapping and reverse rearrangement corresponding to the transmitting side in the demapping circuit 40 and the P / S converter 43 on the receiving side.
[0091]
Also, in the description of the second conventional transmitting apparatus and receiving apparatus and the transmitting apparatus and receiving apparatus of the present invention, the bit coding example of the constellation supplementarily described in IEEE Std 802.11a-1999 shown in FIG. , The bit positions a and c have a high error resilience and the bit positions b and d have a low error resilience. However, at the signal points in the same quadrant as described in JP-A-2001-188603. If the upper two bits in the four bit positions have the same value and the lower two bits have different values, the upper two bits simply separated by the S / P converter 11 , The lower two bits of the encoded data are mapped to the upper two bits and the lower two bits of the symbol by the mapping circuit 14.
[0092]
In the receiving apparatus according to the embodiment of the present invention described with reference to FIG. 1, a plurality of error correction decoders 41 and 42 are provided in association with a plurality of error correction encoders having different coding rates on the transmitting apparatus side. However, another (second) embodiment in which switching is performed according to the coding rate using a common decoder will be described with reference to FIG. FIG. 3 is a block diagram illustrating a configuration example of a receiving device according to the second embodiment of the present invention. Parts having the same configuration as in FIG. 1 will be described with the same reference numerals.
[0093]
As shown in FIG. 3, the receiving device according to the second embodiment of the present invention includes a demodulator 3, a control unit 44, and a Viterbi decoder 46.
The demodulator 3 is a demodulator that demodulates a received signal in accordance with the modulation method used in the transmitting device, and outputs demodulated data, similarly to the demodulator 3 of the related art and FIG.
[0094]
The Viterbi decoder 46 compares a received signal with an assumed transmission signal, and implements a Viterbi decoding method generally known as a decoding algorithm of a maximum likelihood decoding method that employs a most probable sequence as a received signal. It is a decoder.
However, in the Viterbi decoder 46 of the present invention, switching selection information based on the coding rate of the coded data (demodulated data) to be decoded is input, and the trellis setting is changed according to the input switching selection information, and the encoding is performed. The feature is that Viterbi decoding according to the rate is performed and decoded data is output.
[0095]
Here, the schematic configuration of the Viterbi decoder 46 will be briefly described with reference to FIG. FIG. 4 is a block diagram showing a schematic configuration of the Viterbi decoder 46 of the present invention.
The Viterbi decoder 46 of the present invention includes a branch (metric) calculation circuit 51, an ACS circuit 52, and a path memory circuit 53.
[0096]
The branch (metric) calculation circuit 51 is a circuit that calculates a correlation value (distance) between a received word and a codeword of the path for all paths considered from the received sequence (encoded data). The path to be used is determined by the coding rate of the coding, the constraint length, the generator matrix, and the like.
[0097]
In particular, in the branch (metric) calculation circuit 51 in the Viterbi decoder 46 of the present invention, the path is switched according to the switching selection information which is information based on the coding rate input from the outside, and the path corresponding to the coding rate is changed. And the distance is required.
[0098]
The ACS circuit 52 adds the correlation value obtained by the branch (metric) calculation circuit 51 and the cumulative total (metric) of each path calculated before that time and compares the cumulative metric value of the merging paths. And a circuit for selecting a path having a large value.
[0099]
The path memory circuit 53 is a circuit that stores the state corresponding to the path selected by the ACS circuit 52, and finally outputs the transition of the path that passed while taking the largest cumulative metric value as decoded data.
[0100]
The control unit 44 receives and stores demodulated data (encoded data) from the demodulator 3 and performs data rearrangement similar to the demapping in the demapping circuit 40 in FIG. The i-bit coded data and the lower-order j-bit coded data are separated and Viterbi decoding is performed on the separated coded data and switching selection information based on the coding rate of the coded data stored in advance. The decoder 46 receives the decoded data output from the Viterbi decoder 46, stores the decoded data, combines the decoded data for the higher order with the decoded data for the lower order, and reproduces and outputs the information data.
That is, it has a role of the demapping circuit 40 and the P / S converter 43 in FIG. 1 and a role of controlling the coding rate at the time of decoding in the Viterbi decoder 46.
[0101]
Incidentally, if the separation in the S / P converter 11 on the transmission side continuously captures information data and is simply separation of the upper k bits and the lower l bits, the control unit 44 simply performs the decoding for the higher order. If data is output, and subsequently decoded data for lower order is output, information data is reproduced and output.
Further, if the separation in the S / P converter 11 is a rearrangement and separation in consideration of the bit position corresponding to the error resistance of the signal point in the modulation, the control unit 44 controls the upper-level signal from the Viterbi decoder 46. The decoded data and the lower-order decoded data are temporarily stored, and the rearrangement is performed in the reverse of the rearrangement in the S / P converter 11, so that the information data is reproduced and output.
[0102]
The operation of the receiving device according to the second embodiment of the present invention is as follows. In the receiving device of the present invention, the transmission data from the transmission path is received and demodulated by the demodulator 3 and the demodulated data is input to the control unit 44. .
[0103]
In the control unit 44, the demodulated data (encoded data) is temporarily stored, and by performing an operation reverse to the mapping in the mapping circuit 14, the i-bit encoded data for the higher order and the j-bit encoded data for the lower order are stored. Is separated into
[0104]
Then, the control unit 44 first transmits the upper coded data of the separated coded data and the switching selection information based on the coding rate (R1) of the coded data stored in advance, which is Viterbi. The output to the decoder 46, the Viterbi decoder 46 performs a normal Viterbi decoding operation corresponding to the coding rate (R1) on the input encoded data for higher order, and decodes the error-corrected decoded data. It is returned to the control unit 44.
[0105]
Next, from the control unit 44, the lower-order encoded data of the separated encoded data and the switching selection information based on the encoding rate (R2) of the encoded data stored in advance are Viterbi-decoded. The Viterbi decoder 46 performs a normal Viterbi decoding operation corresponding to the coding rate (R2) on the input lower-order coded data, and controls the error-corrected decoded data. It is returned to the unit 44.
[0106]
The control unit 44 combines the decoded data for the higher order and the decoded data for the lower order, and reproduces and outputs the information data.
[0107]
In the description so far, the transmitting device and the receiving device have been configured separately, but a communication device capable of transmitting and receiving has both the configuration of the transmitting device and the configuration of the receiving device to realize both transmitting and receiving. I do.
[0108]
According to the error correction coding / decoding method of the present invention, in error correction coding, a transmission data sequence is separated into a plurality of data sequences, and the separated data sequences are subjected to error correction coding at different coding rates, and bit positions in the modulation. Based on the degree of error resilience of the coded data of high coding rate is mapped to bit positions with high error resilience, and the coded data of low coding rate is mapped to bit positions with low error resilience, and error correction is performed. In decoding, the demodulated data is de-mapped according to the mapping in the error correction coding, and the demapped coded data of different coding rates is corresponding to the coding rate in the error correction coding. Error-correction decoding is performed, and the decoded data is combined according to the separation in error-correction coding to reproduce the transmission data. Based on the level of error resilience based on the bit position, data to be mapped to a bit position with high error resilience is also subjected to error correction coding at a high coding rate, so that transmission efficiency is not significantly degraded, and in some cases, This has the effect of improving the transmission efficiency by increasing the overall coding efficiency and improving the error rate characteristics.
[0109]
In the transmitting apparatus of the present invention, the S / P converter 11 separates a transmission data sequence into a plurality of data sequences, and the plurality of provided error correction encoders (1) 12 and (2) 13 The error correction coding is performed at different coding rates, and the mapping circuit 14 maps coded data having a high coding rate to bit positions having a high error resistance based on the level of error resilience depending on the bit position in the modulation, and outputs a low coding rate. Is mapped to a bit position with low error resilience, and the modulator 2 modulates the mapped data and transmits it. Therefore, based on the level of error resilience based on the bit position in the modulation, the bit position with high error resilience is determined. The data to be mapped to the data is error-correction-coded at a high coding rate, so that the transmission efficiency does not deteriorate so much. While improving transmission efficiency by increasing the coding efficiency as a whole has the effect that can be error-correction coding.
[0110]
In the receiving apparatus of the present invention, the signal transmitted by the demodulator 3 is received and demodulated, and demapping is performed by the demapping circuit 40 in accordance with the mapping on the transmission side, and the error correction decoder (1) 41 performs error correction decoding. The coded data having different coding rates demapped by the unit (2) 42 is decoded in accordance with the coding rate on the transmission side, and the data decoded by the P / S converter 43 is separated on the transmission side. Therefore, the transmission data is reproduced in accordance with the transmission data, so that the error rate characteristics can be improved without significantly deteriorating the transmission efficiency.
[0111]
According to the receiving apparatus according to the second embodiment of the present invention, a common Viterbi decoder 46 is used as an error correction decoder corresponding to a plurality of error correction encoders having different coding rates on the transmission side, and control is performed. The section 44 separates the demodulated data (encoded data) corresponding to the mapping circuit 14 and outputs the separated demodulated data (encoded data) and switching selection information based on the coding rate to the Viterbi decoder 46. Thus, the Viterbi decoder 46 performs decoding according to the coding rate and outputs decoded data, so that it is not necessary to provide the same number of error correction decoders for error correction encoders having different coding rates. (1) An effect of realizing decoding for a plurality of coding rates with one error correction decoder and being able to cope with a plurality of codings having different coding rates without significantly increasing the configuration (circuit scale) of the receiving apparatus. A.
[0112]
When utilizing the error correction encoding / decoding method and the transmission device and the reception device of the present invention for software defined radio, the functions of the respective components are realized by software, for example, according to the modulation scheme in the switched modulator 2. Then, based on the level of error resilience depending on the bit position in the modulation, if the coding is performed at a different coding rate and then modulated and transmitted, the error rate characteristics can be improved without significantly deteriorating the transmission efficiency. Things.
[0113]
【The invention's effect】
According to the present invention, the transmission side separates a transmission data sequence into a plurality of parts, performs error correction coding on the separated data series at different coding rates, and sets a high coding rate based on the degree of error resilience due to bit positions in modulation. Coded data is mapped to bit positions with high error resilience, coded data with low coding rate is mapped to bit positions with low error resilience, and data demodulated on the receiving side corresponds to mapping on the transmitting side. Error-decoding the demapped coded data having different coding rates in accordance with the coding rate on the transmission side, synthesize the decoded data, and reproduce the transmission data. Since the encoding / decoding method is used, there is an effect that the error rate characteristics can be improved without significantly deteriorating the transmission efficiency.
[0114]
According to the present invention, the transmission data sequence is separated into a plurality of data by the data separation unit, the data sequences separated by the coding unit are error-correction-coded at different coding rates, and the mapping unit is configured to perform error correction by the bit position in the modulation. Based on the level, the coded data of the high coding rate is mapped to the bit position with high error resilience, the coded data of the low coding rate is mapped to the bit position with low error resilience, and the modulation transmission means is mapped. Since the transmitting apparatus modulates the transmitted data and transmits the modulated data, there is an effect that the error rate characteristic can be improved without significantly deteriorating the transmission efficiency.
[0115]
According to the present invention, a signal transmitted by the reception demodulation means is received and demodulated, and the demapping means demaps the signal corresponding to the mapping on the transmission side, and the decoding means demaps the different coding rates. The encoded data is decoded according to the coding rate on the transmitting side, and the data decoded by the data synthesizing means is synthesized according to the separation on the transmitting side, and the receiving apparatus reproduces the transmitted data. There is an effect that the error rate characteristics can be improved without significantly deteriorating the transmission efficiency.
[0116]
According to the present invention, a signal transmitted by the reception demodulation unit is received and demodulated, the data demodulated by the control unit is stored, and coded data having the same coding rate is stored in correspondence with mapping on the transmission side. And outputs coded data of each coding rate and information based on the coding rate of the coded data to a Viterbi decoder. The Viterbi decoder outputs the information based on the coding rate input together with the coded data. According to the information, the sequence with the highest likelihood is estimated corresponding to the coding rate and error-corrected decoded data is output, and the control means stores the decoded data output from the Viterbi decoder and decodes the decoded data. Since the receiving apparatus combines data in accordance with the separation on the transmitting side and reproduces the transmitted data, it is not necessary to provide the same number of error correction decoders for error correction encoders having different coding rates. Error correction To realize decoding of the plurality of coding rates in a vessel, less without increasing the configuration of the receiving apparatus, and without so much deterioration of the transmission efficiency, there is an effect capable of improving the error rate characteristic.
[Brief description of the drawings]
FIG. 1 is a configuration block diagram of a transmission device and a reception device according to the present invention.
FIG. 2 is an explanatory diagram showing a state of transmission information in a transmission device and a reception device of the present invention.
FIG. 3 is a block diagram illustrating a configuration example of a receiving device according to a second embodiment of the present invention.
FIG. 4 is a block diagram illustrating a schematic configuration of a Viterbi decoder according to the present invention.
FIG. 5 is a block diagram illustrating a schematic configuration example of a conventional first transmitting device and receiving device.
FIG. 6 is an explanatory diagram showing a state of transmission information in a conventional first transmitting device and receiving device.
FIG. 7 is a signal arrangement diagram on an IQ plane in 16QAM.
FIG. 8 is a block diagram illustrating a schematic configuration example of a conventional second transmitting apparatus and receiving apparatus.
FIG. 9 is an explanatory diagram showing a state of transmission information in a conventional second transmitting device and receiving device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... data separation encoder, 2 ... modulator, 3 ... demodulator, 4 ... data separation decoder, 11 ... S / P converter, 12 ... error correction encoder (1), 13 ... error correction encoder (2) ), 14 mapping circuit, 15, 15 'error correction encoder, 40 demapping circuit, 41 error correction decoder (1), 42 error correction decoder (2), 43 P / S converter 44, a control unit, 45, 45 ', an error correction decoder, 46, a Viterbi decoder, 51, a branch (metric) calculation circuit, 52, an ACS circuit, 53, a path memory circuit

Claims (4)

送信データを誤り訂正符号化し、前記符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける誤り訂正符号化／復号化方法であって、
前記誤り訂正符号化方法が、送信データ系列を複数に分離し、前記分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、前記変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、前記誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、前記誤り耐性の低いビット位置にマッピングする誤り訂正符号化方法であり、
前記誤り訂正復号化方法が、復調されたデータを送信側におけるマッピングに対応してデマッピングし、前記デマッピングされたそれぞれ異なる符号化率の符号化データを、前記送信側における符号化率に対応して誤り訂正復号化し、前記復号されたデータを合成し、送信データを再生する誤り訂正復号化方法であることを特徴とする誤り訂正符号化／復号化方法。An error correction encoding / decoding method in a communication system for error correction encoding transmission data, modulating and transmitting the encoded data, demodulating received data, performing error correction decoding and reproducing transmission data. So,
The error correction coding method separates a transmission data sequence into a plurality of data, performs error correction coding on the separated data sequences at different coding rates, and performs high coding based on the degree of error tolerance due to bit positions in the modulation. Rate encoded data is mapped to the error-resistant high bit position, the low coding rate encoded data is an error-correction encoding method that maps to the low error-resistant bit position,
The error correction decoding method, the demodulated data demapping corresponding to the mapping on the transmission side, the coded data of the different coding rates respectively demapped, corresponding to the coding rate on the transmission side An error correction encoding / decoding method for performing error correction decoding, combining the decoded data, and reproducing transmission data. 送信データを誤り訂正符号化し、前記符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける送信装置であって、
送信データ系列を複数に分離するデータ分離手段と、
前記分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化する符号化手段と、
前記変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、前記誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、前記誤り耐性の低いビット位置にマッピングするマッピング手段と、
前記マッピングされたデータを変調して送信する変調送信手段とを有することを特徴とする送信装置。A transmission device in a communication system for performing error correction encoding of transmission data, modulating and transmitting the encoded data, demodulating received data, and performing error correction decoding to reproduce transmission data.
Data separating means for separating a transmission data sequence into a plurality,
Encoding means for performing error correction encoding of the separated data sequences at different encoding rates,
Based on the level of error resilience by the bit position in the modulation, the coded data of a high coding rate is mapped to the bit position of the high error resilience, and the coded data of a low coding rate is a bit of the low error resilience. Mapping means for mapping to a position;
A transmitter for modulating the mapped data and transmitting the modulated data. 送信データを誤り訂正符号化し、前記符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける受信装置であって、
請求項２記載の送信装置から送信された信号を受信し、復調する受信復調手段と、
前記復調されたデータを送信側におけるマッピングに対応して、前記変調におけるビット位置による誤り耐性の高低に基づき、前記誤り耐性の高いビット位置のデータを高い符号化率の符号化データとしてデマッピングし、前記誤り耐性の低いビット位置のデータを低い符号化率の符号化データとしてデマッピングするデマッピング手段と、
前記デマッピングされたそれぞれ異なる符号化率の符号化データを、前記送信側における符号化率に対応して復号する復号化手段と、
前記復号されたデータを前記送信側における分離に対応して合成し、送信データを再生するデータ合成手段とを有することを特徴とする受信装置。An error correction encoding of transmission data, modulating and transmitting the encoded data, demodulating received data, error correction decoding and reproducing the transmission data, a receiving apparatus in a communication system,
Receiving and demodulating means for receiving and demodulating a signal transmitted from the transmitting apparatus according to claim 2;
Corresponding to the mapping on the transmitting side of the demodulated data, based on the level of error resilience due to the bit position in the modulation, demapping the data at the bit position with high error resilience as coded data at a high coding rate. A demapping means for demapping the data at the bit position with low error resilience as coded data with a low coding rate;
Decoding means for decoding the demapped coded data of different coding rates, corresponding to the coding rate on the transmitting side,
A receiving apparatus comprising: data combining means for combining the decoded data in accordance with the separation on the transmission side and reproducing the transmission data. 送信データを誤り訂正符号化し、前記符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける受信装置であって、
請求項２記載の送信装置から送信された信号を受信し、復調する受信復調手段と、
入力される符号化データと各パスで想定される符号語との相関を取るメトリック計算回路と、
前記相関値とそれ以前までに計算されたメトリックを加算し、合流するパスの累計メトリック値を比較し、大きな値を有するパスを選択する加算比較選択回路と、
前記選択したパスを記憶するパス記憶回路とを備え、
前記符号化データと共に入力される符号化率に基づく情報に従って、前記符号化率に対応して最も尤度の高い系列を推定して誤り訂正された復号データを出力するビタビ復号器と、
前記復調されたデータを記憶し、送信側におけるマッピングに対応して、同一の符号化率の符号化データに分離し、前記各符号化率の符号化データと、前記符号化データの符号化率に基づく情報とを前記ビタビ復号器に出力し、前記ビタビ復号器から出力される復号データを記憶し、前記復号されたデータを前記送信側における分離に対応して合成し、送信データを再生する制御手段とを有することを特徴とする受信装置。An error correction encoding of transmission data, modulating and transmitting the encoded data, demodulating received data, error correction decoding and reproducing the transmission data, a receiving apparatus in a communication system,
Receiving and demodulating means for receiving and demodulating a signal transmitted from the transmitting apparatus according to claim 2;
A metric calculation circuit that takes a correlation between the input coded data and the codeword assumed in each pass,
An addition / comparison / selection circuit that adds the correlation value and the metric calculated up to that time, compares the accumulated metric values of the merging paths, and selects a path having a large value;
A path storage circuit for storing the selected path,
According to information based on the coding rate that is input together with the coded data, a Viterbi decoder that outputs an error-corrected decoded data by estimating the most likely sequence corresponding to the coding rate,
The demodulated data is stored and separated into coded data of the same coding rate in accordance with mapping on the transmission side, and the coded data of each coding rate and the coding rate of the coded data are stored. To the Viterbi decoder, stores decoded data output from the Viterbi decoder, combines the decoded data in accordance with the separation on the transmitting side, and reproduces the transmitted data. A receiving device comprising: a control unit.
JP2002179464A 2002-06-20 2002-06-20 Error correction encoding/decoding method, transmitting device, and receiving device Pending JP2004023691A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002179464A JP2004023691A (en) 2002-06-20 2002-06-20 Error correction encoding/decoding method, transmitting device, and receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002179464A JP2004023691A (en) 2002-06-20 2002-06-20 Error correction encoding/decoding method, transmitting device, and receiving device

Publications (1)

Publication Number Publication Date
JP2004023691A true JP2004023691A (en) 2004-01-22

Family

ID=31176854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002179464A Pending JP2004023691A (en) 2002-06-20 2002-06-20 Error correction encoding/decoding method, transmitting device, and receiving device

Country Status (1)

Country Link
JP (1) JP2004023691A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054660A1 (en) * 2004-11-22 2006-05-26 Matsushita Electric Industrial Co., Ltd. Digital signal transmitting apparatus
JP2007306469A (en) * 2006-05-15 2007-11-22 Mitsubishi Electric Corp Wireless communication apparatus and modulated signal generating method
JP2012090323A (en) * 2006-11-02 2012-05-10 Panasonic Corp Transmission method, transmitter, reception method and receiver
JP2013502095A (en) * 2009-08-07 2013-01-17 トムソン ライセンシング Data transmission using low density parity check coding and constellation mapping
JP2016502354A (en) * 2012-12-03 2016-01-21 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Enhanced decoding and demapping method and apparatus for QAM data signals
WO2019102621A1 (en) * 2017-11-27 2019-05-31 三菱電機株式会社 Error correction device and optical transmission/reception device
WO2019157759A1 (en) * 2018-02-14 2019-08-22 华为技术有限公司 Encoding and decoding methods, encoding and decoding apparatuses and encoding and decoding devices
JP2019205067A (en) * 2018-05-23 2019-11-28 日本電信電話株式会社 Signal processing apparatus and signal processing method
CN112564714A (en) * 2019-09-10 2021-03-26 富士通株式会社 Encoding circuit, decoding circuit, encoding method, decoding method, and transmission device
JP2023170117A (en) * 2022-05-18 2023-12-01 Ｎｔｔイノベーティブデバイス株式会社 Error correction device, encoder and communication system

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8218682B2 (en) 2004-11-22 2012-07-10 Panasonic Corporation Digital signal transmitting apparatus
WO2006054660A1 (en) * 2004-11-22 2006-05-26 Matsushita Electric Industrial Co., Ltd. Digital signal transmitting apparatus
JP2007306469A (en) * 2006-05-15 2007-11-22 Mitsubishi Electric Corp Wireless communication apparatus and modulated signal generating method
US11277226B2 (en) 2006-11-02 2022-03-15 Panasonic Intellectual Property Corporation Of America Wireless communication base station apparatus, wireless communication terminal, communication method of a wireless communication base station apparatus and communication method of a wireless communication terminal
US11563522B2 (en) 2006-11-02 2023-01-24 Panasonic Intellectual Property Corporation Of America Wireless communication base station apparatus, wireless communication terminal, communication method of a wireless communication base station apparatus and communication method of a wireless communication terminal
US8869012B2 (en) 2006-11-02 2014-10-21 Panasonic Intellectual Property Corporation Of America Transmitting method, receiving method, receiving apparatus and transmitting apparatus
US11894928B2 (en) 2006-11-02 2024-02-06 Panasonic Intellectual Property Corporation Of America Wireless communication base station apparatus, wireless communication terminal, communication method of a wireless communication base station apparatus and communication method of a wireless communication terminal
US9712280B2 (en) 2006-11-02 2017-07-18 Panasonic Intellectual Property Corporation Of America Output signal generating method, decoded data generating method, output signal generating apparatus, and decoded data generating apparatus
JP2012090323A (en) * 2006-11-02 2012-05-10 Panasonic Corp Transmission method, transmitter, reception method and receiver
US10680752B2 (en) 2006-11-02 2020-06-09 Panasonic Intellectual Property Corporation Of America Wireless communication base station apparatus, wireless communication terminal, communication method of a wireless communication base station apparatus and communication method of a wireless communication terminal
JP2013502095A (en) * 2009-08-07 2013-01-17 トムソン ライセンシング Data transmission using low density parity check coding and constellation mapping
JP2016502354A (en) * 2012-12-03 2016-01-21 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Enhanced decoding and demapping method and apparatus for QAM data signals
JPWO2019102621A1 (en) * 2017-11-27 2020-04-02 三菱電機株式会社 Error correction device and optical transceiver
WO2019102621A1 (en) * 2017-11-27 2019-05-31 三菱電機株式会社 Error correction device and optical transmission/reception device
WO2019157759A1 (en) * 2018-02-14 2019-08-22 华为技术有限公司 Encoding and decoding methods, encoding and decoding apparatuses and encoding and decoding devices
US11121726B2 (en) 2018-02-14 2021-09-14 Huawei Technologies Co., Ltd. Encoding and decoding methods, apparatuses, and devices
JP2019205067A (en) * 2018-05-23 2019-11-28 日本電信電話株式会社 Signal processing apparatus and signal processing method
US11671119B2 (en) 2018-05-23 2023-06-06 Nippon Telegraph And Telephone Corporation Signal processing apparatus and signal processing method
CN112564714A (en) * 2019-09-10 2021-03-26 富士通株式会社 Encoding circuit, decoding circuit, encoding method, decoding method, and transmission device
JP2023170117A (en) * 2022-05-18 2023-12-01 Ｎｔｔイノベーティブデバイス株式会社 Error correction device, encoder and communication system
JP7408722B2 (en) 2022-05-18 2024-01-05 Ｎｔｔイノベーティブデバイス株式会社 Error correction device, encoding device and communication system

Similar Documents

Publication Publication Date Title
JP3737433B2 (en) Series concatenated turbo code
JP3230766B2 (en) Digital data communication method and apparatus using trellis coded QAM
US7817753B2 (en) Reception quality estimating apparatus, wireless communication system, and reception quality estimating method
US7310768B2 (en) Iterative decoder employing multiple external code error checks to lower the error floor
KR101492634B1 (en) Method and appratus for transmitting and receiving data in a communication system using low density parity check codes
US7447981B2 (en) System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave
US5651032A (en) Apparatus and method for trellis decoder
US8875000B2 (en) Methods and systems systems for encoding and decoding in trellis coded modulation systems
US7865812B2 (en) Apparatus and method for determining a detected punctured position in punctured convolutional codes
KR100374787B1 (en) Bandwidth-efficient concatenated trellis-coded modulation decoder and method thereof
JPH05335972A (en) Viterbi decoder
US20050152408A1 (en) Apparatus and method for transmitting and receiving coded data by encoder having unequal error probability in mobile communication system
WO2003103152A2 (en) Soft decoding of linear block codes
JP2004023691A (en) Error correction encoding/decoding method, transmitting device, and receiving device
Martin et al. On multilevel codes and iterative multistage decoding
Chou et al. Turbo coded trellis-based constructions for data embedding: channel coding with side information
US6327316B1 (en) Data receiver using approximated bit metrics
CN115225202B (en) Cascade decoding method
JP4675312B2 (en) Encoding device, decoding device, transmitter, and receiver
US8098773B1 (en) Communication method and apparatus
JP3607675B2 (en) Turbo code end
CN115336182A (en) Error correction encoding device, error correction decoding device, control circuit, storage medium, error correction encoding method, and error correction decoding method
JP2006173724A (en) Decoding method and decoding apparatus in trellis or turbo trellis coding modulation system
JPH0993295A (en) Coding modulator
KR20010113792A (en) Method and apparatus for decoding recursive convolutional symbols