JP2004023285A - Delta sigma modulation circuit and signal processing system - Google Patents

Delta sigma modulation circuit and signal processing system Download PDF

Info

Publication number
JP2004023285A
JP2004023285A JP2002173112A JP2002173112A JP2004023285A JP 2004023285 A JP2004023285 A JP 2004023285A JP 2002173112 A JP2002173112 A JP 2002173112A JP 2002173112 A JP2002173112 A JP 2002173112A JP 2004023285 A JP2004023285 A JP 2004023285A
Authority
JP
Japan
Prior art keywords
delta
input
sigma modulation
signal
switched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002173112A
Other languages
Japanese (ja)
Other versions
JP4014943B2 (en
Inventor
Toru Hayase
早瀬　徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002173112A priority Critical patent/JP4014943B2/en
Publication of JP2004023285A publication Critical patent/JP2004023285A/en
Application granted granted Critical
Publication of JP4014943B2 publication Critical patent/JP4014943B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a delta signal modulation circuit that directly receives a 1-bit signal to apply delta sigma modulation processing to the signal with high accuracy so as to accurately adjust even a sound volume of an audio signal included in the 1-bit signal. <P>SOLUTION: The delta signal modulation circuit is provided with: a high accuracy DC supply 2 for generating a DC voltage; and a peak level volume 3 for controlling the peak level of a DC voltage from the high accuracy DC supply 2, which are placed at an input side of a first stage switched capacitor integration circuit 1 of an input section of the delta signal modulation circuit. The switched capacitor integration circuit 1 is configured to be capable of switching a connection direction of an input side capacitor C1 by using a switch group (comprising switches SW1 to SW5), and the switch group uses a 1-bit signal for a control signal to switch the connection direction of the input side capacitor C1. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、オーディオ信号処理などに特に好適に用いられる、１ビットデジタル信号を作成するデルタシグマ変調回路、及びそれを用いた信号処理システムに関するものである。
【０００２】
【従来の技術】
従来、オーディオシステムなどの分野では、入力信号をデルタシグマ変調によって、標本化時間間隔が一定の２値信号である１ビットデジタル信号に変換するデルタシグマ変調回路が広く用いられている。この１ビットデジタル信号（以下、１ビット信号）は、受信あるいは再生装置において、簡単な低次のローパスフィルタにより入力信号に復調できると共に、語同期が不要なデータ列であるため、伝送路の影響を受けにくくエラーに強いという特徴がある。
【０００３】
図８に、上記デルタシグマ変調回路のアルゴリズム例を示す。これにおいて、入力端子Ｐ１から入力された信号は、縦続に接続された積分器Ｍ１〜Ｍ７にて積分される。各積分器Ｍ１〜Ｍ７の出力は、加算器Ｋ４にて加算された後、量子化器Ｑに入力される。量子化器Ｑは、加算器Ｋ４の出力が０以上であるとき、出力端子Ｐ２に『１』の出力を導出し、加算器Ｋ４の出力が０未満のとき『０』の出力を導出する。また、量子化器Ｑの出力は、遅延回路Ｄ４を介して、初段の積分器Ｍ１の入力側に設けられた加算器Ｋ５に負帰還される。
【０００４】
一方、デルタシグマ変調回路が出力する１ビット信号の量子化雑音分布（ノイズフロア）にディップを形成して、当該量子化雑音分布形状を所望の形状に調整するために、このデルタシグマ変調回路には、３つの部分負帰還ループが形成されている。１つ目の部分負帰還ループは、積分器Ｍ２・Ｍ３に関連して設けられており、遅延回路Ｄ１及び乗算器Ｂ１を介して、積分器Ｍ２の入力側に設けられた加算器Ｋ１に負帰還している。同様に、積分器Ｍ４・Ｍ５に関連して、遅延回路Ｄ２、乗算器Ｂ２及び減算器Ｋ２が２つ目の部分負帰還ループとして設けられており、積分器Ｍ６・Ｍ７に関連して、遅延回路Ｄ３、乗算器Ｂ３及び減算器Ｋ３が３つ目の部分負帰還ループとして設けられている。
【０００５】
これらの３つの部分負帰還ループによって、１ビット信号の量子化雑音レベルは、各部分負帰還ループのゲインに応じた周波数（零点周波数）を中心に急峻に低下する。ディップとは、量子化雑音の周波数特性のうち、レベルが低下している部分のことであり、これらのディップによって、高域の量子化雑音が抑制され、例えば、２０ｋＨｚなど、所望の利用周波数帯域の上限まで、量子化雑音のレベルを所定の値以下に保つことができる。
【０００６】
このようなデルタシグマ変調回路によって１ビット信号へと変調された入力信号は、図示しない受信あるいは再生装置において、例えば、低次のローパスフィルタなどにより復調される。
【０００７】
そして従来、デルタシグマ変調回路にてデルタシグマ変調する対象がアナログ信号である場合、実際の回路には、上記積分器Ｍ１〜Ｍ７として、図９に示すＣＲ積分回路１０、あるいは、図１０に示すスイッチトキャパシタ積分回路１１が用いられている。
【０００８】
ＣＲ積分回路１０は、オペアンプＯＰの反転入力端子とオペアンプＯＰの出力端子との間にキャパシタＣが接続されると共に、オペアンプＯＰの反転入力端子と、アナログ信号が入力される入力端子Ｔ１との間に、抵抗Ｒが接続された構成である。該構成では、キャパシタＣには入力端子Ｔ１に印加された信号電圧に比例した定電流が充電されて積分が行われる。
【０００９】
一方、スイッチトキャパシタ積分回路１１は、オペアンプＯＰの反転入力端子とオペアンプＯＰの出力端子との間に帰還側キャパシタＣ２が接続されると共に、オペアンプＯＰの反転入力端子の入力側に入力側キャパシタＣ１がスイッチｓｗ１〜ｓｗ４からなるスイッチ群を介して接続された構成である。なお、このスイッチトキャパシタ積分回路１１は、信号をシングル（信号　対　ＧＮＤ）で扱うタイプのものであり、スイッチトキャパシタ積分回路には、信号をバランス（＋信号，−信号　対　ＧＮＤ）で扱う差動入力型のものもある。
【００１０】
スイッチｓｗ１は、入力側キャパシタＣ１における一方の端子とアナログ信号が入力される入力端子Ｔ１との間に設けられ、スイッチｓｗ２は、該スイッチｓｗ１が接続されているキャパシタＣ１の端子とグランドとの間に設けられている。また、スイッチｓｗ４は、キャパシタＣ１のもう一方の端子とオペアンプＯＰの反転入力端子との間に設けられ、スイッチｓｗ３は該スイッチｓｗ４が接続されているキャパシタＣ１の端子とグランドとの間に設けられている。
【００１１】
上記４つのスイッチ１ｓｗ〜ｓｗ４からなるスイッチ群の動作関係を図１１に示す。該スイッチトキャパシタ積分回路１１は、サンプリングクロック信号（以下、クロック信号）に基づいて動作し、スイッチ群は、位相が逆の２種類の制御信号で駆動される。スイッチｓｗ１とスイッチｓｗ３とは、サンプリング周期（クロック信号の周期）の前半部で『ＯＮ』となり、スイッチｓｗ２とスイッチｓｗ４とは、サンプリング周期の後半部で『ＯＮ』となる。
【００１２】
スイッチ群がこのように駆動されることで、該スイッチトキャパシタ回路１１は、サンプリング周期の前半部で入力端子Ｔ１に印加される信号電圧により入力側キャパシタＣ１に電荷が蓄えられ、サンプリング周期の後半部では入力側キャパシタＣ１に蓄えられた電荷がスイッチトキャパシタ積分にてキャパシタＣ２に移動する動作を行う。以下、このようなスイッチトキャパシタ積分を行う動作をスイッチトキャパシタ動作と称する。
【００１３】
また、アナログ信号に対し、レベルを調整する、つまりオーディオ信号の音量調整を行う場合には、図１２に示すように、デルタシグマ変調回路の入力部にある初段の積分器Ｍ１の入力側に、波高値ボリュームＶＯが接続される。これにより、アナログ信号は、該波高値ボリュームＶＯによって所望のレベルに調整された後、初段の積分器Ｍ１に入力されて積分され、音量の調整が可能となる。なお、図１２では、初段の積分器Ｍ１として、図１０のスイッチトキャパシタ積分回路１１を適用しているものを示している。
【００１４】
そして、今日、オーディオシステムの多様化等により、アナログ信号だけでなく、１ビット信号に符号化されたオーディオ信号をデルタシグマ変調回路に入力させ、デルタシグマ変調を行う必要性が出てきている。
【００１５】
従来のデルタシグマ変調回路では、デルタシグマ変調の対象が１ビット信号である場合も、アナログ信号と同様に同じ経路からデルタシグマ変調回路内に入力され、１ビット信号のパルス波形を各積分器Ｍ１〜Ｍ７にて積分するようになっている。
【００１６】
また、１ビット信号の入力に対してレベルを調整、つまり音量調整を行う場合には、デルタシグマ変調回路の入力部にある初段の積分器Ｍ１の入力側に、電子ボリュームに代えて可変抵抗が接続される。これにより、該可変抵抗によってパルス波形の波高値が減衰され、減衰されたパルス信号が初段の積分器に入力され、音量を調整するようになっている。
【００１７】
なお、ここで波高値制御に精度の高い電子ボリュームを用いないのは、電子ボリュームの周波数帯域は可聴帯域を包含する程度しかなく、非常に高い周波数成分を含む１ビット信号のパルス波形を正確に減衰させることはできないためである。
【００１８】
【発明が解決しようとする課題】
上述したように、従来、デルタシグマ変調回路において１ビット信号を処理するには、１ビット信号のパルス波形にアナログ信号と同じ経路でデルタシグマ変調回路に入力させ、その波形を積分させている。これは、従来のデルタシグマ変調回路における積分器は、アナログ波形を持つ信号を積分する構成となっているためである。
【００１９】
しかしながら、このような手法では、１ビット信号をパルス波形に変換する際に、１ビット信号の持つ『０』『１』の繰り返し精度を正確に保持させる必要があるため、精度の高いパルス波形を生成しなければならず、正確な波形整形が必要とされるといった問題がある。
【００２０】
しかも、１ビット信号のレベルを可変抵抗にて変更して音量調整する構成では、以下のような問題も別途有している。
【００２１】
問題の１つは、実際の可変抵抗には、インダクタンス成分（Ｌ成分）やキャパシタンス成分（Ｃ成分）が多少寄生しているため、パルス波形の波高値の減衰以外に波形自体が変形することである。
【００２２】
問題の２つ目は、複数チャンネルの１ビット信号であって、そのパルス波形の波高値を可変抵抗で減衰させる場合、多連の可変抵抗を用いることとなるが、可変抵抗間のばらつきのために、複数チャンネルの波高値減衰量（音量調整レベル）が正確に一致し難く、また、一致させるには精度の高い（コストの高い）可変抵抗素子が必要となることである。
【００２３】
問題の３つ目は、上述した理由により、アナログ信号のレベル調整に使用している電子ボリュームを用いることができないため、レベルを調整する部材を有したレベル調整機能付のデルタシグマ変調回路は、アナログ信号と１ビット信号とで共用できない点である。
【００２４】
本発明は、上記課題に鑑み成されたものであって、その目的は、１ビット信号をダイレクトに入力して高い精度でデルタシグマ変調処理することができ、また、１ビット信号に含まれるオーディオ信号の音量も正確に調整可能なデルタシグマ変調回路を提供することにある。
【００２５】
【課題を解決するための手段】
本発明の第１のデルタシグマ変調回路は、上記課題を解決するために、スイッチトキャパシタ積分回路を入力部に備えるデルタシグマ変調回路であって、上記スイッチトキャパシタ積分回路の入力側に直流電圧を発生する直流電圧源が設けられ、かつ、上記スイッチトキャパシタ積分回路は、入力側キャパシタに接続されたスイッチ群にて、該入力側キャパシタの接続方向が正方向と負方向とで切り換え可能に構成されていることを特徴としている。
【００２６】
また、本発明の第１のデルタシグマ変調回路は、さらに、上記スイッチトキャパシタ積分回路における入力側キャパシタの接続方向の切り換えが、１ビット信号を制御信号として制御されることを特徴としている。
【００２７】
これによれば、スイッチトキャパシタ積分回路は、直流電圧源から発せられた直流電圧値をスイッチ群の動作に応じて積分し、かつ、スイッチ群にて入力側キャパシタの接続方向が正方向と負方向とで切り換え可能に構成されているので、直流電圧値の積分結果は、入力側キャパシタの接続方向の切り換え制御の極性に応じたものとなる。
【００２８】
したがって、入力側キャパシタの接続方向を、例えば、１ビット信号のもつ『１』『０』の情報に応じて切り換えて、上記直流電圧値を積分することで、１ビット信号の波形を積分したと同じ結果を得ることができる。しかも、得られた積分結果は、１ビット信号の波形を直接積分したものに比べ、波形整形の精度が積分結果に含まれることも無く、非常に精度の高いものとなる。
【００２９】
また、この場合、積分するのは直流電圧値であるので、後述するように、この直流電圧値の波高値を調整することで、オーディオ信号が１ビット信号であっても、簡単かつ正確に音量を調整することができ、かつ、波高値制御に精度の高い電子ボリュームを使用することも可能となる。
【００３０】
その結果、本デルタシグマ変調回路では、従来の構成では必要であった、１ビット信号の精度の高いパルス波形の生成が不要となり、１ビット信号をデルタシグマ変調回路にダイレクトに入力しながら、正確にデルタシグマ変調することが可能となり、かつ、簡単な構成の追加にて、１ビット信号であっても正確にその音量を調整可能な構成を実現させることができる。
【００３１】
本発明の第２のデルタシグマ変調回路は、上記課題を解決するために、スイッチトキャパシタ積分回路を入力部に備えるデルタシグマ変調回路であって、上記スイッチトキャパシタ積分回路の入力側に直流電圧を発生する直流電圧源が接続され、かつ、上記スイッチトキャパシタ積分回路は、差動入力型であって、上記直流電圧源より発せられた直流電圧値を反転入力側と非反転入力側とに選択的に切り換えて入力し得るように構成されていることを特徴としている。
【００３２】
また、本発明の第２のデルタシグマ変調回路は、さらに、上記スイッチトキャパシタ積分回路における反転入力側と非反転入力側との入力の切り換えが、１ビット信号を制御信号として制御されることを特徴としている。
【００３３】
これによれば、スイッチトキャパシタ積分回路は、直流電圧源から発せられた直流電圧値をスイッチ群の動作に応じて積分し、かつ、差動入力型であって、直流電圧値を反転入力側と非反転入力側とに選択的に切り換えて入力し得るように構成されているので、直流電圧値の積分結果は、反転入力側と非反転入力側との切り換え制御に応じたものとなる。
【００３４】
したがって、例えば、１ビット信号のもつ『１』『０』の情報に応じて、直流電圧値の入力を反転入力側と非反転入力側とで切り換えて、上記直流電圧値を積分することで、１ビット信号の波形を積分したと同じ結果を得ることができる。しかも、得られた積分結果は、１ビット信号の波形を直接積分したものに比べ、波形整形の精度が積分結果に含まれることも無く、非常に精度の高いものとなる。
【００３５】
また、この場合、積分するのは直流電圧値であるので、後述するように、この直流電圧値の波高値を調整することで、オーディオ信号が１ビット信号であっても、簡単かつ正確に音量を調整することができ、かつ、波高値制御に精度の高い電子ボリュームを使用することも可能となる。
【００３６】
その結果、本デルタシグマ変調回路では、従来の構成では必要であった、１ビット信号の精度の高いパルス波形の生成が不要となり、１ビット信号をデルタシグマ変調回路にダイレクトに入力しながら、正確にデルタシグマ変調することが可能となり、かつ、簡単な構成の追加にて、１ビット信号であっても正確にその音量を調整可能な構成を実現させることができる。
【００３７】
また、上記した第１及び第２のデルタシグマ変調回路は、さらに、上記直流電圧源とスイッチトキャパシタ積分回路との間に、上記直流電圧源より発生された直流電圧の電圧値を制御する波高値制御手段が設けられていることを特徴としている。
【００３８】
これによれば、直流電圧源より発生された直流電圧の波高値を波高値制御手段にて調整し、所望の電圧値としてから初段のスイッチトキャパシタ積分回路に入力して積分させるので、１ビット信号のレベルを直接に調整しなくとも、音量調整が可能となる。
【００３９】
このような構成の音量調整は、１ビット信号のパルス波形の波高値を可変抵抗器で減衰させてボリュームを調整していた従来の構成に比べて、波形自体が波高値減衰時に歪んだり変形したりすることがないので、良好な音量調整となる。
【００４０】
しかも、減衰する対象は、直流電圧源より発生される直流電圧値であるので、上記波高値制御手段として、帯域は狭いが減衰精度の優れた電子ボリュームを使用することができる。このことはつまり、１ビット信号のレベルを正確に減衰させることを可能とするだけでなく、アナログ信号と１ビット信号との間で、レベル調整のための部材を共用できることでもあり、デルタシグマ変調回路自体の共用化にも繋がる。
【００４１】
また、上記した第１及び第２のデルタシグマ変調回路は、さらに、上記直流電圧源からの直流電圧に切り換えてアナログ信号を上記スイッチトキャパシタ積分回路に入力させるアナログ信号入力手段が設けられ、第１のデルタシグマ変調回路では、アナログ信号が入力された場合、スイッチトキャパシタ積分回路は入力側キャパシタの接続方向を正方向にしてアナログ信号を積分するように制御され、第２のデルタシグマ変調回路では、スイッチトキャパシタ積分回路は、アナログ信号を差動積分するように制御されることを特徴としている。
【００４２】
これによれば、アナログ信号入力手段が設けられており、上記スイッチトキャパシタ積分回路にアナログ信号を入力させることができ、アナログ信号が入力された場合は、入力側キャパシタの接続方向を正方向にしてこのアナログ信号を積分する、或いは差動入力型であればアナログ信号を差動積分するので、これらのデルタシグマ変調回路は、デルタシグマ変調する対象のオーディオ信号の信号形態が、アナログ信号であっても１ビット信号であっても、高精度にデルタシグマ変調し得るものとなり、共用することができる。
【００４３】
また、上記した第１及び第２のデルタシグマ変調回路は、さらに、上記波高値制御手段が、該アナログ信号の振幅を制御することを特徴としている。
【００４４】
上述したように、本発明の第１及び第２のデルタシグマ変調回路においては、入力部に備えられた初段のスイッチトキャパシタ積分回路は、１ビット信号の波形を積分するのではなく、直流電圧源からの直流電圧値を積分するので、波高値の制御に精度の高い電子ボリュームを使用できる。
【００４５】
したがって、このように、上記波高値制御手段にてアナログ信号の振幅をも制御させることで、このデルタシグマ変調回路は、デルタシグマ変調する対象のオーディオ信号の信号形態がアナログ信号であっても、１ビット信号であっても、同じレベル調整部材を用いて音量調整が可能となり、部材点数の削減を図ることができる。
【００４６】
本発明の信号処理システムは、上記課題を解決するために、上記デルタシグマ変調回路が複数系統備えられており、そのなかの１つのデルタシグマ変調回路に備えられた直流電圧源より発生され、波高値制御手段にて波高値が制御された直流電圧が、各デルタシグマ変調回路に共通に入力されることを特徴としている。
【００４７】
複数チャンネルの１ビット信号であって、そのパルス波形の波高値を可変抵抗で減衰させる場合、多連の可変抵抗を用いることとなるが、可変抵抗間のばらつきがあると、複数チャンネルの波高値減衰量（音量調整レベル）が一致し難く、一致させるには精度の高い可変抵抗素子が必要となり、コスト高となっていた。
【００４８】
しかしながら、このように、チャンネル数に応じて複数系統備えられたデルタシグマ変調回路の中の１デルタシグマ変調回路に備えられた直流電圧源より発生され、波高値制御手段にて波高値が制御された直流電圧を、各デルタシグマ変調回路に共通に入力して使用することで、各デルタシグマ変調回路における波高値制御手段間のばらつきによる問題がなくなる。
【００４９】
また、本発明のデルタシグマ変調回路、信号処理システムは、以下のように表現することもできる。
【００５０】
本発明のデルタシグマ変調回路は、スイッチトキャパシタ積分回路を入力部に持つデルタシグマ変調回路において、該スイッチトキャパシタ積分器の入力側に装着されたキャパシタに接続されるスイッチ群は、該キャパシタ接続方向を正方向と負方向に切り換えられるように構成されていることを特徴としている。
【００５１】
本発明のデルタシグマ変調回路は、スイッチトキャパシタ積分回路を入力部に持つデルタシグマ変調回路において、同一の入力信号が該スイッチトキャパシタ積分器の非反転入力側と反転入力側に選択的に入力できる切替手段を構成要素にもつことを特徴としている。
【００５２】
さらに、直流電圧を発生する直流電圧源と、この直流電圧の電圧値を制御する波高値制御部とを入力部にもつことを特徴としている。
【００５３】
さらに、初段スイッチトキャパシタ積分回路の入力側キャパシタの接続方向を正方向または負方向に接続する制御を、標本化時間間隔が一定の２値信号（１ビット信号）を制御信号として接続切り替えを行うことを特徴としている。
【００５４】
さらに、デルタシグマ変調の対象が標本化時間間隔が一定の２値信号（１ビット信号）の場合には、入力される直流電圧値を積分し、デルタシグマ変調の対象がアナログ信号の場合には、初段スイッチトキャパシタ積分器は該アナログ信号を積分し、両動作が共通の構成で実現できることを特長としている。
【００５５】
さらに、アナログ信号をデルタシグマ変調する場合にその振幅を制御する手段と、標本化時間間隔が一定の２値信号（１ビット信号）をデルタシグマ変調する場合、入力される直流電圧の電圧値を制御する手段とを共通の構成要素で実現することを特徴としている。
【００５６】
本発明の信号処理システムは、波高値制御された少なくとも１系統の直流電圧を、複数系統の上記デルタシグマ変調器に共通に入力されることを特徴としている。
【００５７】
【発明の実施の形態】
本発明はオーディオ信号を再生するシステムに関するものであり、特に「標本化時間間隔が一定の２値信号」、つまり１ビット信号に符号化されたオーディオ信号を、ダイレクトに次段のデルタシグマ変調回路に入力する場合、入力される信号の大きさを任意に制御できる（音量を調整できる）手段に関するものである。
【００５８】
また、この手段は該デルタシグマ変調回路を構成する積分器、特に入力段のスイッチトキャパシタ積分回路との親和性が高いもので、デルタシグマ変調回路に内蔵可能な回路技術に関する要素を含む。
【００５９】
さらに、１ビット信号はデルタシグマ変調等により生成される２値信号を前提とし、例えば、該２値信号を各々異なる電圧に割り当てたパルス信号を生成した場合、該パルス信号から抽出された低周波数成分は、もとのオーディオ信号に一致するという性質により、該パルス信号の波高値を変更することで内包されるオーディオ信号の音量を制御できるという特長を応用した技術に関するものである。
【００６０】
〔実施の形態１〕
本発明に係る実施の一形態について、図１、図２、及び図８、図１０、図１１を用いて以下に説明する。
【００６１】
本実施の形態のデルタシグマ変調回路のアルゴリズムとしては、前述の図８に示したアルゴリズム例を採用できる。つまり、入力端子Ｐ１から入力された信号は、縦続に接続された積分器Ｍ１〜Ｍ７にて積分され、各積分器Ｍ１〜Ｍ７の出力が、加算器Ｋ４にて加算された後、量子化器Ｑに入力される。量子化器Ｑは、加算器Ｋ４の出力が０以上であるとき、出力端子Ｐ２に『１』の出力を導出し、加算器Ｋ４の出力が０未満のとき『０』の出力を導出する。また、量子化器Ｑの出力は、遅延回路Ｄ４を介して、初段の積分器Ｍ１の入力側に設けられた加算器Ｋ５に負帰還される。
【００６２】
一方、デルタシグマ変調回路が出力する１ビット信号の量子化雑音分布（ノイズフロア）にディップを形成して、当該量子化雑音分布形状を所望の形状に調整するために、３つの部分負帰還ループが形成されている。１つ目の部分負帰還ループは、積分器Ｍ２・Ｍ３に関連して設けられており、遅延回路Ｄ１及び乗算器Ｂ１を介して、積分器Ｍ２の入力側に設けられた加算器Ｋ１に負帰還している。同様に、積分器Ｍ４・Ｍ５に関連して、遅延回路Ｄ２、乗算器Ｂ２及び減算器Ｋ２が２つ目の部分負帰還ループとして設けられており、積分器Ｍ６・Ｍ７に関連して、遅延回路Ｄ３、乗算器Ｂ３及び減算器Ｋ３が３つ目の部分負帰還ループとして設けられている。
【００６３】
これらの３つの部分負帰還ループによって、１ビット信号の量子化雑音レベルは、各部分負帰還ループのゲインに応じた周波数（零点周波数）を中心に急峻に低下する。そして、これらのディップによって、高域の量子化雑音が抑制され、例えば、２０ｋＨｚなど、所望の利用周波数帯域の上限まで、量子化雑音のレベルを所定の値以下に保つことができる。
【００６４】
このようなデルタシグマ変調回路によって１ビット信号へと変調された入力信号は、図示しない受信あるいは再生装置において、例えば、低次のローパスフィルタなどにより復調される。なお、デルタシグマ変調回路のアルゴリズムは何らこれに限定されるものではない。
【００６５】
以下、本デルタシグマ変調回路における特徴点について説明する。本デルタシグマ変調回路の特徴は、そのアルゴリズムではなく、デルタシグマ変調する対象のオーディオ信号がたとえ符号化された１ビット信号であっても、ダイレクトにデルタシグマ変調回路に入力して高精度に処理を行わせること可能とすると共に、そのレベル調整（音量調整）も正確に行うことを可能とする、入力部及び該入力部に備えられた初段の積分器Ｍ１の構成にある。
【００６６】
図１に、本デルタシグマ変調回路の入力部、及び該入力部に積分器Ｍ１として備えられたスイッチトキャパシタ積分回路１の構成を示す。
【００６７】
このスイッチトキャパシタ積分回路１の入力側には、直流電圧を発生する直流電圧源としての高精度ＤＣ（直流）サプライ２が接続されており、高精度ＤＣサプライ２より発生されたＤＣ出力がスイッチトキャパシタ積分回路１に入力されるようになっている。
【００６８】
また、該高精度ＤＣサプライ２とスイッチトキャパシタ積分回路１との間には、波高値制御手段としての波高値ボリューム（電子ボリューム）３が設けられており、高精度ＤＣサプライ２より発生され、スイッチトキャパシタ積分回路１に入力されるＤＣ電圧値を、この波高値ボリューム３にて所望の波高値（レベル）に調整できるようになっている。
【００６９】
スイッチトキャパシタ積分回路１は、オペアンプＯＰの反転入力端子とオペアンプＯＰの出力端子との間に帰還側キャパシタＣ２が接続されると共に、オペアンプＯＰの反転入力端子の入力側に入力側キャパシタＣ１がスイッチ群を介して接続された構成を有している。そして、このスイッチトキャパシタ積分回路１の特徴的構成として、上記スイッチ群の駆動によって、入力側キャパシタＣ１の接続方向を正方向と負方向とで切り換えられるようになっている。
【００７０】
このような入力側キャパシタＣ１の接続方向の切り換えは、デルタシグマ変調の対象である１ビット信号によって制御される。図１０にその入力部を示した、従来のデルタシグマ変調回路では、１ビット信号はアナログ信号と同じ経路で、つまり、入力端子Ｔ１よりスイッチトキャパシタ積分回路１１内に入力されていた。これに対し、本デルタシグマ変調回路においては、１ビット信号は、初段のスイッチトキャパシタ積分回路１に、スイッチ群を駆動する制御信号として入力される。
【００７１】
スイッチ群は、１ビット信号にてそのＯＮ／ＯＦＦが制御され、例えば、１ビット信号が『１』の場合は『正方向』、１ビット信号が『０』の場合は『負方向』というように、入力側キャパシタＣ１から帰還側キャパシタＣ２に移動する電荷の極性を切り換える。
【００７２】
上記スイッチ群として、ここでは、５つのスイッチＳＷ１〜ＳＷ５よりなる構成を採用している。５つのスイッチＳＷのうち、スイッチＳＷ１〜ＳＷ４は、図１０に示したスイッチトキャパシタ積分回路１１におけるスイッチｓｗ１〜ｓｗ４と同様に設けられている。つまり、スイッチＳＷ１は、入力側キャパシタＣ１の一方の端子と波高値ボリューム３との間に、スイッチＳＷ２は、該スイッチＳＷ１が接続されている入力側キャパシタＣ１の端子とグランドとの間に、スイッチＳＷ４は、入力側キャパシタＣ１のもう一方の端子とオペアンプＯＰの反転入力端子との間に、スイッチＳＷ３は該スイッチＳＷ４が接続されている入力側キャパシタＣ１の端子とグランドとの間にそれそれ設けられている。
【００７３】
そして、新たなスイッチとしてオペアンプＯＰの反転入力端子とスイッチＳＷ１が接続されている入力側キャパシタＣ１の端子との間に、第５のスイッチＳＷ５を設けている。このスイッチＳＷ５を設けたことで、入力側キャパシタＣ１の接続方向を切り換えることが可能となる。
【００７４】
上記スイッチ群の動作関係を図２に示す。本デルタシグマ変調回路は、サンプリングクロック信号（以下、クロック信号）に基づいて動作する。
【００７５】
図２に示すように、１ビット信号が『１』の場合、サンプリング周期の前半では、スイッチＳＷ１とスイッチＳＷ３とが『ＯＮ』し、スイッチＳＷ２とスイッチＳＷ４が『ＯＦＦ』となる。そして、サンプリング周期の後半では、反対に、スイッチＳＷ２とスイッチ４とが『ＯＮ』し、スイッチＳＷ１とスイッチＳＷ３が『ＯＦＦ』となる。スイッチＳＷ５は、１ビット信号が『１』の場合、常に『ＯＦＦ』となる。
【００７６】
一方、１ビット信号が『０』の場合、サンプリング周期の前半では、１ビット信号が『１』の場合と同様に、スイッチＳＷ１とスイッチＳＷ３とが『ＯＮ』し、スイッチＳＷ２とスイッチＳＷ４、及びスイッチＳＷ５が『ＯＦＦ』となる。しかし、サンプリング周期の後半では、スイッチＳＷ３とスイッチＳＷ５とが『ＯＮ』し、スイッチＳＷ１とスイッチＳＷ２とスイッチＳＷ４とが『ＯＦＦ』となる。
【００７７】
このようにスイッチ群を駆動することで、該スイッチトキャパシタ積分回路１は、サンプリング周期の前半部で入力されるＤＣ電圧により入力側キャパシタＣ１に電荷が蓄えられ、サンプリング周期の後半部で入力側キャパシタＣ１に蓄えられた電荷がスイッチトキャパシタ積分により、帰還側キャパシタＣ２に移動するという動作（スイッチトキャパシタ動作）を行う。
【００７８】
そして、この帰還側キャパシタＣ２へと電荷を移動するサンプリング周期の後半部において、１ビット信号が『１』の場合は、入力側キャパシタ１に蓄積された電荷はそのまま帰還側キャパシタ２に移動するが、１ビット信号が『０』の場合は、入力側キャパシタＣ１の接続が反転するため、逆極性の電荷が帰還側キャパシタＣ２に移動する。
【００７９】
これにより、帰還側キャパシタＣ２に蓄積される電荷は、１ビット信号の極性に応じたものとなり、スイッチトキャパシタ積分回路１より出力される信号は、１ビット信号をアナログ信号のように扱ってその波形を積分したもの等しくなる。
【００８０】
なお、本デルタシグマ変調回路において、２段目以降の積分器Ｍ２〜Ｍ７の構成は、図１０に示したスイッチ群が４つのスイッチｓｗ１〜ｓｗ４よりなるスイッチトキャパシタ積分回路１１となり、その動作は、図１１に示すとおりの、通常のスイッチトキャパシタ動作となる。
【００８１】
このように、本実施の形態のデルタシグマ変調回路は、その入力部に備えられた初段のスイッチトキャパシタ積分回路１が、入力側キャパシタＣ１に接続されたスイッチ群にて、該入力側キャパシタＣ１の接続方向が正方向と負方向とで切り換え可能に構成されており、該スイッチ群のＯＮ・ＯＦＦを１ビット信号で制御して、高精度ＤＣサプライ２より発せられるＤＣ電圧を積分するようになっている。
【００８２】
したがって、デルタシグマ変調回路に１ビット信号をダイレクトに入力しつつ、１ビット信号のパルス波形に精度の高い波形整形を要求されることもなく、１ビット信号の波形をそのまま積分したと同じ１ビット信号に応じた精度の高い積分が可能となり、ひいては、１ビット信号をデルタシグマ変調回路にダイレクトに入力して高い精度でデルタシグマ変調させることができる。
【００８３】
また、このような１ビット信号をスイッチトキャパシタ積分回路１のスイッチ群の制御信号として用いる構成とすることで、オーディオ信号の音量調整を、１ビット信号の波高値そのものを調整するのではなく、高精度ＤＣサプライ２より発生されたＤＣ電圧の電圧値を制御して、間接的に１ビット信号のレベルを調整することができる。
【００８４】
したがって、１ビット信号のパルス波形の波高値を可変抵抗器で減衰させてボリュームを調整していた従来の構成のように、波形自体が波高値減衰時に歪んだり変形したりすることが起こらず、良好な音量調整が可能となる。
【００８５】
しかも、減衰する対象は、ＤＣ電圧値であって、高周波成分を含む１ビット信号の波高値ではないので、波高値ボリューム３を使用することが可能となっている。波高値ボリューム３は、減衰精度の優れているので、１ビット信号のレベルを正確に減衰させることを可能とする。
【００８６】
さらに、レベル調整の部材として、波高値ボリューム３を使用していることから、該波高値ボリューム３をアナログ信号のレベル調整用に許容することが可能となり、本デルタシグマ変調回路では、オーディオ信号が１ビット信号であってもアナログ信号であっても、共用可能となっている。
【００８７】
つまり、図１に破線にて示すように、本デルタシグマ変調回路には、１ビット信号だけでなく、従来どおりのアナログ信号に対してデルタシグマ変調処理も行えるように、アナログ信号を、初段のスイッチトキャパシタ積分回路１に入力し得るように構成されている。アナログ信号は、図示しないスイッチ手段等でスイッチトキャパシタ積分回路１の入力側が切り換えられることで、高精度ＤＣサプライ２の出力に代えて、スイッチトキャパシタ積分回路１に入力されることとなる。そして、上述したように、アナログ信号の波高値は、波高値ボリューム３にて調整されるようになっている。
【００８８】
本デルタシグマ変調回路では、デルタシグマ変調の対象がアナログ信号である場合、初段のスイッチトキャパシタ積分回路１において、入力側キャパシタＣ１の接続方向を正方向としてアナログ信号を積分する。その場合のスイッチトキャパシタ積分回路１に動作は、第５のスイッチＳＷ５が常に開いた状態となり、４つのスイッチＳＷ１〜ＳＷ４にて、図１０のスイッチトキャパシタ積分回路１１と同じスイッチトキャパシタ動作を行う。
【００８９】
〔実施の形態２〕
本発明に係る実施の他の形態について、図３〜図６を用いて以下に説明する。なお、説明の便宜上、実施の形態１で用いたと同じ機能を有する部材には同じ符号を付して説明を省略する。
【００９０】
実施の形態１のデルタシグマ変調回路では、初段の積分器Ｍ１を構成するスイッチトキャパシタ積分回路１が、入力側キャパシタＣ１の接続方向を切り換え可能に構成されており、その切り換え制御が、１ビット信号を制御信号として行われる構成となっていた。
【００９１】
これに対し、本実施の形態のデルタシグマ変調回路では、図３に示すように、初段の積分器Ｍ１を構成するスイッチトキャパシタ積分回路５は、差動入力型のスイッチトキャパシタ積分回路であって、高精度ＤＣサプライ２からのＤＣ電圧値の入力先を、１ビット信号の極性に応じて、『反転入力側』と『非反転入力側』に切り換える構成となっている。具体的には、１ビット信号の極性に応じて、『反転入力側』、『非反転入力側』の何れか一方側のスイッチ群のみを動かして、スイッチトキャパシタ動作を行わせる。
【００９２】
スイッチトキャパシタ積分回路５は、オペアンプＯＰ１の反転入力端子とオペアンプＯＰ１の非反転出力端子との間に帰還側キャパシタＣ２が接続されると共に、オペアンプＯＰ１の反転入力端子の入力側に、入力側キャパシタＣ１が第１のスイッチ群を介して接続されてなる一方、オペアンプＯＰ１の非反転入力端子とオペアンプＯＰ１の反転出力端子との間に帰還側キャパシタＣ２’が接続されると共に、オペアンプＯＰ１の非反転入力端子の入力側に入力側キャパシタＣ１’が第２のスイッチ群を介して接続されている。
【００９３】
ここで、第１のスイッチ群は、スイッチＳＷ１〜ＳＷ４よりなり、第２のスイッチ群はスイッチＳＷ１’〜ＳＷ４’よりなる。なお、入力側キャパシタＣ１への電荷の移動を制御するこれらスイッチＳＷ１〜ＳＷ４，ＳＷ１’〜ＳＷ４’は、図１０に示したスイッチトキャパシタ積分回路１１におけるスイッチｓｗ１〜ｓｗ４と同様に設けられている。
【００９４】
そして、このスイッチトキャパシタ積分回路５の特徴的構成として、上記第１及び第２のスイッチ群の駆動によって、上述したように、ＤＣ電圧の入力先を、反転入力側或いは非反転入力側と選択的に切り換えるようになっており、このような入力切り換えは、デルタシグマ変調の対象である１ビット信号によって制御される。第１及び第２のスイッチ群の動作関係を図４に示す。
【００９５】
図４に示すように、１ビット信号が『１』の場合は、反転入力側の第１のスイッチ群のみがスイッチトキャパシタ動作を行うように駆動され、非反転入力側の第２のスイッチ群は全て『ＯＦＦ』となる。これにより、ＤＣ電圧値の入力先は、反転入力側のみとなる。これに対し、１ビット信号が『０』の場合は、反対に、非反転入力側の第２のスイッチ群のみがスイッチトキャパシタ動作を行うように駆動され、反転入力側の第１のスイッチ群は全て『ＯＦＦ』となる。これにより、ＤＣ電圧値の入力先は、非反転入力側のみとなる。
【００９６】
スイッチトキャパシタ積分回路５がこのように駆動されることで、帰還側キャパシタＣ２，Ｃ２’に蓄積される電荷は、１ビット信号の極性に応じたものとなり、スイッチトキャパシタ積分回路５より出力される信号は、１ビット信号をアナログ信号のように扱ってその波形を積分したもの等しくなる。
【００９７】
なお、本デルタシグマ変調回路における２段目以降の積分器Ｍ２〜Ｍ７の構成は、図３に示した差動入力型のスイッチトキャパシタ積分回路５と同じ構成となる。但し、初段では、１ビット信号に応じて第１及び第２のスイッチ群が、反転入力側或いは非反転入力側のどちらか一方に電荷を運ぶようにスイッチ動作するのに対し、２段目移行の積分器Ｍ２〜Ｍ７では、差動で入力される信号を差動積分するようにスイッチ動作する。図６に、第１及び第２のスイッチ群の動作を示す。これよりわかるように、反転入力側と非反転入力側とは、同時に相似のスイッチ動作を行うこことなる。
【００９８】
また、図５に示すように、本デルタシグマ変調回路でも、１ビット信号だけでなく、従来どおりアナログ信号も扱えるように、アナログ信号が波高値ボリューム３を介してスイッチトキャパシタ積分回路５に入力されるように構成されている。この場合、差動入力型であるので、波高値ボリューム３からの出力を反転させるインバータＩが設けられており、スイッチトキャパシタ積分回路５における非反転入力側には、アナログ信号は該インバータＩを介して入力されるようになっている。
【００９９】
これにより、本デルタシグマ変調回路では、デルタシグマ変調の対象がアナログ信号である場合、初段のスイッチトキャパシタ積分回路５においては、２段目移行の積分器Ｍ２〜Ｍ７と同様に、反転入力側と非反転入力側とでアナログ信号を差動積分することとなる。
【０１００】
〔実施の形態３〕
本発明に係る実施の他の形態について、図７を用いて以下に説明する。なお、説明の便宜上、実施の形態１、２で用いたと同じ機能を有する部材には同じ符号を付して説明を省略する。
【０１０１】
複数チャンネルの１ビット信号である場合、チャンネル数分のデルタシグマ変調回路が備えられることとなる。例えば、図７に示すように、１ビット信号が、レフト、ライト、センターと３つのチャンネルからなる場合、３系統のデルタシグマ変調回路２０Ｌ・２０Ｒ・２０Ｃが備えられることとなる。
【０１０２】
従来のアナログ波形に対応したデルタシグマ変調回路では、１ビット信号がこのような複数チャンネルの場合、パルス波形の波高値を制御するために多連の可変抵抗を用いる。そのため、可変抵抗間のばらつきにより、複数チャンネルの波高値減衰量（音量調整レベル）が正確に一致し難く、また、一致させるには精度の高い（コストの高い）可変抵抗素子が必要であった。
【０１０３】
しかしながら、上記実施の形態１，２で説明した本発明に係るデルタシグマ変調回路では、初段の積分器Ｍ１であるスイッチトキャパシタ積分回路１・５は、１ビット信号の波形を直接積分するのではなく、高精度ＤＣサプライ２より出力されるＤＣ電圧値を積分し、１ビット信号はスイッチ群の制御信号として使用する。
【０１０４】
したがって、図７に示すように、ここでは、３系統のデルタシグマ変調回路２０Ｌ・２０Ｒ・２０Ｃの中の、任意の１デルタシグマ変調回路であるデルタシグマ変調回路２０Ｌより出力され、波高値ボリューム３にてそのレベルが調整されたＤＣ電圧値を、各デルタシグマ変調回路２０Ｌ・２０Ｒ・２０Ｃにて共用する構成としている。これにより、波高値ボリューム３のばらつきの影響を受けることがない。
【０１０５】
なお、図７では、一例として、入力部に図１に示すスイッチトキャパシタ積分回路１を備えた実施の形態１のデルタシグマ変調回路が複数系統備えられた信号処理システムを例示しており、入力部に図３に示すスイッチトキャパシタ積分回路５を備えた実施の形態２のデルタシグマ変調回路が複数系統備えられた信号処理システムについては、図示を省略する。
【０１０６】
【発明の効果】
本発明の第１のデルタシグマ変調回路は、以上のように、スイッチトキャパシタ積分回路を入力部に備えるデルタシグマ変調回路であって、上記スイッチトキャパシタ積分回路の入力側に直流電圧を発生する直流電圧源が設けられ、かつ、上記スイッチトキャパシタ積分回路は、入力側キャパシタに接続されたスイッチ群にて、該入力側キャパシタの接続方向が正方向と負方向とで切り換え可能に構成されていることを特徴としている。
【０１０７】
また、本発明の第１のデルタシグマ変調回路は、さらに、上記スイッチトキャパシタ積分回路における入力側キャパシタの接続方向の切り換えが、１ビット信号を制御信号として制御されることを特徴としている。
【０１０８】
これにより、入力側キャパシタの接続方向を、例えば、１ビット信号のもつ『１』『０』の情報に応じて切り換えて、上記直流電圧値を積分することで、１ビット信号の波形を積分したと同じ結果を得ることができる。しかも、得られた積分結果は、１ビット信号の波形を直接積分したものに比べ、波形整形の精度が積分結果に含まれることも無く、非常に精度の高いものとなる。
【０１０９】
また、この場合、積分するのは直流電圧値であるので、後述するように、この直流電圧値の波高値を調整することで、オーディオ信号が１ビット信号であっても、簡単かつ正確に音量を調整することができ、かつ、波高値制御に精度の高い電子ボリュームを使用することも可能となる。
【０１１０】
その結果、本デルタシグマ変調回路では、従来の構成では必要であった、１ビット信号の精度の高いパルス波形の生成が不要となり、１ビット信号をデルタシグマ変調回路にダイレクトに入力しながら、正確にデルタシグマ変調することが可能となり、かつ、簡単な構成の追加にて、１ビット信号であっても正確にその音量を調整可能な構成を実現させることができるという効果を奏する。
【０１１１】
本発明の第２のデルタシグマ変調回路は、以上のように、スイッチトキャパシタ積分回路を入力部に備えるデルタシグマ変調回路であって、上記スイッチトキャパシタ積分回路の入力側に直流電圧を発生する直流電圧源が接続され、かつ、上記スイッチトキャパシタ積分回路は、差動入力型であって、上記直流電圧源より発せられた直流電圧値を反転入力側と非反転入力側とに選択的に切り換えて入力し得るように構成されていることを特徴としている。
【０１１２】
また、本発明の第２のデルタシグマ変調回路は、さらに、上記スイッチトキャパシタ積分回路における反転入力側と非反転入力側との入力の切り換えが、１ビット信号を制御信号として制御されることを特徴としている。
【０１１３】
これにより、例えば、１ビット信号のもつ『１』『０』の情報に応じて、直流電圧値の入力を反転入力側と非反転入力側とで切り換えて、上記直流電圧値を積分することで、１ビット信号の波形を積分したと同じ結果を得ることができる。しかも、得られた積分結果は、１ビット信号の波形を直接積分したものに比べ、波形整形の精度が積分結果に含まれることも無く、非常に精度の高いものとなる。
【０１１４】
また、この場合、積分するのは直流電圧値であるので、後述するように、この直流電圧値の波高値を調整することで、オーディオ信号が１ビット信号であっても、簡単かつ正確に音量を調整することができ、かつ、波高値制御に精度の高い電子ボリュームを使用することも可能となる。
【０１１５】
その結果、本デルタシグマ変調回路では、従来の構成では必要であった、１ビット信号の精度の高いパルス波形の生成が不要となり、１ビット信号をデルタシグマ変調回路にダイレクトに入力しながら、正確にデルタシグマ変調することが可能となり、かつ、簡単な構成の追加にて、１ビット信号であっても正確にその音量を調整可能な構成を実現させることができるという効果を奏する。
【０１１６】
また、上記した第１及び第２のデルタシグマ変調回路は、さらに、上記直流電圧源とスイッチトキャパシタ積分回路との間に、上記直流電圧源より発生された直流電圧の電圧値を制御する波高値制御手段が設けられていることを特徴としている。
【０１１７】
これにより、直流電圧源より発生された直流電圧の波高値を波高値制御手段にて調整し、所望の電圧値としてから初段のスイッチトキャパシタ積分回路に入力して積分させるので、１ビット信号のレベルを直接に調整しなくとも、音量調整が可能となる。
【０１１８】
このような構成の音量調整は、１ビット信号のパルス波形の波高値を可変抵抗器で減衰させてボリュームを調整していた従来の構成に比べて、波形自体が波高値減衰時に歪んだり変形したりすることがないので、良好な音量調整となる。
【０１１９】
しかも、減衰する対象は、直流電圧源より発生される直流電圧値であるので、上記波高値制御手段として、帯域は狭いが減衰精度の優れた電子ボリュームを使用することができる。このことはつまり、１ビット信号のレベルを正確に減衰させることを可能とするだけでなく、アナログ信号と１ビット信号との間で、レベル調整のための部材を共用できることでもあり、デルタシグマ変調回路自体の共用化にも繋がるという効果を奏する。
【０１２０】
また、上記した第１及び第２のデルタシグマ変調回路は、さらに、上記直流電圧源からの直流電圧に切り換えてアナログ信号を上記スイッチトキャパシタ積分回路に入力させるアナログ信号入力手段が設けられ、第１のデルタシグマ変調回路では、アナログ信号が入力された場合、スイッチトキャパシタ積分回路は入力側キャパシタの接続方向を正方向にしてアナログ信号を積分するように制御され、第２のデルタシグマ変調回路では、スイッチトキャパシタ積分回路は、アナログ信号を差動積分するように制御されることを特徴としている。
【０１２１】
これにより、デルタシグマ変調する対象のオーディオ信号の信号形態が、アナログ信号であっても１ビット信号であっても、高精度にデルタシグマ変調し得るものとなり、共用することができる。
【０１２２】
また、上記した第１及び第２のデルタシグマ変調回路は、さらに、上記波高値制御手段が、該アナログ信号の振幅を制御することを特徴としている。
【０１２３】
これにより、上記波高値制御手段にてアナログ信号の振幅をも制御させることで、このデルタシグマ変調回路は、デルタシグマ変調する対象のオーディオ信号の信号形態がアナログ信号であっても、１ビット信号であっても、同じレベル調整部材を用いて音量調整が可能となり、部材点数の削減を図ることができる。
【０１２４】
本発明の信号処理システムは、以上のように、上記デルタシグマ変調回路が複数系統備えられており、そのなかの１つのデルタシグマ変調回路に備えられた直流電圧源より発生され、波高値制御手段にて波高値が制御された直流電圧が、各デルタシグマ変調回路に共通に入力されることを特徴としている。
【０１２５】
これにより、チャンネル数に応じて複数系統備えられたデルタシグマ変調回路の中の１デルタシグマ変調回路に備えられた直流電圧源より発生され、波高値制御手段にて波高値が制御された直流電圧を、各デルタシグマ変調回路に共通に入力して使用することで、各デルタシグマ変調回路における波高値制御手段間のばらつきによる問題をなくすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るデルタシグマ変調回路の入力部及び入力部に備えられた初段のスイッチトキャパシタ積分回路の構成を示す回路図である。
【図２】図１のデルタシグマ変調回路に備えらた初段のスイッチトキャパシタ積分回路におけるスイッチ群の動作を示すタイミング図である。
【図３】本発明の実施の形態２に係るデルタシグマ変調回路の入力部及び入力部に備えられた初段のスイッチトキャパシタ積分回路の構成を示す回路図である。
【図４】図３のデルタシグマ変調回路に備えられた初段のスイッチトキャパシタ積分回路におけるスイッチ群の動作を示すタイミング図である。
【図５】図３のデルタシグマ変調回路によるデルタシグマ変調の対象がアナログ信号である場合の入力部、及び初段のスイッチトキャパシタ積分回路の構成を示す回路図である。
【図６】図３のデルタシグマ変調回路に備えられた２段目以降のスイッチトキャパシタ積分回路のスイッチ群の動作を示すタイミング図である。
【図７】デルタシグマ変調回路が複数系統備えられた信号処理システムの構成を示す回路ブロック図である。
【図８】デルタシグマ変調回路におけるアルゴリズムの一例を示す図面である。
【図９】ＣＲ積分器の構成を示す回路図である。
【図１０】信号をシングルで扱うスイッチトキャパシタ積分回路の構成を示す回路図である。
【図１１】図１０に示したのスイッチトキャパシタ積分回路のスイッチ群の動作を示すタイミング図である。
【図１２】従来のデルタシグマ変調回路におけるアナログ信号をデルタシグマ変調する場合の入力部及び入力部に備えられた初段のスイッチトキャパシタ積分回路の構成を示す回路図である。
【符号の説明】
１　　スイッチトキャパシタ積分回路
５　　スイッチトキャパシタ積分回路
Ｃ１　　入力側キャパシタ
Ｃ２　　帰還側キャパシタ
２　　高精度ＤＣサプライ（直流電圧源）
３　　波高値ボリューム（波高値制御手段）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a delta-sigma modulation circuit for generating a 1-bit digital signal, which is particularly preferably used for audio signal processing, and a signal processing system using the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in the field of audio systems and the like, a delta-sigma modulation circuit that converts an input signal into a 1-bit digital signal that is a binary signal with a fixed sampling time interval by delta-sigma modulation has been widely used. This 1-bit digital signal (hereinafter, 1-bit signal) can be demodulated into an input signal by a simple low-order low-pass filter in a receiving or reproducing apparatus, and is a data string requiring no word synchronization. The feature is that it is hard to receive and is resistant to errors.
[0003]
FIG. 8 shows an example of the algorithm of the delta-sigma modulation circuit. In this case, the signal input from the input terminal P1 is integrated by the cascade-connected integrators M1 to M7. The outputs of the integrators M1 to M7 are added to the adder K4 and then input to the quantizer Q. The quantizer Q derives an output of “1” to the output terminal P2 when the output of the adder K4 is 0 or more, and derives an output of “0” when the output of the adder K4 is less than 0. The output of the quantizer Q is negatively fed back via a delay circuit D4 to an adder K5 provided on the input side of the first stage integrator M1.
[0004]
On the other hand, in order to form a dip in the quantization noise distribution (noise floor) of the 1-bit signal output from the delta-sigma modulation circuit and adjust the quantization noise distribution shape to a desired shape, the delta-sigma modulation circuit has Has three partial negative feedback loops. The first partial negative feedback loop is provided in association with the integrators M2 and M3, and is connected to the adder K1 provided on the input side of the integrator M2 via the delay circuit D1 and the multiplier B1. I'm returning. Similarly, a delay circuit D2, a multiplier B2, and a subtractor K2 are provided as a second partial negative feedback loop with respect to the integrators M4 and M5, and a delay circuit is provided with respect to the integrators M6 and M7. The circuit D3, the multiplier B3 and the subtractor K3 are provided as a third partial negative feedback loop.
[0005]
With these three partial negative feedback loops, the quantization noise level of the 1-bit signal drops sharply around a frequency (zero frequency) corresponding to the gain of each partial negative feedback loop. The dip is a portion of the frequency characteristic of the quantization noise whose level is lowered, and the dip suppresses the high-frequency quantization noise. For example, a desired use frequency band such as 20 kHz is used. , The level of the quantization noise can be kept below a predetermined value.
[0006]
The input signal modulated into a 1-bit signal by such a delta-sigma modulation circuit is demodulated by, for example, a low-order low-pass filter in a receiving or reproducing device (not shown).
[0007]
Conventionally, when an object to be subjected to delta-sigma modulation by a delta-sigma modulation circuit is an analog signal, the actual circuit includes the above-described integrators M1 to M7 as CR integrator circuits 10 shown in FIG. 9 or FIG. A switched capacitor integration circuit 11 is used.
[0008]
The CR integrator 10 has a capacitor C connected between an inverting input terminal of the operational amplifier OP and an output terminal of the operational amplifier OP, and a capacitor between the inverting input terminal of the operational amplifier OP and an input terminal T1 to which an analog signal is input. Is connected to a resistor R. In this configuration, the capacitor C is charged with a constant current proportional to the signal voltage applied to the input terminal T1, and integration is performed.
[0009]
On the other hand, the switched-capacitor integration circuit 11 includes a feedback-side capacitor C2 connected between the inverting input terminal of the operational amplifier OP and the output terminal of the operational amplifier OP, and an input-side capacitor C1 connected to the input side of the inverting input terminal of the operational amplifier OP. In this configuration, the switches are connected via a switch group including switches sw1 to sw4. The switched-capacitor integration circuit 11 is of a type that handles signals in a single (signal vs. GND) manner. The switched capacitor integration circuit has a differential input that handles signals in a balanced (+ signal, −signal vs. GND) manner. There are also types.
[0010]
The switch sw1 is provided between one terminal of the input side capacitor C1 and an input terminal T1 to which an analog signal is input. The switch sw2 is connected between the terminal of the capacitor C1 to which the switch sw1 is connected and the ground. It is provided in. The switch sw4 is provided between the other terminal of the capacitor C1 and the inverting input terminal of the operational amplifier OP, and the switch sw3 is provided between the terminal of the capacitor C1 to which the switch sw4 is connected and the ground. ing.
[0011]
FIG. 11 shows the operation relationship of the switch group including the four switches 1sw to sw4. The switched capacitor integration circuit 11 operates based on a sampling clock signal (hereinafter, a clock signal), and a switch group is driven by two types of control signals having opposite phases. The switches sw1 and sw3 are turned “ON” in the first half of the sampling cycle (clock signal cycle), and the switches sw2 and sw4 are turned “ON” in the second half of the sampling cycle.
[0012]
By driving the switch group in this manner, the switched capacitor circuit 11 stores charges in the input-side capacitor C1 by the signal voltage applied to the input terminal T1 in the first half of the sampling cycle, and the second half of the sampling cycle. In the operation, the charge stored in the input side capacitor C1 moves to the capacitor C2 by switched capacitor integration. Hereinafter, an operation of performing such switched capacitor integration is referred to as a switched capacitor operation.
[0013]
When adjusting the level of the analog signal, that is, when adjusting the volume of the audio signal, as shown in FIG. 12, the input side of the first-stage integrator M1 in the input section of the delta-sigma modulation circuit is The peak value volume VO is connected. As a result, the analog signal is adjusted to a desired level by the peak value volume VO, and then input to the first-stage integrator M1 and integrated, so that the volume can be adjusted. Note that FIG. 12 illustrates the first-stage integrator M1 to which the switched-capacitor integration circuit 11 of FIG. 10 is applied.
[0014]
Nowadays, with the diversification of audio systems and the like, it has become necessary to input not only analog signals but also audio signals encoded into 1-bit signals to a delta-sigma modulation circuit to perform delta-sigma modulation.
[0015]
In the conventional delta-sigma modulation circuit, even when the target of the delta-sigma modulation is a 1-bit signal, the pulse waveform of the 1-bit signal that is input into the delta-sigma modulation circuit from the same path as the analog signal is converted into each integrator M1. ＭM7 to integrate.
[0016]
When the level is adjusted with respect to the input of the 1-bit signal, that is, when the volume is adjusted, a variable resistor is provided on the input side of the first-stage integrator M1 in the input section of the delta-sigma modulation circuit instead of the electronic volume. Connected. Thus, the peak value of the pulse waveform is attenuated by the variable resistor, and the attenuated pulse signal is input to the first-stage integrator to adjust the volume.
[0017]
Here, the reason why a high-precision electronic volume is not used for peak value control is that the frequency band of the electronic volume only covers the audible band, and the pulse waveform of a 1-bit signal containing a very high frequency component is accurately determined. This is because it cannot be attenuated.
[0018]
[Problems to be solved by the invention]
As described above, conventionally, to process a 1-bit signal in a delta-sigma modulation circuit, the pulse waveform of the 1-bit signal is input to the delta-sigma modulation circuit along the same path as the analog signal, and the waveform is integrated. This is because the integrator in the conventional delta-sigma modulation circuit is configured to integrate a signal having an analog waveform.
[0019]
However, in such a method, when converting a 1-bit signal into a pulse waveform, it is necessary to accurately maintain the repetition accuracy of “0” and “1” possessed by the 1-bit signal. However, there is a problem that accurate waveform shaping is required.
[0020]
In addition, the configuration in which the volume of the 1-bit signal is adjusted by changing the level of the 1-bit signal using a variable resistor has the following additional problems.
[0021]
One of the problems is that the actual variable resistor has some parasitic inductance component (L component) and capacitance component (C component), and thus the waveform itself is deformed in addition to the attenuation of the peak value of the pulse waveform. is there.
[0022]
The second problem is a one-bit signal of a plurality of channels. When the peak value of the pulse waveform is attenuated by a variable resistor, multiple variable resistors are used. In addition, it is difficult for the peak value attenuation amounts (volume adjustment levels) of a plurality of channels to exactly match, and a high-precision (high-cost) variable resistance element is required for matching.
[0023]
The third problem is that since the electronic volume used for adjusting the level of the analog signal cannot be used for the above-described reason, a delta-sigma modulation circuit with a level adjustment function having a member for adjusting the level is required. The point is that the analog signal and the 1-bit signal cannot be shared.
[0024]
The present invention has been made in view of the above problems, and has as its object to directly input a 1-bit signal to perform delta-sigma modulation processing with high accuracy, and to include audio included in the 1-bit signal. An object of the present invention is to provide a delta-sigma modulation circuit capable of precisely adjusting the volume of a signal.
[0025]
[Means for Solving the Problems]
A first delta-sigma modulation circuit according to the present invention is a delta-sigma modulation circuit provided with a switched-capacitor integration circuit in an input section, for generating a DC voltage on an input side of the switched-capacitor integration circuit. The switched capacitor integration circuit is configured such that the connection direction of the input side capacitor can be switched between a positive direction and a negative direction by a group of switches connected to the input side capacitor. It is characterized by having.
[0026]
Further, the first delta-sigma modulation circuit of the present invention is characterized in that the switching of the connection direction of the input-side capacitor in the switched-capacitor integration circuit is controlled using a 1-bit signal as a control signal.
[0027]
According to this, the switched capacitor integration circuit integrates the DC voltage value generated from the DC voltage source in accordance with the operation of the switch group, and the connection direction of the input side capacitor in the switch group is positive and negative. Therefore, the integration result of the DC voltage value depends on the polarity of the switching control of the connection direction of the input-side capacitor.
[0028]
Therefore, the connection direction of the input-side capacitor is switched in accordance with, for example, information “1” and “0” of the 1-bit signal, and the DC voltage value is integrated to integrate the waveform of the 1-bit signal. You can get the same result. In addition, the obtained integration result has a very high accuracy, since the accuracy of the waveform shaping is not included in the integration result as compared with the result of directly integrating the waveform of the 1-bit signal.
[0029]
In this case, since the DC voltage value is integrated, the peak value of the DC voltage value is adjusted as described later, so that even if the audio signal is a 1-bit signal, the volume can be easily and accurately adjusted. Can be adjusted, and a highly accurate electronic volume can be used for the peak value control.
[0030]
As a result, the present delta-sigma modulation circuit eliminates the need for generating a highly accurate pulse waveform of a 1-bit signal, which is required in the conventional configuration. In addition, it is possible to realize a configuration in which the volume of a 1-bit signal can be accurately adjusted by adding a simple configuration.
[0031]
A second delta-sigma modulation circuit according to the present invention is a delta-sigma modulation circuit having an input section including a switched-capacitor integration circuit for generating a DC voltage on an input side of the switched-capacitor integration circuit. The switched capacitor integration circuit is of a differential input type, and selectively outputs a DC voltage value generated by the DC voltage source to an inverting input side and a non-inverting input side. It is characterized in that it can be switched and input.
[0032]
Further, the second delta-sigma modulation circuit of the present invention is further characterized in that the switching of the input between the inverting input side and the non-inverting input side in the switched capacitor integration circuit is controlled using a 1-bit signal as a control signal. And
[0033]
According to this, the switched capacitor integration circuit integrates the DC voltage value generated from the DC voltage source in accordance with the operation of the switch group, and is of a differential input type, and converts the DC voltage value to the inverted input side. Since the configuration is such that the input can be selectively switched to the non-inverting input side, the integration result of the DC voltage value depends on the switching control between the inverting input side and the non-inverting input side.
[0034]
Therefore, for example, by switching the input of the DC voltage value between the inverting input side and the non-inverting input side according to the information of “1” and “0” of the 1-bit signal, and integrating the DC voltage value, The same result as integrating the 1-bit signal waveform can be obtained. In addition, the obtained integration result has a very high accuracy, since the accuracy of the waveform shaping is not included in the integration result as compared with the result of directly integrating the waveform of the 1-bit signal.
[0035]
In this case, since the DC voltage value is integrated, the peak value of the DC voltage value is adjusted as described later, so that even if the audio signal is a 1-bit signal, the volume can be easily and accurately adjusted. Can be adjusted, and a highly accurate electronic volume can be used for the peak value control.
[0036]
As a result, the present delta-sigma modulation circuit eliminates the need for generating a highly accurate pulse waveform of a 1-bit signal, which is required in the conventional configuration. In addition, it is possible to realize a configuration in which the volume of a 1-bit signal can be accurately adjusted by adding a simple configuration.
[0037]
The first and second delta-sigma modulation circuits further include a peak value for controlling a voltage value of the DC voltage generated from the DC voltage source between the DC voltage source and the switched capacitor integration circuit. A control means is provided.
[0038]
According to this, the peak value of the DC voltage generated from the DC voltage source is adjusted by the peak value control means, and is input to the first-stage switched-capacitor integrator circuit and integrated after the desired voltage value. The volume can be adjusted without directly adjusting the level.
[0039]
In the volume adjustment of such a configuration, the waveform itself is distorted or deformed when the peak value is attenuated, compared to the conventional configuration in which the peak value of the pulse waveform of a 1-bit signal is attenuated by a variable resistor to adjust the volume. , So that good volume adjustment is achieved.
[0040]
In addition, since the object to be attenuated is the DC voltage value generated by the DC voltage source, an electronic volume with a narrow band but excellent attenuation accuracy can be used as the peak value control means. This means that not only can the level of a 1-bit signal be accurately attenuated, but also that a component for level adjustment can be shared between an analog signal and a 1-bit signal. This leads to sharing of the circuit itself.
[0041]
The first and second delta-sigma modulation circuits further include analog signal input means for switching to a DC voltage from the DC voltage source to input an analog signal to the switched capacitor integration circuit. In the delta-sigma modulation circuit, when an analog signal is input, the switched-capacitor integrator is controlled so that the connection direction of the input-side capacitor is set to the positive direction and the analog signal is integrated. In the second delta-sigma modulation circuit, The switched-capacitor integration circuit is characterized in that it is controlled so as to differentially integrate an analog signal.
[0042]
According to this, the analog signal input means is provided, and the analog signal can be input to the switched capacitor integration circuit. When the analog signal is input, the connection direction of the input side capacitor is set to the positive direction. Since this analog signal is integrated, or the analog signal is differentially integrated in the case of a differential input type, these delta-sigma modulation circuits use an analog signal in which the signal form of the audio signal to be delta-sigma modulated is an analog signal. Even if the signal is a 1-bit signal, the signal can be subjected to delta-sigma modulation with high precision and can be shared.
[0043]
In the first and second delta-sigma modulation circuits, the peak value control means controls the amplitude of the analog signal.
[0044]
As described above, in the first and second delta-sigma modulation circuits of the present invention, the first-stage switched-capacitor integration circuit provided in the input unit does not integrate the waveform of the 1-bit signal, but uses the DC voltage source. Since the DC voltage value from is integrated, a highly accurate electronic volume can be used for controlling the peak value.
[0045]
Therefore, by controlling the amplitude of the analog signal by the peak value control means as described above, the delta-sigma modulation circuit allows the audio signal to be subjected to the delta-sigma modulation to have an analog signal form. Even with a 1-bit signal, the volume can be adjusted using the same level adjustment member, and the number of members can be reduced.
[0046]
In order to solve the above-mentioned problems, the signal processing system of the present invention includes a plurality of the above delta-sigma modulation circuits, and generates a wave from a DC voltage source provided in one of the delta-sigma modulation circuits. The DC voltage whose peak value is controlled by the high value control means is commonly input to each delta-sigma modulation circuit.
[0047]
In the case of a 1-bit signal of a plurality of channels, when the peak value of the pulse waveform is attenuated by a variable resistor, multiple variable resistors are used. Attenuation amounts (volume adjustment levels) are hard to match, and a high-precision variable resistance element is required to match, resulting in high cost.
[0048]
However, as described above, the peak value is generated by the DC voltage source provided in one delta sigma modulation circuit among the delta sigma modulation circuits provided in a plurality of systems according to the number of channels, and the peak value is controlled by the peak value control means. By inputting and using the applied DC voltage to each of the delta-sigma modulation circuits, the problem due to the variation between the peak value control means in each of the delta-sigma modulation circuits is eliminated.
[0049]
Further, the delta-sigma modulation circuit and the signal processing system of the present invention can be expressed as follows.
[0050]
In a delta-sigma modulation circuit according to the present invention, in a delta-sigma modulation circuit having a switched-capacitor integrator as an input unit, a switch group connected to a capacitor mounted on an input side of the switched-capacitor integrator has a direction in which the capacitor is connected. It is characterized in that it can be switched between the positive direction and the negative direction.
[0051]
A delta-sigma modulation circuit according to the present invention is a delta-sigma modulation circuit having a switched-capacitor integrator circuit at its input, wherein the same input signal can be selectively inputted to a non-inverting input side and an inverting input side of the switched-capacitor integrator. It is characterized by having means as a component.
[0052]
Further, the input unit has a DC voltage source for generating a DC voltage and a peak value control unit for controlling the voltage value of the DC voltage.
[0053]
Further, the control for connecting the connection direction of the input side capacitor of the first stage switched capacitor integration circuit in the positive direction or the negative direction is performed by using a binary signal (1 bit signal) having a constant sampling time interval as a control signal to perform connection switching. It is characterized by.
[0054]
Further, when the target of the delta-sigma modulation is a binary signal (1-bit signal) with a constant sampling time interval, the input DC voltage value is integrated, and when the target of the delta-sigma modulation is an analog signal, The first stage switched capacitor integrator integrates the analog signal, and is characterized in that both operations can be realized by a common configuration.
[0055]
Further, when the analog signal is subjected to delta-sigma modulation, the amplitude is controlled. When the binary signal (1-bit signal) having a constant sampling time interval is subjected to delta-sigma modulation, the voltage value of the input DC voltage is changed. It is characterized in that the controlling means is realized by a common component.
[0056]
The signal processing system according to the present invention is characterized in that at least one DC voltage subjected to peak value control is commonly input to a plurality of delta-sigma modulators.
[0057]
BEST MODE FOR CARRYING OUT THE INVENTION
The present invention relates to a system for reproducing an audio signal, and more particularly to a "delta-sigma signal having a fixed sampling time interval", that is, an audio signal encoded as a 1-bit signal, which is directly transmitted to a next-stage delta-sigma modulation circuit. The present invention relates to a means for arbitrarily controlling the magnitude of an input signal (adjusting the volume).
[0058]
Further, this means has a high affinity with the integrator constituting the delta-sigma modulation circuit, particularly with the switched-capacitor integration circuit at the input stage, and includes elements relating to circuit technology that can be built into the delta-sigma modulation circuit.
[0059]
Further, the 1-bit signal is based on a binary signal generated by delta-sigma modulation or the like. For example, when a pulse signal in which the binary signal is assigned to different voltages is generated, a low-frequency signal extracted from the pulse signal is generated. The present invention relates to a technology to which a feature is applied in which a component can be controlled by changing the peak value of the pulse signal so that the volume of the contained audio signal can be controlled by the property that the component matches the original audio signal.
[0060]
[Embodiment 1]
An embodiment according to the present invention will be described below with reference to FIGS. 1, 2, 8, 10, and 11.
[0061]
As the algorithm of the delta-sigma modulation circuit of the present embodiment, the algorithm example shown in FIG. 8 can be employed. That is, the signal input from the input terminal P1 is integrated by the cascade-connected integrators M1 to M7, the outputs of the integrators M1 to M7 are added by the adder K4, and then the quantizer is added. Input to Q. The quantizer Q derives an output of “1” to the output terminal P2 when the output of the adder K4 is 0 or more, and derives an output of “0” when the output of the adder K4 is less than 0. The output of the quantizer Q is negatively fed back via a delay circuit D4 to an adder K5 provided on the input side of the first stage integrator M1.
[0062]
On the other hand, three partial negative feedback loops are formed to form a dip in the quantization noise distribution (noise floor) of the 1-bit signal output from the delta sigma modulation circuit and adjust the quantization noise distribution shape to a desired shape. Is formed. The first partial negative feedback loop is provided in association with the integrators M2 and M3, and is connected to the adder K1 provided on the input side of the integrator M2 via the delay circuit D1 and the multiplier B1. I'm returning. Similarly, a delay circuit D2, a multiplier B2, and a subtractor K2 are provided as a second partial negative feedback loop with respect to the integrators M4 and M5, and a delay circuit is provided with respect to the integrators M6 and M7. The circuit D3, the multiplier B3 and the subtractor K3 are provided as a third partial negative feedback loop.
[0063]
With these three partial negative feedback loops, the quantization noise level of the 1-bit signal drops sharply around a frequency (zero frequency) corresponding to the gain of each partial negative feedback loop. These dips suppress high-frequency quantization noise, and can maintain the level of quantization noise at or below a predetermined value up to an upper limit of a desired use frequency band, for example, 20 kHz.
[0064]
The input signal modulated into a 1-bit signal by such a delta-sigma modulation circuit is demodulated by, for example, a low-order low-pass filter in a receiving or reproducing device (not shown). The algorithm of the delta-sigma modulation circuit is not limited to this.
[0065]
Hereinafter, features of the present delta-sigma modulation circuit will be described. The feature of this delta-sigma modulation circuit is that the audio signal to be subjected to the delta-sigma modulation is not an algorithm but even if it is a coded 1-bit signal, it is directly input to the delta-sigma modulation circuit and processed with high precision. And an input unit and a first-stage integrator M1 provided in the input unit, which enable accurate level adjustment (volume adjustment).
[0066]
FIG. 1 shows the configuration of the input section of the present delta-sigma modulation circuit and the configuration of a switched-capacitor integration circuit 1 provided as an integrator M1 in the input section.
[0067]
A high-precision DC (direct current) supply 2 as a direct-current voltage source for generating a direct-current voltage is connected to the input side of the switched-capacitor integration circuit 1, and a DC output generated from the high-precision DC supply 2 is connected to a switched capacitor. The signal is input to the integration circuit 1.
[0068]
A peak value volume (electronic volume) 3 as peak value control means is provided between the high-precision DC supply 2 and the switched-capacitor integration circuit 1, and is generated by the high-precision DC supply 2 to switch the switched capacitance. The DC voltage value input to the data integration circuit 1 can be adjusted to a desired peak value (level) by the peak value volume 3.
[0069]
In the switched capacitor integration circuit 1, a feedback capacitor C2 is connected between an inverting input terminal of an operational amplifier OP and an output terminal of the operational amplifier OP, and an input capacitor C1 is connected to the input side of the inverting input terminal of the operational amplifier OP. Are connected via a. As a characteristic configuration of the switched-capacitor integration circuit 1, the connection direction of the input-side capacitor C1 can be switched between a positive direction and a negative direction by driving the switch group.
[0070]
The switching of the connection direction of the input-side capacitor C1 is controlled by a 1-bit signal to be subjected to delta-sigma modulation. In the conventional delta-sigma modulation circuit whose input section is shown in FIG. 10, the 1-bit signal is input into the switched capacitor integration circuit 11 through the same path as the analog signal, that is, from the input terminal T1. On the other hand, in the present delta-sigma modulation circuit, the 1-bit signal is input to the first-stage switched capacitor integration circuit 1 as a control signal for driving the switch group.
[0071]
The ON / OFF of the switch group is controlled by a 1-bit signal. For example, when the 1-bit signal is “1”, the direction is “positive”, and when the 1-bit signal is “0”, the direction is “negative”. Next, the polarity of the charge that moves from the input side capacitor C1 to the feedback side capacitor C2 is switched.
[0072]
Here, the switch group employs a configuration including five switches SW1 to SW5. Of the five switches SW, the switches SW1 to SW4 are provided similarly to the switches sw1 to sw4 in the switched capacitor integration circuit 11 shown in FIG. That is, the switch SW1 is connected between one terminal of the input-side capacitor C1 and the peak value volume 3, and the switch SW2 is connected between the terminal of the input-side capacitor C1 to which the switch SW1 is connected and the ground. SW4 is provided between the other terminal of the input side capacitor C1 and the inverting input terminal of the operational amplifier OP, and the switch SW3 is provided between the terminal of the input side capacitor C1 to which the switch SW4 is connected and the ground. Have been.
[0073]
As a new switch, a fifth switch SW5 is provided between the inverting input terminal of the operational amplifier OP and the terminal of the input side capacitor C1 to which the switch SW1 is connected. By providing this switch SW5, the connection direction of the input-side capacitor C1 can be switched.
[0074]
FIG. 2 shows the operation relationship of the switch group. The present delta-sigma modulation circuit operates based on a sampling clock signal (hereinafter, clock signal).
[0075]
As shown in FIG. 2, when the 1-bit signal is “1”, in the first half of the sampling period, the switches SW1 and SW3 are “ON” and the switches SW2 and SW4 are “OFF”. Then, in the latter half of the sampling period, on the contrary, the switches SW2 and 4 are turned “ON”, and the switches SW1 and SW3 are turned “OFF”. The switch SW5 is always "OFF" when the 1-bit signal is "1".
[0076]
On the other hand, when the 1-bit signal is “0”, the switches SW1 and SW3 are turned “ON” in the first half of the sampling period, as in the case where the 1-bit signal is “1”, and the switches SW2 and SW4, and The switch SW5 is turned "OFF". However, in the latter half of the sampling period, the switches SW3 and SW5 are turned "ON", and the switches SW1, SW2 and SW4 are turned "OFF".
[0077]
By driving the switch group in this manner, the switched capacitor integration circuit 1 stores charge in the input side capacitor C1 by the DC voltage input in the first half of the sampling cycle, and in the second half of the sampling cycle, An operation in which the charge stored in C1 moves to the feedback-side capacitor C2 by switched capacitor integration (switched capacitor operation) is performed.
[0078]
When the 1-bit signal is "1" in the latter half of the sampling period in which the charge moves to the feedback capacitor C2, the charge accumulated in the input capacitor 1 moves to the feedback capacitor 2 as it is. When the 1-bit signal is "0", the connection of the input-side capacitor C1 is inverted, so that charges of the opposite polarity move to the feedback-side capacitor C2.
[0079]
As a result, the electric charge stored in the feedback side capacitor C2 is in accordance with the polarity of the 1-bit signal, and the signal output from the switched capacitor integration circuit 1 is obtained by treating the 1-bit signal as an analog signal. Is equal to the integral of
[0080]
In the present delta-sigma modulation circuit, the configuration of the integrators M2 to M7 in the second and subsequent stages is such that the switch group shown in FIG. 10 becomes a switched capacitor integration circuit 11 composed of four switches sw1 to sw4. The normal switched capacitor operation is performed as shown in FIG.
[0081]
As described above, in the delta-sigma modulation circuit according to the present embodiment, the first-stage switched-capacitor integrator 1 provided at the input part of the delta-sigma modulation circuit is connected to the input-side capacitor C1 by a switch group connected to the input-side capacitor C1. The connection direction is configured to be switchable between a positive direction and a negative direction. The ON / OFF of the switch group is controlled by a 1-bit signal to integrate a DC voltage generated from the high-precision DC supply 2. ing.
[0082]
Therefore, the 1-bit signal is directly input to the delta-sigma modulation circuit, and the same 1-bit signal as the 1-bit signal waveform is integrated without any need for highly precise waveform shaping of the 1-bit signal pulse waveform. High-accuracy integration according to the signal becomes possible, and as a result, the 1-bit signal can be directly input to the delta-sigma modulation circuit to perform the delta-sigma modulation with high accuracy.
[0083]
Also, by using such a 1-bit signal as a control signal for the switch group of the switched capacitor integration circuit 1, the volume of the audio signal can be adjusted without adjusting the peak value of the 1-bit signal itself. By controlling the voltage value of the DC voltage generated from the precision DC supply 2, the level of the 1-bit signal can be indirectly adjusted.
[0084]
Therefore, unlike the conventional configuration in which the peak value of the pulse waveform of the 1-bit signal is attenuated by the variable resistor to adjust the volume, the waveform itself is not distorted or deformed when the peak value is attenuated. Good volume adjustment is possible.
[0085]
Moreover, since the attenuation target is the DC voltage value and not the peak value of the 1-bit signal including the high-frequency component, the peak value volume 3 can be used. Since the peak value volume 3 has excellent attenuation accuracy, the level of the 1-bit signal can be accurately attenuated.
[0086]
Further, since the peak value volume 3 is used as a member for level adjustment, the peak value volume 3 can be allowed for adjusting the level of the analog signal. In the present delta-sigma modulation circuit, the audio signal is Both 1-bit signals and analog signals can be shared.
[0087]
That is, as shown by a broken line in FIG. 1, the present delta-sigma modulation circuit converts the analog signal into the first-stage signal so that not only a 1-bit signal but also a conventional analog signal can be subjected to delta-sigma modulation processing. It is configured to be able to input to the switched capacitor integration circuit 1. The analog signal is input to the switched-capacitor integration circuit 1 instead of the output of the high-precision DC supply 2 by switching the input side of the switched-capacitor integration circuit 1 by switching means (not shown) or the like. As described above, the peak value of the analog signal is adjusted by the peak value volume 3.
[0088]
In the present delta-sigma modulation circuit, when the target of the delta-sigma modulation is an analog signal, the first-stage switched-capacitor integration circuit 1 integrates the analog signal with the connection direction of the input-side capacitor C1 being the positive direction. The operation of the switched capacitor integration circuit 1 in this case is such that the fifth switch SW5 is always open, and the four switches SW1 to SW4 perform the same switched capacitor operation as the switched capacitor integration circuit 11 of FIG.
[0089]
[Embodiment 2]
Another embodiment according to the present invention will be described below with reference to FIGS. Note that, for convenience of explanation, members having the same functions as those used in Embodiment 1 are given the same reference numerals, and descriptions thereof are omitted.
[0090]
In the delta-sigma modulation circuit according to the first embodiment, the switched-capacitor integration circuit 1 constituting the first-stage integrator M1 is configured to be able to switch the connection direction of the input-side capacitor C1, and the switching control is performed by a 1-bit signal. Is used as a control signal.
[0091]
On the other hand, in the delta-sigma modulation circuit according to the present embodiment, as shown in FIG. 3, the switched-capacitor integration circuit 5 constituting the first-stage integrator M1 is a switched-capacitor integration circuit of a differential input type. The input destination of the DC voltage value from the high-precision DC supply 2 is switched between “inverted input side” and “non-inverted input side” according to the polarity of the 1-bit signal. Specifically, according to the polarity of the 1-bit signal, only one of the switches on the “inverting input side” or the “non-inverting input side” is moved to perform the switched capacitor operation.
[0092]
The switched capacitor integration circuit 5 includes a feedback capacitor C2 connected between the inverting input terminal of the operational amplifier OP1 and the non-inverting output terminal of the operational amplifier OP1, and an input capacitor C1 connected to the input side of the inverting input terminal of the operational amplifier OP1. Are connected via a first switch group, a feedback capacitor C2 'is connected between the non-inverting input terminal of the operational amplifier OP1 and the inverting output terminal of the operational amplifier OP1, and the non-inverting input of the operational amplifier OP1 is connected. The input side capacitor C1 'is connected to the input side of the terminal via a second switch group.
[0093]
Here, the first switch group includes switches SW1 to SW4, and the second switch group includes switches SW1 ′ to SW4 ′. The switches SW1 to SW4, SW1 'to SW4' for controlling the transfer of charges to the input side capacitor C1 are provided in the same manner as the switches sw1 to sw4 in the switched capacitor integration circuit 11 shown in FIG.
[0094]
As a characteristic configuration of the switched capacitor integration circuit 5, as described above, the input destination of the DC voltage is selectively set to the inverting input side or the non-inverting input side by driving the first and second switch groups. , And such input switching is controlled by a 1-bit signal to be subjected to delta-sigma modulation. FIG. 4 shows the operational relationship between the first and second switch groups.
[0095]
As shown in FIG. 4, when the one-bit signal is “1”, only the first switch group on the inverting input side is driven to perform the switched capacitor operation, and the second switch group on the non-inverting input side is All are "OFF". Thus, the input destination of the DC voltage value is only on the inverting input side. On the other hand, when the 1-bit signal is “0”, on the contrary, only the second switch group on the non-inverting input side is driven so as to perform the switched capacitor operation, and the first switch group on the inverting input side is All are "OFF". Thus, the input destination of the DC voltage value is only the non-inverting input side.
[0096]
By driving the switched-capacitor integration circuit 5 in this manner, the electric charge stored in the feedback-side capacitors C2 and C2 'becomes in accordance with the polarity of the one-bit signal, and the signal output from the switched-capacitor integration circuit 5 Is equal to a 1-bit signal treated like an analog signal and its waveform integrated.
[0097]
The configuration of the second and subsequent integrators M2 to M7 in the delta-sigma modulation circuit is the same as that of the differential input type switched capacitor integration circuit 5 shown in FIG. However, in the first stage, the first and second switch groups operate in such a manner as to carry charges to either the inverting input side or the non-inverting input side in response to the 1-bit signal, whereas the second stage shifts. The integrators M2 to M7 perform a switching operation so as to differentially integrate a signal input differentially. FIG. 6 shows the operation of the first and second switch groups. As can be seen, the inverting input side and the non-inverting input side perform similar switch operations at the same time.
[0098]
Also, as shown in FIG. 5, in the present delta-sigma modulation circuit, an analog signal is input to the switched capacitor integration circuit 5 via the peak value volume 3 so that not only a 1-bit signal but also an analog signal can be handled as before. It is configured to: In this case, since it is a differential input type, an inverter I for inverting the output from the peak value volume 3 is provided, and an analog signal is supplied to the non-inverting input side of the switched capacitor integration circuit 5 through the inverter I. Is entered.
[0099]
Thus, in the present delta-sigma modulation circuit, when the target of the delta-sigma modulation is an analog signal, the first-stage switched-capacitor integrator 5 is connected to the inverting input side similarly to the integrators M2 to M7 in the second-stage shift. The analog signal is differentially integrated with the non-inverting input side.
[0100]
[Embodiment 3]
Another embodiment according to the present invention will be described below with reference to FIG. For convenience of description, members having the same functions as those used in Embodiments 1 and 2 are given the same reference numerals, and descriptions thereof are omitted.
[0101]
In the case of a 1-bit signal of a plurality of channels, delta-sigma modulation circuits for the number of channels are provided. For example, as shown in FIG. 7, when a 1-bit signal is composed of three channels, that is, left, right, and center, three delta-sigma modulation circuits 20L, 20R, and 20C are provided.
[0102]
In a conventional delta-sigma modulation circuit corresponding to an analog waveform, when a 1-bit signal has such a plurality of channels, multiple variable resistors are used to control the peak value of the pulse waveform. Therefore, it is difficult to accurately match the peak value attenuation (volume adjustment level) of a plurality of channels due to the variation between the variable resistors, and a high-precision (high-cost) variable resistor element is required to match. .
[0103]
However, in the delta-sigma modulation circuit according to the present invention described in the first and second embodiments, the switched-capacitor integrators 1.5 as the first-stage integrator M1 do not directly integrate the waveform of the 1-bit signal. The DC voltage value output from the high-precision DC supply 2 is integrated, and the 1-bit signal is used as a control signal for the switch group.
[0104]
Therefore, as shown in FIG. 7, here, the output from the delta sigma modulation circuit 20L, which is an arbitrary one delta sigma modulation circuit, of the three systems of the delta sigma modulation circuits 20L, 20R, and 20C, The DC voltage value whose level has been adjusted is shared by the delta-sigma modulation circuits 20L, 20R, and 20C. Thereby, there is no influence of the variation of the peak value volume 3.
[0105]
FIG. 7 illustrates, as an example, a signal processing system including a plurality of systems of the delta-sigma modulation circuit of the first embodiment including the switched capacitor integration circuit 1 illustrated in FIG. A signal processing system including a plurality of systems of the delta-sigma modulation circuit according to the second embodiment including the switched capacitor integration circuit 5 illustrated in FIG.
[0106]
【The invention's effect】
As described above, the first delta-sigma modulation circuit of the present invention is a delta-sigma modulation circuit including a switched-capacitor integrator circuit at an input portion, wherein a direct-current voltage that generates a direct-current voltage at an input side of the switched-capacitor integrator circuit is provided. And a switch group connected to the input-side capacitor, wherein the connection direction of the input-side capacitor is switchable between a positive direction and a negative direction. Features.
[0107]
Further, the first delta-sigma modulation circuit of the present invention is characterized in that the switching of the connection direction of the input-side capacitor in the switched-capacitor integration circuit is controlled using a 1-bit signal as a control signal.
[0108]
As a result, the connection direction of the input-side capacitor is switched according to, for example, the information “1” and “0” of the 1-bit signal, and the DC voltage value is integrated to integrate the waveform of the 1-bit signal. The same result can be obtained. In addition, the obtained integration result has a very high accuracy, since the accuracy of the waveform shaping is not included in the integration result as compared with the result of directly integrating the waveform of the 1-bit signal.
[0109]
In this case, since the DC voltage value is integrated, the peak value of the DC voltage value is adjusted as described later, so that even if the audio signal is a 1-bit signal, the volume can be easily and accurately adjusted. Can be adjusted, and a highly accurate electronic volume can be used for the peak value control.
[0110]
As a result, the present delta-sigma modulation circuit eliminates the need for generating a highly accurate pulse waveform of a 1-bit signal, which is required in the conventional configuration. This makes it possible to realize a configuration in which the volume of a 1-bit signal can be accurately adjusted by adding a simple configuration.
[0111]
As described above, the second delta-sigma modulation circuit of the present invention is a delta-sigma modulation circuit including a switched-capacitor integration circuit at an input portion, and includes a DC voltage that generates a DC voltage at an input side of the switched-capacitor integration circuit. And the switched capacitor integration circuit is of a differential input type, and selectively switches a DC voltage value generated from the DC voltage source between an inverting input side and a non-inverting input side to input. It is characterized by being constituted so that it can be performed.
[0112]
Further, the second delta-sigma modulation circuit of the present invention is further characterized in that the switching of the input between the inverting input side and the non-inverting input side in the switched capacitor integration circuit is controlled using a 1-bit signal as a control signal. And
[0113]
Thus, for example, the input of the DC voltage value is switched between the inverting input side and the non-inverting input side according to the information of “1” and “0” of the 1-bit signal, and the DC voltage value is integrated. The same result as that obtained by integrating the waveform of the 1-bit signal can be obtained. In addition, the obtained integration result has a very high accuracy, since the accuracy of the waveform shaping is not included in the integration result as compared with the result of directly integrating the waveform of the 1-bit signal.
[0114]
In this case, since the DC voltage value is integrated, the peak value of the DC voltage value is adjusted as described later, so that even if the audio signal is a 1-bit signal, the volume can be easily and accurately adjusted. Can be adjusted, and a highly accurate electronic volume can be used for the peak value control.
[0115]
As a result, the present delta-sigma modulation circuit eliminates the need for generating a highly accurate pulse waveform of a 1-bit signal, which is required in the conventional configuration. This makes it possible to realize a configuration in which the volume of a 1-bit signal can be accurately adjusted by adding a simple configuration.
[0116]
The first and second delta-sigma modulation circuits further include a peak value for controlling a voltage value of the DC voltage generated from the DC voltage source between the DC voltage source and the switched capacitor integration circuit. A control means is provided.
[0117]
Accordingly, the peak value of the DC voltage generated from the DC voltage source is adjusted by the peak value control means, and is converted into a desired voltage value and then input to the first-stage switched capacitor integration circuit for integration. The volume can be adjusted without directly adjusting the volume.
[0118]
In the volume adjustment of such a configuration, the waveform itself is distorted or deformed when the peak value is attenuated, compared to the conventional configuration in which the peak value of the pulse waveform of a 1-bit signal is attenuated by a variable resistor to adjust the volume. , So that good volume adjustment is achieved.
[0119]
In addition, since the object to be attenuated is the DC voltage value generated by the DC voltage source, an electronic volume with a narrow band but excellent attenuation accuracy can be used as the peak value control means. This means that not only can the level of the 1-bit signal be accurately attenuated, but also that a component for level adjustment can be shared between the analog signal and the 1-bit signal. This has the effect of leading to the sharing of the circuit itself.
[0120]
The first and second delta-sigma modulation circuits further include analog signal input means for switching to a DC voltage from the DC voltage source to input an analog signal to the switched capacitor integration circuit. In the delta-sigma modulation circuit, when an analog signal is input, the switched-capacitor integrator is controlled so that the connection direction of the input-side capacitor is set to the positive direction and the analog signal is integrated. In the second delta-sigma modulation circuit, The switched-capacitor integration circuit is characterized in that it is controlled so as to differentially integrate an analog signal.
[0121]
Thus, whether the signal form of the audio signal to be subjected to delta-sigma modulation is an analog signal or a 1-bit signal, delta-sigma modulation can be performed with high precision and can be shared.
[0122]
In the first and second delta-sigma modulation circuits, the peak value control means controls the amplitude of the analog signal.
[0123]
By controlling the amplitude of the analog signal also by the peak value control means, the delta-sigma modulation circuit can control the 1-bit signal even if the signal form of the audio signal to be delta-sigma modulated is an analog signal. Even in this case, the volume can be adjusted using the same level adjustment member, and the number of members can be reduced.
[0124]
As described above, the signal processing system of the present invention is provided with a plurality of the above delta-sigma modulation circuits, and a peak value control means which is generated by a DC voltage source provided in one of the delta-sigma modulation circuits. The DC voltage of which the peak value is controlled is input to each of the delta-sigma modulation circuits in common.
[0125]
Thus, a DC voltage generated from a DC voltage source provided in one delta-sigma modulation circuit among delta-sigma modulation circuits provided in a plurality of systems according to the number of channels, and having a peak value controlled by a peak value control means. Is commonly input to and used by each delta-sigma modulation circuit, thereby providing an effect of eliminating a problem due to variation between peak value control means in each delta-sigma modulation circuit.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an input unit of a delta-sigma modulation circuit according to a first embodiment of the present invention and a configuration of a first-stage switched capacitor integration circuit provided in the input unit;
FIG. 2 is a timing chart showing an operation of a switch group in a first-stage switched capacitor integration circuit provided in the delta-sigma modulation circuit of FIG.
FIG. 3 is a circuit diagram showing an input section of a delta-sigma modulation circuit according to a second embodiment of the present invention and a configuration of a first-stage switched-capacitor integration circuit provided in the input section;
4 is a timing chart showing an operation of a switch group in a first-stage switched-capacitor integration circuit provided in the delta-sigma modulation circuit of FIG. 3;
5 is a circuit diagram showing a configuration of an input section and a first-stage switched-capacitor integrator when an object of delta-sigma modulation by the delta-sigma modulator of FIG. 3 is an analog signal.
6 is a timing chart showing an operation of a switch group of a switched capacitor integration circuit of the second and subsequent stages provided in the delta-sigma modulation circuit of FIG. 3;
FIG. 7 is a circuit block diagram illustrating a configuration of a signal processing system including a plurality of delta-sigma modulation circuits.
FIG. 8 is a diagram illustrating an example of an algorithm in a delta-sigma modulation circuit.
FIG. 9 is a circuit diagram showing a configuration of a CR integrator.
FIG. 10 is a circuit diagram illustrating a configuration of a switched capacitor integration circuit that handles a signal in a single manner.
FIG. 11 is a timing chart showing an operation of a switch group of the switched capacitor integration circuit shown in FIG.
FIG. 12 is a circuit diagram showing a configuration of an input unit and a first-stage switched-capacitor integration circuit provided in the input unit when an analog signal is subjected to delta-sigma modulation in a conventional delta-sigma modulation circuit.
[Explanation of symbols]
1 Switched capacitor integration circuit
5. Switched capacitor integration circuit
C1 input side capacitor
C2 Feedback capacitor
2 High-precision DC supply (DC voltage source)
3 Crest value volume (Crest value control means)

Claims (11)

スイッチトキャパシタ積分回路を入力部に備えるデルタシグマ変調回路であって、
上記スイッチトキャパシタ積分回路の入力側に直流電圧を発生する直流電圧源が設けられ、
かつ、上記スイッチトキャパシタ積分回路は、入力側キャパシタに接続されたスイッチ群にて、該入力側キャパシタの接続方向が正方向と負方向とで切り換え可能に構成されていることを特徴とするデルタシグマ変調回路。A delta-sigma modulation circuit including a switched capacitor integration circuit at an input unit,
A DC voltage source that generates a DC voltage is provided on an input side of the switched capacitor integration circuit,
The switched-capacitor integration circuit is configured such that a connection group of the input-side capacitors can be switched between a positive direction and a negative direction by a switch group connected to the input-side capacitors. Modulation circuit. １ビットデジタル信号を制御信号として、上記スイッチトキャパシタ積分回路における入力側キャパシタの接続方向の切り換えが制御されることを特徴とする請求項１に記載のデルタシグマ変調回路。2. The delta-sigma modulation circuit according to claim 1, wherein switching of the connection direction of the input-side capacitor in the switched-capacitor integration circuit is controlled using a one-bit digital signal as a control signal. 上記直流電圧源とスイッチトキャパシタ積分回路との間に、上記直流電圧源より発生された直流電圧の電圧値を制御する波高値制御手段が設けられていることを特徴とする請求項１又は２に記載のデルタシグマ変調回路。3. A peak value control means for controlling a voltage value of a DC voltage generated by the DC voltage source is provided between the DC voltage source and the switched capacitor integration circuit. The described delta-sigma modulation circuit. 上記直流電圧源からの直流電圧に切り換えてアナログ信号を上記スイッチトキャパシタ積分回路に入力させるアナログ信号入力手段が設けられており、
上記スイッチトキャパシタ積分回路は、アナログ信号が入力された場合は、入力側キャパシタの接続方向を正方向にしてアナログ信号を積分するように制御されることを特徴とする請求項１〜３の何れかに記載のデルタシグマ変調回路。Analog signal input means for switching to a DC voltage from the DC voltage source and inputting an analog signal to the switched capacitor integration circuit is provided,
The said switched capacitor integration circuit is controlled so that the connection direction of an input side capacitor may be made into a positive direction, and an analog signal may be integrated, when an analog signal is input. 3. The delta-sigma modulation circuit according to 1. 上記直流電圧源からの直流電圧に切り換えてアナログ信号を上記スイッチトキャパシタ積分回路に入力させるアナログ信号入力手段が設けられており、
上記スイッチトキャパシタ積分回路は、アナログ信号が入力された場合は、入力側キャパシタの接続方向を正方向にしてアナログ信号を積分するように制御され、
かつ、上記波高値制御手段が、アナログ信号の振幅を制御することを特徴とする請求項３に記載のデルタシグマ変調回路。Analog signal input means for switching to a DC voltage from the DC voltage source and inputting an analog signal to the switched capacitor integration circuit is provided,
The switched-capacitor integration circuit is controlled such that, when an analog signal is input, the connection direction of the input-side capacitor is set to the positive direction to integrate the analog signal,
4. The delta-sigma modulation circuit according to claim 3, wherein said peak value control means controls the amplitude of an analog signal. スイッチトキャパシタ積分回路を入力部に備えるデルタシグマ変調回路であって、
上記スイッチトキャパシタ積分回路の入力側に直流電圧を発生する直流電圧源が設けられ、
かつ、上記スイッチトキャパシタ積分回路は、差動入力型であって、上記直流電圧源より発せられた直流電圧値を反転入力側と非反転入力側とに選択的に切り換えて入力し得るように構成されていることを特徴とするデルタシグマ変調回路。A delta-sigma modulation circuit including a switched capacitor integration circuit at an input unit,
A DC voltage source that generates a DC voltage is provided on an input side of the switched capacitor integration circuit,
Further, the switched capacitor integration circuit is of a differential input type, and is configured to selectively switch and input a DC voltage value generated from the DC voltage source between an inverting input side and a non-inverting input side. A delta-sigma modulation circuit characterized by being performed. １ビットデジタル信号を制御信号として、上記スイッチトキャパシタ積分回路における反転入力側と非反転入力側との入力の切り換えが制御されることを特徴とする請求項６に記載のデルタシグマ変調回路。7. The delta-sigma modulation circuit according to claim 6, wherein switching of an input between an inverting input side and a non-inverting input side in the switched capacitor integrator circuit is controlled using a 1-bit digital signal as a control signal. 上記直流電圧源とスイッチトキャパシタ積分回路との間に、上記直流電圧源より発生された直流電圧の電圧値を制御する波高値制御手段が設けられていることを特徴とする請求項６又は７に記載のデルタシグマ変調回路。8. A peak value control means for controlling a voltage value of a DC voltage generated from the DC voltage source is provided between the DC voltage source and the switched capacitor integration circuit. The described delta-sigma modulation circuit. 上記直流電圧源からの直流電圧に切り換えてアナログ信号を上記スイッチトキャパシタ積分回路に入力させるアナログ信号入力手段が設けられており、
上記スイッチトキャパシタ積分回路は、アナログ信号が入力された場合は、アナログ信号を差動積分するように制御されることを特徴とする請求項６〜８の何れかに記載のデルタシグマ変調回路。Analog signal input means for switching to a DC voltage from the DC voltage source and inputting an analog signal to the switched capacitor integration circuit is provided,
9. The delta-sigma modulation circuit according to claim 6, wherein the switched-capacitor integration circuit is controlled so as to differentially integrate the analog signal when an analog signal is input. 上記直流電圧源からの直流電圧に切り換えてアナログ信号を上記スイッチトキャパシタ積分回路に入力させるアナログ信号入力手段が設けられており、
上記スイッチトキャパシタ積分回路は、アナログ信号が入力された場合は、アナログ信号を差動積分するように制御され、
かつ、上記波高値制御手段が、アナログ信号の振幅を制御することを特徴とする請求項８に記載のデルタシグマ変調回路。Analog signal input means for switching to a DC voltage from the DC voltage source and inputting an analog signal to the switched capacitor integration circuit is provided,
When the analog signal is input, the switched capacitor integration circuit is controlled to perform differential integration of the analog signal,
9. The delta-sigma modulation circuit according to claim 8, wherein said peak value control means controls the amplitude of an analog signal. 上記請求項３〜５、８〜１０の何れかに記載のデルタシグマ変調回路が複数系統備えられており、そのなかの１つのデルタシグマ変調回路に備えられた直流電圧源より発生され、波高値制御手段にて波高値が制御された直流電圧が、各デルタシグマ変調回路に共通に入力されることを特徴とする信号処理システム。A plurality of delta-sigma modulation circuits according to any one of claims 3 to 5 and 8 to 10, wherein a plurality of systems are provided. A signal processing system, wherein a DC voltage whose peak value is controlled by a control means is commonly input to each delta-sigma modulation circuit.
JP2002173112A 2002-06-13 2002-06-13 Delta-sigma modulation circuit and signal processing system Expired - Lifetime JP4014943B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002173112A JP4014943B2 (en) 2002-06-13 2002-06-13 Delta-sigma modulation circuit and signal processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002173112A JP4014943B2 (en) 2002-06-13 2002-06-13 Delta-sigma modulation circuit and signal processing system

Publications (2)

Publication Number Publication Date
JP2004023285A true JP2004023285A (en) 2004-01-22
JP4014943B2 JP4014943B2 (en) 2007-11-28

Family

ID=31172496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002173112A Expired - Lifetime JP4014943B2 (en) 2002-06-13 2002-06-13 Delta-sigma modulation circuit and signal processing system

Country Status (1)

Country Link
JP (1) JP4014943B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074113A (en) * 2005-09-05 2007-03-22 Sharp Corp Delta sigma modulating circuit and switching amplifier equipped with same
JP2009063511A (en) * 2007-09-07 2009-03-26 Sanyo Electric Co Ltd Battery voltage detection circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074113A (en) * 2005-09-05 2007-03-22 Sharp Corp Delta sigma modulating circuit and switching amplifier equipped with same
JP4549264B2 (en) * 2005-09-05 2010-09-22 シャープ株式会社 Delta-sigma modulation circuit and switching amplifier having the same
JP2009063511A (en) * 2007-09-07 2009-03-26 Sanyo Electric Co Ltd Battery voltage detection circuit

Also Published As

Publication number Publication date
JP4014943B2 (en) 2007-11-28

Similar Documents

Publication Publication Date Title
JP2994497B2 (en) D / A converter DC offset calibration method and D / A converter DC offset calibration system
CN1051414C (en) Sigma-delta modulator with improved tone rejection and method therefor
JP3530587B2 (en) Signal processing circuit with variable gain input stage
JP4708159B2 (en) Digital amplifier
KR100928406B1 (en) Incremental-Delta Analog-to-Digital Conversion
US5162799A (en) A/d (analog-to-digital) converter
JPH05152967A (en) Sigma delta analogue/ digital converter
JPS646572B2 (en)
CN101427471A (en) Has △-∑ modulator analog-digital quantizer that quantizer output prediction and comparator reduce
CN1909380B (en) Switch control circuit, delta-sigma modulation circuit, delta-sigma modulation type AD convertor
JP3371681B2 (en) Signal processing device
CN100514858C (en) Word length reduction circuit
EP1668779A1 (en) Fractal sequencing schemes for offset cancellation in sampled data acquisition systems
JP2021519004A (en) Delta-sigma converter with precharge based on quantizer output code
JP4014943B2 (en) Delta-sigma modulation circuit and signal processing system
JP4270998B2 (en) Analog signal output circuit and multilevel ΔΣ modulator using the analog signal output circuit
JP3009597B2 (en) Multi-bit ΔΣ digital / analog converter
JP4579133B2 (en) Delta-sigma modulation circuit
JP3731334B2 (en) Modulator and oversampled A / D converter
JP3189077B2 (en) ΣΔ AD converter
US7423566B2 (en) Sigma-delta modulator using a passive filter
CN1617455B (en) Method and circuit for effective conversion of PCM signals into PWM signals
TWI831150B (en) Sigma delta modulator
US4541103A (en) Digitally controlled syllabic filter for a delta modulator
WO2021144941A1 (en) Digital/analog synthesis integrator and δς modulator using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5