JP2004023130A - Communication system - Google Patents
Communication system Download PDFInfo
- Publication number
- JP2004023130A JP2004023130A JP2002171255A JP2002171255A JP2004023130A JP 2004023130 A JP2004023130 A JP 2004023130A JP 2002171255 A JP2002171255 A JP 2002171255A JP 2002171255 A JP2002171255 A JP 2002171255A JP 2004023130 A JP2004023130 A JP 2004023130A
- Authority
- JP
- Japan
- Prior art keywords
- station
- data
- fixed
- communication system
- lower station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、上位局から固定の下位局に対して、固定周期で固定データ長のデータの授受を行う通信システムに関し、特に、上位局が上位コントローラであり、下位局がサーボやI/OであるFAシステムに関する。
【0002】
【従来の技術】
従来、通信システムとして、上位局である上位コントローラと、下位局であるサーボやI/Oとを1対Nでネットワークにより接続し、上位コントローラがサーボやI/Oの制御を行うFAシステムがある。
【0003】
この種のFAシステムにおいては、上位局である上位コントローラに、最大で15局程度の下位局であるサーボやI/Oが接続可能となっており、上位局から下位局に対して、固定周期で固定データ長のデータの授受が行われている。
【0004】
【発明が解決しようとする課題】
しかしながら、上述したような従来の通信システムにおいては、ある下位局とのデータ授受に失敗した場合にも、次の周期でのデータ授受までは何もせず、特別にリトライ動作をしてはいなかった。また、配線等に問題がある下位局に対しても特別にリトライ動作をしてはいなかった。
【0005】
また、従来の通信システムにおいては、上位局が、サーボの調整等を行うために下位局の仔細なデータが欲しい場合がある。その場合には、上位局から特定の下位局に対して通常指令のコマンドデータの他にメッセージデータを送信し、仔細なデータの返送を要求する必要がある。しかしながら、同一の固定周期で同一の下位局に対してコマンドデータとメッセージデータを送る場合、下位局は、データのハンドリング処理が煩雑になりデータを取り損なったり、処理時間をオーバーしたりするおそれがある。また、同一の下位局に対して2つの局アドレスを割り当て、各局アドレスにコマンドデータとメッセージデータを各々送信することも考えられるが、その場合にはアドレスのダブリ等が発生するおそれがある。
【0006】
本発明の目的は、下位局に対してリトライ動作を行うことで、通信の確度を向上させることができる通信システムを提供することにある。
【0007】
また、本発明の別の目的は、下位局にてデータのハンドリング処理の煩雑化やデータ処理時間の増大を招くことなく、上位局から下位局に対してメッセージデータを送信することができる通信システムを提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために本発明の一態様による通信システムは、上位局から固定の下位局に対して、固定周期で固定データ長のデータの授受を行う通信システムにおいて、
前記上位局は、当該上位局に前記下位局が接続可能な最大数分接続されていない時に、当該上位局に接続されていない下位局の固定周期分の空いた時間を使用し、この固定周期内でデータの授受に失敗した下位局を前記上位局のハードウエアーで検出し、この下位局に対して前記データの授受を再度行うことを特徴とするものである。
【0009】
この構成では、上位局は、接続されている下位局の局数が少ない時には、接続されていない下位局の固定周期分の空いた時間を使用して、データ授受に失敗した下位局に対してデータの授受を再度行うため、通信の確度が向上する。
【0010】
上記目的を達成するために本発明の他の態様による通信システムは、上位局から固定の下位局に対して、固定周期で固定データ長のデータの授受を行う通信システムにおいて、
前記上位局は、当該上位局に前記下位局が接続可能な最大数分接続されていない時に、当該上位局に接続されていない下位局の固定周期分の空いた時間を使用し、この固定周期内で特定の下位局に対してメッセージデータの授受を行うことを特徴とするものである。
【0011】
この構成では、上位局は、接続されている下位局の局数が少ない時には、接続されていない下位局の固定周期分の空いた時間を使用して、特定の下位局に対して、仔細なデータの返送要求等であるメッセージデータの授受を行うため、特定の下位局の仔細なデータを得ることが可能となる。
【0012】
上記目的を達成するために本発明のさらに他の態様による通信システムは、上位局から固定の下位局に対して、固定周期で固定データ長のデータの授受を行う通信システムにおいて、
前記上位局は、同一の固定周期で同一の下位局に対して、コマンドデータとメッセージデータとを含む所定のデータの授受を行う場合、前記所定のデータに前記メッセージデータが含まれることを示す特定ビットを前記所定のデータ中の制御フィールド情報に設定し、
前記下位局は、前記上位局からの前記所定のデータ中の前記制御フィールド情報に前記特定ビットが設定されていることを前記下位局のハードウエアーで確認した場合、RAMのアクセスエリアを前記メッセージデータ用のアクセスエリアに切り替えることを特徴とするものである。
【0013】
この構成では、下位局は、制御フィールド情報によりメッセージデータが含まれていることを判断し、RAMのアクセスエリアを切り換えるため、同一の固定周期で上位局からコマンドデータとメッセージデータが送られてきた場合にも、データのハンドリング処理の煩雑化やデータ処理時間の増大を招くことがなくなり、かつ、RAMが上書きされることがなくなる。それにより、上位局は、同一の固定周期で同一の下位局に対してコマンドデータとメッセージデータを送ることが可能となる。
【0014】
この場合、前記上位局は、当該上位局に前記下位局が接続可能な最大数分接続されていない時に、当該上位局に接続されていない下位局の固定周期分の空いた時間を使用し、この固定周期内で前記所定のデータの授受に失敗した下位局を前記上位局のハードウエアーで検出し、この下位局に対して前記所定のデータの授受を再度行うこととしても良い。
【0015】
この構成では、上位局は、接続されている下位局の局数が少ない時には、接続されていない下位局の固定周期分の空いた時間を使用して、データ授受に失敗した下位局に対して所定のデータの授受を再度行うため、通信の確度が向上する。
【0016】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【0017】
(第1の実施形態)
図1は、本発明の通信システムの構成を示すブロック図である。
【0018】
図1に示した通信システムは、上位局である上位コントローラ1と、下位局であるサーボ201〜212(サーボ203〜211は図示せず)およびI/O213とを有しており、上位コントローラ1と、サーボ201〜212およびI/O213とがネットワークにより接続されている。なお、図1においては、上位コントローラ1には下位局が13局のみ接続されているが、上位コントローラ1には最大で15局の下位局が接続可能であるものとする。
【0019】
サーボ201〜212は、モータ301〜312の制御を行い、その局アドレスは01H〜0BHである。また、I/O213の局アドレスは0CHである。
【0020】
図2は、図1に示した通信システムにおいて、上位コントローラ1に最大数15局の下位局が接続されている場合の基本的なデータの流れを示す図である。
【0021】
上位コントローラ1は、固定データ長のデータとして、局アドレス01H〜0EHを含む指令をその局アドレスを持つ各下位局に固定周期で送信し、各下位局は、上位コントローラ1からの指令に対する応答を上位コントローラ1に返信する。なお、図2(以下で説明する図3〜図5も同様)においては、実線の上が上位コントローラ1から各下位局に送信する指令で、下が各下位局から上位コントローラ1に返信する応答であり、上位コントローラ1と3局目〜13局目(局アドレス03H〜0CH)の下位局との間のデータ授受の様子は省略されている。
【0022】
さらに、上位コントローラ1は、全ての下位局に対して一斉放送で指令を送信し(この時のアドレスはFFH)、各下位局は、一斉放送のタイミングで割込信号INTを発生し、通常、この割込信号INTで割込待ちをしているCPUを起動させ同期化を行い、全ての下位局の処理を同時に実行させている。
【0023】
なお、図1に示した通信システムでは、上位コントローラ1に接続可能な下位局の最大数や、指令および応答のデータ量は同一であり、割込信号INTを発生する周期Tは常に一定となっている。即ち、上位コントローラ1に接続されている下位局数が少ない場合もこの周期Tは一定であり、上位コントローラ1に接続可能な下位局の最大数が15局である場合に13局の下位局のみが接続されている時には、接続されていない2局の下位局の固定周期分は空き時間となる。
【0024】
図3は、従来の通信システムにおいて、上位コントローラ1に14,15局目の下位局が接続されていない場合のデータの流れを示す図である。
【0025】
従来の通信システムにおいては、上位コントローラ1のハードウエアーである通信用IC(不図示)は、上位コントローラ1に14,15局目(局アドレス0DH,0EH)の下位局が接続されていない場合にも、14,15局目の下位局に対して指令を送っている。
【0026】
図4は、本実施形態の通信システムにおいて、上位コントローラ1に14,15局目の下位局が接続されていない場合のデータの流れを示す図である。
【0027】
本実施形態の通信システムにおいては、上位コントローラ1のハードウエアーである通信用IC(不図示)は、2局目(局アドレス02H)の下位局とのデータ授受に失敗した場合、2局目の下位局からの応答が返って来ないため、上位コントローラ1に接続されていない14局目の下位局の固定周期分の空き時間を使用し、この固定周期内で、2局目の下位局から応答が来る様に再度2局目の下位局に対して指令を送る。即ち、上位コントローラ1の通信用ICは、データ授受に失敗した下位局に対して、予め設定されていない空きアドレスエリアを使用してデータの授受を再度行う(リトライ動作)。それにより、通信の確度が向上する。
【0028】
さらに、上位コントローラ1の通信用ICは、サーボの調整等で特定のサーボの仔細なデータが必要である場合、その為だけに各下位局に送信する伝送バイト数を大きくする必要はなく、上記と同様に、上位コントローラ1に接続されていない15局目の固定周期分の空き時間を使用し、この固定周期内で、例えば、4局目の下位局に対して自動的にメッセージデータを送信し、仔細なデータの返送を要求する。なお、通常対象となる下位局は2局程度であるため、上位コントローラ1の通信用ICは、対象となる下位局を切り替えてメッセージデータを送信する。
【0029】
(第2の実施形態)
各下位局では、通信部により上位コントローラ1から受信したデータをRAMに一時的に格納することでCPUの負荷を軽減しているが、上位コントローラ1から下位局に対してコマンドデータとメッセージデータを送信する場合には、新たなデータによりRAMが上書きされ、元のデータが消去されてしまう。
【0030】
そこで、本実施形態の通信システムは、以下のような動作を行うことで、下位局のRAMが上書きされることなく、上位コントローラ1から下位局に対してコマンドデータとメッセージデータを送信可能としている。
【0031】
図5は、本実施形態の通信システムにおいて、上位コントローラ1に14,15局目の下位局が接続されていない場合のデータの流れを示す図である。なお、本実施形態の通信システムの構成は、図1と同様であるため、説明を省略する。
【0032】
本実施形態の通信システムにおいては、上位コントローラ1の通信用IC(不図示)は、PLLを同期させるプリフレームPF、フラグF、アドレスAD、制御フィールド情報であるCOM、データパケット部であるDATA、エラーチェックのICRC、およびフラグFからなるHDLCの伝送フォーマットの形式で各下位局に対して指令を送信する。このようなHDLCの伝送フォーマットは公知であるので、詳細な説明を省略する。COMは、D0〜D7の各ビットからなる1バイトで構成される。なお、通常のデータ伝送では、LSBが先に送られるため、COMの1バイトのデータを表す時には図5に示すようにLSBとMSBが入れ替わって表される。
【0033】
各下位局は、ビットD4(M/C)によりメッセージデータとコマンドデータとの区別を行う。ビットD4が立っているとメッセージデータとなり、メッセージデータの時はn3〜n0がメッセージデータのシーケンスとなる。これにより、長いメッセージデータも送ることが可能となる。
【0034】
即ち、各下位局は、上位コントローラ1からの指令に対して、ビットD4が立っていることを下位局のハードウエアーである通信用IC(不図示)が検出し、通信部がRAMへの書き込み時に、RAMのアクセスエリアを図6に示すようにメッセージデータ用のアクセスエリアに切り換える。
【0035】
従って、各下位局は、上位コントローラ1から同一の固定周期でコマンドデータとメッセージデータが送られてきた場合にも、データのハンドリング処理が煩雑になりデータを取り損なったり、処理時間をオーバーしたりすることが無くなり、かつ、RAMが上書きされることなくなる。
【0036】
それにより、上位コントローラ1は、同一の固定周期内で同一の下位局に対してコマンドデータとメッセージデータを送信することが可能になる。
【0037】
このとき、各下位局は、単にRAMへのアクセスを行うだけなので途中でデータを吸い上げたりする必要はない。即ち、各下位局は、一斉放送に対する割込によりCPUを起動させ、CPUがRAMにアクセスするだけで、コマンドデータとメッセージデータを読み取ることができ、かつ、上位コントローラ1にコマンドデータとメッセージデータを送ることが可能になる。
【0038】
また、上位コントローラ1の通信用ICは、上位コントローラ1に14,15局目の下位局が接続されていない状態で1,2局目の下位局とのデータ授受に失敗した場合、第1の実施形態と同様に、14局目の下位局の固定周期分の空き時間を使用し、この固定周期内で1局目の下位局に対して再度指令を送り、15局目の下位局の固定周期分の空き時間を使用し、この固定周期内で2局目の下位局に対して再度指令を送る。それにより、通信の確度が向上する。
【0039】
【発明の効果】
本発明の一態様による通信システムによれば、上位局が、当該上位局に接続されていない下位局の固定周期分の空いた時間を使用し、この固定周期内でデータの授受に失敗した下位局に対してデータの授受を再度行う構成としたため、通信の確度を向上させることができる。
【0040】
また、本発明の他の態様による通信システムによれば、上位局が、当該上位局に接続されていない下位局の固定周期分の空いた時間を使用し、この固定周期内で特定の下位局に対して、仔細なデータの返送要求等であるメッセージデータの授受を行う構成としたため、上位局は、特定の下位局の仔細なデータを得ることができる。また、上位局は、特定の下位局の仔細なデータを得る場合、その為だけに各下位局に送信する伝送バイト数を大きくする必要がない。
【0041】
また、本発明のさらに他の態様による通信システムによれば、上位局が、同一の固定周期で同一の下位局に対して、コマンドデータとメッセージデータとを含む所定のデータの授受を行う場合、所定のデータ中の制御フィールド情報にメッセージデータが含まれることを示す特定ビットを設定し、下位局が、制御フィールド情報に特定ビットが設定されていることを確認した場合にRAMのアクセスエリアを切り替える構成としたため、下位局は、同一の固定周期で上位局からコマンドデータとメッセージデータが送られてきた場合も、データのハンドリング処理の煩雑化やデータ処理時間の増大を招くことがなく、かつ、RAMが上書きされることがない。それにより、上位局は、同一の固定周期で同一の下位局に対してコマンドデータとメッセージデータを送ることができる。また、RAMが上書きされることがないため、下位局のCPUの負荷増加を抑えることができる。
【図面の簡単な説明】
【図1】本発明の通信システムの構成を示すブロック図である。
【図2】図1に示した通信システムにおいて、上位コントローラに最大数15局の下位局が接続されている場合の基本的なデータの流れを示す図である。
【図3】従来の通信システムにおいて、上位コントローラに14,15局目の下位局が接続されていない場合のデータの流れを示す図である。
【図4】本発明の第1の実施形態による通信システムにおいて、上位コントローラに14,15局目の下位局が接続されていない場合のデータの流れを示す図である。
【図5】本発明の第2の実施形態による通信システムにおいて、上位コントローラに14,15局目の下位局が接続されていない場合のデータの流れを示す図である。
【図6】本発明の第2の実施形態による通信システムにおける下位局のRAMの構成を説明する図である。
【符号の説明】
1 上位コントローラ
201〜212 サーボ
213 I/O
301〜312 モータ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a communication system for transmitting and receiving data of a fixed data length at a fixed period from an upper station to a fixed lower station. In particular, the upper station is an upper controller, and the lower station is a servo or I / O. Related to a certain FA system.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a communication system, there is an FA system in which an upper controller serving as an upper station and servos and I / Os serving as lower stations are connected by a 1: N network, and the upper controller controls servo and I / O. .
[0003]
In this type of FA system, servos and I / Os of up to about 15 stations can be connected to an upper controller as an upper station. , Data of a fixed data length is exchanged.
[0004]
[Problems to be solved by the invention]
However, in the conventional communication system as described above, even when data transmission / reception with a certain lower station fails, nothing is performed until data transmission / reception in the next cycle, and no special retry operation is performed. . In addition, no special retry operation is performed for a lower station having a problem in wiring or the like.
[0005]
In a conventional communication system, an upper station sometimes wants detailed data of a lower station in order to perform servo adjustment or the like. In this case, it is necessary to transmit message data in addition to the command data of the normal command from the upper station to a specific lower station, and request a detailed data return. However, when command data and message data are sent to the same lower station at the same fixed cycle, the lower station may have trouble handling data and may lose data or may take longer to process. is there. It is also conceivable that two station addresses are assigned to the same lower station and command data and message data are transmitted to each station address. However, in such a case, duplication of addresses may occur.
[0006]
An object of the present invention is to provide a communication system capable of improving the accuracy of communication by performing a retry operation on a lower station.
[0007]
Another object of the present invention is to provide a communication system capable of transmitting message data from an upper station to a lower station without causing complicated data handling processing and an increase in data processing time in the lower station. Is to provide.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a communication system according to one aspect of the present invention is a communication system that transmits and receives data having a fixed data length in a fixed cycle from an upper station to a fixed lower station.
When the upper station is not connected to the upper station for the maximum number of times that the lower station can be connected, the upper station uses a fixed time period of the lower station that is not connected to the upper station, and uses this fixed cycle. In this case, the lower station which has failed in data transmission / reception is detected by the hardware of the upper station, and the data transmission / reception is performed again with respect to the lower station.
[0009]
In this configuration, when the number of connected lower stations is small, the upper station uses the fixed time period of the non-connected lower station for the fixed station to send data to the lower station that failed in data transfer. Since data transfer is performed again, the accuracy of communication is improved.
[0010]
In order to achieve the above object, a communication system according to another aspect of the present invention is a communication system that transmits and receives data having a fixed data length in a fixed cycle from an upper station to a fixed lower station,
When the upper station is not connected to the upper station for the maximum number of times that the lower station can be connected, the upper station uses a fixed time period of the lower station that is not connected to the upper station, and uses this fixed cycle. The message data is transmitted / received to / from a specific lower station.
[0011]
In this configuration, when the number of connected lower stations is small, the upper station uses the idle time of the fixed period of the lower station that is not connected to the specific lower station to make detailed Since message data such as a data return request is transmitted / received, detailed data of a specific lower station can be obtained.
[0012]
In order to achieve the above object, a communication system according to still another aspect of the present invention is a communication system that transmits and receives data having a fixed data length in a fixed cycle to a fixed lower station from an upper station.
When transmitting and receiving predetermined data including command data and message data to the same lower station at the same fixed period, the upper station specifies that the message data is included in the predetermined data. Setting bits in the control field information in the predetermined data,
When the lower station confirms that the specific bit is set in the control field information in the predetermined data from the upper station by hardware of the lower station, the lower station changes the access area of the RAM to the message data. Is switched to an access area for use.
[0013]
In this configuration, the lower station determines from the control field information that message data is included, and command data and message data are sent from the upper station at the same fixed cycle to switch the access area of the RAM. Also in this case, the data handling process does not become complicated and the data processing time does not increase, and the RAM is not overwritten. Thereby, the upper station can send command data and message data to the same lower station at the same fixed cycle.
[0014]
In this case, when the upper station is not connected to the upper station for the maximum number of times the lower station can be connected, the upper station uses an available time for a fixed period of the lower station that is not connected to the upper station, The lower station that failed to transfer the predetermined data within the fixed period may be detected by hardware of the upper station, and the lower station may transmit and receive the predetermined data again.
[0015]
In this configuration, when the number of connected lower stations is small, the upper station uses the fixed time period of the non-connected lower station for the fixed station to send data to the lower station that failed in data transfer. Since the exchange of the predetermined data is performed again, the accuracy of the communication is improved.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0017]
(1st Embodiment)
FIG. 1 is a block diagram showing the configuration of the communication system of the present invention.
[0018]
Communication system shown in Figure 1, the
[0019]
Servo 2 01-2 12 performs control of the motor 3 01-3 12, the station address is 01H~0BH. The station address of the I / O2 13 is 0CH.
[0020]
FIG. 2 is a diagram showing a basic data flow when a maximum of 15 lower stations are connected to the
[0021]
The
[0022]
Further, the
[0023]
In the communication system shown in FIG. 1, the maximum number of lower stations that can be connected to the
[0024]
FIG. 3 is a diagram showing a data flow in a conventional communication system in a case where the lower-level stations of the 14th and 15th stations are not connected to the upper-
[0025]
In the conventional communication system, a communication IC (not shown) which is hardware of the
[0026]
FIG. 4 is a diagram showing a data flow in the case where the 14th and 15th lower stations are not connected to the
[0027]
In the communication system according to the present embodiment, a communication IC (not shown), which is hardware of the
[0028]
Further, the communication IC of the
[0029]
(Second embodiment)
In each lower station, the load on the CPU is reduced by temporarily storing data received from the
[0030]
Therefore, the communication system of the present embodiment can transmit command data and message data from the
[0031]
FIG. 5 is a diagram showing a data flow when the lower-level stations of the 14th and 15th stations are not connected to the upper-
[0032]
In the communication system of the present embodiment, the communication IC (not shown) of the
[0033]
Each lower station distinguishes between message data and command data by bit D4 (M / C). When the bit D4 is set, the data becomes the message data. When the data is the message data, n3 to n0 become the message data sequence. This makes it possible to send long message data.
[0034]
That is, in response to a command from the
[0035]
Accordingly, even when command data and message data are sent from the
[0036]
Thereby, the
[0037]
At this time, since each lower station merely accesses the RAM, there is no need to download data on the way. That is, each lower station can start the CPU by interrupting the simultaneous broadcast, read the command data and the message data only by the CPU accessing the RAM, and transmit the command data and the message data to the
[0038]
The communication IC of the
[0039]
【The invention's effect】
According to the communication system according to an aspect of the present invention, the upper station uses the time vacant for the fixed cycle of the lower station that is not connected to the upper station, and the lower station that has failed to exchange data within this fixed cycle. Since the exchange of data with the station is performed again, the accuracy of communication can be improved.
[0040]
Further, according to the communication system according to another aspect of the present invention, the upper station uses the time vacant for the fixed cycle of the lower station that is not connected to the upper station, and uses the specific lower station within this fixed cycle. On the other hand, since the transmission and reception of message data such as a request for returning detailed data is performed, the upper station can obtain detailed data of a specific lower station. Also, when the upper station obtains detailed data of a specific lower station, it is not necessary to increase the number of transmission bytes to be transmitted to each lower station only for that purpose.
[0041]
Further, according to the communication system according to still another aspect of the present invention, when the upper station transmits and receives predetermined data including command data and message data to the same lower station at the same fixed cycle, A specific bit indicating that the message data is included in the control field information in the predetermined data is set, and the lower station switches the access area of the RAM when confirming that the specific bit is set in the control field information. Due to the configuration, even when command data and message data are sent from the upper station in the same fixed cycle, the lower station does not cause complication of data handling processing and increase in data processing time, and The RAM is not overwritten. Thereby, the upper station can send command data and message data to the same lower station at the same fixed cycle. Further, since the RAM is not overwritten, it is possible to suppress an increase in the load on the CPU of the lower station.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a communication system according to the present invention.
FIG. 2 is a diagram showing a basic data flow when a maximum of 15 lower stations are connected to an upper controller in the communication system shown in FIG. 1;
FIG. 3 is a diagram showing a data flow when a lower-level station of the 14th and 15th stations is not connected to a higher-level controller in a conventional communication system.
FIG. 4 is a diagram showing a data flow in a case where the lower-level stations of the 14th and 15th stations are not connected to the upper-level controller in the communication system according to the first embodiment of the present invention.
FIG. 5 is a diagram showing a data flow in a case where a lower station of the 14th and 15th stations is not connected to the upper controller in the communication system according to the second embodiment of the present invention.
FIG. 6 is a diagram illustrating a configuration of a RAM of a lower station in a communication system according to a second embodiment of the present invention.
[Explanation of symbols]
1 host controller 2 01-2 12 servo 2 13 I / O
300 to 3 12 motors
Claims (4)
前記上位局は、当該上位局に前記下位局が接続可能な最大数分接続されていない時に、当該上位局に接続されていない下位局の固定周期分の空いた時間を使用し、この固定周期内でデータの授受に失敗した下位局を前記上位局のハードウエアーで検出し、この下位局に対して前記データの授受を再度行うことを特徴とする通信システム。In a communication system for transmitting and receiving data of a fixed data length in a fixed cycle from a higher station to a fixed lower station,
When the upper station is not connected to the upper station for the maximum number of times that the lower station can be connected, the upper station uses a fixed time period of the lower station that is not connected to the upper station, and uses this fixed cycle. A communication system comprising: detecting a lower station in which data transmission / reception has failed in the hardware of the upper station; and transmitting / receiving the data to / from the lower station again.
前記上位局は、当該上位局に前記下位局が接続可能な最大数分接続されていない時に、当該上位局に接続されていない下位局の固定周期分の空いた時間を使用し、この固定周期内で特定の下位局に対してメッセージデータの授受を行うことを特徴とする通信システム。In a communication system for transmitting and receiving data of a fixed data length in a fixed cycle from a higher station to a fixed lower station,
When the upper station is not connected to the upper station for the maximum number of times that the lower station can be connected, the upper station uses a fixed time period of the lower station that is not connected to the upper station, and uses this fixed cycle. A communication system for transmitting and receiving message data to and from a specific lower station within the communication system.
前記上位局は、同一の固定周期で同一の下位局に対して、コマンドデータとメッセージデータとを含む所定のデータの授受を行う場合、前記所定のデータに前記メッセージデータが含まれることを示す特定ビットを前記所定のデータ中の制御フィールド情報に設定し、
前記下位局は、前記上位局からの前記所定のデータ中の前記制御フィールド情報に前記特定ビットが設定されていることを前記下位局のハードウエアーで確認した場合、RAMのアクセスエリアを前記メッセージデータ用のアクセスエリアに切り替えることを特徴とする通信システム。In a communication system for transmitting and receiving data of a fixed data length in a fixed cycle from a higher station to a fixed lower station,
When transmitting and receiving predetermined data including command data and message data to the same lower station at the same fixed period, the upper station specifies that the message data is included in the predetermined data. Setting bits in the control field information in the predetermined data,
When the lower station confirms that the specific bit is set in the control field information in the predetermined data from the upper station by hardware of the lower station, the lower station changes the access area of the RAM to the message data. Communication system for switching to an access area for communication.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002171255A JP2004023130A (en) | 2002-06-12 | 2002-06-12 | Communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002171255A JP2004023130A (en) | 2002-06-12 | 2002-06-12 | Communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004023130A true JP2004023130A (en) | 2004-01-22 |
Family
ID=31171167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002171255A Pending JP2004023130A (en) | 2002-06-12 | 2002-06-12 | Communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004023130A (en) |
-
2002
- 2002-06-12 JP JP2002171255A patent/JP2004023130A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230396694A1 (en) | Memory system allowing host to easily transmit and receive data | |
EP1764703B1 (en) | A system for providing access to multiple data buffers of a data retaining and processing device | |
US20020168966A1 (en) | I/O unit emulation | |
US5978865A (en) | System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted | |
JP2002541554A (en) | Architecture for PC Flash Disk Based on Universal Serial Bus | |
EP0496177A1 (en) | Method of transmitting data by buffer chaining between a host computer and a communication controller | |
JPH1083375A (en) | Scsi system | |
JP2006094526A (en) | Ip address management method for ipc | |
US20040057448A1 (en) | Information processing system, information processing apparatus, and information processing method | |
KR20090008425A (en) | Multi-mode host interface for and remote register and memory access of a wireless communication module | |
US6640312B1 (en) | System and method for handling device retry requests on a communication medium | |
US20210349843A1 (en) | System component and use of a system component | |
KR102303424B1 (en) | Direct memory access control device for at least one processing unit having a random access memory | |
US7139848B1 (en) | DMA protocol extension for packet-based transfer | |
JP2004021351A (en) | Ic card and its controlling method | |
CN116483259A (en) | Data processing method and related device | |
JP2004023130A (en) | Communication system | |
CN114928511A (en) | Data processing apparatus and data processing system | |
KR100633742B1 (en) | Direct memory access controller for updating data transmission size automatically from peripheral, and control method thereof | |
JPH09331370A (en) | Data communication equipment | |
CN111666237A (en) | DMA controller with cache management function | |
JPH07105804B2 (en) | Address setter | |
JP2001175631A (en) | Cpu card and data communication method | |
KR20180061885A (en) | Apparatus and system for providing modbus communication shortening polling time and method thereof | |
JP2005301714A (en) | Multi-cpu system, its data transfer method, and its program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070221 |
|
A02 | Decision of refusal |
Effective date: 20070620 Free format text: JAPANESE INTERMEDIATE CODE: A02 |