JP2004022041A - Reproducing apparatus and adaptable equalizer circuit - Google Patents

Reproducing apparatus and adaptable equalizer circuit Download PDF

Info

Publication number
JP2004022041A
JP2004022041A JP2002173238A JP2002173238A JP2004022041A JP 2004022041 A JP2004022041 A JP 2004022041A JP 2002173238 A JP2002173238 A JP 2002173238A JP 2002173238 A JP2002173238 A JP 2002173238A JP 2004022041 A JP2004022041 A JP 2004022041A
Authority
JP
Japan
Prior art keywords
weighting
circuit
detection point
point error
adaptive equalization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002173238A
Other languages
Japanese (ja)
Inventor
Masafumi Takiguchi
瀧口 雅史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002173238A priority Critical patent/JP2004022041A/en
Publication of JP2004022041A publication Critical patent/JP2004022041A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent weighting errors in a simple configuration for digital processing. <P>SOLUTION: The reproduced signals inputted to the input terminal 20 are delayed by the series connected unit delay means 21 to 24 and added by an adder 30 through the weighting means 25 to 29 having weighting modules C<SB>1</SB>to C<SB>5,</SB>and a FIR filter is formed. Further, the symbol series taken out from a decoder 9 are supplied to an arithmetic circuit 31 and subtracted from the output signals of the adder 30 to obtain errors for the target value. The error components and the reproduced signals inputted to the input terminal 20 are supplied to an arithmetic circuit 32 to obtain the weighting modules C<SB>1</SB>to C<SB>5</SB>to be set in the weighting means 25 to 29. At the same time, in a statistic circuit 33 of the errors at the sensed point, the inputted or outputted signals and the errors for the target value of the decoder 9 are taken in statistics. Only when the statistics are within the tolerance, a adaptable equalizing calculation is made or updating of the weighting modules is controlled and limited. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、例えばデジタル信号の磁気記録再生に使用して好適な再生装置及び適応型等化回路に関する。詳しくは、特に記録媒体からトラッキング制御を行わずに再生信号を取り出している場合に、適応型等化回路での誤動作が生じないようにするものである。
【0002】
【従来の技術】
例えば磁気記録されたデジタル信号の再生装置として図8に示すような構成が実施されている。すなわち図8において、磁気テープ1から再生ヘッド2及び再生アンプ3を通じて取り出された信号は、自動利得制御回路4を通じてアナログ等化器5に供給され、アナログ等化された信号がA/D変換器6に供給される。そしてこのA/D変換器6で変換されたデジタル信号が位相ロックループ(PLL)7に供給されて再生信号のデータクロックが抽出され、抽出されたデータクロックがA/D変換器6に供給されて再生信号のデジタル変換が行われる。
【0003】
さらにA/D変換器6でデジタル変換された再生信号は適応型等化回路8に供給され、この適応型等化回路8の出力信号がデコーダー9に供給されて、例えばビタビ復号アルゴリズムを適用したデコードが行われる。なおビタビ復号アルゴリズムでは、例えば異なる重み付け係数で推定された各々の伝送路のインパルス応答を用いて、パスメトリックが最大となるシンボル系列の推定が行われ、算出されたパスメトリックの最大値が最大となるシンボル系列が出力される。この出力されたシンボル系列が適応型等化回路8に帰還される。
【0004】
ここで適応型等化回路8は、例えば図9に示すような基本構造のものである。すなわち図9において、入力端子80に供給される再生信号が、直列接続された複数の単位遅延手段81〜84に供給される。なお、図9では簡略化のため単位遅延手段を4段としたが、実際の装置では10段以上のものが用いられる。これらの単位遅延手段81〜84の入力端及び出力端の信号がそれぞれ重み付け係数C1 〜C5 の重み付け手段85〜89を通じて加算器90で加算される。これより、いわゆるFIRフィルタが形成されて再生信号の等化が行われる。
【0005】
さらに上述のデコーダー9から取り出されたシンボル系列が演算回路91に供給され、加算器90の出力信号から減算されることによって目標値との誤差成分が取り出される。そしてこの誤差成分と入力端子80に供給される再生信号とが演算回路92に供給されて、例えばLMS(Least Mean Square =最小自乗法)アルゴリズムを用いて伝送路のインパルス応答を推定すると共に、誤差成分が最小になるように上述の重み付け手段85〜89に設定される重み付けの係数C1 〜C5 が求められる。
【0006】
これによって、例えば磁気記録再生における伝送路のインパルス応答を推定した再生信号の等化が行われる。そしてこの場合に、演算回路92では、例えばLMSアルゴリズムによる伝送路のインパルス応答の推定と、デコーダー9での例えばビタビ復号アルゴリズムによって求められる目標値からの誤差成分とを加味して、等化のための重み付け係数を適応的に定めることによって、例えばデジタル信号の磁気記録再生において、良好な再生信号の等化を行うことができるとされているものである。
【0007】
さらに上述のデコーダー9からの信号が、例えば誤り訂正符号(ECC)復調回路10に供給され、例えば誤り訂正と同時にデジタルデータの再構築が行われる。さらにこの再構築されたデジタルデータが伸長回路(図示は省略)等に供給されて、記録時に行われた圧縮を元に戻す伸長が行われる。そしてこの信号がD/A変換器11でアナログ信号に変換されて、例えば映像及び音声信号のアナログ信号が出力端子12に取り出される。このようにして、例えばデジタル記録された映像及び音声信号の再生が行われる。
【0008】
【発明が解決しようとする課題】
ところでデジタル信号の記録再生においては、例えば記録単位ごとにアドレスを付加して記録を行い、その記録トラックを倍以上の回数ずつ繰り返し再生して正常に再生された記録単位のみを取り出し、アドレスに従って再生信号を再構築することにより、例えば再生時のトラッキング制御を行わずに再生信号を取り出す手段が考えられている。これによれば、トラッキング制御のための構成や、その制御のために記録媒体上に制御信号を記録して置くなどの必要がなくなり、簡単な構成でデジタル信号の記録再生を行うことができるものである。
【0009】
すなわち図10において、ビデオカメラ等の映像及び音声信号源61からのアナログ信号が、アナログデジタル変換器(ADC)62でデジタル信号に変換されて圧縮/伸長回路63に供給される。そしてこの圧縮/伸長回路63と、バッファコントローラ64及びバッファメモリー65によって供給された信号の任意の圧縮が行われる。さらにこの圧縮された信号が誤り訂正符号(ECC)による変調/復調回路66に供給され、変調された信号が記録/再生回路67を通じて回転ドラム68上に設けられた磁気ヘッドHa、Hbに供給される。
【0010】
一方、装置全体の制御を行うシステムコントローラ70が設けられて、上述の圧縮/伸長回路63、バッファコントローラ64、変調/復調回路66、記録/再生回路67等がそれぞれ状況に応じて制御されると共に、このシステムコントローラ70とメカコントローラ71との間で交信が行われて、例えば磁気テープ69の移送を行うモータ(M)等の駆動手段72が制御される。これによって、記録/再生回路67からの信号が回転ドラム68の周面に沿って移送される磁気テープ69上に斜めのトラックを形成するように記録される。
【0011】
さらに上述の磁気ヘッドHa、Hbにおいて、例えばそれぞれの磁気ギャップのアジマス角が回転ドラム68の回転方向に直交する角度から互いに逆向きに異なるようにされると共に、磁気ヘッドHbが磁気ヘッドHaで記録されたトラックの一部に重なりあう位置に記録を行うように配置される。これにより回転ドラム8の周面に沿って移送される磁気テープ69上には、例えば図11のAに示すようなトラックパターンが形成される。すなわち図11のAにおいて、トラック間のいわゆるガードバンドを無くした記録再生が行われる。
【0012】
あるいは上述の磁気ヘッドHa、Hbにおいて、それぞれの磁気ギャップのアジマス角が回転ドラム68の回転方向に直交する角度から互いに逆向きに異なるようにされると共に、磁気ヘッドHaは前回記録したトラックより2トラックピッチ先の位置に次のトラックの記録を行うと共に、磁気ヘッドHbは磁気ヘッドHaで記録された次のトラックの1トラックピッチ後の位置に記録を行うように配置される。これにより回転ドラム8の周面に沿って移送される磁気テープ69上には、例えば図11のBに示すようなトラックパターンが形成される。
【0013】
すなわち図11のBにおいては、先に広い幅の磁気ヘッドHaで1トラック置きに記録トラックTa1、Ta2・・・の記録が行われ、その後に、この記録されているトラックの境界の部分に、磁気ヘッドHbで記録トラックTb1、Tb2・・・が記録される。これによって、磁気ヘッドHa、Hbのペアリングや記録ヘッド同士の相対的な位置関係、あるいは周ぶれや軸受け自体のの変動要素などが生じても、記録トラックTa1→Tb1、Tb1→Ta2の間隔が常に規定の間隔に保たれ、磁気テープ69上に規定のトラックパターンが形成される。
【0014】
従ってこれらの図11のA及びBのトラックパターンにおいては、いずれも上述のように磁気ギャップのアジマス角が違えられることによって、再生時に同じアジマス角の磁気ヘッドで再生を行うことで、隣接のトラックからのクロストークを減少させることができる。これによってトラック間のいわゆるガードバンドを無くした高記録密度の記録再生を行うことができる。そしてこのようなガードバンドを無くしたトラックパターンに対しては、例えば再生時のトラッキング制御を行わずに再生信号を取り出すことができるものである。
【0015】
すなわち上述の装置において、記録は、例えば回転ドラム68の1回転に1トラックずつ、磁気ヘッドHa、Hbで交互に行われる。これに対して、再生は、例えば回転ドラム68上に設けられた磁気ヘッドHc、Hdによって回転ドラム68の1回転に2トラックずつ行われる。これによって、磁気ヘッドHa、Hbで記録された各記録トラックが、磁気ヘッドHc、Hdで2度ずつ再生される。ここで磁気ヘッドHa、Hbは回転ドラム68の円周に対して45度の角度割りで設けられ、磁気ヘッドHc、Hdは180度の角度割りで設けられる。
【0016】
そしてこれらの磁気ヘッドHa〜Hdに対して記録/再生回路67では、例えば図12に示すように信号の供給及び信号の取り出しが行われる。すなわち図12のAに示す回転ドラム68の1回転に対して、記録時には磁気ヘッドHa、Hbによって図12のB、Cに示すように記録が行われる。一方、再生時には磁気ヘッドHc、Hdによって図12のD、Eに示すように再生が行われる。これによって、回転ドラム68の1回転に1トラックずつ記録された記録トラックが、回転ドラム68の1回転に2トラックずつ再生される。
【0017】
すなわち磁気ヘッドHa、Hbによって記録された記録トラックは、磁気ヘッドHc、Hdによって2度ずつ再生される。そして例えば記録されるデジタルデータには、各記録単位ごとに任意のアドレス等が設けられ、例えば2度ずつ再生される再生信号の中から、正常に再生された記録単位のみを取り出してデジタルデータを再構築することができる。なおこのようなデジタルデータの再構築は、例えばECC変調/復調回路66での誤り訂正の復調と同時に、バッファコントローラ64及びバッファメモリー65との共同によって行うことができる。
【0018】
そして変調/復調回路66で再構築されたデジタルデータが圧縮/伸長回路63に供給されて、記録時に行われた圧縮を元に戻す伸長が行われる。さらに伸長されたデジタル信号がデジタルアナログ変換器(DAC)73でアナログ信号に変換されて、例えば映像及び音声信号のアナログ信号が取り出される。そしてこの取り出された映像及び音声信号がテレビジョン受像機等の表示装置74に供給される。このようにして、例えば映像及び音声信号のデジタルデータによる記録及び再生が行われる。
【0019】
従ってこの装置によれば、記録時にはトラック間のいわゆるガードバンドを無くした高記録密度のトラックパターンが形成されると共に、再生時には各記録トラックが2度ずつ再生されて正常に再生された記録単位のみが取り出されることによって、特に再生時にいわゆるトラッキング制御を行う必要がなくなる。そしてさらに正常に再生された記録単位を例えばアドレスに従って再構築することによって、極めて簡単な構成で、良好なデジタルデータの記録再生を行うことができるものである。
【0020】
なお上述の装置において、再生ヘッドには、例えば磁気抵抗効果(magneto−resistive effect:以下、MRと略称する)を利用したMRヘッドが用いられる。すなわちこのようなMRヘッドは、磁気の変化を能動的に検出するものであり、このようなMRヘッドを用いることによって、微細なトラックパターンからの信号の再生ができるようになる。従ってこのようなMRヘッドを用いてトラックを狭幅化することにより、一層の高記録密度のトラックパターンを採用することが可能になるものである。
【0021】
ところが上述のようなトラッキング制御を行わない再生装置においては、再生信号は常に所定のレベル以上に保たれている訳ではなく、トラッキングが外れているときには再生信号のレベルが低下して、信号対雑音比(S/N)が極端に劣化していることがある。すなわち図13においては、上述のようにガードバンドを無くして記録されたトラックパターンが、例えば記録アジマスごとに異なるハッチングを施して示されている。そしてこのようなトラックパターンに対して、例えば1個の再生ヘッドによる2回の再生が破線で示すように行われる。
【0022】
そこでこのような2回の再生における再生信号は、例えば図14に示すようになっている。すなわち図14は上述の図13における実線で示した記録トラックの再生に関わるものであって、この図14において、1回目の再生出力はハッチングを附して示すように、最初に高いレベルの再生出力が取り出され、後半そのレベルは低いものになる。また2回目の再生出力は、最初に低いレベルの再生出力が取り出され、後半そのレベルは高いものになる。このように再生出力のレベルが大幅に変動するものである。
【0023】
そこでこのような再生信号が、例えば上述の図9に示したような適応型等化回路に供給されると、例えば演算回路92において上述のインパルス応答を推定した重み付けの係数C1 〜C5 を求める際の演算等が雑音によって誤動作し、誤った重み付けの係数C1 〜C5 が形成されてしまう恐れがある。すなわち例えば図15は上述の1回目の再生出力から得られるデジタルデータを示したもので、最初の部分では目標値(+1、0、−1)の近辺に集まっているデータが、後半では広範囲に広がってしまっているものである。
【0024】
なおこのようなデータの発散は、再生ヘッドとトラックとのアジマス角の不一致による再生出力の低下と、雑音成分の増加によって生じるものである。そしてこのように発散したデータでは、例えばLMSアルゴリズムによる伝送路のインパルス応答の推定や、ビタビ復号アルゴリズムによって求められる目標値からの誤差成分の演算を正しく行うことができなくなり、例えば図9の適応型等化回路8における演算回路91での、等化のための重み付け係数を適応的に定める演算が良好に行われなくなってしまうものである。
【0025】
なおこのような雑音による誤動作は、通常の再生装置によっても生じるものであるが、通常時は散発的に生じる雑音に対しては絶対数の多い正常な信号によって修復されるので大禍を生じることがないものである。しかしながら上述のようにトラッキング制御を行わない再生装置においては、頻繁に連続した雑音が生じることがシステム上で認められているものであり、上述の適応型等化回路での誤動作を避けることができない。このため従来は、トラッキング制御を行わない再生装置には適応型等化回路は採用できないものとされていた。
【0026】
これに対して本願発明者は、先に入力信号のエンベロープ値を検出し、このエンベロープ値が所定値以上のときに適応型等化回路での重み付けの係数の変更を行うようにした装置を提案した。これによれば、頻繁に連続した雑音が生じた場合には誤った重み付けが行われず、例えばトラッキング制御を行わない再生装置においても良好に適応型等化回路を採用することができる。しかしながらこの装置では、エンベロープ値の検出のためにアナログ回路が必要であり、回路構成の複雑化や、動作の安定性が損なわれるなどの問題が生じる恐れがある。
【0027】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、頻繁に連続した雑音が生じる場合には適応型等化回路で誤った重み付けの係数が形成されてしまう恐れがあり、これに対してエンベロープ値を検出して制御を行う方法では、アナログ回路を用いるための回路構成の複雑化や、動作の安定性が損なわれるなどの問題が生じる恐れがあり、このため例えばトラッキング制御を行わない再生装置に対しては適応型等化回路を採用することができなかったというものである。
【0028】
【課題を解決するための手段】
このため本発明においては、再生信号を任意の目標値に識別すると共に、その識別の際の目標値ごとにその検出点誤差を求め、その検出点誤差、あるいはそれを統計処理した数値に基づいて適応型等化回路での重み付けの係数の変更を行うものであって、これによれば、デジタル処理による簡単な構成でも誤った重み付けが行われることがないようにすることができ、例えばトラッキング制御を行わない形式の再生装置において、頻繁に連続した雑音が生じるような場合にも良好に適応型等化回路を採用することができる。
【0029】
【発明の実施の形態】
すなわち本発明は、記録媒体から再生信号を取り出す再生装置であって、再生信号の等化を行う適応型等化回路と、等化された再生信号を任意の目標値に識別する判定回路と、再生信号を判定回路の目標値ごとにその検出点誤差を求める検出手段とを設け、検出手段からの検出点誤差、あるいは検出点誤差を統計処理した数値に基づいて適応型等化回路を制御してなるものである。
【0030】
また本発明は、再生信号を順次遅延する複数の単位遅延からなる遅延手段と、これらの遅延信号をそれぞれ重み付けする複数の重み付け手段と、これらの重み付けされた信号を加算する加算手段とを有し、複数の重み付け手段の重み付け係数をそれぞれ再生信号に応じて変更する適応型等化回路であって、等化された再生信号を任意の目標値に識別する判定回路と、再生信号を判定回路の目標値ごとにその検出点誤差を求める検出手段とを設け、検出手段からの検出点誤差、あるいは検出点誤差を統計処理した数値に基づいて複数の重み付け手段の重み付け係数を制御してなるものである。
【0031】
以下、図面を参照して本発明を説明するに、図1は本発明を適用した適応型等化回路の一実施形態の構成を示すブロック図である。
【0032】
図1において、入力端子20に供給される再生信号が、直列接続された複数の単位遅延手段21〜24に供給される。なお、図1では簡略化のため単位遅延手段を4段としたが、実際の装置では10段以上のものが用いられる。これらの単位遅延手段21〜24の入力端及び出力端の信号がそれぞれ重み付け係数C1 〜C5 の重み付け手段25〜29を通じて加算器30で加算される。これより、いわゆるFIRフィルタが形成されて再生信号の等化が行われる。
【0033】
さらに例えば上述の図8のデコーダー9から取り出されたシンボル系列が演算回路31に供給され、加算器30の出力信号から減算されることによって目標値との誤差成分が取り出される。そしてこの誤差成分と入力端子20に供給される再生信号とが演算回路32に供給されて、例えばLMS(Least Mean Square =最小自乗法)アルゴリズムを用いて伝送路のインパルス応答を推定すると共に、誤差成分が最小になるように上述の重み付け手段25〜29に設定される重み付けの係数C1 〜C5 が求められる。
【0034】
それと共に、加算器30の出力信号が検出点誤差の統計回路A33に供給されて、例えばデコーダー9での目標値(+1、0、−1)に対応するレベルとの誤差値の統計が行われる。ここで加算器30の出力信号は、一回の走査において図2に示すように変化される。すなわち図2は、1回の走査における再生出力から得られるデジタルデータを示したもので、最初の部分では目標値(+1、0、−1)の近辺に集まっているデータが、後半では広範囲に広がってしまっている。なおこの図2は、従来の技術で示した図15と同じ資料である。
【0035】
そしてこの図2において、例えば実線で囲って示す最初に近い区間1と、後半の区間2との信号分布を見ると、それぞれ図3のA及びBに示すようになっている。すなわち図3において、それぞれの区間のデータを例えば各目標値(+1、0、−1)ごとに統計処理して、誤差e、2乗誤差e2 、平均値μ、データ数N等のパラメーターを算出すると、次の表1のようになる。
【0036】
【表1】

Figure 2004022041
【0037】
ここで区間1のデータ数Nが「ランダム」とは、各目標値(+1、0、−1)に対する存在確率が25%、50%、25%に近いという意味である。これに対して区間2においては目標値0に対する存在確率が大きくなる傾向があり、これを「偏在」と称しているものである。
【0038】
そこで上述の検出点誤差の統計回路A33では、例えば入力データに付随したこれらのパラメーターを常に監視し、それが許容範囲の時だけ適応等化の演算を行い、あるいはFIRフィルタの係数の更新を制限することによって、誤動作の恐れを無くし、最適な係数に迅速に収束させることができる。すなわち上述の検出点誤差の統計回路A33で上述のパラメーターの異常が検出されたときに検出信号を演算回路32に供給して、適応等化の演算を停止したり、あるいは係数の更新を制限することができるものである。
【0039】
すなわち上述の装置において、例えば磁気記録再生における伝送路のインパルス応答を推定した再生信号の等化が行われると共に、例えば検出点誤差の統計回路A33で入力データに付随したパラメーターを監視し、それらが許容範囲の時だけ演算回路32での適応等化の演算を行い、あるいはFIRフィルタの係数の更新を制限することによって、例えば上述の区間2に示したようなデータに対しては誤った重み付けが行われることがないようにすることができ、常に良好な適応等化を行うことができるものである。
【0040】
従って上述の実施形態において、再生信号を任意の目標値に識別すると共に、その識別の際の目標値ごとにその検出点誤差を求め、その検出点誤差、あるいはそれを統計処理した数値に基づいて適応型等化回路での重み付けの係数の変更を行うことによって、デジタル処理による簡単な構成でも誤った重み付けが行われることがないようにすることができ、例えばトラッキング制御を行わない形式の再生装置において、頻繁に連続した雑音が生じるような場合にも良好に適応型等化回路を採用することができる。
【0041】
これによって、従来の装置では、頻繁に連続した雑音が生じる場合には適応型等化回路で誤った重み付けの係数が形成されてしまう恐れがあり、これに対してエンベロープ値を検出して制御を行う方法では、アナログ回路を用いるための回路構成の複雑化や、動作の安定性が損なわれるなどの問題が生じる恐れがあり、このため例えばトラッキング制御を行わない再生装置に対しては適応型等化回路を採用することができなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【0042】
なお上述の装置において、検出点誤差の統計回路A33の具体的な機能ブロック図を図4のAに示す。この図4のAにおいて、再生入力信号X(t) がFIRC(t)iで示されるの適応型等化フィルタ100に供給されて再生出力信号Y(t) が取り出される。さらにこの出力信号Y(t) がデコーダー9(図示せず)に供給されると共に、デコーダー9と同等のデコーダー101に供給される。そしてこのデコーダー101の出力信号が演算回路102に供給され、この出力信号から出力信号Y(t) が減算されることによって目標値との誤差成分が取り出される。
【0043】
そしてこの誤差成分が、例えば各目標値(+1、0、−1)における誤差eと2乗誤差e2 の集合平均をそれぞれ求める演算回路103に供給されることによって、例えば上述の誤差eと2乗誤差e2 のパラメーターが求められる。そこで例えば2乗誤差e2 の集合平均の値の変化を図示すると、例えば図5のAまたはBに示すようなグラフになる。なお図5のA及びBは、アジマス角の異なる一対の再生ヘッドについてそれぞれ示したものである。
【0044】
さらにこのグラフは、再生ヘッドが1本の記録トラックを2回ずつ走査している場合を示している。このため各走査はトラックと走査軌跡が比較的一致している場合と外れている場合とが交互に現れ、図示のようにジグザグ状のグラフになっているものである。そして例えばこの2乗誤差e2 の集合平均が値40以下のときを許容範囲とし、この値40を越えたときは演算回路32(図示せず)での適応等化の演算を停止、あるいはFIRフィルタの係数の更新を制限することによって、上述の適応型等化回路に対する制御を行うことができる。
【0045】
なお、図5のBのグラフでは、2回の走査の2乗誤差e2 の集合平均が共に値40を越えている期間があるが、実際のデータの再生に関しては誤り訂正が働くので問題はない。しかしながら適応型等化回路においてFIRフィルタの係数の演算を行う場合にはこの誤差によって誤動作や収束の遅れが生じるものであり、そのような誤動作等を解消するために本発明が適用されるものである。
【0046】
さらに図4のAの機能ブロック図において、デコーダー101はデコーダー9(図示せず)と同等のものである。しかしながら実施される装置でこの部分は、デジタル信号処理回路を用いたソフトウェア処理で行われているのであり、従って余分の配線等を用いることとソフトウェア処理での負担を勘案して、同じ機能を2か所に設けているものである。ただし処理時間等の問題でハードウェアが用いられる場合には、デコーダー9の出力側に演算回路102を設けることも考えられる。
【0047】
また図6には、本発明を適用した適応型等化回路の他の実施形態のブロック図を示す。なおこの図6の説明で、上述の図1の実施形態と対応する部分には同一の符号を附して重複の説明を省略する。
【0048】
すなわち図6においては、検出点誤差の統計回路B33がFIRフィルタを構成する単位遅延手段21〜24の入力側に設けられる。この他の構成は図1と同等である。この構成においても、検出点誤差の統計回路B33で例えば各目標値(+1、0、−1)ごとに統計処理して、誤差e、2乗誤差e2 、平均値μ、データ数N等のパラメーターを算出し、その値に応じて演算回路32(図示せず)での適応等化の演算を停止、あるいはFIRフィルタの係数の更新を制限することにより、上述の適応型等化回路に対する制御を行うことができる。
【0049】
そこでこの場合には、検出点誤差の統計回路B33の具体的な機能ブロック図を図4のBに示すようになる。この図4のBにおいて、再生入力信号X(t) がFIRC(t)iで示されるの適応型等化フィルタ100に供給されて再生出力信号Y(t) が取り出される。また、入力信号X(t) がデコーダー9と同等のデコーダー201に供給される。そしてこのデコーダー201の出力信号が演算回路202に供給され、この出力信号から入力信号X(t) が減算されることによって目標値との誤差成分が取り出される。
【0050】
さらにこの誤差成分が、例えば各目標値(+1、0、−1)における誤差eと2乗誤差e2 の集合平均をそれぞれ求める演算回路203に供給されることによって、例えば上述の誤差eと2乗誤差e2 のパラメーターが求められる。そして例えばこの2乗誤差e2 の集合平均が値40以下のときを許容範囲とし、この値40を越えたときは演算回路32(図示せず)での適応等化の演算を停止、あるいはFIRフィルタの係数の更新を制限することによって、上述の適応型等化回路に対する制御を行うことができる。
【0051】
このようにしてこれらの実施形態においても、再生信号を任意の目標値に識別すると共に、その識別の際の目標値ごとにその検出点誤差を求め、その検出点誤差、あるいはそれを統計処理した数値に基づいて適応型等化回路での重み付けの係数の変更を行うことによって、デジタル処理による簡単な構成でも誤った重み付けが行われることがないようにすることができ、例えばトラッキング制御を行わない形式の再生装置において、頻繁に連続した雑音が生じるような場合にも良好に適応型等化回路を採用することができる。
【0052】
すなわち上述の各実施形態においては、検出点誤差の統計回路は、適応型等化回路の入力側、若しくは適応型等化回路の出力側であってデコーダーの入力側、あるいはデコーダーの出力側のいずれかに設けられる。そこで図7には、本発明を適用した再生装置の一実施形態のブロック図を示す。なお図7は要部のみを示し、また上述の図8に示した従来のブロック図と対応する部分に同一の符号を附して詳細な説明を省略する。
【0053】
この図7において、A/D変換器6の出力側に検出点誤差の統計回路B33が設けられ、この検出点誤差の統計回路B33で検出された値が適応型等化回路8に供給される。あるいは、適応型等化回路8の出力側に検出点誤差の統計回路A33が設けられ、この検出点誤差の統計回路A33で検出された値が適応型等化回路8に供給される。あるいは、デコーダー9の出力側に検出点誤差の統計回路C33が設けられ、この検出点誤差の統計回路C33で検出された値が適応型等化回路8に供給される。
【0054】
なお、図7において検出点誤差の統計回路A〜Cはいずれか1つが設けられればよいものである。また検出点誤差の統計回路A及びBは、上述の図4のA及びBに示す構成が用いられるものであり、上述のようにソフトウェアで形成することができるものである。これに対して検出点誤差の統計回路Cは図示しないが、ハードウェアで構成されるものであり、この場合に検出点誤差の統計回路で用いるデコーダーは、デコーダー9を流用することができるものである。
【0055】
こうして上述の再生装置によれば、記録媒体から再生信号を取り出す再生装置であって、再生信号の等化を行う適応型等化回路と、等化された再生信号を任意の目標値に識別する判定回路と、再生信号を判定回路の目標値ごとにその検出点誤差を求める検出手段とを設け、検出手段からの検出点誤差、あるいは検出点誤差を統計処理した数値に基づいて適応型等化回路を制御することにより、デジタル処理による簡単な構成でも誤った重み付けが行われることがないようにすることができ、例えばトラッキング制御を行わない形式の再生装置において、頻繁に連続した雑音が生じるような場合にも良好に適応型等化回路を採用することができるものである。
【0056】
また、上述の適応型等化回路によれば、再生信号を順次遅延する複数の単位遅延からなる遅延手段と、これらの遅延信号をそれぞれ重み付けする複数の重み付け手段と、これらの重み付けされた信号を加算する加算手段とを有し、複数の重み付け手段の重み付け係数をそれぞれ再生信号に応じて変更する適応型等化回路であって、等化された再生信号を任意の目標値に識別する判定回路と、再生信号を判定回路の目標値ごとにその検出点誤差を求める検出手段とを設け、検出手段からの検出点誤差、あるいは検出点誤差を統計処理した数値に基づいて複数の重み付け手段の重み付け係数を制御することにより、デジタル処理による簡単な構成でも誤った重み付けが行われることがないようにすることができ、例えばトラッキング制御を行わない形式の再生装置において、頻繁に連続した雑音が生じるような場合にも良好に適応型等化回路を採用することができるものである。
【0057】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【0058】
【発明の効果】
従って請求項1の発明によれば、再生信号を任意の目標値に識別すると共に、その識別の際の目標値ごとにその検出点誤差を求め、その検出点誤差、あるいはそれを統計処理した数値に基づいて適応型等化回路での重み付けの係数の変更を行うことによって、デジタル処理による簡単な構成でも誤った重み付けが行われることがないようにすることができ、例えばトラッキング制御を行わない形式の再生装置において、頻繁に連続した雑音が生じるような場合にも良好に適応型等化回路を採用することができるものである。
【0059】
また、請求項2の発明によれば、適応型等化回路には、再生信号を順次遅延する複数の単位遅延からなる遅延手段と、これらの遅延信号をそれぞれ重み付けする複数の重み付け手段と、これらの重み付けされた信号を加算する加算手段とを有し、複数の重み付け手段の重み付け係数をそれぞれ再生信号に応じて変更すると共に、適応型等化回路の出力信号を判定回路に供給して検出手段からの検出点誤差、あるいは検出点誤差を統計処理した数値が所定の範囲のときに重み付け手段での係数の変更を行うことによって、適応型等化回路の出力信号を用いて誤動作の状態を検出し、簡単な構成でも誤動作の発生を防止して、良好な適応等化を行うことができるものである。
【0060】
また、請求項3の発明によれば、適応型等化回路には、再生信号を順次遅延する複数の単位遅延からなる遅延手段と、これらの遅延信号をそれぞれ重み付けする複数の重み付け手段と、これらの重み付けされた信号を加算する加算手段とを有し、複数の重み付け手段の重み付け係数をそれぞれ再生信号に応じて変更すると共に、適応型等化回路の入力信号を判定回路に供給して検出手段からの検出点誤差、あるいは検出点誤差を統計処理した数値が所定の範囲のときに重み付け手段での係数の変更を行うことによって、適応型等化回路の入力信号を用いて誤動作の状態を検出し、簡単な構成でも誤動作の発生を防止して、良好な適応等化を行うことができるものである。
【0061】
さらに請求項4の発明によれば、再生信号を任意の目標値に識別すると共に、その識別の際の目標値ごとにその検出点誤差を求め、その検出点誤差、あるいはそれを統計処理した数値に基づいて適応型等化回路での重み付けの係数の変更を行うことによって、デジタル処理による簡単な構成でも誤った重み付けが行われることがないようにすることができ、例えばトラッキング制御を行わない形式の再生装置において、頻繁に連続した雑音が生じるような場合にも良好に適応型等化回路を採用することができるものである。
【0062】
また、請求項5の発明によれば、加算手段の出力信号を判定回路に供給して検出手段からの検出点誤差、あるいは検出点誤差を統計処理した数値が所定の範囲のときに重み付け手段での係数の変更を行うことによって、適応型等化回路の出力信号を用いて誤動作の状態を検出し、簡単な構成でも誤動作の発生を防止して、良好な適応等化を行うことができるものである。
【0063】
また、請求項6の発明によれば、遅延手段の入力信号を判定回路に供給して検出手段からの検出点誤差、あるいは検出点誤差を統計処理した数値が所定の範囲のときに重み付け手段での係数の変更を行うことによって、適応型等化回路の入力信号を用いて誤動作の状態を検出し、簡単な構成でも誤動作の発生を防止して、良好な適応等化を行うことができるものである。
【0064】
これによって、従来の装置では、頻繁に連続した雑音が生じる場合には適応型等化回路で誤った重み付けの係数が形成されてしまう恐れがあり、これに対してエンベロープ値を検出して制御を行う方法では、アナログ回路を用いるための回路構成の複雑化や、動作の安定性が損なわれるなどの問題が生じる恐れがあり、このため例えばトラッキング制御を行わない再生装置に対しては適応型等化回路を採用することができなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【図面の簡単な説明】
【図1】本発明を適用した適応型等化回路の一実施形態のブロック図である。
【図2】その説明のための図である。
【図3】その説明のための図である。
【図4】検出点誤差の統計回路の説明のための図である。
【図5】その説明のための図である。
【図6】本発明を適用した適応型等化回路の他の実施形態のブロック図である。
【図7】本発明を適用した再生装置の一実施形態の要部のブロック図である。
【図8】磁気記録されたデジタル信号の再生装置の構成図である。
【図9】適応型等化回路の基本構造の構成図である。
【図10】ビデオカメラの記録再生系の構成を示すブロック図である。
【図11】ガードバンドを無くした記録トラックパターンを示す線図である。
【図12】その記録再生の説明のためのタイムチャート図である。
【図13】その再生の説明のための図である。
【図14】その再生出力のレベルの説明のための図である。
【図15】1回目の再生出力から得られるデジタルデータの説明のための図である。
【符号の説明】
20…入力端子、21〜24…単位遅延手段、25〜29…重み付け手段、30…加算器、31,32…演算回路、33…検出点誤差の統計回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a reproducing apparatus and an adaptive equalizing circuit suitable for use in, for example, magnetic recording and reproduction of digital signals. More specifically, it is intended to prevent a malfunction in the adaptive equalization circuit particularly when a reproduction signal is extracted from the recording medium without performing tracking control.
[0002]
[Prior art]
For example, a configuration as shown in FIG. 8 is implemented as a reproducing apparatus for digital signals recorded magnetically. That is, in FIG. 8, a signal extracted from the magnetic tape 1 through the reproducing head 2 and the reproducing amplifier 3 is supplied to an analog equalizer 5 through an automatic gain control circuit 4, and the analog equalized signal is converted into an A / D converter. 6. Then, the digital signal converted by the A / D converter 6 is supplied to a phase locked loop (PLL) 7 to extract a data clock of the reproduction signal, and the extracted data clock is supplied to the A / D converter 6. The digital conversion of the reproduction signal is performed.
[0003]
Further, the reproduced signal digitally converted by the A / D converter 6 is supplied to an adaptive equalizing circuit 8, and an output signal of the adaptive equalizing circuit 8 is supplied to a decoder 9, to which a Viterbi decoding algorithm is applied, for example. Decoding is performed. In the Viterbi decoding algorithm, for example, the symbol sequence with the maximum path metric is estimated using the impulse response of each transmission path estimated with a different weighting coefficient, and the maximum value of the calculated path metric is determined to be maximum. Are output. The output symbol sequence is fed back to the adaptive equalization circuit 8.
[0004]
Here, the adaptive equalization circuit 8 has a basic structure as shown in FIG. 9, for example. That is, in FIG. 9, the reproduction signal supplied to the input terminal 80 is supplied to a plurality of unit delay means 81 to 84 connected in series. In FIG. 9, the unit delay means has four stages for the sake of simplicity, but an actual device uses ten or more stages. The signals at the input terminal and the output terminal of these unit delay means 81 to 84 are respectively weighted by C 1 ~ C 5 Are added by the adder 90 through the weighting means 85 to 89. As a result, a so-called FIR filter is formed, and the reproduced signal is equalized.
[0005]
Further, the symbol sequence extracted from the above-described decoder 9 is supplied to the arithmetic circuit 91, and is subtracted from the output signal of the adder 90, thereby extracting an error component from the target value. The error component and the reproduced signal supplied to the input terminal 80 are supplied to an arithmetic circuit 92, and the impulse response of the transmission path is estimated by using, for example, an LMS (Least Mean Square) algorithm, and the error is estimated. The weighting coefficient C set in the weighting means 85 to 89 so that the component is minimized. 1 ~ C 5 Is required.
[0006]
As a result, for example, a reproduced signal obtained by estimating an impulse response of a transmission path in magnetic recording and reproduction is equalized. In this case, the arithmetic circuit 92 takes into account, for example, the estimation of the impulse response of the transmission path using the LMS algorithm and the error component from the target value obtained by the decoder 9 using, for example, the Viterbi decoding algorithm. By adaptively determining the weighting coefficient of, for example, in magnetic recording and reproduction of a digital signal, good reproduction signal equalization can be performed.
[0007]
Further, a signal from the above-described decoder 9 is supplied to, for example, an error correction code (ECC) demodulation circuit 10, and digital data is reconstructed simultaneously with, for example, error correction. Further, the reconstructed digital data is supplied to a decompression circuit (not shown) or the like, and decompression is performed to restore the compression performed at the time of recording. Then, this signal is converted into an analog signal by the D / A converter 11, and for example, analog signals of video and audio signals are taken out to the output terminal 12. In this way, for example, digitally recorded video and audio signals are reproduced.
[0008]
[Problems to be solved by the invention]
By the way, in the recording and reproduction of digital signals, for example, an address is added for each recording unit and recording is performed, and the recording track is repeatedly reproduced at least twice as many times, and only the normally reproduced recording unit is taken out and reproduced according to the address. Means for extracting a reproduced signal by reconstructing the signal without performing, for example, tracking control during reproduction has been considered. According to this, there is no need for a configuration for tracking control or recording and storing a control signal on a recording medium for the control, and recording and reproduction of a digital signal can be performed with a simple configuration. It is.
[0009]
That is, in FIG. 10, an analog signal from a video and audio signal source 61 such as a video camera is converted into a digital signal by an analog-to-digital converter (ADC) 62 and supplied to a compression / decompression circuit 63. The compression / decompression circuit 63, the buffer controller 64, and the buffer memory 65 perform arbitrary compression of the supplied signal. Further, the compressed signal is supplied to a modulation / demodulation circuit 66 using an error correction code (ECC), and the modulated signal is supplied to magnetic heads Ha and Hb provided on a rotating drum 68 through a recording / reproducing circuit 67. You.
[0010]
On the other hand, a system controller 70 for controlling the entire apparatus is provided, and the above-mentioned compression / decompression circuit 63, buffer controller 64, modulation / demodulation circuit 66, recording / reproduction circuit 67, etc. are controlled according to the respective situations. Communication is performed between the system controller 70 and the mechanical controller 71, and a driving unit 72 such as a motor (M) for transferring the magnetic tape 69 is controlled. Thus, a signal from the recording / reproducing circuit 67 is recorded on the magnetic tape 69 transferred along the peripheral surface of the rotating drum 68 so as to form an oblique track.
[0011]
Further, in the above-described magnetic heads Ha and Hb, for example, the azimuth angles of the respective magnetic gaps are made different from each other from an angle perpendicular to the rotation direction of the rotating drum 68, and the magnetic head Hb is recorded by the magnetic head Ha. The recording is performed at a position overlapping with a part of the recorded track. As a result, a track pattern, for example, as shown in FIG. 11A is formed on the magnetic tape 69 transferred along the peripheral surface of the rotating drum 8. That is, in FIG. 11A, recording and reproduction are performed without a so-called guard band between tracks.
[0012]
Alternatively, in the above-described magnetic heads Ha and Hb, the azimuth angles of the respective magnetic gaps are made to differ from each other in an opposite direction from an angle perpendicular to the rotation direction of the rotary drum 68, and the magnetic head Ha is moved by two times from the previously recorded track. The recording of the next track is performed at a position ahead of the track pitch, and the magnetic head Hb is arranged to perform recording at a position one track pitch after the next track recorded by the magnetic head Ha. Thus, a track pattern as shown in FIG. 11B is formed on the magnetic tape 69 transferred along the peripheral surface of the rotating drum 8.
[0013]
That is, in FIG. 11B, recording of the recording tracks Ta1, Ta2,... Is first performed at every other track by the magnetic head Ha having a wide width, and thereafter, at the boundary of the recorded tracks, The recording tracks Tb1, Tb2,... Are recorded by the magnetic head Hb. As a result, even when the magnetic heads Ha and Hb are paired, the relative positional relationship between the recording heads, or fluctuations in the runout or the bearing itself occur, the intervals between the recording tracks Ta1 → Tb1 and Tb1 → Ta2 are reduced. A prescribed track pattern is always formed on the magnetic tape 69 while being kept at a prescribed interval.
[0014]
Therefore, in the track patterns of FIGS. 11A and 11B, since the azimuth angle of the magnetic gap is different as described above, the reproduction is performed by the magnetic head having the same azimuth angle at the time of reproduction. , The crosstalk from Thus, high-density recording / reproducing can be performed without a so-called guard band between tracks. For a track pattern without such a guard band, a reproduced signal can be extracted without performing tracking control at the time of reproduction, for example.
[0015]
That is, in the above-described apparatus, recording is performed alternately by the magnetic heads Ha and Hb, for example, one track per rotation of the rotary drum 68. On the other hand, reproduction is performed, for example, by two tracks for each rotation of the rotary drum 68 by the magnetic heads Hc and Hd provided on the rotary drum 68. As a result, each recording track recorded by the magnetic heads Ha and Hb is reproduced twice by the magnetic heads Hc and Hd. Here, the magnetic heads Ha and Hb are provided at an angle of 45 degrees with respect to the circumference of the rotary drum 68, and the magnetic heads Hc and Hd are provided at an angle of 180 degrees.
[0016]
The recording / reproducing circuit 67 supplies signals to and retrieves signals from the magnetic heads Ha to Hd, for example, as shown in FIG. That is, for one rotation of the rotary drum 68 shown in FIG. 12A, recording is performed by the magnetic heads Ha and Hb as shown in FIGS. On the other hand, at the time of reproduction, reproduction is performed by the magnetic heads Hc and Hd as shown in FIGS. As a result, the recording tracks recorded one track at a time for one rotation of the rotating drum 68 are reproduced two tracks at a time for one rotation of the rotating drum 68.
[0017]
That is, the recording tracks recorded by the magnetic heads Ha and Hb are reproduced twice by the magnetic heads Hc and Hd. For example, in the digital data to be recorded, an arbitrary address or the like is provided for each recording unit. For example, from the reproduction signal reproduced twice, only the normally reproduced recording unit is taken out and the digital data is extracted. Can be rebuilt. Note that such reconstruction of digital data can be performed, for example, simultaneously with demodulation of error correction by the ECC modulation / demodulation circuit 66, in cooperation with the buffer controller 64 and the buffer memory 65.
[0018]
Then, the digital data reconstructed by the modulation / demodulation circuit 66 is supplied to the compression / decompression circuit 63, and decompression is performed to restore the compression performed at the time of recording. Further, the expanded digital signal is converted into an analog signal by a digital-to-analog converter (DAC) 73, and analog signals of, for example, video and audio signals are extracted. Then, the extracted video and audio signals are supplied to a display device 74 such as a television receiver. In this way, recording and reproduction of digital data of video and audio signals are performed, for example.
[0019]
Therefore, according to this apparatus, at the time of recording, a track pattern of high recording density without a so-called guard band between tracks is formed, and at the time of reproduction, each recording track is reproduced twice, and only the recording unit normally reproduced is recorded. , It is not necessary to perform so-called tracking control especially during reproduction. By reconstructing a normally reproduced recording unit according to, for example, an address, it is possible to record and reproduce good digital data with an extremely simple configuration.
[0020]
In the above-described apparatus, an MR head using a magneto-resistive effect (hereinafter abbreviated as MR) is used as a reproducing head, for example. That is, such an MR head actively detects a change in magnetism, and by using such an MR head, it becomes possible to reproduce a signal from a fine track pattern. Therefore, by narrowing the track width by using such an MR head, it becomes possible to adopt a track pattern with a higher recording density.
[0021]
However, in a reproducing apparatus that does not perform the tracking control as described above, the reproduced signal is not always kept at a predetermined level or higher. The ratio (S / N) may be extremely deteriorated. That is, in FIG. 13, the track pattern recorded without the guard band as described above is shown with different hatching for each recording azimuth, for example. For such a track pattern, for example, two reproductions by one reproduction head are performed as shown by a broken line.
[0022]
Therefore, the reproduced signal in such two reproductions is as shown in FIG. 14, for example. That is, FIG. 14 relates to the reproduction of the recording track indicated by the solid line in FIG. 13 described above. In FIG. 14, the first reproduction output is indicated by hatching as shown in FIG. The output is picked up and its level is lower in the second half. In the second reproduction output, a reproduction output of a low level is taken out first, and the level becomes high in the latter half. As described above, the level of the reproduction output fluctuates greatly.
[0023]
Therefore, when such a reproduced signal is supplied to, for example, the adaptive equalization circuit as shown in FIG. 9 described above, for example, the weighting coefficient C 1 ~ C 5 Is erroneously operated due to noise, and an erroneous weighting coefficient C 1 ~ C 5 May be formed. That is, for example, FIG. 15 shows digital data obtained from the above-described first reproduction output. Data collected near the target value (+1, 0, -1) in the first part is wide in the latter part. It has spread.
[0024]
Such divergence of data is caused by a decrease in reproduction output due to a mismatch in azimuth angle between the reproduction head and the track, and an increase in noise components. With the data diverged in this way, it becomes impossible to correctly estimate the impulse response of the transmission path by the LMS algorithm or to calculate the error component from the target value obtained by the Viterbi decoding algorithm. This makes it impossible for the arithmetic circuit 91 in the equalizing circuit 8 to appropriately perform the operation of adaptively determining the weighting coefficient for equalization.
[0025]
Such malfunctions due to noise can also be caused by normal playback devices.However, sporadic noises are usually repaired by normal signals with a large absolute number, which can cause serious damage. There is no one. However, in a reproducing apparatus that does not perform tracking control as described above, it is recognized in the system that frequent continuous noise occurs, and it is not possible to avoid malfunction in the above-described adaptive equalization circuit. . For this reason, conventionally, it has been considered that an adaptive equalizing circuit cannot be employed in a reproducing apparatus that does not perform tracking control.
[0026]
On the other hand, the inventor of the present application has proposed a device in which an envelope value of an input signal is detected first, and when the envelope value is equal to or larger than a predetermined value, a weighting coefficient is changed in an adaptive equalization circuit. did. According to this, when continuous noise occurs frequently, erroneous weighting is not performed, and for example, an adaptive equalization circuit can be favorably adopted even in a reproducing apparatus that does not perform tracking control. However, in this device, an analog circuit is necessary for detecting the envelope value, which may cause problems such as a complicated circuit configuration and impaired operation stability.
[0027]
The present application has been made in view of such a point, and the problem to be solved is that in the conventional apparatus, when frequent continuous noise occurs, an incorrect weighting is performed by the adaptive equalization circuit. In contrast, the method of detecting and controlling the envelope value may cause a problem in that the circuit configuration for using an analog circuit is complicated, and the stability of operation is impaired. Therefore, for example, an adaptive equalization circuit cannot be adopted for a reproducing apparatus that does not perform tracking control.
[0028]
[Means for Solving the Problems]
For this reason, in the present invention, the reproduced signal is identified as an arbitrary target value, the detection point error is determined for each target value at the time of the identification, and the detection point error or a numerical value obtained by statistically processing the detection point error is obtained. The weighting coefficient is changed in the adaptive equalization circuit. According to this, erroneous weighting can be prevented from being performed even with a simple configuration by digital processing. In a reproducing apparatus that does not perform the above method, an adaptive equalizing circuit can be satisfactorily employed even when frequent continuous noise occurs.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
That is, the present invention is a playback device for extracting a playback signal from a recording medium, an adaptive equalization circuit that equalizes the playback signal, a determination circuit that identifies the equalized playback signal to an arbitrary target value, Detecting means for obtaining a detection point error of the reproduction signal for each target value of the judgment circuit, and controlling the adaptive equalization circuit based on the detection point error from the detection means or a numerical value obtained by statistically processing the detection point error. It is made.
[0030]
Further, the present invention has a delay unit consisting of a plurality of unit delays for sequentially delaying the reproduced signal, a plurality of weighting units for respectively weighting these delayed signals, and an adding unit for adding these weighted signals. An adaptive equalizing circuit that changes the weighting coefficients of the plurality of weighting means in accordance with the reproduction signal, wherein a determination circuit for identifying the equalized reproduction signal to an arbitrary target value; Detecting means for obtaining the detection point error for each target value, and controlling a weighting coefficient of a plurality of weighting means based on a detection point error from the detection means or a numerical value obtained by statistically processing the detection point error. is there.
[0031]
Hereinafter, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an embodiment of an adaptive equalizing circuit to which the present invention is applied.
[0032]
In FIG. 1, a reproduction signal supplied to an input terminal 20 is supplied to a plurality of unit delay means 21 to 24 connected in series. In FIG. 1, the unit delay means has four stages for the sake of simplicity. However, in an actual apparatus, ten or more stages are used. The signals at the input and output terminals of these unit delay means 21 to 24 are respectively weighted by C 1 ~ C 5 Are added by the adder 30 through the weighting means 25 to 29. As a result, a so-called FIR filter is formed, and the reproduced signal is equalized.
[0033]
Further, for example, the symbol sequence extracted from the decoder 9 in FIG. 8 is supplied to the arithmetic circuit 31 and subtracted from the output signal of the adder 30 to extract an error component from the target value. The error component and the reproduced signal supplied to the input terminal 20 are supplied to the arithmetic circuit 32, and the impulse response of the transmission path is estimated using, for example, an LMS (Least Mean Square) algorithm. The weighting coefficient C set in the weighting means 25 to 29 so that the component is minimized. 1 ~ C 5 Is required.
[0034]
At the same time, the output signal of the adder 30 is supplied to the detection point error statistic circuit A33, and the statistic of the error value with the level corresponding to the target value (+1, 0, -1) in the decoder 9, for example, is performed. . Here, the output signal of the adder 30 is changed as shown in FIG. 2 in one scan. That is, FIG. 2 shows digital data obtained from a reproduction output in one scan, in which data gathered near the target value (+1, 0, -1) in the first part and a wide area in the latter part. It has spread. FIG. 2 is the same data as FIG. 15 shown in the prior art.
[0035]
In FIG. 2, for example, the signal distributions of a section 1 near the beginning and a section 2 in the latter half shown by a solid line are as shown in FIGS. 3A and 3B, respectively. That is, in FIG. 3, the data of each section is statistically processed for each target value (+1, 0, -1), for example, and an error e, a square error e 2 , The average value μ, the number of data N and the like are calculated as shown in Table 1 below.
[0036]
[Table 1]
Figure 2004022041
[0037]
Here, that the data number N of the section 1 is “random” means that the existence probability for each target value (+1, 0, −1) is close to 25%, 50%, and 25%. On the other hand, in the section 2, the existence probability with respect to the target value 0 tends to increase, which is referred to as “uneven distribution”.
[0038]
The detection point error statistical circuit A33 always monitors, for example, these parameters attached to the input data, and performs an adaptive equalization operation only when it is within an allowable range, or restricts updating of the FIR filter coefficient. By doing so, it is possible to eliminate the risk of malfunction and quickly converge to the optimum coefficient. That is, when the above-described parameter abnormality is detected by the above-described detection point error statistical circuit A33, a detection signal is supplied to the arithmetic circuit 32 to stop the operation of adaptive equalization or limit the updating of coefficients. Is what you can do.
[0039]
That is, in the above-described device, for example, the reproduced signal obtained by estimating the impulse response of the transmission path in magnetic recording / reproducing is equalized, and for example, a parameter attached to the input data is monitored by the detection point error statistical circuit A33. By performing the adaptive equalization calculation in the calculation circuit 32 only in the allowable range, or by limiting the updating of the coefficients of the FIR filter, for example, erroneous weighting is performed for the data shown in the above section 2. This can be prevented from being performed, and good adaptive equalization can always be performed.
[0040]
Therefore, in the above-described embodiment, the reproduced signal is identified as an arbitrary target value, the detection point error is obtained for each target value at the time of the identification, and the detection point error or a numerical value obtained by statistically processing the detection point error is obtained. By changing the weighting coefficient in the adaptive equalization circuit, it is possible to prevent erroneous weighting from being performed even with a simple configuration by digital processing. For example, a reproducing apparatus that does not perform tracking control In this case, the adaptive equalization circuit can be satisfactorily adopted even when frequent continuous noise occurs.
[0041]
As a result, in the conventional apparatus, when frequent continuous noise occurs, there is a possibility that an erroneous weighting coefficient may be formed in the adaptive equalization circuit, and the control is performed by detecting the envelope value. In such a method, there is a possibility that a circuit configuration for using an analog circuit becomes complicated and problems such as impairment of operation stability are caused. For this reason, for example, an adaptive type or the like is used for a reproducing apparatus that does not perform tracking control. However, according to the present invention, these problems can be easily solved.
[0042]
A specific functional block diagram of the detection point error statistical circuit A33 in the above-described apparatus is shown in FIG. In FIG. 4A, a reproduced input signal X (t) is supplied to an adaptive equalizing filter 100 indicated by FIRC (t) i, and a reproduced output signal Y (t) is extracted. Further, the output signal Y (t) is supplied to a decoder 9 (not shown) and also to a decoder 101 equivalent to the decoder 9. The output signal of the decoder 101 is supplied to the arithmetic circuit 102, and the output signal Y (t) is subtracted from the output signal to extract an error component from the target value.
[0043]
The error component is, for example, an error e at each target value (+1, 0, -1) and a square error e 2 Are supplied to the arithmetic circuit 103 for calculating the set average of the above, for example, the above error e and the square error e 2 Is required. So, for example, the square error e 2 When the change of the value of the set average is illustrated, for example, a graph as shown in FIG. FIGS. 5A and 5B show a pair of reproducing heads having different azimuth angles, respectively.
[0044]
Further, this graph shows a case where the reproducing head scans one recording track twice. For this reason, in each scan, the case where the track and the scanning trajectory are relatively coincident and the case where the track is out of alignment appear alternately, forming a zigzag graph as shown in the figure. And, for example, this squared error e 2 When the set average is less than or equal to the value 40, the allowable range is set. When the value exceeds this value 40, the operation of the adaptive equalization in the arithmetic circuit 32 (not shown) is stopped or the updating of the coefficient of the FIR filter is restricted. As a result, it is possible to control the above-described adaptive equalization circuit.
[0045]
In the graph of FIG. 5B, the square error e of the two scans e 2 There is a period during which both the collective averages exceed the value 40, but there is no problem in the actual reproduction of data because error correction works. However, when the coefficient of the FIR filter is calculated in the adaptive equalization circuit, the error causes a malfunction or a delay in convergence, and the present invention is applied to eliminate such a malfunction. is there.
[0046]
Further, in the functional block diagram of FIG. 4A, the decoder 101 is equivalent to the decoder 9 (not shown). However, in the device to be implemented, this part is performed by software processing using a digital signal processing circuit. Therefore, the same function is used in consideration of the use of extra wiring and the load of software processing. It is provided in several places. However, when hardware is used due to processing time or the like, it is conceivable to provide the arithmetic circuit 102 on the output side of the decoder 9.
[0047]
FIG. 6 is a block diagram showing another embodiment of the adaptive equalization circuit to which the present invention is applied. In the description of FIG. 6, portions corresponding to those of the above-described embodiment of FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.
[0048]
That is, in FIG. 6, the detection point error statistical circuit B33 is provided on the input side of the unit delay means 21 to 24 constituting the FIR filter. Other configurations are the same as those in FIG. Also in this configuration, the detection point error statistical circuit B33 performs statistical processing on, for example, each target value (+1, 0, -1) to obtain an error e and a square error e. 2 , The average value μ, the number of data N, and the like, and the calculation of the adaptive equalization in the calculation circuit 32 (not shown) is stopped or the updating of the coefficient of the FIR filter is restricted in accordance with the calculated value. , The above-mentioned adaptive equalization circuit can be controlled.
[0049]
In this case, a specific functional block diagram of the detection point error statistical circuit B33 is shown in FIG. 4B. In FIG. 4B, the reproduction input signal X (t) is supplied to the adaptive equalization filter 100 indicated by FIRC (t) i, and the reproduction output signal Y (t) is extracted. The input signal X (t) is supplied to a decoder 201 equivalent to the decoder 9. The output signal of the decoder 201 is supplied to the arithmetic circuit 202, and the input signal X (t) is subtracted from the output signal to extract an error component from the target value.
[0050]
Further, this error component is, for example, an error e at each target value (+1, 0, -1) and a square error e 2 Are supplied to the arithmetic circuit 203 for calculating the set average of the above, for example, the above-described error e and the square error e 2 Is required. And, for example, this squared error e 2 When the set average is less than or equal to the value 40, the allowable range is set. When the value exceeds this value 40, the operation of the adaptive equalization in the arithmetic circuit 32 (not shown) is stopped or the updating of the coefficient of the FIR filter is restricted. As a result, it is possible to control the above-described adaptive equalization circuit.
[0051]
Thus, also in these embodiments, the reproduced signal is identified as an arbitrary target value, the detection point error is obtained for each target value at the time of the identification, and the detection point error or the statistical processing is performed on the detection point error. By changing the weighting coefficient in the adaptive equalization circuit based on the numerical values, it is possible to prevent erroneous weighting from being performed even with a simple digital processing configuration, for example, without performing tracking control. In a reproducing apparatus of the type, even when frequent continuous noise occurs, the adaptive equalizing circuit can be favorably adopted.
[0052]
That is, in each of the above-described embodiments, the detection point error statistical circuit is an input side of the adaptive equalization circuit, or an output side of the adaptive equalization circuit, and is provided on either the input side of the decoder or the output side of the decoder. Crab is provided. FIG. 7 is a block diagram showing an embodiment of a reproducing apparatus to which the present invention is applied. FIG. 7 shows only essential parts, and the same reference numerals are given to parts corresponding to those in the conventional block diagram shown in FIG. 8 described above, and detailed description will be omitted.
[0053]
7, a detection point error statistical circuit B33 is provided on the output side of the A / D converter 6, and the value detected by the detection point error statistical circuit B33 is supplied to the adaptive equalization circuit 8. . Alternatively, a detection point error statistical circuit A33 is provided on the output side of the adaptive equalization circuit 8, and the value detected by the detection point error statistical circuit A33 is supplied to the adaptive equalization circuit 8. Alternatively, a detection point error statistical circuit C33 is provided on the output side of the decoder 9, and the value detected by the detection point error statistical circuit C33 is supplied to the adaptive equalization circuit 8.
[0054]
In FIG. 7, any one of the detection point error statistical circuits A to C may be provided. The detection point error statistical circuits A and B use the configuration shown in FIGS. 4A and 4B described above, and can be formed by software as described above. On the other hand, the detection point error statistical circuit C is not shown, but is configured by hardware. In this case, the decoder used in the detection point error statistical circuit can use the decoder 9. is there.
[0055]
Thus, according to the above-described reproducing apparatus, the reproducing apparatus extracts a reproduced signal from a recording medium, and identifies an adaptive equalizing circuit that equalizes the reproduced signal and an equalized reproduced signal to an arbitrary target value. A determination circuit and a detection means for obtaining a detection point error of a reproduction signal for each target value of the determination circuit are provided, and adaptive equalization is performed based on a detection point error from the detection means or a numerical value obtained by statistically processing the detection point error. By controlling the circuit, it is possible to prevent erroneous weighting from being performed even with a simple configuration by digital processing. For example, in a playback device that does not perform tracking control, frequent continuous noise is generated. In such a case, the adaptive equalization circuit can be favorably adopted.
[0056]
Further, according to the above adaptive equalization circuit, a delay unit composed of a plurality of unit delays for sequentially delaying a reproduction signal, a plurality of weighting units for respectively weighting these delayed signals, An adaptive equalizing circuit having an adding means for adding, and changing a weighting coefficient of each of the plurality of weighting means in accordance with the reproduced signal, wherein a determination circuit for identifying the equalized reproduced signal to an arbitrary target value And a detection means for obtaining a detection point error of the reproduction signal for each target value of the determination circuit, wherein a plurality of weighting means are weighted based on a detection point error from the detection means or a numerical value obtained by statistically processing the detection point error. By controlling the coefficients, it is possible to prevent erroneous weighting from being performed even with a simple digital processing configuration. In the form of the playback apparatus, even when frequently as continuous noise occurs in which can be employed satisfactorily adaptive equalization circuit.
[0057]
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
[0058]
【The invention's effect】
Therefore, according to the first aspect of the present invention, the reproduced signal is identified as an arbitrary target value, the detection point error is obtained for each target value at the time of the identification, and the detection point error or a numerical value obtained by statistically processing the detection point error is obtained. By changing the weighting coefficient in the adaptive equalization circuit based on, it is possible to prevent erroneous weighting from being performed even with a simple configuration by digital processing, for example, a form in which tracking control is not performed In such a reproducing apparatus, the adaptive equalizing circuit can be satisfactorily adopted even when frequent continuous noise occurs.
[0059]
According to the second aspect of the present invention, the adaptive equalizing circuit includes a delay unit including a plurality of unit delays for sequentially delaying the reproduction signal, a plurality of weighting units for respectively weighting these delay signals, Adding means for adding the weighted signals of the plurality of weighting means, respectively, changing the weighting coefficients of the plurality of weighting means in accordance with the reproduction signal, and supplying the output signal of the adaptive equalization circuit to the determination circuit to detect When the detected point error or the numerical value obtained by statistically processing the detected point error is within a predetermined range, the coefficient is changed by the weighting means, and the malfunction state is detected using the output signal of the adaptive equalization circuit. However, even with a simple configuration, malfunction can be prevented from occurring, and good adaptive equalization can be performed.
[0060]
According to the third aspect of the present invention, the adaptive equalization circuit includes a delay unit including a plurality of unit delays for sequentially delaying the reproduction signal, a plurality of weighting units for respectively weighting these delay signals, Adding means for adding the weighted signals, and changing the weighting coefficients of the plurality of weighting means in accordance with the reproduced signals, and supplying the input signal of the adaptive equalization circuit to the determination circuit to detect the weighted signal. If the detected point error or the numerical value obtained by statistically processing the detected point error is within a predetermined range, the coefficient is changed by the weighting means to detect a malfunction state using the input signal of the adaptive equalization circuit. However, even with a simple configuration, malfunction can be prevented from occurring, and good adaptive equalization can be performed.
[0061]
Further, according to the invention of claim 4, the reproduced signal is identified as an arbitrary target value, the detection point error is determined for each target value at the time of the identification, and the detection point error or a numerical value obtained by statistically processing the detection point error is obtained. By changing the weighting coefficient in the adaptive equalization circuit based on, it is possible to prevent erroneous weighting from being performed even with a simple configuration by digital processing, for example, a form in which tracking control is not performed In such a reproducing apparatus, the adaptive equalizing circuit can be satisfactorily adopted even when frequent continuous noise occurs.
[0062]
Further, according to the invention of claim 5, when the output signal of the adding means is supplied to the determination circuit and the detected point error from the detecting means or the numerical value obtained by statistically processing the detected point error is within a predetermined range, the weighting means is used. By changing the coefficient of, it is possible to detect the malfunctioning state using the output signal of the adaptive equalization circuit, prevent the malfunction from occurring even with a simple configuration, and perform good adaptive equalization. It is.
[0063]
Further, according to the invention of claim 6, when the input signal of the delay means is supplied to the determination circuit and the detection point error from the detection means or the numerical value obtained by statistically processing the detection point error is within a predetermined range, the weighting means By detecting the malfunctioning state by using the input signal of the adaptive equalization circuit by changing the coefficient of, it is possible to prevent the occurrence of malfunctioning even with a simple configuration and to perform good adaptive equalization. It is.
[0064]
As a result, in the conventional apparatus, when frequent continuous noise occurs, there is a possibility that an erroneous weighting coefficient may be formed in the adaptive equalization circuit, and the control is performed by detecting the envelope value. In such a method, there is a possibility that a circuit configuration for using an analog circuit becomes complicated and problems such as impairment of operation stability are caused. For this reason, for example, an adaptive type or the like is used for a reproducing apparatus that does not perform tracking control. However, according to the present invention, these problems can be easily solved.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment of an adaptive equalization circuit to which the present invention is applied.
FIG. 2 is a diagram for explaining this.
FIG. 3 is a diagram for explaining this.
FIG. 4 is a diagram for explaining a detection point error statistical circuit;
FIG. 5 is a diagram for explaining this.
FIG. 6 is a block diagram of another embodiment of the adaptive equalization circuit to which the present invention is applied.
FIG. 7 is a block diagram of a main part of an embodiment of a playback device to which the present invention has been applied.
FIG. 8 is a configuration diagram of a reproducing apparatus of a digital signal magnetically recorded.
FIG. 9 is a configuration diagram of a basic structure of an adaptive equalization circuit.
FIG. 10 is a block diagram showing a configuration of a recording / reproducing system of the video camera.
FIG. 11 is a diagram showing a recording track pattern without a guard band.
FIG. 12 is a time chart for explaining the recording / reproduction.
FIG. 13 is a diagram for explaining the reproduction.
FIG. 14 is a diagram for explaining the level of the reproduction output.
FIG. 15 is a diagram for explaining digital data obtained from a first reproduction output.
[Explanation of symbols]
20 input terminals, 21 to 24 unit delay means, 25 to 29 weighting means, 30 adders, 31, 32 arithmetic circuits, 33 detection point error statistical circuits

Claims (6)

記録媒体から再生信号を取り出す再生装置であって、
前記再生信号の等化を行う適応型等化回路と、
前記等化された再生信号を任意の目標値に識別する判定回路と、
前記再生信号を前記判定回路の目標値ごとにその検出点誤差を求める検出手段とを設け、
前記検出手段からの検出点誤差、あるいは前記検出点誤差を統計処理した数値に基づいて前記適応型等化回路を制御する
ことを特徴とする再生装置。
A playback device for extracting a playback signal from a recording medium,
An adaptive equalization circuit for equalizing the reproduction signal;
A determination circuit for identifying the equalized reproduction signal to an arbitrary target value;
Detecting means for obtaining a detection point error of the reproduction signal for each target value of the determination circuit,
A reproducing apparatus for controlling the adaptive equalization circuit based on a detection point error from the detection means or a numerical value obtained by statistically processing the detection point error.
請求項1記載の再生装置において、
前記適応型等化回路には、
前記再生信号を順次遅延する複数の単位遅延からなる遅延手段と、
これらの遅延信号をそれぞれ重み付けする複数の重み付け手段と、
これらの重み付けされた信号を加算する加算手段とを有し、
前記複数の重み付け手段の重み付け係数をそれぞれ前記再生信号に応じて変更すると共に、
前記適応型等化回路の出力信号を前記判定回路に供給して前記検出手段からの検出点誤差、あるいは前記検出点誤差を統計処理した数値が所定の範囲のときに前記重み付け手段での係数の変更を行う
ことを特徴とする再生装置。
The playback device according to claim 1,
In the adaptive equalization circuit,
Delay means comprising a plurality of unit delays for sequentially delaying the reproduction signal,
A plurality of weighting means for weighting each of these delayed signals,
Adding means for adding these weighted signals,
While changing the weighting coefficients of the plurality of weighting means respectively according to the reproduction signal,
When the output signal of the adaptive equalization circuit is supplied to the determination circuit and the detection point error from the detection means or the numerical value obtained by statistically processing the detection point error is within a predetermined range, the coefficient of the coefficient by the weighting means is determined. A reproducing apparatus for performing a change.
請求項1記載の再生装置において、
前記適応型等化回路には、
前記再生信号を順次遅延する複数の単位遅延からなる遅延手段と、
これらの遅延信号をそれぞれ重み付けする複数の重み付け手段と、
これらの重み付けされた信号を加算する加算手段とを有し、
前記複数の重み付け手段の重み付け係数をそれぞれ前記再生信号に応じて変更すると共に、
前記適応型等化回路の入力信号を前記判定回路に供給して前記検出手段からの検出点誤差、あるいは前記検出点誤差を統計処理した数値が所定の範囲のときに前記重み付け手段での係数の変更を行う
ことを特徴とする再生装置。
The playback device according to claim 1,
In the adaptive equalization circuit,
Delay means comprising a plurality of unit delays for sequentially delaying the reproduction signal,
A plurality of weighting means for weighting each of these delayed signals,
Adding means for adding these weighted signals,
While changing the weighting coefficients of the plurality of weighting means respectively according to the reproduction signal,
When the input signal of the adaptive equalization circuit is supplied to the determination circuit and the detection point error from the detection means or the numerical value obtained by statistically processing the detection point error is within a predetermined range, the coefficient of the coefficient by the weighting means is determined. A reproducing apparatus for performing a change.
再生信号を順次遅延する複数の単位遅延からなる遅延手段と、
これらの遅延信号をそれぞれ重み付けする複数の重み付け手段と、
これらの重み付けされた信号を加算する加算手段とを有し、
前記複数の重み付け手段の重み付け係数をそれぞれ前記再生信号に応じて変更する適応型等化回路であって、
等化された再生信号を任意の目標値に識別する判定回路と、
前記再生信号を前記判定回路の目標値ごとにその検出点誤差を求める検出手段とを設け、
前記検出手段からの検出点誤差、あるいは前記検出点誤差を統計処理した数値に基づいて前記複数の重み付け手段の重み付け係数を制御する
ことを特徴とする適応型等化回路。
Delay means comprising a plurality of unit delays for sequentially delaying the reproduction signal;
A plurality of weighting means for weighting each of these delayed signals,
Adding means for adding these weighted signals,
An adaptive equalization circuit that changes a weighting coefficient of each of the plurality of weighting means according to the reproduction signal,
A determination circuit for identifying the equalized reproduction signal to an arbitrary target value;
Detecting means for obtaining a detection point error of the reproduction signal for each target value of the determination circuit,
An adaptive equalization circuit for controlling weighting coefficients of the plurality of weighting means based on a detection point error from the detection means or a numerical value obtained by statistically processing the detection point error.
請求項4記載の適応型等化回路において、
前記加算手段の出力信号を前記判定回路に供給して前記検出手段からの検出点誤差、あるいは前記検出点誤差を統計処理した数値が所定の範囲のときに前記重み付け手段での係数の変更を行う
ことを特徴とする適応型等化回路。
The adaptive equalization circuit according to claim 4,
When the output signal of the addition means is supplied to the determination circuit and the detection point error from the detection means or a numerical value obtained by statistically processing the detection point error is within a predetermined range, the coefficient is changed by the weighting means. An adaptive equalization circuit characterized by the following.
請求項4記載の適応型等化回路において、
前記遅延手段の入力信号を前記判定回路に供給して前記検出手段からの検出点誤差、あるいは前記検出点誤差を統計処理した数値が所定の範囲のときに前記重み付け手段での係数の変更を行う
ことを特徴とする適応型等化回路。
The adaptive equalization circuit according to claim 4,
When the input signal of the delay unit is supplied to the determination circuit and the detection point error from the detection unit or a numerical value obtained by statistically processing the detection point error is within a predetermined range, the coefficient is changed by the weighting unit. An adaptive equalization circuit characterized by the following.
JP2002173238A 2002-06-13 2002-06-13 Reproducing apparatus and adaptable equalizer circuit Pending JP2004022041A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002173238A JP2004022041A (en) 2002-06-13 2002-06-13 Reproducing apparatus and adaptable equalizer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002173238A JP2004022041A (en) 2002-06-13 2002-06-13 Reproducing apparatus and adaptable equalizer circuit

Publications (1)

Publication Number Publication Date
JP2004022041A true JP2004022041A (en) 2004-01-22

Family

ID=31172583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002173238A Pending JP2004022041A (en) 2002-06-13 2002-06-13 Reproducing apparatus and adaptable equalizer circuit

Country Status (1)

Country Link
JP (1) JP2004022041A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518767A (en) * 2005-12-08 2009-05-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Using the measured error to determine the coefficients provided to the equalizer to be used to equalize the input signal
US9660733B2 (en) 2014-11-10 2017-05-23 Fujitsu Limited Signal processing apparatus, signal processing method, and signal processing system
US9973166B2 (en) 2014-06-06 2018-05-15 Murata Manufacturing Co., Ltd. Phase shift circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518767A (en) * 2005-12-08 2009-05-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Using the measured error to determine the coefficients provided to the equalizer to be used to equalize the input signal
US9973166B2 (en) 2014-06-06 2018-05-15 Murata Manufacturing Co., Ltd. Phase shift circuit
US9660733B2 (en) 2014-11-10 2017-05-23 Fujitsu Limited Signal processing apparatus, signal processing method, and signal processing system

Similar Documents

Publication Publication Date Title
US8295001B2 (en) Systems and methods for low latency noise cancellation
JP4916692B2 (en) Signal processing apparatus, signal processing method, and storage system
JP4331202B2 (en) Playback apparatus and playback method
JP5773385B2 (en) Diversity combination data detection system and method
US7738201B2 (en) Read error recovery using soft information
US20070104300A1 (en) Signal processing apparatus, signal processing method and storage system
JP4652939B2 (en) Signal processing apparatus and storage system
US7864890B2 (en) Signal processing apparatus, signal processing method and storage system
US6061395A (en) Waveform equalizer
US7889446B2 (en) Baseline correction apparatus
JP2004022041A (en) Reproducing apparatus and adaptable equalizer circuit
US7206152B2 (en) Adaptive equalizing circuit and regenerative device using it, and adaptive equalizing method
JP2001351339A (en) Detector method for medium defect and information storage device
US8854757B2 (en) Systems and methods for old data inter-track interference compensation
US7924522B2 (en) Apparatus and method of detecting error symbol, and disk drive apparatus using the same
JP4244351B2 (en) Signal processing apparatus and signal storage system
US7174087B2 (en) Playback apparatus and adaptive equalizing circuit with a phase-locked loop coupled thereto
KR20000062966A (en) Media noise post-processor with varying threshold
JP3428359B2 (en) Waveform equalization circuit
US20130335844A1 (en) Systems and Methods for Hybrid MRA Compensation
JP4059026B2 (en) Adaptive equalization apparatus and playback apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050411

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080812