JP2004006850A - Method for manufacturing semiconductor integrated circuit device - Google Patents

Method for manufacturing semiconductor integrated circuit device Download PDF

Info

Publication number
JP2004006850A
JP2004006850A JP2003123761A JP2003123761A JP2004006850A JP 2004006850 A JP2004006850 A JP 2004006850A JP 2003123761 A JP2003123761 A JP 2003123761A JP 2003123761 A JP2003123761 A JP 2003123761A JP 2004006850 A JP2004006850 A JP 2004006850A
Authority
JP
Japan
Prior art keywords
misfet
insulating film
connection hole
film
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003123761A
Other languages
Japanese (ja)
Other versions
JP3839418B2 (en
Inventor
Naotaka Hashimoto
橋本　直孝
Yutaka Hoshino
星野　裕
Shuji Ikeda
池田　修二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003123761A priority Critical patent/JP3839418B2/en
Publication of JP2004006850A publication Critical patent/JP2004006850A/en
Application granted granted Critical
Publication of JP3839418B2 publication Critical patent/JP3839418B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the resistance to soft error by increasing the accumulation node capacity of memory cell of an SRAM. <P>SOLUTION: With respect to the SRAM of full CMOS type whose memory cell is composed of 6 MISFETs, a capacitive element C of stacked structure is formed of a lower electrode 16 covering the top of the memory cell, an upper electrode 19 and a capacitive insulating film 18 sandwiched between them. One of the electrodes of the capacitive element C (the lower electrode 16) is connected to one of accumulation nodes of a flip-flop circuit and the other electrode (the upper electrode 19) is connected to the other accumulation node. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を有する半導体集積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
高抵抗負荷型あるいは完全ＣＭＯＳ型のメモリセルと、相補型ＭＩＳＦＥＴ（ＣＭＯＳＦＥＴ）で構成された周辺回路とを組み合わせたＣＭＯＳＳＲＡＭは、従来よりコンピュータやワークステーションのキャッシュメモリなどに用いられている。
【０００３】
ＣＭＯＳＳＲＡＭのメモリセルは、１ビット（ｂｉｔ）の情報を記憶するフリップフロップ回路と２個の転送用ＭＩＳＦＥＴ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）とで構成されている。フリップフロップ回路は、高抵抗負荷型では一対の駆動用ＭＩＳＦＥＴと一対の抵抗素子とで構成され、完全ＣＭＯＳ型では一対の駆動用ＭＩＳＦＥＴと一対の負荷用ＭＩＳＦＥＴとで構成されている。
【０００４】
近年、この種のＳＲＡＭは、大容量化・高速化のためにメモリセルサイズの微細化が要求されると共に、システムの低消費電力化のために動作電圧の低減が要求されている。しかし、これらの要求に対応しようとする際に問題となるのがα線によるソフトエラー耐性の低下である。
【０００５】
α線によるソフトエラーとは、宇宙線に含まれるα線（Ｈｅ原子核）やＬＳＩパッケージのレジン材料などに含まれる放射性原子から放出されたα線がメモリセルに入射し、情報蓄積部に保持されている情報を破壊する現象である。
【０００６】
α線粒子は５ｅＶのエネルギーを有し、シリコン（Ｓｉ）基板中に入射すると電子−正孔対を発生させる。このα線がメモリセルの“Ｈｉｇｈ”電位レベルの蓄積ノードに入射すると、α線によって発生した電子が蓄積ノードに流れ、正孔が基板に流れる結果、蓄積ノードの電荷と電位とが瞬間的に減少し、ある確率でメモリセルの情報を反転させてしまう。
【０００７】
ＳＲＡＭの場合、上記したα線によるソフトエラー耐性を向上させるには、メモリセルの蓄積ノード容量を増やすことが有効である。
【０００８】
特開昭６１−１２８５５７号公報（特許文献１）は、高抵抗負荷型のＳＲＡＭに関するものであるが、この公報に開示されたＳＲＡＭは、電源電圧（ＶＣＣ）または基準電圧（ＶＳＳ）に接続された多結晶シリコンの電極をメモリセルの上部に配置し、この電極と蓄積ノードとこれらに挟まれた絶縁膜とで容量を形成することによって、蓄積ノード容量の増加を図っている。
【０００９】
特開昭６１−２８３１６１号公報（特許文献２）は、同じく高抵抗負荷型のＳＲＡＭに関するものであるが、この公報に開示されたＳＲＡＭは、メモリセルの抵抗素子を構成する第１の多結晶シリコン膜の上部に第２の多結晶シリコン膜を配置し、この第２の多結晶シリコン膜と、抵抗素子の両側に形成された第１の多結晶シリコン膜の低抵抗部と、これらに挟まれた絶縁膜とで容量を形成することによって、蓄積ノード容量の増加を図っている。
【００１０】
特開昭６４−２５５５８号公報（特許文献３）は、同じく高抵抗負荷型のＳＲＡＭに関するものであるが、この公報に開示されたＳＲＡＭは、駆動用ＭＩＳＦＥＴのドレイン領域の接合深さを転送用ＭＩＳＦＥＴのそれよりも深く形成すると共に、このドレイン領域の下部に、このドレイン領域と異なる導電型の半導体領域を形成し、この半導体領域とドレイン領域とで構成されるｐｎ接合容量を蓄積ノードに供給することによって、蓄積ノード容量の増加を図っている。
【００１１】
特開平１−１６６５５４号公報（特許文献４）は、駆動用ＭＩＳＦＥＴの上方に形成した２層の多結晶シリコン膜で負荷用ＭＩＳＦＥＴを構成した、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）方式の完全ＣＭＯＳ型ＳＲＡＭに関するものであるが、この公報に開示されたＳＲＡＭは、一方の負荷用ＭＩＳＦＥＴのゲート電極の一部を他方の負荷用ＭＩＳＦＥＴのソースまたはドレイン領域上にまで延在し、このゲート電極と、ソースまたはドレイン領域と、これらに挟まれた絶縁膜とで容量を形成することによって、蓄積ノード容量の増加を図っている。
【００１２】
【特許文献１】
特開昭６１−１２８５５７号公報
【００１３】
【特許文献２】
特開昭６１−２８３１６１号公報
【００１４】
【特許文献３】
特開昭６４−２５５５８号公報
【００１５】
【特許文献４】
特開平１−１６６５５４号公報
【００１６】
【発明が解決しようとする課題】
このように、高抵抗負荷型ＳＲＡＭやＴＦＴ方式の完全ＣＭＯＳ型ＳＲＡＭは、従来よりメモリセルの蓄積ノード容量を増やすための対策がなされてきた。
【００１７】
しかし、完全ＣＭＯＳ型ＳＲＡＭのなかでも、メモリセルを構成する６個のＭＩＳＦＥＴをすべて半導体基板内に形成する、いわゆるバルクＣＭＯＳ方式のＳＲＡＭの場合は、蓄積ノード容量を増やすための対策がなされていなかった。
【００１８】
その理由は、負荷用ＭＩＳＦＥＴを半導体基板内に形成するバルクＣＭＯＳ方式のＳＲＡＭは、負荷用ＭＩＳＦＥＴの面積が比較的大きいことから、電流駆動能力や蓄積ノード容量が大きく、従って、α線の入射によって蓄積ノードの電位が変動した場合でも、蓄積ノードに十分な電荷を供給することができたからである。
【００１９】
しかし、バルクＣＭＯＳ方式のＳＲＡＭにおいても、メモリセルサイズの微細化がさらに進んだ場合には負荷用ＭＩＳＦＥＴの電流駆動能力が低下し、また動作電圧がさらに低下すれば蓄積ノードに蓄えられる電荷量も減少することから、α線による蓄積ノードの電位変動を抑制することができなくなり、ソフトエラー耐性が低下する。
【００２０】
本発明の目的は、バルクＣＭＯＳ方式を採用するＳＲＡＭのソフトエラー耐性を向上させることのできる技術を提供することにある。
【００２１】
本発明の他の目的は、バルクＣＭＯＳ方式を採用するＳＲＡＭの微細化を促進することのできる技術を提供することにある。
【００２２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２４】
本発明の半導体集積回路装置の製造方法は、
（ａ）半導体基板内に前記第１および第２駆動用ＭＩＳＦＥＴと、前記第１および第２負荷用ＭＩＳＦＥＴと、前記第１および第２転送用ＭＩＳＦＥＴの半導体領域を形成し、前記半導体基板上に前記第１および第２駆動用ＭＩＳＦＥＴと、前記第１および第２負荷用ＭＩＳＦＥＴと、前記第１および第２転送用ＭＩＳＦＥＴの電極を形成し、前記電極上に、一部の膜厚が他部の膜厚よりも薄い第１絶縁膜を形成する工程、
（ｂ）前記電極、前記第１絶縁膜および前記半導体領域の上部に第２絶縁膜を形成する工程、
（ｃ）前記第２絶縁膜上に第３絶縁膜を形成する工程、
（ｄ）前記第２絶縁膜をエッチングストッパとして作用させて前記第３絶縁膜をエッチングし、その後、前記第２絶縁膜をエッチングすることにより、前記電極上の前記第１絶縁膜の膜厚が薄く形成された部分および前記半導体領域を露出するための接続孔を形成する工程、
（ｅ）前記第１駆動用ＭＩＳＦＥＴおよび前記第１負荷用ＭＩＳＦＥＴの半導体領域と、前記第２駆動用ＭＩＳＦＥＴおよび前記第２負荷用ＭＩＳＦＥＴのゲート電極とを接続する工程、
（ｆ）前記第２駆動用ＭＩＳＦＥＴおよび前記第２負荷用ＭＩＳＦＥＴの半導体領域と、前記第１駆動用ＭＩＳＦＥＴおよび前記第１負荷用ＭＩＳＦＥＴのゲート電極とを接続する工程を有し、
前記第１および第２駆動用ＭＩＳＦＥＴと、前記第１および第２転送用ＭＩＳＦＥＴのそれぞれの半導体領域はｎ型であり、前記第１および第２負荷用ＭＩＳＦＥＴのそれぞれの半導体領域はｐ型である。
【００２５】
本願の上記した発明以外の発明の概要は、次の通りである。
（１）本発明の半導体集積回路装置は、メモリセルを構成する一対の駆動用ＭＩＳＦＥＴ、一対の負荷用ＭＩＳＦＥＴおよび一対の転送用ＭＩＳＦＥＴのそれぞれのゲート電極を半導体基板の主面上に形成した第１層目の導電膜で構成した完全ＣＭＯＳ型のＳＲＡＭにおいて、前記メモリセルの上部に形成した第２層目の導電膜と、前記第２層目の導電膜の上部に形成した絶縁膜と、前記絶縁膜の上部に形成した第３層目の導電膜とで容量素子を構成し、前記第２層目の導電膜と前記メモリセルの一方の蓄積ノードとを電気的に接続すると共に、前記第３層目の導電膜と前記メモリセルの他方の蓄積ノードとを電気的に接続したものである。
（２）本発明の半導体集積回路装置は、前記容量素子の一方の電極と前記一方の蓄積ノードとが、前記第３層目の導電膜の上部に形成された第１層目のメタル膜からなる一対のメタル配線の一方を介在して電気的に接続され、前記容量素子の他方の電極と前記他方の蓄積ノードとが、前記一対のメタル配線の他方を介在して電気的に接続されたものである。
（３）本発明の半導体集積回路装置は、前記容量素子の一方の電極を構成する前記第２層目の導電膜および前記容量素子の他方の電極を構成する前記第３層目の導電膜がそれぞれｎ型の多結晶シリコン膜であり、前記容量素子の一方の電極は、第１の接続孔を通じて前記一対の駆動用ＭＩＳＦＥＴの一方のドレイン領域と電気的に接続されていると共に、前記第１の接続孔の上部に形成された第２の接続孔を通じて前記一対のメタル配線の一方と電気的に接続されており、前記容量素子の他方の電極は、第３の接続孔を通じて前記一対の駆動用ＭＩＳＦＥＴの他方のドレイン領域と電気的に接続されていると共に、前記第３の接続孔の上部に形成された第４の接続孔を通じて前記一対のメタル配線の他方と電気的に接続されているものである。
（４）本発明の半導体集積回路装置は、前記容量素子の一方の電極を構成する前記第２層目の導電膜および前記容量素子の他方の電極を構成する前記第３層目の導電膜がそれぞれｎ型の多結晶シリコン膜であり、前記容量素子の一方の電極は、前記一対のメタル配線の一方と前記一対の駆動用ＭＩＳＦＥＴの一方のドレイン領域とを電気的に接続する第５の接続孔の側壁において前記一方のメタル配線と電気的に接続されており、前記容量素子の他方の電極は、前記一対のメタル配線の他方と前記一対の駆動用ＭＩＳＦＥＴの他方のドレイン領域とを電気的に接続する第６の接続孔の側壁において前記他方のメタル配線と電気的に接続されているものである。
（５）本発明の半導体集積回路装置は、前記容量素子の一方の電極を構成する前記第２層目の導電膜および前記容量素子の他方の電極を構成する前記第３層目の導電膜の一方がｎ型の多結晶シリコン膜、他方がｐ型の多結晶シリコン膜であり、前記ｎ型の多結晶シリコン膜からなる一方の電極は、第７の接続孔を通じて前記一対の駆動用ＭＩＳＦＥＴの一方のドレイン領域と電気的に接続されていると共に、前記第７の接続孔の上部に形成された第８の接続孔を通じて前記一対のメタル配線の一方と電気的に接続されており、前記ｐ型の多結晶シリコン膜からなる他方の電極は、第９の接続孔を通じて前記一対の負荷用ＭＩＳＦＥＴの他方のドレイン領域と電気的に接続されていると共に、前記第９の接続孔の上部に形成された第１０の接続孔を通じて前記一対のメタル配線の他方と電気的に接続されているものである。
（６）本発明の半導体集積回路装置は、前記一対の駆動用ＭＩＳＦＥＴのそれぞれのソース領域に基準電圧を供給する基準電圧線、および前記一対の負荷用ＭＩＳＦＥＴのそれぞれのソース領域に電源電圧を供給する電源電圧線が前記第１層目のメタル膜で構成されているものである。
（７）本発明の半導体集積回路装置は、前記第１層目のメタル膜の上部に形成された第２層目のメタル膜で一対の相補性データ線が構成されており、前記一対の相補性データ線の一方は、前記第１層目のメタル膜で構成された一対のパッド層の一方を介在して前記一対の転送用ＭＩＳＦＥＴの一方のソース領域と電気的に接続され、前記一対の相補性データ線の他方は、前記一対のパッド層の他方を介在して前記一対の転送用ＭＩＳＦＥＴの他方のソース領域と電気的に接続されているものである。
（８）本発明の半導体集積回路装置は、前記ＳＲＡＭの周辺回路に前記第２層目の導電膜、前記第２層目の導電膜の上部に形成した絶縁膜および前記絶縁膜の上部に形成した第３層目の導電膜からなる容量素子が形成されているものである。
（９）本発明の半導体集積回路装置は、前記ＳＲＡＭの周辺回路を構成するＭＩＳＦＥＴと前記第３層目の導電膜の上部に形成されたメタル配線とが、前記第２層目の導電膜または前記第３層目の導電膜で構成されたパッド層を介在して電気的に接続されているものである。
（１０）本発明の半導体集積回路装置の製造方法は、
（ａ）半導体基板の主面上に堆積した第１層目の導電膜で前記駆動用ＭＩＳＦＥＴ、前記負荷用ＭＩＳＦＥＴおよび前記転送用ＭＩＳＦＥＴのそれぞれのゲート電極を形成する工程、
（ｂ）前記第１層目の導電膜の上部に堆積した第２層目の導電膜、前記第２層目の導電膜の上部に堆積した絶縁膜および前記絶縁膜の上部に堆積した第３層目の導電膜で容量素子の一対の電極と容量絶縁膜とを形成する工程、
（ｃ）前記第３層目の導電膜の上部に堆積した第１層目のメタル膜をパターニングして一対のメタル配線を形成し、前記容量素子の一方の電極と前記メモリセルの一方の蓄積ノードとを前記一対のメタル配線の一方を介在して電気的に接続すると共に、前記容量素子の他方の電極と前記メモリセルの他方の蓄積ノードとを前記一対のメタル配線の他方を介在して電気的に接続する工程、
を含んでいる。
（１１）本発明の半導体集積回路装置の製造方法は、
（ａ）前記一対の駆動用ＭＩＳＦＥＴ、前記一対の負荷用ＭＩＳＦＥＴおよび前記一対の転送用ＭＩＳＦＥＴを形成した後、これらのＭＩＳＦＥＴの上部に堆積した第１の絶縁膜をエッチングして、前記一対の駆動用ＭＩＳＦＥＴの一方のドレイン領域に達する第１の接続孔を形成する工程、
（ｂ）前記第１の絶縁膜の上部に堆積したｎ型の多結晶シリコン膜からなる前記第２層目の導電膜をパターニングして前記容量素子の一方の電極を形成し、前記第１の接続孔を通じて前記容量素子の一方の電極と前記一方の駆動用ＭＩＳＦＥＴのドレイン領域とを電気的に接続する工程、
（ｃ）前記容量素子の一方の電極の上部に前記容量絶縁膜を堆積した後、前記容量絶縁膜をエッチングし、前記一対の駆動用ＭＩＳＦＥＴの他方のドレイン領域と、前記一方の駆動用ＭＩＳＦＥＴ、前記一対の負荷用ＭＩＳＦＥＴの一方に共通のゲート電極とに達する第２の接続孔を形成する工程、
（ｄ）前記容量素子の上部に堆積したｎ型の多結晶シリコン膜からなる前記第３層目の導電膜をパターニングして前記容量素子の他方の電極を形成し、前記第２の接続孔を通じて前記容量素子の他方の電極と、前記他方の駆動用ＭＩＳＦＥＴのドレイン領域と、前記一方の駆動用ＭＩＳＦＥＴ、前記一方の負荷用ＭＩＳＦＥＴに共通のゲート電極とを電気的に接続する工程、
（ｅ）前記容量素子の他方の電極の上部に堆積した第１層目の層間絶縁膜をエッチングして、前記容量素子の一方の電極に達する第３の接続孔、前記容量素子の他方の電極に達する第４の接続孔、前記一方の駆動用ＭＩＳＦＥＴのドレイン領域と、前記一対の負荷用ＭＩＳＦＥＴの他方、前記他方の駆動用ＭＩＳＦＥＴに共通のゲート電極とに達する第５の接続孔、前記他方の負荷用ＭＩＳＦＥＴのドレイン領域に達する第６の接続孔をそれぞれ形成する工程、
（ｆ）前記層間絶縁膜の上部に堆積した第１層目のメタル膜をパターニングして、一端が前記第３の接続孔を通じて前記容量素子の一方の電極と電気的に接続され、他端が前記第５の接続孔を通じて前記一方の駆動用ＭＩＳＦＥＴのドレイン領域と、前記他方の負荷用ＭＩＳＦＥＴ、前記他方の駆動用ＭＩＳＦＥＴに共通のゲート電極とにそれぞれ電気的に接続される第１のメタル配線と、一端が前記第４の接続孔を通じて前記容量素子の他方の電極と電気的に接続され、他端が前記第６の接続孔を通じて前記他方の負荷用ＭＩＳＦＥＴのドレイン領域と電気的に接続される第２のメタル配線とを形成する工程、
を含んでいる。
（１２）本発明の半導体集積回路装置の製造方法は、
（ａ）前記第１層目の層間絶縁膜をエッチングして、前記一対の転送用ＭＩＳＦＥＴの一方のソース領域に達する第７の接続孔と、前記一対の転送用ＭＩＳＦＥＴの他方のソース領域に達する第８の接続孔とを形成する工程、
（ｂ）前記第１層目のメタル膜をパターニングして、前記第７の接続孔を通じて前記一方の転送用ＭＩＳＦＥＴのソース領域と電気的に接続される第１のパッド層と、前記第８の接続孔を通じて前記他方の転送用ＭＩＳＦＥＴのソース領域と電気的に接続される第２のパッド層とを形成する工程、
（ｃ）前記第１層目のメタル膜の上部に堆積した第２の層間絶縁膜をエッチングして、前記第１のパッド層に達する第９の接続孔と、前記第２のパッド層に達する第１０の接続孔とを形成する工程、
（ｄ）前記第２の層間絶縁膜の上部に堆積した第２層目のメタル膜をエッチングして、前記第９の接続孔を通じて前記第１のパッド層と電気的に接続される相補性データ線の一方と、前記第１０の接続孔を通じて前記第２のパッド層と電気的に接続される相補性データ線の他方とを形成する工程、
を含んでいる。
（１３）本発明の半導体集積回路装置の製造方法は、
（ａ）前記一対の駆動用ＭＩＳＦＥＴ、前記一対の負荷用ＭＩＳＦＥＴおよび前記一対の転送用ＭＩＳＦＥＴを形成した後、これらのＭＩＳＦＥＴの上部に第１の絶縁膜を堆積し、次いで、前記第１の絶縁膜の上部に堆積したｎ型の多結晶シリコン膜からなる前記第２層目の導電膜をパターニングして前記容量素子の一方の電極を形成する工程、
（ｂ）前記容量素子の一方の電極の上部に前記容量絶縁膜を堆積した後、前記容量絶縁膜の上部に堆積したｎ型の多結晶シリコン膜からなる前記第３層目の導電膜をパターニングして前記容量素子の他方の電極を形成する工程、
（ｃ）前記容量素子の他方の電極の上部に堆積した第１層目の層間絶縁膜をエッチングして、前記容量素子の一方の電極を貫通して前記一対の駆動用ＭＩＳＦＥＴの一方のドレイン領域に達する第１の接続孔、前記一対の負荷用ＭＩＳＦＥＴの一方のドレイン領域と、前記一対の負荷用ＭＩＳＦＥＴの他方、前記一対の駆動用ＭＩＳＦＥＴの他方に共通のゲート電極とに達する第２の接続孔、前記容量素子の他方の電極を貫通して前記他方の駆動用ＭＩＳＦＥＴのドレイン領域と、前記一方の駆動用ＭＩＳＦＥＴ、前記一方の負荷用ＭＩＳＦＥＴに共通のゲート電極とに達する第３の接続孔、前記他方の負荷用ＭＩＳＦＥＴのドレイン領域に達する第４の接続孔をそれぞれ形成する工程、
（ｄ）前記層間絶縁膜の上部に堆積した第１層目のメタル膜をパターニングして、一端が前記第１の接続孔を通じて前記容量素子の一方の電極と、前記一方の駆動用ＭＩＳＦＥＴのドレイン領域とにそれぞれ電気的に接続され、他端が前記第２の接続孔を通じて前記一方の負荷用ＭＩＳＦＥＴのドレイン領域と、前記他方の負荷用ＭＩＳＦＥＴ、前記他方の駆動用ＭＩＳＦＥＴに共通のゲート電極とにそれぞれ電気的に接続される第１のメタル配線と、一端が前記第３の接続孔を通じて前記容量素子の他方の電極と、前記他方の駆動用ＭＩＳＦＥＴのドレイン領域と、前記一方の負荷用ＭＩＳＦＥＴ、前記一方の駆動用ＭＩＳＦＥＴに共通のゲート電極とにそれぞれ電気的に接続され、他端が前記第４の接続孔を通じて前記他方の負荷用ＭＩＳＦＥＴのドレイン領域と電気的に接続される第２のメタル配線とを形成する工程、
を含んでいる。
（１４）本発明の半導体集積回路装置の製造方法は、
（ａ）前記一対の駆動用ＭＩＳＦＥＴ、前記一対の負荷用ＭＩＳＦＥＴおよび前記一対の転送用ＭＩＳＦＥＴを形成した後、これらのＭＩＳＦＥＴの上部に堆積した第１の絶縁膜をエッチングして、前記一対の負荷用ＭＩＳＦＥＴの他方のドレイン領域に達する第１の接続孔を形成する工程、
（ｂ）前記第１の絶縁膜の上部に堆積したｐ型の多結晶シリコン膜からなる前記第２層目の導電膜をパターニングして前記容量素子の一方の電極を形成し、前記第１の接続孔を通じて前記容量素子の一方の電極と前記他方の負荷用ＭＩＳＦＥＴのドレイン領域とを電気的に接続する工程、
（ｃ）前記容量素子の一方の電極の上部に前記容量絶縁膜を堆積した後、前記容量絶縁膜をエッチングして、前記一対の駆動用ＭＩＳＦＥＴの一方のドレイン領域に達する第２の接続孔を形成する工程、
（ｄ）前記容量絶縁膜の上部に堆積したｎ型の多結晶シリコン膜からなる前記第３層目の導電膜をパターニングして前記容量素子の他方の電極を形成し、前記第２の接続孔を通じて前記容量素子の他方の電極と前記一方の駆動用ＭＩＳＦＥＴのドレイン領域とを電気的に接続する工程、
（ｅ）前記容量素子の他方の電極の上部に堆積した第１層目の層間絶縁膜をエッチングして、前記容量素子の一方の電極に達する第３の接続孔、前記容量素子の他方の電極に達する第４の接続孔、前記一方の駆動用ＭＩＳＦＥＴのドレイン領域と、前記他方の負荷用ＭＩＳＦＥＴ、前記一対の駆動用ＭＩＳＦＥＴの他方に共通のゲート電極とに達する第５の接続孔、前記他方の駆動用ＭＩＳＦＥＴのドレイン領域と、前記一対の負荷用ＭＩＳＦＥＴの一方、前記一方の駆動用ＭＩＳＦＥＴとに達する第６の接続孔をそれぞれ形成する工程、
（ｆ）前記層間絶縁膜の上部に堆積した第１層目のメタル膜をパターニングして、一端が前記第４の接続孔を通じて前記容量素子の他方の電極と電気的に接続され、他端が前記第６の接続孔を通じて前記一方の負荷用ＭＩＳＦＥＴのドレイン領域と、前記他方の負荷用ＭＩＳＦＥＴ、前記他方の駆動用ＭＩＳＦＥＴに共通のゲート電極とにそれぞれ電気的に接続される第１のメタル配線と、一端が前記第３の接続孔を通じて前記容量素子の一方の電極と電気的に接続され、他端が前記第６の接続孔を通じて前記他方の駆動用ＭＩＳＦＥＴのドレイン領域と、前記一方の負荷用ＭＩＳＦＥＴ、前記一方の駆動用ＭＩＳＦＥＴに共通のゲート電極とにそれぞれ電気的に接続される第２のメタル配線とを形成する工程、
を含んでいる。
（１５）本発明の半導体集積回路装置の製造方法は、前記第１層目の層間絶縁膜をエッチングして、前記一対の駆動用ＭＩＳＦＥＴの一方、前記一対の負荷用ＭＩＳＦＥＴの一方に共通のゲート電極、および前記一対の駆動用ＭＩＳＦＥＴの他方、前記一対の負荷用ＭＩＳＦＥＴの他方に共通のゲート電極とに達する接続孔を形成する工程に先立って、前記それぞれのゲート電極の上部を覆っている絶縁膜の一部の膜厚を薄くする工程を含んでいる。
【００２６】
上記した手段によれば、第２層目の導電膜と第３層目の導電膜とこれらに挟まれた絶縁膜とで構成した容量素子の一方の電極を一方の蓄積ノードに接続し、他方の電極を他方の蓄積ノードに接続することにより、容量素子を通じて蓄積ノードに十分な電荷が供給されるので、メモリセルサイズを微細化したり、動作電圧を低下させたりした場合においても、α線による蓄積ノードの電位変動が抑制され、メモリセルのソフトエラー耐性が向上する。
【００２７】
上記した手段によれば、半導体基板上に堆積した２層の導電膜を使って周辺回路の容量素子を構成することにより、半導体基板に形成した拡散層（ｐｎ接合）などを使った容量素子に比べて素子の占有面積を小さくできるので、周辺回路の面積を縮小してＳＲＡＭを高集積化することができる。
【００２８】
上記した手段によれば、容量素子の電極と同一工程で形成されたパッド層を介在させてＭＩＳＦＥＴの半導体領域と配線とを接続することにより、フォトレジストをマスクにしたエッチングで半導体領域の上部に接続を形成する際のマスク合わせ余裕を小さくできるので、ＭＩＳＦＥＴの面積を縮小してＳＲＡＭを高集積化することができる。
【００２９】
上記した手段によれば、ゲート電極とに達する接続孔を形成する工程に先立って、ゲート電極の上部を覆っている絶縁膜の一部の膜厚を薄くしておくことにより、短時間のエッチングでゲート電極を露出させることができるので、他の領域のオーバーエッチングが防止され、フィールド絶縁膜などが削られる不具合を防止できる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
（実施例１）
図４は、本実施例のＳＲＡＭのメモリセルの等価回路図である。図示のように、このメモリセルは、一対の相補性データ線（データ線ＤＬ、データ線／（バー）ＤＬ）とワード線ＷＬとの交差部に配置された一対の駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２、一対の負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２および一対の転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２で構成されている。駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２および転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２はｎチャネル型で構成され、負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２はｐチャネル型で構成されている。すなわち、このメモリセルは、４個のｎチャネル型ＭＩＳＦＥＴと２個のｐチャネル型ＭＩＳＦＥＴとを使った完全ＣＭＯＳ型で構成されている。
【００３２】
上記メモリセルを構成する６個のＭＩＳＦＥＴのうち、一対の駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２と一対の負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２は、１ビットの情報を記憶する情報蓄積部としてのフリップフロップ回路を構成している。このフリップフロップ回路の一方の入出力端子（蓄積ノードＡ）は、転送用ＭＩＳＦＥＴＱｔ１のソース領域に接続され、他方の入出力端子（蓄積ノードＢ）は、転送用ＭＩＳＦＥＴＱｔ２のソース領域に接続されている。
【００３３】
転送用ＭＩＳＦＥＴＱｔ１のドレイン領域はデータ線ＤＬに接続され、転送用ＭＩＳＦＥＴＱｔ２のドレイン領域はデータ線／ＤＬに接続されている。また、フリップフロップ回路の一端（負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２の各ソース領域）は電源電圧（Ｖｃｃ）に接続され、他端（駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２の各ソース領域）は基準電圧（Ｖｓｓ）に接続されている。電源電圧（Ｖｃｃ）は例えば３Ｖであり、基準電圧（Ｖｓｓ）は例えば０Ｖ（ＧＮＤ）である。
【００３４】
本実施例のＳＲＡＭの特徴は、上記メモリセル内に以下に詳述するようなスタック構造の容量素子Ｃを形成し、この容量素子Ｃの一方の電極をフリップフロップ回路の一方の蓄積ノード（蓄積ノードＡ）に接続すると共に、他方の電極を他方の蓄積ノード（蓄積ノードＢ）に接続したことにある。
【００３５】
次に、上記メモリセルの具体的な構成を図１（メモリセル約９個分を示す平面図）、図２（メモリセル約１個分を示す拡大平面図）、図３（図１、図２のＡ−Ａ’線に沿った断面図）を用いて説明する。なお、図１および図２には、メモリセルを構成する各導電層とこれらの導電層を接続する接続孔のみを示し、各導電層を分離する絶縁膜の図示は省略する。
【００３６】
メモリセルを構成する６個のＭＩＳＦＥＴは、単結晶シリコンからなる半導体基板１の主面のフィールド絶縁膜２で周囲を囲まれた活性領域に形成されている。ｎチャネル型で構成される駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２と転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２はｐ型ウエル３の活性領域に形成され、ｐチャネル型で構成される負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２はｎ型ウエル４の活性領域に形成されている。ｐ型ウエル３の下部の半導体基板１内にはｐ型埋込み層５が形成され、ｎ型ウエル４の下部の半導体基板１内にはｎ型埋込み層６が形成されている。
【００３７】
一対の転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２は、ｐ型ウエル３の活性領域に形成されたｎ型半導体領域７（ソース領域、ドレイン領域）と、この活性領域の表面に形成された酸化シリコン膜からなるゲート絶縁膜８と、このゲート絶縁膜８上に形成された第１層目のｎ型多結晶シリコン膜（または多結晶シリコン膜と高融点金属シリサイド膜とを積層したポリサイド膜）からなるゲート電極９とで構成されている。転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のゲート電極９は、ワード線ＷＬと一体に構成されている。
【００３８】
一対の駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２は、ｐ型ウエル３の活性領域に形成されたｎ型半導体領域１０（ソース領域、ドレイン領域）と、この活性領域の表面に形成されたゲート絶縁膜８と、このゲート絶縁膜８上に形成された第１層目のｎ型多結晶シリコン膜（またはポリサイド膜）からなるゲート電極１１ａ，１１ｂとで構成されている。駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）は、転送用ＭＩＳＦＥＴＱｔ１のソース領域（ｎ型半導体領域７）と共通の活性領域に形成され、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）は、転送用ＭＩＳＦＥＴＱｔ２のソース領域（ｎ型半導体領域７）と共通の活性領域に形成されている。
【００３９】
一対の負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２は、ｎ型ウエル４の活性領域に形成されたｐ型半導体領域１２（ソース領域、ドレイン領域）と、この活性領域の表面に形成されたゲート絶縁膜８と、このゲート絶縁膜８上に形成された第１層目のｎ型多結晶シリコン膜（またはポリサイド膜）からなるゲート電極１１ａ，１１ｂとで構成されている。負荷用ＭＩＳＦＥＴＱｐ１のゲート電極１１ａは、前記駆動用ＭＩＳＦＥＴＱｄ１のゲート電極１１ａと一体に構成され、負荷用ＭＩＳＦＥＴＱｐ２のゲート電極１１ｂは、前記駆動用ＭＩＳＦＥＴＱｄ２のゲート電極１１ｂと一体に構成されている。
【００４０】
上記６個のＭＩＳＦＥＴで構成されたメモリセルの上部には、酸化シリコン膜からなる絶縁膜１４、１５を介して容量素子Ｃの下部電極１６が形成されている。この下部電極１６は第２層目のｎ型多結晶シリコン膜からなり、メモリセルの上部を広く覆っている。下部電極１６は、接続孔１７を通じて駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０、蓄積ノードＡ）に接続されている。
【００４１】
上記下部電極１６の上部には、窒化シリコン膜からなる容量絶縁膜１８を介して容量素子Ｃの上部電極１９が形成されている。この上部電極１９は第３層目のｎ型多結晶シリコン膜からなり、メモリセルの上部を広く覆っている。上部電極１９は、接続孔２０を通じて駆動用ＭＩＳＦＥＴＱｄ１、負荷用ＭＩＳＦＥＴＱｐ１に共通のゲート電極１１ａと、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０、蓄積ノードＢ）とに接続されている。
【００４２】
このように、本実施例のＳＲＡＭは、メモリセルの上部を広い面積で覆う下部電極１６と上部電極１９、およびこれらに挟まれた容量絶縁膜１８でスタック構造の容量素子Ｃを構成し、この容量素子Ｃの一方の電極（下部電極１６）をフリップフロップ回路の一方の蓄積ノードＡに接続し、他方の電極（上部電極１９）を他方の蓄積ノードＢに接続している。
【００４３】
この構成により、容量素子Ｃを通じて蓄積ノードＡ，Ｂに十分な電荷が供給されるので、メモリセルサイズを微細化したり、動作電圧を低下させたりした場合においても、α線による蓄積ノードＡ，Ｂの電位変動が抑制され、メモリセルのソフトエラー耐性が向上する。
【００４４】
上記容量素子Ｃの上層には、ＢＰＳＧ（Ｂｏｒｏ　Ｐｈｏｓｐｈｏ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜からなる第１層目の層間絶縁膜２１を介して第１層目のアルミニウム（Ａｌ）合金膜からなる一対の局所配線Ｌ１，Ｌ２、電源電圧線２２Ａ、基準電圧線２２Ｂおよび一対のパッド層２２Ｃが形成されている。
【００４５】
上記一対の局所配線Ｌ１，Ｌ２の一方（Ｌ２）の一端部は、接続孔２３を通じて前記容量素子Ｃの上部電極１９に接続され、さらに前記接続孔２０を通じて駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）と、駆動用ＭＩＳＦＥＴＱｄ１、負荷用ＭＩＳＦＥＴＱｐ１に共通のゲート電極１１ａとに接続されている。局所配線Ｌ２の他端部は、接続孔２４を通じて負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）に接続されている。つまり、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０、蓄積ノードＢ）、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）、駆動用ＭＩＳＦＥＴＱｄ１、負荷用ＭＩＳＦＥＴＱｐ１に共通のゲート電極１１ａのそれぞれは、局所配線Ｌ２および上部電極１９を介して互いに接続されている。
【００４６】
また、他方の局所配線Ｌ１の一端部は、接続孔２５を通じて負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）と、駆動用ＭＩＳＦＥＴＱｄ２、負荷用ＭＩＳＦＥＴＱｐ２に共通のゲート電極１１ｂとに接続されている。局所配線Ｌ１の他端部は、接続孔２６を通じて前記容量素子Ｃの下部電極１６に接続され、さらに前記接続孔１７を通じて駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に接続されている。つまり、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０、蓄積ノードＡ）、負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）、駆動用ＭＩＳＦＥＴＱｄ２、負荷用ＭＩＳＦＥＴＱｐ２に共通のゲート電極１１ｂのそれぞれは、局所配線Ｌ１および下部電極１６を介して互いに接続されている。
【００４７】
上記局所配線Ｌ１，Ｌ２と同層の電源電圧線２２Ａ、基準電圧線２２Ｂおよび一対のパッド層２２Ｃのうち、電源電圧線２２Ａは、接続孔２７を通じて負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２の各ソース領域（ｐ型半導体領域１２）に接続され、これらのソース領域（ｐ型半導体領域１２）に電源電圧（Ｖｃｃ）を供給する。基準電圧線２２Ｂは、接続孔２８を通じて駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２の各ソース領域（ｎ型半導体領域１０）に接続され、これらのソース領域（ｎ型半導体領域１０）に基準電圧（Ｖｓｓ）を供給する。また、一対のパッド層２２Ｃの一方は、接続孔２９を通じて転送用ＭＩＳＦＥＴＱｔ１のドレイン領域（ｎ型半導体領域７）に接続され、他方は、接続孔２９を通じて転送用ＭＩＳＦＥＴＱｔ２のドレイン領域（ｎ型半導体領域７）に接続されている。
【００４８】
上記局所配線Ｌ１，Ｌ２、電源電圧線２２Ａ、基準電圧線２２Ｂおよびパッド層２２Ｃの上層には、酸化シリコン膜からなる第２層目の層間絶縁膜３１を介して第２層目のＡｌ合金膜からなる一対の相補性データ線（データ線ＤＬ、データ線／ＤＬ）が形成されている。データ線ＤＬは、接続孔３２を通じてパッド層２２Ｃに接続され、さらに前記接続孔２９を通じて転送用ＭＩＳＦＥＴＱｔ１のドレイン領域（ｎ型半導体領域７）に接続されている。また、データ線／ＤＬは、接続孔３２を通じてパッド層２２Ｃに接続され、さらに接続孔２９を通じて転送用ＭＩＳＦＥＴＱｔ２のドレイン領域（ｎ型半導体領域７）に接続されている。
【００４９】
次に、上記のように構成された本実施例のＳＲＡＭのメモリセルの製造方法を説明する。なお、メモリセルの製造方法を示す各図（図５〜図２２）のうち、断面図は図１、図２のＡ−Ａ’線に対応している。また、平面図には導電層と接続孔のみを示し、絶縁膜の図示は省略する。
【００５０】
まず、図５に示すように、窒化シリコン膜を熱酸化のマスクに用いた周知のＬＯＣＯＳ法により、ｐ−型単結晶シリコンからなる半導体基板１の主面に素子分離用のフィールド絶縁膜２を４００ｎｍ程度の膜厚で形成する。次に、フォトレジストをマスクにしたイオン注入法により、半導体基板１内にｐ型埋込み層５とｎ型埋込み層６とを形成した後、ｐ型埋込み層５の上部にｐ型ウエル３を形成し、ｎ型埋込み層６の上部にｎ型ウエル４を形成する。次に、ｐ型ウエル３、ｎ型ウエル４のそれぞれの活性領域の表面を熱酸化してゲート絶縁膜８を形成する。図６は、ｐ型ウエル３、ｎ型ウエル４のそれぞれの活性領域（ＡＲ）の平面パターン（メモリセル約９個分）を示している。
【００５１】
次に、図７に示すように、転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のゲート電極９（ワード線ＷＬ）、負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａ、負荷用ＭＩＳＦＥＴＱｐ２、駆動用ＭＩＳＦＥＴＱｄ２に共通のゲート電極１１ｂをそれぞれ形成する。ゲート電極９（ワード線ＷＬ）およびゲート電極１１ａ，１１ｂは、半導体基板１上にＣＶＤ法で膜厚１００ｎｍ程度のｎ型多結晶シリコン膜（またはポリサイド膜）を堆積し、その上にＣＶＤ法で膜厚１２０ｎｍ程度の酸化シリコン膜１４を堆積した後、フォトレジストをマスクにしたエッチングで酸化シリコン膜１４およびｎ型多結晶シリコン膜（またはポリサイド膜）をパターニングして形成する。図８は、ゲート電極９（ワード線ＷＬ）およびゲート電極１１ａ，１１ｂの平面パターン（メモリセル約９個分）を示している。
【００５２】
次に、図９に示すように、半導体基板１上にＣＶＤ法で堆積した酸化シリコン膜をＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）法でパターニングすることにより、ゲート電極９（ワード線ＷＬ）、ゲート電極１１ａ，１１ｂのそれぞれの側壁にサイドウォールスペーサ１３を形成する。次に、フォトレジストをマスクにしたイオン注入法でｐ型ウエル３にリンまたはヒ素（Ａｓ）を打ち込んでｎ型半導体領域７（転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のソース、ドレイン領域）およびｎ型半導体領域１０（駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２のソース、ドレイン領域）を形成し、ｎ型ウエル４にホウ素を打ち込んでｐ型半導体領域１２（負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２のソース、ドレイン領域）を形成する。なお、これらのＭＩＳＦＥＴのソース領域、ドレイン領域は、高不純物濃度の半導体領域と低不純物濃度の半導体領域とで構成されるＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造としてもよい。
【００５３】
次に、図１０に示すように、半導体基板１上にＣＶＤ法で膜厚５０ｎｍ程度の酸化シリコン膜１５を堆積し、フォトレジストをマスクにしてこの酸化シリコン膜１５とその下層の絶縁膜（ゲート絶縁膜９と同層の絶縁膜）とをエッチングすることにより、図１１に示すように、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に達する接続孔１７を形成する。
【００５４】
次に、図１２、図１３に示すように、半導体基板１上にＣＶＤ法で膜厚５０ｎｍ程度のｎ型多結晶シリコン膜を堆積し、フォトレジストをマスクにしたエッチングでこの多結晶シリコン膜をパターニングすることにより、容量素子Ｃの下部電極１６を形成する。この下部電極１６は、前記接続孔１７を通じて駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０、蓄積ノードＡ）に接続される。
【００５５】
次に、図１４、図１５に示すように、半導体基板１上にＣＶＤ法で膜厚１５ｎｍ程度の窒化シリコン膜からなる容量絶縁膜１８を堆積し、フォトレジストをマスクにしてこの容量絶縁膜１８とその下層の酸化シリコン膜１５、１４、絶縁膜（ゲート絶縁膜９と同層の絶縁膜）をエッチングすることにより、負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａと、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）とに達する接続孔２０を形成する。
【００５６】
次に、図１６、図１７に示すように、半導体基板１上にＣＶＤ法で膜厚５０ｎｍ程度のｎ型多結晶シリコン膜を堆積し、フォトレジストをマスクにしたエッチングでこの多結晶シリコン膜をパターニングすることにより、容量素子Ｃの上部電極１９を形成する。この上部電極１９は、前記接続孔２０を通じて負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａと、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０、蓄積ノードＢ）とに接続される。図１８のグレイのパターンで示す領域は、下部電極１６と上部電極１９とが重なり合った領域（本実施例の容量素子Ｃが形成される領域）を示している。
【００５７】
次に、図１９、図２０に示すように、半導体基板１上にＣＶＤ法で膜厚５００ｎｍ程度のＢＰＳＧ膜からなる層間絶縁膜２１を堆積し、その表面をリフローにより平坦化した後、フォトレジストをマスクにしてこの層間絶縁膜２１とその下層の容量絶縁膜１８、酸化シリコン膜１５、１４、絶縁膜（ゲート絶縁膜９と同層の絶縁膜）をエッチングすることにより、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）に達する接続孔２４、負荷用ＭＩＳＦＥＴＱｐ２、駆動用ＭＩＳＦＥＴＱｄ２に共通のゲート電極１１ｂと負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）とに達する接続孔２５、容量素子Ｃの下部電極１６に達する接続孔２６、負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２のソース領域（ｐ型半導体領域１２）に達する接続孔２７、駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２のソース領域（ｎ型半導体領域１０）に達する接続孔２８、転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のソース領域（ｎ型半導体領域７）に達する接続孔２９をそれぞれ形成する。
【００５８】
次に、図２１、図２２に示すように、層間絶縁膜２１上にスパッタ法で膜厚３００ｎｍ程度のＡｌ合金膜を堆積し、フォトレジストをマスクにしたエッチングでこのＡｌ合金膜をパターニングすることにより、局所配線Ｌ１，Ｌ２、電源電圧線２２Ａ、基準電圧線２２Ｂおよびパッド層２２Ｃを形成する。
【００５９】
次に、ＣＶＤ法で膜厚５００ｎｍ程度の酸化シリコン膜からなる層間絶縁膜３１を堆積し、フォトレジストをマスクにしたエッチングでこの層間絶縁膜３１に接続孔３２を形成した後、層間絶縁膜３１上にスパッタ法でＡｌ合金膜を堆積し、フォトレジストをマスクにしたエッチングでこのＡｌ合金膜をパターニングしてデータ線ＤＬ，／ＤＬを形成することにより、前記図１〜図３に示すメモリセルが完成する。
【００６０】
図２３は、本実施例のＳＲＡＭの周辺回路の一部を示す断面図である。この周辺回路は、例えば入出力保護回路であり、前述したメモリセルの容量素子Ｃとほぼ同一構造の容量素子Ｃが形成されている。この容量素子Ｃの下部電極１６は、第２層目のｎ型多結晶シリコン膜で構成され、メモリセルの容量素子Ｃの下部電極１６と同一工程で形成される。容量絶縁膜１８は、窒化シリコン膜からなり、メモリセルの容量素子Ｃの容量絶縁膜１８と同一工程で形成させる。上部電極１９は、第３層目のｎ型多結晶シリコン膜で構成され、メモリセルの容量素子Ｃの上部電極１９と同一工程で形成される。
【００６１】
この容量素子Ｃの上部電極１９は、入出力保護回路の一部を構成するｎチャネル型ＭＩＳＦＥＴＱｎのｎ型半導体領域３３と接続され、かつ層間絶縁膜２１に形成された接続孔３５を通じて上層の配線２２Ｄと接続されている。配線２２Ｄは、前記メモリセルの局所配線Ｌ１，Ｌ２、電源電圧線２２Ａ、基準電圧線２２Ｂおよびパッド層２２Ｃと同層のＡｌ合金膜からなる。容量素子Ｃの下部電極１６は、層間絶縁膜２１に形成された接続孔３６を通じて配線２２Ｄと接続され、かつこの配線２２Ｄを介してｎ型ウエル４の主面に形成されたｐ型半導体領域３４と接続されている。下部電極１６は、ｎ型の多結晶シリコン膜で構成されているので、配線２２Ｄを介して間接的にｐ型半導体領域３４と接続されている。
【００６２】
このように、半導体基板１上に堆積した２層の多結晶シリコン膜を使って周辺回路の容量素子Ｃを構成する本実施例によれば、半導体基板に形成した拡散層（ｐｎ接合）などを使った容量素子に比べて素子の占有面積を小さくできるので、周辺回路の面積を縮小してＳＲＡＭを高集積化することができる。また、この容量素子Ｃは、拡散層（ｐｎ接合）などを使った容量素子に比べて容量の大きさを自由に制御できるという特徴もある。
【００６３】
また、上記ｎチャネル型ＭＩＳＦＥＴＱｎのもう一方のｎ型半導体領域３３は、容量素子Ｃの上部電極１９と同じ第３層目のｎ型多結晶シリコン膜で構成されたパッド層３８を介して配線２２Ｄと接続されている。パッド層３８は、容量素子Ｃの上部電極１９と同一工程で形成される。このパッド層３８を介してｎ型半導体領域３３と配線２２Ｄとを接続することにより、フォトレジストをマスクにしたエッチングでｎ型半導体領域３３の上部に接続孔３７を形成する際のマスク合わせ余裕を小さくできるので、ｎチャネル型ＭＩＳＦＥＴＱｎの面積を縮小してＳＲＡＭを高集積化することができる。なお、パッド層３７は、容量素子Ｃの下部電極１６と同じ第２層目のｎ型多結晶シリコン膜で構成してもよい。
【００６４】
（実施例２）
本実施例によるＳＲＡＭのメモリセルの製造方法を図２４〜図３８を用いて説明する。なお、メモリセルの製造方法を示す各図のうち、平面図には導電層と接続孔のみを示し、絶縁膜の図示は省略する。
【００６５】
まず、図２４に示すように、ｐ型ウエル３、ｎ型ウエル４のそれぞれの活性領域の主面に転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のゲート電極９（ワード線ＷＬ）、負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａ、負荷用ＭＩＳＦＥＴＱｐ２、駆動用ＭＩＳＦＥＴＱｄ２に共通のゲート電極１１ｂをそれぞれ形成する。ここまでの工程は、前記実施例１と同じである。
【００６６】
次に、本実施例では、図２５に示すように、フォトレジストをマスクにしてゲート電極１１ａ，１１ｂ上の酸化シリコン膜１４の一部をエッチングし、その膜厚を薄くする。膜厚を薄くする箇所は、後の工程で局所配線との接続を行うための接続孔が開孔される領域である。
【００６７】
酸化シリコン膜１４の一部の膜厚を薄くするには、第１のフォトレジストをマスクにして酸化シリコン膜１４および多結晶シリコン膜をパターニングしてゲート電極９（ワード線ＷＬ）およびゲート電極１１ａ，１１ｂを形成した後、第２のフォトレジストをマスクにして酸化シリコン膜１４の一部をエッチングする方法（第１方法）や、第１層目の多結晶シリコン膜上に酸化シリコン膜１４を堆積した後、第１のフォトレジストをマスクにして酸化シリコン膜１４の一部をエッチングし、次に、第２のフォトレジストをマスクにして酸化シリコン膜１４および多結晶シリコン膜をパターニングしてゲート電極９（ワード線ＷＬ）およびゲート電極１１ａ，１１ｂを形成する方法（第２方法）がある。
【００６８】
第１の方法では、ゲート電極形成後、第２のフォトレジストをマスクにして酸化シリコン膜１４の一部をエッチングする際、このマスクに合わせずれが生じると、ゲート電極端部のフィールド絶縁膜２が削られる虞れがある。これに対し、第２の方法では、酸化シリコン膜１４の一部をエッチングするマスクに合わせずれが生じた場合でも、下層の多結晶シリコン膜がエッチングストッパとなるのでこのような不具合は生じない。
【００６９】
第１の方法を採用する場合は、フィールド絶縁膜２とはエッチングレートが異なる材料、例えば窒化シリコン膜を第１層目の多結晶シリコン膜上に堆積し、第１のフォトレジストをマスクにしてこの窒化シリコン膜および多結晶シリコン膜をパターニングしてゲート電極を形成した後、第２のフォトレジストをマスクにして窒化シリコン膜の一部をエッチングすることにより、フィールド絶縁膜２の削れを防ぐことができる。あるいは、ゲート電極の側壁にサイドウォールスペーサ（１３）を形成した後、ゲート電極上の絶縁膜の一部をエッチングすることによっても、ゲート電極端部のフィールド絶縁膜２の削れを防ぐことができる。
【００７０】
次に、図２６に示すように、ゲート電極９（ワード線ＷＬ）、ゲート電極１１ａ，１１ｂのそれぞれの側壁にサイドウォールスペーサ１３を形成した後、フォトレジストをマスクにしたイオン注入法でｐ型ウエル３にｎ型半導体領域７（転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のソース、ドレイン領域）およびｎ型半導体領域１０（駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２のソース、ドレイン領域）を形成し、ｎ型ウエル４にｐ型半導体領域１２（負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２のソース、ドレイン領域）を形成する。
【００７１】
次に、図２７に示すように、半導体基板１上にＣＶＤ法で窒化シリコン膜４０を堆積した後、図２８、図２９に示すように、ＣＶＤ法で堆積したｎ型多結晶シリコン膜をパターニングして容量素子Ｃの下部電極４１を形成する。前記実施例１では、下部電極４１を形成する工程に先だって、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に達する接続孔（１７）を形成したが、本実施例では、この工程を省略する。
【００７２】
次に、図３０、図３１に示すように、ＣＶＤ法で窒化シリコン膜からなる容量絶縁膜１８を堆積し、続いてＣＶＤ法で堆積したｎ型多結晶シリコン膜をパターニングして容量素子Ｃの上部電極４２を形成する。すなわち、前記実施例１では、容量絶縁膜１８を堆積した直後に負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａと、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）とに達する接続孔（２０）を形成するのに対し、本実施例では、この工程を省略し、容量絶縁膜１８の堆積と上部電極４２用の多結晶シリコン膜の堆積とを連続して行う。図３２のグレイのパターンで示す領域は、下部電極４１と上部電極４２とが重なり合った領域（本実施例の容量素子Ｃが形成される領域）を示している。
【００７３】
次に、図３３〜図３５に示すように、ＣＶＤ法でＢＰＳＧ膜からなる層間絶縁膜２１を堆積し、その表面をリフローにより平坦化した後、フォトレジストをマスクにして層間絶縁膜２１をエッチングする。このとき、層間絶縁膜２１の下層の容量絶縁膜１８（窒化シリコン膜）または上部電極４２（多結晶シリコン膜）をエッチングストッパにして、層間絶縁膜２１のみをエッチングする。
【００７４】
次に、層間絶縁膜２１の下層の容量絶縁膜１８または上部電極４２、さらにその下層の下部電極４１、窒化シリコン膜４０、酸化シリコン膜１４、絶縁膜（ゲート絶縁膜９と同層の絶縁膜）をエッチングし、負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２のソース領域（ｐ型半導体領域１２）に達する接続孔２７、駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２のソース領域（ｎ型半導体領域１０）に達する接続孔２８、転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のソース領域（ｎ型半導体領域７）に達する接続孔２９、負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａと駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）とに達する接続孔４３、負荷用ＭＩＳＦＥＴＱｐ２、駆動用ＭＩＳＦＥＴＱｄ２に共通のゲート電極１１ｂと負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）とに達する接続孔４４、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に達する接続孔４５、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）に達する接続孔４６をそれぞれ形成する。
【００７５】
上記接続孔４３は、上部電極４２の一部を貫通してゲート電極１１ａとドレイン領域（ｎ型半導体領域１０）とに達しているので、図３４に示すように、この接続孔４３の側壁に上部電極４２の一部が露出する。また、同図には示していないが、接続孔４５は、下部電極４１の一部を貫通してドレイン領域（ｎ型半導体領域１０）に達しているので、この接続孔４５の側壁には下部電極４１の一部が露出する。
【００７６】
また、上記接続孔４３の底部にはゲート電極１１ａの一部が露出し、接続孔４４の底部にはゲート電極１１ｂの一部が露出するが、前述したように、この領域のゲート電極１１ａ，１１ｂ上の酸化シリコン膜１４は、あらかじめその膜厚を薄くしてあるので、短時間のエッチングでゲート電極１１ａ，１１ｂを露出させることができる。これに対し、接続孔４３、４４の底部の酸化シリコン膜１４の膜厚を薄くしなかった場合は、酸化シリコン膜１４を長時間エッチングしなければならないので、レジストマスクに合わせずれが生じたときに、ゲート電極１１ａ，１１ｂの端部のフィールド絶縁膜２がオーバーエッチングされて削られる虞れがある。
【００７７】
次に、図３６、図３７に示すように、層間絶縁膜２１上にスパッタ法で堆積したＡｌ合金膜をパターニングすることにより、局所配線Ｌ１，Ｌ２、電源電圧線２２Ａ、基準電圧線２２Ｂおよびパッド層２２Ｃを形成する。
【００７８】
これにより、一方の局所配線Ｌ２の一端部は、接続孔４３の側壁で容量素子Ｃの上部電極４２に接続され、さらにこの接続孔４３の底部で駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）と、駆動用ＭＩＳＦＥＴＱｄ１、負荷用ＭＩＳＦＥＴＱｐ１に共通のゲート電極１１ａとに接続される。局所配線Ｌ２の他端部は、接続孔４６を通じて負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）に接続される。つまり、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０、蓄積ノードＢ）、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）、駆動用ＭＩＳＦＥＴＱｄ１、負荷用ＭＩＳＦＥＴＱｐ１に共通のゲート電極１１ａのそれぞれは、局所配線Ｌ２および上部電極４２を介して互いに接続される。
【００７９】
また、他方の局所配線Ｌ１の一端部は、接続孔４５の側壁で容量素子Ｃの下部電極４１に接続され、さらにこの接続孔４５の底部で駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に接続される。局所配線Ｌ１の他端部は、接続孔４４を通じて負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）と、駆動用ＭＩＳＦＥＴＱｄ２、負荷用ＭＩＳＦＥＴＱｐ２に共通のゲート電極１１ｂとに接続される。つまり、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０、蓄積ノードＡ）、負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）、駆動用ＭＩＳＦＥＴＱｄ２、負荷用ＭＩＳＦＥＴＱｐ２に共通のゲート電極１１ｂのそれぞれは、局所配線Ｌ１および下部電極４１を介して互いに接続される。
【００８０】
また、電源電圧線２２Ａは、接続孔２７を通じて負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２の各ソース領域（ｐ型半導体領域１２）に接続され、基準電圧線２２Ｂは、接続孔２８を通じて駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２の各ソース領域（ｎ型半導体領域１０）に接続される。さらに、一対のパッド層２２Ｃの一方は、接続孔２９を通じて転送用ＭＩＳＦＥＴＱｔ１のドレイン領域（ｎ型半導体領域７）に接続され、他方は、接続孔２９を通じて転送用ＭＩＳＦＥＴＱｔ２のドレイン領域（ｎ型半導体領域７）に接続される。
【００８１】
その後、図３８に示すように、ＣＶＤ法で堆積した酸化シリコン膜からなる層間絶縁膜３１に接続孔３２を形成した後、層間絶縁膜３１上にスパッタ法で堆積したＡｌ合金膜をパターニングしてデータ線ＤＬ，／ＤＬを形成し、接続孔３２を通じてデータ線ＤＬ，／ＤＬとパッド層２２Ｃとを接続する。
【００８２】
このように、本実施例の製造方法は、容量素子Ｃの下部電極４１を形成する工程に先だって駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に達する接続孔を形成する工程と、容量絶縁膜１８を堆積した後、上部電極４２を形成する工程に先だって負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａと、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）とに達する接続孔を形成する工程とを省略する。これにより、フォトレジストをマスクにしたエッチング工程が２工程少なくなるので、その分、メモリセルの製造工程を短縮することができる。
【００８３】
なお、上記した２つの接続孔形成工程は、いずれか一方のみを省略することもできる。例えば容量素子Ｃの下部電極４１を形成する工程では接続孔を形成し、上部電極４２を形成する工程では接続孔を形成しないようにすると、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）のメモリセル選択用ＭＩＳＦＥＴの上部にスタック構造の情報蓄積用容量素子（キャパシタ）を形成するプロセスと、本発明の容量素子Ｃを形成するプロセスとを共通化することができるので、一つの半導体チップにＤＲＡＭとＳＲＡＭとを混在させた１チップマイコンの製造工程を短縮することができる。
【００８４】
また、本実施例の製造方法は、容量絶縁膜１８の堆積と第３層目の多結晶シリコン膜の堆積とを連続して行う。これにより、容量絶縁膜１８の表面の汚染を少なくすることができるので、高品質の容量素子Ｃを形成することができる。
【００８５】
また、本実施例の製造方法は、絶縁膜をエッチングしてゲート電極１１ａに達する接続孔４３とゲート電極１１ｂに達する接続孔４４とを形成する工程に先立って、ゲート電極１１ａ，１１ｂ上の絶縁膜（酸化シリコン膜１４）の膜厚を薄くしておく。これにより、接続孔４３、４４を形成する際に用いるレジストマスクの合わせずれによるフィールド絶縁膜２の削れを抑えることができるので、ＳＲＡＭの製造歩留まり、信頼性を向上させることができる。またこれにより、接続孔４３、４４とゲート電極１１ａ，１１ｂとドレイン領域（ｎ型半導体領域１０）との合わせ余裕が不要となるので、メモリセルの面積を縮小してＳＲＡＭの高集積化を図ることができる。
【００８６】
図３９に示すように、本実施例のＳＲＡＭの周辺回路、例えば入出力保護回路には、前述したメモリセルの容量素子Ｃとほぼ同一構造の容量素子Ｃが形成される。この容量素子Ｃの下部電極４１は、第２層目のｎ型多結晶シリコン膜で構成され、メモリセルの容量素子Ｃの下部電極４１と同一工程で形成される。容量絶縁膜１８は、窒化シリコン膜で構成され、メモリセルの容量素子Ｃの容量絶縁膜１８と同一工程で形成される。上部電極４２は、第３層目のｎ型多結晶シリコン膜で構成され、メモリセルの容量素子Ｃの上部電極４２と同一工程で形成される。
【００８７】
この容量素子Ｃの下部電極４１は、層間絶縁膜２１に形成された接続孔３６の側壁で配線２２Ｄと接続され、かつこの配線２２Ｄを通じてｎ型ウエル４のｐ型半導体領域３４と接続されている。上部電極４２は、層間絶縁膜２１に形成された接続孔３５の側壁で配線２２Ｄと接続され、かつこの配線２２Ｄを通じてｎチャネル型ＭＩＳＦＥＴＱｎのｎ型半導体領域３３と接続されている。また、ｎチャネル型ＭＩＳＦＥＴＱｎのもう一方のｎ型半導体領域３３は、容量素子Ｃの上部電極４２と同じ第３層目のｎ型多結晶シリコン膜で構成されたパッド層３８を介して配線２２Ｄと接続されている。パッド層３８は、容量素子Ｃの下部電極４１と同じ第２層目のｎ型多結晶シリコン膜で構成してもよい。
【００８８】
（実施例３）
本実施例によるＳＲＡＭのメモリセルの製造方法を図４０〜図５２を用いて説明する。なお、メモリセルの製造方法を示す各図のうち、平面図には導電層と接続孔のみを示し、絶縁膜の図示は省略する。
【００８９】
まず、図４０に示すように、第１層目のｎ型多結晶シリコン膜をパターニングして、ｐ型ウエル３、ｎ型ウエル４のそれぞれの活性領域の主面に転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のゲート電極９（ワード線ＷＬ）、負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａ、負荷用ＭＩＳＦＥＴＱｐ２、駆動用ＭＩＳＦＥＴＱｄ２に共通のゲート電極１１ｂをそれぞれ形成する。次に、後の工程で局所配線との接続を行うための接続孔が配置される領域のゲート電極１１ａ，１１ｂの上部を覆う酸化シリコン膜１４をエッチングしてその膜厚を薄くする。
【００９０】
次に、ゲート電極９（ワード線ＷＬ）、ゲート電極１１ａ，１１ｂのそれぞれの側壁にサイドウォールスペーサ１３を形成した後、ｐ型ウエル３にｎ型半導体領域７（転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のソース、ドレイン領域）およびｎ型半導体領域１０（駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２のソース、ドレイン領域）を形成し、ｎ型ウエル４にｐ型半導体領域１２（負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２のソース、ドレイン領域）を形成する。ここまでの工程は、前記実施例２と同じである。
【００９１】
次に、本実施例では、図４１に示すように、半導体基板１上にＣＶＤ法で窒化シリコン膜４０を堆積した後、図４２に示すように、この窒化シリコン膜４０とその下層の絶縁膜（ゲート絶縁膜９と同層の絶縁膜）とをエッチングし、負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）に達する接続孔５０を形成する。
【００９２】
次に、図４３、図４４に示すように、ＣＶＤ法で堆積した多結晶シリコン膜をパターニングして容量素子Ｃの下部電極５１を形成する。このとき、本実施例では、下部電極５１をｐ型の多結晶シリコン膜で構成し、前記接続孔５０を通じて負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）とダイレクトに接続する。
【００９３】
次に、図４５、図４６に示すように、ＣＶＤ法で堆積した窒化シリコン膜からなる容量絶縁膜１８とその下層の絶縁膜（ゲート絶縁膜９と同層の絶縁膜）とをエッチングして、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に達する接続孔５２を形成した後、ＣＶＤ法で堆積したｎ型の多結晶シリコン膜をパターニングして容量素子Ｃの上部電極５３を形成する。この上部電極５３は、上記接続孔５２を通じて駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に接続される。図４７のグレイのパターンで示す領域は、下部電極５１と上部電極５３とが重なり合った領域（本実施例の容量素子Ｃが形成される領域）を示している。
【００９４】
次に、図４８、図４９に示すように、ＣＶＤ法でＢＰＳＧ膜からなる層間絶縁膜２１を堆積し、その表面をリフローにより平坦化した後、フォトレジストをマスクにして、まず層間絶縁膜２１をエッチングし、引き続き、層間絶縁膜２１の下層の容量絶縁膜１８、上部電極５２または下部電極５１、さらにその下層の窒化シリコン膜４０、酸化シリコン膜１４、絶縁膜（ゲート絶縁膜９と同層の絶縁膜）をエッチングすることにより、負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２のソース領域（ｐ型半導体領域１２）に達する接続孔２７、駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２のソース領域（ｎ型半導体領域１０）に達する接続孔２８、転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のソース領域（ｎ型半導体領域７）に達する接続孔２９、負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａと駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）とに達する接続孔５４、負荷用ＭＩＳＦＥＴＱｐ２、駆動用ＭＩＳＦＥＴＱｄ２に共通のゲート電極１１ｂと負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）とに達する接続孔５５、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）の上部において上部電極５３に達する接続孔５７、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）の上部において下部電極５１に達する接続孔５８をそれぞれ形成する。
【００９５】
上記接続孔５４を形成する際には、その底部にゲート電極１１ａの一部が露出し、接続孔５５を形成する際には、その底部にゲート電極１１ｂの一部が露出するが、前述したように、この領域のゲート電極１１ａ，１１ｂ上の酸化シリコン膜１４は、あらかじめその膜厚を薄くしてあるので、接続孔５４、５５を形成する際に用いるレジストマスクの合わせずれによるフィールド絶縁膜２の削れを抑えることができ、これにより、前記実施例２と同様の効果が得られる。
【００９６】
次に、図５０、図５１に示すように、層間絶縁膜２１上にスパッタ法で堆積したＡｌ合金膜をパターニングすることにより、局所配線Ｌ１，Ｌ２、電源電圧線２２Ａ、基準電圧線２２Ｂおよびパッド層２２Ｃを形成する。
【００９７】
これにより、一方の局所配線Ｌ２の一端部は、接続孔５４を通じて駆動用ＭＩＳＦＥＴＱｄ１、負荷用ＭＩＳＦＥＴＱｐ１に共通のゲート電極１１ａと、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０、蓄積ノードＢ）とに接続され、局所配線Ｌ２の他端部は、接続孔５８を通じて下部電極５１に接続され、さらに接続孔５０を通じて負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）に接続される。つまり、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０、蓄積ノードＢ）、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）、駆動用ＭＩＳＦＥＴＱｄ１、負荷用ＭＩＳＦＥＴＱｐ１に共通のゲート電極１１ａのそれぞれは、局所配線Ｌ２および下部電極５１を介して互いに接続される。
【００９８】
また、他方の局所配線Ｌ１の一端部は、接続孔５５を通じて駆動用ＭＩＳＦＥＴＱｄ２、負荷用ＭＩＳＦＥＴＱｐ２に共通のゲート電極１１ｂと、負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）とに接続され、局所配線Ｌ１の他端部は、接続孔５７を通じて上部電極５３に接続され、さらに接続孔５２を通じて駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０、蓄積ノードＡ）に接続される。つまり、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０、蓄積ノードＡ）、負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）、駆動用ＭＩＳＦＥＴＱｄ２、負荷用ＭＩＳＦＥＴＱｐ２に共通のゲート電極１１ｂのそれぞれは、局所配線Ｌ１および上部電極５３を介して互いに接続される。
【００９９】
また、電源電圧線２２Ａは、接続孔２７を通じて負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２の各ソース領域（ｐ型半導体領域１２）に接続され、基準電圧線２２Ｂは、接続孔２８を通じて駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２の各ソース領域（ｎ型半導体領域１０）に接続される。さらに、一対のパッド層２２Ｃの一方は、接続孔２９を通じて転送用ＭＩＳＦＥＴＱｔ１のドレイン領域（ｎ型半導体領域７）に接続され、他方は、接続孔２９を通じて転送用ＭＩＳＦＥＴＱｔ２のドレイン領域（ｎ型半導体領域７）に接続される。
【０１００】
その後、図５２に示すように、ＣＶＤ法で堆積した酸化シリコン膜からなる層間絶縁膜３１に接続孔３２を形成した後、層間絶縁膜３１上にスパッタ法で堆積したＡｌ合金膜をパターニングしてデータ線ＤＬ，／ＤＬを形成し、接続孔３２を通じてデータ線ＤＬ，／ＤＬとパッド層２２Ｃとを接続する。
【０１０１】
図５３に示すように、本実施例のＳＲＡＭの周辺回路、例えば入出力保護回路には、前述したメモリセルの容量素子Ｃとほぼ同一構造の容量素子Ｃが形成される。この容量素子Ｃの下部電極５１は、第２層目のｐ型多結晶シリコン膜で構成され、メモリセルの容量素子Ｃの下部電極５１と同一工程で形成される。容量絶縁膜１８は、窒化シリコン膜からなり、メモリセルの容量素子Ｃの容量絶縁膜１８と同一工程で形成される。上部電極５３は、第３層目のｎ型多結晶シリコン膜で構成され、メモリセルの容量素子Ｃの上部電極５３と同一工程で形成される。
【０１０２】
この容量素子Ｃの下部電極５１は、ｎ型ウエル４のｐ型半導体領域３４と接続され、かつ層間絶縁膜２１に形成された接続孔３６を通じて配線２２Ｄと接続されている。上部電極５３は、ｎチャネル型ＭＩＳＦＥＴＱｎのｎ型半導体領域３３と接続され、かつ層間絶縁膜２１に形成された接続孔３５を通じて配線２２Ｄと接続されている。また、ｎチャネル型ＭＩＳＦＥＴＱｎのもう一方のｎ型半導体領域３３は、容量素子Ｃの上部電極５３と同じ第３層目のｎ型多結晶シリコン膜で構成されたパッド層３８を介して配線２２Ｄと接続されている。本実施例では第２層目の多結晶シリコン膜をｐ型で構成しているので、このｐ型多結晶シリコン膜で構成されたパッド層を介して（図示しない）周辺回路のｐチャネル型ＭＩＳＦＥＴのｐ型半導体領域と配線とを接続させることができる。
【０１０３】
（実施例４）
本実施例によるＳＲＡＭのメモリセルの製造方法を図５４〜図６４を用いて説明する。なお、メモリセルの製造方法を示す各図のうち、平面図には導電層と接続孔のみを示し、絶縁膜の図示は省略する。
【０１０４】
まず、図５４に示すように、前記実施例２と同一の工程に従って駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２、負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２および転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２を形成し、その上部に窒化シリコン膜４０を堆積する。
【０１０５】
すなわち、ｐ型ウエル３、ｎ型ウエル４のそれぞれの活性領域の主面に転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のゲート電極９（ワード線ＷＬ）、負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａ、負荷用ＭＩＳＦＥＴＱｐ２、駆動用ＭＩＳＦＥＴＱｄ２に共通のゲート電極１１ｂをそれぞれ形成した後、フォトレジストをマスクにしてゲート電極１１ａ，１１ｂ上の酸化シリコン膜１４の一部をエッチングし、その膜厚を薄くする。続いて、ゲート電極９（ワード線ＷＬ）、ゲート電極１１ａ，１１ｂのそれぞれの側壁にサイドウォールスペーサ１３を形成した後、フォトレジストをマスクにしたイオン注入法でｐ型ウエル３にｎ型半導体領域７（転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のソース、ドレイン領域）およびｎ型半導体領域１０（駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２のソース、ドレイン領域）を形成し、ｎ型ウエル４にｐ型半導体領域１２（負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２のソース、ドレイン領域）を形成する。その後、半導体基板１上にＣＶＤ法で窒化シリコン膜４０を堆積する。
【０１０６】
次に、図５５、図５６に示すように、窒化シリコン膜４０の上部にＣＶＤ法で堆積したｎ型多結晶シリコン膜をパターニングして容量素子Ｃの下部電極６１を形成する。この下部電極６１は、前記実施例２の下部電極４１とはパターンが異なっており、図５６に示すように、その一部が駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）、負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）のそれぞれの上部を覆っている。
【０１０７】
次に、図５７、図５８に示すように、窒化シリコン膜からなる容量絶縁膜１８をＣＶＤ法で堆積した後、この容量絶縁膜１８上にＣＶＤ法で堆積したｎ型多結晶シリコン膜をパターニングして容量素子Ｃの上部電極６２を形成する。この上部電極６２は、前記実施例２の上部電極４２とはパターンが異なっており、図５８に示すように、その一部が駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）のそれぞれの上部を覆っている。図５９のグレイのパターンで示す領域は、下部電極６１と上部電極６２とが重なり合った領域（本実施例の容量素子Ｃが形成される領域）を示している。
【０１０８】
次に、図６０、図６１に示すように、ＢＰＳＧ膜からなる層間絶縁膜２１をＣＶＤ法で堆積し、その表面をリフローにより平坦化した後、フォトレジストをマスクにして、まず層間絶縁膜２１をエッチングし、続いて層間絶縁膜２１の下層の上部電極６２、容量絶縁膜１８、下部電極６１、窒化シリコン膜４０、酸化シリコン膜１４、絶縁膜（ゲート絶縁膜９と同層の絶縁膜）をエッチングすることにより、負荷用ＭＩＳＦＥＴＱｐ１，Ｑｐ２のソース領域（ｐ型半導体領域１２）に達する接続孔２７、駆動用ＭＩＳＦＥＴＱｄ１，Ｑｄ２のソース領域（ｎ型半導体領域１０）に達する接続孔２８、転送用ＭＩＳＦＥＴＱｔ１，Ｑｔ２のソース領域（ｎ型半導体領域７）に達する接続孔２９、負荷用ＭＩＳＦＥＴＱｐ１、駆動用ＭＩＳＦＥＴＱｄ１に共通のゲート電極１１ａと駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０）とに達する接続孔６３、負荷用ＭＩＳＦＥＴＱｐ２、駆動用ＭＩＳＦＥＴＱｄ２に共通のゲート電極１１ｂと負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）とに達する接続孔６４、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０）に達する接続孔６５、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）に達する接続孔６６をそれぞれ形成する。
【０１０９】
上記接続孔６３は、上部電極６２の一部を貫通してゲート電極１１ａとドレイン領域（ｎ型半導体領域１０）とに達しているので、図６０に示すように、この接続孔６３の側壁に上部電極６２の一部が露出する。また、同図には示していないが、接続孔６６も上部電極６２の一部を貫通してドレイン領域（ｎ型半導体領域１２）に達しているので、この接続孔６３の側壁に上部電極６２の一部が露出する。また、接続孔６４は、下部電極６１の一部を貫通してゲート電極１１ｂとドレイン領域（ｎ型半導体領域１２）とに達しているので、図６０に示すように、この接続孔６４の側壁に下部電極６１の一部が露出する。また、同図には示していないが、接続孔６５も下部電極６１の一部を貫通してドレイン領域（ｎ型半導体領域１０）に達しているので、この接続孔６５の側壁に下部電極６１の一部が露出する。
【０１１０】
なお、上記接続孔６３の底部にはゲート電極１１ａの一部が露出し、接続孔６４の底部にはゲート電極１１ｂの一部が露出するが、前述したように、この領域のゲート電極１１ａ，１１ｂ上の酸化シリコン膜１４は、あらかじめその膜厚を薄くしてあるので、短時間のエッチングでゲート電極１１ａ，１１ｂを露出させることができ、前記実施例２と同様の効果が得られる。
【０１１１】
次に、図６２に示すように、層間絶縁膜２１上にスパッタ法あるいはＣＶＤ法で堆積したタングステン（Ｗ）膜をエッチバックすることにより、前記接続孔６３〜６６の内部にＷ膜６７を埋め込む。
【０１１２】
前述したように、接続孔６３の側壁と接続孔６６の側壁にはそれぞれ上部電極６２の一部が露出しているので、駆動用ＭＩＳＦＥＴＱｄ２のドレイン領域（ｎ型半導体領域１０、蓄積ノードＢ）、負荷用ＭＩＳＦＥＴＱｐ２のドレイン領域（ｐ型半導体領域１２）、駆動用ＭＩＳＦＥＴＱｄ１、負荷用ＭＩＳＦＥＴＱｐ１に共通のゲート電極１１ａのそれぞれは、接続孔６３、６６に埋め込まれたＷ膜６７および上部電極６２を介して互いに接続される。
【０１１３】
また、接続孔６４の側壁と接続孔６５の側壁にはそれぞれ下部電極６１の一部が露出しているので、駆動用ＭＩＳＦＥＴＱｄ１のドレイン領域（ｎ型半導体領域１０、蓄積ノードＡ）、負荷用ＭＩＳＦＥＴＱｐ１のドレイン領域（ｐ型半導体領域１２）、駆動用ＭＩＳＦＥＴＱｄ２、負荷用ＭＩＳＦＥＴＱｐ２に共通のゲート電極１１ｂのそれぞれは、接続孔６４，６５に埋め込まれたＷ膜６７および下部電極６１を介して互いに接続される。
【０１１４】
このように、前記各実施例１〜３では、層間絶縁膜２１上にスパッタ法で堆積したＡｌ合金膜を使って局所配線（Ｌ１，Ｌ２）を形成したのに対し、本実施例では、接続孔６３〜６６の内部に埋め込んだＷ膜６７と容量素子Ｃの上部電極６２および下部電極６１を局所配線として利用する。これにより、図６３に示すように、層間絶縁膜２１上に堆積したＡｌ合金膜で電源電圧線２２Ａ、基準電圧線２２Ｂおよびパッド層２２Ｃを形成する際、前記各実施例１〜３で局所配線を配置した領域に他の配線（例えば基準電圧線や電源電圧線を強化するための配線、分割ワード線など）を配置することが可能となるので、メモリセルの動作信頼性や配線設計の自由度が向上する。
【０１１５】
その後、図６４に示すように、ＣＶＤ法で堆積した酸化シリコン膜からなる層間絶縁膜３１に接続孔３２を形成した後、層間絶縁膜３１上にスパッタ法で堆積したＡｌ合金膜をパターニングしてデータ線ＤＬ，／ＤＬを形成し、接続孔３２を通じてデータ線ＤＬ，／ＤＬとパッド層２２Ｃとを接続する。
【０１１６】
なお、本実施例では接続孔６３〜６６の内部にＷ膜を埋め込んだが、Ｗ以外の金属材料を埋め込んでもよい。このとき接続孔６３〜６６に埋め込む金属は、層間絶縁膜２１上に堆積したＡｌ合金膜をパターニングして電源電圧線２２Ａ、基準電圧線２２Ｂ、パッド層２２Ｃなどを形成する際のドライエッチングで削れ難い材料を選択する必要がある。また、接続孔６３〜６６の底部は半導体領域（ｎ型半導体領域１０またはｐ型半導体領域１２）と接しているので、接続孔６３〜６６に埋め込む金属は、半導体領域中の不純物が拡散し難い材料を選択する必要がある。ただし、不純物拡散速度の遅い金属シリサイド層を半導体領域の表面に設けた場合は、この限りではない。
【０１１７】
本発明によれば、容量素子の上部電極および下部電極を局所配線として利用することにより、別途局所配線を設ける必要がなくなり、局所配線を設ける領域に他の配線を配置することが可能となるので、メモリセルの動作信頼性や配線設計の自由度を向上させることができる。
【０１１８】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０１２０】
本発明によれば、メモリセルの上部に形成した容量素子の一方の電極を一方の蓄積ノードに接続し、他方の電極を他方の蓄積ノードに接続することにより、容量素子を通じて蓄積ノードに十分な電荷が供給されるので、メモリセルサイズを微細化したり、動作電圧を低下させたりした場合においても、α線による蓄積ノードの電位変動が抑制され、メモリセルのソフトエラー耐性が向上する。
【０１２１】
本発明によれば、半導体基板上に堆積した２層の導電膜を使って周辺回路の容量素子を構成することにより、半導体基板に形成した拡散層（ｐｎ接合）などを使った容量素子に比べて素子の占有面積を小さくできるので、周辺回路の面積を縮小してＳＲＡＭを高集積化することができる。
【０１２２】
本発明によれば、容量素子の電極と同一工程で形成されたパッド層を介在させてＭＩＳＦＥＴの半導体領域と配線とを接続することにより、フォトレジストをマスクにしたエッチングで半導体領域の上部に接続を形成する際のマスク合わせ余裕を小さくできるので、ＭＩＳＦＥＴの面積を縮小してＳＲＡＭを高集積化することができる。
【０１２３】
本発明によれば、ゲート電極とに達する接続孔を形成する工程に先立って、ゲート電極の上部を覆っている絶縁膜の一部の膜厚を薄くしておくことにより、短時間のエッチングでゲート電極を露出させることができるので、他の領域のオーバーエッチングが防止され、フィールド絶縁膜などが削られる不具合を防止できる。これにより、ＳＲＡＭを有する半導体集積回路装置の製造歩留り、信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の一実施例であるＳＲＡＭのメモリセル（約９個分）を示す平面図である。
【図２】本発明の一実施例であるＳＲＡＭのメモリセルを示す拡大平面図である。
【図３】図１、図２のＡ−Ａ’線における半導体基板の要部断面図である。
【図４】本発明のＳＲＡＭのメモリセルの等価回路図である。
【図５】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図６】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図７】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図８】
本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図９】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図１０】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図１２】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図１４】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図１６】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図１８】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図１９】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図２０】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図２１】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の要部断面図である。
【図２２】本発明のＳＲＡＭのメモリセルの第１の製造方法を示す半導体基板の平面図である。
【図２３】本発明のＳＲＡＭの周辺回路を示す半導体基板の要部断面図である。
【図２４】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図２５】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図２６】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図２７】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図２８】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図２９】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の平面図である。
【図３０】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図３１】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の平面図である。
【図３２】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の平面図である。
【図３３】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図３４】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図３５】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の平面図である。
【図３６】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図３７】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の平面図である。
【図３８】本発明のＳＲＡＭのメモリセルの第２の製造方法を示す半導体基板の要部断面図である。
【図３９】本発明のＳＲＡＭの周辺回路を示す半導体基板の要部断面図である。
【図４０】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の要部断面図である。
【図４１】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の要部断面図である。
【図４２】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の平面図である。
【図４３】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の要部断面図である。
【図４４】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の平面図である。
【図４５】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の要部断面図である。
【図４６】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の平面図である。
【図４７】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の平面図である。
【図４８】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の要部断面図である。
【図４９】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の平面図である。
【図５０】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の要部断面図である。
【図５１】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の要部平面図である。
【図５２】本発明のＳＲＡＭのメモリセルの第３の製造方法を示す半導体基板の断面図である。
【図５３】本発明のＳＲＡＭの周辺回路を示す半導体基板の要部断面図である。
【図５４】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の要部断面図である。
【図５５】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の要部断面図である。
【図５６】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の平面図である。
【図５７】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の要部断面図である。
【図５８】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の平面図である。
【図５９】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の平面図である。
【図６０】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の要部断面図である。
【図６１】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の平面図である。
【図６２】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の要部断面図である。
【図６３】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の要部断面図である。
【図６４】本発明のＳＲＡＭのメモリセルの第４の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
１　半導体基板
２　フィールド絶縁膜
３　ｐ型ウエル
４　ｎ型ウエル
５　ｐ型埋込み層
６　ｎ型埋込み層
７　ｎ型半導体領域（ソース領域、ドレイン領域）
８　ゲート絶縁膜
９　ゲート電極
１０　ｎ型半導体領域（ソース領域、ドレイン領域）
１１ａ　ゲート電極
１１ｂ　ゲート電極
１２　ｐ型半導体領域（ソース領域、ドレイン領域）
１３　サイドウォールスペーサ
１４　酸化シリコン膜
１５　酸化シリコン膜
１６　下部電極
１７　接続孔
１８　容量絶縁膜
１９　上部電極
２０　接続孔
２１　層間絶縁膜
２２Ａ　電源電圧線
２２Ｂ　基準電圧線
２２Ｃ　パッド層
２２Ｄ　配線
２３　接続孔
２４　接続孔
２５　接続孔
２６　接続孔
２７　接続孔
２８　接続孔
２９　接続孔
３１　層間絶縁膜
３２　接続孔
３３　ｎ型半導体領域
３４　ｐ型半導体領域
３５　接続孔
３６　接続孔
３７　接続孔
３８　パッド層
４０　窒化シリコン膜
４１　下部電極
４２　上部電極
４３　接続孔
４４　接続孔
４５　接続孔
４６　接続孔
５０　接続孔
５１　下部電極
５２　接続孔
５３　上部電極
５４　接続孔
５５　接続孔
５７　接続孔
５８　接続孔
６１　下部電極
６２　上部電極
６３　接続孔
６４　接続孔
６５　接続孔
６６　接続孔
６７　タングステン（Ｗ）膜
ＡＲ　活性領域
Ｃ　容量素子
ＤＬ　データ線
／ＤＬ　データ線
Ｌ１局所配線
Ｌ２局所配線
Ｑｄ１駆動用ＭＩＳＦＥＴ
Ｑｄ２駆動用ＭＩＳＦＥＴ
Ｑｎ　ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ１負荷用ＭＩＳＦＥＴ
Ｑｐ２負荷用ＭＩＳＦＥＴ
Ｑｔ１転送用ＭＩＳＦＥＴ
Ｑｔ２転送用ＭＩＳＦＥＴ
ＷＬ　ワード線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a technology for manufacturing a semiconductor integrated circuit device, and more particularly to a technology effective when applied to a semiconductor integrated circuit device having an SRAM (Static Random Access Memory).
[0002]
[Prior art]
A CMOS SRAM in which a high resistance load type or complete CMOS type memory cell is combined with a peripheral circuit constituted by a complementary MISFET (CMOSFET) has been conventionally used for a cache memory of a computer or a work station.
[0003]
The memory cell of the CMOS SRAM includes a flip-flop circuit for storing 1-bit (bit) information and two MISFETs (Metal Insulator Semiconductor Field Effect Transistors) for transfer. The flip-flop circuit is composed of a pair of driving MISFETs and a pair of resistive elements in a high resistance load type, and is composed of a pair of driving MISFETs and a pair of load MISFETs in a complete CMOS type.
[0004]
In recent years, this type of SRAM has been required to have a smaller memory cell size for higher capacity and higher speed, and a lower operating voltage for lower power consumption of the system. However, a problem when trying to meet these demands is a decrease in resistance to soft errors due to α rays.
[0005]
Soft error due to α-rays means that α-rays (He nuclei) contained in cosmic rays and α-rays emitted from radioactive atoms contained in resin materials of LSI packages enter memory cells and are stored in an information storage unit. Is a phenomenon that destroys the information that is
[0006]
α-ray particles have an energy of 5 eV and generate electron-hole pairs when incident on a silicon (Si) substrate. When this α-ray enters the storage node at the “High” potential level of the memory cell, electrons generated by the α-ray flow into the storage node, and holes flow into the substrate. As a result, the charge and potential of the storage node instantaneously And the information in the memory cell is inverted with a certain probability.
[0007]
In the case of the SRAM, it is effective to increase the storage node capacity of the memory cell in order to improve the soft error resistance due to the α ray.
[0008]
Japanese Patent Application Laid-Open No. 61-128557 (Patent Document 1) relates to a high resistance load type SRAM. The SRAM disclosed in this publication is connected to a power supply voltage (VCC) or a reference voltage (VSS). The capacitance of the storage node is increased by arranging the polycrystalline silicon electrode above the memory cell and forming a capacitance between the electrode, the storage node, and the insulating film interposed therebetween.
[0009]
Japanese Patent Application Laid-Open No. 61-283161 (Patent Document 2) also relates to an SRAM of a high resistance load type. The SRAM disclosed in this publication includes a first polycrystalline structure forming a resistance element of a memory cell. A second polycrystalline silicon film is disposed above the silicon film, and the second polycrystalline silicon film is sandwiched between the second polycrystalline silicon film and the low-resistance portions of the first polycrystalline silicon film formed on both sides of the resistance element. By forming a capacitance with the insulating film thus removed, the capacitance of the storage node is increased.
[0010]
Japanese Patent Application Laid-Open No. 64-25558 (Patent Document 3) also relates to an SRAM of a high resistance load type, and the SRAM disclosed in this publication transfers a junction depth of a drain region of a driving MISFET to transfer the same. In addition to being formed deeper than that of the MISFET, a semiconductor region having a conductivity type different from that of the drain region is formed below the drain region, and a pn junction capacitance composed of the semiconductor region and the drain region is supplied to the storage node. By doing so, the storage node capacity is increased.
[0011]
Japanese Patent Laying-Open No. 1-166554 (Patent Document 4) relates to a TFT (Thin Film Transistor) type complete CMOS type SRAM in which a load MISFET is constituted by a two-layer polycrystalline silicon film formed above a driving MISFET. However, in the SRAM disclosed in this publication, a part of the gate electrode of one load MISFET extends over the source or drain region of the other load MISFET. The capacitance is formed by the drain region and the insulating film sandwiched therebetween, thereby increasing the storage node capacitance.
[0012]
[Patent Document 1]
JP-A-61-128557
[0013]
[Patent Document 2]
JP-A-61-283161
[0014]
[Patent Document 3]
JP-A-64-25558
[0015]
[Patent Document 4]
JP-A-1-166554
[0016]
[Problems to be solved by the invention]
As described above, in the high resistance load type SRAM and the TFT type complete CMOS type SRAM, measures for increasing the storage node capacity of the memory cell have been taken conventionally.
[0017]
However, among the full CMOS type SRAMs, in the case of a so-called bulk CMOS type SRAM in which all six MISFETs constituting a memory cell are formed in a semiconductor substrate, no measures have been taken to increase the storage node capacitance. Was.
[0018]
The reason is that a bulk CMOS type SRAM in which a load MISFET is formed in a semiconductor substrate has a relatively large area of the load MISFET, and therefore has a large current driving capability and a large storage node capacitance. This is because a sufficient charge can be supplied to the storage node even when the potential of the storage node changes.
[0019]
However, even in the bulk CMOS type SRAM, when the memory cell size is further miniaturized, the current driving capability of the load MISFET is reduced, and when the operating voltage is further reduced, the amount of charge stored in the storage node is also reduced. Because of the decrease, the potential fluctuation of the storage node due to the α ray cannot be suppressed, and the soft error resistance decreases.
[0020]
An object of the present invention is to provide a technique capable of improving soft error resistance of an SRAM employing a bulk CMOS method.
[0021]
Another object of the present invention is to provide a technique capable of promoting the miniaturization of an SRAM employing a bulk CMOS method.
[0022]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0023]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0024]
The method for manufacturing a semiconductor integrated circuit device according to the present invention includes:
(A) forming, in a semiconductor substrate, semiconductor regions for the first and second driving MISFETs, the first and second load MISFETs, and the first and second transfer MISFETs; Forming electrodes of the first and second driving MISFETs, the first and second load MISFETs, and the first and second transfer MISFETs; Forming a first insulating film thinner than the film thickness of
(B) forming a second insulating film on the electrode, the first insulating film, and the semiconductor region;
(C) forming a third insulating film on the second insulating film;
(D) etching the third insulating film by using the second insulating film as an etching stopper, and then etching the second insulating film, so that the thickness of the first insulating film on the electrode is reduced. Forming a connection hole for exposing the thinly formed portion and the semiconductor region,
(E) connecting a semiconductor region of the first driving MISFET and the first load MISFET to a gate electrode of the second driving MISFET and the second load MISFET;
(F) connecting a semiconductor region of the second drive MISFET and the second load MISFET to a gate electrode of the first drive MISFET and the first load MISFET;
The semiconductor regions of the first and second driving MISFETs and the first and second transfer MISFETs are n-type, and the semiconductor regions of the first and second load MISFETs are p-type. .
[0025]
The summary of the invention other than the above-mentioned invention of the present application is as follows.
(1) In a semiconductor integrated circuit device according to the present invention, a gate electrode of each of a pair of drive MISFETs, a pair of load MISFETs, and a pair of transfer MISFETs forming a memory cell is formed on a main surface of a semiconductor substrate. In a complete CMOS type SRAM constituted by a first conductive film, a second conductive film formed on the memory cell, an insulating film formed on the second conductive film, A third conductive film formed over the insulating film forms a capacitor, and the second conductive film is electrically connected to one storage node of the memory cell. The third conductive film is electrically connected to the other storage node of the memory cell.
(2) In the semiconductor integrated circuit device according to the present invention, the one electrode of the capacitive element and the one storage node may be formed from the first metal film formed on the third conductive film. And the other electrode of the capacitive element and the other storage node are electrically connected via the other of the pair of metal wires. Things.
(3) In the semiconductor integrated circuit device according to the present invention, the second conductive film forming one electrode of the capacitive element and the third conductive film forming the other electrode of the capacitive element may be different from each other. Each of the n-type polycrystalline silicon films has one electrode of the capacitor electrically connected to one drain region of the pair of driving MISFETs through a first connection hole, and The second electrode is electrically connected to one of the pair of metal wirings through a second connection hole formed above the connection hole, and the other electrode of the capacitive element is connected to the pair of drive wires through a third connection hole. And electrically connected to the other drain region of the MISFET for use and to the other of the pair of metal wires through a fourth connection hole formed above the third connection hole. Is the thing
(4) In the semiconductor integrated circuit device according to the present invention, the second conductive film forming one electrode of the capacitive element and the third conductive film forming the other electrode of the capacitive element may be different. One of the electrodes of the capacitor is a fifth connection for electrically connecting one of the pair of metal wirings and one of the drain regions of the pair of driving MISFETs. The side wall of the hole is electrically connected to the one metal wiring, and the other electrode of the capacitor electrically connects the other of the pair of metal wirings and the other drain region of the pair of driving MISFETs. Is electrically connected to the other metal wiring at a side wall of a sixth connection hole connected to the second connection hole.
(5) In the semiconductor integrated circuit device according to the present invention, the second conductive film forming one electrode of the capacitor and the third conductive film forming the other electrode of the capacitor may be formed. One is an n-type polycrystalline silicon film, the other is a p-type polycrystalline silicon film, and one electrode made of the n-type polycrystalline silicon film is connected to a pair of driving MISFETs through a seventh connection hole. And electrically connected to one of the pair of metal wirings through an eighth connection hole formed above the seventh connection hole, while being electrically connected to one drain region. The other electrode made of a polycrystalline silicon film is electrically connected to the other drain region of the pair of load MISFETs through a ninth connection hole, and is formed above the ninth connection hole. Tenth connection made In which the are a pair of the other and electrically connected to the metal wiring throughout.
(6) In the semiconductor integrated circuit device of the present invention, a reference voltage line for supplying a reference voltage to each source region of the pair of driving MISFETs, and a power supply voltage for supplying a source voltage to each source region of the pair of load MISFETs. The power supply voltage line is formed of the first-layer metal film.
(7) In the semiconductor integrated circuit device according to the present invention, a pair of complementary data lines is constituted by a second-layer metal film formed above the first-layer metal film, and the pair of complementary data lines is formed. One of the sex data lines is electrically connected to one source region of the pair of transfer MISFETs via one of a pair of pad layers formed of the first metal film, and The other of the complementary data lines is electrically connected to the other source region of the pair of transfer MISFETs via the other of the pair of pad layers.
(8) In the semiconductor integrated circuit device according to the present invention, the second conductive film, the insulating film formed on the second conductive film, and the insulating film formed on the insulating film are formed in the peripheral circuit of the SRAM. In this case, a capacitive element made of the third conductive film is formed.
(9) In the semiconductor integrated circuit device according to the present invention, the MISFET constituting the peripheral circuit of the SRAM and the metal wiring formed on the third conductive film may be formed by the second conductive film or the second conductive film. It is electrically connected via a pad layer composed of the third conductive film.
(10) The method of manufacturing a semiconductor integrated circuit device of the present invention
(A) forming respective gate electrodes of the driving MISFET, the load MISFET, and the transfer MISFET with a first conductive film deposited on a main surface of a semiconductor substrate;
(B) a second-layer conductive film deposited on the first-layer conductive film, an insulating film deposited on the second-layer conductive film, and a third conductive film deposited on the insulating film. Forming a pair of electrodes of a capacitor and a capacitor insulating film with a conductive film as a layer,
(C) patterning the first-layer metal film deposited on the third-layer conductive film to form a pair of metal wirings, and storing one of the electrodes of the capacitive element and one of the memory cells; A node is electrically connected through one of the pair of metal wires, and the other electrode of the capacitive element and the other storage node of the memory cell are connected through the other of the pair of metal wires. Electrical connection process,
Contains.
(11) The method of manufacturing a semiconductor integrated circuit device according to the present invention
(A) After forming the pair of drive MISFETs, the pair of load MISFETs, and the pair of transfer MISFETs, the first insulating film deposited on the MISFETs is etched to form the pair of drive MISFETs. Forming a first connection hole reaching one of the drain regions of the MISFET for use;
(B) patterning the second conductive film made of an n-type polycrystalline silicon film deposited on the first insulating film to form one electrode of the capacitive element; Electrically connecting one electrode of the capacitive element and the drain region of the one driving MISFET through a connection hole;
(C) depositing the capacitive insulating film on one electrode of the capacitive element and then etching the capacitive insulating film to form the other drain region of the pair of driving MISFETs and the one driving MISFET; Forming a second connection hole reaching a common gate electrode in one of the pair of load MISFETs;
(D) patterning the third conductive film made of an n-type polycrystalline silicon film deposited on the capacitive element to form the other electrode of the capacitive element, and through the second connection hole A step of electrically connecting the other electrode of the capacitive element, a drain region of the other drive MISFET, and a gate electrode common to the one drive MISFET and the one load MISFET;
(E) etching a first interlayer insulating film deposited on the other electrode of the capacitor, a third connection hole reaching one electrode of the capacitor, the other electrode of the capacitor; A fifth connection hole reaching the drain region of the one driving MISFET and the other of the pair of load MISFETs and a gate electrode common to the other driving MISFET. Forming a sixth connection hole reaching the drain region of the load MISFET,
(F) patterning a first-layer metal film deposited on the interlayer insulating film, one end of which is electrically connected to one electrode of the capacitive element through the third connection hole, and the other end of which is connected; A first metal wiring electrically connected to a drain region of the one driving MISFET and a gate electrode common to the other load MISFET and the other driving MISFET through the fifth connection hole; And one end is electrically connected to the other electrode of the capacitive element through the fourth connection hole, and the other end is electrically connected to the drain region of the other load MISFET through the sixth connection hole. Forming a second metal wiring,
Contains.
(12) The method of manufacturing a semiconductor integrated circuit device according to the present invention
(A) The first interlayer insulating film is etched to reach a seventh connection hole that reaches one source region of the pair of transfer MISFETs and reaches another source region of the pair of transfer MISFETs. Forming an eighth connection hole,
(B) patterning the first metal film to form a first pad layer electrically connected to the source region of the one transfer MISFET through the seventh connection hole; Forming a second pad layer electrically connected to the source region of the other transfer MISFET through a connection hole;
(C) etching a second interlayer insulating film deposited on the first metal film to reach a ninth connection hole reaching the first pad layer and reaching the second pad layer; Forming a tenth connection hole,
(D) Complementary data electrically connected to the first pad layer through the ninth connection hole by etching the second metal film deposited on the second interlayer insulating film. Forming one of the lines and the other of the complementary data lines electrically connected to the second pad layer through the tenth connection hole;
Contains.
(13) The method for manufacturing a semiconductor integrated circuit device according to the present invention
(A) After forming the pair of driving MISFETs, the pair of load MISFETs, and the pair of transfer MISFETs, a first insulating film is deposited on these MISFETs, and then the first insulating film is formed. Patterning the second conductive film made of an n-type polycrystalline silicon film deposited on the film to form one electrode of the capacitor;
(B) depositing the capacitive insulating film on one electrode of the capacitive element, and then patterning the third conductive film made of an n-type polycrystalline silicon film deposited on the capacitive insulating film; Forming the other electrode of the capacitive element,
(C) etching the first interlayer insulating film deposited on the other electrode of the capacitive element so as to penetrate through one electrode of the capacitive element and to form one drain region of the pair of driving MISFETs; A first connection hole that reaches the first connection hole, one drain region of the pair of load MISFETs, and a second connection that reaches a gate electrode common to the other of the pair of load MISFETs and the other of the pair of drive MISFETs. A third connection hole that penetrates the hole, the other electrode of the capacitive element, and reaches a drain region of the other driving MISFET and a gate electrode common to the one driving MISFET and the one load MISFET. Forming a fourth connection hole reaching the drain region of the other load MISFET,
(D) patterning a first-layer metal film deposited on the interlayer insulating film, one end of which is connected to the one electrode of the capacitor through the first connection hole and the drain of the one driving MISFET; A drain electrode of the one load MISFET and a gate electrode common to the other load MISFET and the other drive MISFET through the second connection hole. A first metal wiring electrically connected to the other, a second end of the capacitive element through one end of the third connection hole, a drain region of the other driving MISFET, and the one load MISFET. , The other driving MISFET is electrically connected to a common gate electrode, and the other end is connected to the other load MISFET through the fourth connection hole. Forming a second metal wiring which is the drain region and electrically connected to the FET,
Includes
(14) The method of manufacturing a semiconductor integrated circuit device of the present invention
(A) After forming the pair of drive MISFETs, the pair of load MISFETs, and the pair of transfer MISFETs, the first insulating film deposited on the MISFETs is etched to form the pair of load MISFETs. Forming a first connection hole reaching the other drain region of the MISFET for use;
(B) patterning the second conductive film made of a p-type polycrystalline silicon film deposited on the first insulating film to form one electrode of the capacitive element; Electrically connecting one electrode of the capacitive element and the drain region of the other load MISFET through a connection hole;
(C) depositing the capacitive insulating film on one electrode of the capacitive element and then etching the capacitive insulating film to form a second connection hole reaching one drain region of the pair of driving MISFETs; Forming,
(D) patterning the third conductive film made of an n-type polycrystalline silicon film deposited on the capacitive insulating film to form the other electrode of the capacitive element; Electrically connecting the other electrode of the capacitive element and the drain region of the one driving MISFET through
(E) etching a first interlayer insulating film deposited on the other electrode of the capacitor, a third connection hole reaching one electrode of the capacitor, the other electrode of the capacitor; A fourth connection hole reaching the drain region of the one driving MISFET, and a fifth connection hole reaching the other load MISFET and a gate electrode common to the other of the pair of driving MISFETs. Forming a drain region of the driving MISFET and a sixth connection hole reaching one of the pair of load MISFETs and the one driving MISFET;
(F) patterning a first-layer metal film deposited on the interlayer insulating film, one end of which is electrically connected to the other electrode of the capacitive element through the fourth connection hole, and the other end of which is patterned; A first metal wiring electrically connected to a drain region of the one load MISFET and a gate electrode common to the other load MISFET and the other drive MISFET through the sixth connection hole; One end is electrically connected to one electrode of the capacitive element through the third connection hole, and the other end is connected to the drain region of the other driving MISFET through the sixth connection hole; Forming a second MISFET and a second metal wiring electrically connected to a gate electrode common to the one driving MISFET, respectively.
Includes
(15) In the method of manufacturing a semiconductor integrated circuit device according to the present invention, the first interlayer insulating film is etched to form a gate common to one of the pair of driving MISFETs and one of the pair of load MISFETs. Prior to the step of forming a connection hole that reaches an electrode, and a gate electrode common to the other of the pair of driving MISFETs and the other of the pair of load MISFETs, an insulating layer covering an upper portion of each of the gate electrodes. The method includes a step of reducing the thickness of a part of the film.
[0026]
According to the above-described means, one electrode of the capacitor composed of the second conductive film, the third conductive film, and the insulating film sandwiched therebetween is connected to one storage node, and the other is connected to the other storage node. Is connected to the other storage node, sufficient charge is supplied to the storage node through the capacitive element. Therefore, even when the memory cell size is reduced or the operating voltage is reduced, the α-line The fluctuation of the potential of the storage node is suppressed, and the soft error resistance of the memory cell is improved.
[0027]
According to the above-described means, by forming the capacitance element of the peripheral circuit using the two conductive films deposited on the semiconductor substrate, the capacitance element using the diffusion layer (pn junction) formed on the semiconductor substrate can be obtained. Since the area occupied by the elements can be reduced, the area of the peripheral circuit can be reduced and the SRAM can be highly integrated.
[0028]
According to the above-described means, the semiconductor region of the MISFET and the wiring are connected to each other with the pad layer formed in the same step as the electrode of the capacitor element interposed therebetween. Since the margin for mask alignment when forming the connection can be reduced, the area of the MISFET can be reduced and the SRAM can be highly integrated.
[0029]
According to the above-described means, prior to the step of forming a connection hole reaching the gate electrode, the thickness of a part of the insulating film covering the upper part of the gate electrode is reduced, so that etching can be performed in a short time. Thus, the gate electrode can be exposed, so that over-etching in other regions can be prevented, and the problem that the field insulating film or the like is scraped can be prevented.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, the same members are denoted by the same reference numerals, and a repeated description thereof will be omitted.
[0031]
(Example 1)
FIG. 4 is an equivalent circuit diagram of the memory cell of the SRAM of the present embodiment. As shown, this memory cell includes a pair of driving MISFETs Qd arranged at intersections of a pair of complementary data lines (data line DL, data line / (bar) DL) and word line WL. 1 , Qd 2 , A pair of load MISFETs Qp 1 , Qp 2 And a pair of transfer MISFETs Qt 1 , Qt 2 It is composed of Driving MISFET Qd 1 , Qd 2 And transfer MISFET Qt 1 , Qt 2 Is an n-channel type, and the load MISFET Qp 1 , Qp 2 Are of the p-channel type. That is, this memory cell is configured as a complete CMOS type using four n-channel MISFETs and two p-channel MISFETs.
[0032]
Of the six MISFETs constituting the memory cell, a pair of driving MISFETs Qd 1 , Qd 2 And a pair of load MISFETs Qp 1 , Qp 2 Constitute a flip-flop circuit as an information storage unit for storing 1-bit information. One input / output terminal (storage node A) of this flip-flop circuit is connected to a transfer MISFET Qt 1 The other input / output terminal (storage node B) is connected to the transfer MISFET Qt 2 Connected to the source region.
[0033]
Transfer MISFET Qt 1 Is connected to the data line DL, and the transfer MISFET Qt 2 Are connected to the data line / DL. One end of the flip-flop circuit (the load MISFET Qp 1 , Qp 2 Are connected to the power supply voltage (Vcc), and the other end (driving MISFET Qd 1 , Qd 2 Are connected to a reference voltage (Vss). The power supply voltage (Vcc) is, for example, 3 V, and the reference voltage (Vss) is, for example, 0 V (GND).
[0034]
A feature of the SRAM of this embodiment is that a capacitor C having a stacked structure as described in detail below is formed in the memory cell, and one electrode of the capacitor C is connected to one storage node (storage) of a flip-flop circuit. Node A) and the other electrode is connected to the other storage node (storage node B).
[0035]
Next, FIG. 1 (a plan view showing about nine memory cells), FIG. 2 (an enlarged plan view showing about one memory cell), and FIG. 3 (FIGS. 2 (a cross-sectional view along the line AA ′). Note that FIGS. 1 and 2 show only the conductive layers constituting the memory cell and the connection holes connecting these conductive layers, and the illustration of the insulating film separating the conductive layers is omitted.
[0036]
Six MISFETs forming a memory cell are formed in an active region surrounded by a field insulating film 2 on a main surface of a semiconductor substrate 1 made of single crystal silicon. Driving MISFET Qd composed of n-channel type 1 , Qd 2 And transfer MISFET Qt 1 , Qt 2 Is formed in the active region of the p-type well 3 and is a p-channel type load MISFET Qp 1 , Qp 2 Are formed in the active region of the n-type well 4. A p-type buried layer 5 is formed in the semiconductor substrate 1 below the p-type well 3, and an n-type buried layer 6 is formed in the semiconductor substrate 1 below the n-type well 4.
[0037]
A pair of transfer MISFETs Qt 1 , Qt 2 Are a n-type semiconductor region 7 (source region and drain region) formed in the active region of the p-type well 3, a gate insulating film 8 made of a silicon oxide film formed on the surface of the active region, The gate electrode 9 is formed of a first-layer n-type polycrystalline silicon film (or a polycide film formed by laminating a polycrystalline silicon film and a refractory metal silicide film) formed on the film 8. Transfer MISFET Qt 1 , Qt 2 Is integrally formed with the word line WL.
[0038]
A pair of driving MISFETs Qd 1 , Qd 2 Are formed on an n-type semiconductor region 10 (source region and drain region) formed in the active region of the p-type well 3, a gate insulating film 8 formed on the surface of the active region, and formed on the gate insulating film 8. And gate electrodes 11a and 11b made of the first layer n-type polycrystalline silicon film (or polycide film). Driving MISFET Qd 1 Of the transfer MISFET Qt 1 MISFET Qd formed in an active region common to the source region (n-type semiconductor region 7) 2 Of the transfer MISFET Qt 2 Are formed in the same active region as the source region (n-type semiconductor region 7).
[0039]
A pair of load MISFETs Qp 1 , Qp 2 Are formed in a p-type semiconductor region 12 (source region and drain region) formed in an active region of the n-type well 4, a gate insulating film 8 formed on a surface of the active region, and formed on the gate insulating film 8. And gate electrodes 11a and 11b made of the first layer n-type polycrystalline silicon film (or polycide film). Load MISFET Qp 1 Of the driving MISFET Qd 1 And the load MISFET Qp 2 Of the driving MISFET Qd 2 And the gate electrode 11b.
[0040]
A lower electrode 16 of the capacitive element C is formed above the memory cell composed of the six MISFETs via insulating films 14 and 15 made of a silicon oxide film. This lower electrode 16 is made of a second-layer n-type polycrystalline silicon film, and widely covers the upper part of the memory cell. The lower electrode 16 is connected to the driving MISFET Qd through the connection hole 17. 1 (The n-type semiconductor region 10 and the storage node A).
[0041]
An upper electrode 19 of the capacitor C is formed above the lower electrode 16 via a capacitor insulating film 18 made of a silicon nitride film. The upper electrode 19 is made of a third-layer n-type polycrystalline silicon film and widely covers the upper part of the memory cell. The upper electrode 19 is connected to the drive MISFET Qd through the connection hole 20. 1 , MISFET Qp for load 1 Common gate electrode 11a and a driving MISFET Qd 2 (The n-type semiconductor region 10 and the storage node B).
[0042]
As described above, in the SRAM of the present embodiment, the lower electrode 16 and the upper electrode 19 covering the upper part of the memory cell with a large area, and the capacitance insulating film 18 sandwiched therebetween constitute the stacked capacitive element C. One electrode (lower electrode 16) of the capacitive element C is connected to one storage node A of the flip-flop circuit, and the other electrode (upper electrode 19) is connected to the other storage node B.
[0043]
With this configuration, sufficient charges are supplied to the storage nodes A and B through the capacitance element C. Therefore, even when the memory cell size is reduced or the operating voltage is reduced, the storage nodes A and B using α rays are used. Is suppressed, and the soft error resistance of the memory cell is improved.
[0044]
A pair of local wirings L made of a first layer of aluminum (Al) alloy film is provided above the capacitor element C via a first layer interlayer insulating film 21 made of a BPSG (Boro Phospho Silicate Glass) film. 1 , L 2 , A power supply voltage line 22A, a reference voltage line 22B, and a pair of pad layers 22C.
[0045]
The pair of local wirings L 1 , L 2 One of (L 2 ) Is connected to the upper electrode 19 of the capacitive element C through a connection hole 23, and is further connected to the drive MISFET Qd through the connection hole 20. 2 Drain region (n-type semiconductor region 10) and driving MISFET Qd 1 , MISFET Qp for load 1 Are connected to a common gate electrode 11a. Local wiring L 2 Is connected to the load MISFET Qp through the connection hole 24. 2 Is connected to the drain region (p-type semiconductor region 12). That is, the driving MISFET Qd 2 Drain region (n-type semiconductor region 10, storage node B), load MISFET Qp 2 Drain region (p-type semiconductor region 12), drive MISFET Qd 1 , MISFET Qp for load 1 Of the common gate electrode 11a are connected to the local wiring L 2 And an upper electrode 19.
[0046]
Further, the other local wiring L 1 Is connected to the load MISFET Qp through the connection hole 25. 1 Drain region (p-type semiconductor region 12) and driving MISFET Qd 2 , MISFET Qp for load 2 And the common gate electrode 11b. Local wiring L 1 Is connected to the lower electrode 16 of the capacitive element C through a connection hole 26, and is further connected to the drive MISFET Qd through the connection hole 17. 1 Are connected to the drain region (n-type semiconductor region 10). That is, the driving MISFET Qd 1 Drain region (n-type semiconductor region 10, storage node A), load MISFET Qp 1 Drain region (p-type semiconductor region 12), drive MISFET Qd 2 , MISFET Qp for load 2 Of the common gate electrode 11b are connected to the local wiring L 1 And lower electrode 16.
[0047]
The local wiring L 1 , L 2 The power supply voltage line 22A of the power supply voltage line 22A, the reference voltage line 22B, and the pair of pad layers 22C in the same layer is connected to the load MISFET Qp through the connection hole 27. 1 , Qp 2 And a power supply voltage (Vcc) is supplied to these source regions (p-type semiconductor regions 12). The reference voltage line 22B is connected to the driving MISFET Qd through the connection hole 28. 1 , Qd 2 And a reference voltage (Vss) is supplied to these source regions (n-type semiconductor region 10). One of the pair of pad layers 22C is connected to the transfer MISFET Qt through the connection hole 29. 1 Of the transfer MISFET Qt through the connection hole 29. 2 Is connected to the drain region (n-type semiconductor region 7).
[0048]
The local wiring L 1 , L 2 On the power supply voltage line 22A, the reference voltage line 22B, and the pad layer 22C, a pair of complementary layers made of a second Al alloy film are interposed via a second interlayer insulating film 31 made of a silicon oxide film. Data lines (data lines DL, data lines / DL) are formed. The data line DL is connected to the pad layer 22C through the connection hole 32, and is further connected to the transfer MISFET Qt through the connection hole 29. 1 Is connected to the drain region (n-type semiconductor region 7). Further, the data line / DL is connected to the pad layer 22C through the connection hole 32, and is further connected to the transfer MISFET Qt through the connection hole 29. 2 Is connected to the drain region (n-type semiconductor region 7).
[0049]
Next, a method of manufacturing the memory cell of the SRAM according to the present embodiment configured as described above will be described. In each of the drawings (FIGS. 5 to 22) showing the method for manufacturing the memory cell, the cross-sectional view corresponds to line AA ′ in FIGS. In the plan view, only the conductive layer and the connection hole are shown, and the illustration of the insulating film is omitted.
[0050]
First, as shown in FIG. 5, a field insulating film 2 for element isolation is formed on a main surface of a semiconductor substrate 1 made of p-type single crystal silicon by a well-known LOCOS method using a silicon nitride film as a thermal oxidation mask. It is formed with a thickness of about 400 nm. Next, a p-type buried layer 5 and an n-type buried layer 6 are formed in the semiconductor substrate 1 by an ion implantation method using a photoresist as a mask, and then a p-type well 3 is formed on the p-type buried layer 5. Then, an n-type well 4 is formed on the n-type buried layer 6. Next, the surface of each active region of the p-type well 3 and the n-type well 4 is thermally oxidized to form a gate insulating film 8. FIG. 6 shows a plane pattern (about nine memory cells) of each active region (AR) of the p-type well 3 and the n-type well 4.
[0051]
Next, as shown in FIG. 7, the transfer MISFET Qt 1 , Qt 2 Gate electrode 9 (word line WL), load MISFET Qp 1 , Driving MISFET Qd 1 Common gate electrode 11a, load MISFET Qp 2 , Driving MISFET Qd 2 , A common gate electrode 11b is formed. The gate electrode 9 (word line WL) and the gate electrodes 11a and 11b are formed by depositing an n-type polycrystalline silicon film (or polycide film) having a thickness of about 100 nm on the semiconductor substrate 1 by a CVD method, and then by a CVD method. After depositing a silicon oxide film 14 having a thickness of about 120 nm, the silicon oxide film 14 and the n-type polycrystalline silicon film (or polycide film) are formed by patterning by etching using a photoresist as a mask. FIG. 8 shows a plane pattern (for about nine memory cells) of the gate electrode 9 (word line WL) and the gate electrodes 11a and 11b.
[0052]
Next, as shown in FIG. 9, the silicon oxide film deposited on the semiconductor substrate 1 by the CVD method is patterned by the RIE (Reactive Ion Etching) method, so that the gate electrode 9 (word line WL), the gate electrode 11a, A side wall spacer 13 is formed on each side wall of 11b. Next, phosphorus or arsenic (As) is implanted into the p-type well 3 by ion implantation using a photoresist as a mask to form the n-type semiconductor region 7 (the transfer MISFET Qt). 1 , Qt 2 Source and drain regions) and n-type semiconductor region 10 (driving MISFET Qd 1 , Qd 2 Of the p-type semiconductor region 12 (the load MISFET Qp). 1 , Qp 2 Source and drain regions). Note that the source region and the drain region of these MISFETs may have an LDD (Lightly Doped Drain) structure including a semiconductor region with a high impurity concentration and a semiconductor region with a low impurity concentration.
[0053]
Next, as shown in FIG. 10, a silicon oxide film 15 having a thickness of about 50 nm is deposited on the semiconductor substrate 1 by the CVD method, and using the photoresist as a mask, this silicon oxide film 15 and an insulating film (gate By etching the insulating film 9 and the insulating film of the same layer), as shown in FIG. 1 Is formed to reach the drain region (n-type semiconductor region 10).
[0054]
Next, as shown in FIGS. 12 and 13, an n-type polycrystalline silicon film having a thickness of about 50 nm is deposited on the semiconductor substrate 1 by the CVD method, and this polycrystalline silicon film is etched by using a photoresist as a mask. By patterning, the lower electrode 16 of the capacitor C is formed. The lower electrode 16 is connected to the driving MISFET Qd through the connection hole 17. 1 (The n-type semiconductor region 10 and the storage node A).
[0055]
Next, as shown in FIGS. 14 and 15, a capacitance insulating film 18 made of a silicon nitride film having a thickness of about 15 nm is deposited on the semiconductor substrate 1 by the CVD method, and the capacitance insulating film 18 is formed using a photoresist as a mask. And the underlying silicon oxide films 15 and 14 and the insulating film (the insulating film of the same layer as the gate insulating film 9) are etched to form the load MISFET Qp. 1 , Driving MISFET Qd 1 Common gate electrode 11a and a driving MISFET Qd 2 Is formed to reach the drain region (n-type semiconductor region 10).
[0056]
Next, as shown in FIGS. 16 and 17, an n-type polycrystalline silicon film having a thickness of about 50 nm is deposited on the semiconductor substrate 1 by the CVD method, and this polycrystalline silicon film is etched by using a photoresist as a mask. By patterning, the upper electrode 19 of the capacitor C is formed. The upper electrode 19 is connected to the load MISFET Qp through the connection hole 20. 1 , Driving MISFET Qd 1 Common gate electrode 11a and a driving MISFET Qd 2 (The n-type semiconductor region 10 and the storage node B). The region indicated by the gray pattern in FIG. 18 indicates a region where the lower electrode 16 and the upper electrode 19 overlap (a region where the capacitor C of this embodiment is formed).
[0057]
Next, as shown in FIGS. 19 and 20, an interlayer insulating film 21 made of a BPSG film having a thickness of about 500 nm is deposited on the semiconductor substrate 1 by a CVD method, and the surface thereof is planarized by reflow. Is used as a mask to etch the interlayer insulating film 21, the underlying capacitive insulating film 18, the silicon oxide films 15, 14, and the insulating film (the insulating film in the same layer as the gate insulating film 9). 2 Hole 24 reaching the drain region (p-type semiconductor region 12) of the MISFET Qp for load 2 , Driving MISFET Qd 2 Gate electrode 11b and load MISFET Qp 1 Connection hole 25 reaching the drain region (p-type semiconductor region 12), the connection hole 26 reaching the lower electrode 16 of the capacitive element C, the load MISFET Qp 1 , Qp 2 Connection hole 27 reaching source region (p-type semiconductor region 12) of driver MISFET Qd 1 , Qd 2 Hole 28 reaching source region (n-type semiconductor region 10) of the MISFET Qt for transfer 1 , Qt 2 Are formed respectively to reach the source region (n-type semiconductor region 7).
[0058]
Next, as shown in FIGS. 21 and 22, an Al alloy film having a thickness of about 300 nm is deposited on the interlayer insulating film 21 by a sputtering method, and the Al alloy film is patterned by etching using a photoresist as a mask. The local wiring L 1 , L 2 The power supply voltage line 22A, the reference voltage line 22B, and the pad layer 22C are formed.
[0059]
Next, an interlayer insulating film 31 made of a silicon oxide film having a thickness of about 500 nm is deposited by a CVD method, and a connection hole 32 is formed in the interlayer insulating film 31 by etching using a photoresist as a mask. An Al alloy film is deposited thereon by sputtering, and the Al alloy film is patterned by etching using a photoresist as a mask to form data lines DL and / DL, thereby forming the memory cells shown in FIGS. Is completed.
[0060]
FIG. 23 is a cross-sectional view showing a part of a peripheral circuit of the SRAM of the present embodiment. This peripheral circuit is, for example, an input / output protection circuit, in which a capacitance element C having substantially the same structure as the above-described capacitance element C of the memory cell is formed. The lower electrode 16 of the capacitive element C is formed of a second-layer n-type polycrystalline silicon film, and is formed in the same step as the lower electrode 16 of the capacitive element C of the memory cell. The capacitance insulating film 18 is made of a silicon nitride film, and is formed in the same step as the capacitance insulating film 18 of the capacitance element C of the memory cell. The upper electrode 19 is formed of a third-layer n-type polycrystalline silicon film, and is formed in the same step as the upper electrode 19 of the capacitor C of the memory cell.
[0061]
The upper electrode 19 of the capacitive element C is connected to the n-type semiconductor region 33 of the n-channel MISFET Qn forming a part of the input / output protection circuit, and is connected to an upper wiring through a connection hole 35 formed in the interlayer insulating film 21. 22D. The wiring 22D is a local wiring L of the memory cell. 1 , L 2 , The power supply voltage line 22A, the reference voltage line 22B, and the pad layer 22C. The lower electrode 16 of the capacitive element C is connected to the wiring 22D through a connection hole 36 formed in the interlayer insulating film 21, and the p-type semiconductor region 34 formed on the main surface of the n-type well 4 via the wiring 22D. Is connected to Since the lower electrode 16 is made of an n-type polycrystalline silicon film, it is indirectly connected to the p-type semiconductor region 34 via the wiring 22D.
[0062]
As described above, according to the present embodiment in which the capacitive element C of the peripheral circuit is formed using the two-layer polycrystalline silicon film deposited on the semiconductor substrate 1, the diffusion layer (pn junction) formed on the semiconductor substrate and the like are formed. Since the area occupied by the element can be reduced as compared with the used capacitance element, the area of the peripheral circuit can be reduced and the SRAM can be highly integrated. Further, the capacitance element C has a feature that the magnitude of the capacitance can be freely controlled as compared with a capacitance element using a diffusion layer (pn junction) or the like.
[0063]
The other n-type semiconductor region 33 of the n-channel MISFET Qn is connected to the wiring 22D via a pad layer 38 formed of the same third-layer n-type polycrystalline silicon film as the upper electrode 19 of the capacitive element C. Is connected to The pad layer 38 is formed in the same step as the upper electrode 19 of the capacitor C. By connecting the n-type semiconductor region 33 and the wiring 22D via the pad layer 38, a margin for mask alignment when forming the connection hole 37 above the n-type semiconductor region 33 by etching using a photoresist as a mask is provided. Since the size can be reduced, the area of the n-channel type MISFET Qn can be reduced and the SRAM can be highly integrated. Note that the pad layer 37 may be formed of the same second-layer n-type polycrystalline silicon film as the lower electrode 16 of the capacitor C.
[0064]
(Example 2)
The method of manufacturing the SRAM memory cell according to the present embodiment will be described with reference to FIGS. In each of the drawings showing the method for manufacturing the memory cell, only the conductive layer and the connection holes are shown in the plan view, and the illustration of the insulating film is omitted.
[0065]
First, as shown in FIG. 24, the transfer MISFET Qt is provided on the main surface of each of the active regions of the p-type well 3 and the n-type well 4. 1 , Qt 2 Gate electrode 9 (word line WL), load MISFET Qp 1 , Driving MISFET Qd 1 Common gate electrode 11a, load MISFET Qp 2 , Driving MISFET Qd 2 , A common gate electrode 11b is formed. The steps so far are the same as in the first embodiment.
[0066]
Next, in this embodiment, as shown in FIG. 25, a part of the silicon oxide film 14 on the gate electrodes 11a and 11b is etched using a photoresist as a mask to reduce the thickness. The portion where the film thickness is reduced is a region where a connection hole for making a connection with a local wiring is formed in a later step.
[0067]
To reduce the thickness of part of the silicon oxide film 14, the first photoresist is used as a mask to pattern the silicon oxide film 14 and the polycrystalline silicon film to form the gate electrode 9 (word line WL) and the gate electrode 11a. , 11b are formed, a method of etching a part of the silicon oxide film 14 using the second photoresist as a mask (first method), or a method of forming the silicon oxide film 14 on the first polycrystalline silicon film. After the deposition, a portion of the silicon oxide film 14 is etched using the first photoresist as a mask, and then the silicon oxide film 14 and the polycrystalline silicon film are patterned using the second photoresist as a mask to form a gate. There is a method (second method) for forming the electrode 9 (word line WL) and the gate electrodes 11a and 11b.
[0068]
In the first method, when a part of the silicon oxide film 14 is etched using the second photoresist as a mask after the formation of the gate electrode, if the mask is misaligned, the field insulating film 2 at the end of the gate electrode is removed. May be scraped. On the other hand, in the second method, even when a mask for etching a part of the silicon oxide film 14 is misaligned, such a problem does not occur because the underlying polycrystalline silicon film serves as an etching stopper.
[0069]
When the first method is employed, a material having an etching rate different from that of the field insulating film 2, for example, a silicon nitride film is deposited on the first polycrystalline silicon film, and the first photoresist is used as a mask. After the silicon nitride film and the polycrystalline silicon film are patterned to form a gate electrode, a part of the silicon nitride film is etched using the second photoresist as a mask to prevent the field insulating film 2 from being scraped. Can be. Alternatively, after forming the side wall spacer (13) on the side wall of the gate electrode, a part of the insulating film on the gate electrode is etched to prevent the field insulating film 2 at the end of the gate electrode from being scraped. .
[0070]
Next, as shown in FIG. 26, after forming a side wall spacer 13 on each side wall of the gate electrode 9 (word line WL) and the gate electrodes 11a and 11b, a p-type is formed by ion implantation using a photoresist as a mask. The well 3 has an n-type semiconductor region 7 (transfer MISFET Qt). 1 , Qt 2 Source and drain regions) and n-type semiconductor region 10 (driving MISFET Qd 1 , Qd 2 Are formed, and the p-type semiconductor region 12 (the load MISFET Qp 1 , Qp 2 Source and drain regions).
[0071]
Next, as shown in FIG. 27, a silicon nitride film 40 is deposited on the semiconductor substrate 1 by the CVD method, and then, as shown in FIGS. 28 and 29, the n-type polycrystalline silicon film deposited by the CVD method is patterned. Thus, the lower electrode 41 of the capacitor C is formed. In the first embodiment, prior to the step of forming the lower electrode 41, the driving MISFET Qd 1 The connection hole (17) reaching the drain region (n-type semiconductor region 10) is formed, but in this embodiment, this step is omitted.
[0072]
Next, as shown in FIGS. 30 and 31, a capacitive insulating film 18 made of a silicon nitride film is deposited by the CVD method, and then the n-type polycrystalline silicon film deposited by the CVD method is patterned to form the capacitive element C. The upper electrode 42 is formed. That is, in the first embodiment, the load MISFET Qp 1 , Driving MISFET Qd 1 Common gate electrode 11a and a driving MISFET Qd 2 In the present embodiment, this step is omitted, and the deposition of the capacitor insulating film 18 and the formation of the polycrystal for the upper electrode 42 are performed. The deposition of the silicon film is performed continuously. The region indicated by the gray pattern in FIG. 32 indicates a region where the lower electrode 41 and the upper electrode 42 overlap (a region where the capacitor C of this embodiment is formed).
[0073]
Next, as shown in FIGS. 33 to 35, an interlayer insulating film 21 made of a BPSG film is deposited by a CVD method, and the surface thereof is planarized by reflow. Then, the interlayer insulating film 21 is etched using a photoresist as a mask. I do. At this time, only the interlayer insulating film 21 is etched using the capacitive insulating film 18 (silicon nitride film) under the interlayer insulating film 21 or the upper electrode 42 (polycrystalline silicon film) as an etching stopper.
[0074]
Next, the capacitive insulating film 18 or the upper electrode 42 below the interlayer insulating film 21, the lower electrode 41 below the interlayer insulating film 21, the silicon nitride film 40, the silicon oxide film 14, and an insulating film (an insulating film of the same layer as the gate insulating film 9) ) And load MISFET Qp 1 , Qp 2 Connection hole 27 reaching source region (p-type semiconductor region 12) of driver MISFET Qd 1 , Qd 2 Hole 28 reaching source region (n-type semiconductor region 10) of the MISFET Qt for transfer 1 , Qt 2 Hole 29 reaching the source region (n-type semiconductor region 7) of the MISFET Qp for load 1 , Driving MISFET Qd 1 Gate electrode 11a and driving MISFET Qd 2 Hole 43 reaching the drain region (n-type semiconductor region 10) of the MISFET Qp for load. 2 , Driving MISFET Qd 2 Gate electrode 11b and load MISFET Qp 1 Hole 44 reaching the drain region (p-type semiconductor region 12) of the MISFET Qd 1 Hole 45 reaching the drain region (n-type semiconductor region 10) of the MISFET Qp for load 2 Are formed respectively to reach the drain region (p-type semiconductor region 12).
[0075]
Since the connection hole 43 penetrates a part of the upper electrode 42 and reaches the gate electrode 11a and the drain region (the n-type semiconductor region 10), as shown in FIG. Part of the upper electrode 42 is exposed. Although not shown in the figure, the connection hole 45 penetrates a part of the lower electrode 41 and reaches the drain region (n-type semiconductor region 10). Part of the electrode 41 is exposed.
[0076]
A part of the gate electrode 11a is exposed at the bottom of the connection hole 43, and a part of the gate electrode 11b is exposed at the bottom of the connection hole 44. As described above, the gate electrodes 11a, Since the thickness of the silicon oxide film 14 on 11b is reduced in advance, the gate electrodes 11a and 11b can be exposed by etching in a short time. On the other hand, if the thickness of the silicon oxide film 14 at the bottoms of the connection holes 43 and 44 is not reduced, the silicon oxide film 14 must be etched for a long time. In addition, there is a possibility that the field insulating film 2 at the end portions of the gate electrodes 11a and 11b is over-etched and removed.
[0077]
Next, as shown in FIGS. 36 and 37, the local wiring L is formed by patterning the Al alloy film deposited on the interlayer insulating film 21 by the sputtering method. 1 , L 2 The power supply voltage line 22A, the reference voltage line 22B, and the pad layer 22C are formed.
[0078]
Thereby, one local wiring L 2 Is connected to the upper electrode 42 of the capacitive element C on the side wall of the connection hole 43, and the driving MISFET Qd is connected to the bottom of the connection hole 43. 2 Drain region (n-type semiconductor region 10) and driving MISFET Qd 1 , MISFET Qp for load 1 To the common gate electrode 11a. Local wiring L 2 Is connected to the load MISFET Qp through the connection hole 46. 2 To the drain region (p-type semiconductor region 12). That is, the driving MISFET Qd 2 Drain region (n-type semiconductor region 10, storage node B), load MISFET Qp 2 Drain region (p-type semiconductor region 12), drive MISFET Qd 1 , MISFET Qp for load 1 Of the common gate electrode 11a are connected to the local wiring L 2 And via the upper electrode 42.
[0079]
Further, the other local wiring L 1 Is connected to the lower electrode 41 of the capacitive element C on the side wall of the connection hole 45, and the driving MISFET Qd is connected to the bottom of the connection hole 45. 1 To the drain region (n-type semiconductor region 10). Local wiring L 1 Is connected to the load MISFET Qp through the connection hole 44. 1 Drain region (p-type semiconductor region 12) and driving MISFET Qd 2 , MISFET Qp for load 2 To the common gate electrode 11b. That is, the driving MISFET Qd 1 Drain region (n-type semiconductor region 10, storage node A), load MISFET Qp 1 Drain region (p-type semiconductor region 12), drive MISFET Qd 2 , MISFET Qp for load 2 Of the common gate electrode 11b are connected to the local wiring L 1 And lower electrode 41 are connected to each other.
[0080]
The power supply voltage line 22A is connected to the load MISFET Qp through the connection hole 27. 1 , Qp 2 And the reference voltage line 22B is connected to the driving MISFET Qd through the connection hole 28. 1 , Qd 2 Are connected to each of the source regions (n-type semiconductor region 10). Further, one of the pair of pad layers 22C is connected to the transfer MISFET Qt through the connection hole 29. 1 Of the transfer MISFET Qt through the connection hole 29. 2 To the drain region (n-type semiconductor region 7).
[0081]
Then, as shown in FIG. 38, after forming a connection hole 32 in the interlayer insulating film 31 made of a silicon oxide film deposited by the CVD method, the Al alloy film deposited by the sputtering method on the interlayer insulating film 31 is patterned. The data lines DL and / DL are formed, and the data lines DL and / DL are connected to the pad layer 22C through the connection holes 32.
[0082]
As described above, in the manufacturing method according to the present embodiment, prior to the step of forming the lower electrode 41 of the capacitive element C, the driving MISFET Qd 1 Forming a connection hole reaching the drain region (n-type semiconductor region 10) and, after depositing the capacitive insulating film 18, prior to the step of forming the upper electrode 42, the load MISFET Qp 1 , Driving MISFET Qd 1 Common gate electrode 11a and a driving MISFET Qd 2 And a step of forming a connection hole reaching the drain region (n-type semiconductor region 10). As a result, the number of etching steps using the photoresist as a mask is reduced by two, and accordingly, the manufacturing steps of the memory cell can be shortened accordingly.
[0083]
In addition, only one of the above two connection hole forming steps may be omitted. For example, if a connection hole is formed in the step of forming the lower electrode 41 of the capacitive element C and no connection hole is formed in the step of forming the upper electrode 42, the MISFET for selecting a memory cell of a DRAM (Dynamic Random Access Memory) is formed. Since the process for forming the information storage capacitor (capacitor) having the stack structure on the upper portion and the process for forming the capacitor C of the present invention can be shared, the DRAM and the SRAM are mixed in one semiconductor chip. Thus, the manufacturing process of the one-chip microcomputer can be shortened.
[0084]
Further, in the manufacturing method of this embodiment, the deposition of the capacitor insulating film 18 and the deposition of the third-layer polycrystalline silicon film are continuously performed. Thereby, contamination of the surface of the capacitive insulating film 18 can be reduced, so that a high-quality capacitive element C can be formed.
[0085]
Further, in the manufacturing method according to the present embodiment, prior to the step of etching the insulating film to form the connection hole 43 reaching the gate electrode 11a and the connection hole 44 reaching the gate electrode 11b, the insulation on the gate electrodes 11a and 11b is formed. The thickness of the film (silicon oxide film 14) is reduced. Accordingly, the removal of the field insulating film 2 due to misalignment of the resist mask used when forming the connection holes 43 and 44 can be suppressed, so that the manufacturing yield and reliability of the SRAM can be improved. This also eliminates the need for a margin for matching the connection holes 43 and 44, the gate electrodes 11a and 11b, and the drain region (the n-type semiconductor region 10), thereby reducing the memory cell area and increasing the integration of the SRAM. be able to.
[0086]
As shown in FIG. 39, a capacitance element C having substantially the same structure as the capacitance element C of the above-described memory cell is formed in a peripheral circuit of the SRAM of this embodiment, for example, an input / output protection circuit. The lower electrode 41 of the capacitive element C is formed of a second-layer n-type polycrystalline silicon film, and is formed in the same step as the lower electrode 41 of the capacitive element C of the memory cell. The capacitance insulating film 18 is formed of a silicon nitride film, and is formed in the same step as the capacitance insulating film 18 of the capacitance element C of the memory cell. The upper electrode 42 is formed of a third-layer n-type polycrystalline silicon film, and is formed in the same step as the upper electrode 42 of the capacitor C of the memory cell.
[0087]
The lower electrode 41 of the capacitive element C is connected to the wiring 22D on the side wall of the connection hole 36 formed in the interlayer insulating film 21, and is connected to the p-type semiconductor region 34 of the n-type well 4 through the wiring 22D. . The upper electrode 42 is connected to the wiring 22D on the side wall of the connection hole 35 formed in the interlayer insulating film 21, and is connected to the n-type semiconductor region 33 of the n-channel MISFET Qn through the wiring 22D. Further, the other n-type semiconductor region 33 of the n-channel type MISFET Qn is connected to the wiring 22D via a pad layer 38 formed of the same third-layer n-type polycrystalline silicon film as the upper electrode 42 of the capacitive element C. It is connected. The pad layer 38 may be formed of the same second-layer n-type polycrystalline silicon film as the lower electrode 41 of the capacitor C.
[0088]
(Example 3)
A method of manufacturing the SRAM memory cell according to the present embodiment will be described with reference to FIGS. In each of the drawings showing the method for manufacturing the memory cell, only the conductive layer and the connection holes are shown in the plan view, and the illustration of the insulating film is omitted.
[0089]
First, as shown in FIG. 40, the n-type polycrystalline silicon film of the first layer is patterned to form the transfer MISFET Qt on the main surface of each active region of the p-type well 3 and the n-type well 4. 1 , Qt 2 Gate electrode 9 (word line WL), load MISFET Qp 1 , Driving MISFET Qd 1 Common gate electrode 11a, load MISFET Qp 2 , Driving MISFET Qd 2 , A common gate electrode 11b is formed. Next, the silicon oxide film 14 covering the upper portions of the gate electrodes 11a and 11b in a region where a connection hole for making a connection with a local wiring is to be formed in a later step is etched to reduce its thickness.
[0090]
Next, after forming sidewall spacers 13 on the respective side walls of the gate electrode 9 (word line WL) and the gate electrodes 11a and 11b, the n-type semiconductor region 7 (the transfer MISFET Qt 1 , Qt 2 Source and drain regions) and n-type semiconductor region 10 (driving MISFET Qd 1 , Qd 2 Are formed, and the p-type semiconductor region 12 (the load MISFET Qp 1 , Qp 2 Source and drain regions). The steps up to this point are the same as in the second embodiment.
[0091]
Next, in this embodiment, as shown in FIG. 41, a silicon nitride film 40 is deposited on the semiconductor substrate 1 by the CVD method, and then, as shown in FIG. (The insulating film of the same layer as the gate insulating film 9) and the load MISFET Qp 1 Is formed to reach the drain region (p-type semiconductor region 12).
[0092]
Next, as shown in FIGS. 43 and 44, the lower electrode 51 of the capacitor C is formed by patterning the polycrystalline silicon film deposited by the CVD method. At this time, in this embodiment, the lower electrode 51 is formed of a p-type polycrystalline silicon film, and the load MISFET Qp 1 Is directly connected to the drain region (p-type semiconductor region 12).
[0093]
Next, as shown in FIGS. 45 and 46, the capacitor insulating film 18 made of the silicon nitride film deposited by the CVD method and the insulating film thereunder (the same insulating film as the gate insulating film 9) are etched. , Driving MISFET Qd 1 After the formation of the connection hole 52 reaching the drain region (n-type semiconductor region 10), the n-type polycrystalline silicon film deposited by the CVD method is patterned to form the upper electrode 53 of the capacitor C. The upper electrode 53 is connected to the driving MISFET Qd through the connection hole 52. 1 To the drain region (n-type semiconductor region 10). The region indicated by the gray pattern in FIG. 47 indicates a region where the lower electrode 51 and the upper electrode 53 overlap (a region where the capacitor C of this embodiment is formed).
[0094]
Next, as shown in FIGS. 48 and 49, an interlayer insulating film 21 made of a BPSG film is deposited by a CVD method, and the surface thereof is flattened by reflow. Then, the capacitive insulating film 18 under the interlayer insulating film 21, the upper electrode 52 or the lower electrode 51, the silicon nitride film 40, the silicon oxide film 14, and the insulating film (the same layer as the gate insulating film 9) Of the load MISFET Qp 1 , Qp 2 Connection hole 27 reaching source region (p-type semiconductor region 12) of driver MISFET Qd 1 , Qd 2 Hole 28 reaching source region (n-type semiconductor region 10) of the MISFET Qt for transfer 1 , Qt 2 Hole 29 reaching the source region (n-type semiconductor region 7) of the MISFET Qp for load 1 , Driving MISFET Qd 1 Gate electrode 11a and driving MISFET Qd 2 Connection hole 54 reaching the drain region (n-type semiconductor region 10) of the MISFET Qp 2 , Driving MISFET Qd 2 Gate electrode 11b and load MISFET Qp 1 Hole 55 reaching the drain region (p-type semiconductor region 12) of the MISFET Qd 1 A connection hole 57 reaching the upper electrode 53 above the drain region (n-type semiconductor region 10), and the load MISFET Qp 2 A connection hole 58 reaching the lower electrode 51 is formed above the drain region (p-type semiconductor region 12).
[0095]
When the connection hole 54 is formed, a part of the gate electrode 11a is exposed at the bottom thereof, and when the connection hole 55 is formed, a part of the gate electrode 11b is exposed at the bottom thereof. As described above, since the thickness of the silicon oxide film 14 on the gate electrodes 11a and 11b in this region is reduced in advance, the field insulating film caused by misalignment of the resist mask used when forming the connection holes 54 and 55 is formed. 2 can be suppressed, whereby the same effect as in the second embodiment can be obtained.
[0096]
Next, as shown in FIG. 50 and FIG. 51, the local wiring L is formed by patterning the Al alloy film deposited on the interlayer insulating film 21 by the sputtering method. 1 , L 2 The power supply voltage line 22A, the reference voltage line 22B, and the pad layer 22C are formed.
[0097]
Thereby, one local wiring L 2 Of the driving MISFET Qd through the connection hole 54 1 , MISFET Qp for load 1 Common gate electrode 11a and a driving MISFET Qd 2 Is connected to the drain region (the n-type semiconductor region 10 and the storage node B). 2 Is connected to the lower electrode 51 through the connection hole 58, and further through the connection hole 50. 2 To the drain region (p-type semiconductor region 12). That is, the driving MISFET Qd 2 Drain region (n-type semiconductor region 10, storage node B), load MISFET Qp 2 Drain region (p-type semiconductor region 12), drive MISFET Qd 1 , MISFET Qp for load 1 Of the common gate electrode 11a are connected to the local wiring L 2 And lower electrode 51 are connected to each other.
[0098]
Further, the other local wiring L 1 Of the driving MISFET Qd through the connection hole 55 2 , MISFET Qp for load 2 And the load MISFET Qp 1 Is connected to the drain region (p-type semiconductor region 12) of the 1 Is connected to the upper electrode 53 through a connection hole 57 and further through the connection hole 52 to drive the MISFET Qd. 1 (The n-type semiconductor region 10 and the storage node A). That is, the driving MISFET Qd 1 Drain region (n-type semiconductor region 10, storage node A), load MISFET Qp 1 Drain region (p-type semiconductor region 12), drive MISFET Qd 2 , MISFET Qp for load 2 Of the common gate electrode 11b are connected to the local wiring L 1 And an upper electrode 53.
[0099]
The power supply voltage line 22A is connected to the load MISFET Qp through the connection hole 27. 1 , Qp 2 And the reference voltage line 22B is connected to the driving MISFET Qd through the connection hole 28. 1 , Qd 2 Are connected to each of the source regions (n-type semiconductor region 10). Further, one of the pair of pad layers 22C is connected to the transfer MISFET Qt through the connection hole 29. 1 Of the transfer MISFET Qt through the connection hole 29. 2 To the drain region (n-type semiconductor region 7).
[0100]
Thereafter, as shown in FIG. 52, after forming a connection hole 32 in the interlayer insulating film 31 made of a silicon oxide film deposited by the CVD method, the Al alloy film deposited by the sputtering method on the interlayer insulating film 31 is patterned. The data lines DL and / DL are formed, and the data lines DL and / DL are connected to the pad layer 22C through the connection holes 32.
[0101]
As shown in FIG. 53, a capacitance element C having substantially the same structure as the capacitance element C of the above-described memory cell is formed in a peripheral circuit of the SRAM of this embodiment, for example, an input / output protection circuit. The lower electrode 51 of the capacitive element C is formed of a second-layer p-type polycrystalline silicon film, and is formed in the same step as the lower electrode 51 of the capacitive element C of the memory cell. The capacitance insulating film 18 is made of a silicon nitride film, and is formed in the same step as the capacitance insulating film 18 of the capacitance element C of the memory cell. The upper electrode 53 is formed of a third-layer n-type polycrystalline silicon film, and is formed in the same step as the upper electrode 53 of the capacitor C of the memory cell.
[0102]
The lower electrode 51 of the capacitive element C is connected to the p-type semiconductor region 34 of the n-type well 4 and to the wiring 22D through a connection hole 36 formed in the interlayer insulating film 21. The upper electrode 53 is connected to the n-type semiconductor region 33 of the n-channel MISFET Qn, and is connected to the wiring 22D through the connection hole 35 formed in the interlayer insulating film 21. Further, the other n-type semiconductor region 33 of the n-channel MISFET Qn is connected to the wiring 22D via a pad layer 38 made of the same third-layer n-type polycrystalline silicon film as the upper electrode 53 of the capacitor C. It is connected. In this embodiment, since the second-layer polycrystalline silicon film is formed of a p-type, a p-channel MISFET of a peripheral circuit (not shown) is formed via a pad layer formed of the p-type polycrystalline silicon film. Can be connected to the p-type semiconductor region.
[0103]
(Example 4)
A method of manufacturing the SRAM memory cell according to the present embodiment will be described with reference to FIGS. In each of the drawings showing the method for manufacturing the memory cell, only the conductive layer and the connection holes are shown in the plan view, and the illustration of the insulating film is omitted.
[0104]
First, as shown in FIG. 54, the drive MISFET Qd 1 , Qd 2 , MISFET Qp for load 1 , Qp 2 And transfer MISFET Qt 1 , Qt 2 Is formed, and a silicon nitride film 40 is deposited thereon.
[0105]
That is, the transfer MISFET Qt is provided on the main surface of each of the active regions of the p-type well 3 and the n-type well 4. 1 , Qt 2 Gate electrode 9 (word line WL), load MISFET Qp 1 , Driving MISFET Qd 1 Common gate electrode 11a, load MISFET Qp 2 , Driving MISFET Qd 2 After a common gate electrode 11b is formed, a portion of the silicon oxide film 14 on the gate electrodes 11a and 11b is etched using a photoresist as a mask to reduce its thickness. Subsequently, after sidewall spacers 13 are formed on the respective side walls of the gate electrode 9 (word line WL) and the gate electrodes 11a and 11b, the n-type semiconductor region is formed in the p-type well 3 by ion implantation using a photoresist as a mask. 7 (Transfer MISFET Qt 1 , Qt 2 Source and drain regions) and n-type semiconductor region 10 (driving MISFET Qd 1 , Qd 2 Are formed, and the p-type semiconductor region 12 (the load MISFET Qp 1 , Qp 2 Source and drain regions). Thereafter, a silicon nitride film 40 is deposited on the semiconductor substrate 1 by a CVD method.
[0106]
Next, as shown in FIGS. 55 and 56, the lower electrode 61 of the capacitor C is formed by patterning the n-type polycrystalline silicon film deposited on the silicon nitride film 40 by the CVD method. The lower electrode 61 has a different pattern from the lower electrode 41 of the second embodiment, and as shown in FIG. 1 Drain region (n-type semiconductor region 10), load MISFET Qp 1 Of the drain region (p-type semiconductor region 12).
[0107]
Next, as shown in FIGS. 57 and 58, after a capacitor insulating film 18 made of a silicon nitride film is deposited by a CVD method, an n-type polycrystalline silicon film deposited by the CVD method on this capacitor insulating film 18 is patterned. Thus, the upper electrode 62 of the capacitor C is formed. This upper electrode 62 has a different pattern from the upper electrode 42 of the second embodiment, and as shown in FIG. 2 Drain region (n-type semiconductor region 10), load MISFET Qp 2 Of the drain region (p-type semiconductor region 12). The region indicated by the gray pattern in FIG. 59 indicates a region where the lower electrode 61 and the upper electrode 62 overlap (a region where the capacitor C of this embodiment is formed).
[0108]
Next, as shown in FIGS. 60 and 61, an interlayer insulating film 21 made of a BPSG film is deposited by a CVD method, and the surface thereof is flattened by reflow. Then, the upper electrode 62, the capacitor insulating film 18, the lower electrode 61, the silicon nitride film 40, the silicon oxide film 14, and the insulating film (the insulating film in the same layer as the gate insulating film 9) below the interlayer insulating film 21 Of the load MISFET Qp 1 , Qp 2 Connection hole 27 reaching source region (p-type semiconductor region 12) of driver MISFET Qd 1 , Qd 2 Hole 28 reaching source region (n-type semiconductor region 10) of the MISFET Qt for transfer 1 , Qt 2 Hole 29 reaching the source region (n-type semiconductor region 7) of the MISFET Qp for load 1 , Driving MISFET Qd 1 Gate electrode 11a and driving MISFET Qd 2 Hole 63 reaching the drain region (n-type semiconductor region 10) of the MISFET Qp for load 2 , Driving MISFET Qd 2 Gate electrode 11b and load MISFET Qp 1 Connection hole 64 reaching the drain region (p-type semiconductor region 12) of the MISFET Qd 1 Hole 65 reaching the drain region (n-type semiconductor region 10) of the MISFET Qp for load 2 Are formed respectively to reach the drain region (p-type semiconductor region 12).
[0109]
Since the connection hole 63 penetrates a part of the upper electrode 62 and reaches the gate electrode 11a and the drain region (the n-type semiconductor region 10), as shown in FIG. Part of the upper electrode 62 is exposed. Although not shown in the figure, the connection hole 66 also penetrates a part of the upper electrode 62 and reaches the drain region (the n-type semiconductor region 12). Part of is exposed. Since the connection hole 64 penetrates a part of the lower electrode 61 and reaches the gate electrode 11b and the drain region (the n-type semiconductor region 12), as shown in FIG. Part of the lower electrode 61 is exposed. Although not shown in the figure, the connection hole 65 also penetrates a part of the lower electrode 61 and reaches the drain region (the n-type semiconductor region 10). Part of is exposed.
[0110]
A part of the gate electrode 11a is exposed at the bottom of the connection hole 63, and a part of the gate electrode 11b is exposed at the bottom of the connection hole 64. As described above, the gate electrodes 11a, Since the thickness of the silicon oxide film 14 on the layer 11b is reduced in advance, the gate electrodes 11a and 11b can be exposed by etching in a short time, and the same effect as in the second embodiment can be obtained.
[0111]
Next, as shown in FIG. 62, a tungsten (W) film deposited by a sputtering method or a CVD method on the interlayer insulating film 21 is etched back to bury a W film 67 in the connection holes 63 to 66. .
[0112]
As described above, since a part of the upper electrode 62 is exposed on the side wall of the connection hole 63 and the side wall of the connection hole 66, respectively, the driving MISFET Qd 2 Drain region (n-type semiconductor region 10, storage node B), load MISFET Qp 2 Drain region (p-type semiconductor region 12), drive MISFET Qd 1 , MISFET Qp for load 1 Are connected to each other via a W film 67 buried in the connection holes 63 and 66 and the upper electrode 62.
[0113]
Since a part of the lower electrode 61 is exposed on the side wall of the connection hole 64 and the side wall of the connection hole 65, respectively, the driving MISFET Qd 1 Drain region (n-type semiconductor region 10, storage node A), load MISFET Qp 1 Drain region (p-type semiconductor region 12), drive MISFET Qd 2 , MISFET Qp for load 2 Are connected to each other via the W film 67 and the lower electrode 61 embedded in the connection holes 64 and 65.
[0114]
As described above, in each of the first to third embodiments, the local wiring (L) is formed by using the Al alloy film deposited on the interlayer insulating film 21 by the sputtering method. 1 , L 2 In this embodiment, the W film 67 embedded in the connection holes 63 to 66 and the upper electrode 62 and the lower electrode 61 of the capacitor C are used as local wirings. As a result, as shown in FIG. 63, when forming the power supply voltage line 22A, the reference voltage line 22B, and the pad layer 22C with the Al alloy film deposited on the interlayer insulating film 21, the local wiring It is possible to arrange another wiring (for example, a wiring for strengthening the reference voltage line or the power supply voltage line, a divided word line, etc.) in the area where the memory cell is arranged. The degree improves.
[0115]
Thereafter, as shown in FIG. 64, after forming a connection hole 32 in the interlayer insulating film 31 made of a silicon oxide film deposited by the CVD method, the Al alloy film deposited by the sputtering method on the interlayer insulating film 31 is patterned. The data lines DL and / DL are formed, and the data lines DL and / DL are connected to the pad layer 22C through the connection holes 32.
[0116]
In this embodiment, the W film is embedded in the connection holes 63 to 66, but a metal material other than W may be embedded. At this time, the metal to be buried in the connection holes 63 to 66 is removed by dry etching when the power supply voltage line 22A, the reference voltage line 22B, the pad layer 22C, etc. are formed by patterning the Al alloy film deposited on the interlayer insulating film 21. It is necessary to select difficult materials. In addition, since the bottoms of the connection holes 63 to 66 are in contact with the semiconductor region (the n-type semiconductor region 10 or the p-type semiconductor region 12), the metal buried in the connection holes 63 to 66 hardly diffuses impurities in the semiconductor region. Materials need to be selected. However, this does not apply when a metal silicide layer having a low impurity diffusion rate is provided on the surface of the semiconductor region.
[0117]
According to the present invention, by using the upper electrode and the lower electrode of the capacitive element as local wiring, it is not necessary to separately provide a local wiring, and another wiring can be arranged in a region where the local wiring is provided. In addition, the operational reliability of the memory cell and the degree of freedom in wiring design can be improved.
[0118]
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Not even.
[0119]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0120]
According to the present invention, by connecting one electrode of the capacitor formed above the memory cell to one storage node and connecting the other electrode to the other storage node, sufficient capacity of the storage node can be obtained through the capacitor. Since charges are supplied, even when the memory cell size is reduced or the operating voltage is reduced, the fluctuation in the potential of the storage node due to α rays is suppressed, and the soft error resistance of the memory cell is improved.
[0121]
According to the present invention, by forming a capacitive element of a peripheral circuit using two conductive films deposited on a semiconductor substrate, compared to a capacitive element using a diffusion layer (pn junction) formed on the semiconductor substrate, etc. Therefore, the area occupied by the elements can be reduced, so that the area of the peripheral circuit can be reduced and the SRAM can be highly integrated.
[0122]
According to the present invention, the semiconductor region of the MISFET is connected to the wiring through the pad layer formed in the same step as the electrode of the capacitor, so that the semiconductor region is connected to the upper portion of the semiconductor region by etching using a photoresist as a mask. Can be reduced when forming the mask, so that the area of the MISFET can be reduced and the SRAM can be highly integrated.
[0123]
According to the present invention, prior to the step of forming a connection hole reaching the gate electrode, the thickness of a portion of the insulating film covering the upper part of the gate electrode is reduced, so that etching can be performed in a short time. Since the gate electrode can be exposed, overetching of other regions can be prevented, and a problem that the field insulating film or the like is scraped can be prevented. As a result, the manufacturing yield and reliability of the semiconductor integrated circuit device having the SRAM are improved.
[Brief description of the drawings]
FIG. 1 is a plan view showing memory cells (about 9) of an SRAM according to an embodiment of the present invention.
FIG. 2 is an enlarged plan view showing a memory cell of the SRAM according to one embodiment of the present invention.
FIG. 3 is a cross-sectional view of a principal part of the semiconductor substrate taken along line AA ′ of FIGS. 1 and 2;
FIG. 4 is an equivalent circuit diagram of a memory cell of the SRAM of the present invention.
FIG. 5 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating a first method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 6 is a plan view of a semiconductor substrate showing a first method for manufacturing a memory cell of the SRAM of the present invention.
FIG. 7 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a first method of manufacturing the memory cell of the SRAM of the present invention.
FIG. 8
FIG. 3 is a plan view of a semiconductor substrate showing a first method for manufacturing a memory cell of the SRAM of the present invention.
FIG. 9 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a first method of manufacturing the memory cell of the SRAM of the present invention.
FIG. 10 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 11 is a plan view of a semiconductor substrate showing a first method for manufacturing a memory cell of an SRAM of the present invention.
FIG. 12 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 13 is a plan view of a semiconductor substrate showing a first method for manufacturing a memory cell of an SRAM of the present invention.
FIG. 14 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 15 is a plan view of a semiconductor substrate showing a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 16 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a first method for manufacturing the memory cell of the SRAM of the present invention.
FIG. 17 is a plan view of a semiconductor substrate showing a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 18 is a plan view of a semiconductor substrate showing a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 19 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 20 is a plan view of a semiconductor substrate showing a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 21 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a first method for manufacturing the memory cell of the SRAM of the present invention.
FIG. 22 is a plan view of a semiconductor substrate showing a first method for manufacturing an SRAM memory cell of the present invention.
FIG. 23 is a fragmentary cross-sectional view of a semiconductor substrate showing a peripheral circuit of the SRAM of the present invention.
FIG. 24 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the second method of manufacturing the SRAM memory cell of the present invention;
FIG. 25 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a second method of manufacturing the memory cell of the SRAM of the present invention.
FIG. 26 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a second method of manufacturing the memory cell of the SRAM of the present invention.
FIG. 27 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating a second method of manufacturing the SRAM memory cell of the present invention;
FIG. 28 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating a second method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 29 is a plan view of a semiconductor substrate showing a second method of manufacturing the SRAM memory cell of the present invention.
FIG. 30 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the second method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 31 is a plan view of a semiconductor substrate showing a second method for manufacturing a memory cell of the SRAM of the present invention.
FIG. 32 is a plan view of a semiconductor substrate showing a second method for manufacturing the memory cell of the SRAM of the present invention.
FIG. 33 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the second method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 34 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the second method for manufacturing the memory cell of the SRAM of the present invention;
FIG. 35 is a plan view of the semiconductor substrate showing the second method of manufacturing the SRAM memory cell of the present invention.
FIG. 36 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a second method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 37 is a plan view of the semiconductor substrate showing the second method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 38 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the second method of manufacturing the SRAM memory cell of the present invention;
FIG. 39 is a cross-sectional view of a principal part of a semiconductor substrate showing a peripheral circuit of the SRAM of the present invention.
FIG. 40 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a third method of manufacturing the memory cell of the SRAM of the present invention.
FIG. 41 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a third method of manufacturing the memory cell of the SRAM of the present invention.
FIG. 42 is a plan view of the semiconductor substrate showing the third method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 43 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a third method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 44 is a plan view of the semiconductor substrate showing the third method of manufacturing the SRAM memory cell of the present invention;
FIG. 45 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a third method of manufacturing the memory cell of the SRAM of the present invention.
FIG. 46 is a plan view of the semiconductor substrate showing the third method of manufacturing the SRAM memory cell of the present invention.
FIG. 47 is a plan view of the semiconductor substrate showing the third method of manufacturing the SRAM memory cell of the present invention;
FIG. 48 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a third method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 49 is a plan view of the semiconductor substrate showing the third method for manufacturing the memory cell of the SRAM of the present invention;
FIG. 50 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a third method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 51 is a plan view of a principal part of a semiconductor substrate, illustrating a third method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 52 is a cross-sectional view of a semiconductor substrate, illustrating a third method of manufacturing the memory cell of the SRAM according to the present invention;
FIG. 53 is a fragmentary cross-sectional view of a semiconductor substrate showing a peripheral circuit of the SRAM of the present invention;
FIG. 54 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the fourth method of manufacturing the SRAM memory cell of the present invention;
FIG. 55 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the fourth method for manufacturing the memory cell of the SRAM of the present invention;
FIG. 56 is a plan view of the semiconductor substrate showing the fourth method for manufacturing the memory cell of the SRAM of the present invention;
FIG. 57 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the fourth method of manufacturing the SRAM memory cell of the present invention;
FIG. 58 is a plan view of the semiconductor substrate showing the fourth method for manufacturing the memory cell of the SRAM of the present invention;
FIG. 59 is a plan view of the semiconductor substrate showing the fourth method for manufacturing the memory cell of the SRAM of the present invention;
FIG. 60 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a fourth method for manufacturing the memory cell of the SRAM of the present invention;
FIG. 61 is a plan view of the semiconductor substrate showing the fourth method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 62 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the fourth method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 63 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the fourth method of manufacturing the memory cell of the SRAM of the present invention;
FIG. 64 is a cross-sectional view of a principal part of a semiconductor substrate, illustrating a fourth method of manufacturing the memory cell of the SRAM of the present invention;
[Explanation of symbols]
1 semiconductor substrate
2 Field insulating film
3 p-type well
4 n-type well
5 p-type buried layer
6 N-type buried layer
7 n-type semiconductor region (source region, drain region)
8 Gate insulating film
9 Gate electrode
10 n-type semiconductor region (source region, drain region)
11a Gate electrode
11b Gate electrode
12 p-type semiconductor region (source region, drain region)
13 Sidewall spacer
14 Silicon oxide film
15 Silicon oxide film
16 Lower electrode
17 Connection hole
18 Capacitive insulation film
19 Upper electrode
20 Connection holes
21 Interlayer insulating film
22A power supply voltage line
22B Reference voltage line
22C pad layer
22D wiring
23 Connection hole
24 connection holes
25 Connection hole
26 Connection hole
27 Connection hole
28 Connection hole
29 Connection hole
31 Interlayer insulating film
32 Connection hole
33 n-type semiconductor region
34 p-type semiconductor region
35 Connection hole
36 Connection hole
37 Connection hole
38 pad layer
40 silicon nitride film
41 Lower electrode
42 upper electrode
43 Connection hole
44 Connection hole
45 Connection hole
46 Connection hole
50 Connection hole
51 Lower electrode
52 Connection hole
53 upper electrode
54 Connection hole
55 connection hole
57 Connection hole
58 Connection hole
61 Lower electrode
62 Upper electrode
63 Connection hole
64 Connection hole
65 Connection hole
66 Connection hole
67 Tungsten (W) film
AR active area
C capacitance element
DL data line
/ DL data line
L 1 Local wiring
L 2 Local wiring
Qd 1 Driving MISFET
Qd 2 Driving MISFET
Qn n-channel type MISFET
Qp 1 MISFET for load
Qp 2 MISFET for load
Qt 1 MISFET for transfer
Qt 2 MISFET for transfer
WL word line

Claims (4)

第１および第２駆動用ＭＩＳＦＥＴと、第１および第２負荷用ＭＩＳＦＥＴと、第１および第２転送用ＭＩＳＦＥＴとを有する半導体集積回路装置の製造方法において、
（ａ）半導体基板内に前記第１および第２駆動用ＭＩＳＦＥＴと、前記第１および第２負荷用ＭＩＳＦＥＴと、前記第１および第２転送用ＭＩＳＦＥＴの半導体領域を形成し、前記半導体基板上に前記第１および第２駆動用ＭＩＳＦＥＴと、前記第１および第２負荷用ＭＩＳＦＥＴと、前記第１および第２転送用ＭＩＳＦＥＴの電極を形成し、前記電極上に、一部の膜厚が他部の膜厚よりも薄い第１絶縁膜を形成する工程、
（ｂ）前記電極、前記第１絶縁膜および前記半導体領域の上部に第２絶縁膜を形成する工程、
（ｃ）前記第２絶縁膜上に第３絶縁膜を形成する工程、
（ｄ）前記第２絶縁膜をエッチングストッパとして作用させて前記第３絶縁膜をエッチングし、その後、前記第２絶縁膜をエッチングすることにより、前記電極上の前記第１絶縁膜の膜厚が薄く形成された部分および前記半導体領域を露出するための接続孔を形成する工程、
（ｅ）前記第１駆動用ＭＩＳＦＥＴおよび前記第１負荷用ＭＩＳＦＥＴの半導体領域と、前記第２駆動用ＭＩＳＦＥＴおよび前記第２負荷用ＭＩＳＦＥＴのゲート電極とを接続する工程、
（ｆ）前記第２駆動用ＭＩＳＦＥＴおよび前記第２負荷用ＭＩＳＦＥＴの半導体領域と、前記第１駆動用ＭＩＳＦＥＴおよび前記第１負荷用ＭＩＳＦＥＴのゲート電極とを接続する工程、
を有し、
前記第１および第２駆動用ＭＩＳＦＥＴと、前記第１および第２転送用ＭＩＳＦＥＴのそれぞれの半導体領域はｎ型であり、前記第１および第２負荷用ＭＩＳＦＥＴのそれぞれの半導体領域はｐ型であることを特徴とする半導体集積回路装置の製造方法。In a method of manufacturing a semiconductor integrated circuit device having first and second driving MISFETs, first and second load MISFETs, and first and second transfer MISFETs,
(A) forming, in a semiconductor substrate, semiconductor regions for the first and second driving MISFETs, the first and second load MISFETs, and the first and second transfer MISFETs; Forming electrodes of the first and second driving MISFETs, the first and second load MISFETs, and the first and second transfer MISFETs; Forming a first insulating film thinner than the film thickness of
(B) forming a second insulating film on the electrode, the first insulating film, and the semiconductor region;
(C) forming a third insulating film on the second insulating film;
(D) etching the third insulating film by using the second insulating film as an etching stopper, and then etching the second insulating film, so that the thickness of the first insulating film on the electrode is reduced. Forming a connection hole for exposing the thinly formed portion and the semiconductor region,
(E) connecting a semiconductor region of the first driving MISFET and the first load MISFET to a gate electrode of the second driving MISFET and the second load MISFET;
(F) connecting a semiconductor region of the second drive MISFET and the second load MISFET to a gate electrode of the first drive MISFET and the first load MISFET;
Has,
The semiconductor regions of the first and second driving MISFETs and the first and second transfer MISFETs are n-type, and the semiconductor regions of the first and second load MISFETs are p-type. A method for manufacturing a semiconductor integrated circuit device, comprising: 前記第１絶縁膜は酸化シリコン膜からなり、前記第２絶縁膜は窒化シリコン膜からなり、
前記（ｅ）工程において、前記接続孔を通じて前記第１負荷用ＭＩＳＦＥＴのドレイン領域を構成する半導体領域と、前記第２駆動用ＭＩＳＦＥＴおよび前記第２負荷用ＭＩＳＦＥＴに共通のゲート電極とが接続されることを特徴とする請求項１記載の半導体集積回路装置の製造方法。The first insulating film is made of a silicon oxide film, the second insulating film is made of a silicon nitride film,
In the step (e), a semiconductor region forming a drain region of the first load MISFET and a gate electrode common to the second drive MISFET and the second load MISFET are connected through the connection hole. 2. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein: 第１および第２駆動用ＭＩＳＦＥＴと、第１および第２負荷用ＭＩＳＦＥＴと、第１および第２転送用ＭＩＳＦＥＴとを有するメモリセルが半導体基板に形成された半導体集積回路装置の製造方法において、
前記第１駆動用ＭＩＳＦＥＴと前記第１負荷用ＭＩＳＦＥＴの共通第１ゲート電極、および前記第２駆動用ＭＩＳＦＥＴと前記第２負荷用ＭＩＳＦＥＴの共通第２ゲート電極を形成する工程と、
前記第１および第２駆動用ＭＩＳＦＥＴと、前記第１および第２転送用ＭＩＳＦＥＴのｎ型半導体領域を半導体基板内に形成する工程と、
前記第１および第２負荷用ＭＩＳＦＥＴのｐ型半導体領域を前記半導体基板内に形成する工程と、
前記共通第１ゲート電極および前記共通第２ゲート電極の上部に窒化シリコン膜を堆積し、前記窒化シリコン膜の上部に層間絶縁膜を堆積する工程と、
前記窒化シリコン膜をエッチングストッパとして前記層間絶縁膜をエッチングする工程と、
前記第１駆動用ＭＩＳＦＥＴのｎ型半導体領域と前記第１負荷用ＭＩＳＦＥＴのｐ型半導体領域とを接続する配線を形成する工程とを有し、
前記配線は、前記共通第２ゲート電極と接続されることを特徴とする半導体集積回路装置の製造方法。In a method of manufacturing a semiconductor integrated circuit device in which a memory cell having first and second driving MISFETs, first and second load MISFETs, and first and second transfer MISFETs is formed on a semiconductor substrate,
Forming a common first gate electrode of the first drive MISFET and the first load MISFET and a common second gate electrode of the second drive MISFET and the second load MISFET;
Forming the first and second driving MISFETs and n-type semiconductor regions of the first and second transfer MISFETs in a semiconductor substrate;
Forming p-type semiconductor regions of the first and second load MISFETs in the semiconductor substrate;
Depositing a silicon nitride film on the common first gate electrode and the common second gate electrode, and depositing an interlayer insulating film on the silicon nitride film;
Etching the interlayer insulating film using the silicon nitride film as an etching stopper;
Forming a wiring connecting the n-type semiconductor region of the first drive MISFET and the p-type semiconductor region of the first load MISFET,
The method of manufacturing a semiconductor integrated circuit device, wherein the wiring is connected to the common second gate electrode. 前記層間絶縁膜をエッチングする工程の後、前記層間絶縁膜の下層の前記窒化シリコン膜をエッチングする工程をさらに有し、
前記層間絶縁膜と前記窒化シリコン膜をエッチングする工程によって接続孔を形成し、前記接続孔によって露出された前記共通第２ゲート電極の一部と前記配線とを接続することを特徴とする請求項３記載の半導体集積回路装置の製造方法。After the step of etching the interlayer insulating film, the method further includes a step of etching the silicon nitride film under the interlayer insulating film;
A connection hole is formed by etching the interlayer insulating film and the silicon nitride film, and a part of the common second gate electrode exposed by the connection hole is connected to the wiring. 4. The method for manufacturing a semiconductor integrated circuit device according to item 3.
JP2003123761A 2003-04-28 2003-04-28 Manufacturing method of semiconductor integrated circuit device Expired - Lifetime JP3839418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003123761A JP3839418B2 (en) 2003-04-28 2003-04-28 Manufacturing method of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003123761A JP3839418B2 (en) 2003-04-28 2003-04-28 Manufacturing method of semiconductor integrated circuit device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18151395A Division JP3535615B2 (en) 1995-07-18 1995-07-18 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JP2004006850A true JP2004006850A (en) 2004-01-08
JP3839418B2 JP3839418B2 (en) 2006-11-01

Family

ID=30438019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003123761A Expired - Lifetime JP3839418B2 (en) 2003-04-28 2003-04-28 Manufacturing method of semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP3839418B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227893B2 (en) 2004-06-23 2012-07-24 Nec Corporation Semiconductor device with capacitor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227893B2 (en) 2004-06-23 2012-07-24 Nec Corporation Semiconductor device with capacitor element

Also Published As

Publication number Publication date
JP3839418B2 (en) 2006-11-01

Similar Documents

Publication Publication Date Title
JP3535615B2 (en) Semiconductor integrated circuit device
US6534864B1 (en) Semiconductor memory device and method of fabricating the same
JP2004363214A (en) Semiconductor integrated circuit device and method for manufacturing the same
JPH10242298A (en) Semiconductor memory and manufacture thereof
JP2689923B2 (en) Semiconductor device and manufacturing method thereof
JP3839418B2 (en) Manufacturing method of semiconductor integrated circuit device
JP3363750B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2004146844A (en) Method for manufacturing semiconductor integrated circuit device
JP4024495B2 (en) Semiconductor integrated circuit device
JPH1012749A (en) Semiconductor integrated circuit device and its manufacture
JP2905583B2 (en) Semiconductor integrated circuit device
JP4024813B2 (en) Semiconductor integrated circuit device
JPH0773115B2 (en) Semiconductor memory device
JP2004241403A (en) Process for fabricating semiconductor integrated circuit device
JP2003031697A (en) Static random access memory and its manufacturing method
JP2004342790A (en) Semiconductor storage device and its manufacturing method
JP3055491B2 (en) Semiconductor device and manufacturing method thereof
JP2002324855A (en) Manufacturing method of semiconductor integrated circuit device, and semiconductor integrated circuit device
JP2003273249A (en) Method of manufacturing semiconductor integrated circuit device
JPH1079440A (en) Semiconductor integrated circuit device and manufacturing method thereof
JP2007258739A (en) Semiconductor integrated circuit device
JP2004349718A (en) Method of manufacturing semiconductor integrated circuit device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060426

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060522

AA92 Notification that decision to refuse application was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20060620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

EXPY Cancellation because of completion of term