JP2004006840A - Semiconductor thin film - Google Patents

Semiconductor thin film Download PDF

Info

Publication number
JP2004006840A
JP2004006840A JP2003118214A JP2003118214A JP2004006840A JP 2004006840 A JP2004006840 A JP 2004006840A JP 2003118214 A JP2003118214 A JP 2003118214A JP 2003118214 A JP2003118214 A JP 2003118214A JP 2004006840 A JP2004006840 A JP 2004006840A
Authority
JP
Japan
Prior art keywords
thin film
substrate
laser
irradiation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003118214A
Other languages
Japanese (ja)
Other versions
JP3496678B1 (en
Inventor
Hiroshi Tanabe
田邉 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003118214A priority Critical patent/JP3496678B1/en
Publication of JP2004006840A publication Critical patent/JP2004006840A/en
Application granted granted Critical
Publication of JP3496678B1 publication Critical patent/JP3496678B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Recrystallisation Techniques (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology of forming a silicon thin film of small trap level density by irradiation with light and to provide another technology of applying the former technology to a substrate of a large area with high reproducibility. <P>SOLUTION: In a semiconductor thin film forming method comprising a light irradiating process, a first process of projecting the image of a pattern formed on an optical mask onto the semiconductor thin film for exposing the thin film so as to modify the prescribed region of the semiconductor thin film and a second process of continuously forming insulating films on the semiconductor thin film are provided. An alignment mark is formed by the use of a color difference between the region modified by irradiation with light and the other region that is not subjected to irradiation with light and has a different color. Positioning operations are carried out in a photolithography process, an etching process, and a film removing process of removing a part of the above laminated insulating films on the semiconductor thin film from the substrate on the basis of the above alignment mark. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置に用いられる半導体薄膜及びその形成方法に関し、特に、結晶性シリコン薄膜トランジスタに用いるシリコン薄膜を光照射によって形成する技術、また、このシリコン膜上にゲート絶縁膜を形成して電界効果型トランジスタを得る技術、更にはこれら半導体薄膜あるいは電界効果型薄膜トランジスタにより構成されるディスプレイ、センサー等の駆動回路に関する。
【0002】
【従来の技術】
初めに、上記技術分野における現状技術についてその問題点指摘を含めて詳細に説明する。ガラス基板上に薄膜トランジスタ(TFT)を形成する代表的な技術として、水素化アモルファスシリコンTFT技術及び、多結晶シリコンTFT技術が挙げられる。前者の作製プロセス最高温度は300℃程度であり、移動度1cm/Vsec程度のキャリア移動度を実現している。この技術は、アクティブマトリクス型(AM−)液晶ディスプレイ(LCD)における各画素のスイッチングトランジスタとして用いられており、画面周辺に配置されたドライバー集積回路(IC、単結晶シリコン基板上に形成されたLSI)によって駆動される。各画素毎にスイッチング素子TFTがついているため、別体の周辺ドライバ回路から液晶駆動用の電気信号を送るパッシブマトリクス型LCDに比べ、クロストーク等が低減され良好な画像品質を得られるという特徴を有している。
【0003】
一方後者は、例えば石英基板を用い1000℃程度のLSIと類似した高温プロセスを用いることで、キャリア移動度30〜100cm/Vsecの性能得ることができる。このような高いキャリア移動度が実現できることは、たとえば液晶ディスプレイに応用した場合、各画素を駆動する画素TFTと同時に、周辺駆動回路部までもを同一ガラス基板上に同時に形成することができる結果、製造プロセスコストの低減、機器の小型化に寄与する利点がある。装置の小型化、高解像度化に伴いAM−LCD基板と周辺ドライバー集積回路の接続ピッチは狭小化を余儀なくされ、タブ接続やワイヤボンディング法にては対処しきれないからである。
【0004】
ところが、多結晶シリコンTFT技術において、上述のような高温プロセスを用いるためには、前者のプロセスであれば用いることができる安価な低軟化点ガラスを用いることができない。この点を改善するため多結晶シリコンTFTプロセスにおける温度低減化が必要になっており、これに対応すべくレーザ結晶化技術を応用した多結晶シリコン膜の低温形成技術が研究・開発されている。
【0005】
周知のように、一般にこれらのレーザ結晶化はパルスレーザ照射装置を用いて実現される。図11にパルスレーザ照射装置の構成の一例を概略図で示す。パルスレーザ光源(1101)から供給されるレーザ光はミラー(1102,1103,1105)及び空間的な強度の均一化を行うべく設置されるビームホモジナイザ(1104)等の光学素子群によって規定される光路を介し、被照射体であガラス基板(1109)上のシリコン薄膜(1107)に到達する。一般にガラス基板に比べ1照射範囲が小さいため、xyステージ(1109)上のガラス基板を移動させることにより基板上の任意の位置へのレーザ照射が行われている。xyステージの代わりに、上述の光学素子群を移動させることや、光学素子群とステージを組み合わせる方法も行われている。
【0006】
例えば、文献;J.Im and R.Sposili,”Crystalline Si films for integrated active−matrix−liquid−crystal displays”,Materials Research Society Bulletin誌,vol.21,(1996),39(公知文献1)の、Figure6には、基板をx−方向ステージに、ホモジナイザをy−方向ステージに載置するようにした例が示されている。
【0007】
なお、レーザ照射は真空チャンバ内で真空中あるいは高純度ガス雰囲気下で行われることもある。また、必要に応じてシリコン薄膜付きガラス基板入りカセット(1110)と基板搬送機構(1111)を有し、機械的にカセットとステージ間の基板の取りだし収納を行うことについても触れられている。
【0008】
また、短波長パルスレーザ光を照射し非晶質基板上の非晶質シリコン薄膜を結晶化し、薄膜トランジスタに応用する技術が特公平7−118443号公報に開示されている。開示手法によれば基板全体を高温にすることなく非晶質シリコンの結晶化が可能であるため、液晶ディスプレイ等の大面積かつガラス等の安価な基板上への半導体素子、半導体集積回路を作製できるという利点がある。
【0009】
然しながら、該公報中においても述べられているように、短波長レーザによる非晶質シリコン薄膜の結晶化には50−500mJ/cm程度の照射強度を必要とする。一方、現在一般に入手できるパルスレーザ装置の発光出力は最大のものでIJ/pulse程度であるから、単純換算によっても一度に照射処理可能な面積は2−20cm程度にすぎない。したがって、たとえば基板サイズ47×37cmの基板全面をレーザ結晶化するためには、少なくとも87箇所、条件によっては870箇所にレーザ照射を行うことが必要となる。基板サイズ1m角というように、基板が拡大すれば、対応して必要となる照射箇所数も増加する。この場合のレーザ結晶化も既述した図11に示した構成のパルスレーザ照射装置を用いて行われる。
【0010】
上記の方法を適用して大面積基板上に薄膜半導体素子群を均一に形成するためには、特願平3−315863公報に開示されているような技術、即ち素子群をレーザのビームサイズよりも小さな領域に分割し、ステップアンドリピートにより数パルス照射+照射領域の移動+数パルス照射+照射領域の移動+…、を順に繰り返す方法が有効であることが知られている。図14(a)のレーザ運転方法に示すように、レーザの発振とステージ(すなわち基板)もしくはビームの移動とが交互に行われるように制御する方法である。
【0011】
ところが、本手法によっても現在入手しうる発振強度均一性±5〜10%(連続発振時)程度のパルスレーザ装置を用いたとしても、たとえば1パルス〜20パルス/場所程度の照射を繰り返すような用い方の場合には、発振強度バラツキは±5〜10%を超えてしまい、結果として得られる多結晶シリコン薄膜並びに多結晶シリコン薄膜トランジスタ特性の均一性は十分なものとはならないという問題点があった。特にスパイキングと呼ばれるレーザ発振初期の放電の不安定に起因する強光あるいは弱光の発生が不均一化の要因の一つとなっている。
【0012】
この難点の補正を行うべく、積算強度結果により次の発振時の印加電圧を制御するような方法も知られているがこれは、スパイキングの発生は抑制できるもののかえって弱光を発振してしまうという問題点がある。すなわち、図13に示すように、照射時間と非発振時間とが交互に連続する場合、各照射時間に発振される第1のパルス強度が、最も不安定でありバラツキやすく、また照射箇所によって照射強度履歴が異なるため、基板面内でのトランジスタ素子及び薄膜集積回路の十分な均一性が得られないという問題が生じる。
【0013】
このようなスパイキングの別な回避方法としては、図14(b)に示すように、レーザ発振を、素子形成領域への照射開始以前から開始することにより回避する方法が知られているが、図14(a)に示したようなレーザの発振とステージの移動とを断続的に繰り返す場合には応用することはできない。
【0014】
これらの問題を回避すべく、特開平5−90191号公報にはパルスレーザ光源を連続発振させると共にステージの移動期間には光遮蔽装置を用いて基板への照射を行わない方法が提案されている。すなわち、図14(c)に示すようにレーザをある周波数で連続発振させるようにし、所望の照射位置へのステージの移動と光路の遮蔽・開放を同期させることによって、強度の安定したレーザ光を所望の照射位置へ照射することを可能にしている。しかしこの方法の難点として、レーザビームの安定した基板への照射が可能になるものの、多結晶シリコン薄膜形成に寄与することのない無駄なレーザ発振が増え、高価なレーザ光源や励起ガスの寿命に対する多結晶シリコン薄膜の生産性及び、レーザ発振に要する電力等に対する多結晶シリコン薄膜の生産効率が低下するため、生産コストの上昇を招くという点が挙げられる。
【0015】
その他にも、レーザが露光される基板も、照射強度ばらつきによって所望の値に比べ過度な強光が照射されると、基板ダメージが生じる慮がある。特に、LCD等のイメージングデイスでは基板を透過する光が、基板上のダメージを受けた領域において光散乱等を引き起こし画像品質の低下が生じるという問題が生じる。
【0016】
次に、光マスク上のパターンをシリコン薄膜上に縮小投影しレーザ結晶化する技術は、例えば、文献;R.Sposili and J.Im,”Sequential lateral solidification of thnsilicon films onSiO2”,Applied PhysicsLetters誌、vol.69,(1996),2864(公知文献2)、及び、文献;J.Im,R.Sposili and M.Crowder,”Single−crystal Si films for thin film transistor devices”,Applied Physics Letters 誌、vol.70,(1997),3434(公知文献3)に開示されている。
【0017】
上記各文献によれば、308nm excimer laser,variable−energyattenuator,variable−focusfield lens,patterned−mask,two−elementimaging lens,sub−micrometer−precision translation stage を用いて、1:5程度の縮小投影を行うことによって、μmオーダのビームサイズとμmオーダの基板ステージの移動ピッチが実現されている。
【0018】
ところが本方法を上記のような大型の基板処理に用いる場合、光マスク上に照射されるレーザビームが光源に依存して空間的な強度プロファイルを持つため、例えばマスク上の中心と周辺とを透過した露光パターンに致命的な強度分布偏差が生じ、所望の均一性を持った結晶性シリコン薄膜を得ることができないという問題があった。さらに、波長の短い紫外光を縮小投影するからビームの焦点深度が小さく、基板のそり、たわみによる照射深度ずれが生じやすいという問題があった。また、基板が大きくなるにつれてステージの機械的精度を確保することが困難になり、ステージの傾きや移動時のステージ上での基板のずれが、所望のレーザ照射条件を妨げるという問題もあった。
【0019】
さて上記のようなレーザ照射を行う際に、複数のパルスをある遅延時間をもたせて照射する方法が、文献;Ryoichi Ishihara et al.”Effects of light pulse duration oneximer laser crystallization characteristics of silicon thin films”,Japanes journal of applied physics,vol.34,No.4A,(1995)pp1759(公知文献4)に開示されている。上記公知文献に従えば、レーザ再結晶化プロセスにおける溶融シリコンの結晶化固化速度は1m/sec以上であり、良好な結晶成長を得るためには、固化速度の低減化が必要である。固化が完了した直後に第2のレーザパルスを照射することにより第2の照射によってより固化速度の小さな再結晶化過程を得ようとするものである。
【0020】
さて、図12に示すようなシリコンの温度変化(時間履歴曲線)によれば、レーザエネルギー(例えば図15に波形を示す強度パルス)の照射とともにシリコンの温度が上昇し、出発材料がa−Si の場合、a−Siの融点を経た後さらに温度が上昇、エネルギーの供給が温度上昇に必要な値を下回ると、冷却が始まる。結晶Siの凝固点において、凝固時間を経て固化が終了した後、雰囲気温度まで冷却される。ここで、シリコンの固化がシリコン−基板界面を起点に膜厚方向に進むとすると、上記固化速度の平均値は次式で表される。
【0021】
固化速度の平均値=シリコンの膜厚/凝固時間すなわち、シリコンの膜厚が一定であれば、固化速度を小さくするためには凝固時間の長時間化が必要となる。したがって、熱平衡学的に理想的な状態を維持したプロセスであれば、理想的な投入するエネルギーすなわちレーザ照射エネルギーを大きくすることで、凝固時間の拡大が可能である。ところが上記公知文献においても指摘されているとおり、照射エネルギーの増大は膜の非晶質化、微結晶化を引き起こすという問題がある。現実的な溶融・再結晶化工程においては図12のような理想的な温度変化は得られず、一般に加熱時には温度の過上昇、冷却時には過冷却過程を経て安定状態に到達する。特に冷却時の冷却速度が大きく過度の過冷却過程を経る場合、凝固点近傍での結晶化が生ずることなく、急速冷却固化によりアモルファス(非晶質)固体が形成されるためである。薄膜においては上記公知文献中でも述べられているとおり、条件に依存してアモルファスではなく、微結晶体を形成することもある。微結晶体は、多結晶薄膜あるいは単結晶薄膜に比べその粒径が極端に小さいために、粒界ポテンシャルの大きな結晶粒界が多数存在し、たとえば薄膜トランジスタへ応用し場合にはオン電流の低下、あるいはオフリーク電流の増大を招くといった問題を生じる。
【0022】
図16に膜厚75nmのシリコン薄膜に波長308nmのエキシマレーザを照射した場合の、数値計算から求めた最大冷却速度(Cooling rate,K/sec)、レーザ照射後の膜のSEM観察から得られた結晶化−微結晶化の照射強度のしきい値を示す。実験に用いたレーザの発光パルス波形は図15のものである。3つの主ピークを呈し発光時間は約120n sec に及ぶ。このようなパルス波形は、上記公知文献4で想定・記載されているパルス幅21.4n secの矩形パルスに比べて5倍以上に達する発光時間を有することから、単一パルス照射であっても上記公知文献4中で述べられているような固化速度の低減といった効果が期待できる。
【0023】
さて、このようなパルス波形を用いたレーザ再結晶化時の数値計算から求めたシリコンの温度−時間曲線は図17に示すようになる。図17はシリコン膜厚75nm、基板にSiO、XeClレーザ(波長308nm)照射強度450mJ/cmの時のシリコン薄膜の温度変化を示す。第2の発光ピークがほぼ終了する約60n sec 後に最高温度に達し冷却へと転じる(なお、本数値計算では溶融・凝固点として非晶質シリコンの値を用いており、凝固点付近の振る舞いは現実のものとは異なる。特に結晶化膜が得られる場合は、結晶シリコンの凝固点で結晶化が完了する)。いったん大きな傾きを持って冷却が開始されるが、第3のピークが存在する100n sec 程度の傾きは非常に小さくなることがわかる。完全に発光が終了する120n sec 以降では、再び急速な冷却過程を経て凝固する。一般に、熱平衡過程を大きくはずれるような“急冷”を経た液体からの固化過程の場合、結晶構造の形成に必要な十分な凝固時間を得ることができず、アモルファス(非晶質)固体が形成される。
【0024】
先の図16は、図17に示すようなシリコンの温度−時間曲線を基に各照射強度に対し発光終了後の最大冷却速度を見積もった結果を示したものである。照射強度の増大とともに冷却速度が増加することがわかる。一方、レーザ照射後のシリコン薄膜の構造を走査型電子顕微鏡を用いて観察したところ、図16に示すように照射強度の増大とともにいったん粒径は増大するものの、470mJ/cm程度の設定照射強度条件において、微結晶化が観測された。同様に照射パルス数を3パルスにした場合、470mJ/cm程度の設定照射強度条件においても、部分的に微結晶化領域が残るものの1パルスの時とは異なり粒径の飛躍的な増大が観測された(図18;「各照射強度及び照射回数に対するレーザ再結晶化シリコン薄膜の結晶形態」参照)。なお、実照射強度は、エキシマレーザの特に最初の数パルスにおいて、設定値に比べ5〜10%程度高くなるため、微結晶化が生じるしきい強度は500mJ/cm程度と見積もることができる。以上のような結果から、図16の500mJ/cm条件から冷却速度を見積もることにより、微結晶化は約1.6×1010℃/sec以上の冷却速度条件で生じることがわかった。被照射膜がa−Siの場合、約500mJ/cm以上の照射強度で微結晶化が、同様に、被照射膜がpoly−Siの場合にこの冷却速度を当てはめると、a−Siに比べ約30mJ/cm大きい照射強度が示唆される。したがって、冷却速度を1.6×1010℃/sec以下に制御することによって、微結晶化、アモルファス化を防ぐことができ、良好な結晶成長過程を得ることが可能になる。
【0025】
次に、第2のレーザ光を第1のレーザ光に遅延して導入した場合について述べる。すでに述べたように、発光後期のレーザ光が冷却速度の増大を緩和するとともに、発光終了後の冷却速度が結晶化を支配する。すなわち、最終的に投入されたエネルギーによりそれ以前の冷却過程は初期化されると考えられる。更に付加的なエネルギーを投入することによって、それ以前の固化過程において急冷による非晶質化、微結晶化が生じていても、エネルギーは保存されている(ナノ秒オーダと短時間のため、基板への熱伝導、雰囲気への放射は小さいと考えられる。もちろん十分な熱の放出が可能な時間は考慮しない)ため一旦初期化され、再度固化過程を繰り返すものと考えられる。したがって再度投入されたエネルギーによる2次加熱終了後の冷却速度に注目することによって、良好な結晶成長が期待できる。図19の最大冷却速度と凝固点近傍の冷却速度を示す図に示すように、遅延時間を制御することによって冷却速度を所望の値にコントロールする。
【0026】
一方で、被レーザ照射材料であるa−Si薄膜の形成工程、レーザ照射工程、プラズマ水素化工程、ゲート絶縁膜の形成工程を順次あるいは順を変えて、大気暴露することなく行う技術が、以下に列記する各特許公報に開示されている。
・特開平5−182923号公報;非晶質半導体薄膜を加熱処理した後、レーザを照射する工程を大気暴露することなく行う。
・特開平7−99321号公報;レーザ結晶化多結晶シリコン薄膜を有する基板を大気暴露することなくプラズマ水素化、ゲート絶縁膜の形成工程に基板搬送する。
・特開平9−7911号公報;レーザ結晶化多結晶シリコン薄膜を有する基板を大気暴露することなくゲート絶縁膜の形成工程に基板搬送する。
・特開平9−17729号公報;レーザ結晶化多結晶シリコン薄膜を有する基板を大気暴露することなくゲート絶縁膜の形成工程に基板搬送し多結晶シリコン表面への不純物の付着を防ぐ。
・特開平9−148246号公報;非晶質シリコン薄膜の形成、レーザ結晶化、水素化、ゲート絶縁膜の形成を大気暴露することなく連続して行う。
・特開平10−116989号公報;非晶質シリコン薄膜の形成、レーザ結晶化、水素化、ゲート絶緑膜の形成を大気暴露することなく連続して行う。
・特開平10−149984号公報;非晶質シリコン薄膜の形成、レーザ結晶化、水素化、ゲート絶縁膜の形成を大気暴露することなく連続して行う。
・特開平11−17185号公報;非晶質シリコン薄膜の形成、レーザ結晶化、ゲート絶縁膜の形成、ゲート電極の形成を大気暴露することなく連続して行う。
これらの各公報に示されている思想、技術は、レーザ結晶化によって形成されたシリコン表面が非常に活性であるため大気中に曝すことにより不純物が付着しやすくなり、結果として形成されるTFTの特性を劣化させる、あるいはその特性にばらつきを生じさせるという問題を解決するために創案されたものである。
【0027】
上述技術評価のため、出願人らはエキシマレーザ結晶化技術と酸化シリコン膜形成技術を同一装置(大気に曝さず別の装置に基板を搬送することを含む)で行い、いったん大気に曝した場合との製造物の性能比較を行った。その結果、ゴミ、パーティクルの付着防止効果による製品の歩留まり率の向上には大きな効果が確認されたが、一方でこの効果の程度についてはクリーンルーム環境のクリーン度を高めることに依ってある程度同等の効果が得られることが確認された。
【0028】
歩留まり率の向上には、成膜装置よりも同一装置内に基板の洗浄機構を組み込んだものが最も効果が大きい。例えばa−Siの形成工程の形成条件によっては成膜中に基板上にパーティタルが付着し、いったん大気中に解放して洗浄工程を必要とするものもあった。一方で、薄膜トランジスタの性能に着目すると、上記製造プロセスの違いは顕著な差異をもたらさなかった。この理由は以下のように考察できる。
【0029】
本出願人らは、例えば、文献;K.Yuda et al.”Improvement of structural and electrical properties in low−temperaturegate−oxides for poly−Si TFTs by controlling 02/SiH4 ratios”,Digest of technical papers 1997 international workshop onactive matrix liquid crystal displays,September 11−12, 1997,Kogakuin Univ.,Tokyo,Japan−,87(公知文献5)、において、300〜350℃程度の温度でプラズマを用いて形成されるシリコン酸化膜や600℃程度の熱処理を経て形成されるシリコン酸化膜の固定酸化膜電荷密度(1011〜1012cm−2)や、シリコン基板との間の界面準位密度( 〜6×1010cm−2eV−2)を開示している。この場合、上記シリコン基板は一般にRCA洗浄と呼ばれる硫酸/過酸化水素水、塩酸/過酸化水素水/水、アンモニア/過酸化水素水/水、フッ酸/水等の酸性(必要に応じて加熱)洗浄液をもちいて洗浄、水洗後、成膜装置内に導入される。したがって、上記界面準位密度値は、単結晶シリコン基板ではあるものの、清浄界面形成(洗浄)後いったん大気に曝され、成膜工程に移った試料から得たものである。
【0030】
ここで一方のレーザ結晶化シリコン膜のトラップ準位密度に注目する。本出願人らは、例えば、文献;H.Tanabe et al.,”Excimer laser crystallization of amorphous silicon films”,NEC Research and Development誌,vol.35,(1994),254(公知文献6)、において、レーザ結晶化シリコン膜を有する薄膜トランジスタから、結晶化シリコン膜中のトラップ準位密度(1012〜1013cm−2)を開示している。しかもこれらのトランジスタが示す電界効果移動度は、40〜140cm/Vsecと良好な特性を示している。
【0031】
ところで、上記シリコン膜中のトラップ準位密度と、界面準位密度(あるいは固定酸化膜電荷密度)を比較すると明らかにトラップ準位密度の値のほうが大きい。すなわち、同一装置内で大気の曝すことなくシリコン膜/ゲート絶縁膜を形成した試料において、その清浄性の効果を得るためには、シリコン膜の性能(トラップ準位密度)が十分ではないという問題があることが判明した。
【0032】
本発明に係る分野に関連するものとして、プラズマダメージを低減し良質なゲート絶縁膜を形成する手段としてリモートプラズマCVD(化学的気相成長)法が提案されている。例えば、特開平5−21393号公報には、プラズマ発生室と基板処理室を分離する構成が開示されている。このような構成をとることにより、上述のような低固定酸化膜電荷密度(1011〜1012cm−2)や、低界面準位密度( 〜6×1010cm−2eV−2)が実現できると推察できるが、この効果は前述したように予め形成されるシリコン膜の性能により制限されてしまうという問題があった。
【0033】
【発明が解決しようとする課題】
本発明は、これまでに詳細に述べてきた諸問題を克服すべくなされたもので、トラップ準位密度の小さいシリコン薄膜を光照射によって形成する技術を提供すると共に、大面積基板上に再現性よくその技術を応用するための技術を提供することを目的とする。また、それらの良質なシリコン膜上に良質なゲート絶縁膜を形成することにより、良好な半導体−絶縁膜界面すなわち優れた特性を有する電界効果型トランジスタを提供するためのものである。
【0034】
【課題を解決するための手段】
本発明では半導体薄膜を、基板上に形成され、光照射による改質を経た領域と光照射を経ない領域とが混在する半導体薄膜と、この半導体薄膜の表面に該半導体薄膜とは組成の異なる薄膜を積層して積層膜を形成した構成とする。また、特に前記光照射による改質を経た領域と光学的な色が異なる光照射を経ない領域との色差を用いてアライメントマークを形成する。
【0035】
また、前記積層膜の一部が基板上から除去された構成とする。
【0036】
更には、前記光照射による改質を経た領域と前記光照射を経ない領域との光学的な色を異ならせた構成にする。
【0037】
また、前記基板上に所定のアライメントマークを具備し、このアライメントマークを基準に決定した領域を光照射により改質した構成とする。
【0038】
上記構成では、予め設けられたアライメントマークを基準に露光領域を決定することによって、所望の場所に所望の露光条件で露光改質されたシリコン薄膜を形成することができるため、例えばトランジスタのチャネル領域のみを露光改質することができる。すなわち改質した領域に対応して、ソース・ドレイン、チャネル領域を順次次の工程でパターン形成することができる。
【0039】
また、本発明方法では、光の照射工程を有する半導体薄膜の形成方法において、光が光マスク上に形成したパターンを半導体薄膜上に投影露光して、半導体薄膜上の所定の領域を改質する工程と、上記半導体薄膜上に絶縁膜を連続的に形成する工程とを含むようにする。
【0040】
このようにすることによって、高性能、多機能半導体形成装置の提供、低コスト、高再現性薄膜トランジスタ製造プロセスの提供、及び高性能薄膜トランジスタの提供がそれぞれ可能になる。具体的には、1)薬液による洗浄工程削減が可能な安定性の高い半導体薄膜プロセスの提供、2)同一装置において多工程を処理可能な多機能型装置を提供することによって、トータルの工場設置面積を小さくできる(省スペース半導体プロセス)、3)シリコン清浄表面(界面)を薬液を用いることなく維持可能な低コスト、高性能薄膜トランジスタの製造、がそれぞれ可能になる。
【0041】
このようにすることによって、レーザ照射によって基板上の所定の領域が改質された半導体薄膜を基準に、その後の薄膜トランジスタ製造工程でのデバイス素子形成領域の指定が可能になる。このとき半導体薄膜及び絶縁膜以外のアライメントマーク形成用の異種材料が存在しないために、清浄な半導体−絶縁膜界面の形成が容易にできる。
【0042】
更には、前記アライメントマークを基準に、フォトリソグラフィ工程及びエッチング工程、並びに上記半導体薄膜の上記積層膜の一部を基板上から除去する工程に際しての位置決めを行うようにする。
【0043】
【発明の実施の形態】
第1図は本願発明の実施の形態を表した例で縮小投影光学系を有した露光装置の主要部の概略配置を示している。第1のエキシマレーザ(EL1)及び第2のエキシマレーザ(EL2)から供給されるパルスUV光は、ミラー類(opt3,opt3’)、レンズ類(opt4)を介してホモジナイザ(opt20’)に導かれる。ここでビームの強度プロファイルが光学マスク(opt21)で所望の均一度、例えば面内分布±5%、になるように整形する。エキシマレーザから供給されるオリジナルなビームはその強度プロファイルや総エネルギー量が、パルス間毎に変化する場合があるため、光学マスク上での強度が、空間的分布、パルス間ばらつきについて、より均一化されるための機構が設けられることが望ましい。ホモジナイザとしては、フライアイレンズやシリンドリカルレンズを用いたものが一般的に用いられる。
【0044】
上記光学マスクによって形成された光パターンは縮小投影露光装置(opt23’)、レーザ導入窓(W0)を介して、真空チャンバ(C0)内に設置された基板(sub0)に照射される。上記基板は、基板ステージ(S0)上に載置されており、基板ステージの操作によって所望の領域、例えばパターン転写領域(ex0)、に光パターンを露光することができる。
【0045】
図1では縮小投影光学系の例を示したが、条件が合致するならば等倍、拡大投影を行ってもかまわない。基板ステージの移動(図内X−Y方向)によって基板(sub0)上の任意の領域にレーザビーム光の照射が行われる。また、上記光学マスク(opt21)はマスクステージ(図示せず)上に設置されており、露光可能領域内であれば、上記光学マスクを移動することにより基板上に照射されるビームを操作することも可能である。
【0046】
次に所望の光パターンを所望の条件で基板上に照射するために必要な機構について例示する。光軸の調整には微妙な調整が必要となるため再度の調整を避けて、いったん調整を終えた光軸については固定して基板の位置を調整する方法を示す。光軸に対する基板照射面の位置は、焦点(Z)方向位置及び光軸に対する垂直度を補正する必要がある。したがって、図中に示した(θxy)傾き補正方向、(θxz)傾き補正方向、(θyz)傾き補正方向、(X)露光領域移動方向、(Y)露光領域移動方向、(Z)焦点合わせ方向のうち、(θxy)傾き補正方向、(θxz)傾き補正方向、(θyz)傾き補正方向の調整によって光軸に対する垂直度を補正する。また、(z)焦点合わせ方向を調整することにより光学系の焦点深度にあった位置に基板照射面が配置されるように制御がなされる。
【0047】
図2は上記の被調整部品や基板のアライメント機構を説明する側面図である。露光軸(L0)に対し、光学マスク(opt21)、縮小投影露光装置(opt23’)、レーザ導入窓(W0)が軸を平行にして図のように順に配置される。真空チャンバ(C0)内に配置された基板(sub0)は、基板吸着機構付きヒータ(H0)、基板XYZ−θxy,θxzθpyzステージ(S0’)上に配置される。真空チャンバを用いているが実際の光照射は真空排気後に置換・充填された不活性ガス、水素、酸素、あるいは窒素等の雰囲気中で行われることが望ましく、雰囲気圧も大気圧前後の圧力であってもよい。
【0048】
基板吸着機構付きヒータを用いることによって光照射時に、室温〜400℃程度の範囲の基板加熱条件に設定することができる。上記のように雰囲気圧を大気圧力程度にすることによって、真空チャック機能による基板の吸着が可能でため、チャンバ内での基板ステージの移動等があってもずれを防止でき、また、投入された基板に多少のそり、たわみがあっても基板ステージに確実に固定することができる。さらに加熱に起因する基板のそり、たわみによる焦点深度ずれを最小限に抑えることができている。
【0049】
図中、レーザ干渉計(i1,i2)は、測長用窓(W−i)、測長用ミラー(opt−i)を介して基板のアライメント及び基板のZ方向位置の精密測定を行う。アライメントには、基板上に付されたアライメントマークをオフアクシス顕微鏡(m0)、顕微鏡用光源(Lm)、顕微鏡用素子(opt−m)を用いて計測し、レーザ干渉計からの基板位置情報を用いて所望の露光位置を計測できる。
【0050】
図2は『オフアクシス法』を例示しているが、この他、『Through The Lens方式』や『Through The Mask(Reticle)方式』を応用することも可能である。また、複数の計測地点から線形座標を最小2乗法を用いて決定することにより、計測時に生じる測定誤差を平均化する手法をとることもできる。
【0051】
図3(a)〜(c)はマスクパターンとアライメントマークの関係について示す説明図である。マスクは第1マスク(非露光部;mask1)と第2マスク(露光部;mask2)とから構成される。例えばエキシマレーザを光源にする場合、紫外光が透過する石英基板上にアルミニウム、クロム、タングステンなどの金属や、誘電体多層膜といった紫外光を吸収、反射する膜を形成し、フォトリソグラフィとエッチング技術を用いて所定のパターンを形成する。マスク上の所望の透過パターン(図3(a)においては白色部で示される)に応じて、シリコン膜が露光され図3(b)に示されるように非露光Si(Si1)内に露光Si部(Si2)が形成される。このとき、必要に応じてマスク上マーク(mark1)が基板上マーク(mark2)に一致するようにアライメント調整した後に露光することによって、シリコン薄膜上の予め設計された部分(位置)を露光することが可能となる。
【0052】
また、上記シリコン薄膜を用いた薄膜トランジスタ形成工程において、露光プロセスが位置決めを必要とする第1工程(最初の工程)の場合(すなわちアライメントマークが予め形成されていない場合)、シリコン薄膜への露光工程時に露光形成マーク(mark3)を同時に露光することによって、a−Siと結晶Siとの光学的差を利用したアライメントマークを形成することができる。a−Siと結晶Siの色相差によって実用上充分機能するアライメントマークが得られるのである。
【0053】
このようにして得られたアライメントマークを基準に後工程におけるフォトリソグラフィ等を行うことによって、露光改質された所望の領域に、トランジスタや所望の機構、機能を正確に位置を一致させて順に作り込むことができる。露光工程後にシリコン薄膜上にSi酸化膜を形成し、シリコン層の所望の領域がエッチング除去された状態を図3(c)に示す。Si除去部(Si3)は積層されたシリコン膜とSi酸化膜がエッチング除去された領域であり、非露光Si部(Si1)と露光Si部(Si2)上にSi酸化膜(Si4,Si5)が積層された形状が示されている。このようにして酸化膜で覆われたシリコン膜からなる島状構造を作り込むことによって素子間分離された薄膜トランジスタのチャネル/ソース・ドレイン領域や後工程のアライメントに必要なマークを形成することができる。
【0054】
図4(a)(b)に装置の主要動作のタイミングチャートを示す。図4(a)の制御例1では基板ステージの操作により所望の露光位置へと基板を移動させる。次に焦点合わせやアライメント調整動作を行い精密に露光位置を調整する。このときには、例えば0.1μm〜100μm程度といった、所望の設定誤差精度にはいるように調整する。この位置調整動作が完了し次第、基板への光照射が実行される。これらの一連の動作を終了した時点で次の露光領域へ合わせて基板が移動し、基板上の必要な箇所を全て照射する。全ての必要箇所への照射が終了すると、基板が交換され次の処理基板上で同様の一連の所定処理を行う。
【0055】
図4(b)に示す制御例2においては基板ステージの動作により所望の露光位置に基板を移動させる。次に焦点合わせやアライメント動作を行い精密に露光位置を調整する。このとき、例えば0.1μm〜100μm程度といった、所望の設定誤差精度にはいるように調整する。その動作が完了した時点で、マスクステージの移動動作を開始させる(始動)。始動時の移動ステップ量のばらつきを避けるために、基板への光照射はマスクステージ動作の開始よりもあとから開始される制御を示したチャートである。もちろんステージの移動によりアライメント位置から離れた地点に露光されることになるから、その分のオフセット量は予め考慮する必要があることはいうまでもない。
【0056】
基板への光照射よりも早く光源の運転を開始し、光源の出力強度の安定性が高まった時点で、シャッタ等を開き基板への光照射を行うことも可能である。特にエキシマレーザを光源に用い、発振期間と停止期間とが繰り返されるような制御法をとった場合、初期の数10パルスは特に不安定なことが知られており、これらの不安定なレーザパルスを照射したくない場合には、マスクステージの動作に合わせてビームを遮断する方式をとることができる。これら一連の動作を終了した時点で次の露光領域へ基板が移動し、基板上の必要な全箇所を照射終了する。その後、基板が交換され第2の処理基板上で同様な所定の一連の処理が繰り返される。
【0057】
〔実験例〕膜厚75nmのa−Si薄膜に対して2μm×50μmのビームを短軸方向に0.5μmピッチで走査した。一つの光源を用いてレーザ照射強度は照射面で470mJ/cmとしたところ、走査方向に連続する単結晶シリコン薄膜が得られた。さらに、第2光源を照射面で150mJ/cmとなるように、100nsec遅延させて照射した条件では1.0μmの走査ピッチ条件でも走査方向に連続する単結晶シリコン薄膜が得られた。上記結晶化シリコン膜中のトラップ準位密度は1012cm−2より低い値を示した。
【0058】
図5は、本発明の実施の形態をより具体的に示す半導体薄膜形成装置の側面図である。プラズマCVD室(C2)、レーザ照射室(C5)、基板搬送室(C7)から構成され、ゲートバルブ(GV2,GV5)を介して基板の搬送が装置外部の雰囲気に触れることなく真空中、不活性ガス、窒素、水素、酸素等の雰囲気かつ高真空、減圧、加圧状態で可能である。レーザ照射室(C5)においては400℃程度まで加熱可能な基板ステージ(S5)上にチャック機構を用いて基板が設置される。プラズマCVD室(C2)では、400℃程度まで加熱可能な基板ホルダー(S2)上に基板が設置される。この例ではガラス基板(Sub0)上にシリコン薄膜(Si1)が形成された状態でレーザ照射室(C5)に導入され、表面のシリコン薄膜がレーザ照射により結晶性シリコン薄膜(Si2)に改質され、プラズマCVD室(C2)に搬送された状態を示している。
【0059】
レーザ照射室に導入されるレーザ光は、エキシマレーザ1(EL1)、エキシマレーザ2(EL2)から供給されるビームが第1のビームライン(L1)、第2のビームライン(L2)を通り、レーザ合成光学装置(opt1)、ミラー(opt11)、透過ミラー(opt12)、レーザ照射光学装置(opt2)、ホモジナイザ(opt20)、光学マスクステージ(opt22)に固定された光学マスク(opt21)、投影光学装置(opt23)、レーザ導入窓(W1)を介して基板表面に到達する。ここでは2台のエキシマレーザを図示しているが、光源としては1台以上所望の台数を設置することもできる。またエキシマレーザに限らず、炭酸ガスレーザ、YAGレーザ等のパルスレーザや、アルゴンレーザ等のCW光源と高速シャッタを用いてパルス状に供給してもよい。
【0060】
一方プラズマCVD室はRF電極(D1)とプラズマ閉じこめ電極(D3)によりプラズマ形成領域(D2)が基板が配置される領域とは離れた位置に形成される。プラズマ形成領域には例えば酸素とヘリウムを、原料ガス導入装置(D4)を用いてシランガスを供給することにより、基板上に酸化シリコン膜を形成することができる。
【0061】
図6に本発明の実施の形態を示す半導体薄膜形成装置の平面図を示す。ロード/アンロード室(C1)、プラズマCVD室(C2)、基板加熱室(C3)、水素プラズマ処理室(C4)、レーザ照射室(C5)、基板搬送室(C7)がそれぞれゲートバルブ(GV1〜GV6)を介して接続されている。第1のビームライン(L1)、第2のビームライン(L2)から供給されるレーザ光がレーザ合成光学装置(opt1)、レーザ照射光学装置(opt2)、レーザ導入窓(W1)を介して基板表面に照射される。また、それぞれのプロセス室、搬送室はガス導入装置(gas1〜gas7)、排気装置(vent1〜vent7)が接続されており、所望のガス種の供給、プロセス圧の設定、排気、真空が調整される。図に点線で示すように処理基板(sub2,sub6)が平面上に配置される。
【0062】
図7はC2プラズマCVD室の構成を模式的に示した概略側面図である。高周波電源(RF1)(13.56MHzあるいはそれ以上の高周波が適する)から電力が高周波電極(RF2)に供給される。ガス供給穴付き電極(RF3)と高周波電極(RF2)の間にプラズマが形成され、反応形成されたラジカルがガス供給穴付き電極を通り基板が配置された領域に導かれる。平面型ガス導入装置(RF4)によりプラズマに曝すことなく別のガスが導入され、気相反応を経て基板(sub2)上に薄膜が形成される。基板ホルダー(S2)はヒータ等により室温から500℃程度までの加熱行うように設計されている。図のように、排気装置(ven2)、ガス導入装置(gas2)、酸素ライン(gas21)、ヘリウムライン(gas22)、水素ライン(gas23)、シランライン(gas24)、ヘリウムライン(gas25)、アルゴンライン(gas26)を用いて酸素ラジカルとシランガスを反応させることによって酸化シリコン膜を形成できる。
【0063】
基板温度300℃、圧力0.1torr,RF電力100W、シラン流量10sccm、酸素流量400sccm、ヘリウム流量400sccmの条件で膜形成を行ったところ、固定酸化膜電荷密度(5×1011cm−2)と良好な特性を有するシリコン酸化膜の形成が確認できた。また、シランに対する酸素流量比を大きくすることでより良好な酸化膜の形成が可能である。プラズマCVD室の形態としては上述のような平行平板型のRFプラズマCVD装置ばかりでなく、減圧CVDや常圧CVDといったプラズマを利用しない方法や、マイクロ波やECR(Electron Cycrotron Resonance)効果を用いたプラズマCVD法を用いることも可能である。
【0064】
窒化シリコン膜(Si3N4)の形成にはN2(窒素)(あるいはアンモニア)、キャリアガスとしてAr(アルゴン)、SiH4(シラン)、キャリアガスとしてアルゴン等を用いることができる。Siシリコン薄膜の形成にはH2(水素)とシラン、水素(キャリアガスとしてアルゴン)とSiF4(4フッ化シラン、キャリアガスとしてアルゴン)等の原料ガスを用いることができる。また、成膜プロセスではないが、水素プラズマを利用してシリコン薄膜や酸化シリコン膜の水素プラズマ処理も可能である。
【0065】
図8の(a)〜(e),(f1),(f1),(g1),(g2)は本発明の半導体薄膜形成装置を薄膜トランジスタの製造工程に応用した場合の工程フロー図である。
【0066】
(a);洗浄によって有機物や金属、微粒子等を除去したガラス基板(sub0)上に基板カバー膜(T1)、シリコン薄膜(T2)を順次形成する。基板カバー膜としてLPCVD(減圧化学的気相成長)法でシランと酸素ガスを原料とし、450℃で酸化シリコン膜を1μm形成する。LPCVD法を用いることにより基板保持領域を除き基板外表面全体をカバーすることも可能である(図示せず)。あるいはTEOS(テトラエトキシシラン)と酸素を原料としたプラズマCVD、TEOSとオゾンを原料とした常圧CVD、図8に示すようなプラズマCVD等を利用することも可能であり、基板材料(アルカリ金属濃度を極力低減したガラス、表面を研磨加工した石英・ガラス等)が含む半導体デバイスに有害な不純物の拡散防止ができる材料が基板カバー膜として有効である。シリコン薄膜はLPCVDでジシランガスを原料として500℃で厚さ75nm形成する。この場合膜中に含まれる水素原子濃度が1原子%以下となるため、レーザ照射工程での水素放出による膜荒れ等を防ぐことができる。あるいは図7に示すようなプラズマCVD法や広く普及しているプラズマCVD法を用いても、基板温度や水素/シラン流量比、水素/4フッ化シラン流量比等を調整することによって水素原子濃度が低いシリコン薄膜を形成できる。
【0067】
(b);上記(a)工程で準備した基板を、有機物や金属、微粒子、表面酸化膜等を除去するための洗浄工程を経た後、本発明の薄膜形成装置に導入する。レーザ光(L0)が照射し、シリコン薄膜を結晶化シリコン薄膜(T2’)に改質する。レーザ結晶化は99.9999%以上の高純度窒素700torr以上の雰囲気で行わる。
【0068】
(c);上記工程を経た基板は、ガスが排気された後基板搬送室を介してプラズマCVD室に搬送される。第1のゲート絶縁膜(T3)として、シラン、ヘリウム、酸素を原料ガスとして基板温度350度で酸化シリコン膜を10nm堆積する。このあと必要に応じて水素プラズマ処理や加熱アニールを行う。ここまでが本発明の薄膜形成装置において処理される。
【0069】
(d);次に、フォトリソグラフィとエッチング技術を用いてシリコン薄膜と酸化シリコン膜積層膜のアイランドを形成する。このとき、シリコン薄膜に比べ酸化シリコン膜のエッチングレートが高いエッチング条件を選択することがこのましい。図に示すようにパターン断面が階段状(あるいはテーパ状)に形成することによって、ゲートリークを防ぎ信頼性の高い薄膜トランジスタを提供できる。
【0070】
(e);次に、有機物や金属、微粒子等を除去するための洗浄を行った後、上記アイランドを被覆するようにT4第2のゲート絶縁膜を形成する。ここでは、LPCVD法でシランと酸素ガスを原料とし、450℃で酸化シリコン膜を30nm形成した。あるいはTEOS(テトラエトキシシラン)と酸素を原料としたプラズマCVD、TEOSとオゾンを原料とした常圧CVD、図8に示すようなプラズマCVD等を利用することも可能である。次にゲート電極としてn+シリコン膜を80nm、タングステンシリサイド膜を110nm形成する。n+シリコン膜はプラズマCVDやLPCVD法で形成された結晶性のリンドープシリコン膜が望ましい。その後、フォトリソグラフィとエッチング工程を経て、パターン化されたゲート電極(T5)を形成する。
【0071】
(f1,f2);次に、ゲートをマスクとして不純物注入領域(T6,T6’)を形成する。CMOS型回路を形成する場合は、フォトリソグラフィを併用してn+領域が必要なn−channel TFT 及びp+領域を要するp−channel TFT を作り分ける。注入される不純物イオンの質量分離を行わないイオンドーピングや、イオン注入、プラズマドーピング、レーザドーピング等の方法を採ることができる。そのとき用途や不純物導入方法によって図(f1)(f2)のように表面の酸化シリコン膜を残したまま、あるいは除去した後に不純物の導入を行う。
【0072】
(g1)(g2);層間分離絶縁膜(T7,T7’)を堆積、コンタクトホールを開口後、金属を堆積、フォトリソグラフィとエッチングにより金属配線(T8)を形成する。層間分離絶縁膜としては、膜の平坦化が図れるTEOS系酸化膜やシリカ系塗布膜、有機塗布膜を用いることができる。コンタクトホール開口はフォトリソグラフィとエッチングにより、金属配線は抵抗の低いアルミニウム、銅あるいはそれらをベースとした合金、タングステンやモリブデンといった高融点金属が応用できる。以上のような工程を行うことによって、性能、信頼性の高い薄膜トランジスタを形成することができる。
【0073】
図9は予めアライメントマークを設け、アライメントマークに応じたレーザ照射を行った場合の実施例、図10はレーザ照射と同時にアライメントマークを形成する場合の実施例について、TFT製造工程フローをもとに説明する。基本的には図8の説明と類似しているため、特に異なる点のみ中心に説明する。
【0074】
図9(a);洗浄によって有機物や金属、微粒子等を除去したガラス基板(sub0)上に基板カバー膜(T1)、タングステンシリサイド膜を順次形成する。アライメントマークの形成のために、フォトリソグラフィとエッチングによりパターン化しアライメントマーク(T9)を基板上に形成する。次にアライメントマークを保護するためにマーク保護膜(T10)を形成し、シリコン薄膜を形成する。
【0075】
図9(b);レーザ光露光時にはアライメントマークを基準に所望の領域が露光される。その後は、予め設けられたアライメントマータや、結晶化シリコン薄膜パターニングによって形成されるアライメントマーク(図示せず)を基準に、次工程のアライメントを行うことができる。
【0076】
図10(b);シリコン薄膜への露光と同時に露光/非露光による改質の相違を利用した結晶化アライメントマーク(T9’)をシリコン薄膜に形成する。
【0077】
図10(d);結晶化アライメントマーク(T9’)を利用して、フォトリソグラフィ時の目合わせを行い、エッチング工程を経てシリコン薄膜と酸化シリコン膜積層膜のアイランドを形成する。
【0078】
以上説明した製造過程によれば、シリコン膜が堆積された基板上に形成されたマークに対しアライメント機能を利用したビームの位置合わせをおこなうことにより、所望の領域へμmオーダ以上の位置精度を持たせて露光することが可能になった。その結果、最終的にエッチング除去される領域へのレーザ照射を最小限に抑えることができた。特に、LCDのようなイメージングデバイスへの応用時には光源の強度ばらつきに起因した基板ダメージ、それによる画像品質の低下を防ぐことが可能になった。
【0079】
【発明の効果】
レーザ照射によって部分的に改質され表面が部分的に活性になった薄膜の表面を他の薄膜を用いて覆うことによって、次工程での活性な表面に対する汚染、不要物の結合等を防ぐことが実現され、信頼性、再現性の高い薄膜トランジスタが得られる。
【0080】
レーザ照射工程でシリコン薄膜の改質とアライメントマークの形成を同時に行うことによって、付加的なアライメント形成工程が不要となり、素子の汚染防止や製造工程の短縮につながり、結果、製造コストを大きく低減でき産業上の効果大である。
【図面の簡単な説明】
【図1】本願発明の一実施形態を示す縮小投影光学系を有した露光装置の主要部の概略配置を示す全体図である。
【図2】露光装置における被調整部品や基板のアライメント機構を説明する側面図である。
【図3】露光装置に係るマスク及び各パターンを説明する平面図である。
【図4】(a)、(b)は露光装置における制御動作のタイミングチャートである。
【図5】本発明の一実施形態を説明する半導体薄膜形成装置の側断面図である。
【図6】本発明の一実施形態を説明する半導体薄膜形成装置の平面図である。
【図7】プラズマCVD室の構成を模式的に示す概略側面図である。
【図8】(a)〜(e),(f1),(f1),(g1),(g2)は本発明に係る半導体薄膜形成装置による薄膜トランジスタの製造工程を説明する工程フロー図である。
【図9】(a)〜(e),(f1),(f1),(g1),(g2)はアライメントマークを用いた本発明に係る薄膜トランジスタの製造工程を説明する工程フロー図である。
【図10】(a)〜(e),(f1),(f1),(g1),(g2)はアライメントマークを同時形成するようにした薄膜トランジスタの製造工程を説明する工程フロー図である。
【図11】従来のパルスレーザ照射装置の構成の一例を示す概略図である。
【図12】シリコン膜の温度変化を示す時間履歴曲線である。
【図13】連続レーザパルスの強度のパルス間での分布の一例を示す説明図である。
【図14】(a)〜(c)は既知のレーザ運転方法を説明するタイミングチャートである。
【図15】レーザパルスの強度波形を示す波形図である。
【図16】照射強度と冷却速度等の一例を示した図である。
【図17】シリコン薄膜温度変化の実験値例を示す図である。
【図18】各照射強度及び照射回数に対するレーザ再結晶化シリコン薄膜の結晶形態を説明する電子顕微鏡写真である。
【図19】第2パルス投入後の最大冷却速度と凝固点近傍の冷却速度を示す図である。
【符号の説明】
1101:パルスレーザ光源
1102:ミラー
1103:ミラー
1104:ビームホモジナイザ
1105:ミラー
1106:光路
1107:シリコン薄膜
1108:ガラス基板
1109:XYステージ
1110:ガラス基板入りカセット
1111:基板搬送装置
C0:真空チャンバ
C1:ロード/アンロード室
C2:プラズマCVD室
C3:基板加熱室
C4:水素プラズマ処理室
C5:レーザ照射室
C7:基板搬送室
D1RF:電極
D2:プラズマ形成領域
D3:プラズマ閉じ込め電極
D4:原料ガス導入装置
EL1:第1のエキシマレーザ
EL2:第2のエキシマレーザ
GV1〜GV6:ゲートバルブ
GV2:ゲートバルブ
GV5:ゲートバルブ
H0:基板吸着機構付きヒータ
L0:露光軸レーザ光
L1:第1のビームライン
L2:第2のビームライン
Lm:顕微鏡用光源
RF1:高周波電源
RF2:高周波電極
RF3:ガス供給穴付き電極
RF4:平面型ガス導入装置
S0:基板ステージ
S0’:基板XYZθXYθXZθYZステージ
S2:基板ホルダー
S5:基板ステージ
Si1:シリコン薄膜非露光Si
Si2:結晶シリコン薄膜露光Si部
Si3:Si除去部
Si4:Si酸化膜
Si5:Si酸化膜
Sub0:ガラス基板
T1:基板カバー膜
T10:マーク保護膜
T2:シリコン薄膜
T2’:結晶化シリコン薄膜
T3:第1のゲート絶縁膜
T4:第2のゲート絶縁膜
T5:パターン化されたゲート電極
T6,T6’:不純物注入領域
T7,T7’:層間分離絶縁膜
T8:金属配線
T9:アライメントマーク
W−i:測長用窓
W0:レーザ導入窓
W1:レーザ導入窓
X:露光領域移動方向
Y:露光領域移動方向
Z:露光領域移動方向
ex0:パターン転写領域
gas1〜gas7:ガス導入装置
gas21:酸素ライン
gas22:ヘリウムライン
gas23:水素ライン
gas24:シランライン
gas25:ヘリウムライン
gas26:アルゴンライン
i1:レーザ干渉計
i2:レーザ干渉計
m0:オフアクシス顕微鏡
mark1:マスク上マーク
mark2:基板上マーク
mark3:露光形成マーク
mask1:マスク(非露光部)
mask2:マスク(露光部)
opt−i:測長用ミラー
opt−m:顕微鏡用素子
opt1:レーザ合成光学装置
opt11:ミラー
opt12:透過ミラー
opt2:レーザ照射光学装置
opt20:ホモジナイザ
opt20’:ホモジナイザ
opt21:光学マスク
opt22:光学マスクステージ
opt23:投影光学装置
opt23’:縮小投影露光装置
opt3:ミラー類
opt3’:ミラー類
opt4:レンズ類
sub0:ガラス基板
sub0:基板
sub2,sub6:処理基板
sub2:基板ホルダー
vent1〜vent7:排気装置
θXY:傾き補正方向
θXZ:傾き補正方向
θYZ:傾き補正方向
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor thin film used in a semiconductor device and a method for forming the same, and more particularly, to a technique for forming a silicon thin film used for a crystalline silicon thin film transistor by light irradiation, and a field effect by forming a gate insulating film on the silicon film. The present invention also relates to a technique for obtaining a type transistor, and further to a drive circuit for a display, a sensor or the like constituted by the semiconductor thin film or the field effect thin film transistor.
[0002]
[Prior art]
First, the current state of the art in the above technical field will be described in detail, including the indication of its problems. Representative techniques for forming a thin film transistor (TFT) on a glass substrate include a hydrogenated amorphous silicon TFT technique and a polycrystalline silicon TFT technique. The former fabrication process has a maximum temperature of about 300 ° C. and a mobility of 1 cm. 2 / Vsec carrier mobility is realized. This technology is used as a switching transistor of each pixel in an active matrix (AM-) liquid crystal display (LCD), and includes a driver integrated circuit (IC, an LSI formed on a single crystal silicon substrate) arranged around a screen. ). Since each pixel has a switching element TFT, it has the feature that crosstalk is reduced and good image quality is obtained compared to a passive matrix LCD that sends an electric signal for driving liquid crystal from a separate peripheral driver circuit. Have.
[0003]
On the other hand, the latter uses, for example, a quartz substrate and a high-temperature process similar to an LSI at about 1000 ° C., so that the carrier mobility is 30 to 100 cm. 2 / Vsec. The fact that such a high carrier mobility can be realized is that, for example, when applied to a liquid crystal display, a pixel TFT for driving each pixel and, at the same time, a peripheral drive circuit portion can be simultaneously formed on the same glass substrate. There is an advantage that contributes to reduction of manufacturing process cost and downsizing of equipment. This is because the connection pitch between the AM-LCD substrate and the peripheral driver integrated circuit has to be narrowed with the miniaturization of the device and the increase in resolution, and it cannot be dealt with by the tab connection or the wire bonding method.
[0004]
However, in the polycrystalline silicon TFT technology, in order to use the above-described high-temperature process, an inexpensive low softening point glass that can be used in the former process cannot be used. In order to improve this point, it is necessary to reduce the temperature in the polycrystalline silicon TFT process. In order to cope with this, a low-temperature forming technique of a polycrystalline silicon film using a laser crystallization technique has been researched and developed.
[0005]
As is well known, these laser crystallizations are generally realized using a pulsed laser irradiation device. FIG. 11 is a schematic diagram illustrating an example of the configuration of a pulse laser irradiation device. The laser light supplied from the pulse laser light source (1101) is an optical path defined by optical elements such as a mirror (1102, 1103, 1105) and a beam homogenizer (1104) installed to make the spatial intensity uniform. , And reaches the silicon thin film (1107) on the glass substrate (1109) as the object to be irradiated. In general, since one irradiation range is smaller than that of a glass substrate, laser irradiation is performed on an arbitrary position on the substrate by moving the glass substrate on the xy stage (1109). Instead of the xy stage, a method of moving the above-described optical element group and a method of combining the optical element group and the stage are also performed.
[0006]
See, for example, the literature; Im and R. Sposili, "Crystalline Si films for integrated active-matrix-liquid-crystal displays", Materials Research Society Bulletin, vol. 21, (1996), 39 (publicly known document 1), FIG. 6 shows an example in which a substrate is mounted on an x-direction stage and a homogenizer is mounted on a y-direction stage.
[0007]
The laser irradiation may be performed in a vacuum chamber or in a high-purity gas atmosphere in a vacuum chamber. It also mentions that a cassette (1110) containing a glass substrate with a silicon thin film and a substrate transport mechanism (1111) are provided as needed to mechanically take out and store a substrate between the cassette and the stage.
[0008]
Japanese Patent Publication No. Hei 7-118443 discloses a technique of irradiating a short-wavelength pulsed laser beam to crystallize an amorphous silicon thin film on an amorphous substrate and apply the crystallized thin film to a thin film transistor. According to the disclosed method, since amorphous silicon can be crystallized without raising the temperature of the entire substrate, semiconductor elements and semiconductor integrated circuits can be manufactured on a large-area and inexpensive substrate such as glass such as a liquid crystal display. There is an advantage that you can.
[0009]
However, as described in the publication, 50-500 mJ / cm is required for crystallization of an amorphous silicon thin film by a short wavelength laser. 2 It requires a certain irradiation intensity. On the other hand, the light emission output of a pulse laser device which is currently generally available is the maximum and is about IJ / pulse, so that the area that can be irradiated at one time even by simple conversion is 2 to 20 cm. 2 Only about. Therefore, for example, in order to carry out laser crystallization on the entire surface of a substrate having a substrate size of 47 × 37 cm, it is necessary to irradiate at least 87 points and 870 points depending on conditions. If the substrate is enlarged, for example, to a substrate size of 1 m square, the number of irradiation locations required correspondingly increases. The laser crystallization in this case is also performed using the pulse laser irradiation apparatus having the configuration shown in FIG. 11 described above.
[0010]
In order to uniformly form a thin film semiconductor element group on a large area substrate by applying the above method, a technique as disclosed in Japanese Patent Application No. 3-315863, that is, the element group is formed by using a laser beam size It is known that a method of dividing a small area into small areas and repeating in order of several pulses irradiation + movement of irradiation area + several pulse irradiation + movement of irradiation area +... By step and repeat is effective. As shown in the laser operation method of FIG. 14A, this is a method of controlling so that laser oscillation and movement of a stage (ie, a substrate) or a beam are performed alternately.
[0011]
However, even if a pulse laser device having an oscillation intensity uniformity of about ± 5 to 10% (at the time of continuous oscillation), which is currently available, is used by this method, for example, irradiation of about 1 to 20 pulses / place is repeated. In the case of the method, the variation in oscillation intensity exceeds ± 5 to 10%, and there is a problem that the resulting polycrystalline silicon thin film and the uniformity of the characteristics of the polycrystalline silicon thin film transistor are not sufficient. Was. In particular, generation of intense light or weak light due to instability of discharge at the beginning of laser oscillation called spiking is one of the causes of non-uniformity.
[0012]
In order to correct this difficulty, there is also known a method of controlling the applied voltage at the next oscillation based on the integrated intensity result. However, this method can suppress the occurrence of spiking but emits weak light instead. There is a problem. That is, as shown in FIG. 13, when the irradiation time and the non-oscillation time are alternately continuous, the first pulse intensity oscillated at each irradiation time is most unstable and is likely to vary. Since the strength histories are different, there arises a problem that sufficient uniformity of the transistor element and the thin film integrated circuit in the substrate surface cannot be obtained.
[0013]
As another method of avoiding such spiking, as shown in FIG. 14B, a method of avoiding laser oscillation by starting before the start of irradiation of the element formation region is known. It cannot be applied to the case where laser oscillation and stage movement are intermittently repeated as shown in FIG.
[0014]
In order to avoid these problems, Japanese Patent Application Laid-Open No. 5-90191 proposes a method in which a pulse laser light source is continuously oscillated and the substrate is not irradiated with a light shielding device during a stage movement period. . That is, as shown in FIG. 14 (c), the laser is continuously oscillated at a certain frequency, and the movement of the stage to a desired irradiation position and the shielding / opening of the optical path are synchronized, so that a laser beam with a stable intensity is generated. It is possible to irradiate a desired irradiation position. However, the disadvantage of this method is that although the laser beam can be stably irradiated on the substrate, the useless laser oscillation that does not contribute to the formation of the polycrystalline silicon thin film increases, and the lifetime of the expensive laser light source and the excitation gas is reduced. The productivity of the polycrystalline silicon thin film and the production efficiency of the polycrystalline silicon thin film with respect to the power required for laser oscillation and the like are reduced, which leads to an increase in production cost.
[0015]
In addition, the substrate to be exposed to the laser may be damaged if the substrate is irradiated with an intense light exceeding a desired value due to a variation in irradiation intensity. In particular, in an imaging device such as an LCD, there is a problem that light transmitted through the substrate causes light scattering or the like in a damaged region on the substrate, thereby deteriorating image quality.
[0016]
Next, a technique for reducing and projecting a pattern on an optical mask onto a silicon thin film and performing laser crystallization is described in, for example, R. H .; Sposili and J.M. Im, "Sequential Lateral Solidification of Films on SiO2", Applied Physics Letters, vol. 69, (1996), 2864 (publicly known document 2) and literature; Im, R .; Sposili and M.S. Crowder, "Single-crystal Si films for thin film transformer devices", Applied Physics Letters, vol. 70, (1997), 3434 (publicly known document 3).
[0017]
According to each of the above documents, a 308 nm excimer laser, a variable-energy actuator, a variable-focus field lens, a patterned-mask, a two-element imaging lens, a projection using a degree of reduction, and a sub-microscope are described. Thus, a beam size on the order of μm and a moving pitch of the substrate stage on the order of μm are realized.
[0018]
However, when this method is used for processing a large-sized substrate as described above, the laser beam irradiated on the optical mask has a spatial intensity profile depending on the light source, and thus, for example, passes through the center and the periphery of the mask. There is a problem that a critical intensity distribution deviation occurs in the exposed exposure pattern, and a crystalline silicon thin film having desired uniformity cannot be obtained. Furthermore, since ultraviolet light having a short wavelength is reduced and projected, the depth of focus of the beam is small, and there is a problem that the irradiation depth is easily shifted due to the warpage or deflection of the substrate. In addition, as the size of the substrate increases, it becomes more difficult to secure the mechanical accuracy of the stage, and there has been a problem that the inclination of the stage and the displacement of the substrate on the stage during movement hinder desired laser irradiation conditions.
[0019]
A method of irradiating a plurality of pulses with a certain delay time when performing laser irradiation as described above is described in Ryoichi Ishihara et al. "Effects of light pulse duration oneximer laser crystallization characteristics of silicon thin films", Japans journal of applied physics. 34, no. 4A, (1995) pp1759 (Publication 4). According to the above-mentioned known literature, the crystallization solidification rate of molten silicon in the laser recrystallization process is 1 m / sec or more, and it is necessary to reduce the solidification rate in order to obtain good crystal growth. By irradiating the second laser pulse immediately after the solidification is completed, it is intended to obtain a recrystallization process with a lower solidification rate by the second irradiation.
[0020]
Now, according to the temperature change (time history curve) of silicon as shown in FIG. 12, the temperature of silicon rises with the irradiation of laser energy (eg, an intensity pulse whose waveform is shown in FIG. 15), and the starting material is a-Si. In this case, when the temperature further rises after passing the melting point of a-Si, and the supply of energy falls below a value required for the temperature rise, cooling starts. At the solidification point of the crystalline Si, after the solidification is completed after a solidification time, it is cooled to the ambient temperature. Here, assuming that the solidification of silicon proceeds in the film thickness direction starting from the silicon-substrate interface, the average value of the solidification rate is expressed by the following equation.
[0021]
Average value of solidification rate = silicon film thickness / solidification time, that is, if the silicon film thickness is constant, it is necessary to increase the solidification time in order to reduce the solidification rate. Therefore, if the process maintains the ideal state of thermal equilibrium, the solidification time can be extended by increasing the ideal input energy, that is, the laser irradiation energy. However, as pointed out in the above-mentioned known documents, there is a problem that an increase in irradiation energy causes the film to become amorphous and microcrystalline. In a realistic melting / recrystallization process, an ideal temperature change as shown in FIG. 12 cannot be obtained. In general, the temperature reaches a stable state through an excessive rise in heating and a supercooling process in cooling. This is because an amorphous solid is formed by rapid cooling and solidification without causing crystallization in the vicinity of the freezing point particularly when the cooling rate at the time of cooling is large and undergoes an excessive supercooling process. As described in the above-mentioned known literature, a thin film may be not amorphous but microcrystalline depending on conditions. The microcrystalline body has an extremely small grain size as compared with a polycrystalline thin film or a single crystal thin film, and therefore has a large number of crystal grain boundaries having a large grain boundary potential. Alternatively, there arises a problem that an off-leak current increases.
[0022]
FIG. 16 shows the maximum cooling rate (Cooling rate, K / sec) obtained from numerical calculation when a silicon thin film having a thickness of 75 nm was irradiated with an excimer laser having a wavelength of 308 nm, and was obtained from SEM observation of the film after laser irradiation. It shows the threshold of irradiation intensity for crystallization-microcrystallization. The emission pulse waveform of the laser used in the experiment is shown in FIG. It exhibits three main peaks and the light emission time is about 120 nsec. Such a pulse waveform has a light emission time that is at least five times that of a rectangular pulse having a pulse width of 21.4 nsec assumed and described in the above-mentioned known document 4, so that even a single pulse irradiation can be performed. The effect of reducing the solidification rate as described in the above-mentioned known document 4 can be expected.
[0023]
FIG. 17 shows a temperature-time curve of silicon obtained from a numerical calculation at the time of laser recrystallization using such a pulse waveform. FIG. 17 shows a silicon film having a thickness of 75 nm and SiO 2 , XeCl laser (wavelength 308 nm) irradiation intensity 450 mJ / cm 2 3 shows a temperature change of the silicon thin film at the time of (1). About 60 nsec after the second emission peak is almost completed, the temperature reaches the maximum temperature and starts cooling. (Note that in this numerical calculation, the value of amorphous silicon is used as the melting and freezing point, and the behavior near the freezing point is an actual behavior. In particular, when a crystallized film is obtained, crystallization is completed at the freezing point of crystalline silicon). It can be seen that the cooling starts once with a large slope, but the slope at about 100 nsec where the third peak exists is very small. After 120 nsec, when the light emission completely ends, the solidification is again performed through a rapid cooling process. In general, in the case of a solidification process from a liquid that has undergone “quenching” that greatly deviates from the thermal equilibrium process, the solidification time required for forming a crystal structure cannot be obtained, and an amorphous solid is formed. You.
[0024]
FIG. 16 shows the result of estimating the maximum cooling rate after the end of light emission for each irradiation intensity based on the silicon temperature-time curve as shown in FIG. It can be seen that the cooling rate increases as the irradiation intensity increases. On the other hand, when the structure of the silicon thin film after laser irradiation was observed using a scanning electron microscope, as shown in FIG. 16, although the particle size once increased with the increase in irradiation intensity, it was 470 mJ / cm. 2 Under the set irradiation intensity conditions of the degree, microcrystallization was observed. Similarly, when the number of irradiation pulses is set to three, 470 mJ / cm 2 Even under the set irradiation intensity condition, although the microcrystallized region was partially left, a dramatic increase in the particle size was observed unlike the case of one pulse (FIG. 18; “Laser for each irradiation intensity and irradiation frequency”). Crystal Form of Recrystallized Silicon Thin Film "). Note that the actual irradiation intensity is about 5 to 10% higher than the set value, especially in the first few pulses of the excimer laser, so that the threshold intensity at which microcrystallization occurs is 500 mJ / cm. 2 Degree can be estimated. From the above results, it can be seen that 500 mJ / cm in FIG. 2 By estimating the cooling rate from the conditions, microcrystallization was about 1.6 × 10 10 It has been found that this occurs at a cooling rate condition of at least ° C / sec. When the film to be irradiated is a-Si, about 500 mJ / cm 2 Microcrystallization is performed at the above irradiation intensity. Similarly, when the film to be irradiated is poly-Si, when this cooling rate is applied, it is about 30 mJ / cm compared with a-Si. 2 High irradiation intensity is suggested. Therefore, a cooling rate of 1.6 × 10 10 By controlling the temperature to not more than ° C./sec, microcrystallization and amorphization can be prevented, and a good crystal growth process can be obtained.
[0025]
Next, a case where the second laser light is introduced with a delay to the first laser light will be described. As described above, the laser light in the latter half of the light emission moderates the increase in the cooling rate, and the cooling rate after the light emission ends controls the crystallization. That is, it is considered that the cooling process before that is initialized by the finally input energy. By inputting additional energy, even if amorphization or microcrystallization due to rapid cooling occurs during the previous solidification process, the energy is preserved (for a short time of the order of nanoseconds, It is considered that heat conduction to the atmosphere and radiation to the atmosphere are small. Of course, the time during which sufficient heat can be released is not taken into account), so it is considered that the process is initialized once and the solidification process is repeated again. Therefore, good crystal growth can be expected by paying attention to the cooling rate after the end of the secondary heating by the re-input energy. As shown in FIG. 19, which shows the maximum cooling rate and the cooling rate near the freezing point, the cooling rate is controlled to a desired value by controlling the delay time.
[0026]
On the other hand, a technique for performing a process of forming an a-Si thin film, a laser irradiation process, a plasma hydrogenation process, and a process of forming a gate insulating film sequentially or in a different order without exposure to the air, which is a material to be irradiated with laser, is as follows. Are disclosed in the patent gazettes listed below.
JP-A-5-182923; a step of irradiating a laser after heating an amorphous semiconductor thin film without exposure to air.
Japanese Patent Application Laid-Open No. 7-99321; a substrate having a laser-crystallized polycrystalline silicon thin film is subjected to plasma hydrogenation without exposing to the atmosphere, and is transported to a gate insulating film forming step.
JP-A-9-7911; a substrate having a laser-crystallized polycrystalline silicon thin film is transferred to a gate insulating film forming step without exposing the substrate to the atmosphere.
Japanese Patent Application Laid-Open No. Hei 9-17729; a substrate having a laser-crystallized polycrystalline silicon thin film is conveyed to a gate insulating film forming step without exposing the substrate to atmospheric air to prevent impurities from adhering to the polycrystalline silicon surface.
JP-A-9-148246; formation of an amorphous silicon thin film, laser crystallization, hydrogenation, and formation of a gate insulating film are continuously performed without exposure to the atmosphere.
JP-A-10-116989; formation of an amorphous silicon thin film, laser crystallization, hydrogenation, and formation of a gate insulating film are continuously performed without exposure to the atmosphere.
Japanese Patent Application Laid-Open No. H10-149984; formation of an amorphous silicon thin film, laser crystallization, hydrogenation, and formation of a gate insulating film are continuously performed without exposure to the atmosphere.
JP-A-11-17185; formation of an amorphous silicon thin film, laser crystallization, formation of a gate insulating film, and formation of a gate electrode are continuously performed without exposure to air.
The idea and technology disclosed in each of these publications is that the silicon surface formed by laser crystallization is very active, so that exposure to the atmosphere makes it easier for impurities to adhere to the silicon surface. It is designed to solve the problem of deteriorating characteristics or causing variations in the characteristics.
[0027]
For the above technical evaluation, the applicants performed the excimer laser crystallization technology and the silicon oxide film formation technology in the same device (including transferring the substrate to another device without exposing it to the air), and once exposed to the air The performance of the product was compared with that of the product. As a result, a great effect was confirmed to improve the product yield rate by the effect of preventing dust and particles from adhering. On the other hand, the degree of this effect was equivalent to some degree by increasing the cleanliness of the clean room environment. Was obtained.
[0028]
In order to improve the yield, a device in which a substrate cleaning mechanism is incorporated in the same device as the film forming device has the greatest effect. For example, depending on the formation conditions in the a-Si formation process, some particles adhere to the substrate during the film formation, and once released to the atmosphere, a cleaning process is required. On the other hand, focusing on the performance of the thin film transistor, the difference in the manufacturing process did not bring a significant difference. The reason can be considered as follows.
[0029]
Applicants have described, for example, the literature; Yuda et al. "Improvement of structural and electrical properties in low-temperaturegate-oxides for poly-Si TFTs by controlling 02 / SiH4 ratios", Digest of technical papers 1997 international workshop onactive matrix liquid crystal displays, September 11-12, 1997, Kogakuin Univ. , Tokyo, Japan-87 (Publication 5), fixed oxidation of a silicon oxide film formed using plasma at a temperature of about 300 to 350 ° C. or a silicon oxide film formed through a heat treatment of about 600 ° C. Membrane charge density (10 11 -10 12 cm -2 ) And the interface state density with the silicon substrate (シ リ コ ン 6 × 10 10 cm -2 eV -2 ). In this case, the silicon substrate is subjected to acidity such as sulfuric acid / hydrogen peroxide solution, hydrochloric acid / hydrogen peroxide solution / water, ammonia / hydrogen peroxide solution / water, hydrofluoric acid / water, etc. After cleaning and washing with a cleaning liquid, the liquid is introduced into the film forming apparatus. Therefore, the above interface state density value is obtained from a sample which is a single-crystal silicon substrate, but is once exposed to the atmosphere after forming (cleaning) a clean interface and is transferred to a film forming step.
[0030]
Here, attention is paid to the trap level density of one laser crystallized silicon film. Applicants, for example, see the literature; Tanabe et al. , "Excimer laser crystallization of amorphous silicon films", NEC Research and Development, vol. 35, (1994), 254 (Publication 6), a thin film transistor having a laser crystallized silicon film is used to reduce the trap level density (10%) in the crystallized silicon film. 12 -10 13 cm -2 ). Moreover, the field effect mobility of these transistors is 40 to 140 cm 2 / Vsec.
[0031]
Incidentally, when comparing the trap state density in the silicon film with the interface state density (or the fixed oxide film charge density), the value of the trap state density is clearly larger. That is, in a sample in which a silicon film / gate insulating film is formed in the same device without exposure to the air, the performance (trap level density) of the silicon film is not sufficient to obtain the effect of cleanliness. It turned out that there is.
[0032]
As a means related to the field according to the present invention, a remote plasma CVD (chemical vapor deposition) method has been proposed as a means for reducing plasma damage and forming a high-quality gate insulating film. For example, JP-A-5-21393 discloses a configuration in which a plasma generation chamber and a substrate processing chamber are separated. By adopting such a configuration, the charge density of the low fixed oxide film (10 11 -10 12 cm -2 ) And low interface state density (~ 6 × 10 10 cm -2 eV -2 ) Can be realized, but there is a problem that this effect is limited by the performance of the silicon film formed in advance as described above.
[0033]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION The present invention has been made to overcome the problems described above in detail, and provides a technique for forming a silicon thin film having a small trap state density by light irradiation, and has a reproducibility on a large-area substrate. The purpose is to provide a technique for applying the technique well. Further, by forming a good-quality gate insulating film on the high-quality silicon film, a good semiconductor-insulating film interface, that is, a field-effect transistor having excellent characteristics is provided.
[0034]
[Means for Solving the Problems]
In the present invention, a semiconductor thin film is formed on a substrate, and a semiconductor thin film in which a region subjected to modification by light irradiation and a region not subjected to light irradiation are mixed, and the composition of the semiconductor thin film is different from that of the semiconductor thin film on the surface of the semiconductor thin film. A structure in which thin films are stacked to form a stacked film is adopted. In particular, the alignment mark is formed by using a color difference between a region which has been modified by the light irradiation and a region which has not undergone the light irradiation having a different optical color.
[0035]
Further, the laminated film has a structure in which a part of the laminated film is removed from the substrate.
[0036]
Furthermore, a configuration is adopted in which the optical color of the region that has undergone the modification by the light irradiation is different from that of the region that has not undergone the light irradiation.
[0037]
Further, a predetermined alignment mark is provided on the substrate, and a region determined based on the alignment mark is modified by light irradiation.
[0038]
In the above-described configuration, by determining the exposure region based on the alignment mark provided in advance, a silicon thin film that has been subjected to exposure modification under a desired exposure condition can be formed at a desired location. Only the exposure can be modified. That is, the source / drain and channel regions can be sequentially patterned in the next step corresponding to the modified regions.
[0039]
Also, in the method of the present invention, in the method of forming a semiconductor thin film having a light irradiation step, light is used to project a pattern formed on the optical mask onto the semiconductor thin film to modify a predetermined region on the semiconductor thin film. And a step of continuously forming an insulating film on the semiconductor thin film.
[0040]
By doing so, it becomes possible to provide a high-performance, multifunctional semiconductor forming apparatus, a low-cost, high-reproducibility thin-film transistor manufacturing process, and a high-performance thin-film transistor. Specifically, 1) provision of a highly stable semiconductor thin film process capable of reducing the number of cleaning steps using a chemical solution, and 2) provision of a multifunctional apparatus capable of processing multiple steps in the same apparatus, thereby setting up a total factory. It is possible to manufacture a low-cost, high-performance thin-film transistor capable of reducing the area (space-saving semiconductor process) and 3) maintaining a clean silicon surface (interface) without using a chemical solution.
[0041]
This makes it possible to designate a device element formation region in a subsequent thin film transistor manufacturing process based on the semiconductor thin film in which a predetermined region on the substrate has been modified by laser irradiation. At this time, since there is no foreign material other than the semiconductor thin film and the insulating film for forming the alignment mark, a clean semiconductor-insulating film interface can be easily formed.
[0042]
Further, the positioning in the photolithography step, the etching step, and the step of removing a part of the laminated film of the semiconductor thin film from the substrate is performed based on the alignment mark.
[0043]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows an example of an embodiment of the present invention, and shows a schematic arrangement of a main part of an exposure apparatus having a reduction projection optical system. The pulsed UV light supplied from the first excimer laser (EL1) and the second excimer laser (EL2) is guided to a homogenizer (opt20 ') via mirrors (opt3, opt3') and lenses (opt4). I will Here, the beam is shaped by an optical mask (opt 21) so as to have a desired uniformity, for example, an in-plane distribution of ± 5%. Since the intensity profile and total energy of the original beam supplied from the excimer laser may change from pulse to pulse, the intensity on the optical mask is made more uniform in terms of spatial distribution and pulse-to-pulse variation. It is desirable to provide a mechanism for performing this. As the homogenizer, one using a fly-eye lens or a cylindrical lens is generally used.
[0044]
The light pattern formed by the optical mask is applied to a substrate (sub0) installed in a vacuum chamber (C0) via a reduction projection exposure apparatus (opt23 ') and a laser introduction window (W0). The substrate is mounted on the substrate stage (S0), and a desired area, for example, a pattern transfer area (ex0) can be exposed to a light pattern by operating the substrate stage.
[0045]
FIG. 1 shows an example of the reduction projection optical system. However, if conditions are met, magnification projection may be performed at the same magnification. An arbitrary region on the substrate (sub0) is irradiated with the laser beam light by moving the substrate stage (the XY direction in the figure). The optical mask (opt 21) is set on a mask stage (not shown). If the optical mask (opt 21) is within an exposure area, the beam irradiated on the substrate can be manipulated by moving the optical mask. Is also possible.
[0046]
Next, an example of a mechanism necessary for irradiating a desired light pattern on a substrate under desired conditions will be described. Since the adjustment of the optical axis requires delicate adjustment, a method of adjusting the position of the substrate while fixing the optical axis once adjusted will be described. For the position of the substrate irradiation surface with respect to the optical axis, it is necessary to correct the position in the focus (Z) direction and the degree of perpendicularity to the optical axis. Therefore, (θxy) tilt correction direction, (θxz) tilt correction direction, (θyz) tilt correction direction, (X) exposure area moving direction, (Y) exposure area moving direction, and (Z) focusing direction shown in the figure. Among them, the degree of perpendicularity to the optical axis is corrected by adjusting the (θxy) tilt correction direction, the (θxz) tilt correction direction, and the (θyz) tilt correction direction. Further, (z) control is performed such that the substrate irradiation surface is arranged at a position corresponding to the depth of focus of the optical system by adjusting the focusing direction.
[0047]
FIG. 2 is a side view illustrating the alignment mechanism for the component to be adjusted and the substrate. The optical mask (opt21), the reduction projection exposure apparatus (opt23 '), and the laser introduction window (W0) are arranged in order with the axis parallel to the exposure axis (L0) as shown in the figure. The substrate (sub0) placed in the vacuum chamber (C0) is placed on a heater (H0) with a substrate suction mechanism and a substrate XYZ-θxy, θxzθpyyz stage (S0 ′). Although a vacuum chamber is used, the actual light irradiation is desirably performed in an atmosphere of an inert gas, hydrogen, oxygen, nitrogen, or the like that has been replaced and filled after evacuation, and the atmospheric pressure is a pressure around atmospheric pressure. There may be.
[0048]
By using a heater with a substrate suction mechanism, it is possible to set a substrate heating condition in a range from room temperature to about 400 ° C. during light irradiation. By setting the atmospheric pressure to about the atmospheric pressure as described above, the substrate can be suctioned by the vacuum chuck function, so that even if the substrate stage is moved in the chamber, the displacement can be prevented, and Even if the substrate has some warpage or deflection, it can be fixed to the substrate stage without fail. Further, it is possible to minimize the deviation of the depth of focus due to the warpage and deflection of the substrate due to heating.
[0049]
In the figure, a laser interferometer (i1, i2) performs alignment of a substrate and precise measurement of the position of the substrate in the Z direction via a length measurement window (Wi) and a length measurement mirror (opt-i). For alignment, an alignment mark provided on the substrate is measured using an off-axis microscope (m0), a light source for a microscope (Lm), and an element for a microscope (opt-m), and substrate position information from a laser interferometer is measured. To measure a desired exposure position.
[0050]
FIG. 2 illustrates the “off-axis method”, but in addition, the “Through The Lens method” and the “Through The Mask (Reticle) method” can be applied. In addition, a method of averaging the measurement errors generated at the time of measurement by determining the linear coordinates from the plurality of measurement points using the least squares method can be adopted.
[0051]
FIGS. 3A to 3C are explanatory diagrams showing the relationship between the mask pattern and the alignment mark. The mask is composed of a first mask (non-exposed portion; mask 1) and a second mask (exposed portion; mask 2). For example, when an excimer laser is used as a light source, a film that absorbs and reflects metals such as aluminum, chromium, and tungsten, and a dielectric multilayer film is formed on a quartz substrate that transmits ultraviolet light, and photolithography and etching techniques are used. Is used to form a predetermined pattern. The silicon film is exposed according to a desired transmission pattern on the mask (indicated by a white portion in FIG. 3A), and the exposed Si is exposed in the unexposed Si (Si1) as shown in FIG. 3B. A portion (Si2) is formed. At this time, if necessary, the alignment is adjusted so that the mark on the mask (mark 1) matches the mark on the substrate (mark 2), and then exposure is performed, thereby exposing a previously designed portion (position) on the silicon thin film. Becomes possible.
[0052]
In the thin film transistor forming step using the silicon thin film, when the exposure process is a first step (first step) requiring positioning (that is, when an alignment mark is not formed in advance), an exposing step on the silicon thin film is performed. At the same time, by simultaneously exposing the exposure forming mark (mark 3), an alignment mark utilizing the optical difference between a-Si and crystalline Si can be formed. The hue difference between a-Si and crystalline Si provides an alignment mark that functions sufficiently for practical use.
[0053]
By performing photolithography and the like in the subsequent process based on the alignment marks obtained in this way, the transistors, desired mechanisms and functions are accurately aligned with the desired regions that have been subjected to exposure modification, and are sequentially formed. Can be included. FIG. 3C shows a state in which a silicon oxide film is formed on the silicon thin film after the exposure step, and a desired region of the silicon layer is removed by etching. The Si-removed portion (Si3) is a region where the laminated silicon film and the Si oxide film are removed by etching, and a Si oxide film (Si4, Si5) is formed on the non-exposed Si portion (Si1) and the exposed Si portion (Si2). The stacked shape is shown. By forming an island-like structure composed of a silicon film covered with an oxide film in this manner, it is possible to form a channel / source / drain region of a thin film transistor separated between elements and a mark necessary for alignment in a later step. .
[0054]
4A and 4B show timing charts of main operations of the apparatus. In the control example 1 of FIG. 4A, the substrate is moved to a desired exposure position by operating the substrate stage. Next, focusing and alignment adjustment operations are performed to precisely adjust the exposure position. At this time, the adjustment is performed so as to reach a desired setting error accuracy, for example, about 0.1 μm to 100 μm. As soon as this position adjustment operation is completed, the substrate is irradiated with light. When these series of operations are completed, the substrate moves to the next exposure area, and all necessary portions on the substrate are irradiated. When the irradiation to all the necessary parts is completed, the substrate is exchanged and a similar series of predetermined processing is performed on the next processing substrate.
[0055]
In the control example 2 shown in FIG. 4B, the substrate is moved to a desired exposure position by the operation of the substrate stage. Next, focusing and alignment operations are performed to precisely adjust the exposure position. At this time, adjustment is made so as to fall within a desired setting error accuracy, for example, about 0.1 μm to 100 μm. When the operation is completed, the movement operation of the mask stage is started (start). 4 is a chart showing control in which light irradiation on the substrate is started after the start of the mask stage operation in order to avoid a variation in the moving step amount at the time of starting. Needless to say, since the stage is moved to expose a point distant from the alignment position, the offset amount must be considered in advance.
[0056]
It is also possible to start the operation of the light source earlier than the light irradiation on the substrate, and to open the shutter or the like to perform light irradiation on the substrate when the stability of the output intensity of the light source increases. In particular, when an excimer laser is used as a light source and a control method is employed in which the oscillation period and the stop period are repeated, it is known that the initial several tens of pulses are particularly unstable. If it is not desired to irradiate the beam, a method of blocking the beam in accordance with the operation of the mask stage can be adopted. When these series of operations are completed, the substrate moves to the next exposure area, and irradiation of all necessary portions on the substrate is completed. Thereafter, the substrate is replaced, and a similar predetermined series of processing is repeated on the second processing substrate.
[0057]
[Experimental Example] A 2 μm × 50 μm beam was scanned at a 0.5 μm pitch in the minor axis direction on an a-Si thin film having a thickness of 75 nm. Using one light source, the laser irradiation intensity is 470 mJ / cm on the irradiation surface. 2 As a result, a single-crystal silicon thin film continuous in the scanning direction was obtained. Further, the second light source was set to 150 mJ / cm on the irradiation surface. 2 Under the condition of irradiation with a delay of 100 nsec, a single-crystal silicon thin film continuous in the scanning direction was obtained even under the scanning pitch condition of 1.0 μm. The trap level density in the crystallized silicon film is 10 12 cm -2 It showed a lower value.
[0058]
FIG. 5 is a side view of the semiconductor thin film forming apparatus more specifically showing the embodiment of the present invention. It is composed of a plasma CVD chamber (C2), a laser irradiation chamber (C5), and a substrate transfer chamber (C7). The transfer of the substrate through the gate valves (GV2, GV5) can be performed in a vacuum without contacting the atmosphere outside the apparatus. It is possible in an atmosphere of an active gas, nitrogen, hydrogen, oxygen or the like and in a high vacuum, reduced pressure, or pressurized state. In the laser irradiation chamber (C5), a substrate is set using a chuck mechanism on a substrate stage (S5) that can be heated to about 400 ° C. In the plasma CVD chamber (C2), a substrate is placed on a substrate holder (S2) that can be heated to about 400 ° C. In this example, a silicon thin film (Si1) formed on a glass substrate (Sub0) is introduced into a laser irradiation chamber (C5), and the silicon thin film on the surface is reformed into a crystalline silicon thin film (Si2) by laser irradiation. And a state transferred to the plasma CVD chamber (C2).
[0059]
As for the laser light introduced into the laser irradiation chamber, beams supplied from the excimer laser 1 (EL1) and the excimer laser 2 (EL2) pass through the first beam line (L1) and the second beam line (L2). Laser synthesis optical device (opt1), mirror (opt11), transmission mirror (opt12), laser irradiation optical device (opt2), homogenizer (opt20), optical mask (opt21) fixed to optical mask stage (opt22), projection optics The light reaches the substrate surface via the device (opt23) and the laser introduction window (W1). Although two excimer lasers are shown here, one or more desired light sources can be installed. In addition, the laser beam is not limited to the excimer laser, and may be supplied in pulse form using a pulse laser such as a carbon dioxide gas laser or a YAG laser, or a CW light source such as an argon laser and a high-speed shutter.
[0060]
On the other hand, in the plasma CVD chamber, the plasma formation region (D2) is formed at a position apart from the region where the substrate is arranged by the RF electrode (D1) and the plasma confinement electrode (D3). A silicon oxide film can be formed on a substrate by supplying, for example, oxygen and helium to the plasma formation region and a silane gas using a source gas introduction device (D4).
[0061]
FIG. 6 shows a plan view of a semiconductor thin film forming apparatus showing an embodiment of the present invention. The load / unload chamber (C1), the plasma CVD chamber (C2), the substrate heating chamber (C3), the hydrogen plasma processing chamber (C4), the laser irradiation chamber (C5), and the substrate transfer chamber (C7) are each a gate valve (GV1). To GV6). Laser light supplied from the first beam line (L1) and the second beam line (L2) is applied to the substrate via a laser combining optical device (opt1), a laser irradiation optical device (opt2), and a laser introduction window (W1). Irradiated on the surface. A gas introduction device (gas1 to gas7) and an exhaust device (vent1 to vent7) are connected to each process chamber and transfer chamber, and supply of a desired gas type, setting of process pressure, exhaust, and vacuum are adjusted. You. The processing substrates (sub2, sub6) are arranged on a plane as shown by a dotted line in the figure.
[0062]
FIG. 7 is a schematic side view schematically showing the configuration of the C2 plasma CVD chamber. Power is supplied to a high-frequency electrode (RF2) from a high-frequency power supply (RF1) (a high frequency of 13.56 MHz or more is suitable). Plasma is formed between the electrode with gas supply hole (RF3) and the high-frequency electrode (RF2), and radicals formed by the reaction are guided to the region where the substrate is arranged through the electrode with gas supply hole. Another gas is introduced by the flat gas introduction device (RF4) without exposure to plasma, and a thin film is formed on the substrate (sub2) through a gas phase reaction. The substrate holder (S2) is designed to heat from room temperature to about 500 ° C. by a heater or the like. As shown in the figure, an exhaust device (ven2), a gas introduction device (gas2), an oxygen line (gas21), a helium line (gas22), a hydrogen line (gas23), a silane line (gas24), a helium line (gas25), and an argon line A silicon oxide film can be formed by reacting oxygen radicals with silane gas using (gas 26).
[0063]
When a film was formed under the conditions of a substrate temperature of 300 ° C., a pressure of 0.1 torr, an RF power of 100 W, a silane flow rate of 10 sccm, an oxygen flow rate of 400 sccm, and a helium flow rate of 400 sccm, the fixed oxide film charge density (5 × 10 11 cm -2 ) And the formation of a silicon oxide film having good characteristics was confirmed. In addition, it is possible to form a better oxide film by increasing the flow rate ratio of oxygen to silane. As the form of the plasma CVD chamber, not only the above-described parallel plate type RF plasma CVD apparatus but also a method using no plasma, such as low pressure CVD or normal pressure CVD, or a microwave or ECR (Electron Cyclotron Resonance) effect is used. It is also possible to use a plasma CVD method.
[0064]
For forming the silicon nitride film (Si3N4), N2 (nitrogen) (or ammonia), Ar (argon), SiH4 (silane) as a carrier gas, and argon or the like as a carrier gas can be used. For forming the Si silicon thin film, a source gas such as H2 (hydrogen) and silane, hydrogen (argon as a carrier gas), and SiF4 (silane tetrafluoride, argon as a carrier gas) can be used. Although not a film formation process, hydrogen plasma treatment of a silicon thin film or a silicon oxide film using hydrogen plasma is also possible.
[0065]
(A) to (e), (f1), (f1), (g1), and (g2) of FIG. 8 are process flowcharts when the semiconductor thin film forming apparatus of the present invention is applied to a thin film transistor manufacturing process.
[0066]
(A): A substrate cover film (T1) and a silicon thin film (T2) are sequentially formed on a glass substrate (sub0) from which organic substances, metals, fine particles and the like have been removed by washing. As a substrate cover film, a silicon oxide film of 1 μm is formed at 450 ° C. using silane and oxygen gas as raw materials by a low pressure chemical vapor deposition (LPCVD) method. By using the LPCVD method, it is also possible to cover the entire outer surface of the substrate except for the substrate holding region (not shown). Alternatively, plasma CVD using TEOS (tetraethoxysilane) and oxygen as raw materials, normal pressure CVD using TEOS and ozone as raw materials, plasma CVD as shown in FIG. 8, or the like can be used. Materials that can prevent diffusion of impurities harmful to semiconductor devices, including glass whose concentration is reduced as much as possible and quartz and glass whose surfaces are polished are effective as the substrate cover film. A silicon thin film is formed at a temperature of 500 ° C. and a thickness of 75 nm using disilane gas by LPCVD. In this case, since the concentration of hydrogen atoms contained in the film is 1 atomic% or less, it is possible to prevent the film from being roughened due to hydrogen release in the laser irradiation step. Alternatively, even if a plasma CVD method as shown in FIG. 7 or a widely-used plasma CVD method is used, the hydrogen atom concentration is adjusted by adjusting the substrate temperature, the flow ratio of hydrogen / silane, the flow ratio of hydrogen / 4-fluorinated silane, and the like. Can form a silicon thin film having a low density.
[0067]
(B): The substrate prepared in the above step (a) is introduced into the thin film forming apparatus of the present invention after undergoing a cleaning step for removing organic substances, metals, fine particles, surface oxide films and the like. Irradiation with laser light (L0) modifies the silicon thin film into a crystallized silicon thin film (T2 '). The laser crystallization is performed in an atmosphere of high purity nitrogen of 99.9999% or more and 700 torr or more.
[0068]
(C); The substrate that has gone through the above steps is transferred to the plasma CVD chamber via the substrate transfer chamber after the gas is exhausted. As a first gate insulating film (T3), a silicon oxide film is deposited to a thickness of 10 nm at a substrate temperature of 350 ° C. using silane, helium, and oxygen as source gases. Thereafter, hydrogen plasma treatment or heat annealing is performed as necessary. The processing up to this point is performed in the thin film forming apparatus of the present invention.
[0069]
(D); Next, islands of a silicon thin film and a silicon oxide film stacked film are formed by using photolithography and etching techniques. At this time, it is preferable to select an etching condition in which the etching rate of the silicon oxide film is higher than that of the silicon thin film. As shown in the drawing, when the pattern section is formed in a step shape (or a tapered shape), a gate thin film can be prevented and a highly reliable thin film transistor can be provided.
[0070]
(E): Next, after performing cleaning for removing organic substances, metals, fine particles and the like, a T4 second gate insulating film is formed so as to cover the islands. Here, a 30-nm-thick silicon oxide film was formed at 450 ° C. using silane and oxygen gas as raw materials by an LPCVD method. Alternatively, plasma CVD using TEOS (tetraethoxysilane) and oxygen as raw materials, normal pressure CVD using TEOS and ozone as raw materials, and plasma CVD as shown in FIG. 8 can be used. Next, an n + silicon film of 80 nm and a tungsten silicide film of 110 nm are formed as gate electrodes. The n + silicon film is preferably a crystalline phosphorus-doped silicon film formed by a plasma CVD or LPCVD method. Thereafter, a patterned gate electrode (T5) is formed through photolithography and an etching process.
[0071]
(F1, f2); Next, an impurity implantation region (T6, T6 ') is formed using the gate as a mask. When a CMOS circuit is formed, an n-channel TFT requiring an n + region and a p-channel TFT requiring a p + region are separately formed by using photolithography. Methods such as ion doping without performing mass separation of the impurity ions to be implanted, ion implantation, plasma doping, and laser doping can be employed. At this time, the impurity is introduced while the silicon oxide film on the surface is left or removed as shown in FIGS.
[0072]
(G1) (g2); Deposit interlayer insulating films (T7, T7 '), open contact holes, deposit metal, and form metal wiring (T8) by photolithography and etching. As the interlayer isolation insulating film, a TEOS-based oxide film, a silica-based coating film, or an organic coating film that can planarize the film can be used. The contact hole opening can be formed by photolithography and etching, and the metal wiring can be made of aluminum, copper or an alloy based thereon having a low resistance, or a high melting point metal such as tungsten or molybdenum. By performing the above steps, a thin film transistor with high performance and high reliability can be formed.
[0073]
FIG. 9 shows an embodiment in which an alignment mark is provided in advance and laser irradiation according to the alignment mark is performed, and FIG. 10 shows an embodiment in which an alignment mark is formed simultaneously with laser irradiation based on a TFT manufacturing process flow. explain. Since the description is basically similar to that of FIG. 8, only the differences will be mainly described.
[0074]
FIG. 9A: A substrate cover film (T1) and a tungsten silicide film are sequentially formed on a glass substrate (sub0) from which organic substances, metals, fine particles and the like have been removed by washing. In order to form an alignment mark, patterning is performed by photolithography and etching to form an alignment mark (T9) on the substrate. Next, a mark protection film (T10) is formed to protect the alignment mark, and a silicon thin film is formed.
[0075]
FIG. 9B: At the time of laser beam exposure, a desired region is exposed based on the alignment mark. After that, the alignment in the next step can be performed based on the alignment mater provided in advance or the alignment mark (not shown) formed by patterning the crystallized silicon thin film.
[0076]
FIG. 10B: Simultaneously with the exposure of the silicon thin film, a crystallization alignment mark (T9 ′) is formed on the silicon thin film using the difference in the modification between exposure and non-exposure.
[0077]
FIG. 10D: The alignment at the time of photolithography is performed using the crystallization alignment mark (T9 ′), and an island of a silicon thin film and a silicon oxide film stacked film is formed through an etching process.
[0078]
According to the above-described manufacturing process, by aligning a beam using an alignment function with respect to a mark formed on a substrate on which a silicon film is deposited, a position accuracy of the order of μm or more can be obtained in a desired region. Exposure. As a result, it was possible to minimize the laser irradiation on the region to be finally etched away. In particular, when applied to an imaging device such as an LCD, it has become possible to prevent substrate damage due to intensity variation of a light source and deterioration of image quality due to the substrate damage.
[0079]
【The invention's effect】
Covering the surface of the thin film partially modified by laser irradiation and having a partially active surface with another thin film to prevent contamination of the active surface in the next process and binding of unnecessary substances Is realized, and a thin film transistor with high reliability and high reproducibility can be obtained.
[0080]
Simultaneous modification of the silicon thin film and formation of the alignment mark in the laser irradiation process eliminates the need for an additional alignment formation process, leading to prevention of element contamination and shortening of the manufacturing process, resulting in a significant reduction in manufacturing cost. The industrial effect is great.
[Brief description of the drawings]
FIG. 1 is an overall view showing a schematic arrangement of a main part of an exposure apparatus having a reduction projection optical system according to an embodiment of the present invention.
FIG. 2 is a side view illustrating an alignment mechanism for a component to be adjusted and a substrate in the exposure apparatus.
FIG. 3 is a plan view illustrating a mask and each pattern according to the exposure apparatus.
FIGS. 4A and 4B are timing charts of a control operation in the exposure apparatus.
FIG. 5 is a side sectional view of a semiconductor thin film forming apparatus illustrating one embodiment of the present invention.
FIG. 6 is a plan view of a semiconductor thin film forming apparatus for explaining an embodiment of the present invention.
FIG. 7 is a schematic side view schematically showing a configuration of a plasma CVD chamber.
FIGS. 8 (a) to (e), (f1), (f1), (g1) and (g2) are process flow charts for explaining a process of manufacturing a thin film transistor by the semiconductor thin film forming apparatus according to the present invention.
FIGS. 9 (a) to (e), (f1), (f1), (g1), and (g2) are process flow charts for explaining a manufacturing process of a thin film transistor according to the present invention using an alignment mark.
FIGS. 10 (a) to (e), (f1), (f1), (g1), and (g2) are process flow charts for explaining a manufacturing process of a thin film transistor in which an alignment mark is formed simultaneously.
FIG. 11 is a schematic diagram showing an example of a configuration of a conventional pulse laser irradiation device.
FIG. 12 is a time history curve showing a temperature change of a silicon film.
FIG. 13 is an explanatory diagram showing an example of a distribution of the intensity of a continuous laser pulse between pulses.
FIGS. 14A to 14C are timing charts illustrating a known laser operation method.
FIG. 15 is a waveform diagram showing an intensity waveform of a laser pulse.
FIG. 16 is a diagram showing an example of irradiation intensity, cooling rate, and the like.
FIG. 17 is a diagram showing an example of an experimental value of a silicon thin film temperature change.
FIG. 18 is an electron micrograph illustrating the crystal morphology of a laser recrystallized silicon thin film with respect to each irradiation intensity and irradiation frequency.
FIG. 19 is a diagram showing a maximum cooling rate after a second pulse is injected and a cooling rate near a freezing point.
[Explanation of symbols]
1101: pulse laser light source
1102: Mirror
1103: Mirror
1104: Beam homogenizer
1105: Mirror
1106: Optical path
1107: Silicon thin film
1108: Glass substrate
1109: XY stage
1110: Glass substrate cassette
1111: substrate transfer device
C0: vacuum chamber
C1: Load / unload room
C2: Plasma CVD chamber
C3: Substrate heating chamber
C4: Hydrogen plasma processing chamber
C5: Laser irradiation room
C7: Substrate transfer chamber
D1RF: Electrode
D2: Plasma formation area
D3: Plasma confinement electrode
D4: Source gas introduction device
EL1: First excimer laser
EL2: Second excimer laser
GV1 to GV6: Gate valve
GV2: Gate valve
GV5: Gate valve
H0: heater with substrate suction mechanism
L0: Exposure axis laser beam
L1: First beam line
L2: second beam line
Lm: Light source for microscope
RF1: High frequency power supply
RF2: High frequency electrode
RF3: Electrode with gas supply hole
RF4: Flat type gas introduction device
S0: Substrate stage
S0 ': Substrate XYZθXYθXZθYZ stage
S2: Substrate holder
S5: Substrate stage
Si1: Silicon thin film unexposed Si
Si2: Crystal silicon thin film exposure Si part
Si3: Si removal part
Si4: Si oxide film
Si5: Si oxide film
Sub0: glass substrate
T1: Substrate cover film
T10: Mark protective film
T2: Silicon thin film
T2 ': Crystallized silicon thin film
T3: First gate insulating film
T4: second gate insulating film
T5: patterned gate electrode
T6, T6 ': impurity implantation region
T7, T7 ': interlayer isolation insulating film
T8: Metal wiring
T9: Alignment mark
Wi: window for length measurement
W0: Laser introduction window
W1: Laser introduction window
X: exposure area moving direction
Y: exposure area moving direction
Z: exposure area moving direction
ex0: pattern transfer area
gas1 to gas7: Gas introduction device
gas21: Oxygen line
gas22: Helium line
gas23: hydrogen line
gas24: silane line
gas25: Helium line
gas26: Argon line
i1: Laser interferometer
i2: Laser interferometer
m0: Off-axis microscope
mark1: mark on the mask
mark2: mark on substrate
mark3: Exposure mark
mask1: mask (non-exposed part)
mask2: mask (exposed part)
opt-i: Mirror for length measurement
opt-m: element for microscope
opt1: Laser synthesis optical device
opt11: mirror
opt12: transmission mirror
opt2: Laser irradiation optical device
opt20: Homogenizer
opt20 ': Homogenizer
opt21: Optical mask
opt22: Optical mask stage
opt23: Projection optical device
opt23 ': reduction projection exposure apparatus
opt3: mirrors
opt3 ': mirrors
opt4: Lenses
sub0: glass substrate
sub0: Substrate
sub2, sub6: processing substrate
sub2: substrate holder
vent1-vent7: Exhaust device
θXY: inclination correction direction
θXZ: tilt correction direction
θYZ: tilt correction direction

Claims (1)

基板上に形成され、光照射による改質を経た領域と光照射を経ない領域とが混在する半導体薄膜と、この半導体薄膜の表面に該半導体薄膜とは組成の異なる薄膜を積層して積層膜を形成してなる半導体薄膜であって、前記光照射による改質を経た領域と光学的な色が異なる光照射を経ない領域との色差を用いて形成したアライメントマークを有することを特徴とする半導体薄膜。A semiconductor thin film formed on a substrate, where a region that has undergone modification by light irradiation and a region that does not undergo light irradiation are mixed, and a thin film having a composition different from that of the semiconductor thin film is stacked on the surface of the semiconductor thin film. A semiconductor thin film comprising: an alignment mark formed by using a color difference between a region that has undergone the modification by the light irradiation and a region that has not undergone the light irradiation that has a different optical color. Semiconductor thin film.
JP2003118214A 2003-04-23 2003-04-23 Semiconductor thin film Expired - Fee Related JP3496678B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003118214A JP3496678B1 (en) 2003-04-23 2003-04-23 Semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003118214A JP3496678B1 (en) 2003-04-23 2003-04-23 Semiconductor thin film

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP22997999A Division JP3491571B2 (en) 1999-07-13 1999-07-13 Method of forming semiconductor thin film

Publications (2)

Publication Number Publication Date
JP2004006840A true JP2004006840A (en) 2004-01-08
JP3496678B1 JP3496678B1 (en) 2004-02-16

Family

ID=30437997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003118214A Expired - Fee Related JP3496678B1 (en) 2003-04-23 2003-04-23 Semiconductor thin film

Country Status (1)

Country Link
JP (1) JP3496678B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012204A (en) * 2013-07-01 2015-01-19 株式会社日本製鋼所 Laser anneal device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012204A (en) * 2013-07-01 2015-01-19 株式会社日本製鋼所 Laser anneal device

Also Published As

Publication number Publication date
JP3496678B1 (en) 2004-02-16

Similar Documents

Publication Publication Date Title
JP3491571B2 (en) Method of forming semiconductor thin film
KR100738295B1 (en) Thin film processing method and thin film processing apparatus
KR100534501B1 (en) Method for processing thin film and apparatus for processing thin film
JP3586558B2 (en) Method for reforming thin film and apparatus used for implementing the method
US8710507B2 (en) Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
JP3393469B2 (en) Thin film semiconductor device manufacturing method and thin film semiconductor forming apparatus
KR100382868B1 (en) Apparatus for heating semiconducting thin layer
US6863733B1 (en) Apparatus for fabricating thin-film semiconductor device
JP4322373B2 (en) Film body part reforming apparatus and film body part reforming method
JP4900128B2 (en) Semiconductor thin film modification method
JP2004006840A (en) Semiconductor thin film
JP4939699B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees