JP2004004851A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2004004851A
JP2004004851A JP2003141015A JP2003141015A JP2004004851A JP 2004004851 A JP2004004851 A JP 2004004851A JP 2003141015 A JP2003141015 A JP 2003141015A JP 2003141015 A JP2003141015 A JP 2003141015A JP 2004004851 A JP2004004851 A JP 2004004851A
Authority
JP
Japan
Prior art keywords
substrate
electro
line
optical device
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003141015A
Other languages
Japanese (ja)
Other versions
JP3578165B2 (en
Inventor
Masao Muraide
村出 正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003141015A priority Critical patent/JP3578165B2/en
Publication of JP2004004851A publication Critical patent/JP2004004851A/en
Application granted granted Critical
Publication of JP3578165B2 publication Critical patent/JP3578165B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal device capable of keeping an opposing electrode uniformly at a constant potential and displaying pictures with high visibility by preventing flickering, and to provide an electronic apparatus equipped with the same. <P>SOLUTION: This liquid crystal display is equipped with: an opposing electrode potential line 113 formed on a TFT array substrate 1 at least along the contour of the opposing electrode and receiving a potential signal LCCOM from the outside for keeping the opposing electrode at a prescribed potential set in advance; and a vertical conduction terminal 107 for providing the potential signal LCCOM to the opposing electrode supplied by connecting the opposing electrode potential line 113 to the opposing electrode at least at four corners of the opposing electrode. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ(以下、TFTと称す)駆動によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置及びこれを用いた電子機器の技術分野に属し、特に、サンプリング回路等の周辺回路がTFTアレイ基板上に形成される構成の電気光学装置及びこれを用いた電子機器の技術分野に属する。
【0002】
【従来の技術】
従来、液晶装置においては、液晶層に所定の電界を印加するために、上記TFTアレイ基板内の各画素電極に対向して当該液晶層を挟む形で対向電極が配置されることが一般的である。そして、当該対向電極は、全ての上記画素電極を含む領域(以下、この領域を画像表示領域と称する。)に対して液晶層を挟んで対向する領域全てに形成され、更に当該画像表示領域に対向する領域全てに渡って一枚の電極層により当該対向電極を形成する場合が多い。
【0003】
そして、液晶の駆動時においては、当該対向電極を一定電位とし、これに対向する上記画素電極毎に画像信号の印加/非印加を制御して画像を表示している。
【0004】
ここで、当該対向電極を一定電位とする場合には、当該一定電位を印加するための電位信号を伝送する対向電極電位線を上記画素電極が形成されているTFTアレイ基板上に配設し、当該TFTアレイ基板上のいずれかの位置で対向電極と対向電極電位線とを導通させて当該電位信号を対向電極に供給していた。そして、対向電極と対向電極電位線との導通に際しては、対向電極上の1ないし2箇所において当該対向電極と対向電極電位線とを導通させる構成が一般的であった。
【0005】
【発明が解決しようとする課題】
しかしながら、上述した対向電極と対向電極電位線との導通方法によると、導通させる位置が対向電極上の1ないし2箇所しかないため、対向電極全体を一定電位とすることができない場合があるという問題点があった。
【0006】
すなわち、対向電極は、上述したように画像表示領域に対向する領域全体に配置させるために、当然のことながら対向電極自体が透明である必要がある。そして、そのような透明電極としては、ITO(Indium−Tin Oxide)と称される材料により形成された透明電極が従来から最も一般的に使用されているが、当該ITOはシート抵抗が高いという特徴を備えている。
【0007】
従って、上述した二個所のみから対向電極に電位信号を供給する構成だと、当該シート抵抗の高さに起因して対向電極の部分毎の抵抗値が高くなり、その結果として対向電極全体が均一な電位とならない場合がある。
【0008】
ここで、近年においては、液晶装置の微細化が進行し、画素電極に画像信号を供給するTFTがオフとなった後においても当該画素電極を所定電位に保つためのいわゆる蓄積容量が減る傾向にあるが、この場合に、上述した原因で対向電極が均一電位とならないと、画像全体としてはちらつき(いわゆるフリッカ)が発生するという問題点もあった。
【0009】
そこで、本発明は、上記の各問題点に鑑みてなされたもので、その課題は、対向電極を均一に一定電位に保つことができ、フリッカを防止して視認性の高い画像を表示することが可能な液晶装置及び当該液晶装置を備えた電子機器を提供することにある。
【0010】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明は、第1基板には画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線と走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とをを具備した画像表示領域を有し、前記第2基板上には対向電極を有する電気光学装置において、前記第1基板上には、前記対向電極に所定の電位を供給するための導電線が前記画像表示領域の外周に沿って形成されてなり、前記画像表示領域外において前記導電線と前記対向電極とを導通させるための複数の導通手段を有することを特徴とする。
【0011】
請求項1に記載の発明の作用によれば、第1基板上に、少なくとも対向電極のには所定の電位が外部から供給される。そして、複数の導通手段は、画像表示領域外において、導電線と当該対向電極を導通させて供給された電位を対向電極に供給する。よって、導電線を介して所定の電位を当該対向電極に供給するので、対向電極自体の抵抗が高い場合でも、複数の導通手段により当該対向電極全体を均一な電位に設定することができる。
【0012】
上記の課題を解決するために、請求項2に記載の発明は、請求項1に記載の電気光学装置において、前記導電線に前記電位を外部から供給するための実装端子等の外部入力端子が、前記配設されている導電線の始端と終端に夫々配置されている。
【0013】
請求項2に記載の発明の作用によれば、請求項1に記載の発明の作用に加えて、外部入力端子が導電線の始端と終端に夫々配置されているので、導電線全体で遅延なく電位信号を供給することができると共に、対向電極全体でより均一に一定電位とすることができる。
【0014】
上記の課題を解決するために、請求項3に記載の発明は、請求項1又は2に記載の電気光学装置において、前記第1基板及び前記第2基板上の前記画像表示領域を囲む領域において当該第1基板と当該第2基板とを貼り合わせているシール材等のシール手段と、前記シール手段と前記画像表示領域との間の領域の前記第2基板上に、前記画像表示領域の輪郭に沿って形成された遮光性の周辺見切りと、を備え、前記導電線は、前記周辺見切りに対向する前記第1基板上の領域に配設されている。
【0015】
請求項3に記載の発明の作用によれば、請求項1又は2に記載の発明の作用に加えて、シール手段は、第1基板及び第2基板上の画像表示領域を囲む領域において当該第1基板と当該第2基板とを貼り合わせている。
【0016】
一方、遮光性の周辺見切りは、シール手段と画像表示領域との間の領域の第2基板上に、画像表示領域の輪郭に沿って形成されている。
【0017】
そして、導電線が周辺見切りに対向する第1基板上の領域に配設されている。
【0018】
よって、通常は使用されない周辺見切りに対向する第1基板上に導電線が配設されているので、第1基板上の領域の利用効率を向上させることができる。
【0019】
上記の課題を解決するために、請求項4に記載の発明は、請求項1から3のいずれか一項に記載の電気光学装置において、前記画像表示領域の輪郭を形成する少なくとも1辺に隣接する当該画像表示領域外の領域に、前記導電線とともに形成された平面状の格子形状を有する導電層が配置されてなることを特徴とする。請求項4に記載の発明の作用によれば、請求項1から3のいずれか一項に記載の発明の作用に加えて、平面状の導電層が導電線の一部をなしていると共に、当該導電層が格子状であるので、導電線自体を低抵抗化することができると共に、格子状の一部が欠損等しても、導電線としては断線とすることがない。
【0020】
上記の課題を解決するために、請求項5に記載の発明は、請求項4に記載の電気光学装置において、前記第1基板上における前記導電層と異なる層に形成され、当該導電層と層間接続される副導電層を更に備える。
【0021】
請求項5に記載の発明の作用によれば、請求項4に記載の発明の作用に加えて、導電層と層間接続された副導電層が、第1基板上における導電層と異なる層に形成されているので、導電層が破損等することにより電気接続が取れなくなっても、副導電層を持って導電線として電位信号を伝送することができる。
【0022】
上記の課題を解決するために、請求項6に記載の発明は、請求項1から5のいずれか一項に記載の電気光学装置において、前記導電線が前記データ線又は前記走査線のうちいずれか一方を形成する材料と同一の材料により形成されて構成される。
【0023】
請求項6に記載の発明の作用によれば、請求項1から5のいずれか一項に記載の発明の作用に加えて、導電線がデータ線又は走査線のうちいずれか一方を形成する材料と同一の材料により形成されているので、データ線又は走査線のいずれか一方を形成する際に同一工程内で導電線を形成することができる。
【0024】
上記の課題を解決するために、請求項7に記載の発明は、請求項1から6のいずれか一項に記載の電気光学装置を備える。
【0025】
請求項7に記載の発明の作用によれば、電子機器内に請求項1から6のいずれか一項に記載の電気光学装置を備えるので、フリッカ等の少ない画像を表示することができる。
【0026】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面に基づいて説明する。
【0027】
なお、以下に説明する各実施形態は、光源からの光を透過して画像を表示する投射型の液晶装置に対して本発明を適用した場合の実施の形態である。
【0028】
始めに、本発明に係る第1の実施形態について、図1乃至図6を用いて説明する。
(I)液晶装置の構成
先ず、実施形態の液晶装置の全体構成について、図1から図3を用いて説明する。ここで、図1は、実施形態の液晶装置におけるTFTアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図であり、図2は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図3は、対向基板を含めて示す図2のH−H’断面図である。
【0029】
図1に示すように、液晶装置200は、例えば石英基板、ハードガラス等からなる第1基板としてのTFTアレイ基板1を備えている。このTFTアレイ基板1上には、マトリクス状に設けられた複数の画素電極11と、X方向に複数配列され、夫々がY方向に沿って伸びるアルミニウム等の低抵抗金属、或いは金属シリサイド等の金属合金膜等により形成されたデータ線35と、Y方向に複数配列され、夫々がX方向に沿って伸びるポリシリコン膜等の導電材により形成された走査線31と、各データ線35と画素電極11との間に夫々介在すると共に当該データ線35と画素電極11の間における導通状態及び非導通状態を、走査線31を介して夫々供給される走査信号を用いて夫々制御するポリシリコン層等を含んで構成される複数のTFT30とが形成されている。更に、TFTアレイ基板1上には、画素電極11における電位保持に用いられる蓄積容量のための配線である容量線31’が走査線31に沿ってほぼ平行に形成されている。このとき、当該容量線31’は、夫々定電位線31”を介して後述する走査線駆動回路104の正電源や負電源等に接続されている。尚、データ線駆動回路101の正電源や負電源等でも構わない。図1中では、画素電極11と容量線31‘との間形成される容量を省略して図示してある。
【0030】
また、TFTアレイ基板1上には、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための回路である検査回路201と、上記画像信号をサンプリングして複数のデータ線35に夫々供給するサンプリング回路301と、データ線駆動回路101と、走査線駆動回路104とが形成されている。
【0031】
このとき、走査線駆動回路104は、外部制御回路から供給される電源電圧及び基準クロック等並びに外部から実装端子102を介して供給されるスタート信号DYに基づいて、後述(図8)するタイミングで走査線31に走査信号をパルス的に線順次で印加する。これと並行して、走査線駆動回路104は、定電圧線31”を介して各容量線31に対して所定の定電圧を印加する。
【0032】
一方、データ線駆動回路101は、外部制御回路から供給される電源電圧、基準クロック等に基づき、走査線駆動回路104が走査信号を印加するタイミングに合わせて、6つの画像入力信号線VID1〜VID6夫々について、データ線35毎にサンプリング回路駆動信号をサンプリング回路駆動信号線306を介してサンプリング回路301に供給する。
【0033】
更に、サンプリング回路301では、TFT302を各データ線35毎に備え、画像入力信号線VID1〜VID6がTFT302のソース電極に接続され、サンプリング回路駆動信号線306がTFT302のゲート電極に接続されている。そして、画像入力信号線VID1〜VID6を介して、6相展開された6つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。
【0034】
そして、データ線駆動回路101からサンプリング回路駆動信号線306を介してサンプリング回路駆動信号が入力されると、6つの画像入力信号線VID1〜VID6夫々についてサンプリングされた画像信号を、データ線35に順次に印加する。また他の駆動方法として、例えば隣接する6つのTFT302のゲート電極に対して同時にサンプリング回路駆動信号を印加し、複数のデータ線35をグループ毎に順次選択するようにしてもよい。この場合、外部制御回路により例えば6相展開された6つの画像信号VID1〜VID6の位相タイミングを合わせ、TFT302を介してデータ線35に供給するようにしても、同様の表示を行えることができる。また、画像信号の相展開数は6に限られない。例えば、当該サンプリング回路301を構成するTFT302におけるサンプリング能力が高ければ、相展開数は6以下でも構わないし、サンプリング能力が低ければ、相展開数は6以上でもよい。画像信号の相展開数が少ない方が外部制御回路に係るコストを低減できる。また、少なくとも画像信号の相展開数分だけ、画像入力信号線が必要であることは言うまでもない。更に、画像信号の相展開数を3、6、12、18、24、…といった3の倍数に設定すれば、画像入力信号線が3の倍数で形成できるため、ビデオ表示する際に有利である。これは、カラー画像信号が3つの色(赤、緑、青)に係る信号からなることとの関係から、3の倍数であると、NTSC表示やPAL表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましいからである。
このとき、検査回路201及びサンプリング回路301は、図1中斜線領域で示すと共に図2及び図3に示すように、対向基板2に形成された遮光性の周辺見切り53に対向する位置のTFTアレイ基板1上に設けるようにするとよい。これは、従来はデッドスペースであった周辺見切り53下に、検査回路201、サンプリング回路301及び対向電極電位線103を設けることで、液晶装置200における有効表示面積の減少を招くこともなく、同時に、特に周辺見切り53は遮光性であるので、画像表示領域を介して入射される光に対する遮光のための構成を検査回路201やサンプリング回路301を構成するTFT202及び302に施す必要も無い。加えて、シール材52に面するTFTアレイ基板1部分に検査回路201やサンプリング回路301を形成するのではないので、これらの回路を構成するTFT302等をシール材52に混入されたギャップ材により破壊する恐れがないという利点があるからである。また本実施の形態では、データ線駆動回路101及び走査線駆動回路104は、液晶層50に面しないTFTアレイ基板1の周辺部分上に設けられている。ただし、パッシベーション膜により、データ線駆動回路101及び走査線駆動回路104等の周辺回路を保護できれば、液晶層50内に形成することは可能である。
【0035】
更に、図2及び図3において、TFTアレイ基板1の上には、複数の画素電極11より規定される画像表示領域(即ち、実際に液晶層50の配向状態変化により画像が表示される領域)の周囲において両基板を貼り合わせて液晶層50を包囲する光硬化性樹脂からなるシール手段としてのシール材52が、当該画像表示領域に沿って設けられている。このシール材52は、TFTアレイ基板1及び第2基板としての対向基板2の二つの基板をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、当該シール材52には、両基板間に挟まれることにより当該両基板間の距離(液晶層50の厚さ)を所定植とするための球形又は円筒形のグラスファイバーやガラスビーズ等のギャップ材が混入されている。
【0036】
そして、対向基板2上における画像表示領域とシール材52との間には、遮光性の上記周辺見切り53が設けられている。
【0037】
この周辺見切り53は、後に画像表示領域に対応して開口された遮光性のケースにTFTアレイ基板1が入れられた場合に、当該画像表示領域が製造誤差等に起因して当該ケースの開口の縁に隠れてしまわないように、即ち、例えばTFTアレイ基板1のケースに対して数百μm程度のずれを許容するように、画像表示領域の周囲に少なくとも500μm以上の幅を持つ帯状の遮光性材料により形成されたものである。このような遮光性の周辺見切り53は、具体的には、例えばCr(クロム)やNi(ニッケル)などの金属材料を用いたスパッタリング、フォトリソグラフィ工程及びエッチング工程等により対向基板2上に形成される。なお、周辺見切り53の他の例としては、カーボンやTi(チタン)をフォトレジスト内に分散した樹脂ブラックなどの材料から形成してもよい。
【0038】
また、図2に示すように、対向基板2における周辺見切り53の内側の画像表示領域に対向する領域全体には、夫々の画素電極11と共に液晶層50に電界を印加するためのITO等よりなる対向電極23が形成されている。
【0039】
次に、シール材52の外側の領域には、図2に示すように画像表示領域の下辺に沿ってデータ線駆動回路101及び実装端子102が設けられており、画像表示領域の左右の二辺に沿って走査線駆動回路104が当該画像表示領域の両側に設けられている。走査線の信号遅延等が問題にならない場合は、どちらか一方のみに形成してもよいことは言うまでもない。また、データ線駆動回路101を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線35を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。なお、上述した櫛歯状に駆動する方法は、走査線駆動回路104に適用できることは言うまでもない。更に、画像表示領域の上辺には、複数の配線105が設けられている。
【0040】
また、シール材52の例えば四隅であって、対向基板2の四隅に相当する位置には、TFTアレイ基板1と対向電極23との間で電気的導通をとるための導通手段としての上下導通端子107及び当該上下導通端子107内に含まれる導通材からなる上下導通材106が設けられている。そして、シール材52とほば同じ輪郭を持つ対向基板2が当該シール材52によりTFTアレイ基枝1に固着されている。
【0041】
ここで、上記対向電極23は、上述したように後述する一定電位VLCCOMに常に保つことが一般的であるが、このために、上記四つの上下導通端子107に対して、当該対向電極23を一定電位VLCCOMに常に保つための電位信号LCCOMが図1に示す本発明に係る導電線である対向電極電位線103及び実装端子102(いずれもTFTアレイ基板1上に形成されている)を介して供給される。そして、当該電位信号LCCOMが上下導通端子107(上下導通材106)を介して対向電極23に供給されることにより、当該対向電極23が上記一定電位VLCCOMに保たれる。
【0042】
ここで、本発明に係る対向電極電位線103の配置について特に図1を用いて説明すると、当該対向電極電位線103は、その始端と終端に夫々配置された実装端子102を介して外部制御回路と接続されている。
【0043】
そして、TFTアレイ基板1上においては、対向電極電位線103は、始めにデータ線駆動回路101及び画像入力信号線VID1乃至VID6を迂回するように配設されて図1中下側にある二つの上下導通端子107に接続される。
【0044】
次に、当該二つの上下導通端子107に接続された対向電極電位線103は、夫々走査線駆動回路104と画像表示領域との間にある周辺見切り53に対向するTFTアレイ基板1上の領域を通過して検査回路201の図1中上部にある導電層108に到達する。そして、当該導電層108から左右に分岐して図1中上部に位置する二つの上下導通端子107に接続されている。
【0045】
このとき、上記導電層108は、シール材52の下部に当たるTFTアレイ基板1の領域にアルミニウムにより形成された層であり、上述した上部にある二つの上下導通端子107に電位信号LCCOMを供給する役割を果たすと共に、上記スペーサを含有するシール材52の下部に形成されることによりTFTアレイ基板1と対向基板2とのセルギャップを制御する役割をも果たすのである。
【0046】
そして、当該導電層108自体は、図1に示すように格子状とされている。このように格子状とされているのは、上記シール材52を充填後これを硬化させるときに、十分な硬度まで硬化させるために必要な外部光を当該充填されたシール材52に到達させるためである。
【0047】
ここで、検査回路201及びサンプリング回路301は、基本的に交流駆動の回路である。このため、シール材52により包囲され両基板間に挟持された液晶層50に面するTFTアレイ基板1の部分にこれらのプリチャージ回路201及びサンプリング回路301を設けても、直流電圧印加による液晶層50の劣化という間題は生じない。
【0048】
そして、このように周辺見切り53の下に、検査回路201及びサンプリング回路301を設けることで、走査線駆動回路104やデータ線駆動回路101をTFTアレイ基板1の周辺部分に余裕を持って形成することができ、特定の仕様に沿うようにこれらの周辺回路を設計することが容易になる。
【0049】
(II)対向電極電位線等の細部構成
次に、本発明に係る対向電極電位線103及び上下導通端子107の実際の細部構成について、図4乃至図7を用いて説明する。
【0050】
始めに、図1中左下に位置する上下導通端子107近辺の構成について、図4及び図5を用いて説明する。
【0051】
図4に示すように、対向電極電位線103は、実装端子102により外部制御回路回路と接続されると共に、データ線駆動回路101(当該データ線駆動回路101の検査のための検査端子114が接続されている。)及び画像入力信号線VID1乃至VID6並びに当該画像入力信号線VID1乃至VID6とサンプリング回路301とを接続する引出線112及びデータ線駆動回路101からのサンプリング回路駆動信号線306を迂回し、走査線駆動回路104に接続されている駆動回路駆動線112と当該画像入力信号線VID1乃至VID6の間のTFTアレイ基板1上の領域を通って上下導通端子107内の上下導通材106に接続されている。
【0052】
そして、これと並行して、対向電極電位線103は、上下導通端子107に接続されると共に、シール材52により形成されるシール領域(図4参照)にほぼ平行に配設され、走査線31に接続されている走査線駆動回路104からの引出線113と交差する前にシール領域を当該引出線113に平行に跨いだ後、周辺見切り53に対向する位置を反対側の上下導通端子107に向けて走査線31及び容量線31’を跨ぐように配設されている。
【0053】
次に、上下導通端子107における実際の対向電極電位線103と上下導通材106及び対向電極23の接続関係について、図5を用いて説明する。なお、図5は、図4中の上下導通端子107におけるA−A’断面図である。
【0054】
図5に示すように、上下導通端子107は、下から、TFTアレイ基板1、第1層間絶縁層41、ポリシリコン層120、第2層間絶縁層42、対向電極電位線103、第3層間絶縁層43、モールド剤121、対向電極23及び対向基板2の順で積層された各層により形成されている。そして、当該モールド剤121内に上下導通材106が混入されており、当該上下導通材106が対向電極電位線103と対向電極23に接触することにより対向電極電位線103と対向電極23が電気的に接続され、上記電位信号LCCOMが対向電極23へ供給される。このため、上下導通材106としては、上述のように導電性の高い金メッキや銀メッキされた球状や円筒状のグラスファイバー等が用いられる。
【0055】
また、モールド剤121自体も導電性を有し、これによっても、対向電極23と対向電極電位線103とが電気的に接続される。より具体的には、モールド剤121としては、銀をペースト状に混ぜたものに前記上下導通材106を混入したものが用いられている。
【0056】
なお、モールド剤121は、図4に示す上下導通端子107における五角形の範囲(図4中、斜め格子模様にて示す。)内にのみ充填されているものであり、隣接して配設されている入力端子VID1乃至VID6からは絶縁されているものである。
【0057】
一方、上記第1層間絶縁層41乃至第3層間絶縁層43は、上述のサンプリング回路301等に含まれるTFT302等の領域まで形成され、当該TFT302等の一部となるものであり、具体的には、5000Å乃至15000Å程度の厚さのNSG、PSG(Pを含むSiO)、BSG(Bを含むSiO)、BPSG(PとBを含むSiO)などのシリケートガラス膜、窒化シリコン膜又は酸化シリコン膜等からなる。ここで、第1層間絶縁層41については、その製造時に約900℃のアニ−ル処理を施すことにより、汚染を防ぐと共にその表面を平坦化することができる。
【0058】
更に、ポリシリコン層120は、画像表示領域に形成されているTFT30等に合わせて対向基板2とTFTアレイ基板1との間隔を調整するために形成されている層であり、他の部材からは電気的に絶縁されている。
【0059】
次に、図1中上側に位置する二つの上下導通端子107及び導電層108近辺の構成について、図6及び図7を用いて説明する。
【0060】
図6に示すように、図1中下側の上下導通端子107を通って周辺見切り53に対向する位置に配設されている対向電極電位線103は、走査線31及び容量線31’とは異なる層を通り、画像表示領域を囲むように導電層108に到達する。
【0061】
そして、当該導電層108の上部両端から分岐した電極層に二つの上下導通端子107が夫々接続されている。
【0062】
このとき、導電層108は、所定の間隔で長方形の穴が空けられた格子状形状をなしており、この構造により、電位信号LCCOMに対して低抵抗化されていると共に、導電層108の一部が破損しても他の部分を介して電位信号LCCOMが伝送されることにより冗長性が高められている。更に、上述したようにシール材52の硬化工程に際しても、外部からの硬化のための光を十分に通過させてシール材52を硬化させることができる。
【0063】
次に、導電層108の具体的な細部構成について、図7を用いて説明する。なお、図7は、図6における導電層108のうち、上下導通端子107への分岐及びシール領域を含む部分を拡大したものである。
【0064】
図7に示すように、実際の液晶装置200においては、対向電極電位線103と上下導通端子107とを結ぶ格子状の導電層108(図7中一点鎖線で示す。)と共に、当該導電層108とは同じ領域の異なる層にリボン状で相互に平行な副導電層108’(図7中実線で示す。)が形成されている。そして、導電層108と副導電層108’とは複数のコンタクトホール38により層間接続されている。この副導電層108’は、導電層108が形成されている全ての領域に渡って、リボン状の電極が複数列平行に並ぶように形成されている。
【0065】
更に、夫々を形成する材料としては、導電層108をアルミニウム膜により形成すると共に、副導電層108’をポリシリコン膜により形成している。
(III)液晶装置の動作
次に、以上のように構成された液晶装置200の動作について図1及び図8を用いて説明する。
【0066】
先ず、走査線駆動回路104は、所定タイミングで走査線31に走査信号をパルス的に線順次で印加する。
【0067】
これと並行して、6つの画像入力信号線VID1〜VID6から6相展開された6つのパラレルな画像信号を受けると、サンプリング回路301は、これらの画像信号をサンプリングする。
【0068】
一方、データ線駆動回路101は、走査線駆動回路104がゲート電圧を印加するタイミングに合わせて、6つの画像入力信号線VID1〜VID6夫々について、各データ線毎にサンプリング回路駆動信号を供給してサンプリング回路301のTFT302をオン状態とする。これにより、隣接する6つのデータ線35に対して、サンプリング回路301でサンプリングされた画像信号を順次印加する。即ち、データ線駆動回路101とサンプリング回路301により、画像入力信号線VID1〜VID6から入力された6相展開された6つのパラレルな画像信号がデータ線35に供給される。
【0069】
そして、走査信号及び画像信号の両方が印加されたTFT30においては、そのソース領域及びチャネル形成領域並びにドレイン領域を介して画素電極11に電圧が印加される。その後、この画素電極11の電圧は、ソース電圧が印加された時間よりも例えば3桁長い時間だけ蓄積容量により維持される。
【0070】
以上の動作中に、対向電極23は、電位信号LCCOMが印加されることにより常に一定電位VLCCOMに保たれる。
【0071】
ここで、当該一定電位VLCCOMの設定方法を含め、上述の動作を具体的に図8に示すタイミングチャートを用いて説明する。なお、図8は、画素電極11に対して印加される各信号の波形を示すものであり、当該図8において、符号Vは上記スタート信号DYに基づいて走査線駆動回路104から出力される走査信号の波形を示し、符号VID1は、6相展開されている画像信号のうちの画像信号の変化を示し、符号VLCCOMは上記電位信号LCCOMの変化を示し、符号Vは対応する画素電極11における電位変化を示すものである。
【0072】
また、図8は、画像信号として、インタレースされた二つのフィールド(第1フィールド及び第2フィールド)からなるいわゆるNTSC方式のビデオ信号を入力する場合について説明するものである。ここで、一般に、液晶装置200を用いてビデオ表示する場合には、1フィールド期間(1/60秒)毎に交流反転する30Hzの画像信号をノンインターレース方式(奇数行の画像信号と偶数行の画像信号とを同一行に重ねて書く方式)で液晶装置200に印加する。
【0073】
図8に示す選択機間T(1水平走査期間)において、走査信号が入力された結果TFT30がオンとなると、画素電極11の電位Vは画像信号の電位VID1と等しくなる。一方、非選択期間Tでは、TFT30がオフとなって液晶容量及び蓄積容量により書き込まれた信号が保持される。
【0074】
そして、次の選択期間Tにおいて再び走査信号が印加されてTFT30がオンとなると、今度は負極性の画像信号が印加されていることとなるので、画素電極11の電位Vは図8に示すように負方向に変化し、非選択期間Tにおいて徐々に上昇する。
【0075】
以下、走査信号と画像信号の印加に対応して上記の動作が繰り返される。
【0076】
ここで、図8に示すように、非選択期間Tにおいては、TFT30がオフする瞬間に画素電極11の電位Vは所定の電圧ΔV(一般に、プッシュダウン電圧と称される。)だけシフトする。
【0077】
これは、TFT30のゲート・ドレイン間の寄生容量CGDと液晶容量CLC及び保持容量CSTの間の容量カップリングによりもので、その大きさは、
【0078】
【数1】
ΔV=(ΔV×CGD)/(CGD+CLC+CST
で示される。ここで、ΔVは走査信号の電位の変化量である。
【0079】
このプッシュダウン電圧ΔVは、画像信号の極性(画像品号の信号位相の反転)に無関係に常に画素電極11の電位Vを下げることになる。
【0080】
そこで、対向電極23の電位VLCCOMとしては、画像信号の中心電位Vに対してプッシュダウン電圧ΔV分だけ低く設定される。これにより、液晶層50に印加される電圧は図8中斜線で示す領域となり、ほぼ正負対称で良好な波形となる。
【0081】
以上の動作により画素電極11に電圧Vが印加されると、液晶層50における画素電極11と対向電極23とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置200からは画像信号に応じたコントラストを持つ光が出射する。
【0082】
以上説明したように、第1実施形態の液晶装置200によれば、対向電極23の四隅から電位信号LCCOMを当該対向電極23に供給するので、対向電極23自体のシート抵抗が高い場合でも、当該対向電極23全体を均一な電位に設定することができる。
【0083】
また、電位信号LCCOMを供給するための実装端子102が対向電極電位線103の始端と終端に夫々配置されているので、対向電極電位線103全体で遅延なく電位信号LCCOMを供給することができると共に、対向電極23全体をより均一に一定電位とすることができる。
【0084】
更に、通常は使用されない周辺見切り53に対向するTFTアレイ基板1上に対向電極電位線103が配設されているので、TFTアレイ基板1上の領域の利用効率を向上させることができる。
【0085】
更にまた、平面状の導電層108が対向電極電位線103の一部をなしていると共に、当該導電層108が格子状であるので、対向電極電位線103自体を低抵抗化することができると共に、格子状の一部が欠損等しても、対向電極電位線103としては断線とすることがない。
【0086】
また、導電層108と層間接続された副導電層108’が、TFTアレイ基板1上における導電層108と異なる層に形成されているので、導電層108が破損等することにより電気的接続が取れなくなっても、副導電層108’が導電層108の代わりに対向電極電位線103として電位信号LCCOMを伝送することができる。
【0087】
更に、対向電極電位線103がデータ線35又は走査線31のうちいずれか一方を形成する材料と同一の材料により形成されているので、データ線35又は走査線31のいずれか一方を形成する際に同一工程内で対向電極電位線103を形成することができる。
【0088】
なお、上述の第1実施形態では、検査回路201及びサンプリング回路301を設けるようにしたが、これらに代えて又はこれに加えて、周辺見切り53の下に、画像信号の印加に先立って画素電極11の電位Vを所定の電位とするためのプリチャージ信号をデータ線35に供給するプリチャージ回路を設けてもよい。このプリチャージ回路を周辺見切り53の下に設ければ、走査線駆動回路104やデータ線駆動回路101をTFTアレイ基板1の周辺部分に余裕を持って形成することができ、液晶装置における有効表示面積の減少を招くことがない。
【0089】
なお、上述した液晶装置200は、液晶プロジェクタに適用されるため、3つの液晶装置200がRGB用のライトバルブとして夫々用いられ、各パネルには夫々RGB色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施形態では、対向基板2にカラーフィルタは設けられていない。
【0090】
しかしながら、液晶装置200においても画素電極11に対向する所定領域にRGBのカラーフィルタをその保護膜と共に対向基板2上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に実施形態の液晶装置200を適用できる。
【0091】
更に、液晶装置200においては、一例として液晶層50をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜12及び22、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。
【0092】
更にまた、画素電極11をAl等の反射率の高い金属膜により構成すれば、液晶装置200を反射型液晶装置に適用する場合に、電圧無印加状態で液晶分子がほぼ垂直配向されたSH(スーパーホメオトロピック)型液晶などを用いることができる。
【0093】
更に、対向基板20上に、各画素に対し夫々対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率が向上し、より明るい液晶装置が実現できる。
【0094】
更にまた、液晶装置200においては、液晶層50に対し垂直な電界(縦電界)を印加するように対向基板2の側に共通電極21を設けているが、液晶層50に並行な電界(横電界)を印加するように一対の横電界発生用の電極から画素電極11を夫々構成する(即ち、対向基板2の側には縦電界発生用の電極を設けることなく、TFTアレイ基板1の側に横電界発生用の電極を設ける)ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。
【0095】
なお、上述した実施形態においては、上下導通端子107を対向電極23の四隅に配置したが、これ以外に、画像表示領域が特に広い場合には、当該画像表示領域の中央の一画素分の位置に上下導通端子を形成してもよい。
【0096】
更に、画像表示領域を例えば円形とするときは、その円形の周縁部に均等に上下導通端子を配置しても本発明と同様の効果が得られる。
(IV)電子機器の実施形態
次に、上述した実施形態の液晶装置200を用いた種々の電子機器の実施形態について、図9乃至図13を用いて説明する。
【0097】
上述の液晶装置200を用いて構成される電子機器は、図9に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、液晶パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。
【0098】
このうち、表示情報出力源1000は、ROM(Read Only Memory)、RAM(Random Access Memory)などのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロック信号に基づいて、ビデオ信号などの表示情報を出力する。
【0099】
表示情報処理回路1002は、クロック発生回路1008からのクロック信号に基づいて表示情報を処理して出力する。この表示情報処理回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。
【0100】
次に、表示駆動回路1004は、走査線駆動回路及びデータ線駆動回路を含んで構成され、液晶装置1006を表示駆動する。
【0101】
そして、電源回路1010は、上述の各回路に電力を供給する。
【0102】
上述した構成の電子機器として、図10に示す液晶プロジェクタ、図11に示すマルチメディア対応のパーソナルコンピユータ(PC)及びエンジニアリング・ワークステーション(EWS)、図12に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビユーファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。
【0103】
図10は、投射型表示装置の要部を示す概略構成図である。図中、1100は光源、1106及び1108はダイクロイックミラー、1110、1112及び1114は反射ミラー、1116、1118及び1120はリレーレンズ、1124、1126及び1158は本発明に係る液晶装置を含む液晶ライトバルプ、1130はクロスダイクロイックプリズム、1132は投射レンズを示す。
【0104】
光源1100はメタルハライド等のランプ1102とランプの光を反射するリフレクタ1104とからなる。
【0105】
青色光・緑色光反射のダイクロイックミラー1106は、光源1100からの自色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー1114で反射されて、赤色光用液晶ライトバルブ1124に入射される。
【0106】
一方、ダイクロイックミラー1106で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー1108によって反射され、緑色光用液晶ライトバルブ1126に入射される。
【0107】
更に、青色光は第2のダイクロイックミラー1108も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ1116、リレーレンズ1118及び出射レンズ1120を含むリレーレンズ系からなる導光部1122が設けられ、これを介して青色光が青色光用液晶ライトバルブ1128に入射される。
【0108】
各ライトバルブにより変調された3つの色光はクロスダイクロイックプリズム1130に入射する。このプリズムは4つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ1132によってスクリーン1134上に投射され、画像が拡大されて表示される。
【0109】
図11に示すパーソナルコンピユータ1200は、キーボード1202を備えた本体部1204と、本発明の液晶装置を含む液晶表示モジュール1206とを有する。
【0110】
図12に示すぺ一ジャ1300では、2つの弾性導電体1314、1316及びフィルムキャリアテーブ1318は、液晶装置用基板1304と回路基板1308とを接続するものである。ここで、液晶装置用基板1304は、2枚の透明基板1304a及び1304bの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶装置が構成される。一方の透明基板に、図9に示す駆動回路1004、あるいはこれに加えて表示情報処理回路1002を形成することができる。液晶装置用基板1304に搭載されない回路は、液晶装置用基板の外付け回路とされ、図13の場合には回路基板1308に搭載できる。
【0111】
また、液晶装置用基板1304以外に回路基板1308が必要となるが、電子機器用の一部品として液晶装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶装置の最小単位は液晶装置用基板1304である。あるいは、液晶装置用基板1304を筐体としての金属フレーム1302に固定したものを、電子機器用の一部品である液晶装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム1302内に、液晶装置用基板1304と、バックライト1306aを備えたライトガイド1306とを組み込んで、液晶装置を構成することができる。
【0112】
これらに代えて、図13に示すように、液晶装置用基板1304を構成する2枚の透明基板1304a,1304bの一方に、金属の導電膜が形成されたポリイミドテープ1322にICチップ1324を実装したTCP(Tape Carrier Package)1320を接続して、電子機器用の一部品である液晶装置として使用することもできる。
【0113】
なお、本発明は上記各実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶装置の駆動に適用されるものに限らず、エレクトロルミネッセンス表示装置又はプラズマディスプレイ装置にも適用可能である。
【0114】
【発明の効果】
以上説明したように、本発明によれば、対向電極の複数、例えば四隅から電位を当該対向電極に供給するので、対向電極自体の抵抗が高い場合でも、当該対向電極全体を均一な電位に設定することができる。従って、フリッカ等の少ない画像を表示することができる。
【図面の簡単な説明】
【図1】TFTアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図2】液晶装置の全体構成を示す平面図である。
【図3】液晶装置の全体構成を示す断面図である。
【図4】TFTアレイ基板上の対向電極電位線及び上下導通端子の構成を示す拡大図である。
【図5】上下導通端子の断面図である。
【図6】TFTアレイ基板上の上下導通端子及び導電層の構成を示す拡大図である。
【図7】導電層の拡大図である。
【図8】液晶装置の動作を示すタイミングチャートである。
【図9】電子機器の概要構成を示すブロック図である。
【図10】電子機器の一例としての液晶プロジェクタの構成を示す断面図である。
【図11】電子機器の一例としてのパーソナルコンピュータの外観を示す正面図である。
【図12】電子機器の一例としてのページャの構成を示す分解斜視図である。
【図13】電子機器の一例としてのTCPを用いた液晶装置の外観を示す斜視図である。
【符号の説明】
1…TFTアレイ基板
2…対向基板
11…画素電極
23…対向電極
30…TFT
31…走査線
31’…容量線
31”…定電位線
35…データ線
38…コンタクトホール
41…第1層間絶縁層
42…第2層間絶縁層
43…第3層間絶縁層
50…液晶層
52…シール材
53…周辺見切り
101…データ線駆動回路
102…実装端子
103…対向電極電位線
104…走査線駆動回路
105…配線
106…上下導通材
107…上下導通端子
108…導電層
108’…副導電層
110、113…引出線
112…駆動回路駆動線
120…ポリシリコン層
121…モールド剤
200…液晶装置
201…検査回路
301…サンプリング回路
302…TFT
306…サンプリング回路駆動信号線
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention belongs to a technical field of an electro-optical device such as a liquid crystal device of an active matrix driving method by driving a thin film transistor (hereinafter, referred to as a TFT) and an electronic device using the same. In particular, a peripheral circuit such as a sampling circuit includes a TFT array. The invention belongs to the technical field of an electro-optical device having a configuration formed on a substrate and an electronic apparatus using the same.
[0002]
[Prior art]
Conventionally, in a liquid crystal device, in order to apply a predetermined electric field to a liquid crystal layer, a common electrode is generally arranged so as to face each pixel electrode in the TFT array substrate and sandwich the liquid crystal layer. is there. Then, the counter electrode is formed in all the regions facing the region including all the pixel electrodes (hereinafter, this region is referred to as an image display region) with a liquid crystal layer interposed therebetween, and further in the image display region. In many cases, the opposing electrode is formed by one electrode layer over the entire opposing area.
[0003]
When the liquid crystal is driven, the counter electrode is kept at a constant potential, and the application / non-application of the image signal is controlled for each of the pixel electrodes facing the counter electrode to display an image.
[0004]
Here, when the counter electrode has a constant potential, a counter electrode potential line for transmitting a potential signal for applying the constant potential is provided on the TFT array substrate on which the pixel electrode is formed, The potential signal is supplied to the counter electrode by conducting the counter electrode and the counter electrode potential line at any position on the TFT array substrate. When conducting between the counter electrode and the counter electrode potential line, a configuration is generally used in which the counter electrode and the counter electrode potential line are connected at one or two positions on the counter electrode.
[0005]
[Problems to be solved by the invention]
However, according to the above-described method of conducting between the counter electrode and the counter electrode potential line, there is only one or two positions on the counter electrode, and the entire counter electrode cannot be kept at a constant potential. There was a point.
[0006]
That is, as described above, the counter electrode itself needs to be transparent in order to be disposed in the entire area facing the image display area as described above. As such a transparent electrode, a transparent electrode formed of a material called ITO (Indium-Tin Oxide) has been most commonly used, but the ITO has a feature of high sheet resistance. It has.
[0007]
Therefore, if a configuration is used in which a potential signal is supplied to the counter electrode from only the two locations described above, the resistance of each counter electrode portion increases due to the height of the sheet resistance, and as a result, the entire counter electrode becomes uniform. May not be at a high potential.
[0008]
In recent years, in recent years, the miniaturization of liquid crystal devices has progressed, and the so-called storage capacitance for keeping the pixel electrode at a predetermined potential tends to decrease even after the TFT that supplies an image signal to the pixel electrode is turned off. However, in this case, if the counter electrode does not have a uniform potential due to the above-described cause, there is a problem that flicker (so-called flicker) occurs in the entire image.
[0009]
Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to display an image with high visibility by preventing the counter electrode from being uniformly kept at a constant potential, preventing flicker. It is an object of the present invention to provide a liquid crystal device capable of performing the above and an electronic apparatus provided with the liquid crystal device.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, the invention according to claim 1, wherein a plurality of data lines to which an image signal is supplied to the first substrate; a plurality of scanning lines to which a scanning signal is supplied; And an image display area including a switching element connected to a scanning line and a pixel electrode connected to the switching element; and an electro-optical device having a counter electrode on the second substrate. On one substrate, a conductive line for supplying a predetermined potential to the counter electrode is formed along the outer periphery of the image display region, and the conductive line and the counter electrode are formed outside the image display region. It is characterized by having a plurality of conducting means for conducting.
[0011]
According to the operation of the first aspect of the present invention, a predetermined potential is supplied to at least the counter electrode from the outside on the first substrate. Then, the plurality of conduction means supplies the potential supplied to the counter electrode by conducting the conductive line and the counter electrode outside the image display area. Therefore, since a predetermined potential is supplied to the counter electrode via the conductive line, even when the resistance of the counter electrode itself is high, the entire counter electrode can be set to a uniform potential by the plurality of conducting means.
[0012]
According to a second aspect of the present invention, in the electro-optical device according to the first aspect, an external input terminal such as a mounting terminal for externally supplying the potential to the conductive line is provided. , Are disposed at the start and end of the arranged conductive wires, respectively.
[0013]
According to the function of the invention described in claim 2, in addition to the function of the invention described in claim 1, the external input terminals are arranged at the start end and the end of the conductive line, respectively. A potential signal can be supplied, and a constant potential can be more uniformly set over the entire counter electrode.
[0014]
According to a third aspect of the present invention, there is provided an electro-optical device according to the first or second aspect, wherein an area surrounding the image display area on the first substrate and the second substrate is provided. A sealing means such as a sealing material for bonding the first substrate and the second substrate together, and an outline of the image display area on the second substrate in an area between the sealing means and the image display area. And a light-shielding peripheral parting formed along the line, wherein the conductive line is disposed in a region on the first substrate facing the peripheral parting.
[0015]
According to the operation of the invention described in claim 3, in addition to the operation of the invention described in claim 1 or 2, the sealing means is provided in the area surrounding the image display area on the first substrate and the second substrate. One substrate and the second substrate are attached to each other.
[0016]
On the other hand, the light-shielding peripheral parting is formed along the contour of the image display area on the second substrate in the area between the sealing means and the image display area.
[0017]
Then, the conductive line is provided in a region on the first substrate facing the peripheral parting.
[0018]
Therefore, since the conductive lines are provided on the first substrate facing the peripheral partition which is not normally used, the utilization efficiency of the area on the first substrate can be improved.
[0019]
According to a fourth aspect of the present invention, there is provided an electro-optical device according to any one of the first to third aspects, wherein the electro-optical device is adjacent to at least one side forming an outline of the image display area. A conductive layer having a planar lattice shape formed together with the conductive lines is disposed in a region outside the image display region. According to the operation of the invention described in claim 4, in addition to the operation of the invention described in any one of claims 1 to 3, the planar conductive layer forms a part of the conductive wire, Since the conductive layer has a lattice shape, the resistance of the conductive line itself can be reduced, and even if a part of the lattice shape is lost, the conductive line is not broken.
[0020]
According to a fifth aspect of the present invention, there is provided an electro-optical device according to the fourth aspect, wherein the electro-optical device is formed on a layer different from the conductive layer on the first substrate. It further includes a sub-conductive layer to be connected.
[0021]
According to the function of the invention described in claim 5, in addition to the function of the invention described in claim 4, the sub-conductive layer that is connected to the conductive layer by interlayer is formed on a layer different from the conductive layer on the first substrate. Therefore, even if the electrical connection cannot be established due to breakage or the like of the conductive layer, the potential signal can be transmitted as a conductive line with the sub-conductive layer.
[0022]
According to a sixth aspect of the present invention, there is provided the electro-optical device according to the first aspect, wherein the conductive line is any one of the data line or the scanning line. It is formed of the same material as the material forming one of them.
[0023]
According to the operation of the invention described in claim 6, in addition to the operation of the invention described in any one of claims 1 to 5, a material in which the conductive line forms one of a data line and a scanning line Therefore, the conductive line can be formed in the same step when forming either the data line or the scan line.
[0024]
According to a seventh aspect of the present invention, there is provided an electro-optical device according to any one of the first to sixth aspects.
[0025]
According to the operation of the invention described in claim 7, since the electro-optical device according to any one of claims 1 to 6 is provided in the electronic apparatus, an image with less flicker or the like can be displayed.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, a preferred embodiment of the present invention will be described with reference to the drawings.
[0027]
Each of the embodiments described below is an embodiment in which the present invention is applied to a projection-type liquid crystal device that transmits light from a light source and displays an image.
[0028]
First, a first embodiment according to the present invention will be described with reference to FIGS.
(I) Configuration of liquid crystal device
First, the overall configuration of the liquid crystal device according to the embodiment will be described with reference to FIGS. Here, FIG. 1 is a block diagram showing a configuration of various wirings, peripheral circuits, and the like provided on a TFT array substrate in the liquid crystal device of the embodiment, and FIG. 2 shows a TFT array substrate formed thereon. FIG. 3 is a plan view of the components as viewed from the counter substrate side, and FIG. 3 is a cross-sectional view taken along the line HH ′ of FIG. 2 including the counter substrate.
[0029]
As shown in FIG. 1, the liquid crystal device 200 includes a TFT array substrate 1 as a first substrate made of, for example, a quartz substrate, hard glass, or the like. On the TFT array substrate 1, a plurality of pixel electrodes 11 provided in a matrix and a plurality of low-resistance metals such as aluminum or a metal such as metal silicide, each of which is arranged in the X direction and each extends in the Y direction. A plurality of data lines 35 formed of an alloy film or the like; a plurality of scanning lines 31 arranged in the Y direction, each of which is formed of a conductive material such as a polysilicon film extending in the X direction; A polysilicon layer or the like that intervenes between the data line 35 and the pixel electrode 11 and controls the conduction state and the non-conduction state between the data line 35 and the pixel electrode 11 using scanning signals supplied via the scanning lines 31, respectively. Are formed. Further, on the TFT array substrate 1, a capacitance line 31 ′, which is a wiring for a storage capacitor used for holding a potential in the pixel electrode 11, is formed substantially parallel to the scanning line 31. At this time, the capacitance lines 31 'are connected to a positive power supply, a negative power supply, and the like of the scanning line driving circuit 104, which will be described later, via the constant potential lines 31 ". A negative power supply may be used, etc. In Fig. 1, the capacitance formed between the pixel electrode 11 and the capacitance line 31 'is omitted.
[0030]
Further, on the TFT array substrate 1, an inspection circuit 201 which is a circuit for inspecting the quality, defects, and the like of the liquid crystal device during manufacturing or at the time of shipment, and a plurality of data lines 35 obtained by sampling the image signal. A sampling circuit 301 for supplying data, a data line driving circuit 101, and a scanning line driving circuit 104 are formed.
[0031]
At this time, the scanning line driving circuit 104 performs the timing described later (FIG. 8) based on the power supply voltage and the reference clock supplied from the external control circuit and the start signal DY supplied from the outside via the mounting terminal 102. A scanning signal is applied to the scanning line 31 in a pulsed manner in a line-sequential manner. In parallel with this, the scanning line drive circuit 104 applies a predetermined constant voltage to each capacitance line 31 via the constant voltage line 31 ″.
[0032]
On the other hand, the data line driving circuit 101 controls the six image input signal lines VID1 to VID6 based on a power supply voltage, a reference clock, and the like supplied from the external control circuit in accordance with the timing at which the scanning line driving circuit 104 applies a scanning signal. For each of the data lines 35, a sampling circuit drive signal is supplied to the sampling circuit 301 via the sampling circuit drive signal line 306.
[0033]
Further, in the sampling circuit 301, a TFT 302 is provided for each data line 35, the image input signal lines VID1 to VID6 are connected to the source electrode of the TFT 302, and the sampling circuit drive signal line 306 is connected to the gate electrode of the TFT 302. Then, when six parallel image signals expanded into six phases are input through the image input signal lines VID1 to VID6, these image signals are sampled.
[0034]
When a sampling circuit drive signal is input from the data line drive circuit 101 via the sampling circuit drive signal line 306, the image signals sampled for each of the six image input signal lines VID1 to VID6 are sequentially sent to the data line 35. Is applied. As another driving method, for example, a sampling circuit driving signal may be simultaneously applied to the gate electrodes of the six adjacent TFTs 302 to sequentially select a plurality of data lines 35 for each group. In this case, the same display can be performed by adjusting the phase timing of the six image signals VID1 to VID6 developed by the external control circuit, for example, and supplying them to the data line 35 via the TFT 302. Further, the number of phase expansions of the image signal is not limited to six. For example, if the sampling capability of the TFT 302 included in the sampling circuit 301 is high, the number of phase expansions may be 6 or less. If the sampling capability is low, the number of phase expansions may be 6 or more. The smaller the number of phase expansions of the image signal, the lower the cost of the external control circuit. It goes without saying that image input signal lines are required at least for the number of phase expansions of image signals. Further, if the number of phase expansions of the image signal is set to a multiple of 3, such as 3, 6, 12, 18, 24,..., The image input signal line can be formed in a multiple of 3, which is advantageous for video display. . This is because the color image signal is a multiple of 3 because of the fact that the color image signal is composed of signals related to three colors (red, green, and blue) when controlling video display such as NTSC display and PAL display. This is because it is preferable for simplifying the circuit.
At this time, the inspection circuit 201 and the sampling circuit 301 are arranged in a hatched area in FIG. 1 and as shown in FIGS. 2 and 3, the TFT array at a position facing the light-shielding peripheral partition 53 formed on the counter substrate 2. It may be provided on the substrate 1. This is because, by providing the inspection circuit 201, the sampling circuit 301, and the counter electrode potential line 103 below the peripheral partition 53, which was a dead space in the past, the effective display area in the liquid crystal device 200 is not reduced, and at the same time, In particular, since the peripheral partition 53 is light-blocking, it is not necessary to provide a configuration for blocking light incident through the image display area to the TFTs 202 and 302 included in the inspection circuit 201 and the sampling circuit 301. In addition, since the inspection circuit 201 and the sampling circuit 301 are not formed in the portion of the TFT array substrate 1 facing the sealing material 52, the TFT 302 and the like constituting these circuits are destroyed by the gap material mixed in the sealing material 52. This is because there is an advantage that there is no fear of performing. In the present embodiment, the data line driving circuit 101 and the scanning line driving circuit 104 are provided on a peripheral portion of the TFT array substrate 1 not facing the liquid crystal layer 50. However, if the passivation film can protect peripheral circuits such as the data line driving circuit 101 and the scanning line driving circuit 104, they can be formed in the liquid crystal layer 50.
[0035]
2 and 3, on the TFT array substrate 1, an image display area defined by the plurality of pixel electrodes 11 (that is, an area where an image is actually displayed due to a change in the alignment state of the liquid crystal layer 50). A sealing material 52 as a sealing means made of a photocurable resin surrounding the liquid crystal layer 50 by bonding the two substrates together is provided along the image display area. The sealing material 52 is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding two substrates, that is, the TFT array substrate 1 and the opposing substrate 2 as a second substrate, around the two substrates. A gap material such as a spherical or cylindrical glass fiber or a glass bead for sandwiching the sealing material 52 between the two substrates to set a predetermined distance (thickness of the liquid crystal layer 50) between the two substrates. Is mixed in.
[0036]
The light-blocking peripheral partition 53 is provided between the seal member 52 and the image display area on the counter substrate 2.
[0037]
When the TFT array substrate 1 is placed in a light-shielding case that is opened corresponding to the image display area later, the peripheral parting 53 causes the image display area to open due to a manufacturing error or the like. A band-like light-shielding portion having a width of at least 500 μm or more around the image display area so as not to be hidden by the edge, that is, to allow a shift of about several hundred μm with respect to the case of the TFT array substrate 1, for example. It is formed of a material. Specifically, such a light-shielding peripheral partition 53 is formed on the counter substrate 2 by sputtering using a metal material such as Cr (chromium) or Ni (nickel), a photolithography process, an etching process, or the like. You. In addition, as another example of the peripheral parting 53, it may be formed from a material such as resin black in which carbon or Ti (titanium) is dispersed in a photoresist.
[0038]
As shown in FIG. 2, the entire area facing the image display area inside the peripheral partition 53 on the counter substrate 2 is made of ITO or the like for applying an electric field to the liquid crystal layer 50 together with the respective pixel electrodes 11. A counter electrode 23 is formed.
[0039]
Next, as shown in FIG. 2, a data line driving circuit 101 and a mounting terminal 102 are provided along a lower side of the image display area in an area outside the seal material 52, and two left and right sides of the image display area are provided. A scanning line driving circuit 104 is provided along both sides of the image display area. If the signal delay of the scanning line does not matter, it is needless to say that the scanning line may be formed on only one of them. Further, the data line driving circuits 101 may be arranged on both sides along the side of the screen display area. For example, the odd-numbered data lines supply an image signal from a data line driving circuit arranged along one side of the screen display area, and the even-numbered data lines extend along the opposite side of the screen display area. The image signal may be supplied from the provided data line driving circuit. If the data lines 35 are driven in a comb-tooth shape as described above, the area occupied by the data line driving circuit can be expanded, so that a complicated circuit can be formed. Needless to say, the above-described method of driving in a comb shape can be applied to the scanning line driving circuit 104. Further, a plurality of wirings 105 are provided on the upper side of the image display area.
[0040]
In addition, at the four corners of the sealing material 52, for example, at the four corners of the counter substrate 2, upper and lower conductive terminals as conductive means for establishing electrical continuity between the TFT array substrate 1 and the counter electrode 23. 107 and an upper / lower conductive member 106 made of a conductive material contained in the upper / lower conductive terminal 107. The opposite substrate 2 having substantially the same contour as the sealing material 52 is fixed to the TFT array base 1 by the sealing material 52.
[0041]
Here, the counter electrode 23 has a constant potential V described later as described above. LCCOM In general, the counter electrode 23 is kept at a constant potential V with respect to the four upper and lower conductive terminals 107. LCCOM Is supplied via the counter electrode potential line 103 and the mounting terminal 102 (both are formed on the TFT array substrate 1) which are the conductive lines according to the present invention shown in FIG. . Then, the potential signal LCCOM is supplied to the counter electrode 23 via the vertical conductive terminal 107 (vertical conductive material 106), so that the counter electrode 23 has the constant potential V. LCCOM Is kept.
[0042]
Here, the arrangement of the common electrode potential line 103 according to the present invention will be described in particular with reference to FIG. 1. The common electrode potential line 103 is connected to an external control circuit via mounting terminals 102 arranged at the start end and the end, respectively. Is connected to
[0043]
Then, on the TFT array substrate 1, the counter electrode potential lines 103 are disposed so as to bypass the data line driving circuit 101 and the image input signal lines VID1 to VID6 at first, and the two at the lower side in FIG. Connected to upper and lower conductive terminals 107.
[0044]
Next, the counter electrode potential lines 103 connected to the two upper and lower conductive terminals 107 are connected to the area on the TFT array substrate 1 facing the peripheral partition 53 between the scanning line drive circuit 104 and the image display area, respectively. 1 and reaches the conductive layer 108 at the upper part of the inspection circuit 201 in FIG. Then, it branches right and left from the conductive layer 108 and is connected to two upper and lower conductive terminals 107 located at the upper part in FIG.
[0045]
At this time, the conductive layer 108 is a layer formed of aluminum in a region of the TFT array substrate 1 corresponding to a lower portion of the sealing material 52, and serves to supply the potential signal LCCOM to the two upper and lower conductive terminals 107 in the upper portion. In addition, by being formed below the sealing material 52 containing the spacer, it also plays a role of controlling the cell gap between the TFT array substrate 1 and the opposing substrate 2.
[0046]
The conductive layer 108 itself has a lattice shape as shown in FIG. The reason why the lattice shape is used is that when the sealing material 52 is filled and then cured, external light necessary for curing to a sufficient hardness reaches the filled sealing material 52. It is.
[0047]
Here, the inspection circuit 201 and the sampling circuit 301 are basically AC driven circuits. Therefore, even if the precharge circuit 201 and the sampling circuit 301 are provided in the portion of the TFT array substrate 1 which faces the liquid crystal layer 50 surrounded by the sealing material 52 and sandwiched between the two substrates, The problem of deterioration of 50 does not occur.
[0048]
By providing the inspection circuit 201 and the sampling circuit 301 below the peripheral partition 53 in this manner, the scanning line driving circuit 104 and the data line driving circuit 101 are formed in the peripheral portion of the TFT array substrate 1 with a margin. And it becomes easier to design these peripheral circuits to meet specific specifications.
[0049]
(II) Detailed configuration of counter electrode potential lines, etc.
Next, actual detailed configurations of the counter electrode potential line 103 and the upper and lower conductive terminals 107 according to the present invention will be described with reference to FIGS.
[0050]
First, the configuration near the upper and lower conductive terminals 107 located at the lower left in FIG. 1 will be described with reference to FIGS. 4 and 5.
[0051]
As shown in FIG. 4, the counter electrode potential line 103 is connected to the external control circuit circuit by the mounting terminal 102, and the data line drive circuit 101 (the test terminal 114 for testing the data line drive circuit 101 is connected). Bypassing the image input signal lines VID1 to VID6, the extraction line 112 connecting the image input signal lines VID1 to VID6 and the sampling circuit 301, and the sampling circuit drive signal line 306 from the data line drive circuit 101. Connected to the vertical conductive material 106 in the vertical conductive terminal 107 through a region on the TFT array substrate 1 between the drive circuit drive line 112 connected to the scanning line drive circuit 104 and the image input signal lines VID1 to VID6. Have been.
[0052]
In parallel with this, the counter electrode potential line 103 is connected to the upper and lower conductive terminals 107 and is disposed substantially in parallel with the sealing region (see FIG. 4) formed by the sealing material 52. Before crossing the lead line 113 from the scanning line drive circuit 104 connected to the seal line, the seal region is straddled in parallel with the lead line 113, and the position facing the peripheral partition 53 is connected to the upper and lower conductive terminals 107 on the opposite side. It is arranged so as to straddle the scanning line 31 and the capacitance line 31 ′.
[0053]
Next, the connection relationship between the actual counter electrode potential line 103 in the upper and lower conductive terminal 107, the upper and lower conductive material 106, and the counter electrode 23 will be described with reference to FIG. FIG. 5 is a sectional view taken along line AA ′ of the upper and lower conductive terminals 107 in FIG.
[0054]
As shown in FIG. 5, the upper and lower conductive terminals 107 are, from below, the TFT array substrate 1, the first interlayer insulating layer 41, the polysilicon layer 120, the second interlayer insulating layer 42, the counter electrode potential line 103, and the third interlayer insulating layer. Each layer is formed by laminating the layer 43, the molding agent 121, the counter electrode 23, and the counter substrate 2 in this order. The vertical conductive material 106 is mixed in the molding agent 121, and the vertical conductive material 106 contacts the counter electrode potential line 103 and the counter electrode 23 to electrically connect the counter electrode potential line 103 and the counter electrode 23. And the potential signal LCCOM is supplied to the counter electrode 23. For this reason, as described above, spherical or cylindrical glass fibers or the like plated with gold or silver having high conductivity as described above are used.
[0055]
In addition, the molding agent 121 itself also has conductivity, so that the counter electrode 23 and the counter electrode potential line 103 are also electrically connected. More specifically, as the molding agent 121, a material obtained by mixing silver in a paste form and mixing the upper and lower conductive members 106 is used.
[0056]
Note that the molding agent 121 is filled only in a pentagonal area (shown by a diagonal lattice pattern in FIG. 4) in the upper and lower conductive terminals 107 shown in FIG. The input terminals VID1 to VID6 are insulated.
[0057]
On the other hand, the first interlayer insulating layer 41 to the third interlayer insulating layer 43 are formed up to a region such as the TFT 302 included in the sampling circuit 301 and the like, and become a part of the TFT 302 and the like. Are NSG, PSG (P 2 O 5 SiO containing 2 ), BSG (B 2 O 3 SiO containing 2 ), BPSG (P 2 O 5 And B 2 O 3 SiO containing 2 ), A silicate glass film, a silicon nitride film, a silicon oxide film, or the like. Here, the first interlayer insulating layer 41 is subjected to an annealing treatment at about 900 ° C. at the time of its manufacture, thereby preventing contamination and flattening the surface.
[0058]
Further, the polysilicon layer 120 is a layer formed to adjust the distance between the counter substrate 2 and the TFT array substrate 1 in accordance with the TFT 30 and the like formed in the image display area. It is electrically insulated.
[0059]
Next, the configuration near the two upper and lower conductive terminals 107 and the conductive layer 108 located on the upper side in FIG. 1 will be described with reference to FIGS. 6 and 7.
[0060]
As shown in FIG. 6, the counter electrode potential line 103 disposed at a position facing the peripheral partition 53 through the upper and lower conductive terminals 107 on the lower side in FIG. 1 is different from the scanning line 31 and the capacitance line 31 ′. It passes through different layers and reaches the conductive layer 108 so as to surround the image display area.
[0061]
The two upper and lower conductive terminals 107 are connected to electrode layers branched from both ends of the upper part of the conductive layer 108, respectively.
[0062]
At this time, the conductive layer 108 has a lattice shape in which rectangular holes are formed at predetermined intervals. With this structure, the resistance to the potential signal LCCOM is reduced, and the conductive layer 108 Even if a part is damaged, the redundancy is enhanced by transmitting the potential signal LCCOM through another part. Furthermore, as described above, also in the curing step of the seal material 52, light for curing from the outside can be sufficiently transmitted to cure the seal material 52.
[0063]
Next, a specific detailed configuration of the conductive layer 108 will be described with reference to FIG. FIG. 7 is an enlarged view of a portion of the conductive layer 108 in FIG. 6 that includes a branch to the upper and lower conductive terminals 107 and a sealing region.
[0064]
As shown in FIG. 7, in an actual liquid crystal device 200, a conductive layer 108 (shown by a dashed line in FIG. 7) and a grid-like conductive layer 108 connecting the counter electrode potential line 103 and the upper and lower conductive terminals 107 are provided. A sub-conductive layer 108 ′ (shown by a solid line in FIG. 7) in a ribbon shape and parallel to each other is formed on different layers in the same region. The conductive layer 108 and the sub-conductive layer 108 ′ are interconnected by a plurality of contact holes 38. The sub-conductive layer 108 'is formed such that a plurality of rows of ribbon-shaped electrodes are arranged in parallel over the entire region where the conductive layer 108 is formed.
[0065]
Further, as a material for forming each of them, the conductive layer 108 is formed of an aluminum film, and the sub-conductive layer 108 'is formed of a polysilicon film.
(III) Operation of liquid crystal device
Next, the operation of the liquid crystal device 200 configured as described above will be described with reference to FIGS.
[0066]
First, the scanning line drive circuit 104 applies a scanning signal to the scanning line 31 in a pulsed line-sequential manner at a predetermined timing.
[0067]
In parallel with this, when receiving six parallel image signals developed in six phases from the six image input signal lines VID1 to VID6, the sampling circuit 301 samples these image signals.
[0068]
On the other hand, the data line driving circuit 101 supplies a sampling circuit driving signal for each of the six image input signal lines VID1 to VID6 for each data line in accordance with the timing at which the scanning line driving circuit 104 applies the gate voltage. The TFT 302 of the sampling circuit 301 is turned on. Thus, the image signals sampled by the sampling circuit 301 are sequentially applied to the six adjacent data lines 35. That is, the data line driving circuit 101 and the sampling circuit 301 supply the data lines 35 with six parallel image signals expanded from the six input phases input from the image input signal lines VID1 to VID6.
[0069]
Then, in the TFT 30 to which both the scanning signal and the image signal are applied, a voltage is applied to the pixel electrode 11 via the source region, the channel forming region, and the drain region. Thereafter, the voltage of the pixel electrode 11 is maintained by the storage capacitor for a time that is, for example, three orders of magnitude longer than the time during which the source voltage is applied.
[0070]
During the above operation, the counter electrode 23 is kept at a constant potential V by applying the potential signal LCCOM. LCCOM Is kept.
[0071]
Here, the constant potential V LCCOM The above operation, including the setting method described above, will be specifically described with reference to a timing chart shown in FIG. FIG. 8 shows the waveform of each signal applied to the pixel electrode 11. In FIG. G Represents the waveform of the scanning signal output from the scanning line driving circuit 104 based on the start signal DY, reference numeral VID1 represents a change in the image signal among the image signals developed in six phases, and reference numeral V LCCOM Indicates a change in the potential signal LCCOM, and P Indicates a potential change in the corresponding pixel electrode 11.
[0072]
FIG. 8 illustrates a case where a so-called NTSC video signal including two interlaced fields (a first field and a second field) is input as an image signal. Here, in general, when video display is performed using the liquid crystal device 200, a 30 Hz image signal that is AC-reversed every one field period (1/60 second) is converted into a non-interlace method (an odd-numbered image signal and an even-numbered image signal). An image signal is applied to the liquid crystal device 200 in a manner of being written on the same line).
[0073]
T between selected machines shown in FIG. 1 In one horizontal scanning period, when the TFT 30 is turned on as a result of the input of the scanning signal, the potential V of the pixel electrode 11 is increased. P Becomes equal to the potential VID1 of the image signal. On the other hand, the non-selection period T 2 Then, the TFT 30 is turned off, and the signal written by the liquid crystal capacitance and the storage capacitance is held.
[0074]
Then, the next selection period T 1 When the scanning signal is applied again and the TFT 30 is turned on, this means that the negative image signal is being applied. P Changes in the negative direction as shown in FIG. 2 Gradually rises at
[0075]
Hereinafter, the above operation is repeated in response to the application of the scanning signal and the image signal.
[0076]
Here, as shown in FIG. 8, the non-selection period T 2 At the moment, when the TFT 30 is turned off, the potential V P Shifts by a predetermined voltage ΔV (generally called a push-down voltage).
[0077]
This is due to the parasitic capacitance C between the gate and drain of the TFT 30. GD And liquid crystal capacitance C LC And holding capacity C ST Due to the capacitive coupling between
[0078]
(Equation 1)
ΔV = (ΔV G × C GD ) / (C GD + C LC + C ST )
Indicated by Where ΔV G Is the amount of change in the potential of the scanning signal.
[0079]
The push-down voltage ΔV is always the potential V of the pixel electrode 11 regardless of the polarity of the image signal (inversion of the signal phase of the image signal). P Will be lowered.
[0080]
Therefore, the potential V of the counter electrode 23 LCCOM As the central potential V of the image signal. C Is set lower by the pushdown voltage ΔV. As a result, the voltage applied to the liquid crystal layer 50 becomes a region shown by oblique lines in FIG.
[0081]
With the above operation, the voltage V is applied to the pixel electrode 11. P Is applied, the alignment state of the liquid crystal in a portion of the liquid crystal layer 50 sandwiched between the pixel electrode 11 and the counter electrode 23 changes, and in a normally white mode, incident light is changed according to the applied voltage. The liquid crystal portion cannot pass through the liquid crystal portion, and in a normally black mode, incident light can pass through the liquid crystal portion in accordance with the applied voltage. Is emitted.
[0082]
As described above, according to the liquid crystal device 200 of the first embodiment, since the potential signal LCCOM is supplied to the counter electrode 23 from the four corners of the counter electrode 23, even when the sheet resistance of the counter electrode 23 itself is high, the potential signal LCCOM is not changed. The entire counter electrode 23 can be set to a uniform potential.
[0083]
Further, since the mounting terminals 102 for supplying the potential signal LCCOM are arranged at the start and end of the counter electrode potential line 103, respectively, the potential signal LCCOM can be supplied without delay over the entire counter electrode potential line 103. In addition, the potential of the entire counter electrode 23 can be more uniformly set to a constant potential.
[0084]
Further, since the counter electrode potential line 103 is provided on the TFT array substrate 1 facing the peripheral partition 53 which is not usually used, the utilization efficiency of the area on the TFT array substrate 1 can be improved.
[0085]
Furthermore, since the planar conductive layer 108 forms a part of the counter electrode potential line 103 and the conductive layer 108 has a lattice shape, the resistance of the counter electrode potential line 103 itself can be reduced. However, even if a part of the lattice is lost, the counter electrode potential line 103 is not broken.
[0086]
In addition, since the sub-conductive layer 108 ′ connected to the conductive layer 108 between layers is formed on a different layer from the conductive layer 108 on the TFT array substrate 1, the conductive layer 108 is damaged and the like, so that electrical connection can be established. Even if it disappears, the sub-conductive layer 108 ′ can transmit the potential signal LCCOM as the counter electrode potential line 103 instead of the conductive layer 108.
[0087]
Further, since the counter electrode potential line 103 is formed of the same material as the material forming either the data line 35 or the scanning line 31, the counter electrode potential line 103 is formed when forming either the data line 35 or the scanning line 31. The counter electrode potential line 103 can be formed in the same step.
[0088]
In the above-described first embodiment, the inspection circuit 201 and the sampling circuit 301 are provided. However, instead of or in addition to these, the pixel electrode is provided under the peripheral parting 53 prior to the application of the image signal. 11 potential V P May be provided for supplying a precharge signal to the data line 35 for setting the potential of the data line to a predetermined potential. If this precharge circuit is provided below the peripheral parting line 53, the scanning line driving circuit 104 and the data line driving circuit 101 can be formed with a margin in the peripheral portion of the TFT array substrate 1, and the effective display in the liquid crystal device can be realized. There is no reduction in area.
[0089]
Since the above-described liquid crystal device 200 is applied to a liquid crystal projector, three liquid crystal devices 200 are respectively used as light valves for RGB, and each panel is separated through a dichroic mirror for RGB color separation. The light of each color is incident as incident light. Therefore, in each embodiment, no color filter is provided on the opposing substrate 2.
[0090]
However, in the liquid crystal device 200 as well, an RGB color filter may be formed on the opposing substrate 2 in a predetermined region facing the pixel electrode 11 together with its protective film. In this way, the liquid crystal device 200 of the embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television other than the liquid crystal projector.
[0091]
Further, in the liquid crystal device 200, the liquid crystal layer 50 is composed of a nematic liquid crystal as an example. However, if a polymer dispersed liquid crystal in which the liquid crystal is dispersed as fine particles in a polymer is used, the alignment films 12 and 22 and the aforementioned This eliminates the need for a polarizing film, a polarizing plate, and the like, and provides advantages of higher brightness and lower power consumption of the liquid crystal device due to an increase in light use efficiency.
[0092]
Furthermore, if the pixel electrode 11 is made of a metal film having a high reflectance such as Al, when the liquid crystal device 200 is applied to a reflection type liquid crystal device, SH ( Super homeotropic) type liquid crystal can be used.
[0093]
Further, a micro lens may be formed on the counter substrate 20 so as to correspond to each pixel. By doing so, the light collection efficiency of incident light is improved, and a brighter liquid crystal device can be realized.
[0094]
Furthermore, in the liquid crystal device 200, the common electrode 21 is provided on the side of the counter substrate 2 so as to apply a vertical electric field (vertical electric field) to the liquid crystal layer 50. Each of the pixel electrodes 11 is composed of a pair of electrodes for generating a horizontal electric field so as to apply an electric field (that is, without providing an electrode for generating a vertical electric field on the side of the counter substrate 2, the side of the TFT array substrate 1). It is also possible to provide an electrode for generating a lateral electric field at the same time. The use of the horizontal electric field is more advantageous in widening the viewing angle than the case of using the vertical electric field.
[0095]
In the above-described embodiment, the upper and lower conductive terminals 107 are arranged at the four corners of the counter electrode 23. However, when the image display area is particularly large, the position of one pixel at the center of the image display area may be used. The upper and lower conductive terminals may be formed at the same time.
[0096]
Furthermore, when the image display area is, for example, circular, the same effects as those of the present invention can be obtained even if the upper and lower conductive terminals are evenly arranged on the periphery of the circular shape.
(IV) Embodiment of electronic device
Next, embodiments of various electronic apparatuses using the liquid crystal device 200 of the above-described embodiment will be described with reference to FIGS.
[0097]
An electronic device including the above-described liquid crystal device 200 includes a display information output source 1000, a display information processing circuit 1002, a display driving circuit 1004, a liquid crystal panel 1006, a clock generation circuit 1008, and a power supply circuit 1010 illustrated in FIG. It consists of.
[0098]
The display information output source 1000 includes a memory such as a ROM (Read Only Memory) and a RAM (Random Access Memory), a tuning circuit for tuning and outputting a television signal, and the like. Display information such as a video signal is output based on the clock signal.
[0099]
The display information processing circuit 1002 processes and outputs display information based on the clock signal from the clock generation circuit 1008. The display information processing circuit 1002 can include, for example, an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, a clamp circuit, and the like.
[0100]
Next, the display driving circuit 1004 includes a scanning line driving circuit and a data line driving circuit, and drives the liquid crystal device 1006 for display.
[0101]
Then, the power supply circuit 1010 supplies power to each of the above-described circuits.
[0102]
As the electronic apparatus having the above-described configuration, a liquid crystal projector shown in FIG. 10, a personal computer (PC) and an engineering workstation (EWS) for multimedia shown in FIG. 11, a pager shown in FIG. And a viewfinder-type or monitor-directed video tape recorder, an electronic organizer, an electronic desk calculator, a car navigation device, a POS terminal, and a device having a touch panel.
[0103]
FIG. 10 is a schematic configuration diagram illustrating a main part of the projection display device. In the figure, 1100 is a light source, 1106 and 1108 are dichroic mirrors, 1110, 1112 and 1114 are reflection mirrors, 1116, 1118 and 1120 are relay lenses, 1124, 1126 and 1158 are liquid crystal light bulbs including the liquid crystal device according to the present invention, and 1130. Denotes a cross dichroic prism, 1132 denotes a projection lens.
[0104]
The light source 1100 includes a lamp 1102 such as a metal halide and a reflector 1104 for reflecting light from the lamp.
[0105]
The dichroic mirror 1106 that reflects blue light and green light transmits red light of the self-color light flux from the light source 1100 and reflects blue light and green light. The transmitted red light is reflected by the reflection mirror 1114 and is incident on the liquid crystal light valve 1124 for red light.
[0106]
On the other hand, green light of the color light reflected by the dichroic mirror 1106 is reflected by the green light reflecting dichroic mirror 1108 and is incident on the green light liquid crystal light valve 1126.
[0107]
Further, the blue light also passes through the second dichroic mirror 1108. For blue light, a light guide 1122 composed of a relay lens system including an incident lens 1116, a relay lens 1118, and an emission lens 1120 is provided to prevent light loss due to a long optical path. The light enters the liquid crystal light valve for light 1128.
[0108]
The three color lights modulated by the respective light valves enter the cross dichroic prism 1130. This prism is formed by bonding four right-angle prisms, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface. The three color lights are combined by these dielectric multilayer films to form light representing a color image. The combined light is projected on a screen 1134 by a projection lens 1132 which is a projection optical system, and an image is enlarged and displayed.
[0109]
A personal computer 1200 shown in FIG. 11 includes a main body 1204 having a keyboard 1202, and a liquid crystal display module 1206 including the liquid crystal device of the present invention.
[0110]
In the pager 1300 shown in FIG. 12, two elastic conductors 1314 and 1316 and a film carrier table 1318 connect the liquid crystal device substrate 1304 and the circuit substrate 1308. Here, the liquid crystal device substrate 1304 is a device in which liquid crystal is sealed between two transparent substrates 1304a and 1304b, thereby forming at least a dot matrix type liquid crystal device. The drive circuit 1004 illustrated in FIG. 9 or the display information processing circuit 1002 can be formed over one of the transparent substrates. Circuits not mounted on the liquid crystal device substrate 1304 are external circuits of the liquid crystal device substrate, and can be mounted on the circuit substrate 1308 in the case of FIG.
[0111]
In addition, a circuit board 1308 is required in addition to the liquid crystal device substrate 1304. In the case where a liquid crystal device is used as one component for an electronic device and a display driving circuit or the like is mounted on a transparent substrate, The minimum unit of the liquid crystal device is a liquid crystal device substrate 1304. Alternatively, a structure in which the liquid crystal device substrate 1304 is fixed to a metal frame 1302 serving as a housing can be used as a liquid crystal device which is one component of an electronic device. Further, in the case of the backlight type, a liquid crystal device can be configured by incorporating a liquid crystal device substrate 1304 and a light guide 1306 having a backlight 1306a in a metal frame 1302.
[0112]
Instead, as shown in FIG. 13, an IC chip 1324 is mounted on a polyimide tape 1322 having a metal conductive film formed on one of two transparent substrates 1304a and 1304b constituting a liquid crystal device substrate 1304. By connecting a TCP (Tape Carrier Package) 1320, the liquid crystal device can be used as a liquid crystal device which is a component of an electronic device.
[0113]
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention. For example, the present invention is not limited to being applied to driving the above-described various liquid crystal devices, but is also applicable to an electroluminescent display device or a plasma display device.
[0114]
【The invention's effect】
As described above, according to the present invention, a potential is supplied to the counter electrode from a plurality of, for example, four corners of the counter electrode. Therefore, even when the resistance of the counter electrode itself is high, the entire counter electrode is set to a uniform potential. can do. Therefore, an image with less flicker or the like can be displayed.
[Brief description of the drawings]
FIG. 1 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate.
FIG. 2 is a plan view illustrating an overall configuration of a liquid crystal device.
FIG. 3 is a cross-sectional view illustrating an entire configuration of a liquid crystal device.
FIG. 4 is an enlarged view showing a configuration of a counter electrode potential line and upper and lower conductive terminals on a TFT array substrate.
FIG. 5 is a cross-sectional view of a vertical conduction terminal.
FIG. 6 is an enlarged view showing the configuration of upper and lower conductive terminals and conductive layers on a TFT array substrate.
FIG. 7 is an enlarged view of a conductive layer.
FIG. 8 is a timing chart illustrating an operation of the liquid crystal device.
FIG. 9 is a block diagram illustrating a schematic configuration of an electronic device.
FIG. 10 is a cross-sectional view illustrating a configuration of a liquid crystal projector as an example of an electronic apparatus.
FIG. 11 is a front view illustrating an appearance of a personal computer as an example of an electronic apparatus.
FIG. 12 is an exploded perspective view illustrating a configuration of a pager as an example of an electronic apparatus.
FIG. 13 is a perspective view illustrating an appearance of a liquid crystal device using TCP as an example of an electronic apparatus.
[Explanation of symbols]
1: TFT array substrate
2: Counter substrate
11: Pixel electrode
23 ... Counter electrode
30 ... TFT
31 ... Scanning line
31 '... Capacitance line
31 "... constant potential line
35 ... data line
38 ... Contact hole
41: first interlayer insulating layer
42 ... second interlayer insulating layer
43 ... third interlayer insulating layer
50 ... Liquid crystal layer
52 ... Seal material
53 ... Close-up
101: Data line drive circuit
102 mounting terminals
103: Counter electrode potential line
104 ... scanning line drive circuit
105 ... wiring
106 ... vertical conductive material
107 ... vertical conduction terminal
108 ... conductive layer
108 '... sub-conductive layer
110, 113 ... Leader
112 ... Drive circuit drive line
120: polysilicon layer
121 ... molding agent
200 ... Liquid crystal device
201… Inspection circuit
301 ... Sampling circuit
302 ... TFT
306 ... Sampling circuit drive signal line

Claims (7)

第1基板には画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線と走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とをを具備した画像表示領域を有し、前記第2基板上には対向電極を有する電気光学装置において、
前記第1基板上には、前記対向電極に所定の電位を供給するための導電線が前記画像表示領域の外周に沿って形成されてなり、前記画像表示領域外において、前記導電線と前記対向電極とを導通させるための複数の導通手段を有することを特徴とする電気光学装置。
The first substrate includes a plurality of data lines to which an image signal is supplied, a plurality of scanning lines to which a scanning signal is supplied, a switching element connected to the data line and the scanning line, and a switching element connected to the switching element. An electro-optical device having an image display area including a pixel electrode and a counter electrode on the second substrate;
On the first substrate, a conductive line for supplying a predetermined potential to the counter electrode is formed along an outer periphery of the image display area, and the conductive line is opposed to the conductive line outside the image display area. An electro-optical device comprising a plurality of conducting means for conducting with an electrode.
請求項1に記載の電気光学装置において、
前記導電線に前記電位を外部から供給するための外部入力端子が、前記配設されている導電線の始端と終端に夫々配置されていることを特徴とする電気光学装置。
The electro-optical device according to claim 1,
An electro-optical device, wherein an external input terminal for supplying the potential from the outside to the conductive line is disposed at a start end and an end of the provided conductive line, respectively.
請求項1又は2に記載の電気光学装置において、
前記第1基板及び前記第2基板上の前記画像表示領域を囲む領域において当該第1基板と当該第2基板とを貼り合わせるシール手段と、
前記シール手段と前記画像表示領域との間の領域において、前記第1あるいは第2基板上に、前記画像表示領域の輪郭に沿って形成された遮光性の周辺見切りと、を備え、
前記導電線は、前記周辺見切りに対向する前記第1基板上の領域に配設されていることを特徴とする電気光学装置。
The electro-optical device according to claim 1, wherein
Sealing means for bonding the first substrate and the second substrate in an area surrounding the image display area on the first substrate and the second substrate;
In a region between the sealing means and the image display region, a light-shielding peripheral parting formed on the first or second substrate along an outline of the image display region,
The electro-optical device according to claim 1, wherein the conductive line is provided in a region on the first substrate facing the peripheral partition.
請求項1から3のいずれか一項に記載の電気光学装置において、
前記画像表示領域の輪郭を形成する少なくとも1辺に隣接する当該画像表示領域外の領域に、前記導電線とともに形成された平面状の格子形状を有する導電層が配置されてなることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 3,
A conductive layer having a planar lattice shape formed together with the conductive lines is arranged in a region outside the image display region adjacent to at least one side forming an outline of the image display region. Electro-optical device.
請求項4に記載の電気光学装置において、
前記第1基板上における前記導電層と異なる層に形成され、当該導電層と層間接続される副導電層を更に備えることを特徴とする電気光学装置。
The electro-optical device according to claim 4,
The electro-optical device according to claim 1, further comprising a sub-conductive layer formed on the first substrate in a layer different from the conductive layer and connected to the conductive layer.
請求項1から5のいずれか一項に記載の電気光学装置において、
前記導電線が前記データ線又は前記走査線のうちいずれか一方を形成する材料と同一の材料により形成されていることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 5,
An electro-optical device, wherein the conductive line is formed of the same material as one of the data line and the scanning line.
請求項1から6のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 1.
JP2003141015A 2003-05-19 2003-05-19 Electro-optical devices and electronic equipment Expired - Lifetime JP3578165B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003141015A JP3578165B2 (en) 2003-05-19 2003-05-19 Electro-optical devices and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003141015A JP3578165B2 (en) 2003-05-19 2003-05-19 Electro-optical devices and electronic equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP01514798A Division JP3536639B2 (en) 1998-01-09 1998-01-09 Electro-optical devices and electronic equipment

Publications (2)

Publication Number Publication Date
JP2004004851A true JP2004004851A (en) 2004-01-08
JP3578165B2 JP3578165B2 (en) 2004-10-20

Family

ID=30438129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003141015A Expired - Lifetime JP3578165B2 (en) 2003-05-19 2003-05-19 Electro-optical devices and electronic equipment

Country Status (1)

Country Link
JP (1) JP3578165B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006171385A (en) * 2004-12-16 2006-06-29 Seiko Epson Corp Electro-optic apparatus and electronic equipment
JP2006227242A (en) * 2005-02-17 2006-08-31 Seiko Epson Corp Electrooptical apparatus and electronic equipment
JP2012194322A (en) * 2011-03-16 2012-10-11 Seiko Epson Corp Electro-optical device
CN107579103A (en) * 2017-08-31 2018-01-12 京东方科技集团股份有限公司 A kind of array base palte, display panel, display device and preparation method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006171385A (en) * 2004-12-16 2006-06-29 Seiko Epson Corp Electro-optic apparatus and electronic equipment
JP4639789B2 (en) * 2004-12-16 2011-02-23 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2006227242A (en) * 2005-02-17 2006-08-31 Seiko Epson Corp Electrooptical apparatus and electronic equipment
JP2012194322A (en) * 2011-03-16 2012-10-11 Seiko Epson Corp Electro-optical device
CN107579103A (en) * 2017-08-31 2018-01-12 京东方科技集团股份有限公司 A kind of array base palte, display panel, display device and preparation method thereof

Also Published As

Publication number Publication date
JP3578165B2 (en) 2004-10-20

Similar Documents

Publication Publication Date Title
JP3536639B2 (en) Electro-optical devices and electronic equipment
US8269710B2 (en) Electro-optical device and electronic apparatus
JP5194382B2 (en) Electro-optical device and electronic apparatus
JP2003066113A (en) Substrate apparatus and inspection method therefor, electrooptical apparatus and manufacturing method therefor, and electronic equipment
JP2001305995A (en) Substrate for display device and method for manufacturing the same, as well as liquid crystal device and electronic apparatus
US20100085281A1 (en) Electro-optical device, electronic apparatus, and projection display
KR20030060794A (en) Electrooptic device and electronic apparatus
US8237905B2 (en) Electro-optical device and electronic apparatus
US7027028B2 (en) Electrooptic device, driver circuit for electrooptic device, and electronic equipment
JP2001222027A (en) Electrooptical device and projection type display device
JP2008008944A (en) Electro-optical device and electronic equipment
JP2006259691A (en) Electro-optical device, its manufacturing method and electronic apparatus
JP3578165B2 (en) Electro-optical devices and electronic equipment
CN100395639C (en) Electro-optic device, producing method for it and electronic apparatus
JP4074533B2 (en) Electro-optical device and electronic apparatus
JP3966326B2 (en) Inspection method for active matrix substrate
JP3758476B2 (en) Electro-optical device, electronic apparatus having the same, and projection display device
JP2011164189A (en) Electro-optical device and electronic apparatus
JP2004109857A (en) Liquid crystal display device and electronic apparatus
JP2009122305A (en) Liquid crystal device and electronic device
JP2003057677A (en) Electrooptical device and electronic equipment
JP3881964B2 (en) Active matrix substrate, liquid crystal device, and electronic device
JP2005181399A (en) Electrooptic device and electronic equipment
JP2008040290A (en) Electrooptical device and electronic equipment
JP3698154B2 (en) Active matrix substrate and liquid crystal device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term