JP2003532276A - InGaAsN / GaAs quantum well device - Google Patents

InGaAsN / GaAs quantum well device

Info

Publication number
JP2003532276A
JP2003532276A JP2001505067A JP2001505067A JP2003532276A JP 2003532276 A JP2003532276 A JP 2003532276A JP 2001505067 A JP2001505067 A JP 2001505067A JP 2001505067 A JP2001505067 A JP 2001505067A JP 2003532276 A JP2003532276 A JP 2003532276A
Authority
JP
Japan
Prior art keywords
layer
type
gaas
forming
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001505067A
Other languages
Japanese (ja)
Inventor
ウェイ アイ ワン
Original Assignee
ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク filed Critical ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Publication of JP2003532276A publication Critical patent/JP2003532276A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18358—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] containing spacer layers to adjust the phase of the light wave in the cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
    • H01S5/32366—(In)GaAs with small amount of N

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 ヘテロ接合レーザーダイオードのような半導体量子井戸デバイスを開示し、この量子井戸層はSbの存在する所で成長させたInGaAsNであるが、量子井戸層内へのSbの混入は無視できる程度にする。また半導体量子井戸デバイスの形成方法も開始し、この方法は、Sbの存在する所でInGaAsNの薄型量子井戸層を成長させて、量子井戸層内へのSbの混入を無視できる程度にするステップを有する。Sbの存在する所でのInGaAsN量子井戸層の成長は、成長中の島の形成を防止することにより量子井戸層の品質を大幅に向上させる。これに加えて、InGaAsN活性チャンネル層を有する新規の高電子移動度トランジスタを開示し、これはInGaAs活性チャンネル層を有する慣例のトランジスタよりも大きい伝導体オフセットを提供する。このInGaAsN活性チャンネル層をSbの存在する所で形成し、この層内へのSbの混入を無視できる程度にすることが有利である。 (57) [Abstract] A semiconductor quantum well device such as a heterojunction laser diode is disclosed. This quantum well layer is InGaAsN grown in the presence of Sb. Be negligible. A method for forming a semiconductor quantum well device has also begun, which involves growing a thin quantum well layer of InGaAsN where Sb is present, so that the incorporation of Sb into the quantum well layer is negligible. Have. Growing the InGaAsN quantum well layer in the presence of Sb greatly improves the quality of the quantum well layer by preventing the formation of growing islands. In addition, a novel high electron mobility transistor with an InGaAsN active channel layer is disclosed, which provides a larger conductor offset than conventional transistors with an InGaAsN active channel layer. Advantageously, the InGaAsN active channel layer is formed where Sb is present, so that the incorporation of Sb into this layer is negligible.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】 （発明の背景） 本発明は量子井戸デバイス、特にInGaAsN/GaAs量子井戸デバイスに関するもの
である。BACKGROUND OF THE INVENTION The present invention relates to quantum well devices, and more particularly to InGaAsN / GaAs quantum well devices.

【０００２】 量子井戸構造は、多種の新しい半導体デバイスにおける重要な応用が見出され
ている。こうした構造では、比較的狭バンドギャップの半導体の薄型領域を、比
較的広バンドギャップの半導体の層間に挟むか、あるいは比較的広バンドギャッ
プの半導体で囲んでいる。量子井戸構造の１つの重要な応用は半導体レーザーダ
イオードである。長波長（1.3μｍまたは1.55μｍ）レーザーダイオードは、こ
うした波長における光ファイバ内での低伝送損失により、光通信及び光相互接続
システム用に重要な光源である。これらの波長はInGaAsP/InPベースの活性層で
直ちに得ることができるが、この材料系は、所望の垂直共振端面発光型レーザー
（ＶＣＳＥＬ）構成に必要な高反射性の分布型ブラッグレフレクターを形成する
ためには十分な屈折率がない。さらにこの材料系で作製したレーザの性能が、小
さい伝導帯のオフセットから生じる貧弱な電子閉じ込めによる比較的低い特徴的
温度（デバイ温度）（Ｔ0）によって限定される。代替法として、分子線エピタ
キシー（ＭＢＥ）及び有機金属化学気相成長法（ＭＯＣＶＤ）の両者によって達
成したInGaAsN/GaAs系は、伝導帯の増加によりＴ0を増加させた長波長ＶＳＣＥ
Ｌデバイス用の電位を提供する。1.18μｍの波長を放出するAnTnGaAsN/GaAsベー
スのＶＣＳＥＬレーザーダイオードについては、M.C.Larson他、"GaInNAs-GaAs
Long-Wavelength Vertical-Cavity Surface-Emitting Laser Diodes",IEEE Phot
onics Technology Letters,Vol.10 No.2、1998年２月に記載されている。ＭＯＣ
ＶＤによって成長させた1.3μｍの端面発光型InGaAsN/GaAsベースのデバイス、
並びにガスソースＭＢＥについても報告されている。しかし、InGaAsN材料を連
続層よりも島を形成する傾向にする大きなミシビリティギャップによって、InGa
AsN量子層の品質に制約が生じる結果として、これらのデバイスの発振しきい値
は高いままである。この問題は、量子井戸層としてInGaASを用いる他の量子井戸
デバイスにも影響する。高電子移動度トランジスタ（ＨＥＭＴ）に関しては、活
性チャンネル層として最も広範に用いられる材料はInGaAsである。しかしInGaAs
N活性チャンネルを有するＨＥＭＴデバイスは、InGaAs活性チャンネルを有する
ＨＥＭＴデバイスよりもずっと大きな伝導帯オフセットを有する。より大きな伝
導帯オフセットにより、チャンネル内が所望の高い２次元電荷密度になる。InGa
AsN活性層を有するＨＥＭＴは今まで提案または示唆されていなかった。さらに
、レーザーダイオードにおいてのInGaAsN量子井戸層の成長における問題と同じ
問題が、ＨＥＭＴにおける同じ材料の高品質活性チャンネル層の成長においても
存在する。従って上述した従来法の問題を克服すべく、量子井戸層としてInGaAs
Nを有するように改善した量子井戸デバイスの必要性が存在する。Quantum well structures have found important applications in many new semiconductor devices. In such a structure, a thin region of a semiconductor having a relatively narrow bandgap is sandwiched between layers of a semiconductor having a relatively wide bandgap or surrounded by a semiconductor having a relatively wide bandgap. One important application of quantum well structures is in semiconductor laser diodes. Long wavelength (1.3 μm or 1.55 μm) laser diodes are important light sources for optical communications and optical interconnection systems due to the low transmission loss in optical fibers at these wavelengths. Although these wavelengths are readily available in InGaAsP / InP-based active layers, this material system forms the highly reflective distributed Bragg reflector required for the desired vertical cavity edge emitting laser (VCSEL) configuration. There is not enough refractive index for. Furthermore, the performance of lasers made in this material system is limited by the relatively low characteristic temperature (Debye temperature) (T 0 ) due to poor electron confinement resulting from small conduction band offsets. As an alternative, the InGaAsN / GaAs system achieved by both molecular beam epitaxy (MBE) and metalorganic chemical vapor deposition (MOCVD) is a long wavelength VSCE with increased T 0 due to an increase in conduction band.
Provides the potential for the L device. For an AnTnGaAsN / GaAs-based VCSEL laser diode that emits a wavelength of 1.18 μm, see MCLarson et al., “GaInNAs-GaAs.
Long-Wavelength Vertical-Cavity Surface-Emitting Laser Diodes ", IEEE Phot
onics Technology Letters, Vol.10 No.2, February 1998. MOC
1.3 μm edge emitting InGaAsN / GaAs based devices grown by VD,
Also, a gas source MBE is reported. However, due to the large miscibility gap that makes InGaAsN materials more likely to form islands than continuous layers, InGa
As a result of constraints on the quality of AsN quantum layers, the lasing threshold of these devices remains high. This problem also affects other quantum well devices that use InGaAS as the quantum well layer. For high electron mobility transistors (HEMTs), the most widely used material for the active channel layer is InGaAs. But InGaAs
HEMT devices with N active channels have much larger conduction band offsets than HEMT devices with InGaAs active channels. The larger conduction band offset results in the desired higher two-dimensional charge density in the channel. InGa
HEMTs with AsN active layers have not been proposed or suggested until now. Moreover, the same problems as in the growth of InGaAsN quantum well layers in laser diodes exist in the growth of high quality active channel layers of the same material in HEMTs. Therefore, in order to overcome the problems of the conventional method described above, InGaAs is used as the quantum well layer.
There is a need for improved quantum well devices to have N.

【０００３】 （発明の概要） 本発明によれば、半導体量子井戸デバイスの製造方法が提供され、この方法で
はまず第１に、比較的広いバンドギャップを有する半導体材料の層を形成する。
Sbの存在する所でInGaAsNの量子井戸層を、この第１層上に形成するが、この層
内へのSbの混入は無視できる程度にする。この量子井戸層上に、比較的広いバン
ドギャップを有する半導体材料の第２層を形成する。SUMMARY OF THE INVENTION According to the present invention, there is provided a method of manufacturing a semiconductor quantum well device, which method comprises first of all forming a layer of semiconductor material having a relatively wide bandgap.
An InGaAsN quantum well layer is formed on the first layer where Sb is present, but the mixing of Sb into this layer is negligible. A second layer of semiconductor material having a relatively wide bandgap is formed on the quantum well layer.

【０００４】 好適例によれば、前記量子層デバイスがレーザーダイオードであり、比較的多
量にドーピングしたｎ型GaAs基板上に、ｎ型AlAsとｎ型GaAsとを20〜30対交互に
重ねた層から成る底部分布型ブラッグレフレクターを形成して、これらの各層は
、各層の屈折率に対して調整したレーザー光の波長の４分の１に等しい厚さを有
する。底部分布型ブラッグレフレクター層の最上層上に、ｎ型AlGaAsスペーサ層
を形成する。ｎ型スペーサ層上に比較的薄型の第１GaAsクラッド層を形成し、こ
の第１障壁層上に直接、InGaAsN量子井戸層を形成し、この層はSbの存在する所
で形成するが、量子井戸層内へのSbの混入は無視できる程度にする。この量子井
戸層上に比較的薄型の第２GaAsクラッド層を形成し、このクラッド層上にｐ型Al
GaAsスペーサ層を形成する。このｐ型スペーサ層上に直接、ｐ型AlAsとｐ型GaAs
とを20〜30対交互に重ねた層から成る上部分布型ブラッグレフレクターを形成し
て、これらの各層は、各層の屈折率に対して調整したレーザー光の波長の４分の
１に等しい厚さを有する。上部分布型ブラッグレフレクター上に、比較的多量に
ドーピングしたｐ型位相整合層を形成し、この上にｐ電極層を形成する。前記基
板の下面上の一部にｎ電極層を形成してＶＣＳＥＬ構造が完成する。According to a preferred embodiment, the quantum layer device is a laser diode, and 20 to 30 pairs of n-type AlAs and n-type GaAs are alternately laminated on a relatively heavily doped n-type GaAs substrate. Forming a bottom distributed Bragg reflector, each of these layers having a thickness equal to a quarter of the wavelength of the laser light adjusted for the refractive index of each layer. An n-type AlGaAs spacer layer is formed on the uppermost layer of the bottom distributed Bragg reflector layer. A relatively thin first GaAs cladding layer is formed on the n-type spacer layer, an InGaAsN quantum well layer is formed directly on this first barrier layer, and this layer is formed in the presence of Sb. The mixing of Sb into the layer should be negligible. A relatively thin second GaAs clad layer is formed on this quantum well layer, and p-type Al is formed on this clad layer.
Form a GaAs spacer layer. Directly on the p-type spacer layer, p-type AlAs and p-type GaAs
Forming an upper distributed Bragg reflector consisting of alternating layers of 20 to 30 pairs, and each of these layers having a thickness equal to one quarter of the wavelength of the laser light adjusted for the refractive index of each layer. Have. A p-type phase matching layer doped with a relatively large amount is formed on the upper distributed Bragg reflector, and a p electrode layer is formed thereon. An n-electrode layer is formed on a part of the lower surface of the substrate to complete the VCSEL structure.

【０００５】 他の好適例によれば、前記量子井戸デバイスが、比較的厚い非ドーピングのバ
ッファ層を有するスードモルフィック高電子移動度トランジスタであり、このバ
ッファ層が半絶縁の基板上に成長させたGaAsであり、この基板もGaAsであること
が好ましい。このバッファ層上に比較的薄型のInGaAsN量子井戸チャンネル層を
配置して、このチャンネル層をSbの存在する所で形成し、層内へのSbの混入を無
視できる程度することが有利であるが、この方法に限定されない。このチャンネ
ル層上に比較的極薄の非ドーピングの障壁層を成長させ、これはAlGaAsまたはGa
InPであることが好ましい。この障壁層上に比較的多量にドーピングしたｎ型層
を成長させて、この層はそれぞれAlGaAs障壁層またはGaInP障壁層上に成長させ
たAlGaAsまたはGaInPであることが好ましい。この比較的多量にドーピングした
ｎ型層上に、比較的多量にドーピングしたｎ型キャップ層を形成し、これはGaAs
であることが好ましい。慣例のフォトリソグラフィー及びエッチングを用いて、
前記キャップ層を孤立したソース領域とドレイン領域とに分割して、このキャッ
プ層の下にある前記比較的多量にドーピングしたｎ型層の、前記キャップ層のソ
ース領域とドレイン領域の間にある部分をエッチバックして露光する。前記キャ
ップ層のソース及びドレイン領域上にそれぞれソース及びドレイン接触層を形成
して、前記比較的多量にドーピングしたｎ型層の、前記キャップ層のソース領域
とドレイン領域との間にある部分をエッチバックして、その上にゲート電極を形
成する。According to another preferred embodiment, the quantum well device is a pseudomorphic high electron mobility transistor having a relatively thick undoped buffer layer, which is grown on a semi-insulating substrate. It is preferably GaAs, and this substrate is also preferably GaAs. Although it is advantageous to place a relatively thin InGaAsN quantum well channel layer on this buffer layer and form this channel layer in the presence of Sb so that the mixing of Sb into the layer can be ignored. However, the method is not limited to this. A relatively ultra-thin undoped barrier layer is grown on this channel layer, which is either AlGaAs or Ga.
It is preferably InP. A relatively heavily doped n-type layer is grown on this barrier layer, which is preferably AlGaAs or GaInP grown on the AlGaAs barrier layer or GaInP barrier layer, respectively. On top of this relatively heavily doped n-type layer, a relatively heavily doped n-type cap layer is formed, which is made of GaAs.
Is preferred. Using conventional photolithography and etching,
The cap layer is divided into isolated source and drain regions, and the portion of the relatively heavily doped n-type layer under the cap layer that is between the source and drain regions of the cap layer. Etch back and expose. Source and drain contact layers are formed on the source and drain regions of the cap layer, respectively, and a portion of the relatively heavily doped n-type layer between the source and drain regions of the cap layer is etched. Back, and a gate electrode is formed on it.

【０００６】 （実施例の詳細な説明） 本発明の特徴及び効果をより詳細に理解するために、以下、本発明の実施例に
ついて図面を参照して詳細に説明する。 図１に、ＸＲＤの検討、ＲＨＥＥＤ分析、及びＰＬの検討用に用いるInGaAs(N
)/GaAs多重量子井戸を図式的に示す。InGaAsN/GaAs量子井戸のサンプルを、ＣＴ
Ｉ低温ポンプ（1500l/s）を装備したVarian GEN-IIシステムを用いた慣例の分子
線エピタキシー（ＭＢＥ）によって半絶縁GaAs(100)基板１０１上に成長させる
。13.56MHzの周波数で動作するＮラジカルビーム源によって超高純度のＮ2を注
入して、活性のＮ種を生成する。Ga、In及びSbを、慣例のクヌーセン流出セルか
ら供給して、As2の形のAsをクラッカー源から供給する。0.5μｍの厚さを有する
非ドーピングのGaAsバッファ層１０２を、半絶縁の基板１０１上に成長させる。
約6.4nmの厚さを有する非ドーピングのInGaAs(N)量子井戸層１０３をバッファ層
１０２上に成長させて、これに続いて厚さ24nmの非ドーピングのGaAs障壁層１０
４を井戸層１０３上に成長させる。そして0.1μｍの厚さを有する非ドーピング
のGaAsキャップ層１０５を障壁層１０４上に成長させる。InGaAsN/GaAs多重量子
井戸の成長温度は460℃である。(Detailed Description of Embodiments) In order to understand the features and effects of the present invention in more detail, embodiments of the present invention will be described in detail below with reference to the drawings. Figure 1 shows the InGaAs (N) used for XRD study, RHEED analysis, and PL study.
) / GaAs multiple quantum wells are shown schematically. CT the InGaAsN / GaAs quantum well sample
I is grown on semi-insulating GaAs (100) substrate 101 by conventional molecular beam epitaxy (MBE) using a Varian GEN-II system equipped with a cryogenic pump (1500 l / s). Ultrapure N 2 is injected by an N radical beam source operating at a frequency of 13.56 MHz to generate active N species. Ga, In and Sb are supplied from a conventional Knudsen effluent cell and As in the form As 2 is supplied from a cracker source. An undoped GaAs buffer layer 102 having a thickness of 0.5 μm is grown on the semi-insulating substrate 101.
An undoped InGaAs (N) quantum well layer 103 having a thickness of about 6.4 nm is grown on the buffer layer 102, followed by an undoped GaAs barrier layer 10 having a thickness of 24 nm.
4 is grown on the well layer 103. Then, an undoped GaAs cap layer 105 having a thickness of 0.1 μm is grown on the barrier layer 104. The growth temperature of InGaAsN / GaAs multiple quantum wells is 460 ° C.

【０００７】 InGaAsN量子井戸１０３のチッ素組成は、InGaAsN/GaAs多重量子井戸構造１０
３／１０４のＸＲＤから特定される。まず基準In0.3Ga0.7As/GaAs多重量子井戸
構造を成長させて、これからIn組成を特定する。図２に、実験的なＸＲＤスペク
トル２０１、及びIn0.3Ga0.7As0.992N0.008/GaAs多重量子井戸構造の動的連続シ
ミュレーション結果２０２を示す。フィリップス社の５水晶のＸ線回折計を用い
て、高解像度のＸ線ロッキング曲線測定を行った。Ｎのモル比率は0.8％である
と特定された。また２次イオン質量分光学（ＳＩＭＳ）分析、及び上記の量子井
戸と同条件下で成長させたバルクInGaAsNの吸収スペクトルによって、Ｎ組成を
較正した。吸収測定及びＳＩＭＳ分析（図示せず）の結果は、ＸＲＤによって得
られた結果と良く合っている。The nitrogen composition of the InGaAsN quantum well 103 is the same as the InGaAsN / GaAs multiple quantum well structure 10
Specified from XRD of 3/104. First, a reference In 0.3 Ga 0.7 As / GaAs multiple quantum well structure is grown, and then the In composition is specified. FIG. 2 shows an experimental XRD spectrum 201 and a dynamic continuous simulation result 202 of the In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs multiple quantum well structure. High-resolution X-ray rocking curve measurements were performed using a Phillips 5-quartz X-ray diffractometer. The N molar ratio was specified to be 0.8%. The N composition was calibrated by secondary ion mass spectroscopy (SIMS) analysis and the absorption spectrum of bulk InGaAsN grown under the same conditions as the above quantum well. The results of absorption measurement and SIMS analysis (not shown) are in good agreement with the results obtained by XRD.

【０００８】 また図２に、In0.3Ga0.7As0.992N0.008/GaAs多重量子井戸のＸＲＤスペクトル
２０３を示し、ここでは井戸の成長中に、８×10-8Torr（1.07×10-5Pa）のSbビ
ームフラックスを導入している。Sbの存在しない所で成長させたIn0.3Ga0.7As0. 992 N0.008/GaAs量子井戸構造のＸＲＤスペクトル２０１に比べて、Sbの存在する
所で成長させた同じ量子井戸のＸＲＤスペクトル２０３の、より良好に発達した
衛星（副）ピーク、及び明瞭な回折縞は、成長中にSbフラックスを導入すること
によって、結晶品質及びInGaAsN/GaAs多重量子井戸構造の境界面が改善されたこ
とを示している。このことは、図３のそれぞれ３０１及び３０２に示す、Sbフラ
ックスあり及びSbフラックスなしでの量子井戸の成長中に観測されるＲＨＥＥＤ
パターンに一貫して見られる。Sbフラックスなしで成長させたInGaAsNのＲＨＥ
ＥＤパターン３０１は、特に高いＮプラズマフラックスで部分的に斑点上になっ
ているが、Sbフラックスありで成長させたInGaAsNのＲＨＥＥＤパターン３０２
は成長を通して縞状のままである。FIG. 2 also shows an XRD spectrum 203 of In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs multiple quantum wells, in which 8 × 10 −8 Torr (1.07 × 10 −5 Pa) was generated during the growth of the wells. Sb beam flux is introduced. Compared to In 0.3 Ga 0.7 As 0. 992 N 0.008 / GaAs XRD spectrum 201 of a quantum well structure grown in the absence at the Sb, the XRD spectrum 203 of the same quantum wells grown at the presence of Sb, Better-developed satellite (minor) peaks and distinct diffraction fringes indicate that the introduction of Sb flux during growth improved the crystal quality and interface of InGaAsN / GaAs multiple quantum well structures. There is. This is due to the RHEED observed during the growth of quantum wells with and without Sb flux, shown at 301 and 302 respectively in FIG.
Seen consistently in the pattern. RHE of InGaAsN grown without Sb flux
The ED pattern 301 is partially spotted with a particularly high N plasma flux, but the RHEED pattern 302 of InGaAsN grown with Sb flux
Remain striped throughout growth.

【０００９】 InGaAsにＮを加えることによって、InGaAsとGaAsとの間の格子の不整合が軽減
されて臨界の厚さの増加が期待されるが、J.Cryst.Growth 27,118(1974)に記載
のJ.W.MatthewsとA.E.Blakesleeによって予測された、臨界の厚さ（In0.3Ga0.7A
s/GaAs約10nm）以下の厚さのInGaAsN層については、三次元的な成長が観測され
る。Asよりも高い表面自由エネルギーを有するＮにより、成長の表面動力学特性
を変化させることが可能である。SbがAsよりも低い表面エネルギーを有するとい
うことが、よりもっともらしい説明であり、このことが上部層の濡れ処理の助け
となる。GaAs上のInGaAsNによる島の形成のメカニズム、及びInGaAsNの成長にお
いてSbが果たす役割は完全には明らかにされていないが、InGaAsNひずみ層の成
長中の過剰なSbフラックスが界面活性剤と類似のように作用し得ることは明らか
であり、界面活性剤は、表面自由エネルギーを低減し、表面拡散を抑制して島の
形成を防止するものである。Addition of N to InGaAs reduces the lattice mismatch between InGaAs and GaAs, and is expected to increase the critical thickness, but it is described in J. Cryst. Growth 27, 118 (1974). Critical thickness (In 0.3 Ga 0.7 A predicted by JW Matthews and AE Blakeslee
Three-dimensional growth is observed for InGaAsN layers with a thickness of s / GaAs (about 10 nm) or less. N, which has a higher surface free energy than As, can change the surface kinetic properties of growth. A more plausible explanation is that Sb has a lower surface energy than As, which aids the wetting of the top layer. Although the mechanism of island formation by InGaAsN on GaAs and the role of Sb in the growth of InGaAsN have not been fully clarified, the excess Sb flux during growth of the InGaAsN strained layer seems to be similar to that of the surfactant. It is obvious that the surfactant can reduce the surface free energy, suppress the surface diffusion, and prevent the formation of islands.

【００１０】 図４に、過剰なSbフラックスの、ＰＬによるInGaAsN/GaAs量子井戸の光学特性
への影響を検討した結果を示す。3.2×10-8Torr（4.27×10-6Pa）、8.0×10-8To
rr（1.07×10-5Pa）、及び1.8×10-7Torr（2.4×10-5Pa）のSbビームフラックス
で成長させたIn0.3Ga0.7As0.992N0.008/GaAs量子井戸の室温ＰＬスペクトルをそ
れぞれ、４０２、４０３、及び４０４に示す。Arイオンレーザ及びInGaAs検出器
を用いてＰＬ特性を測定した。比較のために、Sbビームフラックスなしで成長さ
せたIn0.3Ga0.7As0.992N0.008/GaAsの基準スペクトル４０１を含める。図４の挿
入図に、正規化したＰＬピーク強度の変化のプロット４０６、及びSbフラックス
を増加させたＰＬスペクトルのＦＷＨＭのプロット４０５を示し、ピーク強度は
、Sbビームフラックスなしで成長させた基準InGaAsN/GaAs量子井戸に対して正規
化したものである。図４に見られるように、Sbフラックスの増加と共にＰＬピー
ク強度が増加してＦＷＨＭが減少し、これは成長中にSbが存在することによるIn
GaAsN/GaAs量子井戸のＰＬ効率の増加を示している。1.8×10-7Torr（2.4×10-5 Pa）のSbビームフラックスで成長させた量子井戸についてのＰＬスペクトル４０
４を、Sbビームフラックスなしで成長させた井戸についてのＰＬスペクトル４０
１と比較すると、1.8×10-7Torr（2.4×10-5Pa）のSbフラックスで成長させた量
子井戸については、ＰＬピーク強度の５倍の増加、及びＦＷＨＭの58MeVから45M
eVまでの減少がある。なおInGaAsN/GaAs量子井戸のＰＬピーク波長は、考慮して
いるSbビームフラックスのレベルに対してはシフトしない。このことは、InGaAs
N/GaAs量子井戸中に無視できる程度のSbが混入して、Sbが界面活性剤として作用
するという基本仮定を支持するものである。これにより、Sbの存在する所で層を
成長させることによってInGaAsN層の品質が向上するが、この層内へのSbの混入
は無視できる程度である。発明の詳細な説明及び請求項で用いている「無視でき
る程度の混入」とは、InGaAsN層内に混入しているSbの量が、この層のバンドギ
ャップにほとんど変化を生じさせないという意味である。FIG. 4 shows the results of studying the effect of excess Sb flux on the optical characteristics of InGaAsN / GaAs quantum wells due to PL. 3.2 × 10 -8 Torr (4.27 × 10 -6 Pa), 8.0 × 10 -8 Tor
Room temperature PL spectra of In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs quantum wells grown with Sb beam flux of rr (1.07 × 10 -5 Pa) and 1.8 × 10 -7 Torr (2.4 × 10 -5 Pa) Shown at 402, 403, and 404, respectively. PL characteristics were measured using an Ar ion laser and an InGaAs detector. A reference spectrum 401 of In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs grown without Sb beam flux is included for comparison. The inset of FIG. 4 shows a plot 406 of the change in normalized PL peak intensity and a FWHM plot 405 of the PL spectrum with increased Sb flux, where the peak intensity is the reference InGaAsN grown without Sb beam flux. / Normalized to the GaAs quantum well. As shown in FIG. 4, as the Sb flux increases, the PL peak intensity increases and FWHM decreases, which is due to the presence of Sb during growth.
It shows an increase in PL efficiency for GaAsN / GaAs quantum wells. PL spectra for quantum wells grown with 1.8 × 10 −7 Torr (2.4 × 10 −5 Pa) Sb beam flux
4 is a PL spectrum 40 for a well grown without Sb beam flux.
Compared with 1, for the quantum wells grown with 1.8 × 10 −7 Torr (2.4 × 10 −5 Pa) Sb flux, the PL peak intensity increased by 5 times and the FWHM from 58 MeV to 45 M.
There is a reduction to eV. The PL peak wavelength of the InGaAsN / GaAs quantum well does not shift with respect to the level of the Sb beam flux considered. This means that InGaAs
This supports the basic assumption that Sb acts as a surfactant by incorporating negligible Sb into the N / GaAs quantum well. This improves the quality of the InGaAsN layer by growing the layer in the presence of Sb, but the mixing of Sb in this layer is negligible. As used in the detailed description of the invention and in the claims, "negligible mixing" means that the amount of Sb mixed in the InGaAsN layer hardly changes the bandgap of this layer. .

【００１１】 図５に、本発明により形成した量子井戸を有するＶＣＳＥＬの構造５００を図
式的に示す。このデバイスは、ＣＴＩ低温ポンプ（1500l/s）を装備したVarian
GEN-II分子線エピタキシー（ＭＢＥ）装置において、In、Ga、Al、As、Sb及びBe
用のクヌーセン流出セルを用いて成長させることができる。セル温度は、Gaに対
して1000℃、Alに対して1200℃、Inに対して900℃、Asに対して380℃、Sbに対し
て600℃、Si（ｎ型ドーパントとして用いる）に対して1200℃、そしてBe（ｐ型
ドーパントとして用いる）に対して850℃とする。13.56MHzの周波数で動作する
Ｎラジカルビーム源により超高純度のＮ2を導入することによってチッ素原子（
Ｎ）を供給する。２×1018/cm3の濃度のSiでドーピングしたｎ型底部分布型ブラ
ッグレフレクター５０２をｎ型GaAs基板５０１上に成長させる。底部分布型ブラ
ッグレフレクター５０２はｎ型AlAsとｎ型GaAsとを20〜30対交互に重ねた層から
成り、各層は２×1018/cm3の濃度のSiでドーピングして600℃の温度で成長させ
たものである。各層の厚さは、この層の屈折率に対して調整したレーザ光の波長
（1.3μｍ）の４分の１にする。従って各AlAs層の厚さは111nmとし、各GaAs層の
厚さは95nmとする。底部分布型ブラッグレフレクター５０２の最終層５１０上に
、185nmの厚さを有するAl0.3Ga0.7Asのｎ型スペーサ層５０３を成長させて、１
×1018/cm3の濃度のSiでドーピングする。ｎ型スペーサ層５０３は640℃の温度
で成長させる。FIG. 5 schematically shows a structure 500 of a VCSEL having quantum wells formed according to the present invention. This device is a Varian equipped with a CTI low temperature pump (1500l / s)
In a GEN-II molecular beam epitaxy (MBE) device, In, Ga, Al, As, Sb and Be
Can be grown using a Knudsen effluent cell for. Cell temperature is 1000 ℃ for Ga, 1200 ℃ for Al, 900 ℃ for In, 380 ℃ for As, 600 ℃ for Sb, and for Si (used as n-type dopant) 1200 ° C. and 850 ° C. for Be (used as p-type dopant). By introducing ultrapure N 2 by an N radical beam source operating at a frequency of 13.56 MHz, nitrogen atoms (
N) is supplied. An n-type bottom distributed Bragg reflector 502 doped with Si at a concentration of 2 × 10 18 / cm 3 is grown on an n-type GaAs substrate 501. The bottom distributed Bragg reflector 502 consists of alternating layers of 20-30 pairs of n-type AlAs and n-type GaAs, each layer doped with Si at a concentration of 2 × 10 18 / cm 3 and at a temperature of 600 ° C. It has grown. The thickness of each layer is 1/4 of the wavelength (1.3 μm) of laser light adjusted with respect to the refractive index of this layer. Therefore, the thickness of each AlAs layer is 111 nm, and the thickness of each GaAs layer is 95 nm. An n-type spacer layer 503 of Al 0.3 Ga 0.7 As having a thickness of 185 nm is grown on the final layer 510 of the bottom distributed Bragg reflector 502, and
Doping with Si at a concentration of × 10 18 / cm 3 . The n-type spacer layer 503 is grown at a temperature of 640 ° C.

【００１２】 ｎ型スペーサ層５０３上に、In0.3Ga0.7AsN/GaAs量子井戸５０４を成長させる
。この量子井戸は、まず非ドーピングのGaAsの10nmの下部クラッド層（図示せず
）を、580℃の温度でｎ型スペーサ層５０３上に成長させて構成する。そして厚
さ7.5nmのIn0.3Ga0.7As0.99N0.01の量子井戸層（図示せず）を、1.87×10-7Torr
（2.49×10-5Pa）のSbビームフラックスの存在する所で、460℃の温度で下部ク
ラッド層上に成長させる。この量子井戸層上に、非ドーピングのGaAsの10nmの上
部クラッド層（図示せず）を、580℃の温度で成長させる。量子井戸５０４上に
、180nmの厚さを有するAl0.3Ga0.7Asのｐ型スペーサ層５０５を成長させて、２
×1018/cm3の濃度のBeでドーピングする。ｐ型スペーサ層５０５は640℃の温度
で成長させる。ｐ型スペーサ層５０５上に、ｐ型AlAsとｐ型GaAsとを20〜30対交
互に重ねた層から成る上部分布型ブラッグレフレクター５０６を形成し、各層は
５×1018/cm3のBeでドーピングして600℃の温度で成長させたものとする。各層
の厚さは、各層の屈折率に対して調整したレーザー波長（1.3μｍ）の４分の１
に等しくする。下部分布型ブラッグレフレクター５０２のように、各AlAs層の厚
さを111nmとし各GaAs層の厚さを95nmとする。上部分布型ブラッグレフレクター
５０６の最終層５１１上に、５×1018/cm3の濃度のBeでドーピングした厚さ71nm
のｐ型位相整合層５０７を、600℃の温度で成長させる。TiAuの金属接触層５０
８を位相整合層５０７上に堆積させる。In金属接触層５０９を、基板５０１の底
部の一部分上に形成する。An In 0.3 Ga 0.7 AsN / GaAs quantum well 504 is grown on the n-type spacer layer 503. This quantum well is formed by first growing a 10 nm lower cladding layer (not shown) of undoped GaAs on the n-type spacer layer 503 at a temperature of 580 ° C. Then, a quantum well layer (not shown) of In 0.3 Ga 0.7 As 0.99 N 0.01 having a thickness of 7.5 nm is formed with 1.87 × 10 −7 Torr.
It is grown on the lower cladding layer at a temperature of 460 ° C in the presence of (2.49 × 10 -5 Pa) Sb beam flux. An undoped GaAs 10 nm upper cladding layer (not shown) is grown on the quantum well layer at a temperature of 580 ° C. A p-type spacer layer 505 of Al 0.3 Ga 0.7 As having a thickness of 180 nm is grown on the quantum well 504, and 2
Doping with Be at a concentration of × 10 18 / cm 3 . The p-type spacer layer 505 is grown at a temperature of 640 ° C. On the p-type spacer layer 505, an upper distributed Bragg reflector 506 consisting of layers in which 20 to 30 pairs of p-type AlAs and p-type GaAs are alternately stacked is formed, and each layer is made of 5 × 10 18 / cm 3 Be. It shall be doped and grown at a temperature of 600 ° C. The thickness of each layer is 1/4 of the laser wavelength (1.3 μm) adjusted for the refractive index of each layer.
Equal to. Like the lower distributed Bragg reflector 502, each AlAs layer has a thickness of 111 nm and each GaAs layer has a thickness of 95 nm. The final layer 511 of the upper distributed Bragg reflector 506 was doped with Be at a concentration of 5 × 10 18 / cm 3 and had a thickness of 71 nm.
The p-type phase matching layer 507 is grown at a temperature of 600 ° C. TiAu metal contact layer 50
8 is deposited on the phase matching layer 507. An In metal contact layer 509 is formed on a portion of the bottom of the substrate 501.

【００１３】 図６に、以下に記述する３つのテストレーザーダイオードに用いる端面発光型
単一量子井戸ダイオードレーザーの構造６００を図式的に示す。レーザー構造６
００は、前述のVarian GEN-II MBE装置を用いて、ｎ+型GaAs(100)４°の基板６
０１上に成長させる。0.5μｍのｎ+型GaAsバッファ層６０２を基板６０１上に成
長させる。７×1017/cm3までの濃度でドーピングした1.5μｍのｎ型Al0.3Ga0.7A
sの下部クラッド層６０３を、バッファ層６０２上に成長させる。非ドーピング
のGaAs光閉じ込め層６０５と６０７との間に挟んだ7.5nmの量子井戸層６０６か
ら成る量子井戸６０４を、ｎ型クラッド層６０３上に成長させる。７×1017/cm3 の濃度のBeでドーピングした1.5μｍのｐ型Al0.3Ga0.7As上部クラッド層６０８
を、上部GaAs光閉じ込め層６０７上に成長させる。0.1μｍのｐ+型GaAsキャップ
層６０９を上部クラッド層６０８上に成長させる。慣例のAuZn及びAuGe/Niの金
属化部をそれぞれ、ｐ型接点（ｐ電極）６１０及びｎ型接点（ｎ電極）６１１用
に用いる。FIG. 6 schematically shows a structure 600 of an edge-emitting single quantum well diode laser used in the three test laser diodes described below. Laser structure 6
00 is an n + -type GaAs (100) 4 ° substrate 6 using the above-mentioned Varian GEN-II MBE device.
01 grow on. A 0.5 μm n + type GaAs buffer layer 602 is grown on the substrate 601. 1.5 μm n-type Al 0.3 Ga 0.7 A doped at a concentration of up to 7 × 10 17 / cm 3.
A lower cladding layer 603 of s is grown on the buffer layer 602. A quantum well 604 consisting of a 7.5 nm quantum well layer 606 sandwiched between undoped GaAs optical confinement layers 605 and 607 is grown on the n-type cladding layer 603. 1.5 μm p-type Al 0.3 Ga 0.7 As upper cladding layer 608 doped with Be at a concentration of 7 × 10 17 / cm 3
Are grown on the upper GaAs optical confinement layer 607. A 0.1 μm p + -type GaAs cap layer 609 is grown on the upper cladding layer 608. Conventional AuZn and AuGe / Ni metallizations are used for p-type contact (p electrode) 610 and n-type contact (n electrode) 611, respectively.

【００１４】 以下に記述するように、図６の構造は、Sbの存在する所で成長させたInGaAsN
量子井戸層を含む３つの異なる量子井戸層と共に用いる。前記InGaAsN量子井戸
層は、1.8×10-7Torr（2.4×10-5Pa）の過剰なSbフラックスが存在する間に460
℃の温度で成長させる。この量子井戸については、InGaAsN層についてのIn及び
Ｎ組成を、図１のInGaAsN/GaAs多重量子井戸構造についてのｘ線回折データから
推定することができる。In及びＮのモル比率はそれぞれ0.3及び0.01であると推
定される。これに加えてＮの組成は、バルクInGaAsNのＳＩＭＳ分析及び吸収ス
ペクトルによって較正することができる。As described below, the structure of FIG. 6 has the structure of InGaAsN grown in the presence of Sb.
For use with three different quantum well layers, including quantum well layers. The InGaAsN quantum well layer has a thickness of 460 while an excess Sb flux of 1.8 × 10 -7 Torr (2.4 × 10 -5 Pa) is present.
Grow at a temperature of ° C. For this quantum well, the In and N compositions for the InGaAsN layer can be estimated from the x-ray diffraction data for the InGaAsN / GaAs multiple quantum well structure of FIG. The molar ratios of In and N are estimated to be 0.3 and 0.01, respectively. In addition, the N composition can be calibrated by SIMS analysis and absorption spectra of bulk InGaAsN.

【００１５】 図７に、図６の構造を有する端面発光型In0.3Ga0.7As0.992N0.008/GaAs単一量
子井戸レーザーダイオードの、光出力パワー対注入電流のプロット７０１を示し
、これは1.5μｍのパルス幅及び１kHzの反復度を有するパルス動作の下で、室温
で測定したものである。このレーザーダイオードの量子井戸は、1.8×10-7Torr
（2.4×10-5Pa）のSbビームフラックスで成長させたものである。このレーザー
ダイオードのしきい値電流密度及びスロープ効率はそれぞれ520A/cm3及び150mW/
Aである。比較のために、表１に３つの異なるレーザーダイオードの性能を示し
、これらは同一の構造（即ち図６の構造）及びIn組成を有するが、量子井戸層は
それぞれ、In0.3Ga0.7As、Sbビームフラックスの存在しない所で成長させたIn0. 3 Ga0.7As0.992N0.008、及び1.8×10-7Torr（2.4×10-5Pa）のSbビームフラック
スで成長させたIn0.3Ga0.7As0.992N0.008（In0.3Ga0.7As0.992N0.008：Sb）であ
る。FIG. 7 shows a plot 701 of optical output power vs. injection current for an edge-emitting In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs single quantum well laser diode having the structure of FIG. 6, which is 1.5 μm. Measured at room temperature under pulsed operation with pulse width of 1 kHz and repetition rate of 1 kHz. The quantum well of this laser diode is 1.8 × 10 -7 Torr
It was grown with an Sb beam flux of (2.4 × 10 -5 Pa). The threshold current density and slope efficiency of this laser diode are 520A / cm 3 and 150mW /
A. For comparison, Table 1 shows the performance of three different laser diodes, which have the same structure (ie, the structure of FIG. 6) and In composition, but the quantum well layers are In 0.3 Ga 0.7 As, Sb, respectively. present in 0. 3 Ga 0.7 was grown where no As the beam flux 0.992 N 0.008, and 1.8 × 10 -7 Torr (2.4 × 10 -5 Pa) in 0.3 Ga 0.7 grown Sb beam flux of As 0.992 N 0.008 (In 0.3 Ga 0.7 As 0.992 N 0.008 : Sb).

【表１】 Sbの存在しない所で成長させたIn0.3Ga0.7As0.992N0.008/GaAsレーザーダイオ
ードに比べて、1.8×10-7Torr（2.4×10-5Pa）のSbビームフラックスの存在する
所で成長させた量子井戸層を有する同じ量子井戸レーザーダイオードは、室温で
同じ1.2μｍの発光波長を有するが、しきい値電流密度はずっと低い。量子井戸
の成長中にSbが存在することによって、しきい値電流密度が６分の１に低減され
て、これはSbの存在する所で成長させたInGaAsN/GaAs量子井戸における特性の改
善を証明するものである。[Table 1] Compared to In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs laser diode grown in the absence of Sb, it was grown in the presence of Sb beam flux of 1.8 × 10 -7 Torr (2.4 × 10 -5 Pa). The same quantum well laser diode with a quantum well layer has the same emission wavelength of 1.2 μm at room temperature but a much lower threshold current density. The presence of Sb during the growth of the quantum well reduces the threshold current density by a factor of 6, demonstrating improved performance in InGaAsN / GaAs quantum wells grown in the presence of Sb. To do.

【００１６】 図８に、本発明の他の好適例の構造を図式的に示す。図に示す構造は、前述の
Varian GEN-II MBE装置を用いて製造可能なスードモルフィックＨＥＭＴのもの
である。まず厚さ１μｍの非ドーピングのGaAsバッファ層８０２を半絶縁のGaAs
基板８０１上に成長させる。バッファ層８０２は600℃の温度で成長させる。そ
して厚さ８nmのInGaAsN量子井戸チャンネル層８０３を460℃の温度でバッファ層
８０２上に成長させる。本発明によれば、チャンネル層８０３はSbの存在する所
及びしない所で成長させることができる。チャンネル層８０３を1.8×10-7Torr
（2.4×10-5Pa）のSbビームフラックスの存在する所で成長させて、このチャン
ネル層内へのSbの混入を無視できる程度にすることが有利である。厚さ３nmの非
ドーピングのAl0.25Ga0.75As障壁層８０４を580℃の温度でチャンネル層８０３
上に成長させて、これに続いて、３×1018/cm3の濃度のSiでドーピングした厚さ
30nmのｎ型Al0.25Ga0.75As層８０５を成長させる。あるいはまた、前記障壁層及
びｎ型層をGa0.51In0.49Pとすることができる。その後に、図中に２つの部分８
０６及び８０７で示す厚さ30nmのｎ型GaAsキャップ層を、Al0.25Ga0.75As層８０
５上に成長させる。GaAsキャップ層８０６及び８０７は３×1018/cm3の濃度レベ
ルのSiでドーピングして、580℃の温度で成長させたものである。慣例のフォト
リソグラフィー及びエッチングを用いて、このGaAsキャップ層を２つの孤立領域
８０６及び８０７に分離して、これらの領域がデバイスのそれぞれドレイン及び
ソース領域に相当し、そしてｎ型AlGaAs層８０５の、キャップ層の領域８０６と
８０７との間にある部分をエッチバックして、TiPtAu金属の堆積及び慣例のフォ
トリソグラフィー及びエッチングによって形成したゲート電極８１１を収容する
。ソース接点８０９及びドレイン接点８１０は、AuGeNiの堆積、及び慣例のフォ
トリソグラフィー及びエッチングによるこれらの金属化部のパターン化によって
、ｎ型GaAsキャップ層の前記分離したそれぞれの領域８０７及び８０６上に形成
する。FIG. 8 schematically shows the structure of another preferred embodiment of the present invention. The structure shown is
It is a pseudomorphic HEMT that can be manufactured using a Varian GEN-II MBE machine. First, an undoped GaAs buffer layer 802 having a thickness of 1 μm is formed by semi-insulating GaAs.
It is grown on the substrate 801. The buffer layer 802 is grown at a temperature of 600 ° C. Then, an InGaAsN quantum well channel layer 803 having a thickness of 8 nm is grown on the buffer layer 802 at a temperature of 460 ° C. According to the present invention, the channel layer 803 can be grown in the presence and absence of Sb. Channel layer 803 with 1.8 × 10 -7 Torr
It is advantageous to grow in the presence of an Sb beam flux of (2.4 × 10 -5 Pa) so that the incorporation of Sb into this channel layer is negligible. An undoped Al 0.25 Ga 0.75 As barrier layer 804 having a thickness of 3 nm is formed on the channel layer 803 at a temperature of 580 ° C.
Thickness grown on and subsequently doped with Si at a concentration of 3 × 10 18 / cm 3
A 30 nm n-type Al 0.25 Ga 0.75 As layer 805 is grown. Alternatively, the barrier layer and the n-type layer may be Ga 0.51 In 0.49 P. After that, the two parts 8
An n-type GaAs cap layer having a thickness of 30 nm indicated by 06 and 807 is replaced with an Al 0.25 Ga 0.75 As layer 80.
Grow on 5. The GaAs cap layers 806 and 807 were doped with Si at a concentration level of 3 × 10 18 / cm 3 and grown at a temperature of 580 ° C. Using conventional photolithography and etching, the GaAs cap layer is separated into two isolated regions 806 and 807, which correspond to the drain and source regions of the device, respectively, and n-type AlGaAs layer 805, The portion of the cap layer between regions 806 and 807 is etched back to accommodate the gate electrode 811 formed by deposition of TiPtAu metal and conventional photolithography and etching. Source contact 809 and drain contact 810 are formed on the respective separate regions 807 and 806 of the n-type GaAs cap layer by deposition of AuGeNi and patterning of these metallizations by conventional photolithography and etching. .

【００１７】 図９に、図８の構造を有する２つのスードモルフィックＨＥＭＴについての帯
域図を示す。一方の帯域図９０１は、In0.3Ga0.7As活性チャンネルを有するデバ
イスについてのものであり、他方の帯域図９０２は、本発明によりSbの存在する
所で成長させたIn0.3Ga0.7As0.99N0.01活性チャンネルを有するデバイスについ
てのものである。帯域図で示すように、AlGaAs/InGaAsNスードモルフィックＨＥ
ＭＴ構造は、現在広範に用いられているAlGaAs/InGaAsヘテロ構造よりも約0.15e
V大きい伝導帯オフセットを有する。より大きい伝導体オフセットがチャンネル
内の２次元電荷密度をより高くして、これによりトランジスタの性能が向上する
。レーザーダイオードに関連して上述したように、成長中にSbが存在することに
よって、高品質で薄型（８nm）のInGaAsNチャンネル層の成長が促進されるが、
このチャンネル層内のSbの混入は無視できる程度である。FIG. 9 shows band diagrams for two pseudomorphic HEMTs having the structure of FIG. One band diagram 901 is for a device with an In 0.3 Ga 0.7 As active channel and the other band diagram 902 is an In 0.3 Ga 0.7 As 0.99 N 0.01 grown in the presence of Sb according to the invention. For devices with active channels. As shown in the band diagram, AlGaAs / InGaAsN pseudomorphic HE
The MT structure is about 0.15e thicker than the AlGaAs / InGaAs heterostructure which is widely used at present.
V Has a large conduction band offset. The larger conductor offset results in a higher two-dimensional charge density in the channel, which improves transistor performance. As mentioned above in connection with laser diodes, the presence of Sb during growth promotes the growth of high quality, thin (8 nm) InGaAsN channel layers,
The mixing of Sb in the channel layer is negligible.

【００１８】 本発明は特に好適例を参照して説明してきたが、当業者が本発明の範疇を逸脱
することなく、種々の変形法及び代替法を考案し得ることは明らかである。例え
ば本明細書に開示している好適例は、有機金属化学気相成長法（ＭＯＣＶＤ）を
用いて製造することができ、この場合にはトリメチルアンチモンまたはトリエチ
ルアンチモンを用いて、Sbの存在する所でInGaAs量子井戸層を成長させることが
できる。従って開示した本発明の実施例は単に例示的なものであり、本発明は請
求項に記載した範疇のみに限定される。Although the invention has been described with particular reference to the preferred embodiments, it will be apparent to those skilled in the art that various modifications and alternatives can be devised without departing from the scope of the invention. For example, the preferred embodiments disclosed herein can be produced using metalorganic chemical vapor deposition (MOCVD), where trimethyl antimony or triethyl antimony is used, where Sb is present. Can grow an InGaAs quantum well layer. Accordingly, the disclosed embodiments of the invention are illustrative only and the invention is limited only to the scope of the appended claims.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の方法を用いて形成したInGaAsN量子井戸層を有するInGaAs(N)
/GaAs多重量子井戸の構造を図式的に示す図であり、この構造は、多重量子井戸
のＸ線回折（ＸＲＤ）スペクトル、反射高エネルギー電子回折（ＲＨＥＥＤ）分
析、及び光ルミネッセンス（ＰＬ）スペクトルを得るために用いる。FIG. 1 InGaAs (N) having an InGaAsN quantum well layer formed using the method of the present invention.
FIG. 3 is a diagram schematically showing the structure of a / GaAs multiple quantum well, which shows an X-ray diffraction (XRD) spectrum, a reflected high energy electron diffraction (RHEED) analysis, and a photoluminescence (PL) spectrum of the multiple quantum well. Used to obtain.

【図２】 図１の多重量子井戸構造のＸＲＤスペクトル、及び多重量子井戸のＸ
ＲＤスペクトルの動的理論シミュレーション結果を示す図であり、ここではIn0. 3 Ga0.7As0.992N0.008/GaAs多重量子井戸を、Sbの存在する所及びしない所で成長
させている。2 is an XRD spectrum of the multiple quantum well structure of FIG. 1 and X of the multiple quantum well structure.
A diagram showing a dynamic theory simulation results of RD spectrum, and here the In 0. 3 Ga 0.7 As 0.992 N 0.008 / GaAs multiple quantum well, is grown where no and at present the Sb.

【図３】 In0.3Ga0.7As0.992N0.008/GaAs多重量子井戸のＲＨＥＥＤパターンを
示す図であり、ここではIn0.3Ga0.7As0.992N0.008/GaAs量子井戸層を、Sbあり及
びSbなしで成長させている。FIG. 3 is a diagram showing RHEED patterns of In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs multiple quantum wells, in which In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs quantum well layers were grown with and without Sb. I am letting you.

【図４】 In0.3Ga0.7As0.992N0.008/GaAs多重量子井戸の室温ＰＬスペクトルを
示す図であり、In0.3Ga0.7As0.992N0.008/GaAs量子井戸層のＭＢＥ成長中のSbビ
ームフラックスの増加に伴うＰＬの増加を示し、挿入図は、Sbフラックスの増加
に伴うＰＬピーク強度及び半波高全幅値（ＦＷＨＭ）の変化を示し、ピーク強度
は、Sbフラックスなしで成長させた基準In0.3Ga0.7As0.992N0.008/GaAs量子井戸
層に対して正規化してある。FIG. 4 is a diagram showing room temperature PL spectra of In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs multiple quantum wells, showing an increase in Sb beam flux during MBE growth of In 0.3 Ga 0.7 As 0.992 N 0.008 / GaAs quantum well layers. showed an increase in PL due to, inset, PL peak intensity and half crest full width value with increasing Sb flux shows the change in (FWHM), peak intensity, reference an in 0.3 Ga 0.7 grown without Sb flux As 0.992 N 0.008 / GaAs It is normalized to the quantum well layer.

【図５】 本発明の好適例による垂直共振表面発光のInGaAsN/GaAs単一量子井戸
レーザーダイオードの構造を図式的に示す図である。FIG. 5 is a diagram schematically showing the structure of a vertical cavity surface emitting InGaAsN / GaAs single quantum well laser diode according to a preferred embodiment of the present invention.

【図６】 ３つの異なる量子井戸用のテスト構造として用いる端面発光型単一量
子井戸レーザーダイオードの構造を図式的に示す図であり、本発明による量子井
戸を具えている。FIG. 6 shows diagrammatically the structure of an edge-emitting single quantum well laser diode used as a test structure for three different quantum wells, comprising a quantum well according to the invention.

【図７】 図６の構造を有し、本発明により1.8×10-7Torr（2.4×10-5Pa）のSb
ビームフラックスありで製造したInGaAsN/GaAs単一量子井戸レーザーダイオード
光強度対電流注入の測定値を示すグラフであり、この測定は室温でパルス動作の
下に行ったものである。FIG. 7 shows the structure of FIG. 6 and Sb of 1.8 × 10 −7 Torr (2.4 × 10 −5 Pa) according to the present invention.
FIG. 4 is a graph showing measured values of light intensity vs. current injection of InGaAsN / GaAs single quantum well laser diodes manufactured with beam flux, which measurements were performed at room temperature under pulsed operation.

【図８】 本発明によるAlGaAs/InGaAsN/GaAsスードモルフィック高電子移動度
トランジスタ（ＨＥＭＴ）の構造を図式的に示す図である。FIG. 8 is a diagram schematically showing the structure of an AlGaAs / InGaAsN / GaAs pseudomorphic high electron mobility transistor (HEMT) according to the present invention.

【図９】 一方がIn0.3Ga0.7Asチャンネルを有し、他方がIn0.3Ga0.7As0.99N0.0 1 チャンネルを有する、本発明によるスードモルフィックＨＥＭＴの帯域図であ
る。[9] While having a In 0.3 Ga 0.7 As channel, the other has a 0.0 1 channel In 0.3 Ga 0.7 As 0.99 N, it is a band diagram of a pseudomorphic HEMT according to the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 5/183 5/343 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ Ｆターム(参考） 5F045 AA04 AA05 AB10 AB17 AB18 AC07 AD08 AF04 AF05 BB05 CA12 DA53 DA55 5F073 AA65 AA74 AB17 CA17 DA06 EA23 5F102 GB01 GC01 GD01 GJ05 GK05 GL04 GM06 GM08 GN05 GQ04 GR04 GS02 GT03 HC01 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01S 5/183 5/343 (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES , FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE) , SN, TD, TG), AP (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE. DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK , LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW F terms (reference) 5F045 AA04 AA05 AB10 AB17 AB18 AC07 AD08 AF04 AF05 BB05 CA12 DA53 DA55 5F073 AA65 AA74 AB17 CA17 DA06 EA23 5F102 GB01 GC01 GD01 GJ05 GK05 GL04 GM06 GM08 GN05 GQ04 GR04 GS02 GT03 HC01

Claims (40)

【特許請求の範囲】[Claims] 【請求項１】 Sbの存在する所で成長させたInGaAsNで構成される量子井戸層を
有し、該量子井戸層内へのSbの混入を無視できる程度にしたことを特徴とする半
導体量子井戸デバイス。1. A semiconductor quantum well characterized by having a quantum well layer composed of InGaAsN grown in the presence of Sb so that the mixing of Sb into the quantum well layer is negligible. device. 【請求項２】 前記InGaAsN量子井戸層を半導体材料の第１層と第２層との間に
配置して、これらの各層が前記量子井戸層のInGaAsNよりも広いバンドギャップ
を有することを特徴とする請求項１に記載のデバイス。2. The InGaAsN quantum well layer is disposed between a first layer and a second layer of semiconductor material, each layer having a wider bandgap than InGaAsN of the quantum well layer. The device of claim 1, wherein 【請求項３】 前記デバイスが所定波長の光を発生するレーザーダイオードであ
り、前記第１及び第２層が、それぞれｐ型及びｎ型AlGaAs層に隣接して配置した
比較的薄型のGaAs層であり、 さらに、前記比較的薄型のGaAs層、前記InGaAsN量子井戸層、及び前記ｐ型及
びｎ型AlGaAs層を通る電流径路を提供する手段を具えていることを特徴とする請
求項２に記載のデバイス。3. The device is a laser diode that emits light of a predetermined wavelength, and the first and second layers are relatively thin GaAs layers disposed adjacent to p-type and n-type AlGaAs layers, respectively. Yes, further comprising means for providing a current path through the relatively thin GaAs layer, the InGaAsN quantum well layer, and the p-type and n-type AlGaAs layers. device. 【請求項４】 前記InGaAsN量子井戸層、前記比較的薄型のGaAs層、及び前記ｐ
型及びｎ型AlGaAs層のそれぞれを、比較的多量にドーピングしたｐ型GaAsキャッ
プ層及び比較的多量にドーピングしたｎ型GaAsバッファ層に隣接して配置して、 さらに比較的多量にドーピングしたｎ型GaAs基板を具え、前記基板上に前記Ga
Asバッファ層を配置して、さらに、前記基板の露光面上に形成したｎ電極層と、
前記キャップ層の露光面上に形成したｐ電極層とを具えていることを特徴とする
請求項３に記載のデバイス。4. The InGaAsN quantum well layer, the relatively thin GaAs layer, and the p.
A n-type AlGaAs layer and a n-type AlGaAs layer adjacent to a relatively heavily doped p-type GaAs cap layer and a relatively heavily doped n-type GaAs buffer layer, respectively. A GaAs substrate, the Ga on the substrate
An As buffer layer is arranged, and an n-electrode layer formed on the exposed surface of the substrate,
The device according to claim 3, further comprising a p-electrode layer formed on the exposed surface of the cap layer. 【請求項５】 前記ｐ電極層をAuZnで構成し、前記ｎ電極層をAuGe/Niで構成し
たことを特徴とする請求項４に記載のデバイス。5. The device according to claim 4, wherein the p electrode layer is made of AuZn and the n electrode layer is made of AuGe / Ni. 【請求項６】 前記量子井戸層と、前記第１及び第２の比較的薄型のGaAs層と、
前記ｐ型及びｎ型AlGaAsとを、ｐ型分布型ブラッグレフレクターとｎ型分布型レ
フレクターとの間に配置して、該ｎ型分布型ブラッグレフレクターが前記ｎ型Al
GaAs層に隣接し、比較的多量にドーピングしたｎ型GaAs基板上にｎ型AlAs層とｎ
型GaAs層とを交互に多数重ねて構成され、これらの各ｎ型層が、層内のレーザー
光の波長の４分の１に等しい厚さを有し、前記ｐ型分布型ブラッグレフレクター
が前記ｐ型AlGaAs層に隣接し、ｐ型AlAs層とｐ型GaAs層とを交互に多数重ねて構
成され、これらの各ｐ型層が、層内のレーザー光の波長の４分の１に等しい厚さ
を有し、 さらに、前記ｐ型分布型ブラッグレフレクター上に配置した比較的多量にドー
ピングしたGaAs位相整合層と、前記位相整合層上に配置したｐ電極層と、前記基
板の露光面上に形成したｎ電極とを具えていることを特徴とする請求項３に記載
のデバイス。6. The quantum well layer and the first and second relatively thin GaAs layers,
The p-type and n-type AlGaAs are arranged between a p-type distributed Bragg reflector and an n-type distributed reflector, and the n-type distributed Bragg reflector is the n-type Al.
Adjacent to the GaAs layer, an n-type AlAs layer and an n-type AlAs layer are formed on a relatively heavily doped n-type GaAs substrate.
A plurality of alternating p-type GaAs layers, each n-type layer having a thickness equal to one quarter of the wavelength of the laser light in the layer, and the p-type distributed Bragg reflector Adjacent to the p-type AlGaAs layer, a large number of p-type AlAs layers and p-type GaAs layers are alternately stacked, and each of these p-type layers has a thickness equal to one quarter of the wavelength of the laser light in the layer. A relatively heavily doped GaAs phase matching layer disposed on the p-type distributed Bragg reflector, a p electrode layer disposed on the phase matching layer, and an exposed surface of the substrate. The device of claim 3, comprising a formed n-electrode. 【請求項７】 前記ｐ電極層をTi/Auで構成し、前記ｎ電極層をInで構成したこ
とを特徴とする請求項６に記載のデバイス。7. The device according to claim 6, wherein the p electrode layer is made of Ti / Au, and the n electrode layer is made of In. 【請求項８】 前記量子井戸層を、In0.3Ga0.7As0.99N0.01で構成したことを特
徴とする請求項３に記載のデバイス。8. The device according to claim 3, wherein the quantum well layer is composed of In 0.3 Ga 0.7 As 0.99 N 0.01 . 【請求項９】 前記ｐ型及びｎ型AlGaAs層のそれぞれをAl0.3Ga0.7Asで構成した
ことを特徴とする請求項３に記載のデバイス。9. The device according to claim 3, wherein each of the p-type and n-type AlGaAs layers is composed of Al 0.3 Ga 0.7 As. 【請求項１０】 半導体材料の第１層と第２層との間に配置したInGaAsN活性チ
ャンネル層を具え、前記第１及び第２層が前記InGaAsN活性チャンネル層よりも
広いバンドギャップを有することを特徴とする高電子移動度トランジスタ。10. An InGaAsN active channel layer disposed between a first layer and a second layer of semiconductor material, the first and second layers having a wider bandgap than the InGaAsN active channel layer. Characteristic high electron mobility transistor. 【請求項１１】 前記InGaAsN活性チャンネル層をSbの存在する所で形成し、前
記活性チャンネル層内へのSbの混入を無視できる程度にしたことを特徴とする請
求項１０に記載のトランジスタ。11. The transistor according to claim 10, wherein the InGaAsN active channel layer is formed where Sb is present, and the mixing of Sb into the active channel layer is negligible. 【請求項１２】 前記バンドギャップがより広い材料の第１層が非ドーピングの
GaAsの比較的厚型のバッファ層であり、前記バンドギャップがより広い材料の第
２層が、前記活性チャンネル層上に配置した非ドーピングのAlGaAsの比較的薄型
の障壁層であることを特徴とする請求項１０に記載のトランジスタ。12. The first layer of wider bandgap material is undoped
A relatively thick buffer layer of GaAs, wherein the second layer of wider bandgap material is a relatively thin barrier layer of undoped AlGaAs disposed on the active channel layer. The transistor according to claim 10, wherein 【請求項１３】 前記非ドーピングのGaAsのバッファ層を半絶縁のGaAs基板上に
成長させて、 さらに、前記非ドーピングの障壁層上に配置した比較的多量にドーピングした
ｎ型AlGaAs層と、前記比較的多量にドーピングしたｎ型AlGaAs層上に配置した、
比較的多量にドーピングしたｎ型GaAsキャップ層とを具えていることを特徴とす
る請求項１２に記載のトランジスタ。13. A buffer layer of undoped GaAs is grown on a semi-insulating GaAs substrate, and further comprises a relatively heavily doped n-type AlGaAs layer disposed on the undoped barrier layer, Placed on a relatively heavily doped n-type AlGaAs layer,
13. The transistor of claim 12, comprising a relatively heavily doped n-type GaAs cap layer. 【請求項１４】 前記GaAsキャップ層の一部分を除去して、孤立したソース及び
ドレイン領域を形成して、前記比較的大量にドーピングしたｎ型AlGaAs層の、前
記キャップ層の前記ソース領域と前記ドレイン領域との間にある部分を露光させ
て、 さらに、前記キャップ層の前記ソース及びドレイン領域上にそれぞれ配置した
ソース及びドレイン電極と、前記比較的多量にドーピングしたｎ型AlGaAs層の前
記露光部分上に配置したゲート電極とを具えていることを特徴とする請求項１３
に記載のトランジスタ。14. A portion of the GaAs cap layer is removed to form isolated source and drain regions, the source region and the drain of the cap layer of the relatively heavily doped n-type AlGaAs layer. Exposing a portion between the source and drain regions of the cap layer and the exposed portion of the relatively heavily doped n-type AlGaAs layer, respectively. 14. A gate electrode disposed on the substrate.
Transistor according to. 【請求項１５】 前記比較的多量にドーピングしたｎ型AlGaAs層の、前記キャッ
プ層の前記ソース領域と前記ドレイン領域との間にある部分を除去して、このｎ
型AlGaAs層内に凹型の露光面を設けて、前記ゲート電極を、前記比較的多量にド
ーピングしたｎ型AlGaAs層の前記凹型の露光面上に配置したことを特徴とする請
求項１４に記載のトランジスタ。15. A portion of the relatively heavily doped n-type AlGaAs layer between the source region and the drain region of the cap layer is removed to remove the n-type AlGaAs layer.
15. A concave exposure surface is provided in a negative AlGaAs layer, and the gate electrode is disposed on the concave exposure surface of the relatively heavily doped n-type AlGaAs layer. Transistor. 【請求項１６】 前記ソース及びドレイン電極の各々をAuGeNiで構成し、前記ゲ
ート電極をTiPtAuで構成したことを特徴とする請求項１４に記載のトランジスタ
。16. The transistor according to claim 14, wherein each of the source and drain electrodes is made of AuGeNi and the gate electrode is made of TiPtAu. 【請求項１７】 前記バンドギャップがより広い材料の第１層が、非ドーピング
のGaAsの比較的厚型のバッファ層であり、前記バンドギャップがより広い材料の
第２層が、前記活性チャンネル層上に配置した非ドーピングのGaInPの比較的薄
型の障壁層であることを特徴とする請求項１０に記載のトランジスタ。17. The first layer of wider bandgap material is a relatively thick buffer layer of undoped GaAs, and the second layer of wider bandgap material is the active channel layer. 11. The transistor of claim 10 which is a relatively thin barrier layer of undoped GaInP overlying. 【請求項１８】 前記非ドーピングのGaAsバッファ層を半絶縁のGaAs基板上に成
長させて、 さらに、前記非ドーピングの障壁層上に配置した比較的多量にドーピングした
ｎ型GaInP層と、前記比較的多量にドーピングしたｎ型GaInP層上に配置した比較
的多量にドーピングしたｎ型GaAsキャップ層とを具えていることを特徴とする請
求項１７に記載のトランジスタ。18. The undoped GaAs buffer layer is grown on a semi-insulating GaAs substrate and further compared to a relatively heavily doped n-type GaInP layer disposed on the undoped barrier layer. 18. The transistor of claim 17, further comprising a relatively heavily doped n-type GaAs cap layer disposed on the highly heavily doped n-type GaInP layer. 【請求項１９】 前記GaAsキャップ層を除去して孤立したソース及びドレイン領
域を形成して、前記比較的多量にドーピングしたｎ型GaInP層の、前記キャップ
層の前記ソース領域と前記ドレイン領域との間にある部分を露光して、 さらに、前記キャップ層の前記ソース及びドレイン領域上にそれぞれ配置した
ソース及びドレイン電極と、前記比較的多量にドーピングしたｎ型GaInP層の前
記露光部分上に配置したゲート電極とを具えていることを特徴とする請求項１７
に記載のトランジスタ。19. The GaAs cap layer is removed to form isolated source and drain regions, and the source and drain regions of the cap layer of the relatively heavily doped n-type GaInP layer are formed. The portion in between is exposed, and further, it is arranged on the source and drain electrodes respectively arranged on the source and drain regions of the cap layer and on the exposed portion of the relatively heavily doped n-type GaInP layer. 18. A gate electrode and the gate electrode.
Transistor according to. 【請求項２０】 前記比較的多量にドーピングしたｎ型GaInP層の、前記キャッ
プ層の前記ソース領域と前記ドレイン領域との間にある部分を除去して、このｎ
型GaInP層内に凹型の露光面を設けて、前記ゲート電極を、前記比較的多量にド
ーピングしたｎ型GaInP層の前記凹型の露光面上に配置したことを特徴とする請
求項１９に記載のトランジスタ。20. The portion of the relatively heavily doped n-type GaInP layer between the source region and the drain region of the cap layer is removed to remove the n-type GaInP layer.
20. A concave exposure surface is provided in a negative GaInP layer, and the gate electrode is disposed on the concave exposure surface of the relatively heavily doped n-type GaInP layer. Transistor. 【請求項２１】 前記ソース及びドレイン電極の各々をAuGeNiで構成し、前記ゲ
ート電極をTiPtAuで構成したことを特徴とする請求項１９に記載のトランジスタ
。21. The transistor according to claim 19, wherein each of the source and drain electrodes is made of AuGeNi and the gate electrode is made of TiPtAu. 【請求項２２】 半導体材料の第１層を形成するステップと； Sbが存在する所で前記半導体材料の第１層上にInGaAsNの量子井戸層を形成し
、前記量子井戸層内へのSbの混入を無視できる程度にするステップと； 前記量子井戸層上に半導体材料の第２層を形成するステップとを具え、 前記第１層及び第２層の半導体材料の各々が、前記量子井戸層のInGaAsNより
も広いバンドギャップを有することを特徴とする半導体量子井戸デバイスの製造
方法。22. Forming a first layer of semiconductor material; forming a quantum well layer of InGaAsN on the first layer of semiconductor material where Sb is present, and depositing Sb into the quantum well layer. And a step of forming a second layer of semiconductor material on the quantum well layer, wherein each of the first and second layers of semiconductor material comprises a quantum well layer. A method for manufacturing a semiconductor quantum well device, which has a wider bandgap than InGaAsN. 【請求項２３】 前記デバイスが所定波長の光を発生するレーザーダイオードで
あり、前記第１及び第２層が比較的薄型のGaAs層であることを特徴とする請求項
２２に記載の方法。23. The method of claim 22, wherein the device is a laser diode that emits light of a predetermined wavelength and the first and second layers are relatively thin GaAs layers. 【請求項２４】 さらに、 比較的厚型の多量にドーピングしたｎ型GaAsバッファ層を、比較的多量にドー
ピングしたｎ型GaAs基板上に形成するステップと； 前記バッファ層上にｎ型AlGaAs層を形成するステップとを具え、このｎ型AlGa
As層上に前記第１の比較的薄型のGaAs層を形成し； さらに、ｐ型AlGaAs層を前記第２の比較的薄型のGaAs層上に形成するステップ
と； 前記ｐ型AlGaAs層上に比較的多量にドーピングしたｐ型GaAsキャップ層を形成
するステップと； 前記キャップ層上にｐ電極を形成するステップと； 前記基板の露光面上にｎ電極を形成するステップと を具えていることを特徴とする請求項２３に記載の方法。24. A step of forming a relatively thick and heavily doped n-type GaAs buffer layer on a relatively heavily doped n-type GaAs substrate; and an n-type AlGaAs layer on the buffer layer. Forming the n-type AlGa
Forming the first relatively thin GaAs layer on the As layer; further forming a p-type AlGaAs layer on the second relatively thin GaAs layer; and comparing the p-type AlGaAs layer on the p-type AlGaAs layer. Forming a heavily doped p-type GaAs cap layer; forming a p-electrode on the cap layer; forming an n-electrode on the exposed surface of the substrate. 24. The method of claim 23, wherein: 【請求項２５】 前記ｎ電極をAuGe/Niで構成し、前記ｐ電極をAuZnで構成した
ことを特徴とする請求項２４に記載の方法。25. The method according to claim 24, wherein the n-electrode is made of AuGe / Ni and the p-electrode is made of AuZn. 【請求項２６】 ｎ型GaAs基板上に、ｎ型AlAs層とｎ型GaAs層とを交互に多数重
ねて形成するステップを具え、これらの各層が、層内のレーザー光の波長の４分
の１に等しい厚さを有し、 さらに、前記多数のｎ型層の最終層上にｎ型AlGaAsスペーサ層を形成して、該
ｎ型スペーサ層上に前記第１の比較的薄型のGaAs層を形成するステップと； 前記第２の比較的薄型のGaAs層上にｐ型AlGaAsスペーサ層を形成するステップ
と； 前記ｐ型スペーサ層上に、ｐ型AlAs層とｐ型GaAs層とを交互に多数重ねて形成
するステップとを具え、前記多数のｐ型層の各々が、層内のレーザー光の波長の
４分の１に等しい厚さを有することを特徴とする請求項２３に記載の方法。26. The method comprises the step of forming a large number of alternating n-type AlAs layers and n-type GaAs layers on an n-type GaAs substrate, each of which is a quarter of the wavelength of the laser light in the layer. A thickness equal to 1, and further forming an n-type AlGaAs spacer layer on the final layer of the plurality of n-type layers, and forming the first relatively thin GaAs layer on the n-type spacer layer. A step of forming; a step of forming a p-type AlGaAs spacer layer on the second relatively thin GaAs layer; and a number of alternating p-type AlAs layers and p-type GaAs layers on the p-type spacer layer. 24. The method of claim 23, wherein the plurality of p-type layers each have a thickness equal to one quarter of the wavelength of the laser light in the layers. 【請求項２７】 さらに、 前記多数のｐ型層の最終層上にｐ型GaAs位相整合層を形成するステップと； 前記位相整合層上にｐ電極を形成するステップと； 前記基板の露光部分上にｎ電極を形成するステップと を具えていることを特徴とする請求項２６に記載の方法。27. Further,   Forming a p-type GaAs phase matching layer on the final layer of the plurality of p-type layers;   Forming a p-electrode on the phase matching layer;   Forming an n-electrode on the exposed portion of the substrate; 27. The method of claim 26, comprising: 【請求項２８】 前記ｐ電極層をTi/Auで構成し、前記ｎ電極層をInで構成した
ことを特徴とする請求項２７に記載の方法。28. The method according to claim 27, wherein the p electrode layer is made of Ti / Au, and the n electrode layer is made of In. 【請求項２９】 前記量子井戸層をIn0.3Ga0.7As0.99N0.01で構成したことを特
徴とする請求項２３に記載の方法。29. The method of claim 23, wherein the quantum well layer is composed of In 0.3 Ga 0.7 As 0.99 N 0.01 . 【請求項３０】 前記ｐ型及びｎ型のスペーサ層の各々をAl0.3Ga0.7Asで構成し
たことを特徴とする請求項２６に記載の方法。30. The method of claim 26, wherein each of the p-type and n-type spacer layers is composed of Al 0.3 Ga 0.7 As. 【請求項３１】 半導体材料の第１層を形成するステップと； 前記半導体材料の第１層上にInGaAsNの活性チャンネル層を形成するステップ
と； 前記活性チャンネル層上に半導体材料の第２層を形成するステップとを具え、 前記第１層及び第２層の半導体材料の各々が、前記InGaAsNの活性チャンネル
層よりも広いバンドギャップを有することを特徴とする高電子移動度トランジス
タの製造方法。31. Forming a first layer of semiconductor material; forming an active channel layer of InGaAsN on the first layer of semiconductor material; forming a second layer of semiconductor material on the active channel layer. Forming, wherein each of the semiconductor materials of the first layer and the second layer has a wider bandgap than the active channel layer of InGaAsN. 【請求項３２】 前記InGaAsNの活性チャンネル層を前記第１層上に形成するス
テップが、Sbの存在する所で前記活性チャンネル層を形成し、該チャンネル層内
へのSbの混入を無視できる程度にしたステップで構成されることを特徴とする請
求項３１に記載の方法。32. The step of forming the active channel layer of InGaAsN on the first layer forms the active channel layer in the presence of Sb, and the mixing of Sb into the channel layer is negligible. 32. The method of claim 31, comprising the steps of: 【請求項３３】 前記半導体材料の第１層が、半絶縁のGaAs基板上に形成した比
較的厚型の非ドーピングのGaAsバッファ層であり、前記半導体材料の第２層が比
較的薄型の非ドーピングのAlGaAs障壁層であり、 さらに、前記障壁層上に比較的多量にドーピングしたｎ型AlGaAs層を形成する
ステップと； 前記比較的多量にドーピングしたｎ型AlGaAs層上に、比較的多量にドーピング
したGaAsキャップ層を形成するステップと を具えていることを特徴とする請求項３１に記載の方法。33. The first layer of semiconductor material is a relatively thick undoped GaAs buffer layer formed on a semi-insulating GaAs substrate, and the second layer of semiconductor material is a relatively thin non-doped GaAs buffer layer. A doped AlGaAs barrier layer, further comprising: forming a relatively heavily doped n-type AlGaAs layer on the barrier layer; relatively heavily doped on the relatively heavily doped n-type AlGaAs layer 32. The method of claim 31, comprising forming a GaAs cap layer as described above. 【請求項３４】 前記GaAsキャップ層の一部分を除去して、このキャップ層に孤
立したソース及びドレイン領域を形成して、前記比較的多量にドーピングしたｎ
型AlGaAs層の、前記キャップ層の前記ソース領域と前記ドレイン領域との間にあ
る部分を露光するステップと； 前記キャップ層の前記ソース及びドレイン領域上に、それぞれソース及びドレ
イン電極層を形成するステップと； 前記比較的多量にドーピングしたｎ型AlGaAs層の、前記キャップ層の前記ソー
ス領域と前記ドレイン領域との間にある前記露光部分上にゲート電極層を形成す
るステップと を具えていることを特徴とする請求項３３に記載の方法。34. A portion of the GaAs cap layer is removed to form isolated source and drain regions in the cap layer, the relatively heavily doped n.
Exposing a portion of the type AlGaAs layer between the source region and the drain region of the cap layer; forming source and drain electrode layers on the source and drain regions of the cap layer, respectively. Forming a gate electrode layer on the exposed portion of the relatively heavily doped n-type AlGaAs layer between the source region and the drain region of the cap layer. 34. The method of claim 33, characterized. 【請求項３５】 さらに、前記比較的多量にドーピングしたｎ型AlGaAs層の、前
記キャップ層の前記ソース領域と前記ドレイン領域との間にある部分を除去して
凹型のゲート領域を形成し、このゲート領域上に前記ゲート電極層を形成するス
テップを具えていることを特徴とする請求項３４に記載の方法。35. Further, a portion of the relatively heavily doped n-type AlGaAs layer between the source region and the drain region of the cap layer is removed to form a concave gate region. 35. The method of claim 34, comprising forming the gate electrode layer on a gate region. 【請求項３６】 前記ソース及びドレイン電極層の各々をAuGeNiで構成し、前記
ゲート電極層をTiPtAuで構成したことを特徴とする請求項３５に記載の方法。36. The method according to claim 35, wherein each of the source and drain electrode layers is made of AuGeNi and the gate electrode layer is made of TiPtAu. 【請求項３７】 前記半導体材料の第１層が、半絶縁のGaAs基板上に形成した比
較的厚型の非ドーピングのGaAsバッファ層であり、前記半導体材料の第２層が比
較的薄型の非ドーピングのGaInP障壁層であり、 さらに、前記障壁層上に比較的多量にドーピングしたｎ型GaInP層を形成する
ステップと、 前記比較的多量にドーピングしたｎ型GaInP層上に、比較的多量にドーピング
したGaAsキャップ層を形成するステップと を具えていることを特徴とする請求項３１に記載の方法。37. The first layer of semiconductor material is a relatively thick undoped GaAs buffer layer formed on a semi-insulating GaAs substrate, and the second layer of semiconductor material is a relatively thin non-doped GaAs buffer layer. A GaInP barrier layer of doping, further comprising: forming a relatively heavily doped n-type GaInP layer on the barrier layer; and relatively heavily doping the relatively heavily doped n-type GaInP layer. 32. The method of claim 31, comprising forming a GaAs cap layer as described above. 【請求項３８】 さらに、 前記GaAsキャップ層の一部分を除去して、このGaAsキャップ層の孤立したソー
ス及びドレイン領域を形成して、前記比較的多量にドーピングしたｎ型GaInP層
の、前記キャップ層の前記ソース領域と前記ドレイン領域との間にある部分を露
光するステップと； 前記キャップ層の前記ソース及びドレイン領域上に、それぞれソース及びドレ
イン電極層を形成するステップと； 前記比較的多量にドーピングしたｎ型GaInP層の、前記キャップ層の前記ソー
ス領域と前記ドレイン領域との間にある前記露光領域上にゲート電極層を形成す
るステップと を具えていることを特徴とする請求項３７に記載の方法。38. The cap layer of the relatively heavily doped n-type GaInP layer, further comprising removing a portion of the GaAs cap layer to form isolated source and drain regions of the GaAs cap layer. Exposing a portion of the cap layer between the source region and the drain region; forming source and drain electrode layers on the source and drain regions of the cap layer, respectively; 38. Forming a gate electrode layer on the exposed region of said n-type GaInP layer between said source region and said drain region of said cap layer. the method of. 【請求項３９】 さらに、 前記比較的多量にドーピングしたｎ型GaInP層の、前記キャップ層の前記ソー
ス領域と前記ドレイン領域との間にある部分を除去して凹型のゲート領域を形成
し、このゲート領域上に前記ゲート電極層を形成するステップを具えていること
を特徴とする請求項３８に記載の方法。39. Further, a portion of the relatively heavily doped n-type GaInP layer between the source region and the drain region of the cap layer is removed to form a concave gate region. 39. The method of claim 38, comprising forming the gate electrode layer over a gate region. 【請求項４０】 前記ソース及びドレイン電極層の各々をAuGeNiで構成し、前記
ゲート電極層をTiPtAuで構成したことを特徴とする請求項３９に記載の方法。40. The method of claim 39, wherein each of the source and drain electrode layers comprises AuGeNi and the gate electrode layer comprises TiPtAu.
JP2001505067A 1999-06-23 2000-06-21 InGaAsN / GaAs quantum well device Pending JP2003532276A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US33931899A 1999-06-23 1999-06-23
US09/339,318 1999-06-23
PCT/US2000/017523 WO2000079599A1 (en) 1999-06-23 2000-06-21 InGaAsN/GaAs QUANTUM WELL DEVICES

Publications (1)

Publication Number Publication Date
JP2003532276A true JP2003532276A (en) 2003-10-28

Family

ID=23328458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001505067A Pending JP2003532276A (en) 1999-06-23 2000-06-21 InGaAsN / GaAs quantum well device

Country Status (5)

Country Link
EP (1) EP1190452A1 (en)
JP (1) JP2003532276A (en)
KR (1) KR20020032438A (en)
AU (1) AU5637900A (en)
WO (1) WO2000079599A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092265A (en) * 2001-09-18 2003-03-28 Mitsubishi Heavy Ind Ltd Method of identifying film structure of thin-film polycrystal
WO2008063824A1 (en) * 2006-11-16 2008-05-29 Intel Corporation Sb-based cmos devices

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051644A (en) * 2001-08-02 2003-02-21 Furukawa Electric Co Ltd:The Semiconductor device, semiconductor light-receiving device, semiconductor light-emitting device, semiconductor laser and surface-emitting semiconductor laser
KR20030069585A (en) * 2002-02-22 2003-08-27 엘지이노텍 주식회사 Growth method of quantum well
US8614447B2 (en) * 2012-01-30 2013-12-24 International Business Machines Corporation Semiconductor substrates using bandgap material between III-V channel material and insulator layer
CN103943700B (en) * 2014-04-18 2016-08-17 华南理工大学 A kind of growth InGaAsN thin film on gaas substrates and preparation method thereof
US11811197B2 (en) * 2019-04-26 2023-11-07 Ii-Vi Delaware, Inc. Bottom emitting VCSEL

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929467A (en) * 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
JPH10223901A (en) * 1996-12-04 1998-08-21 Sony Corp Field effect transistor and manufacture of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092265A (en) * 2001-09-18 2003-03-28 Mitsubishi Heavy Ind Ltd Method of identifying film structure of thin-film polycrystal
WO2008063824A1 (en) * 2006-11-16 2008-05-29 Intel Corporation Sb-based cmos devices
KR101061682B1 (en) 2006-11-16 2011-09-01 인텔 코포레이션 Sb-based cmos devices

Also Published As

Publication number Publication date
AU5637900A (en) 2001-01-09
WO2000079599A1 (en) 2000-12-28
KR20020032438A (en) 2002-05-03
EP1190452A1 (en) 2002-03-27

Similar Documents

Publication Publication Date Title
EP1182756A2 (en) Semiconductor laser device having lower threshold current
US5208821A (en) Buried heterostructure lasers using MOCVD growth over patterned substrates
US5764671A (en) VCSEL with selective oxide transition regions
US20070036186A1 (en) Nitride semiconductor vertical cavity surface emitting laser
US7847310B2 (en) Migration enhanced epitaxy fabrication of active regions having quantum wells
JP2014508425A (en) Laser with reduced traps comprising a quantum well with high indium and low aluminum and a barrier layer with high aluminum and low indium
JPH03236295A (en) Vertical cavity semiconductor laser device
US5638392A (en) Short wavelength VCSEL
US6642070B2 (en) Electrically pumped long-wavelength VCSEL and methods of fabrication
JP2628801B2 (en) Semiconductor laser structure
EP1162708A1 (en) Distributed feedback semiconductor laser device
JP3189791B2 (en) Semiconductor laser
US5832019A (en) Index guided semiconductor laser biode with shallow selective IILD
US7459719B2 (en) Superlattice optical semiconductor device where each barrier layer has high content of group III elements in center portion and low content near well layer
US5625637A (en) Surface emitting semiconductor laser and its manufacturing process
JP2003532276A (en) InGaAsN / GaAs quantum well device
US4905060A (en) Light emitting device with disordered region
JP2647076B2 (en) Semiconductor laser device and method of manufacturing the same
JPS63150986A (en) Semiconductor laser
JPH0983071A (en) Semiconductor laser
JP2023043084A (en) Vertical resonator type light-emitting element
JP3469847B2 (en) Nitride-based semiconductor device and method of manufacturing the same
JPH10135567A (en) Semiconductor laser element
Hayakawa et al. High‐power (2.2 W) cw operation of (111)‐oriented GaAs/AlGaAs single‐quantum‐well lasers prepared by molecular‐beam epitaxy
JP2004221428A (en) Optical semiconductor device and its manufacturing method