JP2003347540A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2003347540A
JP2003347540A JP2002148843A JP2002148843A JP2003347540A JP 2003347540 A JP2003347540 A JP 2003347540A JP 2002148843 A JP2002148843 A JP 2002148843A JP 2002148843 A JP2002148843 A JP 2002148843A JP 2003347540 A JP2003347540 A JP 2003347540A
Authority
JP
Japan
Prior art keywords
epitaxial layer
opening
electrode
forming
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002148843A
Other languages
Japanese (ja)
Inventor
Akihiro Nakahara
章浩 中原
Masahito Mitsui
昌仁 三井
Toshiya Nozawa
俊哉 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002148843A priority Critical patent/JP2003347540A/en
Publication of JP2003347540A publication Critical patent/JP2003347540A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique for both a lower capacity of a Schottky barrier diode and a larger current in forward direction. <P>SOLUTION: An epitaxial layer 2 having an n-type conductivity type is formed by a specific film thickness and specific impurity concentration on a semiconductor substrate 1 having an n-type conductivity, a surface protection film 5 is formed on the epitaxial layer 2, and an opening 6 reaching the epitaxial layer 2 is formed at the surface protection film 2. Then, an n-type diffusion region 7 is formed on the surface of the epitaxial layer 2 within the bottom surface of the opening 6, and then a surface electrode 10 made of a metal film in contact with the epitaxial layer 2 at the bottom of the opening 6 is formed. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術および半導体装置に関し、特に、ダイオード素子を
有する半導体装置の製造に適用して有効な技術に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technique and a semiconductor device, and more particularly to a technique effective when applied to the manufacture of a semiconductor device having a diode element.

【０００２】[0002]

【従来の技術】ショットキバリアダイオードは、たとえ
ば携帯電話などの通信機器、ＥＴＣ（Electronic Toll
Collection）車載器およびＢｌｕｅｔｏｏｔｈなどにお
いて検波用として用いられている。また、ＥＴＣ車載器
は、ＥＴＣゲートから発信される情報信号（５．８ＧＨ
ｚの搬送波で変調された信号）を受信してＥＴＣゲート
へ車の情報信号を返信するパッシブ方式と、ＥＴＣゲー
トに車載器から情報信号を発信してＥＴＣゲートからの
情報信号を受信するアクティブ方式との２仕様が主とな
っている。2. Description of the Related Art Schottky barrier diodes are used, for example, in communication devices such as mobile phones, ETC (Electronic Toll).
Collection) used in vehicle-mounted devices, Bluetooth, and the like for detection. In addition, the on-board ETC device transmits an information signal (5.8 GH) transmitted from the ETC gate.
a passive system that receives a signal modulated by a carrier wave of z and returns a car information signal to the ETC gate, and an active system that sends an information signal from the onboard unit to the ETC gate and receives an information signal from the ETC gate And 2 specifications are mainly used.

【０００３】上記パッシブ方式のＥＴＣ車載器において
は、ＥＴＣゲートから発信される情報信号の受信回路に
検波用としてショットキバリアダイオードが使用されて
いる。この場合、検波用ショットキバリアダイオードは
０Ｖバイアス状態での検波動作を行う必要がある。ま
た、この検波用ショットキバリアダイオードが動作する
周波数帯は５．８ＧＨｚの高周波数帯であり、低入力
（−４０ｄＢｍ程度）時において１ｍＶ程度の検波出力
の確保が求められる。そのため、検波用ショットキバリ
アダイオードには、低容量および高順方向電流の２点が
求められる。In the passive type ETC vehicle-mounted device, a Schottky barrier diode is used for detection in a circuit for receiving an information signal transmitted from an ETC gate. In this case, the detection Schottky barrier diode needs to perform a detection operation in a 0 V bias state. The frequency band in which the detection Schottky barrier diode operates is a high frequency band of 5.8 GHz, and it is required to secure a detection output of about 1 mV at low input (about -40 dBm). Therefore, the detection Schottky barrier diode is required to have two points of low capacity and high forward current.

【０００４】たとえば、特開平８−６４８４５号公報で
は、ｎ型Ｓｉ（シリコン）基板上に低濃度のｎ型エピタ
キシャル層を形成し、そのｎ型エピタキシャル層の表面
に環状のｐ型ガードリング層を形成し、ｎ型エピタキシ
ャル層内部においてｐ型ガードリング層の内側にｎ型高
濃度層を形成することにより、逆方向電流を増加させ
ず、また耐圧を低下させることなく順方向電圧を小さく
できるショットキバリアダイオードの製造方法が開示さ
れている。For example, in Japanese Patent Application Laid-Open No. 8-64845, a low-concentration n-type epitaxial layer is formed on an n-type Si (silicon) substrate, and an annular p-type guard ring layer is formed on the surface of the n-type epitaxial layer. And by forming an n-type high concentration layer inside the p-type guard ring layer inside the n-type epitaxial layer, it is possible to reduce the forward current without reducing the reverse current and reduce the forward voltage without lowering the breakdown voltage. A method for manufacturing a barrier diode is disclosed.

【０００５】[0005]

【発明が解決しようとする課題】本発明者らは、ショッ
トキバリアダイオードを低容量化および高順方向電流化
することのできる技術について検討しており、その中で
以下のような課題が存在することを見出した。DISCLOSURE OF THE INVENTION The present inventors are studying a technique capable of reducing the capacitance and increasing the forward current of a Schottky barrier diode, and the following problems exist among them. I found that.

【０００６】たとえば、ｎ型Ｓｉ基板上に形成されたシ
ョットキバリアダイオードにおいては、ｎ型Ｓｉ基板上
に形成されたｎ型エピタキシャル層の厚さおよび不純物
濃度を固定とすると、ショットキバリアダイオードの容
量は、ｎ型エピタキシャル層とショットキ接合する金属
電極の接合面積に比例し、順方向電流もその接合面積に
比例する。そのため、ショットキバリアダイオードの低
容量化および高順方向電流化を同時に満たすことが困難
になっている。For example, in a Schottky barrier diode formed on an n-type Si substrate, if the thickness and impurity concentration of an n-type epitaxial layer formed on the n-type Si substrate are fixed, the capacitance of the Schottky barrier diode becomes , Is proportional to the junction area of the metal electrode that forms the Schottky junction with the n-type epitaxial layer, and the forward current is also proportional to the junction area. For this reason, it is difficult to simultaneously satisfy the reduction in the capacity and the increase in the forward current of the Schottky barrier diode.

【０００７】ショットキバリアダイオードは、Ｓｉと金
属電極との仕事関数の差によって整流特性を得ており、
その仕事関数差、エピタキシャル層とショットキ接合す
る金属電極の接合面積、エピタキシャル層の不純物濃度
およびエピタキシャル層の厚さを調節することによっ
て、ある程度はショットキバリアダイオードの低容量化
および高順方向電流化を同時に満たすことが可能とな
る。しかしながら、容量値を固定する場合には、金属電
極の接合面積、エピタキシャル層の不純物濃度、エピタ
キシャル層の厚さおよび仕事関数差を固定することにな
り、それに伴って順方向電流値も固定となってしまう。
仕事関数差は金属電極の材料（たとえばＴｉ（チタ
ン）、Ｍｏ（モリブデン）またはＷ（タングステン）な
ど）によって決定されるので、仕事関数差の調節による
ショットキバリアダイオードの低容量化および高順方向
電流化では、所望の値まで低容量化および高順方向電流
化ができなくなる課題が存在する。A Schottky barrier diode obtains a rectification characteristic by a difference in work function between Si and a metal electrode.
By adjusting the work function difference, the junction area of the metal electrode that forms a Schottky junction with the epitaxial layer, the impurity concentration of the epitaxial layer, and the thickness of the epitaxial layer, the Schottky barrier diode can be reduced in capacity and forward current to some extent. It is possible to satisfy at the same time. However, when the capacitance value is fixed, the junction area of the metal electrode, the impurity concentration of the epitaxial layer, the thickness of the epitaxial layer, and the work function difference are fixed, and accordingly, the forward current value is also fixed. Would.
The work function difference is determined by the material of the metal electrode (for example, Ti (titanium), Mo (molybdenum), W (tungsten), etc.), so that the Schottky barrier diode has a lower capacitance and a higher forward current by adjusting the work function difference. However, there is a problem that it becomes impossible to reduce the capacity and increase the forward current to a desired value.

【０００８】また、金属電極とショットキ接合するエピ
タキシャル層の接合表面に、たとえばドライエッチング
によって微小な凹凸を形成することによって、容量値を
固定したまま高順方向電流化することは可能である。し
かしながら、所望の容量値および順方向電流値が得られ
るようにドライエッチングを制御することが困難である
課題が存在する。Further, by forming minute irregularities on the junction surface of the epitaxial layer that forms a Schottky junction with the metal electrode, for example, by dry etching, it is possible to increase the forward current while keeping the capacitance value fixed. However, there is a problem that it is difficult to control dry etching so as to obtain desired capacitance values and forward current values.

【０００９】本発明の目的は、ショットキバリアダイオ
ードの低容量化および高順方向電流化を同時に満たすこ
とのできる技術を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of simultaneously satisfying a low capacitance and a high forward current of a Schottky barrier diode.

【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００１１】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【００１２】すなわち、本発明は、第１導電型の半導体
基板上に第１導電型のエピタキシャル層を形成する工程
と、前記エピタキシャル層上に第１絶縁膜を形成する工
程と、前記第１絶縁膜に前記エピタキシャル層に達する
開口部を形成する工程と、前記エピタキシャル層の表面
にて前記開口部の内側に配置された第１領域に第１導電
型の不純物を導入し第１不純物領域を形成した後、前記
開口部の内部を含む前記第１絶縁膜上に金属膜を成膜
し、前記金属膜をパターニングすることによって第１電
極を形成する工程とを含むものである。That is, the present invention provides a step of forming a first conductivity type epitaxial layer on a first conductivity type semiconductor substrate; a step of forming a first insulating film on the epitaxial layer; Forming an opening in the film that reaches the epitaxial layer, and introducing a first conductivity type impurity into a first region located inside the opening at the surface of the epitaxial layer to form a first impurity region Forming a metal film on the first insulating film including the inside of the opening, and patterning the metal film to form a first electrode.

【００１３】また、本発明は、（ａ）第１導電型の半導
体基板上に形成された第１導電型のエピタキシャル層
と、（ｂ）前記エピタキシャル層上に形成された第１絶
縁膜と、（ｃ）前記第１絶縁膜に形成され前記エピタキ
シャル層に達する開口部と、（ｄ）前記エピタキシャル
層の表面にて前記開口部の内側に配置された第１領域に
形成された第１導電型の第１不純物領域と、（ｅ）前記
開口部の内部を含む前記第１絶縁膜上にてパターニング
された金属膜からなり、前記開口部の底部にて前記エピ
タキシャル層と接触する第１電極とを含むものである。Further, the present invention provides (a) a first conductivity type epitaxial layer formed on a first conductivity type semiconductor substrate, and (b) a first insulating film formed on the epitaxial layer. (C) an opening formed in the first insulating film and reaching the epitaxial layer; and (d) a first conductivity type formed in a first region located inside the opening on the surface of the epitaxial layer. And (e) a first electrode made of a metal film patterned on the first insulating film including the inside of the opening, and contacting the epitaxial layer at the bottom of the opening. Is included.

【００１４】[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【００１５】本実施の形態の半導体装置はショットキバ
リアダイオードを有するものである。この本実施の形態
の半導体装置の製造工程について図１〜図８を用いて説
明する。The semiconductor device of the present embodiment has a Schottky barrier diode. The manufacturing process of the semiconductor device according to the present embodiment will be described with reference to FIGS.

【００１６】まず、図１に示すように、ｎ型（第１導電
型）の導電型を有する不純物（たとえばＡｓ（ヒ素））
が高濃度（１×１０20個／ｃｍ3程度）にドーピングさ
れたｎ+型シリコンからなる半導体基板１を用意する。
続いて、気相成長法を用いて半導体基板１上にｎ型の導
電型を有するエピタキシャル層２を形成する。このエピ
タキシャル層２の膜厚、エピタキシャル層２に含まれる
ｎ型の導電型を有する不純物の濃度および後述するアノ
ード電極とエピタキシャル層２との接触面積を所定の値
に固定することにより、本実施の形態のショットキバリ
アダイオードの容量値を固定することができる。また、
エピタキシャル層２の膜厚、エピタキシャル層２に含ま
れるｎ型の導電型を有する不純物の濃度およびアノード
電極とエピタキシャル層２との接触面積を適当な値に設
定することにより、本実施の形態のショットキバリアダ
イオードの容量値を低化させることができる。ここで、
本実施の形態においては、エピタキシャル層２の膜厚は
２〜３μｍ程度とし、エピタキシャル層２に含まれるｎ
型の導電型を有する不純物の濃度は１×１０15個／ｃｍ
3程度とすることを例示できる。First, as shown in FIG. 1, an impurity having an n-type (first conductivity type) conductivity type (for example, As (arsenic))
A semiconductor substrate 1 made of n + -type silicon doped with a high concentration (about 1 × 10 20 / cm 3 ) is prepared.
Subsequently, an epitaxial layer 2 having an n-type conductivity is formed on the semiconductor substrate 1 by using a vapor phase growth method. By fixing the thickness of the epitaxial layer 2, the concentration of the impurity having the n-type conductivity contained in the epitaxial layer 2, and the contact area between the anode electrode and the epitaxial layer 2, which will be described later, to predetermined values, The capacitance value of the Schottky barrier diode in the form can be fixed. Also,
By setting the thickness of the epitaxial layer 2, the concentration of the impurity having the n-type conductivity contained in the epitaxial layer 2, and the contact area between the anode electrode and the epitaxial layer 2 to appropriate values, the Schottky of the present embodiment is obtained. The capacitance value of the barrier diode can be reduced. here,
In the present embodiment, the thickness of the epitaxial layer 2 is set to about 2 to 3 μm, and n
Concentration of the impurity having the conductivity type of 1 × 10 15 / cm
For example, it can be set to about 3 .

【００１７】次に、熱酸化法を用いてエピタキシャル層
２の表面に酸化シリコン膜３を形成する。続いて、ＣＶ
Ｄ（Chemical Vapor Deposition）法を用いてその酸化
シリコン膜３上にＰＳＧ（Phospho Silicate Glass）膜
４を堆積することにより、酸化シリコン膜３およびＰＳ
Ｇ膜４からなる表面保護膜（第１絶縁膜）５を形成す
る。Next, a silicon oxide film 3 is formed on the surface of the epitaxial layer 2 by using a thermal oxidation method. Then, CV
By depositing a PSG (Phospho Silicate Glass) film 4 on the silicon oxide film 3 using a D (Chemical Vapor Deposition) method, the silicon oxide film 3 and the PSG are deposited.
A surface protection film (first insulating film) 5 made of the G film 4 is formed.

【００１８】次に、図２に示すように、フォトリソグラ
フィ技術によりパターニングされたフォトレジスト膜
（図示は省略）をマスクとして表面保護膜５をエッチン
グし、エピタキシャル層２に達する開口部６を形成す
る。この開口部６の底面積が後述するアノード電極とエ
ピタキシャル層との接触面積となるものであり、前述し
たように、この接触面積を適当な値に設定することによ
り、本実施の形態のショットキバリアダイオードを低容
量化することが可能となる。また、開口部６の底面積は
所定の値で固定するものであり、直径５〜７μｍ程度の
平面円形とすることを例示できる。Next, as shown in FIG. 2, using a photoresist film (not shown) patterned by photolithography as a mask, the surface protective film 5 is etched to form an opening 6 reaching the epitaxial layer 2. . The bottom area of the opening 6 is a contact area between an anode electrode and an epitaxial layer, which will be described later. As described above, by setting this contact area to an appropriate value, the Schottky barrier according to the present embodiment can be obtained. It becomes possible to reduce the capacity of the diode. Further, the bottom area of the opening 6 is fixed at a predetermined value, and can be exemplified as a plane circle having a diameter of about 5 to 7 μm.

【００１９】次に、上記フォトレジスト膜を除去した
後、図３および図４に示すように、新たにフォトリソグ
ラフィ技術によりパターニングされたフォトレジスト膜
（図示は省略）をマスクとしてｎ型の導電型を有する不
純物（たとえばＡｓ、Ｐ（リン）またはＳｂ（アンチモ
ン）など）を開口部６の底面内の所定の領域（第１領
域）に導入することにより、開口部６の底面内で直径１
μｍ程度となるｎ型拡散領域（第１不純物領域）７をエ
ピタキシャル層２の表面に形成する。この時、後の工程
において開口部６内に形成される表面電極とｎ型拡散領
域７とをオーミックとするために、ｎ型拡散領域７中の
ｎ型の導電型を有する不純物の濃度が約１×１０18個／
ｃｍ3以上となるような条件で上記不純物を導入するも
のである。なお、図３は、本実施の形態の半導体装置の
製造工程中の要部平面図であり、図４は、図２に続く本
実施の形態の半導体装置の製造工程中の要部断面図であ
る。また、図４は、図３中のＡ−Ａ線に沿った断面図で
ある。Next, after removing the photoresist film, as shown in FIGS. 3 and 4, a photoresist film (not shown) newly patterned by photolithography is used as a mask to form an n-type conductive type. (For example, As, P (phosphorus) or Sb (antimony)) having a diameter of 1 in the bottom surface of the opening 6 by introducing an impurity having
An n-type diffusion region (first impurity region) 7 having a thickness of about μm is formed on the surface of the epitaxial layer 2. At this time, in order to make the surface electrode formed in the opening 6 and the n-type diffusion region 7 ohmic in a later step, the concentration of the impurity having the n-type conductivity in the n-type diffusion region 7 is reduced. 1 × 10 18 /
The above impurity is introduced under a condition of not less than cm 3 . FIG. 3 is a plan view of a main part of the semiconductor device according to the present embodiment during the manufacturing process thereof, and FIG. 4 is a cross-sectional view of a main part of the semiconductor device of the present embodiment following the manufacturing step following FIG. is there. FIG. 4 is a sectional view taken along the line AA in FIG.

【００２０】次に、上記不純物導入の際に用いたフォト
レジスト膜を除去した後、図５および図６に示すよう
に、開口部６内を含む表面保護膜５上に金属膜８を形成
する。この金属膜８としては、たとえばＣＶＤ法によっ
て堆積したＷ膜またはスパッタリング法によって堆積し
たＴｉ膜を例示することができる。続いて、フォトレジ
スト膜をマスクとしたエッチングによりその金属膜８を
パターニングした後、金属膜８上を含む表面保護膜５上
に金属膜９を形成する。この金属膜９としては、たとえ
ばスパッタリング法によって堆積したＡｌ（アルミニウ
ム）膜を例示することができる。次いで、フォトレジス
ト膜をマスクとしたエッチングによりその金属膜９をパ
ターニングすることによって、開口部６の底部にてエピ
タキシャル層２と接触する表面電極（アノード電極（第
１電極））１０を形成する。Next, after removing the photoresist film used in introducing the impurities, a metal film 8 is formed on the surface protection film 5 including the inside of the opening 6 as shown in FIGS. . Examples of the metal film 8 include a W film deposited by a CVD method and a Ti film deposited by a sputtering method. Subsequently, after the metal film 8 is patterned by etching using the photoresist film as a mask, a metal film 9 is formed on the surface protection film 5 including the metal film 8. As the metal film 9, for example, an Al (aluminum) film deposited by a sputtering method can be exemplified. Next, a surface electrode (anode electrode (first electrode)) 10 that contacts the epitaxial layer 2 at the bottom of the opening 6 is formed by patterning the metal film 9 by etching using the photoresist film as a mask.

【００２１】次に、図７に示すように、半導体基板１上
に窒化シリコン膜および酸化シリコン膜を順次堆積する
ことによって表面最終保護膜１１を形成する。続いて、
フォトリソグラフィ技術によってパターニングされたフ
ォトレジスト膜（図示は省略）をマスクとして表面最終
保護膜１１をエッチングすることにより、表面電極１０
に達する開口部１２を形成する。Next, as shown in FIG. 7, a silicon nitride film and a silicon oxide film are sequentially deposited on the semiconductor substrate 1 to form a surface final protective film 11. continue,
The surface final protective film 11 is etched using a photoresist film (not shown) patterned by the photolithography technique as a mask, thereby forming the surface electrode 10.
Is formed.

【００２２】次に、たとえば半導体基板１の裏面をグラ
インディングによって研削し、後述するパッケージ形態
に合わせて半導体基板１を薄くする。続いて、半導体基
板１の裏面をウェットエッチングした後、半導体基板１
を洗浄する。次いで、たとえばスパッタリング法を用い
て半導体基板１の裏面にＡｇ（銀）膜を堆積することに
よって裏面電極（カソード電極）１３を形成する。な
お、本実施の形態においては、裏面電極１３がＡｇ膜で
ある場合を例示するが、Ａｕ（金）／Ｓｂ（アンチモ
ン）／Ａｕからなる多層膜であっても良い。ここまでの
工程により、本実施の形態のショットキバリアダイオー
ド１４を形成することができる。Next, for example, the back surface of the semiconductor substrate 1 is ground by grinding, and the semiconductor substrate 1 is thinned in accordance with a package form described later. Subsequently, after the back surface of the semiconductor substrate 1 is wet-etched,
Wash. Next, a back electrode (cathode electrode) 13 is formed by depositing an Ag (silver) film on the back surface of the semiconductor substrate 1 using, for example, a sputtering method. In the present embodiment, the case where the back electrode 13 is an Ag film is illustrated, but a multilayer film made of Au (gold) / Sb (antimony) / Au may be used. Through the steps so far, the Schottky barrier diode 14 of the present embodiment can be formed.

【００２３】次に、半導体基板１をダイシングによって
切断し、ショットキバリアダイオード１４を単位素子に
分割した後、個々のショットキバリアダイオード１４を
樹脂により封止しパッケージングする。このパッケージ
ングにおいては、図８および図９に示すように、リード
１５にショットキバリアダイオード１４の裏面電極１３
（図８中での図示は省略）を接続する。続いて、表面電
極１０（図８中での図示は省略）をボンディングワイヤ
１６を介してリード１７と電気的に接続する。次いで、
リード１５の内端部、リード１７の内端部、ショットキ
バリアダイオード１４およびボンディングワイヤ１６を
封止樹脂１８により封止することにより、リード１５外
端部およびリード１７の外端部を実装用に外部に露出さ
せたパッケージを形成する。この時、封止樹脂１８の外
周部には、カラーバンド等の極性識別マーク１９が形成
される。Next, the semiconductor substrate 1 is cut by dicing to divide the Schottky barrier diode 14 into unit elements, and each Schottky barrier diode 14 is sealed with a resin and packaged. In this packaging, as shown in FIGS. 8 and 9, the back electrode 13 of the Schottky barrier diode 14 is
(Not shown in FIG. 8). Subsequently, the surface electrode 10 (not shown in FIG. 8) is electrically connected to the lead 17 via the bonding wire 16. Then
By sealing the inner end of the lead 15, the inner end of the lead 17, the Schottky barrier diode 14, and the bonding wire 16 with the sealing resin 18, the outer end of the lead 15 and the outer end of the lead 17 can be mounted. Form a package exposed to the outside. At this time, a polarity identification mark 19 such as a color band is formed on the outer periphery of the sealing resin 18.

【００２４】図１０は、本実施の形態のショットキバリ
アダイオードの順方向電圧に対する順方向電流特性ＩＦ
１と、ｎ型拡散領域７（たとえば図７参照）を設けてい
ないショットキバリアダイオードにおける順方向電圧に
対する順方向電流特性ＩＦ２とを示したものである。ま
た、図１１は、パッシブ方式のＥＴＣ車載器が有する受
信回路中に検波用として本実施の形態のショットキバリ
アダイオードを用いた場合における受信回路への入力電
圧に対する検波出力特性ＶＤ１と、ｎ型拡散領域７を設
けていないショットキバリアダイオードを用いた場合に
おける受信回路への入力電圧に対する検波出力特性ＶＤ
２とを示したものである。また、図１０および図１１
は、本発明者らが実験により得た結果を示すものであ
る。本実施の形態のショットキバリアダイオードにおい
ては、表面電極１０とエピタキシャル層２との接合部
（ショットキ接合部）内においてｎ型拡散領域７が設け
られていることから、このｎ型拡散領域７の抵抗成分を
リークパスとして接合部（ショットキ接合部）における
電流が流れやすくなっている。それにより、図１０に示
すように、本実施の形態のショットキバリアダイオード
は、同一の順方向電圧の場合において、ｎ型拡散領域７
を設けていないショットキバリアダイオードより大きな
順方向電流を得ることができる。また、図１を用いて前
述したように、エピタキシャル層２の膜厚、エピタキシ
ャル層２に含まれるｎ型の導電型を有する不純物の濃度
および表面電極１０とエピタキシャル層２との接触面積
を適当な値に設定することにより、本実施の形態のショ
ットキバリアダイオードの容量値を低化させることがで
きるので、本実施の形態のショットキバリアダイオード
においては、高順方向電流化および低容量化を同時に実
現することが可能となる。その結果、図１１に示すよう
に、検波用として本実施の形態のショットキバリアダイ
オードを用いた受信回路においては、ｎ型拡散領域７を
設けていないショットキバリアダイオードを用いた受信
回路より検波出力を向上することができる。特に、パッ
シブ方式のＥＴＣ車載器においては、約−４０ｄＢｍ程
度の低入力時において１ｍＶ程度以上の検波出力が求め
られるが、図１１に示したように、検波用として本実施
の形態のショットキバリアダイオードを用いた受信回路
を形成した場合には、約−４０ｄＢｍ程度の低入力時に
おいて１ｍＶ程度以上の検波出力が得られていることか
ら、この条件を満たすことが可能となる。FIG. 10 shows a forward current characteristic IF with respect to a forward voltage of the Schottky barrier diode of the present embodiment.
1 and a forward current characteristic IF2 with respect to a forward voltage in a Schottky barrier diode having no n-type diffusion region 7 (see, for example, FIG. 7). FIG. 11 shows a detection output characteristic VD1 with respect to an input voltage to the reception circuit when the Schottky barrier diode of the present embodiment is used for detection in the reception circuit of the passive type ETC vehicle-mounted device, and the n-type diffusion. Detection output characteristic VD with respect to the input voltage to the receiving circuit when a Schottky barrier diode without region 7 is used.
2 is shown. 10 and FIG.
Shows the results obtained by the present inventors through experiments. In the Schottky barrier diode of the present embodiment, since n-type diffusion region 7 is provided in the junction (Schottky junction) between surface electrode 10 and epitaxial layer 2, the resistance of n-type diffusion region 7 is reduced. Current flows easily at the junction (Schottky junction) using the component as a leak path. As a result, as shown in FIG. 10, the Schottky barrier diode of the present embodiment has the n-type diffusion region 7 at the same forward voltage.
Can provide a larger forward current than a Schottky barrier diode not provided with. Also, as described above with reference to FIG. 1, the thickness of the epitaxial layer 2, the concentration of the n-type impurity contained in the epitaxial layer 2, and the contact area between the surface electrode 10 and the epitaxial layer 2 are appropriately adjusted. By setting the value to a value, the capacitance value of the Schottky barrier diode of the present embodiment can be reduced. Therefore, in the Schottky barrier diode of the present embodiment, high forward current and low capacitance can be simultaneously realized. It is possible to do. As a result, as shown in FIG. 11, in the receiving circuit using the Schottky barrier diode according to the present embodiment for detection, the detection output from the receiving circuit using the Schottky barrier diode without the n-type diffusion region 7 is output. Can be improved. In particular, in a passive type ETC on-vehicle device, a detection output of about 1 mV or more is required at a low input of about -40 dBm. However, as shown in FIG. 11, the Schottky barrier diode according to the present embodiment is used for detection. In the case where a receiving circuit using is used, a detection output of about 1 mV or more is obtained at a low input of about −40 dBm, so that this condition can be satisfied.

【００２５】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments, and various modifications may be made without departing from the gist of the invention. Needless to say, it can be changed.

【００２６】たとえば前記実施の形態においては、エピ
タキシャル層と接触する表面電極をＷ膜またはＴｉ膜と
Ａｌ膜との積層膜から形成する場合について示したが、
Ｗ、Ｔｉ、Ａｌ、Ｍｏ（モリブデン）、Ｐｄ（パラジウ
ム）およびＶ（バナジウム）などのような金属のうち、
選択された２種類以上の積層膜または混合膜から形成し
ても良い。For example, in the above-described embodiment, the case where the surface electrode in contact with the epitaxial layer is formed from a W film or a laminated film of a Ti film and an Al film has been described.
Among metals such as W, Ti, Al, Mo (molybdenum), Pd (palladium) and V (vanadium),
It may be formed from two or more selected laminated films or mixed films.

【００２７】また、前記実施の形態においては、ｎ型の
導電型を有する半導体基板を用いてショットキバリアダ
イオードを形成する場合について例示したが、ｐ型の導
電型を有する半導体基板を用いてショットキバリアダイ
オードを形成してもよい。この場合、他の部材について
は、前記実施の形態で示した導電型とは逆の導電型であ
るｐ型の導電型を有するものを用い、導入する不純物と
してはＢ（ホウ素）またはＢＦ2を例示することができ
る。In the above embodiment, the case where the Schottky barrier diode is formed by using the semiconductor substrate having the n-type conductivity has been exemplified. However, the Schottky barrier diode is formed by using the semiconductor substrate having the p-type conductivity. A diode may be formed. In this case, for the other members, those having a p-type conductivity type, which is a conductivity type opposite to the conductivity type shown in the above embodiment, are used, and B (boron) or BF 2 is used as an impurity to be introduced. Examples can be given.

【００２８】[0028]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。 （１）第１導電型の半導体基板上に所定の膜厚および所
定の不純物濃度で第１導電型のエピタキシャル層を形成
し、そのエピタキシャル層と接触する第１電極を形成
し、エピタキシャル層と第１電極との接触部内に第１導
電型の第１不純物領域を形成することによりショットキ
バリアダイオードを形成するので、ショットキバリアダ
イオードの高順方向電流化および低容量化を同時に実現
することができる。 （２）ショットキバリアダイオードにおいて、高順方向
電流化および低容量化を同時に実現することができるの
で、パッシブ方式のＥＴＣ車載器が有する受信回路中に
検波用としてショットキバリアダイオードを用いた場合
には、入力電圧が低い場合でも高い検波出力を得ること
ができる。The effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows. (1) An epitaxial layer of a first conductivity type is formed on a semiconductor substrate of a first conductivity type with a predetermined thickness and a predetermined impurity concentration, and a first electrode in contact with the epitaxial layer is formed. Since the Schottky barrier diode is formed by forming the first impurity region of the first conductivity type in the contact portion with one electrode, it is possible to simultaneously achieve a high forward current and a low capacitance of the Schottky barrier diode. (2) In a Schottky barrier diode, a high forward current and a low capacitance can be realized at the same time. Therefore, when a Schottky barrier diode is used for detection in a receiving circuit of a passive type ETC vehicle-mounted device, Even when the input voltage is low, a high detection output can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施の形態である半導体装置の製造
方法を説明する要部断面図である。FIG. 1 is a fragmentary cross-sectional view for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention;

【図２】図１に続く半導体装置の製造工程中の要部断面
図である。2 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 1;

【図３】本発明の一実施の形態である半導体装置の製造
工程中の要部平面図である。FIG. 3 is a plan view of a principal part during a manufacturing step of the semiconductor device according to the embodiment of the present invention;

【図４】図２に続く半導体装置の製造工程中の要部断面
図である。FIG. 4 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 2;

【図５】図３に続く半導体装置の製造工程中の要部平面
図である。5 is a fragmentary plan view of the semiconductor device during a manufacturing step following that of FIG. 3;

【図６】図４に続く半導体装置の製造工程中の要部断面
図である。6 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 4;

【図７】図６に続く半導体装置の製造工程中の要部断面
図である。7 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 6;

【図８】本発明の一実施の形態である半導体装置の製造
工程中の要部断面図である。FIG. 8 is an essential part cross sectional view of the semiconductor device of one embodiment of the present invention during a manufacturing step;

【図９】本発明の一実施の形態である半導体装置の製造
工程中の要部平面図である。FIG. 9 is a plan view of a main part during a manufacturing step of the semiconductor device according to the embodiment of the present invention;

【図１０】本発明の一実施の形態である半導体装置が有
するショットキバリアダイオードおよび従来のショット
キバリアダイオードの順方向特性を示す説明図である。FIG. 10 is an explanatory diagram showing forward characteristics of a Schottky barrier diode included in a semiconductor device according to an embodiment of the present invention and a conventional Schottky barrier diode.

【図１１】本発明の一実施の形態であるショットキバリ
アダイオードを有する半導体装置および従来のショット
キバリアダイオードを有する半導体装置の検波出力を示
す説明図である。FIG. 11 is an explanatory diagram showing detection outputs of a semiconductor device having a Schottky barrier diode according to an embodiment of the present invention and a conventional semiconductor device having a Schottky barrier diode.

【符号の説明】[Explanation of symbols]

１ 半導体基板 ２ エピタキシャル層 ３ 酸化シリコン膜 ４ ＰＳＧ膜 ５ 表面保護膜（第１絶縁膜） ６ 開口部 ７ ｎ型拡散領域（第１不純物領域） ８、９ 金属膜 １０ 表面電極（アノード電極（第１電極）） １１ 表面最終保護膜 １２ 開口部 １３ 裏面電極（カソード電極） １４ ショットキバリアダイオード １５ リード １６ ボンディングワイヤ １７ リード １８ 封止樹脂 １９ 極性識別マーク ＩＦ１、ＩＦ２ 順方向電流特性 ＶＤ１、ＶＤ２ 検波出力特性 1 semiconductor substrate 2 Epitaxial layer 3 Silicon oxide film 4 PSG film 5 Surface protective film (first insulating film) 6 opening 7 n-type diffusion region (first impurity region) 8, 9 metal film 10. Surface electrode (anode electrode (first electrode)) 11 Surface final protective film 12 opening 13 Back electrode (cathode electrode) 14 Schottky barrier diode 15 Lead 16 Bonding wire 17 Lead 18 sealing resin 19 Polarity identification mark IF1, IF2 Forward current characteristics VD1, VD2 detection output characteristics

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野澤 俊哉 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M104 AA01 BB04 BB07 BB08 BB09 BB13 BB14 BB16 BB18 CC01 CC03 DD16 DD17 DD26 DD37 DD43 DD64 DD65 EE12 FF13 FF22 GG03 HH20    ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Toshiya Nozawa             5-20-1, Josuihoncho, Kodaira-shi, Tokyo             Hitachi, Ltd. Semiconductor Group F term (reference) 4M104 AA01 BB04 BB07 BB08 BB09                       BB13 BB14 BB16 BB18 CC01                       CC03 DD16 DD17 DD26 DD37                       DD43 DD64 DD65 EE12 FF13                       FF22 GG03 HH20

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 （ａ）第１導電型の半導体基板上に第１
導電型の不純物を含むエピタキシャル層を形成する工
程、（ｂ）前記エピタキシャル層上に第１絶縁膜を形成
する工程、（ｃ）前記第１絶縁膜に前記エピタキシャル
層に達する開口部を形成する工程、（ｄ）前記エピタキ
シャル層の表面にて前記開口部の内側に配置された第１
領域に前記第１導電型の不純物を導入し、第１不純物領
域を形成する工程、（ｅ）前記（ｄ）工程後、前記開口
部の内部を含む前記第１絶縁膜上に金属膜を成膜し、前
記金属膜をパターニングすることによって第１電極を形
成する工程、を含むことを特徴とする半導体装置の製造
方法。(A) A first conductive type semiconductor substrate is provided on a first conductive type semiconductor substrate.
Forming an epitaxial layer containing a conductive type impurity, (b) forming a first insulating film on the epitaxial layer, and (c) forming an opening in the first insulating film reaching the epitaxial layer. (D) a first electrode disposed inside the opening on the surface of the epitaxial layer;
Forming a first impurity region by introducing the impurity of the first conductivity type into the region; (e) forming a metal film on the first insulating film including the inside of the opening after the step (d). Forming a first electrode by forming a film and patterning the metal film. 【請求項２】 （ａ）第１導電型の半導体基板上に第１
導電型の不純物を含むエピタキシャル層を形成する工
程、（ｂ）前記エピタキシャル層上に第１絶縁膜を形成
する工程、（ｃ）前記第１絶縁膜に前記エピタキシャル
層に達する開口部を形成する工程、（ｄ）前記エピタキ
シャル層の表面にて前記開口部の内側に配置された第１
領域に前記第１導電型の不純物を導入し、第１不純物領
域を形成する工程、（ｅ）前記（ｄ）工程後、前記開口
部の内部を含む前記第１絶縁膜上に金属膜を成膜し、前
記金属膜をパターニングすることによって第１電極を形
成する工程、を含み、前記エピタキシャル層の厚さ、前
記エピタキシャル層中の前記不純物の濃度および前記エ
ピタキシャル層と前記第１電極との接触面積は所定値に
固定することを特徴とする半導体装置の製造方法。2. (a) A first conductive type semiconductor substrate is formed on a first conductive type semiconductor substrate.
Forming an epitaxial layer containing a conductive type impurity, (b) forming a first insulating film on the epitaxial layer, and (c) forming an opening in the first insulating film reaching the epitaxial layer. (D) a first electrode disposed inside the opening on the surface of the epitaxial layer;
Forming a first impurity region by introducing the impurity of the first conductivity type into the region; (e) forming a metal film on the first insulating film including the inside of the opening after the step (d). Forming a first electrode by filming and patterning the metal film, the thickness of the epitaxial layer, the concentration of the impurity in the epitaxial layer, and the contact between the epitaxial layer and the first electrode. A method for manufacturing a semiconductor device, wherein an area is fixed to a predetermined value. 【請求項３】 第１導電型の半導体基板上に形成され第
１導電型の不純物を含むエピタキシャル層と、前記エピ
タキシャル層上に形成された第１絶縁膜と、前記第１絶
縁膜に形成され前記エピタキシャル層に達する開口部
と、前記エピタキシャル層の表面にて前記開口部の内側
に配置された第１領域に形成された第１導電型の第１不
純物領域と、前記開口部の内部を含む前記第１絶縁膜上
にてパターニングされた金属膜からなり、前記開口部の
底部にて前記エピタキシャル層と接触する第１電極とを
含むことを特徴とする半導体装置。3. An epitaxial layer formed on a semiconductor substrate of the first conductivity type and containing an impurity of the first conductivity type, a first insulating film formed on the epitaxial layer, and formed on the first insulating film. An opening reaching the epitaxial layer, a first impurity region of a first conductivity type formed in a first region disposed inside the opening at a surface of the epitaxial layer, and an inside of the opening. A semiconductor device comprising: a metal film patterned on the first insulating film; and a first electrode in contact with the epitaxial layer at a bottom of the opening. 【請求項４】 第１導電型の半導体基板上に形成され第
１導電型の不純物を含むエピタキシャル層と、前記エピ
タキシャル層上に形成された第１絶縁膜と、前記第１絶
縁膜に形成され前記エピタキシャル層に達する開口部
と、前記エピタキシャル層の表面にて前記開口部の内側
に配置された第１領域に形成された第１導電型の第１不
純物領域と、前記開口部の内部を含む前記第１絶縁膜上
にてパターニングされた金属膜からなり、前記開口部の
底部にて前記エピタキシャル層と接触する第１電極とを
含み、前記エピタキシャル層の厚さ、前記エピタキシャ
ル層中の前記不純物の濃度および前記エピタキシャル層
と前記第１電極との接触面積は所定の値で固定されて形
成されていることを特徴とする半導体装置。4. An epitaxial layer formed on a semiconductor substrate of the first conductivity type and containing an impurity of the first conductivity type, a first insulating film formed on the epitaxial layer, and formed on the first insulating film. An opening reaching the epitaxial layer, a first impurity region of a first conductivity type formed in a first region disposed inside the opening at a surface of the epitaxial layer, and an inside of the opening. A first electrode made of a metal film patterned on the first insulating film, the first electrode being in contact with the epitaxial layer at a bottom of the opening; a thickness of the epitaxial layer; And a contact area between the epitaxial layer and the first electrode is fixed at a predetermined value.
JP2002148843A 2002-05-23 2002-05-23 Semiconductor device and its manufacturing method Pending JP2003347540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002148843A JP2003347540A (en) 2002-05-23 2002-05-23 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002148843A JP2003347540A (en) 2002-05-23 2002-05-23 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003347540A true JP2003347540A (en) 2003-12-05

Family

ID=29767240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002148843A Pending JP2003347540A (en) 2002-05-23 2002-05-23 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003347540A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078420A (en) * 2006-09-21 2008-04-03 Advantest Corp Detection element, receiver, and manufacturing method
JP2018050050A (en) * 2012-06-06 2018-03-29 ローム株式会社 Semiconductor device
CN113871467A (en) * 2021-09-28 2021-12-31 吉林华微电子股份有限公司 Schottky diode and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078420A (en) * 2006-09-21 2008-04-03 Advantest Corp Detection element, receiver, and manufacturing method
JP2018050050A (en) * 2012-06-06 2018-03-29 ローム株式会社 Semiconductor device
US10600873B2 (en) 2012-06-06 2020-03-24 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
US11004939B2 (en) 2012-06-06 2021-05-11 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
US11610970B2 (en) 2012-06-06 2023-03-21 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
CN113871467A (en) * 2021-09-28 2021-12-31 吉林华微电子股份有限公司 Schottky diode and manufacturing method thereof
CN113871467B (en) * 2021-09-28 2023-08-04 吉林华微电子股份有限公司 Schottky diode and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5004800B2 (en) Solderable top metal for silicon carbide devices
US6498381B2 (en) Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6841814B2 (en) Photodiode for ultra high speed optical communication and fabrication method therefor
US8999807B2 (en) Method for manufacturing a semiconductor component that includes a common mode choke and structure
JP2002305309A (en) Semiconductor device and its manufacturing method
KR0132008B1 (en) Semiconductor device having layered electrode
KR101590235B1 (en) Optoelectronic semiconductor chip
US20220262710A1 (en) Semiconductor device and method of manufacturing the same
JP2004303755A (en) Process for fabricating semiconductor device and semiconductor device
JP3432708B2 (en) Semiconductor devices and semiconductor modules
JP2003347540A (en) Semiconductor device and its manufacturing method
JP2008270654A (en) Semiconductor device
JP2007207796A (en) Method of manufacturing semiconductor device
US6787871B2 (en) Integrated schottky barrier diode and manufacturing method thereof
JP2004179305A (en) Semiconductor device and manufacturing method therefor
KR100612189B1 (en) Schottky barrier diode and method of fabricating the same
KR100612186B1 (en) Schottky barrier diode and method of fabricating the same
JP3466543B2 (en) Schottky barrier type semiconductor device and manufacturing method thereof
JP2002124686A (en) Semiconductor device and manufacturing method thereof
US20040041178A1 (en) Photodiode for ultra high speed optical communication and fabrication method therefor
JP2003303955A (en) Semiconductor device and manufacturing method thereof
JPH10117002A (en) Schottky barrier semiconductor device and its manufacturing method
JPH10117001A (en) Schottky barrier semiconductor device and its manufacturing method
JP2009283750A (en) Semiconductor device, and method for manufacturing thereof
JP2001210655A (en) Bipolar element and manufacturing method therefor