JP2003347333A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2003347333A
JP2003347333A JP2002148838A JP2002148838A JP2003347333A JP 2003347333 A JP2003347333 A JP 2003347333A JP 2002148838 A JP2002148838 A JP 2002148838A JP 2002148838 A JP2002148838 A JP 2002148838A JP 2003347333 A JP2003347333 A JP 2003347333A
Authority
JP
Japan
Prior art keywords
bumps
semiconductor chip
bump
space
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002148838A
Other languages
Japanese (ja)
Inventor
Tsutomu Nakahara
強 中原
Mitsugi Oshima
貢 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002148838A priority Critical patent/JP2003347333A/en
Publication of JP2003347333A publication Critical patent/JP2003347333A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13015Shape in top view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405Shape
    • H01L2224/14051Bump connectors having different shapes

Abstract

<P>PROBLEM TO BE SOLVED: To prevent faulty short circuit between bumps formed on a semiconductor chip. <P>SOLUTION: Shapes of the bumps formed on the semiconductor chip are formed so as to comprise line segments except vertical or parallel line segments with respect to segments constituting the profile of the semiconductor chip whereby a space between projected electrodes is increased. For example, the shapes of the bumps 5 formed on the semiconductor chip 4 are formed specified into triangles and the bumps 5 are arranged so that the vertexes of triangles are inverted alternately between adjacent bumps 5. Accordingly to this method, the adjacent bumps 5 are arranged in one row while converting the shapes of the bumps so that a triangle, an inverted triangle, a triangle and so on are arrayed in one row. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、突起電極を密に設けた半導体装置に適用して
有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a technology effective when applied to a semiconductor device having densely arranged protruding electrodes.

【0002】[0002]

【従来の技術】半導体チップの実装技術において、突起
電極であるバンプが盛んに使用されるようになってきて
いる。
2. Description of the Related Art In semiconductor chip mounting technology, bumps, which are protruding electrodes, have been actively used.

【0003】バンプを使用した実装技術としては、半導
体チップ上に設けられたバンプと基板の電極を直接対向
して位置を合わせて密着させ、熱および圧力を加えて接
合するフリップチップボンディング技術や、バンプを設
けた半導体チップをフレキシブルフィルム基板にフェイ
スダウン実装するTAB(Tape Automated Bonding)
やTCP(Tape Carrier Package)技術が知られてい
る。
[0003] As a mounting technique using a bump, a flip chip bonding technique in which a bump provided on a semiconductor chip and an electrode of a substrate are directly opposed to each other and aligned and adhered to each other, and heat and pressure are applied for bonding, TAB (Tape Automated Bonding) for mounting semiconductor chips with bumps face down on flexible film substrates
And TCP (Tape Carrier Package) technology are known.

【0004】[0004]

【発明が解決しようとする課題】上記した技術において
は、基板の配線密度を高くするため、半導体チップ上に
設けられたバンプの大きさを小さくするとともに、密に
配置することが行われている。
In the above-mentioned technique, in order to increase the wiring density of the substrate, the size of the bumps provided on the semiconductor chip is reduced and the bumps are densely arranged. .

【0005】しかし、バンプを密に配置した場合、半導
体チップを基板に実装する際に生ずるバンプの変形によ
り、隣接するバンプ間でショート不良が発生しやすくな
るという問題点がある。
[0005] However, when the bumps are densely arranged, there is a problem that a short-circuit failure easily occurs between adjacent bumps due to the deformation of the bumps generated when the semiconductor chip is mounted on the substrate.

【0006】また、半導体チップに設けられたバンプに
導電性の異物が付着し、異物を介して隣接するバンプ間
でショート不良が発生するという問題点がある。
Another problem is that conductive foreign matter adheres to the bumps provided on the semiconductor chip, and short-circuiting occurs between adjacent bumps via the foreign matter.

【0007】特に、液晶ドライバは、入出力端子の数が
極めて多く、これに伴ってバンプ間の距離が極めて狭く
なっている。このため、半導体チップを基板に実装する
際に生ずるバンプの変形や導電性異物の付着により、シ
ョート不良が発生しやすいという問題点がある。
In particular, the number of input / output terminals of a liquid crystal driver is extremely large, and accordingly, the distance between bumps is extremely reduced. For this reason, there is a problem in that short-circuit defects are likely to occur due to deformation of bumps and adhesion of conductive foreign matter generated when the semiconductor chip is mounted on the substrate.

【0008】本発明の目的は、バンプを密に配置して
も、隣接するバンプ間においてショート不良が発生しに
くい技術を提供することにある。
An object of the present invention is to provide a technique in which short-circuit failure is unlikely to occur between adjacent bumps even if the bumps are densely arranged.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0011】本発明は、突起電極を設けた半導体チップ
を備え、前記突起電極の外形は、前記半導体チップの外
形を構成する線分に直角または平行な線分以外の線分を
含んで構成されているものである。
The present invention includes a semiconductor chip provided with a protruding electrode, and the outer shape of the protruding electrode includes a line segment other than a line segment perpendicular or parallel to a line segment constituting the outer shape of the semiconductor chip. Is what it is.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。また、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and repeated description thereof will be omitted.

【0013】(実施の形態1)本実施の形態1の半導体
装置は、中継基板(インターポーザ)となるフィルム基
板とこのフィルム基板に搭載された半導体チップとによ
り構成されたチップオンフィルム(Chip On Film;C
OF)構造の液晶ドライバであり、例えばパソコンや移
動体通信端末の液晶基板に実装して使用されるものであ
る。
(Embodiment 1) The semiconductor device of Embodiment 1 is a chip-on-film (Chip On Film) comprising a film substrate serving as a relay substrate (interposer) and a semiconductor chip mounted on the film substrate. ; C
This is a liquid crystal driver having an OF) structure, for example, mounted on a liquid crystal substrate of a personal computer or a mobile communication terminal and used.

【0014】図1は、半導体チップを搭載するフィルム
基板1を示す斜視図である。
FIG. 1 is a perspective view showing a film substrate 1 on which a semiconductor chip is mounted.

【0015】フィルム基板1は、ポリイミド樹脂よりな
る絶縁フィルム2の一面に銅(Cu)よりなるリード3
が形成されており、略中央部に半導体チップを搭載する
半導体チップ搭載領域Aを有している。
A film substrate 1 has a lead 3 made of copper (Cu) on one surface of an insulating film 2 made of a polyimide resin.
Is formed, and has a semiconductor chip mounting area A in which a semiconductor chip is mounted substantially in the center.

【0016】図2は、フィルム基板1に搭載される半導
体チップ4を示した平面図である。また、図3は、半導
体チップ4の一長辺の周辺を拡大した拡大図である。
FIG. 2 is a plan view showing the semiconductor chip 4 mounted on the film substrate 1. FIG. 3 is an enlarged view in which the periphery of one long side of the semiconductor chip 4 is enlarged.

【0017】半導体チップ4は、単結晶シリコン基板か
ら構成され、その主面には、図示しない液晶駆動用回路
が形成されている。また、半導体チップ4の主面の周辺
部には、図2に示すように突起電極であるバンプ5(突
起電極)が半導体チップ4の長辺方向(x軸方向)およ
び短辺方向(y軸方向)に沿って一列に形成されてい
る。
The semiconductor chip 4 is formed of a single crystal silicon substrate, and a liquid crystal driving circuit (not shown) is formed on a main surface thereof. As shown in FIG. 2, bumps 5 (protruding electrodes), which are protruding electrodes, are provided on the periphery of the main surface of the semiconductor chip 4. Direction).

【0018】図4は、リード3が形成されたフィルム基
板1に半導体チップ4が搭載された様子を示す斜視図で
ある。
FIG. 4 is a perspective view showing a state where the semiconductor chip 4 is mounted on the film substrate 1 on which the leads 3 are formed.

【0019】半導体チップ4は、フィルム基板1の半導
体チップ搭載領域A上に搭載されており、半導体チップ
4に形成された個々のバンプ5が、それに対応するフィ
ルム基板1上の個々のリード3に接続されている。
The semiconductor chip 4 is mounted on the semiconductor chip mounting area A of the film substrate 1, and the individual bumps 5 formed on the semiconductor chip 4 are connected to the corresponding leads 3 on the film substrate 1. It is connected.

【0020】半導体チップ4は、半導体ウェハ上に区画
されたチップ領域に周知の半導体製造技術を使用して液
晶駆動回路や入出力端子が形成され、この形成された入
出力端子上に上記バンプを形成後、半導体ウェハをダイ
シングしてチップ領域を個片化することにより製造され
たものである。
In the semiconductor chip 4, a liquid crystal drive circuit and input / output terminals are formed in a chip region partitioned on a semiconductor wafer by using a well-known semiconductor manufacturing technique, and the bumps are formed on the formed input / output terminals. After the formation, the semiconductor wafer is diced to singulate the chip region to produce a chip.

【0021】半導体チップ4に形成されているバンプ5
は、図2、図3に示すように三角形の形状をしており、
隣接するバンプ5間で三角形の頂点が上下逆になるよう
に配置されている。すなわち、隣接するバンプ5は、三
角形、逆三角形、三角形というように、交互に形状を反
転させながら一列に並んでいる。
Bump 5 formed on semiconductor chip 4
Has a triangular shape as shown in FIGS. 2 and 3,
The triangles are arranged such that the vertices of the triangle are upside down between the adjacent bumps 5. That is, the adjacent bumps 5 are arranged in a line while alternately inverting the shape, such as a triangle, an inverted triangle, and a triangle.

【0022】バンプ5は、半導体チップ4の入出力端子
(ボンディングパッド)上に電解メッキ、無電解メッ
キ、蒸着またはスパッタリングなどの方法によって形成
される。
The bumps 5 are formed on input / output terminals (bonding pads) of the semiconductor chip 4 by a method such as electrolytic plating, electroless plating, evaporation or sputtering.

【0023】以下に、三角形をしたバンプ5の間にある
スペースと長方形をしたバンプの間にあるスペースとを
比較する。
The following is a comparison between the space between the triangular bumps 5 and the space between the rectangular bumps.

【0024】図14は、本発明者が検討した図であっ
て、液晶ドライバに搭載される半導体チップ101を示
した図である。また、図15は、半導体チップ101の
一長辺の周辺を拡大した拡大図である。
FIG. 14 is a diagram studied by the present inventor and shows the semiconductor chip 101 mounted on the liquid crystal driver. FIG. 15 is an enlarged view in which the periphery of one long side of the semiconductor chip 101 is enlarged.

【0025】半導体チップ101に形成されたバンプ1
02は、長方形の形状をしており、x軸方向およびy軸
方向に沿って一列に形成されている。
Bump 1 formed on semiconductor chip 101
02 has a rectangular shape and is formed in a line along the x-axis direction and the y-axis direction.

【0026】長方形をしたバンプ102間のx軸方向の
ピッチをPとし、バンプ102のx軸方向の長さをaと
すると、隣接するバンプ102間のスペースは、P−a
となる。
Assuming that the pitch between the rectangular bumps 102 in the x-axis direction is P and the length of the bumps 102 in the x-axis direction is a, the space between the adjacent bumps 102 is P-a
It becomes.

【0027】一方、図3に示す三角形をしたバンプ5間
のx軸方向のピッチを上記した長方形の形状をしたバン
プ102間のピッチと同じPとし、三角形をしたバンプ
の底辺の長さをaとすると、隣接するバンプ5間のスペ
ースは、P−a/2となる。
On the other hand, the pitch in the x-axis direction between the triangular bumps 5 shown in FIG. 3 is set to P, which is the same as the pitch between the above-mentioned rectangular bumps 102, and the length of the base of the triangular bump is a. Then, the space between adjacent bumps 5 is Pa / 2.

【0028】したがって、図3に示す三角形の形状をし
たバンプ5間のスペースは、図15に示す長方形の形状
をしたバンプ102間のスペースに比べてa/2だけ大
きくなることがわかる。
Accordingly, it can be seen that the space between the triangular bumps 5 shown in FIG. 3 is larger by a / 2 than the space between the rectangular bumps 102 shown in FIG.

【0029】このようにバンプ5の形状を、三角形、つ
まり半導体チップ4の外形を構成する線分に直角または
平行な線分以外の線分を含んで構成することにより、隣
接するバンプ5間のスペースを大きくとることができ
る。このため、導電性異物の付着によるショート不良や
半導体チップ4をフィルム基板1に実装する際のバンプ
5の変形によるショート不良を防止できる。したがっ
て、液晶ドライバの歩留まり向上を図ることができ、信
頼性向上を図ることができる。
As described above, by forming the shape of the bumps 5 so as to include triangles, that is, lines other than lines perpendicular or parallel to the lines constituting the outer shape of the semiconductor chip 4, the bumps 5 between the adjacent bumps 5 can be formed. Space can be increased. For this reason, short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of the bump 5 when the semiconductor chip 4 is mounted on the film substrate 1 can be prevented. Therefore, the yield of the liquid crystal driver can be improved, and the reliability can be improved.

【0030】また、図3に示す三角形をしたバンプ5自
体の面積は、底辺の長さ(x軸方向)をa、高さ(y軸
方向)をbとするとa×b/2であり、図15に示す長
方形をしたバンプ102の面積は、x軸方向の長さを
a、y軸方向の長さをbとすると、a×bである。
The area of the triangular bump 5 itself shown in FIG. 3 is a × b / 2, where a is the base length (x-axis direction) and b is the height (y-axis direction). The area of the rectangular bump 102 shown in FIG. 15 is a × b, where a is the length in the x-axis direction and b is the length in the y-axis direction.

【0031】したがって、図3に示す三角形をしたバン
プ5自体の面積は、図15に示す長方形をしたバンプ1
02の面積に比べてa×b/2だけ小さくなる。このた
め、バンプ5に生ずる凹部も小さくなる。したがって、
バンプ5に針状のプローブを押し当てて電気的特性のテ
ストを行うときの接触不良を低減することができる。
Therefore, the area of the triangular bump 5 itself shown in FIG. 3 is smaller than that of the rectangular bump 1 shown in FIG.
02 is smaller by a × b / 2 than the area of No. 02. For this reason, the concave portion generated in the bump 5 is also reduced. Therefore,
Poor contact can be reduced when a needle-shaped probe is pressed against the bump 5 to test the electrical characteristics.

【0032】次に、本実施の形態1における半導体装置
である液晶ドライバの製造工程を説明する。
Next, a process of manufacturing a liquid crystal driver which is a semiconductor device according to the first embodiment will be described.

【0033】まず、個々のチップ領域に液晶駆動回路と
入出力端子(ボンディングパット)を形成した半導体ウ
ェハを用意する。
First, a semiconductor wafer having a liquid crystal drive circuit and input / output terminals (bonding pads) formed in individual chip regions is prepared.

【0034】そして、半導体ウェハ上にバリアメタル膜
を形成した後、レジスト膜を塗布する。その後、露光、
現像を行うことによりバンプ形成のためのパターニング
を行う。パターニングは、入出力端子上部に、レジスト
膜が除去された三角形領域が形成されるように行う。
Then, after forming a barrier metal film on the semiconductor wafer, a resist film is applied. Then exposure,
By performing development, patterning for bump formation is performed. The patterning is performed so that a triangular region from which the resist film has been removed is formed above the input / output terminals.

【0035】次に、めっき法を使用して入出力端子上に
形成された三角形領域に金(Au)よりなるバンプを形
成する。このようにして、半導体チップ上に三角形に形
状をしたバンプを形成することができる。
Next, a bump made of gold (Au) is formed in a triangular area formed on the input / output terminal by using a plating method. Thus, a triangular-shaped bump can be formed on the semiconductor chip.

【0036】そして、不要となったレジスト膜を除去
し、新たに半導体ウェハ上にレジスト膜を塗布し、露
光、現像することによりバリアメタル膜をエッチングす
るパターンを形成する。そして形成したレジストパター
ンをマスクとしてウェハ上に露出しているバリアメタル
膜を除去した後、レジスト膜を除去する。その後、熱処
理を行う。
Then, the unnecessary resist film is removed, and a new resist film is applied on the semiconductor wafer, and is exposed and developed to form a pattern for etching the barrier metal film. Then, after the barrier metal film exposed on the wafer is removed using the formed resist pattern as a mask, the resist film is removed. After that, heat treatment is performed.

【0037】次に、半導体ウェハをダイシングすること
により、チップ領域を個片化し、液晶駆動回路および三
角形のバンプを形成した半導体チップが形成される。
Next, by dicing the semiconductor wafer, the chip area is singulated to form a semiconductor chip on which a liquid crystal drive circuit and triangular bumps are formed.

【0038】その後、半導体チップ上に形成されたバン
プとフィルム基板に形成されているリードとを同時に一
括接続することにより、フィルム基板上に半導体チップ
を搭載し、液晶ドライバを形成する。
Thereafter, the bumps formed on the semiconductor chip and the leads formed on the film substrate are simultaneously connected together, thereby mounting the semiconductor chip on the film substrate to form a liquid crystal driver.

【0039】(実施の形態2)図5は、本実施の形態2
における液晶ドライバに搭載される半導体チップ6の一
長辺の周辺を拡大した拡大図である。
(Embodiment 2) FIG. 5 shows Embodiment 2 of the present invention.
FIG. 4 is an enlarged view of the vicinity of one long side of the semiconductor chip 6 mounted on the liquid crystal driver in FIG.

【0040】半導体チップ6の長辺の周辺部には、突起
電極であるバンプ7が形成されている。このバンプ7
は、台形の形状をしており、隣接するバンプ7間で台形
の形状が上下逆になるように配置されている。すなわ
ち、隣接するバンプ7は、交互に形状を反転させながら
一列に並んでいる。
A bump 7 which is a protruding electrode is formed on the periphery of the long side of the semiconductor chip 6. This bump 7
Has a trapezoidal shape, and is arranged such that the trapezoidal shape is inverted between adjacent bumps 7. That is, the adjacent bumps 7 are arranged in a line while alternately inverting the shape.

【0041】この並んでいるバンプ7間のx軸方向のピ
ッチをP、台形の下底(長い辺)の長さをa、上底(短
い辺)の長さをcとすると、隣接するバンプ7間のスペ
ースは、(P−(a+c)/2)となる。したがって、
台形の形状をしたバンプ7間のスペースは、図15に示
す長方形の形状をしたバンプ102間のスペースに比べ
て(a−c)/2だけ大きいことがわかる。
When the pitch in the x-axis direction between the arranged bumps 7 in the x-axis direction is P, the length of the lower base (long side) of the trapezoid is a, and the length of the upper base (short side) is c, the adjacent bumps The space between 7 is (P- (a + c) / 2). Therefore,
It can be seen that the space between the trapezoidal bumps 7 is larger by (ac) / 2 than the space between the rectangular bumps 102 shown in FIG.

【0042】このようにバンプ7の形状を、台形、つま
り半導体チップ6の外形を構成する線分に直角または平
行な線分以外の線分を含んで構成することにより、隣接
するバンプ7間のスペースを大きくとることができる。
このため、導電性異物の付着によるショート不良や半導
体チップ6をフィルム基板に実装する際のバンプ7の変
形によるショート不良を防止できる。
By forming the shape of the bumps 7 so as to include trapezoids, that is, lines other than lines perpendicular or parallel to the lines forming the outer shape of the semiconductor chip 6, the bumps 7 between the adjacent bumps 7 are formed. Space can be increased.
Therefore, it is possible to prevent short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of the bump 7 when the semiconductor chip 6 is mounted on the film substrate.

【0043】また、バンプ7自体の面積は、下底(長い
辺)の長さをa、上底(短い辺)の長さをc、y軸方向
の長さをbとすると、(a+c)×b/2となる。した
がって、図15に示す長方形のバンプ102に比べて
(a−c)×b/2だけ小さくなる。このため、バンプ
7に生ずる凹部も小さくなる。したがって、バンプ7に
針状のプローブを押し当てて電気的特性のテストを行う
ときの接触不良を低減することができる。
The area of the bump 7 itself is (a + c), where a is the length of the lower base (long side), c is the length of the upper base (short side), and b is the length in the y-axis direction. × b / 2. Therefore, the size is reduced by (ac) × b / 2 as compared with the rectangular bump 102 shown in FIG. For this reason, the concave portion generated in the bump 7 is also reduced. Therefore, it is possible to reduce poor contact when a needle-shaped probe is pressed against the bump 7 to test the electrical characteristics.

【0044】(実施の形態3)図6は、本実施の形態3
における液晶ドライバに搭載される半導体チップ8の一
長辺の周辺を拡大した拡大図である。
(Embodiment 3) FIG. 6 shows Embodiment 3 of the present invention.
FIG. 4 is an enlarged view of the vicinity of one long side of the semiconductor chip 8 mounted on the liquid crystal driver in FIG.

【0045】半導体チップ8の長辺の周辺部には、突起
電極であるバンプ9が形成されている。このバンプ9
は、五角形の形状をしており、隣接するバンプ9間での
形状が上下逆になるように配置されている。すなわち、
隣接するバンプ9は、交互に形状を反転させながら一列
に並んでいる。
A bump 9 as a protruding electrode is formed in a peripheral portion of a long side of the semiconductor chip 8. This bump 9
Has a pentagonal shape, and is arranged such that the shape between adjacent bumps 9 is upside down. That is,
The adjacent bumps 9 are arranged in a line while alternately inverting the shape.

【0046】この並んでいるバンプ9間のx軸方向のピ
ッチをP、x軸に平行な底辺の長さをaとすると、y軸
方向の大きさにより、隣接するバンプ9間のスペースが
異なる。五角形の底辺の位置をy軸の原点とした場合、
隣接するバンプ9間のスペースは、y=b/2で最小と
なりP−aとなる。また、隣接するバンプ9間のスペー
スは、y=0、bで最大となり、P−a/2となる。し
たがって、y軸方向の大きさに関係なく、スペースの値
がP−aとなる長方形の形状をしたバンプ102に比べ
て、スペースを大きく取れることがわかる。
Assuming that the pitch in the x-axis direction between the arranged bumps 9 is P and the length of the base parallel to the x-axis is a, the space between the adjacent bumps 9 differs depending on the size in the y-axis direction. . When the position of the base of the pentagon is the origin of the y-axis,
The space between the adjacent bumps 9 becomes minimum at y = b / 2 and becomes Pa. Further, the space between the adjacent bumps 9 becomes maximum when y = 0 and b, and becomes Pa−2. Accordingly, it can be understood that a large space can be obtained as compared with the rectangular bump 102 having a space value of Pa regardless of the size in the y-axis direction.

【0047】このようにバンプ9の形状を、五角形、つ
まり半導体チップ8の外形を構成する線分に直角または
平行な線分以外の線分を含んで構成することにより、隣
接するバンプ9間のスペースを大きくとることができ
る。このため、導電性異物の付着によるショート不良や
半導体チップ8をフィルム基板に実装する際のバンプ9
の変形によるショート不良を防止できる。
As described above, by forming the shape of the bump 9 so as to include a pentagon, that is, a line segment other than a line segment perpendicular or parallel to the line segment forming the outer shape of the semiconductor chip 8, the bump 9 between adjacent bumps 9 is formed. Space can be increased. For this reason, short-circuit failure due to adhesion of conductive foreign matter and bumps 9 when the semiconductor chip 8 is mounted on the film substrate.
Can be prevented from being short-circuited due to deformation of.

【0048】また、バンプ9自体の面積は、底辺(x軸
方向)の長さをa、y軸方向の長さをbとすると、3×
a×b/4となる。つまり、図15に示す長方形のバン
プ102に比べてa×b/4だけ小さくなる。このた
め、バンプ9に生ずる凹部も小さくなる。したがって、
バンプ9に針状のプローブを押し当てて電気的特性のテ
ストを行うときの接触不良を低減することができる。
The area of the bump 9 itself is 3 ×, where a is the length of the base (x-axis direction) and b is the length of the y-axis direction.
a × b / 4. That is, it is smaller by a × b / 4 than the rectangular bump 102 shown in FIG. For this reason, the concave portion generated in the bump 9 is also reduced. Therefore,
Poor contact can be reduced when a needle-shaped probe is pressed against the bump 9 to test the electrical characteristics.

【0049】(実施の形態4)図7は、本実施の形態4
における液晶ドライバに搭載される半導体チップ10の
一長辺の周辺を拡大した拡大図である。
(Embodiment 4) FIG. 7 shows Embodiment 4 of the present invention.
FIG. 2 is an enlarged view of the vicinity of one long side of the semiconductor chip 10 mounted on the liquid crystal driver in FIG.

【0050】半導体チップ10の長辺の周辺部には、突
起電極であるバンプ11が形成されている。このバンプ
11は、直角三角形の形状をしており、隣接するバンプ
11間での形状が上下逆になるように配置されている。
すなわち、隣接するバンプ11は、交互に形状を反転さ
せながら一列に並んでいる。
A bump 11 which is a protruding electrode is formed on the periphery of the long side of the semiconductor chip 10. The bumps 11 have a right-angled triangular shape, and are arranged so that the shapes between adjacent bumps 11 are upside down.
That is, the adjacent bumps 11 are arranged in a line while alternately inverting the shape.

【0051】この並んでいるバンプ11間のx軸方向の
ピッチをP、x軸方向の辺の長さをaとすると、隣接す
るバンプ11間のスペースは、y軸方向の大きさにより
大きさが異なる。三角形の底辺の位置をy軸の原点にし
た場合、バンプ11間のスペースは、y=bで最小とな
りP−aとなる。また、バンプ11間のスペースは、y
=0で最大となり、Pとなる。したがって、y軸方向の
大きさに関係なく、スペースの値がP−aとなる長方形
の形状をしたバンプ102に比べて、スペースを大きく
取れることがわかる。
Assuming that the pitch in the x-axis direction between the arranged bumps 11 is P and the length of the side in the x-axis direction is a, the space between the adjacent bumps 11 depends on the size in the y-axis direction. Are different. When the position of the base of the triangle is set as the origin of the y-axis, the space between the bumps 11 becomes minimum when y = b and becomes Pa. The space between the bumps 11 is y
= 0 and becomes the maximum, and becomes P. Accordingly, it can be understood that a large space can be obtained as compared with the rectangular bump 102 having a space value of Pa regardless of the size in the y-axis direction.

【0052】このようにバンプ11の形状を、半導体チ
ップ10の外形を構成する線分に直角または平行な線分
以外の線分を含んで構成することにより、隣接するバン
プ11間のスペースを大きくとることができる。このた
め、導電性異物の付着によるショート不良や半導体チッ
プ10をフィルム基板に実装する際のバンプ11の変形
によるショート不良を防止できる。
As described above, by forming the shape of the bump 11 so as to include a line other than a line perpendicular or parallel to the line constituting the outer shape of the semiconductor chip 10, the space between the adjacent bumps 11 is increased. Can be taken. Therefore, it is possible to prevent short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of the bump 11 when the semiconductor chip 10 is mounted on the film substrate.

【0053】また、三角形をしたバンプ11自体の面積
は、底辺の長さ(x軸方向)をa、高さ(y軸方向)を
bとするとa×b/2であり、図15に示す長方形をし
たバンプ102の面積に比べてa×b/2だけ小さくな
る。このため、バンプ11に生ずる凹部も小さくなる。
したがって、バンプ11に針状のプローブを押し当てて
電気的特性のテストを行うときの接触不良を低減するこ
とができる。
The area of the triangular bump 11 itself is a × b / 2, where a is the base length (x-axis direction) and b is the height (y-axis direction), as shown in FIG. It becomes smaller by a × b / 2 than the area of the rectangular bump 102. For this reason, the concave portion generated in the bump 11 is also reduced.
Therefore, it is possible to reduce poor contact when a needle-shaped probe is pressed against the bump 11 to test the electrical characteristics.

【0054】(実施の形態5)図8は、本実施の形態5
における液晶ドライバに搭載される半導体チップ12の
一長辺の周辺を拡大した拡大図である。
(Embodiment 5) FIG. 8 shows Embodiment 5 of the present invention.
FIG. 4 is an enlarged view of the vicinity of one long side of the semiconductor chip 12 mounted on the liquid crystal driver in FIG.

【0055】半導体チップ12の長辺の周辺部には、突
起電極であるバンプ13が形成されている。このバンプ
13は、ツリー状の形状をしており、隣接するバンプ1
3間での形状が上下逆になるように配置されている。す
なわち、隣接するバンプ13は、交互に形状を反転させ
ながら一列に並んでいる。
A bump 13 which is a protruding electrode is formed on the periphery of the long side of the semiconductor chip 12. The bump 13 has a tree-like shape, and the adjacent bump 1
They are arranged so that the shape between the three is upside down. That is, the adjacent bumps 13 are arranged in a line while alternately inverting the shape.

【0056】この並んでいるバンプ13間のx軸方向の
ピッチをP、底辺の長さをaとすると、y軸方向の大き
さにより、隣接するバンプ13間のスペースが異なる
が、最小でもP−a/2だけ離れている。したがって、
隣接するバンプ13間のスペースは、スペースの値がP
−aとなる長方形の形状をしたバンプ102に比べて、
大きくなることがわかる。
If the pitch in the x-axis direction between the arranged bumps 13 is P and the length of the base is a, the space between the adjacent bumps 13 differs depending on the size in the y-axis direction. -A / 2 apart. Therefore,
The value of the space between adjacent bumps 13 is P
Compared to the rectangular shaped bump 102 which is −a,
It turns out that it becomes large.

【0057】このようにバンプ13の形状を、曲線を含
んで構成することにより、隣接するバンプ13間のスペ
ースを大きくとることができる。このため、導電性異物
の付着によるショート不良や半導体チップ12をフィル
ム基板に実装する際のバンプ13の変形によるショート
不良を防止できる。
By configuring the shape of the bump 13 so as to include the curved line, the space between the adjacent bumps 13 can be increased. Therefore, it is possible to prevent short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of the bump 13 when the semiconductor chip 12 is mounted on the film substrate.

【0058】また、バンプ13自体の面積は、図15に
示す長方形のバンプ102に比べて小さくなる。このた
め、バンプ13に生ずる凹部も小さくなる。したがっ
て、バンプ13に針状のプローブを押し当てて電気的特
性のテストを行うときの接触不良を低減することができ
る。
The area of the bump 13 itself is smaller than that of the rectangular bump 102 shown in FIG. For this reason, the concave portion generated in the bump 13 is also reduced. Therefore, it is possible to reduce poor contact when a needle-shaped probe is pressed against the bump 13 to test the electrical characteristics.

【0059】(実施の形態6)図9は、本実施の形態6
における液晶ドライバに搭載される半導体チップ14の
一長辺の周辺を拡大した拡大図である。
(Embodiment 6) FIG. 9 shows Embodiment 6 of the present invention.
FIG. 4 is an enlarged view of the vicinity of one long side of the semiconductor chip 14 mounted on the liquid crystal driver in FIG.

【0060】半導体チップ14の長辺の周辺部には、突
起電極であるバンプ15a、15bが交互に配置されて
いる。このバンプ15aとバンプ15bとは、異なる形
状をしている。すなわち、バンプ15aは、釣鐘状の形
状をしている一方で、バンプ15bは、ツリーを逆さに
した形状をしている。バンプ15a、15bは、隣接し
ており、釣鐘を構成する曲線とツリーを逆さにした形状
を構成する曲線とは、並行になるように配置されてい
る。
In the peripheral portion of the long side of the semiconductor chip 14, bumps 15a and 15b as protruding electrodes are alternately arranged. The bumps 15a and 15b have different shapes. That is, the bump 15a has a bell-like shape, while the bump 15b has a tree-inverted shape. The bumps 15a and 15b are adjacent to each other, and the curve forming the bell and the curve forming the inverted tree shape are arranged in parallel.

【0061】交互に並んでいるバンプ15aとバンプ1
5bとの間のピッチをP、バンプ15a、15bのx軸
に平行な辺の長さを共にaとすると、隣接するバンプ1
5a、15b間のスペースは、P−a/2となる。した
がって、隣接するバンプ15a、15b間のスペース
は、図15に示す長方形の形状をしたバンプ102間の
スペースP−aに比べてa/2だけ大きいことがわか
る。
The bumps 15a and the bumps 1 alternately arranged
Assuming that the pitch between the bumps 5b and P is P and the lengths of the sides of the bumps 15a and 15b parallel to the x-axis are both a, the adjacent bump 1
The space between 5a and 15b is Pa-2. Therefore, it can be seen that the space between the adjacent bumps 15a and 15b is larger by a / 2 than the space Pa between the rectangular bumps 102 shown in FIG.

【0062】このようにバンプ15a、15bの形状
を、互いに並行する曲線を含んで構成することにより、
隣接するバンプ15aとバンプ15bとの間のスペース
を大きくとることができる。このため、導電性異物の付
着によるショート不良や半導体チップ14をフィルム基
板に実装する際のバンプ15a、15bの変形によるシ
ョート不良を防止できる。
By configuring the shapes of the bumps 15a and 15b so as to include curves that are parallel to each other,
The space between the adjacent bumps 15a and 15b can be increased. For this reason, it is possible to prevent short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of the bumps 15a and 15b when the semiconductor chip 14 is mounted on the film substrate.

【0063】また、バンプ15a、15b自体の面積
は、図15に示す長方形のバンプ102に比べて小さく
なる。このため、バンプ15a、15bに生ずる凹部も
小さくなる。したがって、バンプ15a、15bに針状
のプローブを押し当てて電気的特性のテストを行うとき
の接触不良を低減することができる。
The area of the bumps 15a and 15b themselves is smaller than that of the rectangular bump 102 shown in FIG. For this reason, the concave portions generated in the bumps 15a and 15b are also reduced. Therefore, it is possible to reduce poor contact when a needle-shaped probe is pressed against the bumps 15a and 15b to test the electrical characteristics.

【0064】(実施の形態7)図10は、本実施の形態
7における液晶ドライバに搭載される半導体チップ16
の一長辺の周辺を拡大した拡大図である。
(Embodiment 7) FIG. 10 shows a semiconductor chip 16 mounted on a liquid crystal driver according to Embodiment 7 of the present invention.
It is the enlarged view which expanded the periphery of one long side.

【0065】半導体チップ16の長辺の周辺部には、突
起電極であるバンプ17a、17bが交互に配置されて
いる。このバンプ17aとバンプ17bとは、異なる形
状をしている。すなわち、バンプ17aは、長方形の一
辺にお椀を逆さにしたような形をしており、バンプ17
bは、長方形の一辺に富士山を逆さにしたような形をし
ている。バンプ17a、17bは、隣接しており、隣接
するバンプ17aを構成する曲線とバンプ17bを構成
する曲線とは、並行になるように配置されている。
In the periphery of the long side of the semiconductor chip 16, bumps 17a and 17b, which are projecting electrodes, are alternately arranged. The bumps 17a and 17b have different shapes. That is, the bump 17a is shaped like an inverted bowl on one side of a rectangle.
b has the shape of Mt. Fuji upside down on one side of the rectangle. The bumps 17a and 17b are adjacent to each other, and the curve configuring the adjacent bump 17a and the curve configuring the bump 17b are arranged so as to be parallel.

【0066】交互に並んでいるバンプ17aとバンプ1
7bとの間のピッチをP、バンプ17aの底辺(x軸に
平行な辺のうち長い辺)の長さをa、バンプ17bの底
辺(x軸に平行な辺のうち短い辺)の長さをdとする
と、隣接するバンプ17a、17b間のスペースは、P
−(a+d)/2となる。したがって、隣接するバンプ
17a、17b間のスペースは、図15に示す長方形の
形状をしたバンプ102間のスペースP−aに比べて
(a−d)/2だけ大きいことがわかる。
The bumps 17a and the bumps 1 which are alternately arranged
P is the pitch between the bumps 7b and 7b, the length of the bottom of the bump 17a (the long side of the sides parallel to the x-axis) is a, and the length of the bottom of the bump 17b (the short side of the sides parallel to the x-axis). Is d, the space between adjacent bumps 17a and 17b is P
− (A + d) / 2. Accordingly, it can be seen that the space between the adjacent bumps 17a and 17b is larger by (ad) / 2 than the space Pa between the rectangular bumps 102 shown in FIG.

【0067】このようにバンプ17a、17bの形状
を、互いに並行する曲線を含んで構成することにより、
隣接するバンプ17aとバンプ17bとの間のスペース
を大きくとることができる。このため、導電性異物の付
着によるショート不良や半導体チップ16をフィルム基
板に実装する際のバンプ17a、17bの変形によるシ
ョート不良を防止できる。
By configuring the shapes of the bumps 17a and 17b so as to include curves that are parallel to each other,
The space between the adjacent bumps 17a and 17b can be increased. For this reason, it is possible to prevent short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of the bumps 17a and 17b when the semiconductor chip 16 is mounted on the film substrate.

【0068】また、バンプ17a、17b自体の面積
は、図15に示す長方形のバンプ102に比べて小さく
なる。このため、バンプ17a、17bに生ずる凹部も
小さくなる。したがって、バンプ17a、17bに針状
のプローブを押し当てて電気的特性のテストを行うとき
の接触不良を低減することができる。
The area of the bumps 17a and 17b themselves is smaller than that of the rectangular bump 102 shown in FIG. For this reason, the concave portions generated in the bumps 17a and 17b are also reduced. Therefore, it is possible to reduce poor contact when a needle-shaped probe is pressed against the bumps 17a and 17b to test the electrical characteristics.

【0069】(実施の形態8)図11は、本実施の形態
8における液晶ドライバに搭載される半導体チップ18
の一長辺の周辺を拡大した拡大図である。
(Eighth Embodiment) FIG. 11 shows a semiconductor chip 18 mounted on a liquid crystal driver according to an eighth embodiment.
It is the enlarged view which expanded the periphery of one long side.

【0070】半導体チップ18の長辺の周辺部には、突
起電極であるバンプ19a、19bが交互に配置されて
いる。このバンプ19aとバンプ19bとは、異なる形
状をしている。すなわち、バンプ19aは、長方形の一
辺に釣鐘状の形をしており、バンプ19bは、長方形の
一辺に富士山を逆さにしたような形をしている。
In the periphery of the long side of the semiconductor chip 18, bumps 19a and 19b, which are projecting electrodes, are alternately arranged. The bumps 19a and 19b have different shapes. That is, the bump 19a has a bell shape on one side of the rectangle, and the bump 19b has a shape like Mt. Fuji inverted on one side of the rectangle.

【0071】交互に並んでいるバンプ19aとバンプ1
9bとの間のピッチをP、バンプ19aの底辺の長さを
a、バンプ19bの底辺(x軸に平行な辺のうち短い
辺)の長さをdとすると、y軸方向の大きさにより、隣
接するバンプ19aとバンプ19bとの間のスペースが
異なるが、最小でも、隣接するバンプ19aとバンプ1
9bとの間のスペースは、P−(a+d)/2となる。
したがって、隣接するバンプ19aとバンプ19bとの
間のスペースは、スペースの値がP−aとなる長方形の
形状をしたバンプ102に比べて、大きくなることがわ
かる。
The bumps 19a and bumps 1 alternately arranged
Assuming that the pitch between the bumps 9b and 9b is P, the length of the bottom of the bump 19a is a, and the length of the bottom of the bump 19b (the shorter side parallel to the x-axis) is d, Although the space between the adjacent bumps 19a and 19b is different, at least the adjacent bumps 19a and 1
9b is P- (a + d) / 2.
Therefore, it can be seen that the space between the adjacent bumps 19a and 19b is larger than that of the rectangular bump 102 having a space value of Pa.

【0072】このようにバンプ19a、19bの形状
を、曲線を含んで構成することにより、隣接するバンプ
19aとバンプ19bとの間のスペースを大きくとるこ
とができる。このため、導電性異物の付着によるショー
ト不良や半導体チップ18をフィルム基板に実装する際
のバンプ19a、19bの変形によるショート不良を防
止することができる。
As described above, by forming the shapes of the bumps 19a and 19b so as to include the curved lines, it is possible to increase the space between the adjacent bumps 19a and 19b. For this reason, it is possible to prevent short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of the bumps 19a and 19b when the semiconductor chip 18 is mounted on the film substrate.

【0073】また、バンプ19a、19b自体の面積
は、図15に示す長方形のバンプ102に比べて小さく
なる。このため、バンプ19a、19bに生ずる凹部も
小さくなる。したがって、バンプ19a、19bに針状
のプローブを押し当てて電気的特性のテストを行うとき
の接触不良を低減することができる。
The area of the bumps 19a and 19b themselves is smaller than that of the rectangular bump 102 shown in FIG. For this reason, the concave portions generated in the bumps 19a and 19b are also reduced. Therefore, it is possible to reduce poor contact when a needle-shaped probe is pressed against the bumps 19a and 19b to test the electrical characteristics.

【0074】(実施の形態9)図12は、本実施の形態
9における半導体装置に搭載される半導体チップ20の
一長辺の周辺を拡大した拡大図である。図16は、本発
明者が検討した図であって、半導体チップ103の一長
辺の周辺を拡大した拡大図である。
(Embodiment 9) FIG. 12 is an enlarged view of the vicinity of one long side of a semiconductor chip 20 mounted on a semiconductor device according to Embodiment 9 of the present invention. FIG. 16 is a diagram studied by the present inventors, and is an enlarged view in which the periphery of one long side of the semiconductor chip 103 is enlarged.

【0075】半導体チップ20の長辺の周辺部には、突
起電極であるバンプ21が千鳥状に配置されている。こ
の千鳥状に配置されたバンプ21は、五角形の形状をし
ている。このようにバンプ21の形状を五角形にしたこ
とにより、図16に示したバンプの形状を長方形にする
場合に比べて、一列目のバンプ21と二列目のバンプ2
1とのスペースを大きくとることができる。したがっ
て、導電性異物の付着によるショート不良や半導体チッ
プ20をフィルム基板に実装する際のバンプ21の変形
によるショート不良を防止することができる。
In the periphery of the long side of the semiconductor chip 20, bumps 21 as projecting electrodes are arranged in a staggered manner. The staggered bumps 21 have a pentagonal shape. By making the shape of the bump 21 pentagonal in this way, the bump 21 in the first row and the bump 2 in the second row can be compared with the case where the shape of the bump shown in FIG.
1 and a large space can be taken. Therefore, it is possible to prevent short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of the bump 21 when the semiconductor chip 20 is mounted on the film substrate.

【0076】また、五角形をしたバンプ21の面積は、
図16に示す長方形のバンプ104に比べて面積が小さ
くなっている。このため、バンプ21に生ずる凹部も小
さくなる。したがって、バンプ21に針状のプローブを
押し当てて電気的特性のテストを行うときの接触不良を
低減することができる。
The area of the pentagonal bump 21 is:
The area is smaller than that of the rectangular bump 104 shown in FIG. For this reason, the concave portion generated in the bump 21 is also reduced. Therefore, it is possible to reduce a contact failure when a needle-shaped probe is pressed against the bump 21 to test the electrical characteristics.

【0077】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
Although the invention made by the inventor has been specifically described based on the above embodiment, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. It goes without saying that it is possible.

【0078】実施の形態では、バンプが半導体チップの
外形を構成する辺に沿って並んでいる例を示したが、例
えば図13に示すように半導体チップ22の角部にバン
プ23を形成してもよい。このように半導体チップ22
の角部にもバンプ23を形成することにより、バンプを
密に配置することができる。
In the embodiment, an example in which the bumps are arranged along the sides constituting the outer shape of the semiconductor chip has been described. For example, as shown in FIG. Is also good. Thus, the semiconductor chip 22
By forming the bumps 23 at the corners of the bumps, the bumps can be densely arranged.

【0079】バンプの形状は、実施の形態で説明した形
状に限らず、例えばV字型の形状をしていてもよい。
The shape of the bump is not limited to the shape described in the embodiment, but may be, for example, a V-shape.

【0080】実施の形態では、液晶ドライバについて説
明したが液晶ドライバに限定されるものでなく、一般
に、突起電極を設けた半導体チップを実装する半導体装
置に適用することができる。
In the embodiment, the liquid crystal driver has been described. However, the present invention is not limited to the liquid crystal driver, and can be generally applied to a semiconductor device on which a semiconductor chip provided with protruding electrodes is mounted.

【0081】[0081]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0082】半導体チップ上に形成した突起電極の形状
を、半導体チップの外形を構成する線分に直角または平
行な線分以外の線分を含んで構成することにより、突起
電極間のスペースを大きくとることができる。したがっ
て、導電性異物の付着によるショート不良や半導体チッ
プをフィルム基板に実装する際のバンプの変形によるシ
ョート不良を防止できる。
The space between the projecting electrodes can be increased by configuring the shape of the projecting electrodes formed on the semiconductor chip to include lines other than lines perpendicular or parallel to the lines constituting the outer shape of the semiconductor chip. Can be taken. Therefore, it is possible to prevent short-circuit failure due to adhesion of conductive foreign matter and short-circuit failure due to deformation of bumps when mounting a semiconductor chip on a film substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である液晶ドライバのフ
ィルム基板を示す斜視図である。
FIG. 1 is a perspective view showing a film substrate of a liquid crystal driver according to an embodiment of the present invention.

【図2】本発明の一実施の形態である液晶ドライバに搭
載される半導体チップの平面図である。
FIG. 2 is a plan view of a semiconductor chip mounted on a liquid crystal driver according to an embodiment of the present invention.

【図3】本発明の一実施の形態である液晶ドライバに搭
載される半導体チップの一部を拡大した拡大図である。
FIG. 3 is an enlarged view showing a part of a semiconductor chip mounted on a liquid crystal driver according to an embodiment of the present invention;

【図4】フィルム基板に半導体チップを搭載した状態を
示す斜視図である。
FIG. 4 is a perspective view showing a state where a semiconductor chip is mounted on a film substrate.

【図5】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 5 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図6】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 6 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図7】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 7 is an enlarged view showing a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図8】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 8 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図9】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 9 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図10】本発明の他の実施の形態である液晶ドライバ
に搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 10 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図11】本発明の他の実施の形態である液晶ドライバ
に搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 11 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図12】本発明の他の実施の形態である液晶ドライバ
に搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 12 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図13】本発明の他の実施の形態である液晶ドライバ
に搭載される半導体チップの一部を拡大した拡大図であ
る。
FIG. 13 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver according to another embodiment of the present invention.

【図14】本発明者が検討した液晶ドライバに搭載され
る半導体チップの平面図である。
FIG. 14 is a plan view of a semiconductor chip mounted on a liquid crystal driver studied by the present inventors.

【図15】本発明者が検討した液晶ドライバに搭載され
る半導体チップの一部を拡大した拡大図である。
FIG. 15 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver studied by the present inventors.

【図16】本発明者が検討した液晶ドライバに搭載され
る半導体チップの一部を拡大した拡大図である。
FIG. 16 is an enlarged view of a part of a semiconductor chip mounted on a liquid crystal driver studied by the present inventors.

【符号の説明】[Explanation of symbols]

1 フィルム基板 2 絶縁フィルム 3 リード 4 半導体チップ 5 バンプ 6 半導体チップ 7 バンプ 8 半導体チップ 9 バンプ 10 半導体チップ 11 バンプ 12 半導体チップ 13 バンプ 14 半導体チップ 15a バンプ 15b バンプ 16 半導体チップ 17a バンプ 17b バンプ 18 半導体チップ 19a バンプ 19b バンプ 20 半導体チップ 21 バンプ 22 半導体チップ 23 バンプ 1 Film substrate 2 Insulating film 3 Lead 4 Semiconductor chip 5 Bump 6 Semiconductor chip 7 Bump 8 Semiconductor chip 9 Bump 10 Semiconductor chip 11 Bump 12 Semiconductor chip 13 Bump 14 Semiconductor chip 15a bump 15b bump 16 Semiconductor chip 17a bump 17b bump 18 Semiconductor chip 19a bump 19b bump 20 Semiconductor chip 21 Bump 22 Semiconductor chip 23 Bump

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 突起電極を設けた半導体チップを備え、 前記突起電極の外形は、前記半導体チップの外形を構成
する線分に直角または平行な線分以外の線分を含んで構
成されていることを特徴とする半導体装置。
1. A semiconductor chip provided with a protruding electrode, wherein the outer shape of the protruding electrode includes a line segment other than a line segment perpendicular or parallel to a line segment constituting the outer shape of the semiconductor chip. A semiconductor device characterized by the above-mentioned.
【請求項2】 複数の突起電極を設けた半導体チップを
備え、 前記突起電極の外形は、前記半導体チップの外形を構成
する線分に直角または平行な線分以外の線分を含んで構
成され、 前記突起電極の外形を構成する線分であって、前記半導
体チップの外形を構成する線分に直角または平行な線分
以外の線分が、互いに隣り合う前記突起電極で平行であ
ることを特徴とする半導体装置。
2. A semiconductor chip provided with a plurality of projecting electrodes, wherein an outer shape of the projecting electrode includes a line segment other than a line segment perpendicular or parallel to a line segment constituting the outer shape of the semiconductor chip. A line segment constituting the outer shape of the bump electrode, and a line segment other than a line segment perpendicular or parallel to the line segment constituting the outer shape of the semiconductor chip is parallel to the bump electrodes adjacent to each other. Characteristic semiconductor device.
【請求項3】 複数の突起電極を設けた半導体チップを
備え、 前記突起電極の外形は、曲線を含んで構成され、 前記突起電極の外形を構成する曲線が、互いに隣り合う
前記突起電極で並行になっていることを特徴とする半導
体装置。
3. A semiconductor chip provided with a plurality of protruding electrodes, wherein an outer shape of the protruding electrode is configured to include a curve, and a curve forming an outer shape of the protruding electrode is parallel to the adjacent protruding electrodes. A semiconductor device, comprising:
【請求項4】 突起電極を設けた半導体チップを備え、 前記突起電極の外形は、三角形で構成されていることを
特徴とする半導体装置。
4. A semiconductor device comprising a semiconductor chip provided with a protruding electrode, wherein the outer shape of the protruding electrode is formed in a triangular shape.
JP2002148838A 2002-05-23 2002-05-23 Semiconductor device Pending JP2003347333A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002148838A JP2003347333A (en) 2002-05-23 2002-05-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002148838A JP2003347333A (en) 2002-05-23 2002-05-23 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2003347333A true JP2003347333A (en) 2003-12-05

Family

ID=29767236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002148838A Pending JP2003347333A (en) 2002-05-23 2002-05-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2003347333A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027481A (en) * 2005-07-19 2007-02-01 Seiko Epson Corp Semiconductor device
JP2007043071A (en) * 2005-07-06 2007-02-15 Seiko Epson Corp Semiconductor device
US7777334B2 (en) 2005-07-06 2010-08-17 Seiko Epson Corporation Semiconductor device having active element formation region provided under a bump pad
US8878365B2 (en) 2005-07-13 2014-11-04 Seiko Epson Corporation Semiconductor device having a conductive layer reliably formed under an electrode pad
CN113161314A (en) * 2021-04-06 2021-07-23 厦门通富微电子有限公司 Semiconductor chip and display panel

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043071A (en) * 2005-07-06 2007-02-15 Seiko Epson Corp Semiconductor device
US7777334B2 (en) 2005-07-06 2010-08-17 Seiko Epson Corporation Semiconductor device having active element formation region provided under a bump pad
US8878365B2 (en) 2005-07-13 2014-11-04 Seiko Epson Corporation Semiconductor device having a conductive layer reliably formed under an electrode pad
JP2007027481A (en) * 2005-07-19 2007-02-01 Seiko Epson Corp Semiconductor device
US7936064B2 (en) 2005-07-19 2011-05-03 Seiko Epson Corporation Semiconductor device
US8441125B2 (en) 2005-07-19 2013-05-14 Seiko Epson Corporation Semiconductor device
CN113161314A (en) * 2021-04-06 2021-07-23 厦门通富微电子有限公司 Semiconductor chip and display panel

Similar Documents

Publication Publication Date Title
US10109573B2 (en) Packaged semiconductor devices and packaging devices and methods
US9899353B2 (en) Off-chip vias in stacked chips
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
JP3548082B2 (en) Semiconductor device and manufacturing method thereof
US20020031880A1 (en) Circuit probing contact pad formed on a bond pad in a flip chip package
KR100790990B1 (en) Stack type Semiconductor device have a cooling path on the backside
US20050054141A1 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP2003243437A (en) Air pad solder joining structure of wafer level package and manufacturing method thereof
JP3927783B2 (en) Semiconductor parts
JP2003318323A (en) Semiconductor device and its manufacturing method
JP2830351B2 (en) Semiconductor device connection method
JP2003347333A (en) Semiconductor device
JP2004235420A (en) Electronic device, manufacturing method thereof, circuit board, manufacturing method thereof, electronic device, and manufacturing method thereof
JP3457926B2 (en) Semiconductor device and manufacturing method thereof
JP4506168B2 (en) Semiconductor device and its mounting structure
US20030094684A1 (en) Center pad type IC chip with jumpers, method of processing the same and multi chip package
JPH10256318A (en) Semiconductor device, manufacturing and mounting methods thereof, circuit board mounted with the same, flexible board and manufacture thereof
JPH11354578A (en) Semiconductor device and its manufacture
JP2005116916A (en) Semiconductor device and its manufacturing method
CN111640719B (en) Semiconductor device and manufacturing method thereof
US20070197030A1 (en) Center pad type ic chip with jumpers, method of processing the same and multi chip package
JP3019065B2 (en) Semiconductor device connection method
TW200522307A (en) Semiconductor device and method of manufacturing thereof, circuit board, and electronic apparatus
JP2004363224A (en) Connection structure of semiconductor chip