JP2003332573A - Gate insulating transistor - Google Patents

Gate insulating transistor

Info

Publication number
JP2003332573A
JP2003332573A JP2003067190A JP2003067190A JP2003332573A JP 2003332573 A JP2003332573 A JP 2003332573A JP 2003067190 A JP2003067190 A JP 2003067190A JP 2003067190 A JP2003067190 A JP 2003067190A JP 2003332573 A JP2003332573 A JP 2003332573A
Authority
JP
Japan
Prior art keywords
layer
gate insulating
insulating layer
region
ybco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003067190A
Other languages
Japanese (ja)
Inventor
Donald P Butler
ドナルド・ピー・バトラー
Zeynep Celik-Butler
ズィネップ・セリック−バトラー
Pao-Chuan Shan
シャン・パオ−チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Research Corp Technologies Inc
Original Assignee
Research Corp Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/382,200 external-priority patent/US5572060A/en
Application filed by Research Corp Technologies Inc filed Critical Research Corp Technologies Inc
Publication of JP2003332573A publication Critical patent/JP2003332573A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/34Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using capacitors, e.g. pyroelectric capacitors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/032Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/095Devices sensitive to infrared, visible or ultraviolet radiation comprising amorphous semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Radiation Pyrometers (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a gate insulating transistor having a ferroelectric dielectric layer in a gate insulator. <P>SOLUTION: A heat detector is provided with a conversion layer constituted of a semiconductor yttrium barium copper oxide, and this conversion layer with sensitivity to radiation at room temperature is configured to detect an infrared ray. In the embodiment of a gate insulation type transistor, a gate insulating layer is formed of a ferroelectric semiconductor yttrium barium copper oxide, and the capacity of the transistor is increased, or the transistor is latched in accordance with the polarizing direction of the ferroelectric dielectric layer. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は赤外線検出器、延い
てはゲート絶縁型トランジスターに関するものであり、
特に、ゲート絶縁体中に強誘電体を備えたゲート絶縁ト
ランジスターに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an infrared detector, and more particularly to a gate insulation type transistor,
In particular, it relates to a gate insulation transistor having a ferroelectric substance in the gate insulation.

【0002】[0002]

【従来の技術】放射検出器は、その検出器の活性領域に
入射した放射の量に依存した出力信号を発生する装置で
あり、その中でも赤外線検出器は、電磁波スペクトルの
赤外領域における放射に応答する検出器である。赤外線
検出器には、熱検出器および光子検出器の2種類があ
る。
Radiation detectors are devices that produce an output signal that is dependent on the amount of radiation incident on the active region of the detector, among which infrared detectors are those that emit radiation in the infrared region of the electromagnetic spectrum. It is a detector that responds. There are two types of infrared detectors: heat detectors and photon detectors.

【0003】光子検出器は、検出器の変換領域に入射し
た光子数に基づいて機能する。光子検出器は、電子と光
子との間の直接の関係を利用するものであり、熱検出器
に比べて感度がよい。しかし、光子検出器で高感度を得
ようとすれば、低温で動作させねばならず、冷却が必要
という問題があった。
Photon detectors work based on the number of photons incident on the conversion region of the detector. Photon detectors make use of the direct relationship between electrons and photons and are more sensitive than thermal detectors. However, in order to obtain high sensitivity with a photon detector, there is a problem that it must be operated at a low temperature and cooling is required.

【0004】熱検出器は、検出すべき放射の吸収によっ
て検出器の変換領域が温度変化することに基づいて機能
するものであり、その変換領域の温度に比例して出力信
号を発生する。一般に放射線の吸収は広い波長領域に亘
って起きるため、熱検出器は、広い波長領域に亘って応
答する。しかし、熱検出器は通常、光子検出器に比べて
感度が低く、応答速度が遅い問題を有している。
The thermal detector operates on the basis of a change in the temperature of the conversion region of the detector due to the absorption of the radiation to be detected and produces an output signal in proportion to the temperature of the conversion region. In general, absorption of radiation occurs over a wide wavelength range, so that the thermal detector responds over a wide wavelength range. However, thermal detectors usually have lower sensitivity and slower response speed than photon detectors.

【0005】ボロメーターは、温度に依存して抵抗値が
変化する変換領域を有する。ボロメーターの電圧応答性
は、検出する放射線でのボロメーターの有効性を測る尺
度であり、ボロメーターの電圧応答性は以下のように定
義される。
The bolometer has a conversion region whose resistance value changes depending on temperature. The voltage response of a bolometer is a measure of the effectiveness of the bolometer in detecting radiation, and the voltage response of a bolometer is defined as:

【数1】 ここで、Iは検出器の変換領域を通るバイアス電流、
Rは検出器の変換領域の電気抵抗、ηは検出器の変換領
域の表面に入射した電磁放射の吸収率、Gは検出器の変
換領域からの熱伝導率、ωは検出器の変換領域に入射し
た電磁放射の角変調振動数、Tは変換領域の温度、γは
検出器の変換領域の熱時間係数を示している。γはC/
Gに等しく、ここでCは検出器の変換領域の熱容量であ
る。
[Equation 1] Where I b is the bias current through the conversion region of the detector,
R is the electrical resistance of the conversion region of the detector, η is the absorption rate of electromagnetic radiation incident on the surface of the conversion region of the detector, G is the thermal conductivity from the conversion region of the detector, and ω is the conversion region of the detector. The angular modulation frequency of incident electromagnetic radiation, T is the temperature of the conversion region, and γ is the thermal time coefficient of the conversion region of the detector. γ is C /
Equal to G, where C is the heat capacity of the conversion region of the detector.

【0006】標準化(正規化)されたボロメーターの電
圧検出率D VBは感度を測る他の尺度であり、以下の
ように定義される。
The standardized (normalized) bolometer voltage detection rate D * VB is another measure of sensitivity and is defined as follows:

【数2】 ここで、Δfはボロメーターに付随する周波数帯域幅
(一般には増幅器の帯域幅)を示し、Vはボロメータ
ーの出力信号のノイズ電圧を示す。したがって、高い検
出率を得るには、(1)ノイズ電圧Vが低いこと、
(2)応答率RVPが高いことが必要となる。
[Equation 2] Here, Δf represents the frequency bandwidth associated with the bolometer (generally the bandwidth of the amplifier), and V n represents the noise voltage of the output signal of the bolometer. Therefore, in order to obtain a high detection rate, (1) the noise voltage V n is low,
(2) It is necessary that the response rate R VP is high.

【0007】焦電検出器は、変換材料として焦電材料を
組み込んだ熱検出器である。焦電材料は電気分極を有
し、温度の関数である誘電率を有する。焦電材料の温度
が変化するにつれ、焦電材料の電気分極が変化する。絶
縁性の焦電材料は、焦電効果により、それらの電気分極
に比例した表面電荷を発生する。焦電検出器は、誘電体
として焦電材料を使用したコンデンサーから構成でき
る。
The pyroelectric detector is a thermal detector incorporating a pyroelectric material as the conversion material. Pyroelectric materials have an electric polarization and have a dielectric constant that is a function of temperature. As the temperature of the pyroelectric material changes, the electrical polarization of the pyroelectric material changes. Due to the pyroelectric effect, insulating pyroelectric materials generate surface charges that are proportional to their electrical polarization. The pyroelectric detector can be composed of a capacitor using a pyroelectric material as the dielectric.

【0008】焦電検出器の応答性RVPは、焦電検出器
の出力電圧と焦電検出器に入射した放射の仕事率との比
として定義される。焦電検出器の標準化された電圧検出
率D VPは、以下のように定義される。
Response of the pyroelectric detector RVPA pyroelectric detector
Ratio of the output voltage of the laser to the power of radiation incident on the pyroelectric detector
Is defined as Standardized voltage detection for pyroelectric detectors
Rate D * VPIs defined as follows.

【数3】 ここで、RVPは焦電検出器の電圧応答性、Vは焦電
検出器の出力信号のノイズ電圧、Δfは焦電検出器に付
随する周波数帯域幅(一般には増幅器の帯域幅)、Aは
入射した放射エネルギーにより加熱される焦電材料の表
面積を示している。
[Equation 3] Where R VP is the voltage response of the pyroelectric detector, V n is the noise voltage of the output signal of the pyroelectric detector, Δf is the frequency bandwidth associated with the pyroelectric detector (generally the bandwidth of the amplifier), A indicates the surface area of the pyroelectric material heated by the incident radiant energy.

【0009】焦電検出器の感度を評価する他の方法は、
以下の式で定義される焦電最小感度Mである。
Another method for assessing the sensitivity of a pyroelectric detector is:
It is the minimum pyroelectric sensitivity M T defined by the following equation.

【数4】 ここで、Cは焦電検出器の加熱部位の比熱、ρは焦電
検出器の加熱部分の密度、εは焦電材料の比誘電率
(ε=ε×εであり、εは真空の誘電率)、δ=
(σ/(ω・ε))1/2である。また、σは焦電材料
の電気伝導度、ωは焦電検出器に入射した放射が変調さ
れる角振動数である。誘電率の変化および焦電材料もし
くはその層の電気分極に基づいて、その焦電材料の温度
変化を測定することができる。
[Equation 4] Here, C P is the specific heat of the heated portion of the pyroelectric detector, ρ is the density of the heated portion of the pyroelectric detector, ε r is the relative dielectric constant of the pyroelectric material (ε = ε r × ε 0 , and ε 0 is the dielectric constant of the vacuum), δ =
(Σ / (ω · ε)) 1/2 . Further, σ is the electrical conductivity of the pyroelectric material, and ω is the angular frequency at which the radiation incident on the pyroelectric detector is modulated. The change in temperature of the pyroelectric material can be measured based on the change in the dielectric constant and the electrical polarization of the pyroelectric material or its layer.

【0010】焦電材料の電気分極の変化によりピロ電流
が発生し、このピロ電流は、焦電層の電気分極の程度の
変化により引き起こされる、焦電材料の表面電荷の単位
時間当たりの変化によって決定される。
A change in the electrical polarization of the pyroelectric material causes a pyroelectric current, which is caused by a change in the surface charge of the pyroelectric material per unit time caused by a change in the degree of the electric polarization of the pyroelectric layer. It is determined.

【0011】従来の熱検出器、すなわちボロメーターお
よび焦電検出器では、赤外線検出率Dが1010未満
だった。このため、より感度が高く、ノイズが小さく、
検出率の高い熱検出器が依然として強く求められてい
る。
In conventional thermal detectors, ie bolometers and pyroelectric detectors, the infrared detection rate D * was less than 10 10 . Therefore, it has higher sensitivity, less noise,
There is still a strong demand for heat detectors with high detection rates.

【0012】従来の赤外線検出材料の多くは、薄膜蒸着
技術に適していない変換材料を用いていた。例えば、焦
電変換器として使用されているチタン酸バリウムストロ
ンチウム変換器は、まずセラミックのバルクを形成し、
次にこのバルクを機械的に薄くして熱容量を低下させる
方法により製造される。
Most of the conventional infrared detecting materials have used conversion materials that are not suitable for the thin film deposition technique. For example, the barium strontium titanate converter used as a pyroelectric converter first forms a bulk of ceramic,
The bulk is then mechanically thinned to produce the heat capacity.

【0013】したがって、薄膜蒸着技術に適合した変換
材料が要望されている。さらに、真空蒸着法を用いて、
基板をあまり加熱しないように薄い層またはフィルム状
に形成できる変換材料であれば、より好ましい(すなわ
ち、厚さが2〜3ミクロンである)。
Therefore, there is a need for conversion materials compatible with thin film deposition techniques. Furthermore, using the vacuum deposition method,
More preferred is a conversion material that can be formed into a thin layer or film so that the substrate is not heated too much (ie, a thickness of 2-3 microns).

【0014】本質的にはセンサーに関係がないが、本発
明が同時に問題としている技術は、ゲート絶縁型トラン
ジスター技術である。トランジスターは、半導体伝導チ
ャネルを開閉することにより、導電性の「開」状態と非
導電性の「閉」状態とを切り替える働きをする。ゲート
絶縁型トランジスターは、ゲート電極に供給された電圧
を使用して、半導体の伝導チャネルのポテンシャル(電
位)を変化させる。ゲート電極により伝導チャネルに与
えられた電位により、伝導チャネルに沿って起電力が存
在するときに電荷キャリア(すなわち電子または正孔)
が伝導チャネルを通過するか否かが決定される。したが
って、ゲート電極の電圧により、伝導チャネルが導電性
の「開」状態と非導電性の「閉」状態のいずれにあるか
が決定される。
Although not relevant to the sensor per se, the technique of which the present invention is simultaneously concerned is gate-insulated transistor technology. A transistor serves to switch between a conductive "open" state and a non-conductive "closed" state by opening and closing a semiconductor conduction channel. The gate-insulated transistor uses the voltage supplied to the gate electrode to change the potential of the conduction channel of the semiconductor. Charge carriers (ie, electrons or holes) when an electromotive force is present along the conduction channel due to the potential applied to the conduction channel by the gate electrode.
Is determined to pass through the conduction channel. Thus, the voltage on the gate electrode determines whether the conduction channel is in a conductive "open" state or a non-conductive "closed" state.

【0015】一般に、伝導チャネルの電位、そして特に
トランジスターのスイッチング状態(開か閉か)を一定
に保つために、ゲート電極に供給される電圧は一定に保
たれなければならない。また、電気絶縁層(いわゆるゲ
ート絶縁層)によりゲート電極と、トランジスターの伝
導チャネルとの間は絶縁されている。
In general, in order to keep the potential of the conduction channel and, in particular, the switching state (open or closed) of the transistor constant, the voltage applied to the gate electrode must be kept constant. Further, the gate electrode is insulated from the conduction channel of the transistor by an electric insulating layer (so-called gate insulating layer).

【0016】ゲート絶縁材料が強誘電体の層を含んでい
る場合、その強誘電体層の分極により伝導チャネルの電
位が影響を受ける。したがって、その強誘電体層の分極
状態を変化させることにより、トランジスターのチャネ
ルの導電状態を切り替えることが可能である。
If the gate insulating material comprises a ferroelectric layer, the polarization of the ferroelectric layer will affect the potential of the conduction channel. Therefore, it is possible to switch the conduction state of the channel of the transistor by changing the polarization state of the ferroelectric layer.

【0017】強誘電体層の分極は、適当な極性の電圧パ
ルスをゲート電極に加えて、強磁性体層に電界を生じさ
せることによっても変化させることができる。電圧パル
スがゲート電極に加えられると、強誘電体ゲート絶縁体
の強誘電状態が切り替わり、強誘電体ゲートの電気分極
に変化が生じる。この電気分極の変化により、トランジ
スターの伝導チャネルの電位が変化するのである。
The polarization of the ferroelectric layer can also be changed by applying a voltage pulse of an appropriate polarity to the gate electrode to produce an electric field in the ferromagnetic layer. When a voltage pulse is applied to the gate electrode, the ferroelectric state of the ferroelectric gate insulator switches, causing a change in the electrical polarization of the ferroelectric gate. This change in electrical polarization changes the potential of the conduction channel of the transistor.

【0018】強誘電体絶縁層を有するゲート絶縁型トラ
ンジスターは、メモリーセルとしても要望されている。
ゲート絶縁体中の強誘電体層は伝導チャネル中の電荷キ
ャリアを吸引または排斥するので、電荷を蓄える機構が
実現できる。ゲート絶縁体中に強誘電体絶縁層を有する
ゲート絶縁トランジスターの電荷蓄積能力は、ゲート絶
縁体中に強誘電体層を有しないゲート絶縁トランジスタ
ーの容量よりも大きい。
A gate insulation type transistor having a ferroelectric insulation layer is also demanded as a memory cell.
The ferroelectric layer in the gate insulator attracts or repels charge carriers in the conduction channel, thus providing a mechanism for storing charges. The charge storage capacity of a gate insulating transistor having a ferroelectric insulating layer in the gate insulator is larger than that of a gate insulating transistor having no ferroelectric layer in the gate insulator.

【0019】しかし、シリコンのように慣用されている
半導体上に蒸着できる強誘電体材料として知られている
強誘電体材料は、比較的に蒸着温度が高い。このように
蒸着温度が高いことは、シリコン基板などの慣用されて
いる半導体基体に素子を形成するための構造に対し有害
である。すなわち、シリコン基などのトランジスターに
おけるゲート絶縁体中の強誘電体層として使用でき、慣
用されている半導体プロセス技術に適合させることがで
きる強誘電体材料が、従来から求められているのであ
る。
However, a ferroelectric material known as a ferroelectric material that can be deposited on a commonly used semiconductor such as silicon has a relatively high deposition temperature. Such a high vapor deposition temperature is harmful to the structure for forming an element on a commonly used semiconductor substrate such as a silicon substrate. That is, there has been a long-felt need for a ferroelectric material that can be used as a ferroelectric layer in a gate insulator in a transistor such as a silicon base and can be adapted to a commonly used semiconductor process technology.

【0020】[0020]

【発明が解決しようとする課題】本発明の目的は、検出
感度が高く、冷却を必要としない熱検出器を提供するこ
とにある。本発明の他の目的は、検出感度が高く、冷却
を必要としないボロメーターを提供することにある。本
発明の他の目的は、検出感度が高く、冷却を必要としな
い焦電検出器を提供することにある。本発明の他の目的
は、ゲート絶縁体中に強誘電体層を備えたゲート絶縁ト
ランジスターを提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a heat detector which has high detection sensitivity and does not require cooling. Another object of the present invention is to provide a bolometer having high detection sensitivity and requiring no cooling. Another object of the present invention is to provide a pyroelectric detector that has high detection sensitivity and does not require cooling. Another object of the present invention is to provide a gate insulation transistor having a ferroelectric layer in the gate insulation.

【0021】[0021]

【課題を解決するための手段】本発明は、変換器を備
え、室温で作動するボロメーターおよび焦電検出器を提
供する。これらの変換器は、20℃における抵抗率が少
なくとも0.1Ωcm、20℃における温度変化に伴う
抵抗値の変化率が少なくとも0.4%/℃、より好まし
くは少なくとも2.5%/℃、誘電率が少なくとも5
0、誘電率の温度による変化が少なくとも0.20/℃
である。
SUMMARY OF THE INVENTION The present invention provides a bolometer and pyroelectric detector that includes a transducer and operates at room temperature. These converters have a resistivity at 20 ° C. of at least 0.1 Ωcm, a rate of change in resistance with temperature at 20 ° C. of at least 0.4% / ° C., more preferably at least 2.5% / ° C. At least 5
0, change in dielectric constant with temperature is at least 0.20 / ℃
Is.

【0022】本発明はまた、ゲート絶縁体を備えたトラ
ンジスターを提供する。このゲート絶縁体は、室温にお
いて強誘電体である材料の層を含み、慣用されている半
導体プロセスに適合する温度で蒸着を行うことができる
ものである。
The present invention also provides a transistor having a gate insulator. The gate insulator comprises a layer of material that is a ferroelectric at room temperature and is capable of being deposited at temperatures compatible with conventional semiconductor processes.

【0023】本発明により提供される材料の層は、イッ
トリウム、他の希土類、ランタン、またはこれらの組み
合わせ;バリウム、ストロンチウム、カルシウム、また
はこれらの組み合わせ;銅、および酸素から本質的に形
成された、1または2以上の固体相を有している。以
下、「イットリウム、他の希土類、ランタン、またはこ
れらの組み合わせ」、「バリウム、ストロンチウム、カ
ルシウム、またはこれらの組み合わせ」、「銅」、およ
び「酸素」を”YBCO”と称する。この固体相は結晶
性または非結晶性である。そして、前記材料の固体層
は、半導体的な抵抗対温度特性を示し、その抵抗率は、
金属や、結晶性であり導電性を有する斜方晶系YBa
Cuよりも高く、また、層の抵抗は温度上昇に伴
って増大する。ランタンと希土類元素は、YBCO相中
のYを置換するから、YBCO相中のイットリウムの一
部または全部をこれら元素によって置換してもよい。こ
れらの希土類元素には、Ce,Pr,Nd,Pm,S
m,Eu,Gd,Tb,Dy,Ho,Er,Tm,Y
b,およびLuが含まれる。
The layer of material provided by the present invention is formed essentially from yttrium, other rare earths, lanthanum, or combinations thereof; barium, strontium, calcium, or combinations thereof; copper, and oxygen. It has one or more solid phases. Hereinafter, "yttrium, other rare earths, lanthanum, or a combination thereof", "barium, strontium, calcium, or a combination thereof", "copper", and "oxygen" are referred to as "YBCO". This solid phase is crystalline or amorphous. Then, the solid layer of the material exhibits semiconductor-like resistance-temperature characteristics, and its resistivity is
Metal or orthorhombic YBa 2 which is crystalline and has conductivity
It is higher than Cu 3 O 7 and the resistance of the layer increases with increasing temperature. Since lanthanum and rare earth elements replace Y in the YBCO phase, some or all of yttrium in the YBCO phase may be replaced by these elements. These rare earth elements include Ce, Pr, Nd, Pm and S.
m, Eu, Gd, Tb, Dy, Ho, Er, Tm, Y
b and Lu are included.

【0024】YBCO層の20℃における抵抗率は、
0.1Ωcm以上であり、より好ましくは1.0Ωcm
以上である。YBCO層の抵抗率の好適な範囲は、1.
4〜15Ωcmである。20℃におけるYBCO層の温
度変化に伴う抵抗値の変化率は、0.4%/℃以上であ
り、より好ましくは2.0%/℃以上である。なお、温
度変化に伴う抵抗値の変化率は1/R×dR/dTを意
味する。ここで、Rは抵抗であり、Tは温度である。本
発明のYBCO層に関し、実際に測定された温度変化に
伴う抵抗値の変化率は0.4〜3.9%/℃だった。材
料処理の進歩により、20℃における温度変化に伴う抵
抗値の変化率が5〜10%/℃であるYBCO層もやが
ては得られるだろう。本発明に係る材料の層の20℃に
おける誘電率は50以上であり、より好ましくは50以
上87以下である。20℃における誘電率の温度による
変化は0.2/℃以上であり、より好ましくは0.5/
℃以上である。
The resistivity of the YBCO layer at 20 ° C. is
0.1 Ωcm or more, more preferably 1.0 Ωcm
That is all. The preferable range of the resistivity of the YBCO layer is 1.
It is 4 to 15 Ωcm. The rate of change of the resistance value with the temperature change of the YBCO layer at 20 ° C. is 0.4% / ° C. or more, and more preferably 2.0% / ° C. or more. The rate of change of resistance value with temperature change means 1 / R × dR / dT. Here, R is resistance and T is temperature. Regarding the YBCO layer of the present invention, the rate of change in the resistance value with the actual temperature change was 0.4 to 3.9% / ° C. Due to advances in material processing, a YBCO layer having a resistance change rate of 5 to 10% / ° C. with temperature change at 20 ° C. will eventually be obtained. The dielectric constant of the layer of the material according to the present invention at 20 ° C. is 50 or more, more preferably 50 or more and 87 or less. The change in permittivity with temperature at 20 ° C is 0.2 / ° C or more, and more preferably 0.5 /
℃ or above.

【0025】本発明に係るYBCO層中の固体相は、第
1に、YBCO状態図中に半導体相を有し、特に正方晶
系のYBaCu6+x相(0≦x<0.5)、
BaCuO5+δ相(−0.5<δ<0.5)、お
よびYBaCu相を含んでいる。
The solid phase in the YBCO layer according to the present invention has, firstly, a semiconductor phase in the YBCO phase diagram, especially a tetragonal Y 1 Ba 2 Cu 3 O 6 + x phase (0≤x <0. .5),
It contains a Y 2 BaCuO 5 + δ phase (−0.5 <δ <0.5) and a YBa 3 Cu 2 O x phase.

【0026】さらに、本発明に係るYBCO層は、材料
特性の点では不利にはなるが、少量のYBCO金属結晶
相またはYBCO多結晶相を含んでいてもよい。ここで
いう金属性とは、20℃において0.05Ωcm未満の
抵抗率を有し、温度下降につれて抵抗が減少することを
意味する。YBCO相構造中に含まれる金属相として
は、YBaCu7−x相(0≦x<0.5)、
BaCu3.5 7+x相(0<x≦1)、Y
BaCu8+x相(0≦x≦1)、YBa
相、およびYBaCu相が挙げられ
る。これらの金属相の抵抗率はいずれも、20℃におい
て約0.05Ωcm未満である。
Further, the YBCO layer according to the present invention comprises a material
A small amount of YBCO metal crystals, which is disadvantageous in terms of characteristics
Phase or YBCO polycrystalline phase may be included. here
"Metallicity" means that it is less than 0.05 Ωcm at 20 ° C.
It has a resistivity and shows that the resistance decreases as the temperature decreases.
means. As a metal phase contained in the YBCO phase structure
Is Y1BaTwoCuThreeO7-xPhase (0 ≦ x <0.5),
Y1BaTwoCu3.5O 7 + xPhase (0 <x ≦ 1), Y1
BaTwoCuFourO8 + xPhase (0 ≦ x ≦ 1), YTwoBa1C
u1O5Phase, and Y1BaThreeCuTwoOxPhase
It The resistivity of each of these metal phases is at 20 ° C.
Is less than about 0.05 Ωcm.

【0027】導電相の抵抗率は一般にYBCOの半導体
相の抵抗率よりも遥かに小さいので、本発明のYBCO
層中の導電性結晶相のフラクション体積は、YBCO層
中に連続した導電路を形成しないように十分に小さいこ
とが望ましい。このため一般には、YBCO層中の導電
相のフラクション体積は、20%未満であることが必要
で、より好ましくは5%未満である。本発明に係るYB
CO材料において、最も好ましい導電相の含有率は0%
である。逆に、YBCO層中の半導体相のフラクション
体積は少なくとも全体の80%以上であることが必要で
あり、より好ましくは95%以上であり、最も好ましく
は100%である。
Since the resistivity of the conductive phase is generally much lower than the resistivity of the semiconductor phase of YBCO, the YBCO of the present invention.
It is desirable that the fractional volume of the conductive crystalline phase in the layer be sufficiently small so as not to form a continuous conductive path in the YBCO layer. Therefore, generally, the fraction volume of the conductive phase in the YBCO layer needs to be less than 20%, more preferably less than 5%. YB according to the present invention
In the CO material, the most preferable content rate of the conductive phase is 0%
Is. On the contrary, the fraction volume of the semiconductor phase in the YBCO layer needs to be at least 80% or more of the whole, more preferably 95% or more, and most preferably 100%.

【0028】本発明において重要な点は、YBCO層は
基体を加熱することなく基体に被覆(蒸着)することが
でき、しかも、前述したような抵抗率、誘電率、温度抵
抗率を有することである。基体を蒸着中に加熱しなけれ
ば、蒸着中の基体温度を常に100℃未満に保つことが
できる。YBCO層は、反応性共蒸着法、スパッタリン
グ法、パルスレーザー蒸着法などにより蒸着することが
可能である。さらにYBCO層は化学的蒸着法(CVD
法)によっても形成することができる。
An important point in the present invention is that the YBCO layer can be coated (deposited) on the substrate without heating the substrate and has the above-mentioned resistivity, dielectric constant and temperature resistivity. is there. If the substrate is not heated during vapor deposition, the substrate temperature during vapor deposition can always be kept below 100 ° C. The YBCO layer can be deposited by a reactive co-evaporation method, a sputtering method, a pulsed laser deposition method, or the like. Further, the YBCO layer is formed by chemical vapor deposition (CVD
Method).

【0029】蒸着層の結晶度を高めるために蒸着中に基
体を加熱することも可能であるが、本発明では、蒸着中
に基体を加熱することは必ずしも必要ではない。
Although it is possible to heat the substrate during vapor deposition in order to increase the crystallinity of the vapor deposited layer, it is not always necessary to heat the substrate during vapor deposition in the present invention.

【0030】層の蒸着後に、制御された酸素分圧下にお
いて層をアニール処理することにより、YBCO層の酸
素組成を調整することが可能である。蒸着後に酸素分圧
が低い状態でアニール処理を行うことにより、YBCO
層から酸素を除去することも可能であり、これによりY
BCOの半導体層が得られる。しかし、本発明では必ず
しもアニール処理は必要ではない。このように、本発明
によれば、慣用されている半導体プロセスに適合した温
度でYBCO層の蒸着を行うことが可能である。得られ
たYBCO層は、高い抵抗率、高い温度抵抗率を有し、
ボロメーターなどに好適である。また、このYBCO層
は高い誘電率、高い温度誘電率を有しているので、焦電
検出器へも適している。さらに、このYBCO層は、強
誘電性を有するのでトランジスターへも好適に適用でき
る。
After deposition of the layer, it is possible to adjust the oxygen composition of the YBCO layer by annealing the layer under controlled oxygen partial pressure. By performing the annealing treatment in the state where the oxygen partial pressure is low after vapor deposition, the YBCO
It is also possible to remove oxygen from the layer, which allows Y
A semiconductor layer of BCO is obtained. However, the annealing treatment is not always necessary in the present invention. As described above, according to the present invention, it is possible to deposit the YBCO layer at a temperature suitable for a commonly used semiconductor process. The obtained YBCO layer has high resistivity, high temperature resistivity,
It is suitable for bolometers. Moreover, since this YBCO layer has a high dielectric constant and a high temperature dielectric constant, it is also suitable for a pyroelectric detector. Further, since this YBCO layer has ferroelectricity, it can be suitably applied to a transistor.

【0031】さらに、常温で蒸着され、蒸着後にアニー
ルが施されていないYBCO薄膜は、半導体としての挙
動を有し、微細なアモルファス構造を有し、高い検出感
度と高い応答性を有するものである。
Further, the YBCO thin film that is vapor-deposited at room temperature and is not annealed after vapor deposition has a behavior as a semiconductor, has a fine amorphous structure, and has high detection sensitivity and high responsiveness. .

【0032】[0032]

【発明の実施の形態】本発明は、以下の図面および後述
する詳細な説明によって評価され、その利点が容易に理
解されるであろう。
The invention will be appreciated and its advantages will be readily appreciated by the following drawings and the following detailed description.

【0033】以下、図面を参照して、本発明を詳細に説
明する。各図を通して、同一の符号は同一または対応す
る部分を示す。図1A、1Bは、ボロメーターBを示
し、このボロメーターBは支持層1と、この支持層1上
に形成された、本発明に係る結晶性または多結晶性の半
導体YBCO層2とを有している。YBCO層2上に
は、2つの導電体製電極3、3が設けられている。支持
層1、YBCO層2、および導電体製電極3、3によっ
て、一体的な変換構造体42が形成されている。好まし
くは、この変換構造体42は複数の接続リード4によっ
て支持され、これら接続リード4が導電体製電極3、3
を導電体製支柱5、5に電気的に接続している。導電体
製支柱5、5の高さは、支持層1、YBCO層2、およ
び導電体製電極3を合わせた高さよりも大きく、これに
より変換構造体42は基体6の上面の上方に浮いた状態
でつり下げられている。基体6は、集積回路7の半導体
基板であってもよい。あるいは、基体6に集積回路7が
取り付けられていてもよい。集積回路7はYBCO層2
へ電気的に接続されており、集積回路7からYBCO層
2へ導電体製支柱5、5を介して電気信号が送受される
ようになっている。YBCO層2の露出面の上方には、
概略的に示すようにシャッターまたはチョッパーSが設
けられ、これによりYBCO層2へ放射線を入れたり遮
断したりできる。支持層1は絶縁体である。
The present invention will be described in detail below with reference to the drawings. Throughout the drawings, the same reference numerals indicate the same or corresponding parts. 1A and 1B show a bolometer B, which comprises a support layer 1 and a crystalline or polycrystalline semiconductor YBCO layer 2 according to the invention formed on this support layer 1. is doing. Two conductor electrodes 3 and 3 are provided on the YBCO layer 2. The support layer 1, the YBCO layer 2, and the conductor electrodes 3 and 3 form an integrated conversion structure 42. Preferably, the conversion structure 42 is supported by a plurality of connection leads 4, which are connected to the electrodes 3, 3 made of a conductor.
Are electrically connected to the conductor columns 5 and 5. The height of the conductor columns 5, 5 is greater than the combined height of the support layer 1, the YBCO layer 2, and the conductor electrode 3, whereby the conversion structure 42 floats above the upper surface of the substrate 6. Suspended in the state. The base 6 may be the semiconductor substrate of the integrated circuit 7. Alternatively, the integrated circuit 7 may be attached to the base 6. Integrated circuit 7 is YBCO layer 2
Is electrically connected to the YBCO layer 2 from the integrated circuit 7 via electric conductor columns 5 and 5. Above the exposed surface of the YBCO layer 2,
A shutter or chopper S is provided as schematically shown, by means of which the YBCO layer 2 can be turned on and off. The support layer 1 is an insulator.

【0034】一体的な変換構造体42は、熱的に隔離さ
れるように基体6から離れて配置され、これにより応答
速度の向上が図られている。好ましくは、変換構造体4
2の厚さ(すなわち支持層1、YBCO層2、導電体製
電極3の合計厚さ)は、10μmより小さく、より好ま
しくは5μmより小さくされる。熱容量を小さくして放
射線に対しての熱応答を向上するためである。
The integral conversion structure 42 is arranged away from the base 6 so as to be thermally isolated, thereby improving the response speed. Preferably, the conversion structure 4
The thickness of 2 (that is, the total thickness of the support layer 1, the YBCO layer 2, and the conductor electrode 3) is smaller than 10 μm, and more preferably smaller than 5 μm. This is to reduce the heat capacity and improve the thermal response to radiation.

【0035】図1Bは、一体的な変換構造体42の上面
の平面図であり、支持層1の上面、YBCO層2によっ
て形成された蛇行パターン部分、および導電体製電極
3、3の上面が示されている。
FIG. 1B is a plan view of the upper surface of the integrated conversion structure 42, showing the upper surface of the support layer 1, the meandering pattern portion formed by the YBCO layer 2, and the upper surfaces of the conductor electrodes 3 and 3. It is shown.

【0036】集積回路7は、導電体製支柱5、5を介し
て電気的にYBCO層2へ接続されており、YBCO層
2の電気抵抗を測定するための手段を具備している。抵
抗測定手段は、YBCO層2を横切って電圧をかけるた
めの手段と、それによりYBCO層2を流れる電流を測
定する手段とを有するか、または、YBCO層2を横切
って電流を供給するための手段と、YBCO層2での電
圧降下を測定する手段とを有する。抵抗測定手段はま
た、電流によって電圧を除算する手段を有している。
The integrated circuit 7 is electrically connected to the YBCO layer 2 through the conductive support columns 5 and 5, and has means for measuring the electric resistance of the YBCO layer 2. The resistance measuring means comprises means for applying a voltage across the YBCO layer 2 and thereby means for measuring the current flowing through the YBCO layer 2 or for supplying a current across the YBCO layer 2. And means for measuring the voltage drop across the YBCO layer 2. The resistance measuring means also comprises means for dividing the voltage by the current.

【0037】一体的な変換構造体42は、導電体製支柱
5、5を介して基体6へ接続されている必要はない。変
換構造体42と集積回路7との接続に導電体製支柱5、
5を使用しない場合には、支柱は導電体でなくてもよ
い。支柱は、変換構造体を基体6から熱的に隔離するた
めのものである。導電体製支柱5、5は基体6から少な
くとも100nmは突出していることが好ましい。
The integral conversion structure 42 need not be connected to the base body 6 via the conductive posts 5,5. For connecting the conversion structure 42 and the integrated circuit 7, the conductor support pillars 5,
If 5 is not used, the stanchion need not be a conductor. The stanchions are for thermally isolating the conversion structure from the substrate 6. It is preferable that the conductive support columns 5 and 5 project from the substrate 6 by at least 100 nm.

【0038】YBCO層2の電気抵抗を測定する手段
は、集積回路7内に設けられていなくてもよいし、基体
6上にさえ設けられていなくてもよい。支持層1は、例
えば窒化珪素、チタン酸ストロンチウム、またはイット
リウム安定化ジルコニアにより形成されていてもよい。
The means for measuring the electrical resistance of the YBCO layer 2 need not be provided in the integrated circuit 7 or even on the substrate 6. The support layer 1 may be formed of, for example, silicon nitride, strontium titanate, or yttrium-stabilized zirconia.

【0039】図2Aおよび図2Bは、焦電検出器Pの断
面図であり、この焦電検出器Pは一体型変換構造体42
aおよび集積回路7aを具備している。変換構造体42
aは導電性を有する支持層1aと、この支持層1a上に
蒸着されたYBCO層2を有する。YBCO層2上には
導電体製電極3a、3aが形成されている。YBCO層
2の露出面の上方には、赤外放射から選択的に遮断する
ためのチョッパーが設けられる。これら導電体製電極3
a、3aは、導電性支持層1とともに誘電体としてのY
BCO層2を挟み、コンデンサーを形成している。導電
体製電極3a、3aの面積は同一でもよいが、異なって
いてもよく、その場合には、各導電体製電極3aが構成
するコンデンサーの容量が相互に異なることになる。図
示の実施例では2つのコンデンサーが形成されている
が、焦電検出器を構成するには1つのコンデンサーが有
れば足りる。
2A and 2B are cross-sectional views of pyroelectric detector P, which is an integral conversion structure 42.
a and an integrated circuit 7a. Conversion structure 42
a has a support layer 1a having conductivity and a YBCO layer 2 deposited on the support layer 1a. Conductor electrodes 3a and 3a are formed on the YBCO layer 2. A chopper for selectively blocking infrared radiation is provided above the exposed surface of the YBCO layer 2. These conductor electrodes 3
a and 3a are Y as a dielectric together with the conductive support layer 1.
A capacitor is formed by sandwiching the BCO layer 2. The areas of the conductor electrodes 3a, 3a may be the same or different, and in that case, the capacitances of the capacitors formed by the conductor electrodes 3a are different from each other. In the illustrated embodiment, two capacitors are formed, but one capacitor is sufficient to form the pyroelectric detector.

【0040】図2Bは、2つの導電体製電極3a、3a
および導電性支持層1によって形成される回路の等価回
路を示し、この等価回路は2つのコンデンサー23、2
4からなる。
FIG. 2B shows two conductive electrodes 3a, 3a.
And an equivalent circuit of the circuit formed by the conductive support layer 1, this equivalent circuit comprising two capacitors 23, 2,
It consists of 4.

【0041】集積回路7aは、変換構造体42a中のY
BCO層2の電気分極の変化により引き起こされる焦電
電流を測定するための手段を具備する。変換構造体42
aの焦電電流を測定するための手段は、導電体製電極3
a、3a間に交流電流または交流電圧を供給するための
手段(すなわち、交流電流源または交流電圧源)、およ
びそれによって生じる交流電圧または交流電流を測定す
るための手段を有している。この実施例では、2つの導
電体製電極3a、3aにより2つのコンデンサーが形成
されているが、1つのコンデンサーのみを形成する場合
には1つの電極が有れば足り、その場合の焦電電流測定
手段は、1つの導電体製電極3aに交流電流または交流
電圧を供給し、1つの導電体製電極3aを通じて電圧ま
たは電流を測定すればよい。焦電電流を測定するため
に、バイアス電圧をかける必要はない。
The integrated circuit 7a corresponds to Y in the conversion structure 42a.
Means are provided for measuring the pyroelectric current caused by the change in electrical polarization of the BCO layer 2. Conversion structure 42
The means for measuring the pyroelectric current of a is a conductor electrode 3
a, 3a for supplying an alternating current or an alternating voltage (that is, an alternating current source or an alternating voltage source), and means for measuring the alternating voltage or the alternating current produced thereby. In this embodiment, two capacitors are formed by the two conductor electrodes 3a and 3a. However, when only one capacitor is formed, one electrode is sufficient, and the pyroelectric current in that case is sufficient. The measuring means may supply an alternating current or an alternating voltage to one conductor electrode 3a and measure the voltage or current through one conductor electrode 3a. No bias voltage needs to be applied to measure pyroelectric current.

【0042】変換構造体42aは、その熱容量を小さく
するために、好ましくは厚さ10μm未満であり、より
好ましくは5μm未満である。最も好ましくは、変換構
造体42aの厚さは1μm未満にされる。
The conversion structure 42a preferably has a thickness of less than 10 μm, more preferably less than 5 μm in order to reduce its heat capacity. Most preferably, the thickness of the conversion structure 42a is less than 1 μm.

【0043】変換構造体42aの1つの変形例は、一方
の導電体製電極3aの代わりに、導電性支持層1aに接
続された接続リードを具備し、前記一方の導電体製電極
3aは不要である。YBCO層2aの誘電率の温度によ
る変化は、20℃において少なくとも0.2/℃である
ことが好ましい。
One modification of the conversion structure 42a includes a connecting lead connected to the conductive support layer 1a instead of the one conductive electrode 3a, and the one conductive electrode 3a is unnecessary. Is. The change in the dielectric constant of the YBCO layer 2a with temperature is preferably at least 0.2 / ° C at 20 ° C.

【0044】図3は、トランジスター32の断面を示
し、このトランジスター32はゲート絶縁体としてのY
BCO層36と、二酸化珪素からなるフィールド絶縁層
34とを有し、これらはn型半導体基板33上に設けら
れている。ソース電極35およびドレイン電極39がそ
れぞれ、互いに間隔を開けて配置されたp型ソース接続
領域35aおよびp型ドレイン接続領域39aに接続さ
れ、ソース電極35とドレイン電極39との間には、Y
BCO層36およびゲート電極37が配置されている。
ゲート電極37およびゲート絶縁YBCO層36の下方
には、トランジスターチャネル38が形成されている。
ゲート絶縁YBCO層36は電気分極を有する強誘電体
であり、その電気分極の向きは、第1電圧よりも大きい
第1の電圧パルスをゲート電極へ与えることによって第
1方向に沿って配向されるとともに、第1電圧とは逆の
極性を有し第2電圧よりも大きい第2の電圧パルスをゲ
ート電極へ与えることによって前記第1の向きとは逆向
きに配向させることができるようになっている。しか
し、強誘電体YBCO層36の分極の向きを逆転できる
ことは、トランジスターTの電荷蓄積を増大させるには
必要ではない。トランジスターTがメモリーセルの電荷
蓄積コンデンサーを構成する場合には、蓄積された電荷
はYBCO層36の存在により増大する。
FIG. 3 shows a cross section of a transistor 32, which is a Y gate insulator.
It has a BCO layer 36 and a field insulating layer 34 made of silicon dioxide, which are provided on an n-type semiconductor substrate 33. The source electrode 35 and the drain electrode 39 are connected to the p-type source connection region 35a and the p-type drain connection region 39a, respectively, which are spaced apart from each other, and Y is provided between the source electrode 35 and the drain electrode 39.
The BCO layer 36 and the gate electrode 37 are arranged.
A transistor channel 38 is formed below the gate electrode 37 and the gate insulating YBCO layer 36.
The gate insulating YBCO layer 36 is a ferroelectric substance having electric polarization, and the direction of the electric polarization is oriented along the first direction by applying a first voltage pulse larger than the first voltage to the gate electrode. At the same time, a second voltage pulse having a polarity opposite to that of the first voltage and larger than the second voltage is applied to the gate electrode so that the gate electrode can be oriented in the direction opposite to the first direction. There is. However, being able to reverse the polarization direction of the ferroelectric YBCO layer 36 is not necessary to increase the charge storage of the transistor T. If the transistor T constitutes the charge storage capacitor of the memory cell, the stored charge is increased by the presence of the YBCO layer 36.

【0045】本発明に係るYBCO層および一体型変換
構造体は、ポジティブまたはネガティブのフォトレジス
トおよびリフトオフ技術を使用する、慣用されている半
導体プロセス技術にも適合する。
The YBCO layer and integrated conversion structure according to the present invention are also compatible with conventional semiconductor processing techniques using positive or negative photoresist and lift-off techniques.

【0046】本発明の一体型変換構造体は、フォトレジ
ストエッチング、またはリフトオフ技術を使用する、慣
用されている薄膜プロセス技術によっても形成すること
が可能である。
The integrated conversion structure of the present invention can also be formed by conventional thin film process techniques using photoresist etching or lift-off techniques.

【0047】図4A〜図4Dを用いて、懸架された一体
型変換構造体の製造方法を説明する。図4Cに示す一体
型変換構造体は、本発明に係るボロメーターとして使用
することができる。図4A〜図4Dは本発明に係るボロ
メーターのための一体型変換構造体の製造方法を示して
いるが、これと同様の方法により、本発明に係る焦電検
出器用の一体型変換構造体も製造することが可能であ
る。
A method of manufacturing the suspended integrated conversion structure will be described with reference to FIGS. 4A to 4D. The integrated conversion structure shown in FIG. 4C can be used as a bolometer according to the present invention. 4A to 4D show a method of manufacturing an integrated conversion structure for a bolometer according to the present invention, the same method is used to manufacture the integrated conversion structure for a pyroelectric detector according to the present invention. It is also possible to manufacture.

【0048】図4Aに示すように、まず、シリコン基板
(基体)100上に、第1の窒化珪素(Si
層、第1のイットリウム安定化ジルコニア層、YBCO
層、および第2のイットリウム安定化ジルコニア層を順
に蒸着し、この蒸着層をパターン化して、窒化珪素層1
01、第1イットリウム安定化ジルコニア層102、Y
BCO層103、および第2イットリウム安定化ジルコ
ニア層104からなる多層構造体105を形成する。窒
化珪素層101、第1イットリウム安定化ジルコニア層
102、YBCO層103、および第2イットリウム安
定化ジルコニア層104は、エッチングされてもよい
し、イオンミリングにより形成されてもよい。
As shown in FIG. 4A, first, on a silicon substrate (base) 100, first silicon nitride (Si 3 N 4 ) is formed.
Layer, first yttrium-stabilized zirconia layer, YBCO
Layer and a second yttrium-stabilized zirconia layer are sequentially deposited, and the deposited layer is patterned to form a silicon nitride layer 1
01, first yttrium-stabilized zirconia layer 102, Y
A multi-layer structure 105 including the BCO layer 103 and the second yttrium-stabilized zirconia layer 104 is formed. The silicon nitride layer 101, the first yttrium-stabilized zirconia layer 102, the YBCO layer 103, and the second yttrium-stabilized zirconia layer 104 may be etched or formed by ion milling.

【0049】次に、図4Aに示す中間体上に第2の窒化
珪素層106を蒸着し、この第2の窒化珪素層106を
パターン処理して第2イットリウム安定化ジルコニア層
104の一部を露出させる。第2イットリウム安定化ジ
ルコニア層104の露出部分をエッチングして、接続用
切り込み107を形成する。第2イットリウム安定化ジ
ルコニア層104の露出部分をエッチングするには、イ
オンミリングを使用できる。次に、図4Bに示すよう
に、第2窒化珪素層106上に金属層を蒸着し、この金
属層をパターン処理して金属リード108を形成する。
Next, a second silicon nitride layer 106 is deposited on the intermediate body shown in FIG. 4A, and the second silicon nitride layer 106 is patterned to remove a part of the second yttrium-stabilized zirconia layer 104. Expose. The exposed portion of the second yttrium-stabilized zirconia layer 104 is etched to form the connection notch 107. Ion milling can be used to etch the exposed portions of the second yttrium-stabilized zirconia layer 104. Next, as shown in FIG. 4B, a metal layer is deposited on the second silicon nitride layer 106, and the metal layer is patterned to form a metal lead 108.

【0050】金属リード108が形成されたら、第2窒
化珪素層106をパターン処理およびエッチングして、
シリコン基板100に達する溝109を形成する。第2
窒化珪素層106をエッチングするには、プラズマエッ
チングが使用できる。
After the metal leads 108 are formed, the second silicon nitride layer 106 is patterned and etched to
A groove 109 reaching the silicon substrate 100 is formed. Second
Plasma etching can be used to etch the silicon nitride layer 106.

【0051】図4Dは、変換構造体の多層構造体105
に対する溝109の配置を示している。溝109は多層
構造体105を実質的に囲んでいるが、第2の窒化珪素
層106の一部が残されて支持部111、111とされ
ている。溝109は第2の窒化珪素層106を貫通し、
シリコン基板100の表面に達している。溝109が形
成できたら、これら溝109を通してシリコン基板10
0の表面から多層構造体105の下側までエッチング
し、多層構造体105の下方にある部分をくりぬいて空
洞110を形成する。支持部111、111の下側も同
様にエッチングによりくりぬかれるので、一体型変換構
造体112が支持部111、111によって懸架された
状態になる。支持部111、111は第2窒化珪素層1
06の一部であり、シリコン基板100のエッチングさ
れなかった柱状部113によって支持されている。柱状
部113はシリコン基板100の元の表面を有してい
る。
FIG. 4D shows the multi-layer structure 105 of the conversion structure.
The arrangement of the groove 109 with respect to is shown. The groove 109 substantially surrounds the multilayer structure 105, but a part of the second silicon nitride layer 106 is left to be the supporting portions 111 and 111. The groove 109 penetrates the second silicon nitride layer 106,
The surface of the silicon substrate 100 is reached. Once the grooves 109 are formed, the silicon substrate 10 is passed through these grooves 109.
Etching is performed from the surface of 0 to the lower side of the multilayer structure 105, and a portion below the multilayer structure 105 is hollowed out to form a cavity 110. Similarly, since the lower sides of the supporting portions 111, 111 are also hollowed out by etching, the integrated conversion structure 112 is suspended by the supporting portions 111, 111. The supporting portions 111, 111 are the second silicon nitride layer 1
06, which is supported by the unetched columnar portion 113 of the silicon substrate 100. The columnar portion 113 has the original surface of the silicon substrate 100.

【0052】支持部は1つであってもよい。しかし、図
4Dの実施例のように、一対の支持部111、111を
形成した方が、より有益である。シリコン基板100を
選択的に溶解するエッチング液は窒化珪素を溶解しな
い。例えば、水酸化カリウム溶液がシリコン基板100
のエッチングに使用できる。空洞110を形成すること
により図4Cに示すような、懸架された一体型変換構造
体が形成される。
The number of supporting parts may be one. However, it is more beneficial to form the pair of support parts 111, 111 as in the embodiment of FIG. 4D. An etching solution that selectively dissolves the silicon substrate 100 does not dissolve silicon nitride. For example, a potassium hydroxide solution is a silicon substrate 100.
Can be used for etching. Forming the cavity 110 forms a suspended integral conversion structure, as shown in FIG. 4C.

【0053】一体型変換構造体をその上に形成すべき基
体はシリコンに限定されない。例えば、基体はIII−
V半導体またはポリアミドであってもよい。
The substrate on which the integrated conversion structure is formed is not limited to silicon. For example, the substrate is III-
It may be V semiconductor or polyamide.

【0054】図5A〜図5Dは、トランジスターTの製
造プロセスにおける様々な段階を示す断面図である。
5A to 5D are cross-sectional views showing various stages in the manufacturing process of the transistor T.

【0055】図5Aは、n型半導体基板33を示し、こ
のn型基板33には、ソース接続領域35aおよびドレ
イン接続領域39a、並びに二酸化珪素フィールド酸化
物層34aが形成されている。フィールド酸化物層34
aはパターン処理されていて、p型ソース接続領域35
aおよびp型ドレイン接続領域39aのドーピングが可
能とされている。次に、フィールド酸化物層を再び成長
させる。
FIG. 5A shows an n-type semiconductor substrate 33, on which a source connection region 35a and a drain connection region 39a and a silicon dioxide field oxide layer 34a are formed. Field oxide layer 34
a is patterned, and the p-type source connection region 35 is formed.
Doping of the a and p type drain connection regions 39a is possible. Then the field oxide layer is grown again.

【0056】図5Bは、n型基板33上に再成長したフ
ィールド酸化物層34を示している。次に、フィールド
酸化物層34をゲート領域から除去し、YBCO層36
aを構造物上に蒸着し、YBCOゲート絶縁体を形成す
る。
FIG. 5B shows the regrown field oxide layer 34 on the n-type substrate 33. Next, the field oxide layer 34 is removed from the gate region and the YBCO layer 36 is removed.
a is deposited on the structure to form a YBCO gate insulator.

【0057】図5Cは、構造物上をYBCO層36aが
覆った状態を示している。次に、ゲート領域以外のYB
CO層36aを除去し、ソース電極35およびドレイン
電極39を形成するための接続用切り込みを形成し、金
属層を蒸着したうえパターン処理し、ソース電極35、
ドレイン電極39、および図5DのトランジスターTを
接続するための金属ワイヤー部をそれぞれ形成する。
FIG. 5C shows a state in which the YBCO layer 36a covers the structure. Next, YB other than the gate region
The CO layer 36a is removed, connection notches for forming the source electrode 35 and the drain electrode 39 are formed, and a metal layer is vapor-deposited and patterned to form the source electrode 35,
A metal wire portion for connecting the drain electrode 39 and the transistor T of FIG. 5D is formed.

【0058】〈実験例1〉(ボロメーター) 以下の製造方法により一体型のボロメーター変換構造体
を形成した。n型(100)シリコン基板に、RFスパ
ッタリング法により、1000オングストロームの厚さ
の酸化マグネシウムを形成した。
<Experimental Example 1> (Bolometer) An integrated bolometer conversion structure was formed by the following manufacturing method. Magnesium oxide having a thickness of 1000 angstrom was formed on an n-type (100) silicon substrate by the RF sputtering method.

【0059】次に、酸化マグネシウム層上に、YBa
Cuからなるスパッタリングターゲットを用
い、150ワット、7時間、アルゴンガス10ミリトー
ルの条件下でYBCO層を形成した。YBCO層の厚さ
は500nmだった。YBCO層を蒸着する間、基板は
加熱しなかった。
Next, on the magnesium oxide layer, Y 1 Ba was formed.
A YBCO layer was formed using a sputtering target made of 2 Cu 3 O 7 under the conditions of 150 watts, 7 hours, and 10 millitorr of argon gas. The thickness of the YBCO layer was 500 nm. The substrate was not heated during the deposition of the YBCO layer.

【0060】次に、ポジティブフォトレジスト「Mic
roposite 400−27フォトレジスト」をY
BCO層上に3000rpmの条件でスピン滴下し、3
0秒間乾燥させた。フォトレジストを90℃、30分の
加熱条件で弱く焼き固め、さらにYBCO層の露出領域
に対応したパターンを使用して紫外光に6秒間露光し、
現像液「MF319現像液」に浸漬して、非電極領域の
フォトレジストを除去した。現像後、フォトレジストを
125℃で30分加熱し、十分に硬化させた。
Next, the positive photoresist "Mic
roposite 400-27 photoresist "
Spin drop on the BCO layer at 3000 rpm and
It was dried for 0 seconds. The photoresist was lightly baked and hardened under heating conditions of 90 ° C. for 30 minutes, and then exposed to ultraviolet light for 6 seconds using a pattern corresponding to the exposed region of the YBCO layer,
The photoresist in the non-electrode area was removed by immersing in the developer “MF319 developer”. After development, the photoresist was heated at 125 ° C. for 30 minutes to fully cure it.

【0061】アルミニウムエッチングを1〜1/2分行
って、露出したYBCOを除去した。残ったフォトレジ
ストをYBCO層から除去し、YBCO層に接続リード
を接続した。
Aluminum etching was performed for 1 to 1/2 minutes to remove the exposed YBCO. The remaining photoresist was removed from the YBCO layer and the connection lead was connected to the YBCO layer.

【0062】実験例1の抵抗対温度特性を、図6に示す
システムを用いて測定した。図6は半導体YBCO層8
の抵抗対温度特性を測定するためのブロック図であり、
YBCO層8は低温保持装置9内にセットされている。
YBCO層8はDCリード10,10’を介してDC電
流・電圧供給モニター装置に接続されている。温度調節
器12が、複数のリード13を介してYBCO層8に接
続されており、リード13は熱的にYBCO層8と結合
している。温度調節器12は、リード13を通じてYB
CO層8の熱を温度センサー(図示略)によって測定
し、リード13を通じてYBCO層8の近傍に配置され
たヒーターへ電流を供給する。コンピューター15が温
度調節器12、DC電圧電流源モニター11に接続さ
れ、このコンピューター15によってYBCO層8の温
度を調整し、かつ、DC電圧電流源モニター11からの
データを受信し、これにより、コンピューター15が抵
抗対温度を表示できるようになっている。
The resistance-temperature characteristics of Experimental Example 1 were measured using the system shown in FIG. FIG. 6 shows a semiconductor YBCO layer 8
It is a block diagram for measuring the resistance-temperature characteristics of
The YBCO layer 8 is set in the cryostat 9.
The YBCO layer 8 is connected to the DC current / voltage supply monitoring device via the DC leads 10 and 10 '. A temperature controller 12 is connected to the YBCO layer 8 via a plurality of leads 13, and the leads 13 are thermally coupled to the YBCO layer 8. The temperature controller 12 is connected to the YB through the lead 13.
The heat of the CO layer 8 is measured by a temperature sensor (not shown), and an electric current is supplied to the heater arranged near the YBCO layer 8 through the lead 13. A computer 15 is connected to the temperature controller 12 and the DC voltage / current source monitor 11, and the computer 15 adjusts the temperature of the YBCO layer 8 and receives the data from the DC voltage / current source monitor 11. 15 is capable of displaying resistance versus temperature.

【0063】実験例1のYBCO層の抵抗値は、20℃
において4×10Ωであった。YBCO層の幅は0.
1mm、YBCO層の長さは11mm、YBCO層の厚
さは500nmだった。したがって、実験例1のYBC
O層の抵抗率は1.8Ωcmとなる。
The resistance value of the YBCO layer of Experimental Example 1 was 20 ° C.
Was 4 × 10 6 Ω. The width of the YBCO layer is 0.
The thickness of the YBCO layer was 1 mm, the length of the YBCO layer was 11 mm, and the thickness of the YBCO layer was 500 nm. Therefore, the YBC of Experimental Example 1
The resistivity of the O layer is 1.8 Ωcm.

【0064】図7は、2種のバイアス電流を使用して温
度変化させつつ測定した場合に、実験例1のサンプルの
示した抵抗値の温度依存性を示している。いずれの温度
においても、0℃における7×10Ωから、50℃に
おける2×10Ωにまで急速に抵抗値が低下してい
る。1℃当たりの抵抗値変化は0.1×10Ωであ
る。サンプルの抵抗率は20℃において1.46〜1.
65Ωcmだった。測定されたノイズ電圧は30Hzに
おいて10−5V/Hz1/2だった。YBCO層の温
度変化に伴う抵抗値の変化率は3.5%/℃であり、計
算された検出度は10である。
FIG. 7 shows the temperature dependence of the resistance value of the sample of Experimental Example 1 when measured while changing the temperature using two kinds of bias currents. At any temperature, the resistance value rapidly decreases from 7 × 10 6 Ω at 0 ° C. to 2 × 10 6 Ω at 50 ° C. The change in resistance value per 1 ° C. is 0.1 × 10 6 Ω. The resistivity of the sample is 1.46 to 1.
It was 65 Ωcm. The measured noise voltage was 10 −5 V / Hz 1/2 at 30 Hz. The rate of change of the resistance value with the temperature change of the YBCO layer is 3.5% / ° C., and the calculated detection degree is 10 9 .

【0065】実験例1の一体型構造体のYBCO層の組
成を、酸化マグネシウム上の標準YBCOを使用して電
子プローブ分析した結果、YBa1.44Cu1.65
.59であることがわかった。X線回折によって示
された第1相は正方晶系相であり、化学量論的にYBa
Cu6.5であり、この正方晶系相の(110)
X線回折線に対応するd=2.72のピークを有してい
た。
The composition of the YBCO layer of the monolithic structure of Experimental Example 1 was subjected to electron probe analysis using standard YBCO on magnesium oxide. As a result, YBa 1.44 Cu 1.65 was obtained.
O 4 . It turned out to be 59 . The first phase, shown by X-ray diffraction, is a tetragonal phase, stoichiometrically YBa
2 Cu 3 O 6.5 , and this tetragonal phase (110)
It had a peak at d = 2.72 corresponding to the X-ray diffraction line.

【0066】〈実験例2〉(焦電検出器) 一体型の焦電変換構造を以下の工程により形成した。n
型(100)シリコン基板の上面に3000オングスト
ロームの厚さのニオブ製ボトム電極上を蒸着形成した。
Experimental Example 2 (Pyroelectric Detector) An integrated pyroelectric conversion structure was formed by the following steps. n
A bottom electrode made of niobium having a thickness of 3000 angstrom was vapor-deposited on the upper surface of the mold (100) silicon substrate.

【0067】次に、このニオブ製ボトム電極上に、10
ミリトールのアルゴン雰囲気下で、YBaCu
のスパッタリングターゲットを使用し、電力150W
の条件で6時間かけて、5000オングストロームの厚
さのYBCO層をスパッタリングした。蒸着した層を真
空中において、500℃で、2時間アニールし、蒸着層
から酸素を除去した。
Next, on the bottom electrode made of niobium, 10
Y 1 Ba 2 Cu 3 O under an argon atmosphere of millitorr
Using a sputtering target of No. 7 , power of 150W
A YBCO layer having a thickness of 5000 Å was sputtered for 6 hours under the above conditions. The deposited layer was annealed in vacuum at 500 ° C. for 2 hours to remove oxygen from the deposited layer.

【0068】次に、YBCO層上に、RFスパッタリン
グにより、アルゴン15ミリトールの雰囲気で10分間
かけて、3000オングストロームのアルミニウム層を
形成した。
Next, a 3000 angstrom aluminum layer was formed on the YBCO layer by RF sputtering in an atmosphere of 15 mTorr argon for 10 minutes.

【0069】「Microposit 400−27」
フォトレジストを3000rpmにおいて蒸着層上にス
ピン滴下し、30秒間乾燥させた。堆積させた層を90
℃で30分間かけて軽く硬化させ、次に紫外線に6秒間
露光した。現像液「MF319」に1分間浸漬して、ア
ルミニウム上に直径0.9mmのフォトレジストの円を
複数形成した。現像後、フォトレジストを125℃で3
0分加熱し、十分に硬化させた。層をアルミニウムエッ
チング液に3分間浸漬し、露出したアルミニウムおよび
露出したYBCOを除去した。これにより、円柱状のコ
ンデンサーが形成でき、このコンデンサーは下側のニオ
ブ電極と上側のアルミニウム電極との間に本発明に係る
YBCO層を有していた。
"Microposit 400-27"
A photoresist was spin-dropped on the vapor deposition layer at 3000 rpm and dried for 30 seconds. 90 layers deposited
It was lightly cured at 30 ° C. for 30 minutes and then exposed to UV light for 6 seconds. The photoresist was immersed in a developer "MF319" for 1 minute to form a plurality of photoresist circles having a diameter of 0.9 mm on aluminum. After development, the photoresist is kept at 125 ° C for 3
Heated for 0 minutes to fully cure. The layer was immersed in an aluminum etchant for 3 minutes to remove exposed aluminum and exposed YBCO. As a result, a cylindrical capacitor could be formed, and this capacitor had the YBCO layer according to the present invention between the lower niobium electrode and the upper aluminum electrode.

【0070】実験例2のコンデンサーの静電容量対温度
を図8の装置を使用して測定した。図8は、YBCO層
25を誘電体として有するコンデンサーの静電容量対温
度特性を測定するためのブロック図である。YBCO層
25を有するコンデンサーはクリオスタット(恒温器)
26内に配置され、このコンデンサーは電流リード27
a,27bおよび電圧リード27c,27dを介してL
CRメーター30に接続されている。リード27a,2
7dはアルミニウム電極に接続され、リード27b,2
7cはニオブ電極に接続されている。LCRメーター3
0は、交流電流または電圧を発生させ、交流電圧または
電流を計測する。温度調整器28がリード29を介して
YBCOサンプル25に接続されている。YBCO層2
5には温度センサー(図示略)が熱的に結合されてお
り、温度調整器28に温度データを供給する。温度調整
器28は、リード29を介してYBCO層25に熱的に
結合された抵抗ヒーター(図示略)に電流を供給する。
温度調整器28によって得られる温度は、電圧および電
流データをLCRメーター30から伝達されるコンピュ
ーター31によって制御され、YBCO層25の静電容
量対温度が計算されて表示される。
The capacitance of the capacitor of Experimental Example 2 versus temperature was measured using the apparatus of FIG. FIG. 8 is a block diagram for measuring the capacitance-temperature characteristic of a capacitor having the YBCO layer 25 as a dielectric. The condenser having the YBCO layer 25 is a cryostat (incubator).
26, which is a current lead 27.
L via a, 27b and voltage leads 27c, 27d
It is connected to the CR meter 30. Leads 27a, 2
7d is connected to an aluminum electrode and leads 27b, 2
7c is connected to the niobium electrode. LCR meter 3
0 generates an alternating current or voltage and measures the alternating voltage or current. A temperature controller 28 is connected to the YBCO sample 25 via a lead 29. YBCO layer 2
A temperature sensor (not shown) is thermally coupled to 5, and supplies temperature data to the temperature controller 28. The temperature regulator 28 supplies current to a resistance heater (not shown) that is thermally coupled to the YBCO layer 25 via leads 29.
The temperature obtained by the temperature regulator 28 is controlled by the computer 31 which transfers voltage and current data from the LCR meter 30, and the capacitance vs. temperature of the YBCO layer 25 is calculated and displayed.

【0071】図9は、図8のシステムを使用して測定さ
れた、実験例2の面積当たりの静電容量と温度の関係を
示したグラフである。静電容量は、0〜30℃の間で、
約20nf/cm変化した。したがって、温度当たり
の容量変化率は、0.67nf/cm/℃である。図
9における3種の曲線は、それぞれ、150Hz,20
0Hz,250Hzの場合を示している。しかし、3種
のいずれの周波数においても、温度当たりの容量変化率
は実質的に同じである。
FIG. 9 is a graph showing the relationship between the capacitance per unit area and the temperature of Experimental Example 2 measured using the system of FIG. The capacitance is between 0 and 30 ° C,
The change was about 20 nf / cm 2 . Therefore, the rate of change in capacity per temperature is 0.67 nf / cm 2 / ° C. The three types of curves in FIG. 9 are 150 Hz, 20
The case of 0 Hz and 250 Hz is shown. However, the capacity change rate per temperature is substantially the same at any of the three frequencies.

【0072】実験例2のコンデンサーのYBCO層の組
成は、酸化マグネシウム上のYBCO標準、およびアル
シン酸ランタン上のYBCO標準を使用した電子プロー
ブ分析により、YBaCu6.45であることが
わかった。実験例2のコンデンサーのYBCO層のX線
回折によって示された第1相は正方晶系相であり、格子
定数a,bは3.8オングストローム、格子定数cは1
1.75オングストロームであった。第1X線回折ピー
クはd=2.35であり、これは、YBaCu
6.5の組成を有する正方晶系YBCO相の(005)
X線回折線に対応していた。約20℃において、200
HzでのYBCO層の比誘電率は87であり、約20℃
における誘電率の温度による変化は0.275/℃であ
った。
The composition of the YBCO layer of the capacitor of Experimental Example 2 was YBa 2 Cu 3 O 6.45 by electron probe analysis using the YBCO standard on magnesium oxide and the YBCO standard on lanthanum arsinate. all right. The first phase shown by X-ray diffraction of the YBCO layer of the capacitor of Experimental Example 2 is a tetragonal phase, the lattice constants a and b are 3.8 angstrom, and the lattice constant c is 1.
It was 1.75 angstroms. The first X-ray diffraction peak is d = 2.35, which is YBa 2 Cu 3 O.
A tetragonal YBCO phase having a composition of 6.5 (005)
It corresponded to the X-ray diffraction line. 200 at about 20 ° C
The relative permittivity of the YBCO layer at 87 Hz is about 20 ° C.
The change in dielectric constant with temperature was 0.275 / ° C.

【0073】〈実験例3〉(ボロメーター)実験例1の
ボロメーターと実質的に同様の製造方法を用い、だだし
以下の点のみを変更して、ボロメーターを製造した。
(100)方位のアルミン酸ランタン基板上に、パルス
レーザー蒸着法を使用して、基板に対して垂直なc軸を
有するYBCO層を形成した。YBCO層を次に、真空
中で、500℃、2時間のアニールを行った。電子プロ
ーブ分析により、YBCO層の金属は、化学量論的にY
BaCuであった。YBCO層の抵抗率は約12.
7Ωcmであった。約20℃において、抵抗値の変化
は、1℃当たり約6000Ωだった。測定されたノイズ
電圧は30Hzにおいて10−5V/Hz1/2だっ
た。YBCO層の温度変化に伴う抵抗値の変化率は2.
31%/℃であり、計算された検出度は9×10だっ
た。
<Experimental Example 3> (Bolometer) A bolometer was produced by using a manufacturing method substantially similar to that of the bolometer of Experimental Example 1, except for changing the following points.
A YBCO layer having a c-axis perpendicular to the substrate was formed on the (100) lanthanum aluminate substrate using a pulse laser deposition method. The YBCO layer was then annealed in vacuum at 500 ° C. for 2 hours. According to the electron probe analysis, the metal of the YBCO layer was stoichiometrically
It was Ba 2 Cu 3 . The resistivity of the YBCO layer is about 12.
It was 7 Ωcm. At about 20 ° C., the change in resistance was about 6000 Ω / ° C. The measured noise voltage was 10 −5 V / Hz 1/2 at 30 Hz. The rate of change of the resistance value with the temperature change of the YBCO layer is 2.
31% / ° C. and the calculated detectivity was 9 × 10 9 .

【0074】〈実験例4〉(ボロメーター) この実験例はアモルファスYBCO薄膜(フィルム)に
関するものである。YBCO薄膜は上述した方法で蒸着
形成したが、蒸着中に基体を加熱せず、蒸着後にアニー
リングを行わない点のみを異ならせた。これらの薄膜は
半導体的な挙動を示し、アモルファスの微構造を有し、
高い感度と応答性を有する。アモルファスの微構造は、
多結晶YBCO薄膜の再結晶化を促進するアニーリング
が省略されたため形成された。アニーリングが必要なく
なると、CMOS技術などの他の薄膜技術と組み合わせ
易くなるため好ましい。アモルファスYBCO薄膜の組
成は、ラザフォード後方散乱分光によって測定した結
果、Y:Ba:Cu:Oの元素比が1:1.29:2.
91:7.05〜1:2.10:3.44:9.82で
あった。好ましい化学量論的組成比はYBa
(1.2〜2.5)Cu(2. 5〜3.5)であ
り、アモルファス微構造を有する。好ましくは、xは
7.05〜9.82である。しかし、xはラザフォード
後方散乱技術では正確に決定できないから、ここで示す
範囲よりも実質的に広い範囲にあってもよい。
Experimental Example 4 (bolometer) This experimental example relates to an amorphous YBCO thin film. The YBCO thin film was formed by vapor deposition by the above-described method, except that the substrate was not heated during vapor deposition and annealing was not performed after vapor deposition. These thin films behave like semiconductors, have an amorphous microstructure,
It has high sensitivity and responsiveness. The amorphous microstructure is
It was formed because the annealing that promotes recrystallization of the polycrystalline YBCO thin film was omitted. The elimination of annealing is preferred as it facilitates combining with other thin film technologies such as CMOS technology. The composition of the amorphous YBCO thin film was measured by Rutherford backscattering spectroscopy, and as a result, the element ratio of Y: Ba: Cu: O was 1: 1.29: 2.
It was 91: 7.05 to 1: 2.10: 3.44: 9.82. The preferable stoichiometric composition ratio is Y 1 Ba.
(1.2 to 2.5) and Cu (2. 5~3.5) O x, has an amorphous microstructure. Preferably, x is 7.05 to 9.82. However, x may be substantially wider than the range shown here, since it cannot be accurately determined by the Rutherford backscatter technique.

【0075】アモルファス薄膜がアモルファスであるこ
とは、2θおよび入射角技術を用いて決定された。しか
し、ラマン分光によると、571cm−1に広いピーク
が見られた。このアモルファス薄膜の温度変化に伴う抵
抗値の変化率は、20℃において、約3.5%/℃であ
り、良好な放射応答特性を示した。アモルファス薄膜の
抵抗率は20℃において約0.1Ωcmより大きかっ
た。したがって、これらアモルファス薄膜は前述した結
晶性薄膜および開示されたボロメーター構造の代替とな
りえるものだった。
Amorphous thin films were determined to be amorphous using 2θ and angle of incidence techniques. However, according to Raman spectroscopy, a broad peak was seen at 571 cm −1 . The rate of change in resistance of this amorphous thin film with temperature was about 3.5% / ° C. at 20 ° C., indicating good radiation response characteristics. The resistivity of the amorphous thin film was greater than about 0.1 Ωcm at 20 ° C. Therefore, these amorphous thin films could be an alternative to the crystalline thin films described above and the disclosed bolometer structure.

【0076】以上の開示から明らかなように、本発明は
様々な変形が可能である。よって本発明は前述した例の
みに限定されるものではない。
As is apparent from the above disclosure, the present invention can be variously modified. Therefore, the present invention is not limited to the examples described above.

【図面の簡単な説明】[Brief description of drawings]

【図1A】 本発明の一実施形態として、YBCO材料
層が組み込まれたボロメーターを示す側断面図である。
FIG. 1A is a side cross-sectional view showing a bolometer incorporating a YBCO material layer as an embodiment of the present invention.

【図1B】 図1Aに示した一体型検出器の構造を示す
平面図である。
FIG. 1B is a plan view showing the structure of the integrated detector shown in FIG. 1A.

【図2A】 本発明の他の実施形態として、YBCO材
料層が組み込まれた焦電検出器を示す側断面図である。
FIG. 2A is a side sectional view showing a pyroelectric detector incorporating a YBCO material layer according to another embodiment of the present invention.

【図2B】 図2Aの一体型検出器の等価回路を示す概
略図である。
2B is a schematic diagram showing an equivalent circuit of the integrated detector of FIG. 2A. FIG.

【図3】 本発明の他の実施形態として、YBCO材料
層がゲート絶縁体中に組み込まれた半導体トランジスタ
ーの側断面図である。
FIG. 3 is a side sectional view of a semiconductor transistor having a YBCO material layer incorporated in a gate insulator according to another embodiment of the present invention.

【図4A】 懸架された一体型変換器構造の製造工程で
の中間体の構造を示す部分的に破断した側面図である。
FIG. 4A is a partially cutaway side view showing the structure of an intermediate in the manufacturing process of a suspended integrated transducer structure.

【図4B】 懸架された一体型変換器構造の製造工程で
の中間体の構造を示す部分的に破断した側面図である。
FIG. 4B is a side view, partially broken away, showing the structure of an intermediate in the manufacturing process of a suspended integrated transducer structure.

【図4C】 懸架された一体型変換器構造の製造工程で
の中間体の構造を示す部分的に破断した側面図である。
FIG. 4C is a partially cutaway side view showing the structure of an intermediate in the manufacturing process of a suspended integrated transducer structure.

【図4D】 図4Cの懸架された一体型変換器構造を示
す部分平面図である。
4D is a partial plan view of the suspended integrated transducer structure of FIG. 4C.

【図5A】 図3に示した半導体トランジスターを製造
するプロセスにおける中間体を示す側断面図である。
5A is a side sectional view showing an intermediate in a process of manufacturing the semiconductor transistor shown in FIG.

【図5B】 図3に示した半導体トランジスターを製造
するプロセスにおける中間体を示す側断面図である。
5B is a side sectional view showing an intermediate in a process of manufacturing the semiconductor transistor shown in FIG.

【図5C】 図3に示した半導体トランジスターを製造
するプロセスにおける中間体を示す側断面図である。
FIG. 5C is a side sectional view showing an intermediate in the process of manufacturing the semiconductor transistor shown in FIG. 3.

【図5D】 図3に示した半導体トランジスターを製造
するプロセスにおける中間体を示す側断面図である。
FIG. 5D is a side sectional view showing an intermediate in the process of manufacturing the semiconductor transistor shown in FIG. 3.

【図6】 本発明に係るボロメーター中のYBCO層の
抵抗率対温度特性を測定するための電子機器のブロック
図である。
FIG. 6 is a block diagram of an electronic device for measuring the resistivity versus temperature characteristics of a YBCO layer in a bolometer according to the present invention.

【図7】 本発明に係るボロメーターの一例中のYBC
O層の抵抗率対温度特性を示すグラフである。
FIG. 7: YBC in an example of a bolometer according to the present invention
It is a graph which shows the resistivity-temperature characteristic of O layer.

【図8】 本発明に係る焦電検出器に組み込まれたYB
CO層の静電容量対温度特性を測定するための電子機器
のブロック図である。
FIG. 8: YB incorporated in a pyroelectric detector according to the present invention
It is a block diagram of the electronic device for measuring the capacitance-versus-temperature characteristic of a CO layer.

【図9】 本発明に係る焦電検出器の一例中のYBCO
層の静電容量対温度特性を示すグラフである。
FIG. 9: YBCO in an example of a pyroelectric detector according to the present invention
3 is a graph showing capacitance vs. temperature characteristics of layers.

【符号の説明】[Explanation of symbols]

33 n型半導体基板 35 ソース電極 35a p型ソース接続領域 36 YBCO層(ゲート絶縁YBCO層、強誘電
体YBCO層) 37 ゲート電極 38 トランジスターチャネル 39 ドレイン電極 39a p型ドレイン接続領域
33 n-type semiconductor substrate 35 source electrode 35a p-type source connection region 36 YBCO layer (gate insulating YBCO layer, ferroelectric YBCO layer) 37 gate electrode 38 transistor channel 39 drain electrode 39a p-type drain connection region

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8247 H01L 37/02 5F140 27/105 29/78 301G 27/14 27/10 444A 29/788 29/78 371 29/792 27/14 K 37/00 37/02 (72)発明者 ドナルド・ピー・バトラー アメリカ合衆国・テキサス・75225・ダラ ス・ボーズ・6425・エレクトリカル・エン ジニアリング・デパートメント・サザン・ メソディスト・ユニヴァーシティ (72)発明者 ズィネップ・セリック−バトラー アメリカ合衆国・テキサス・75225・ダラ ス・ボーズ・6425・エレクトリカル・エン ジニアリング・デパートメント・サザン・ メソディスト・ユニヴァーシティ (72)発明者 シャン・パオ−チュン アメリカ合衆国・テキサス・75225・ダラ ス・ボーズ・6425・エレクトリカル・エン ジニアリング・デパートメント・サザン・ メソディスト・ユニヴァーシティ Fターム(参考) 2G065 AA04 AB02 BA08 BA12 BA13 2G066 BA01 BA09 4M118 AA01 AB01 BA03 CA16 CA40 CB14 EA04 GA10 5F083 FR05 GA29 JA12 PR21 PR22 5F101 BA62 BD02 BH02 5F140 AC01 AC32 BA01 BD13 BF01 BF05 BJ01 BJ05 BJ23 CB01 CF01 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/8247 H01L 37/02 5F140 27/105 29/78 301G 27/14 27/10 444A 29/788 29 / 78 371 29/792 27/14 K 37/00 37/02 (72) Inventor Donald P. Butler United States, Texas, 75225, Dallas Bose, 6425, Electrical Engineering Department, Southern Methodist University (72) Inventor Zinep Serrick-Butler United States, Texas, 75225, Dallas Bose, 6425, Electrical Engineering Department, Southern Southern Methodist University (72), Inventor Shan・ Pao Chun A United States, Texas, 75225, Dallas, Bose, 6425, Electrical, Engineering, Department, Southern, Methodist, University, F Term (reference) 2G065 AA04 AB02 BA08 BA12 BA13 2G066 BA01 BA09 4M118 AA01 AB01 BA03 CA16 CA40 CB14 EA04 GA10 5F083 FR05 GA29 JA12 PR21 PR22 5F101 BA62 BD02 BH02 5F140 AC01 AC32 BA01 BD13 BF01 BF05 BJ01 BJ05 BJ23 CB01 CF01

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 以下の構成を具備するゲート絶縁型トラ
ンジスター:基体下面および基体上面を有する第1伝導
型の半導体基体;前記基体上面の第1領域の下に形成さ
れた第2伝導型のソース接続領域;前記基体上面の第2
領域の下に形成された前記第2伝導型のドレイン接続領
域;前記第1領域に接続されたソース電極下面を有する
ソース電極;前記第2領域に接続されたドレイン電極下
面を有するドレイン電極;結晶性または多結晶性の酸化
物半導体からなる強誘電性のゲート絶縁層であって、前
記酸化物は(1)バリウム、ストロンチウム、およびカ
ルシウムから選択された1または2以上の元素、(2)
イットリウム、ランタン、および希土類元素から選択さ
れた1または2以上の元素、(3)銅、および(4)酸
素から形成され、前記ゲート絶縁層はゲート絶縁層下面
およびゲート絶縁層上面を有し、前記ゲート絶縁層の抵
抗率は20℃において0.1Ωcmよりも大きく、前記
ゲート絶縁体下面は前記第1層上面の第3領域の上にあ
り、前記第3領域は前記第1領域と前記第2領域の間に
位置し、前記第3領域の直下に位置する前記第1層の一
部は前記トランジスターの伝導チャネルを構成している
ゲート絶縁層;ゲート電極下面及びゲート電極上面を有
するゲート電極であって、前記ゲート電極下面はゲート
絶縁層上面に接続されているゲート電極。
1. A gate-insulated transistor having the following structure: a first-conductivity-type semiconductor substrate having a substrate lower surface and a substrate upper surface; a second-conductivity-type source formed below a first region of the substrate upper surface. Connection region; second on the upper surface of the substrate
A drain connection region of the second conductivity type formed under a region; a source electrode having a lower surface of a source electrode connected to the first region; a drain electrode having a lower surface of a drain electrode connected to the second region; a crystal A ferroelectric gate insulating layer made of a crystalline or polycrystalline oxide semiconductor, wherein the oxide is (1) one or more elements selected from barium, strontium, and calcium, (2)
Formed of one or more elements selected from yttrium, lanthanum, and rare earth elements, (3) copper, and (4) oxygen, and the gate insulating layer has a gate insulating layer lower surface and a gate insulating layer upper surface, The resistivity of the gate insulating layer is greater than 0.1 Ωcm at 20 ° C., the lower surface of the gate insulator is on the third region of the upper surface of the first layer, and the third region is the first region and the third region. A portion of the first layer located between the two regions and directly below the third region, a gate insulating layer forming a conduction channel of the transistor; a gate electrode having a gate electrode lower surface and a gate electrode upper surface. The lower surface of the gate electrode is connected to the upper surface of the gate insulating layer.
【請求項2】 請求項1記載のトランジスターであっ
て、前記ゲート絶縁層の抵抗率は20℃において1.4
〜15Ωcmであり、前記ゲート絶縁層の誘電率は20
℃において50より大きいことを特徴とするトランジス
ター。
2. The transistor according to claim 1, wherein the gate insulating layer has a resistivity of 1.4 at 20 ° C.
Is about 15 Ωcm, and the dielectric constant of the gate insulating layer is 20.
A transistor characterized by being greater than 50 at ° C.
【請求項3】 請求項1記載のトランジスターであっ
て、前記ゲート絶縁層は(1)イットリウム、ランタ
ン、および希土類元素から選択された1または2以上の
元素、(2)バリウム、ストロンチウム、およびカルシ
ウムから選択された1または2以上の元素、(3)銅、
および(4)酸素の4要素から実質的に形成された結晶
性の半導体相であり、イットリウム、ランタン、および
希土類元素と、バリウム、ストロンチウム、およびカル
シウムと、銅との化学量論的組成比は、実質的に1:
2:3であることを特徴とするトランジスター。
3. The transistor according to claim 1, wherein the gate insulating layer is (1) one or more elements selected from yttrium, lanthanum, and rare earth elements, (2) barium, strontium, and calcium. One or more elements selected from, (3) copper,
And (4) is a crystalline semiconductor phase formed substantially from four elements of oxygen, and the stoichiometric composition ratio of yttrium, lanthanum, and a rare earth element to barium, strontium, and calcium, and copper is , Substantially 1:
A transistor characterized by being 2: 3.
【請求項4】 請求項1記載のゲート絶縁型トランジス
ターであって、 (a)第1の値よりも大きい第1電圧を前記ゲート電極
に加えると、前記強誘電体ゲート絶縁層が第1方向に分
極し、前記第1電圧が前記ゲート電極に加えられた後
は、前記伝導チャネルに沿って起電力が存在するとき
に、キャリアが前記伝導チャネルを通過できるようにな
る; (b)前記第1電圧とは逆の極性を有し、第2の値より
も大きい第2電圧を前記ゲート電極に加えると、前記強
誘電体ゲート絶縁層が前記第1方向とは逆の第2方向に
分極し、前記第1電圧が前記ゲート電極に加えられた後
は、前記伝導チャネルに沿って起電力が存在するとき
に、キャリアが前記伝導チャネルを通過できない;こと
を特徴とするトランジスター。
4. The gate insulating transistor according to claim 1, wherein the ferroelectric gate insulating layer is formed in a first direction when (a) a first voltage larger than a first value is applied to the gate electrode. Polarized, and after the first voltage is applied to the gate electrode, allows carriers to pass through the conduction channel in the presence of an electromotive force along the conduction channel; (b) the first When a second voltage having a polarity opposite to that of the first voltage and larger than a second value is applied to the gate electrode, the ferroelectric gate insulating layer is polarized in a second direction opposite to the first direction. A carrier is unable to pass through the conduction channel when an electromotive force is present along the conduction channel after the first voltage is applied to the gate electrode.
JP2003067190A 1995-02-01 2003-03-12 Gate insulating transistor Pending JP2003332573A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/382,200 US5572060A (en) 1995-02-01 1995-02-01 Uncooled YBaCuO thin film infrared detector
US42495P 1995-06-22 1995-06-22
US08/382,200 1995-06-22
US60/000,424 1995-06-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP52352196A Division JP3442080B2 (en) 1995-02-01 1995-12-29 Uncooled YBaCuO thin film infrared detector

Publications (1)

Publication Number Publication Date
JP2003332573A true JP2003332573A (en) 2003-11-21

Family

ID=26667608

Family Applications (2)

Application Number Title Priority Date Filing Date
JP52352196A Expired - Fee Related JP3442080B2 (en) 1995-02-01 1995-12-29 Uncooled YBaCuO thin film infrared detector
JP2003067190A Pending JP2003332573A (en) 1995-02-01 2003-03-12 Gate insulating transistor

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP52352196A Expired - Fee Related JP3442080B2 (en) 1995-02-01 1995-12-29 Uncooled YBaCuO thin film infrared detector

Country Status (4)

Country Link
EP (1) EP0815595A4 (en)
JP (2) JP3442080B2 (en)
AU (1) AU4600696A (en)
CA (1) CA2212002C (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011078398A1 (en) 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
JP2011151370A (en) * 2009-12-25 2011-08-04 Ricoh Co Ltd Field-effect transistor, semiconductor memory, display element, image display device, and system
JP2011216845A (en) * 2010-03-18 2011-10-27 Ricoh Co Ltd Insulating film forming ink, manufacturing method for insulating film, and manufacturing method for semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6172522B2 (en) * 2013-12-04 2017-08-02 ソニー株式会社 Infrared detector, detection method thereof, and electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011078398A1 (en) 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
JP2011151370A (en) * 2009-12-25 2011-08-04 Ricoh Co Ltd Field-effect transistor, semiconductor memory, display element, image display device, and system
EP2517255A1 (en) * 2009-12-25 2012-10-31 Ricoh Company, Limited Field-effect transistor, semiconductor memory, display element, image display device, and system
EP2517255A4 (en) * 2009-12-25 2012-12-12 Ricoh Co Ltd Field-effect transistor, semiconductor memory, display element, image display device, and system
US10020374B2 (en) 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
US11271085B2 (en) 2009-12-25 2022-03-08 Ricoh Company, Ltd. Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system
JP2011216845A (en) * 2010-03-18 2011-10-27 Ricoh Co Ltd Insulating film forming ink, manufacturing method for insulating film, and manufacturing method for semiconductor device
JP2016146495A (en) * 2010-03-18 2016-08-12 株式会社リコー Coating liquid for forming insulator film, insulator film, manufacturing method for insulator film, and manufacturing method for semiconductor device

Also Published As

Publication number Publication date
CA2212002C (en) 2003-10-07
AU4600696A (en) 1996-08-21
EP0815595A1 (en) 1998-01-07
JP3442080B2 (en) 2003-09-02
EP0815595A4 (en) 1999-05-06
CA2212002A1 (en) 1996-08-08
JPH11500578A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
US5850098A (en) Uncooled amorphous YBaCuO thin film infrared detector
US5572060A (en) Uncooled YBaCuO thin film infrared detector
Polla et al. Surface‐micromachined PbTiO3 pyroelectric detectors
WO1996024165A9 (en) UNCOOLED YBaCuO THIN FILM INFRARED DETECTOR
Lin et al. Photoresponse and fast optical readout for a PbZrxTi1− xO3/YBa2Cu3O7− x thin‐film heterostructure capacitor
Mohammed et al. Temperature dependence of conventional and effective pyroelectric coefficients for compositionally graded Ba x Sr 1− x TiO 3 films
Okuyama et al. PbTiO3 ferroelectric thin film gate fet for infrared detection
Whatmore et al. Electrical properties of sb and cr-doped pbzro3–pbtio3–pbmg1/3nb2/3o3 ceramics
Bharadwaja et al. Dielectric relaxation in antiferroelectric multigrain PbZrO3 thin films
Butler et al. Micromachined YBaCuO capacitor structures as uncooled pyroelectric infrared detectors
JP3442080B2 (en) Uncooled YBaCuO thin film infrared detector
US5804823A (en) Bismuth layered structure pyroelectric detectors
Liu et al. Self-biased dielectric bolometer from epitaxially grown Pb (Zr, Ti) O 3 and lanthanum-doped Pb (Zr, Ti) O 3 multilayered thin films
JP3828443B2 (en) Infrared imaging device and manufacturing method thereof
Sun et al. Poling of multilayer Pb (Zr0. 3Ti0. 7) O3/PbTiO3 thin film for pyroelectric infrared sensor application
JP3683095B2 (en) Ferroelectric thin film material, manufacturing method of ferroelectric thin film material, manufacturing method of dielectric bolometer using ferroelectric thin film material, dielectric bolometer, and infrared detection element using the same
Singh et al. Impact of process parameters on the structural and electrical properties of metal/PZT/Al 2 O 3/silicon gate stack for non-volatile memory applications
Okuyama et al. Integrated pyroelectric infrared sensor using PbTiO3 thin film
Dorey et al. Pyroelectric PZT/PMNZTU composite thick films
Es-Souni et al. Multilayer ferroelectric thin films for pyroelectric applications
Butler et al. Yttrium barium copper oxide as an infrared radiation sensing material
JPH08277196A (en) Ferroelectric thin film, its production, semiconductor non-volatile memory element, ferroelectric gate-type fet element and sensor
Zomorrodian et al. Temperature dependence of infrared photocurrent in Pb (Zr, Ti) O3 on YBa2Cu3O7− x
Wu et al. Infrared photoresponse of (Mn, Sb) doped-Pb (Zr, Ti) O 3/YBa 2 Cu 3 O 7 heterostructure detectors
Yildiz et al. Crystallization and pyroelectric effect of semiconducting YBaCuO thin films deposited at different temperatures

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619