JP2003330414A - 表示駆動回路及びそれを用いた画像表示装置 - Google Patents
表示駆動回路及びそれを用いた画像表示装置Info
- Publication number
- JP2003330414A JP2003330414A JP2002136085A JP2002136085A JP2003330414A JP 2003330414 A JP2003330414 A JP 2003330414A JP 2002136085 A JP2002136085 A JP 2002136085A JP 2002136085 A JP2002136085 A JP 2002136085A JP 2003330414 A JP2003330414 A JP 2003330414A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- source
- drain
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は、表示光のホールド効果に起因する
動画の画質劣化を改善することができる表示駆動回路及
びそれを用いた画像表示装置を提供することを目的とす
る。 【解決手段】 発光素子１１の一方の端子と正電源の間
にドレインとソースを接続された第１電界効果トランジ
スタ１２と、第１電界効果トランジスタのゲートとデー
タ電極の間にソースとドレインを接続され画像信号の１
フイールド期間に１回オンする第２電界効果トランジス
タ１４と、第１電界効果トランジスタのゲートと正電源
の間にソースとドレインを接続された第３電界効果トラ
ンジスタ１５を有し、画像信号の垂直同期に同期して画
像信号の１フイールド期間内の一定時間に第３電界効果
トランジスタをオンさせることにより、表示光のホール
ド時間が短縮され動きボケが減少し、動画の画質劣化を
改善することができる。
動画の画質劣化を改善することができる表示駆動回路及
びそれを用いた画像表示装置を提供することを目的とす
る。 【解決手段】 発光素子１１の一方の端子と正電源の間
にドレインとソースを接続された第１電界効果トランジ
スタ１２と、第１電界効果トランジスタのゲートとデー
タ電極の間にソースとドレインを接続され画像信号の１
フイールド期間に１回オンする第２電界効果トランジス
タ１４と、第１電界効果トランジスタのゲートと正電源
の間にソースとドレインを接続された第３電界効果トラ
ンジスタ１５を有し、画像信号の垂直同期に同期して画
像信号の１フイールド期間内の一定時間に第３電界効果
トランジスタをオンさせることにより、表示光のホール
ド時間が短縮され動きボケが減少し、動画の画質劣化を
改善することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、表示駆動回路及び
それを用いた画像表示装置に関し、有機ＥＬ（Ｅｌｅｃ
ｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）または発光ダイオ
ード等の供給される直流電流に応じた明るさで発光する
２端子の発光素子をＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒ
ａｎｓｉｓｔｏｒ）で駆動する表示駆動回路及びそれを
用いた画像表示装置に関する。
それを用いた画像表示装置に関し、有機ＥＬ（Ｅｌｅｃ
ｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）または発光ダイオ
ード等の供給される直流電流に応じた明るさで発光する
２端子の発光素子をＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒ
ａｎｓｉｓｔｏｒ）で駆動する表示駆動回路及びそれを
用いた画像表示装置に関する。
【０００２】
【従来の技術】従来より、有機ＥＬまたは発光ダイオー
ド等の供給される直流電流に応じた明るさで発光する２
端子の発光素子をＴＦＴで駆動する駆動回路及びそれを
用いた画像表示装置が各種提案されている。
ド等の供給される直流電流に応じた明るさで発光する２
端子の発光素子をＴＦＴで駆動する駆動回路及びそれを
用いた画像表示装置が各種提案されている。
【０００３】図５は、従来の有機ＥＬディスプレイの１
画素分の駆動回路の一例の回路図を示す。有機ＥＬ素子
は一定方向に直流電流を流すと、その電流値に応じた輝
度で発光し、等価回路はダイオードで表される。同図
中、有機ＥＬ素子を発光素子１で表し、その発光輝度を
Ｌで表す。発光素子１のカソードは共通電位（アースレ
ベル）に接続されている。発光素子１のアノードにはＴ
ＦＴとしてのｐチャネルＦＥＴ（電界効果トランジス
タ）２のドレイン（Ｄ）が接続されており、ＦＥＴ２の
ソース（Ｓ）は共通電位に対して正の電位を持つ正電源
（＋電源）に接続されている。
画素分の駆動回路の一例の回路図を示す。有機ＥＬ素子
は一定方向に直流電流を流すと、その電流値に応じた輝
度で発光し、等価回路はダイオードで表される。同図
中、有機ＥＬ素子を発光素子１で表し、その発光輝度を
Ｌで表す。発光素子１のカソードは共通電位（アースレ
ベル）に接続されている。発光素子１のアノードにはＴ
ＦＴとしてのｐチャネルＦＥＴ（電界効果トランジス
タ）２のドレイン（Ｄ）が接続されており、ＦＥＴ２の
ソース（Ｓ）は共通電位に対して正の電位を持つ正電源
（＋電源）に接続されている。
【０００４】なお、一般にＴＦＴではドレインとソース
を区別する必要がなく、ドレインとソースを互いに逆に
接続しても同様に動作するため、以下では必要ない限り
ドレインとソースを特に区別しない。
を区別する必要がなく、ドレインとソースを互いに逆に
接続しても同様に動作するため、以下では必要ない限り
ドレインとソースを特に区別しない。
【０００５】ＦＥＴ２のゲート（Ｇ）と正電源の間に
は、一般に電極間容量により蓄積容量３が形成されてい
る。ＦＥＴ２のデートにはｎチャネルＦＥＴ４のドレイ
ン（またはソース）が接続されており、ＦＥＴ４のソー
ス（またはドレイン）はデータ電極に接続されている。
また、ＦＥＴ４のゲートは走査電極Ｓ１に接続されてい
る。
は、一般に電極間容量により蓄積容量３が形成されてい
る。ＦＥＴ２のデートにはｎチャネルＦＥＴ４のドレイ
ン（またはソース）が接続されており、ＦＥＴ４のソー
ス（またはドレイン）はデータ電極に接続されている。
また、ＦＥＴ４のゲートは走査電極Ｓ１に接続されてい
る。
【０００６】図６は、図５の各電極の電圧及び発光輝度
の波形図を示す。波形の横軸は時間ｔであり、縦軸は電
圧または輝度を表している。走査電極Ｓ１を画像信号の
１フィールド期間に１回、短時間だけ正電源電位にする
と、その期間だけＦＥＴ４がオンになり、ＦＥＴ４を通
して、その時点のデータ電極の電圧（正電源の電位に対
して負の電位を持つ）で蓄積容量３が充電される。ＦＥ
Ｔ２はゲート，ソース間電圧、すなわち蓄積容量３の両
端間の電圧に応じた一定値の電流をソース，ドレイン間
に流す性質があるため、発光素子１は蓄積容量３に充電
された電圧に応じた輝度で発光する。
の波形図を示す。波形の横軸は時間ｔであり、縦軸は電
圧または輝度を表している。走査電極Ｓ１を画像信号の
１フィールド期間に１回、短時間だけ正電源電位にする
と、その期間だけＦＥＴ４がオンになり、ＦＥＴ４を通
して、その時点のデータ電極の電圧（正電源の電位に対
して負の電位を持つ）で蓄積容量３が充電される。ＦＥ
Ｔ２はゲート，ソース間電圧、すなわち蓄積容量３の両
端間の電圧に応じた一定値の電流をソース，ドレイン間
に流す性質があるため、発光素子１は蓄積容量３に充電
された電圧に応じた輝度で発光する。
【０００７】ＦＥＴ４がオンからオフになった後は蓄積
容量３に蓄積された電荷が維持されるため、結果的に、
発光素子１は１フィールド期間（テレビ画像であれば１
／６０≒１６．７ｍｓｅｃ）一定の輝度で発光し続け
る。この発光のホールド効果により、表示画像に動きボ
ケを生じ、動画の表示画質が劣化する。なお、ＦＥＴ４
に関してはｎチャネルでもｐチャネルでも差し支えな
く、ｐチャネルの場合は、Ｓ１の波形を上下（正負）反
転すれば、上記と全く同様な動作を実現できる。
容量３に蓄積された電荷が維持されるため、結果的に、
発光素子１は１フィールド期間（テレビ画像であれば１
／６０≒１６．７ｍｓｅｃ）一定の輝度で発光し続け
る。この発光のホールド効果により、表示画像に動きボ
ケを生じ、動画の表示画質が劣化する。なお、ＦＥＴ４
に関してはｎチャネルでもｐチャネルでも差し支えな
く、ｐチャネルの場合は、Ｓ１の波形を上下（正負）反
転すれば、上記と全く同様な動作を実現できる。
【０００８】
【発明が解決しようとする課題】しかし、ＴＦＴを用い
た画像ディスプレイは、その動作原理から、表示光の輝
度が画像信号の１フィールド期間を通して略一定の輝度
に保たれるホールド効果がある。このホールド効果のた
め、動画を表示した際に動きボケを生じ、動画の表示画
質が劣化することが知られている。
た画像ディスプレイは、その動作原理から、表示光の輝
度が画像信号の１フィールド期間を通して略一定の輝度
に保たれるホールド効果がある。このホールド効果のた
め、動画を表示した際に動きボケを生じ、動画の表示画
質が劣化することが知られている。
【０００９】この現象は以下の参考文献に説明されてい
る。参考文献１：栗田泰市郎，’’液晶ディスプレイで
生じる原理的な動画質劣化とその改善法’’，映像情報
メディア学会技術報告，Ｖｏｌ．２４，Ｎｏ．５４，ｐ
ｐ．１３−１６，ＩＤＹ２０００−１４７，（Ｓｅｐ．
２０００）．上記の画質劣化を改善するひとつの方法
は、表示輝度のホールド時間を短縮することである。液
晶ディスプレイについては、上記文献や本願人出願の提
案になる特開平９−３２５７１５号記載の発明にホール
ド時間短縮の具体的方法が示されている。しかし、有機
ＥＬまたは発光ダイオードをＴＦＴで駆動する駆動回路
については、有効かつ具体的な改善手段は示されていな
かった。
る。参考文献１：栗田泰市郎，’’液晶ディスプレイで
生じる原理的な動画質劣化とその改善法’’，映像情報
メディア学会技術報告，Ｖｏｌ．２４，Ｎｏ．５４，ｐ
ｐ．１３−１６，ＩＤＹ２０００−１４７，（Ｓｅｐ．
２０００）．上記の画質劣化を改善するひとつの方法
は、表示輝度のホールド時間を短縮することである。液
晶ディスプレイについては、上記文献や本願人出願の提
案になる特開平９−３２５７１５号記載の発明にホール
ド時間短縮の具体的方法が示されている。しかし、有機
ＥＬまたは発光ダイオードをＴＦＴで駆動する駆動回路
については、有効かつ具体的な改善手段は示されていな
かった。
【００１０】本発明は、上記の点に鑑みなされたもの
で、表示光のホールド効果に起因する動画の画質劣化を
改善することができる表示駆動回路及びそれを用いた画
像表示装置を提供することを目的とする。
で、表示光のホールド効果に起因する動画の画質劣化を
改善することができる表示駆動回路及びそれを用いた画
像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、供給される直流電流に応じた明るさで発
光する２端子の発光素子と、前記発光素子の一方の端子
と正電源の間にドレインとソースを接続された第１電界
効果トランジスタと、前記第１電界効果トランジスタの
ゲートとデータ電極の間にソースとドレインを接続され
画像信号の１フイールド期間に１回オンする第２電界効
果トランジスタと、前記第１電界効果トランジスタのゲ
ートと正電源の間にソースとドレインを接続された第３
電界効果トランジスタを有し、画像信号の垂直同期に同
期して画像信号の１フイールド期間内の一定時間に第３
電界効果トランジスタをオンさせることにより、表示光
のホールド時間が短縮され動きボケが減少し、動画の画
質劣化を改善することができる。
に、本発明は、供給される直流電流に応じた明るさで発
光する２端子の発光素子と、前記発光素子の一方の端子
と正電源の間にドレインとソースを接続された第１電界
効果トランジスタと、前記第１電界効果トランジスタの
ゲートとデータ電極の間にソースとドレインを接続され
画像信号の１フイールド期間に１回オンする第２電界効
果トランジスタと、前記第１電界効果トランジスタのゲ
ートと正電源の間にソースとドレインを接続された第３
電界効果トランジスタを有し、画像信号の垂直同期に同
期して画像信号の１フイールド期間内の一定時間に第３
電界効果トランジスタをオンさせることにより、表示光
のホールド時間が短縮され動きボケが減少し、動画の画
質劣化を改善することができる。
【００１２】また、本発明は、供給される直流電流に応
じた明るさで発光する２端子の発光素子と、正電源にソ
ースを接続された第１電界効果トランジスタと、前記第
１電界効果トランジスタのゲートとデータ電極の間にソ
ースとドレインを接続され画像信号の１フイールド期間
に１回オンする第２電界効果トランジスタと、前記第１
電界効果トランジスタのドレインと前記発光素子の一方
の端子との間にドレインとソースを接続された第４電界
効果トランジスタを有し、画像信号の垂直同期に同期し
て画像信号の１フイールド期間内の一定時間に第４電界
効果トランジスタをオフさせることにより、表示光のホ
ールド時間が短縮され動きボケが減少し、動画の画質劣
化を改善することができる。
じた明るさで発光する２端子の発光素子と、正電源にソ
ースを接続された第１電界効果トランジスタと、前記第
１電界効果トランジスタのゲートとデータ電極の間にソ
ースとドレインを接続され画像信号の１フイールド期間
に１回オンする第２電界効果トランジスタと、前記第１
電界効果トランジスタのドレインと前記発光素子の一方
の端子との間にドレインとソースを接続された第４電界
効果トランジスタを有し、画像信号の垂直同期に同期し
て画像信号の１フイールド期間内の一定時間に第４電界
効果トランジスタをオフさせることにより、表示光のホ
ールド時間が短縮され動きボケが減少し、動画の画質劣
化を改善することができる。
【００１３】
【発明の実施の形態】図１は、本発明の有機ＥＬディス
プレイの１画素分の駆動回路の第１実施例の回路図を示
す。同図中、有機ＥＬ素子を発光素子１１で表し、その
発光輝度をＬで表す。発光素子１１のカソードは共通電
位（アースレベル）に接続されている。発光素子１１の
アノードにはＴＦＴとしてのｐチャネルＦＥＴ（電界効
果トランジスタ）１２のドレイン（Ｄ）が接続されてお
り、ＦＥＴ１２のソース（Ｓ）は共通電位に対して正の
電位を持つ正電源（＋電源）に接続されている。
プレイの１画素分の駆動回路の第１実施例の回路図を示
す。同図中、有機ＥＬ素子を発光素子１１で表し、その
発光輝度をＬで表す。発光素子１１のカソードは共通電
位（アースレベル）に接続されている。発光素子１１の
アノードにはＴＦＴとしてのｐチャネルＦＥＴ（電界効
果トランジスタ）１２のドレイン（Ｄ）が接続されてお
り、ＦＥＴ１２のソース（Ｓ）は共通電位に対して正の
電位を持つ正電源（＋電源）に接続されている。
【００１４】なお、一般にＴＦＴではドレインとソース
を区別する必要がなく、ドレインとソースを互いに逆に
接続しても同様に動作するため、以下では必要ない限り
ドレインとソースを特に区別しない。
を区別する必要がなく、ドレインとソースを互いに逆に
接続しても同様に動作するため、以下では必要ない限り
ドレインとソースを特に区別しない。
【００１５】ＦＥＴ１２のゲート（Ｇ）と正電源の間に
は、一般に電極間容量により蓄積容量１３が形成されて
いる。ＦＥＴ１２のゲートにはｎチャネルＦＥＴ１４の
ドレイン（またはソース）が接続されており、ＦＥＴ１
４のソース（またはドレイン）はデータ電極に接続され
ている。また、ＦＥＴ１４のゲートは走査電極Ｓ１１に
接続されている。
は、一般に電極間容量により蓄積容量１３が形成されて
いる。ＦＥＴ１２のゲートにはｎチャネルＦＥＴ１４の
ドレイン（またはソース）が接続されており、ＦＥＴ１
４のソース（またはドレイン）はデータ電極に接続され
ている。また、ＦＥＴ１４のゲートは走査電極Ｓ１１に
接続されている。
【００１６】また、ｎチャネルＦＥＴ１５のドレイン
（またはソース）はＦＥＴ１２のゲートに接続され、Ｆ
ＥＴ１５のソース（またはドレイン）は正電源に接続さ
れており、ＦＥＴ１５のゲートは第２の走査電極Ｓ１２
に接続されている。
（またはソース）はＦＥＴ１２のゲートに接続され、Ｆ
ＥＴ１５のソース（またはドレイン）は正電源に接続さ
れており、ＦＥＴ１５のゲートは第２の走査電極Ｓ１２
に接続されている。
【００１７】図２の波形図に示すように、走査電極Ｓ１
１を画像信号の１フィールド期間に１回、短時間だけ正
電源電位にすると、その期間だけＦＥＴ１４がオンにな
り、ＦＥＴ１４を通して、その時点のデータ電極の電圧
（正電源の電位に対して負の電位を持つ）で蓄積容量１
３が充電される。ＦＥＴ１２はゲート，ソース間電圧、
すなわち蓄積容量１３の両端間の電圧に応じた一定値の
電流をソース，ドレイン間に流すため、発光素子１１は
蓄積容量１３に充電された電圧に応じた輝度で発光す
る。
１を画像信号の１フィールド期間に１回、短時間だけ正
電源電位にすると、その期間だけＦＥＴ１４がオンにな
り、ＦＥＴ１４を通して、その時点のデータ電極の電圧
（正電源の電位に対して負の電位を持つ）で蓄積容量１
３が充電される。ＦＥＴ１２はゲート，ソース間電圧、
すなわち蓄積容量１３の両端間の電圧に応じた一定値の
電流をソース，ドレイン間に流すため、発光素子１１は
蓄積容量１３に充電された電圧に応じた輝度で発光す
る。
【００１８】ここで、例えば走査電極Ｓ１１に与えた信
号を一定時間遅延させて走査電極Ｓ１２に与える。これ
により、走査電極Ｓ１２が正電源電位になった時点でＦ
ＥＴ１５がオンとなり、蓄積容量１３に蓄積された電荷
がＦＥＴ１５を通して放電され、それ以後は蓄積容量１
３の両端間の電圧はゼロになる。
号を一定時間遅延させて走査電極Ｓ１２に与える。これ
により、走査電極Ｓ１２が正電源電位になった時点でＦ
ＥＴ１５がオンとなり、蓄積容量１３に蓄積された電荷
がＦＥＴ１５を通して放電され、それ以後は蓄積容量１
３の両端間の電圧はゼロになる。
【００１９】これにより、ＦＥＴ１２がオフとなり、発
光素子１１を流れる電流が遮断され、発光輝度Ｌもゼロ
（黒表示）となる。このようにして、表示光のホールド
時間が短縮され、動きボケが減少し、動画の表示画質が
改善される。なお、ＦＥＴ１５に関してはｎチャネルで
もｐチャネルでも差し支えなく、ｐチャネルの場合は走
査電極Ｓ１２の波形を上下（正負）反転すれば、上記と
全く同様な動作を実現できる。
光素子１１を流れる電流が遮断され、発光輝度Ｌもゼロ
（黒表示）となる。このようにして、表示光のホールド
時間が短縮され、動きボケが減少し、動画の表示画質が
改善される。なお、ＦＥＴ１５に関してはｎチャネルで
もｐチャネルでも差し支えなく、ｐチャネルの場合は走
査電極Ｓ１２の波形を上下（正負）反転すれば、上記と
全く同様な動作を実現できる。
【００２０】図３は、本発明の有機ＥＬディスプレイの
１画素分の駆動回路の第２実施例の回路図を示す。同図
中、図１と同一部分には同一符号を付す。また、発光素
子１１，ＦＥＴ１２，１４，蓄積容量１３の動作も図１
と同様であるので、その説明を省略する。
１画素分の駆動回路の第２実施例の回路図を示す。同図
中、図１と同一部分には同一符号を付す。また、発光素
子１１，ＦＥＴ１２，１４，蓄積容量１３の動作も図１
と同様であるので、その説明を省略する。
【００２１】図３において、ｎチャネルＦＥＴ１６のソ
ース（またはドレイン）はＦＥＴ１２のドレイン（また
はソース）に接続されており、ＦＥＴ１６のドレイン
（またはソース）は発光素子１のアノードに接続されて
いる。また、ＦＥＴ１６のゲートは第２の走査電極Ｓ１
２に接続されている。なお、ｎチャネルＦＥＴ１５は設
けられていない。
ース（またはドレイン）はＦＥＴ１２のドレイン（また
はソース）に接続されており、ＦＥＴ１６のドレイン
（またはソース）は発光素子１のアノードに接続されて
いる。また、ＦＥＴ１６のゲートは第２の走査電極Ｓ１
２に接続されている。なお、ｎチャネルＦＥＴ１５は設
けられていない。
【００２２】図４の波形図に示すように、画像信号の垂
直同期に同期して、１フィールド内の一定時間だけ正電
源電位であり、他の時間はゼロ電位であるような信号を
走査電極Ｓ１２に与えると、走査電極Ｓ１２がゼロ電位
となっている時間はＦＥＴ１６がオフとなり、発光素子
１１を流れる電流が遮断され、発光輝度Ｌもゼロ（黒表
示）となる。
直同期に同期して、１フィールド内の一定時間だけ正電
源電位であり、他の時間はゼロ電位であるような信号を
走査電極Ｓ１２に与えると、走査電極Ｓ１２がゼロ電位
となっている時間はＦＥＴ１６がオフとなり、発光素子
１１を流れる電流が遮断され、発光輝度Ｌもゼロ（黒表
示）となる。
【００２３】このようにして表示光のホールド時間が短
縮され、動きボケが減少し、動画の表示画質が改善され
る。なお、ＦＥＴ１６に関してはｎチャネルでもｐチャ
ネルでも差し支えなく、ｐチャネルの場合は、走査電極
Ｓ１２の波形を上下（正負）反転すれば、上記と全く同
様な動作を実現できる。
縮され、動きボケが減少し、動画の表示画質が改善され
る。なお、ＦＥＴ１６に関してはｎチャネルでもｐチャ
ネルでも差し支えなく、ｐチャネルの場合は、走査電極
Ｓ１２の波形を上下（正負）反転すれば、上記と全く同
様な動作を実現できる。
【００２４】本発明では、有機ＥＬとＴＦＴを用いて構
成した画像ディスプレイの表示光を、画像信号の１フィ
ールド期間内の一定時間だけ輝度ゼロもしくは黒表示と
することができ、ＴＦＴのホールド効果に起因する動き
ボケを改善し、有機ＥＬディスプレイの動画表示画質を
改善できる。
成した画像ディスプレイの表示光を、画像信号の１フィ
ールド期間内の一定時間だけ輝度ゼロもしくは黒表示と
することができ、ＴＦＴのホールド効果に起因する動き
ボケを改善し、有機ＥＬディスプレイの動画表示画質を
改善できる。
【００２５】なお、上記実施例では、発光素子として有
機ＥＬ素子を用いているが、有機ＥＬ素子の代わりに発
光ダイオードを発光素子として用いた画像表示装置に適
用しても好適であり、上記実施例に限定されない。
機ＥＬ素子を用いているが、有機ＥＬ素子の代わりに発
光ダイオードを発光素子として用いた画像表示装置に適
用しても好適であり、上記実施例に限定されない。
【００２６】なお、ＦＥＴ１２が請求項記載の第１電界
効果トランジスタに対応し、ＦＥＴ１４が第２電界効果
トランジスタに対応し、ＦＥＴ１５が第３電界効果トラ
ンジスタに対応し、ＦＥＴ１６が第４電界効果トランジ
スタに対応する。
効果トランジスタに対応し、ＦＥＴ１４が第２電界効果
トランジスタに対応し、ＦＥＴ１５が第３電界効果トラ
ンジスタに対応し、ＦＥＴ１６が第４電界効果トランジ
スタに対応する。
【００２７】
【発明の効果】上述の如く、本発明は、供給される直流
電流に応じた明るさで発光する２端子の発光素子と、発
光素子の一方の端子と正電源の間にドレインとソースを
接続された第１電界効果トランジスタと、第１電界効果
トランジスタのゲートとデータ電極の間にソースとドレ
インを接続され画像信号の１フイールド期間に１回オン
する第２電界効果トランジスタと、第１電界効果トラン
ジスタのゲートと正電源の間にソースとドレインを接続
された第３電界効果トランジスタを有し、画像信号の垂
直同期に同期して画像信号の１フイールド期間内の一定
時間に第３電界効果トランジスタをオンさせることによ
り、表示光のホールド時間が短縮され動きボケが減少
し、動画の画質劣化を改善することができる。
電流に応じた明るさで発光する２端子の発光素子と、発
光素子の一方の端子と正電源の間にドレインとソースを
接続された第１電界効果トランジスタと、第１電界効果
トランジスタのゲートとデータ電極の間にソースとドレ
インを接続され画像信号の１フイールド期間に１回オン
する第２電界効果トランジスタと、第１電界効果トラン
ジスタのゲートと正電源の間にソースとドレインを接続
された第３電界効果トランジスタを有し、画像信号の垂
直同期に同期して画像信号の１フイールド期間内の一定
時間に第３電界効果トランジスタをオンさせることによ
り、表示光のホールド時間が短縮され動きボケが減少
し、動画の画質劣化を改善することができる。
【００２８】また、本発明は、供給される直流電流に応
じた明るさで発光する２端子の発光素子と、正電源にソ
ースを接続された第１電界効果トランジスタと、第１電
界効果トランジスタのゲートとデータ電極の間にソース
とドレインを接続され画像信号の１フイールド期間に１
回オンする第２電界効果トランジスタと、第１電界効果
トランジスタのドレインと発光素子の一方の端子との間
にドレインとソースを接続された第４電界効果トランジ
スタを有し、画像信号の垂直同期に同期して画像信号の
１フイールド期間内の一定時間に第４電界効果トランジ
スタをオフさせることにより、表示光のホールド時間が
短縮され動きボケが減少し、動画の画質劣化を改善する
ことができる。
じた明るさで発光する２端子の発光素子と、正電源にソ
ースを接続された第１電界効果トランジスタと、第１電
界効果トランジスタのゲートとデータ電極の間にソース
とドレインを接続され画像信号の１フイールド期間に１
回オンする第２電界効果トランジスタと、第１電界効果
トランジスタのドレインと発光素子の一方の端子との間
にドレインとソースを接続された第４電界効果トランジ
スタを有し、画像信号の垂直同期に同期して画像信号の
１フイールド期間内の一定時間に第４電界効果トランジ
スタをオフさせることにより、表示光のホールド時間が
短縮され動きボケが減少し、動画の画質劣化を改善する
ことができる。
【図１】本発明の有機ＥＬディスプレイの１画素分の駆
動回路の第１実施例の回路図である。
動回路の第１実施例の回路図である。
【図２】図１の各電極の電圧及び発光輝度の波形図であ
る。
る。
【図３】本発明の有機ＥＬディスプレイの１画素分の駆
動回路の第２実施例の回路図である。
動回路の第２実施例の回路図である。
【図４】図３の各電極の電圧及び発光輝度の波形図であ
る。
る。
【図５】表示駆動回路の１画素分の断面構造図である。
【図６】図５の各電極の電圧及び発光輝度の波形図であ
る。
る。
１１ 発光素子
１２ ｐチャネルＦＥＴ（電界効果トランジスタ）
１３ 蓄積容量
１４，１５，１６ ｎチャネルＦＥＴ
Ｓ１１，Ｓ１２ 走査電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６６０ Ｇ０９Ｇ 3/20 ６６０Ｖ
Ｈ０１Ｌ 29/786 Ｈ０５Ｂ 33/14 Ａ
Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６１４
(72)発明者 井上 陽司
東京都世田谷区砧一丁目10番11号 日本放
送協会 放送技術研究所内
Ｆターム(参考） 3K007 AB17 DB03 GA02 GA04
5C080 AA06 BB05 DD05 EE19 EE28
FF11 JJ03 JJ04
5C094 AA02 AA60 BA23 BA27 CA19
DB05 EA10 FB14 HA08
5F110 AA30 BB01
Claims (3)
- 【請求項１】 供給される直流電流に応じた明るさで発
光する２端子の発光素子と、 前記発光素子の一方の端子と正電源の間にドレインとソ
ースを接続された第１電界効果トランジスタと、 前記第１電界効果トランジスタのゲートとデータ電極の
間にソースとドレインを接続され画像信号の１フイール
ド期間に１回オンする第２電界効果トランジスタと、 前記第１電界効果トランジスタのゲートと正電源の間に
ソースとドレインを接続された第３電界効果トランジス
タを有し、 画像信号の垂直同期に同期して画像信号の１フイールド
期間内の一定時間に第３電界効果トランジスタをオンさ
せることを特徴とする表示駆動回路。 - 【請求項２】 供給される直流電流に応じた明るさで発
光する２端子の発光素子と、 正電源にソースを接続された第１電界効果トランジスタ
と、 前記第１電界効果トランジスタのゲートとデータ電極の
間にソースとドレインを接続され画像信号の１フイール
ド期間に１回オンする第２電界効果トランジスタと、 前記第１電界効果トランジスタのドレインと前記発光素
子の一方の端子との間にドレインとソースを接続された
第４電界効果トランジスタを有し、 画像信号の垂直同期に同期して画像信号の１フイールド
期間内の一定時間に第４電界効果トランジスタをオフさ
せることを特徴とする表示駆動回路。 - 【請求項３】 請求項１または２記載の表示駆動回路を
用いて構成したことを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002136085A JP2003330414A (ja) | 2002-05-10 | 2002-05-10 | 表示駆動回路及びそれを用いた画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002136085A JP2003330414A (ja) | 2002-05-10 | 2002-05-10 | 表示駆動回路及びそれを用いた画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003330414A true JP2003330414A (ja) | 2003-11-19 |
Family
ID=29698236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002136085A Pending JP2003330414A (ja) | 2002-05-10 | 2002-05-10 | 表示駆動回路及びそれを用いた画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003330414A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102215A (ja) * | 2005-09-30 | 2007-04-19 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
-
2002
- 2002-05-10 JP JP2002136085A patent/JP2003330414A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102215A (ja) * | 2005-09-30 | 2007-04-19 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7551152B2 (en) | Display and method of driving pixel | |
| JP3496431B2 (ja) | 表示装置及びその駆動方法 | |
| US7023141B2 (en) | Light emitting device and drive method thereof | |
| US7561128B2 (en) | Organic electroluminescence display device | |
| US7324074B2 (en) | Electroluminescent display panel and method for operating the same | |
| US9159284B2 (en) | Liquid crystal display device using corrected moving picture data | |
| JP2004341359A (ja) | 画像表示装置 | |
| TW200527050A (en) | Method of driving a transistor, a driving element using the same, and a display panel and a display apparatus having the driving element | |
| JP4913119B2 (ja) | 有機電気発光ディスプレイ装置及びその駆動方法 | |
| JP2002169499A (ja) | 表示パネルの駆動方法及び表示パネルの駆動制御装置 | |
| US8199078B2 (en) | Image pickup apparatus and method of driving the same | |
| JP2004029247A (ja) | 発光素子の駆動回路及び画像表示装置 | |
| US7573445B2 (en) | Driving method of light emitting device and electronic apparatus | |
| JP3993117B2 (ja) | 表示駆動回路および画像表示装置 | |
| US20060103606A1 (en) | Organic electroluminescence display device | |
| US20090027311A1 (en) | Organic light-emitting diode (OLED) display apparatus and method of driving the same | |
| CN109643509B (zh) | 显示装置和电子装置 | |
| TW201030705A (en) | Image display apparatus and method of driving the image display apparatus | |
| JP5092227B2 (ja) | 表示装置及びその駆動方法 | |
| JP2005092200A (ja) | ディスプレイ画素回路及びその駆動方法 | |
| JP2003330414A (ja) | 表示駆動回路及びそれを用いた画像表示装置 | |
| JP2003208124A (ja) | 表示装置 | |
| CN113168813A (zh) | 电光装置和电子设备 | |
| JP2008009278A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
| JP2003323157A (ja) | 発光装置の駆動方法及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |