JP2003318863A - Variable delay optical buffer circuit - Google Patents

Variable delay optical buffer circuit

Info

Publication number
JP2003318863A
JP2003318863A JP2002125617A JP2002125617A JP2003318863A JP 2003318863 A JP2003318863 A JP 2003318863A JP 2002125617 A JP2002125617 A JP 2002125617A JP 2002125617 A JP2002125617 A JP 2002125617A JP 2003318863 A JP2003318863 A JP 2003318863A
Authority
JP
Japan
Prior art keywords
optical
signal
serial
buffer circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002125617A
Other languages
Japanese (ja)
Inventor
Hiroyuki Uenohara
裕行 植之原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rikogaku Shinkokai
Original Assignee
Rikogaku Shinkokai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rikogaku Shinkokai filed Critical Rikogaku Shinkokai
Priority to JP2002125617A priority Critical patent/JP2003318863A/en
Publication of JP2003318863A publication Critical patent/JP2003318863A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a variable delay optical buffer circuit for optionally controlling delay of optical signals for realizing an optical buffer circuit essential for realizing a superspeed optical network in the next generation and afterward. <P>SOLUTION: The variable delay optical buffer circuit is provided with an S/P conversion part for converting a serial optical signal into a parallel optical signal, a photoelectric converting part for converting the optical signal from the S/P conversion part into an electric signal and for holding a peak value in prescribed time and an output part for converting the electric signal from the photoelectric converting part into the optical signal at the prescribed timing, for simultaneously converting it into a serial signal and for outputting the serial signal. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、光信号の遅延を自
由に可変でき、超高速光ネットワークに最適な可変遅延
型光バッファ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable delay type optical buffer circuit which can freely change the delay of an optical signal and is optimal for an ultra high speed optical network.

【0002】[0002]

【従来の技術】入力された光信号を一旦蓄積しておき、
蓄積された光信号を信号処理の時間タイミングで読み出
すバッファ機能は、光信号処理に必須の機能である。従
来の電子回路によるバッファ回路は、電子回路自体の速
度により高速化に限界がある。
2. Description of the Related Art An input optical signal is temporarily stored,
The buffer function of reading the accumulated optical signal at the timing of signal processing is an essential function for optical signal processing. A conventional buffer circuit using an electronic circuit has a limitation in speeding up due to the speed of the electronic circuit itself.

【0003】このような電子回路によるバッファ回路に
代わるものとして、高速化が可能な光バッファ回路があ
る。光バッファ回路は従来図7に示すように、光ファイ
バケーブル101〜10nの長さを等間隔に調整して、
複数(n)本並べたものが使用されている。これは、光
ファイバケーブルの光伝送速度が1nsで約20cmという
原理に基づいており、ケーブル長さによって光信号のケ
ーブル伝送時間が相違するので、ケーブル長さの調整に
よって光信号の遅延時間を制御できる。
As an alternative to such a buffer circuit using an electronic circuit, there is an optical buffer circuit capable of speeding up. In the optical buffer circuit, as shown in FIG. 7, the lengths of the optical fiber cables 101 to 10n are adjusted at equal intervals, as shown in FIG.
An array of a plurality (n) of these is used. This is based on the principle that the optical transmission speed of an optical fiber cable is about 20 cm at 1 ns, and the optical signal cable transmission time differs depending on the cable length. Therefore, the optical signal delay time is controlled by adjusting the cable length. it can.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、ケーブ
ル長さの調整によって遅延時間を制御する場合には、バ
ッファ時間が離散的になること、バッファ時間が長くな
ると光ファイバケーブル長も長くなり(例えば500ns
で100m必要)、現実的ではないという問題がある。
However, when the delay time is controlled by adjusting the cable length, the buffer time becomes discrete, and the longer the buffer time, the longer the optical fiber cable length (for example, 500 ns).
There is a problem that it is not realistic.

【0005】また、他の例として、半導体の可飽和吸収
特性を利用した双安定レーザが光メモリ素子として動作
可能であるが、特性が入力光の波長に大きく依存し、動
作速度が緩和振動周波数に律速されるため、10Gbpsを
超える動作は困難である。
As another example, a bistable laser utilizing the saturable absorption characteristic of a semiconductor can operate as an optical memory element, but the characteristic largely depends on the wavelength of input light, and the operating speed depends on the relaxation oscillation frequency. Since it is rate-controlled, it is difficult to operate at more than 10 Gbps.

【0006】本発明は上述のような事情よりなされたも
のであり、本発明の目的は、次世代以降の超高速光ネッ
トワークを実現するために必要不可欠な光バッファ回路
を実現するために、光信号の遅延を任意に制御できる可
変遅延型光バッファ回路を提供することにある。
The present invention has been made under the above circumstances, and an object of the present invention is to realize an optical buffer circuit which is indispensable for realizing an ultrahigh-speed optical network for the next generation and beyond. An object of the present invention is to provide a variable delay type optical buffer circuit capable of arbitrarily controlling signal delay.

【0007】[0007]

【課題を解決するための手段】本発明は可変遅延型光バ
ッファ回路に関し、本発明の上記目的は、シリアル光信
号をパラレル光信号に変換するS/P変換部と、前記S
/P変換部からの光信号を電気信号に変換して所定時間
におけるピーク値をホールドする光電変換部と、前記光
電変換部からの電気信号を所定タイミングで光信号に変
換すると共にシリアル信号に変換して出力する出力部と
を設けることによって達成される。
SUMMARY OF THE INVENTION The present invention relates to a variable delay type optical buffer circuit, and an object of the present invention is to provide an S / P converter for converting a serial optical signal into a parallel optical signal, and the S / P converter.
A photoelectric conversion unit that converts an optical signal from the / P conversion unit into an electric signal and holds a peak value at a predetermined time, and an electric signal from the photoelectric conversion unit at a predetermined timing into an optical signal and a serial signal It is achieved by providing an output section for outputting the output.

【0008】本発明の上記目的は、前記S/P変換部、
前記光電変換部及び前記出力部を制御する制御部を設け
ることにより、より効果的に達成されるまた、本発明は
可変遅延型光バッファ回路に関し、本発明の上記目的
は、シリアル光信号を長さの異なる第1光ファイバケー
ブル又は光導波路に光分岐する光分岐部と、前記各光フ
ァイバケーブル又は光導波路に介挿された第1光ゲート
パルスに基づいて動作する第1光ゲートと、前記第1光
ゲートを介して前記各光ファイバケーブル又は光導波路
から出力される光信号を電気信号に変換する光電変換素
子と、前記各光電変換素子から出力される電気信号の所
定時間における各ピーク値をホールドするピークホール
ド回路と、前記各ピークホールド回路の出力信号を入力
すると共に、第2光ゲートパルスに基づいて動作する第
2光ゲートと、光信号を長さの異なる第2光ファイバケ
ーブル又は光導波路で伝送して光合波し、シリアル光信
号を出力する光合波部とを設けることによって達成され
る。
The above object of the present invention is to provide the S / P converter,
The present invention is more effectively achieved by providing a control unit that controls the photoelectric conversion unit and the output unit. Further, the present invention relates to a variable delay type optical buffer circuit. A first optical fiber cable or an optical waveguide having a different length, and a first optical gate that operates based on a first optical gate pulse inserted in each of the optical fiber cables or the optical waveguide, A photoelectric conversion element for converting an optical signal output from each of the optical fiber cables or the optical waveguide via the first optical gate into an electric signal, and each peak value of the electric signal output from each of the photoelectric conversion elements at a predetermined time. And a second optical gate that operates on the basis of the second optical gate pulse while receiving the output signals of the respective peak hold circuits. The by transmitting in different second optical fiber cable or optical waveguide lengths optical multiplexes, it is achieved by providing an optical multiplexing section that outputs a serial optical signal.

【0009】本発明の上記目的は、前記第1光ファイバ
ケーブル又は光導波路及び第2光ファイバケーブル又は
光導波路の長さを、それぞれ前記シリアル光信号のビッ
ト間隔と光伝送速度から定めることにより、或いは前記
シリアル光信号の入力を検出して前記第1光ゲートパル
スを出力することにより、或いは前記第2光ゲートパル
スの発生を制御して、前記シリアル光信号の遅延時間を
任意に設定することにより、より効果的に達成される。
The above object of the present invention is to determine the length of the first optical fiber cable or optical waveguide and the length of the second optical fiber cable or optical waveguide from the bit interval of the serial optical signal and the optical transmission speed, respectively. Alternatively, the delay time of the serial optical signal is arbitrarily set by detecting the input of the serial optical signal and outputting the first optical gate pulse, or by controlling the generation of the second optical gate pulse. Is achieved more effectively.

【0010】[0010]

【発明の実施の形態】本発明の可変遅延型光バッファ回
路の構成は、光情報を光ではなく、光ゲートのオンオフ
(開閉)状態として保持する。光パルス列の再生は単一
光パルス(シリアル光信号)を各ゲートに送り、パルス
の時間間隔(ビット間隔)に相当する遅延線と合波器を
通過するだけで実現できる。即ち、パルス幅は再生用半
導体レーザ或いは別の光源の出力で決められるため自由
度が高い。また、パルス間隔は遅延線の遅延幅を変更す
れば容易に変化させることが可能である。一方、入出力
部のみを半導体レーザ、フォトディテクタで構成し、バ
ッファを全て電子回路で構成する場合には光パルス幅が
数ps、パルス間隔が10ps以下の高速処理は困難であ
る。特にシリアルデータをパラレルデータに変換する部
分は、光素子の高速動作が活きる領域である。
BEST MODE FOR CARRYING OUT THE INVENTION The configuration of the variable delay type optical buffer circuit of the present invention holds optical information not as light but as an ON / OFF (open / close) state of an optical gate. Regeneration of the optical pulse train can be realized by sending a single optical pulse (serial optical signal) to each gate and passing it through a delay line and a multiplexer corresponding to the time interval (bit interval) of the pulse. That is, since the pulse width is determined by the output of the reproducing semiconductor laser or another light source, the degree of freedom is high. The pulse interval can be easily changed by changing the delay width of the delay line. On the other hand, when only the input / output unit is composed of a semiconductor laser and a photodetector and the buffer is composed of an electronic circuit, it is difficult to perform high-speed processing with an optical pulse width of several ps and a pulse interval of 10 ps or less. In particular, the portion that converts serial data into parallel data is an area where high-speed operation of the optical element is effective.

【0011】本発明の構成では、光パルスに100Gbps
(パルス間隔10ps以下)を超える高速性が要求される
が、電子回路としては既存の応答速度で対応可能であ
り、再生用光パルスを送る時間タイミングを調整するこ
とによって、バッファ時間を自由に設定することができ
る点が特徴である。
With the configuration of the present invention, 100 Gbps is applied to the optical pulse.
High speed is required (pulse interval 10 ps or less), but the existing response speed can be used as an electronic circuit, and the buffer time can be set freely by adjusting the time timing of sending the reproduction optical pulse. The feature is that you can do it.

【0012】以下に、本発明の実施の形態を、図面を参
照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1は本発明の基本構成を示しており、光
信号(本例では4ビットのシリアル信号)PS1は光分
岐部1に入力され、分岐されて長さの異なる光ファイバ
ケーブル2A〜2D内を伝送される。光信号PS1は、
フォトダイオード11及び平滑回路12を経て制御部2
0にも入力され、光信号PS1の入力が検出されるよう
になっている。各光ファイバケーブル2A〜2Dには、
制御部20の制御で動作するレーザダイオード4からの
光ゲートパルスPG1によってオンオフ制御される光ゲ
ート3A〜3Dがそれぞれ介挿されており、光ゲートパ
ルスPG1は制御部20が光信号PS1の入力を検出し
た所定タイミングtで出力されるようになっている。
光ゲートパルスは、光ゲートと光ファイバケーブル或い
は光導波路との間に設置された光合波器を介することに
より、光ゲートに入力される。光ゲート3A〜3Dは、
制御部20で制御されるレーザダイオード4から光ゲー
トパルスPG1が入力されたときにオンされ、シリアル
信号がパラレル信号に変換される。
FIG. 1 shows a basic configuration of the present invention. An optical signal (a 4-bit serial signal in this example) PS1 is input to an optical branching unit 1 and is branched and the optical fiber cables 2A to 2A ... It is transmitted in 2D. The optical signal PS1 is
Control unit 2 via photodiode 11 and smoothing circuit 12
0 is also input, and the input of the optical signal PS1 is detected. Each optical fiber cable 2A-2D has
Optical gates 3A to 3D that are on / off controlled by an optical gate pulse PG1 from a laser diode 4 operating under the control of the control unit 20 are respectively inserted, and the control unit 20 inputs the optical signal PS1 to the optical gate pulse PG1. The signal is output at the detected predetermined timing t 0 .
The optical gate pulse is input to the optical gate through an optical multiplexer installed between the optical gate and the optical fiber cable or the optical waveguide. The optical gates 3A to 3D are
It is turned on when the optical gate pulse PG1 is input from the laser diode 4 controlled by the controller 20, and the serial signal is converted into a parallel signal.

【0014】各光ファイバケーブル2A〜2Dの出力は
光電変換素子としてのフォトダイオードPD1〜PD4
でそれぞれ電気信号に変換され、各電気信号は所定時間
のピーク値をホールドするピークホールド回路PH1〜
PH4に入力される。各ピークホールド回路PH1〜P
H4の出力は、制御部20からの制御信号で発光制御さ
れるレーザダイオード5でオンオフ制御されると共に、
電気信号を光信号に変換する光ゲート6A〜6Dに入力
される。各ピークホールド回路PH1〜PH4は所定時
間が経過したときに、制御部20からのリセットパルス
RSでリセットされる。各光ゲート6A〜6Dからの光
信号は長さの異なる光ファイバケーブル7A〜7D内を
伝送され、合波部8で合波されてシリアル信号PS2に
変換されて出力される。
The outputs of the optical fiber cables 2A to 2D are photodiodes PD1 to PD4 as photoelectric conversion elements.
Is converted into an electric signal respectively, and each electric signal holds a peak value for a predetermined time.
Input to PH4. Each peak hold circuit PH1-P
The output of H4 is on / off controlled by the laser diode 5 whose emission is controlled by a control signal from the control unit 20,
It is input to the optical gates 6A to 6D that convert electric signals into optical signals. Each of the peak hold circuits PH1 to PH4 is reset by the reset pulse RS from the control unit 20 when a predetermined time has elapsed. The optical signals from the respective optical gates 6A to 6D are transmitted through the optical fiber cables 7A to 7D having different lengths, combined by the combining unit 8 and converted into the serial signal PS2 for output.

【0015】なお、図1において細線は電気信号を示
し、太線は光信号を示している。
In FIG. 1, thin lines indicate electric signals and thick lines indicate optical signals.

【0016】入力される光信号PS1が図2に示すよう
に、ディジタル1ビットに対して時間t(ns)を割り
当てている場合、光分岐部1に接続する光ファイバケー
ブル2A〜2Dの長さを下記(1)式に従って決定して
調整する。ただし、光ファイバケーブル中の光の伝送速
度をXcm/nsとする。
When the input optical signal PS1 allocates time t 1 (ns) to one digital bit as shown in FIG. 2, the lengths of the optical fiber cables 2A to 2D connected to the optical branching unit 1 are long. It is determined and adjusted according to the following formula (1). However, the transmission speed of light in the optical fiber cable is X cm / ns.

【0017】X×t(cm) …(1) 従って、光ファイバケーブル2Dの長さをL(cm)とし
た場合、光ファイバケーブル2C〜2Aの長さをそれぞ
れ下記(2)〜(5)のようにする。
X × t 1 (cm) (1) Therefore, assuming that the length of the optical fiber cable 2D is L (cm), the lengths of the optical fiber cables 2C to 2A are the following (2) to (5), respectively. ).

【0018】 2D: L …(2) 2C: L+X×t …(3) 2B: L+2×X×t …(4) 2A: L+3×X×t …(5) 光ファイバケーブル或いは光導波路7A〜7Dに関して
も全く同様である。つまり、光ファイバケーブル7Aの
長さをM(cm)とした場合、光ファイバケーブル7A〜
7Dの長さをそれぞれ下記(6)〜(9)のようにす
る。
2D: L (2) 2C: L + X × t 1 (3) 2B: L + 2 × X × t 1 (4) 2A: L + 3 × X × t 1 (5) Optical fiber cable or optical waveguide The same applies to 7A to 7D. That is, when the length of the optical fiber cable 7A is M (cm), the optical fiber cable 7A to
The length of 7D is set as shown in (6) to (9) below.

【0019】 7A: M …(6) 7B: M+X×t …(7) 7C: M+2×X×t …(8) 7D: M+3×X×t …(9) 上述のように光ファイバケーブル2A〜2Dの長さを調
整することによって、光ゲート3Dに達する光信号は図
3(A)に示すようになり、光ゲート3Cに達する光信
号は図3(B)に示すようになり、光ゲート3Bに達す
る光信号は図3(C)に示すようになり、光ゲート3A
に達する光信号は図3(D)に示すようになる。従っ
て、制御部20がタイミングtで光ゲートパルスPG
1を出力することにより、図3(A)〜(D)の信号を
同時に出力することができる。これにより、パラレル信
号(本例では4ビット)が得られる。
7A: M (6) 7B: M + X × t 1 (7) 7C: M + 2 × X × t 1 (8) 7D: M + 3 × X × t 1 (9) As described above, the optical fiber By adjusting the lengths of the cables 2A to 2D, the optical signal reaching the optical gate 3D becomes as shown in FIG. 3 (A), and the optical signal reaching the optical gate 3C becomes as shown in FIG. 3 (B). , The optical signal reaching the optical gate 3B becomes as shown in FIG.
The optical signal that reaches the point is as shown in FIG. Therefore, the control unit 20 causes the optical gate pulse PG at the timing t 0.
By outputting 1, the signals of FIGS. 3A to 3D can be simultaneously output. As a result, a parallel signal (4 bits in this example) is obtained.

【0020】このようなパラレル光信号がフォトダイオ
ードPD1〜PD4に入力されて電気信号に変換され、
その電気信号のピーク値がピークホールド回路PH1〜
PH4でホールドされる。ピークホールドPH1〜PH
4回路でホールドされる信号は、本例では図4(A)〜
(D)のようになっており、制御部20からタイミング
で光ゲートパルスPG2が出力されると、これに対
応したパラレルの光信号が各光ゲート6A〜6Dから出
力される。各光ゲート6A〜6Dから出力された光信号
は光ファイバケーブル7A〜7D内を伝送されるが、各
ファイバケーブルの長さが前記(6)〜(9)式のよう
になっているので、長さの長いケーブルほど光信号の伝
送時間が遅延し、この遅延時間の相違により合波部8で
合波された信号はシリアル信号PS2となる。制御部2
0からの光ゲートパルスPG2の出力タイミングを制御
することにより、バッファ時間、つまり信号遅延時間を
自由に可変できる。
Such parallel optical signals are input to the photodiodes PD1 to PD4 and converted into electric signals,
The peak value of the electric signal is the peak hold circuits PH1 to PH1.
It is held at PH4. Peak hold PH1-PH
The signals held by the four circuits are shown in FIG.
Are adapted to the (D), the optical gate pulse PG2 is output at the timing t 2 from the control unit 20, a parallel optical signal corresponding thereto is output from the optical gate 6A-6D. The optical signals output from the respective optical gates 6A to 6D are transmitted through the optical fiber cables 7A to 7D, but since the lengths of the respective fiber cables are as shown in the equations (6) to (9), The longer the cable is, the longer the transmission time of the optical signal is delayed, and the signal multiplexed by the multiplexing unit 8 becomes the serial signal PS2 due to the difference in the delay time. Control unit 2
By controlling the output timing of the optical gate pulse PG2 from 0, the buffer time, that is, the signal delay time can be freely changed.

【0021】なお、ピークホールド回路PH1〜PH4
は図4のタイミングtで、同図(E)に示すリセット
信号RSでリセットされる。
Incidentally, the peak hold circuits PH1 to PH4.
Is reset by the reset signal RS shown in FIG. 4E at the timing tr in FIG.

【0022】図5(A)はシリアル/パラレル変換部の
シリアル信号、パラレル信号と光ゲートパルスPG1と
の関係を示しており、光ゲートパルスPG1が出力され
たときにのみパラレルなパルスが出力されてフォトダイ
オードPDに取込まれ、図5(B)に示すような出力信
号(4ビット)が得られる。フォトダイオードPDの出
力はピークホールド回路PHに入力され、図5(C)に
示すように最大値が保持されて時間的に遅延され、リセ
ットパルスRSによって4ビット毎にリセットされる。
FIG. 5A shows the relationship between the serial signal and parallel signal of the serial / parallel converter and the optical gate pulse PG1. A parallel pulse is output only when the optical gate pulse PG1 is output. Are taken into the photodiode PD, and an output signal (4 bits) as shown in FIG. 5B is obtained. The output of the photodiode PD is input to the peak hold circuit PH, the maximum value is held and delayed in time as shown in FIG. 5C, and reset every 4 bits by the reset pulse RS.

【0023】このような構成により、パラレル展開する
ビット数相当の時間を上限として、バッファ時間の自由
な調整が可能である。また、ビット数の増加や他段のピ
ークホールド回路への情報格納機構を付加することによ
り、更に長いバッファ時間を実現することが可能であ
る。
With such a configuration, the buffer time can be freely adjusted with the upper limit of the time corresponding to the number of bits to be developed in parallel. In addition, it is possible to realize a longer buffer time by increasing the number of bits and adding an information storage mechanism to the peak hold circuit of another stage.

【0024】図6は再生用の光ゲートパルスPG2をパ
ラレル/シリアル変換し、元のシリアルデータを再生す
る様子を示している。
FIG. 6 shows how the reproduction optical gate pulse PG2 is converted from parallel / serial to reproduce the original serial data.

【0025】[0025]

【発明の効果】以上のように、本発明の可変遅延型光バ
ッファ回路によれば、光素子の高速性を活用した100
Gbpsを超える領域での光信号処理の適用拡大が可能であ
る。また、光素子を主体とした光回路では、電子回路よ
りも素子構成が簡単にできるため、従来の電子回路の構
成よりも1桁以上の素子数低減と消費電力の削減を実現
できる。
As described above, according to the variable delay type optical buffer circuit of the present invention, it is possible to utilize the high speed of the optical element.
It is possible to expand the application of optical signal processing in the area exceeding Gbps. Further, in the optical circuit mainly including the optical element, the element configuration can be made simpler than that of the electronic circuit, so that the number of elements can be reduced by one digit or more and the power consumption can be reduced as compared with the configuration of the conventional electronic circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の基本的構成例を示すブロック図であ
る。
FIG. 1 is a block diagram showing a basic configuration example of the present invention.

【図2】光信号の一例を示すタイムチャートである。FIG. 2 is a time chart showing an example of an optical signal.

【図3】シリアル/パラレル変換の動作例を示すタイム
チャートである。
FIG. 3 is a time chart showing an operation example of serial / parallel conversion.

【図4】ピークホールド回路の動作例を示すタイムチャ
ートである。
FIG. 4 is a time chart showing an operation example of a peak hold circuit.

【図5】本発明の動作を説明するための図である。FIG. 5 is a diagram for explaining the operation of the present invention.

【図6】本発明の動作を説明するための図である。FIG. 6 is a diagram for explaining the operation of the present invention.

【図7】従来のバッファ例を示す図である。FIG. 7 is a diagram showing an example of a conventional buffer.

【符号の説明】[Explanation of symbols]

1 光分岐部 2A〜2D、7A〜7D 光ファイバケーブル 3A〜3D 光ゲート 4、5 レーザダイオード 6A〜6D 光ゲート 8 合波部 20 制御部 101〜10n 光ファイバケーブル 1 Optical branch 2A-2D, 7A-7D optical fiber cable 3A-3D optical gate 4, 5 laser diode 6A-6D optical gate 8 Multiplexing section 20 Control unit 101-10n optical fiber cable

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】シリアル光信号をパラレル光信号に変換す
るS/P変換部と、前記S/P変換部からの光信号を電
気信号に変換して所定時間におけるピーク値をホールド
する光電変換部と、前記光電変換部からの電気信号を所
定タイミングで光信号に変換すると共にシリアル信号に
変換して出力する出力部とを具備したことを特徴とする
可変遅延型光バッファ回路。
1. An S / P conversion unit for converting a serial optical signal into a parallel optical signal, and a photoelectric conversion unit for converting an optical signal from the S / P conversion unit into an electric signal and holding a peak value at a predetermined time. A variable delay type optical buffer circuit, comprising: an optical signal from the photoelectric conversion unit and an output unit for converting the electric signal into an optical signal at a predetermined timing and converting the electric signal into a serial signal for output.
【請求項2】前記S/P変換部、前記光電変換部及び前
記出力部を制御する制御部を有している請求項1に記載
の可変遅延型光バッファ回路。
2. The variable delay type optical buffer circuit according to claim 1, further comprising a control unit for controlling the S / P conversion unit, the photoelectric conversion unit and the output unit.
【請求項3】シリアル光信号を長さの異なる第1光ファ
イバケーブル又は光導波路に光分岐する光分岐部と、前
記各光ファイバケーブル又は光導波路に介挿された第1
光ゲートパルスに基づいて動作する第1光ゲートと、前
記第1光ゲートを介して前記各光ファイバケーブル又は
光導波路から出力される光信号を電気信号に変換する光
電変換素子と、前記各光電変換素子から出力される電気
信号の所定時間における各ピーク値をホールドするピー
クホールド回路と、前記各ピークホールド回路の出力信
号を入力すると共に、第2光ゲートパルスに基づいて動
作する第2光ゲートと、光信号を長さの異なる第2光フ
ァイバケーブル又は光導波路で伝送して光合波し、シリ
アル光信号を出力する光合波部とを具備したことを特徴
とする可変遅延型光バッファ回路。
3. An optical branching section for branching a serial optical signal to a first optical fiber cable or an optical waveguide having a different length, and a first optical fiber cable or an optical waveguide interposed therebetween.
A first optical gate that operates based on an optical gate pulse; a photoelectric conversion element that converts an optical signal output from each of the optical fiber cables or optical waveguides through the first optical gate into an electrical signal; A peak hold circuit that holds each peak value of the electric signal output from the conversion element for a predetermined time, and a second optical gate that receives the output signal of each peak hold circuit and that operates based on the second optical gate pulse A variable delay type optical buffer circuit comprising: a second optical fiber cable or an optical waveguide having a different length for optical multiplexing and optical multiplexing to output a serial optical signal.
【請求項4】前記第1光ファイバケーブル又は光導波路
及び第2光ファイバケーブル又は光導波路の長さが、そ
れぞれ前記シリアル光信号のビット間隔と光伝送速度か
ら定められている請求項3に記載の可変遅延型光バッフ
ァ回路。
4. The length of the first optical fiber cable or optical waveguide and the length of the second optical fiber cable or optical waveguide are determined from the bit interval of the serial optical signal and the optical transmission rate, respectively. Variable delay type optical buffer circuit.
【請求項5】前記シリアル光信号の入力を検出して前記
第1光ゲートパルスを出力するようになっている請求項
3に記載の可変遅延型光バッファ回路。
5. The variable delay type optical buffer circuit according to claim 3, wherein the input of the serial optical signal is detected and the first optical gate pulse is output.
【請求項6】前記第2光ゲートパルスの発生を制御し
て、前記シリアル光信号の遅延時間を任意に設定できる
ようになっている請求項3に記載の可変遅延型光バッフ
ァ回路。
6. The variable delay type optical buffer circuit according to claim 3, wherein the generation of the second optical gate pulse is controlled so that the delay time of the serial optical signal can be arbitrarily set.
JP2002125617A 2002-04-26 2002-04-26 Variable delay optical buffer circuit Pending JP2003318863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002125617A JP2003318863A (en) 2002-04-26 2002-04-26 Variable delay optical buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002125617A JP2003318863A (en) 2002-04-26 2002-04-26 Variable delay optical buffer circuit

Publications (1)

Publication Number Publication Date
JP2003318863A true JP2003318863A (en) 2003-11-07

Family

ID=29540287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002125617A Pending JP2003318863A (en) 2002-04-26 2002-04-26 Variable delay optical buffer circuit

Country Status (1)

Country Link
JP (1) JP2003318863A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043121A1 (en) * 2005-09-30 2007-04-19 Fujitsu Limited Optical signal transmission control device and optical signal transmission control method
JP2008185867A (en) * 2007-01-31 2008-08-14 Japan Science & Technology Agency Optical waveform digitizer
CN115173221A (en) * 2021-12-10 2022-10-11 山东大学 Look-up type multiband pulse light parameter adjustment control system and method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043121A1 (en) * 2005-09-30 2007-04-19 Fujitsu Limited Optical signal transmission control device and optical signal transmission control method
GB2445687A (en) * 2005-09-30 2008-07-16 Fujitsu Ltd Optical signal transmission control device and optical signal transmission control method
GB2445687B (en) * 2005-09-30 2010-06-09 Fujitsu Ltd Optical signal transmission control device and optical signal transmission control method
GB2445687A8 (en) * 2005-09-30 2010-07-07 Fujitsu Ltd Optical signal transmission control device and optical signal transmission control method
GB2445687B8 (en) * 2005-09-30 2010-07-07 Fujitsu Ltd Optical signal transmission control device and optical signal transmission control method
US8515288B2 (en) 2005-09-30 2013-08-20 Fujitsu Limited Optical signal transmission control apparatus and optical signal transmission control method
JP2008185867A (en) * 2007-01-31 2008-08-14 Japan Science & Technology Agency Optical waveform digitizer
CN115173221A (en) * 2021-12-10 2022-10-11 山东大学 Look-up type multiband pulse light parameter adjustment control system and method

Similar Documents

Publication Publication Date Title
US8041214B2 (en) Photonic network packet routing method and packet router for photonic network
US5739933A (en) Optically controlled optical switching module, method of optically controlling an optical switching network, and optical switching network
JPH05102946A (en) Wavelength multiplexing device
JP2002135209A (en) Optical signal processor
US10644808B2 (en) Silicon photonics based optical network
US20030231823A1 (en) Optical multiplexing interconnect module
JP2003318863A (en) Variable delay optical buffer circuit
JP4066588B2 (en) Optical receiver
JP3578596B2 (en) Light emitting element driving circuit and optical transmitter using the same
JP4158564B2 (en) Synchronous transmission system
JP2003124882A (en) All optical switching routing system
JPH0230492B2 (en)
JP3770034B2 (en) Photodiode array module
JPH0769549B2 (en) Optical drive type switch
US6545786B1 (en) Optical self-routing scheme with low optical loss and compact size
JP2788922B2 (en) Light competition control circuit
JP3762997B2 (en) Optical pulse separation device and method
JP2004201327A (en) Optical pulse stretcher for low jitter nrz transmitter
JP2005064870A (en) Optical signal processor and optical signal processing method
JP2656556B2 (en) Optical packet switching method
JP2004309679A (en) Delay time variable optical buffer circuit
JP3514241B2 (en) Optical encoding device and optical code division multiplexing device, and optical decoding device and optical demultiplexing device
WO2003077259A1 (en) Very high speed optical memory method and apparatus using bistable semiconductor laser
JP3368863B2 (en) Optical coupler and optical router
JP3816493B2 (en) Optical signal processor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212