JP2003318366A - Magnetic random access memory - Google Patents

Magnetic random access memory

Info

Publication number
JP2003318366A
JP2003318366A JP2002118215A JP2002118215A JP2003318366A JP 2003318366 A JP2003318366 A JP 2003318366A JP 2002118215 A JP2002118215 A JP 2002118215A JP 2002118215 A JP2002118215 A JP 2002118215A JP 2003318366 A JP2003318366 A JP 2003318366A
Authority
JP
Japan
Prior art keywords
random access
access memory
magnetic random
write line
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002118215A
Other languages
Japanese (ja)
Other versions
JP4000000B2 (en
Inventor
Yoshiaki Asao
吉昭 浅尾
Yoshihisa Iwata
佳久 岩田
Yoshiaki Saito
好昭 斉藤
Hiroaki Yoda
博明 與田
Tomomasa Ueda
知正 上田
Minoru Amano
実 天野
Shigeki Takahashi
茂樹 高橋
Tatsuya Kishi
達也 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002118215A priority Critical patent/JP4000000B2/en
Priority to US10/418,047 priority patent/US6873023B2/en
Publication of JP2003318366A publication Critical patent/JP2003318366A/en
Application granted granted Critical
Publication of JP4000000B2 publication Critical patent/JP4000000B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To allow a write magnetic field to efficiently work on a TMR element of an MRAM. <P>SOLUTION: Immediately under the TMR element 23, a write word line 20B is disposed. The write word line 20B is extended in an X direction, and side faces and the bottom face of the write word line 20B are covered with a yoke material 25B having high magnetic permeability. The yoke material 25B sinks below the top face of the write word line 20B. Immediately above the TMR element 23, a data selection line (read/write bit line) 24 is disposed. The data selection line 24 is extended in a Y direction which crosses the X direction. The top face of the data selection line 24 is covered with a yoke material 27 having high magnetic permeability. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、トンネル型磁気抵
抗(Tunneling Magneto Resistive)効果により“1”,
“0”−情報を記憶するTMR素子を利用してメモリセ
ルを構成した磁気ランダムアクセスメモリ(MRAM: Magn
etic Random Access Memory)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention provides "1" by the tunneling magnetoresistive effect.
“0” -Magnetic random access memory (MRAM: Magn) that has a memory cell using a TMR element that stores information.
etic Random Access Memory).

【0002】[0002]

【従来の技術】近年、新たな原理により情報を記憶する
メモリが数多く提案されているが、そのうちの一つに、
Roy Scheuerlein et.al.によって提案されたトンネル型
磁気抵抗(Tunneling Magneto Resistive: 以後、TMRと
表記する。) 効果を利用したメモリがある(例えば、IS
SCC2000 Technical Digest p.128「A 10ns Read and Wr
ite Non-Volatile Memory Array Using a Magnetic Tun
nel Junction and FET Switch in each Cell」を参
照)。
2. Description of the Related Art In recent years, many memories for storing information have been proposed based on a new principle. One of them is
Tunneling Magneto Resistive (hereinafter referred to as TMR) proposed by Roy Scheuerlein et.al. There is a memory utilizing the effect (for example, IS
SCC2000 Technical Digest p.128 `` A 10ns Read and Wr
ite Non-Volatile Memory Array Using a Magnetic Tun
nel Junction and FET Switch in each Cell ”).

【0003】磁気ランダムアクセスメモリは、TMR素
子により“1”,“0”−情報を記憶する。TMR素子
は、図96に示すように、2つの磁性層(強磁性層)に
より絶縁層(トンネルバリア)を挟んだ構造を有する。
TMR素子に記憶される情報は、2つの磁性層のスピン
の向きが平行か又は反平行かによって判断される。
The magnetic random access memory stores "1", "0" -information by the TMR element. As shown in FIG. 96, the TMR element has a structure in which an insulating layer (tunnel barrier) is sandwiched by two magnetic layers (ferromagnetic layers).
The information stored in the TMR element is determined by whether the spin directions of the two magnetic layers are parallel or antiparallel.

【0004】ここで、図97に示すように、平行とは、
2つの磁性層のスピンの向き(磁化の方向)が同じであ
ることを意味し、反平行とは、2つの磁性層のスピンの
向きが逆向きであることを意味する(矢印の向きがスピ
ンの向きを示している。)。
Here, as shown in FIG. 97, parallel means
The spin directions (magnetization directions) of the two magnetic layers are the same, and antiparallel means that the spin directions of the two magnetic layers are opposite (the direction of the arrow indicates the spin). Indicates the direction of.).

【0005】なお、通常、2つの磁性層の一方側には、
反強磁性層が配置される。反強磁性層は、一方側の磁性
層のスピンの向きを固定し、他方側のスピンの向きのみ
を変えることにより情報を容易に書き換えるための部材
である。
Usually, on one side of the two magnetic layers,
An antiferromagnetic layer is arranged. The antiferromagnetic layer is a member for easily rewriting information by fixing the spin direction of the magnetic layer on one side and changing only the spin direction of the other side.

【0006】スピンの向きが固定された磁性層は、固定
層又はピン層と呼ばれる。また、書き込みデータに応じ
て、スピンの向きを自由に変えることができる磁性層
は、自由層又は記憶層と呼ばれる。
The magnetic layer whose spin direction is fixed is called a fixed layer or pinned layer. A magnetic layer whose spin direction can be freely changed according to write data is called a free layer or a storage layer.

【0007】図97に示すように、2つの磁性層のスピ
ンの向きが平行となった場合、これら2つの磁性層に挟
まれた絶縁層(トンネルバリア)のトンネル抵抗は、最
も低くなる。この状態が“1”−状態である。また、2
つの磁性層のスピンの向きが反平行となった場合、これ
ら2つの磁性層に挟まれた絶縁層(トンネルバリア)の
トンネル抵抗は、最も高くなる。この状態が“0”−状
態である。
As shown in FIG. 97, when the spin directions of the two magnetic layers are parallel, the tunnel resistance of the insulating layer (tunnel barrier) sandwiched between these two magnetic layers is the lowest. This state is the "1" -state. Also, 2
When the spin directions of the two magnetic layers are antiparallel, the tunnel resistance of the insulating layer (tunnel barrier) sandwiched between these two magnetic layers is the highest. This state is the "0" -state.

【0008】次に、図98を参照しつつ、TMR素子に
対する書き込み動作原理について簡単に説明する。
Next, the principle of the write operation for the TMR element will be briefly described with reference to FIG.

【0009】TMR素子は、互いに交差する書き込みワ
ード線とデータ選択線(読み出し/書き込みビット線)
との交点に配置される。そして、書き込みは、書き込み
ワード線及びデータ選択線に電流を流し、両配線に流れ
る電流により作られる磁界を用いて、TMR素子のスピ
ンの向きを平行又は反平行にすることにより達成され
る。
The TMR element is a write word line and a data selection line (read / write bit line) which intersect each other.
It is located at the intersection with. Writing is accomplished by passing a current through the write word line and the data selection line and using the magnetic field created by the current flowing through both wirings to make the spin directions of the TMR element parallel or antiparallel.

【0010】例えば、TMR素子の磁化容易軸がX方向
であり、X方向に書き込みワード線が延び、X方向に直
交するY方向にデータ選択線が延びている場合、書き込
み時には、書き込みワード線に、一方向に向かう電流を
流し、データ選択線に、書き込みデータに応じて、一方
向又は他方向に向かう電流を流す。
For example, when the easy axis of magnetization of the TMR element is in the X direction, the write word line extends in the X direction, and the data selection line extends in the Y direction orthogonal to the X direction, the write word line is connected to the write word line during writing. , A current flowing in one direction and a current flowing in one direction or the other direction are supplied to the data selection line according to write data.

【0011】データ選択線に一方向に向かう電流を流す
とき、TMR素子のスピンの向きは、平行(“1”−状
態)となる。一方、データ選択線に他方向に向かう電流
を流すとき、TMR素子のスピンの向きは、反平行
(“0”−状態)となる。
When a current flowing in one direction is passed through the data selection line, the spin directions of the TMR element are parallel ("1" -state). On the other hand, when a current flowing in the other direction is passed through the data selection line, the spin directions of the TMR element are antiparallel (“0” -state).

【0012】TMR素子のスピンの向きが変わるしくみ
は、次の通りである。
The mechanism of changing the spin direction of the TMR element is as follows.

【0013】図99のTMR曲線に示すように、TMR
素子の長辺(Easy-Axis)方向に磁界Hxをかけると、
TMR素子の抵抗値は、例えば、17%程度変化する。
この変化率、即ち、変化の前後の抵抗値の比は、MR比
と呼ばれる。
As shown in the TMR curve of FIG. 99, the TMR
When a magnetic field Hx is applied in the long side (Easy-Axis) direction of the element,
The resistance value of the TMR element changes, for example, by about 17%.
This rate of change, that is, the ratio of the resistance values before and after the change is called the MR ratio.

【0014】なお、MR比は、磁性層の性質により変化
する。現在では、MR比が50%程度のTMR素子も得
られている。
The MR ratio changes depending on the properties of the magnetic layer. At present, a TMR element having an MR ratio of about 50% is also obtained.

【0015】TMR素子には、Easy-Axis方向の磁界H
xとHard-Axis方向の磁界Hyとの合成磁界がかかる。
図100の実線に示すように、Hard-Axis方向の磁界H
yの大きさによって、TMR素子の抵抗値を変えるため
に必要なEasy-Axis方向の磁界Hxの大きさも変化す
る。この現象を利用することにより、アレイ状に配置さ
れるメモリセルのうち、選択された書き込みワード線及
び選択されたデータ選択線の交点に存在するTMR素子
のみにデータを書き込むことができる。
The TMR element has a magnetic field H in the Easy-Axis direction.
A synthetic magnetic field of x and the magnetic field Hy in the Hard-Axis direction is applied.
As shown by the solid line in FIG. 100, the magnetic field H in the Hard-Axis direction
Depending on the magnitude of y, the magnitude of the magnetic field Hx in the Easy-Axis direction required to change the resistance value of the TMR element also changes. By utilizing this phenomenon, it is possible to write data only to the TMR element existing at the intersection of the selected write word line and the selected data selection line among the memory cells arranged in an array.

【0016】この様子をさらに図100のアステロイド
曲線を用いて説明する。TMR素子のアステロイド曲線
は、例えば、図100の実線で示すようになる。即ち、
Easy-Axis方向の磁界HxとHard-Axis方向の磁界Hyと
の合成磁界の大きさがアステロイド曲線(実線)の外側
(例えば、黒丸の位置)にあれば、磁性層のスピンの向
きを反転させることができる。
This situation will be further described with reference to the asteroid curve shown in FIG. The asteroid curve of the TMR element is, for example, as shown by the solid line in FIG. That is,
If the magnitude of the combined magnetic field of the magnetic field Hx in the Easy-Axis direction and the magnetic field Hy in the Hard-Axis direction is outside the asteroid curve (solid line) (for example, the position of the black circle), the spin direction of the magnetic layer is reversed. Can be made.

【0017】逆に、Easy-Axis方向の磁界HxとHard-Ax
is方向の磁界Hyとの合成磁界の大きさがアステロイド
曲線(実線)の内側(例えば、白丸の位置)にある場合
には、磁性層のスピンの向きを反転させることはできな
い。
On the contrary, the magnetic field Hx in the Easy-Axis direction and the Hard-Ax
When the magnitude of the combined magnetic field with the magnetic field Hy in the is direction is inside the asteroid curve (solid line) (for example, the position of the white circle), the spin direction of the magnetic layer cannot be reversed.

【0018】従って、Easy-Axis方向の磁界Hxの大き
さとHard-Axis方向の磁界Hyの大きさを変え、合成磁
界の大きさのHx−Hy平面内における位置を変えるこ
とにより、TMR素子に対するデータの書き込みを制御
できる。
Therefore, by changing the magnitude of the magnetic field Hx in the Easy-Axis direction and the magnitude of the magnetic field Hy in the Hard-Axis direction and changing the position of the magnitude of the synthetic magnetic field in the Hx-Hy plane, the data for the TMR element is changed. Can control the writing of.

【0019】なお、読み出しは、選択されたTMR素子
に電流を流し、そのTMR素子の抵抗値を検出すること
により容易に行うことができる。
The reading can be easily performed by passing a current through the selected TMR element and detecting the resistance value of the TMR element.

【0020】例えば、TMR素子に直列にスイッチ素子
を接続し、選択された読み出しワード線に接続されるス
イッチ素子のみをオン状態として電流経路を作る。その
結果、選択されたTMR素子のみに電流が流れるため、
そのTMR素子のデータを読み出すことができる。
For example, a switch element is connected in series to the TMR element, and only the switch element connected to the selected read word line is turned on to form a current path. As a result, current flows only in the selected TMR element,
The data of the TMR element can be read.

【0021】[0021]

【発明が解決しようとする課題】磁気ランダムアクセス
メモリにおいては、上述ように、データ書き込みは、書
き込みワード線とデータ選択線(読み出し/書き込みビ
ット線)に,それぞれ、書き込み電流を流し、これによ
り発生する合成磁界をTMR素子に作用させることによ
り行う。
In the magnetic random access memory, as described above, the data write is generated by applying a write current to each of the write word line and the data selection line (read / write bit line). The combined magnetic field is applied to the TMR element.

【0022】従って、データ書き込みを効率よく行うた
めには、この合成磁界を、効率よく、TMR素子に与え
ることが重要となる。合成磁界が効率よくTMR素子に
印加されれば、書き込み動作の信頼性が向上し、さら
に、書き込み電流を減らし、低消費電力化を実現するこ
とができる。
Therefore, in order to write data efficiently, it is important to efficiently apply this combined magnetic field to the TMR element. If the combined magnetic field is efficiently applied to the TMR element, the reliability of the write operation can be improved, the write current can be reduced, and the power consumption can be reduced.

【0023】しかし、書き込みワード線及びデータ選択
線にそれぞれ流れる書き込み電流により発生する合成磁
界を、効率よく、TMR素子に作用させるために有効な
デバイス構造については、十分に検討されていない。即
ち、このようなデバイス構造は、実際に、合成磁界が効
率よくTMR素子に加わることはもちろん、簡単に製造
できるか否かという製造プロセスの面からも検討される
必要がある。
However, a device structure effective for causing the combined magnetic field generated by the write currents respectively flowing in the write word line and the data selection line to act on the TMR element efficiently has not been sufficiently studied. That is, it is necessary to consider such a device structure from the viewpoint of the manufacturing process, in which not only the synthetic magnetic field is effectively applied to the TMR element but also it can be easily manufactured.

【0024】本発明は、このような問題を解決するため
になされたもので、その目的は、磁気ランダムアクセス
メモリにおいて、書き込み動作時、合成磁界を、効率よ
く、TMR素子に作用させることができるデバイス構造
及びその製造方法を提案することにある。
The present invention has been made to solve such a problem, and an object thereof is to allow a synthetic magnetic field to efficiently act on a TMR element during a write operation in a magnetic random access memory. It is to propose a device structure and a manufacturing method thereof.

【0025】[0025]

【課題を解決するための手段】(1) 本発明の磁気ラ
ンダムアクセスメモリは、半導体基板の上部に形成さ
れ、磁気抵抗効果を利用してデータを記憶するメモリセ
ルと、前記メモリセルの直下に配置され、第1方向に延
びる第1書き込み線と、前記メモリセルの直上に配置さ
れ、前記第1方向に交差する第2方向に延びる第2書き
込み線と、前記第1書き込み線の側面を覆い、前記第1
書き込み線の上面よりも下部に窪んでいる第1ヨーク材
とを備える。
Means for Solving the Problems (1) A magnetic random access memory according to the present invention is formed on a semiconductor substrate and has a memory cell for storing data by utilizing a magnetoresistive effect and a memory cell directly under the memory cell. A first write line which is arranged and extends in a first direction, a second write line which is arranged immediately above the memory cell and which extends in a second direction intersecting the first direction, and a side surface of the first write line. , The first
A first yoke material that is recessed below the upper surface of the write line.

【0026】前記第1ヨーク材は、前記第1書き込み線
の側面のみを覆っている。前記第1ヨーク材は、前記第
1書き込み線の下面を覆っている。
The first yoke material covers only the side surface of the first write line. The first yoke material covers the lower surface of the first write line.

【0027】本発明の磁気ランダムアクセスメモリは、
前記第2書き込み線の表面の一部を覆う第2ヨーク材を
さらに備える。前記第2ヨーク材は、前記第2書き込み
線の上面及び側面を覆っている。前記第2ヨーク材は、
前記第2書き込み線の上面のみを覆っている。前記第2
ヨーク材は、前記第2書き込み線の側面のみを覆ってい
る。
The magnetic random access memory of the present invention comprises:
A second yoke material covering a part of the surface of the second write line is further provided. The second yoke material covers the upper surface and the side surface of the second write line. The second yoke material is
Only the upper surface of the second write line is covered. The second
The yoke material covers only the side surface of the second write line.

【0028】前記第1及び第2書き込み線のうちの1つ
は、前記メモリセルに電気的に接続され、読み出しビッ
ト線としても機能する。
One of the first and second write lines is electrically connected to the memory cell and also functions as a read bit line.

【0029】 本発明の磁気ランダムアクセスメモリ
は、半導体基板の上部に形成され、磁気抵抗効果を利用
してデータを記憶するメモリセルと、前記メモリセルの
直下に配置され、第1方向に延びる第1書き込み線と、
前記メモリセルの直上に配置され、前記第1方向に交差
する第2方向に延びる第2書き込み線と、前記第2書き
込み線の側面を覆い、前記第2書き込み線の下面よりも
上部に窪んでいる第1ヨーク材とを備える。
A magnetic random access memory according to the present invention is formed on a semiconductor substrate, stores a data by utilizing a magnetoresistive effect, and a memory cell, which is arranged immediately below the memory cell and extends in a first direction. 1 write line,
A second write line, which is arranged immediately above the memory cell and extends in a second direction intersecting the first direction, covers a side surface of the second write line, and is recessed above a lower surface of the second write line. And a first yoke material that is present.

【0030】前記第1ヨーク材は、前記第2書き込み線
の側面のみを覆っている。前記第1ヨーク材は、前記第
2書き込み線の上面を覆っている。
The first yoke material covers only the side surface of the second write line. The first yoke material covers the upper surface of the second write line.

【0031】本発明の磁気ランダムアクセスメモリは、
前記第1書き込み線の表面の一部を覆う第2ヨーク材を
さらに備える。前記第2ヨーク材は、前記第1書き込み
線の下面及び側面を覆っている。前記第2ヨーク材は、
前記第1書き込み線の下面のみを覆っている。前記第2
ヨーク材は、前記第1書き込み線の側面のみを覆ってい
る。
The magnetic random access memory of the present invention comprises:
A second yoke material that covers a part of the surface of the first write line is further provided. The second yoke material covers the lower surface and the side surface of the first write line. The second yoke material is
Only the lower surface of the first write line is covered. The second
The yoke material covers only the side surface of the first write line.

【0032】前記第1及び第2書き込み線のうちの1つ
は、前記メモリセルに電気的に接続され、読み出しビッ
ト線としても機能する。
One of the first and second write lines is electrically connected to the memory cell and also functions as a read bit line.

【0033】 本発明の磁気ランダムアクセスメモリ
は、半導体基板の上部に積み重ねられ、磁気抵抗効果を
利用してデータを記憶する第1及び第2メモリセルと、
前記第1及び第2メモリセルの間に配置され、第1方向
に延びる第1書き込み線と、前記第1書き込み線の側面
のみを覆い、前記第1書き込み線の上面よりも下部に窪
み、前記第1書き込み線の下面よりも上部に窪んでいる
第1ヨーク材とを備える。
A magnetic random access memory according to the present invention includes first and second memory cells stacked on a semiconductor substrate to store data by utilizing a magnetoresistive effect.
A first write line that is disposed between the first and second memory cells and extends in a first direction, and covers only a side surface of the first write line, and is recessed below an upper surface of the first write line; And a first yoke material that is recessed above the lower surface of the first write line.

【0034】前記第2メモリセルは、前記第1メモリセ
ルよりも上に配置される。本発明の磁気ランダムアクセ
スメモリは、前記第1メモリセルの直下に配置され、前
記第1方向に交差する第2方向に延びる第2書き込み線
と、前記第2メモリセルの直上に配置され、前記第2方
向に延びる第3書き込み線とをさらに備える。
The second memory cell is arranged above the first memory cell. The magnetic random access memory according to the present invention is arranged immediately below the first memory cell, is arranged immediately above the second write line extending in a second direction intersecting the first direction, and is arranged immediately above the second memory cell, And a third write line extending in the second direction.

【0035】本発明の磁気ランダムアクセスメモリは、
前記第2書き込み線の側面のみを覆い、前記第2書き込
み線の上面よりも下部に窪んでいる第2ヨーク材と、前
記第3書き込み線の側面のみを覆い、前記第3書き込み
線の下面よりも上部に窪んでいる第3ヨーク材とをさら
に備える。
The magnetic random access memory of the present invention comprises:
A second yoke material that covers only the side surface of the second write line and is recessed below the upper surface of the second write line, and covers only the side surface of the third write line, and the bottom surface of the third write line. And a third yoke member recessed in the upper part.

【0036】前記第1書き込み線は、前記第1及び第2
メモリセルから離れている。前記第1書き込み線は、前
記第1及び第2メモリセルに接触している。
The first write line is connected to the first and second write lines.
It is far from the memory cell. The first write line is in contact with the first and second memory cells.

【0037】 本発明の磁気ランダムアクセスメモリ
は、半導体基板の上部において前記半導体基板の表面に
平行な方向に並んで配置され、磁気抵抗効果を利用して
データを記憶する複数のメモリセルと、前記複数のメモ
リセルに共有され、第1方向に延びる第1書き込み線
と、前記複数のメモリセルに個別に設けられ、前記第1
方向に交差する第2方向に延びる複数の第2書き込み線
と、前記第1書き込み線の側面のみを覆い、前記第1書
き込み線の前記複数のメモリセル側の面よりも前記複数
のメモリセル側に対し反対側に窪んでいる第1ヨーク材
と、前記複数の第2書き込み線の側面のみを覆い、前記
第2書き込み線の前記複数のメモリセル側の面よりも前
記複数のメモリセル側に対し反対側に窪んでいる第2ヨ
ーク材とを備える。
The magnetic random access memory according to the present invention includes a plurality of memory cells arranged on the upper side of a semiconductor substrate in a direction parallel to the surface of the semiconductor substrate and storing data by utilizing a magnetoresistive effect. A first write line shared by a plurality of memory cells and extending in a first direction;
A plurality of second write lines extending in a second direction intersecting the direction, and a side surface of the first write line only, and the plurality of memory cell sides of the first write line being closer to the plurality of memory cells than the plurality of memory cell sides. With respect to the first yoke material that is recessed on the opposite side, and only the side surfaces of the plurality of second write lines are covered, and the plurality of memory cell sides of the second write lines are closer to the plurality of memory cell sides than the plurality of memory cell side surfaces. On the other hand, the second yoke member is recessed on the opposite side.

【0038】前記第1書き込み線は、前記複数のメモリ
セルの直上に配置され、前記複数のメモリセルの一端に
接触している。前記複数のメモリセルの他端は、共通接
続されている。前記複数の第2書き込み線は、前記複数
のメモリセルの直下に配置され、前記複数のメモリセル
から離れている。
The first write line is arranged immediately above the plurality of memory cells and is in contact with one end of the plurality of memory cells. The other ends of the plurality of memory cells are commonly connected. The plurality of second write lines are arranged immediately below the plurality of memory cells and are separated from the plurality of memory cells.

【0039】前記第1書き込み線は、前記複数のメモリ
セルの直上に配置され、前記複数のメモリセルから離れ
ている。前記複数の第2書き込み線は、前記複数のメモ
リセルの直下に配置され、前記複数のメモリセルの一端
に接触している。前記複数のメモリセルの他端は、共通
接続されている。
The first write line is arranged immediately above the plurality of memory cells and is separated from the plurality of memory cells. The plurality of second write lines are arranged immediately below the plurality of memory cells and are in contact with one ends of the plurality of memory cells. The other ends of the plurality of memory cells are commonly connected.

【0040】(2) 本発明の磁気ランダムアクセスメ
モリの製造方法は、半導体基板の上部に絶縁層を形成す
る工程と、前記絶縁層に配線溝を形成する工程と、前記
配線溝の底部及び側壁部にヨーク材を形成する工程と、
前記配線溝内に導電材を満たして書き込み線を形成する
工程と、前記ヨーク材の一部をエッチングして前記ヨー
ク材を前記書き込み線の上面よりも下部に窪ませる工程
と、前記書き込み線の直上にTMR素子を形成する工程
とを備える。
(2) In the method of manufacturing a magnetic random access memory according to the present invention, a step of forming an insulating layer on a semiconductor substrate, a step of forming a wiring groove in the insulating layer, and a bottom and side wall of the wiring groove A step of forming a yoke material on the portion,
A step of filling a conductive material in the wiring groove to form a write line; a step of etching a part of the yoke material to lower the yoke material below an upper surface of the write line; And a step of forming a TMR element immediately above.

【0041】前記ヨーク材は、CVD法により、前記絶
縁層上並びに前記配線溝の底部上及び側壁部上に形成さ
れた後、CMP法により、前記配線溝の底部及び側壁部
に残存させられる。
The yoke material is formed on the insulating layer and on the bottom and side walls of the wiring groove by the CVD method, and then left on the bottom and side walls of the wiring groove by the CMP method.

【0042】前記導電材は、CVD法により、前記絶縁
層上及び前記配線溝内に形成された後、CMP法によ
り、前記配線溝内のみに残存させられる。
After the conductive material is formed on the insulating layer and in the wiring groove by the CVD method, it is left only in the wiring groove by the CMP method.

【0043】 本発明の磁気ランダムアクセスメモリ
の製造方法は、半導体基板の上部に絶縁層を形成する工
程と、前記絶縁層に配線溝を形成する工程と、前記配線
溝の側壁部のみにヨーク材を形成する工程と、前記配線
溝内に導電材を満たして書き込み線を形成する工程と、
前記ヨーク材の一部をエッチングして前記ヨーク材を前
記書き込み線の上面よりも下部に窪ませる工程と、前記
書き込み線の直上にTMR素子を形成する工程とを備え
る。
A method of manufacturing a magnetic random access memory according to the present invention includes a step of forming an insulating layer on a semiconductor substrate, a step of forming a wiring groove in the insulating layer, and a yoke material only on a side wall portion of the wiring groove. And a step of forming a write line by filling the wiring groove with a conductive material,
The method includes the steps of etching a part of the yoke material to recess the yoke material below the upper surface of the write line, and forming a TMR element directly above the write line.

【0044】前記ヨーク材は、CVD法により、前記絶
縁層上並びに前記配線溝の底部上及び側壁部上に形成さ
れた後、RIE法により、前記配線溝の側壁部のみに残
存させられる。
The yoke material is formed on the insulating layer and on the bottom and side walls of the wiring groove by the CVD method, and is then left only on the side wall portion of the wiring groove by the RIE method.

【0045】前記導電材は、CVD法により、前記絶縁
層上及び前記配線溝内に形成された後、CMP法によ
り、前記配線溝内のみに残存させられる。
After the conductive material is formed on the insulating layer and in the wiring groove by the CVD method, it is left only in the wiring groove by the CMP method.

【0046】 本発明の磁気ランダムアクセスメモリ
の製造方法は、半導体基板の上部にTMR素子を形成す
る工程と、前記TMR素子上に第1絶縁層を形成する工
程と、前記TMR素子上の前記第1絶縁層に配線溝を形
成する工程と、前記配線溝の側壁部のみに第2絶縁層を
形成する工程と、前記配線溝内に導電材を満たして書き
込み線を形成する工程と、前記第2絶縁層の一部をエッ
チングして前記第2絶縁層を前記書き込み線の下面近傍
のみに残存させる工程と、前記第2絶縁層が取り除かれ
た前記配線溝の側壁部にヨーク材を形成する工程とを備
える。
A method of manufacturing a magnetic random access memory according to the present invention comprises a step of forming a TMR element on a semiconductor substrate, a step of forming a first insulating layer on the TMR element, and a step of forming the first insulating layer on the TMR element. A step of forming a wiring groove in the first insulating layer; a step of forming a second insulating layer only on the side wall portion of the wiring groove; a step of filling the wiring groove with a conductive material to form a write line; A step of etching a part of the second insulating layer to leave the second insulating layer only near the lower surface of the write line; and forming a yoke material on the side wall of the wiring groove from which the second insulating layer is removed. And a process.

【0047】前記ヨーク材は、前記配線溝の側壁部に形
成されると同時に、前記書き込み線の上面にも形成され
る。
The yoke material is formed on the side wall of the wiring groove and also on the upper surface of the write line.

【0048】前記ヨーク材は、CVD法により、前記配
線溝の側壁部、前記第1絶縁層上及び前記書き込み線上
に形成された後、CMP法により、前記配線溝の側壁部
に残存させられる。
The yoke material is formed on the side wall of the wiring groove, the first insulating layer and the write line by the CVD method, and then left on the side wall of the wiring groove by the CMP method.

【0049】前記ヨーク材は、CVD法により、前記配
線溝の側壁部、前記第1絶縁層上及び前記書き込み線上
に形成された後、RIE法により、前記配線溝の側壁部
に残存させられる。
The yoke material is formed on the side wall of the wiring groove, the first insulating layer and the write line by the CVD method, and then left on the side wall of the wiring groove by the RIE method.

【0050】前記ヨーク材は、CVD法により、前記配
線溝の側壁部、前記第1絶縁層上及び前記書き込み線上
に形成された後、RIE法により、前記配線溝の側壁部
及び前記書き込み線上に残存させられる。
The yoke material is formed on the side wall of the wiring groove, the first insulating layer and the write line by the CVD method, and then formed on the side wall of the wiring groove and the write line by the RIE method. Can be left behind.

【0051】前記第2絶縁層のエッチング量は、前記ヨ
ーク材の下面が前記書き込み線の上面と下面との間に配
置されることを条件に決定される。
The etching amount of the second insulating layer is determined on the condition that the lower surface of the yoke material is arranged between the upper surface and the lower surface of the write line.

【0052】前記導電材は、CVD法により、前記絶縁
層上及び前記配線溝内に形成された後、CMP法によ
り、前記配線溝内のみに残存させられる。
After the conductive material is formed on the insulating layer and in the wiring groove by the CVD method, it is left only in the wiring groove by the CMP method.

【0053】 本発明の磁気ランダムアクセスメモリ
の製造方法は、半導体基板の上部にTMR素子を形成す
る工程と、前記TMR素子上に絶縁層を形成する工程
と、前記TMR素子上の前記絶縁層に配線溝を形成する
工程と、前記配線溝内に導電材を満たして書き込み線を
形成する工程と、前記絶縁層の一部をエッチングして前
記絶縁層を前記書き込み線の下面近傍のみに残存させる
工程と、前記絶縁層が取り除かれることにより露出した
前記書き込み線の側面にヨーク材を形成する工程とを備
える。
A method of manufacturing a magnetic random access memory according to the present invention comprises a step of forming a TMR element on a semiconductor substrate, a step of forming an insulating layer on the TMR element, and a step of forming an insulating layer on the TMR element. Forming a wiring groove; filling the wiring groove with a conductive material to form a write line; and etching a part of the insulating layer so that the insulating layer remains only near the lower surface of the write line. And a step of forming a yoke material on the side surface of the write line exposed by removing the insulating layer.

【0054】前記ヨーク材は、CVD法により、前記絶
縁層上並びに前記書き込み線の上面及び側面に形成され
た後、RIE法により、前記書き込み線の側面のみに残
存させられる。
The yoke material is formed on the insulating layer and the upper surface and the side surface of the write line by the CVD method, and then left on only the side surface of the write line by the RIE method.

【0055】前記絶縁層のエッチング量は、前記ヨーク
材の下面が前記書き込み線の上面と下面との間に配置さ
れることを条件に決定される。
The etching amount of the insulating layer is determined under the condition that the lower surface of the yoke material is arranged between the upper surface and the lower surface of the write line.

【0056】前記導電材は、CVD法により、前記絶縁
層上及び前記配線溝内に形成された後、CMP法によ
り、前記配線溝内のみに残存させられる。
After the conductive material is formed on the insulating layer and in the wiring groove by the CVD method, it is left only in the wiring groove by the CMP method.

【0057】[0057]

【発明の実施の形態】以下、図面を参照しながら、本発
明の磁気ランダムアクセスメモリの例について詳細に説
明する。
DETAILED DESCRIPTION OF THE INVENTION An example of a magnetic random access memory of the present invention will be described in detail below with reference to the drawings.

【0058】1. 参考例1 まず、本発明の磁気ランダムアクセスメモリの例を説明
するに当たり、その前提となるデバイス構造について説
明する。
1. Reference Example 1 First, in explaining an example of the magnetic random access memory of the present invention, a device structure which is a premise thereof will be described.

【0059】なお、このデバイス構造は、本発明の磁気
ランダムアクセスメモリの例を簡単に説明することを目
的に示すもので、本発明が、このデバイス構造に限定さ
れるというものではない。
This device structure is shown for the purpose of briefly explaining an example of the magnetic random access memory of the present invention, and the present invention is not limited to this device structure.

【0060】図1及び図2は、それぞれ、本発明の磁気
ランダムアクセスメモリの例の前提となるデバイス構造
を示している。
1 and 2 each show a device structure which is a premise of an example of the magnetic random access memory of the present invention.

【0061】半導体基板(例えば、p型シリコン基板、
p型ウェル領域など)11内には、STI( Shallow Tr
ench Isolation )構造を有する素子分離絶縁層12が形
成される。素子分離絶縁層12により取り囲まれた領域
は、読み出し選択スイッチ(例えば、MOSトランジス
タ、ダイオードなど)が形成される素子領域となる。
A semiconductor substrate (eg, p-type silicon substrate,
STI (Shallow Tr
An element isolation insulating layer 12 having an ench Isolation structure is formed. The region surrounded by the element isolation insulating layer 12 is an element region where a read selection switch (eg, MOS transistor, diode, etc.) is formed.

【0062】図1のデバイス構造では、読み出し選択ス
イッチは、MOSトランジスタ(nチャネル型MOSト
ランジスタ)から構成される。半導体基板11上には、
ゲート絶縁層13、ゲート電極14及び側壁絶縁層15
が形成される。ゲート電極14は、X方向に延びてお
り、読み出し動作時に、読み出しセル(TMR素子)を
選択するための読み出しワード線として機能する。
In the device structure of FIG. 1, the read selection switch is composed of a MOS transistor (n-channel type MOS transistor). On the semiconductor substrate 11,
Gate insulating layer 13, gate electrode 14 and sidewall insulating layer 15
Is formed. The gate electrode 14 extends in the X direction and functions as a read word line for selecting a read cell (TMR element) during a read operation.

【0063】半導体基板11内には、ソース領域(例え
ば、n型拡散層)16−S及びドレイン領域(例えば、
n型拡散層)16−Dが形成される。ゲート電極(読み
出しワード線)14は、ソース領域16−Sとドレイン
領域16−Dの間のチャネル領域上に配置される。
In the semiconductor substrate 11, a source region (eg, n-type diffusion layer) 16-S and a drain region (eg, n-type diffusion layer) 16-S.
n-type diffusion layer) 16-D is formed. The gate electrode (read word line) 14 is arranged on the channel region between the source region 16-S and the drain region 16-D.

【0064】図2のデバイス構造では、読み出し選択ス
イッチは、ダイオードから構成される。半導体基板11
内には、カソード領域(例えば、n型拡散層)16a及
びアノード領域(例えば、p型拡散層)16bが形成さ
れる。
In the device structure of FIG. 2, the read selection switch is composed of a diode. Semiconductor substrate 11
A cathode region (for example, n-type diffusion layer) 16a and an anode region (for example, p-type diffusion layer) 16b are formed therein.

【0065】第1金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層18Aとして機能し、他の1つは、ソース線1
8B(図1の場合)又は読み出しワード線18B(図2
の場合)として機能する。
One of the metal layers forming the first metal wiring layer functions as the intermediate layer 18A for vertically stacking a plurality of contact plugs, and the other one is the source line 1.
8B (for FIG. 1) or read word line 18B (for FIG. 2).
In the case of).

【0066】図1のデバイス構造の場合、中間層18A
は、コンタクトプラグ17Aにより、読み出し選択スイ
ッチ(MOSトランジスタ)のドレイン領域16−Dに
電気的に接続される。ソース線18Bは、コンタクトプ
ラグ17Bにより、読み出し選択スイッチのソース領域
16−Sに電気的に接続される。ソース線18Bは、ゲ
ート電極(読み出しワード線)14と同様に、X方向に
延びている。
In the case of the device structure of FIG. 1, the intermediate layer 18A
Are electrically connected to the drain region 16-D of the read selection switch (MOS transistor) by the contact plug 17A. The source line 18B is electrically connected to the source region 16-S of the read selection switch by the contact plug 17B. The source line 18B extends in the X direction similarly to the gate electrode (read word line) 14.

【0067】図2のデバイス構造の場合、中間層18A
は、コンタクトプラグ17Aにより、読み出し選択スイ
ッチ(ダイオード)のアノード領域16bに電気的に接
続される。読み出しワード線18Bは、コンタクトプラ
グ17Bにより、読み出し選択スイッチのカソード領域
16aに電気的に接続される。読み出しワード線18B
は、X方向に延びている。
In the case of the device structure of FIG. 2, the intermediate layer 18A
Are electrically connected to the anode region 16b of the read selection switch (diode) by the contact plug 17A. The read word line 18B is electrically connected to the cathode region 16a of the read selection switch by the contact plug 17B. Read word line 18B
Extends in the X direction.

【0068】第2金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層20Aとして機能し、他の1つは、書き込みワ
ード線20Bとして機能する。中間層20Aは、コンタ
クトプラグ19により、中間層18Aに電気的に接続さ
れる。書き込みワード線20Bは、例えば、X方向に延
びている。
One of the metal layers forming the second metal wiring layer functions as an intermediate layer 20A for vertically stacking a plurality of contact plugs, and the other one functions as a write word line 20B. . The intermediate layer 20A is electrically connected to the intermediate layer 18A by the contact plug 19. The write word line 20B extends in the X direction, for example.

【0069】第3金属配線層を構成する金属層のうちの
1つは、TMR素子23の下部電極22として機能す
る。下部電極22は、コンタクトプラグ21により、中
間層20Aに電気的に接続される。TMR素子23は、
下部電極22上に搭載される。ここで、TMR素子23
は、書き込みワード線20Bの直上に配置されると共
に、X方向に長い長方形状(磁化容易軸がX方向)に形
成される。
One of the metal layers forming the third metal wiring layer functions as the lower electrode 22 of the TMR element 23. The lower electrode 22 is electrically connected to the intermediate layer 20A by the contact plug 21. The TMR element 23 is
It is mounted on the lower electrode 22. Here, the TMR element 23
Are arranged immediately above the write word line 20B and are formed in a rectangular shape (the easy axis of magnetization is in the X direction) long in the X direction.

【0070】第4金属配線層を構成する金属層のうちの
1つは、データ選択線(読み出し/書き込みビット線)
24として機能する。データ選択線24は、TMR素子
23に電気的に接続されると共に、Y方向に延びてい
る。
One of the metal layers forming the fourth metal wiring layer is a data selection line (read / write bit line).
Function as 24. The data selection line 24 is electrically connected to the TMR element 23 and extends in the Y direction.

【0071】なお、TMR素子23の構造に関しては、
特に、限定されない。図96に示すような構造であって
もよいし、その他の構造であってもよい。また、TMR
素子23は、複数ビットのデータを記憶できる多値記憶
型であっても構わない。
Regarding the structure of the TMR element 23,
There is no particular limitation. The structure shown in FIG. 96 may be used, or another structure may be used. Also, TMR
The element 23 may be a multi-value storage type capable of storing a plurality of bits of data.

【0072】TMR素子23の強磁性層としては、特に
制限はないが、例えば、Fe,Co,Ni又はこれらの
合金、スピン分極率の大きいマグネタイト、CrO
RXMnO3−y(R: 希土類、X: Ca,Ba,S
r)などの酸化物の他、NiMnSb,PtMnSbな
どのホイスラー合金などを用いることができる。
The ferromagnetic layer of the TMR element 23 is not particularly limited, but for example, Fe, Co, Ni or their alloys, magnetite having a large spin polarization, CrO 2 ,
RXMnO 3-y (R: rare earth, X: Ca, Ba, S
In addition to oxides such as r), Heusler alloys such as NiMnSb and PtMnSb can be used.

【0073】強磁性層には、Ag,Cu,Au,Al,
Mg,Si,Bi,Ta,B,C,O,N,Pd,P
t,Zr,Ir,W,Mo,Nbなどの非磁性元素が多
少含まれていても、強磁性を失わないかぎり、全く問題
ない。
The ferromagnetic layer includes Ag, Cu, Au, Al,
Mg, Si, Bi, Ta, B, C, O, N, Pd, P
Even if a small amount of non-magnetic element such as t, Zr, Ir, W, Mo, Nb is contained, there is no problem as long as ferromagnetism is not lost.

【0074】強磁性層の厚さは、あまりに薄いと、超常
磁性となってしまう。そこで、強磁性層の厚さは、少な
くとも超常磁性とならない程度の厚さが必要である。具
体的には、強磁性層の厚さは、0.1nm以上、好まし
くは、0.4nm以上100nm以下に設定される。
If the ferromagnetic layer is too thin, it becomes superparamagnetic. Therefore, the thickness of the ferromagnetic layer needs to be at least such that superparamagnetism does not occur. Specifically, the thickness of the ferromagnetic layer is set to 0.1 nm or more, preferably 0.4 nm to 100 nm.

【0075】TMR素子23の反磁性層としては、例え
ば、Fe−Mn,Pt−Mn,Pt−Cr−Mn,Ni
−Mn,Ir−Mn,NiO,Feなどを用いる
ことができる。
The diamagnetic layer of the TMR element 23 is, for example, Fe-Mn, Pt-Mn, Pt-Cr-Mn, Ni.
-Mn, Ir-Mn, NiO, or the like can be used Fe 2 O 3.

【0076】TMR素子23の絶縁層(トンネルバリア)
としては、例えば、Al,SiO,MgO,A
lN,Bi,MgF,CaF,SrTi
,AlLaOなどの誘電体を使用することができ
る。これらは、酸素欠損、窒素欠損、フッ素欠損などが
存在していてもかまわない。
Insulating layer of TMR element 23 (tunnel barrier)
For example, Al 2 O 3 , SiO 2 , MgO, A
1N, Bi 2 O 3 , MgF 2 , CaF 2 , SrTi
Dielectrics such as O 2 and AlLaO 3 can be used. These may have oxygen deficiency, nitrogen deficiency, fluorine deficiency or the like.

【0077】絶縁層(トンネルバリア)の厚さは、でき
るだけ薄い方がよいが、特に、その機能を実現するため
の決まった制限はない。但し、製造上、絶縁層の厚さ
は、10nm以下に設定される。
The thickness of the insulating layer (tunnel barrier) is preferably as thin as possible, but there is no particular limitation for realizing its function. However, in manufacturing, the thickness of the insulating layer is set to 10 nm or less.

【0078】2. 参考例2 次に、参考例1のデバイス構造に対して、TMR素子に
磁界を効率よく集中させるために提案されたデバイス構
造について説明する。
2. Reference Example 2 Next, a device structure proposed for efficiently concentrating a magnetic field in a TMR element will be described with respect to the device structure of Reference Example 1.

【0079】図3乃至図6は、本発明の磁気ランダムア
クセスメモリの例の前提となるデバイス構造を示してい
る。なお、図3及び図5は、Y方向の断面であり、図4
は、図3のTMR素子部のX方向の断面であり、図6
は、図5のTMR素子部のX方向の断面である。X方向
とY方向は、互いに直交する。
3 to 6 show a device structure which is a premise of an example of the magnetic random access memory of the present invention. 3 and 5 are cross sections in the Y direction.
6 is a cross section in the X direction of the TMR element portion of FIG.
5 is a cross section of the TMR element portion in FIG. 5 in the X direction. The X direction and the Y direction are orthogonal to each other.

【0080】半導体基板(例えば、p型シリコン基板、
p型ウェル領域など)11内には、STI( Shallow Tr
ench Isolation )構造を有する素子分離絶縁層12が形
成される。素子分離絶縁層12により取り囲まれた領域
は、読み出し選択スイッチ(例えば、MOSトランジス
タ)が形成される素子領域となる。
A semiconductor substrate (eg, p-type silicon substrate,
STI (Shallow Tr
An element isolation insulating layer 12 having an ench Isolation structure is formed. A region surrounded by the element isolation insulating layer 12 becomes an element region in which a read selection switch (eg, MOS transistor) is formed.

【0081】本例のデバイス構造では、読み出し選択ス
イッチは、MOSトランジスタ(nチャネル型MOSト
ランジスタ)から構成される。半導体基板11上には、
ゲート絶縁層13、ゲート電極14及び側壁絶縁層15
が形成される。ゲート電極14は、X方向に延びてお
り、読み出し動作時に、読み出しセル(TMR素子)を
選択するための読み出しワード線として機能する。
In the device structure of this example, the read selection switch is composed of a MOS transistor (n-channel type MOS transistor). On the semiconductor substrate 11,
Gate insulating layer 13, gate electrode 14 and sidewall insulating layer 15
Is formed. The gate electrode 14 extends in the X direction and functions as a read word line for selecting a read cell (TMR element) during a read operation.

【0082】半導体基板11内には、ソース領域(例え
ば、n型拡散層)16−S及びドレイン領域(例えば、
n型拡散層)16−Dが形成される。ゲート電極(読み
出しワード線)14は、ソース領域16−Sとドレイン
領域16−Dの間のチャネル領域上に配置される。
In the semiconductor substrate 11, a source region (eg, n-type diffusion layer) 16-S and a drain region (eg, n-type diffusion layer) 16-S.
n-type diffusion layer) 16-D is formed. The gate electrode (read word line) 14 is arranged on the channel region between the source region 16-S and the drain region 16-D.

【0083】第1金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層18Aとして機能し、他の1つは、ソース線1
8Bとして機能する。
One of the metal layers forming the first metal wiring layer functions as the intermediate layer 18A for vertically stacking a plurality of contact plugs, and the other one is the source line 1.
It functions as 8B.

【0084】中間層18Aは、コンタクトプラグ17A
により、読み出し選択スイッチ(MOSトランジスタ)
のドレイン領域16−Dに電気的に接続される。ソース
線18Bは、コンタクトプラグ17Bにより、読み出し
選択スイッチのソース領域16−Sに電気的に接続され
る。ソース線18Bは、例えば、ゲート電極(読み出し
ワード線)14と同様に、X方向に延びている。
The intermediate layer 18A is a contact plug 17A.
Read selection switch (MOS transistor)
Is electrically connected to the drain region 16-D. The source line 18B is electrically connected to the source region 16-S of the read selection switch by the contact plug 17B. The source line 18B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0085】第2金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層20Aとして機能し、他の1つは、書き込みワ
ード線20Bとして機能する。中間層20Aは、コンタ
クトプラグ19により、中間層18Aに電気的に接続さ
れる。書き込みワード線20Bは、例えば、ゲート電極
(読み出しワード線)14と同様に、X方向に延びてい
る。
One of the metal layers forming the second metal wiring layer functions as an intermediate layer 20A for vertically stacking a plurality of contact plugs, and the other one functions as a write word line 20B. . The intermediate layer 20A is electrically connected to the intermediate layer 18A by the contact plug 19. The write word line 20B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0086】本例のデバイス構造では、中間層20A及
び書き込みワード線20Bの下面及び側面は、高い透磁
率を有する材料、即ち、ヨーク材( yoke material )
25A,25Bにより覆われている。ここで使用される
ヨーク材25A,25Bは、導電性を有するものに限定
される。
In the device structure of this example, the lower surface and the side surface of the intermediate layer 20A and the write word line 20B have a high magnetic permeability, that is, a yoke material.
It is covered with 25A and 25B. The yoke materials 25A and 25B used here are limited to those having conductivity.

【0087】磁束は、高い透磁率を有する材料に集中す
る性質があるため、この高い透磁率を有する材料を磁力
線の牽引役として使用すれば、書き込み動作時、書き込
みワード線20Bに流れる書き込み電流により発生する
磁界Hyを、TMR素子23に、効率よく、集中させる
ことができる。
Since the magnetic flux has a property of concentrating on a material having a high magnetic permeability, if a material having a high magnetic permeability is used as a pulling force of a magnetic force line, a write current flowing through the write word line 20B during a write operation causes The generated magnetic field Hy can be efficiently concentrated on the TMR element 23.

【0088】本願の目的を達成するには、ヨーク材は、
書き込みワード線20Bの下面及び側面を覆っていれ
ば、十分である。但し、実際は、ヨーク材は、中間層2
0Aの下面及び側面にも形成される。これは、第2金属
配線層としての中間層20A及び書き込みワード線20
Bが同時に形成されることに起因する。
To achieve the object of the present application, the yoke material is
It is sufficient if it covers the lower surface and the side surface of the write word line 20B. However, in reality, the yoke material is the intermediate layer 2
It is also formed on the lower surface and side surface of 0A. This is the intermediate layer 20A as the second metal wiring layer and the write word line 20.
This is because B is formed at the same time.

【0089】第3金属配線層を構成する金属層のうちの
1つは、TMR素子23の下部電極22として機能す
る。下部電極22は、コンタクトプラグ21により、中
間層20Aに電気的に接続される。TMR素子23は、
下部電極22上に搭載される。ここで、TMR素子23
は、書き込みワード線20Bの直上に配置されると共
に、X方向に長い長方形状(磁化容易軸がX方向)に形
成される。
One of the metal layers forming the third metal wiring layer functions as the lower electrode 22 of the TMR element 23. The lower electrode 22 is electrically connected to the intermediate layer 20A by the contact plug 21. The TMR element 23 is
It is mounted on the lower electrode 22. Here, the TMR element 23
Are arranged immediately above the write word line 20B and are formed in a rectangular shape (the easy axis of magnetization is in the X direction) long in the X direction.

【0090】第4金属配線層を構成する金属層のうちの
1つは、データ選択線(読み出し/書き込みビット線)
24として機能する。データ選択線24は、TMR素子
23に電気的に接続されると共に、Y方向に延びてい
る。
One of the metal layers forming the fourth metal wiring layer is a data selection line (read / write bit line).
Function as 24. The data selection line 24 is electrically connected to the TMR element 23 and extends in the Y direction.

【0091】本例のデバイス構造では、データ選択線2
4の上面及び側面は、高い透磁率を有する材料、即ち、
ヨーク材26,27により覆われている。ここで使用さ
れるヨーク材26,27としては、図3及び図4に示す
ように、導電性を有する材料から構成することができる
し、また、図5及び図6に示すように、絶縁性を有する
材料から構成することもできる。
In the device structure of this example, the data selection line 2
The upper and side surfaces of 4 are made of a material having a high magnetic permeability, that is,
It is covered with the yoke members 26 and 27. The yoke members 26 and 27 used here can be made of a conductive material as shown in FIGS. 3 and 4, and also have an insulating property as shown in FIGS. It can also be composed of a material having

【0092】磁束は、上述のように、高い透磁率を有す
る材料に集中する性質があるため、この高い透磁率を有
する材料を磁力線の牽引役として使用すれば、書き込み
動作時、データ選択線24に流れる書き込み電流により
発生する磁界Hxを、TMR素子23に、効率よく、集
中させることができる。
As described above, the magnetic flux has a property of being concentrated in a material having a high magnetic permeability. Therefore, if this material having a high magnetic permeability is used as a pulling force of the magnetic line of force, the data selection line 24 is operated during the write operation. The magnetic field Hx generated by the write current flowing in the TMR element 23 can be efficiently concentrated in the TMR element 23.

【0093】なお、TMR素子23の構造に関しては、
特に、限定されない。図96に示すような構造であって
もよいし、その他の構造であってもよい。また、TMR
素子23は、複数ビットのデータを記憶できる多値記憶
型であっても構わない。
Regarding the structure of the TMR element 23,
There is no particular limitation. The structure shown in FIG. 96 may be used, or another structure may be used. Also, TMR
The element 23 may be a multi-value storage type capable of storing a plurality of bits of data.

【0094】このようなデバイス構造においては、TM
R素子23の直下に配置される書き込みワード線20B
に対しては、その下面及び側面にヨーク材25Bが形成
される。また、TMR素子23の直上に配置されるデー
タ選択線(読み出し/書き込みビット線)24に対して
は、その上面及び側面にヨーク材226,27が形成さ
れる。
In such a device structure, TM
Write word line 20B arranged directly under the R element 23
On the other hand, the yoke material 25B is formed on the lower surface and the side surface thereof. Further, with respect to the data selection line (read / write bit line) 24 arranged immediately above the TMR element 23, yoke materials 226 and 27 are formed on the upper and side surfaces thereof.

【0095】この場合、書き込みワード線20B及びヨ
ーク材25Bは、ダマシンプロセス( damascene proce
ss )を採用して形成するのが好都合である。逆に言う
と、書き込みワード線20B及びヨーク材25Bを、R
IEプロセス( Reactive IonEtching process )を採用
して形成することは、プロセスが非常に複雑となるた
め、現実的に不可能となる。
In this case, the write word line 20B and the yoke material 25B are formed by damascene process (damascene process).
It is convenient to adopt ss) to form. Conversely, the write word line 20B and the yoke material 25B are
It is practically impossible to adopt the IE process (Reactive Ion Etching process) so that the process becomes very complicated.

【0096】一方、データ選択線24及びヨーク材2
6,27は、ダマシンプロセス及びRIEプロセスのい
ずれを採用してもよい。
On the other hand, the data selection line 24 and the yoke material 2
6 and 27 may employ either the damascene process or the RIE process.

【0097】3. 実施例1 図7乃至図10は、本発明の磁気ランダムアクセスメモ
リの実施例1に関わるデバイス構造を示している。な
お、図7及び図9は、Y方向の断面であり、図8は、図
7のTMR素子部のX方向の断面であり、図10は、図
9のTMR素子部のX方向の断面である。X方向とY方
向は、互いに直交する。
3. First Embodiment FIGS. 7 to 10 show a device structure according to a first embodiment of the magnetic random access memory of the present invention. 7 and 9 are cross sections in the Y direction, FIG. 8 is a cross section in the X direction of the TMR element part of FIG. 7, and FIG. 10 is a cross section of the TMR element part in FIG. 9 in the X direction. is there. The X direction and the Y direction are orthogonal to each other.

【0098】本例のデバイス構造の特徴は、TMR素子
23の直下に配置される書き込みワード線20Bに関し
ては、その下面及び側面をヨーク材25Bで覆い、TM
R素子23の直上に配置されるデータ選択線(読み出し
/書き込みビット線)24に関しては、その上面及び側
面をヨーク材26,27で覆った点にある。
The device structure of this example is characterized in that the write word line 20B arranged immediately below the TMR element 23 is covered with a yoke material 25B on its lower surface and side surface.
Regarding the data selection line (read / write bit line) 24 arranged immediately above the R element 23, the upper and side surfaces thereof are covered with the yoke members 26 and 27.

【0099】さらに、TMR素子23の直下に配置され
る書き込みワード線20Bの側面に配置されるヨーク材
25Bに関しては、書き込み線20Bの上面よりも下部
に窪んだ構造を有する点に特徴を有する。
Further, the yoke material 25B arranged on the side surface of the write word line 20B arranged directly below the TMR element 23 is characterized in that it has a structure depressed below the upper surface of the write line 20B.

【0100】半導体基板(例えば、p型シリコン基板、
p型ウェル領域など)11内には、STI( Shallow Tr
ench Isolation )構造を有する素子分離絶縁層12が形
成される。素子分離絶縁層12により取り囲まれた領域
は、読み出し選択スイッチが形成される素子領域とな
る。
A semiconductor substrate (eg, p-type silicon substrate,
STI (Shallow Tr
An element isolation insulating layer 12 having an ench Isolation structure is formed. The region surrounded by the element isolation insulating layer 12 becomes an element region where the read selection switch is formed.

【0101】本例のデバイス構造では、読み出し選択ス
イッチは、MOSトランジスタ(nチャネル型MOSト
ランジスタ)から構成される。半導体基板11上には、
ゲート絶縁層13、ゲート電極14及び側壁絶縁層15
が形成される。ゲート電極14は、X方向に延びてお
り、読み出し動作時に、読み出しセル(TMR素子)を
選択するための読み出しワード線として機能する。
In the device structure of this example, the read selection switch is composed of a MOS transistor (n-channel type MOS transistor). On the semiconductor substrate 11,
Gate insulating layer 13, gate electrode 14 and sidewall insulating layer 15
Is formed. The gate electrode 14 extends in the X direction and functions as a read word line for selecting a read cell (TMR element) during a read operation.

【0102】半導体基板11内には、ソース領域(例え
ば、n型拡散層)16−S及びドレイン領域(例えば、
n型拡散層)16−Dが形成される。ゲート電極(読み
出しワード線)14は、ソース領域16−Sとドレイン
領域16−Dの間のチャネル領域上に配置される。
In the semiconductor substrate 11, a source region (eg, n-type diffusion layer) 16-S and a drain region (eg, n-type diffusion layer) 16-S.
n-type diffusion layer) 16-D is formed. The gate electrode (read word line) 14 is arranged on the channel region between the source region 16-S and the drain region 16-D.

【0103】第1金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層18Aとして機能し、他の1つは、ソース線1
8Bとして機能する。
One of the metal layers forming the first metal wiring layer functions as an intermediate layer 18A for vertically stacking a plurality of contact plugs, and the other one is the source line 1.
It functions as 8B.

【0104】中間層18Aは、コンタクトプラグ17A
により、読み出し選択スイッチ(MOSトランジスタ)
のドレイン領域16−Dに電気的に接続される。ソース
線18Bは、コンタクトプラグ17Bにより、読み出し
選択スイッチのソース領域16−Sに電気的に接続され
る。ソース線18Bは、例えば、ゲート電極(読み出し
ワード線)14と同様に、X方向に延びている。
The intermediate layer 18A is the contact plug 17A.
Read selection switch (MOS transistor)
Is electrically connected to the drain region 16-D. The source line 18B is electrically connected to the source region 16-S of the read selection switch by the contact plug 17B. The source line 18B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0105】第2金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層20Aとして機能し、他の1つは、書き込みワ
ード線20Bとして機能する。中間層20Aは、コンタ
クトプラグ19により、中間層18Aに電気的に接続さ
れる。書き込みワード線20Bは、例えば、ゲート電極
(読み出しワード線)14と同様に、X方向に延びてい
る。
One of the metal layers forming the second metal wiring layer functions as an intermediate layer 20A for vertically stacking a plurality of contact plugs, and the other one functions as a write word line 20B. . The intermediate layer 20A is electrically connected to the intermediate layer 18A by the contact plug 19. The write word line 20B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0106】本例のデバイス構造では、中間層20A及
び書き込みワード線20Bの下面及び側面は、高い透磁
率を有する材料、即ち、ヨーク材( yoke material )
25A,25Bにより覆われている。ここで使用される
ヨーク材25A,25Bは、導電性を有するものに限定
される。
In the device structure of this example, the lower surface and the side surface of the intermediate layer 20A and the write word line 20B have a material having a high magnetic permeability, that is, a yoke material.
It is covered with 25A and 25B. The yoke materials 25A and 25B used here are limited to those having conductivity.

【0107】また、中間層20A及び書き込みワード線
20Bの側面に配置されるヨーク材25A,25Bに関
しては、中間層20A及び書き込みワード線20Bの上
面よりも下部に窪んでいる。つまり、ヨーク材25A,
25BがTMR素子23に近付き過ぎることがないた
め、書き込みワード線20BとTMR素子23とが短絡
する可能性を低くできる。
Further, the yoke materials 25A and 25B arranged on the side surfaces of the intermediate layer 20A and the write word line 20B are recessed below the upper surfaces of the intermediate layer 20A and the write word line 20B. That is, the yoke material 25A,
Since 25B does not come too close to the TMR element 23, it is possible to reduce the possibility that the write word line 20B and the TMR element 23 are short-circuited.

【0108】なお、磁束は、高い透磁率を有する材料に
集中する性質があるため、この高い透磁率を有する材料
を磁力線の牽引役として使用すれば、書き込み動作時、
書き込みワード線20Bに流れる書き込み電流により発
生する磁界Hyを、TMR素子23に、効率よく、集中
させることができる。
Since the magnetic flux has a property of concentrating on a material having a high magnetic permeability, if a material having a high magnetic permeability is used as a pulling force of the magnetic force lines, it is possible to
The magnetic field Hy generated by the write current flowing in the write word line 20B can be efficiently concentrated in the TMR element 23.

【0109】本願の目的を達成するには、ヨーク材は、
書き込みワード線20Bの下面及び側面を覆っていれ
ば、十分である。但し、実際は、ヨーク材は、中間層2
0Aの下面及び側面にも形成される。これは、第2金属
配線層としての中間層20A及び書き込みワード線20
Bが同時に形成されることに起因する。
To achieve the object of the present application, the yoke material is
It is sufficient if it covers the lower surface and the side surface of the write word line 20B. However, in reality, the yoke material is the intermediate layer 2
It is also formed on the lower surface and side surface of 0A. This is the intermediate layer 20A as the second metal wiring layer and the write word line 20.
This is because B is formed at the same time.

【0110】第3金属配線層を構成する金属層のうちの
1つは、TMR素子23の下部電極22として機能す
る。下部電極22は、コンタクトプラグ21により、中
間層20Aに電気的に接続される。TMR素子23は、
下部電極22上に搭載される。ここで、TMR素子23
は、書き込みワード線20Bの直上に配置されると共
に、X方向に長い長方形状(磁化容易軸がX方向)に形
成される。
One of the metal layers forming the third metal wiring layer functions as the lower electrode 22 of the TMR element 23. The lower electrode 22 is electrically connected to the intermediate layer 20A by the contact plug 21. The TMR element 23 is
It is mounted on the lower electrode 22. Here, the TMR element 23
Are arranged immediately above the write word line 20B and are formed in a rectangular shape (the easy axis of magnetization is in the X direction) long in the X direction.

【0111】第4金属配線層を構成する金属層のうちの
1つは、データ選択線(読み出し/書き込みビット線)
24として機能する。データ選択線24は、TMR素子
23に電気的に接続されると共に、Y方向に延びてい
る。
One of the metal layers forming the fourth metal wiring layer is a data selection line (read / write bit line).
Function as 24. The data selection line 24 is electrically connected to the TMR element 23 and extends in the Y direction.

【0112】本例のデバイス構造では、データ選択線2
4の上面及び側面は、高い透磁率を有する材料、即ち、
ヨーク材26,27により覆われている。ここで使用さ
れるヨーク材26,27としては、図7及び図8に示す
ように、導電性を有する材料から構成することができる
し、また、図9及び図10に示すように、絶縁性を有す
る材料から構成することもできる。
In the device structure of this example, the data selection line 2
The upper and side surfaces of 4 are made of a material having a high magnetic permeability, that is,
It is covered with the yoke members 26 and 27. The yoke materials 26 and 27 used here can be made of a material having conductivity as shown in FIGS. 7 and 8, and also have insulating properties as shown in FIGS. 9 and 10. It can also be composed of a material having

【0113】なお、磁束は、上述のように、高い透磁率
を有する材料に集中する性質があるため、この高い透磁
率を有する材料を磁力線の牽引役として使用すれば、書
き込み動作時、データ選択線24に流れる書き込み電流
により発生する磁界Hxを、TMR素子23に、効率よ
く、集中させることができる。
As described above, since the magnetic flux has a property of being concentrated in a material having a high magnetic permeability, if this material having a high magnetic permeability is used as a pulling force of the lines of magnetic force, it is possible to select data during a write operation. The magnetic field Hx generated by the write current flowing through the line 24 can be efficiently concentrated on the TMR element 23.

【0114】TMR素子23の構造に関しては、特に、
限定されない。図96に示すような構造であってもよい
し、その他の構造であってもよい。また、TMR素子2
3は、複数ビットのデータを記憶できる多値記憶型であ
っても構わない。
Regarding the structure of the TMR element 23,
Not limited. The structure shown in FIG. 96 may be used, or another structure may be used. In addition, the TMR element 2
3 may be a multi-value storage type capable of storing a plurality of bits of data.

【0115】このようなデバイス構造においては、TM
R素子23の直下に配置される書き込みワード線20B
に対しては、その下面及び側面にヨーク材25Bが形成
される。また、TMR素子23の直上に配置されるデー
タ選択線(読み出し/書き込みビット線)24に対して
は、その上面及び側面にヨーク材26,27が形成され
る。さらに、書き込みワード線20Bの側面のヨーク材
25Bについては、書き込みワード線20Bの上面より
も下部に窪んでいる。
In such a device structure, TM
Write word line 20B arranged directly under the R element 23
On the other hand, the yoke material 25B is formed on the lower surface and the side surface thereof. Further, with respect to the data selection line (read / write bit line) 24 arranged immediately above the TMR element 23, yoke materials 26 and 27 are formed on the upper and side surfaces thereof. Further, the yoke material 25B on the side surface of the write word line 20B is recessed below the upper surface of the write word line 20B.

【0116】従って、書き込みワード線20B及びデー
タ選択線24に流れる書き込み電流により発生する磁界
を、効率よく、TMR素子23に印加することができ
る。
Therefore, the magnetic field generated by the write current flowing through the write word line 20B and the data selection line 24 can be efficiently applied to the TMR element 23.

【0117】なお、本例では、データ選択線24に対し
ては、その上面及び側面にヨーク材26,27を形成し
たが、これに限られず、以下のようにしても構わない。
Although the yoke materials 26 and 27 are formed on the upper surface and the side surface of the data selection line 24 in this example, the present invention is not limited to this, and the following may be adopted.

【0118】例えば、データ選択線24に対しては、図
11乃至図14に示すように、その上面のみにヨーク材
27を形成してもよいし、また、図15乃至図18に示
すように、その側面のみにヨーク材26を形成してもよ
い。
For example, the yoke material 27 may be formed only on the upper surface of the data selection line 24 as shown in FIGS. 11 to 14, or as shown in FIGS. The yoke material 26 may be formed only on the side surface thereof.

【0119】また、書き込みワード線20B及びヨーク
材25Bは、ダマシンプロセス( damascene process
)を採用して形成するのが好都合である。逆に言う
と、書き込みワード線20B及びヨーク材25Bを、R
IEプロセス( Reactive Ion Etching process )を採用
して形成することは、プロセスが非常に複雑となるた
め、現実的に不可能となる。
Further, the write word line 20B and the yoke material 25B are formed by damascene process.
) Is adopted and it is convenient to form. Conversely, the write word line 20B and the yoke material 25B are
It is practically impossible to adopt the IE process (Reactive Ion Etching process) so that the process becomes very complicated.

【0120】また、データ選択線24及びヨーク材2
6,27については、ダマシンプロセス及びRIEプロ
セスのいずれを採用してもよい。
Further, the data selection line 24 and the yoke material 2
As for 6 and 27, either the damascene process or the RIE process may be adopted.

【0121】4. 実施例2 図19乃至図22は、本発明の磁気ランダムアクセスメ
モリの実施例2に関わるデバイス構造を示している。な
お、図19及び図21は、Y方向の断面であり、図20
は、図19のTMR素子部のX方向の断面であり、図2
2は、図21のTMR素子部のX方向の断面である。X
方向とY方向は、互いに直交する。
4. Second Embodiment FIGS. 19 to 22 show a device structure according to a second embodiment of the magnetic random access memory of the present invention. Note that FIG. 19 and FIG. 21 are cross sections in the Y direction, and FIG.
2 is a cross section in the X direction of the TMR element portion of FIG.
2 is a cross section in the X direction of the TMR element portion in FIG. X
The direction and the Y direction are orthogonal to each other.

【0122】本例のデバイス構造の特徴は、TMR素子
23の直下に配置される書き込みワード線20Bに関し
ては、その下面及び側面をヨーク材25Bで覆い、TM
R素子23の直上に配置されるデータ選択線(読み出し
/書き込みビット線)24に関しては、その上面及び側
面をヨーク材26,27で覆った点にある。
The device structure of this example is characterized in that the write word line 20B arranged immediately below the TMR element 23 is covered with a yoke material 25B on the lower surface and the side surface thereof.
Regarding the data selection line (read / write bit line) 24 arranged immediately above the R element 23, the upper and side surfaces thereof are covered with the yoke members 26 and 27.

【0123】さらに、TMR素子23の直上に配置され
るデータ選択線24の側面に配置されるヨーク材26に
関しては、データ選択線24の下面よりも上部に窪んだ
構造を有する点に特徴を有する。
Further, the yoke material 26 arranged on the side surface of the data selection line 24 arranged right above the TMR element 23 is characterized in that it has a structure dented above the lower surface of the data selection line 24. .

【0124】半導体基板(例えば、p型シリコン基板、
p型ウェル領域など)11内には、STI( Shallow Tr
ench Isolation )構造を有する素子分離絶縁層12が形
成される。素子分離絶縁層12により取り囲まれた領域
は、読み出し選択スイッチが形成される素子領域とな
る。
A semiconductor substrate (for example, a p-type silicon substrate,
STI (Shallow Tr
An element isolation insulating layer 12 having an ench Isolation structure is formed. The region surrounded by the element isolation insulating layer 12 becomes an element region where the read selection switch is formed.

【0125】本例のデバイス構造では、読み出し選択ス
イッチは、MOSトランジスタ(nチャネル型MOSト
ランジスタ)から構成される。半導体基板11上には、
ゲート絶縁層13、ゲート電極14及び側壁絶縁層15
が形成される。ゲート電極14は、X方向に延びてお
り、読み出し動作時に、読み出しセル(TMR素子)を
選択するための読み出しワード線として機能する。
In the device structure of this example, the read selection switch is composed of a MOS transistor (n-channel type MOS transistor). On the semiconductor substrate 11,
Gate insulating layer 13, gate electrode 14 and sidewall insulating layer 15
Is formed. The gate electrode 14 extends in the X direction and functions as a read word line for selecting a read cell (TMR element) during a read operation.

【0126】半導体基板11内には、ソース領域(例え
ば、n型拡散層)16−S及びドレイン領域(例えば、
n型拡散層)16−Dが形成される。ゲート電極(読み
出しワード線)14は、ソース領域16−Sとドレイン
領域16−Dの間のチャネル領域上に配置される。
In the semiconductor substrate 11, a source region (eg, n-type diffusion layer) 16-S and a drain region (eg, n-type diffusion layer) 16-S.
n-type diffusion layer) 16-D is formed. The gate electrode (read word line) 14 is arranged on the channel region between the source region 16-S and the drain region 16-D.

【0127】第1金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層18Aとして機能し、他の1つは、ソース線1
8Bとして機能する。
One of the metal layers forming the first metal wiring layer functions as the intermediate layer 18A for vertically stacking a plurality of contact plugs, and the other one is the source line 1.
It functions as 8B.

【0128】中間層18Aは、コンタクトプラグ17A
により、読み出し選択スイッチ(MOSトランジスタ)
のドレイン領域16−Dに電気的に接続される。ソース
線18Bは、コンタクトプラグ17Bにより、読み出し
選択スイッチのソース領域16−Sに電気的に接続され
る。ソース線18Bは、例えば、ゲート電極(読み出し
ワード線)14と同様に、X方向に延びている。
The intermediate layer 18A is the contact plug 17A.
Read selection switch (MOS transistor)
Is electrically connected to the drain region 16-D. The source line 18B is electrically connected to the source region 16-S of the read selection switch by the contact plug 17B. The source line 18B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0129】第2金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層20Aとして機能し、他の1つは、書き込みワ
ード線20Bとして機能する。中間層20Aは、コンタ
クトプラグ19により、中間層18Aに電気的に接続さ
れる。書き込みワード線20Bは、例えば、ゲート電極
(読み出しワード線)14と同様に、X方向に延びてい
る。
One of the metal layers constituting the second metal wiring layer functions as an intermediate layer 20A for vertically stacking a plurality of contact plugs, and the other one functions as a write word line 20B. . The intermediate layer 20A is electrically connected to the intermediate layer 18A by the contact plug 19. The write word line 20B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0130】本例のデバイス構造では、中間層20A及
び書き込みワード線20Bの下面及び側面は、高い透磁
率を有する材料、即ち、ヨーク材( yoke material )
25A,25Bにより覆われている。ここで使用される
ヨーク材25A,25Bは、導電性を有するものに限定
される。
In the device structure of this example, the lower surface and the side surface of the intermediate layer 20A and the write word line 20B are made of a material having a high magnetic permeability, that is, a yoke material.
It is covered with 25A and 25B. The yoke materials 25A and 25B used here are limited to those having conductivity.

【0131】なお、磁束は、高い透磁率を有する材料に
集中する性質があるため、この高い透磁率を有する材料
を磁力線の牽引役として使用すれば、書き込み動作時、
書き込みワード線20Bに流れる書き込み電流により発
生する磁界Hyを、TMR素子23に、効率よく、集中
させることができる。
Since the magnetic flux has a property of being concentrated in a material having a high magnetic permeability, if this material having a high magnetic permeability is used as a pulling force of the magnetic force lines, the writing operation is
The magnetic field Hy generated by the write current flowing in the write word line 20B can be efficiently concentrated in the TMR element 23.

【0132】本願の目的を達成するには、ヨーク材は、
書き込みワード線20Bの下面及び側面を覆っていれ
ば、十分である。但し、実際は、ヨーク材は、中間層2
0Aの下面及び側面にも形成される。これは、第2金属
配線層としての中間層20A及び書き込みワード線20
Bが同時に形成されることに起因する。
To achieve the object of the present application, the yoke material is
It is sufficient if it covers the lower surface and the side surface of the write word line 20B. However, in reality, the yoke material is the intermediate layer 2
It is also formed on the lower surface and side surface of 0A. This is the intermediate layer 20A as the second metal wiring layer and the write word line 20.
This is because B is formed at the same time.

【0133】第3金属配線層を構成する金属層のうちの
1つは、TMR素子23の下部電極22として機能す
る。下部電極22は、コンタクトプラグ21により、中
間層20Aに電気的に接続される。TMR素子23は、
下部電極22上に搭載される。ここで、TMR素子23
は、書き込みワード線20Bの直上に配置されると共
に、X方向に長い長方形状(磁化容易軸がX方向)に形
成される。
One of the metal layers forming the third metal wiring layer functions as the lower electrode 22 of the TMR element 23. The lower electrode 22 is electrically connected to the intermediate layer 20A by the contact plug 21. The TMR element 23 is
It is mounted on the lower electrode 22. Here, the TMR element 23
Are arranged immediately above the write word line 20B and are formed in a rectangular shape (the easy axis of magnetization is in the X direction) long in the X direction.

【0134】第4金属配線層を構成する金属層のうちの
1つは、データ選択線(読み出し/書き込みビット線)
24として機能する。データ選択線24は、TMR素子
23に電気的に接続されると共に、Y方向に延びてい
る。
One of the metal layers forming the fourth metal wiring layer is a data selection line (read / write bit line).
Function as 24. The data selection line 24 is electrically connected to the TMR element 23 and extends in the Y direction.

【0135】本例のデバイス構造では、データ選択線2
4の上面及び側面は、高い透磁率を有する材料、即ち、
ヨーク材26,27により覆われている。ここで使用さ
れるヨーク材26,27としては、図19及び図20に
示すように、導電性を有する材料から構成することがで
きるし、また、図21及び図22に示すように、絶縁性
を有する材料から構成することもできる。
In the device structure of this example, the data selection line 2
The upper and side surfaces of 4 are made of a material having a high magnetic permeability, that is,
It is covered with the yoke members 26 and 27. The yoke materials 26 and 27 used here can be made of a material having conductivity as shown in FIGS. 19 and 20, and also have insulating properties as shown in FIGS. 21 and 22. It can also be composed of a material having

【0136】また、データ選択線24の側面に配置され
るヨーク材26に関しては、データ選択線24の下面よ
りも上部に窪んでいる。つまり、ヨーク材26がTMR
素子23に近付き過ぎることがない。
The yoke material 26 arranged on the side surface of the data selection line 24 is recessed above the lower surface of the data selection line 24. That is, the yoke material 26 is TMR
It does not approach the element 23 too much.

【0137】なお、磁束は、上述のように、高い透磁率
を有する材料に集中する性質があるため、この高い透磁
率を有する材料を磁力線の牽引役として使用すれば、書
き込み動作時、データ選択線24に流れる書き込み電流
により発生する磁界Hxを、TMR素子23に、効率よ
く、集中させることができる。
As described above, the magnetic flux has a property of being concentrated in a material having a high magnetic permeability. Therefore, if this material having a high magnetic permeability is used as a pulling force of the magnetic lines of force, the data selection during the write operation is performed. The magnetic field Hx generated by the write current flowing through the line 24 can be efficiently concentrated on the TMR element 23.

【0138】TMR素子23の構造に関しては、特に、
限定されない。図96に示すような構造であってもよい
し、その他の構造であってもよい。また、TMR素子2
3は、複数ビットのデータを記憶できる多値記憶型であ
っても構わない。
Regarding the structure of the TMR element 23,
Not limited. The structure shown in FIG. 96 may be used, or another structure may be used. In addition, the TMR element 2
3 may be a multi-value storage type capable of storing a plurality of bits of data.

【0139】このようなデバイス構造においては、TM
R素子23の直下に配置される書き込みワード線20B
に対しては、その下面及び側面にヨーク材25Bが形成
される。また、TMR素子23の直上に配置されるデー
タ選択線(読み出し/書き込みビット線)24に対して
は、その上面及び側面にヨーク材26,27が形成され
る。さらに、データ選択線24の側面のヨーク材26に
ついては、データ選択線24の下面よりも上部に窪んで
いる。
In such a device structure, TM
Write word line 20B arranged directly under the R element 23
On the other hand, the yoke material 25B is formed on the lower surface and the side surface thereof. Further, with respect to the data selection line (read / write bit line) 24 arranged immediately above the TMR element 23, yoke materials 26 and 27 are formed on the upper and side surfaces thereof. Further, the yoke material 26 on the side surface of the data selection line 24 is recessed above the lower surface of the data selection line 24.

【0140】従って、書き込みワード線20B及びデー
タ選択線24に流れる書き込み電流により発生する磁界
を、効率よく、TMR素子23に印加することができ
る。
Therefore, the magnetic field generated by the write current flowing through the write word line 20B and the data selection line 24 can be efficiently applied to the TMR element 23.

【0141】なお、本例では、書き込みワード線20B
に対しては、その下面及び側面にヨーク材25Bを形成
したが、これに限られず、以下のようにしても構わな
い。
In this example, the write word line 20B
In contrast, although the yoke material 25B is formed on the lower surface and the side surface thereof, the present invention is not limited to this, and the following may be adopted.

【0142】例えば、書き込みワード線20Bに対して
は、図23乃至図26に示すように、その下面のみにヨ
ーク材25Bを形成してもよいし、また、図27乃至図
30に示すように、その側面のみにヨーク材25Bを形
成してもよい。
For example, for the write word line 20B, the yoke material 25B may be formed only on the lower surface thereof as shown in FIGS. 23 to 26, or as shown in FIGS. 27 to 30. The yoke material 25B may be formed only on the side surface thereof.

【0143】また、書き込みワード線20B及びヨーク
材25Bは、ダマシンプロセス( damascene process
)を採用して形成するのが好都合である。逆に言う
と、書き込みワード線20B及びヨーク材25Bを、R
IEプロセス( Reactive Ion Etching process )を採用
して形成することは、プロセスが非常に複雑となるた
め、現実的に不可能となる。
In addition, the write word line 20B and the yoke material 25B are formed by the damascene process (damascene process).
) Is adopted and it is convenient to form. Conversely, the write word line 20B and the yoke material 25B are
It is practically impossible to adopt the IE process (Reactive Ion Etching process) so that the process becomes very complicated.

【0144】また、データ選択線24及びヨーク材2
6,27についても、ダマシンプロセスを採用して形成
するのが好都合である。逆に言うと、データ選択線24
及びヨーク材26,27を、RIEプロセスを採用して
形成することは、プロセスが非常に複雑となるため、現
実的に不可能となる。
Further, the data selection line 24 and the yoke material 2
It is convenient to adopt the damascene process for forming 6 and 27. Conversely, the data selection line 24
It is practically impossible to form the yoke materials 26 and 27 by adopting the RIE process because the process becomes very complicated.

【0145】5. 実施例3 図31乃至図34は、本発明の磁気ランダムアクセスメ
モリの実施例3に関わるデバイス構造を示している。な
お、図31及び図33は、Y方向の断面であり、図32
は、図31のTMR素子部のX方向の断面であり、図3
4は、図33のTMR素子部のX方向の断面である。X
方向とY方向は、互いに直交する。
5. Third Embodiment FIGS. 31 to 34 show a device structure according to a third embodiment of the magnetic random access memory of the present invention. 31 and 33 are cross sections in the Y direction.
3 is a cross section in the X direction of the TMR element portion of FIG.
4 is a cross section in the X direction of the TMR element portion of FIG. X
The direction and the Y direction are orthogonal to each other.

【0146】本例のデバイス構造の特徴は、TMR素子
23の直下に配置される書き込みワード線20Bに関し
ては、その下面及び側面をヨーク材25Bで覆い、TM
R素子23の直上に配置されるデータ選択線(読み出し
/書き込みビット線)24に関しては、その上面及び側
面をヨーク材26,27で覆った点にある。
The feature of the device structure of this example is that the write word line 20B arranged immediately below the TMR element 23 is covered with a yoke material 25B on the lower surface and the side surface thereof.
Regarding the data selection line (read / write bit line) 24 arranged immediately above the R element 23, the upper and side surfaces thereof are covered with the yoke members 26 and 27.

【0147】さらに、TMR素子23の直下に配置され
る書き込みワード線20Bの側面に配置されるヨーク材
25Bに関しては、書き込み線20Bの上面よりも下部
に窪んだ構造を有する点、また、TMR素子23の直上
に配置されるデータ選択線24の側面に配置されるヨー
ク材26に関しては、データ選択線24の下面よりも上
部に窪んだ構造を有する点に特徴を有する。
Further, with respect to the yoke material 25B arranged on the side surface of the write word line 20B arranged directly below the TMR element 23, the yoke material 25B has a structure depressed below the upper surface of the write line 20B, and the TMR element. The yoke material 26 disposed on the side surface of the data selection line 24 disposed directly above 23 is characterized in that it has a structure recessed above the lower surface of the data selection line 24.

【0148】半導体基板(例えば、p型シリコン基板、
p型ウェル領域など)11内には、STI( Shallow Tr
ench Isolation )構造を有する素子分離絶縁層12が形
成される。素子分離絶縁層12により取り囲まれた領域
は、読み出し選択スイッチが形成される素子領域とな
る。
A semiconductor substrate (eg, p-type silicon substrate,
STI (Shallow Tr
An element isolation insulating layer 12 having an ench Isolation structure is formed. The region surrounded by the element isolation insulating layer 12 becomes an element region where the read selection switch is formed.

【0149】本例のデバイス構造では、読み出し選択ス
イッチは、MOSトランジスタ(nチャネル型MOSト
ランジスタ)から構成される。半導体基板11上には、
ゲート絶縁層13、ゲート電極14及び側壁絶縁層15
が形成される。ゲート電極14は、X方向に延びてお
り、読み出し動作時に、読み出しセル(TMR素子)を
選択するための読み出しワード線として機能する。
In the device structure of this example, the read selection switch is composed of a MOS transistor (n-channel type MOS transistor). On the semiconductor substrate 11,
Gate insulating layer 13, gate electrode 14 and sidewall insulating layer 15
Is formed. The gate electrode 14 extends in the X direction and functions as a read word line for selecting a read cell (TMR element) during a read operation.

【0150】半導体基板11内には、ソース領域(例え
ば、n型拡散層)16−S及びドレイン領域(例えば、
n型拡散層)16−Dが形成される。ゲート電極(読み
出しワード線)14は、ソース領域16−Sとドレイン
領域16−Dの間のチャネル領域上に配置される。
In the semiconductor substrate 11, a source region (eg, n-type diffusion layer) 16-S and a drain region (eg, n-type diffusion layer) 16-S.
n-type diffusion layer) 16-D is formed. The gate electrode (read word line) 14 is arranged on the channel region between the source region 16-S and the drain region 16-D.

【0151】第1金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層18Aとして機能し、他の1つは、ソース線1
8Bとして機能する。
One of the metal layers forming the first metal wiring layer functions as the intermediate layer 18A for vertically stacking a plurality of contact plugs, and the other one is the source line 1.
It functions as 8B.

【0152】中間層18Aは、コンタクトプラグ17A
により、読み出し選択スイッチ(MOSトランジスタ)
のドレイン領域16−Dに電気的に接続される。ソース
線18Bは、コンタクトプラグ17Bにより、読み出し
選択スイッチのソース領域16−Sに電気的に接続され
る。ソース線18Bは、例えば、ゲート電極(読み出し
ワード線)14と同様に、X方向に延びている。
The intermediate layer 18A is the contact plug 17A.
Read selection switch (MOS transistor)
Is electrically connected to the drain region 16-D. The source line 18B is electrically connected to the source region 16-S of the read selection switch by the contact plug 17B. The source line 18B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0153】第2金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層20Aとして機能し、他の1つは、書き込みワ
ード線20Bとして機能する。中間層20Aは、コンタ
クトプラグ19により、中間層18Aに電気的に接続さ
れる。書き込みワード線20Bは、例えば、ゲート電極
(読み出しワード線)14と同様に、X方向に延びてい
る。
One of the metal layers constituting the second metal wiring layer functions as an intermediate layer 20A for vertically stacking a plurality of contact plugs, and the other one functions as a write word line 20B. . The intermediate layer 20A is electrically connected to the intermediate layer 18A by the contact plug 19. The write word line 20B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0154】本例のデバイス構造では、中間層20A及
び書き込みワード線20Bの下面及び側面は、高い透磁
率を有する材料、即ち、ヨーク材( yoke material )
25A,25Bにより覆われている。ここで使用される
ヨーク材25A,25Bは、導電性を有するものに限定
される。
In the device structure of this example, the lower surface and the side surface of the intermediate layer 20A and the write word line 20B are made of a material having a high magnetic permeability, that is, a yoke material.
It is covered with 25A and 25B. The yoke materials 25A and 25B used here are limited to those having conductivity.

【0155】また、中間層20A及び書き込みワード線
20Bの側面に配置されるヨーク材25A,25Bに関
しては、中間層20A及び書き込みワード線20Bの上
面よりも下部に窪んでいる。つまり、ヨーク材25A,
25BがTMR素子23に近付き過ぎることがないた
め、書き込みワード線20BとTMR素子23とが短絡
する可能性を低くできる。
Further, the yoke materials 25A and 25B arranged on the side surfaces of the intermediate layer 20A and the write word line 20B are recessed below the upper surfaces of the intermediate layer 20A and the write word line 20B. That is, the yoke material 25A,
Since 25B does not come too close to the TMR element 23, it is possible to reduce the possibility that the write word line 20B and the TMR element 23 are short-circuited.

【0156】なお、磁束は、高い透磁率を有する材料に
集中する性質があるため、この高い透磁率を有する材料
を磁力線の牽引役として使用すれば、書き込み動作時、
書き込みワード線20Bに流れる書き込み電流により発
生する磁界Hyを、TMR素子23に、効率よく、集中
させることができる。
Since the magnetic flux has a property of concentrating on a material having a high magnetic permeability, if a material having a high magnetic permeability is used as a pulling force of the magnetic force lines, it is
The magnetic field Hy generated by the write current flowing in the write word line 20B can be efficiently concentrated in the TMR element 23.

【0157】本願の目的を達成するには、ヨーク材は、
書き込みワード線20Bの下面及び側面を覆っていれ
ば、十分である。但し、実際は、ヨーク材は、中間層2
0Aの下面及び側面にも形成される。これは、第2金属
配線層としての中間層20A及び書き込みワード線20
Bが同時に形成されることに起因する。
To achieve the object of the present application, the yoke material is
It is sufficient if it covers the lower surface and the side surface of the write word line 20B. However, in reality, the yoke material is the intermediate layer 2
It is also formed on the lower surface and side surface of 0A. This is the intermediate layer 20A as the second metal wiring layer and the write word line 20.
This is because B is formed at the same time.

【0158】第3金属配線層を構成する金属層のうちの
1つは、TMR素子23の下部電極22として機能す
る。下部電極22は、コンタクトプラグ21により、中
間層20Aに電気的に接続される。TMR素子23は、
下部電極22上に搭載される。ここで、TMR素子23
は、書き込みワード線20Bの直上に配置されると共
に、X方向に長い長方形状(磁化容易軸がX方向)に形
成される。
One of the metal layers forming the third metal wiring layer functions as the lower electrode 22 of the TMR element 23. The lower electrode 22 is electrically connected to the intermediate layer 20A by the contact plug 21. The TMR element 23 is
It is mounted on the lower electrode 22. Here, the TMR element 23
Are arranged immediately above the write word line 20B and are formed in a rectangular shape (the easy axis of magnetization is in the X direction) long in the X direction.

【0159】第4金属配線層を構成する金属層のうちの
1つは、データ選択線(読み出し/書き込みビット線)
24として機能する。データ選択線24は、TMR素子
23に電気的に接続されると共に、Y方向に延びてい
る。
One of the metal layers forming the fourth metal wiring layer is a data selection line (read / write bit line).
Function as 24. The data selection line 24 is electrically connected to the TMR element 23 and extends in the Y direction.

【0160】本例のデバイス構造では、データ選択線2
4の上面及び側面は、高い透磁率を有する材料、即ち、
ヨーク材26,27により覆われている。ここで使用さ
れるヨーク材26,27としては、図31及び図32に
示すように、導電性を有する材料から構成することがで
きるし、また、図33及び図34に示すように、絶縁性
を有する材料から構成することもできる。
In the device structure of this example, the data selection line 2
The upper and side surfaces of 4 are made of a material having a high magnetic permeability, that is,
It is covered with the yoke members 26 and 27. The yoke materials 26 and 27 used here can be made of a material having conductivity as shown in FIGS. 31 and 32, and can be made of insulating material as shown in FIGS. 33 and 34. It can also be composed of a material having

【0161】また、データ選択線24の側面に配置され
るヨーク材26に関しては、データ選択線24の下面よ
りも上部に窪んでいる。つまり、ヨーク材26がTMR
素子23に近付き過ぎることがない。
The yoke material 26 arranged on the side surface of the data selection line 24 is recessed above the lower surface of the data selection line 24. That is, the yoke material 26 is TMR
It does not approach the element 23 too much.

【0162】なお、磁束は、上述のように、高い透磁率
を有する材料に集中する性質があるため、この高い透磁
率を有する材料を磁力線の牽引役として使用すれば、書
き込み動作時、データ選択線24に流れる書き込み電流
により発生する磁界Hxを、TMR素子23に、効率よ
く、集中させることができる。
As described above, the magnetic flux has a property of being concentrated in a material having a high magnetic permeability. Therefore, if this material having a high magnetic permeability is used as a pulling force of the magnetic lines of force, the data selection during the write operation is performed. The magnetic field Hx generated by the write current flowing through the line 24 can be efficiently concentrated on the TMR element 23.

【0163】TMR素子23の構造に関しては、特に、
限定されない。図96に示すような構造であってもよい
し、その他の構造であってもよい。また、TMR素子2
3は、複数ビットのデータを記憶できる多値記憶型であ
っても構わない。
Regarding the structure of the TMR element 23,
Not limited. The structure shown in FIG. 96 may be used, or another structure may be used. In addition, the TMR element 2
3 may be a multi-value storage type capable of storing a plurality of bits of data.

【0164】このようなデバイス構造においては、TM
R素子23の直下に配置される書き込みワード線20B
に対しては、その下面及び側面にヨーク材25Bが形成
される。また、TMR素子23の直上に配置されるデー
タ選択線(読み出し/書き込みビット線)24に対して
は、その上面及び側面にヨーク材26,27が形成され
る。さらに、書き込みワード線20Bの側面のヨーク材
25Bについては、書き込みワード線20Bの上面より
も下部に窪み、データ選択線24の側面のヨーク材26
については、データ選択線24の下面よりも上部に窪ん
でいる。
In such a device structure, TM
Write word line 20B arranged directly under the R element 23
On the other hand, the yoke material 25B is formed on the lower surface and the side surface thereof. Further, with respect to the data selection line (read / write bit line) 24 arranged immediately above the TMR element 23, yoke materials 26 and 27 are formed on the upper and side surfaces thereof. Further, the yoke material 25B on the side surface of the write word line 20B is recessed below the upper surface of the write word line 20B, and the yoke material 26 on the side surface of the data selection line 24.
Regarding the data selection line 24, it is recessed above the lower surface of the data selection line 24.

【0165】従って、書き込みワード線20B及びデー
タ選択線24に流れる書き込み電流により発生する磁界
を、効率よく、TMR素子23に印加することができ
る。
Therefore, the magnetic field generated by the write current flowing in the write word line 20B and the data selection line 24 can be efficiently applied to the TMR element 23.

【0166】なお、書き込みワード線20B及びヨーク
材25Bは、ダマシンプロセス( damascene process
)を採用して形成するのが好都合である。逆に言う
と、書き込みワード線20B及びヨーク材25Bを、R
IEプロセス( Reactive Ion Etching process )を採用
して形成することは、プロセスが非常に複雑となるた
め、現実的に不可能となる。
The write word line 20B and the yoke material 25B are damascene process (damascene process).
) Is adopted and it is convenient to form. Conversely, the write word line 20B and the yoke material 25B are
It is practically impossible to adopt the IE process (Reactive Ion Etching process) so that the process becomes very complicated.

【0167】また、データ選択線24及びヨーク材2
6,27についても、ダマシンプロセスを採用して形成
するのが好都合である。逆に言うと、データ選択線24
及びヨーク材26,27を、RIEプロセスを採用して
形成することは、プロセスが非常に複雑となるため、現
実的に不可能となる。
Further, the data selection line 24 and the yoke material 2
It is convenient to adopt the damascene process for forming 6 and 27. Conversely, the data selection line 24
It is practically impossible to form the yoke materials 26 and 27 by adopting the RIE process because the process becomes very complicated.

【0168】6. 実施例4 図35乃至図38は、本発明の磁気ランダムアクセスメ
モリの実施例4に関わるデバイス構造を示している。な
お、図35及び図37は、Y方向の断面であり、図36
は、図35のTMR素子部のX方向の断面であり、図3
8は、図37のTMR素子部のX方向の断面である。X
方向とY方向は、互いに直交する。
6. Fourth Embodiment FIGS. 35 to 38 show a device structure according to a fourth embodiment of the magnetic random access memory of the present invention. Note that FIG. 35 and FIG. 37 are cross-sections in the Y direction.
3 is a cross section in the X direction of the TMR element portion of FIG.
8 is a cross section in the X direction of the TMR element portion of FIG. X
The direction and the Y direction are orthogonal to each other.

【0169】本例のデバイス構造の特徴は、TMR素子
23の直下に配置される書き込みワード線20Bに関し
ては、その側面のみをヨーク材25Bで覆い、TMR素
子23の直上に配置されるデータ選択線(読み出し/書
き込みビット線)24に関しては、その上面及び側面を
ヨーク材26,27で覆った点にある。
The feature of the device structure of this example is that the write word line 20B arranged directly below the TMR element 23 is covered with the yoke material 25B only on its side surface, and the data selection line arranged directly above the TMR element 23. Regarding the (read / write bit line) 24, the upper and side surfaces thereof are covered with the yoke members 26 and 27.

【0170】さらに、TMR素子23の直下に配置され
る書き込みワード線20Bの側面に配置されるヨーク材
25Bに関しては、書き込み線20Bの上面よりも下部
に窪んだ構造を有する点に特徴を有する。
Further, the yoke material 25B arranged on the side surface of the write word line 20B arranged directly below the TMR element 23 is characterized in that it has a structure depressed below the upper surface of the write line 20B.

【0171】半導体基板(例えば、p型シリコン基板、
p型ウェル領域など)11内には、STI( Shallow Tr
ench Isolation )構造を有する素子分離絶縁層12が形
成される。素子分離絶縁層12により取り囲まれた領域
は、読み出し選択スイッチが形成される素子領域とな
る。
A semiconductor substrate (eg, p-type silicon substrate,
STI (Shallow Tr
An element isolation insulating layer 12 having an ench Isolation structure is formed. The region surrounded by the element isolation insulating layer 12 becomes an element region where the read selection switch is formed.

【0172】本例のデバイス構造では、読み出し選択ス
イッチは、MOSトランジスタ(nチャネル型MOSト
ランジスタ)から構成される。半導体基板11上には、
ゲート絶縁層13、ゲート電極14及び側壁絶縁層15
が形成される。ゲート電極14は、X方向に延びてお
り、読み出し動作時に、読み出しセル(TMR素子)を
選択するための読み出しワード線として機能する。
In the device structure of this example, the read selection switch is composed of a MOS transistor (n-channel type MOS transistor). On the semiconductor substrate 11,
Gate insulating layer 13, gate electrode 14 and sidewall insulating layer 15
Is formed. The gate electrode 14 extends in the X direction and functions as a read word line for selecting a read cell (TMR element) during a read operation.

【0173】半導体基板11内には、ソース領域(例え
ば、n型拡散層)16−S及びドレイン領域(例えば、
n型拡散層)16−Dが形成される。ゲート電極(読み
出しワード線)14は、ソース領域16−Sとドレイン
領域16−Dの間のチャネル領域上に配置される。
In the semiconductor substrate 11, a source region (for example, n-type diffusion layer) 16-S and a drain region (for example, n-type diffusion layer) 16-S.
n-type diffusion layer) 16-D is formed. The gate electrode (read word line) 14 is arranged on the channel region between the source region 16-S and the drain region 16-D.

【0174】第1金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層18Aとして機能し、他の1つは、ソース線1
8Bとして機能する。
One of the metal layers forming the first metal wiring layer functions as the intermediate layer 18A for vertically stacking a plurality of contact plugs, and the other one is the source line 1.
It functions as 8B.

【0175】中間層18Aは、コンタクトプラグ17A
により、読み出し選択スイッチ(MOSトランジスタ)
のドレイン領域16−Dに電気的に接続される。ソース
線18Bは、コンタクトプラグ17Bにより、読み出し
選択スイッチのソース領域16−Sに電気的に接続され
る。ソース線18Bは、例えば、ゲート電極(読み出し
ワード線)14と同様に、X方向に延びている。
The intermediate layer 18A is the contact plug 17A.
Read selection switch (MOS transistor)
Is electrically connected to the drain region 16-D. The source line 18B is electrically connected to the source region 16-S of the read selection switch by the contact plug 17B. The source line 18B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0176】第2金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層20Aとして機能し、他の1つは、書き込みワ
ード線20Bとして機能する。中間層20Aは、コンタ
クトプラグ19により、中間層18Aに電気的に接続さ
れる。書き込みワード線20Bは、例えば、ゲート電極
(読み出しワード線)14と同様に、X方向に延びてい
る。
One of the metal layers forming the second metal wiring layer functions as an intermediate layer 20A for vertically stacking a plurality of contact plugs, and the other one functions as a write word line 20B. . The intermediate layer 20A is electrically connected to the intermediate layer 18A by the contact plug 19. The write word line 20B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0177】本例のデバイス構造では、中間層20A及
び書き込みワード線20Bの側面は、高い透磁率を有す
る材料、即ち、ヨーク材( yoke material )25A,
25Bにより覆われている。ここで使用されるヨーク材
25A,25Bは、図35及び図36に示すように、導
電性を有する材料から構成することができるし、また、
図37及び図38に示すように、絶縁性を有する材料か
ら構成することもできる。
In the device structure of this example, the side surfaces of the intermediate layer 20A and the write word line 20B are made of a material having a high magnetic permeability, that is, a yoke material 25A,
It is covered by 25B. The yoke members 25A and 25B used here can be made of a conductive material, as shown in FIGS.
As shown in FIGS. 37 and 38, it may be made of an insulating material.

【0178】また、中間層20A及び書き込みワード線
20Bの側面に配置されるヨーク材25A,25Bに関
しては、中間層20A及び書き込みワード線20Bの上
面よりも下部に窪んでいる。つまり、ヨーク材25A,
25BがTMR素子23に近付き過ぎることがないた
め、書き込みワード線20BとTMR素子23とが短絡
する可能性を低くできる。
Further, the yoke materials 25A and 25B arranged on the side surfaces of the intermediate layer 20A and the write word line 20B are recessed below the upper surfaces of the intermediate layer 20A and the write word line 20B. That is, the yoke material 25A,
Since 25B does not come too close to the TMR element 23, it is possible to reduce the possibility that the write word line 20B and the TMR element 23 are short-circuited.

【0179】なお、磁束は、高い透磁率を有する材料に
集中する性質があるため、この高い透磁率を有する材料
を磁力線の牽引役として使用すれば、書き込み動作時、
書き込みワード線20Bに流れる書き込み電流により発
生する磁界Hyを、TMR素子23に、効率よく、集中
させることができる。
Since the magnetic flux has a property of being concentrated in a material having a high magnetic permeability, if a material having a high magnetic permeability is used as a pulling force of the magnetic force lines, it is possible to
The magnetic field Hy generated by the write current flowing in the write word line 20B can be efficiently concentrated in the TMR element 23.

【0180】本願の目的を達成するには、ヨーク材は、
書き込みワード線20Bの側面を覆っていれば、十分で
ある。但し、実際は、ヨーク材は、中間層20Aの側面
にも形成される。これは、第2金属配線層としての中間
層20A及び書き込みワード線20Bが同時に形成され
ることに起因する。
To achieve the object of the present application, the yoke material is
It is sufficient if the side surface of the write word line 20B is covered. However, in reality, the yoke material is also formed on the side surface of the intermediate layer 20A. This is because the intermediate layer 20A as the second metal wiring layer and the write word line 20B are simultaneously formed.

【0181】第3金属配線層を構成する金属層のうちの
1つは、TMR素子23の下部電極22として機能す
る。下部電極22は、コンタクトプラグ21により、中
間層20Aに電気的に接続される。TMR素子23は、
下部電極22上に搭載される。ここで、TMR素子23
は、書き込みワード線20Bの直上に配置されると共
に、X方向に長い長方形状(磁化容易軸がX方向)に形
成される。
One of the metal layers forming the third metal wiring layer functions as the lower electrode 22 of the TMR element 23. The lower electrode 22 is electrically connected to the intermediate layer 20A by the contact plug 21. The TMR element 23 is
It is mounted on the lower electrode 22. Here, the TMR element 23
Are arranged immediately above the write word line 20B and are formed in a rectangular shape (the easy axis of magnetization is in the X direction) long in the X direction.

【0182】第4金属配線層を構成する金属層のうちの
1つは、データ選択線(読み出し/書き込みビット線)
24として機能する。データ選択線24は、TMR素子
23に電気的に接続されると共に、Y方向に延びてい
る。
One of the metal layers forming the fourth metal wiring layer is a data selection line (read / write bit line).
Function as 24. The data selection line 24 is electrically connected to the TMR element 23 and extends in the Y direction.

【0183】本例のデバイス構造では、データ選択線2
4の上面及び側面は、高い透磁率を有する材料、即ち、
ヨーク材26,27により覆われている。ここで使用さ
れるヨーク材26,27としては、図35及び図36に
示すように、導電性を有する材料から構成することがで
きるし、また、図37及び図38に示すように、絶縁性
を有する材料から構成することもできる。
In the device structure of this example, the data selection line 2
The upper and side surfaces of 4 are made of a material having a high magnetic permeability, that is,
It is covered with the yoke members 26 and 27. The yoke members 26 and 27 used here can be made of a conductive material as shown in FIGS. 35 and 36, and can be made of an insulating material as shown in FIGS. 37 and 38. It can also be composed of a material having

【0184】なお、磁束は、上述のように、高い透磁率
を有する材料に集中する性質があるため、この高い透磁
率を有する材料を磁力線の牽引役として使用すれば、書
き込み動作時、データ選択線24に流れる書き込み電流
により発生する磁界Hxを、TMR素子23に、効率よ
く、集中させることができる。
Since the magnetic flux has the property of being concentrated in a material having a high magnetic permeability as described above, if this material having a high magnetic permeability is used as a pulling force of the magnetic force lines, the data selection during the write operation is performed. The magnetic field Hx generated by the write current flowing through the line 24 can be efficiently concentrated on the TMR element 23.

【0185】TMR素子23の構造に関しては、特に、
限定されない。図96に示すような構造であってもよい
し、その他の構造であってもよい。また、TMR素子2
3は、複数ビットのデータを記憶できる多値記憶型であ
っても構わない。
Regarding the structure of the TMR element 23,
Not limited. The structure shown in FIG. 96 may be used, or another structure may be used. In addition, the TMR element 2
3 may be a multi-value storage type capable of storing a plurality of bits of data.

【0186】このようなデバイス構造においては、TM
R素子23の直下に配置される書き込みワード線20B
に対しては、その側面にヨーク材25Bが形成される。
また、TMR素子23の直上に配置されるデータ選択線
(読み出し/書き込みビット線)24に対しては、その
上面及び側面にヨーク材26,27が形成される。さら
に、書き込みワード線20Bの側面のヨーク材25Bに
ついては、書き込みワード線20Bの上面よりも下部に
窪んでいる。
In such a device structure, TM
Write word line 20B arranged directly under the R element 23
On the other hand, a yoke material 25B is formed on the side surface thereof.
Further, with respect to the data selection line (read / write bit line) 24 arranged immediately above the TMR element 23, yoke materials 26 and 27 are formed on the upper and side surfaces thereof. Further, the yoke material 25B on the side surface of the write word line 20B is recessed below the upper surface of the write word line 20B.

【0187】従って、書き込みワード線20B及びデー
タ選択線24に流れる書き込み電流により発生する磁界
を、効率よく、TMR素子23に印加することができ
る。
Therefore, the magnetic field generated by the write current flowing in the write word line 20B and the data selection line 24 can be efficiently applied to the TMR element 23.

【0188】なお、本例では、データ選択線24に対し
ては、その上面及び側面にヨーク材26,27を形成し
たが、これに限られず、以下のようにしても構わない。
In this example, the yoke members 26 and 27 are formed on the upper surface and the side surface of the data selection line 24, but the present invention is not limited to this, and the following may be adopted.

【0189】例えば、データ選択線24に対しては、図
39乃至図42に示すように、その上面のみにヨーク材
27を形成してもよいし、また、図43乃至図46に示
すように、その側面のみにヨーク材26を形成してもよ
い。
For example, for the data selection line 24, the yoke material 27 may be formed only on the upper surface thereof as shown in FIGS. 39 to 42, or as shown in FIGS. 43 to 46. The yoke material 26 may be formed only on the side surface thereof.

【0190】また、書き込みワード線20B及びヨーク
材25Bは、ダマシンプロセス( damascene process
)を採用して形成するのが好都合である。逆に言う
と、書き込みワード線20B及びヨーク材25Bを、R
IEプロセス( Reactive Ion Etching process )を採用
して形成することは、プロセスが非常に複雑となるた
め、現実的に不可能となる。
Further, the write word line 20B and the yoke material 25B are formed by the damascene process (damascene process).
) Is adopted and it is convenient to form. Conversely, the write word line 20B and the yoke material 25B are
It is practically impossible to adopt the IE process (Reactive Ion Etching process) so that the process becomes very complicated.

【0191】また、データ選択線24及びヨーク材2
6,27については、ダマシンプロセス及びRIEプロ
セスのいずれを採用してもよい。
In addition, the data selection line 24 and the yoke material 2
As for 6 and 27, either the damascene process or the RIE process may be adopted.

【0192】7. 実施例5 図47乃至図50は、本発明の磁気ランダムアクセスメ
モリの実施例5に関わるデバイス構造を示している。な
お、図47及び図49は、Y方向の断面であり、図48
は、図47のTMR素子部のX方向の断面であり、図5
0は、図49のTMR素子部のX方向の断面である。X
方向とY方向は、互いに直交する。
7. Fifth Embodiment FIGS. 47 to 50 show a device structure according to a fifth embodiment of the magnetic random access memory of the present invention. 47 and 49 are cross sections in the Y direction.
5 is a cross section in the X direction of the TMR element portion of FIG.
0 is a cross section in the X direction of the TMR element portion in FIG. X
The direction and the Y direction are orthogonal to each other.

【0193】本例のデバイス構造の特徴は、TMR素子
23の直下に配置される書き込みワード線20Bに関し
ては、その下面及び側面をヨーク材25Bで覆い、TM
R素子23の直上に配置されるデータ選択線(読み出し
/書き込みビット線)24に関しては、その側面のみを
ヨーク材26で覆った点にある。
The feature of the device structure of this example is that the write word line 20B arranged immediately below the TMR element 23 is covered with the yoke material 25B on the lower surface and the side surface thereof.
Regarding the data selection line (read / write bit line) 24 arranged directly above the R element 23, only the side surface thereof is covered with the yoke material 26.

【0194】さらに、TMR素子23の直上に配置され
るデータ選択線24の側面に配置されるヨーク材26に
関しては、データ選択線24の下面よりも上部に窪んだ
構造を有する点に特徴を有する。
Further, the yoke material 26 arranged on the side surface of the data selection line 24 arranged right above the TMR element 23 is characterized in that it has a structure dented above the lower surface of the data selection line 24. .

【0195】半導体基板(例えば、p型シリコン基板、
p型ウェル領域など)11内には、STI( Shallow Tr
ench Isolation )構造を有する素子分離絶縁層12が形
成される。素子分離絶縁層12により取り囲まれた領域
は、読み出し選択スイッチが形成される素子領域とな
る。
A semiconductor substrate (eg, p-type silicon substrate,
STI (Shallow Tr
An element isolation insulating layer 12 having an ench Isolation structure is formed. The region surrounded by the element isolation insulating layer 12 becomes an element region where the read selection switch is formed.

【0196】本例のデバイス構造では、読み出し選択ス
イッチは、MOSトランジスタ(nチャネル型MOSト
ランジスタ)から構成される。半導体基板11上には、
ゲート絶縁層13、ゲート電極14及び側壁絶縁層15
が形成される。ゲート電極14は、X方向に延びてお
り、読み出し動作時に、読み出しセル(TMR素子)を
選択するための読み出しワード線として機能する。
In the device structure of this example, the read selection switch is composed of a MOS transistor (n-channel type MOS transistor). On the semiconductor substrate 11,
Gate insulating layer 13, gate electrode 14 and sidewall insulating layer 15
Is formed. The gate electrode 14 extends in the X direction and functions as a read word line for selecting a read cell (TMR element) during a read operation.

【0197】半導体基板11内には、ソース領域(例え
ば、n型拡散層)16−S及びドレイン領域(例えば、
n型拡散層)16−Dが形成される。ゲート電極(読み
出しワード線)14は、ソース領域16−Sとドレイン
領域16−Dの間のチャネル領域上に配置される。
In the semiconductor substrate 11, a source region (for example, n-type diffusion layer) 16-S and a drain region (for example, n-type diffusion layer) 16-S.
n-type diffusion layer) 16-D is formed. The gate electrode (read word line) 14 is arranged on the channel region between the source region 16-S and the drain region 16-D.

【0198】第1金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層18Aとして機能し、他の1つは、ソース線1
8Bとして機能する。
One of the metal layers forming the first metal wiring layer functions as the intermediate layer 18A for vertically stacking a plurality of contact plugs, and the other one is the source line 1.
It functions as 8B.

【0199】中間層18Aは、コンタクトプラグ17A
により、読み出し選択スイッチ(MOSトランジスタ)
のドレイン領域16−Dに電気的に接続される。ソース
線18Bは、コンタクトプラグ17Bにより、読み出し
選択スイッチのソース領域16−Sに電気的に接続され
る。ソース線18Bは、例えば、ゲート電極(読み出し
ワード線)14と同様に、X方向に延びている。
The intermediate layer 18A is the contact plug 17A.
Read selection switch (MOS transistor)
Is electrically connected to the drain region 16-D. The source line 18B is electrically connected to the source region 16-S of the read selection switch by the contact plug 17B. The source line 18B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0200】第2金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層20Aとして機能し、他の1つは、書き込みワ
ード線20Bとして機能する。中間層20Aは、コンタ
クトプラグ19により、中間層18Aに電気的に接続さ
れる。書き込みワード線20Bは、例えば、ゲート電極
(読み出しワード線)14と同様に、X方向に延びてい
る。
One of the metal layers forming the second metal wiring layer functions as an intermediate layer 20A for vertically stacking a plurality of contact plugs, and the other one functions as a write word line 20B. . The intermediate layer 20A is electrically connected to the intermediate layer 18A by the contact plug 19. The write word line 20B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0201】本例のデバイス構造では、中間層20A及
び書き込みワード線20Bの下面及び側面は、高い透磁
率を有する材料、即ち、ヨーク材( yoke material )
25A,25Bにより覆われている。ここで使用される
ヨーク材25A,25Bは、導電性を有するものに限定
される。
In the device structure of this example, the lower surface and the side surface of the intermediate layer 20A and the write word line 20B are made of a material having a high magnetic permeability, that is, a yoke material.
It is covered with 25A and 25B. The yoke materials 25A and 25B used here are limited to those having conductivity.

【0202】なお、磁束は、高い透磁率を有する材料に
集中する性質があるため、この高い透磁率を有する材料
を磁力線の牽引役として使用すれば、書き込み動作時、
書き込みワード線20Bに流れる書き込み電流により発
生する磁界Hyを、TMR素子23に、効率よく、集中
させることができる。
Since the magnetic flux has a property of being concentrated on a material having a high magnetic permeability, if a material having a high magnetic permeability is used as a pulling force of the magnetic lines of force, a write operation is performed.
The magnetic field Hy generated by the write current flowing in the write word line 20B can be efficiently concentrated in the TMR element 23.

【0203】本願の目的を達成するには、ヨーク材は、
書き込みワード線20Bの下面及び側面を覆っていれ
ば、十分である。但し、実際は、ヨーク材は、中間層2
0Aの下面及び側面にも形成される。これは、第2金属
配線層としての中間層20A及び書き込みワード線20
Bが同時に形成されることに起因する。
To achieve the object of the present application, the yoke material is
It is sufficient if it covers the lower surface and the side surface of the write word line 20B. However, in reality, the yoke material is the intermediate layer 2
It is also formed on the lower surface and side surface of 0A. This is the intermediate layer 20A as the second metal wiring layer and the write word line 20.
This is because B is formed at the same time.

【0204】第3金属配線層を構成する金属層のうちの
1つは、TMR素子23の下部電極22として機能す
る。下部電極22は、コンタクトプラグ21により、中
間層20Aに電気的に接続される。TMR素子23は、
下部電極22上に搭載される。ここで、TMR素子23
は、書き込みワード線20Bの直上に配置されると共
に、X方向に長い長方形状(磁化容易軸がX方向)に形
成される。
One of the metal layers forming the third metal wiring layer functions as the lower electrode 22 of the TMR element 23. The lower electrode 22 is electrically connected to the intermediate layer 20A by the contact plug 21. The TMR element 23 is
It is mounted on the lower electrode 22. Here, the TMR element 23
Are arranged immediately above the write word line 20B and are formed in a rectangular shape (the easy axis of magnetization is in the X direction) long in the X direction.

【0205】第4金属配線層を構成する金属層のうちの
1つは、データ選択線(読み出し/書き込みビット線)
24として機能する。データ選択線24は、TMR素子
23に電気的に接続されると共に、Y方向に延びてい
る。
One of the metal layers forming the fourth metal wiring layer is a data selection line (read / write bit line).
Function as 24. The data selection line 24 is electrically connected to the TMR element 23 and extends in the Y direction.

【0206】本例のデバイス構造では、データ選択線2
4の側面は、高い透磁率を有する材料、即ち、ヨーク材
26により覆われている。ここで使用されるヨーク材2
6としては、図47及び図48に示すように、導電性を
有する材料から構成することができるし、また、図49
及び図50に示すように、絶縁性を有する材料から構成
することもできる。
In the device structure of this example, the data selection line 2
The side surface of No. 4 is covered with a material having a high magnetic permeability, that is, a yoke material 26. Yoke material used here 2
As shown in FIG. 47 and FIG. 48, 6 can be made of a conductive material, and FIG.
Also, as shown in FIG. 50, it may be made of an insulating material.

【0207】また、データ選択線24の側面に配置され
るヨーク材26に関しては、データ選択線24の下面よ
りも上部に窪んでいる。つまり、ヨーク材26がTMR
素子23に近付き過ぎることがない。
Further, the yoke material 26 arranged on the side surface of the data selection line 24 is recessed above the lower surface of the data selection line 24. That is, the yoke material 26 is TMR
It does not approach the element 23 too much.

【0208】なお、磁束は、上述のように、高い透磁率
を有する材料に集中する性質があるため、この高い透磁
率を有する材料を磁力線の牽引役として使用すれば、書
き込み動作時、データ選択線24に流れる書き込み電流
により発生する磁界Hxを、TMR素子23に、効率よ
く、集中させることができる。
As described above, the magnetic flux has a property of being concentrated in a material having a high magnetic permeability. Therefore, if this material having a high magnetic permeability is used as a pulling force of the magnetic lines of force, the data selection is performed during the writing operation. The magnetic field Hx generated by the write current flowing through the line 24 can be efficiently concentrated on the TMR element 23.

【0209】TMR素子23の構造に関しては、特に、
限定されない。図96に示すような構造であってもよい
し、その他の構造であってもよい。また、TMR素子2
3は、複数ビットのデータを記憶できる多値記憶型であ
っても構わない。
Regarding the structure of the TMR element 23,
Not limited. The structure shown in FIG. 96 may be used, or another structure may be used. In addition, the TMR element 2
3 may be a multi-value storage type capable of storing a plurality of bits of data.

【0210】このようなデバイス構造においては、TM
R素子23の直下に配置される書き込みワード線20B
に対しては、その下面及び側面にヨーク材25Bが形成
される。また、TMR素子23の直上に配置されるデー
タ選択線(読み出し/書き込みビット線)24に対して
は、その側面のみにヨーク材26が形成される。さら
に、データ選択線24の側面のヨーク材26について
は、データ選択線24の下面よりも上部に窪んでいる。
In such a device structure, TM
Write word line 20B arranged directly under the R element 23
On the other hand, the yoke material 25B is formed on the lower surface and the side surface thereof. Further, the yoke material 26 is formed only on the side surface of the data selection line (read / write bit line) 24 arranged immediately above the TMR element 23. Further, the yoke material 26 on the side surface of the data selection line 24 is recessed above the lower surface of the data selection line 24.

【0211】従って、書き込みワード線20B及びデー
タ選択線24に流れる書き込み電流により発生する磁界
を、効率よく、TMR素子23に印加することができ
る。
Therefore, the magnetic field generated by the write current flowing through the write word line 20B and the data selection line 24 can be efficiently applied to the TMR element 23.

【0212】なお、本例では、書き込みワード線20B
に対しては、その下面及び側面にヨーク材25Bを形成
したが、これに限られず、以下のようにしても構わな
い。
In this example, the write word line 20B
In contrast, although the yoke material 25B is formed on the lower surface and the side surface thereof, the present invention is not limited to this, and the following may be adopted.

【0213】例えば、書き込みワード線20Bに対して
は、図51乃至図54に示すように、その下面のみにヨ
ーク材25Bを形成してもよいし、また、図55乃至図
58に示すように、その側面のみにヨーク材25Bを形
成してもよい。
For example, for the write word line 20B, the yoke material 25B may be formed only on the lower surface thereof as shown in FIGS. 51 to 54, or as shown in FIGS. 55 to 58. The yoke material 25B may be formed only on the side surface thereof.

【0214】また、書き込みワード線20B及びヨーク
材25Bは、ダマシンプロセス( damascene process
)を採用して形成するのが好都合である。逆に言う
と、書き込みワード線20B及びヨーク材25Bを、R
IEプロセス( Reactive Ion Etching process )を採用
して形成することは、プロセスが非常に複雑となるた
め、現実的に不可能となる。
Further, the write word line 20B and the yoke material 25B are formed by the damascene process (damascene process).
) Is adopted and it is convenient to form. Conversely, the write word line 20B and the yoke material 25B are
It is practically impossible to adopt the IE process (Reactive Ion Etching process) so that the process becomes very complicated.

【0215】また、データ選択線24及びヨーク材26
についても、ダマシンプロセスを採用して形成するのが
好都合である。逆に言うと、データ選択線24及びヨー
ク材26を、RIEプロセスを採用して形成すること
は、プロセスが非常に複雑となるため、現実的に不可能
となる。
The data selection line 24 and the yoke material 26 are also included.
Also, it is convenient to adopt the damascene process. Conversely, it is practically impossible to form the data selection line 24 and the yoke material 26 by adopting the RIE process because the process becomes very complicated.

【0216】8. 実施例6 図59乃至図62は、本発明の磁気ランダムアクセスメ
モリの実施例6に関わるデバイス構造を示している。な
お、図59及び図61は、Y方向の断面であり、図60
は、図59のTMR素子部のX方向の断面であり、図6
2は、図61のTMR素子部のX方向の断面である。X
方向とY方向は、互いに直交する。
8. Sixth Embodiment FIGS. 59 to 62 show a device structure relating to a sixth embodiment of the magnetic random access memory of the present invention. 59 and 61 are cross-sections in the Y direction.
6 is a cross section in the X direction of the TMR element portion of FIG.
2 is a cross section in the X direction of the TMR element portion of FIG. X
The direction and the Y direction are orthogonal to each other.

【0217】本例のデバイス構造の特徴は、TMR素子
23の直下に配置される書き込みワード線20Bに関し
ては、その側面のみをヨーク材25Bで覆い、TMR素
子23の直上に配置されるデータ選択線(読み出し/書
き込みビット線)24に関しては、その側面のみをヨー
ク材26で覆った点にある。
The device structure of this example is characterized in that the write word line 20B arranged directly below the TMR element 23 is covered with the yoke material 25B only on its side surface and the data selection line arranged directly above the TMR element 23. Regarding the (read / write bit line) 24, only the side surface thereof is covered with the yoke material 26.

【0218】さらに、TMR素子23の直下に配置され
る書き込みワード線20Bの側面に配置されるヨーク材
25Bに関しては、書き込み線20Bの上面よりも下部
に窪んだ構造を有する点、また、TMR素子23の直上
に配置されるデータ選択線24の側面に配置されるヨー
ク材26に関しては、データ選択線24の下面よりも上
部に窪んだ構造を有する点に特徴を有する。
Further, with respect to the yoke material 25B arranged on the side surface of the write word line 20B arranged directly below the TMR element 23, it has a structure recessed below the upper surface of the write line 20B, and the TMR element. The yoke material 26 disposed on the side surface of the data selection line 24 disposed directly above 23 is characterized in that it has a structure recessed above the lower surface of the data selection line 24.

【0219】半導体基板(例えば、p型シリコン基板、
p型ウェル領域など)11内には、STI( Shallow Tr
ench Isolation )構造を有する素子分離絶縁層12が形
成される。素子分離絶縁層12により取り囲まれた領域
は、読み出し選択スイッチが形成される素子領域とな
る。
A semiconductor substrate (eg, p-type silicon substrate,
STI (Shallow Tr
An element isolation insulating layer 12 having an ench Isolation structure is formed. The region surrounded by the element isolation insulating layer 12 becomes an element region where the read selection switch is formed.

【0220】本例のデバイス構造では、読み出し選択ス
イッチは、MOSトランジスタ(nチャネル型MOSト
ランジスタ)から構成される。半導体基板11上には、
ゲート絶縁層13、ゲート電極14及び側壁絶縁層15
が形成される。ゲート電極14は、X方向に延びてお
り、読み出し動作時に、読み出しセル(TMR素子)を
選択するための読み出しワード線として機能する。
In the device structure of this example, the read selection switch is composed of a MOS transistor (n-channel type MOS transistor). On the semiconductor substrate 11,
Gate insulating layer 13, gate electrode 14 and sidewall insulating layer 15
Is formed. The gate electrode 14 extends in the X direction and functions as a read word line for selecting a read cell (TMR element) during a read operation.

【0221】半導体基板11内には、ソース領域(例え
ば、n型拡散層)16−S及びドレイン領域(例えば、
n型拡散層)16−Dが形成される。ゲート電極(読み
出しワード線)14は、ソース領域16−Sとドレイン
領域16−Dの間のチャネル領域上に配置される。
In the semiconductor substrate 11, the source region (eg, n-type diffusion layer) 16-S and the drain region (eg, n-type diffusion layer) 16-S.
n-type diffusion layer) 16-D is formed. The gate electrode (read word line) 14 is arranged on the channel region between the source region 16-S and the drain region 16-D.

【0222】第1金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層18Aとして機能し、他の1つは、ソース線1
8Bとして機能する。
One of the metal layers constituting the first metal wiring layer functions as the intermediate layer 18A for vertically stacking a plurality of contact plugs, and the other one is the source line 1.
It functions as 8B.

【0223】中間層18Aは、コンタクトプラグ17A
により、読み出し選択スイッチ(MOSトランジスタ)
のドレイン領域16−Dに電気的に接続される。ソース
線18Bは、コンタクトプラグ17Bにより、読み出し
選択スイッチのソース領域16−Sに電気的に接続され
る。ソース線18Bは、例えば、ゲート電極(読み出し
ワード線)14と同様に、X方向に延びている。
The intermediate layer 18A is the contact plug 17A.
Read selection switch (MOS transistor)
Is electrically connected to the drain region 16-D. The source line 18B is electrically connected to the source region 16-S of the read selection switch by the contact plug 17B. The source line 18B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0224】第2金属配線層を構成する金属層のうちの
1つは、複数のコンタクトプラグを縦に積み重ねるため
の中間層20Aとして機能し、他の1つは、書き込みワ
ード線20Bとして機能する。中間層20Aは、コンタ
クトプラグ19により、中間層18Aに電気的に接続さ
れる。書き込みワード線20Bは、例えば、ゲート電極
(読み出しワード線)14と同様に、X方向に延びてい
る。
One of the metal layers forming the second metal wiring layer functions as an intermediate layer 20A for vertically stacking a plurality of contact plugs, and the other one functions as a write word line 20B. . The intermediate layer 20A is electrically connected to the intermediate layer 18A by the contact plug 19. The write word line 20B extends in the X direction, like the gate electrode (read word line) 14, for example.

【0225】本例のデバイス構造では、中間層20A及
び書き込みワード線20Bの側面は、高い透磁率を有す
る材料、即ち、ヨーク材( yoke material )25A,
25Bにより覆われている。ここで使用されるヨーク材
25A,25Bは、図59及び図60に示すように、導
電性を有する材料から構成することができるし、また、
図61及び図62に示すように、絶縁性を有する材料か
ら構成することもできる。
In the device structure of this example, the side surfaces of the intermediate layer 20A and the write word line 20B are made of a material having a high magnetic permeability, that is, a yoke material 25A,
It is covered by 25B. The yoke members 25A and 25B used here can be made of a conductive material as shown in FIGS. 59 and 60, and
As shown in FIGS. 61 and 62, it may be made of an insulating material.

【0226】また、中間層20A及び書き込みワード線
20Bの側面に配置されるヨーク材25A,25Bに関
しては、中間層20A及び書き込みワード線20Bの上
面よりも下部に窪んでいる。つまり、ヨーク材25A,
25BがTMR素子23に近付き過ぎることがないた
め、書き込みワード線20BとTMR素子23とが短絡
する可能性を低くできる。
Further, the yoke members 25A and 25B arranged on the side surfaces of the intermediate layer 20A and the write word line 20B are recessed below the upper surfaces of the intermediate layer 20A and the write word line 20B. That is, the yoke material 25A,
Since 25B does not come too close to the TMR element 23, it is possible to reduce the possibility that the write word line 20B and the TMR element 23 are short-circuited.

【0227】なお、磁束は、高い透磁率を有する材料に
集中する性質があるため、この高い透磁率を有する材料
を磁力線の牽引役として使用すれば、書き込み動作時、
書き込みワード線20Bに流れる書き込み電流により発
生する磁界Hyを、TMR素子23に、効率よく、集中
させることができる。
Since the magnetic flux has a property of being concentrated in a material having a high magnetic permeability, if this material having a high magnetic permeability is used as a pulling force of the magnetic force lines, the writing operation is
The magnetic field Hy generated by the write current flowing in the write word line 20B can be efficiently concentrated in the TMR element 23.

【0228】本願の目的を達成するには、ヨーク材は、
書き込みワード線20Bの側面を覆っていれば、十分で
ある。但し、実際は、ヨーク材は、中間層20Aの側面
にも形成される。これは、第2金属配線層としての中間
層20A及び書き込みワード線20Bが同時に形成され
ることに起因する。
To achieve the object of the present application, the yoke material is
It is sufficient if the side surface of the write word line 20B is covered. However, in reality, the yoke material is also formed on the side surface of the intermediate layer 20A. This is because the intermediate layer 20A as the second metal wiring layer and the write word line 20B are simultaneously formed.

【0229】第3金属配線層を構成する金属層のうちの
1つは、TMR素子23の下部電極22として機能す
る。下部電極22は、コンタクトプラグ21により、中
間層20Aに電気的に接続される。TMR素子23は、
下部電極22上に搭載される。ここで、TMR素子23
は、書き込みワード線20Bの直上に配置されると共
に、X方向に長い長方形状(磁化容易軸がX方向)に形
成される。
One of the metal layers forming the third metal wiring layer functions as the lower electrode 22 of the TMR element 23. The lower electrode 22 is electrically connected to the intermediate layer 20A by the contact plug 21. The TMR element 23 is
It is mounted on the lower electrode 22. Here, the TMR element 23
Are arranged immediately above the write word line 20B and are formed in a rectangular shape (the easy axis of magnetization is in the X direction) long in the X direction.

【0230】第4金属配線層を構成する金属層のうちの
1つは、データ選択線(読み出し/書き込みビット線)
24として機能する。データ選択線24は、TMR素子
23に電気的に接続されると共に、Y方向に延びてい
る。
One of the metal layers forming the fourth metal wiring layer is a data selection line (read / write bit line).
Function as 24. The data selection line 24 is electrically connected to the TMR element 23 and extends in the Y direction.

【0231】本例のデバイス構造では、データ選択線2
4の側面は、高い透磁率を有する材料、即ち、ヨーク材
26により覆われている。ここで使用されるヨーク材2
6としては、図59及び図60に示すように、導電性を
有する材料から構成することができるし、また、図61
及び図62に示すように、絶縁性を有する材料から構成
することもできる。
In the device structure of this example, the data selection line 2
The side surface of No. 4 is covered with a material having a high magnetic permeability, that is, a yoke material 26. Yoke material used here 2
As shown in FIGS. 59 and 60, 6 can be made of a conductive material, and FIG.
Further, as shown in FIG. 62, it may be made of an insulating material.

【0232】また、データ選択線24の側面に配置され
るヨーク材26に関しては、データ選択線24の下面よ
りも上部に窪んでいる。つまり、ヨーク材26がTMR
素子23に近付き過ぎることがない。
Further, the yoke material 26 arranged on the side surface of the data selection line 24 is recessed above the lower surface of the data selection line 24. That is, the yoke material 26 is TMR
It does not approach the element 23 too much.

【0233】なお、磁束は、上述のように、高い透磁率
を有する材料に集中する性質があるため、この高い透磁
率を有する材料を磁力線の牽引役として使用すれば、書
き込み動作時、データ選択線24に流れる書き込み電流
により発生する磁界Hxを、TMR素子23に、効率よ
く、集中させることができる。
Since the magnetic flux has the property of being concentrated in a material having a high magnetic permeability as described above, if a material having a high magnetic permeability is used as a pulling force of the magnetic lines of force, the data selection during the write operation is performed. The magnetic field Hx generated by the write current flowing through the line 24 can be efficiently concentrated on the TMR element 23.

【0234】TMR素子23の構造に関しては、特に、
限定されない。図96に示すような構造であってもよい
し、その他の構造であってもよい。また、TMR素子2
3は、複数ビットのデータを記憶できる多値記憶型であ
っても構わない。
Regarding the structure of the TMR element 23,
Not limited. The structure shown in FIG. 96 may be used, or another structure may be used. In addition, the TMR element 2
3 may be a multi-value storage type capable of storing a plurality of bits of data.

【0235】このようなデバイス構造においては、TM
R素子23の直下に配置される書き込みワード線20B
に対しては、その側面のみにヨーク材25Bが形成され
る。また、TMR素子23の直上に配置されるデータ選
択線(読み出し/書き込みビット線)24に対しては、
その側面のみにヨーク材26が形成される。さらに、書
き込みワード線20Bの側面のヨーク材25Bについて
は、書き込みワード線20Bの上面よりも下部に窪み、
データ選択線24の側面のヨーク材26については、デ
ータ選択線24の下面よりも上部に窪んでいる。
In such a device structure, TM
Write word line 20B arranged directly under the R element 23
On the other hand, the yoke material 25B is formed only on the side surface thereof. Further, for the data selection line (read / write bit line) 24 arranged immediately above the TMR element 23,
The yoke material 26 is formed only on the side surface. Further, the yoke material 25B on the side surface of the write word line 20B is recessed below the upper surface of the write word line 20B,
The yoke material 26 on the side surface of the data selection line 24 is recessed above the lower surface of the data selection line 24.

【0236】従って、書き込みワード線20B及びデー
タ選択線24に流れる書き込み電流により発生する磁界
を、効率よく、TMR素子23に印加することができ
る。
Therefore, the magnetic field generated by the write current flowing in the write word line 20B and the data selection line 24 can be efficiently applied to the TMR element 23.

【0237】なお、書き込みワード線20B及びヨーク
材25Bは、ダマシンプロセス( damascene process
)を採用して形成するのが好都合である。逆に言う
と、書き込みワード線20B及びヨーク材25Bを、R
IEプロセス( Reactive Ion Etching process )を採用
して形成することは、プロセスが非常に複雑となるた
め、現実的に不可能となる。
The write word line 20B and the yoke material 25B are damascene process (damascene process).
) Is adopted and it is convenient to form. Conversely, the write word line 20B and the yoke material 25B are
It is practically impossible to adopt the IE process (Reactive Ion Etching process) so that the process becomes very complicated.

【0238】また、データ選択線24及びヨーク材26
についても、ダマシンプロセスを採用して形成するのが
好都合である。逆に言うと、データ選択線24及びヨー
ク材26を、RIEプロセスを採用して形成すること
は、プロセスが非常に複雑となるため、現実的に不可能
となる。
In addition, the data selection line 24 and the yoke material 26
Also, it is convenient to adopt the damascene process. Conversely, it is practically impossible to form the data selection line 24 and the yoke material 26 by adopting the RIE process because the process becomes very complicated.

【0239】9. 実施例7〜12 次に、実施例4〜6に関わるデバイス構造の改良例とし
ての実施例7〜12について説明する。
9. Examples 7 to 12 Next, Examples 7 to 12 as improved examples of the device structure according to Examples 4 to 6 will be described.

【0240】これら実施例7〜12のデバイス構造の特
徴は、TMR素子を複数段に積み重ねた場合(実施例7
〜10)又は複数個のTMR素子を横方向に並べた場合
(実施例11,12)に、複数のTMR素子で1つの書
き込み線を共有し、かつ、その書き込み線の側面を高透
磁率を有するヨーク材で覆った点にある。
The characteristics of the device structures of Examples 7 to 12 are that the TMR elements are stacked in a plurality of stages (Example 7).
-10) or when a plurality of TMR elements are arranged in the lateral direction (Examples 11 and 12), one TMR element shares one write line and the side surface of the write line has a high magnetic permeability. It is the point covered with the yoke material.

【0241】(1) 実施例7 図63及び図64は、本発明の磁気ランダムアクセスメ
モリの実施例7に関わるデバイス構造を示している。
(1) Seventh Embodiment FIGS. 63 and 64 show the device structure of the magnetic random access memory according to the seventh embodiment of the present invention.

【0242】本例のデバイス構造では、半導体基板11
上に、2つのTMR素子23が積み重ねられており、こ
れら2つのTMR素子23は、1つのデータ選択線(読
み出し/書き込みビット線)24を共有している。
In the device structure of this example, the semiconductor substrate 11
Two TMR elements 23 are stacked on top of each other, and these two TMR elements 23 share one data selection line (read / write bit line) 24.

【0243】データ選択線24は、2つのTMR素子の
間に配置され、Y方向に延びている。また、1つのTM
R素子23は、データ選択線24の下面に接触し、他の
1つのTMR素子23は、データ選択線24の上面に接
触している。データ選択線24の側面は、高透磁率を有
するヨーク材26により覆われている。
The data selection line 24 is arranged between the two TMR elements and extends in the Y direction. Also, one TM
The R element 23 is in contact with the lower surface of the data selection line 24, and the other one TMR element 23 is in contact with the upper surface of the data selection line 24. The side surface of the data selection line 24 is covered with a yoke material 26 having high magnetic permeability.

【0244】ヨーク材26は、データ選択線24の上面
よりも下部に窪み、かつ、データ選択線24の下面より
も上部に窪んでいる。
The yoke material 26 is recessed below the upper surface of the data selection line 24 and above the lower surface of the data selection line 24.

【0245】書き込み動作時には、データ選択線24に
書き込み電流が流れる。この書き込み電流により発生し
た磁界は、ヨーク材26により、効率よく、TMR素子
23に印加される。
In the write operation, a write current flows through the data selection line 24. The magnetic field generated by this write current is efficiently applied to the TMR element 23 by the yoke material 26.

【0246】TMR素子23の直下又は直上には、Y方
向に直交するX方向に延びる書き込みワード線20Bが
配置される。書き込みワード線20Bの側面は、高透磁
率を有するヨーク材25Bにより覆われている。
Directly below or above the TMR element 23 is a write word line 20B extending in the X direction orthogonal to the Y direction. The side surface of the write word line 20B is covered with a yoke material 25B having high magnetic permeability.

【0247】ヨーク材25Bは、書き込みワード線20
Bの上面よりも下部に窪み、かつ、書き込みワード線2
0Bの下面よりも上部に窪んでいる。
The yoke material 25B is used for the write word line 20.
Write word line 2 which is recessed below the upper surface of B
It is recessed above the lower surface of OB.

【0248】書き込み動作時には、書き込みワード線2
0Bに書き込み電流が流れる。この書き込み電流により
発生した磁界は、ヨーク材25Bにより、効率よく、T
MR素子23に印加される。
In the write operation, the write word line 2
A write current flows in 0B. The magnetic field generated by this write current is efficiently transferred to the T
It is applied to the MR element 23.

【0249】なお、ヨーク材25B,26は、図63に
示すように、導電材から構成されていてもよいし、図6
4に示すように、絶縁材から構成されていてもよい。
The yoke members 25B and 26 may be made of a conductive material as shown in FIG.
As shown in FIG. 4, it may be made of an insulating material.

【0250】(2) 実施例8 図65及び図66は、本発明の磁気ランダムアクセスメ
モリの実施例8に関わるデバイス構造を示している。
(2) Eighth Embodiment FIGS. 65 and 66 show the device structure of the magnetic random access memory according to the eighth embodiment of the present invention.

【0251】本例のデバイス構造では、半導体基板11
上に、4つのTMR素子23が積み重ねられている。こ
れらTMR素子23のうちの2つは、1つの書き込みワ
ード線20B、又は、1つのデータ選択線(読み出し/
書き込みビット線)24を共有している。
In the device structure of this example, the semiconductor substrate 11
Four TMR elements 23 are stacked on top. Two of these TMR elements 23 are connected to one write word line 20B or one data selection line (read / read).
The write bit line) 24 is shared.

【0252】データ選択線24は、2つのTMR素子2
3の間に配置され、Y方向に延びている。また、1つの
TMR素子23は、データ選択線24の下面に接触し、
他の1つのTMR素子23は、データ選択線24の上面
に接触している。データ選択線24の側面は、高透磁率
を有するヨーク材26により覆われている。
The data selection line 24 has two TMR elements 2
It is arranged between 3 and extends in the Y direction. Further, one TMR element 23 contacts the lower surface of the data selection line 24,
The other one TMR element 23 is in contact with the upper surface of the data selection line 24. The side surface of the data selection line 24 is covered with a yoke material 26 having high magnetic permeability.

【0253】ヨーク材26は、データ選択線24の上面
よりも下部に窪み、かつ、データ選択線24の下面より
も上部に窪んでいる。
The yoke material 26 is recessed below the upper surface of the data selection line 24 and above the lower surface of the data selection line 24.

【0254】書き込み動作時には、データ選択線24に
書き込み電流が流れる。この書き込み電流により発生し
た磁界は、ヨーク材26により、効率よく、TMR素子
23に印加される。
In the write operation, a write current flows through the data selection line 24. The magnetic field generated by this write current is efficiently applied to the TMR element 23 by the yoke material 26.

【0255】上段のデータ選択線24の下面に接触して
いるTMR素子23と下段のデータ選択線24の上面に
接触しているTMR素子23との間には、Y方向に直交
するX方向に延びる1つの書き込みワード線20Bが配
置される。この書き込みワード線20Bは、これら2つ
のTMR素子に共有される。書き込みワード線20Bの
側面は、高透磁率を有するヨーク材25Bにより覆われ
ている。
Between the TMR element 23 in contact with the lower surface of the upper data selection line 24 and the TMR element 23 in contact with the upper surface of the lower data selection line 24, there is an X direction orthogonal to the Y direction. One extending write word line 20B is arranged. This write word line 20B is shared by these two TMR elements. The side surface of the write word line 20B is covered with a yoke material 25B having high magnetic permeability.

【0256】また、上段のデータ選択線24の上面に接
触しているTMR素子23の直上及び下段のデータ選択
線24の下面に接触しているTMR素子23の直下に
は、それぞれ、X方向に延びる書き込みワード線20B
が配置される。書き込みワード線20Bの側面は、高透
磁率を有するヨーク材25Bにより覆われている。
In addition, in the X direction, a portion directly above the TMR element 23 which is in contact with the upper surface of the upper data selection line 24 and a portion immediately below the TMR element 23 which is in contact with the lower surface of the lower data selection line 24 are respectively in the X direction. Write word line 20B extending
Are placed. The side surface of the write word line 20B is covered with a yoke material 25B having high magnetic permeability.

【0257】ヨーク材25Bは、書き込みワード線20
Bの上面よりも下部に窪み、かつ、書き込みワード線2
0Bの下面よりも上部に窪んでいる。
The yoke material 25B is used for the write word line 20.
Write word line 2 which is recessed below the upper surface of B
It is recessed above the lower surface of OB.

【0258】書き込み動作時には、書き込みワード線2
0Bに書き込み電流が流れる。この書き込み電流により
発生した磁界は、ヨーク材25Bにより、効率よく、T
MR素子23に印加される。
In the write operation, the write word line 2
A write current flows in 0B. The magnetic field generated by this write current is efficiently transferred to the T
It is applied to the MR element 23.

【0259】なお、ヨーク材25B,26は、図65に
示すように、導電材から構成されていてもよいし、図6
6に示すように、絶縁材から構成されていてもよい。
The yoke members 25B and 26 may be made of a conductive material as shown in FIG.
As shown in FIG. 6, it may be made of an insulating material.

【0260】(3) 実施例9 図67乃至図70は、本発明の磁気ランダムアクセスメ
モリの実施例9に関わるデバイス構造を示している。
(3) Ninth Embodiment FIGS. 67 to 70 show a device structure relating to a ninth embodiment of the magnetic random access memory of the present invention.

【0261】本例のデバイス構造では、半導体基板11
上に、直列接続された4つのTMR素子23が積み重ね
られている。これら直列接続されたTMR素子23の一
端は、読み出し選択スイッチRSWに接続され、他端
は、読み出しビット線BLに接続される。これらTMR
素子23のうちの2つは、1つの書き込みワード線20
B、又は、1つの書き込みビット線24を共有してい
る。
In the device structure of this example, the semiconductor substrate 11
Four TMR elements 23 connected in series are stacked on top of each other. One end of these TMR elements 23 connected in series is connected to the read selection switch RSW, and the other end is connected to the read bit line BL. These TMR
Two of the elements 23 are connected to one write word line 20.
B, or one write bit line 24 is shared.

【0262】書き込みビット線24は、2つのTMR素
子23の間に配置され、Y方向に延びている。書き込み
ビット線24の側面は、高透磁率を有するヨーク材26
により覆われている。ヨーク材26は、書き込みビット
線24の上面よりも下部に窪み、かつ、書き込みビット
線24の下面よりも上部に窪んでいる。
The write bit line 24 is arranged between the two TMR elements 23 and extends in the Y direction. The side surface of the write bit line 24 has a yoke material 26 having a high magnetic permeability.
Are covered by. The yoke material 26 is recessed below the upper surface of the write bit line 24 and recessed above the lower surface of the write bit line 24.

【0263】書き込み動作時には、書き込みビット線2
4に書き込み電流が流れる。この書き込み電流により発
生した磁界は、ヨーク材26により、効率よく、TMR
素子23に印加される。
In the write operation, the write bit line 2
A write current flows through 4. The magnetic field generated by the write current is efficiently transferred to the TMR by the yoke material 26.
It is applied to the element 23.

【0264】書き込みワード線20Bは、2つのTMR
素子23の間に配置され、Y方向に直交するX方向に延
びている。書き込みワード線20Bの側面は、高透磁率
を有するヨーク材25Bにより覆われている。また、書
き込みワード線20Bは、TMR素子23の直下又は直
上に配置され、X方向に延びている。書き込みワード線
20Bの側面は、高透磁率を有するヨーク材25Bによ
り覆われている。
The write word line 20B has two TMRs.
It is arranged between the elements 23 and extends in the X direction orthogonal to the Y direction. The side surface of the write word line 20B is covered with a yoke material 25B having high magnetic permeability. The write word line 20B is arranged directly below or above the TMR element 23 and extends in the X direction. The side surface of the write word line 20B is covered with a yoke material 25B having high magnetic permeability.

【0265】ヨーク材25Bは、書き込みワード線20
Bの上面よりも下部に窪み、かつ、書き込みワード線2
0Bの下面よりも上部に窪んでいる。
The yoke material 25B is used for the write word line 20.
Write word line 2 which is recessed below the upper surface of B
It is recessed above the lower surface of OB.

【0266】書き込み動作時には、書き込みワード線2
0Bに書き込み電流が流れる。この書き込み電流により
発生した磁界は、ヨーク材25Bにより、効率よく、T
MR素子23に印加される。
In the write operation, the write word line 2
A write current flows in 0B. The magnetic field generated by this write current is efficiently transferred to the T
It is applied to the MR element 23.

【0267】なお、ヨーク材25B,26は、図67及
び図68に示すように、導電材から構成されていてもよ
いし、図69及び図70に示すように、絶縁材から構成
されていてもよい。
The yoke members 25B and 26 may be made of a conductive material as shown in FIGS. 67 and 68, or may be made of an insulating material as shown in FIGS. 69 and 70. Good.

【0268】(4) 実施例10 図71乃至図74は、本発明の磁気ランダムアクセスメ
モリの実施例10に関わるデバイス構造を示している。
(4) Tenth Embodiment FIGS. 71 to 74 show the device structure of the magnetic random access memory according to the tenth embodiment of the present invention.

【0269】本例のデバイス構造では、半導体基板11
上に、並列接続された4つのTMR素子23が積み重ね
られている。これら並列接続されたTMR素子23の一
端は、読み出し選択スイッチRSWに接続され、他端
は、読み出しビット線BLに接続される。これらTMR
素子23のうちの2つは、1つの書き込みワード線20
B、又は、1つの書き込みビット線24を共有してい
る。
In the device structure of this example, the semiconductor substrate 11
Four TMR elements 23 connected in parallel are stacked on top of each other. One end of these TMR elements 23 connected in parallel is connected to the read selection switch RSW, and the other end is connected to the read bit line BL. These TMR
Two of the elements 23 are connected to one write word line 20.
B, or one write bit line 24 is shared.

【0270】書き込みビット線24は、2つのTMR素
子23の間に配置され、Y方向に延びている。書き込み
ビット線24の側面は、高透磁率を有するヨーク材26
により覆われている。ヨーク材26は、書き込みビット
線24の上面よりも下部に窪み、かつ、書き込みビット
線24の下面よりも上部に窪んでいる。
The write bit line 24 is arranged between the two TMR elements 23 and extends in the Y direction. The side surface of the write bit line 24 has a yoke material 26 having a high magnetic permeability.
Are covered by. The yoke material 26 is recessed below the upper surface of the write bit line 24 and recessed above the lower surface of the write bit line 24.

【0271】書き込み動作時には、書き込みビット線2
4に書き込み電流が流れる。この書き込み電流により発
生した磁界は、ヨーク材26により、効率よく、TMR
素子23に印加される。
In the write operation, the write bit line 2
A write current flows through 4. The magnetic field generated by the write current is efficiently transferred to the TMR by the yoke material 26.
It is applied to the element 23.

【0272】書き込みワード線20Bは、2つのTMR
素子23の間に配置され、Y方向に直交するX方向に延
びている。書き込みワード線20Bの側面は、高透磁率
を有するヨーク材25Bにより覆われている。また、書
き込みワード線20Bは、TMR素子23の直下又は直
上に配置され、X方向に延びている。書き込みワード線
20Bの側面は、高透磁率を有するヨーク材25Bによ
り覆われている。
The write word line 20B has two TMRs.
It is arranged between the elements 23 and extends in the X direction orthogonal to the Y direction. The side surface of the write word line 20B is covered with a yoke material 25B having high magnetic permeability. The write word line 20B is arranged directly below or above the TMR element 23 and extends in the X direction. The side surface of the write word line 20B is covered with a yoke material 25B having high magnetic permeability.

【0273】ヨーク材25Bは、書き込みワード線20
Bの上面よりも下部に窪み、かつ、書き込みワード線2
0Bの下面よりも上部に窪んでいる。
The yoke material 25B is used for the write word line 20.
Write word line 2 which is recessed below the upper surface of B
It is recessed above the lower surface of OB.

【0274】書き込み動作時には、書き込みワード線2
0Bに書き込み電流が流れる。この書き込み電流により
発生した磁界は、ヨーク材25Bにより、効率よく、T
MR素子23に印加される。
At the time of write operation, write word line 2
A write current flows in 0B. The magnetic field generated by this write current is efficiently transferred to the T
It is applied to the MR element 23.

【0275】なお、ヨーク材25B,26は、図71及
び図72に示すように、導電材から構成されていてもよ
いし、図73及び図74に示すように、絶縁材から構成
されていてもよい。
The yoke members 25B and 26 may be made of a conductive material as shown in FIGS. 71 and 72, or may be made of an insulating material as shown in FIGS. 73 and 74. Good.

【0276】(5) 実施例11 図75及び図76は、本発明の磁気ランダムアクセスメ
モリの実施例11に関わるデバイス構造を示している。
(5) Embodiment 11 FIGS. 75 and 76 show the device structure relating to Embodiment 11 of the magnetic random access memory of the present invention.

【0277】本例のデバイス構造では、半導体基板11
上において、横方向(半導体基板の表面に平行な方向)
に複数(本例では、4つ)のTMR素子23が配置され
ている。これらTMR素子23の一端は、読み出し選択
スイッチRSWに共通に接続され、他端は、データ選択
線(読み出し/書き込みビット線)24に共通に接続さ
れる。これらTMR素子23は、1つのデータ選択線
(読み出し/書き込みビット線)24を共有している。
In the device structure of this example, the semiconductor substrate 11
In the upper direction, lateral direction (direction parallel to the surface of the semiconductor substrate)
A plurality of (four in this example) TMR elements 23 are arranged in each. One ends of these TMR elements 23 are commonly connected to a read selection switch RSW, and the other ends are commonly connected to a data selection line (read / write bit line) 24. These TMR elements 23 share one data selection line (read / write bit line) 24.

【0278】データ選択線24は、複数のTMR素子2
3の直上に配置され、Y方向に延びている。データ選択
線24の側面は、高透磁率を有するヨーク材26により
覆われている。ヨーク材26は、データ選択線24の下
面よりも上部に窪んでいる。書き込み動作時には、デー
タ選択線24に書き込み電流が流れる。この書き込み電
流により発生した磁界は、ヨーク材26により、効率よ
く、TMR素子23に印加される。
The data selection line 24 has a plurality of TMR elements 2
It is arranged directly above 3 and extends in the Y direction. The side surface of the data selection line 24 is covered with a yoke material 26 having high magnetic permeability. The yoke material 26 is recessed above the lower surface of the data selection line 24. A write current flows through the data selection line 24 during a write operation. The magnetic field generated by this write current is efficiently applied to the TMR element 23 by the yoke material 26.

【0279】書き込みワード線20Bは、TMR素子2
3の直下に配置され、Y方向に直交するX方向に延びて
いる。書き込みワード線20Bの側面は、高透磁率を有
するヨーク材25Bにより覆われている。ヨーク材25
Bは、書き込みワード線20Bの上面よりも下部に窪ん
でいる。
The write word line 20B is connected to the TMR element 2
It is arranged immediately below 3 and extends in the X direction orthogonal to the Y direction. The side surface of the write word line 20B is covered with a yoke material 25B having high magnetic permeability. York material 25
B is recessed below the upper surface of the write word line 20B.

【0280】書き込み動作時には、書き込みワード線2
0Bに書き込み電流が流れる。この書き込み電流により
発生した磁界は、ヨーク材25Bにより、効率よく、T
MR素子23に印加される。
At the time of write operation, write word line 2
A write current flows in 0B. The magnetic field generated by this write current is efficiently transferred to the T
It is applied to the MR element 23.

【0281】なお、ヨーク材25B,26は、図75に
示すように、導電材から構成されていてもよいし、図7
6に示すように、絶縁材から構成されていてもよい。
The yoke members 25B and 26 may be made of a conductive material as shown in FIG.
As shown in FIG. 6, it may be made of an insulating material.

【0282】(6) 実施例12 図77及び図78は、本発明の磁気ランダムアクセスメ
モリの実施例12に関わるデバイス構造を示している。
(6) Twelfth Embodiment FIGS. 77 and 78 show the device structure of a magnetic random access memory according to the twelfth embodiment of the present invention.

【0283】本例のデバイス構造では、半導体基板11
上において、横方向(半導体基板の表面に平行な方向)
に複数(本例では、4つ)のTMR素子23が配置され
ている。これらTMR素子23の一端は、読み出し選択
スイッチRSWに共通に接続され、他端は、それぞれ独
立に、データ選択線(読み出しビット線/書き込みワー
ド線)20Bに接続される。
In the device structure of this example, the semiconductor substrate 11
In the upper direction, lateral direction (direction parallel to the surface of the semiconductor substrate)
A plurality of (four in this example) TMR elements 23 are arranged in each. One ends of these TMR elements 23 are commonly connected to a read selection switch RSW, and the other ends are independently connected to a data selection line (read bit line / write word line) 20B.

【0284】これらTMR素子23は、1つの書き込み
ビット線24を共有している。書き込みビット線24
は、複数のTMR素子23の直上に配置され、Y方向に
延びている。書き込みビット線24の側面は、高透磁率
を有するヨーク材26により覆われている。ヨーク材2
6は、データ選択線24の下面よりも上部に窪んでい
る。書き込み動作時には、書き込みビット線24に書き
込み電流が流れる。この書き込み電流により発生した磁
界は、ヨーク材26により、効率よく、TMR素子23
に印加される。
The TMR elements 23 share one write bit line 24. Write bit line 24
Are arranged immediately above the plurality of TMR elements 23 and extend in the Y direction. The side surface of the write bit line 24 is covered with a yoke material 26 having a high magnetic permeability. York material 2
6 is recessed above the lower surface of the data selection line 24. A write current flows through the write bit line 24 during a write operation. The magnetic field generated by this write current is efficiently transferred to the TMR element 23 by the yoke material 26.
Applied to.

【0285】データ選択線20Bは、TMR素子23の
直下に配置され、Y方向に直交するX方向に延びてい
る。データ選択線20Bの側面は、高透磁率を有するヨ
ーク材25Bにより覆われている。ヨーク材25Bは、
書き込みワード線20Bの上面よりも下部に窪んでい
る。
The data selection line 20B is arranged immediately below the TMR element 23 and extends in the X direction orthogonal to the Y direction. The side surface of the data selection line 20B is covered with a yoke material 25B having high magnetic permeability. The yoke material 25B is
It is recessed below the upper surface of the write word line 20B.

【0286】書き込み動作時には、データ選択線20B
に書き込み電流が流れる。この書き込み電流により発生
した磁界は、ヨーク材25Bにより、効率よく、TMR
素子23に印加される。
In the write operation, the data selection line 20B
Write current flows to. The magnetic field generated by this write current is efficiently transferred to the TMR by the yoke material 25B.
It is applied to the element 23.

【0287】なお、ヨーク材25B,26は、図77に
示すように、導電材から構成されていてもよいし、図7
8に示すように、絶縁材から構成されていてもよい。
The yoke members 25B and 26 may be made of a conductive material as shown in FIG.
As shown in FIG. 8, it may be made of an insulating material.

【0288】10. メモリセルアレイ構造 参考例1,2及び実施例1〜12に関わるデバイス構造
により実現されるメモリセルアレイ構造(回路構造)の
例について説明する。
10. An example of a memory cell array structure (circuit structure) realized by the device structures according to the reference examples 1 and 2 and the embodiments 1 to 12 will be described.

【0289】図79は、磁気ランダムアクセスメモリの
メモリセルアレイ構造の主要部を示している。
FIG. 79 shows the main part of the memory cell array structure of the magnetic random access memory.

【0290】このセルアレイ構造は、TMR素子の磁化
容易軸がY方向を向いていることを前提とするため、書
き込みワード線に流れる書き込み電流の向きが、書き込
みデータに応じて変化する。
Since this cell array structure is premised on that the easy axis of magnetization of the TMR element is oriented in the Y direction, the direction of the write current flowing through the write word line changes according to the write data.

【0291】制御信号φ1,φ31,φ32,φ33
は、NチャネルMOSトランジスタQN1,QN31,
QN32,QN33のオン/オフを制御して、データ選
択線(読み出し/書き込みビット線)BL1,BL2,
BL3に電流を流すか否かを決定する。データ選択線B
L1,BL2,BL3の一端(NチャネルMOSトラン
ジスタQN1側)には、電流駆動電源40が接続され
る。電流駆動電源40は、データ選択線BL1,BL
2,BL3の一端の電位をVyにする。
Control signals φ1, φ31, φ32, φ33
Are N-channel MOS transistors QN1, QN31,
By controlling ON / OFF of QN32 and QN33, data selection lines (read / write bit lines) BL1, BL2
It is determined whether or not a current is passed through BL3. Data selection line B
The current drive power supply 40 is connected to one end (on the N-channel MOS transistor QN1 side) of L1, BL2, BL3. The current drive power source 40 is configured by the data selection lines BL1 and BL.
2, the potential at one end of BL3 is set to Vy.

【0292】NチャネルMOSトランジスタQN31,
QN32,QN33は、データ選択線BL1,BL2,
BL3の他端と接地点Vssとの間に接続される。
N-channel MOS transistor QN31,
QN32 and QN33 are data selection lines BL1, BL2,
It is connected between the other end of BL3 and the ground point Vss.

【0293】書き込み動作時においては、制御信号φ1
が“H”レベルとなり、かつ、制御信号φ31,φ3
2,φ33のうちの1つが“H”レベルとなる。例え
ば、メモリセルMC1のTMR素子に対してデータ書き
込みを行う場合には、図80のタイミングチャートに示
すように、制御信号φ1,φ31が“H”レベルとなる
ため、データ選択線BL1に電流が流れる。この時、制
御信号φ41,φ42,φ43は、“L”レベルとなっ
ている。
In the write operation, the control signal φ1
Becomes "H" level and control signals φ31 and φ3
One of 2 and φ33 becomes the “H” level. For example, when data is written to the TMR element of the memory cell MC1, as shown in the timing chart of FIG. 80, the control signals φ1 and φ31 are at the “H” level, so that a current flows through the data selection line BL1. Flowing. At this time, the control signals φ41, φ42, φ43 are at the “L” level.

【0294】また、Vx1は、“1”−書き込みのため
の電流駆動電源電位であり、Vx2は、“0”−書き込
みのための電流駆動電源電位である。
Further, Vx1 is a current drive power supply potential for "1" -writing, and Vx2 is a current drive power supply potential for "0" -writing.

【0295】例えば、“1”−書き込み時には、図80
に示すように、制御信号φ5,φ11が“H”レベルに
なる。この時、制御信号φ6,φ12は、“L”レベル
となっている。このため、書き込みワード線WWL1に
は、左から右(電流駆動電源41から接地点)に向かっ
て電流が流れる。従って、データ選択線BL1と書き込
みワード線WWL1の交点に配置されるメモリセルMC
1のTMR素子に“1”−データが書き込まれる。
For example, at the time of "1" -writing, FIG.
As shown in, the control signals φ5 and φ11 are set to the “H” level. At this time, the control signals φ6 and φ12 are at “L” level. Therefore, a current flows in the write word line WWL1 from left to right (from the current drive power supply 41 to the ground point). Therefore, the memory cell MC arranged at the intersection of the data selection line BL1 and the write word line WWL1.
"1" -data is written in the TMR element of 1.

【0296】また、“0”−書き込み時には、図80に
示すように、制御信号φ6,φ11が“H”レベルにな
る。この時、制御信号φ5,φ12は、“L”レベルと
なっている。このため、書き込みワード線WWL1に
は、右から左(接地点Vssから電流駆動電源42)に
向かって電流が流れる。従って、データ選択線BL1と
書き込みワード線WWL1の交点に配置されるメモリセ
ルMC1のTMR素子に“0”−データが書き込まれ
る。
At the time of "0" -write, the control signals φ6 and φ11 are set to "H" level as shown in FIG. At this time, the control signals φ5 and φ12 are at “L” level. Therefore, a current flows through the write word line WWL1 from right to left (from the ground point Vss to the current drive power supply 42). Therefore, "0" -data is written in the TMR element of the memory cell MC1 arranged at the intersection of the data selection line BL1 and the write word line WWL1.

【0297】このように、書き込み動作時において、制
御信号φ1は、全てのデータ選択線に駆動電流を供給す
るために用いられ、制御信号φ31,φ32,φ33
は、駆動電流を流すデータ選択線を選択するために用い
られる。なお、本例では、データ選択線に流れる駆動電
流の向きは、一定である。制御信号φ5,φ6は、書き
込みワード線に流れる電流の向き(書き込みデータに対
応)を制御するために用いられ、制御信号φ11,φ1
2は、駆動電流を流す書き込みワード線を選択するため
に用いられる。
As described above, during the write operation, the control signal φ1 is used to supply the drive current to all the data selection lines, and the control signals φ31, φ32, φ33 are used.
Is used to select a data selection line through which a drive current flows. In this example, the direction of the drive current flowing through the data selection line is constant. The control signals φ5 and φ6 are used to control the direction of the current flowing through the write word line (corresponding to the write data), and the control signals φ11 and φ1.
2 is used to select a write word line through which a drive current flows.

【0298】本例では、説明を簡単にするため、3×2
のメモリセルアレイを前提としている。書き込みワード
線WWL1,WWL2とデータ選択線BL1,BL2,
BL3の交点には、それぞれ、メモリセル(TMR素
子)が配置される。ここで、メモリセルMC1に記憶さ
れたデータを読み出すためには、制御信号φ21,φ2
2,φ41,φ42,φ43を、以下のように制御す
る。
In this example, in order to simplify the explanation, 3 × 2
It is assumed that the memory cell array of. Write word lines WWL1, WWL2 and data selection lines BL1, BL2
A memory cell (TMR element) is arranged at each intersection of BL3. Here, in order to read the data stored in the memory cell MC1, the control signals φ21, φ2
2, φ41, φ42, and φ43 are controlled as follows.

【0299】即ち、読み出し動作時には、読み出しワー
ド線RWL1に与える制御信号φ21を“H”レベルに
し、読み出しワード線RWL1に繋がるNチャネルMO
Sトランジスタをオン状態とする。この時、他の読み出
しワード線RWL2に与える制御信号φ22は、“L”
レベルとなっている。
That is, during the read operation, the control signal φ21 applied to the read word line RWL1 is set to the “H” level, and the N channel MO connected to the read word line RWL1.
The S transistor is turned on. At this time, the control signal φ22 given to the other read word line RWL2 is “L”.
It is a level.

【0300】また、制御信号φ41を“H”レベルと
し、他の制御信号φ42,φ43を“L”レベルとする
と、読み出し電源43から、メモリセルMC1(Nチャ
ネルMOSトランジスタ及びTMR素子)、データ選択
線BL1、NチャネルMOSトランジスタQN41及び
検出抵抗Rsを経由して、接地点に向かって、駆動電流
が流れる。
When the control signal φ41 is set to "H" level and the other control signals φ42 and φ43 are set to "L" level, the memory cell MC1 (N-channel MOS transistor and TMR element) and data selection from the read power supply 43. A drive current flows toward the ground point via the line BL1, the N-channel MOS transistor QN41 and the detection resistor Rs.

【0301】このため、検出抵抗Rsの両端には、メモ
リセルMC1のデータ値に応じた検出電圧Voが発生す
る。この検出電圧Voを、例えば、センスアンプS/A
により検出することにより、メモリセル(TMR素子)
のデータを読み出すことができる。
Therefore, the detection voltage Vo according to the data value of the memory cell MC1 is generated across the detection resistor Rs. This detection voltage Vo is, for example, sense amplifier S / A
Memory cell (TMR element)
The data of can be read.

【0302】11. 製造方法 次に、参考例1,2及び実施例1〜12に関わるデバイ
ス構造のうち、主なものについて、その製造方法を詳細
に説明する。
11. Manufacturing Method Next, the manufacturing method of the main ones of the device structures according to Reference Examples 1 and 2 and Examples 1 to 12 will be described in detail.

【0303】(1) 実施例3に関わるデバイス構造の製
造方法 まず、図81に示すように、PEP( Photo Engraving
Process )法、CVD(Chemical Vapour Deposition )
法、CMP( Chemical Mechanical Polishing )法など
の周知の方法を用いて、半導体基板11内に、STI構
造の素子分離絶縁層12を形成する。
(1) Method for Manufacturing Device Structure According to Example 3 First, as shown in FIG. 81, PEP (Photo Engraving)
Process) method, CVD (Chemical Vapor Deposition)
The element isolation insulating layer 12 having the STI structure is formed in the semiconductor substrate 11 by using a well-known method such as the CMP (Chemical Mechanical Polishing) method.

【0304】また、素子分離絶縁層12に取り囲まれた
素子領域内に、読み出し選択スイッチとしてのMOSト
ランジスタを形成する。
Further, a MOS transistor as a read selection switch is formed in the element region surrounded by the element isolation insulating layer 12.

【0305】MOSトランジスタは、CVD法、PEP
法及びRIE( Reactive Ion Etching )法により、ゲー
ト絶縁層13及びゲート電極(読み出しワード線)14
を形成した後、イオン注入法により、ソース領域16−
S及びドレイン領域16−Dを形成することにより、容
易に形成できる。なお、ゲート電極14の側壁部には、
CVD法及びRIE法により、側壁絶縁層15を形成し
てもよい。
The MOS transistor is formed by the CVD method or PEP.
Method and RIE (Reactive Ion Etching) method, gate insulating layer 13 and gate electrode (read word line) 14
After the formation of the source region, the source region 16-
It can be easily formed by forming the S and drain regions 16-D. In addition, on the side wall of the gate electrode 14,
The sidewall insulating layer 15 may be formed by the CVD method and the RIE method.

【0306】この後、CVD法により、MOSトランジ
スタを完全に覆う絶縁層28Aを形成する。また、CM
P法を用いて、絶縁層28Aの表面を平坦化する。PE
P法及びRIE法を用いて、絶縁層28A内に、MOS
トランジスタのソース拡散層16−S及びドレイン拡散
層16−Dに達するコンタクトホールを形成する。
Thereafter, the insulating layer 28A which completely covers the MOS transistor is formed by the CVD method. Also, CM
The surface of the insulating layer 28A is flattened by using the P method. PE
Using the P method and the RIE method, the MOS is formed in the insulating layer 28A.
Contact holes reaching the source diffusion layer 16-S and the drain diffusion layer 16-D of the transistor are formed.

【0307】スパッタ法により、絶縁層28A上及びコ
ンタクトホールの内面上に、バリアメタル(例えば、T
a(15nm)とTaN(15nm)の積層)51を形成する。続
けて、絶縁層28A上に、コンタクトホールを完全に満
たす導電材(例えば、不純物を含む導電性ポリシリコン
膜、金属膜など)を形成する。そして、CMP法によ
り、導電材及びバリアメタル51を研磨し、コンタクト
プラグ17A,17Bを形成する。
A barrier metal (for example, T) is formed on the insulating layer 28A and the inner surface of the contact hole by the sputtering method.
a (15 nm) and TaN (15 nm) stack) 51 is formed. Subsequently, a conductive material (for example, a conductive polysilicon film containing impurities, a metal film, etc.) that completely fills the contact hole is formed on the insulating layer 28A. Then, the conductive material and the barrier metal 51 are polished by the CMP method to form the contact plugs 17A and 17B.

【0308】CVD法を用いて、絶縁層28A上に、絶
縁層28Bを形成する。PEP法及びRIE法を用い
て、絶縁層28B内に、配線溝を形成する。スパッタ法
により、絶縁層28B上及び配線溝の内面上に、バリア
メタル(例えば、TaとTaNの積層)52を形成す
る。続けて、スパッタ法により、絶縁層28B上に、配
線溝を完全に満たす導電材(例えば、アルミニウム、銅
などの金属膜)を形成する。この後、CMPにより、導
電材及びバリアメタル52を研磨し、中間層18A及び
ソース線18Bを形成する。
The insulating layer 28B is formed on the insulating layer 28A by the CVD method. A wiring groove is formed in the insulating layer 28B by using the PEP method and the RIE method. A barrier metal (for example, a stack of Ta and TaN) 52 is formed on the insulating layer 28B and the inner surface of the wiring groove by the sputtering method. Subsequently, a conductive material (for example, a metal film of aluminum, copper, or the like) that completely fills the wiring groove is formed on the insulating layer 28B by the sputtering method. After that, the conductive material and the barrier metal 52 are polished by CMP to form the intermediate layer 18A and the source line 18B.

【0309】続けて、CVD法を用いて、絶縁層28B
上に、絶縁層28Cを形成する。PEP法及びRIE法
を用いて、絶縁層28C内に、バイアホール(via hol
e)を形成する。スパッタ法により、絶縁層28C上及
びバイアホールの内面上に、バリアメタル(例えば、T
aとTaNの積層)53を形成する。続けて、スパッタ
法により、絶縁層28C上に、バイアホールを完全に満
たす導電材(例えば、アルミニウム、銅などの金属膜)
を形成する。この後、CMP法により、導電材及びバリ
アメタル53を研磨し、バイアプラグ19を形成する。
Subsequently, the insulating layer 28B is formed by the CVD method.
An insulating layer 28C is formed thereover. By using the PEP method and the RIE method, a via hole is formed in the insulating layer 28C.
e) is formed. A barrier metal (for example, T) is formed on the insulating layer 28C and on the inner surface of the via hole by the sputtering method.
A laminated layer 53 of Ta and TaN) 53 is formed. Subsequently, a conductive material (for example, a metal film such as aluminum or copper) that completely fills the via hole is formed on the insulating layer 28C by the sputtering method.
To form. After that, the conductive material and the barrier metal 53 are polished by the CMP method to form the via plug 19.

【0310】次に、図82に示すように、CVD法を用
いて、絶縁層28C上に、絶縁層29を形成する。PE
P法及びRIE法を用いて、絶縁層29内に、配線溝を
形成する。スパッタ法を用いて、絶縁層29上及び配線
溝内に、高透磁率を有するヨーク材(例えば、NiF
e)25を、約20nmの厚さで形成する。
Next, as shown in FIG. 82, the insulating layer 29 is formed on the insulating layer 28C by the CVD method. PE
A wiring groove is formed in the insulating layer 29 by using the P method and the RIE method. Using a sputtering method, a yoke material (for example, NiF) having high magnetic permeability is formed on the insulating layer 29 and in the wiring groove.
e) Form 25 with a thickness of about 20 nm.

【0311】また、スパッタ法により、絶縁層28C上
及びバイアホールの内面上に、バリアメタル(例えば、
TaとTaNの積層)54を形成する。続けて、スパッ
タ法を用いて、配線溝を完全に満たす導電材(例えば、
アルミニウム、銅、又は、これらの合金(AlCu)など)2
0を形成する。
A barrier metal (eg, a barrier metal) is formed on the insulating layer 28C and on the inner surface of the via hole by the sputtering method.
A Ta / TaN stack) 54 is formed. Then, using a sputtering method, a conductive material that completely fills the wiring groove (for example,
Aluminum, copper, or their alloys (AlCu) etc.) 2
Form 0.

【0312】なお、導電材を銅(Cu)から構成する場
合、この導電層は、例えば、まず、80nm程度のCu
シード層を形成した後に、メッキ法により、Cuシード
層上に、十分に厚い(例えば、約800nm)Cu層を
積み重ねる、という方法で形成することができる。
When the conductive material is made of copper (Cu), this conductive layer is formed of, for example, Cu of about 80 nm.
After forming the seed layer, a sufficiently thick (for example, about 800 nm) Cu layer may be stacked on the Cu seed layer by a plating method.

【0313】この後、CMPにより、導電材20及びバ
リアメタル54を研磨すると、中間層20A及び書き込
みワード線20Bが形成される(図83を参照)。
Thereafter, the conductive material 20 and the barrier metal 54 are polished by CMP to form the intermediate layer 20A and the write word line 20B (see FIG. 83).

【0314】本例では、図83に示すように、導電材2
0A,20Bを配線溝内のみに残した後、図82のヨー
ク材25をエッチング又はCMP法により研磨する。ヨ
ーク材25A,25Bは、その上面が、絶縁層29の上
面(又は導電材20A,20Bの上面)よりも下部に配
置されるような条件で研磨される。このような工程を経
ることにより、書き込みワード線20Bの上面よりも下
部に窪んだヨーク材25Bが形成される。
In this example, as shown in FIG.
After leaving 0A and 20B only in the wiring groove, the yoke material 25 of FIG. 82 is polished by etching or CMP. The yoke materials 25A and 25B are polished under the condition that the upper surfaces thereof are arranged below the upper surface of the insulating layer 29 (or the upper surfaces of the conductive materials 20A and 20B). Through these steps, the yoke material 25B recessed below the upper surface of the write word line 20B is formed.

【0315】次に、図83に示すように、CVD法を用
いて、絶縁層29上に、絶縁層30Aを形成する。PE
P法及びRIE法を用いて、絶縁層30A内に、バイア
ホールを形成する。スパッタ法により、絶縁層30A上
及びバイアホールの内面上に、バリアメタル(例えば、
TaN(10nm))55を形成する。続けて、CVD法によ
り、絶縁層30A上に、バイアホールを完全に満たす導
電材(例えば、タングステンなどの金属膜)を形成す
る。この後、CMP法により、導電材及びバリアメタル
55を研磨し、バイアプラグ21を形成する。
Next, as shown in FIG. 83, the insulating layer 30A is formed on the insulating layer 29 by the CVD method. PE
A via hole is formed in the insulating layer 30A by using the P method and the RIE method. A barrier metal (eg, a barrier metal) is formed on the insulating layer 30A and the inner surface of the via hole by a sputtering method.
TaN (10 nm)) 55 is formed. Subsequently, a conductive material (for example, a metal film such as tungsten) that completely fills the via hole is formed on the insulating layer 30A by the CVD method. After that, the conductive material and the barrier metal 55 are polished by the CMP method to form the via plug 21.

【0316】ここで、絶縁層30Aの厚さ(又はバイア
プラグ21の高さ)は、書き込みワード線20BとTM
R素子23との距離を決定する。磁界の強さは、距離に
反比例して減少していくため、TMR素子を書き込みワ
ード線20Bにできるだけ近づけ、小さな駆動電流によ
りデータの書き換えが行えるようにすることが望まし
い。よって、絶縁層30Aの厚さは、できるだけ薄くす
る。
Here, the thickness of the insulating layer 30A (or the height of the via plug 21) is the same as that of the write word line 20B and TM.
The distance from the R element 23 is determined. Since the strength of the magnetic field decreases in inverse proportion to the distance, it is desirable to bring the TMR element as close as possible to the write word line 20B so that data can be rewritten with a small drive current. Therefore, the thickness of the insulating layer 30A is made as thin as possible.

【0317】CVD法を用いて、絶縁層30A上に、絶
縁層30Bを形成する。PEP法及びRIE法を用い
て、絶縁層30B内に、配線溝を形成する。スパッタ法
により、絶縁層30B上に、配線溝を完全に満たす導電
材(例えば、Taなどの金属膜)を、約50nmの厚さ
で形成する。この後、CMPにより導電材を研磨し、ロ
ーカルインターコネクト線(TMR素子の下部電極)2
2を形成する。
The insulating layer 30B is formed on the insulating layer 30A by the CVD method. A wiring groove is formed in the insulating layer 30B by using the PEP method and the RIE method. A conductive material (for example, a metal film such as Ta) that completely fills the wiring groove is formed with a thickness of about 50 nm on the insulating layer 30B by the sputtering method. After that, the conductive material is polished by CMP, and the local interconnect line (lower electrode of the TMR element) 2
Form 2.

【0318】スパッタ法を用いて、ローカルインターコ
ネクト線22上に、例えば、NiFe(約5nm)、I
rMn(約12nm)、CoFe(約3nm)、AlO
x(約1.2nm)、CoFe(約5nm)及びNiF
e(約15nm)を、順次、形成する。この後、これら
積層膜をパターニングし、TMR素子23を形成する。
By using the sputtering method, for example, NiFe (about 5 nm) or I is formed on the local interconnect line 22.
rMn (about 12 nm), CoFe (about 3 nm), AlO
x (about 1.2 nm), CoFe (about 5 nm) and NiF
e (about 15 nm) are sequentially formed. After that, these laminated films are patterned to form the TMR element 23.

【0319】また、CVD法を用いて、TMR素子23
を覆う絶縁層30Cを形成した後、例えば、CMP法に
よりTMR素子23上の絶縁層30Cを除去し、この絶
縁層30CがTMR素子23の側面のみを覆うようにす
る。
Further, by using the CVD method, the TMR element 23
After forming the insulating layer 30C covering the TMR element 23, the insulating layer 30C on the TMR element 23 is removed by, for example, the CMP method so that the insulating layer 30C covers only the side surface of the TMR element 23.

【0320】次に、図84に示すように、CVD法を用
いて、絶縁層30C上に、絶縁層31を形成する。PE
P法及びRIE法を用いて、TMR素子23上の絶縁層
31に配線溝を形成する。
Next, as shown in FIG. 84, the insulating layer 31 is formed on the insulating layer 30C by the CVD method. PE
A wiring groove is formed in the insulating layer 31 on the TMR element 23 by using the P method and the RIE method.

【0321】CVD法及びRIE法を用いて、絶縁層3
1の配線溝の側壁部に、絶縁層31とは異なる絶縁層5
0を形成する。この後、スパッタ法により、絶縁31上
及び配線溝の内面上に、バリアメタル(例えば、Ti(2
5nm)とTiN(25nm)の積層)56を形成する。続け
て、スパッタ法により、絶縁層31上に、配線溝を完全
に満たす導電材(例えば、AlCu(650nm))を形成す
る。そして、CMPにより、導電材及びバリアメタル5
6を研磨し、データ選択線(読み出し/書き込みビット
線)24を形成する。
The insulating layer 3 is formed by using the CVD method and the RIE method.
The insulating layer 5 different from the insulating layer 31 is formed on the side wall of the wiring groove 1.
Form 0. Thereafter, a barrier metal (for example, Ti (2) is formed on the insulation 31 and the inner surface of the wiring groove by a sputtering method.
5 nm) and TiN (25 nm) are stacked) 56. Subsequently, a conductive material (for example, AlCu (650 nm)) that completely fills the wiring groove is formed on the insulating layer 31 by the sputtering method. Then, by CMP, the conductive material and the barrier metal 5
6 is polished to form a data selection line (read / write bit line) 24.

【0322】次に、図85に示すように、RIE法など
のエッチング方法を用いて、絶縁層50のみを選択的に
エッチングする。絶縁層50は、データ選択線24の下
面近傍のみに残存させる。この後、CVD法を用いて、
絶縁層50が除去された部分を満たすようなヨーク材
(例えば、NiFe)26を、約50nmの厚さで形成
する。このヨーク材26は、データ選択線24上及び絶
縁層31上にも形成される。
Next, as shown in FIG. 85, only the insulating layer 50 is selectively etched by using an etching method such as the RIE method. The insulating layer 50 is left only near the lower surface of the data selection line 24. After that, using the CVD method,
A yoke material (for example, NiFe) 26 that fills the portion where the insulating layer 50 is removed is formed with a thickness of about 50 nm. The yoke material 26 is also formed on the data selection line 24 and the insulating layer 31.

【0323】次に、図86に示すように、PEP法及び
RIE法を用いて、ヨーク材26をパターニングする。
その結果、ヨーク材26は、データ選択線24の上面及
び側面を覆い、かつ、データ選択線24の下面よりも上
部に窪んだ構造となる。
Next, as shown in FIG. 86, the yoke material 26 is patterned by using the PEP method and the RIE method.
As a result, the yoke material 26 has a structure that covers the upper surface and the side surface of the data selection line 24 and is recessed above the lower surface of the data selection line 24.

【0324】以上の工程により、実施例3(図15及び
図16)に関わる磁気ランダムアクセスメモリが完成す
る。
Through the above steps, the magnetic random access memory according to the third embodiment (FIGS. 15 and 16) is completed.

【0325】なお、本例の製造方法では、金属配線20
A,20B,24は、ダマシンプロセスにより形成され
たが、例えば、RIEプロセスにより、金属配線20
A,20B,24を形成することも可能である。
In the manufacturing method of this example, the metal wiring 20
Although A, 20B, and 24 are formed by the damascene process, for example, the metal wiring 20 is formed by the RIE process.
It is also possible to form A, 20B and 24.

【0326】また、本例の製造方法では、ヨーク材25
A,25Bを形成した後にバリアメタル54を形成した
が、これに代えて、例えば、バリアメタル54を形成し
た後にヨーク材25A,25Bを形成してもよい。
In addition, in the manufacturing method of this example, the yoke material 25
Although the barrier metal 54 is formed after forming A and 25B, instead of this, for example, the yoke materials 25A and 25B may be formed after forming the barrier metal 54.

【0327】(2) 実施例6に関わるデバイス構造の製
造方法 まず、図87に示すように、PEP( Photo Engraving
Process )法、CVD(Chemical Vapour Deposition )
法、CMP( Chemical Mechanical Polishing )法など
の周知の方法を用いて、半導体基板11内に、STI構
造の素子分離絶縁層12を形成する。
(2) Method for Manufacturing Device Structure According to Example 6 First, as shown in FIG. 87, PEP (Photo Engraving)
Process) method, CVD (Chemical Vapor Deposition)
The element isolation insulating layer 12 having the STI structure is formed in the semiconductor substrate 11 by using a well-known method such as the CMP (Chemical Mechanical Polishing) method.

【0328】また、素子分離絶縁層12に取り囲まれた
素子領域内に、読み出し選択スイッチとしてのMOSト
ランジスタを形成する。
In addition, a MOS transistor as a read selection switch is formed in the element region surrounded by the element isolation insulating layer 12.

【0329】MOSトランジスタは、CVD法、PEP
法及びRIE( Reactive Ion Etching )法により、ゲー
ト絶縁層13及びゲート電極(読み出しワード線)14
を形成した後、イオン注入法により、ソース領域16−
S及びドレイン領域16−Dを形成することにより、容
易に形成できる。なお、ゲート電極14の側壁部には、
CVD法及びRIE法により、側壁絶縁層15を形成し
てもよい。
The MOS transistor is formed by the CVD method or PEP.
Method and RIE (Reactive Ion Etching) method, gate insulating layer 13 and gate electrode (read word line) 14
After the formation of the source region, the source region 16-
It can be easily formed by forming the S and drain regions 16-D. In addition, on the side wall of the gate electrode 14,
The sidewall insulating layer 15 may be formed by the CVD method and the RIE method.

【0330】この後、CVD法により、MOSトランジ
スタを完全に覆う絶縁層28Aを形成する。また、CM
P法を用いて、絶縁層28Aの表面を平坦化する。PE
P法及びRIE法を用いて、絶縁層28A内に、MOS
トランジスタのソース拡散層16−S及びドレイン拡散
層16−Dに達するコンタクトホールを形成する。
Thereafter, the insulating layer 28A which completely covers the MOS transistor is formed by the CVD method. Also, CM
The surface of the insulating layer 28A is flattened by using the P method. PE
Using the P method and the RIE method, the MOS is formed in the insulating layer 28A.
Contact holes reaching the source diffusion layer 16-S and the drain diffusion layer 16-D of the transistor are formed.

【0331】スパッタ法により、絶縁層28A上及びコ
ンタクトホールの内面上に、バリアメタル(例えば、T
a(15nm)とTaN(15nm)の積層)51を形成する。続
けて、絶縁層28A上に、コンタクトホールを完全に満
たす導電材(例えば、不純物を含む導電性ポリシリコン
膜、金属膜など)を形成する。そして、CMP法によ
り、導電材及びバリアメタル51を研磨し、コンタクト
プラグ17A,17Bを形成する。
A barrier metal (for example, T) is formed on the insulating layer 28A and the inner surface of the contact hole by the sputtering method.
a (15 nm) and TaN (15 nm) stack) 51 is formed. Subsequently, a conductive material (for example, a conductive polysilicon film containing impurities, a metal film, etc.) that completely fills the contact hole is formed on the insulating layer 28A. Then, the conductive material and the barrier metal 51 are polished by the CMP method to form the contact plugs 17A and 17B.

【0332】CVD法を用いて、絶縁層28A上に、絶
縁層28Bを形成する。PEP法及びRIE法を用い
て、絶縁層28B内に、配線溝を形成する。スパッタ法
により、絶縁層28B上及び配線溝の内面上に、バリア
メタル(例えば、TaとTaNの積層)52を形成す
る。続けて、スパッタ法により、絶縁層28B上に、配
線溝を完全に満たす導電材(例えば、アルミニウム、銅
などの金属膜)を形成する。この後、CMPにより、導
電材及びバリアメタル52を研磨し、中間層18A及び
ソース線18Bを形成する。
The insulating layer 28B is formed on the insulating layer 28A by the CVD method. A wiring groove is formed in the insulating layer 28B by using the PEP method and the RIE method. A barrier metal (for example, a stack of Ta and TaN) 52 is formed on the insulating layer 28B and the inner surface of the wiring groove by the sputtering method. Subsequently, a conductive material (for example, a metal film of aluminum, copper, or the like) that completely fills the wiring groove is formed on the insulating layer 28B by the sputtering method. After that, the conductive material and the barrier metal 52 are polished by CMP to form the intermediate layer 18A and the source line 18B.

【0333】続けて、CVD法を用いて、絶縁層28B
上に、絶縁層28Cを形成する。PEP法及びRIE法
を用いて、絶縁層28C内に、バイアホール(via hol
e)を形成する。スパッタ法により、絶縁層28C上及
びバイアホールの内面上に、バリアメタル(例えば、T
aとTaNの積層)53を形成する。続けて、スパッタ
法により、絶縁層28C上に、バイアホールを完全に満
たす導電材(例えば、アルミニウム、銅などの金属膜)
を形成する。この後、CMP法により、導電材及びバリ
アメタル53を研磨し、バイアプラグ19を形成する。
Then, the insulating layer 28B is formed by using the CVD method.
An insulating layer 28C is formed thereover. By using the PEP method and the RIE method, a via hole is formed in the insulating layer 28C.
e) is formed. A barrier metal (for example, T) is formed on the insulating layer 28C and on the inner surface of the via hole by the sputtering method.
A laminated layer 53 of Ta and TaN) 53 is formed. Subsequently, a conductive material (for example, a metal film such as aluminum or copper) that completely fills the via hole is formed on the insulating layer 28C by the sputtering method.
To form. After that, the conductive material and the barrier metal 53 are polished by the CMP method to form the via plug 19.

【0334】次に、図88に示すように、CVD法を用
いて、絶縁層28C上に、絶縁層29を形成する。PE
P法及びRIE法を用いて、絶縁層29内に、配線溝を
形成する。スパッタ法を用いて、絶縁層29上及び配線
溝内に、高透磁率を有するヨーク材(例えば、NiF
e)25A,25Bを、約20nmの厚さで形成する。
この後、RIE法を用いて、ヨーク材25A,25Bを
エッチングすると、このヨーク材25A,25Bは、配
線溝の側壁部のみに残存する。
Next, as shown in FIG. 88, the insulating layer 29 is formed on the insulating layer 28C by the CVD method. PE
A wiring groove is formed in the insulating layer 29 by using the P method and the RIE method. Using a sputtering method, a yoke material (for example, NiF) having high magnetic permeability is formed on the insulating layer 29 and in the wiring groove.
e) Form 25A and 25B with a thickness of about 20 nm.
After that, when the yoke materials 25A and 25B are etched by using the RIE method, the yoke materials 25A and 25B remain only on the side wall portion of the wiring groove.

【0335】スパッタ法により、絶縁層29上及び配線
溝の内面上に、バリアメタル(例えば、TaとTaNの
積層)54を形成する。続けて、スパッタ法を用いて、
絶縁層29上に、配線溝を完全に満たす導電材(例え
ば、アルミニウム、銅などの金属膜)20を形成する。
この後、CMPにより、導電材20及びバリアメタル5
4を研磨すると、中間層20A及び書き込みワード線2
0Bが形成される(図89を参照)。
A barrier metal (for example, a stack of Ta and TaN) 54 is formed on the insulating layer 29 and the inner surface of the wiring groove by the sputtering method. Then, using the sputtering method,
On the insulating layer 29, a conductive material (for example, a metal film such as aluminum or copper) 20 that completely fills the wiring groove is formed.
After that, the conductive material 20 and the barrier metal 5 are formed by CMP.
4 is polished, intermediate layer 20A and write word line 2
0B is formed (see FIG. 89).

【0336】ここで、本例では、図89に示すように、
導電材20A,20Bを配線溝内のみに残した後、ヨー
ク材25A,25Bをエッチング又はCMP法により研
磨する。ヨーク材25A,25Bは、その上面が、絶縁
層29の上面(又は導電材20A,20Bの上面)より
も下部に配置されるような条件で研磨される。このよう
な工程を経ることにより、書き込みワード線20Bの上
面よりも下部に窪んだヨーク材25Bが形成される。
Here, in this example, as shown in FIG.
After leaving the conductive materials 20A and 20B only in the wiring grooves, the yoke materials 25A and 25B are polished by etching or CMP. The yoke materials 25A and 25B are polished under the condition that the upper surfaces thereof are arranged below the upper surface of the insulating layer 29 (or the upper surfaces of the conductive materials 20A and 20B). Through these steps, the yoke material 25B recessed below the upper surface of the write word line 20B is formed.

【0337】次に、図89に示すように、CVD法を用
いて、絶縁層29上に、絶縁層30Aを形成する。PE
P法及びRIE法を用いて、絶縁層30A内に、バイア
ホールを形成する。スパッタ法により、絶縁層30A上
及びバイアホールの内面上に、バリアメタル(例えば、
TaとTaNの積層)55を形成する。続けて、CVD
法により、絶縁層30A上に、バイアホールを完全に満
たす導電材(例えば、タングステンなどの金属膜)を形
成する。この後、CMP法により、導電材及びバリアメ
タル55を研磨し、バイアプラグ21を形成する。
Next, as shown in FIG. 89, the insulating layer 30A is formed on the insulating layer 29 by the CVD method. PE
A via hole is formed in the insulating layer 30A by using the P method and the RIE method. A barrier metal (eg, a barrier metal) is formed on the insulating layer 30A and the inner surface of the via hole by a sputtering method.
A Ta / TaN stack) 55 is formed. Continuous CVD
By the method, a conductive material (for example, a metal film such as tungsten) that completely fills the via hole is formed on the insulating layer 30A. After that, the conductive material and the barrier metal 55 are polished by the CMP method to form the via plug 21.

【0338】ここで、絶縁層30Aの厚さ(又はバイア
プラグ21の高さ)は、書き込みワード線20BとTM
R素子23との距離を決定する。磁界の強さは、距離に
反比例して減少していくため、TMR素子を書き込みワ
ード線20Bにできるだけ近づけ、小さな駆動電流によ
りデータの書き換えが行えるようにすることが望まし
い。よって、絶縁層30Aの厚さは、できるだけ薄くす
る。
Here, the thickness of the insulating layer 30A (or the height of the via plug 21) is the same as that of the write word line 20B and TM.
The distance from the R element 23 is determined. Since the strength of the magnetic field decreases in inverse proportion to the distance, it is desirable to bring the TMR element as close as possible to the write word line 20B so that data can be rewritten with a small drive current. Therefore, the thickness of the insulating layer 30A is made as thin as possible.

【0339】CVD法を用いて、絶縁層30A上に、絶
縁層30Bを形成する。PEP法及びRIE法を用い
て、絶縁層30B内に、配線溝を形成する。スパッタ法
により、絶縁層30B上に、配線溝を完全に満たす導電
材(例えば、Taなどの金属膜)を形成する。この後、
CMPにより導電材を研磨し、ローカルインターコネク
ト線(TMR素子の下部電極)22を形成する。
The insulating layer 30B is formed on the insulating layer 30A by the CVD method. A wiring groove is formed in the insulating layer 30B by using the PEP method and the RIE method. A conductive material (for example, a metal film such as Ta) that completely fills the wiring groove is formed on the insulating layer 30B by a sputtering method. After this,
The conductive material is polished by CMP to form a local interconnect line (lower electrode of TMR element) 22.

【0340】CVD法を用いて、ローカルインターコネ
クト線22上に、例えば、NiFe(約5nm)、Ir
Mn(約12nm)、CoFe(約3nm)、AlOx
(約1.2nm)、CoFe(約5nm)及びNiFe
(約15nm)を、順次、形成する。この後、これら積
層膜をパターニングし、TMR素子23を形成する。
By using the CVD method, for example, NiFe (about 5 nm), Ir is formed on the local interconnect line 22.
Mn (about 12 nm), CoFe (about 3 nm), AlOx
(About 1.2 nm), CoFe (about 5 nm) and NiFe
(About 15 nm) are sequentially formed. After that, these laminated films are patterned to form the TMR element 23.

【0341】また、CVD法を用いて、TMR素子23
を覆う絶縁層30Cを形成した後、例えば、CMP法に
よりTMR素子23上の絶縁層30Cを除去し、この絶
縁層30CがTMR素子23の側面のみを覆うようにす
る。
Further, the TMR element 23 is formed by using the CVD method.
After forming the insulating layer 30C covering the TMR element 23, the insulating layer 30C on the TMR element 23 is removed by, for example, the CMP method so that the insulating layer 30C covers only the side surface of the TMR element 23.

【0342】次に、図90に示すように、CVD法を用
いて、絶縁層30C上に、絶縁層31を形成する。PE
P法及びRIE法を用いて、TMR素子23上の絶縁層
31に配線溝を形成する。
Next, as shown in FIG. 90, the insulating layer 31 is formed on the insulating layer 30C by the CVD method. PE
A wiring groove is formed in the insulating layer 31 on the TMR element 23 by using the P method and the RIE method.

【0343】CVD法及びRIE法を用いて、絶縁層3
1の配線溝の側壁部に、絶縁層31とは異なる絶縁層5
0を形成する。この後、スパッタ法により、絶縁層31
上及び配線溝の内面上に、バリアメタル(例えば、Ti
(25nm)とTiN(25nm)の積層)56を形成する。続け
て、スパッタ法により、絶縁層31上に、配線溝を完全
に満たす導電材(例えば、AlCu(650nm))を形成す
る。そして、CMPにより、導電材及びバリアメタル5
6を研磨し、データ選択線(読み出し/書き込みビット
線)24を形成する。
The insulating layer 3 is formed by using the CVD method and the RIE method.
The insulating layer 5 different from the insulating layer 31 is formed on the side wall of the wiring groove 1.
Form 0. After that, the insulating layer 31 is formed by the sputtering method.
A barrier metal (for example, Ti
(25 nm) and TiN (25 nm) lamination) 56 is formed. Subsequently, a conductive material (for example, AlCu (650 nm)) that completely fills the wiring groove is formed on the insulating layer 31 by the sputtering method. Then, by CMP, the conductive material and the barrier metal 5
6 is polished to form a data selection line (read / write bit line) 24.

【0344】次に、図91に示すように、RIE法など
のエッチング方法を用いて、絶縁層50のみを選択的に
エッチングする。絶縁層50は、データ選択線24の下
面近傍のみに残存させる。この後、CVD法を用いて、
絶縁層50が除去された部分を満たすようなヨーク材2
6を形成する。このヨーク材26は、データ選択線24
上及び絶縁層31上にも形成される。
Next, as shown in FIG. 91, only the insulating layer 50 is selectively etched by using an etching method such as RIE. The insulating layer 50 is left only near the lower surface of the data selection line 24. After that, using the CVD method,
The yoke material 2 that fills the part where the insulating layer 50 is removed
6 is formed. This yoke material 26 is used for the data selection line 24.
It is also formed on the top and the insulating layer 31.

【0345】次に、図92に示すように、CMP法又は
RIE法を用いて、ヨーク材26をエッチングする。そ
の結果、データ選択線24上及び絶縁層31上のヨーク
材26は、除去され、ヨーク材26は、データ選択線2
4の側面のみを覆い、かつ、データ選択線24の下面よ
りも上部に窪んだ構造となる。
Next, as shown in FIG. 92, the yoke material 26 is etched by the CMP method or the RIE method. As a result, the yoke material 26 on the data selection line 24 and the insulating layer 31 is removed, and the yoke material 26 is removed from the data selection line 2.
4 has a structure that covers only the side surface and is recessed above the lower surface of the data selection line 24.

【0346】以上の工程により、実施例6(図59及び
図60)に関わる磁気ランダムアクセスメモリが完成す
る。
Through the above steps, the magnetic random access memory according to the sixth embodiment (FIGS. 59 and 60) is completed.

【0347】なお、本例の製造方法では、金属配線20
A,20B,24は、ダマシンプロセスにより形成され
たが、例えば、RIEプロセスにより、金属配線20
A,20B,24を形成することも可能である。
In the manufacturing method of this example, the metal wiring 20
Although A, 20B, and 24 are formed by the damascene process, for example, the metal wiring 20 is formed by the RIE process.
It is also possible to form A, 20B and 24.

【0348】また、本例の製造方法では、ヨーク材25
A,25Bを形成した後にバリアメタル54を形成した
が、これに代えて、例えば、バリアメタル54を形成し
た後にヨーク材25A,25Bを形成してもよい。
Further, in the manufacturing method of this example, the yoke material 25
Although the barrier metal 54 is formed after forming A and 25B, instead of this, for example, the yoke materials 25A and 25B may be formed after forming the barrier metal 54.

【0349】ところで、データ選択線24の側面を覆う
ヨーク材26については、以下に示すような方法で形成
することもできる。
By the way, the yoke material 26 covering the side surface of the data selection line 24 can also be formed by the following method.

【0350】まず、図93に示すように、CVD法を用
いて、絶縁層30C上に、絶縁層31を形成する。PE
P法及びRIE法を用いて、TMR素子23上の絶縁層
31に配線溝を形成する。この後、スパッタ法により、
絶縁層31上及び配線溝の内面上に、バリアメタル(例
えば、Ti(25nm)とTiN(25nm)の積層)56を形成
する。続けて、スパッタ法により、絶縁層31上に、配
線溝を完全に満たす導電材(例えば、AlCu(650n
m))を形成する。そして、CMPにより、導電材及びバ
リアメタル56を研磨し、データ選択線(読み出し/書
き込みビット線)24を形成する。
First, as shown in FIG. 93, the insulating layer 31 is formed on the insulating layer 30C by the CVD method. PE
A wiring groove is formed in the insulating layer 31 on the TMR element 23 by using the P method and the RIE method. After this, by the sputtering method,
A barrier metal (for example, a stack of Ti (25 nm) and TiN (25 nm)) 56 is formed on the insulating layer 31 and the inner surface of the wiring groove. Then, a conductive material (for example, AlCu (650n) which completely fills the wiring groove is formed on the insulating layer 31 by the sputtering method.
m)) is formed. Then, the conductive material and the barrier metal 56 are polished by CMP to form the data selection line (read / write bit line) 24.

【0351】次に、図94に示すように、RIE法など
のエッチング方法を用いて、絶縁層31のみを選択的に
エッチングする。絶縁層31は、データ選択線24の下
面近傍のみに残存させる。
Next, as shown in FIG. 94, only the insulating layer 31 is selectively etched by using an etching method such as RIE. The insulating layer 31 is left only near the lower surface of the data selection line 24.

【0352】次に、図95に示すように、CVD法を用
いて、絶縁層31上並びにデータ選択線24の側面上及
び上面上に、ヨーク材(例えば、NiFe)26を、約
50nmの厚さで形成する。そして、RIE法により、
このヨーク材26をエッチングすると、データ選択線2
4上及び絶縁層31上のヨーク材26は、除去され、ヨ
ーク材26は、データ選択線24の側面のみを覆い、か
つ、データ選択線24の下面よりも上部に窪んだ構造と
なる。
Next, as shown in FIG. 95, a yoke material (for example, NiFe) 26 having a thickness of about 50 nm is formed on the insulating layer 31 and on the side surface and the upper surface of the data selection line 24 by the CVD method. To form. Then, by the RIE method,
When this yoke material 26 is etched, the data selection line 2
4, the yoke material 26 on the insulating layer 31 is removed, and the yoke material 26 has a structure that covers only the side surface of the data selection line 24 and is recessed above the lower surface of the data selection line 24.

【0353】以上の工程により、実施例6(図59及び
図60)に関わる磁気ランダムアクセスメモリが完成す
る。
Through the above steps, the magnetic random access memory according to the sixth embodiment (FIGS. 59 and 60) is completed.

【0354】12. その他 参考例1,2及び実施例1−6並びに製造方法の説明に
おいては、1つのTMR素子と1つの読み出し選択スイ
ッチ(MOSトランジスタ)によりメモリセルが構成さ
れ、書き込みワード線とデータ選択線(読み出し/書き
込みビット線)を有する磁気ランダムアクセスメモリを
例に説明した。
12. In the other reference examples 1 and 2, the embodiments 1-6 and the description of the manufacturing method, one TMR element and one read selection switch (MOS transistor) constitute a memory cell, and a write word line and a data selection line (readout) are read. A magnetic random access memory having a / write bit line) has been described as an example.

【0355】しかし、本発明は、当然に、このようなセ
ルアレイ構造の磁気ランダムアクセスメモリに限定され
るものではなく、例えば、実施例7−12にも示したよ
うに、それらのデバイス構造も含めて、全ての磁気ラン
ダムアクセスメモリに適用可能である。
However, the present invention is not of course limited to the magnetic random access memory having such a cell array structure, and, for example, as shown in Examples 7-12, includes those device structures. And is applicable to all magnetic random access memories.

【0356】例えば、読み出し選択スイッチを有しない
磁気ランダムアクセスメモリ、読み出しビット線と書き
込みビットを別々に設けた磁気ランダムアクセスメモ
リ、1つのTMR素子に複数ビットを記憶させるように
した磁気ランダムアクセスメモリなどにも適用できる。
For example, a magnetic random access memory having no read selection switch, a magnetic random access memory provided with a read bit line and a write bit separately, a magnetic random access memory having a plurality of bits stored in one TMR element, etc. Can also be applied to.

【0357】[0357]

【発明の効果】以上、説明したように、本発明の磁気ラ
ンダムアクセスメモリによれば、書き込みワード線及び
書き込みビット線の表面の一部に、高透磁率を有するヨ
ーク材を設け、かつ、そのヨーク材をTMR素子側に対
し反対側に窪ませたことにより、書き込みワード線とT
MR素子との短絡の可能性を低くでき、書き込み動作
時、合成磁界を、効率よく、TMR素子に作用させるこ
とができる。
As described above, according to the magnetic random access memory of the present invention, the yoke material having a high magnetic permeability is provided on a part of the surface of the write word line and the write bit line, and By recessing the yoke material on the side opposite to the TMR element side, the write word line and the T
The possibility of short-circuiting with the MR element can be reduced, and the combined magnetic field can efficiently act on the TMR element during the writing operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の磁気ランダムアクセスメモリの参考例
1を示す断面図。
FIG. 1 is a sectional view showing a reference example 1 of a magnetic random access memory according to the present invention.

【図2】本発明の磁気ランダムアクセスメモリの参考例
1を示す断面図。
FIG. 2 is a sectional view showing a reference example 1 of a magnetic random access memory according to the present invention.

【図3】本発明の磁気ランダムアクセスメモリの参考例
2を示す断面図。
FIG. 3 is a sectional view showing Reference Example 2 of the magnetic random access memory of the present invention.

【図4】本発明の磁気ランダムアクセスメモリの参考例
2を示す断面図。
FIG. 4 is a sectional view showing Reference Example 2 of the magnetic random access memory of the present invention.

【図5】本発明の磁気ランダムアクセスメモリの参考例
2を示す断面図。
FIG. 5 is a cross-sectional view showing a reference example 2 of the magnetic random access memory of the present invention.

【図6】本発明の磁気ランダムアクセスメモリの参考例
2を示す断面図。
FIG. 6 is a sectional view showing Reference Example 2 of the magnetic random access memory of the present invention.

【図7】本発明の磁気ランダムアクセスメモリの実施例
1を示す断面図。
FIG. 7 is a sectional view showing a magnetic random access memory according to a first embodiment of the present invention.

【図8】本発明の磁気ランダムアクセスメモリの実施例
1を示す断面図。
FIG. 8 is a sectional view showing a magnetic random access memory according to a first embodiment of the present invention.

【図9】本発明の磁気ランダムアクセスメモリの実施例
1を示す断面図。
FIG. 9 is a sectional view showing a magnetic random access memory according to a first embodiment of the present invention.

【図10】本発明の磁気ランダムアクセスメモリの実施
例1を示す断面図。
FIG. 10 is a sectional view showing a magnetic random access memory according to a first embodiment of the present invention.

【図11】実施例1の変形例を示す断面図。FIG. 11 is a cross-sectional view showing a modified example of the first embodiment.

【図12】実施例1の変形例を示す断面図。FIG. 12 is a cross-sectional view showing a modified example of the first embodiment.

【図13】実施例1の変形例を示す断面図。FIG. 13 is a cross-sectional view showing a modified example of the first embodiment.

【図14】実施例1の変形例を示す断面図。FIG. 14 is a sectional view showing a modified example of the first embodiment.

【図15】実施例1の変形例を示す断面図。FIG. 15 is a sectional view showing a modification of the first embodiment.

【図16】実施例1の変形例を示す断面図。FIG. 16 is a sectional view showing a modified example of the first embodiment.

【図17】実施例1の変形例を示す断面図。FIG. 17 is a cross-sectional view showing a modified example of the first embodiment.

【図18】実施例1の変形例を示す断面図。FIG. 18 is a cross-sectional view showing a modified example of the first embodiment.

【図19】本発明の磁気ランダムアクセスメモリの実施
例2を示す断面図。
FIG. 19 is a sectional view showing a magnetic random access memory according to a second embodiment of the present invention.

【図20】本発明の磁気ランダムアクセスメモリの実施
例2を示す断面図。
FIG. 20 is a sectional view showing Embodiment 2 of the magnetic random access memory of the present invention.

【図21】本発明の磁気ランダムアクセスメモリの実施
例2を示す断面図。
FIG. 21 is a sectional view showing Embodiment 2 of the magnetic random access memory of the present invention.

【図22】本発明の磁気ランダムアクセスメモリの実施
例2を示す断面図。
22 is a sectional view showing Embodiment 2 of the magnetic random access memory of the present invention. FIG.

【図23】実施例2の変形例を示す断面図。FIG. 23 is a cross-sectional view showing a modified example of the second embodiment.

【図24】実施例2の変形例を示す断面図。FIG. 24 is a sectional view showing a modification of the second embodiment.

【図25】実施例2の変形例を示す断面図。FIG. 25 is a cross-sectional view showing a modified example of the second embodiment.

【図26】実施例2の変形例を示す断面図。FIG. 26 is a sectional view showing a modified example of the second embodiment.

【図27】実施例2の変形例を示す断面図。FIG. 27 is a cross-sectional view showing a modified example of the second embodiment.

【図28】実施例2の変形例を示す断面図。FIG. 28 is a cross-sectional view showing a modified example of the second embodiment.

【図29】実施例2の変形例を示す断面図。FIG. 29 is a cross-sectional view showing a modified example of the second embodiment.

【図30】実施例2の変形例を示す断面図。FIG. 30 is a cross-sectional view showing a modified example of the second embodiment.

【図31】本発明の磁気ランダムアクセスメモリの実施
例3を示す断面図。
FIG. 31 is a sectional view showing Embodiment 3 of the magnetic random access memory of the present invention.

【図32】本発明の磁気ランダムアクセスメモリの実施
例3を示す断面図。
32 is a sectional view showing Embodiment 3 of the magnetic random access memory of the present invention. FIG.

【図33】本発明の磁気ランダムアクセスメモリの実施
例3を示す断面図。
FIG. 33 is a sectional view showing Embodiment 3 of the magnetic random access memory of the present invention.

【図34】本発明の磁気ランダムアクセスメモリの実施
例3を示す断面図。
FIG. 34 is a sectional view showing a magnetic random access memory according to a third embodiment of the present invention.

【図35】本発明の磁気ランダムアクセスメモリの実施
例4を示す断面図。
FIG. 35 is a sectional view showing Embodiment 4 of the magnetic random access memory of the present invention.

【図36】本発明の磁気ランダムアクセスメモリの実施
例4を示す断面図。
FIG. 36 is a sectional view showing a magnetic random access memory according to a fourth embodiment of the present invention.

【図37】本発明の磁気ランダムアクセスメモリの実施
例4を示す断面図。
FIG. 37 is a sectional view showing a magnetic random access memory according to a fourth embodiment of the present invention.

【図38】本発明の磁気ランダムアクセスメモリの実施
例4を示す断面図。
FIG. 38 is a sectional view showing Embodiment 4 of the magnetic random access memory of the present invention.

【図39】実施例4の変形例を示す断面図。FIG. 39 is a sectional view showing a modified example of the fourth embodiment.

【図40】実施例4の変形例を示す断面図。FIG. 40 is a sectional view showing a modification of the fourth embodiment.

【図41】実施例4の変形例を示す断面図。FIG. 41 is a sectional view showing a modification of the fourth embodiment.

【図42】実施例4の変形例を示す断面図。FIG. 42 is a sectional view showing a modification of the fourth embodiment.

【図43】実施例4の変形例を示す断面図。FIG. 43 is a cross-sectional view showing a modified example of the fourth embodiment.

【図44】実施例4の変形例を示す断面図。FIG. 44 is a sectional view showing a modification of the fourth embodiment.

【図45】実施例4の変形例を示す断面図。FIG. 45 is a sectional view showing a modification of the fourth embodiment.

【図46】実施例4の変形例を示す断面図。FIG. 46 is a sectional view showing a modification of the fourth embodiment.

【図47】本発明の磁気ランダムアクセスメモリの実施
例5を示す断面図。
FIG. 47 is a sectional view showing a magnetic random access memory according to a fifth embodiment of the present invention.

【図48】本発明の磁気ランダムアクセスメモリの実施
例5を示す断面図。
FIG. 48 is a sectional view showing a magnetic random access memory according to a fifth embodiment of the present invention.

【図49】本発明の磁気ランダムアクセスメモリの実施
例5を示す断面図。
FIG. 49 is a sectional view showing Embodiment 5 of the magnetic random access memory of the present invention.

【図50】本発明の磁気ランダムアクセスメモリの実施
例5を示す断面図。
50 is a sectional view showing Embodiment 5 of the magnetic random access memory of the present invention. FIG.

【図51】実施例5の変形例を示す断面図。FIG. 51 is a sectional view showing a modification of the fifth embodiment.

【図52】実施例5の変形例を示す断面図。FIG. 52 is a sectional view showing a modification of the fifth embodiment.

【図53】実施例5の変形例を示す断面図。FIG. 53 is a sectional view showing a modification of the fifth embodiment.

【図54】実施例5の変形例を示す断面図。FIG. 54 is a sectional view showing a modification of the fifth embodiment.

【図55】実施例5の変形例を示す断面図。FIG. 55 is a sectional view showing a modification of the fifth embodiment.

【図56】実施例5の変形例を示す断面図。FIG. 56 is a sectional view showing a modification of the fifth embodiment.

【図57】実施例5の変形例を示す断面図。FIG. 57 is a sectional view showing a modification of the fifth embodiment.

【図58】実施例5の変形例を示す断面図。FIG. 58 is a sectional view showing a modification of the fifth embodiment.

【図59】本発明の磁気ランダムアクセスメモリの実施
例6を示す断面図。
FIG. 59 is a sectional view showing Embodiment 6 of the magnetic random access memory of the present invention.

【図60】本発明の磁気ランダムアクセスメモリの実施
例6を示す断面図。
FIG. 60 is a sectional view showing Embodiment 6 of the magnetic random access memory of the present invention.

【図61】本発明の磁気ランダムアクセスメモリの実施
例6を示す断面図。
FIG. 61 is a sectional view showing a magnetic random access memory according to a sixth embodiment of the present invention.

【図62】本発明の磁気ランダムアクセスメモリの実施
例6を示す断面図。
FIG. 62 is a sectional view showing Embodiment 6 of the magnetic random access memory of the present invention.

【図63】本発明の磁気ランダムアクセスメモリの実施
例7を示す断面図。
63 is a sectional view showing Embodiment 7 of the magnetic random access memory of the present invention. FIG.

【図64】本発明の磁気ランダムアクセスメモリの実施
例7を示す断面図。
64 is a sectional view showing Embodiment 7 of the magnetic random access memory of the present invention. FIG.

【図65】本発明の磁気ランダムアクセスメモリの実施
例8を示す断面図。
FIG. 65 is a sectional view showing Embodiment 8 of the magnetic random access memory of the present invention.

【図66】本発明の磁気ランダムアクセスメモリの実施
例8を示す断面図。
FIG. 66 is a sectional view showing an eighth embodiment of the magnetic random access memory of the present invention.

【図67】本発明の磁気ランダムアクセスメモリの実施
例9を示す断面図。
FIG. 67 is a sectional view showing Embodiment 9 of the magnetic random access memory of the present invention.

【図68】本発明の磁気ランダムアクセスメモリの実施
例9を示す断面図。
68 is a sectional view showing Embodiment 9 of the magnetic random access memory of the present invention. FIG.

【図69】本発明の磁気ランダムアクセスメモリの実施
例9を示す断面図。
FIG. 69 is a sectional view showing Embodiment 9 of the magnetic random access memory of the present invention.

【図70】本発明の磁気ランダムアクセスメモリの実施
例9を示す断面図。
70 is a sectional view showing Embodiment 9 of the magnetic random access memory of the present invention. FIG.

【図71】本発明の磁気ランダムアクセスメモリの実施
例10を示す断面図。
71 is a sectional view showing Embodiment 10 of the magnetic random access memory of the present invention. FIG.

【図72】本発明の磁気ランダムアクセスメモリの実施
例10を示す断面図。
72 is a sectional view showing Embodiment 10 of the magnetic random access memory of the present invention. FIG.

【図73】本発明の磁気ランダムアクセスメモリの実施
例10を示す断面図。
73 is a sectional view showing Embodiment 10 of the magnetic random access memory of the present invention. FIG.

【図74】本発明の磁気ランダムアクセスメモリの実施
例10を示す断面図。
FIG. 74 is a sectional view showing Embodiment 10 of the magnetic random access memory of the present invention.

【図75】本発明の磁気ランダムアクセスメモリの実施
例11を示す断面図。
FIG. 75 is a sectional view showing Embodiment 11 of the magnetic random access memory of the present invention.

【図76】本発明の磁気ランダムアクセスメモリの実施
例11を示す断面図。
76 is a sectional view showing Embodiment 11 of the magnetic random access memory of the present invention. FIG.

【図77】本発明の磁気ランダムアクセスメモリの実施
例12を示す断面図。
77 is a sectional view showing Embodiment 12 of the magnetic random access memory of the present invention. FIG.

【図78】本発明の磁気ランダムアクセスメモリの実施
例12を示す断面図。
FIG. 78 is a sectional view showing Embodiment 12 of the magnetic random access memory of the present invention.

【図79】本発明の磁気ランダムアクセスメモリのセル
アレイの構造例を示す回路図。
FIG. 79 is a circuit diagram showing a structural example of a cell array of the magnetic random access memory of the present invention.

【図80】図79のセルアレイの動作波形を示す図。80 is a diagram showing operating waveforms of the cell array of FIG. 79. FIG.

【図81】実施例3のデバイス構造の製造方法の一工程
を示す断面図。
81 is a cross-sectional view showing a step in the device structure manufacturing method of Example 3. FIG.

【図82】実施例3のデバイス構造の製造方法の一工程
を示す断面図。
82 is a cross-sectional view showing a step in the device structure manufacturing method of Example 3. FIG.

【図83】実施例3のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 83 is a cross-sectional view showing a step in the device structure manufacturing method of the third example.

【図84】実施例3のデバイス構造の製造方法の一工程
を示す断面図。
84 is a cross-sectional view showing a step in the method of manufacturing the device structure according to Example 3. FIG.

【図85】実施例3のデバイス構造の製造方法の一工程
を示す断面図。
85 is a cross-sectional view showing a step in the device structure manufacturing method of Example 3. FIG.

【図86】実施例3のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 86 is a cross-sectional view showing a step in the device structure manufacturing method of Example 3.

【図87】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 87 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6.

【図88】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
88 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6. FIG.

【図89】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 89 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6.

【図90】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 90 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6.

【図91】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 91 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6.

【図92】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 92 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6.

【図93】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 93 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6.

【図94】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 94 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6.

【図95】実施例6のデバイス構造の製造方法の一工程
を示す断面図。
FIG. 95 is a cross-sectional view showing a step in the device structure manufacturing method of Example 6.

【図96】TMR素子の構造例を示す図。FIG. 96 is a view showing a structural example of a TMR element.

【図97】TMR素子の2つの状態を示す図。FIG. 97 is a view showing two states of the TMR element.

【図98】磁気ランダムアクセスメモリの書き込み動作
原理を示す図。
FIG. 98 is a diagram showing a write operation principle of the magnetic random access memory.

【図99】TMR曲線を示す図。FIG. 99 is a diagram showing a TMR curve.

【図100】アステロイド曲線を示す図。FIG. 100 shows an asteroid curve.

【符号の説明】[Explanation of symbols]

11 :半導体基板、 12 :素子分離絶縁層、 13 :ゲート絶縁層、 14 :ゲート電極(読み出しワー
ド線)、 15 :側壁絶縁層、 16−S :ソース領域、 16−D :ドレイン領域、 17A,17B :コンタクトプラグ、 18A,20A :中間層、 18B :ソース線(読み出しワード
線)、 19,21 :バイアプラグ、 20B :書き込みワード線、 22 :下部電極、 23 :TMR素子、 24 :データ選択線(読み出し/
書き込みビット線)、 25,25A,25B,26,27 :ヨーク材、 28A〜28C,29,30A〜30C,31,50
:絶縁層、 40,41,42 :電流駆動電源、 43 :読み出し電源、 44 :検出回路。
11: semiconductor substrate, 12: element isolation insulating layer, 13: gate insulating layer, 14: gate electrode (read word line), 15: side wall insulating layer, 16-S: source region, 16-D: drain region, 17A, 17B: contact plug, 18A, 20A: intermediate layer, 18B: source line (read word line), 19: 21 via plug, 20B: write word line, 22: lower electrode, 23: TMR element, 24: data selection line (reading/
Write bit line), 25, 25A, 25B, 26, 27: Yoke material, 28A to 28C, 29, 30A to 30C, 31, 50
: Insulating layer, 40, 41, 42: current drive power source, 43: read power source, 44: detection circuit

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成15年4月22日(2003.4.2
2)
[Submission date] April 22, 2003 (2003.4.2)
2)

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 好昭 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 與田 博明 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 上田 知正 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 天野 実 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 高橋 茂樹 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 岸 達也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 Fターム(参考) 5F083 FZ10 JA02 JA32 JA36 JA37 JA39 JA40 KA01 KA05 KA18 LA03 LA04 LA05 MA05 MA06 MA16 MA19 NA01 PR06 PR39 PR40    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yoshiaki Saito             1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa             Inside the Toshiba Research and Development Center (72) Inventor Hiroaki Yasuda             1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa             Inside the Toshiba Research and Development Center (72) Inventor Tomomasa Ueda             1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa             Inside the Toshiba Research and Development Center (72) Inventor Minoru Amano             1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa             Inside the Toshiba Research and Development Center (72) Inventor Shigeki Takahashi             1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa             Inside the Toshiba Research and Development Center (72) Inventor Tatsuya Kishi             1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa             Inside the Toshiba Research and Development Center F-term (reference) 5F083 FZ10 JA02 JA32 JA36 JA37                       JA39 JA40 KA01 KA05 KA18                       LA03 LA04 LA05 MA05 MA06                       MA16 MA19 NA01 PR06 PR39                       PR40

Claims (46)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の上部に形成され、磁気抵抗
効果を利用してデータを記憶するメモリセルと、前記メ
モリセルの直下に配置され、第1方向に延びる第1書き
込み線と、前記メモリセルの直上に配置され、前記第1
方向に交差する第2方向に延びる第2書き込み線と、前
記第1書き込み線の側面を覆い、前記第1書き込み線の
上面よりも下部に窪んでいる第1ヨーク材とを具備する
ことを特徴とする磁気ランダムアクセスメモリ。
1. A memory cell formed on a semiconductor substrate for storing data by utilizing a magnetoresistive effect, a first write line arranged immediately below the memory cell and extending in a first direction, and the memory. The first cell is arranged directly above the cell.
A second write line extending in a second direction that intersects the first direction, and a first yoke member that covers a side surface of the first write line and is recessed below an upper surface of the first write line. And magnetic random access memory.
【請求項2】 前記第1ヨーク材は、前記第1書き込み
線の側面のみを覆っていることを特徴とする請求項1記
載の磁気ランダムアクセスメモリ。
2. The magnetic random access memory according to claim 1, wherein the first yoke material covers only a side surface of the first write line.
【請求項3】 前記第1ヨーク材は、前記第1書き込み
線の下面を覆っていることを特徴とする請求項1記載の
磁気ランダムアクセスメモリ。
3. The magnetic random access memory according to claim 1, wherein the first yoke material covers a lower surface of the first write line.
【請求項4】 前記第2書き込み線の表面の一部を覆う
第2ヨーク材をさらに具備することを特徴とする請求項
1記載の磁気ランダムアクセスメモリ。
4. The magnetic random access memory according to claim 1, further comprising a second yoke material that covers a part of the surface of the second write line.
【請求項5】 前記第2ヨーク材は、前記第2書き込み
線の上面及び側面を覆っていることを特徴とする請求項
4記載の磁気ランダムアクセスメモリ。
5. The magnetic random access memory according to claim 4, wherein the second yoke material covers an upper surface and a side surface of the second write line.
【請求項6】 前記第2ヨーク材は、前記第2書き込み
線の上面のみを覆っていることを特徴とする請求項4記
載の磁気ランダムアクセスメモリ。
6. The magnetic random access memory according to claim 4, wherein the second yoke material covers only an upper surface of the second write line.
【請求項7】 前記第2ヨーク材は、前記第2書き込み
線の側面のみを覆っていることを特徴とする請求項4記
載の磁気ランダムアクセスメモリ。
7. The magnetic random access memory according to claim 4, wherein the second yoke material covers only a side surface of the second write line.
【請求項8】 前記第1及び第2書き込み線のうちの1
つは、前記メモリセルに電気的に接続され、読み出しビ
ット線としても機能することを特徴とする請求項1記載
の磁気ランダムアクセスメモリ。
8. One of the first and second write lines
2. The magnetic random access memory according to claim 1, wherein the magnetic random access memory is electrically connected to the memory cell and also functions as a read bit line.
【請求項9】 半導体基板の上部に形成され、磁気抵抗
効果を利用してデータを記憶するメモリセルと、前記メ
モリセルの直下に配置され、第1方向に延びる第1書き
込み線と、前記メモリセルの直上に配置され、前記第1
方向に交差する第2方向に延びる第2書き込み線と、前
記第2書き込み線の側面を覆い、前記第2書き込み線の
下面よりも上部に窪んでいる第1ヨーク材とを具備する
ことを特徴とする磁気ランダムアクセスメモリ。
9. A memory cell formed on a semiconductor substrate for storing data by utilizing a magnetoresistive effect, a first write line arranged immediately below the memory cell and extending in a first direction, and the memory. The first cell is arranged directly above the cell.
A second write line extending in a second direction intersecting the direction, and a first yoke member that covers a side surface of the second write line and is recessed above a lower surface of the second write line. And magnetic random access memory.
【請求項10】 前記第1ヨーク材は、前記第2書き込
み線の側面のみを覆っていることを特徴とする請求項9
記載の磁気ランダムアクセスメモリ。
10. The first yoke material covers only a side surface of the second write line.
The magnetic random access memory described.
【請求項11】 前記第1ヨーク材は、前記第2書き込
み線の上面を覆っていることを特徴とする請求項9記載
の磁気ランダムアクセスメモリ。
11. The magnetic random access memory according to claim 9, wherein the first yoke material covers an upper surface of the second write line.
【請求項12】 前記第1書き込み線の表面の一部を覆
う第2ヨーク材をさらに具備することを特徴とする請求
項9記載の磁気ランダムアクセスメモリ。
12. The magnetic random access memory according to claim 9, further comprising a second yoke material that covers a part of the surface of the first write line.
【請求項13】 前記第2ヨーク材は、前記第1書き込
み線の下面及び側面を覆っていることを特徴とする請求
項12記載の磁気ランダムアクセスメモリ。
13. The magnetic random access memory according to claim 12, wherein the second yoke material covers a lower surface and a side surface of the first write line.
【請求項14】 前記第2ヨーク材は、前記第1書き込
み線の下面のみを覆っていることを特徴とする請求項1
2記載の磁気ランダムアクセスメモリ。
14. The second yoke material covers only the lower surface of the first write line.
2. The magnetic random access memory according to 2.
【請求項15】 前記第2ヨーク材は、前記第1書き込
み線の側面のみを覆っていることを特徴とする請求項1
2記載の磁気ランダムアクセスメモリ。
15. The second yoke material covers only a side surface of the first write line.
2. The magnetic random access memory according to 2.
【請求項16】 前記第1及び第2書き込み線のうちの
1つは、前記メモリセルに電気的に接続され、読み出し
ビット線としても機能することを特徴とする請求項9記
載の磁気ランダムアクセスメモリ。
16. The magnetic random access device according to claim 9, wherein one of the first and second write lines is electrically connected to the memory cell and also functions as a read bit line. memory.
【請求項17】 半導体基板の上部に積み重ねられ、磁
気抵抗効果を利用してデータを記憶する第1及び第2メ
モリセルと、前記第1及び第2メモリセルの間に配置さ
れ、第1方向に延びる第1書き込み線と、前記第1書き
込み線の側面のみを覆い、前記第1書き込み線の上面よ
りも下部に窪み、前記第1書き込み線の下面よりも上部
に窪んでいる第1ヨーク材とを具備することを特徴とす
る磁気ランダムアクセスメモリ。
17. The first and second memory cells, which are stacked on a semiconductor substrate and store data by utilizing a magnetoresistive effect, are arranged between the first and second memory cells and have a first direction. And a first yoke material that covers only the side surface of the first write line and that is recessed below the upper surface of the first write line and recessed above the lower surface of the first write line. And a magnetic random access memory.
【請求項18】 前記第2メモリセルは、前記第1メモ
リセルよりも上に配置されることを特徴とする請求項1
7記載の磁気ランダムアクセスメモリ。
18. The first memory cell is disposed above the second memory cell.
7. The magnetic random access memory according to 7.
【請求項19】 前記第1メモリセルの直下に配置さ
れ、前記第1方向に交差する第2方向に延びる第2書き
込み線と、前記第2メモリセルの直上に配置され、前記
第2方向に延びる第3書き込み線とをさらに具備するこ
とを特徴とする請求項18記載の磁気ランダムアクセス
メモリ。
19. A second write line, which is arranged directly below the first memory cell and extends in a second direction intersecting the first direction, and a second write line which is arranged directly above the second memory cell and is arranged in the second direction. 19. The magnetic random access memory according to claim 18, further comprising a third write line extending.
【請求項20】 前記第2書き込み線の側面のみを覆
い、前記第2書き込み線の上面よりも下部に窪んでいる
第2ヨーク材と、前記第3書き込み線の側面のみを覆
い、前記第3書き込み線の下面よりも上部に窪んでいる
第3ヨーク材とをさらに具備することを特徴とする請求
項19記載の磁気ランダムアクセスメモリ。
20. The second yoke material, which covers only the side surface of the second write line and is recessed below the upper surface of the second write line, and the side surface of the third write line, and the third yoke material. 20. The magnetic random access memory according to claim 19, further comprising a third yoke member recessed above the lower surface of the write line.
【請求項21】 前記第1書き込み線は、前記第1及び
第2メモリセルから離れていることを特徴とする請求項
17記載の磁気ランダムアクセスメモリ。
21. The magnetic random access memory according to claim 17, wherein the first write line is separated from the first and second memory cells.
【請求項22】 前記第1書き込み線は、前記第1及び
第2メモリセルに接触していることを特徴とする請求項
17記載の磁気ランダムアクセスメモリ。
22. The magnetic random access memory according to claim 17, wherein the first write line is in contact with the first and second memory cells.
【請求項23】 半導体基板の上部において前記半導体
基板の表面に平行な方向に並んで配置され、磁気抵抗効
果を利用してデータを記憶する複数のメモリセルと、前
記複数のメモリセルに共有され、第1方向に延びる第1
書き込み線と、前記複数のメモリセルに個別に設けら
れ、前記第1方向に交差する第2方向に延びる複数の第
2書き込み線と、前記第1書き込み線の側面のみを覆
い、前記第1書き込み線の前記複数のメモリセル側の面
よりも前記複数のメモリセル側に対し反対側に窪んでい
る第1ヨーク材と、前記複数の第2書き込み線の側面の
みを覆い、前記第2書き込み線の前記複数のメモリセル
側の面よりも前記複数のメモリセル側に対し反対側に窪
んでいる第2ヨーク材とを具備することを特徴とする磁
気ランダムアクセスメモリ。
23. A plurality of memory cells, which are arranged side by side in a direction parallel to the surface of the semiconductor substrate on the semiconductor substrate to store data by utilizing a magnetoresistive effect, and shared by the plurality of memory cells. , A first extending in a first direction
A write line, a plurality of second write lines that are individually provided in the plurality of memory cells and extend in a second direction intersecting the first direction, and cover only side surfaces of the first write line, and the first write A first yoke member that is recessed on the side opposite to the plurality of memory cell sides with respect to the surface of the line on the side of the plurality of memory cells, and covers only side surfaces of the plurality of second write lines; 2. A magnetic random access memory, comprising: a second yoke material that is recessed on the side opposite to the plurality of memory cells from the surface on the side of the plurality of memory cells.
【請求項24】 前記第1書き込み線は、前記複数のメ
モリセルの直上に配置され、前記複数のメモリセルの一
端に接触していることを特徴とする請求項23記載の磁
気ランダムアクセスメモリ。
24. The magnetic random access memory according to claim 23, wherein the first write line is arranged immediately above the plurality of memory cells and is in contact with one end of the plurality of memory cells.
【請求項25】 前記複数のメモリセルの他端は、共通
接続されていることを特徴とする請求項24記載の磁気
ランダムアクセスメモリ。
25. The magnetic random access memory according to claim 24, wherein the other ends of the plurality of memory cells are commonly connected.
【請求項26】 前記複数の第2書き込み線は、前記複
数のメモリセルの直下に配置され、前記複数のメモリセ
ルから離れていることを特徴とする請求項23記載の磁
気ランダムアクセスメモリ。
26. The magnetic random access memory according to claim 23, wherein the plurality of second write lines are arranged immediately below the plurality of memory cells and are separated from the plurality of memory cells.
【請求項27】 前記第1書き込み線は、前記複数のメ
モリセルの直上に配置され、前記複数のメモリセルから
離れていることを特徴とする請求項23記載の磁気ラン
ダムアクセスメモリ。
27. The magnetic random access memory according to claim 23, wherein the first write line is arranged immediately above the plurality of memory cells and is separated from the plurality of memory cells.
【請求項28】 前記複数の第2書き込み線は、前記複
数のメモリセルの直下に配置され、前記複数のメモリセ
ルの一端に接触していることを特徴とする請求項23記
載の磁気ランダムアクセスメモリ。
28. The magnetic random access device according to claim 23, wherein the plurality of second write lines are arranged immediately below the plurality of memory cells and are in contact with one ends of the plurality of memory cells. memory.
【請求項29】 前記複数のメモリセルの他端は、共通
接続されていることを特徴とする請求項28記載の磁気
ランダムアクセスメモリ。
29. The magnetic random access memory according to claim 28, wherein the other ends of the plurality of memory cells are commonly connected.
【請求項30】 半導体基板の上部に絶縁層を形成する
工程と、前記絶縁層に配線溝を形成する工程と、前記配
線溝の底部及び側壁部にヨーク材を形成する工程と、前
記配線溝内に導電材を満たして書き込み線を形成する工
程と、前記ヨーク材の一部をエッチングして前記ヨーク
材を前記書き込み線の上面よりも下部に窪ませる工程
と、前記書き込み線の直上にTMR素子を形成する工程
とを具備することを特徴とする磁気ランダムアクセスメ
モリの製造方法。
30. A step of forming an insulating layer on a semiconductor substrate, a step of forming a wiring groove in the insulating layer, a step of forming a yoke material on a bottom portion and a side wall portion of the wiring groove, and the wiring groove. Filling a conductive material therein to form a write line; etching a part of the yoke material to lower the yoke material below an upper surface of the write line; and TMR directly above the write line. A method of manufacturing a magnetic random access memory, comprising the step of forming an element.
【請求項31】 前記ヨーク材は、CVD法により、前
記絶縁層上並びに前記配線溝の底部上及び側壁部上に形
成された後、CMP法により、前記配線溝の底部及び側
壁部に残存させられることを特徴とする請求項30記載
の磁気ランダムアクセスメモリの製造方法。
31. The yoke material is formed on the insulating layer and on the bottom and side walls of the wiring groove by a CVD method, and then left on the bottom and side walls of the wiring groove by a CMP method. 31. The method for manufacturing a magnetic random access memory according to claim 30, wherein
【請求項32】 前記導電材は、CVD法により、前記
絶縁層上及び前記配線溝内に形成された後、CMP法に
より、前記配線溝内のみに残存させられることを特徴と
する請求項30記載の磁気ランダムアクセスメモリの製
造方法。
32. The conductive material is formed on the insulating layer and in the wiring groove by a CVD method, and is then left only in the wiring groove by a CMP method. A method of manufacturing a magnetic random access memory as described.
【請求項33】 半導体基板の上部に絶縁層を形成する
工程と、前記絶縁層に配線溝を形成する工程と、前記配
線溝の側壁部のみにヨーク材を形成する工程と、前記配
線溝内に導電材を満たして書き込み線を形成する工程
と、前記ヨーク材の一部をエッチングして前記ヨーク材
を前記書き込み線の上面よりも下部に窪ませる工程と、
前記書き込み線の直上にTMR素子を形成する工程とを
具備することを特徴とする磁気ランダムアクセスメモリ
の製造方法。
33. A step of forming an insulating layer on a semiconductor substrate, a step of forming a wiring groove in the insulating layer, a step of forming a yoke material only on a side wall portion of the wiring groove, and A step of forming a write line by filling a conductive material therewith, and a step of etching a part of the yoke material so that the yoke material is recessed below the upper surface of the write line.
And a step of forming a TMR element directly above the write line, the method of manufacturing a magnetic random access memory.
【請求項34】 前記ヨーク材は、CVD法により、前
記絶縁層上並びに前記配線溝の底部上及び側壁部上に形
成された後、RIE法により、前記配線溝の側壁部のみ
に残存させられることを特徴とする請求項33記載の磁
気ランダムアクセスメモリの製造方法。
34. The yoke material is formed on the insulating layer and on the bottom portion and side wall portion of the wiring groove by a CVD method, and then left only on the side wall portion of the wiring groove by an RIE method. 34. The method of manufacturing a magnetic random access memory according to claim 33, wherein:
【請求項35】 前記導電材は、CVD法により、前記
絶縁層上及び前記配線溝内に形成された後、CMP法に
より、前記配線溝内のみに残存させられることを特徴と
する請求項33記載の磁気ランダムアクセスメモリの製
造方法。
35. The conductive material is formed on the insulating layer and in the wiring groove by a CVD method, and then left only in the wiring groove by a CMP method. A method of manufacturing a magnetic random access memory as described.
【請求項36】 半導体基板の上部にTMR素子を形成
する工程と、前記TMR素子上に第1絶縁層を形成する
工程と、前記TMR素子上の前記第1絶縁層に配線溝を
形成する工程と、前記配線溝の側壁部のみに第2絶縁層
を形成する工程と、前記配線溝内に導電材を満たして書
き込み線を形成する工程と、前記第2絶縁層の一部をエ
ッチングして前記第2絶縁層を前記書き込み線の下面近
傍のみに残存させる工程と、前記第2絶縁層が取り除か
れた前記配線溝の側壁部にヨーク材を形成する工程とを
具備することを特徴とする磁気ランダムアクセスメモリ
の製造方法。
36. A step of forming a TMR element on a semiconductor substrate, a step of forming a first insulating layer on the TMR element, and a step of forming a wiring groove in the first insulating layer on the TMR element. A step of forming a second insulating layer only on the side wall of the wiring groove, a step of filling the wiring groove with a conductive material to form a write line, and a step of etching a part of the second insulating layer. The method further comprises the step of leaving the second insulating layer only near the lower surface of the write line, and the step of forming a yoke material on the sidewall portion of the wiring groove from which the second insulating layer has been removed. Manufacturing method of magnetic random access memory.
【請求項37】 前記ヨーク材は、前記配線溝の側壁部
に形成されると同時に、前記書き込み線の上面にも形成
されることを特徴とする請求項36記載の磁気ランダム
アクセスメモリの製造方法。
37. The method of manufacturing a magnetic random access memory according to claim 36, wherein the yoke material is formed on a side wall portion of the wiring groove and at the same time formed on an upper surface of the write line. .
【請求項38】 前記ヨーク材は、CVD法により、前
記配線溝の側壁部、前記第1絶縁層上及び前記書き込み
線上に形成された後、CMP法により、前記配線溝の側
壁部に残存させられることを特徴とする請求項36記載
の磁気ランダムアクセスメモリの製造方法。
38. The yoke material is formed on the side wall of the wiring groove, the first insulating layer and the write line by a CVD method, and then left on the side wall of the wiring groove by a CMP method. 37. The method of manufacturing a magnetic random access memory according to claim 36, wherein:
【請求項39】 前記ヨーク材は、CVD法により、前
記配線溝の側壁部、前記第1絶縁層上及び前記書き込み
線上に形成された後、RIE法により、前記配線溝の側
壁部に残存させられることを特徴とする請求項36記載
の磁気ランダムアクセスメモリの製造方法。
39. The yoke material is formed on the side wall of the wiring groove, the first insulating layer and the write line by a CVD method, and then left on the side wall of the wiring groove by an RIE method. 37. The method of manufacturing a magnetic random access memory according to claim 36, wherein:
【請求項40】 前記ヨーク材は、CVD法により、前
記配線溝の側壁部、前記第1絶縁層上及び前記書き込み
線上に形成された後、RIE法により、前記配線溝の側
壁部及び前記書き込み線上に残存させられることを特徴
とする請求項36記載の磁気ランダムアクセスメモリの
製造方法。
40. The yoke material is formed on the side wall of the wiring groove, the first insulating layer and the write line by a CVD method, and then the side wall of the wiring groove and the write is formed by an RIE method. 37. The method of manufacturing a magnetic random access memory according to claim 36, wherein the magnetic random access memory is left on the line.
【請求項41】 前記第2絶縁層のエッチング量は、前
記ヨーク材の下面が前記書き込み線の上面と下面との間
に配置されることを条件に決定されることを特徴とする
請求項36記載の磁気ランダムアクセスメモリの製造方
法。
41. The etching amount of the second insulating layer is determined on the condition that the lower surface of the yoke material is disposed between the upper surface and the lower surface of the write line. A method of manufacturing a magnetic random access memory as described.
【請求項42】 前記導電材は、CVD法により、前記
絶縁層上及び前記配線溝内に形成された後、CMP法に
より、前記配線溝内のみに残存させられることを特徴と
する請求項36記載の磁気ランダムアクセスメモリの製
造方法。
42. The conductive material is formed on the insulating layer and in the wiring groove by a CVD method, and then left only in the wiring groove by a CMP method. A method of manufacturing a magnetic random access memory as described.
【請求項43】 半導体基板の上部にTMR素子を形成
する工程と、前記TMR素子上に絶縁層を形成する工程
と、前記TMR素子上の前記絶縁層に配線溝を形成する
工程と、前記配線溝内に導電材を満たして書き込み線を
形成する工程と、前記絶縁層の一部をエッチングして前
記絶縁層を前記書き込み線の下面近傍のみに残存させる
工程と、前記絶縁層が取り除かれることにより露出した
前記書き込み線の側面にヨーク材を形成する工程とを具
備することを特徴とする磁気ランダムアクセスメモリの
製造方法。
43. A step of forming a TMR element on a semiconductor substrate, a step of forming an insulating layer on the TMR element, a step of forming a wiring groove in the insulating layer on the TMR element, and the wiring. Forming a write line by filling a conductive material in the groove; etching a part of the insulating layer to leave the insulating layer only near the lower surface of the write line; and removing the insulating layer. And a step of forming a yoke material on the side surface of the write line exposed by the step of manufacturing the magnetic random access memory.
【請求項44】 前記ヨーク材は、CVD法により、前
記絶縁層上並びに前記書き込み線の上面及び側面に形成
された後、RIE法により、前記書き込み線の側面のみ
に残存させられることを特徴とする請求項43記載の磁
気ランダムアクセスメモリの製造方法。
44. The yoke material is formed on the insulating layer and on the upper surface and the side surface of the write line by the CVD method, and is then left only on the side surface of the write line by the RIE method. The method for manufacturing a magnetic random access memory according to claim 43.
【請求項45】 前記絶縁層のエッチング量は、前記ヨ
ーク材の下面が前記書き込み線の上面と下面との間に配
置されることを条件に決定されることを特徴とする請求
項43記載の磁気ランダムアクセスメモリの製造方法。
45. The etching amount of the insulating layer is determined on the condition that the lower surface of the yoke material is arranged between the upper surface and the lower surface of the write line. Manufacturing method of magnetic random access memory.
【請求項46】 前記導電材は、CVD法により、前記
絶縁層上及び前記配線溝内に形成された後、CMP法に
より、前記配線溝内のみに残存させられることを特徴と
する請求項43記載の磁気ランダムアクセスメモリの製
造方法。
46. The conductive material is formed on the insulating layer and in the wiring groove by a CVD method, and then left only in the wiring groove by a CMP method. A method of manufacturing a magnetic random access memory as described.
JP2002118215A 2002-04-18 2002-04-19 Magnetic random access memory and manufacturing method thereof Expired - Fee Related JP4000000B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002118215A JP4000000B2 (en) 2002-04-19 2002-04-19 Magnetic random access memory and manufacturing method thereof
US10/418,047 US6873023B2 (en) 2002-04-18 2003-04-18 Magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002118215A JP4000000B2 (en) 2002-04-19 2002-04-19 Magnetic random access memory and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003318366A true JP2003318366A (en) 2003-11-07
JP4000000B2 JP4000000B2 (en) 2007-10-31

Family

ID=29535179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002118215A Expired - Fee Related JP4000000B2 (en) 2002-04-18 2002-04-19 Magnetic random access memory and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4000000B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564109B2 (en) 2004-05-25 2009-07-21 Kabushiki Kaisha Toshiba MRAM and method of manufacturing the same
WO2010137125A1 (en) * 2009-05-27 2010-12-02 ルネサスエレクトロニクス株式会社 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564109B2 (en) 2004-05-25 2009-07-21 Kabushiki Kaisha Toshiba MRAM and method of manufacturing the same
WO2010137125A1 (en) * 2009-05-27 2010-12-02 ルネサスエレクトロニクス株式会社 Semiconductor device
US8508987B2 (en) 2009-05-27 2013-08-13 Renesas Electronics Corporation Semiconductor device
JP5422646B2 (en) * 2009-05-27 2014-02-19 ルネサスエレクトロニクス株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP4000000B2 (en) 2007-10-31

Similar Documents

Publication Publication Date Title
US7091539B2 (en) Magnetic random access memory
US6169688B1 (en) Magnetic storage device using unipole currents for selecting memory cells
JP5288529B2 (en) Magnetic memory element
US6351410B1 (en) Ferromagnetic tunnel junction random access memory, spin valve random access memory, single ferromagnetic layer random access memory, and memory cell array using the same
US6674142B2 (en) Semiconductor memory device utilizing tunnel magneto resistive effects and method for manufacturing the same
US6946712B2 (en) Magnetic memory device using SOI substrate
US7266011B2 (en) Magneto-resistance effect element and magnetic memory
US8357982B2 (en) Magnetic memory
US20050024930A1 (en) Magnetic memory device having yoke layer, and manufacturing method thereof
US7042753B2 (en) Multi-value magnetic random access memory with stacked tunnel magnetoresistance (TMR) elements
US20030123271A1 (en) Magnetic random access memory
US20080241598A1 (en) Magnetic random access memory having magnetoresistive element with nonmagnetic metal layer
US8036024B2 (en) Magnetic storage element storing data by magnetoresistive effect
JP3906172B2 (en) Magnetic random access memory and manufacturing method thereof
JP3898556B2 (en) Magnetic random access memory
US7200034B2 (en) Magnetic memory device having yoke layer on write interconnection and method of manufacturing the same
US6873023B2 (en) Magnetic random access memory
JP4000000B2 (en) Magnetic random access memory and manufacturing method thereof
JP2003309251A (en) Magnetic random-access memory
JP2003318365A (en) Magnetic random access memory

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees