JP2003318138A - Method for manufacturing semiconductor wafer - Google Patents

Method for manufacturing semiconductor wafer

Info

Publication number
JP2003318138A
JP2003318138A JP2002122777A JP2002122777A JP2003318138A JP 2003318138 A JP2003318138 A JP 2003318138A JP 2002122777 A JP2002122777 A JP 2002122777A JP 2002122777 A JP2002122777 A JP 2002122777A JP 2003318138 A JP2003318138 A JP 2003318138A
Authority
JP
Japan
Prior art keywords
ingot
wire
semiconductor wafer
cutting
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002122777A
Other languages
Japanese (ja)
Inventor
Seishi Harada
晴司 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2002122777A priority Critical patent/JP2003318138A/en
Publication of JP2003318138A publication Critical patent/JP2003318138A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor wafer which can reduce the lapped amount in a subsequent lapping process by enhancing the efficiency and the accuracy in slicing an ingot. <P>SOLUTION: When the ingot I is sliced, the going and returning frequency of a wire 11a per minute is set to 8 times or more. Herewith, since the abrasive action per unit of time of free abrasive grains against the ingot I is increased, the efficiency and the accuracy in slicing the ingot I is enhanced. Hence, the thickness irregularity and the warpage in a silicon wafer can be suppressed, and the lapped amount in the subsequent lapping process can be reduced. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】この発明は半導体ウェーハの
製造方法、詳しくはインゴット切断時にワイヤを高速度
で往復走行させ、インゴットの切断精度を高めること
で、ラップ量を低減させる半導体ウェーハの製造方法に
関する。 【0002】 【従来の技術】一般的なシリコンウェーハの製造では、
インゴットをスライスして多数枚のシリコンウェーハを
作製した後、シリコンウェーハに対して面取り、ラッ
プ、エッチング、鏡面研磨の各工程が順次施される。こ
のうち、スライス工程では、近年、多数枚のシリコンウ
ェーハを一度に作製可能なワイヤソーによるインゴット
切断方法が主流になりつつある。ワイヤソーは、ワイヤ
繰出し用のボビンから導出されたインゴット切断用のワ
イヤを、複数本のグルーブローラにコイル状に巻き架
け、これをワイヤ巻取り用のボビンに巻き取るように装
置構成されている。グルーブローラは、円筒形状の台金
の外周面が所定厚さのライニング材(ウレタンゴム)で
被覆され、このライニング材の外周面に多数条のワイヤ
溝が刻設されている。グルーブローラは、その軸線方向
の両端部に配置された1対の軸受により回転自在に支持
されている。インゴット切断時には、ラッピングオイル
に遊離砥粒(以下、砥粒)を含ませたスラリー状の砥液
を供給しながら、高速で往復走行するワイヤ列に対し
て、単結晶シリコンインゴットを相対的に押し付ける。
この砥粒の研削作用により、このインゴットが多数枚の
ウェーハに切断される。 【0003】 【発明が解決しようとする課題】ところで、従来のワイ
ヤソーにあっては、このワイヤ列の往復走行回数が1分
間当たりわずか数回程度であった。そのため、インゴッ
トの切断効率の低下および切断精度の低下を招き、ウェ
ーハの厚さムラおよびウェーハの反りが発生していた。
これにより、ラップ工程でのウェーハ表裏両面のラップ
量が増大していた。 【0004】そこで、発明者は、鋭意研究の結果、ワイ
ヤの往復走行速度をはやめて、俗にいうインゴット切断
時のワイヤの切れ味を良好にすれば、インゴットの切断
効率および切断精度が高まり、これによりウェーハの厚
さムラおよびウェーハの反りの発生が抑えられ、後のラ
ップ工程でのウェーハ表裏両面のラップ量を低減させら
れることを知見し、この発明を完成させた。 【0005】 【発明の目的】この発明は、インゴットの切断効率およ
び切断精度を高めることができ、これによりその後のラ
ップ工程でのラップ量を低減することができる半導体ウ
ェーハの製造方法を提供することを、その目的としてい
る。 【0006】 【課題を解決するための手段】請求項1に記載の発明
は、複数本のグルーブローラ間に架け渡されたワイヤを
往復走行させ、遊離砥粒を含む砥液を供給しながら、イ
ンゴットをワイヤに相対的に押しつけて、前記遊離砥粒
の研削作用により、前記インゴットを切断するインゴッ
ト切断工程と、該インゴット切断工程により得られた半
導体ウェーハの表裏両面をラッピングするラップ工程と
を備えた半導体ウェーハの製造方法において、前記イン
ゴット切断時、前記ワイヤを8回/分以上往復走行させ
る半導体ウェーハの製造方法である。 【0007】使用されるワイヤソーとしては、例えばイ
ンゴットを動かしてワイヤに押圧、接触させて切断する
構成のものを採用することができる。これとは反対に、
ワイヤを動かしてインゴットに押圧、接触させて切断す
るものでもよい。また、ワイヤの上部にインゴットの下
面が当接されるものでもよい。さらにワイヤの下部にイ
ンゴット上面が押し当てられる型式のものでもよい。ワ
イヤソーに組み配置されるグルーブローラの本数は2本
でもよいし、3本以上でもよい。ワイヤソーにより切断
されるインゴットとしては、例えばシリコン単結晶、シ
リコン多結晶、化合物半導体単結晶などが挙げられる。
切断に使用される砥液としては、例えば平均粒径5〜5
0μmのSiCなどの遊離砥粒を含むものが採用され
る。 【0008】グルーブローラの構造は限定されない。例
えば、円筒形状の台金の外周面を所定厚さのライニング
材(ウレタンゴム)で被覆し、このライニング材の外周
面にワイヤ溝を刻設したローラなどを採用することがで
きる。ワイヤとしては、例えば炭素を0.7〜0.8%
含有したピアノ線などを採用することができる。ワイヤ
の直径は、インゴットがシリコン単結晶の場合で50〜
200μm、化合物半導体単結晶の場合で80〜120
μm、磁性材料の場合で80〜140μm、石英の場合
で80〜160μm、セラミックスの場合で50〜20
0μm程度である。ワイヤの1分間当たりの好ましい往
復走行回数は8回以上である。8回/分未満ではうねり
が生じ(h1が5μm以上)、ラップ工程での取り代
を、そのうねり分だけ増やさなければならない。往復走
行するワイヤの行きおよび戻りの距離は、例えば8イン
チウェーハ用のインゴットの場合で300〜800m程
度である。ワイヤの往復走行速度は、例えば平均500
km/分である。 【0009】スライス後の半導体ウェーハは、通常、ウ
ェーハ外周部が面取り用砥石により面取りされる。ラッ
プ工程では、面取りされた半導体ウェーハの表裏両面を
機械的にラップし、ウェーハ表裏両面の平行度を高め
る。すなわち、半導体ウェーハを互いに平行なラップ定
盤の間に配置し、例えばアルミナ砥粒と分散剤と水との
混合物であるラップ液を、ラップ定盤とウェーハとの間
に流し込む。そして、加圧下で回転・すり合わせを行う
ことにより、半導体ウェーハの表裏両面をラップする。
この際のラップ量は、ウェーハの表裏両面を合わせて4
0〜60μm程度である。 【0010】 【作用】この発明によれば、インゴット切断時、ワイヤ
の1分間当たりの往復走行回数を8回以上とする。これ
により、インゴットに対しての単位時間当たりの遊離砥
粒の研削作用が大きくなり、インゴットの切断効率およ
び切断精度が高まる。その結果、半導体ウェーハの厚さ
ムラおよび半導体ウェーハの反りの発生が抑制され、そ
の後のラップ工程でのラップ量を低減することができ
る。例えば、従来法では、半導体ウェーハの表面に5μ
m以上の大きなうねりh1(図3(a))と、15〜1
6μm程度の加工ダメージが発生していた。しかしなが
ら、図4のグラフから明らかなように、インゴット切断
時にワイヤを8回/分以上往復走行させれば、1μm以
下の小さなうねりh2(図3(b))となる。また、加
工ダメージも15μm未満となる。これにより、ラップ
量が減る。ここで、図3(a)は、従来の半導体ウェー
ハの製造方法により得られたウェーハのその表面の一部
拡大断面図である。図3(b)は、この発明の半導体ウ
ェーハの製造方法により得られたウェーハにおけるその
表面の一部拡大断面図である。図4は、この発明に係る
ワイヤの1分間当たりの往復走行数とうねり量との関係
を示すグラフである。 【0011】 【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。図1(a)は、この発明の一実施例
に係る半導体ウェーハの製造方法に係るワイヤソーの要
部を拡大して示す模式図である。図1(b)は、この発
明の一実施例に係るワイヤソーに組み込まれたグルーブ
ローラの部分拡大図である。図2は、この発明の一実施
例に係る半導体ウェーハの製造方法を示すフローシート
である。 【0012】図2に示すように、一実施例にあっては、
スライス、面取り、ラップ、エッチ、鏡面研磨、仕上げ
洗浄の各工程を経て、シリコンウェーハが作製される。
以下、各工程を詳細に説明する。CZ法により引き上げ
られたシリコンインゴットは、スライス工程(S10
1)で、ワイヤソーにより、厚さ860μm程度の8イ
ンチのシリコンウェーハにスライスされる。以下、図1
に基づき、このワイヤソーを詳細に説明する。図1
(a)において、10はこの発明の一実施例に係るワイ
ヤソーを示している。このワイヤソー10は、前記シリ
コンインゴットIを多数枚のウェーハにワイヤ切断する
装置である。 【0013】ワイヤソー10は、図1において正面視し
て逆三角形状に配置された3本のグルーブローラ12
A,12B,12Cを有している。これらのグルーブロ
ーラ12A,12B,12C間には、1本のワイヤ11
aを互いに平行かつ一定ピッチで巻きかけられている。
これにより、グルーブローラ12A,12B,12C間
にワイヤ列11が現出される。ワイヤ列11は、3本の
グルーブローラ12A,12B,12C間で駆動モータ
により往復走行される。上側に配置された2本のグルー
ブローラ12A,12Bの中間が、インゴットIを切断
するワイヤ列11のインゴット切断位置aである。 【0014】インゴットIは、カーボンベッド19aを
介して、インゴットIを昇降する昇降台19の下面に固
定されている。インゴット切断位置aの両側の上方に
は、砥液をワイヤ列11上に連続供給する砥液供給部
(図示せず)が、例えば一対配設されている。これらの
グルーブローラ12A,12B,12Cは円筒形状でそ
れらの外周面は、ウレタンゴムからなる所定厚さのライ
ニング材12a,12b,12cで被覆されている。各
ライニング材12a,12b,12cの外周面には、そ
れぞれワイヤ溝12dが刻設されている(図1
(b))。 【0015】ワイヤ11aは直径150μmのピアノ線
である。このワイヤ11aは、繰出し装置13のボビン
20から導出され、供給側のガイドローラ(図示せず)
を介して、これらのグルーブローラ12A,12B,1
2Cに架け渡された後、導出側のガイドローラ(図示せ
ず)を介して、巻取り装置15のボビン21に巻き取ら
れる。ボビン20,21の各回転軸は、駆動モータ1
6,17の対応する出力軸にそれぞれ連結されている。
各駆動モータ16,17を同期して駆動すると、一対の
軸受18に軸支された各ボビン20,21が、その軸線
を中心として図1(a)における時計回り方向または反
時計回り方向に回転して、ワイヤ11aが往復走行す
る。このとき、ワイヤ11aの往復走行回数は、1分間
当たり8回以上である。 【0016】次に、このワイヤソー10によるインゴッ
トIの切断方法を説明する。図2に示すように、ワイヤ
ソー10では、砥液を砥液供給部よりワイヤ列11に供
給しながら、駆動モータ16により繰出し装置13のボ
ビン20を回転し、ワイヤ11aを供給側のガイドロー
ラを介してグルーブローラ12A,12B,12Cに供
給する。これと同時に、駆動モータ17により巻取り装
置15のボビン21を回転し、グルーブローラ12A,
12B,12C、導出側のガイドローラを介してワイヤ
11aを巻き取る。その際、1分間当たり8回以上とい
う短い周期で各ボビン20,21の回転方向を変更し、
ワイヤ11aを高速で往復走行させる。これにより、2
本のグルーブローラ12A,12Bが回転し、両ガイド
ローラも回転する。このとき、グルーブローラ12Cが
図外の回転モータにより回転し、ワイヤ列11の往復走
行を補助する。 【0017】一方、このワイヤ列11の往復走行中、上
方からインゴットIをワイヤ列11へ押し付ける。これ
により、インゴットIが多数枚のウェーハに切断され
る。すなわち、ワイヤ列11の往復走行時に、砥液中の
遊離砥粒がワイヤ列11のワイヤ11aにより切断溝の
底部に擦りつけられ、その底部が研削作用によって徐々
に削り取られ、最終的に多数枚のウェーハに切断され
る。このとき、ワイヤ列11の往復走行が1分間当たり
8回以上という高速であるので、インゴットIに対する
単位時間当たりの遊離砥粒の研削作用が大きくなる。こ
れにより、インゴットIの切断効率および切断精度が高
まる。その結果、図3(a)に示す従来法で切断された
シリコンウェーハWの表面に比べて、図3(b)に示す
この発明法で切断されたシリコンウェーハWの表面は、
厚さムラおよび反りの発生が抑制される。特に、ウェー
ハ表面のうねりが、従来法で発生したうねりh1の5μ
m以上に比べて、この発明では1μm以下と小さい。ま
た、ワイヤ切断時の加工ダメージも、従来法の15〜1
6μm程度に比べて、15μm未満と少ない。よって、
ラップ工程(S103)でのラップ量を、従来法による
ラップ量よりも減らすことができる。 【0018】次に、こうして得られたシリコンウェーハ
に、面取り(S102)が施される。すなわち、ウェー
ハの外周面が#600〜#1500のメタル面取り用砥
石により、所定の形状に面取りされる。これにより、こ
のウェーハの外周部は、所定の丸みを帯びた形状(例え
ばMOS型の面取り形状)に成形される。その後、この
面取り加工後のシリコンウェーハは、ラップ工程(S1
03)でラッピングされる。このラップ工程では、シリ
コンウェーハを、互いに平行に保ったラップ定盤の間に
配置し、アルミナ砥粒と分散剤と水との混合物であるラ
ップ液を、このラップ定盤とシリコンウェーハとの間に
流し込む。そして、加圧下で回転・すり合わせを行うこ
とにより、ウェーハ表裏両面を機械的にラップする。そ
の際のラップ量は、ウェーハの表裏両面を合わせて40
〜60μm程度である。 【0019】続いて、このラップ工程後のシリコンウェ
ーハにエッチングが施される(S104)。エッチング
に使用されるアルカリ性エッチング液としては、濃度4
5wt%のNaOH溶液が用いられる。そのエッチング
条件としては、エッチング温度90℃、エッチング時間
5〜15分である。アルカリエッチングに代え、混酸を
使用した酸エッチングでもよい。エッチング量は、ウェ
ーハ表裏両面を合わせて10〜40μm程度である。そ
の後、このエッチドウェーハの表面に、バッチ式の鏡面
研磨装置を用いて鏡面研磨が施される(S105)。研
磨量は10〜15μm程度である。次に、鏡面研磨され
たシリコンウェーハに、仕上げ洗浄を施す(S10
6)。具体的には、RCA系の洗浄とする。 【0020】 【発明の効果】この発明によれば、インゴット切断に際
して、ワイヤの1分間当たりの往復走行回数を8回以上
としたので、インゴットに対する単位時間当たりの遊離
砥粒の研削作用が大きくなる。これにより、インゴット
の切断効率および切断精度が高まり、半導体ウェーハの
厚さムラおよび半導体ウェーハの反りの発生が抑制さ
れ、ラップ工程でのラップ量を低減することができる。
例えば、従来では80〜100μmだったが、この発明
では40〜60μmとなる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor wafer, and more particularly to a method of manufacturing a semiconductor wafer by reciprocating a wire at a high speed at the time of cutting an ingot, thereby improving the cutting accuracy of the ingot. The present invention relates to a method for manufacturing a semiconductor wafer for reducing the amount. [0002] In the production of general silicon wafers,
After slicing the ingot to produce a large number of silicon wafers, each step of chamfering, lapping, etching, and mirror polishing is sequentially performed on the silicon wafer. Among these, in the slicing process, ingot cutting methods using a wire saw capable of producing a large number of silicon wafers at one time are becoming mainstream in recent years. The wire saw is configured such that an ingot cutting wire derived from a wire feeding bobbin is wound around a plurality of groove rollers in a coil shape, and is wound around a wire winding bobbin. In the groove roller, an outer peripheral surface of a cylindrical base metal is covered with a lining material (urethane rubber) having a predetermined thickness, and a plurality of wire grooves are engraved on the outer peripheral surface of the lining material. The groove roller is rotatably supported by a pair of bearings disposed at both ends in the axial direction. At the time of cutting the ingot, a single crystal silicon ingot is pressed relatively against a wire row reciprocating at a high speed while supplying a slurry-like abrasive liquid containing free abrasive grains (hereinafter, abrasive grains) in wrapping oil. .
The ingot is cut into many wafers by the grinding action of the abrasive grains. [0003] By the way, in the conventional wire saw, the number of reciprocating movements of this wire row is only about several times per minute. As a result, the cutting efficiency of the ingot and the cutting accuracy have been reduced, and the thickness unevenness of the wafer and the warpage of the wafer have occurred.
As a result, the amount of lapping on both the front and back surfaces of the wafer in the lapping process has increased. [0004] Therefore, as a result of earnest research, the inventor of the present invention has found that if the reciprocating traveling speed of the wire is reduced and the sharpness of the wire at the time of cutting the ingot is generally improved, the cutting efficiency and cutting accuracy of the ingot are increased. The present inventors have found that the present invention suppresses the occurrence of wafer thickness unevenness and wafer warpage, thereby reducing the amount of lapping on both the front and back surfaces of the wafer in a subsequent lapping step, and completed the present invention. SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a semiconductor wafer capable of increasing the cutting efficiency and cutting accuracy of an ingot and thereby reducing the amount of lapping in a subsequent lapping process. For that purpose. According to the first aspect of the present invention, a wire wound between a plurality of groove rollers is reciprocated to supply an abrasive liquid containing free abrasive grains. An ingot is relatively pressed against a wire, and the grinding action of the loose abrasive grains includes an ingot cutting step of cutting the ingot, and a lapping step of wrapping the front and back surfaces of the semiconductor wafer obtained by the ingot cutting step. In the method for manufacturing a semiconductor wafer, the wire is reciprocated at least eight times / minute during cutting the ingot. [0007] As the wire saw to be used, for example, one having a configuration in which an ingot is moved to press and contact the wire to cut the wire can be adopted. On the contrary,
The wire may be moved to press and contact the ingot to cut it. Further, the lower surface of the ingot may be in contact with the upper portion of the wire. Further, a type in which the upper surface of the ingot is pressed against the lower part of the wire may be used. The number of groove rollers assembled and arranged on the wire saw may be two or three or more. Examples of the ingot cut by the wire saw include silicon single crystal, silicon polycrystal, and compound semiconductor single crystal.
As an abrasive used for cutting, for example, an average particle diameter of 5 to 5
What contains loose abrasives, such as 0 micrometer SiC, is employ | adopted. [0008] The structure of the groove roller is not limited. For example, a roller or the like in which the outer peripheral surface of a cylindrical base metal is covered with a lining material (urethane rubber) having a predetermined thickness, and a wire groove is engraved on the outer peripheral surface of the lining material can be employed. As the wire, for example, carbon is 0.7 to 0.8%
A contained piano wire or the like can be employed. The diameter of the wire is 50 to 50 when the ingot is a silicon single crystal.
200 μm, 80 to 120 in the case of a compound semiconductor single crystal
μm, 80 to 140 μm for magnetic materials, 80 to 160 μm for quartz, 50 to 20 for ceramics
It is about 0 μm. The preferred number of reciprocating runs of the wire per minute is 8 or more. If it is less than 8 times / minute, swelling occurs (h1 is 5 μm or more), and the allowance in the lapping process must be increased by the amount of swelling. The distance of the going and returning of the reciprocating wire is, for example, about 300 to 800 m in the case of an ingot for an 8-inch wafer. The reciprocating traveling speed of the wire is, for example, 500 on average.
km / min. [0009] The semiconductor wafer after slicing is usually chamfered on the outer periphery of the wafer by a chamfering grindstone. In the lapping step, the front and back surfaces of the chamfered semiconductor wafer are mechanically wrapped to increase the parallelism of the front and back surfaces of the wafer. That is, a semiconductor wafer is arranged between lapping plates parallel to each other, and a lapping liquid, for example, a mixture of alumina abrasive grains, a dispersant, and water is poured between the lapping plate and the wafer. Then, the front and back surfaces of the semiconductor wafer are wrapped by rotating and grinding under pressure.
The amount of wrap at this time is 4
It is about 0 to 60 μm. According to the present invention, the number of reciprocating runs of the wire per minute is eight or more at the time of cutting the ingot. Thereby, the grinding effect of the free abrasive grains per unit time on the ingot is increased, and the cutting efficiency and the cutting accuracy of the ingot are increased. As a result, unevenness in thickness of the semiconductor wafer and occurrence of warpage of the semiconductor wafer are suppressed, and the amount of lapping in the subsequent lapping step can be reduced. For example, in the conventional method, 5 μm
m and larger swell h1 (FIG. 3 (a)) and 15-1
Processing damage of about 6 μm occurred. However, as is clear from the graph of FIG. 4, if the wire is reciprocated at least 8 times / min when cutting the ingot, a small undulation h2 of 1 μm or less (FIG. 3B). Further, the processing damage is less than 15 μm. This reduces the amount of wrap. Here, FIG. 3A is a partially enlarged cross-sectional view of the surface of a wafer obtained by a conventional semiconductor wafer manufacturing method. FIG. 3B is a partially enlarged cross-sectional view of the surface of a wafer obtained by the method of manufacturing a semiconductor wafer according to the present invention. FIG. 4 is a graph showing the relationship between the number of reciprocating runs per minute of the wire according to the present invention and the amount of undulation. Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is an enlarged schematic view showing a main part of a wire saw according to a method for manufacturing a semiconductor wafer according to one embodiment of the present invention. FIG. 1B is a partially enlarged view of a groove roller incorporated in a wire saw according to one embodiment of the present invention. FIG. 2 is a flow sheet showing a method for manufacturing a semiconductor wafer according to one embodiment of the present invention. As shown in FIG. 2, in one embodiment,
A silicon wafer is manufactured through the steps of slicing, chamfering, lapping, etching, mirror polishing, and finishing cleaning.
Hereinafter, each step will be described in detail. The silicon ingot pulled up by the CZ method is subjected to a slicing step (S10
In 1), an 8-inch silicon wafer having a thickness of about 860 μm is sliced by a wire saw. Hereinafter, FIG.
This wire saw will be described in detail based on FIG. FIG.
1A, reference numeral 10 denotes a wire saw according to one embodiment of the present invention. The wire saw 10 is a device for cutting the silicon ingot I into a large number of wafers. The wire saw 10 has three groove rollers 12 arranged in an inverted triangular shape when viewed from the front in FIG.
A, 12B and 12C. A single wire 11 is provided between the groove rollers 12A, 12B, and 12C.
a are wound parallel to each other and at a constant pitch.
Thereby, the wire array 11 appears between the groove rollers 12A, 12B, and 12C. The wire array 11 is reciprocated by the drive motor between the three groove rollers 12A, 12B, and 12C. The middle of the two groove rollers 12A and 12B arranged on the upper side is the ingot cutting position a of the wire row 11 for cutting the ingot I. The ingot I is fixed via a carbon bed 19a to the lower surface of a lifting table 19 for raising and lowering the ingot I. Above both sides of the ingot cutting position a, for example, a pair of abrasive fluid supply units (not shown) for continuously supplying the abrasive fluid onto the wire row 11 are provided. These groove rollers 12A, 12B, and 12C have a cylindrical shape, and their outer peripheral surfaces are covered with lining materials 12a, 12b, and 12c of a predetermined thickness made of urethane rubber. Wire grooves 12d are engraved on the outer peripheral surfaces of the lining members 12a, 12b, and 12c, respectively (FIG. 1).
(B)). The wire 11a is a piano wire having a diameter of 150 μm. This wire 11a is led out from the bobbin 20 of the feeding device 13, and is supplied with a guide roller (not shown) on the supply side.
Through these groove rollers 12A, 12B, 1
After being wound around 2C, it is wound around the bobbin 21 of the winding device 15 via a guide roller (not shown) on the outlet side. Each rotation axis of the bobbins 20 and 21 is
6, 17 corresponding output shafts respectively.
When the drive motors 16 and 17 are driven synchronously, the bobbins 20 and 21 supported by the pair of bearings 18 rotate clockwise or counterclockwise in FIG. 1A around their axes. Then, the wire 11a reciprocates. At this time, the number of reciprocating runs of the wire 11a is eight times or more per minute. Next, a method of cutting the ingot I by the wire saw 10 will be described. As shown in FIG. 2, in the wire saw 10, the bobbin 20 of the feeding device 13 is rotated by the drive motor 16 while the abrasive liquid is supplied to the wire row 11 from the abrasive liquid supply unit, and the wire 11 a is supplied to the guide roller on the supply side. To the groove rollers 12A, 12B, and 12C. At the same time, the bobbin 21 of the winding device 15 is rotated by the drive motor 17, and the groove rollers 12A,
The wire 11a is wound up via guide rollers 12B, 12C and the outlet side. At that time, the rotation direction of each bobbin 20, 21 is changed at a short cycle of 8 times or more per minute,
The wire 11a is reciprocated at high speed. This gives 2
The book groove rollers 12A and 12B rotate, and both guide rollers also rotate. At this time, the groove roller 12C is rotated by a rotation motor (not shown) to assist the wire row 11 in reciprocating travel. On the other hand, during the reciprocation of the wire row 11, the ingot I is pressed against the wire row 11 from above. Thereby, the ingot I is cut into many wafers. That is, at the time of reciprocation of the wire array 11, loose abrasive grains in the abrasive fluid are rubbed against the bottom of the cutting groove by the wire 11a of the wire array 11, and the bottom is gradually scraped off by the grinding action. Is cut into wafers. At this time, since the reciprocating movement of the wire array 11 is at a high speed of eight times or more per minute, the grinding effect of the free abrasive grains on the ingot I per unit time is increased. Thereby, the cutting efficiency and the cutting accuracy of the ingot I are improved. As a result, compared to the surface of the silicon wafer W cut by the conventional method shown in FIG. 3A, the surface of the silicon wafer W cut by the method of the present invention shown in FIG.
The occurrence of thickness unevenness and warpage is suppressed. In particular, the undulation of the wafer surface is 5 μm of the undulation h1 generated by the conventional method.
In the present invention, it is as small as 1 μm or less as compared with m or more. The processing damage at the time of wire cutting is also 15 to 1 of the conventional method.
Less than 15 μm, less than about 6 μm. Therefore,
The lap amount in the lapping step (S103) can be reduced as compared with the lap amount according to the conventional method. Next, the silicon wafer thus obtained is chamfered (S102). That is, the outer peripheral surface of the wafer is chamfered into a predetermined shape by the metal chamfering grindstones # 600 to # 1500. Thereby, the outer peripheral portion of the wafer is formed into a predetermined rounded shape (for example, a MOS type chamfered shape). Thereafter, the silicon wafer after the chamfering is subjected to a lapping process (S1).
03). In this lapping step, the silicon wafer is placed between lapping plates kept parallel to each other, and a lapping liquid, which is a mixture of alumina abrasive grains, a dispersant and water, is placed between the lapping plate and the silicon wafer. Pour into Then, by rotating and grinding under pressure, the front and back surfaces of the wafer are mechanically wrapped. The amount of wrap at that time is 40
〜60 μm. Subsequently, the silicon wafer after the lapping process is etched (S104). Alkaline etching solution used for etching has a concentration of 4
A 5 wt% NaOH solution is used. The etching conditions are an etching temperature of 90 ° C. and an etching time of 5 to 15 minutes. Acid etching using mixed acid may be used instead of alkali etching. The etching amount is about 10 to 40 μm on both the front and back surfaces of the wafer. Thereafter, the surface of the etched wafer is subjected to mirror polishing using a batch-type mirror polishing device (S105). The polishing amount is about 10 to 15 μm. Next, finish cleaning is performed on the mirror-polished silicon wafer (S10).
6). Specifically, RCA cleaning is used. According to the present invention, when cutting the ingot, the number of reciprocating movements of the wire per minute is set to eight or more times, so that the grinding effect of the free abrasive grains per unit time on the ingot is increased. . Thereby, the cutting efficiency and the cutting accuracy of the ingot are enhanced, the thickness unevenness of the semiconductor wafer and the warpage of the semiconductor wafer are suppressed, and the lapping amount in the lapping step can be reduced.
For example, the thickness is conventionally 80 to 100 μm, but is 40 to 60 μm in the present invention.

【図面の簡単な説明】 【図1】(a)は、この発明の一実施例に係る半導体ウ
ェーハの製造方法に係るワイヤソーの要部を拡大して示
す模式図である。(b)は、この発明の一実施例に係る
ワイヤソーに組み込まれたグルーブローラの部分拡大図
である。 【図2】この発明の一実施例に係る半導体ウェーハの製
造方法を示すフローシートである。 【図3】(a)は、従来の半導体ウェーハの製造方法に
より得られたウェーハのその表面の一部拡大断面図であ
る。(b)は、この発明の半導体ウェーハの製造方法に
より得られたウェーハにおけるその表面の一部拡大断面
図である。 【図4】この発明に係るワイヤの1分間当たりの往復走
行数とうねり量との関係を示すグラフである。 【符号の説明】 10 ワイヤソー、 11a ワイヤ、 12A,12B,12C グルーブローラ、 I インゴット。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 (a) is an enlarged schematic view showing a main part of a wire saw according to a method for manufacturing a semiconductor wafer according to one embodiment of the present invention. (B) is a partial enlarged view of the groove roller incorporated in the wire saw according to one embodiment of the present invention. FIG. 2 is a flow sheet showing a method for manufacturing a semiconductor wafer according to one embodiment of the present invention. FIG. 3A is a partially enlarged cross-sectional view of a surface of a wafer obtained by a conventional method of manufacturing a semiconductor wafer. (B) is a partially enlarged cross-sectional view of the surface of the wafer obtained by the method for manufacturing a semiconductor wafer of the present invention. FIG. 4 is a graph showing the relationship between the number of reciprocating runs per minute of a wire according to the present invention and the amount of undulation. [Description of Signs] 10 wire saw, 11a wire, 12A, 12B, 12C groove roller, I ingot.

Claims (1)

【特許請求の範囲】 【請求項1】 複数本のグルーブローラ間に架け渡され
たワイヤを往復走行させ、遊離砥粒を含む砥液を供給し
ながら、インゴットをワイヤに相対的に押しつけて、前
記遊離砥粒の研削作用により、前記インゴットを切断す
るインゴット切断工程と、 該インゴット切断工程により得られた半導体ウェーハの
表裏両面をラッピングするラップ工程とを備えた半導体
ウェーハの製造方法において、 前記インゴット切断時、前記ワイヤを8回/分以上往復
走行させる半導体ウェーハの製造方法。
Claims: 1. An ingot is pressed relatively to a wire while reciprocating a wire bridged between a plurality of groove rollers and supplying an abrasive liquid containing free abrasive grains. A method of manufacturing a semiconductor wafer, comprising: an ingot cutting step of cutting the ingot by a grinding action of the loose abrasive grains; and a lapping step of wrapping both front and back surfaces of the semiconductor wafer obtained by the ingot cutting step. A method of manufacturing a semiconductor wafer in which the wire is reciprocated at least eight times / minute during cutting.
JP2002122777A 2002-04-24 2002-04-24 Method for manufacturing semiconductor wafer Pending JP2003318138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002122777A JP2003318138A (en) 2002-04-24 2002-04-24 Method for manufacturing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002122777A JP2003318138A (en) 2002-04-24 2002-04-24 Method for manufacturing semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2003318138A true JP2003318138A (en) 2003-11-07

Family

ID=29538298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002122777A Pending JP2003318138A (en) 2002-04-24 2002-04-24 Method for manufacturing semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2003318138A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717001A1 (en) * 2005-04-25 2006-11-02 Nippei Toyama Corporation Method for manufacturing semiconductor wafers, method for their slicing and wire saw used for the same
JP2009107050A (en) * 2007-10-29 2009-05-21 Covalent Materials Corp Method of cutting workpiece by wire saw
KR101908886B1 (en) * 2018-03-13 2018-10-16 장희철 Method for manufacturing a solar wafer having a three-dimensional curvature shape
KR101908885B1 (en) * 2018-03-13 2018-10-16 장희철 Manufacturing apparatus for a solar wafer having a three-dimensional curvature shape
JP7041932B1 (en) * 2021-12-20 2022-03-25 有限会社サクセス Manufacturing method and equipment for semiconductor crystal wafers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717001A1 (en) * 2005-04-25 2006-11-02 Nippei Toyama Corporation Method for manufacturing semiconductor wafers, method for their slicing and wire saw used for the same
JP2006297847A (en) * 2005-04-25 2006-11-02 Nippei Toyama Corp Method for manufacturing semiconductor wafer, work slicing method and wire saw used in these methods
JP2009107050A (en) * 2007-10-29 2009-05-21 Covalent Materials Corp Method of cutting workpiece by wire saw
KR101908886B1 (en) * 2018-03-13 2018-10-16 장희철 Method for manufacturing a solar wafer having a three-dimensional curvature shape
KR101908885B1 (en) * 2018-03-13 2018-10-16 장희철 Manufacturing apparatus for a solar wafer having a three-dimensional curvature shape
JP7041932B1 (en) * 2021-12-20 2022-03-25 有限会社サクセス Manufacturing method and equipment for semiconductor crystal wafers

Similar Documents

Publication Publication Date Title
KR100955962B1 (en) Manufacturing method for semiconductor wafers and wire saw used for the same
KR101002250B1 (en) Method for manufacturing epitaxial wafer
JPH09260314A (en) Semiconductor wafer manufacturing method
JP2000235941A (en) Semiconductor wafer, and manufacture thereof, and use of the same
KR101605384B1 (en) Double-head grinding apparatus and wafer manufacturing method
JP2009302410A (en) Method of manufacturing semiconductor wafer
JP2009302409A (en) Method of manufacturing semiconductor wafer
WO2015059868A1 (en) Semiconductor wafer manufacturing method
JP4406878B2 (en) Single crystal ingot cauldron
JP2525892B2 (en) Polishing method and polishing apparatus
JPH10256203A (en) Manufacturing method of mirror-finished thin sheet-like wafer
JP2003318138A (en) Method for manufacturing semiconductor wafer
JP2002016025A (en) Method and apparatus for manufacturing semiconductor wafer
JP4103808B2 (en) Wafer grinding method and wafer
JP2006224266A (en) Ingot cutting method with wire saw
JPH11348031A (en) Manufacture of semiconductor substrate, external surface processing device, and single crystal ingot
JP2004356336A (en) Double-sided polishing method of semiconductor wafer
JPH09246216A (en) Manufacture of semiconductor wafer
JP2005057054A (en) Semiconductor wafer and its manufacturing method
WO2013027762A1 (en) Method for manufacturing semiconductor wafer
JP2008049430A (en) Wafer polishing method
JPH11333708A (en) Device and method for lapping
JP2023091249A (en) Production method and production device for semiconductor crystal wafer
WO2023119684A1 (en) Method and device for producing semiconductor crystal wafer
JP7168113B1 (en) Wafer double-sided polishing method

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Effective date: 20050331

Free format text: JAPANESE INTERMEDIATE CODE: A625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080317

A02 Decision of refusal

Effective date: 20080415

Free format text: JAPANESE INTERMEDIATE CODE: A02