JP2003316452A - Controlled power source - Google Patents

Controlled power source

Info

Publication number
JP2003316452A
JP2003316452A JP2002121412A JP2002121412A JP2003316452A JP 2003316452 A JP2003316452 A JP 2003316452A JP 2002121412 A JP2002121412 A JP 2002121412A JP 2002121412 A JP2002121412 A JP 2002121412A JP 2003316452 A JP2003316452 A JP 2003316452A
Authority
JP
Japan
Prior art keywords
circuit
output
voltage
power supply
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002121412A
Other languages
Japanese (ja)
Inventor
Toshiaki Nakamura
俊朗 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2002121412A priority Critical patent/JP2003316452A/en
Publication of JP2003316452A publication Critical patent/JP2003316452A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Sources (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To comprise a controlled power source with discrete parts including a reset circuit of a lower parts count. <P>SOLUTION: The controlled power source is comprised of: a reference power circuit 11 which outputs a reference voltage for setting a predetermined output; a power adjusting circuit 12 in which a transistor Q1 operates according to a control signal to adjust input power to be the predetermined output, and to generate an output voltage; and a control circuit 13 which includes two transistors Q11, Q12 comprising a differential amplifier circuit, and outputs the control signal to a base of the transistor Q1 for making the input power to be the predetermined output, while inputting the reference voltage and the output voltage. A terminal for the collector of the transistor Q12 inputs the output voltage to the base thereof. The terminal practically prevents a current from flowing when the output voltage decreases to or below a lower limit voltage value lower than the reference voltage by a predetermined voltage, and is set at least as a terminal for a signal source for a reset signal. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、入力電源を所定の
出力になるように調整して、例えば、出力が動作可能電
圧を下回る場合にリセット信号を与える必要のあるマイ
コンなどに出力する制御電源に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control power supply which adjusts an input power supply so as to have a predetermined output and outputs it to a microcomputer or the like which needs to give a reset signal when the output falls below an operable voltage. It is about.

【0002】[0002]

【従来の技術】図11に従来の制御電源の概略構成とそ
の使用例を示す。図11の制御電源1は、当該制御電源
1からの出力が動作可能電圧を下回る場合にリセット信
号を与える必要のあるマイコン40を含む負荷4に使用
されており、この負荷4への電力供給経路上にトランジ
スタQ1を直列に配置するシリーズレギュレータになっ
ている。すなわち、基準電圧Vref1と出力電圧Vout と
の差に応じて制御信号を出力する演算増幅器10と、こ
の演算増幅器10の制御信号に応じて増幅動作をするこ
とにより、バッテリなどの入力電源3からの変動のある
入力電圧Vinを、所定の出力になるように調整して出力
電圧Vout とするトランジスタQ1とにより構成されて
いる。なお、制御電源には、シリーズレギュレータに代
えて、トランジスタをスイッチング素子として使用する
スイッチングレギュレータが使用されることもある。
2. Description of the Related Art FIG. 11 shows a schematic configuration of a conventional control power source and an example of its use. The control power supply 1 of FIG. 11 is used for a load 4 including a microcomputer 40 that needs to give a reset signal when the output from the control power supply 1 falls below an operable voltage, and a power supply path to this load 4 is provided. It is a series regulator in which the transistor Q1 is arranged in series. That is, the operational amplifier 10 that outputs a control signal in accordance with the difference between the reference voltage Vref1 and the output voltage Vout, and the amplifying operation in accordance with the control signal of the operational amplifier 10 causes the input power from the input power source 3 such as a battery. It is composed of a transistor Q1 which adjusts a fluctuating input voltage Vin to a predetermined output to obtain an output voltage Vout. A switching regulator that uses a transistor as a switching element may be used as the control power source instead of the series regulator.

【0003】図11では、負荷4が上記マイコン40を
含む関係でリセット回路2がさらに組み込まれる構成に
なっている。このリセット回路2は、制御電源1の出力
電圧Vout および別の基準電圧Vref2をそれぞれ非反転
入力端子および反転入力端子に入力し、出力電圧Vout
が基準電圧Vref2を超えればHigh信号をリセット解
除信号としてマイコン40に出力する一方、出力電圧V
out が基準電圧Vref2を下回ればLow信号をリセット
信号としてマイコン40に出力する比較器20により構
成されている(図12参照)。
In FIG. 11, the reset circuit 2 is further incorporated because the load 4 includes the microcomputer 40. The reset circuit 2 inputs the output voltage Vout of the control power supply 1 and another reference voltage Vref2 to the non-inverting input terminal and the inverting input terminal, respectively, and outputs the output voltage Vout.
If the voltage exceeds the reference voltage Vref2, the High signal is output to the microcomputer 40 as a reset release signal, while the output voltage Vref
If out is below the reference voltage Vref2, the comparator 20 is configured to output a Low signal as a reset signal to the microcomputer 40 (see FIG. 12).

【0004】このような構成の制御電源によれば、入力
電源からの入力電圧に変動があっても負荷に電力を安定
に供給することができるとともに、出力が動作可能電圧
を下回る場合にはリセット信号をマイコンに与えること
ができる。
According to the control power supply having such a configuration, it is possible to stably supply the power to the load even if the input voltage from the input power supply fluctuates, and reset when the output is lower than the operable voltage. A signal can be given to the microcomputer.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図11
の制御電源および特開平5−53662号公報に記載の
安定化電源回路などでは、安定化制御のための演算増幅
器などを含む回路が必要になる上、リセット回路(リセ
ット信号発生回路部)が別の回路ブロックとして設けら
れることから、リセット回路用に比較器などをさらに使
用する必要が生じる。
However, as shown in FIG.
In the control power supply of JP-A-2005-53662 and the stabilized power supply circuit described in Japanese Patent Application Laid-Open No. 5-53662, a circuit including an operational amplifier for stabilization control is required, and a reset circuit (reset signal generation circuit section) is separately provided. Therefore, it is necessary to further use a comparator or the like for the reset circuit.

【0006】特に、車両などの厳しい使用環境下では、
上記のようにリセット回路を別の回路ブロックとして組
み込む場合、演算増幅器に加えて比較器や特定機能用途
ICのコスト上昇を招く。
Particularly, in a severe environment such as a vehicle,
When the reset circuit is incorporated as another circuit block as described above, the cost of the comparator and the IC for specific functions is increased in addition to the operational amplifier.

【0007】厳しい使用環境に耐えうるようにするた
め、それぞれをディスクリート部品で構成するという手
もあるが、回路的に2回路あると、部品点数が多くなり
上記同様にコスト上昇を招く。
[0007] In order to withstand a harsh use environment, it is possible to form each of them with discrete parts, but if there are two circuits in terms of circuitry, the number of parts will increase and the cost will rise as in the above case.

【0008】本発明は、上記事情に鑑みてなされたもの
であり、リセット回路を含めてより少ない部品点数のデ
ィスクリート部品で構成することが可能な制御電源を提
供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a control power supply which can be configured with discrete components having a smaller number of components including a reset circuit.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
の請求項1記載の発明の制御電源は、所定の出力設定用
の基準電圧を出力する基準電源回路と、増幅機能を持つ
半導体素子を含み、この半導体素子が制御信号に応じて
動作をすることにより、入力電源を前記所定の出力にな
るように調整して出力とする電源調整回路と、差動増幅
回路構成で増幅機能を持つ2つの半導体素子を含み、こ
れら2つの半導体素子にそれぞれ前記基準電圧と前記電
源調整回路の出力とを入力し、この出力の電圧が前記基
準電圧よりも低くなる場合には前記電源調整回路の出力
を上げるための信号を前記制御信号として前記電源調整
回路の半導体素子に出力する一方、前記出力の電圧が前
記基準電圧よりも高くなる場合には前記電源調整回路の
出力を下げるための信号を前記制御信号として前記電源
調整回路の半導体素子に出力する制御回路とにより構成
され、前記差動増幅回路構成の2つの半導体素子のう
ち、前記電源調整回路の出力を第1の端子に入力する半
導体素子における第2の端子を少なくともリセット信号
用の信号源の端子とすることを特徴とする。
According to a first aspect of the present invention, there is provided a control power supply comprising: a reference power supply circuit for outputting a reference voltage for a predetermined output setting; and a semiconductor element having an amplifying function. This semiconductor element includes a power supply adjusting circuit that adjusts the input power supply to the predetermined output to output by operating the semiconductor element according to a control signal, and a differential amplifier circuit having an amplifying function. The semiconductor device includes one semiconductor element, and inputs the reference voltage and the output of the power supply adjusting circuit to these two semiconductor elements, respectively, and outputs the output of the power supply adjusting circuit when the voltage of this output becomes lower than the reference voltage. A signal for increasing the voltage is output to the semiconductor element of the power supply adjusting circuit as the control signal, while the output of the power supply adjusting circuit is decreased when the voltage of the output is higher than the reference voltage. A control circuit that outputs a signal to the semiconductor element of the power supply adjusting circuit as the control signal, and outputs the output of the power supply adjusting circuit to the first terminal of the two semiconductor elements of the differential amplifier circuit configuration. The second terminal of the semiconductor element is a terminal of a signal source for at least a reset signal.

【0010】請求項2記載の発明は、請求項1記載の制
御電源において、リセット回路をさらに組み込んで構成
され、前記信号源の端子は、前記出力の電圧が前記基準
電圧よりも所定電圧低い下限電圧値以下に低下したとき
に電流が実質的に流れなくなる端子であり、前記リセッ
ト回路は、前記信号源の端子から、前記出力の電圧が前
記下限電圧値以下に低下したことを示す信号を受けた場
合にはリセット信号を出力する一方、前記出力の電圧が
前記下限電圧値を超えたことを示す信号を受けた場合に
はリセット解除信号を出力することを特徴とする。
According to a second aspect of the present invention, in the control power supply according to the first aspect, a reset circuit is further incorporated, and the terminal of the signal source has a lower limit at which the output voltage is lower than the reference voltage by a predetermined voltage. The reset circuit receives from the terminal of the signal source a signal indicating that the voltage of the output has dropped below the lower limit voltage value, which is a terminal at which current does not substantially flow when the voltage drops below the voltage value. The reset signal is output when the reset signal is output, and the reset release signal is output when the signal indicating that the output voltage exceeds the lower limit voltage value is received.

【0011】請求項3記載の発明は、請求項1記載の制
御電源において、リセット回路をさらに組み込んで構成
され、前記信号源の端子は、前記出力の電圧が前記基準
電圧よりも所定電圧低い下限電圧値以下に低下したとき
に電流が実質的に流れなくなる端子であり、前記リセッ
ト回路は、ラッチ機能を有し、このラッチ機能により、
前記信号源の端子から、前記出力の電圧が前記下限電圧
値以下に低下したことを示す信号を受けるまではリセッ
ト解除信号を出力する一方、前記信号源の端子から、前
記出力の電圧が前記下限電圧値以下に低下したことを示
す信号を受けた場合にはリセット信号を出力することを
特徴とする。
According to a third aspect of the present invention, in the control power supply according to the first aspect, a reset circuit is further incorporated, and the lower limit of the output voltage of the signal source terminal is a predetermined voltage lower than the reference voltage. The reset circuit has a latch function, which is a terminal at which a current does not substantially flow when the voltage drops below a voltage value.
While the reset release signal is output from the terminal of the signal source until the signal indicating that the voltage of the output has dropped to the lower limit voltage value or less is received, the voltage of the output from the terminal of the signal source is the lower limit. It is characterized by outputting a reset signal when receiving a signal indicating that the voltage has dropped below the voltage value.

【0012】請求項4記載の発明は、請求項3記載の制
御電源において、前記リセット回路は、前記入力電源の
電圧値が所定のしきい電圧値を超えたとき、前記リセッ
ト解除信号を出力するように前記ラッチ機能をセットす
ることを特徴とする。
According to a fourth aspect of the present invention, in the control power source according to the third aspect, the reset circuit outputs the reset release signal when the voltage value of the input power source exceeds a predetermined threshold voltage value. The latch function is set as described above.

【0013】請求項5記載の発明は、請求項3記載の制
御電源において、前記リセット回路は、前記入力電源の
電圧と前記電源調整回路の出力との差の値が所定の電圧
値を超えたとき、前記リセット解除信号を出力するよう
に前記ラッチ機能をセットすることを特徴とする。
According to a fifth aspect of the present invention, in the control power source according to the third aspect, in the reset circuit, a value of a difference between a voltage of the input power source and an output of the power source adjusting circuit exceeds a predetermined voltage value. At this time, the latch function is set so as to output the reset release signal.

【0014】請求項6記載の発明は、請求項3記載の制
御電源において、前記リセット回路は、前記入力電源の
電圧と前記基準電圧との差の値が所定の電圧値を超えた
とき、前記リセット解除信号を出力するように前記ラッ
チ機能をセットすることを特徴とする。
According to a sixth aspect of the present invention, in the control power source according to the third aspect, the reset circuit is configured to operate when the difference between the voltage of the input power source and the reference voltage exceeds a predetermined voltage value. The latch function is set so as to output a reset release signal.

【0015】請求項7記載の発明は、請求項3から6の
いずれかに記載の制御電源において、サイリスタまたは
サイリスタと動作が等価となる複数のトランジスタで構
成されるラッチ回路によって前記ラッチ機能を持つこと
を特徴とする。
According to a seventh aspect of the present invention, in the control power source according to any of the third to sixth aspects, the latch function is provided by a thyristor or a latch circuit composed of a plurality of transistors whose operation is equivalent to that of the thyristor. It is characterized by

【0016】請求項8記載の発明は、請求項7記載の制
御電源において、前記ラッチ回路は、前記入力電源の電
圧と前記電源調整回路の出力との差の値、または前記入
力電源の電圧と前記基準電圧との差の値を監視する機能
を含むことを特徴とする。
According to an eighth aspect of the present invention, in the control power source according to the seventh aspect, the latch circuit sets a value of a difference between a voltage of the input power source and an output of the power source adjusting circuit or a voltage of the input power source. It is characterized by including a function of monitoring a value of a difference from the reference voltage.

【0017】請求項9記載の発明は、請求項1から8の
いずれかに記載の制御電源において、前記制御回路を起
動する起動回路をさらに組み込んで構成され、リセット
回路がリセット解除信号を出力するとき、前記起動回路
を等価的に切り離すことを特徴とする。
According to a ninth aspect of the present invention, in the control power source according to any one of the first to eighth aspects, a starting circuit for starting the control circuit is further incorporated, and the reset circuit outputs a reset release signal. At this time, the starting circuit is equivalently disconnected.

【0018】[0018]

【発明の実施の形態】(第1実施形態)図1は本発明に
係る第1実施形態の制御電源の構成図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a block diagram of a control power supply according to a first embodiment of the present invention.

【0019】第1実施形態の制御電源1aは、当該制御
電源1aからの出力が動作可能電圧を下回る場合にリセ
ット信号を与える必要のあるマイコンを含む負荷に使用
されるものであり、図1に示すように、基準電源回路1
1と、電源調整回路12と、制御回路13と、リセット
回路2aとにより構成されている。
The control power supply 1a according to the first embodiment is used for a load including a microcomputer that needs to give a reset signal when the output from the control power supply 1a falls below the operable voltage. As shown, the reference power supply circuit 1
1, a power supply adjusting circuit 12, a control circuit 13, and a reset circuit 2a.

【0020】基準電源回路11は、所定の出力設定用の
基準電圧Vref を出力する直流電源回路である。電源調
整回路12は、増幅機能を持つ半導体三端子素子として
トランジスタ(図1ではバイポーラトランジスタ)Q1
を含み、このトランジスタQ1が制御回路13からの制
御信号(同図では「差動増幅出力」)に応じて増幅動作
をすることにより、図外の入力電源からの入力電圧Vin
を上記所定の出力になるように調整して出力電圧Vout
とする。図1では、トランジスタQ1のエミッタおよび
コレクタがそれぞれ当該制御電源1aの入力端子および
出力端子となるシリーズレギュレータの回路構成になっ
ている。
The reference power supply circuit 11 is a DC power supply circuit which outputs a reference voltage Vref for setting a predetermined output. The power supply adjustment circuit 12 uses a transistor (bipolar transistor in FIG. 1) Q1 as a semiconductor three-terminal element having an amplification function.
This transistor Q1 performs an amplifying operation in accordance with a control signal (“differential amplified output” in the figure) from the control circuit 13, so that an input voltage Vin from an input power source (not shown) is included.
The output voltage Vout
And In FIG. 1, the circuit configuration of the series regulator is such that the emitter and collector of the transistor Q1 serve as the input terminal and the output terminal of the control power supply 1a, respectively.

【0021】制御回路13は、差動増幅回路構成で増幅
機能を持つ2つの半導体三端子素子としてのトランジス
タQ11,Q12を含み、これらによる差動増幅回路の
反転入力端子および非反転入力端子に、それぞれ基準電
圧Vref および出力電圧Vout を直接ないし間接的に入
力し、出力電圧Vout が基準電圧Vref よりも低くなる
場合には電源調整回路12の出力を上げるための信号を
上記制御信号としてトランジスタQ1のベースに出力す
る一方、出力電圧Vout が基準電圧Vref よりも高くな
る場合には電源調整回路12の出力を下げるための信号
を上記制御信号としてトランジスタQ1のベースに出力
する。
The control circuit 13 includes transistors Q11 and Q12 as two semiconductor three-terminal elements having a differential amplifying circuit configuration and having an amplifying function. The transistors Q11 and Q12 are provided as inverting input terminals and non-inverting input terminals of the differential amplifying circuit. When the reference voltage Vref and the output voltage Vout are directly or indirectly input, respectively, and when the output voltage Vout becomes lower than the reference voltage Vref, a signal for increasing the output of the power supply adjusting circuit 12 is used as the control signal of the transistor Q1. On the other hand, when the output voltage Vout becomes higher than the reference voltage Vref while outputting to the base, a signal for lowering the output of the power supply adjusting circuit 12 is output to the base of the transistor Q1 as the control signal.

【0022】そして、第1実施形態の特徴として、トラ
ンジスタQ11,Q12のうち、電源調整回路12の出
力電圧Vout をベースに入力するトランジスタQ12に
おけるコレクタの端子であって、出力電圧Vout が基準
電圧Vref よりも所定電圧低い下限電圧値以下に低下し
たときに電流が実質的に流れなくなる端子を、少なくと
もリセット信号用の信号源の端子としてあり、この信号
源の端子は、例えばディスクリート部品によりなるリセ
ット回路2aの入力端子に接続されている。
A feature of the first embodiment is that, of the transistors Q11 and Q12, the output voltage Vout is the collector terminal of the transistor Q12 that inputs the output voltage Vout of the power supply adjusting circuit 12, and the output voltage Vout is the reference voltage Vref. The terminal at which a current does not substantially flow when the voltage drops below a lower limit voltage value lower than a predetermined voltage is at least a terminal of a signal source for a reset signal, and the terminal of the signal source is, for example, a reset circuit including discrete components. It is connected to the input terminal of 2a.

【0023】このように、出力電圧Vout が基準電圧V
ref よりも所定電圧低い下限電圧値以下に低下したとき
に電流が実質的に流れなくなる端子を、少なくともリセ
ット信号用の信号源の端子とすれば、この端子における
電流(コレクタ電流)の有無により、出力電圧Vout が
所定の出力に安定化されているかどうかを判別すること
ができる。そして、信号源の端子をリセット回路2aの
入力端子に接続する構成にすることにより、信号源の端
子から得られる信号に応じてリセット信号を出力するよ
うにリセット回路2aを設計することができるから、リ
セット回路2aを含めてより少ない部品点数のディスク
リート部品で制御電源1aを構成することができる。
Thus, the output voltage Vout is equal to the reference voltage Vout.
If the terminal at which current does not substantially flow when the voltage drops below the lower limit voltage value that is lower than ref by a predetermined voltage is the terminal of the signal source for the reset signal, depending on the presence or absence of current (collector current) at this terminal, It is possible to determine whether the output voltage Vout is stabilized at a predetermined output. By configuring the terminal of the signal source to be connected to the input terminal of the reset circuit 2a, the reset circuit 2a can be designed to output the reset signal according to the signal obtained from the terminal of the signal source. In addition, the control power supply 1a can be configured with a discrete component including a smaller number of components including the reset circuit 2a.

【0024】(第2実施形態)図2は本発明に係る第2
実施形態の制御電源の構成図である。
(Second Embodiment) FIG. 2 shows a second embodiment of the present invention.
It is a block diagram of the control power supply of embodiment.

【0025】第2実施形態の制御電源1bは、図2に示
すように、第1実施形態と同様の基準電源回路11およ
び電源調整回路12と、第1実施形態の具体回路例とし
ての制御回路13aおよびリセット回路2bとにより構
成されている。
As shown in FIG. 2, the control power supply 1b of the second embodiment includes a reference power supply circuit 11 and a power supply adjusting circuit 12 similar to those of the first embodiment, and a control circuit as a specific circuit example of the first embodiment. 13a and the reset circuit 2b.

【0026】制御回路13aは、エミッタ同士が接続さ
れたトランジスタQ11,Q12による第1実施形態と
同様の差動増幅回路と、信号源回路とからなっている。
この信号源回路は、トランジスタQ12のコレクタと直
列に一端が接続される抵抗R130と、この抵抗R13
0の一端および他端にそれぞれベースおよびエミッタが
接続されるトランジスタQ13とを含み、出力電圧Vou
t が基準電圧Vref よりも所定電圧低い下限電圧値を超
えているとき、トランジスタQ13のコレクタから後段
に電流の供給を行う一方、出力電圧Vout が基準電圧V
ref よりも所定電圧低い下限電圧値以下に低下したと
き、トランジスタQ13のコレクタから後段への電流の
供給を停止する。
The control circuit 13a includes a differential amplifier circuit similar to that of the first embodiment, which includes transistors Q11 and Q12 whose emitters are connected to each other, and a signal source circuit.
This signal source circuit includes a resistor R130 whose one end is connected in series with the collector of the transistor Q12, and a resistor R13.
A transistor Q13 whose base and emitter are connected to one end and the other end of 0, respectively, and output voltage Vou
When t exceeds a lower limit voltage value that is a predetermined voltage lower than the reference voltage Vref, current is supplied from the collector of the transistor Q13 to the subsequent stage, while the output voltage Vout is equal to the reference voltage Vref.
When the voltage drops below the lower limit voltage value lower than the ref by a predetermined voltage, the supply of the current from the collector of the transistor Q13 to the subsequent stage is stopped.

【0027】リセット回路2bは、トランジスタQ13
のコレクタと一端が接続される抵抗R20と、この抵抗
R20の他端とベースが接続されるエミッタ接地のトラ
ンジスタQ20と、このトランジスタQ20のベース・
エミッタ間に接続される抵抗R21と、電源調整回路1
2の出力端子とトランジスタQ20のコレクタとの間に
接続される抵抗R22と、トランジスタQ20のコレク
タとベースが接続されるエミッタ接地のトランジスタQ
21と、電源調整回路12の出力端子とトランジスタQ
21のコレクタとの間に接続される抵抗R23とを含
み、トランジスタQ21のコレクタをリセット出力の端
子とする回路構成になっている。つまり、トランジスタ
Q20などにより電流増幅回路が構成されるとともに、
トランジスタQ21などにより反転回路が構成され、ト
ランジスタQ13のコレクタから電流増幅回路の入力
(トランジスタQ20のベース側)に電流が供給される
と、反転回路の出力(リセット出力の端子)がHigh
レベルとなり、そうでなければLowレベルとなる構成
になっている。
The reset circuit 2b includes a transistor Q13.
Of the resistor R20, one end of which is connected to the collector of the transistor R20, the other end of which is connected to the base of the transistor Q20, and the base of the transistor Q20.
Resistor R21 connected between emitters and power supply adjustment circuit 1
2 has a resistor R22 connected between the output terminal of the transistor Q20 and the collector of the transistor Q20, and a grounded-emitter transistor Q connecting the collector and base of the transistor Q20.
21, the output terminal of the power supply adjusting circuit 12 and the transistor Q
21 and a resistor R23 connected to the collector of the transistor 21, and the collector of the transistor Q21 is used as a reset output terminal. That is, the current amplifying circuit is configured by the transistor Q20 and the like, and
When the current is supplied from the collector of the transistor Q13 to the input of the current amplification circuit (the base side of the transistor Q20) from the collector of the transistor Q13, the output of the inverting circuit (terminal of the reset output) is High.
It becomes a level, and if not so, it becomes a Low level.

【0028】上記構成の制御電源1bでは、出力電圧V
out が所定の出力に安定化されているとき、トランジス
タQ11,Q12の双方にコレクタ電流が流れるので、
その一方のトランジスタQ12のコレクタ電流がトラン
ジスタQ13のエミッタ・ベース間の抵抗R130に流
れることになって、トランジスタQ13のコレクタに電
流が流れ、リセット回路2b内の電流増幅回路の入力に
電流が供給されることになる。これにより、リセット回
路2bのリセット出力の端子がHighレベルとなり、
リセット解除信号が出力されることになる。
In the control power supply 1b having the above structure, the output voltage V
When out is stabilized to a predetermined output, collector current flows in both transistors Q11 and Q12, so
The collector current of the one transistor Q12 flows through the resistor R130 between the emitter and base of the transistor Q13, so that the current flows through the collector of the transistor Q13 and the current is supplied to the input of the current amplification circuit in the reset circuit 2b. Will be. As a result, the reset output terminal of the reset circuit 2b becomes High level,
A reset release signal will be output.

【0029】これに対して、出力電圧Vout が基準電圧
Vref よりも所定電圧低い下限電圧値以下に低下したと
き、トランジスタQ12にコレクタ電流が実質的に流れ
なくなる(略ゼロになる)ので、トランジスタQ13に
もコレクタ電流が流れなくなり、リセット回路2b内の
電流増幅回路の入力に電流が供給されなくなる。これに
より、リセット回路2bのリセット出力の端子がLow
レベルとなり、リセット信号が出力されることになる。
On the other hand, when the output voltage Vout drops below the lower limit voltage value which is lower than the reference voltage Vref by a predetermined voltage, the collector current substantially does not flow into the transistor Q12 (becomes substantially zero). Also, no collector current flows, and no current is supplied to the input of the current amplification circuit in the reset circuit 2b. As a result, the reset output terminal of the reset circuit 2b becomes Low.
The level becomes the level and the reset signal is output.

【0030】このように、第2実施形態によれば、リセ
ット回路2aを含めてより少ない部品点数のディスクリ
ート部品で制御電源1bを構成することができる。
As described above, according to the second embodiment, the control power supply 1b can be constituted by the discrete components including the reset circuit 2a and having a smaller number of components.

【0031】(第3実施形態)図3は本発明に係る第3
実施形態の制御電源の構成図である。
(Third Embodiment) FIG. 3 shows a third embodiment of the present invention.
It is a block diagram of the control power supply of embodiment.

【0032】第3実施形態の制御電源1cは、図3に示
すように、第2実施形態と同様の電源調整回路12およ
びリセット回路2bと、第2実施形態の具体回路例とし
ての基準電源回路11aおよび制御回路13bとにより
構成されている。
As shown in FIG. 3, the control power supply 1c of the third embodiment has a power supply adjusting circuit 12 and a reset circuit 2b similar to those of the second embodiment, and a reference power supply circuit as a specific circuit example of the second embodiment. 11a and the control circuit 13b.

【0033】基準電源回路11aは、図外の入力電源か
らの入力電圧Vinを入力する端子と一端が接続される抵
抗R110と、この抵抗R110の他端およびGND端
子にそれぞれカソードおよびアノードが接続されるツェ
ナダイオードZD11とを含み、抵抗R110を介して
入力電圧VinをツェナダイオードZD11で受けてこの
ツェナ電圧を基準電圧Vref として出力する回路構成に
なっている。
The reference power supply circuit 11a has a resistor R110 having one end connected to a terminal for inputting an input voltage Vin from an input power supply (not shown), and a cathode and an anode connected to the other end of the resistor R110 and a GND terminal, respectively. And a Zener diode ZD11, and the input voltage Vin is received by the Zener diode ZD11 via the resistor R110, and this Zener voltage is output as the reference voltage Vref.

【0034】制御回路13bは、抵抗R131,R13
2による分圧回路と、トランジスタQ11,Q12およ
び抵抗R133による差動増幅回路と、トランジスタQ
13および抵抗R130による第2実施形態と同様の信
号源回路からなっている。分圧回路は、電源調整回路1
2の出力端子と一端が接続される抵抗R131と、この
抵抗R131の他端とGND端子との間に接続される抵
抗R132とを含み、この抵抗R132の両端電圧を電
源調整回路12の出力電圧Vout の分圧電圧として出力
する。
The control circuit 13b includes resistors R131 and R13.
2, a voltage divider circuit, transistors Q11, Q12 and a resistor R133, a differential amplifier circuit, and a transistor Q.
13 and a resistor R130. The voltage divider circuit is the power supply adjustment circuit 1
A resistor R131 having one end connected to the second output terminal and a resistor R132 connected between the other end of the resistor R131 and the GND terminal. The voltage across the resistor R132 is the output voltage of the power supply adjustment circuit 12. Output as a divided voltage of Vout.

【0035】差動増幅回路は、トランジスタQ1のベー
スにコレクタが接続され基準電圧Vref をベースに入力
するトランジスタQ11と、抵抗R130を介して入力
電圧Vinを入力する端子にコレクタが接続され上記分圧
電圧をベースに入力するトランジスタQ12と、これら
トランジスタQ11,Q12の両エミッタとGND端子
との間に接続される抵抗R133とを含み、第1実施形
態と同様にして制御信号をトランジスタQ1のベースに
出力する。基本的な差動増幅回路では、抵抗R133の
部分に電流源を用いるのが一般的であるが、安定化制御
時、エミッタの電圧が大きく変動することがないので、
抵抗でも問題ない。
In the differential amplifier circuit, the collector is connected to the base of the transistor Q1 and the reference voltage Vref is input to the base, and the collector is connected to the terminal to which the input voltage Vin is input via the resistor R130. A transistor Q12 for inputting a voltage to the base and a resistor R133 connected between both emitters of these transistors Q11 and Q12 and the GND terminal are included, and a control signal is applied to the base of the transistor Q1 in the same manner as in the first embodiment. Output. In a basic differential amplifier circuit, a current source is generally used for the resistor R133 portion, but during stabilization control, the emitter voltage does not fluctuate significantly, so
There is no problem with resistance.

【0036】この差動増幅回路の構成では、入力電圧V
inが電源となり、トランジスタQ11のコレクタ電流が
差動増幅出力となり、制御信号として電源調整回路12
のトランジスタQ1を制御する。
In the configuration of this differential amplifier circuit, the input voltage V
in serves as a power supply, the collector current of the transistor Q11 serves as a differential amplification output, and the power supply adjusting circuit 12 serves as a control signal.
Control transistor Q1.

【0037】トランジスタQ11のベースには基準電圧
Vref が印加する一方、トランジスタQ12のベースに
は出力電圧Vout の分圧電圧が印加するので、理論的に
は、Vout =(1+R131/R132)Vref で算出さ
れる出力電圧Vout に制御される。
The reference voltage Vref is applied to the base of the transistor Q11, while the divided voltage of the output voltage Vout is applied to the base of the transistor Q12. Therefore, theoretically, Vout = (1 + R131 / R132) Vref is calculated. Output voltage Vout is controlled.

【0038】トランジスタQ11のベース・エミッタ間
電圧を無視して、抵抗R133の電圧が基準電圧Vref
と等しいとすれば、出力電圧Vout が低下したとき、抵
抗R133の電圧を基準電圧Vref に維持するようにト
ランジスタQ11のコレクタ電流が増大するので、トラ
ンジスタQ1のベース電流が増大し、トランジスタQ1
のコレクタ電流が増大して、電源調整回路12の出力が
上がる。
Ignoring the base-emitter voltage of the transistor Q11, the voltage of the resistor R133 becomes the reference voltage Vref.
When the output voltage Vout decreases, the collector current of the transistor Q11 increases so as to maintain the voltage of the resistor R133 at the reference voltage Vref, so that the base current of the transistor Q1 increases and the transistor Q1 increases.
Collector current increases, and the output of the power supply adjusting circuit 12 increases.

【0039】逆に、出力電圧Vout が上昇したとき、ト
ランジスタQ12のコレクタ電流が増大して、トランジ
スタQ11のコレクタ電流が減少するので、トランジス
タQ1のベース電流が減少し、トランジスタQ1のコレ
クタ電流が減少して、電源調整回路12の出力が下が
る。
On the contrary, when the output voltage Vout increases, the collector current of the transistor Q12 increases and the collector current of the transistor Q11 decreases, so that the base current of the transistor Q1 decreases and the collector current of the transistor Q1 decreases. Then, the output of the power supply adjusting circuit 12 decreases.

【0040】なお、制御回路13b内の信号源回路の動
作は第2実施形態と同様であり、例えば、出力電圧Vou
t が基準電圧Vref よりも所定電圧低い下限電圧値以下
に低下したとき、トランジスタQ12において、ベース
よりエミッタの方が高電位となり、ベース電流が流れな
くなってオフ状態になるので、コレクタ電流が実質的に
流れなくなる。
The operation of the signal source circuit in the control circuit 13b is the same as that of the second embodiment. For example, the output voltage Vou
When t falls below the lower limit voltage value which is lower than the reference voltage Vref by a predetermined voltage, the emitter becomes higher in potential than the base in the transistor Q12, the base current stops flowing, and the transistor Q12 is turned off. No longer flow to.

【0041】(第4実施形態)図4は本発明に係る第4
実施形態の制御電源の構成図、図5は同制御電源で使用
するリセット解除信号出力指令およびリセット信号出力
指令の説明図である。
(Fourth Embodiment) FIG. 4 shows a fourth embodiment according to the present invention.
FIG. 5 is a configuration diagram of a control power supply of the embodiment, and FIG. 5 is an explanatory diagram of a reset release signal output command and a reset signal output command used in the control power supply.

【0042】第4実施形態の制御電源1dは、図4に示
すように、第1実施形態と同様の、基準電源回路11、
電源調整回路12および制御回路13と、第1実施形態
にはない入力電源監視回路14と、第1実施形態とは異
なるリセット回路2cとにより構成されている。
As shown in FIG. 4, the control power supply 1d of the fourth embodiment has the same reference power supply circuit 11 as that of the first embodiment.
The power supply adjustment circuit 12 and the control circuit 13, the input power supply monitoring circuit 14 not in the first embodiment, and the reset circuit 2c different from the first embodiment are included.

【0043】入力電源監視回路14は、入力電圧Vinを
監視し、入力電圧Vinが所定電圧値Vi1を超えたとき、
リセット解除信号出力指令を出す回路である。所定電圧
値Vi1は、電源調整回路12の所定の出力の電圧値より
高く設定される。なお、出力電圧Vout を安定に出力す
ることができる最低の入力電圧より高めに設定すること
がより望ましい。
The input power supply monitoring circuit 14 monitors the input voltage Vin, and when the input voltage Vin exceeds the predetermined voltage value Vi1,
This is a circuit that issues a reset release signal output command. The predetermined voltage value Vi1 is set higher than the voltage value of the predetermined output of the power supply adjusting circuit 12. It is more desirable to set the output voltage Vout higher than the lowest input voltage that allows stable output.

【0044】リセット回路2cは、入力電源監視回路1
4からリセット解除信号出力指令を受けたとき、Hig
hレベルのリセット解除信号を出力する一方、制御回路
13から出力電圧Vout が基準電圧Vref よりも所定電
圧低い下限電圧値Vi2以下に低下したことを示す信号
(リセット信号出力指令)を入力したとき、Lowレベ
ルのリセット解除信号を出力する回路である。
The reset circuit 2c is the input power supply monitoring circuit 1
When a reset release signal output command is received from
While outputting the h-level reset release signal, when the control circuit 13 inputs a signal (reset signal output command) indicating that the output voltage Vout has dropped below the lower limit voltage value Vi2 which is a predetermined voltage lower than the reference voltage Vref, This circuit outputs a low-level reset release signal.

【0045】上記構成の制御電源1dでは、入力電圧V
inが所定電圧値Vi1を超えたとき、入力電源監視回路1
4からリセット回路2cにリセット解除信号出力指令が
出されるので、リセット回路2cからHighレベルの
リセット解除信号が出力されることになる。この後、制
御回路13からリセット回路2cにリセット信号出力指
令が出されたとき、リセット回路2cからLowレベル
のリセット解除信号が出力されることになる。
In the control power supply 1d having the above structure, the input voltage V
When in exceeds a predetermined voltage value Vi1, the input power supply monitoring circuit 1
Since a reset release signal output command is issued from 4 to the reset circuit 2c, a high level reset release signal is output from the reset circuit 2c. Thereafter, when the reset signal output command is issued from the control circuit 13 to the reset circuit 2c, the reset release signal of Low level is output from the reset circuit 2c.

【0046】このように、下限電圧値Vi2に加えて所定
電圧値Vi1を用いるようにすることにより、リセット回
路2cの出力信号にヒステリシスを持たせることができ
るので、リセット信号およびリセット解除信号のより安
定的な出力が可能になる。
As described above, by using the predetermined voltage value Vi1 in addition to the lower limit voltage value Vi2, the output signal of the reset circuit 2c can be provided with hysteresis, so that the reset signal and the reset release signal can be combined with each other. Stable output is possible.

【0047】(第5実施形態)図6は本発明に係る第5
実施形態の制御電源の構成図である。
(Fifth Embodiment) FIG. 6 shows a fifth embodiment of the present invention.
It is a block diagram of the control power supply of embodiment.

【0048】第5実施形態の制御電源1eは、図6に示
すように、第3実施形態と同様の電源調整回路12およ
び制御回路13bと、第3実施形態にはない入力電源監
視回路14aと、第3実施形態とは異なる基準電源回路
11bおよびリセット回路2dとにより構成されてい
る。
As shown in FIG. 6, the control power supply 1e of the fifth embodiment includes a power supply adjusting circuit 12 and a control circuit 13b similar to those of the third embodiment, and an input power supply monitoring circuit 14a not included in the third embodiment. , A reference power supply circuit 11b and a reset circuit 2d different from those of the third embodiment.

【0049】入力電源監視回路14aは、第4実施形態
の入力電源監視回路14と同様に、入力電圧Vinを監視
し、入力電圧Vinが所定電圧値Vi1を超えたとき、リセ
ット解除信号出力指令を出す回路であり、図6ではツェ
ナダイオードZD14が使用されている。
The input power supply monitoring circuit 14a monitors the input voltage Vin, similarly to the input power supply monitoring circuit 14 of the fourth embodiment, and when the input voltage Vin exceeds the predetermined voltage value Vi1, a reset release signal output command is issued. This is the output circuit, and the Zener diode ZD14 is used in FIG.

【0050】基準電源回路11bは、第3実施形態の基
準電源回路11aとの相違点として、抵抗R110およ
びツェナダイオードZD11の接続点と電源調整回路1
2の出力端子との間に接続される抵抗R111をさらに
含む構成になっている。
The reference power supply circuit 11b is different from the reference power supply circuit 11a of the third embodiment in that the connection point of the resistor R110 and the Zener diode ZD11 and the power supply adjustment circuit 1 are different.
The resistor R111 connected between the second output terminal and the second output terminal is further included.

【0051】リセット回路2dは、第3実施形態のリセ
ット回路2bと同様に、トランジスタQ20,Q21お
よび抵抗R20〜R23を含むほか、抵抗R20の他端
およびトランジスタQ20のベースにそれぞれアノード
およびカソードが接続されるサイリスタQ22と、この
サイリスタQ22のカソード・ゲート間に接続される抵
抗R24と、サイリスタQ22のゲートと入力電源監視
回路14aの出力との間に接続される抵抗R25とを含
む構成になっている。
Similar to the reset circuit 2b of the third embodiment, the reset circuit 2d includes transistors Q20 and Q21 and resistors R20 to R23, and an anode and a cathode are connected to the other end of the resistor R20 and the base of the transistor Q20, respectively. Thyristor Q22, a resistor R24 connected between the cathode and gate of the thyristor Q22, and a resistor R25 connected between the gate of the thyristor Q22 and the output of the input power supply monitoring circuit 14a. There is.

【0052】このリセット回路2d内のサイリスタQ2
2および抵抗R24,R25は、第4実施形態で説明し
たヒステリシスをリセット回路2dに持たせるため、制
御回路13bから出力電圧Vout が基準電圧Vref より
も所定電圧低い下限電圧値Vi2以下に低下したことを示
す信号(リセット信号出力指令)を入力するまで、入力
電源監視回路14aからのリセット解除信号出力指令に
よる出力状態を保持するラッチ回路として設けられてい
る。
Thyristor Q2 in this reset circuit 2d
Since the reset circuit 2d has the hysteresis described in the fourth embodiment, the output voltage Vout from the control circuit 13b has dropped to the lower limit voltage value Vi2 lower than the reference voltage Vref by a predetermined voltage or less. It is provided as a latch circuit that holds the output state according to the reset release signal output command from the input power supply monitoring circuit 14a until the signal (reset signal output command) indicating is input.

【0053】上記構成の制御電源1eでは、入力電圧V
inがゼロ付近から上昇し始めると、トランジスタQ13
がオフ状態であるため、トランジスタQ13からリセッ
ト回路2dにリセット信号出力指令が出されている状態
にある。
In the control power supply 1e having the above structure, the input voltage V
When in starts to rise from around zero, transistor Q13
Is in the off state, the reset signal output command is issued from the transistor Q13 to the reset circuit 2d.

【0054】この後、入力電圧Vinが上昇し、出力電圧
Vout が安定化すると、トランジスタQ13からリセッ
ト回路2dにその旨を示す信号として電流が供給される
ことになる。このとき、第3実施形態では、リセット回
路からリセット解除信号が出力されることになるが、第
5実施形態では、サイリスタQ22がオフ状態にあるた
め、リセット回路2dからリセット信号が出力され続け
ることになる。
After that, when the input voltage Vin rises and the output voltage Vout becomes stable, a current is supplied from the transistor Q13 to the reset circuit 2d as a signal indicating that. At this time, in the third embodiment, the reset release signal is output from the reset circuit, but in the fifth embodiment, since the thyristor Q22 is in the off state, the reset signal is continuously output from the reset circuit 2d. become.

【0055】この後、入力電圧Vinがさらに上昇してツ
ェナダイオードZD14のツェナ電圧を超えると、ツェ
ナダイオードZD14からサイリスタQ22のゲートに
リセット解除信号出力指令としての電流が流れて、サイ
リスタQ22がオンになる。これにより、トランジスタ
Q13からリセット回路2dに電流が供給され、リセッ
ト回路2dからリセット解除信号が出力されることにな
る。
After that, when the input voltage Vin further rises and exceeds the Zener voltage of the Zener diode ZD14, a current as a reset release signal output command flows from the Zener diode ZD14 to the gate of the thyristor Q22 to turn on the thyristor Q22. Become. As a result, current is supplied from the transistor Q13 to the reset circuit 2d, and the reset release signal is output from the reset circuit 2d.

【0056】この後、入力電圧Vinが低下し始めてツェ
ナダイオードZD14のツェナ電圧を下回ったとする
と、リセット解除信号出力指令としての電流がゼロにな
るが、トランジスタQ13からリセット回路2dに電流
が供給されているため、リセット回路2dからリセット
解除信号が出力され続けることになる。
After that, if the input voltage Vin starts to drop and falls below the Zener voltage of the Zener diode ZD14, the current as the reset release signal output command becomes zero, but the current is supplied from the transistor Q13 to the reset circuit 2d. Therefore, the reset release signal is continuously output from the reset circuit 2d.

【0057】この後、入力電圧Vinが低下してトランジ
スタQ13からリセット回路2dにリセット信号出力指
令が出されると(トランジスタQ13からリセット回路
2dに電流が供給されなくなると)、サイリスタQ22
がオフになるとともに、リセット回路2dからリセット
信号が出力されることになる。
After that, when the input voltage Vin drops and a reset signal output command is issued from the transistor Q13 to the reset circuit 2d (when current is no longer supplied from the transistor Q13 to the reset circuit 2d), the thyristor Q22.
Is turned off, and a reset signal is output from the reset circuit 2d.

【0058】ところで、基準電源回路11bにおいて、
電源調整回路12の安定な出力電圧Vout がツェナダイ
オードZD11にさらに重畳されているので、ツェナダ
イオードZD11から得られる基準電圧Vref の安定度
が向上する。もし、抵抗R110を設けずに抵抗R11
1のみを設けたとすると、出力電圧Vout がゼロの状態
から入力電圧Vinが上昇しても回路が動作しない。この
ため、抵抗R110が起動回路の部品として使用され
る。この場合、R111<R110の関係になるように
抵抗値を設定することにより、基準電圧Vref に及ぶ入
力電圧Vinの変動の影響を抑制することができる。
By the way, in the reference power supply circuit 11b,
Since the stable output voltage Vout of the power supply adjusting circuit 12 is further superimposed on the Zener diode ZD11, the stability of the reference voltage Vref obtained from the Zener diode ZD11 is improved. If the resistor R110 is not provided, the resistor R11
If only 1 is provided, the circuit does not operate even if the input voltage Vin rises from the state where the output voltage Vout is zero. Therefore, the resistor R110 is used as a component of the starting circuit. In this case, by setting the resistance values such that R111 <R110, it is possible to suppress the influence of the fluctuation of the input voltage Vin that affects the reference voltage Vref.

【0059】(第6実施形態)図7は本発明に係る第6
実施形態の制御電源を構成するためのリセット回路およ
び入力電圧監視回路の回路図である。
(Sixth Embodiment) FIG. 7 shows a sixth embodiment according to the present invention.
It is a circuit diagram of a reset circuit and an input voltage monitoring circuit for configuring the control power supply of the embodiment.

【0060】第6実施形態の制御電源は、第5実施形態
と同様の、基準電源回路11b、電源調整回路12、制
御回路13bおよび入力電源監視回路14aと、第5実
施形態とは異なる図6に示すリセット回路2eとにより
構成されている。
The control power supply of the sixth embodiment differs from that of the fifth embodiment in that the reference power supply circuit 11b, the power supply adjusting circuit 12, the control circuit 13b and the input power supply monitoring circuit 14a are the same as those in the fifth embodiment. The reset circuit 2e shown in FIG.

【0061】リセット回路2eは、第5実施形態のリセ
ット回路2d内のサイリスタQ22をトランジスタQ2
0,Q23で代用した回路構成になっている。素子の配
置的には、トランジスタQ20,Q21および抵抗R2
0〜R25を含むほか、トランジスタQ23およびダイ
オードD20,D21を含む形になっている。回路的に
は、第5実施形態でのトランジスタQ20がサイリスタ
の代用部品として兼用されている。そして、トランジス
タQ13からの電流がトランジスタQ21に流れ込まな
いようにするため、ダイオードD20,D21が配置さ
れている。このような構成でも第5実施形態と同様の回
路動作になる。
In the reset circuit 2e, the thyristor Q22 in the reset circuit 2d of the fifth embodiment is replaced by the transistor Q2.
It has a circuit configuration in which 0 and Q23 are substituted. The elements are arranged in terms of transistors Q20 and Q21 and a resistor R2.
In addition to including 0 to R25, the transistor Q23 and the diodes D20 and D21 are included. In terms of a circuit, the transistor Q20 in the fifth embodiment is also used as a substitute part for the thyristor. The diodes D20 and D21 are arranged in order to prevent the current from the transistor Q13 from flowing into the transistor Q21. Even with such a configuration, the circuit operation is similar to that of the fifth embodiment.

【0062】(第7実施形態)図8は本発明に係る第7
実施形態の制御電源の構成図である。
(Seventh Embodiment) FIG. 8 shows a seventh embodiment according to the present invention.
It is a block diagram of the control power supply of embodiment.

【0063】第7実施形態の制御電源1fは、図8に示
すように、第6実施形態と同様の電源調整回路12およ
び制御回路13bと、第6実施形態とは異なる基準電源
回路11cおよびリセット回路2fとにより構成されて
いる。
As shown in FIG. 8, the control power supply 1f of the seventh embodiment has a power supply adjusting circuit 12 and a control circuit 13b similar to those of the sixth embodiment, and a reference power supply circuit 11c and a reset different from those of the sixth embodiment. And a circuit 2f.

【0064】基準電源回路11cは、第6実施形態の基
準電源回路11bとの相違点として、抵抗R110およ
びツェナダイオードZD11の接続点と電源調整回路1
2の出力端子との間に、抵抗R111と直列に接続さ
れ、カソードがツェナダイオードZD11のカソードと
接続されるダイオードD110をさらに含む構成になっ
ている。
The reference power supply circuit 11c is different from the reference power supply circuit 11b of the sixth embodiment in that the connection point of the resistor R110 and the Zener diode ZD11 and the power supply adjustment circuit 1 are different.
A diode D110, which is connected in series with the resistor R111 and has a cathode connected to the cathode of the Zener diode ZD11, is configured to be connected between the second output terminal and the second output terminal.

【0065】リセット回路2fは、トランジスタQ2
0,Q23および抵抗R20〜R23を第6実施形態の
リセット回路2eと同様に含むほか、トランジスタQ2
1に代わるFET(MOS型電界効果トランジスタ)Q
21aを含み、ラッチ回路を構成するトランジスタQ2
3を入力電圧監視回路として兼用し、入力電圧と出力電
圧との差で入力電圧の監視を行い、ラッチ回路のベース
・エミッタ間電圧を主なヒステリシス電圧幅とする回路
構成になっている。
The reset circuit 2f includes a transistor Q2
0 and Q23 and resistors R20 to R23 are included as in the reset circuit 2e of the sixth embodiment, and the transistor Q2 is included.
FET (MOS type field effect transistor) Q instead of 1
21a, and a transistor Q2 that forms a latch circuit.
3 is also used as an input voltage monitoring circuit, the input voltage is monitored by the difference between the input voltage and the output voltage, and the base-emitter voltage of the latch circuit has a main hysteresis voltage width.

【0066】上記構成の制御電源1fでは、出力電圧V
out が安定化してトランジスタQ13がオンになると、
ラッチ回路がサイリスタオフの状態にある場合、トラン
ジスタQ23のエミッタに入力電圧Vinとほぼ等しい電
圧が印加する。このとき、トランジスタQ23のベース
およびFET−Q21aのゲートに出力電圧Vout が印
加するので、FET−Q21aがオンになり、リセット
信号が出力されることになる。
In the control power supply 1f having the above structure, the output voltage V
When out is stabilized and the transistor Q13 is turned on,
When the latch circuit is in the off state of the thyristor, a voltage substantially equal to the input voltage Vin is applied to the emitter of the transistor Q23. At this time, since the output voltage Vout is applied to the base of the transistor Q23 and the gate of the FET-Q21a, the FET-Q21a is turned on and the reset signal is output.

【0067】トランジスタQ23において、エミッタ電
圧(≒Vin)がベースに印加する出力電圧Vout よりも
ベース・エミッタ間電圧以上高くなると、ベース電流が
流れるので、トランジスタQ23がオンになり、トラン
ジスタQ20がオンになる。つまり、ラッチ回路がサイ
リスタオンの状態になる。これにより、トランジスタQ
23のベース電圧およびFET−Q21aのゲート電圧
が低下して、FET−Q21aがオフになるので、リセ
ット解除信号が出力されることになる。この状態は、ト
ランジスタQ13からリセット回路2fに電流が流れて
いる間保持される。
In the transistor Q23, when the emitter voltage (≈Vin) becomes higher than the output voltage Vout applied to the base by the base-emitter voltage or more, the base current flows, so that the transistor Q23 is turned on and the transistor Q20 is turned on. Become. That is, the latch circuit is turned on. As a result, the transistor Q
Since the base voltage of 23 and the gate voltage of the FET-Q21a decrease and the FET-Q21a turns off, a reset release signal is output. This state is maintained while the current flows from the transistor Q13 to the reset circuit 2f.

【0068】ところで、第5実施形態の基準電源回路1
1bでは、出力端子に接続された負荷のインピーダンス
が小さいと、抵抗110を抵抗R111に比べてそれほ
ど大きな抵抗値にすることができない場合がある。これ
は入力電圧Vinが抵抗R110,R111および負荷の
インピーダンスで分圧されてしまうからであるが、ダイ
オードD110を抵抗R111に直列に接続することに
よりそれを防ぎ、抵抗110を抵抗R111に比べて非
常に大きな抵抗値に設定することができ、もって基準電
圧Vref の安定化を図ることができる。
By the way, the reference power supply circuit 1 of the fifth embodiment
In 1b, if the impedance of the load connected to the output terminal is small, the resistance 110 may not be as large as the resistance value of the resistance R111. This is because the input voltage Vin is divided by the resistances of the resistors R110 and R111 and the load, but this is prevented by connecting the diode D110 in series with the resistor R111, and the resistor 110 is much more reliable than the resistor R111. The resistance value can be set to a very large value, so that the reference voltage Vref can be stabilized.

【0069】(第8実施形態)図9は本発明に係る第8
実施形態の制御電源を構成するためのリセット回路の回
路図である。
(Eighth Embodiment) FIG. 9 shows an eighth embodiment of the present invention.
It is a circuit diagram of a reset circuit for configuring the control power supply of the embodiment.

【0070】第8実施形態の制御電源は、第7実施形態
と同様の、基準電源回路11c、電源調整回路12およ
び制御回路13bと、第7実施形態とは異なる図9に示
すリセット回路2gとにより構成されている。
The control power supply of the eighth embodiment includes a reference power supply circuit 11c, a power supply adjusting circuit 12 and a control circuit 13b similar to the seventh embodiment, and a reset circuit 2g shown in FIG. 9 different from the seventh embodiment. It is composed by.

【0071】リセット回路2gでは、FET−Q21a
に代えてダイオードQ21が使用されている。トランジ
スタQ13からの電流がトランジスタQ23,Q23を
通らないようにダイオードD20,D21が接続されて
いる。抵抗R27を介して出力電圧Vout がダイオード
Q23のベースに印加するようになっている。ヒステリ
シス幅を広くするため、トランジスタQ23のエミッタ
にダイオードD23を接続し、その順方向電圧の分だけ
ヒステリシス幅を広げている。なお、ツェナダイオード
を使用するようにしてもよい。そして、リセット回路2
gへの入力電圧を分圧するべく、抵抗R26を設けてあ
る。このような構成でも、第7実施形態と同様に、ラッ
チ機能などによる安定なリセット信号およびリセット解
除信号の出力が可能になる。
In the reset circuit 2g, the FET-Q21a
A diode Q21 is used in place of. The diodes D20 and D21 are connected so that the current from the transistor Q13 does not pass through the transistors Q23 and Q23. The output voltage Vout is applied to the base of the diode Q23 via the resistor R27. To widen the hysteresis width, a diode D23 is connected to the emitter of the transistor Q23, and the hysteresis width is widened by the amount of the forward voltage. A Zener diode may be used. And the reset circuit 2
A resistor R26 is provided to divide the input voltage to g. With such a configuration, as in the seventh embodiment, it is possible to stably output the reset signal and the reset release signal by the latch function or the like.

【0072】(第9実施形態)図10は本発明に係る第
9実施形態の制御電源の構成図である。
(Ninth Embodiment) FIG. 10 is a block diagram of a control power supply according to a ninth embodiment of the present invention.

【0073】第9実施形態の制御電源1hは、図10に
示すように、第7実施形態と同様の電源調整回路12お
よび制御回路13bと、第7実施形態とは異なる基準電
源回路11dおよびリセット回路2hとにより構成され
ている。
As shown in FIG. 10, the control power supply 1h of the ninth embodiment has a power supply adjusting circuit 12 and a control circuit 13b similar to those of the seventh embodiment, and a reference power supply circuit 11d and a reset different from those of the seventh embodiment. And a circuit 2h.

【0074】基準電源回路11dは、第7実施形態の基
準電源回路11cとの相違点として、ダイオードD11
0が抵抗R111ではなく抵抗R110と直列に接続さ
れている。
The reference power supply circuit 11d is different from the reference power supply circuit 11c of the seventh embodiment in that the diode D11 is different.
0 is connected in series with the resistor R110 instead of the resistor R111.

【0075】リセット回路2hは、第7実施形態のリセ
ット回路2fとの相違点として、トランジスタQ20に
代わるFET−Q20aを含むほか、入力電圧Vinと出
力電圧Vout との差を監視するのではなく、入力電圧V
inと基準電圧との差を監視するべく、出力電圧Vout を
取り込むための抵抗R22を廃止して、トランジスタQ
23のベースおよびFET−Q21aのゲートに基準電
圧を取り込む構成になっている。リセット回路2hへの
基準電圧は、抵抗R110とダイオードD110との接
続点からとられる。
The reset circuit 2h differs from the reset circuit 2f of the seventh embodiment in that it includes an FET-Q20a instead of the transistor Q20, and does not monitor the difference between the input voltage Vin and the output voltage Vout. Input voltage V
In order to monitor the difference between in and the reference voltage, the resistor R22 for taking in the output voltage Vout is eliminated and the transistor Q
The reference voltage is taken into the base of 23 and the gate of the FET-Q21a. The reference voltage to the reset circuit 2h is taken from the connection point between the resistor R110 and the diode D110.

【0076】上記構成の制御電源1hのトランジスタQ
23において、トランジスタQ13からの入力電圧Vin
にほぼ等しい電圧と基準電圧との差の電圧がベース・エ
ミッタ間の電圧を超えると、トランジスタQ23および
FET−Q20aで構成されるラッチ回路(サイリス
タ)がオンになる。これにより、リセット回路2hから
リセット解除信号が出力されることになる。
The transistor Q of the control power supply 1h having the above structure
23, the input voltage Vin from the transistor Q13
When the voltage difference between the reference voltage and the reference voltage exceeds the voltage between the base and the emitter, the latch circuit (thyristor) including the transistor Q23 and the FET-Q20a is turned on. As a result, the reset release signal is output from the reset circuit 2h.

【0077】トランジスタQ23およびFET−Q20
aで構成されるラッチ回路(サイリスタ)がオンになる
と、抵抗R110とダイオードD110との接続点の電
圧がほぼゼロとなり、ツェナダイオードZD11への電
流の供給が停止するので、ツェナ電圧がリセット解除状
態でより安定する。つまり、基準電源回路11dにおけ
る起動回路がリセット解除時において基準電源回路11
dから切り離させるのである。その他の動作については
第7実施形態と同様である。
Transistor Q23 and FET-Q20
When the latch circuit (thyristor) composed of a is turned on, the voltage at the connection point between the resistor R110 and the diode D110 becomes almost zero, and the current supply to the Zener diode ZD11 is stopped, so the Zener voltage is in the reset release state. More stable at. That is, when the starting circuit in the reference power supply circuit 11d is released from reset, the reference power supply circuit 11d is released.
It is separated from d. Other operations are the same as in the seventh embodiment.

【0078】なお、第9実施形態では、リセット回路2
hが組み込まれて構成されているが、これに限らず、第
8実施形態と同様のリセット回路2gが組み込まれる構
成でもよい。
In the ninth embodiment, the reset circuit 2
Although h is incorporated in the configuration, the present invention is not limited to this, and the same reset circuit 2g as in the eighth embodiment may be incorporated.

【0079】また、リセット回路2hでは、FET−Q
20aが使用されているが、トランジスタ(バイポーラ
トランジスタ)などの同様な半導体素子を使用してもよ
いことは言うまでもない。逆に、トランジスタ(バイポ
ーラトランジスタ)に代えてFET(電界効果トランジ
スタ)を使用することについても同様である。
In the reset circuit 2h, the FET-Q
Although 20a is used, it goes without saying that a similar semiconductor element such as a transistor (bipolar transistor) may be used. Conversely, the same applies to the use of FETs (field effect transistors) instead of transistors (bipolar transistors).

【0080】さらに、上記各実施形態において、電源調
整回路は、シリーズレギュレータになっているが、各実
施形態の制御回路を使用することができるものであれ
ば、チョッパなどのスイッチングレギュレータでもよ
い。
Further, in each of the above embodiments, the power supply adjusting circuit is a series regulator, but a switching regulator such as a chopper may be used as long as the control circuit of each embodiment can be used.

【0081】[0081]

【発明の効果】以上のことから明らかなように、請求項
1記載の発明の制御電源は、所定の出力設定用の基準電
圧を出力する基準電源回路と、増幅機能を持つ半導体素
子を含み、この半導体素子が制御信号に応じて動作をす
ることにより、入力電源を前記所定の出力になるように
調整して出力とする電源調整回路と、差動増幅回路構成
で増幅機能を持つ2つの半導体素子を含み、これら2つ
の半導体素子にそれぞれ前記基準電圧と前記電源調整回
路の出力とを入力し、この出力の電圧が前記基準電圧よ
りも低くなる場合には前記電源調整回路の出力を上げる
ための信号を前記制御信号として前記電源調整回路の半
導体素子に出力する一方、前記出力の電圧が前記基準電
圧よりも高くなる場合には前記電源調整回路の出力を下
げるための信号を前記制御信号として前記電源調整回路
の半導体素子に出力する制御回路とにより構成され、前
記差動増幅回路構成の2つの半導体素子のうち、前記電
源調整回路の出力を第1の端子に入力する半導体素子に
おける第2の端子を少なくともリセット信号用の信号源
の端子とするので、差動増幅回路構成の半導体素子が例
えばトランジスタであって第2の端子がコレクタである
とき、第2の端子を監視することにより、出力が所定の
出力に安定化されているかどうかを判別することができ
る。そして、信号源の端子をリセット回路の入力端子に
接続する構成にすることにより、信号源の端子から得ら
れる信号に応じてリセット信号を出力するようにリセッ
ト回路を設計することができるから、リセット回路を含
めてより少ない部品点数のディスクリート部品で制御電
源を構成することができる。
As is apparent from the above, the control power supply according to the invention of claim 1 includes a reference power supply circuit for outputting a reference voltage for setting a predetermined output and a semiconductor element having an amplifying function, This semiconductor element operates in response to a control signal to adjust the input power supply to the predetermined output to output the power, and two semiconductors having an amplifying function in a differential amplifier circuit configuration. In order to increase the output of the power supply adjusting circuit when the reference voltage and the output of the power supply adjusting circuit are respectively input to these two semiconductor devices, and the voltage of this output becomes lower than the reference voltage. Is output to the semiconductor element of the power supply adjustment circuit as the control signal, and a signal for lowering the output of the power supply adjustment circuit is output when the voltage of the output is higher than the reference voltage. And a control circuit for outputting to the semiconductor element of the power supply adjusting circuit as a control signal, a semiconductor for inputting the output of the power supply adjusting circuit to the first terminal of the two semiconductor elements of the differential amplifier circuit configuration. Since the second terminal of the element is at least the terminal of the signal source for the reset signal, the second terminal is monitored when the semiconductor element of the differential amplifier circuit configuration is, for example, a transistor and the second terminal is the collector. By doing so, it is possible to determine whether the output is stabilized at a predetermined output. Then, by connecting the terminal of the signal source to the input terminal of the reset circuit, the reset circuit can be designed to output the reset signal in accordance with the signal obtained from the terminal of the signal source. The control power supply can be configured with discrete components including a smaller number of components including circuits.

【0082】請求項2記載の発明は、請求項1記載の制
御電源において、リセット回路をさらに組み込んで構成
され、前記信号源の端子は、前記出力の電圧が前記基準
電圧よりも所定電圧低い下限電圧値以下に低下したとき
に電流が実質的に流れなくなる端子であり、前記リセッ
ト回路は、前記信号源の端子から、前記出力の電圧が前
記下限電圧値以下に低下したことを示す信号を受けた場
合にはリセット信号を出力する一方、前記出力の電圧が
前記下限電圧値を超えたことを示す信号を受けた場合に
はリセット解除信号を出力するので、信号源の端子にお
ける電流の有無により、出力が所定の出力に安定化され
ているかどうかを判別することができ、これにより、リ
セット回路を含めてより少ない部品点数のディスクリー
ト部品で制御電源を構成することができる。
According to a second aspect of the present invention, in the control power source according to the first aspect, a reset circuit is further incorporated, and the lower limit of the output voltage of the signal source terminal is lower than the reference voltage by a predetermined voltage. The reset circuit receives from the terminal of the signal source a signal indicating that the voltage of the output has dropped below the lower limit voltage value, which is a terminal at which current does not substantially flow when the voltage drops below the voltage value. If a signal indicating that the voltage of the output exceeds the lower limit voltage value is received, a reset release signal is output. , It is possible to determine whether the output is regulated to a predetermined output, which makes it possible to control power with discrete components with a smaller number of components including the reset circuit. It can be configured.

【0083】請求項3記載の発明は、請求項1記載の制
御電源において、リセット回路をさらに組み込んで構成
され、前記信号源の端子は、前記出力の電圧が前記基準
電圧よりも所定電圧低い下限電圧値以下に低下したとき
に電流が実質的に流れなくなる端子であり、前記リセッ
ト回路は、ラッチ機能を有し、このラッチ機能により、
前記信号源の端子から、前記出力の電圧が前記下限電圧
値以下に低下したことを示す信号を受けるまではリセッ
ト解除信号を出力する一方、前記信号源の端子から、前
記出力の電圧が前記下限電圧値以下に低下したことを示
す信号を受けた場合にはリセット信号を出力するので、
信号源の端子における電流の有無により、出力が所定の
出力に安定化されているかどうかを判別することがで
き、これにより、リセット回路を含めてより少ない部品
点数のディスクリート部品で制御電源を構成することが
できる。
According to a third aspect of the present invention, in the control power source according to the first aspect, a reset circuit is further incorporated, and the lower limit of the output voltage of the signal source is lower than the reference voltage by a predetermined voltage. The reset circuit has a latch function, which is a terminal at which a current does not substantially flow when the voltage drops below a voltage value.
While the reset release signal is output from the terminal of the signal source until the signal indicating that the voltage of the output has dropped to the lower limit voltage value or less is received, the voltage of the output from the terminal of the signal source is the lower limit. When a signal indicating that the voltage has dropped below the voltage value is received, a reset signal is output.
Whether or not the output is stabilized to a predetermined output can be determined by the presence / absence of current at the terminal of the signal source, and thus the control power supply is composed of discrete components with a smaller number of components including the reset circuit. be able to.

【0084】請求項4記載の発明は、請求項3記載の制
御電源において、前記リセット回路は、前記入力電源の
電圧値が所定のしきい電圧値を超えたとき、前記リセッ
ト解除信号を出力するように前記ラッチ機能をセットす
るので、リセット信号およびリセット解除信号のより安
定的な出力が可能になる。
According to a fourth aspect of the present invention, in the control power source according to the third aspect, the reset circuit outputs the reset release signal when the voltage value of the input power source exceeds a predetermined threshold voltage value. Since the latch function is set as described above, more stable output of the reset signal and the reset release signal becomes possible.

【0085】請求項5記載の発明は、請求項3記載の制
御電源において、前記リセット回路は、前記入力電源の
電圧と前記電源調整回路の出力との差の値が所定の電圧
値を超えたとき、前記リセット解除信号を出力するよう
に前記ラッチ機能をセットするので、リセット信号およ
びリセット解除信号のより安定的な出力が可能になる。
According to a fifth aspect of the present invention, in the control power source according to the third aspect, in the reset circuit, the value of the difference between the voltage of the input power source and the output of the power source adjusting circuit exceeds a predetermined voltage value. At this time, since the latch function is set so as to output the reset release signal, more stable output of the reset signal and the reset release signal becomes possible.

【0086】請求項6記載の発明は、請求項3記載の制
御電源において、前記リセット回路は、前記入力電源の
電圧と前記基準電圧との差の値が所定の電圧値を超えた
とき、前記リセット解除信号を出力するように前記ラッ
チ機能をセットするので、リセット信号およびリセット
解除信号のより安定的な出力が可能になる。
According to a sixth aspect of the present invention, in the control power source according to the third aspect, the reset circuit is configured to operate when the difference between the voltage of the input power source and the reference voltage exceeds a predetermined voltage value. Since the latch function is set so as to output the reset release signal, more stable output of the reset signal and the reset release signal becomes possible.

【0087】請求項7記載の発明は、請求項3から6の
いずれかに記載の制御電源において、サイリスタまたは
サイリスタと動作が等価となる複数のトランジスタで構
成されるラッチ回路によって前記ラッチ機能を持つの
で、リセット回路の出力信号にヒステリシスを持たせる
ことができる。
According to a seventh aspect of the present invention, in the control power supply according to any of the third to sixth aspects, the latch function is provided by a thyristor or a latch circuit composed of a plurality of transistors whose operation is equivalent to that of the thyristor. Therefore, the output signal of the reset circuit can have hysteresis.

【0088】請求項8記載の発明は、請求項7記載の制
御電源において、前記ラッチ回路は、前記入力電源の電
圧と前記電源調整回路の出力との差の値、または前記入
力電源の電圧と前記基準電圧との差の値を監視する機能
を含むのであり、これらいずれの構成でも、リセット信
号およびリセット解除信号の出力が可能になる。
According to an eighth aspect of the present invention, in the control power source according to the seventh aspect, the latch circuit sets a value of a difference between a voltage of the input power source and an output of the power source adjusting circuit or a voltage of the input power source. It includes a function of monitoring the value of the difference from the reference voltage, and in any of these configurations, the reset signal and the reset release signal can be output.

【0089】請求項9記載の発明は、請求項1から8の
いずれかに記載の制御電源において、前記制御回路を起
動する起動回路をさらに組み込んで構成され、リセット
回路がリセット解除信号を出力するとき、前記起動回路
を等価的に切り離すので、リセット解除時において起動
回路が機能しない好適な回路動作が可能となる。
According to a ninth aspect of the present invention, in the control power supply according to any one of the first to eighth aspects, a starting circuit for starting the control circuit is further incorporated, and the reset circuit outputs a reset release signal. At this time, since the starting circuit is equivalently disconnected, it is possible to perform a suitable circuit operation in which the starting circuit does not function when reset is released.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る第1実施形態の制御電源の構成図
である。
FIG. 1 is a configuration diagram of a control power supply according to a first embodiment of the present invention.

【図2】本発明に係る第2実施形態の制御電源の構成図
である。
FIG. 2 is a configuration diagram of a control power supply according to a second embodiment of the present invention.

【図3】本発明に係る第3実施形態の制御電源の構成図
である。
FIG. 3 is a configuration diagram of a control power supply according to a third embodiment of the present invention.

【図4】本発明に係る第4実施形態の制御電源の構成図
である。
FIG. 4 is a configuration diagram of a control power supply according to a fourth embodiment of the present invention.

【図5】同制御電源で使用するリセット解除信号出力指
令およびリセット信号出力指令の説明図である。
FIG. 5 is an explanatory diagram of a reset release signal output command and a reset signal output command used in the control power supply.

【図6】本発明に係る第5実施形態の制御電源の構成図
である。
FIG. 6 is a configuration diagram of a control power supply according to a fifth embodiment of the present invention.

【図7】本発明に係る第6実施形態の制御電源を構成す
るためのリセット回路および入力電圧監視回路の回路図
である。
FIG. 7 is a circuit diagram of a reset circuit and an input voltage monitoring circuit for configuring a control power supply according to a sixth embodiment of the present invention.

【図8】本発明に係る第7実施形態の制御電源の構成図
である。
FIG. 8 is a configuration diagram of a control power supply according to a seventh embodiment of the present invention.

【図9】本発明に係る第8実施形態の制御電源を構成す
るためのリセット回路の回路図である。
FIG. 9 is a circuit diagram of a reset circuit for configuring a control power supply according to an eighth embodiment of the present invention.

【図10】図10は本発明に係る第9実施形態の制御電
源の構成図である。
FIG. 10 is a configuration diagram of a control power supply according to a ninth embodiment of the present invention.

【図11】従来の制御電源の概略構成とその使用例を示
す図である。
FIG. 11 is a diagram showing a schematic configuration of a conventional control power supply and an example of its use.

【図12】図11におけるリセット回路の出力信号の説
明図である。
FIG. 12 is an explanatory diagram of output signals of the reset circuit in FIG.

【符号の説明】[Explanation of symbols]

1a,1b,1c,1d,1e,1f,1h 制御電源 2a,2b,2c,2d,2e,2f,2g,2h リ
セット回路 11,11a,11b,11c,11d 基準電源回路 12 電源調整回路 13,13a,13b 制御回路 14,14a 入力電圧監視回路
1a, 1b, 1c, 1d, 1e, 1f, 1h Control power supply 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h Reset circuit 11, 11a, 11b, 11c, 11d Reference power supply circuit 12 Power supply adjusting circuit 13, 13a, 13b Control circuit 14, 14a Input voltage monitoring circuit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B011 DB02 GG04 5B054 BB02 DD13 EE03 5H410 BB02 BB04 CC02 DD02 EA10 EB16 FF03 FF25 LL04 5H430 BB01 BB09 BB11 EE03 FF02 FF13 GG02 HH02 LA04 LB01 LB02    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5B011 DB02 GG04                 5B054 BB02 DD13 EE03                 5H410 BB02 BB04 CC02 DD02 EA10                       EB16 FF03 FF25 LL04                 5H430 BB01 BB09 BB11 EE03 FF02                       FF13 GG02 HH02 LA04 LB01                       LB02

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 所定の出力設定用の基準電圧を出力する
基準電源回路と、 増幅機能を持つ半導体素子を含み、この半導体素子が制
御信号に応じて動作をすることにより、入力電源を前記
所定の出力になるように調整して出力とする電源調整回
路と、 差動増幅回路構成で増幅機能を持つ2つの半導体素子を
含み、これら2つの半導体素子にそれぞれ前記基準電圧
と前記電源調整回路の出力とを入力し、この出力の電圧
が前記基準電圧よりも低くなる場合には前記電源調整回
路の出力を上げるための信号を前記制御信号として前記
電源調整回路の半導体素子に出力する一方、前記出力の
電圧が前記基準電圧よりも高くなる場合には前記電源調
整回路の出力を下げるための信号を前記制御信号として
前記電源調整回路の半導体素子に出力する制御回路とに
より構成され、 前記差動増幅回路構成の2つの半導体素子のうち、前記
電源調整回路の出力を第1の端子に入力する半導体素子
における第2の端子を少なくともリセット信号用の信号
源の端子とすることを特徴とする制御電源。
1. A reference power supply circuit for outputting a reference voltage for setting a predetermined output, and a semiconductor element having an amplifying function. The semiconductor element operates in response to a control signal, whereby the input power source is set to the predetermined value. A power supply adjusting circuit that adjusts the output to obtain an output, and two semiconductor elements having an amplifying function in a differential amplifier circuit configuration. These two semiconductor elements include the reference voltage and the power supply adjusting circuit, respectively. And a signal for increasing the output of the power supply adjusting circuit is output to the semiconductor element of the power supply adjusting circuit as the control signal when the voltage of the output becomes lower than the reference voltage. When the output voltage becomes higher than the reference voltage, a control circuit that outputs a signal for lowering the output of the power supply adjusting circuit to the semiconductor element of the power supply adjusting circuit as the control signal. Of the two semiconductor elements having the differential amplifier circuit configuration, the second terminal of the semiconductor element that inputs the output of the power supply adjustment circuit to the first terminal is at least the terminal of the signal source for the reset signal. Control power supply characterized by the following.
【請求項2】 リセット回路をさらに組み込んで構成さ
れ、前記信号源の端子は、前記出力の電圧が前記基準電
圧よりも所定電圧低い下限電圧値以下に低下したときに
電流が実質的に流れなくなる端子であり、前記リセット
回路は、前記信号源の端子から、前記出力の電圧が前記
下限電圧値以下に低下したことを示す信号を受けた場合
にはリセット信号を出力する一方、前記出力の電圧が前
記下限電圧値を超えたことを示す信号を受けた場合には
リセット解除信号を出力することを特徴とする請求項1
記載の制御電源。
2. A reset circuit is further incorporated, and current does not substantially flow through the terminal of the signal source when the voltage of the output drops below a lower limit voltage value which is a predetermined voltage lower than the reference voltage. The reset circuit outputs a reset signal when a signal indicating that the voltage of the output has dropped to the lower limit voltage value or less is output from the terminal of the signal source, while the reset circuit outputs the voltage of the output. The reset release signal is output when a signal indicating that the voltage exceeds the lower limit voltage value is received.
Control power supply described.
【請求項3】 リセット回路をさらに組み込んで構成さ
れ、前記信号源の端子は、前記出力の電圧が前記基準電
圧よりも所定電圧低い下限電圧値以下に低下したときに
電流が実質的に流れなくなる端子であり、前記リセット
回路は、ラッチ機能を有し、このラッチ機能により、前
記信号源の端子から、前記出力の電圧が前記下限電圧値
以下に低下したことを示す信号を受けるまではリセット
解除信号を出力する一方、前記信号源の端子から、前記
出力の電圧が前記下限電圧値以下に低下したことを示す
信号を受けた場合にはリセット信号を出力することを特
徴とする請求項1記載の制御電源。
3. A reset circuit is further incorporated, and current does not substantially flow to the terminal of the signal source when the voltage of the output drops below a lower limit voltage value that is a predetermined voltage lower than the reference voltage. The reset circuit has a latch function, and by this latch function, the reset is released until a signal indicating that the voltage of the output has dropped below the lower limit voltage value is received from the terminal of the signal source. 2. A reset signal is output when a signal indicating that the voltage of the output has dropped below the lower limit voltage value is received from the terminal of the signal source while outputting the signal. Control power supply.
【請求項4】 前記リセット回路は、前記入力電源の電
圧値が所定のしきい電圧値を超えたとき、前記リセット
解除信号を出力するように前記ラッチ機能をセットする
ことを特徴とする請求項3記載の制御電源。
4. The reset circuit sets the latch function so as to output the reset release signal when the voltage value of the input power supply exceeds a predetermined threshold voltage value. 3. Control power supply described in 3.
【請求項5】 前記リセット回路は、前記入力電源の電
圧と前記電源調整回路の出力との差の値が所定の電圧値
を超えたとき、前記リセット解除信号を出力するように
前記ラッチ機能をセットすることを特徴とする請求項3
記載の制御電源。
5. The reset circuit has the latch function to output the reset release signal when a value of a difference between a voltage of the input power supply and an output of the power supply adjusting circuit exceeds a predetermined voltage value. 4. Setting according to claim 3,
Control power supply described.
【請求項6】 前記リセット回路は、前記入力電源の電
圧と前記基準電圧との差の値が所定の電圧値を超えたと
き、前記リセット解除信号を出力するように前記ラッチ
機能をセットすることを特徴とする請求項3記載の制御
電源。
6. The reset circuit sets the latch function to output the reset release signal when a value of a difference between the voltage of the input power supply and the reference voltage exceeds a predetermined voltage value. The control power supply according to claim 3, wherein
【請求項7】 サイリスタまたはサイリスタと動作が等
価となる複数のトランジスタで構成されるラッチ回路に
よって前記ラッチ機能を持つことを特徴とする請求項3
から6のいずれかに記載の制御電源。
7. The thyristor or a latch circuit composed of a plurality of transistors whose operation is equivalent to that of the thyristor has the latch function.
6. The control power supply according to any one of 1 to 6.
【請求項8】 前記ラッチ回路は、前記入力電源の電圧
と前記電源調整回路の出力との差の値、または前記入力
電源の電圧と前記基準電圧との差の値を監視する機能を
含むことを特徴とする請求項7記載の制御電源。
8. The latch circuit includes a function of monitoring a value of a difference between the voltage of the input power supply and an output of the power supply adjusting circuit, or a value of a difference between the voltage of the input power supply and the reference voltage. The control power supply according to claim 7, wherein:
【請求項9】 前記制御回路を起動する起動回路をさら
に組み込んで構成され、リセット回路がリセット解除信
号を出力するとき、前記起動回路を等価的に切り離すこ
とを特徴とする請求項1から8のいずれかに記載の制御
電源。
9. The start circuit for starting the control circuit is further incorporated, and when the reset circuit outputs a reset release signal, the start circuit is equivalently disconnected. Control power supply according to any one.
JP2002121412A 2002-04-23 2002-04-23 Controlled power source Withdrawn JP2003316452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002121412A JP2003316452A (en) 2002-04-23 2002-04-23 Controlled power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002121412A JP2003316452A (en) 2002-04-23 2002-04-23 Controlled power source

Publications (1)

Publication Number Publication Date
JP2003316452A true JP2003316452A (en) 2003-11-07

Family

ID=29537353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002121412A Withdrawn JP2003316452A (en) 2002-04-23 2002-04-23 Controlled power source

Country Status (1)

Country Link
JP (1) JP2003316452A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007264776A (en) * 2006-03-27 2007-10-11 Freescale Semiconductor Inc Series regulator circuit
US8031498B2 (en) * 2007-07-05 2011-10-04 Infineon Technologies Austria Ag Active diode
JP4838883B2 (en) * 2006-06-20 2011-12-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Circuit arrangement for detecting an undervoltage of an energy source
CN105912062A (en) * 2016-06-13 2016-08-31 深圳市瀚索科技开发有限公司 Low-power-consumption voltage stabilizing circuit and method
CN116722853A (en) * 2023-06-16 2023-09-08 微传智能科技(常州)有限公司 Power-on reset circuit suitable for low-voltage low-power consumption application

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007264776A (en) * 2006-03-27 2007-10-11 Freescale Semiconductor Inc Series regulator circuit
JP4838883B2 (en) * 2006-06-20 2011-12-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Circuit arrangement for detecting an undervoltage of an energy source
US8189312B2 (en) 2006-06-20 2012-05-29 Robert Bosch Gmbh Circuit arrangement for detecting undervoltage in an energy source
US8031498B2 (en) * 2007-07-05 2011-10-04 Infineon Technologies Austria Ag Active diode
CN105912062A (en) * 2016-06-13 2016-08-31 深圳市瀚索科技开发有限公司 Low-power-consumption voltage stabilizing circuit and method
CN116722853A (en) * 2023-06-16 2023-09-08 微传智能科技(常州)有限公司 Power-on reset circuit suitable for low-voltage low-power consumption application
CN116722853B (en) * 2023-06-16 2024-05-03 微传智能科技(常州)有限公司 Power-on reset circuit suitable for low-voltage low-power consumption application

Similar Documents

Publication Publication Date Title
CN106484017B (en) Semiconductor integrated circuit for voltage stabilizer
JP4628176B2 (en) Power supply device and electronic device
CN107885270B (en) Semiconductor integrated circuit for regulator
US9606556B2 (en) Semiconductor integrated circuit for regulator
US8779628B2 (en) Configurable power supply integrated circuit
JP3385995B2 (en) Overcurrent detection circuit and semiconductor integrated circuit incorporating the same
JP2007157070A (en) Regulator circuit, and automobile mounted therewith
JP2006023920A (en) Reference voltage generation circuit
US7012791B2 (en) Constant-voltage power supply unit
US7049799B2 (en) Voltage regulator and electronic device
US6204646B1 (en) Power supply device
US20060152875A1 (en) Overcurrent protection device
US20070222422A1 (en) Power supply device and electrical device equipped with the same
US6384584B2 (en) Current control circuit
JP2003316452A (en) Controlled power source
JP4614750B2 (en) regulator
JP4552569B2 (en) Constant voltage power circuit
US6611436B2 (en) Switching power supply unit having a regulator circuit and electronic apparatus using the same
JP3542022B2 (en) regulator
US20020089346A1 (en) Power supply for individually controlling discharge current and absorbing current as output current supplied to load
JP2020102083A (en) Voltage conversion apparatus
JP2011103743A (en) Constant voltage circuit
JP2002023867A (en) Voltage regulator device
JPH0635538Y2 (en) Voltage amplification circuit with current limiting circuit
JPH08106331A (en) Power source controller

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705