JP2003315533A - 誘電多層膜からなる干渉フィルタの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 多層膜が形成された光学基板の加工時のそり
等による基板の割れを抑えることができ、量産性に優れ
た誘電多層膜からなる干渉フィルタの切断方法を提供す
る。 【解決手段】 多層膜が形成された光学基板の多層膜形
成面にブレードで溝を形成し、次に溝が形成されていな
い前記基板裏面を研磨し、その後に、前記の溝に沿いブ
レードで基板を切断する誘電多層膜からなる干渉フィル
タの製造方法において、最初に形成する溝の深さの基板
厚みに対する比率を６％以下とし、かつ該溝を形成する
領域で、この領域の面積に対する溝部分の面積の割合を
３０％以下とする。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、多層膜が形成され
た光学基板、特に膜応力が大きい光学基板をチップへ切
断して誘電多層膜からなる干渉フィルタを製造する方法
に関する。 【０００２】 【従来の技術】近年のインターネットの拡大による通信
量の増大に伴い、一本の光ファイバーに波長の異なる光
を多重化させて送受信を行う波長分割多重方式（ＷＤ
Ｍ：Wavelength Division Multiplexing）技術を用いた
光通信が、基幹／メトロを中心に世界的に広まってい
る。このＷＤＭにおいて、多重化された光の中から所定
の波長の光を取り出す部分に、誘電体多層膜からなる干
渉フィルタが広く用いられている。この干渉フィルタ
は、光学基板上に誘電体多層膜を使用波長の１／４の整
数倍の厚さで多層に成膜し、１〜２ｍｍ角程度の大きさ
のチップに切り出したもので、コリメータレンズ、ファ
イバーと組み合わせてスリーブに組み込みモジュールと
して提供される。 【０００３】ＩＴＵで制定された規格によれば、２００
ＧＨｚ−ＷＤＭのチャンネル間隔は１．６ｎｍで、これ
に対応する干渉フィルターの透過帯域幅は０．８ｎｍ以
下であり、今開発の進められている５０ＧＨｚ（チャン
ネル間隔：０．４ｎｍ）対応のものでは、０．２５ｎｍ
以下と非常に狭い。そのため、誘電体膜の積層数は１０
０〜２００層程度必要で、膜厚にして２０〜４０μｍ程
度となる。帯域幅が狭いので、各層の膜厚は０．００１
％程度の精度で積層する必要がある。また、チャンネル
間隔が２００ＧＨｚで１．６ｎｍしかないため、干渉フ
ィルターの中心波長の分布はチャンネルに対し±０．０
５ｎｍ以下で設定する必要がある。特性の優れたフィル
ターを歩留まり良く作るためには、各層の厚さ精度をあ
げるとともに、基板内での膜厚分布もあげる必要があ
る。従って、成膜には非常に高い精度が求められる。 【０００４】また、この干渉フィルターは、基幹／メト
ロ系で用いられるため、高い信頼性と保存特性も必要と
なる。具体的には、８５℃９０％ＲＨでの高温高湿条件
での長期保存（２０００時間）、および８５℃９０％Ｒ
Ｈの高温高湿状態と−４０℃の低温状態の間をサイクル
的に繰返す長期保存で、クラックなどが入らずかつ光学
特性が変化しないことが求められる。 【０００５】上記のような光学特性に優れ、かつ信頼性
にも優れた誘電体多層干渉フィルターを作製するのに
は、イオンアシスト蒸着法、イオンアシストスパッタ法
などが使われる。これらの成膜法を用いると、緻密で非
常に安定した誘電膜を形成できるが、膜内部の応力が非
常に大きいという特徴を有する。誘電多層干渉フィルタ
ーは、求められる光学特性を達成するため、その層数は
凡そ１００〜２００層、膜厚にして凡そ２０〜４０μｍ
と非常に厚いため、その応力は非常に大きい。先に述べ
たような狭帯域特性と均一性を達成するため、成膜の制
御のため感度の高い光学式モニターを使い、成膜中の膜
をその場でモニターしながら、膜厚を制御しながら成膜
を行っているが、応力が大きいため、成膜が進むにつれ
基板が応力により反り、その反り量が、時間とともに変
化する。この反りの変化量が大きいと、光学式モニター
では、モニター光が歪み、制御精度が成膜中に劣化する
場合がある。また、基板中に達する成膜粒子の入射角が
成膜の進展度合いとともに変化するため、膜の堆積具合
が、基板位置により微妙に変動して、基板内での特性の
変動が大きくなるという問題を生じるため、誘電多層干
渉フィルターを作製する場合には、基板の厚みを厚くし
て、変動を抑えている。具体的には、７〜１０ｍｍ程度
の厚みのガラス基板を使用する。 【０００６】一方で、干渉フィルターをモジュールに実
装する場合は、極力損失を小さくし、かつ実装サイズを
抑えるため、厚みを１ｍｍ程度もしくはそれ以下にす
る。基板を薄くする方法としては、研磨、切断等の方法
があるが、何れの方法を用いても、干渉フィルターには
大きな膜応力が入っており、基板を薄くする途中で、こ
の応力により基板が割れやすく、製造歩留まりが悪化す
る。基板厚を薄くする前に、予め膜に切り込みを入れて
おく方法があるが、この場合、単に切れ込みを入れただ
けでは基板を薄くする工程で、切れ込みを入れた部分に
加工時の応力・歪が集中し、切り込み部分から破損しや
すいという問題がある。 【０００７】このような問題を避けるため、予め使用す
るチップサイズに切った基板に成膜する方法が考えられ
るが、１〜２ｍｍ角の基板を精度良くホルダーに並べ、
一枚の基板の場合と同レベルの面精度を達成するのは非
常に難しい。成膜面が、ばらつくと中心波長のばらつき
を招き、歩留まりが悪化する。また、成膜後の厚板基板
を薄くする前に、１〜２ｍｍ角に切り出し、その後で薄
くする方法も考えられるが、この場合、厚い基板から直
接切り出すと、チッピングを起こしやすく、チッピング
を抑えるためには、切り出し速度を極端に遅くする必要
がある。また、切り出したチップを所定の厚みに薄くす
る工程についても、個別に、薄くするのでは効率が悪
く、また、ホルダーに並べて、一括して薄くする場合で
は、面精度を出して並べるのが困難で歩留まりを悪くす
るという問題がある。 【０００８】 【発明が解決しようとする課題】本発明は、上記の従来
の問題点に鑑みてなされたものであり、多層膜が形成さ
れた光学基板の加工時のそり等による基板の割れを抑え
ることができ、量産性に優れた誘電多層膜からなる干渉
フィルタの切断方法を提供することを目的とする。 【０００９】 【課題を解決するための手段】一般に干渉フィルターに
代表される光学部品の作製は、基板上への成膜、基板厚
みの調整（研磨、切断等）、チップへの切り出しの手順
で行われるが、膜応力によるチップへの切り出し時の歩
留まりを上げるため、基板厚みの調整前に溝を形成する
方法も提案されている。しかし、単に溝形成しただけで
は、基板厚みを調整する段階で基板が割れる場合があ
る。 【００１０】そこで、本発明者らは新たに種々検討を加
えた結果、多層膜が形成された光学基板の多層膜形成面
にブレードで溝を形成し、次に溝が形成されていない基
板裏面を研磨し、その後に、前記の溝に沿いブレードで
基板を切断する誘電多層膜からなる干渉フィルタの製造
方法において、最初に形成する溝の深さの基板厚みに対
する比率を６％以下とすることにより、基板厚みを調整
する工程、その後のチップ切り出し工程での量産性、歩
留まりが大きく改善されることを見出した。また、この
比率を３％以下とすることで、さらに歩留まりが改善さ
れる。６％より深く溝を形成すると、かなりの率で基板
厚み調整時、基板が割れたりする。 【００１１】また、この時、溝を形成する領域で、この
領域の面積に対する溝部分の面積の割合を３０％以下、
さらに望ましくは２０％以下とする。溝幅を広くする
と、チップ加工時の位置合わせが行いやすいという利点
を有するが、光学面の有効面積が狭くなるという欠点を
有する。 【００１２】 【発明の実施の形態】本発明の誘電多層膜からなる干渉
フィルタの製造方法において、基板としては、ガラス基
板が一般的に用いられる。ガラス基板以外にも、Ｓｉウ
エハー、ＧａＡｓウエハー、ＧａＩｎウエハー、ＳｉＣ
ウエハーなどの半導体基板；ＬｉＮｂＯ_３、ＬｉＴａＯ
_３、ＴｉＯ_２、ＳｒＴｉＯ_３、Ａｌ_２Ｏ_３、ＭｇＯなど
の酸化物単結晶、多結晶基板；ＣａＦ_２、ＭｇＦ_２、Ｂ
ａＦ_２、ＬｉＦなどのフッ化物単結晶基板、多結晶基
板；ＮａＣｌ、ＫＢｒ、ＫＣｌなどの塩化物、臭化物単
結晶、多結晶基板；アクリル、アモルファスポリオレフ
ィン、ポリカーボネートなどのプラスチック基板等にも
適用できる。 【００１３】誘電体多層膜としては、ＳｉＯｘ、ＳｉＮ
ｘ、ＳｉＣｘ、Ａｌ_２Ｏ_３、ＴａＯｘ、ＴｉＯｘ、Ｎｂ
Ｏｘ、ＣｅＯｘ、ＭｇＦｘ、ＭｇＯおよびこれら混合物
に代表される酸化物、窒化物、炭化物のほかに、Ｚｎ
Ｓ、ＺｎＳｅ、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、Ｉｎ
Ｐ、ＧａＰなどの半導体を挙げることができる。前記誘
電体多層膜に、薄い金属薄膜が挿入されたものであって
もよい。 【００１４】 【実施例】以下、本発明を実施例により具体的に説明す
るが、以下に示した実施の形態は、本発明の実施の一例
であり、本発明は以下の実施例にのみ限定されるもので
はない。また図面の説明においては、同一符号は同一要
素を表す。ただし、図の寸法比率は実際と必ずしも一致
しない。 【００１５】図１は、狭帯域透過フィルター多層膜を成
膜した光学基板の断面図である。ここで多層膜（１）は
層数１００層以上、総膜厚４０μｍ以上のＴａ_２Ｏ_５と
ＳｉＯ_２の交互積層膜からなり、光学基板（２）の厚さ
（Ｈ）は約７ｍｍである。 【００１６】まず、支持テープ（３）で、光学基板の裏
面（２２）をステージに固定した。次いで、図２に示す
ように、分割チップ形状にあわせて溝（１１）を形成し
た。溝の深さ（Ｂ）は、膜応力が分断される深さ、例え
ば多層膜の設計膜厚（Ａ）に対して、Ａ＋３０μｍ程度
とした。本実施例では、溝の深さ（Ｂ）は、光学基板の
厚さ（Ｈ）に対して約１％とした（(0.04+0.03)/7×100
=1）。また、基板に形成した溝部分の面積の割合は、溝
を形成する領域の面積に対して２８％となるようにし
た。 【００１７】ここで、溝形成用ブレード（４）は、粗い
砥粒のものは切削時間を短縮するが切削抵抗が大きく、
膜面にチッピングが発生しやすい。このため使用するブ
レードとしては、中程度（＃８００前後）の砥粒が望ま
しい。 【００１８】支持テープの除去後、＃８０〜＃６００程
度のダイヤモンドホイールで光学基板裏面を荒研削し、
３〜０．０５μｍのダイヤモンドスラリー、ＣｅＯ_２や
コロイダルシリカ等の研磨剤を順次使用してポリッシン
グを行った。形成された溝により膜応力が低減し、基板
の薄型化に伴う強度低下により生じる膜応力を原因とす
る基板の反りが抑えられるため、板厚１ｍｍの平坦な光
学基板が容易に得られる。 【００１９】基板研磨後、図３に示すように、光学基板
の研磨後の裏面（２３）に反射防止膜（５）を成膜した
後、再び基板（２）をステージに固定した。基板切断で
は溝形成時よりも大きな切削抵抗がかかるため、溝形成
時使用の支持テープでは切削時に基板ブレが起き、裏面
チッピングの要因となる。そこで、図４に示すように、
ワックス（３’）を使用して基板を強固に固定しブレを
抑えた。 【００２０】次に、図４に示すように、基板切断用ブレ
ード（６）で基板を溝に沿い切断した。この際、溝形成
ブレードよりも０．０５ｍｍ程度厚幅のブレードを使用
すると、図５に示すようにブレードのエッジと膜が接触
するため、ブレード進入時の刃暴れに起因する膜面チッ
ピングが抑えられる。このときの使用ブレードの条件例
を表１(a)に示した。 【００２１】一方、溝形成ブレードより薄幅のブレード
を使用すると、図６に示すように膜端面と切断ブレード
とが接触せず、膜面チッピングが発生しないため、粗い
砥粒のブレード使用が可能となり切削時間が短縮され
る。このときの使用ブレードの条件例を表１(b)に示し
た。 【００２２】 【表１】 【００２３】上記の実施例では、切断用ブレードで基板
を溝に沿い１回で切断したが、数ステップに切断を分け
１回あたりの切削量を低減することで切削抵抗が減少す
るため、裏面チッピングの増加が抑えられ、大幅な切削
速度の向上が可能となる。さらに、最終ステップの切削
速度を落とすことにより裏面のチッピング増加が抑制さ
れるため、表２に示すように適当なステップ数と切削速
度の選択により切削時間の短縮とチッピング低減を両立
することができる。 【００２４】表２に、基板の切断を１ステップで行った
場合と、２ステップで行った場合における、基板の切削
量、切削速度及び平均裏面チッピング量の比較結果を示
す。ここで、ブレード回転数は３００００ｒｐｍとし、
溝形成ブレードは砥粒＃８００、ブレード幅０．２５ｍ
ｍのものを使用し、切断ブレードは砥粒＃３２０、ブレ
ード幅０．１５ｍｍのものを使用した。 【００２５】 【表２】 【００２６】表２から明らかなように、１ステップで基
板を切断した場合に比べて、２ステップで切断した方
が、切断速度が大きく、裏面チッピング量も減少してい
ることがわかる。 【００２７】上記において、溝形成ブレードより薄幅の
ブレードを使用して光学基板を切断した場合、切断され
た基板の上端部には、図６に示すような段差が形成され
ている。従って、分割されたチップサイズ（Ｃ）と比べ
て、基板上に形成された多層膜の幅（Ｃ’）は狭くな
る。本発明の方法で切断したチップの上端部形状を、溝
形成用ブレードにより形成された溝の深さ（Ｂ）と、基
板端部における基板と多層膜との幅差［（Ｃ−Ｃ’）／
２］の比率で表すと、（Ｂ）：［（Ｃ−Ｃ’）／２］＝
５０：１〜２：３の範囲内にある。 【００２８】 【発明の効果】以上説明したように、本発明によれば、
溝形成により膜応力が低減するため応力による基板割れ
や膜剥離が防止され製造歩留まりが向上すると共に、基
板そりが低減するため基板固定を伴う後工程が容易にな
る。さらに、形成した溝と幅の異なるブレードで切断す
ることで切削時に膜端面に加わる力が低減するため、膜
のチッピングが抑えられ品質の高い光学部品が提供され
る。

【図面の簡単な説明】 【図１】多層膜を成膜した光学基板の模式断面図であ
る。 【図２】本発明の溝形成を説明する模式断面図である。 【図３】本発明の裏面研磨および裏面成膜を説明する模
式断面図である。 【図４】本発明の基板切断を説明する模式断面図であ
る。 【図５】溝より太いブレードによる基板切断を説明する
断面拡大模式図である。 【図６】溝より細いブレードによる基板切断を説明する
断面拡大模式図である。 【符号の説明】 １：多層膜 １１：溝 ２：光学基板 ２１：光学基板の多層膜成膜面 ２２：光学基板裏面（研磨前） ２３：光学基板裏面（研磨後） ２４：ブレード６と多層膜１との接触点 ３：基板支持テープ ３’：基板固定ワックス ４：溝形成用ブレード ５：反射防止膜 ６：切断用ブレード Ａ：多層膜の膜厚 Ｂ：溝形成用ブレードにより形成された溝の深さ Ｃ：分割チップサイズ Ｃ’：分割チップの多層膜の幅 Ｄ：切断代 Ｅ：溝形成用ブレードにより形成された溝の幅 Ｈ：光学基板の板厚(研磨前) Ｈ’：研磨後の光学基板板厚 ｔ：溝形成用ブレードの刃幅 ｔ’：切断用ブレードの刃幅

フロントページの続き (72)発明者 片庭 哲也 大阪府茨木市丑寅１丁目１番88号 日立マ クセル株式会社内 Ｆターム(参考） 2H048 GA04 GA13 GA33 GA52 GA60 GA62

Claims (1)

1. 【特許請求の範囲】 【請求項１】 多層膜が形成された光学基板の多層膜形
   成面にブレードで溝を形成し、次に溝が形成されていな
   い前記基板裏面を研磨し、その後に、前記の溝に沿いブ
   レードで基板を切断する誘電多層膜からなる干渉フィル
   タの製造方法において、 最初に形成する溝の深さの基板厚みに対する比率を６％
   以下とし、かつ該溝を形成する領域で、この領域の面積
   に対する溝部分の面積の割合を３０％以下としたことを
   特徴とする誘電多層膜からなる干渉フィルタの製造方
   法。