JP2003298203A - Printed wiring board and manufacturing method thereof - Google Patents

Printed wiring board and manufacturing method thereof

Info

Publication number
JP2003298203A
JP2003298203A JP2002094042A JP2002094042A JP2003298203A JP 2003298203 A JP2003298203 A JP 2003298203A JP 2002094042 A JP2002094042 A JP 2002094042A JP 2002094042 A JP2002094042 A JP 2002094042A JP 2003298203 A JP2003298203 A JP 2003298203A
Authority
JP
Japan
Prior art keywords
insulating layer
forming
printed wiring
wiring board
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002094042A
Other languages
Japanese (ja)
Inventor
Naoki Kanda
直樹 神田
Hisanori Yoshimizu
久典 吉水
Shigeru Michiwaki
茂 道脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Zeon Co Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2002094042A priority Critical patent/JP2003298203A/en
Publication of JP2003298203A publication Critical patent/JP2003298203A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed wiring board having an integrated capacitor element which is free from the environmental influence such as humidity and has a stable capacitance value, and to provide a manufacturing method thereof. <P>SOLUTION: This manufacturing method of the printed wiring board having an integrated capacitor element comprises a process (1) for pattern-forming a lower electrode on the portion where the capacitor element in an internal layer board is formed, a process (2) for forming an interlayer dielectric by curing a curable composition including an alicyclic olefin polymer and a curing agent over the lower electrode formed in the process (1), and a process (3) for forming the capacitor element by pattern-forming an upper electrode on the interlayer dielectric formed in the process (2). <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、コンデンサ素子内
蔵型のプリント配線基板およびその製造方法に関し、特
に、電気的特性、高密度化に優れたプリント配線基板お
よびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor element built-in printed wiring board and a method for manufacturing the same, and more particularly to a printed wiring board excellent in electrical characteristics and high density and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年の電子機器の高密度化、高速化に伴
い、プリント配線基板についても高密度化や高周波対応
の要求が益々高まっている。プリント配線基板の高密度
化を図るための手段として部品の小型化が進んでいる
が、実装歩留りを考えると現在の水準は限界に近く、こ
れ以上の小型化は困難となっている。また、プリント配
線基板の実装設計も、IC端子の近傍に実装すべきバイ
パスコンデンサなどの配置条件の制約により非常に困難
になってきている。
2. Description of the Related Art With the recent trend toward higher density and higher speed of electronic equipment, there is an increasing demand for higher density and higher frequency of printed wiring boards. Although miniaturization of components is progressing as a means for increasing the density of printed wiring boards, the current level is close to the limit in view of mounting yield, and further miniaturization is difficult. Also, the mounting design of the printed wiring board has become very difficult due to restrictions on the layout conditions such as bypass capacitors to be mounted near the IC terminals.

【0003】従来、コンデンサや抵抗といった受動電子
部品は、はんだ付実装によってプリント基板と接続され
ていたが、上述した理由から、近年、プリント基板の層
間絶縁層内にコンデンサ素子を設ける方法が提案されて
いる(例えば特開2001−15928号公報や特開平
9−116247号公報)。
Conventionally, passive electronic components such as capacitors and resistors have been connected to a printed circuit board by soldering. However, for the reasons described above, recently, a method of providing a capacitor element in an interlayer insulating layer of the printed circuit board has been proposed. (For example, JP 2001-15928 A and JP 9-116247 A).

【0004】[0004]

【発明が解決しようとする課題】しかしながら、この方
法において、エポキシ樹脂などの従来の層間絶縁材料を
用いた層間絶縁層内にコンデンサ素子を形成した場合に
は、層間絶縁層の誘電率が湿度などの環境の影響で変化
してコンデンサ容量が変動するため、高い精度が要求さ
れるコンデンサとして用いることができないという問題
があった。
However, in this method, when the capacitor element is formed in the interlayer insulating layer using the conventional interlayer insulating material such as epoxy resin, the dielectric constant of the interlayer insulating layer is such as humidity. There is a problem in that the capacitor cannot be used as a capacitor that requires high accuracy because the capacitor capacity changes due to the influence of the environment.

【0005】本発明は、このような問題を解決すべく創
案されたものであり、湿度などの環境の影響を受けるこ
とがなく、安定したコンデンサ容量を有するコンデンサ
素子が内蔵されたプリント配線基板およびその製造方法
を提供することを課題とする。
The present invention was devised to solve such a problem, and is not affected by the environment such as humidity, and has a built-in capacitor element having a stable capacitor capacity and a printed wiring board. It is an object to provide a manufacturing method thereof.

【0006】[0006]

【課題を解決するための手段】本発明は第1に、コンデ
ンサ素子を有するプリント配線基板の製造方法であっ
て、基板上のコンデンサ素子を形成すべき部分に下部電
極をパターン形成する工程(1)と、前記工程(1)に
おいて形成された下部電極上に、脂環式オレフィン重合
体および硬化剤を含有する硬化性組成物を硬化してなる
層間絶縁層を形成する工程(2)と、前記工程(2)に
おいて形成された層間絶縁層上に、上部電極をパターン
形成することによりコンデンサ素子を形成する工程
(3)とを有することを特徴とするプリント配線基板の
製造方法を提供する。
The present invention is, firstly, a method of manufacturing a printed wiring board having a capacitor element, in which a lower electrode is patterned on a portion of the board where the capacitor element is to be formed (1). ) And a step (2) of forming an interlayer insulating layer formed by curing a curable composition containing an alicyclic olefin polymer and a curing agent on the lower electrode formed in the step (1), Provided is a method for manufacturing a printed wiring board, which comprises a step (3) of forming a capacitor element by patterning an upper electrode on the interlayer insulating layer formed in the step (2).

【0007】本発明の製造方法においては、前記下部電
極をパターン形成する工程(1)の後、層間絶縁層を形
成する工程(2)の前に、前記下部電極上に、前記層間絶
縁層の誘電率よりも高い誘電率を有するコンデンサ絶縁
層を形成する工程(1’)を設け、かつ、前記層間絶縁
層を形成する工程(2)の後、コンデンサ素子を形成す
る工程(3)の前に、前記層間絶縁層の表面を平坦に研
磨して前記コンデンサ絶縁層を露出させる工程(2’)
を設けるのが好ましい。また、前記下部電極をパターン
形成する工程(1)の後、前記コンデンサ絶縁層を形成
する工程(1’)の前に、下部電極の周囲を囲むように
ダムパターンを形成する工程をさらに有するのがより好
ましい。
In the manufacturing method of the present invention, after the step (1) of patterning the lower electrode and before the step (2) of forming the interlayer insulating layer, the interlayer insulating layer is formed on the lower electrode. After the step (1 ') of forming a capacitor insulating layer having a higher dielectric constant than the dielectric constant, and after the step (2) of forming the interlayer insulating layer, before the step (3) of forming a capacitor element. A step (2 ′) of exposing the capacitor insulating layer by polishing the surface of the interlayer insulating layer flat.
Is preferably provided. Further, after the step (1) of patterning the lower electrode, and before the step (1 ′) of forming the capacitor insulating layer, the method further includes the step of forming a dam pattern so as to surround the lower electrode. Is more preferable.

【0008】さらに本発明の製造方法においては、前記
コンデンサ素子を形成する工程(3)が、前記層間絶縁
層および/またはコンデンサ絶縁層の表面にニッケル合
金および銅の2層からなる下地膜をパターン形成し、次
いで、薄膜抵抗を形成すべき部分の下地膜を残した状態
で上部電極をパターン形成し、さらに、薄膜抵抗を形成
すべき部分の下地膜の銅のみを選択的にエッチングする
ことにより、ニッケル合金よりなる薄膜抵抗を形成する
ことを含むものであるのが好ましい。本発明は第2に、
本発明の製造方法により製造されたプリント配線基板を
提供する。
Further, in the manufacturing method of the present invention, in the step (3) of forming the capacitor element, a base film composed of two layers of nickel alloy and copper is patterned on the surface of the interlayer insulating layer and / or the capacitor insulating layer. By forming, then patterning the upper electrode while leaving the underlying film of the portion where the thin film resistor is to be formed, and further selectively etching only the copper of the underlying film where the thin film resistor is to be formed. It is preferable to include forming a thin film resistor made of a nickel alloy. The present invention is secondly
A printed wiring board manufactured by the manufacturing method of the present invention is provided.

【0009】[0009]

【発明の実施の形態】以下、本発明のプリント配線基板
およびその製造方法の好ましい実施形態を詳細に説明す
る。 1)プリント配線基板 図1(a)および(b)に、本発明のプリント配線基板
の断面構造を示す。図1(a)に示すプリント配線基板
は、コア材11上に形成された下部電極21上に、上部
電極41が層間絶縁層31を介して設けられており、下
部電極21、層間絶縁層31および上部電極41により
コンデンサ素子が形成された構造を有している。また、
下部電極21は下層導体回路層51と電気的に接続さ
れ、下層導体回路層51は、ビアホール61に形成され
た配線を介して上層導体回路層71と電気的に接続され
ている。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the printed wiring board and the method for manufacturing the same according to the present invention will be described in detail below. 1) Printed Wiring Board FIGS. 1A and 1B show a cross-sectional structure of the printed wiring board of the present invention. In the printed wiring board shown in FIG. 1A, the upper electrode 41 is provided on the lower electrode 21 formed on the core material 11 via the interlayer insulating layer 31, and the lower electrode 21 and the interlayer insulating layer 31. And a capacitor element is formed by the upper electrode 41. Also,
The lower electrode 21 is electrically connected to the lower conductor circuit layer 51, and the lower conductor circuit layer 51 is electrically connected to the upper conductor circuit layer 71 via the wiring formed in the via hole 61.

【0010】図1(a)に示すプリント配線基板は、層
間絶縁層31が脂環式オレフィン重合体および硬化剤を
含有する硬化性組成物から形成されているため、湿度な
どの環境の影響を受けず安定したコンデンサ容量を有す
るコンデンサが内蔵されたものとなっている。
In the printed wiring board shown in FIG. 1 (a), since the interlayer insulating layer 31 is formed of a curable composition containing an alicyclic olefin polymer and a curing agent, the printed wiring board is not affected by the environment such as humidity. It has a built-in capacitor that has a stable capacitor capacity.

【0011】また、図1(b)に示すプリント配線基板
は、下部電極22と上部電極42の間に高誘電率材料か
らなるコンデンサ絶縁層33が形成されている。図1
(b)に示すプリント配線基板によれば、コンデンサの
容量を増やすことができ、コンデンサの小型化が可能と
なる。
In the printed wiring board shown in FIG. 1B, a capacitor insulating layer 33 made of a high dielectric constant material is formed between the lower electrode 22 and the upper electrode 42. Figure 1
According to the printed wiring board shown in (b), the capacitance of the capacitor can be increased and the capacitor can be downsized.

【0012】2)プリント配線基板の製造方法 本発明の製造方法は、基板上のコンデンサ素子を形成す
べき部分に下部電極をパターン形成する工程(1)と、
前記工程(1)において形成された下部電極上に、脂環
式オレフィン重合体および硬化剤を含有する硬化性組成
物を硬化してなる層間絶縁層を形成する工程(2)と、
前記工程(2)において形成された層間絶縁層上に、上
部電極をパターン形成することによりコンデンサ素子を
形成する工程(3)とを有する。以下、図1(a)に示
すプリント配線基板の製造例により、本発明の製造方法
を詳細に説明する。
2) Method for Manufacturing Printed Wiring Board The method for manufacturing a printed wiring board according to the present invention comprises a step (1) of patterning a lower electrode on a portion of a substrate where a capacitor element is to be formed,
A step (2) of forming an interlayer insulating layer obtained by curing a curable composition containing an alicyclic olefin polymer and a curing agent on the lower electrode formed in the step (1);
There is a step (3) of forming a capacitor element by patterning an upper electrode on the interlayer insulating layer formed in the step (2). Hereinafter, the manufacturing method of the present invention will be described in detail with reference to a printed wiring board manufacturing example shown in FIG.

【0013】(A)下部電極が形成されたパターン形成
する工程(1) 先ず、コア材11上に、下部電極21及び下部導体回路
層51を形成する。コア材11は電極及び素子を保持で
きるものであればよく、内部に導体回路層と層間絶縁層
(または電気絶縁層)を有していてもよい。
(A) Step of Forming Pattern with Lower Electrode (1) First, the lower electrode 21 and the lower conductor circuit layer 51 are formed on the core material 11. The core material 11 may be any material as long as it can hold electrodes and elements, and may have a conductor circuit layer and an interlayer insulating layer (or an electrical insulating layer) inside.

【0014】コア材11表面の電気絶縁層(図示を省
略)上に形成される下層導体回路層51の一部は、金属
電源層や金属グラウンド層、金属シールド層になってい
てもよい。
A part of the lower conductor circuit layer 51 formed on the electrically insulating layer (not shown) on the surface of the core material 11 may be a metal power source layer, a metal ground layer, or a metal shield layer.

【0015】電気絶縁層を構成する樹脂としては、例え
ば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ポ
リイミド樹脂、ポリイソシアネート樹脂、ポリエステル
樹脂、ポリフェニルエーテル樹脂、脂環式オレフィン樹
脂、ビスマレイミドトリアジン樹脂(BT樹脂)、ポリ
アミドイミド、ポリアリレート芳香族ポリエステル、ポ
リエーテルエーテルケトン、ポリエーテルイミド、ポリ
エーテルケトン、ポリエーテルニトリル、ポリエーテル
スルホン、ポリケトン、ポリフェニレンエーテル、ポリ
スルホン等が挙げられる。
Examples of the resin constituting the electric insulating layer include epoxy resin, phenol resin, acrylic resin, polyimide resin, polyisocyanate resin, polyester resin, polyphenyl ether resin, alicyclic olefin resin, bismaleimide triazine resin ( BT resin), polyamide imide, polyarylate aromatic polyester, polyether ether ketone, polyether imide, polyether ketone, polyether nitrile, polyether sulfone, polyketone, polyphenylene ether, polysulfone and the like.

【0016】下部電極21の材料としては、導電性材料
であれば特に制限されない。例えば、銅、金、銀、パラ
ジウム、ニッケル、チタン、およびこれらの2種以上か
らなる合金などの導電性材料が使用できる。下部電極2
1の大きさや形状などは特に制約されず、円形状、楕円
形状、長方形状などの種々の形状のものを所望の大きさ
で形成することができる。また、下部電極21は単層で
形成されていても、2層以上の複数の層から形成されて
いてもよい。
The material of the lower electrode 21 is not particularly limited as long as it is a conductive material. For example, conductive materials such as copper, gold, silver, palladium, nickel, titanium, and alloys of two or more of these can be used. Lower electrode 2
The size and shape of 1 are not particularly limited, and various shapes such as a circular shape, an elliptical shape, and a rectangular shape can be formed in a desired size. The lower electrode 21 may be formed of a single layer or a plurality of layers of two or more layers.

【0017】下部電極21は、下層導体回路層51と別
個に形成してもよいが、生産性を向上させるためには同
時に形成するのが好ましい。両者を同時に形成する方法
としては、例えば、樹脂基板表面に銅箔を張った銅張積
層板をエッチング処理してパターンを形成するサブトラ
クティブ法、電気絶縁性基板を出発原料として無電解め
っきのみ、あるいは電解めっきを併用することによりパ
ターンを形成するアディティブ法などが挙げられる。パ
ターンの構成などは通常の多層回路に用いられるものと
同様なものを使用することができる。
The lower electrode 21 may be formed separately from the lower conductor circuit layer 51, but it is preferably formed at the same time in order to improve productivity. As a method of forming both simultaneously, for example, a subtractive method of forming a pattern by etching a copper clad laminate having a copper foil on the resin substrate surface, only electroless plating using an electrically insulating substrate as a starting material, Alternatively, an additive method of forming a pattern by using electroplating together may be used. The pattern configuration and the like can be the same as those used in a normal multilayer circuit.

【0018】以上のようにして、図2(a)および
(a')に示す状態を得る。本実施形態では、図2
(a’)に示すように、下部電極21を円形状に形成す
る。
As described above, the states shown in FIGS. 2A and 2A 'are obtained. In the present embodiment, FIG.
As shown in (a '), the lower electrode 21 is formed in a circular shape.

【0019】コア材11の表面に下層導体回路層51お
よび下部電極21を形成して得られた基板(以下、「内
層基板」という。)の厚みは、通常50μmから2m
m、好ましくは60μmから1.6mm、より好ましく
は100μmから1mmである。このような内層基板の
具体例としては、プリント配線基板、シリコンウェハ基
板などが挙げられる。
The thickness of the substrate (hereinafter referred to as "inner layer substrate") obtained by forming the lower conductor circuit layer 51 and the lower electrode 21 on the surface of the core material 11 is usually 50 μm to 2 m.
m, preferably 60 μm to 1.6 mm, more preferably 100 μm to 1 mm. Specific examples of such an inner layer substrate include a printed wiring board and a silicon wafer substrate.

【0020】なお、本実施形態では下層導体回路層51
などをコア材11の片面に形成する場合を例にとって説
明するが、下層導体回路層51などをコア材11の両面
に形成する場合も同様にしてプリント配線基板を製造す
ることができる。
In this embodiment, the lower conductor circuit layer 51
The case where the above is formed on one surface of the core material 11 will be described as an example, but the printed wiring board can be manufactured in the same manner when the lower conductor circuit layer 51 and the like are formed on both surfaces of the core material 11.

【0021】また、内層基板の表面は、次の工程で積層
される層間絶縁層との密着強度を高めるために表面粗化
を施すのが好ましい。表面粗化を施す方法としては、例
えば、(i)表面をマイクロエッチングする方法、(ii)表
面を過マンガン酸塩で処理する方法、(iii)プラズマと
接触処理する方法などが挙げられる。
Further, the surface of the inner layer substrate is preferably subjected to surface roughening in order to enhance the adhesion strength with the interlayer insulating layer laminated in the next step. Examples of the method of roughening the surface include (i) a method of micro-etching the surface, (ii) a method of treating the surface with permanganate, and (iii) a method of contact treatment with plasma.

【0022】(B)層間絶縁層を形成する工程(2) 次に、図2(b)に示すように、前記工程(1)におい
て形成された下部電極21上に、脂環式オレフィン重合
体および硬化剤を含有する硬化性組成物を硬化してなる
層間絶縁層31を形成する。
(B) Step (2) of Forming Interlayer Insulating Layer Next, as shown in FIG. 2B, an alicyclic olefin polymer is formed on the lower electrode 21 formed in the step (1). An interlayer insulating layer 31 is formed by curing a curable composition containing a curing agent.

【0023】本発明に用いる硬化性組成物は、脂環式オ
レフィン重合体と硬化剤とを含有するものである。脂環
式オレフィン重合体は、脂環式構造含有オレフィン単量
体(以下、「脂環式オレフィン単量体」という。)由来
の構造単位を有する重合体である。脂環式オレフィン単
量体に含有される脂環式構造は、単環であっても、多環
(縮合多環、橋架け環、これらの組み合わせ多環など)
であってもよい。機械的強度、耐熱性などの観点から多
環が好ましい。
The curable composition used in the present invention contains an alicyclic olefin polymer and a curing agent. The alicyclic olefin polymer is a polymer having a structural unit derived from an alicyclic structure-containing olefin monomer (hereinafter referred to as “alicyclic olefin monomer”). The alicyclic structure contained in the alicyclic olefin monomer is polycyclic (condensed polycyclic, bridged ring, polycyclic combination thereof, etc.) even if it is monocyclic.
May be From the viewpoint of mechanical strength, heat resistance and the like, polycycles are preferable.

【0024】また、スチレン、α−メチルスチレン、ジ
ビニルベンゼン、ビニルナフタレン、ビニルトルエンな
どの芳香族オレフィンを付加重合して得られた重合体の
芳香環を水素添加して、脂環式オレフィン単量体由来の
構造単位と同じ構造単位を形成させた重合体も脂環式オ
レフィン重合体として用いることができる。更に脂環式
オレフィン重合体は、脂環式オレフィン単量体と、これ
と共重合可能な単量体(例えばエチレンなど)とを共重
合して得られるものであってもよい。
Further, the aromatic ring of a polymer obtained by addition-polymerizing an aromatic olefin such as styrene, α-methylstyrene, divinylbenzene, vinylnaphthalene and vinyltoluene is hydrogenated to give alicyclic olefin unit amount. A polymer in which the same structural unit as the body-derived structural unit is formed can also be used as the alicyclic olefin polymer. Further, the alicyclic olefin polymer may be obtained by copolymerizing an alicyclic olefin monomer and a monomer copolymerizable therewith (for example, ethylene).

【0025】脂環式オレフィン重合体中、脂環式オレフ
ィン単量体由来の構造単位の割合は、使用目的に応じて
適宜選択されるが、通常30〜100重量%、好ましく
は50〜100重量%、より好ましくは70〜100重
量%である。脂環式オレフィン単量体由来の構造単位の
割合が過度に少ないと、耐熱性に劣り好ましくない。
The ratio of the structural unit derived from the alicyclic olefin monomer in the alicyclic olefin polymer is appropriately selected according to the purpose of use, but is usually 30 to 100% by weight, preferably 50 to 100% by weight. %, More preferably 70 to 100% by weight. If the proportion of the structural unit derived from the alicyclic olefin monomer is excessively low, the heat resistance becomes poor, which is not preferable.

【0026】脂環式オレフィン重合体は極性基を有して
いるのが好ましい。極性基としては、ヒドロキシル基、
カルボキシル基、アルコキシル基、エポキシ基、グリシ
ジル基、オキシカルボニル基、カルボニル基、アミノ
基、エステル基、カルボン酸無水物基などが挙げられ
る。これらの中でも、フェノール性のヒドロキシル基、
カルボキシル基またはカルボン酸無水物基のような酸性
基が好適である。
The alicyclic olefin polymer preferably has a polar group. As the polar group, a hydroxyl group,
Examples thereof include a carboxyl group, an alkoxyl group, an epoxy group, a glycidyl group, an oxycarbonyl group, a carbonyl group, an amino group, an ester group, and a carboxylic acid anhydride group. Among these, phenolic hydroxyl groups,
Acidic groups such as carboxyl groups or carboxylic acid anhydride groups are preferred.

【0027】脂環式オレフィン重合体を得る方法は特に
制限されない。極性基を有さない脂環式オレフィン重合
体を得る方法としては、例えば、極性基を有さない脂環
式オレフィン単量体を、公知の方法により付加重合又は
開環重合し、そして必要に応じて不飽和結合部分を水素
添加する方法が挙げられる。
The method for obtaining the alicyclic olefin polymer is not particularly limited. As a method for obtaining an alicyclic olefin polymer having no polar group, for example, an alicyclic olefin monomer having no polar group is subjected to addition polymerization or ring-opening polymerization by a known method, and if necessary. Depending on the method, the unsaturated bond portion may be hydrogenated.

【0028】極性基を有さない脂環式オレフィン単量体
としては、例えば、ビシクロ〔2.2.1〕−ヘプト−
2−エン、トリシクロ〔4.3.0.12,5 〕デカ
−3,7−ジエン、テトラシクロ[4.4.0.1
2,5.17,10]ドデカ−3−エン、8−エチリデ
ンテトラシクロ[4.4.0.12,5.17,10
ドデカ−3−エン、シクロペンタジエンなどが挙げられ
る。
Examples of the alicyclic olefin monomer having no polar group include bicyclo [2.2.1] -hept-
2-ene, tricyclo [4.3.0.1 2,5 ] deca-3,7-diene, tetracyclo [4.4.0.1
2,5 . 1 7,10 ] dodec-3-ene, 8-ethylidenetetracyclo [4.4.0.1 2,5 . 1 7, 10 ]
Examples include dodeca-3-ene and cyclopentadiene.

【0029】開環重合により脂環式オレフィン重合体を
製造する場合においては、分子量調整剤として1−ヘキ
センなどのα−オレフィンを用いると、分子量の制御が
容易になる。
In the case of producing an alicyclic olefin polymer by ring-opening polymerization, the use of α-olefin such as 1-hexene as a molecular weight modifier facilitates control of the molecular weight.

【0030】極性基を有する脂環式オレフィン重合体を
得る方法としては、例えば、次の二つの方法が挙げられ
る。第1は、前述の方法により得られた極性基を有さな
い脂環式オレフィン重合体を、ラジカル開始剤の存在下
に、不飽和カルボン酸化合物、不飽和カルボン酸化合物
のエステル又はアミドまたは酸無水物などの極性基含有
化合物で変性する方法である(WO01/79325号
公報など)。
Examples of the method for obtaining the alicyclic olefin polymer having a polar group include the following two methods. First, an alicyclic olefin polymer having no polar group obtained by the above-mentioned method is used in the presence of a radical initiator to prepare an unsaturated carboxylic acid compound, an ester or amide of an unsaturated carboxylic acid compound, or an acid. This is a method of modifying with a polar group-containing compound such as an anhydride (WO01 / 79325, etc.).

【0031】ここで、不飽和カルボン酸化合物として
は、例えば、アクリル酸、メタクリル酸、α−エチルア
クリル酸、2−ヒドロキシエチル(メタ)アクリル酸、
マレイン酸、フマル酸、イタコン酸、エンドシス−ビシ
クロ[2.2.1]ヘプト−5−エン−2,3−ジカル
ボン酸、メチル−エンドシス−ビシクロ[2.2.1]
ヘプト−5−エン−2,3−ジカルボン酸などを用いる
ことができる。また、酸無水物としては、例えば、無水
マレイン酸、クロロ無水マレイン酸、ブテニル無水コハ
ク酸、テトラヒドロ無水フタル酸、無水シトラコン酸な
どを用いることができる。
Here, examples of the unsaturated carboxylic acid compound include acrylic acid, methacrylic acid, α-ethylacrylic acid, 2-hydroxyethyl (meth) acrylic acid,
Maleic acid, fumaric acid, itaconic acid, endocis-bicyclo [2.2.1] hept-5-ene-2,3-dicarboxylic acid, methyl-endocis-bicyclo [2.2.1]
Hept-5-ene-2,3-dicarboxylic acid or the like can be used. As the acid anhydride, for example, maleic anhydride, chloromaleic anhydride, butenyl succinic anhydride, tetrahydrophthalic anhydride, citraconic anhydride, etc. can be used.

【0032】第2は、上述したような極性基を有さない
脂環式オレフィン単量体と、極性基を含有する脂環式オ
レフィン単量体とを、必要に応じて分子量調整剤存在下
で、共重合させる方法である(特開平11−52574
号公報、特願2001−174872号など)。
Secondly, the alicyclic olefin monomer having no polar group as described above and the alicyclic olefin monomer having a polar group are optionally added in the presence of a molecular weight modifier. And a method of copolymerization (JP-A-11-52574).
Gazette, Japanese Patent Application No. 2001-174872).

【0033】極性基を含有する脂環式オレフィン単量体
としては、例えば、8−メチル−8−メトキシカルボニ
ルテトラシクロ[4.4.0.12,5.17,10
ドデカ−3−エン、5−ヒドロキシエトキシカルボニル
ビシクロ[2.2.1]ヘプト−2−エン、8−ヒドロ
キシメチルテトラシクロ[4.4.0.12,5.1
7,10]ドデカ−3−エン、5,6−ジヒドロキシメ
チルビシクロ[2.2.1]ヘプト−2−エン、5,6
−ジアセチルオキシメチルビシクロ[2.2.1]ヘプ
ト−2−エン、5−t−ブトキシカルボニルビシクロ
[2.2.1]ヘプト−2−エンなどが挙げられる。
Alicyclic olefin monomer containing polar group
Is, for example, 8-methyl-8-methoxycarbonyl
Rutetracyclo [4.4.0.12,5. 17, 10]
Dodeca-3-ene, 5-hydroxyethoxycarbonyl
Bicyclo [2.2.1] hept-2-ene, 8-hydro
Xymethyltetracyclo [4.4.0.12,5. 1
7, 10] Dodeca-3-ene, 5,6-dihydroxyme
Cylbicyclo [2.2.1] hept-2-ene, 5,6
-Diacetyloxymethylbicyclo [2.2.1] hep
To-2-ene, 5-t-butoxycarbonylbicyclo
[2.2.1] Hept-2-ene and the like can be mentioned.

【0034】このようにして得られる脂環式オレフィン
重合体としては、例えば、脂環式オレフィン単量体の開
環重合体およびその水素添加物、脂環式オレフィン単量
体の付加重合体、脂環式オレフィン単量体とビニル化合
物との付加重合体、単環シクロアルケン重合体、脂環式
共役ジエン重合体、ビニル系脂環式炭化水素重合体およ
びその水素添加物、芳香族オレフィン重合体の芳香環水
素添加物などが挙げられる。これらの中でも、脂環式オ
レフィン単量体の開環重合体およびその水素添加物、脂
環式オレフィン単量体の付加重合体、脂環式オレフィン
単量体とビニル化合物との付加重合体、芳香族オレフィ
ン重合体の芳香環水素添加物が好ましく、特に脂環式オ
レフィン単量体の開環重合体の水素添加物が好ましい。
脂環式オレフィン重合体は、それぞれ単独で、あるいは
2種以上を組み合わせて用いることができる。
Examples of the alicyclic olefin polymer thus obtained include ring-opening polymers of alicyclic olefin monomers and hydrogenated products thereof, addition polymers of alicyclic olefin monomers, Addition polymer of alicyclic olefin monomer and vinyl compound, monocyclic cycloalkene polymer, alicyclic conjugated diene polymer, vinyl alicyclic hydrocarbon polymer and hydrogenated product thereof, aromatic olefin polymer Examples include a combined aromatic ring hydrogenated product. Among these, ring-opening polymers of alicyclic olefin monomers and hydrogenated products thereof, addition polymers of alicyclic olefin monomers, addition polymers of alicyclic olefin monomers and vinyl compounds, An aromatic ring hydrogenated product of an aromatic olefin polymer is preferable, and a hydrogenated product of a ring-opening polymer of an alicyclic olefin monomer is particularly preferable.
The alicyclic olefin polymer may be used alone or in combination of two or more kinds.

【0035】脂環式オレフィン重合体のガラス転移温度
は、使用目的に応じて適宜選択できるが、通常50℃以
上、好ましくは70℃以上、より好ましくは100℃以
上、特に好ましくは125℃以上である。
The glass transition temperature of the alicyclic olefin polymer can be appropriately selected according to the purpose of use, but is usually 50 ° C. or higher, preferably 70 ° C. or higher, more preferably 100 ° C. or higher, and particularly preferably 125 ° C. or higher. is there.

【0036】前記硬化性組成物に配合する硬化剤に格別
な限定はなく、例えば、イオン性硬化剤、ラジカル性硬
化剤又はイオン性とラジカル性とを兼ね備えた硬化剤な
どが用いられる。
There is no particular limitation on the curing agent blended in the curable composition, and for example, an ionic curing agent, a radical curing agent, or a curing agent having both ionic and radical properties is used.

【0037】硬化剤としては、例えば、1−アリル−
3,5−ジグリシジルイソシアヌレート、1,3−ジア
リル−5−グリシジルイソシアヌレートのごときアリル
基とエポキシ基とを含有するハロゲン不含のイソシアヌ
レート系硬化剤などの窒素系硬化剤;ビスフェノールA
ビス(エチレングリコールグリシジルエーテル)エーテ
ル、ビスフェノールAビス(ジエチレングリコールグリ
シジルエーテル)エーテル、ビスフェノールAビス(ト
リエチレングリコールグリシジルエーテル)エーテル、
ビスフェノールAビス(プロピレングリコールグリシジ
ルエーテル)エーテルなどのビスフェノールA系グリシ
ジルエーテル型エポキシ化合物のようなグリシジルエー
テル型エポキシ化合物、脂環式エポキシ化合物、グリシ
ジルエステル型エポキシ化合物などの多価エポキシ化合
物;酸無水物やジカルボン酸化合物などのジカルボン酸
誘導体;ジオール化合物、トリオール化合物、多価フェ
ノール化合物などのポリオール化合物;などが挙げられ
る。これらの中でも、多価エポキシ化合物が好ましく、
特に耐クラック性を高める観点からグリシジルエーテル
型エポキシ化合物が好ましい。
Examples of the curing agent include 1-allyl-
Nitrogen-based curing agents such as halogen-free isocyanurate-based curing agents containing an allyl group and an epoxy group such as 3,5-diglycidyl isocyanurate and 1,3-diallyl-5-glycidyl isocyanurate; bisphenol A
Bis (ethylene glycol glycidyl ether) ether, bisphenol A bis (diethylene glycol glycidyl ether) ether, bisphenol A bis (triethylene glycol glycidyl ether) ether,
Bisphenol A Bis (propylene glycol glycidyl ether) ether and other bisphenol A glycidyl ether type epoxy compounds such as glycidyl ether type epoxy compounds, alicyclic epoxy compounds, glycidyl ester type epoxy compounds and other polyvalent epoxy compounds; acid anhydrides And dicarboxylic acid derivatives such as dicarboxylic acid compounds; polyol compounds such as diol compounds, triol compounds and polyhydric phenol compounds; and the like. Among these, polyvalent epoxy compounds are preferable,
Particularly, a glycidyl ether type epoxy compound is preferable from the viewpoint of enhancing crack resistance.

【0038】これらの硬化剤は、それぞれ単独で、ある
いは2種以上を組み合わせて用いることができる。硬化
剤の配合量は、脂環式オレフィン重合体100重量部に
対して、通常5〜150重量部、好ましくは15〜11
0重量部、より好ましくは30〜100重量部の範囲で
ある。
These curing agents can be used alone or in combination of two or more. The amount of the curing agent added is usually 5 to 150 parts by weight, preferably 15 to 11 parts by weight, based on 100 parts by weight of the alicyclic olefin polymer.
The amount is 0 parts by weight, more preferably 30 to 100 parts by weight.

【0039】前記硬化性組成物には、脂環式オレフィン
重合体と硬化剤との硬化反応を促進させるために、硬化
促進剤をさらに配合することができる。硬化促進剤とし
ては、例えば硬化剤が多価エポキシ化合物の場合には、
鎖状3級アミン化合物、ピラゾール類、ピリジン類、ピ
ラジン類、ピリミジン類、インダゾール類(1−ベンジ
ル−2−フェニルイミダゾールなど)、キノリン類、イ
ソキノリン類、イミダゾール類、トリアゾール類などの
第3級アミン系化合物や三弗化ホウ素錯化合物などの使
用が好適である。中でも、第3級アミン系化合物などの
硬化促進剤を使用すると、微細配線に対する積層性、絶
縁抵抗性、耐熱性、耐薬品性が向上するので好ましい。
The curable composition may further contain a curing accelerator in order to accelerate the curing reaction between the alicyclic olefin polymer and the curing agent. As the curing accelerator, for example, when the curing agent is a polyvalent epoxy compound,
Tertiary amines such as chain-like tertiary amine compounds, pyrazoles, pyridines, pyrazines, pyrimidines, indazoles (1-benzyl-2-phenylimidazole, etc.), quinolines, isoquinolines, imidazoles, triazoles, etc. It is preferable to use a system compound or a boron trifluoride complex compound. Above all, it is preferable to use a curing accelerator such as a tertiary amine compound because the lamination properties for fine wiring, insulation resistance, heat resistance and chemical resistance are improved.

【0040】硬化促進剤は、単独で、あるいは2種以上
を組み合わせて用いることができる。硬化促進剤の配合
量は、使用目的に応じて適宜選択されるが、脂環式オレ
フィン重合体100重量部に対して、通常0.001〜
30重量部、好ましくは0.01〜10重量部、より好
ましくは0.03〜5重量部である。
The curing accelerators can be used alone or in combination of two or more kinds. The compounding amount of the curing accelerator is appropriately selected according to the purpose of use, but is usually 0.001 to 100 parts by weight with respect to 100 parts by weight of the alicyclic olefin polymer.
30 parts by weight, preferably 0.01 to 10 parts by weight, more preferably 0.03 to 5 parts by weight.

【0041】前記硬化性組成物には必要に応じて硬化助
剤を配合することができる。硬化助剤の具体例として
は、キノンジオキシム、ベンゾキノンジオキシム、p−
ニトロソフェノールなどのオキシム・ニトロソ系硬化助
剤;N,N−m−フェニレンビスマレイミドなどのマレ
イミド系硬化助剤;ジアリルフタレート、トリアリルシ
アヌレート、トリアリルイソシアヌレートなどのアリル
系硬化助剤;エチレングリコールジメタクリレート、ト
リメチロールプロパントリメタクリレートなどのメタク
リレート系硬化助剤;ビニルトルエン、エチルビニルベ
ンゼン、ジビニルベンゼンなどのビニル系硬化助剤;1
−ベンジル−2−フェニルイミダゾールなどの第3級ア
ミン系化合物などが挙げられる。この他、アリル基を有
する硬化剤に対して硬化助剤として機能する過酸化物を
用いることもできる。
If necessary, a curing aid can be added to the curable composition. Specific examples of the curing aid include quinone dioxime, benzoquinone dioxime, p-
Oxime / nitroso-based curing aids such as nitrosophenol; Maleimide-based curing aids such as N, Nm-phenylene bismaleimide; Allyl-based curing aids such as diallyl phthalate, triallyl cyanurate, and triallyl isocyanurate; ethylene Methacrylate-based curing aids such as glycol dimethacrylate and trimethylolpropane trimethacrylate; vinyl-based curing aids such as vinyltoluene, ethylvinylbenzene, divinylbenzene; 1
Examples thereof include tertiary amine compounds such as benzyl-2-phenylimidazole. In addition, a peroxide that functions as a curing aid for a curing agent having an allyl group can be used.

【0042】前記硬化性組成物には、所望によりその他
の成分を配合することができる。例えば、ビアホールや
層間接続体などの孔を形成するときに使用されるレーザ
ー光線の波長領域に吸収を持つ化合物を配合することが
できる。また、例えば、YAG2倍波を用いる場合には
染料を用いるのが好ましい。レーザー光線の波長領域に
吸収を持つ化合物を含有する組成物を用いた場合には、
レーザーによる孔形成が容易で、スミアの発生なども少
なくなる。
If desired, other components may be added to the curable composition. For example, a compound having absorption in the wavelength region of a laser beam used when forming a hole such as a via hole or an interlayer connector can be blended. Further, for example, when the YAG second harmonic is used, it is preferable to use a dye. When using a composition containing a compound having absorption in the wavelength region of the laser beam,
Hole formation by laser is easy and smear is less likely to occur.

【0043】また、前記硬化性組成物には、これらの
他、難燃剤、軟質重合体、耐熱安定剤、耐候安定剤、老
化防止剤、レベリング剤、帯電防止剤、スリップ剤、ア
ンチブロッキング剤、防曇剤、滑剤、顔料、天然油、合
成油、ワックス、乳剤、充填剤などをその他の成分とし
て配合することができる。その配合割合は、本発明の目
的を損ねない範囲で適宜選択される。
In addition to these, the above-mentioned curable composition also includes a flame retardant, a soft polymer, a heat stabilizer, a weather stabilizer, an antiaging agent, a leveling agent, an antistatic agent, a slip agent, an antiblocking agent, Antifog agents, lubricants, pigments, natural oils, synthetic oils, waxes, emulsions, fillers and the like can be added as other components. The blending ratio is appropriately selected within a range that does not impair the object of the present invention.

【0044】硬化性組成物を硬化してなる層間絶縁層3
1を得る方法に格別な制限はない。例えば、上述した硬
化性組成物をフィルム状又はシート状に成形した成形体
を内層基板に積層した後、加熱して、当該硬化性組成物
を硬化させて得ることができる。
Interlayer insulating layer 3 obtained by curing a curable composition
There is no particular restriction on how to get 1. For example, it can be obtained by laminating a molded body obtained by molding the above-mentioned curable composition in a film shape or a sheet shape on an inner layer substrate and then heating it to cure the curable composition.

【0045】硬化性組成物のフィルム状又はシート状成
形体(以下、単に「成形体」ということがある)は、通
常、溶液キャスト法や溶融キャスト法などによりフィル
ムまたはシート状に成形されたものである。溶液キャス
ト法により成形する場合は、ワニスを支持体に塗布した
後に、有機溶剤を乾燥除去する。
The film-like or sheet-like molded product of the curable composition (hereinafter sometimes simply referred to as "molded product") is usually molded into a film or sheet by a solution casting method or a melt casting method. Is. In the case of molding by the solution casting method, the organic solvent is dried and removed after applying the varnish to the support.

【0046】溶液キャスト法に使用する支持体として
は、樹脂フィルム(キャリアフィルム)や金属箔などが
挙げられる。樹脂フィルムとしては、通常、熱可塑性樹
脂フィルムが用いられ、具体的には、ポリエチレンテレ
フタレートフィルム、ポリプロピレンフィルム、ポリエ
チレンフィルム、ポリカーボネイトフィルム、ポリエチ
レンナフタレートフィルム、ポリアリレートフィルム、
ナイロンフィルムなどが挙げられる。これらの中でも、
耐熱性や耐薬品性、積層後の剥離性などの観点からポリ
エチレンテレフタレートフィルム、ポリエチレンナフタ
レートフィルムが好ましい。金属箔としては、例えば、
銅箔、アルミ箔、ニッケル箔、クロム箔、金箔、銀箔な
どが挙げられる。導電性が良好で安価である点から、銅
箔、特に電解銅箔や圧延銅箔が好適である。支持体の厚
さは特に制限されないが、作業性などの観点から、通常
1μm〜150μm、好ましくは2μm〜100μm、
より好ましくは3μm〜50μmである。
The support used in the solution casting method may, for example, be a resin film (carrier film) or a metal foil. As the resin film, usually, a thermoplastic resin film is used, and specifically, a polyethylene terephthalate film, a polypropylene film, a polyethylene film, a polycarbonate film, a polyethylene naphthalate film, a polyarylate film,
Examples include nylon film. Among these,
A polyethylene terephthalate film and a polyethylene naphthalate film are preferable from the viewpoints of heat resistance, chemical resistance, peelability after lamination and the like. As the metal foil, for example,
Examples include copper foil, aluminum foil, nickel foil, chrome foil, gold foil, silver foil and the like. A copper foil, particularly an electrolytic copper foil or a rolled copper foil, is preferable because it has good conductivity and is inexpensive. The thickness of the support is not particularly limited, but from the viewpoint of workability and the like, it is usually 1 μm to 150 μm, preferably 2 μm to 100 μm,
More preferably, it is 3 μm to 50 μm.

【0047】ワニスを得る方法に格別な制限はなく、例
えば、硬化性組成物を構成する各成分と有機溶媒とを混
合することにより得ることができる。各成分の混合方法
は、常法に従えばよく、例えば、攪拌子とマグネチック
スターラーを使用した攪拌、高速ホモジナイザー、ディ
スパージョン、遊星攪拌機、二軸攪拌機、ボールミル、
三本ロールなどを使用した方法などで行うことができ
る。これらを混合する際の温度は、硬化剤による反応が
作業性に影響を及ぼさない範囲であり、さらには安全性
の点から混合時に使用する有機溶剤の沸点以下が好まし
い。
There is no particular limitation on the method for obtaining the varnish, and the varnish can be obtained, for example, by mixing each component constituting the curable composition with an organic solvent. The mixing method of each component may be according to a conventional method, for example, stirring using a stirrer and a magnetic stirrer, high-speed homogenizer, dispersion, planetary stirrer, twin-screw stirrer, ball mill,
It can be performed by a method using a triple roll or the like. The temperature at the time of mixing these is within the range where the reaction with the curing agent does not affect workability, and from the viewpoint of safety, it is preferably not higher than the boiling point of the organic solvent used at the time of mixing.

【0048】有機溶剤としては、例えば、トルエン、キ
シレン、エチルベンゼン、トリメチルベンゼンなどの芳
香族炭化水素系有機溶剤;n−ペンタン、n−ヘキサ
ン、n−ヘプタンなどの脂肪族炭化水素系有機溶剤;シ
クロペンタン、シクロヘキサンなどの脂環式炭化水素系
有機溶剤;クロロベンゼン、ジクロロベンゼン、トリク
ロロベンゼンなどのハロゲン化炭化水素系有機溶剤;メ
チルエチルケトン、メチルイソブチルケトン、シクロペ
ンタノン、シクロヘキサノンなどのケトン系有機溶剤な
どを用いることができる。これらの有機溶剤は、それぞ
れ単独で、あるいは2種以上を組み合わせて用いること
ができる。
Examples of the organic solvent include aromatic hydrocarbon organic solvents such as toluene, xylene, ethylbenzene and trimethylbenzene; aliphatic hydrocarbon organic solvents such as n-pentane, n-hexane and n-heptane; cyclo. Alicyclic hydrocarbon-based organic solvents such as pentane and cyclohexane; halogenated hydrocarbon-based organic solvents such as chlorobenzene, dichlorobenzene, and trichlorobenzene; ketone-based organic solvents such as methyl ethyl ketone, methyl isobutyl ketone, cyclopentanone, and cyclohexanone Can be used. These organic solvents can be used alone or in combination of two or more kinds.

【0049】これらの中でも、微細配線への埋め込み性
に優れ、気泡などを生じさせないなどの理由から、芳香
族炭化水素系有機溶剤や脂環式炭化水素系有機溶剤のよ
うな非極性有機溶剤とケトン系有機溶剤のような極性有
機溶剤とを混合した混合有機溶剤の使用が好ましい。非
極性有機溶剤と極性有機溶剤との混合比は適宜選択でき
るが、重量比で、通常5:95〜95:5、好ましくは
10:90〜90:10、より好ましくは20:80〜
80:20の範囲である。
Among these, a non-polar organic solvent such as an aromatic hydrocarbon-based organic solvent or an alicyclic hydrocarbon-based organic solvent is used because it is excellent in embedding in fine wiring and does not generate bubbles. It is preferable to use a mixed organic solvent in which a polar organic solvent such as a ketone organic solvent is mixed. The mixing ratio of the non-polar organic solvent and the polar organic solvent can be appropriately selected, but the weight ratio is usually 5:95 to 95: 5, preferably 10:90 to 90:10, more preferably 20:80 to.
The range is 80:20.

【0050】有機溶剤の使用量は、厚みの制御や平坦性
向上などの目的に応じて適宜選択されるが、ワニスの固
形分濃度が、通常5〜70重量%、好ましくは10〜6
5重量%、より好ましくは20〜60重量%である。
The amount of the organic solvent used is appropriately selected depending on the purpose of controlling the thickness and improving the flatness, but the solid content concentration of the varnish is usually 5 to 70% by weight, preferably 10 to 6%.
It is 5% by weight, more preferably 20 to 60% by weight.

【0051】ワニスを支持体に塗布する方法としては特
に制約されず、例えば、デイップコート法、ロールコー
ト法、カーテンコート法、ダイコート法、スリットコー
ト法などの公知の塗布方法を用いることができる。
The method of applying the varnish to the support is not particularly limited, and known coating methods such as a dip coating method, a roll coating method, a curtain coating method, a die coating method and a slit coating method can be used.

【0052】有機溶剤の除去乾燥の条件は、有機溶剤の
種類により適宜選択することができる。乾燥温度は、通
常20〜300℃、好ましくは30〜200℃であり、
乾燥時間は、通常30秒から1時間、好ましくは1〜3
0分である。
The conditions for removing and drying the organic solvent can be appropriately selected depending on the type of the organic solvent. The drying temperature is usually 20 to 300 ° C, preferably 30 to 200 ° C,
The drying time is usually 30 seconds to 1 hour, preferably 1 to 3
0 minutes.

【0053】得られるフィルム又はシートの厚みは、通
常0.1〜150μm、好ましくは0.5〜100μ
m、より好ましくは1.0〜80μmである。なお、フ
ィルム又はシートを単独で得たい場合には、支持体上に
フィルム又はシートを形成した後、支持体から剥離す
る。
The thickness of the obtained film or sheet is usually 0.1 to 150 μm, preferably 0.5 to 100 μm.
m, and more preferably 1.0 to 80 μm. When a film or sheet is desired to be obtained alone, it is peeled from the support after forming the film or sheet on the support.

【0054】硬化性樹脂組成物を形成してなるフィルム
又はシートを内層基板上に積層するには、通常、支持体
付きのフィルム又はシートを、当該フィルム又はシート
が内層基板面に接するように重ね合わせ、加圧ラミネー
タ、プレス、真空ラミネータ、真空プレス、ロールラミ
ネータなどの加圧機を使用して加熱圧着すればよい。加
熱圧着は、配線への埋め込み性を向上させ、気泡などの
発生を抑えるために真空下で行うのが好ましい。加熱圧
着時の温度は、通常30〜250℃、好ましくは70〜
200℃、圧着力は、通常10kPa〜20MPa、好
ましくは100kPa〜10MPa、圧着時間は、通常
30秒〜5時間、好ましくは1分〜3時間であり、通常
100kPa〜1Pa、好ましくは40kPa〜10P
aに雰囲気を減圧する。
In order to laminate a film or sheet obtained by forming a curable resin composition on an inner layer substrate, usually, a film or sheet having a support is laminated so that the film or sheet is in contact with the inner layer substrate surface. In addition, it may be heated and pressure bonded using a pressure machine such as a pressure laminator, a press, a vacuum laminator, a vacuum press, a roll laminator. The thermocompression bonding is preferably performed under vacuum in order to improve the embedding property in the wiring and suppress the generation of bubbles and the like. The temperature during thermocompression bonding is usually 30 to 250 ° C., preferably 70 to 250 ° C.
200 ° C., pressure bonding force is usually 10 kPa to 20 MPa, preferably 100 kPa to 10 MPa, pressure bonding time is usually 30 seconds to 5 hours, preferably 1 minute to 3 hours, usually 100 kPa to 1 Pa, preferably 40 kPa to 10 P.
The atmosphere is depressurized to a.

【0055】硬化性組成物を硬化させるために、通常、
硬化性組成物を加熱する。硬化剤の種類に応じて硬化条
件は適宜選択されるが、硬化させるための温度は、通常
30〜400℃、好ましくは70〜300℃、より好ま
しくは100〜200℃であり、硬化時間は、通常0.
1〜5時間、好ましくは0.5〜3時間である。
In order to cure the curable composition,
The curable composition is heated. The curing conditions are appropriately selected depending on the type of the curing agent, but the temperature for curing is usually 30 to 400 ° C, preferably 70 to 300 ° C, more preferably 100 to 200 ° C, and the curing time is Normally 0.
It is 1 to 5 hours, preferably 0.5 to 3 hours.

【0056】前記支持体付きフィルム又はシートを内層
基板に積層させた場合には、前記支持体が付いたまま
で、硬化性組成物からなるフィルム又はシートを加熱し
硬化させてもよいが、通常は、前記支持体を剥がした後
に硬化性組成物からなるフィルム又はシートを加熱し
て、硬化性組成物を硬化させる。
When the film or sheet with the support is laminated on the inner layer substrate, the film or sheet made of the curable composition may be heated and cured with the support still attached, but it is usually used. After the support is peeled off, a film or sheet made of the curable composition is heated to cure the curable composition.

【0057】以上のようにして層間絶縁層31を形成す
ることができる(図2(b))。形成する層間絶縁層3
1の厚みは特に制約されないが、通常、10〜200μ
m、好ましくは15〜100μmである。
The interlayer insulating layer 31 can be formed as described above (FIG. 2B). Interlayer insulating layer 3 to be formed
The thickness of 1 is not particularly limited, but is usually 10 to 200 μ.
m, preferably 15 to 100 μm.

【0058】(C)コンデンサ素子を形成する工程
(3) 次に、前記工程(2)において形成された層間絶縁層3
1上に上部電極41を形成することにより、コンデンサ
素子を形成する。この工程は、次のようにして行なうこ
とができる。先ず、図3(c)に示すように、層間絶縁
層31の所定部位にビアホール61を形成する。ビアホ
ール61を形成するにはレーザー光を用いるのが好まし
い。レーザー光を用いることにより、直径0.01mm
レベルの加工が可能となる。用いるレーザーとしては、
YAGレーザー、炭酸ガスレーザー、エキシマレーザー
などが挙げられる。レーザー加工を行った後は、必要に
応じてホール内の樹脂残渣を除去するための処理、例え
ばデスミア処理を行うことができる。なお、ビアホール
61の直径は、下層導体回路層51の末端部51’(円
形状、図2(a’))の直径よりも小さく形成される。
(C) Step (3) of Forming Capacitor Element Next, the interlayer insulating layer 3 formed in the step (2).
A capacitor element is formed by forming the upper electrode 41 on the first electrode 1. This step can be performed as follows. First, as shown in FIG. 3C, a via hole 61 is formed in a predetermined portion of the interlayer insulating layer 31. Laser light is preferably used to form the via hole 61. 0.01mm diameter by using laser light
Level processing is possible. The laser used is
Examples thereof include YAG laser, carbon dioxide gas laser, excimer laser and the like. After performing the laser processing, a treatment for removing a resin residue in the hole, for example, a desmear treatment can be performed if necessary. The diameter of the via hole 61 is formed to be smaller than the diameter of the end portion 51 ′ (circular shape, FIG. 2A ′) of the lower conductor circuit layer 51.

【0059】次いで、図3(d)に示すように、必要に
応じて、ビアホール61の内部および層間絶縁層31の
表面に下地膜81を形成する。下地膜81は、層間絶縁
層31と上部電極41および上層導体回路層71との密
着性を高めるために形成される。下地膜81の材料とし
ては、導電性金属であれば特に制約されない。例えば、
ニッケル、銅、アルミニウム、クロムおよびこれらの金
属の2種以上からなる合金が挙げられる。中でも、層間
絶縁層31と上層導体回路層71との密着性により優れ
る合金の使用が好ましく、上層導体回路層71を銅めっ
きにより形成する場合には、ニッケル−クロム合金の使
用がより好ましく、この合金の上に銅層を形成した2層
にするのが特に好ましい。
Next, as shown in FIG. 3D, a base film 81 is formed inside the via hole 61 and on the surface of the interlayer insulating layer 31 as required. The base film 81 is formed to enhance the adhesion between the interlayer insulating layer 31, the upper electrode 41 and the upper conductor circuit layer 71. The material of the base film 81 is not particularly limited as long as it is a conductive metal. For example,
Examples include nickel, copper, aluminum, chromium, and alloys of two or more of these metals. Above all, it is preferable to use an alloy that is more excellent in adhesion between the interlayer insulating layer 31 and the upper conductor circuit layer 71, and when forming the upper conductor circuit layer 71 by copper plating, it is more preferable to use a nickel-chromium alloy. It is particularly preferable that the copper layer is formed on the alloy to form two layers.

【0060】下地膜81は、例えば、スパッタリング
法、イオンプレーティング法、蒸着法、CVD法などの
公知の成膜方法により形成することができる。下地膜8
1の厚み(複数の層からなる場合には合計厚み)は、通
常、0.1〜0.5μmである。
The base film 81 can be formed by a known film forming method such as a sputtering method, an ion plating method, a vapor deposition method and a CVD method. Base film 8
The thickness of 1 (total thickness in the case of being composed of a plurality of layers) is usually 0.1 to 0.5 μm.

【0061】次いで、図3(e)に示すように、下地膜
81の表面に導電層91を形成する。導電層91は、電
気めっきを所望の厚さまで行うことにより行うことがで
きる。めっき膜の厚さは、配線幅/配線間隔が50μm
/50μm程度の微細さの場合には、15μm以下の厚
さが望ましい。
Next, as shown in FIG. 3E, a conductive layer 91 is formed on the surface of the base film 81. The conductive layer 91 can be formed by performing electroplating to a desired thickness. The thickness of the plating film is 50 μm for the wiring width / wiring interval
In the case of a fineness of about / 50 μm, a thickness of 15 μm or less is desirable.

【0062】さらに、上層導体回路層71および上部電
極41を形成すべき部分の下地膜を残した状態で、導電
層91をパターニングして上層導体回路層71および上
部電極41を形成する。この場合においては、上層導体
回路層71および上部電極41を形成する際に、薄膜抵
抗を形成すべき部分の下地膜を残した状態で前記上部電
極をパターン形成し、その後、薄膜抵抗を形成すべき部
分の下地膜の銅のみを選択的にエッチングすることによ
り、ニッケル合金よりなる薄膜抵抗を形成するのが好ま
しい。以上のようにして、図1(a)に示す構造のプリ
ント配線基板を得ることができる。
Further, the conductive layer 91 is patterned to form the upper conductor circuit layer 71 and the upper electrode 41 while leaving the underlying film in the portion where the upper conductor circuit layer 71 and the upper electrode 41 are to be formed. In this case, when forming the upper conductor circuit layer 71 and the upper electrode 41, the upper electrode is patterned while leaving the base film in the portion where the thin film resistor is to be formed, and then the thin film resistor is formed. It is preferable to form a thin-film resistor made of a nickel alloy by selectively etching only the copper of the underlying film in an appropriate portion. As described above, the printed wiring board having the structure shown in FIG. 1A can be obtained.

【0063】また、本発明のプリント配線基板の製造方
法においては、前記下部電極をパターン形成する工程
(1)の後、層間絶縁層を形成する工程(2)の前に、
前記下部電極パターン上に、前記層間絶縁層の誘電率よ
りも高い誘電率を有するコンデンサ絶縁層を形成する工
程(1’)をさらに設け、前記層間絶縁層を形成する工
程(2)の後、コンデンサ素子を形成する工程(3)の
前に、前記層間絶縁層の表面を平坦に研磨して前記コン
デンサ絶縁層を露出させる工程(2’)をさらに設ける
のが好ましい。
In the method for manufacturing a printed wiring board of the present invention, after the step (1) of patterning the lower electrode and before the step (2) of forming an interlayer insulating layer,
A step (1 ′) of forming a capacitor insulating layer having a dielectric constant higher than that of the interlayer insulating layer is further provided on the lower electrode pattern, and after the step (2) of forming the interlayer insulating layer, Before the step (3) of forming the capacitor element, it is preferable to further include a step (2 ′) of polishing the surface of the interlayer insulating layer to expose the capacitor insulating layer.

【0064】これらの工程は、具体的には次のようにし
て行なうことができる。先ず、図4(a)に示すよう
に、コア材12上に下部電極22および下層導体回路層
52が形成された基板(内層基板)を用意する。
Specifically, these steps can be performed as follows. First, as shown in FIG. 4A, a substrate (inner layer substrate) in which the lower electrode 22 and the lower conductor circuit layer 52 are formed on the core material 12 is prepared.

【0065】次いで、図4(b)に示すように、下部電
極22上に高誘電率材料からなるコンデンサ絶縁層33
を形成する。高誘電率材料としては、層間絶縁層32よ
りも高い誘電率を有するコンデンサ絶縁層33を形成す
ることができる材料であれば特に制約されない。このよ
うな材料としては、例えば、チタン酸バリウム(BaT
iO)を代表とする高誘電体材料、または、このもの
とエポキシ樹脂、ポリフェニレンエーテル(PPE)、
ポリイミドなどの有機材料との混合物が挙げられる。こ
の有機材料中に含まれる高誘電体材料の含有量を変化さ
せることなどの方法によって、コンデンサ容量を変化さ
せることができる。
Next, as shown in FIG. 4B, a capacitor insulating layer 33 made of a high dielectric constant material is formed on the lower electrode 22.
To form. The high dielectric constant material is not particularly limited as long as it is a material capable of forming the capacitor insulating layer 33 having a higher dielectric constant than the interlayer insulating layer 32. Examples of such a material include barium titanate (BaT).
a high dielectric material typified by iO 3 ) or an epoxy resin, polyphenylene ether (PPE),
A mixture with an organic material such as polyimide can be used. The capacitance of the capacitor can be changed by a method such as changing the content of the high dielectric material contained in the organic material.

【0066】コンデンサ絶縁層33を形成する方法とし
ては、例えば、スクリーン印刷法により高誘電率材料よ
りなるペーストを塗布した後、硬化させる方法などが挙
げられる。硬化は次工程の層間絶縁層32の形成工程前
であっても、層間絶縁層32の形成と同時であってもよ
い。ペーストの塗布量は特に制約されないが、通常、コ
ンデンサ絶縁層33の大きさや高さに比例する量であ
る。
As a method of forming the capacitor insulating layer 33, for example, there is a method of applying a paste made of a high dielectric constant material by a screen printing method and then hardening it. The curing may be performed before the next step of forming the interlayer insulating layer 32 or at the same time as the formation of the interlayer insulating layer 32. The amount of paste applied is not particularly limited, but is usually an amount proportional to the size and height of the capacitor insulating layer 33.

【0067】またこの場合においては、図4(b')、
(b”)に示すように、コンデンサ絶縁層33を形成する
前に、前記下部電極22の周囲を囲むようにダムパター
ン34を予め形成しておくのが好ましい。ダムパターン
34を予め形成しておくことにより、ダムパターンによ
ってペーストの流出を阻止できるので、特に容量精度を
一層向上させることができる。また、ディスペンサーを
用いて低粘度(低チクソ性)のペースト材料を供給する
ことも可能となる。
Further, in this case, as shown in FIG.
As shown in (b ″), it is preferable to form a dam pattern 34 so as to surround the lower electrode 22 before forming the capacitor insulating layer 33. The dam pattern 34 is formed in advance. By setting it, the dam pattern can prevent the paste from flowing out, so that the capacity accuracy can be further improved, and a paste material having a low viscosity (low thixotropy) can be supplied by using a dispenser. .

【0068】次いで、図5(c)に示すように、図1
(a)に示すプリント配線基板の製造と同様にして、脂
環式オレフィン重合体および硬化剤を含有する硬化性組
成物を硬化して層間絶縁層32を形成する。この場合、
高誘電率ペースト材料上に層間絶縁層32を積層するこ
とにより発生するうねりや凹凸を極力低減するために、
圧力や温度、多段プレスなどの積層(またはラミネー
ト)条件で、表面を極力平坦にしておくことが望まし
い。
Then, as shown in FIG.
In the same manner as in the production of the printed wiring board shown in (a), the curable composition containing the alicyclic olefin polymer and the curing agent is cured to form the interlayer insulating layer 32. in this case,
In order to reduce undulations and unevenness generated by laminating the interlayer insulating layer 32 on the high dielectric constant paste material,
It is desirable to make the surface as flat as possible under pressure, temperature, and lamination (or laminating) conditions such as multi-step pressing.

【0069】さらに、高誘電率のペースト材料が露出
し、かつ、必要な容量値になるまで、層間絶縁層32と
高誘電率のコンデンサ絶縁層33とを一緒に研磨する。
このようにすることにより、厚みをコントロールするこ
とで容量値のばらつきを低減できる(図5(d))。研
磨する方法としては、レベリング性に優れたバフを用い
る方法が挙げられる。
Further, the interlayer insulating layer 32 and the high dielectric constant capacitor insulating layer 33 are polished together until the high dielectric constant paste material is exposed and the required capacitance value is reached.
By doing so, variation in capacitance value can be reduced by controlling the thickness (FIG. 5D). Examples of the polishing method include a method using a buff excellent in leveling property.

【0070】その後は、図5(e)に示すように、図1
(a)に示すプリント配線板の製造と同様に、層間絶縁
層32の所定部位にレーザー光を照射してビアホール6
2を形成する。さらに、ビアホール62の内部および層
間絶縁層32の表面に下地膜(図示を省略)および導電
層(図示を省略)を順次形成し、上層導体回路層72お
よび上部電極42を形成すべき部分の下地膜を残した状
態で、導電層をパターニングして上層導体回路層72お
よび上部電極42を形成する。以上のようにして、図1
(b)に示す構造のプリント配線基板を得ることができ
る。
After that, as shown in FIG.
As in the case of manufacturing the printed wiring board shown in (a), the via hole 6 is formed by irradiating a predetermined portion of the interlayer insulating layer 32 with laser light.
Form 2. Further, a base film (not shown) and a conductive layer (not shown) are sequentially formed inside the via hole 62 and on the surface of the interlayer insulating layer 32, and under the portion where the upper conductor circuit layer 72 and the upper electrode 42 are to be formed. The conductive layer is patterned to form the upper conductor circuit layer 72 and the upper electrode 42 while leaving the ground film. As described above, FIG.
A printed wiring board having the structure shown in (b) can be obtained.

【0071】このようにして得られる本発明のプリント
配線基板は、コンピューターや携帯電話などの電子機器
において、CPUやメモリなどの半導体素子、その他の
実装部品を実装するためのプリント配線板として使用す
ることができる。特に微細構造を有するものは、高密度
プリント配線基板として、コンピューターや高周波領域
で使用する携帯端末の配線基板として好適に用いること
ができる。
The printed wiring board of the present invention thus obtained is used as a printed wiring board for mounting a semiconductor element such as a CPU or a memory or other mounting parts in an electronic device such as a computer or a mobile phone. be able to. In particular, one having a fine structure can be suitably used as a high-density printed wiring board or a wiring board for a computer or a mobile terminal used in a high frequency region.

【0072】[0072]

【実施例】以下に、実施例および比較例を挙げて本発明
を具体的に説明する。なお、実施例中、部および%は、
特に断りのない限り重量基準である。本実施例において
行った評価方法は以下のとおりである。 (1)分子量 テトラヒドロフランを溶媒とするゲル・パーミエーショ
ン・クロマトグラフィー(GPC)によるポリスチレン
換算値として測定した。 (2)水素化率および(無水)マレイン酸残基含有率 水素添加前の重合体中の不飽和結合のモル数に対する水
素添加率(水素添加添加率)、および重合体中の総モノ
マー単位数に対する(無水)マレイン酸残基のモル数の
割合(カルボキシル基含有率)は、H−NMRスペク
トルにより測定した。 (3)ガラス移転温度(Tg) 示差走査熱量法(DSC法)により測定した。
EXAMPLES The present invention will be specifically described below with reference to Examples and Comparative Examples. In the examples, part and% are
Unless otherwise specified, it is based on weight. The evaluation method used in this example is as follows. (1) The molecular weight was measured as a polystyrene conversion value by gel permeation chromatography (GPC) using tetrahydrofuran as a solvent. (2) Hydrogenation rate and (anhydrous) maleic acid residue content rate Hydrogenation rate (hydrogenation rate) relative to the number of moles of unsaturated bonds in the polymer before hydrogenation, and the total number of monomer units in the polymer The ratio of the number of moles of the (anhydrous) maleic acid residue (carboxyl group content rate) was measured by 1 H-NMR spectrum. (3) Glass transition temperature (Tg) It was measured by a differential scanning calorimetry (DSC method).

【0073】(製造例)8−エチル−テトラシクロ
[4.4.0.12,5.17,10]−ドデカ−3−
エンを開環重合し、次いで水素添加反応を行い、数平均
分子量(Mn)=31,200、重量平均分子量(M
w)=55,800、Tg=約140℃の水素化重合体
を得た。得られたポリマーの水素化率は99%以上であ
った。得られた重合体100部、無水マレイン酸40部
およびジクミルパーオキシド5部をt−ブチルベンゼン
250部に溶解し、140℃で6時間反応を行った。得
られた反応生成物溶液を1000部のイソプロピルアル
コール中に注ぎ、反応生成物を凝固させマレイン酸変性
水素化重合体を得た。この変性水素化重合体を100℃
で20時間真空乾燥した。この変性水素化重合体の分子
量はMn=33,200、Mw=68,300で、Tg
は170℃であった。(無水)マレイン酸残基含有率は2
5モル%であった。
(Production Example) 8-Ethyl-tetracyclo [4.4.0.1 2,5 . 1 7,10 ] -dodeca-3-
Ring-opening polymerization of ene followed by hydrogenation reaction, number average molecular weight (Mn) = 31,200, weight average molecular weight (M
A hydrogenated polymer having w) = 55,800 and Tg = about 140 ° C. was obtained. The hydrogenation rate of the obtained polymer was 99% or more. The obtained polymer (100 parts), maleic anhydride (40 parts) and dicumyl peroxide (5 parts) were dissolved in t-butylbenzene (250 parts), and the mixture was reacted at 140 ° C for 6 hours. The obtained reaction product solution was poured into 1000 parts of isopropyl alcohol to coagulate the reaction product to obtain a maleic acid-modified hydrogenated polymer. This modified hydrogenated polymer is heated to 100 ° C.
It was vacuum dried for 20 hours. The molecular weight of this modified hydrogenated polymer was Mn = 33,200, Mw = 68,300, and Tg
Was 170 ° C. (Anhydrous) Maleic acid residue content is 2
It was 5 mol%.

【0074】前記変性水素化重合体100部、ビスフェ
ノールAビス(プロピレングリコールグリシジルエーテ
ル)エーテル40部、2−[2−ヒドロキシ−3、5−
ビス(α、α−ジメチルベンジル)フェニル]ベンゾト
リアゾール5部および1−ベンジル−2−フェニルイミ
ダゾール0.1部および染料(商品名:Kayaset
Blue A−2R、日本化薬(株)製)を、キシレ
ン215部およびシクロペンタノン54部からなる混合
溶剤に溶解させて、硬化性樹脂組成物のワニスを得た。
100 parts of the modified hydrogenated polymer, 40 parts of bisphenol A bis (propylene glycol glycidyl ether) ether, 2- [2-hydroxy-3,5-
5 parts of bis (α, α-dimethylbenzyl) phenyl] benzotriazole and 0.1 part of 1-benzyl-2-phenylimidazole and a dye (trade name: Kayaset
Blue A-2R, manufactured by Nippon Kayaku Co., Ltd., was dissolved in a mixed solvent consisting of 215 parts of xylene and 54 parts of cyclopentanone to obtain a varnish of a curable resin composition.

【0075】実施例1 プリント配線基板の製造 実施例1は、図1(a)に示すのと同様の構造を有する
プリント配線基板を製造する例である。
Example 1 Manufacturing of Printed Wiring Board Example 1 is an example of manufacturing a printed wiring board having a structure similar to that shown in FIG.

【0076】(下部電極パターニング工程)両面銅箔積
層板(日立化成工業(株)製 MCL−E−679F、
銅厚み12μm、板厚0.6mm)にサブトラクティブ
法により下部電極および下層導体回路層を形成し、次い
で、形成したパターンと絶縁層との密着力を得るために
メックエッチボンドCZ−8100(メック(株)製)
を使用し、表面粗化を行った。
(Lower electrode patterning step) Double-sided copper foil laminate (MCL-E-679F manufactured by Hitachi Chemical Co., Ltd.,
A lower electrode and a lower conductor circuit layer are formed by a subtractive method on a copper thickness of 12 μm and a plate thickness of 0.6 mm, and then, in order to obtain adhesion between the formed pattern and an insulating layer, MEC Etch Bond CZ-8100 (MEC Etch Bond CZ-8100). (Made by)
Was used for surface roughening.

【0077】(層間絶縁層形成工程)上記で得られたプ
リント基板を、製造例で得たキャリアフィルム付きドラ
イフィルムを成形体側が基板に接するように挟み、加熱
および加圧時に基板とドライフィルムとがずれないよう
に四角をポリイミドテープで固定した。これを、耐熱ゴ
ム製プレス板を上下に備えた真空積層装置を用いて、減
圧度200Paにて、温度115℃、圧力0.5MPa
で120秒間加熱圧着した。次いで、ステンレス製プレ
ス板で覆われた耐熱ゴム製プレス板を上下に備えた積層
装置を用いて、温度125℃、圧力0.5MPaで18
0秒間加熱圧着した。その後、キャリアフィルムのみを
剥がし、150℃の窒素オーブン中で120分間硬化し
て層間絶縁層を形成した。
(Interlayer Insulating Layer Forming Step) The printed board obtained above is sandwiched with the dry film with a carrier film obtained in Production Example so that the molded body side is in contact with the board, and the board and the dry film are heated and pressed. The squares were fixed with polyimide tape so that they would not come apart. Using a vacuum laminator equipped with heat-resistant rubber press plates at the top and bottom, the pressure was reduced to 200 Pa, the temperature was 115 ° C., and the pressure was 0.5 MPa.
It was thermocompression bonded for 120 seconds. Then, using a laminating apparatus having upper and lower heat-resistant rubber press plates covered with stainless steel press plates, the temperature was 125 ° C. and the pressure was 0.5 MPa.
It was thermocompression bonded for 0 seconds. After that, only the carrier film was peeled off and cured in a nitrogen oven at 150 ° C. for 120 minutes to form an interlayer insulating layer.

【0078】(レーザービア加工工程)次に、レーザー
ビアホール加工を行うべき部分にYAGレーザー光を照
射し、レーザービアホールを形成した。加工条件は、次
の通りである。 YAG波長:2倍波(532nm) レーザーパワー:1.8W 繰り返し周波数:35kHZ 照射モード:バースト パルス幅:1.75nsec ショット数:20〜30
(Laser via processing step) Next, a laser via hole was formed by irradiating a portion to be laser via hole processed with YAG laser light. The processing conditions are as follows. YAG wavelength: Double wave (532 nm) Laser power: 1.8 W Repetition frequency: 35 kHz Irradiation mode: Burst pulse width: 1.75 nsec Number of shots: 20-30

【0079】以上の条件でレーザー加工することで開口
径50μm、ホール底径40μmの良好なレーザービア
加工ができた。
By performing laser processing under the above conditions, excellent laser via processing with an opening diameter of 50 μm and a hole bottom diameter of 40 μm was achieved.

【0080】(スパッタリングによる金属薄膜形成工
程)プロセス圧力10Pa、RFパワー100W、O
雰囲気下、1分間逆スパッタを行った後、プロセス圧
0.4Pa、DCパワー400W、5オングストローム
/secのレートで、DCスパッタリング法より、樹脂
と銅との密着層となるニッケル−クロム合金膜(NiC
r合金膜)と銅膜(Cu膜)をアルゴン雰囲気下にて順
に成膜(厚みそれぞれ約0.1μm)した。
(Step of forming metal thin film by sputtering) Process pressure 10 Pa, RF power 100 W, O 2
After performing reverse sputtering for 1 minute in an atmosphere, a nickel-chromium alloy film (which is an adhesion layer between resin and copper) is formed by a DC sputtering method at a process pressure of 0.4 Pa, a DC power of 400 W, and a rate of 5 Å / sec. NiC
An r alloy film) and a copper film (Cu film) were sequentially formed (thickness: about 0.1 μm) in an argon atmosphere.

【0081】(上部電極形成工程)その後電解メッキに
より銅膜を20μm形成し、次いで、サブトラクティブ
法により不要な部分の電解メッキ層をスパッタリングに
より形成された金属薄膜とともに除去し、上部電極およ
び上層導体回路層を形成し、コンデンサが内蔵されたプ
リント配線基板を得た。
(Upper Electrode Forming Step) After that, a copper film is formed to a thickness of 20 μm by electrolytic plating, and then an unnecessary portion of the electrolytic plated layer is removed together with the metal thin film formed by sputtering by the subtractive method. A circuit layer was formed to obtain a printed wiring board having a built-in capacitor.

【0082】得られたプリント配線基板のコンデンサ容
量、誘電率、誘電損失を高温高湿試験(85℃、85
%、192時間)の前後で測定し、それぞれの変化率を
算出した。変化率は、式:変化率(%)=〔(試験前の
値−試験後の値)/試験前の値〕×100により求めら
れる値である。
The capacitor capacity, dielectric constant and dielectric loss of the obtained printed wiring board were tested in a high temperature and high humidity test (85 ° C., 85 ° C.).
%, 192 hours) before and after, and the change rate of each was calculated. The rate of change is a value obtained by the formula: rate of change (%) = [(value before test−value after test) / value before test] × 100.

【0083】プリント配線基板のコンデンサ容量、誘電
率、誘電損失の測定は、1.2mm×1.2mmの電極
で挟まれた27.5μmのコンデンサ素子を、ICM
P/N A0123614およびA0109242Bプ
ローブを用い、ヒューレッドパッカー社製 HP419
2LFインピーダンスアナライザーにて測定した。測定
結果を第1表に示す。
The capacitance, dielectric constant and dielectric loss of the printed wiring board were measured by measuring the 27.5 μm capacitor element sandwiched between 1.2 mm × 1.2 mm electrodes with ICM.
HP / 419 manufactured by Hured Packer Co. using P / N A0123614 and A0109242B probes.
It was measured with a 2LF impedance analyzer. The measurement results are shown in Table 1.

【0084】比較例1 プリント配線基板の製造 製造例で得られたキャリアフィルム付きドライフィルム
で層間絶縁層を形成する代わりに、市販の熱硬化性エポ
キシインクを用い、スクリーン印刷法により塗膜を形成
し、100℃で30分硬化し、層間絶縁層を形成した以
外は実施例1と同様にして、コンデンサが内蔵されたプ
リント配線基板を得た。
Comparative Example 1 Production of Printed Wiring Board Instead of forming the interlayer insulating layer with the dry film with a carrier film obtained in Production Example, a commercially available thermosetting epoxy ink was used to form a coating film by a screen printing method. Then, a printed wiring board having a built-in capacitor was obtained in the same manner as in Example 1 except that the interlayer insulating layer was formed by curing at 100 ° C. for 30 minutes.

【0085】実施例1と同様、得られたプリント配線基
板のコンデンサ容量、誘電率、誘電損失を高温高湿試験
(85℃、85%、192時間)の前後で測定した。結
果を第1表に示す。
As in Example 1, the capacitance, dielectric constant and dielectric loss of the obtained printed wiring board were measured before and after the high temperature and high humidity test (85 ° C., 85%, 192 hours). The results are shown in Table 1.

【0086】[0086]

【表1】 [Table 1]

【0087】実施例2 プリント配線基板の製造 実施例2は、図1(b)に示すのと同様の構造を有する
プリント配線基板の製造例である。
Example 2 Manufacturing of Printed Wiring Board Example 2 is an example of manufacturing a printed wiring board having a structure similar to that shown in FIG.

【0088】両面銅箔積層板(商品番号:MCL−E−
679F、日立化成工業(株)製、銅厚み12μm、板
厚0.6mm)に、サブトラクティブ法により下部電
極、内々層パターンおよびダムパターンを形成し、次い
で、形成したパターンと絶縁層との密着力を得るため
に、メックエッチボンドCZ−8100(メック(株)
製)を使用し、表面粗化を行った。
Double-sided copper foil laminate (product number: MCL-E-
679F, Hitachi Chemical Co., Ltd., copper thickness 12 μm, plate thickness 0.6 mm), a lower electrode, an inner layer pattern and a dam pattern are formed by a subtractive method, and then the formed pattern and the insulating layer are adhered to each other. MEC Etch Bond CZ-8100 (Mec Co., Ltd.)
(Manufactured by K.K.) was used for surface roughening.

【0089】粒径1μm以下のチタン酸バリウム粉を、
ノボラック樹脂とフェノール樹脂との1:1(重量比)
混合樹脂に50重量%添加して誘導体ペーストを得た。
このペーストを、下部電極上にスクリーン印刷法により
約30μmの厚みで塗布し、150℃にて2時間加熱硬
化し、コンデンサ絶縁層を形成した。
Barium titanate powder having a particle size of 1 μm or less
1: 1 (weight ratio) of novolac resin and phenol resin
50% by weight was added to the mixed resin to obtain a derivative paste.
This paste was applied on the lower electrode by a screen printing method to a thickness of about 30 μm, and heat-cured at 150 ° C. for 2 hours to form a capacitor insulating layer.

【0090】得られたプリント基板を、製造例で得たキ
ャリアフィルム付きドライフィルムで成形体側が基板に
接するように挟み、加熱および加圧時に、基板とドライ
フィルムとがずれないように四角をポリイミドテープで
固定した。これを、耐熱ゴム製プレス板を上下に備えた
真空積層装置を用いて、減圧度200Paにて、温度1
15℃、圧力0.5MPaで120秒間加熱圧着した。
そして、キャリアフィルムのみを剥がし、150℃の窒
素オーブン中で120分間硬化して、層間絶縁層を形成
した。
The obtained printed circuit board was sandwiched by the dry film with a carrier film obtained in Production Example so that the molded product side was in contact with the substrate, and the squares were made of polyimide to prevent the substrate and the dry film from being displaced during heating and pressurization. I fixed it with tape. Using a vacuum laminator equipped with heat-resistant rubber press plates at the top and bottom, the pressure was reduced to 200 Pa at a temperature of 1
It was thermocompression bonded at 15 ° C. and a pressure of 0.5 MPa for 120 seconds.
Then, only the carrier film was peeled off and cured in a nitrogen oven at 150 ° C. for 120 minutes to form an interlayer insulating layer.

【0091】次に、バフ(#800)により平坦に研磨
して、前記コンデンサ絶縁層を露出させた。さらに、レ
ーザービアホール加工を行うべき部分にYAGレーザー
光を照射し、レーザービアホールを形成した。加工条件
は実施例1と同様である。レーザー加工することで開口
径50μm、ホール底径40μmの良好なレーザービア
加工ができた。
Next, the capacitor insulating layer was exposed by polishing it flat with a buff (# 800). Further, a YAG laser beam was applied to a portion to be laser via hole processed to form a laser via hole. The processing conditions are the same as in Example 1. By laser processing, excellent laser via processing with an opening diameter of 50 μm and a hole bottom diameter of 40 μm was achieved.

【0092】その後、プロセス圧力10Pa、RFパワ
ー100W、O2雰囲気下、1分間逆スパッタを行った
後、プロセス圧力0.4Pa、DCパワー400W、5
オングストローム/secのレートのDCスパッタリン
グ法より、樹脂と銅との密着層となるNiCr合金膜と
Cu膜をアルゴン雰囲気下にて順に成膜(厚みそれぞれ
約0.1μm)した。
Thereafter, after performing reverse sputtering for 1 minute in an O 2 atmosphere with a process pressure of 10 Pa and an RF power of 100 W, a process pressure of 0.4 Pa and a DC power of 400 W, 5
A NiCr alloy film and a Cu film, which form an adhesion layer of the resin and copper, were sequentially formed under an argon atmosphere by a DC sputtering method with a rate of angstrom / sec (each having a thickness of about 0.1 μm).

【0093】その後電解メッキにより銅を20μm形成
し、次いで、サブトラクティブ法により不要な部分の電
解メッキ層をスパッタリング法により形成された金属薄
膜とともに除去し、上部電極および上層導体回路層を形
成し、小面積で大きなコンデンサ容量を有するコンデン
サが内蔵されたプリント配線基板を得た。
After that, copper is formed to a thickness of 20 μm by electroplating, and then unnecessary portions of the electroplating layer are removed together with the metal thin film formed by the sputtering method by the subtractive method to form the upper electrode and the upper conductor circuit layer. A printed wiring board with a built-in capacitor having a small area and a large capacitor capacity was obtained.

【0094】[0094]

【発明の効果】以上説明したように、本発明のプリント
配線基板およびその製造方法によれば、湿度などの環境
の影響を受けず安定したコンデンサ容量を有するコンデ
ンサが内蔵されたプリント配線基板およびその製造方法
が提供される。
As described above, according to the printed wiring board and the method of manufacturing the same of the present invention, a printed wiring board having a built-in capacitor having a stable capacitor capacity without being affected by the environment such as humidity, and the same. A manufacturing method is provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明のプリント配線基板の構造断面
図である。
FIG. 1 is a structural cross-sectional view of a printed wiring board of the present invention.

【図2】図2(a)、(b)は、本発明のプリント配線
板の製造方法の工程断面図であり、図2(a’)は工程
上面図である。
2A and 2B are process cross-sectional views of the method for manufacturing a printed wiring board according to the present invention, and FIG. 2A 'is a process top view.

【図3】図3(c)〜(e)は、本発明のプリント配線
板の製造方法の工程断面図である。
3 (c) to 3 (e) are process cross-sectional views of a method for manufacturing a printed wiring board according to the present invention.

【図4】図4(a)、(b)は、本発明のプリント配線
板の製造方法の工程断面図であり、図4(b’)は、ダ
ムパターン34を形成してコンデンサ絶縁層33を形成
した工程断面図であり、図4(b”)はその上面図であ
る。
4 (a) and 4 (b) are process cross-sectional views of the method for manufacturing a printed wiring board according to the present invention, and FIG. 4 (b ') shows a dam insulating pattern 33 formed by forming a dam pattern 34. And FIG. 4B ″ is a top view thereof.

【図5】図5(c)〜(e)は、本発明のプリント配線
板の製造方法の工程断面図である。
5 (c) to 5 (e) are process cross-sectional views of a method for manufacturing a printed wiring board according to the present invention.

【符号の説明】[Explanation of symbols]

11,12…コア材、21,22…下部電極、31,3
2…層間絶縁層、33…コンデンサ絶縁層、34…ダム
パターン、41,42…上部電極、51,52…下層導
体回路層、51’…下層導体回路層の末端部、61,6
2…ビアホール、71,72…上層導体回路層、81…
下地膜、91…導電層
11,12 ... Core material 21,22 ... Lower electrode, 31, 3
2 ... Interlayer insulating layer, 33 ... Capacitor insulating layer, 34 ... Dam pattern, 41, 42 ... Upper electrode, 51, 52 ... Lower conductor circuit layer, 51 '... End portion of lower conductor circuit layer, 61, 6
2 ... Via holes, 71, 72 ... Upper conductor circuit layer, 81 ...
Base film, 91 ... Conductive layer

フロントページの続き (72)発明者 吉水 久典 横浜市神奈川区守屋町3丁目12番地 日本 ビクター株式会社内 (72)発明者 道脇 茂 横浜市神奈川区守屋町3丁目12番地 日本 ビクター株式会社内 Fターム(参考) 4E351 AA03 BB03 BB05 BB30 BB35 CC02 CC03 DD04 GG09 5E346 AA12 AA13 AA15 AA32 AA33 CC08 CC21 CC32 DD02 DD03 DD32 EE06 EE08 FF07 FF14 GG08 GG17 GG22 GG28 HH06 HH31 Continued front page    (72) Inventor Hisanori Yoshimizu             3-12 Moriya-cho, Kanagawa-ku, Yokohama-shi Japan             Victor Co., Ltd. (72) Inventor Shigeru Dowaki             3-12 Moriya-cho, Kanagawa-ku, Yokohama-shi Japan             Victor Co., Ltd. F-term (reference) 4E351 AA03 BB03 BB05 BB30 BB35                       CC02 CC03 DD04 GG09                 5E346 AA12 AA13 AA15 AA32 AA33                       CC08 CC21 CC32 DD02 DD03                       DD32 EE06 EE08 FF07 FF14                       GG08 GG17 GG22 GG28 HH06                       HH31

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】コンデンサ素子を有するプリント配線基板
の製造方法であって、基板上のコンデンサ素子を形成す
べき部分に下部電極をパターン形成する工程(1)と、
前記工程(1)において形成された下部電極上に、脂環
式オレフィン重合体および硬化剤を含有する硬化性組成
物を硬化してなる層間絶縁層を形成する工程(2)と、
前記工程(2)において形成された層間絶縁層上に、上
部電極をパターン形成することによりコンデンサ素子を
形成する工程(3)とを有することを特徴とするプリン
ト配線基板の製造方法。
1. A method of manufacturing a printed wiring board having a capacitor element, the method comprising the step of patterning a lower electrode on a portion of the substrate where the capacitor element is to be formed,
A step (2) of forming an interlayer insulating layer obtained by curing a curable composition containing an alicyclic olefin polymer and a curing agent on the lower electrode formed in the step (1);
A method of manufacturing a printed wiring board, comprising the step (3) of forming a capacitor element by patterning an upper electrode on the interlayer insulating layer formed in the step (2).
【請求項2】前記下部電極をパターン形成する工程
(1)の後、層間絶縁層を形成する工程(2)の前に、
前記下部電極上に、前記層間絶縁層の誘電率よりも高い
誘電率を有するコンデンサ絶縁層を形成する工程
(1’)を設け、かつ、前記層間絶縁層を形成する工程
(2)の後、コンデンサ素子を形成する工程(3)の前
に、前記層間絶縁層の表面を平坦に研磨して前記コンデ
ンサ絶縁層を露出させる工程(2’)を設けたことを特
徴とする請求項1記載のプリント配線基板の製造方法。
2. After the step (1) of patterning the lower electrode and before the step (2) of forming an interlayer insulating layer,
After the step (1 ′) of forming a capacitor insulating layer having a higher dielectric constant than that of the interlayer insulating layer on the lower electrode, and the step (2) of forming the interlayer insulating layer, 2. The step (2 ′) according to claim 1, further comprising a step (2 ′) of polishing the surface of the interlayer insulating layer to expose the capacitor insulating layer before the step (3) of forming a capacitor element. Method for manufacturing printed wiring board.
【請求項3】前記下部電極をパターン形成する工程
(1)の後、前記コンデンサ絶縁層を形成する工程
(2’)の前に、下部電極の周囲を囲むようにダムパタ
ーンを形成する工程をさらに有する請求項2記載のプリ
ント配線基板の製造方法。
3. A step of forming a dam pattern surrounding the lower electrode after the step (1) of patterning the lower electrode and before the step (2 ′) of forming the capacitor insulating layer. The method for manufacturing a printed wiring board according to claim 2, further comprising:
【請求項4】前記コンデンサ素子を形成する工程(3)
が、前記層間絶縁層および/またはコンデンサ絶縁層の
表面にニッケル合金および銅の2層からなる下地膜をパ
ターン形成し、次いで、薄膜抵抗を形成すべき部分の下
地膜を残した状態で上部電極をパターン形成し、さら
に、薄膜抵抗を形成すべき部分の下地膜の銅のみを選択
的にエッチングすることにより、ニッケル合金よりなる
薄膜抵抗を形成することを含むものである請求項1〜3
のいずれかに記載のプリント配線基板の製造方法。
4. A step (3) of forming the capacitor element
However, a base film consisting of two layers of nickel alloy and copper is patterned on the surface of the interlayer insulating layer and / or the capacitor insulating layer, and then the upper electrode is left in a state where the base film of the portion where the thin film resistance is to be formed is left. The method further comprises forming a thin film resistor made of a nickel alloy by patterning, and selectively etching only the copper of the base film in the portion where the thin film resistor is to be formed.
A method for manufacturing a printed wiring board according to any one of 1.
【請求項5】請求項1〜4のいずれかに記載のプリント
配線基板の製造方法によって製造されてなるプリント配
線基板。
5. A printed wiring board manufactured by the method for manufacturing a printed wiring board according to claim 1.
JP2002094042A 2002-03-29 2002-03-29 Printed wiring board and manufacturing method thereof Pending JP2003298203A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002094042A JP2003298203A (en) 2002-03-29 2002-03-29 Printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002094042A JP2003298203A (en) 2002-03-29 2002-03-29 Printed wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003298203A true JP2003298203A (en) 2003-10-17

Family

ID=29386891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002094042A Pending JP2003298203A (en) 2002-03-29 2002-03-29 Printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003298203A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062555A (en) * 2008-08-15 2010-03-18 Air Products & Chemicals Inc Method for suppressing agglomeration and improving semiconductor device adhesiveness
JP2011018830A (en) * 2009-07-10 2011-01-27 Toppan Printing Co Ltd Method of manufacturing multilayer printed wiring board, and multilayer printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062555A (en) * 2008-08-15 2010-03-18 Air Products & Chemicals Inc Method for suppressing agglomeration and improving semiconductor device adhesiveness
JP2011018830A (en) * 2009-07-10 2011-01-27 Toppan Printing Co Ltd Method of manufacturing multilayer printed wiring board, and multilayer printed wiring board

Similar Documents

Publication Publication Date Title
US6625032B1 (en) Aqueous dispersion forming conductive layer, conductive layer, electronic compent, circuit board and method for manufacturing the same, and multilayer wiring board and method for manufacturing the same
US20050175824A1 (en) Method for forming multilayer circuit structure and base having multilayer circuit structure
JPWO2005099328A1 (en) Circuit board and manufacturing method thereof
JP4231976B2 (en) Curable composition and multilayer circuit board
JP4411544B2 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board
JP2006237506A (en) Magnetic material paste, inductor, and multilayer wiring board
KR20150094633A (en) Curable resin composition, insulating film, prepreg, cured product, composite, and substrate for electronic material
JP2002111229A (en) Manufacturing method of circuit board
JP2006229038A (en) Manufacturing method of multilayer printed wiring board
JP2003298203A (en) Printed wiring board and manufacturing method thereof
JP2015138921A (en) Substrate for electronic material
WO2001058228A1 (en) Method for manufacturing multilayer circuit board
JP2007269929A (en) Curable resin composition and its application
JP4168223B2 (en) Curable resin composition, insulating material and circuit board
JP2003053879A (en) Circuit board and manufacturing method thereof
JP2015138922A (en) Substrate for electronic material and manufacturing method thereof
JP3810311B2 (en) Printed circuit board and manufacturing method thereof
JP2001160689A (en) Multilayer circuit board
JP3848131B2 (en) Printed circuit board having coil element
JP4277440B2 (en) Curable composition, insulating material and circuit board
JP3899757B2 (en) Curable polymer composition and multilayer circuit board using the same
JP4637984B2 (en) Multilayer circuit board manufacturing method and multilayer circuit board
JP2003101231A (en) Method of manufacturing multilayer circuit board
JP2003243826A (en) Method of forming electrical insulating layer and method of manufacturing multilayered circuit board
JPWO2004086833A1 (en) Printed wiring board, method for producing the same, and curable resin molded body with support

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627