JP2003298016A - Ferroelectric memory device and method of manufacturing the same - Google Patents
Ferroelectric memory device and method of manufacturing the sameInfo
- Publication number
- JP2003298016A JP2003298016A JP2002093163A JP2002093163A JP2003298016A JP 2003298016 A JP2003298016 A JP 2003298016A JP 2002093163 A JP2002093163 A JP 2002093163A JP 2002093163 A JP2002093163 A JP 2002093163A JP 2003298016 A JP2003298016 A JP 2003298016A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- film
- manufacturing
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、強誘電体キャパシ
タおよびその製造方法に関する。TECHNICAL FIELD The present invention relates to a ferroelectric capacitor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】第一電極と第二電極との間に強誘電体層
が形成されたキャパシタは、そのデータを保持する強誘
電体メモリ（FeRAM）に適用される。微細化が進むと、
キャパシタの段差を平坦化する必要性がある。通常の半
導体では従来、絶縁膜の平坦化のみが目的であるため、
メタル層の表面は露出しない。キャパシタ形成において
は、第二電極表面を露出させる必要があるため、エッチ
バックでオーバーエッチが必要となる。2. Description of the Related Art A capacitor in which a ferroelectric layer is formed between a first electrode and a second electrode is applied to a ferroelectric memory (FeRAM) which holds the data. As miniaturization progresses,
It is necessary to flatten the step of the capacitor. Conventional semiconductors have traditionally been aimed only at planarizing the insulating film,
The surface of the metal layer is not exposed. In forming the capacitor, it is necessary to expose the surface of the second electrode, and therefore overetching is required by etch back.
【０００３】[0003]
【発明が解決しようとする課題】キャパシタ段差の平坦
化において、シリコン酸化膜のオーバーエッチにより、
段差が生じ、平坦化が損なわれる。本発明の目的は、平
坦化を損なうことなく、キャパシタ電極面を露出させる
ことを目的とする。In planarizing the step of the capacitor, the over-etching of the silicon oxide film causes
A step is generated and flattening is impaired. An object of the present invention is to expose the capacitor electrode surface without impairing the planarization.
【０００４】[0004]
【課題を解決するための手段】本発明の強誘電体キャパ
シタは、第一電極、強誘電体層および第二電極が積層さ
れた強誘電体キャパシタの製造方法であって、少なくと
も、以下の工程を含む。A ferroelectric capacitor of the present invention is a method of manufacturing a ferroelectric capacitor in which a first electrode, a ferroelectric layer and a second electrode are laminated, and at least the following steps including.
【０００５】キャパシタの第一電極を成膜する工程と、
キャパシタの誘電体膜を成膜する工程と、キャパシタの
第二電極を成膜する工程と、シリコン窒化膜からなる第
一絶縁膜を成膜する工程と、前記第一絶縁膜をフォトリ
ソおよびエッチングによりパターニングする工程と、パ
ターニングされた前記第一絶縁膜をマスクに前記第一電
極、誘電体膜、第二電極を、エッチングにより同時にパ
ターニングする工程と、シリコン酸化膜からなる題に絶
縁膜を成膜する工程と、そののち、平坦化を行い、第一
絶縁膜上の第二絶縁膜を除去し、第一絶縁膜表面を露出
させる工程と、第一絶縁膜を除去し、第二電極表面を露
出させる工程と、第三電極を成膜する工程と、フォトリ
ソおよびエッチングにより、第三電極、第二電極、誘電
体膜をパターニングする工程を有する。A step of forming a first electrode of the capacitor,
A step of forming a dielectric film of a capacitor, a step of forming a second electrode of a capacitor, a step of forming a first insulating film made of a silicon nitride film, and a step of forming the first insulating film by photolithography and etching. A step of patterning, a step of simultaneously patterning the first electrode, the dielectric film and the second electrode by etching using the patterned first insulating film as a mask, and an insulating film is formed on a subject consisting of a silicon oxide film. And then flattening, removing the second insulating film on the first insulating film, exposing the surface of the first insulating film, and removing the first insulating film, the surface of the second electrode It has a step of exposing, a step of forming a third electrode, and a step of patterning the third electrode, the second electrode, and the dielectric film by photolithography and etching.
【０００６】本発明の強誘電体キャパシタの製造方法で
は、第一絶縁膜をエッチングし、第二電極表面を露出す
る際に、第二絶縁膜をエッチングすることなく行うこと
ができるため、平坦性を維持できる。また、第二絶縁膜
のエッチバック時に、第一絶縁膜上に第二絶縁膜の一部
が残っていても、第一絶縁膜の除去時に、一緒に除去さ
れる。そのため、第一絶縁膜上の第二絶縁膜を除去する
際に、第一絶縁膜表面を完全に露出させる必要がないた
め、第二絶縁膜のオーバーエッチ量が低減でき、平坦性
を維持できる。第一絶縁膜をエッチングする際に、第二
絶縁膜をエッチングすることなく行う方法は、第一絶縁
膜がシリコン窒化膜からなり、第二絶縁膜がシリコン酸
化膜からなる組み合わせにより可能となる。前記、エッ
チングの方法は、CF4ガス主体によるドライエッチング
法がある。CF4ガスは、シリコン窒化膜のエッチング速
度は速いが、シリコン酸化膜のエッチング速度が遅く、
5：1以上の速度比を確保することができる。In the method of manufacturing a ferroelectric capacitor according to the present invention, since the first insulating film can be etched and the second electrode surface is exposed without etching the second insulating film, the flatness can be improved. Can be maintained. Further, even if a part of the second insulating film remains on the first insulating film at the time of etching back the second insulating film, it is also removed at the time of removing the first insulating film. Therefore, when removing the second insulating film on the first insulating film, it is not necessary to completely expose the surface of the first insulating film, so that the amount of overetching of the second insulating film can be reduced and the flatness can be maintained. . A method of etching the first insulating film without etching the second insulating film can be performed by a combination of the first insulating film made of a silicon nitride film and the second insulating film made of a silicon oxide film. As the etching method, there is a dry etching method mainly using CF4 gas. CF4 gas has a high etching rate for the silicon nitride film, but has a low etching rate for the silicon oxide film.
A speed ratio of 5: 1 or higher can be secured.
【０００７】本発明は、以下の態様をとることができ
る。前記、平坦化法による、第一絶縁膜上の第二絶縁膜
の除去を、レジスト、あるいはSOGを用いたエッチバッ
ク法による。エッチバック法を用いれば、既存の装置
で、容易に、かつ、低コストでの平坦化が可能となる。The present invention can have the following aspects. The removal of the second insulating film on the first insulating film by the flattening method is performed by a resist or an etch back method using SOG. If the etch back method is used, planarization can be easily performed at low cost with existing equipment.
【０００８】本発明は、以下の態様をとることができ
る。前記、平坦化法による、第一絶縁膜上の第二絶縁膜
の除去を、CMP法によるCMP法を用いれば、種々のパター
ンからなるキャパシタ、あるいは、微細化されたキャパ
シタに対応することができる。The present invention can have the following aspects. By removing the second insulating film on the first insulating film by the planarization method, by using the CMP method by the CMP method, it is possible to deal with capacitors having various patterns or miniaturized capacitors. .
【０００９】本発明は、以下の態様をとることができ
る。前記第一絶縁膜のエッチング方法を、熱リン酸によ
るウェットエッチング方法による。熱リン酸を用いれ
ば、シリコン酸化膜のエッチング速度が遅く、シリコン
窒化膜とシリコン酸化膜のエッチングレート比は10：1
以上となり、シリコン窒化膜をエッチングすることがで
きる。The present invention can have the following aspects. The method for etching the first insulating film is a wet etching method using hot phosphoric acid. When hot phosphoric acid is used, the etching rate of the silicon oxide film is slow, and the etching rate ratio between the silicon nitride film and the silicon oxide film is 10: 1.
As described above, the silicon nitride film can be etched.
【００１０】本発明は、以下の態様をとることができ
る。前記、第一の絶縁膜を、高密度プラズマCVD法によ
り成膜する。プラズマCVD法によるシリコン窒化膜は、
膜中に原子比で20〜25％の水素を有する。強誘電体膜
は、水素により還元され、その電気的特性が低下する。
高密度プラズマによるシリコン窒化膜は、膜中の水素濃
度が、10％以下である。そのため、強誘電体膜の電気的
特性を損なうことがない。The present invention can have the following aspects. The first insulating film is formed by a high density plasma CVD method. Silicon nitride film by plasma CVD method,
It has 20 to 25% hydrogen in atomic ratio in the film. The ferroelectric film is reduced by hydrogen and its electrical characteristics are deteriorated.
The silicon nitride film formed by high-density plasma has a hydrogen concentration of 10% or less. Therefore, the electrical characteristics of the ferroelectric film are not impaired.
【００１１】本発明は、パターニングされた第一の絶縁
膜をマスクに第二電極、強誘電体層および第一電極をパ
ターニングする工程を有する。第一の絶縁膜はシリコン
窒化膜からなり、金属およびその化合物からなる電極お
よび強誘電体層のパターニング時にエッチングされな
い。そのため、通常のレジストを用いるパターニングに
比較して、微細なパターンを形成することができる。The present invention has a step of patterning the second electrode, the ferroelectric layer and the first electrode using the patterned first insulating film as a mask. The first insulating film is made of a silicon nitride film and is not etched during patterning of electrodes and ferroelectric layers made of metal and its compound. Therefore, a finer pattern can be formed as compared with patterning using a normal resist.
【００１２】本発明は、以下の態様をとることができ
る。前記、第三電極、強誘電体膜、第二電極をエッチン
グ後、酸素雰囲気により熱処理工程を有することができ
る。酸素雰囲気の熱処理により、エッチングおよび絶縁
膜成膜による、還元、電子的ダメージ、熱的ダメージに
よる強誘電体膜の電気的特性の劣化を回復することが可
能となる。熱処理の方法として、電気炉による熱処理、
ランプ過熱装置による熱処理等がある。前記回復に必要
な熱処理温度は通常450℃以上で、より好ましくは、650
℃以上である。The present invention can have the following aspects. After etching the third electrode, the ferroelectric film, and the second electrode, a heat treatment process may be performed in an oxygen atmosphere. The heat treatment in the oxygen atmosphere makes it possible to recover the deterioration of the electrical characteristics of the ferroelectric film due to reduction, electronic damage, and thermal damage due to etching and film formation of the insulating film. As a heat treatment method, heat treatment with an electric furnace,
There is heat treatment with a lamp heating device. The heat treatment temperature necessary for the recovery is usually 450 ° C. or higher, more preferably 650
℃ or above.
【００１３】本発明の製造装置は、以下の態様をとるこ
とができる。前述の製造方法によって、製造された強誘
電体キャパシタであって、第一電極と第二電極が、直交
するクロスポイント構造のキャパシタを有する強誘電体
メモリ装置である。The manufacturing apparatus of the present invention can take the following modes. A ferroelectric memory device manufactured by the manufacturing method described above, wherein the first electrode and the second electrode are capacitors having a cross-point structure in which they intersect at right angles.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
【００１５】図１は，本発明にかかる強誘電体キャパシ
タの製造方法を模式的に示す断面図である。まず、図１
に示すように基体１００上に、第一電極２０を成膜す
る。ここで基体１００は、トランジスタ形成領域含む構
造など、強誘電体メモリ装置の種類によって異なる構造
を有する。第一電極２０としては、白金族金属、化合
物、あるいは他の金属、あるいは金属化合物との単層、
あるいは積層膜を用いる。たとえば、チタン酸化膜上の
白金を用いる。第一電極２０の成膜方法は、たとえばス
パッタ法、ＭＯＣＶＤ法などを挙げることができる。FIG. 1 is a sectional view schematically showing a method of manufacturing a ferroelectric capacitor according to the present invention. First, Fig. 1
The first electrode 20 is formed on the substrate 100 as shown in FIG. Here, the base 100 has a different structure depending on the type of the ferroelectric memory device, such as a structure including a transistor formation region. As the first electrode 20, a platinum group metal, a compound, or another metal, or a single layer with a metal compound,
Alternatively, a laminated film is used. For example, platinum on the titanium oxide film is used. Examples of the film forming method of the first electrode 20 include a sputtering method and a MOCVD method.
【００１６】ついで、強誘電体膜２２を第一電極２０上
に成膜する。強誘電体層２２の成膜方法としては、たと
えば、ゾル・ゲル材料やＭＯＤ（Metal Organic Decomp
osition）材料を用いたスピンコート法やスパッタ法、
ＭＯＣＶＤ法、レーザアブレーション法、ミストでポジ
ション法などを挙げることができる。Then, a ferroelectric film 22 is formed on the first electrode 20. The ferroelectric layer 22 may be formed by, for example, a sol-gel material or MOD (Metal Organic Decomp).
osition) spin coating method and sputtering method,
The MOCVD method, the laser ablation method, and the mist position method can be used.
【００１７】強誘電体膜２２の材料は、強誘電体特性を
有し、キャパシタ絶縁膜として使用できればよく、その
組成は任意のもの適用することができる。このような強
誘電体としては、たとえば、ＳＢＴ（ＳｒＢｉ２Ｔａ２
Ｏ９）やＰＺＴ（ＰｂＺｒｚＴｉ１−ｚＯ３）、あるい
は、これらの材料にニオブ等を添加したもの等が使用で
きる。The material of the ferroelectric film 22 may be any material as long as it has ferroelectric characteristics and can be used as a capacitor insulating film, and its composition can be arbitrarily selected. As such a ferroelectric, for example, SBT (SrBi2Ta2)
O9), PZT (PbZrzTi1-zO3), or a material obtained by adding niobium or the like to these materials can be used.
【００１８】ついで、第二電極２４を成膜する。第二電
極２４の材料としては、第一電極２０と同様の材質およ
び成膜方法を用いて形成することができる。Then, the second electrode 24 is formed. As the material of the second electrode 24, the same material and film forming method as those of the first electrode 20 can be used.
【００１９】ついで、第二電極２４の上に、第一絶縁膜
２６を成膜する。第一絶縁膜の材料は、シリコン窒化膜
を用いる。成膜方法は、高密度プラズマＣＶＤ法によ
る。成膜には、たとえば、モノシラン、窒素のガスを用
いて形成することができる。Then, a first insulating film 26 is formed on the second electrode 24. A silicon nitride film is used as the material of the first insulating film. The film forming method is a high density plasma CVD method. The film can be formed using, for example, a gas of monosilane or nitrogen.
【００２０】さらに、図２に示すように、第一絶縁膜２
６の上に、所定のパターンでレジスト層２８を形成し、
レジスト層２８をマスクに、第一絶縁膜２６を異方性ド
ライエッチングによりパターニングする。Further, as shown in FIG. 2, the first insulating film 2
6, a resist layer 28 is formed in a predetermined pattern on 6,
The first insulating film 26 is patterned by anisotropic dry etching using the resist layer 28 as a mask.
【００２１】ドライエッチング法としては、たとえば、
反応性イオンエッチング、誘導結合型やエレクトロサイ
クロトロンなどの高密度プラズマエッチング、イオンミ
リングなどのいずれかの方法を用いることができる。As the dry etching method, for example,
Any method such as reactive ion etching, high density plasma etching such as inductive coupling type or electrocyclotron, and ion milling can be used.
【００２２】ドライエッチングに用いるエッチャントと
してはフッ素系ガスからなる反応ガス、たとえば、ＣＦ
４等を含む。また、エッチャントは、必要に応じて、他
のガス、たとえば、アルゴン、酸素を含むことができ
る。As an etchant used for dry etching, a reaction gas composed of fluorine-based gas, for example, CF
Including 4 etc. Further, the etchant may contain other gas, for example, argon, oxygen, if necessary.
【００２３】ついで、パターニングされた第一絶縁膜２
６をマスクとして、第二電極２４、強誘電体膜２２、第
一電極２０をたとえば、異方性ドライエッチングによっ
て順次パターニングする。Next, the patterned first insulating film 2
Using 6 as a mask, the second electrode 24, the ferroelectric film 22, and the first electrode 20 are sequentially patterned by, for example, anisotropic dry etching.
【００２４】ドライエッチング法としては、たとえば、
反応性イオンエッチング、誘導結合型やエレクトロサイ
クロトロンなどの高密度プラズマエッチング、イオン未
リングなどのいずれかの方法を用いることができる。As the dry etching method, for example,
Any method such as reactive ion etching, high-density plasma etching such as inductive coupling type or electrocyclotron, and ion non-ring can be used.
【００２５】ドライエッチングに用いるエッチャントと
しては、塩素系のガスなどの反応性ガスを含む。また、
エッチャントは、必要に応じて、他のガス、たとえば、
アルゴン、酸素を含むことができる。The etchant used for dry etching contains a reactive gas such as a chlorine-based gas. Also,
The etchant may be replaced by another gas, such as
It may contain argon, oxygen.
【００２６】ついで、図３に示すように、第二絶縁膜３
０を成膜する。第二絶縁膜にはシリコン酸化膜を用い
る。その成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、
常圧ＣＶＤ法、スピンコート法のいずれか、あるいは複
数の方法を組み合わせる方法を用いることができる。Next, as shown in FIG. 3, the second insulating film 3
0 is deposited. A silicon oxide film is used for the second insulating film. The film forming method is a plasma CVD method, a thermal CVD method,
Either the atmospheric pressure CVD method or the spin coating method, or a method combining a plurality of methods can be used.
【００２７】ついで、平坦化法により、第一絶縁膜２６
上の第二絶縁膜３０を除去し、第一絶縁膜２６の表面を
露出させる。図４に示すように、第二絶縁膜３０の除去
は、第一絶縁膜２６の表面が、全面露出させる必要はな
く、第二絶縁膜３０が一部残っていてもよい。Then, the first insulating film 26 is formed by a flattening method.
The upper second insulating film 30 is removed to expose the surface of the first insulating film 26. As shown in FIG. 4, when removing the second insulating film 30, it is not necessary to expose the entire surface of the first insulating film 26, and the second insulating film 30 may be partially left.
【００２８】前記、平坦化法としては、たとえば、エッ
チバック法、CMP法のいずれかを用いることができる。
エッチバック法は、レジストあるいはスピンコートによ
る塗布膜３２を成膜したのち、エッチバックにより、塗
布膜３２および第二絶縁膜３０をエッチングする。エッ
チャントとしては、フロン系のガスおよびＣＯの混合物
を用いる。CMP法は、スピンコート、あるいは、高密度
プラズマCVD法による埋め込み性を有する方法により、
絶縁膜を成膜したのち、CMPにより、前記絶縁膜および
第二絶縁膜２６の一部を除去する。As the flattening method, for example, either an etch back method or a CMP method can be used.
In the etch back method, after forming the coating film 32 by resist or spin coating, the coating film 32 and the second insulating film 30 are etched by etching back. As the etchant, a mixture of CFC-based gas and CO is used. The CMP method is a spin coating method or a method having an embedding property by a high density plasma CVD method.
After forming the insulating film, the insulating film and a part of the second insulating film 26 are removed by CMP.
【００２９】ついで、図５に示すように、第一絶縁膜２
６をエッチングにより、除去し、第二電極２４の表面を
露出させる。Then, as shown in FIG. 5, the first insulating film 2 is formed.
6 is removed by etching to expose the surface of the second electrode 24.
【００３０】エッチング法としては、たとえば、CF4ガ
スを用いたドライエッチング法を用いることができる。
また、エッチング法は、熱リン酸を用いたウェットエッ
チング法を用いることができる。As the etching method, for example, a dry etching method using CF4 gas can be used.
As the etching method, a wet etching method using hot phosphoric acid can be used.
【００３１】さらに、第三電極３４を成膜する。第三電
極３４の材料としては、第一電極２０と同様の材質およ
び成膜方法を用いて形成することができる。Further, a third electrode 34 is formed. As the material of the third electrode 34, the same material and film forming method as those of the first electrode 20 can be used.
【００３２】さらに、図６に示すように、第三電極３４
の上に、所定のパターンでレジスト層３６を形成し、レ
ジスト層３４をマスクに、第三電極３２、第二電極２
４、強誘電体膜２２をたとえば、異方性ドライエッチン
グによって順次パターニングする。Further, as shown in FIG. 6, the third electrode 34
A resist layer 36 having a predetermined pattern is formed on the upper surface of the third electrode 32 and the second electrode 2 using the resist layer 34 as a mask.
4. The ferroelectric film 22 is sequentially patterned by, for example, anisotropic dry etching.
【００３３】ドライエッチング法としては、たとえば、
反応性イオンエッチング、誘導結合型やエレクトロサイ
クロトロンなどの高密度プラズマエッチング、イオンミ
リングなどのいずれかの方法を用いることができる。As the dry etching method, for example,
Any method such as reactive ion etching, high density plasma etching such as inductive coupling type or electrocyclotron, and ion milling can be used.
【００３４】ドライエッチングに用いるエッチャントと
しては、塩素系のガスなどの反応性ガスを含む。また、
エッチャントは、必要に応じて、他のガス、たとえば、
アルゴン、酸素を含むことができる。The etchant used for the dry etching contains a reactive gas such as a chlorine-based gas. Also,
The etchant may be replaced by another gas, such as
It may contain argon, oxygen.
【００３５】以上の工程によって、基体100上に所定の
パターンの強誘電体キャパシタ１２０が形成される。Through the above steps, the ferroelectric capacitor 120 having a predetermined pattern is formed on the substrate 100.
【００３６】以上の工程の後、酸素雰囲気での熱処理を
行ってもよい。熱処理の方法は、たとえば、抵抗加熱に
よる炉体による方法、ランプ加熱による方法がある。After the above steps, heat treatment may be performed in an oxygen atmosphere. Examples of the heat treatment method include a method using a furnace body by resistance heating and a method using lamp heating.
【００３７】[0037]
【発明の効果】本実施の形態の製造方法によれば、第二
絶縁膜３０をエッチングすることなく、第二電極２６表
面を露出させることが可能であり、その結果、良好な平
坦性が得られる。本実施の形態の効果の具体例を以下に
示す。According to the manufacturing method of this embodiment, the surface of the second electrode 26 can be exposed without etching the second insulating film 30, and as a result, good flatness can be obtained. To be A specific example of the effect of this embodiment is shown below.
【００３８】たとえば、第一絶縁膜（シリコン窒化膜）
を形成せずに、第二絶縁膜（シリコン酸化膜）を直接、
第二電極上に形成した場合、エッチバック時に、第二電
極表面を完全に露出することが要求される。そのため、
ウェハ内の均一性、エッチング速度のばらつき等を考慮
し、１０％以上のオーバーエッチが必要である。その結
果、第二絶縁膜は、オーバーエッチングにより、削ら
れ、第二電極表面より低くなり、平坦性が損なわれる。
しかし、本実施の形態の方法により、第二電極上に第一
絶縁膜（シリコン窒化膜）を形成した場合、第一絶縁膜
（シリコン窒化膜）上に一部第二絶縁膜（シリコン酸化
膜）が残っていても、第一絶縁膜（シリコン窒化膜）除
去時にリフトオフにより、一緒に除去され、第二電極表
面を完全に露出することができる。第一絶縁膜（シリコ
ン窒化膜）エッチングにCF4ガスを用いたドライエッチ
ング法により、行うことで第二絶縁膜（シリコン酸化
膜）のエッチング速度の5倍以上の速度を得ることがで
き、第二電極表面を完全に露出させるために、第一絶縁
膜（シリコン窒化膜）のオーバーエッチングを行っても
第二絶縁膜（シリコン酸化膜）はほとんどエッチングさ
れず、平坦性を維持できる。For example, the first insulating film (silicon nitride film)
Without directly forming the second insulating film (silicon oxide film),
When it is formed on the second electrode, it is required to completely expose the surface of the second electrode during the etch back. for that reason,
Over-etching of 10% or more is required in consideration of uniformity within the wafer, variation in etching rate, and the like. As a result, the second insulating film is scraped by over-etching and becomes lower than the surface of the second electrode, resulting in impaired flatness.
However, when the first insulating film (silicon nitride film) is formed on the second electrode by the method of the present embodiment, a part of the second insulating film (silicon oxide film) is formed on the first insulating film (silicon nitride film). ) Remains, they can be removed together by lift-off when the first insulating film (silicon nitride film) is removed, and the surface of the second electrode can be completely exposed. By performing a dry etching method using CF4 gas for etching the first insulating film (silicon nitride film), the etching speed of the second insulating film (silicon oxide film) can be more than 5 times faster. Even if the first insulating film (silicon nitride film) is over-etched to completely expose the electrode surface, the second insulating film (silicon oxide film) is hardly etched and flatness can be maintained.
【００３９】さらに、第一絶縁膜（シリコン窒化膜）の
エッチングに熱リン酸液によるウェットエッチング法を
用いれば、第二絶縁膜（シリコン酸化膜）のエッチング
速度に対して１０倍以上の速度を得ることができ、より
第二絶縁膜（シリコン酸化膜）をエッチングすることな
く、第一絶縁膜（シリコン窒化膜）をエッチングするこ
とができる。Furthermore, if a wet etching method using a hot phosphoric acid solution is used for etching the first insulating film (silicon nitride film), the etching rate is 10 times or more than the etching rate of the second insulating film (silicon oxide film). Therefore, the first insulating film (silicon nitride film) can be etched without further etching the second insulating film (silicon oxide film).
【００４０】第一絶縁膜（シリコン窒化膜）をモノシラ
ンおよび窒素ガスを用いた高密度プラズマCVD法を用い
ることにより、モノシランおよびアンモニアを用いたプ
ラズマCVD法で成膜したシリコン窒化膜に比較して膜中
の水素濃度を二分の一以下に低減することが可能とな
る。その結果、シリコン窒化膜による強誘電体膜の電気
的特性劣化を防ぐことができる。Compared with the silicon nitride film formed by the plasma CVD method using monosilane and ammonia, the first insulating film (silicon nitride film) is formed by the high density plasma CVD method using monosilane and nitrogen gas. It is possible to reduce the hydrogen concentration in the film to half or less. As a result, it is possible to prevent the electrical characteristics of the ferroelectric film from being deteriorated by the silicon nitride film.
【００４１】強誘電体キャパシタ形成後に、酸素雰囲気
での650℃以上の熱処理を入れることにより、エッチン
グあるいは成膜で発生した強誘電体電気的特性を回復す
ることができる。After the ferroelectric capacitor is formed, a heat treatment at 650 ° C. or higher in an oxygen atmosphere is performed to recover the ferroelectric electric characteristics generated by etching or film formation.
【図１】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。FIG. 1 is a sectional view schematically showing a manufacturing process of a ferroelectric capacitor according to an embodiment of the present invention.
【図２】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the manufacturing process of the ferroelectric capacitor according to the embodiment of the present invention.
【図３】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing the manufacturing process of the ferroelectric capacitor according to the embodiment of the present invention.
【図４】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing the manufacturing process of the ferroelectric capacitor according to the embodiment of the present invention.
【図５】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing a manufacturing process of the ferroelectric capacitor according to the exemplary embodiment of the present invention.
【図６】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing the manufacturing process of the ferroelectric capacitor according to the embodiment of the present invention.
２０ 第一電極 ２２ 強誘電体膜 ２４ 第二電極 ２６ 第一絶縁膜 ２８ レジスト層 ３０ 第二絶縁膜 ３２ レジストあるいはSOG膜 ３４ 第三電極 ３６ レジスト層 １００ 基体 １２０ 強誘電体キャパシタ 20 First electrode 22 Ferroelectric film 24 Second electrode 26 First insulating film 28 Resist layer 30 Second insulating film 32 Resist or SOG film 34 Third electrode 36 Resist layer 100 base 120 Ferroelectric capacitor
Claims (10)
積層された強誘電体キャパシタの製造方法であって、少
なくとも、以下の工程を含む、強誘電体メモリの製造方
法。キャパシタの第一電極を成膜する工程と、キャパシ
タの強誘電体膜を成膜する工程と、キャパシタの第二電
極を成膜する工程と、シリコン窒化膜からなる第一絶縁
膜を成膜する工程と、前記第一絶縁膜をフォトリソおよ
びエッチングによりパターニングする工程と、パターニ
ングされた前記第一絶縁膜をマスクに前記第一電極、誘
電体膜、第二電極を、エッチングにより同時にパターニ
ングする工程と、シリコン酸化膜からなる題に絶縁膜を
成膜する工程と、そののち、平坦化を行い、第一絶縁膜
上の第二絶縁膜を除去し、第一絶縁膜表面を露出させる
工程と、第一絶縁膜を除去し、第二電極表面を露出させ
る工程と、第三電極を成膜する工程と、フォトリソおよ
びエッチングにより、第三電極、第二電極、誘電体膜を
パターニングする工程を有する。1. A method of manufacturing a ferroelectric capacitor in which a first electrode, a ferroelectric layer, and a second electrode are laminated, the manufacturing method of a ferroelectric memory including at least the following steps. Forming a first electrode of the capacitor, forming a ferroelectric film of the capacitor, forming a second electrode of the capacitor, and forming a first insulating film made of a silicon nitride film A step of patterning the first insulating film by photolithography and etching, and a step of simultaneously patterning the first electrode, the dielectric film, and the second electrode by etching with the patterned first insulating film as a mask, , A step of forming an insulating film on a title composed of a silicon oxide film, and then performing planarization, removing the second insulating film on the first insulating film, and exposing the surface of the first insulating film, A step of removing the first insulating film and exposing the surface of the second electrode, a step of forming a third electrode, and a step of patterning the third electrode, the second electrode, and the dielectric film by photolithography and etching. A.
トあるいはSOG膜を用いたエッチバックによる製造方
法。2. The manufacturing method according to claim 1, wherein the planarization method uses a resist or an SOG film as an etch back.
用いた製造方法。3. The manufacturing method according to claim 1, wherein CMP is used for the flattening method.
度プラズマによるシリコン窒化膜を成膜する製造方法。4. The manufacturing method according to claim 1, wherein the first insulating film is a silicon nitride film formed by high-density plasma.
る方法は、C4F8ガスおよびCOガスを主とするドライエッ
チングにより除去する製造方法。5. The manufacturing method according to claim 1, wherein the second insulating film is removed by dry etching mainly containing C4F8 gas and CO gas.
る方法は、CF4ガスを主とするドライエッチングにより
除去する製造方法。6. The manufacturing method according to claim 1, wherein the method of removing the first insulating film is performed by dry etching mainly using CF 4 gas.
る方法は、熱リン酸液によるウェットエッチング法によ
り除去する製造方法。7. The manufacturing method according to claim 1, wherein the first insulating film is removed by a wet etching method using a hot phosphoric acid solution.
電極、誘電体膜をパターニング後、酸素雰囲気で熱処理
を行う工程を有する製造方法。8. The manufacturing method according to claim 1, further comprising a step of performing heat treatment in an oxygen atmosphere after patterning the third electrode, the second electrode, and the dielectric film.
法によって形成された、強誘電体キャパシタ。9. A ferroelectric capacitor formed by the manufacturing method according to claim 1.
方法によって形成された、クロスポイント構造の強誘電
体キャパシタを有する強誘電体メモリ。10. A ferroelectric memory having a ferroelectric capacitor having a cross point structure, which is formed by the manufacturing method according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093163A JP4023191B2 (en) | 2002-03-28 | 2002-03-28 | Ferroelectric memory and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093163A JP4023191B2 (en) | 2002-03-28 | 2002-03-28 | Ferroelectric memory and manufacturing method thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003298016A true JP2003298016A (en) | 2003-10-17 |
| JP2003298016A5 JP2003298016A5 (en) | 2005-08-11 |
| JP4023191B2 JP4023191B2 (en) | 2007-12-19 |
Family
ID=29386728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002093163A Expired - Fee Related JP4023191B2 (en) | 2002-03-28 | 2002-03-28 | Ferroelectric memory and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4023191B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327919A (en) * | 2004-05-14 | 2005-11-24 | Seiko Epson Corp | Method for manufacturing device and device, electrooptic element and printer |
-
2002
- 2002-03-28 JP JP2002093163A patent/JP4023191B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327919A (en) * | 2004-05-14 | 2005-11-24 | Seiko Epson Corp | Method for manufacturing device and device, electrooptic element and printer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4023191B2 (en) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060073614A1 (en) | Ferroelectric capacitor structure and manufacturing method thereof | |
| JP3729632B2 (en) | Method of etching platinum film of semiconductor device | |
| JP2000077625A5 (en) | ||
| US20040121590A1 (en) | Method of forming a contact hole of a semiconductor device | |
| JP2003273326A (en) | Semiconductor device and its manufacturing method | |
| JP2003257942A (en) | Method for manufacturing semiconductor device | |
| JP2006313833A (en) | Ferroelectric capacitor, method of forming the same and electronic device | |
| JP2004119905A (en) | Etching method for polysilicon | |
| JP2000196031A (en) | Capacitor and manufacture of the same | |
| JP3367600B2 (en) | Method of manufacturing dielectric thin film element | |
| KR20040045297A (en) | Method of manufacturing semiconductor device | |
| JP2003298022A (en) | Ferroelectric memory and method of manufacturing the same | |
| JP2006005152A (en) | Ferroelectric capacitor, method for manufacturing the same and method for manufacturing ferroelectric memory | |
| JP4023191B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP2007242929A (en) | Method of manufacturing ferroelectric memory device | |
| JP2006148052A (en) | Method for forming storage electrode of semiconductor element | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JP2003298015A (en) | Ferroelectric memory device and method of manufacturing the same | |
| JPH0590417A (en) | Method for forming multilayered interconnection of semiconductor element | |
| JPH11330045A (en) | Method for etching laminated film of oxide film and silicon layer | |
| KR100859254B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| JP2000183287A (en) | Etching method of dielectric thin film and semiconductor device | |
| JP2003282839A (en) | Method of manufacturing ferroelectric memory device | |
| JPH06267907A (en) | Dry etching | |
| TWI305945B (en) | Method of fabricating dual damascene structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |