JP2003295907A - 変動性プロセス遅延に対する高度プロセス制御ブロックの適応 - Google Patents

Abstract

(57)【要約】 プロセス制御システム内でモデル予測制御の如き多重入
力／多重出力制御を実施する高度制御ブロックは、大き
く変動するプロセス遅延を有するプロセスにおいて高度
制御を行うべく、補正ブロックまたはアルゴリズムと、
単一プロセスモデルに基づく単一の制御モデルとを利用
する。前記補正ブロックは、前記変動性プロセス遅延を
引き起こす一または複数のプロセス変数における変化を
補償すべく前記高度制御ブロックの実行期間を変更す
る。これにより、プロセス出力における遅延が測定可能
なプロセスまたは制御変数に相関する場合には、プロセ
スの異なる動作領域に対して異なる高度制御モデルまた
は制御定義を実現する必要性が排除される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般にプロセス制
御システムに関し、特に、著しい変動性プロセス遅延の
存在下において、モデル予測制御ブロックの如き高度制
御ブロックを利用するものに関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】化学プ
ロセス、石油プロセス、または他のプロセス等で利用さ
れる分散型または拡張可能なプロセス制御システムの如
きプロセス制御システムは、アナログバス、デジタルバ
ス、またはアナログバス／デジタルバスを結合したバス
を介して、相互に通信可能に結合されており、少なくと
も一つのホストまたはオペレータワークステーションに
通信可能に結合されており、および一または複数のフィ
ールドデバイスに通信可能に結合されている一または複
数のプロセス制御装置を備えているのが普通である。例
えば、バルブ、バルブポジショナ、スイッチ、およびト
ランスミッタ（例えば、温度センサ、圧力センサ、およ
び流体速度センサ等）でありうるフィールドデバイス
は、バルブの開閉およびプロセスパラメータの測定の如
き機能をプロセス内で実行する。プロセス制御装置は、
フィールドデバイスにより行われたプロセス測定の結果
を示す信号、または／および、これらのフィールドデバ
イスに関する他の情報を受信し、この情報を利用して制
御ルーチンを実行し、そして、制御信号を生成する。こ
れらの制御信号は、バスを介してフィールドデバイスに
送信されプロセスの動作を制御する。フィールドデバイ
スおよび制御装置からの情報は、プロセスの現在の状態
の表示、プロセスの動作の修正等の如きプロセスに関す
る任意の所望の機能をオペレータにより実行されうるよ
うにすべくオペレータワークステーションにより実行さ
れる一または複数のアプリケーションが利用できるよう
になっているのが一般的である。

【０００３】テキサス州オースチンに本社のあるフィシ
ャーローズマウントシステムズ社によって発売されてい
るDeltaV（登録商標）システムの如きプロセス制御シス
テムによっては、制御動作を実行すべく制御装置または
異なるフィールドデバイスに設置されているモジュール
と呼ばれる機能ブロックまたは機能ブロック群を利用し
ているものもある。この場合、制御装置または他のデバ
イスは、一または複数の機能ブロックまたはモジュール
を備えて実行することが可能であり、そのそれぞれは、
他の機能ブロックから入力を受信し、および／または、
他の機能ブロック（同じデバイス内または異なるデバイ
ス間で）へ出力を供与することが可能であり、そして比
例微分積分（PID）制御ルーチンを実行するように、プ
ロセスパラメータの測定または検出、デバイスの制御ま
たは制御動作の実行の如きプロセス動作を実行する。プ
ロセス制御システム内の異なる機能ブロックおよびモジ
ュールは、一または複数のプロセス制御ループを形成す
べく相互に（例えばバス上で）通信するように構成され
ているのが普通である。

【０００４】プロセス制御装置は、流量制御ループ、温
度制御ループ、圧力制御ループ等の如きプロセスに対し
て定義されるかまたはプロセス内に含まれる複数の異な
る各ループに、異なるアルゴリズム、サブルーチン、ま
たは制御ループ（これらは、全ての制御ルーチンであ
る）を実行すべくプログラムされているのが普通であ
る。一般的に言えば、このような制御ループは、それぞ
れ、アナログ入力（AI）機能ブロックの如き一または複
数の入力ブロックと、比例積分微分（PID）制御機能ブ
ロックまたはファジー論理制御機能ブロックの如き単一
出力制御ブロックと、アナログ出力（AO）機能ブロック
のような出力ブロックとを備えている。制御ブロック
が、バルブ位置等の如き単一のプロセス入力を制御する
のに利用する単一の出力を作成するので、これらの制御
ループは、単一の入／出力制御を実行するが一般的であ
る。

【０００５】しかしながら、場合によっては、制御され
るプロセス変数が複数の単一プロセス入力によって影響
されるため、単一入力／単一出力制御ループがそれほど
効果的でないことがあり、事実、各プロセス入力が多く
のプロセス出力の状態に影響を与える場合がある。この
ような一つの例は、例えば、２つの入力ラインによって
満たされ、単一の出力ラインによって空にされ、各ライ
ンが異なるバルブにより制御されているタンクであっ
て、該タンクの温度、圧力、およびスループットが所望
の値またはそれに近い値になるように制御されているタ
ンクを備えるプロセス内において起こる場合がある。上
述したように、このようなタンクの温度、圧力、および
スループットの制御は、別のスループットの制御ルー
プ、別の温度制御ループ、および別の圧力制御ループを
利用して実行されうる。しかしながら、このような場合
において、タンク内の温度を制御すべく入力バルブの一
つの設定を変えるのに温度制御ループを動作すると、タ
ンク内の圧力を上昇させる原因となり、例えば、このこ
とにより、圧力ループがアウトレットバルブを開き圧力
を減らす原因となったりする。そして、このアクション
はスループット制御ループが入力バルブの一つを閉じる
原因となる場合があり、それによって温度に影響を与
え、温度制御ループが他のアクションをとる原因になり
うる。この例でわかるように、単一の入力／単一の出力
ループの使用は、プロセス出力（この場合、スループッ
ト、温度、および圧力）が、安定した状態に到達するこ
となく発振する原因となり、望ましいことではない。

【０００６】モデル予測制御（MPC）または他の種類の
高度な制御は、この種の場面において、制御を実行すべ
く過去において利用されてきた。一般的に言えば、モデ
ル予測制御は、多重入力／多重出力制御方法であり、こ
の方法において、複数のプロセス出力のそれぞれに対す
る、複数のプロセス入力のそれぞれの変化の影響が測定
され、そして、これらの測定された応答がプロセスのモ
デルを作成すべく利用される。このプロセスのモデルは
数学的に反転させられ、多重入力／多重出力制御装置と
して、プロセス入力に与える変化に基づいて、プロセス
出力を制御すべく利用される。場合によっては、プロセ
スモデルはプロセス入力のそれぞれに対してプロセス出
力応答カーブを有するものがあり、これらのカーブは、
例えば、プロセス入力のそれぞれに配信される一連の偽
ランダムステップ変化に基づいて作成されうる。これら
の応答カーブは、公知の方法でプロセスをモデル化する
のに利用されうる。モデル予測制御は当該技術分野で公
知であり、結果として、その詳細についてはここでは記
述しない。しかしながら、モデル予測制御は、概要とし
て、Qin, S. Joe and Thomas A. Badgwell により、１
９９６年のAOChE 会議 において「工業モデル予測制御
技術の概要」という表題で報告されている。

【０００７】近年、プロセス制御システムによっては、
モデル予測制御（MPC）を利用して多変数プロセスの制
御を実現するものもあるが、少なくとも一例としては、
このようなプロセス制御システムは、MPCモジュールと
して本明細書で参照されている特定のMPC制御ルーチン
を策定すべく利用されるプロセスモデルを決定するため
にプロセスの自動化テストをサポートしている。このよ
うなアプローチは、１９９９年１０月４日に出願され、
表題が「プロセス制御システムにおける一体化した高度
制御ブロック」である同時継続特許出願第０９／４１
２，０７８号に記載されており、明白に、ここで参照す
ることにより援用せしめる。この場合には、プロセス入
力および出力の履歴データを利用してプロセスの動的プ
ロセスモデルを自動的に特定すべく共通に利用可能なツ
ールが利用される。そして、制御システムは、このよう
に決定されたプロセスモデルに基づいてモデル予測制御
モジュールによって利用される制御モデルを自動的に生
成する。特に、プロセスモデルが決定された後、決定さ
れたプロセスモデルに基づいてプロセス入力とプロセス
出力の動的な関係をとらえる複数のステップまたはイン
パルス応答モデルを用いて、MPCモジュールのための制
御モデルまたは制御論理が生成されうる。各ステップま
たはインパルス応答モデルは、すべての他の入力が一定
の状態での、ある経過した時間において入力ステップま
たはインパルスに対する特定のプロセス出力応答を表し
ている。通常、応答モデルは、それぞれ、一般に定常状
態到達時間Tssと呼ばれる、プロセスが完全に応答する
のに必要な時間にわたり離散する時間軸上の点における
一連の係数として表される。係数の数は、標準的には、
特定のプロセスの入力／出力相互作用を記述するすべて
のステップまたはインパルス応答カーブに対して同じ値
であるように選択される。例えば、個々のステップまた
はインパルス応答カーブは、それぞれ、定常状態到達時
間にまたがり均等に分割された時間間隔において応答を
表すのに１２０の係数を有する場合がある。

【０００８】モデル予測制御定義または論理の生成はス
テップまたはインパルス応答カーブに基づいているの
で、これらの応答カーブから生成された制御モデルまた
は制御定義は、これらの応答カーブまたはプロセスモデ
ルにおける係数の時間間隔によって表されるサンプル速
度で実行されるのが習慣である。例えば、プロセスモデ
ルが１２０の係数よりなる、定常状態到達時間が１２０
分である場合、このモデルから生成される制御定義また
は制御論理は、１分間に一回、即ち、応答カーブの個々
の係数間の間隔によって表される時間で実行されること
になる。

【０００９】MPCを実施する場合、プロセスは、線形か
つ時間的に不変であると特徴付けられうると想定するこ
とが多い。この想定が正しい場合、その時には、正常な
工場作業中に特定されたプロセスモデルから生成される
モデル予測制御ルーチンはよく実行されるであろう。し
かしながら、プロセス力学がプロセスモデルによって獲
得したものから変わった場合、制御が変化以前のプロセ
スモデルに基づいているため、これらの変化は制御を低
下させうる。例えば、場合によっては、プロセスフィー
ド速度は、プロセス入力における変化を反映すべくプロ
セス出力に対して必要なプロセス遅延時間を変化させる
ことがある。プロセス応答におけるこのような変化は、
プロセス全体に亘る搬送遅延に対してプロセスフィード
速度が影響して原因になっていることが多い。この一つ
の例は、漂白するプロセスのおいてタワーを通ってパル
プストックを移動するのに必要な時間である。これは、
タワー内でプラグ流を取る完全なフィード速度の関数で
ある。この場合、タワー以前に化学物質が添加された結
果としての変化を指摘すべくタワーの下流に設置されて
いる光度センサが必要な時間は、パルプストックの流速
とともに変化する。

【００１０】最近、プロセスモデルが変動性プロセス遅
延または他の状態に起因して著しく変化する場合に、MP
Cアプリケーションは複数のプロセスモデル、即ち複数
の制御モデルまたは制御定義を用いており、プロセス動
作が予測される各領域に対して一つを利用している。こ
こで、MPC制御ルーチンは、プロセス制御動作状態に基
づいて、異なるプロセスモデル間で、即ち異なる制御モ
デル間でモデルを切り換えている。効果的ではあるが、
一方、このアプローチは、複数の制御ルーチンを開発す
るとともに、制御装置内に格納する必要があり、いうま
でもなく、すべての場合において必ずしも必要ではな
い。

【００１１】これらの問題がモデル予測制御装置に存在
するが、同一のまたは同様な問題が、ニューラルネット
ワークモデルまたは制御システム、多変量ファジー論理
制御装置、リアルタイム最適化装置の如き他の高度多重
入力／多重出力制御ブロックまたはシステムの開発およ
び使用において存在している。

【００１２】

【課題を解決するための手段】高度制御アプリケーショ
ンは、大幅に変動するプロセス遅延を有するプロセスに
おいて、MPC制御の如き高度の制御を実現すべく、補正
ブロックまたはアルゴリズムとともに、単一のプロセス
モデルに基づく単一の制御モデルを利用する。補正ブロ
ックは、変動性プロセス遅延の原因である一つまたは複
数のプロセス変数における変化を補正すべく高度制御モ
ジュールの実行期間を変更する。この高度制御システム
を使用することにより、プロセス出力における遅延がプ
ロセスフィード速度またはスループットの如き測定可能
なプロセス変数または制御変数に反映する場合におい
て、プロセスの異なる操作領域に対して異なる高度制御
モデルまたは制御定義を実装する必要性がなくなる。

【００１３】一つの実施例において、高度制御素子は、
プロセス制御システム内においてモデル予測制御、ニュ
ーラルネットワーク制御等の如き多重入力／多重出力制
御を実現する。例えば、制御装置内において、コンピュ
ータ読取り可能な媒体に格納できるとともに、プロセッ
サ上で実行できる高度制御素子であって、第一の複数の
入力部を備え、各入力部が一組のプロセスパラメータの
内異なる一つを受信するように構成されており、第二の
複数の出力部を備え、各出力部が前記一組のプロセスパ
ラメータを制御すべく、異なるプロセス入力部に通信可
能に結合されているように構成されており、前記第二の
複数の出力部のそれぞれにおいて制御信号を生成すべく
前記第一の複数の入力部に応答する制御論理を有する制
御ブロックを備えうる。また、高度制御素子は、好まし
くはプロセス遅延を引き起こすパラメータの数値を受信
するように構成されるとともに、前記パラメータに基づ
いて前記制御論理のために実行速度を計算するように構
成された実行速度ブロックを備えうる。前記実行速度ブ
ロックは、前記パラメータをフィルタするように構成さ
れたフィルタと、前記パラメータの線形または非線形関
数として前記制御論理のための実行速度を決定する計算
ブロックと、前記計算ブロックによって決定された実行
速度を制限するように構成されたリミッタとを備えう
る。

【００１４】

【発明の実施の形態】図１を参照すると、プロセス制御
システム10は、データ履歴部12と、一もしくは複数のホ
ストワークステーションまたはコンピュータ13（これ
は、どのような種類のパーソナルコンピュータ、ワーク
ステーション等であってもよい）に接続されているプロ
セス制御装置11を備えており、ホストワークステーショ
ンまたはコンピュータは、それぞれ、表示スクリーン14
を有している。また、制御装置11は、入力／出力（I/
O）カード26および28を介してフィールドデバイス15〜2
2に接続されている。データ履歴部12は、データ格納の
ための、所望の種類の任意のメモリと、所望または周知
の任意のソフトウェア、ハードウェア、またはファーム
ウェアを有するならばどのような所望の種類のデータコ
レクションユニットであってもよい。データ履歴部12
は、ワークステーション13の一つから分かれていてもよ
く（図１に例示すように）、またはこのワークステーシ
ョンの一つの一部であってもかまわない。制御装置11
は、一例として、フィッシャーローズマウントシステム
ズ社 によって販売されているDeltaV（登録商標）制御
装置であってもよく、例えば、イーサネット（登録商
標）接続またはその他所望の任意の通信ネットワークを
介して、ホストコンピュータ13およびデータ履歴部12に
通信可能に接続されている。また、制御装置11は、例え
ば、標準4-20 maデバイスに関連する任意の所望のハー
ドウェアおよびソフトウェア利用して、または／およ
び、FOUNDATION Fieldbus プロトコル、HARTプロトコル
等の如き任意のスマート通信プロトコルを利用して、フ
ィールドデバイス15〜22に通信可能に接続されている。

【００１５】フィールドデバイス15〜22は、センサ、バ
ルブ、トランスミッタ、ポジショナ等の如きどのような
種類のデバイスであってもよく、一方、I/Oカード26お
よび28は、どのような所望の通信および制御装置プロト
コルにでも適合するどのような種類のI/Oデバイスであ
ってもかまわない。図１に例示される実施例において
は、フィールドデバイス15〜18は、I/Oカード26にアナ
ログライン上で通信する標準4-20 maデバイスであり、
一方、フィールドデバイス19〜22は、Fieldbus プロト
コル通信を利用してデジタルバス上でI/Oカード28に通
信するFieldbusフィールドデバイスの如きスマートデバ
イスである。もちろん、フィールドデバイス15〜22は、
将来開発されるどのような標準またはプロトコルを含む
他の所望の標準またはプロトコルにでも適合することが
可能である。

【００１６】制御装置11は、制御ループを有しうる一ま
たは複数のプロセス制御ルーチン（メモリ22に格納され
ている）を実行または監視する、制御装置内に格納され
るまたはそうでなければ制御装置に関連付けられている
プロセッサ20を備え、任意の所望の方法でプロセスを制
御すべくデバイス15〜22、ホストコンピュータ13、およ
びデータ履歴部12と通信する。なお、本明細書で記載さ
れる制御ルーチンまたは素子のいずれでも、所望なら
ば、異なる制御装置または他のデバイスによって実施ま
たは実行される部分を有しうる。同様に、プロセス制御
システム10内で実現される本明細書で記載される制御ル
ーチンまたは素子は、ソフトウェア、ファームウェア、
ハードウェアなどを含む任意の形態を取りうる。この開
示の目的の場合、プロセス制御素子は、例えば、任意の
コンピュータ読み取り可能媒体上に格納されるルーチ
ン、ブロック、またはモジュールを有するプロセス制御
システムの任意の一部または部分でありうる。サブルー
チンやサブルーチンの一部（命令行）の如きモジュール
または制御手順の一部でありうる制御ルーチンは、オブ
ジェクト指向プログラミングの利用、ラダー論理、逐次
機能チャート、機能ブロックダイアグラムの利用、他の
任意のソフトウェアプログラム言語もしくはデザインパ
ラダイムの利用の如き任意の所望のソフトウェア形態で
実現されうる。同様に、制御ルーチンは、例えば、一つ
または複数のEPROM、EEPROM、特定用途向け集積回路（A
SIC）、または他の任意のハードウェア素子もしくはフ
ァームウェア素子の中にハードコードされうる。さら
に、制御ルーチンは、グラフィックデザインツールまた
は他の任意の種類のソフトウェア／ハードウェア／ファ
ームウェアプログラミングもしくはデザインツールを利
用して設計されうる。このように、制御装置11は、任意
の所望の方法において制御戦略または制御ルーチンを実
現するように構成されうる。

【００１７】一つの実施例において、制御装置11は、機
能ブロックと一般に呼ばれるものを利用して制御戦略を
実現しており、各機能ブロックは、全体の制御ルーチン
の一部（例えば、サブルーチン）であり、他の機能ブロ
ックと連結して（リンクという通信を介して）動作し、
プロセス制御システム10内でプロセス制御ループを実施
している。機能ブロックは、トランスミッタ、センサ、
もしくは他のプロセスパラメータ測定デバイスに関連す
る入力機能や、PID制御やファジー論理制御などを実行
する制御ルーチンに関連する制御機能や、またはバルブ
のようなあるデバイスの動作を制御する出力機能の一つ
を実行し、プロセス制御システム10内である物理的機能
を実行しているのが普通である。もちろん、ハイブリッ
ドおよび他の種類の機能ブロックもある。機能ブロック
は、制御装置11に格納されこの制御装置により実行され
ることがあり、この場合とは、これらの機能ブロック
が、通常標準4-20 maデバイスおよびHARTデバイスの如
きスマートフィールドデバイスの一部の種類に利用され
るかまたは関連付けられている場合である。あるいは、
機能ブロックは、フィールドデバイス自体に格納されこ
のフィールドデバイスにより実施されることがあり、こ
の場合とは、Fieldbusデバイスの場合である。なお、制
御システムが、機能ブロック制御戦略を用いて本明細書
で記載されているが、制御戦略（制御ループまたはモジ
ュール）は、ラダー論理、逐次機能チャート等の如き他
のコンベンションを利用して、または他の任意の所望の
プログラム言語もしくはパラダイムを利用しても実施ま
たは設計されうる。

【００１８】図１のブロック30の分解図によって図示さ
れるように、制御装置11は、ルーチン32および34として
例示された複数の単一ループ制御ルーチンを有しうる
し、所望ならば、制御ループ36として例示された一また
は複数の高度制御ループを実装してもよい。このような
ループは、それぞれ、制御モジュールとして言及されて
いるのが一般的である。単一ループ制御ルーチン32およ
び34は、適切なアナログ入力（AI）機能ブロックおよび
アナログ出力（AO）機能ブロックにそれぞれ接続される
単一入力／単一出力ファジー論理制御ブロックおよび単
一入力／単一出力PID制御ブロックを用いて単一ループ
制御を実行するように例示され、これらの機能ブロック
は、バルブの如きプロセス制御デバイス、温度および圧
力トランスミッタの如き測定デイバス、またはプロセス
制御システム10内の他の任意のデバイスと関連付けられ
てもよい。高度制御ループ36は、多数のAI機能ブロック
に通信可能に接続された入力部とともに多数のAO機能ブ
ロックに通信可能に接続された出力部を備える高度制御
ブロック38を有するように図示されているが、高度制御
ブロック38の入力部および出力部は、他の種類の入力を
受信し、他の種類の制御出力を供与すべく任意のその他
所望の機能ブロックまたは制御素子に接続されてもかま
わない。高度制御ブロック38は、一または複数のプロセ
ス入力部に制御信号を与えることにより、二つまたはそ
れ以上のプロセス出力部を制御するように用いられる任
意の種類の多重入力／多重出力制御ブロックであっても
よい。高度制御ブロック38は、モデル予測制御（MPC）
ブロックとして本明細書に記述されているが、高度制御
ブロック38は、ニューラルネットワークモデル化または
制御ブロック、多変量ファジー論理制御ブロック、リア
ルタイム最適化ブロック等の如き任意のその他多重入力
／多重出力ブロックでもよい。なお、高度制御ブロック
38を含む図１に例示される機能ブロックは、制御装置11
によって実行することが可能であるが、これに代えて、
ワークステーション13の一つ、フィールドデバイス19〜
22の一つの如き任意のその他処理デバイス内に設置し、
このデバイスによって実行されてもよい。

【００１９】もちろん、制御装置内でMPCまたは他の高
度制御ブロックを利用することは公知であり、一般的
に、プロセス産業内で従来のMPC設備の主要な目的の多
くは、例えば、蒸留コラムのような大きいユニットのス
ループットを最大化することである。動作制約下でプロ
セスを維持すべくMPCシステムの能力を利用すると、ほ
とんどの場合、このような設備のスループットの１〜３
パーセントの増加を達成することが可能である。しかし
ながら、これらの動作状態においては、プロセスのスル
ープットが非常に小さい範囲で変化することが予測さ
れ、その結果として、プロセス応答のスループットの影
響がわずかであることが多い。このような理由で、標準
的なスループットで特定されるプロセスモデルを用いて
生成される制御モデルまたは制御定義を用いることで、
フィード速度、即ちプロセス遅延が狭い範囲で変化する
ような場合には正確な制御を行うことができる。

【００２０】しかしながら、パルプおよび紙産業におけ
る白色度制御、アンモニア産業等における紙機械MD制
御、H/N比制御等の如き非従来的な設備では多くの場
合、スループットの如きあるプロセス変数の大きな変化
によって、プロセスむだ時間またはプロセス遅延に大き
な変化を引き起こす。過去において、このような種類の
プロセスがMPCを実現する限りにおいては、このような
プロセスは、本質的に、プロセスの異なる動作領域に対
して定義されている異なるプロセスモデルを用いる制御
スイッチングを利用して実現しなければならなかった。
ここで、動作領域はプロセスのスループットによって主
として定義される。この技術を利用して、プロセスモデ
ルは複数の動作状態でそれぞれ特定され、異なるMPC制
御モデルが、これらの異なるプロセスモデルに対してそ
れぞれ生成される。プロセス状態が変化する場合、例え
ば、スループットが変化する場合、MPC制御装置が現在
のプロセス状態に合った制御定義またはモデルに切り換
える。このように、この技術を利用して、多くの異なる
MPC制御モデルが、多くの異なるプロセスフィード速度
またはスループットに対して定義されるとともに格納さ
れる。この種の制御スイッチングは、非常に一般的アプ
ローチであり、これにより、測定されるプロセス変数の
関数であるならばどのような非線形でも解くことが可能
になる。しかしながら、この技術を適用するには、異な
る動作状態における制御モデルを生成するために、複数
のプロセスモデルを特定しなければならない。複数のプ
ロセスモデルおよび制御定義を導入すると、ひとつのMP
C制御システムに依存かつ維持することの複雑さが増大
する。

【００２１】しかしながら、プロセス遅延が、スループ
ットの如きある特別の一組のプロセス（または制御）パ
ラメータの関数として主に変化する場合は、高度制御ブ
ロックにおいて制御スイッチングの複雑さを避けること
が可能であるのが分かってきた。事実、この場合には、
プロセス遅延が非常に変化する場合でさえ、すべてまた
は大部分のプロセス制御状態においてMPC（または他の
高度制御）を実現するのに同じプロセスモデルが利用で
きると判断されてきている。特に、高度制御ルーチンま
たは制御モデルを定義するためと、プロセス遅延に引き
起こすプロセスパラメータまたは制御パラメータの関数
として制御ルーチンの実行速度を変化させることによ
り、プロセス動作範囲の全体に亘って効果的なMPCまた
は他の高度制御を実行するために単一プロセスモデルを
利用することが可能である。図１のシステムにおいて、
この実行速度補正を実現する一つの方法は、MPCブロッ
ク38の実行速度を制御する信号を与える別の実行速度修
正ブロック40を備えることである。図１に示されるよう
に、実行速度修正ブロック40は、プロセス遅延に重大な
影響を及ぼすプロセスパラメータまたは制御パラメータ
（ここではプロセスパラメータ）の値を示す信号を受信
する。この場合、実行速度修正ブロック40に信号を与え
るAIブロックが、プロセススループットまたはフィード
速度を示す信号を与えてもよい。どのような場合にも、
プロセスパラメータの値に基づき、実行速度修正ブロッ
ク40は実行速度信号を判定し、MPCブロック38にこのよ
うな信号を供与する。そして、MPCブロック38は実行速
度信号によって特定された速度で実行してプロセス制御
を行う。

【００２２】この概念の一例として、図２（ａ）および
図２（ｂ）は、二つの異なるスループット、即ち１分間
につき５００ガロン（GPM）のスループットと、１００
０GPMのスループットとにおけるフィード速度又はスル
ープットの線形関数であるプロセス遅延を有するプロセ
スのステップ応答を示している。なお、この場合、定常
状態到達時間（Tss）は、５００GPM速度（図２（ａ））
での値は、１０００GPM速度（図２（ｂ））での値の２
倍である。さらに、プロセスの応答は、時間スケールが
１０００GPMの場合には変更、即ち減少させてあること
を除き、５００GPMの場合と１０００GPMの場合とは基本
的に同じである。換言すれば、このプロセスは、１００
０GPMスループットでは、５００GPMスループットで到達
する半分の時間で定常状態に到達する。

【００２３】事実、図２（ａ）および図２（ｂ）の二つ
のステップ応答を比較すると、唯一の違いは、ステップ
応答が異なる定常状態到達時間上に展開している、即ち
ステップ応答の係数（各場合において同数の係数がある
と仮定して）は同じであるが、係数間の時間差がフィー
ド速度に逆比例しているということである。結果とし
て、異なるプロセススループットで決定されたプロセス
モデル（同じ数の係数を有して）に対して生成された制
御モデルは、制御実行速度が異なることを除き（状態を
安定させるためのモデル時間が時間のより長い期間にお
よぶという理由で）、基本的に同じである。このよう
に、プロセス遅延が、フィード速度、スループット等の
如きプロセス変数の考証可能な関数（線形または非線
形）である場合、MPC制御ルーチンの制御実行速度を調
整してプロセスむだ時間のばらつきを補正することが可
能である。

【００２４】MPC制御ブロックまたはルーチンの実行期
間における補正は、次のような方程式によって、プロセ
スむだ時間がプロセススループットの線形関数である場
合に数学的に決定されうる。

【００２５】 実行期間＝（ブロック実行期間）＊（実行修正） ＝（Tss/Nc）＊（Fn/Fa） この式において、 Tss＝高度制御ルーチンを生成すべく用いられるモデル
の定常状態到達時間 Nc＝モデルにおいて用いられる係数の数 Fn＝データがプロセスモデルを生成すべく収集されたと
きのプロセススループット Fa＝プロセスの現在のスループット もちろん、実行速度は実行期間における実行速度であ
る。さらに、任意の現実的な実施の際には、計算された
実行期間または速度は、制御システムによって裏付けら
れる値に限定され且つ制限される値である必要がある。
また、現在測定されたスループットの値は、プロセスノ
イズの影響を消去すべく厳しくフィルタされている。

【００２６】もう一つの実施例においては、MPCブロッ
ク実行速度は、プロセスモデルを作成するのに用いられ
た定常状態到達時間および固定した数のモデル係数（例
えば、１２０）を利用して計算されうる。そして、計算
されたMPCブロック実行速度およびモジュール実行速度
に基づき、MPCブロック実行マルティプライヤは、次の
式に従って正しいブロック実行時間を与えるように自動
的に設定される。

【００２７】MPCブロック実行時間＝モジュール実行時
間＊MPCブロック実行マルティプライヤ この場合、プロセスむだ時間における変化は次のように
MPCブロック実行マルティプライヤを調整することによ
って訂正されうる。

【００２８】MPCブロック実行マルティプライヤ＝整数
（Mn＊（Fn/Fa）） この式において、 Mn＝オリジナルMPCブロック実行マルティプライヤ Fn＝データがプロセスモデルを生成するように収集され
た場合のプロセスのスループット Fa＝プロセスの現在のスループット 計算された実行マルティプライヤは、１に等しいかまた
はそれより大きい値に限定され、測定された変数、例え
ば、スループット（Fa）は、フィルタされるとともに、
標準動作に対して予測される範囲に限定される必要があ
る。

【００２９】もちろん、このような同じ概念は、プロセ
スパラメータの他の種類に対してと同様、プロセスむだ
時間と測定されたプロセスパラメータとの間の線形関係
以外に対しても適用できる。事実、一般的に言えば、DT
＝f（X, Y, Z...）の関係は、DTがプロセスむだ時間で
あり、f（X）がプロセスパラメータまたは制御パラメー
タX, Y, Zの線形または非線形関数である特定プロセス
に対して定義できる。そして、計算されたDTに基づき、
MPC機能ブロック走査期間または実行速度は、定義され
た関係に従って調整できる。例えば、調整された実行期
間は、オリジナル実行期間に実際のむだ時間をオリジナ
ルむだ時間で除算した比を掛けることにより決定しう
る。

【００３０】所望ならば、MPCブロックの実行速度への
調整は、プロセス遅延時間またはむだ時間をもたらす一
または複数のプロセス／制御変数の測定結果に基づき自
動的に実行してもよい。図１に例示する一つの場合に
は、複合ブロックを、スループット入力または他のプロ
セス／制御変数の関数としてMPCブロックの実行速度を
修正すべく用いることができる。一方、所望ならば、こ
の能力を、MPCブロック（または他の高度制御ブロッ
ク）に一体化してもよい。もちろん、MPCブロックの開
発の際にオペレータに示される制御パラメータおよび制
限パラメータの予測をオペレータに示し、オペレータの
要求に従って、オペレータがこの機能を利用するか否か
を選択するようにしてもよい。

【００３１】さらに、任意の他の方法で測定または取得
された任意のプロセス変数または制御変数を用いて、実
行速度を決定しうる。例えば、オペレータは、使用する
変数の値を手動で決定するかまたは取得して、設定ポイ
ント信号として実行速度ブロックにこのような値を送信
してもかまわない。ある場合には、オペレータは、オペ
レータが利用可能な他の因子に基づいて、スループット
またはプロセス速度を定期的に決定して、実行速度ブロ
ックにこの速度を示す信号を送信してもかまわない。し
かしながら、所望ならば、その代わりに、オペレータま
たは他のユーザは、プロセスむだ時間を手動で決定する
かまたは測定して、決定されたむだ時間の指標を実行速
度ブロックに送信してもかまわない。この場合、実行速
度ブロックは、プロセスむだ時間を直接入力変数として
利用し、制御論理の実行速度を変更してもよい。言うま
でもなく、むだ時間は一般的に実行速度と直接関連して
おり（即ち、プロセスむだ時間が増加するにつれて、実
行速度は増加する）、一方、プロセススループットは、
実行速度に一般的に反比例する（即ち、スループットが
増加するにつれて、実行速度が減少ずる）。もちろん、
プロセスむだ時間およびスループット以外の他の変数を
利用することが可能であり、これらの変数の値が、自動
的に、手動により、直接または実験的な観察または測定
などの任意の方法で求められてもよい。

【００３２】図３は、特定のプロセス制御モデルのため
に開発した、入力／出力曲線のマトリックス53と制御論
理54とを有する制御モデル52を備えた制御ブロック50、
この場合は、高度MPC制御ブロックを例示している。MPC
制御ブロック50は、多重入力／多重出力制御を実行すべ
く、これらの曲線および開発した論理を利用する。図３
で例示されるように、MPCブロック50は、プロセス55に
複数の制御出力（プロセス入力）与え、プロセス55を制
御する。また、MPCブロック50は、MPCブロックおよび特
に制御論理54に入力として利用される複数のプロセスパ
ラメータまたは変数（プロセス出力）を受信するよう
に、プロセス55に接続されている。いうまでもなく、MP
Cブロック50は、MPCブロックの入力（プロセス出力また
はプロセス変数）を所望の値にするように決定される信
号を、制御モデル52を利用しその出力部に与える。しか
しながら、プロセス変数の一つ、この場合、スループッ
トもまた実行速度ブロック58に与えられる。実行速度ブ
ロック58は、プロセス遅延またはむだ時間に最も顕著に
影響を及ぼす値であるプロセス変数の値を利用して、MP
C論理ブロック54の実行速度または期間を決定する。補
正ブロック58の出力はMPC論理ブロック54に与えられ、M
PC論理ブロック54の実行速度を決定する。

【００３３】所望ならば、実行速度ブロック58は、プロ
セス変数のノイズまたは一時的な変化に基づく、ブロッ
ク50の実行速度の変化を減少すべく、入ってくるプロセ
ス変数（パラメータ）をフィルタするフィルタ60を有し
うる。例えば、フィルタはローパスフィルタでもよい
し、任意の所望のアナログまたはデジタルフィルタリン
グ技術を利用して実現してもよい。次いで、フィルタさ
れたプロセス変数信号は、計算ブロック62に与えられ、
計算ブロックは、上述の技術に基づき、ブロック50に対
する新しい実行速度をフィルタされたプロセス変数の値
に基づいて計算または決定する。次いで、この新しい実
行速度は、リミターに与えられ、実行速度が整数値であ
り、ブロック50が設置されているデバイスまたはシステ
ムによって支持されることが可能な実行速度の範囲内で
あることが確認される。次いで、限定された実行速度
は、制御論理54に与えられ、そのブロックの実行速度が
決定される。

【００３４】もちろん、実行速度補正ブロック58は、高
度制御ブロック50の実行速度を決定すべく上述の式また
は関係を利用しうる。特に、補正ブロック58は、制御モ
デル52に基づいてMPCブロック50が動作するように設計
されている実行速度を格納してもよく、そして、制御モ
デル52は、この制御モデル52の作成に利用されたプロセ
スモデルを作成すべくデータが収集されていた間のプロ
セスのスループットの値に基づいている。その結果、こ
のスループットが変化する場合、補正ブロック58は、プ
ロセス変数（この場合、スループット）とプロセス遅延
との間の公知の関係を利用し、MPC論理ブロック54の新
しい実行速度を計算する。もちろん、プロセス変数とプ
ロセスむだ時間との関係は、線形または非線形でもよ
く、実行速度ブロック58は、プロセス遅延が複数の変数
またはパラメータの関数である場合、新しい実行速度を
決定すべく複数のプロセス関数を利用してもかまわな
い。さらに、この例においては、プロセス変数はスルー
プットまたはフィード速度であるが、プロセス遅延に影
響を及ぼすプロセス変数または制御変数ならばどのよう
な他のものでも利用することができ、実行速度ブロック
58に与えることができる。したがって、注意すべき点
は、MPCブロック50の新しい実行期間または速度は、一
または複数のプロセスまたは制御変数の線形または非線
形関数であってもよく、一または複数のプロセス変数と
プロセス遅延の間の関係に依存するであろうということ
である。さらに、図３の実行速度ブロック58は、制御論
理ブロック54にも与えられかつプログラミング制御信号
計算に利用されるプロセス変数を利用しているが、そう
である必要はない。事実、制御ブロック50の残りの部分
によって利用されていない別の信号やプロセス変数を、
実行速度ブロック58に与えてもよい。

【００３５】図４は、プロセス遅延がスループットの関
数として大きく変化するプロセスに対して実行速度補正
を有するMPC制御の効果と実行速度補正を有しないMPC制
御の効果とを例示している。この例においては、プロセ
スモデルは決定され、制御モデルを構築するのに利用さ
れた。初期のモデルパラメータおよび特定結果は下記の
表１において例示されている。

【００３６】

【表１】

【００３７】この場合、振幅５％の標準疑似ランダム信
号が操作変数（MV）に加えられた。また、表２の正弦波
信号、矩形波信号、およびランダム信号の重畳信号が擾
乱変数（DV）に加えられた。

【００３８】

【表２】

【００３９】なお、制限変数（CV）に対する操作変数
（MV）の関係は、非常に正確に特定されたが、CV-DVの
関係は、プロセスとモデルとの間の著しいミスマッチを
表している。このようなミスマッチは、特定する目的に
対して励起振幅が不十分であるのが原因であり、擾乱依
存ステップ応答が不十分に励起かつ特定される実際の状
況を反映するように意図的に選択された。この例のため
のプロセスモデルは、Tss＝２４０秒、係数の数が１２
０、２秒のスキャン期間または実行期間で構成された。
プロセスむだ時間は、プロセス状態によって変化する
（スループット、速度など）と仮定された。

【００４０】図４のポイントＡで始まる最初のテスト
は、通常のMPC制御パラメータを使い、プロセスモデル
を作成するのに利用されたプロセススループットで実行
された。図４から明らかなように、MPCブロックは、設
定ポイントの変化および擾乱補正に対して適切に機能し
た（図４−ポイントA からポイントBまで）。ポイント
B（１０：４３）においては、プロセススループットに
おけるシミューレションされた変化の結果として、シミ
ューレションされたプロセスにおけるむだ時間は、６０
秒から１２０秒に増加した。ポイントBの後、設定ポイ
ントが変更され、設定ポイントの変化に応答してMPCブ
ロックによる発信制御状態になったが、これは、実際の
状況においてはまったく受け入れられないことである。

【００４１】この状況を是正するために、上述の概念に
従って、図４のポイントＣにおいて、MPCブロックのス
キャン期間が２秒から４秒に増やされた。ポイントＣの
後、制御ループは、ポイントC後の設定ポイント変更お
よび擾乱補正を観点にいれても、適切に特定されたプロ
セスモデルテストの初期に達成した機能にかなり近い機
能に戻った。特に、制御システムは、設定ポイントの変
化に応答してポイントDおよびEで適切に応答した。結果
として、MPCブロックの実行速度を適切に補正すると、
プロセス状態（この場合、スループット）の変化に起因
するプロセスむだ時間または遅延の変化が補正されるこ
とが，図４から理解できる。

【００４２】もちろん、MPCまたは他の高度制御ブロッ
クは、任意の所望の方法で作成し、制御装置または他の
デバイスにダウンロードされてもよい。図１に例示する
ように、ワークステーション13のひとつは、本明細書で
さらに詳細に記載する方法で、図１の高度制御ブロック
38（および実行速度ブロック40）または図３のブロック
50を作成、ダウンロード、そして実施すべく利用される
高度制御ブロック生成ルーチン140を有しうる。高度制
御ブロック生成ルーチン140は、ワークステーション13
内のメモリに格納され、ワークステーション中のプロセ
ッサによって実行されうるが、これに加えてまたはこれ
に代えて、このルーチン（またはその任意の部分）は、
所望ならば、プロセス制御システム10内の任意の他のデ
バイス内に格納され、その任意の他のデバイスにより実
行されてもよい。一般的に言えば、高度制御ブロック生
成ルーチン140は、高度制御ブロックを作成するととも
に、プロセス制御システム内にこの高度制御ブロックを
接続する制御ブロック作成ルーチン142と、高度制御ブ
ロックによって収集されたデータに基づきプロセスまた
はその一部に対してプロセスモデルを作成するプロセス
モデル化ルーチン144と、このプロセスモデルから高度
制御ブロックの制御ブロックパラメータを作成するとと
もに、プロセス制御に利用するために高度制御ブロック
にこれらの制御論理パラメータを格納またはダウンロー
ドする制御論理パラメータ創生ルーチン146とを有す
る。明らかになるように、ルーチン142、144、および14
6は、プロセス出力を受信するように構成された制御入
力を有するとともにプロセス入力に制御信号を与えるよ
うに構成された制御出力を有する高度制御素子を作成す
る第一のルーチンと、プロセス制御ルーチン（どのよう
な所望のコンフィギュレーションルーチンでもよい）内
の高度制御素子にユーザが通信可能に接続できる第二の
ルーチンと、高度制御素子を利用してプロセス入力のそ
れぞれに励起波形を与える第三のルーチンと、高度制御
素子を利用して励起波形に各プロセス出力の応答を反映
するデータを集める第四のルーチンと、収集されたデー
タからプロセスモデルを作成する第五のルーチンと、プ
ロセスモデルから高度制御論理パラメータを作成する第
六のルーチンと、高度制御素子がプロセスを制御するこ
とを可能にすべく高度制御素子内に高度制御論理およ
び、必要ならば、プロセスモデルを設置する第七のルー
チンと、の如き一連の異なったルーチンで構成されても
よい。

【００４３】図５を参照すると、フローチャート150
は、図１のプロセス制御システム10の如きプロセス制御
システム内で、高度制御ブロックおよび、特に、実行速
度補正を有するMPC制御ブロックとを作成するとともに
利用するステップを例示している。図５のフローチャー
ト150は、MPCブロックまたはモジュールの作成を例示し
ているが、同一のまたは同様のステップを実行して、ニ
ューラルネットワークモデル化または制御ブロック、多
変数ファジー論理制御ブロック等のような任意の多重入
力／多重出力制御ブロックの如き他の任意の高度制御ブ
ロックを作成するとともに利用してもよい。

【００４４】まず、152のある時点において、MPC手続き
を実施することによってプロセス制御システム10内で制
御を向上または実施することが決定される。この決定
は、プロセス制御システム10が最初にセットアップされ
たときか、または、例えば単一ループ制御ルーチンのよ
うな他の制御ルーチンが不適切な制御を行ったことが分
かった後しばらくしてからなされてもよい。152の時点
では、オペレータまたは他のユーザは、MPCブロック生
成ルーチン140を実行して、プロセス制御システム内の
実行速度補正を有するMPCモジュールまたは制御ループ
を作成するステップを開始する。このプロセスの一部と
して、オペレータは、MPCブロックの出力部が接続され
るようにデザインされたプロセス入力部を選択し、MPC
ブロックの入力部が接続されるようにデザインされたプ
ロセス出力部を選択する。MPCブロックは、どのような
数の入力部および出力部でも有しうるが、通常、各MPC
ブロックは、設定ポイント（または設定範囲内）で維持
されるプロセス変数またはパラメータである制御パラメ
ータ入力と、例えば、プロセスに付随する物理的制限に
基づき特定の制限または範囲に限定されるプロセス変数
またはパラメータであるとともに、MPCブロックがその
限定された範囲および制限の外に置かれてはならない限
定入力と、変更すると制御パラメータを変えてしまうこ
とが分かっているプロセス入力の如き他のプロセス変数
であるプロセス擾乱パラメータ入力との３種類の入力を
有している。MPCブロックは、プロセス擾乱パラメータ
入力を利用し、制御パラメータ（即ち、制御プロセス出
力）への変化を監視するとともに、影響が起こる前にこ
れらの変化の影響を制限している。また、MPC制御ブロ
ックがこれらの素子をより効果的に制御することを可能
にしている制御デバイスまたは他のプロセス素子からの
フィードバックの如き他の入力をMPCブロックに与えて
もよい。同様に、MPCブロックの出力部は、制御ループ
入力、デバイス制御入力等を含む任意の所望のプロセス
変数または他のプロセス入力を制御すべく接続されても
よい。MPCブロックを他の制御素子に接続することによ
って展開されるルーチンは、MPCモジュールと本明細書
では呼んでいる。ユーザはMPC機能ブロックを作成しう
るが、また、ユーザは、機能ブロックの履歴部の如きメ
モリから最初の機能ブロックを得て、プロセス制御シス
テム内で利用すべく、この機能ブロックを用いるかまた
はこの機能ブロックのインスタンスを作成してもよい。
同様に、ユーザまたは他のプロバイダは、任意の他の所
望の方法で機能ブロックまたは他の制御素子を実現して
もよい。

【００４５】このときに、ユーザは、一または複数のプ
ロセスまたは制御変数とプロセスむだ時間との間の関係
を判定または特定してもよい。この関係は、線形関数、
複数の異なった可能な非線形関数等の如き等式としてま
たは複数の公知の可能性のある関係の一つとして特定さ
れてもよい。さらに、ユーザは、所望ならば、システム
に一または複数のプロセスまたは制御パラメータと、プ
ロセスむだ時間との間の関係を判定するように指示して
もよい。

【００４６】ステップ154で、オペレータは、実行速度
補正ブロックと同様に、プロセス制御システム内で通信
可能に接続された特定の入力部および出力部を有するMP
Cブロック（このブロックは、モデル予測制御を実行す
るのに必要な情報のすべてをまだ有していない）を有す
るMPCモジュールを作成し、MPCモジュールを実施する適
切な制御装置または他のデバイスにこれらのブロックま
たはモジュールをダウンロードする。このプロセスの一
部として、オペレータは、MPCブロックの出力部を適切
なプロセス入力部に通信可能に接続するとともに、MPC
ブロックの入力部を適切なプロセス出力部に通信可能に
接続することによってMPCブロックを実施すべくプロセ
ス制御システム10を設定する。

【００４７】図６を参照すると、MPCブロック156は、プ
ロセス158に接続されるように例示されている。MPCブロ
ック156は、三つの入力部IN₁〜IN₃と三つの出力部OUT₁
〜OUT₃とを有する３ｘ３制御ブロックと、を有してお
り、一方プロセス158は、入力部X₁〜X₅と、出力部Y₁〜Y
₆とを有している。もちろん、MPCブロック156およびプ
ロセス158は、他の任意の数の入力および出力を有しう
る。MPCブロック156は四角形のブロック、即ち出力数と
同数の入力数を有しているが、この構成は必須というわ
けではなく、MPCブロック156は、異なる数の入力と出力
を有してもかまわない。図６に例示するように、オペレ
ータは、プロセス出力部Y₁〜Y₃をMPCブロック入力部IN₁
〜IN₃にそれぞれ通信可能に接続し、MPCブロック出力部
OUT₁〜OUT ₃をプロセス入力部X₁〜X₃にそれぞれ通信可能
に接続している。もちろん、プロセス158の任意の入力
および出力を、プロセス制御システム10に関連する他の
制御ルーチン内の他の制御ループまたは他の素子に接続
してもよい（図６内のプロセス入力および出力に接続さ
れる破線により示されるように）。ここで、オペレータ
は、プロセス遅延を引き起こす一または複数のプロセス
変数を実行速度補正ブロック160に結合してもかまわな
い。一般的にいえば、MPCブロック156と制御入力をプロ
セス158に供与しうる残りのブロック（プロセス入力部X
₁〜X₃に接続される破線により例示されるように）と
は、ある種のスイッチを介して接続される。これらのス
イッチは図６内のボックス162により例示されている。
スイッチ162は、ハードウェアスイッチまたはソフトウ
ェアスイッチであってもよく、所望ならば、異なる制御
入力信号をFieldbus機能ブロックの如き機能ブロックの
異なる入力に搬送し、そこで、MPCブロック156からの制
御信号と、PID機能ブロックの如き異なる機能ブロック
からの制御信号とを、これら二つの信号を受信する機能
ブロックのモードに基づいて、選択することにより実現
してもよい。

【００４８】もちろん、オペレータは、任意の所望の方
法でMPCブロック156をプロセス158に接続することがで
き、そして、一般的には、同一の制御コンフィギュレー
ション、またはプロセス制御システム10内の単一ループ
制御ルーチンの如き他の制御ループを作成すべくオペレ
ータが利用する設計プログラムを用いる。例えば、オペ
レータは、MPCブロック156と、プロセス入力および出力
との間の接続を特定するために所望の任意のグラフィカ
ルプログラムルーチンを利用しうる。この方法で、MPC
ブロック156は、他の制御ブロック、素子、またはルー
チンと同一の方法で支援され、これにより、制御システ
ム10内のMPCブロック156のコンフィギュレーション及び
接続ならびにこのブロックの支援を前記制御システム内
の残りのブロックのコンフィギュレーション、接続、お
よび支援と違わないものにしている。一つの実施例にお
いては、制御システム10内の残りのブロックと同様に、
MPCブロック156は、Fieldbus機能ブロックと同一かまた
は同様であるように設計された機能ブロックである。こ
の実施例においては、MPCブロック156は、Fieldbusプロ
トコルに特定されているまたは規定されている同一のま
たは同様の種類の入力、出力を有し、Fieldbusプロトコ
ルに特定されているものと同一のまたは同様の通信リン
クを利用して、例えば制御装置11により実行されること
が可能である。グラフィックスを用いてプロセス制御ル
ーチンおよびその素子を作成する一つの方法は、「プロ
セス制御環境を設定するシステム」という表題の米国特
許第5,838,563号においてドーブ等により記載されてお
り、この特許は本明細書において参照することによりは
っきりとここで援用する。もちろん、他の制御ループ設
計戦略または制御モジュール設計戦略も同様に用いるこ
とができ、例えば、プロセス制御コンフィギュレーショ
ンパラダイム内において他の種類の機能ブロックを用い
るものや、他のルーチン、サブルーチン、または制御素
子を用いるものが含まれる。

【００４９】Fieldbus機能ブロックパラダイムにより提
供されるような機能ブロックの相互接続に基づく制御シ
ステムを利用する場合、MPCブロック156は、プロセス制
御ルーチン内の他の機能ブロックに直接接続することが
できる。例えば、MPCブロック156の制御出力を被制御下
のデバイスに付随する出力ブロック（例えばAOブロッ
ク）に接続することにより、バルブ等の如き制御デバイ
スにMPCブロック156を直接接続しうる。同様に、MPCブ
ロック156は、他の制御ループの内の機能ブロック、例
えば他の制御機能ブロックの入力部に制御信号を提供
し、これらの制御ループの動作を監視または無効にしう
る。

【００５０】したがって、当然のことながら、図６にお
いてMPC制御ブロック156の出力部が接続されているプロ
セス入力部IN₁〜IN₃は、現存する制御戦略内に規定され
る制御ループへの入力部またはプロセスに接続されてい
るバルブもしくは他のデバイスへの入力部を含む所望の
任意のプロセス入力部であってもよい。同様に、MPC制
御ブロック156の入力部が接続されているプロセス出力
部Y₁〜Y₃は、バルブもしくは他のセンサの出力部、AO機
能ブロックもしくはAI機能ブロックの出力部、または他
の制御素子もしくはルーチンを含む所望の任意のプロセ
ス出力部であってもかまわない。

【００５１】図５のステップ154を再び参照すると、一
旦、オペレータが、それぞれ所望のプロセス出力部およ
び入力部それぞれに接続される入力部および出力部を有
し、かつ実行速度補正ブロックを有する初期のMPCブロ
ックを含む制御モジュールを作成すると、内部に前記初
期のMPCブロックを有する制御モジュールは制御装置11
またはワークステーション13の如き適切なデバイスへダ
ウンロードされ実行される。ついで、ステップ199にお
いて、オペレータは、公知の方法でプロセスを励起し、
プロセスが励起されている間にプロセス入力データおよ
び出力データを収集するように初期のMPCブロックに指
示する。

【００５２】図６に例示されているように、初期MPCブ
ロック156は、データ収集ルーチン200と、波形生成部20
1と、汎用制御論理202と、制御パラメータ203およびプ
ロセスモデル204を格納する格納部204とを備えている。
汎用制御論理202は、例えば、汎用MPCであり、ある場面
において制御を実行するよう動作するには、係数または
他の制御パラメータを必要とする。場合によっては、こ
の汎用制御論理202は、制御下のプロセスが当該プロセ
スを制御するためのプロセスモデルも必要な場合があ
る。例えば制御装置11にダウンロードされた後、初期MP
Cブロック156は、MPC創生ルーチン142を介して、初期MP
Cブロック156の開発の次の段階を開始するように指示さ
れる。この段階では、プロセスモデルを作成するのに利
用される各プロセス出力部のデータが収集される。特
に、オペレータにそのように指示されたとき（または所
望の他の任意のときに）、初期MPCブロック156の波形生
成部201は、プロセス入力部X₁〜X₃のそれぞれに励起波
形を供与するために、その出力部OUT₁〜OUT₃で一連の波
形を生成し始める。所望ならば、これらの波形は、ユー
ザワークステーション13内のソフトウェアにより波形生
成部201に供与されてもよいが、波形生成部201により作
成されるのが好ましい。波形生成部201により生成され
る波形は、プロセスが正常に動作している間に予想され
る入力の異なる範囲に亘ってこのプロセスを動作させる
ように設計されていることが好ましく、これにより非常
に異なるスループットを含みうる。MPC制御ルーチンの
ためのプロセスモデルを開発するために、波形生成部20
1は、一連の異なる組のパルスをプロセス入力部X₁〜X₃
のそれぞれにもたらしうる。一連の異なる組のパルスに
おいて、各組のパルス内のパルスは、同一の振幅を有し
てはいるが、その長さは擬似ランダムであり、異なる組
のパルス内のパルスは異なる振幅を有している。このよ
うな一連の組のパルスは異なるプロセス入力部X₁〜X₃の
それぞれのために作成され、そしてプロセス入力部のそ
れぞれに一つずつ順次搬送される。この時間の間、MPC
ブロック156内のデータ収集ユニット200は、波形生成部
201により生成された波形のそれぞれに対するプロセス
出力部Y₁〜Y₃の応答を示すデータを収集するかそうでな
ければデータの収集を調整し、さらには、生成されてい
る励起波形に属するデータを収集するかまたはそのデー
タの収集を調整してもよい。このデータはMPCブロック1
56に格納されてもよいが、データ履歴部12に送信して格
納するか、および／または、データを表示スクリーン14
上に表示しうるワークステーション13に送信するのが好
ましい。

【００５３】このように、ある高度な制御論理（まだ完
全には開発されてはいない）を利用してプロセス158を
制御しようと試みる代りに、MPCブロック156は、まず、
プロセス158に一組の励起波形を供与し、これらの励起
波形に対するプロセス158の応答を測定する。もちろ
ん、波形生成部201により生成される励起波形として
は、任意の高度な制御ルーチン用の制御論理パラメータ
を作成する際に有用なプロセスモデルを作成すべく開発
されているものならば所望のいずれの波形であってもよ
い。この例においては、波形生成部201は、モデルが予測
する制御装置のためのプロセスモデルを開発する際に有
用であると知られているものならばいずれの組の波形で
あっても生成し、そして、これらの波形は、このような
目的のために現在知られているかまたは将来開発される
いずれの形態であっても取りうる。モデルが予測する制
御装置のためのプロセスモデルを開発すべくデータを収
集する目的でプロセスを励起するのに用いられる波形は
周知であるので、これらの波形については本明細書では
さらに記載しない。同様に、他のどのようなまたは所望
のどのような種類の波形であっても、ニューラルネット
ワーク制御ルーチン、多変量ファジー論理制御ルーチン
等の如き他の高度な制御（モデル化も含まれる）ルーチ
ンのためプロセスモデルを開発する際に利用するため
に、波形生成部201により開発されうる。

【００５４】なお、この波形生成部201は、所望の任意
の形態を取ってもよく、そして、例えばハードウェア、
ソフトウェア、またはそれら両方の組み合わせで実現さ
れうる。ソフトウェアで実現される場合、波形生成部20
1は、所望の波形を生成するために用いることができる
アルゴリズムを格納してもよく、生成される波形のデジ
タル記号を格納してもかまわなく、またはこのような波
形を作成するために他のいずれのルーチンまたは格納デ
ータを用いてもよい。ハードウェアで実現される場合、
波形生成部201は、例えば、オシレータまたは矩形波生
成装置の形態を取りうる。所望であるならば、オペレー
タは、プロセスの近似応答時間、プロセス入力部に搬送
される波形の振幅のステップサイズ等の如き、波形を設
計するために必要なあるパラメータを入力するように求
められてもよい。オペレータは、MPCブロック156が最初
に作成される時、またはオペレータがMPCブロック156に
プロセスを刺激または励起し始めてプロセスデータを収
集するように指示する時、この情報を入力するように促
されうる。好ましい実施例においては、データ収集ユニ
ット200は、完全かつ正確なプロセスモデルが開発され
うることを確実にすべく、オペレータにより入力される
応答時間の３〜５倍の間、励起波形のそれぞれに応答し
てデータを収集している。しかしながら、データを他の
任意の期間で収集してもよい。

【００５５】いずれの場合にも、MPC制御ブロック156
は、波形生成部201全ての必要な励起波形をプロセス入
力部X₁〜X₃のそれぞれに完全に搬送するまで動作し、デ
ータ収集ユニット200は、プロセス出力部Y₁〜Y₃のため
にデータを収集することが好ましい。もちろん、MPC制
御ブロック156の動作は、このデータ収集プロセスの
間、所望ならばまたは必要ならば中断してもかまわな
い。

【００５６】次に、図５のステップ225で示されるよう
に、オペレータは、プロセスモデル化ルーチン144を実
行することにより、MPCブロックの開発の次の段階を実
現することをある時期において決断しうる。このプロセ
スモデル化ルーチンは、データ履歴部12から収集済みデ
ータをアクセスし、この収集済みデータからプロセスモ
デルを作成すべく任意の公知のプロセスモデル生成ルー
チンを実行する。

【００５７】所望ならば、プロセスモデル化ルーチン14
4は、収集済みデータにデータスクリーニングプロシー
ジャを実行しうる。このデータスクリーニングプロシー
ジャは、異常値および他の明らかな誤りデータがあるか
否か収集済みデータをチェックするとともに、収集済み
データに関連する状態値および限界値の如き、収集済み
データに関連する他の値をチェックすることにより、こ
のデータは劣悪なまたは不適切な状態を有する機能ブロ
ックにより生成されたのか否か、このデータは限界状態
のものか否か、このデータは機能ブロックまたは他の素
子が不適切なモードのときに生成されたのか否か、また
はこのデータは、あるほかの方法で、異常なまたは望ま
しくないプロセス状態下で生成されたのか否かを判定し
ている。例えば、Fieldbus通信プロトコルにおいては、
機能ブロックにより生成されるデータは、状態指標、限
界指標、モード指標をも含んでおり、これらは、データ
履歴部12内のデータとともに格納されることが可能であ
り、データをスクリーンするために用いられる。所望な
らば、データスクリーニングルーチンは、収集済みデー
タをオペレータに例示してもよく、そして、例えば、プ
ロセス状態のオペレータの知識に基づいて、スクリーン
または削除するデータをハイライティングまたはそうで
無ければ特定することにより、オペレータがこのデータ
をマークすることができるようにする。このようにし
て、プロセス158がオフラインであったとき、プロセス1
58が正常に制御されていなかったとき、プロセス158が
修理中であったとき、プロセス158内のセンサまたは他
のデバイスが故障または取り替えられていたとき等に、
MPCブロック156により収集されたデータは、選択される
とともに、プロセスモデルを作成するために使われるデ
ータから削除されうる。

【００５８】このデータをスクリーンした後、プロセス
モデル化ルーチン144は、選択されたデータからプロセ
スモデルを作成する。上述のように、プロセスモデル化
ルーチン144は、収集されたデータおよびスクリーニン
グされたデータからプロセスモデルを展開すべく所望の
または公知のいずれの種類のプロセスモデル化解析を実
行することができ、展開されたプロセスモデルは、数学
的アルゴリズム、一連の応答曲線等の如きいずれの形態
であっても取りうる。

【００５９】プロセスモデル化ルーチン144がプロセス
モデルを決定するのに問題を有するならば、その問題が
ユーザ表示部の状況領域に示されうる。示されうる一つ
の問題は、プロセスモデルを特定または作成するための
十分なサンプルがないということである。「定義された
コンフィギュレーションにとって、最少数XXXのサンプ
ル数が必要である。データファイルはXXXのサンプル数
しか含まない」というメッセージが生成され、この問題
をオペレータに通知しうる。検出されうるもう一つの問
題は、プロセス入力部で起こった励起が十分ではないと
いうことである。このような問題が起こった場合は、オ
ペレータに対して、この影響に関するメッセージと、Ta
gX、TagY等の如き信号タグの名前の確認と、励起量に対
する最少変更の確認とが送信されうる。

【００６０】所望ならば、ユーザは、モデルの特定が首
尾よく行くのを妨げるような状態に基づいて、プロセス
のモデル化を実行する時間枠を変更してもよいし、また
はプロセスモデル化ルーチン44に利用されるデータが有
効になるようにプロセス入力を変更してもよい。特定さ
れたプロセスモデルは、その後の利用のためにアクセス
可能な任意の所望のデータベースに自動的に保存されう
る。より経験豊富なユーザは、識別されたプロセスモデ
ルを検査または編集することを要望しうる。さらに、ユ
ーザはプロセス遅延時間がその動作状態で著しく変化し
ているか否かを判定し、変化している場合は、プロセス
変数または制御変数がその変化とどんな相関関係がある
か決定するべく、ルーチンを実行してもよい。また、こ
のルーチンは、変数とプロセス遅延との間の関係を規定
しうるし、この関係は図６のMPCブロック156内の実行速
度ブロック160に供与されうる。

【００６１】プロセスのあるポイントにおいて、論理パ
ラメータ創生ルーチン146が実行され、モデル予測制御
を実行するために初期MPCブロック156の汎用論理部202
によって必要とされるパラメータ（MPCブロック156内の
変数に格納される）を作成しうる。例えば、MPC論理部
のためのマトリクスもしくは他のMPC係数、波長調整パ
ラメータ、ニューラルネットワークパラメータ（ニュー
ラルネットワークのための）、拡大縮小の要因（多変数
ファジー論理のための）、または任意のその他所望のパ
ラメータでありうるこれらの制御パラメータは、生成さ
れたプロセスモデルに基づいて決定されるのが普通であ
る。論理パラメータ創生ルーチンは、プロセスモデルか
らパラメータを作成するために任意の所望のまたは公知
の手続きを実行しうる。一般的に言えば、このプロセス
は、プロセスモデルをマトリクス形態に転換することを
必然的に伴う。しかしながら、他の所望のどのような論
理パラメータ創生ルーチンであっても利用することがで
きる。プロセスに対して収集されたデータからプロセス
モデルを作成するとともにこのプロセスモデルからMPC
またはその他制御論理パラメータを生成する詳細に関し
ては、当該技術分野において公知であるので、これらの
プロシージャはここではさらに記述しない。しかしなが
ら、注意すべきことは、オペレータは、MPCブロック156
に対する制御論理パラメータの作成にある入力を有しう
るということである。事実、オペレータは、MPC制御装
置を作成するのに通常利用される一部の変数の値を特定
することを要求されるかまたは、さもなくば、その能力
を与えられうる。例えば、オペレータは次のようなもの
を特定しうる。MPCブロックへの限定入力のそれぞれの
設定ポイントおよび制限、制御変更がなされる時間枠、
即ち、設定ポイント軌道フィルタおよびこのフィルタに
関連する時間定数、MPC出力またはプロセス出力の最大
または最小移動（速度制限）、すべての制御パラメータ
が整合性のある方法で応答しているか否か、MPC最適化
要因、変数、または調整パラメータ、MPC制御ブロック
のホライゾン、即ち、所望の状態に制御すべく実行され
るフォワード計算のステップ数、MPCブロック156の入力
および出力のそれぞれに対するエンジニアリングユニッ
トの範囲、限定変数のひとつが違反する場合に操作変数
ターゲットのどれを緩和するかまたは実現しないように
するか、設定されうる任意の最適化変数の値、MPCブロ
ック入力および出力のそれぞれの記述および／または名
前、MPCブロックなどのアグレッシブ性またはロバスト
性に関連する変数の値などである。所望ならば、制御論
理生成ルーチン146は、これらの変数または設定の一部
またはすべてに対して既定値を格納し、MPC論理を作成
するべくこれらの既定値を利用してもよい。しかしなが
ら、オペレータまたは他のユーザは、ユーザ表示部14を
介してこれらの設定を変更できる。さらに、オペレータ
は、プロセスモデルのために決定された係数に基づいて
初期の走査速度または実行速度を選択し、一または複数
のプロセス変数または制御変数と、ユーザによって決定
されるかまたはシステムによって自動的に決定されるプ
ロセス遅延との間の関係に基づいて制御ブロックが実行
速度補正を利用するか否かを選択してもよい。

【００６２】いずれの場合にも、MPC論理パラメータ創
生ルーチン146は、この情報および、MPC係数の如きMPC
（または他の）制御論理パラメータを作成するのに必要
とされうる任意の他の情報を利用して実行される。

【００６３】MPC制御論理パラメータおよび実行速度補
正要因が作成された後、図５のステップ228で、MPC制御
論理パラメータまたは係数は、プロセスシミューレショ
ンブロックを利用してテストされうる。このシミューレ
ションブロックは、一般的にプロセスに対して作成され
たプロセスモデルから展開され、テストする環境におい
て、作成されたMPC制御論理がプロセスの正常動作の範
囲で申し分なく動作するかどうか、実行速度ブロックが
予測されるプロセス遅延時間の範囲で適切に動作するか
どうかをテストするべくMPCブロックに接続されうる。
このMPC論理が満足いかなければ、異なるMPC制御論理ま
たは実行速度論理を展開すべくステップ154、199、およ
び225の一部またはすべてが繰り返されてもよい。しか
しながら、MPC制御論理が申し分なければ、MPC制御論理
パラメータおよびプロセスモデルが、ステップ230でMPC
ブロック156にダウンロードされ、MPCパラメータ格納部
203と、プロセスモデル格納部204と、補正ブロック160
とに格納され、プロセス158を制御すべく利用される。
このように、MPCブロック156によって必要なパラメータ
はMPCブロック156に供与され、MPCブロック内に収納さ
れ、MPCブロック156は、MPC制御論理202に従って、プロ
セス内で動作するかまたは実際に制御を実行するように
依頼されうる。もちろん、所望ならば、必要なパラメー
タとともに実際のMPC論理部202が、ワークステーション
13において作成され、MPCブロック16にダウンロードさ
れうる。

【００６４】上述のように、MPCブロック156およびこの
ブロックを有する制御モジュールが、プロセス制御シス
テム10内の他の制御ブロックと同じプログラミングパラ
ダイムを用いるように設計されているので、MPCブロッ
ク156を内部に有するMPCモジュールまたはループは、い
ったん制御装置11によってダウンロードされるとともに
実行された場合には、制御ルーチン内の他のブロックま
たは素子と同じ方法で報告機能を実行しうる。

【００６５】明らかになるように、本明細書で記述され
たMPCまたは高度制御論理生成ルーチンおよび方法を使
用することにより、ユーザは、これらのブロックがどの
ように作成されるかについて多くの専門的知識を有する
ことなくMPC制御ブロック、ニューラルネットワークモ
デル化、または制御ブロック等の如き高度制御ブロック
を作成することができ、オペレータは、高度制御を実行
するのに多くのプロセスのプログラミングを実行するこ
となく高度制御ブロックを作成して利用できるようにな
る。また、高度制御ブロックがシステム内の他の制御素
子と同じプログラミングパラダイムを利用して作成され
るので、ユーザは、プロセスの一貫性のある表示または
内部に高度制御ブロックを有するプロセスのグラフィッ
ク表示を供与されうる。さらに、プロセスモデルは、例
えば、MPC機能ブロックに対して作成される必要がある
ので、プロセス／プロセスモデルのミスマッチのテス
ト、訓練、および検知の如き、またはプロセス制御にお
いて利用するプロセスの仮想出力の生成の如き他の目的
のためにプロセスをシミューレションするのに用いるこ
とができるシミューレション機能ブロックを作成するた
めにこのプロセスモデルを利用することができる。

【００６６】高度制御ブロック、プロセスシミューレシ
ョンブロック、ならびに関連する生成ルーチンおよび試
験ルーチンは、Fieldbusデバイスおよび標準4-20 maデ
バイスと関連して利用されるように、本明細書では記述
されてきたが、もちろん、これらは、他のどのようなプ
ロセス制御通信プロトコルまたはプログラミング環境を
利用して実現されてもよく、他のどのような種類のデバ
イス、機能ブロック、または制御装置とともに用いられ
てもかまわない。さらに、注意すべきことは、本明細書
で「機能ブロック」という表現の使用は、Fieldbusプロ
トコルまたはDeltaV制御装置プロトコルが機能ブロック
として特定するものに限定されることはなく、これに代
わって、あるプロセス制御機能を実施するのに利用され
うるどのような制御システムおよび／または通信プロト
コルに関連する他のどのような種類のブロック、プログ
ラム、ハードウェア、ファームウェアなどであっても含
む。また、機能ブロックは、オブジェクト指向プログラ
ミング環境内でオブジェクトの形態をとるのが普通であ
るが、そうでなければならない必要はない。

【００６７】本明細書で記述された高度制御ブロック、
実行速度補正ブロック、プロセスシミューレションブロ
ック、ならびに関連する生成および試験ルーチンは、ソ
フトウェアで実現されるのが好ましいが、これらは、ハ
ードウェア、ファームウェアなどで実現されてもよく、
プロセス制御システムと関連する他のどのようなプロセ
ッサによっても実行されてもかまわない。したがって、
本明細書で記述されたルーチン140は、標準的な多重目
的CPUまたは、所望ならば、例えば、ASICのような特定
用途向けハードウェアもしくはファームウェアで実現さ
れうる。ソフトウェアで実現される場合、ソフトウェア
は、磁気ディスク、レーザディスク、光磁気ディスク、
または他の格納媒体のようなコンピュータ読取り可能メ
モリ、コンピュータまたはプロセッサなどのＲＡＭまた
はＲＯＭ等に格納されうる。同様に、このソフトウェア
は、例えば、コンピュータ読取り可能ディスクもしくは
可搬型コンピュータ格納メカニズムを含む、または電話
回線、インターネットなどのような通信チャネル上で変
調されること（これは、可搬型格納媒体を介してこのよ
うなソフトウェアを供与することと同一または交換可能
であると考えられる）を含むどのような公知のまたは所
望の搬送方法を介してでもユーザまたはプロセス制御シ
ステムに配信されうる。

【００６８】本発明は特定の例を参照して記載されてき
たが、これは例示のみを意図するものであり、発明を限
定するものではなく、本発明の精神および範囲から逸脱
することなく開示された実施形態に変更、追加、または
削除を行いうることは当業者にとって明らかである。

【図面の簡単な説明】

【図１】変動性プロセス遅延を補正するように構成され
た高度制御ブロックを有するプロセス制御システムのブ
ロック／模式的ダイアグラムである。

【図２】異なるスループットにおけるプロセスの異なる
プロセス遅延を例示するグラフである。

【図３】プロセスモデルに関連するインパルス応答のマ
トリックスとプロセス変数の値に基づいて高度制御ブロ
ックの実行速度を変更する実行速度補正ブロックとを有
する高度制御モジュールを例示するブロックダイアグラ
ムである。

【図４】実行速度補正有無の両方で、大きく変動するプ
ロセス遅延の存在下のMPCブロックの動作を例示するグ
ラフである。

【図５】図１のプロセス制御システム内の変動性プロセ
ス遅延に対する補正を行う高度制御ブロックの動作およ
び作成を例示するフローダイアグラムである。

【図６】プロセスに接続される実行速度補正を有するMP
Cブロックのブロックダイアグラムである。

【符号の説明】

10 プロセス制御システム 11 プロセス制御装置 12 データ履歴部 13 ワークステーション 14 表示スクリーン 15〜22 フィールドデバイス 26、28 I/Oカード 32、34 単一ループ制御ルーチン 36 高度制御ループ 38 高度制御ブロック 40 実行速度修正ブロック

フロントページの続き (72)発明者 ウォズニス， ウィルヘルム ケイ. アメリカ合衆国 78681 テキサス ラウ ンド ロック ヒルサイド ドライブ 17004 Ｆターム(参考） 5H004 GA30 GB01 KB02 KB04 KB06 KC22 KC24 KC27

Claims (39)

【特許請求の範囲】
1. 【請求項１】 プロセスを制御すべく、プロセッサ上で
   実施されるプロセス制御ルーチンの一部として用いられ
   るように構成されるプロセス制御素子であって、 コンピュータ読取り可能媒体と、 前記コンピュータ読取り可能媒体に格納されるとともに
   前記プロセスの制御を実施する前記プロセッサ上で実行
   するように構成される制御ブロックとを備え、前記制御
   ブロックが一組のプロセスパラメータの異なる一つを受
   信するようにそれぞれが構成されている第一の複数の入
   力部と、 前記一組のプロセスパラメータを制御すべく、異なるプ
   ロセス入力部に通信可能に結合されるようにそれぞれが
   構成される第二の複数の出力部と、 前記第二の複数の出力部のそれぞれにおいて制御信号を
   生成すべく前記第一の複数の入力部に応答する制御論理
   と、 前記プロセスに関連するパラメータの値を受信し、該パ
   ラメータに基づき前記制御論理の実行速度を計算するよ
   うに構成される実行速度ブロックとを備えるプロセス制
   御素子。
2. 【請求項２】 前記実行速度ブロックは、前記パラメー
   タをフィルタすべく構成されているフィルタを備える請
   求項１記載のプロセス制御素子。
3. 【請求項３】 前記実行速度ブロックは、前記フィルタ
   されたパラメータに基づいて前記制御論理の実行速度を
   決定する計算ブロックをさらに備える請求項２記載のプ
   ロセス制御素子。
4. 【請求項４】 前記計算ブロックによって決定された前
   記実行速度を制限するように構成されるリミッタをさら
   に備える請求項３記載のプロセス制御素子。
5. 【請求項５】 前記実行速度ブロックは、前記パラメー
   タの線形関数として前記制御論理の実行速度を決定する
   計算ブロックを有している請求項１記載のプロセス制御
   素子。
6. 【請求項６】 前記実行速度ブロックは、前記パラメー
   タの非線形関数として前記制御論理の実行速度を決定す
   る計算ブロックを有している請求項１記載のプロセス制
   御素子。
7. 【請求項７】 前記実行速度ブロックは、第二のパラメ
   ータの値を受信し、前記パラメータおよび該第二のパラ
   メータの関数として前記論理ブロックの実行速度を決定
   するようにさらに構成されている請求項１記載のプロセ
   ス制御素子。
8. 【請求項８】 前記実行速度ブロックは、プロセススル
   ープットを表わすパラメータを受信し、該プロセススル
   ープットの値に基づき前記制御論理の実行速度を決定す
   るように構成されている請求項１記載のプロセス制御素
   子。
9. 【請求項９】 前記制御論理は、モデル予測制御論理を
   含んでいる請求項１記載のプロセス制御素子。
10. 【請求項１０】 前記制御論理は、ニューラルネットワ
    ーク制御論理を含んでいる請求項１記載のプロセス制御
    素子。
11. 【請求項１１】 複数のフィールドデバイスを有するプ
    ロセスを制御するように構成されたプロセス制御装置で
    あって、 プロセッサと、 メモリと、 該メモリに格納され、前記プロセスを制御するために一
    または複数の制御信号を生成するように制御計算を実行
    すべく前記プロセッサによって実行されるように構成さ
    れるとともに、前記制御装置上である実行速度で実行す
    るように構成されている制御ブロックと、 前記メモリに格納され、前記プロセスと関連するパラメ
    ータの値に基づき、前記制御ブロックの実行速度を決定
    するべく前記プロセッサ上で実行されるように構成され
    る実行速度ブロックとを備えるプロセス制御装置。
12. 【請求項１２】 前記実行速度ブロックは、前記プロセ
    スと関連するパラメータをフィルタするように構成され
    るフィルタを有している請求項１１記載のプロセス制御
    装置。
13. 【請求項１３】 前記実行速度ブロックは、前記パラメ
    ータの前記フィルタされた値に基づき前記制御ブロック
    の実行速度を決定する計算ブロックをさらに有している
    請求項１２記載のプロセス制御装置。
14. 【請求項１４】 前記計算ブロックによって決定された
    前記実行速度を制限するように構成されたリミッタをさ
    らに有している請求項１３記載のプロセス制御装置。
15. 【請求項１５】 前記実行速度ブロックは、前記パラメ
    ータの線形関数として前記制御ブロックの実行速度を決
    定する計算ブロックを有している請求項１１記載のプロ
    セス制御装置。
16. 【請求項１６】 前記実行速度ブロックは、前記パラメ
    ータの非線形関数として前記制御ブロックの実行速度を
    決定する計算ブロックを有している請求項１１記載のプ
    ロセス制御装置。
17. 【請求項１７】 前記実行速度ブロックは、前記パラメ
    ータおよび第二のパラメータの関数として前記制御ブロ
    ックの前記実行速度を決定するようにさらに構成されて
    いる請求項１１記載のプロセス制御装置。
18. 【請求項１８】 前記実行速度ブロックは、プロセスス
    ループットに関連する値に基づき前記制御ブロックの実
    行速度を決定するように構成されている請求項１１記載
    のプロセス制御装置。
19. 【請求項１９】 前記制御ブロックは、モデル予測制御
    を実行するように構成されている請求項１１記載のプロ
    セス制御装置。
20. 【請求項２０】 前記制御ブロックは、多重入力／多重
    出力制御ブロックである請求項１１記載のプロセス制御
    装置。
21. 【請求項２１】 前記制御ブロックは、ニューラルネッ
    トワーク制御論理を実行するように構成されている請求
    項２０記載のプロセス制御装置。
22. 【請求項２２】 プロセス内でプロセス制御機能を実行
    すべくある実行速度でプロセッサ上において制御ブロッ
    クを実行するプロセス制御システムを有するプロセスの
    制御を支援するために用いられるように構成されている
    プロセス制御素子であって、 メモリと、 該メモリ上に格納され、前記プロセスに関連するパラメ
    ータの値に基づき、前記プロセスの動作中、前記制御ブ
    ロックの実行速度を決定すべくプロセッサ上で実行され
    るように構成されている実行速度ブロックとを備えるプ
    ロセス制御素子。
23. 【請求項２３】 前記実行速度ブロックは、前記プロセ
    スに関連する前記パラメータをフィルタするように構成
    されたフィルタを有している請求項２２記載のプロセス
    制御素子。
24. 【請求項２４】 前記実行速度ブロックは、前記パラメ
    ータの前記フィルタされた値に基づき前記制御ブロック
    の前記実行速度を決定する計算ブロックをさらに有して
    いる請求項２３記載のプロセス制御素子。
25. 【請求項２５】 前記実行速度ブロックは、前記計算ブ
    ロックによって決定された前記実行速度を制限するよう
    に構成されるリミッタをさらに有している請求項２４記
    載のプロセス制御素子。
26. 【請求項２６】 前記実行速度ブロックは、前記パラメ
    ータの線形関数として前記制御ブロックの実行速度を決
    定する計算ブロックを有している請求項２２記載のプロ
    セス制御素子。
27. 【請求項２７】 前記実行速度ブロックは、前記パラメ
    ータの非線形関数として前記制御ブロックの実行速度を
    決定する計算ブロックを有している請求項２２記載のプ
    ロセス制御素子。
28. 【請求項２８】 前記実行速度ブロックは、前記パラメ
    ータおよび第二のパラメータの関数として前記制御ブロ
    ックの実行速度を決定するようにさらに構成されている
    請求項２２記載のプロセス制御素子。
29. 【請求項２９】 パラメータの関数であるプロセス遅延
    を有するプロセスを制御する方法であって、 前記プロセスの動作中、多重入力／多重出力制御を実施
    する制御ブロックをある実行速度で実行するステップ
    と、 前記パラメータの指標を獲得するステップと、 前記パラメータの指標の関数として前記制御ブロックの
    実行速度を決定するステップとを有しているプロセス制
    御方法。
30. 【請求項３０】 前記獲得するステップは、前記プロセ
    スの動作中、前記パラメータを測定するステップを含ん
    でいる請求項２９記載の方法。
31. 【請求項３１】 前記獲得するステップは、前記プロセ
    スのスループットを決定するステップを含んでいる請求
    項２９記載の方法。
32. 【請求項３２】 前記獲得するステップは、前記プロセ
    スのフィード速度を決定するステップを含んでいる請求
    項２９記載の方法。
33. 【請求項３３】 前記実行するステップは、前記実行速
    度でモデル予測制御を実施する制御ブロックを実行する
    ステップを含んでいる請求項２９記載の方法。
34. 【請求項３４】 前記決定するステップは、前記測定さ
    れたパラメータをフィルタするステップを含んでいる請
    求項２９記載の方法。
35. 【請求項３５】 前記決定するステップは、前記実行速
    度を計算するステップと、前記計算された実行速度を制
    限するステップとを含んでいる請求項３４記載の方法。
36. 【請求項３６】 前記決定するステップは、前記パラメ
    ータの線形関数として前記実行速度を決定するステップ
    を含んでいる請求項２９記載の方法。
37. 【請求項３７】 前記決定するステップは、前記パラメ
    ータの非線形関数として前記実行速度を決定するステッ
    プを含んでいる請求項２９記載の方法。
38. 【請求項３８】 第二のパラメータの指標を獲得するス
    テップをさらに有して、前記決定するステップは、前記
    パラメータの指標および前記第二のパラメータの指標の
    関数として、前記実行速度を決定するステップを含んで
    いる請求項２９記載の方法。
39. 【請求項３９】 前記獲得するステップは、前記プロセ
    スに関連するむだ時間を決定するステップを含んでいる
    請求項２９記載の方法。