JP2003281464A - Logarithmic transformation circuit - Google Patents

Logarithmic transformation circuit

Info

Publication number
JP2003281464A
JP2003281464A JP2002083819A JP2002083819A JP2003281464A JP 2003281464 A JP2003281464 A JP 2003281464A JP 2002083819 A JP2002083819 A JP 2002083819A JP 2002083819 A JP2002083819 A JP 2002083819A JP 2003281464 A JP2003281464 A JP 2003281464A
Authority
JP
Japan
Prior art keywords
operational amplifier
transistor
current
compensation
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002083819A
Other languages
Japanese (ja)
Inventor
Mamoru Muramatsu
護 村松
Toshio Ozawa
俊雄 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPC Electronics Corp
Original Assignee
SPC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPC Electronics Corp filed Critical SPC Electronics Corp
Priority to JP2002083819A priority Critical patent/JP2003281464A/en
Publication of JP2003281464A publication Critical patent/JP2003281464A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a logarithmic transformation circuit which expands a dynamic range without receiving the influence of the bias current of an operational amplifier. <P>SOLUTION: The logarithmic transformation circuit comprises a p-n junction type transistor Tr and the operational amplifier OP, has an input current I and the forward current Ie of the transistor Tr inputted to the input terminal of the operational amplifier OP and has the forward voltage of the transistor Tr determined by the output voltage of the operational amplifier OP. Compensation current injection circuits (OP2, R1, R2) for injecting a compensation current Ib' of nearly the same amplitude with a bias current Ib and of an inverse polarity to the input terminal independently from the operational amplifier OP to the input terminal of the operational amplifier OP. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、各種制御装置や計
測監視装置内において加減乗除の演算処理等の際に使用
される対数変換回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logarithmic conversion circuit used in various control devices and measurement / monitoring devices for arithmetic processing of addition, subtraction, multiplication and division.

【0002】[0002]

【従来の技術】乗算器や除算器等では、その入力信号を
対数変換して演算する構成を用いている。乗算器および
除算器の有効桁数は、対数変換回路が何桁まで正確に対
数変換できるかが決め手となるので、対数変換回路のダ
イナミックレンジが非常に重要となる。
2. Description of the Related Art Multipliers, dividers and the like use a configuration in which their input signals are logarithmically converted and operated. The dynamic range of the logarithmic conversion circuit is very important because the number of significant digits of the multiplier and the divider is the deciding factor of how many digits the logarithmic conversion circuit can accurately logarithmically convert.

【0003】従来、この種の対数変換回路は、第4図に
示す回路構成を基本としていた。すなわち、対数変換回
路は、PN接合のトランジスタTrの順方向電流(図示
の例ではエミッタ電流)と順方向電圧(図示の例ではベ
ース−エミッタ間電圧)とが対数関係を有することを利
用し、入力端Iinから入力される電流を演算増幅器OP
の反転入力端子(−)に抵抗器Rを介して入力するとと
もに、演算増幅器OPの非反転端子(+)を接地し、反
転入力端子(−)に対数変換用のトランジスタTrのエ
ミッタを接続するとともに、演算増幅器OPの出力と出
力端子Voutとの間にトランジスタTrのベースを接続
し、トランジスタTrのコレクタに、順方向電流を出力
するための正電源が印加され、トランジスタTrのエミ
ッタ電流を、演算増幅器OPの反転入力端子(−)に流
し込むように構成されている。
Conventionally, this type of logarithmic conversion circuit has been based on the circuit configuration shown in FIG. That is, the logarithmic conversion circuit utilizes that the forward current (emitter current in the illustrated example) and forward voltage (base-emitter voltage in the illustrated example) of the PN junction transistor Tr have a logarithmic relationship, The current input from the input terminal Iin is supplied to the operational amplifier OP.
Is input to the inverting input terminal (−) of the operational amplifier OP through the resistor R, the non-inverting terminal (+) of the operational amplifier OP is grounded, and the emitter of the transistor Tr for logarithmic conversion is connected to the inverting input terminal (−). At the same time, the base of the transistor Tr is connected between the output of the operational amplifier OP and the output terminal Vout, a positive power source for outputting a forward current is applied to the collector of the transistor Tr, and the emitter current of the transistor Tr is It is configured to flow into the inverting input terminal (-) of the operational amplifier OP.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、図4の
ような従来の対数変換回路では、比較的その出力レベル
が小さい小信号領域では演算増幅器OPに流れるバイア
ス電流を無視することができず、入出力の対数関係がず
れてくる。そのため、ダイナミックレンジが制限される
(狭くなる)という問題があった。このことを、より詳
しく説明する。
However, in the conventional logarithmic conversion circuit as shown in FIG. 4, the bias current flowing in the operational amplifier OP cannot be ignored in a small signal region where the output level thereof is relatively small, and the The logarithmic relationship of the output is shifted. Therefore, there is a problem that the dynamic range is limited (narrowed). This will be described in more detail.

【0005】図4において、入力端Iinから入力される
電流(以下、「入力電流」)をI、トランジスタTrの
エミッタ電流をIe、演算増幅器OPに流れるバイアス
電流をIbとすると、このバイアス電流Ibは、(1)式
で表される。 Ib=I+Ie ・・・(1) 演算増幅器OPの出力電圧すなわち出力端Voutに出力
される前に分岐出力されるトランジスタTrのベース電
圧をVoとすると、トランジスタTrのエミッタ電流I
eは、(2)式で表される。 Ie=k・exp(Vo) (kは定数)・・・(2) ここで、両辺の対数を取ると、(2)式は、以下のように
変形される。 Vo=log(Ie)+k’ (k’は定数)・・・(2') (1)式および(2')式よりエミッタ電流Ieを消去する
と、(2')式は、以下の(3)のようになる。 Vo=log(−I+Ib)+k’ ・・・(3)
In FIG. 4, when the current input from the input terminal Iin (hereinafter referred to as "input current") is I, the emitter current of the transistor Tr is Ie, and the bias current flowing in the operational amplifier OP is Ib, this bias current Ib is obtained. Is expressed by equation (1). Ib = I + Ie (1) When the output voltage of the operational amplifier OP, that is, the base voltage of the transistor Tr that is branched and output before being output to the output terminal Vout is Vo, the emitter current I of the transistor Tr is I.
e is expressed by equation (2). Ie = k · exp (Vo) (k is a constant) (2) Here, if the logarithm of both sides is taken, the equation (2) is transformed as follows. Vo = log (Ie) + k '(k' is a constant) (2 ') When the emitter current Ie is eliminated from the equations (1) and (2'), the equation (2 ') becomes )become that way. Vo = log (-I + Ib) + k '... (3)

【0006】この(3)式の関係をグラフで表すと、図5
のAの様な曲線になる。すなわち、(−I)>>Ibの領
域では Vo=log(−I)の特性に漸近し(45度の
傾きの直線になる)、(−I)<<Ibの領域では、Vo
=log(−Ib)の特性に漸近する(水平になる)。つ
まり(−I)<Ibの領域では、対数変換の誤差が大き
くなり、実用に耐えなくなる。
A graphical representation of the relationship of equation (3) is shown in FIG.
It becomes a curve like A of. That is, in the region of (-I) >> Ib, the characteristic is asymptotic to Vo = log (-I) (a straight line having a slope of 45 degrees), and in the region of (-I) << Ib, Vo
= Log (-Ib) asymptotically (becomes horizontal). That is, in the region of (-I) <Ib, the error of logarithmic conversion becomes large and it cannot be put to practical use.

【0007】本発明は、上記の問題を解消し、演算増幅
器のバイアス電流の影響を受けない構成の対数変換回路
を提供することをその課題とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems and to provide a logarithmic conversion circuit which is not affected by the bias current of an operational amplifier.

【0008】[0008]

【課題を解決するための手段】演算増幅器のバイアス電
流が零になるように回路設計することが困難である点に
鑑み、本発明は、バイアス電流を相殺する補償電流を注
入することにより、課題の解決を図る。
In view of the difficulty in designing a circuit so that the bias current of an operational amplifier becomes zero, the present invention has the problem of injecting a compensation current for canceling the bias current. Solve the problem.

【0009】具体的には、PN接合のトランジスタと、
動作時にバイアス電流が流れる演算増幅器とを有し、前
記演算増幅器の入力端には入力電流と前記トランジスタ
の順方向電流とが入力され、前記トランジスタの順方向
電圧が前記演算増幅器の出力電圧により決定される対数
変換回路において、前記演算増幅器の入力端に、前記バ
イアス電流とほぼ同一振幅で逆極性の補償電流を前記演
算増幅器と独立に前記入力端に注入する補償電流注入回
路を設けたことを特徴とする。前記補償電流注入回路
は、例えば、その電気的特性が前記演算増幅器と同一又
は近似する補償用演算増幅器と、互いに同一抵抗値を呈
する第1抵抗器および第2抵抗器とを含み、前記補償用
演算増幅器の出力端が、前記第1の抵抗器を介して当該
補償用演算増幅器の入力端に帰還接続されるとともに、
前記第2の抵抗器を介して前記演算増幅器の入力端に接
続されるように構成されるものである。このような対数
変換器では、小信号領域であっても演算増幅器に流れる
バイアス電流が相殺されるので、入出力の対数関係のず
れがなくなり、ダイナミックレンジを拡げることができ
る。
Specifically, a PN junction transistor,
An operational amplifier through which a bias current flows during operation, an input current and a forward current of the transistor are input to an input terminal of the operational amplifier, and a forward voltage of the transistor is determined by an output voltage of the operational amplifier. In the logarithmic conversion circuit described above, a compensation current injection circuit for injecting a compensation current having substantially the same amplitude as the bias current but a reverse polarity to the input terminal independently of the operational amplifier is provided at the input terminal of the operational amplifier. Characterize. The compensation current injection circuit includes, for example, a compensation operational amplifier whose electrical characteristics are the same as or similar to those of the operational amplifier, and a first resistor and a second resistor having the same resistance value. The output terminal of the operational amplifier is feedback-connected to the input terminal of the compensating operational amplifier via the first resistor, and
It is configured to be connected to the input terminal of the operational amplifier via the second resistor. In such a logarithmic converter, the bias currents flowing in the operational amplifier are canceled even in a small signal region, so that there is no shift in the logarithmic relationship between the input and output, and the dynamic range can be expanded.

【0010】演算増幅器のバイアス電流が補償用演算増
幅器のバイアス電流よりも小さく、且つ入力電流が比較
的微小となる場合がある点を考慮して、前記演算増幅器
の入力端と出力端との間に、前記トランジスタと並列
に、当該トランジスタと逆方向に通電する単向性素子を
挿入接続することが望ましい。単向性素子は、ダイオー
ドであってもよく、前記トランジスタと逆方向に通電す
るPN接合の補償用トランジスタであってもよい。補償
用トランジスタを用いる場合には、前記トランジスタと
前記補償用トランジスタとがコンプリメンタルなPN接
合トランジスタとし、前記トランジスタには順方向電流
を出力するための正電源を接続し、前記補償用トランジ
スタには逆方向電流を出力するための負電源を接続する
ことで、入力電流の正負両極性に対して動作する対数変
換回路にすることができる。
Considering that the bias current of the operational amplifier may be smaller than the bias current of the compensating operational amplifier and the input current may be relatively small, the input amplifier and the output terminal of the operational amplifier may be connected to each other. In addition, it is desirable that a unidirectional element that conducts electricity in the opposite direction to the transistor be inserted and connected in parallel with the transistor. The unidirectional element may be a diode or a PN junction compensating transistor that conducts electricity in the opposite direction to the transistor. When a compensation transistor is used, the transistor and the compensation transistor are complementary PN junction transistors, a positive power source for outputting a forward current is connected to the transistor, and the compensation transistor is connected to the compensation transistor. By connecting a negative power supply for outputting a reverse current, a logarithmic conversion circuit that operates for both positive and negative polarities of the input current can be obtained.

【0011】[0011]

【発明の実施の形態】<第1実施形態>図1は、本発明
の第1実施形態による対数変換回路の構成図である。こ
の対数変換回路は、図4に示した従来の対数変換回路を
基本構成とした上で、演算増幅器OPの反転入力端
(−)に、バイアス電流Ibとほぼ同一振幅で逆極性の
補償電流Ib’を、演算増幅器OPと独立に、注入する
補償電流注入回路を設けたものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS <First Embodiment> FIG. 1 is a block diagram of a logarithmic conversion circuit according to a first embodiment of the present invention. This logarithmic conversion circuit has a basic configuration of the conventional logarithmic conversion circuit shown in FIG. 4, and at the inverting input terminal (-) of the operational amplifier OP, a compensation current Ib having substantially the same amplitude as the bias current Ib and a reverse polarity is obtained. Is provided independently of the operational amplifier OP.

【0012】補償電流注入回路は、補償用演算増幅器O
P2、第1抵抗器R1、第2抵抗器R2を含んで構成さ
れる。なお、補償用演算増幅器OP2には電源が接続さ
れているが、ここでは、省略してある。補償用演算増幅
器OP2の出力端は、第1抵抗器R1を介して当該補償
用演算増幅器OP2の反転入力端(−)に帰還接続され
るとともに、第2抵抗器R2を介して演算増幅器OPの
反転入力端(−)にも接続される。
The compensation current injection circuit includes a compensation operational amplifier O.
It is comprised including P2, the 1st resistor R1, and the 2nd resistor R2. A power supply is connected to the compensating operational amplifier OP2, but it is omitted here. The output terminal of the compensating operational amplifier OP2 is feedback-connected to the inverting input terminal (−) of the compensating operational amplifier OP2 via the first resistor R1 and also connected to the inverting input terminal (−) of the compensating operational amplifier OP2 via the second resistor R2. It is also connected to the inverting input terminal (-).

【0013】バイアス電流は、補償用演算増幅器OP2
にも流れる。このバイアス電流をIb2、補償用演算増
幅器OP2の出力電圧をV2とすると、第1および第2
抵抗器R1,R2の抵抗値が等しいときの補償電流I
b’は、(4)式で表される。
The bias current is the operational amplifier for compensation OP2.
Also flows. If this bias current is Ib2 and the output voltage of the compensation operational amplifier OP2 is V2, the first and second
Compensation current I when resistors R1 and R2 have the same resistance value
b'is represented by Formula (4).

【0014】補償用演算増幅器OP2として、演算増幅
器OPと同一ケース内の電気的特性(温度特性なども含
めて)の揃ったICを使用すれば、Ib’はIbと殆ど
等しくなる。このとき、(1)式および(3)式は次のように
なる。 (6)式の関係をグラフで表すと、(Ib−Ib’)≒
0、且つ、(Ib−Ib’)<<Ibであるから、図5の
Bのようになる。すなわち、(−I)>>Ib−Ib’の
領域では、Vo=log(−I)に漸近し、45度の傾き
の直線になる。また、(−I)<<Ib−Ib’の領域で
は、Vo=log(Ib−Ib’)に漸近する(水平にな
る)。カーブが傾き始める臨界値は、図示の横軸の値で
ある。このように、この実施形態の対数変換回路によれ
ば、簡易な構成によって、従来の対数変換回路に比べて
ダイナミックレンジが拡がることが理解されよう。
If an IC having the same electrical characteristics (including temperature characteristics) in the same case as the operational amplifier OP is used as the compensating operational amplifier OP2, Ib 'becomes almost equal to Ib. At this time, equations (1) and (3) are as follows. If the relationship of equation (6) is expressed in a graph, (Ib-Ib ') ≈
Since 0 and (Ib-Ib ') << Ib, the result is as shown in B of FIG. That is, in the region of (-I) >> Ib-Ib ', it is asymptotic to Vo = log (-I) and becomes a straight line with a slope of 45 degrees. Further, in the region of (-I) << Ib-Ib ', it gradually approaches (becomes horizontal) Vo = log (Ib-Ib'). The critical value at which the curve starts to slope is the value on the horizontal axis shown. As described above, according to the logarithmic conversion circuit of this embodiment, it is understood that the dynamic range is widened as compared with the conventional logarithmic conversion circuit with a simple configuration.

【0015】<第2実施形態>第1実施形態の対数変換
回路において、Ib’>Ibで、さらに入力電流Iが微
小の場合、出力電圧Voは負電位となる。対数変換回路
は、負電位入力・正電位出力の反転動作を基本とするの
で、出力電圧Voが負電位になると、トランジスタTr
が動作しないために演算増幅器OPに負帰還が掛からな
くなる。そうすると、演算増幅器OPの利得が無限大と
なり、結果として出力電圧Voが負電源電圧にまで変化
してしまい、大きな誤差出力となる場合がある。そこ
で、図2に示すように、トランジスタTrと並列に、補
償用ダイオードDを挿入接続し、この補償用ダイオード
Dの順方向特性によって出力電圧を制限することによ
り、この誤差を避けるようにしている。
<Second Embodiment> In the logarithmic conversion circuit of the first embodiment, when Ib '> Ib and the input current I is small, the output voltage Vo has a negative potential. Since the logarithmic conversion circuit is basically based on the inversion operation of the negative potential input and the positive potential output, when the output voltage Vo becomes the negative potential, the transistor Tr
Does not operate, negative feedback is not applied to the operational amplifier OP. Then, the gain of the operational amplifier OP becomes infinite, and as a result, the output voltage Vo changes to the negative power supply voltage, which may result in a large error output. Therefore, as shown in FIG. 2, a compensation diode D is inserted and connected in parallel with the transistor Tr, and the output voltage is limited by the forward characteristic of the compensation diode D to avoid this error. .

【0016】<第3実施形態>なお、補償用ダイオード
Dの代わりにトランジスタを用いてもよい。この場合の
回路構成例を図3に示す。図3の例では、PN接合の補
償用トランジスタのコレクタに負電源を接続している。
このようにすれば、正電位入力・負電位出力の場合にも
負帰還が掛かるようになる。これらの2つのトランジス
タTr、Tr2に相補正(コンプリメンタル)なものを
選ぶと、入力電流Iの正負両極性に対して動作する対数
変換回路とすることができる。
<Third Embodiment> A transistor may be used instead of the compensating diode D. An example of the circuit configuration in this case is shown in FIG. In the example of FIG. 3, a negative power supply is connected to the collector of the PN junction compensation transistor.
With this configuration, negative feedback is applied even when the positive potential is input and the negative potential is output. If phase-correcting (complementary) transistors are selected for these two transistors Tr and Tr2, a logarithmic conversion circuit that operates for both positive and negative polarities of the input current I can be obtained.

【0017】このように、この実施形態によれば、簡単
かつ安価な回路構成で、対数変換回路のダイナミックレ
ンジを拡げることができ、乗除演算などの演算精度を上
げることができるようになる。
As described above, according to this embodiment, the dynamic range of the logarithmic conversion circuit can be expanded with a simple and inexpensive circuit structure, and the accuracy of multiplication and division operations can be improved.

【0018】なお、以上の実施形態は、本発明を実施す
る場合の好適な例を示したものであって、本発明の範囲
を限定するものではない。本発明は、PN接合のトラン
ジスタTrと、動作時にバイアス電流が流れる演算増幅
器OPとを有し、演算増幅器OPの入力端には入力電流
とトランジスタTrの順方向電流とが入力され、トラン
ジスタTrの順方向電圧が演算増幅器OPの出力電圧に
より決定される対数変換回路全般に適用することができ
るものである。上記の実施形態では、順方向電流がエミ
ッタ電流、順方向電圧がベース−エミッタ間電圧である
ことを前提として説明したが、順方向電流がコレクタ電
流であってもよい。この場合、演算増幅器OPの非反転
入力端にトランジスタのコレクタが接続され、演算増幅
器OPの出力端子はそのトランジスタのエミッタに接続
され、そのトランジスタのベースを接地するようにすれ
ばよい。
It should be noted that the above-mentioned embodiments show suitable examples for carrying out the present invention, and do not limit the scope of the present invention. The present invention has a PN junction transistor Tr and an operational amplifier OP through which a bias current flows during operation. The input current and the forward current of the transistor Tr are input to the input terminal of the operational amplifier OP, and the transistor Tr The present invention can be applied to all logarithmic conversion circuits in which the forward voltage is determined by the output voltage of the operational amplifier OP. In the above embodiment, the forward current was described as an emitter current and the forward voltage was a base-emitter voltage, but the forward current may be a collector current. In this case, the collector of the transistor is connected to the non-inverting input terminal of the operational amplifier OP, the output terminal of the operational amplifier OP is connected to the emitter of the transistor, and the base of the transistor may be grounded.

【0019】[0019]

【発明の効果】以上の説明から明らかなように、本発明
によれば、演算増幅器のバイアス電流の影響を受けない
構成の対数変換回路を提供することができる。
As is apparent from the above description, according to the present invention, it is possible to provide a logarithmic conversion circuit which is not affected by the bias current of the operational amplifier.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施形態による対数演算回路の回
路構成図。
FIG. 1 is a circuit configuration diagram of a logarithmic operation circuit according to a first embodiment of the present invention.

【図2】本発明の第2実施形態による対数演算回路の回
路構成図。
FIG. 2 is a circuit configuration diagram of a logarithmic operation circuit according to a second embodiment of the present invention.

【図3】本発明の第3実施形態による対数演算回路の回
路構成図。
FIG. 3 is a circuit configuration diagram of a logarithmic operation circuit according to a third embodiment of the present invention.

【図4】従来の対数演算回路を示す回路構成図。FIG. 4 is a circuit configuration diagram showing a conventional logarithmic operation circuit.

【図5】ダイナミックレンジの幅を示すグラフ。FIG. 5 is a graph showing the width of the dynamic range.

【符号の説明】[Explanation of symbols]

OP 演算増幅器 OP2 補償用演算増幅器 I 入力電流 Ib バイアス電流 Ib’ 補償電流 Ie エミッタ電流 R,R1,R2 抵抗器 V2 補償用演算増幅器の出力電圧 Vo 出力電圧 Iin 入力端 Vout 出力端 OP operational amplifier OP2 Compensation operational amplifier I input current Ib bias current Ib 'compensation current Ie Emitter current R, R1, R2 resistors Output voltage of V2 compensation operational amplifier Vo output voltage Iin input terminal Vout output end

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J030 CB02 CC03 CC05 CC06 5J090 AA01 AA47 CA32 CA81 FA10 HA02 HA08 HA19 HA25 HN04 KA01 KA12 MA23 MN01 NN11 TA02 5J500 AA01 AA47 AC32 AC81 AF10 AH02 AH08 AH19 AH25 AK01 AK12 AM23 AT02 NH04 NM01 NN11    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5J030 CB02 CC03 CC05 CC06                 5J090 AA01 AA47 CA32 CA81 FA10                       HA02 HA08 HA19 HA25 HN04                       KA01 KA12 MA23 MN01 NN11                       TA02                 5J500 AA01 AA47 AC32 AC81 AF10                       AH02 AH08 AH19 AH25 AK01                       AK12 AM23 AT02 NH04 NM01                       NN11

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 PN接合のトランジスタと、動作時にバ
イアス電流が流れる演算増幅器とを有し、前記演算増幅
器の入力端には入力電流と前記トランジスタの順方向電
流とが入力され、前記トランジスタの順方向電圧が前記
演算増幅器の出力電圧により決定される対数変換回路に
おいて、 前記演算増幅器の入力端に、前記バイアス電流とほぼ同
一振幅で逆極性の補償電流を前記演算増幅器と独立に前
記入力端に注入する補償電流注入回路を設けたことを特
徴とする、 対数変換回路。
1. A PN-junction transistor and an operational amplifier through which a bias current flows during operation. An input current and a forward current of the transistor are input to an input terminal of the operational amplifier, and a forward current of the transistor is provided. In the logarithmic conversion circuit in which the directional voltage is determined by the output voltage of the operational amplifier, a compensation current having substantially the same amplitude as the bias current but a reverse polarity is supplied to the input end of the operational amplifier independently of the operational amplifier. A logarithmic conversion circuit, characterized in that a compensation current injection circuit for injection is provided.
【請求項2】 前記補償電流注入回路は、その電気的特
性が前記演算増幅器と同一又は近似する補償用演算増幅
器と、互いに同一抵抗値を呈する第1抵抗器および第2
抵抗器とを含み、 前記補償用演算増幅器の出力端が、前記第1抵抗器を介
して当該補償用演算増幅器の入力端に帰還接続されると
ともに、前記第2抵抗器を介して前記演算増幅器の入力
端に接続されるように構成されていることを特徴とす
る、 請求項1記載の対数変換回路。
2. The compensating current injection circuit has a compensating operational amplifier whose electrical characteristics are the same as or similar to those of the operational amplifier, a first resistor and a second resistor having the same resistance value.
A resistor, the output terminal of the compensation operational amplifier is feedback-connected to the input terminal of the compensation operational amplifier via the first resistor, and the operational amplifier is also coupled via the second resistor. The logarithmic conversion circuit according to claim 1, wherein the logarithmic conversion circuit is configured to be connected to the input terminal of the.
【請求項3】 前記演算増幅器の入力端と出力端との間
に、前記トランジスタと並列に、当該トランジスタと逆
方向に通電する単向性素子が挿入接続されていることを
特徴とする、 請求項1又は2記載の対数変換回路。
3. A unidirectional element that conducts electricity in the opposite direction to the transistor is inserted and connected in parallel with the transistor between the input terminal and the output terminal of the operational amplifier. A logarithmic conversion circuit according to item 1 or 2.
【請求項4】 前記単向性素子が、前記トランジスタと
逆方向に通電するPN接合の補償用トランジスタである
ことを特徴とする、 請求項3記載の対数変換回路。
4. The logarithmic conversion circuit according to claim 3, wherein the unidirectional element is a PN junction compensating transistor that conducts electricity in a direction opposite to that of the transistor.
【請求項5】 前記トランジスタと前記補償用トランジ
スタとがコンプリメンタルなPN接合トランジスタであ
り、前記トランジスタには順方向電流を出力するための
正電源が接続されており、前記補償用トランジスタには
逆方向電流を出力するための負電源が接続されているこ
とを特徴とする、 請求項4記載の対数変換回路。
5. The transistor and the compensation transistor are complementary PN junction transistors, a positive power supply for outputting a forward current is connected to the transistor, and the compensation transistor has a reverse power supply. The logarithmic conversion circuit according to claim 4, wherein a negative power source for outputting a directional current is connected.
JP2002083819A 2002-03-25 2002-03-25 Logarithmic transformation circuit Pending JP2003281464A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002083819A JP2003281464A (en) 2002-03-25 2002-03-25 Logarithmic transformation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002083819A JP2003281464A (en) 2002-03-25 2002-03-25 Logarithmic transformation circuit

Publications (1)

Publication Number Publication Date
JP2003281464A true JP2003281464A (en) 2003-10-03

Family

ID=29231423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002083819A Pending JP2003281464A (en) 2002-03-25 2002-03-25 Logarithmic transformation circuit

Country Status (1)

Country Link
JP (1) JP2003281464A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129533A (en) * 2005-11-04 2007-05-24 New Japan Radio Co Ltd Transimpedance amplifier
JP2009081537A (en) * 2007-09-25 2009-04-16 New Japan Radio Co Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129533A (en) * 2005-11-04 2007-05-24 New Japan Radio Co Ltd Transimpedance amplifier
JP2009081537A (en) * 2007-09-25 2009-04-16 New Japan Radio Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
CN103140737B (en) Physical quantity transducer
KR0136875B1 (en) Voltage-current converter
JPH06188657A (en) Circuit for connecting exponential function step to automatic gain control circuit, automatic gain control circuit and temperature compensation circuit
KR100456184B1 (en) Compact detector circuit of transmitter with broad dynamic range
WO2021179212A1 (en) Temperature sensor, electronic apparatus, and temperature measurement system
US5081378A (en) Logarithmic amplifier
US4362956A (en) Absolute value circuit
JPH0344447B2 (en)
JP2007067824A (en) Variable gain amplifier and ac power supply using the same
US7024448B2 (en) Multiplier
US4001602A (en) Electronic analog divider
JP2003281464A (en) Logarithmic transformation circuit
US6232756B1 (en) Band gap reference circuit
US6879210B2 (en) Variable gain amplifier
EP0133350B1 (en) Rms converters
JP2003505966A (en) Method and apparatus for converting voltage to current
US7164308B2 (en) Temperature compensated bandgap voltage reference
EP0812062A2 (en) Gain-variable amplifier with wide control range
CN116865740B (en) Analog multiplier circuit
JP4315095B2 (en) Analog multiplier, divider circuit and power device using them
JP2000155139A (en) Current detecting device
JPH084748Y2 (en) Reference voltage circuit and oscillator circuit
RU2054790C1 (en) Measuring operational amplifier
JP3258202B2 (en) Differential circuit
SU1626257A1 (en) Analog signal multiplier