JP2003280981A - メモリコントローラ - Google Patents
メモリコントローラInfo
- Publication number
- JP2003280981A JP2003280981A JP2002082370A JP2002082370A JP2003280981A JP 2003280981 A JP2003280981 A JP 2003280981A JP 2002082370 A JP2002082370 A JP 2002082370A JP 2002082370 A JP2002082370 A JP 2002082370A JP 2003280981 A JP2003280981 A JP 2003280981A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memory controller
- host computer
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 データライト／リード動作のレスポンスが高
いメモリコントローラを提供する。 【解決手段】 ホストアダプタと、データメモリ間に配
置され、当該ホストアダプタとデータメモリ間における
データライト／リード動作を制御するメモリコントロー
ラにおいて、データメモリのデータ格納領域を管理する
メモリ管理情報を格納するＴＡＧメモリと、ＴＡＧメモ
リをサーチするサーチエンジンとを設け、ＴＡＧメモリ
をサーチした結果に基づいてホストアダプタとデータメ
モリ間におけるデータ転送動作を制御する。
いメモリコントローラを提供する。 【解決手段】 ホストアダプタと、データメモリ間に配
置され、当該ホストアダプタとデータメモリ間における
データライト／リード動作を制御するメモリコントロー
ラにおいて、データメモリのデータ格納領域を管理する
メモリ管理情報を格納するＴＡＧメモリと、ＴＡＧメモ
リをサーチするサーチエンジンとを設け、ＴＡＧメモリ
をサーチした結果に基づいてホストアダプタとデータメ
モリ間におけるデータ転送動作を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ホスト側コンピュ
ータとデータメモリの間に配置して、ホスト側コンピュ
ータとデータメモリ間におけるデータ書き込みおよび読
み出し動作を制御するメモリコントローラに関するもの
である。
ータとデータメモリの間に配置して、ホスト側コンピュ
ータとデータメモリ間におけるデータ書き込みおよび読
み出し動作を制御するメモリコントローラに関するもの
である。
【０００２】
【従来の技術】図３は、従来のメモリコントローラの構
成を示す図である。メモリコントローラ回路２０１は、
ホストインターフェース２０２を介して複数のホストア
ダプタ２０３と、また、メモリインターフェイス２０４
を介してデータメモリ２０５と接続しており、ホストア
ダプタ２０３とデータメモリ２０５間でデータ転送を行
ってデータメモリ２０５に対してデータのリード／ライ
トを行っている。
成を示す図である。メモリコントローラ回路２０１は、
ホストインターフェース２０２を介して複数のホストア
ダプタ２０３と、また、メモリインターフェイス２０４
を介してデータメモリ２０５と接続しており、ホストア
ダプタ２０３とデータメモリ２０５間でデータ転送を行
ってデータメモリ２０５に対してデータのリード／ライ
トを行っている。
【０００３】メモリコントローラ２０１には、命令解析
回路２０６とＤＭＡ（Direct Memory Access）回路２０
７が各ホストアダプタ２０３に対してそれぞれ設けられ
ている。各命令解析回路２０６とＤＭＡ回路２０７は共
用バス２０８で接続されている。また、ＥＣＣ（エラー
検出回路）２０４を設けて、データライト時のエラーチ
ェックを行っている。
回路２０６とＤＭＡ（Direct Memory Access）回路２０
７が各ホストアダプタ２０３に対してそれぞれ設けられ
ている。各命令解析回路２０６とＤＭＡ回路２０７は共
用バス２０８で接続されている。また、ＥＣＣ（エラー
検出回路）２０４を設けて、データライト時のエラーチ
ェックを行っている。
【０００４】ホストアダプタ２０３からの命令を命令解
析回路２０６にて解析し、この命令がライト命令である
場合はＤＭＡ２０７を起動して、ホストアダプタ２０３
から転送されてきたデータをデータチェック用符号と共
に指定されたメモリアドレスに書き込む。一方、ホスト
アダプタ２０３から受信した命令がリード命令である場
合は、ＤＭＡ２０７を起動して指定されたメモリアドレ
スからデータを読み出し、当該ホストアダプタに対して
データを送信する。
析回路２０６にて解析し、この命令がライト命令である
場合はＤＭＡ２０７を起動して、ホストアダプタ２０３
から転送されてきたデータをデータチェック用符号と共
に指定されたメモリアドレスに書き込む。一方、ホスト
アダプタ２０３から受信した命令がリード命令である場
合は、ＤＭＡ２０７を起動して指定されたメモリアドレ
スからデータを読み出し、当該ホストアダプタに対して
データを送信する。
【０００５】
【発明が解決しようとする課題】このような従来のメモ
リコントローラでは、ディスクアレイ制御装置でキャッ
シュアクセスを行うような場合に、ライト動作に問題が
ある。すなわち、従来のコントローラを用いてライト動
作を行うためには、データメモリのキャッシュ領域に格
納されているキャッシュ領域管理テーブルにアクセスし
て、空き領域を確認し、書き込み用の領域を確保する必
要があるため、レスポンスが遅くなってしまう。
リコントローラでは、ディスクアレイ制御装置でキャッ
シュアクセスを行うような場合に、ライト動作に問題が
ある。すなわち、従来のコントローラを用いてライト動
作を行うためには、データメモリのキャッシュ領域に格
納されているキャッシュ領域管理テーブルにアクセスし
て、空き領域を確認し、書き込み用の領域を確保する必
要があるため、レスポンスが遅くなってしまう。
【０００６】また、データメモリに書き込んだデータを
保証するためには、物理的に異なるメモリに対して２重
書きを行うか、ライト動作終了後に書き込んだデータを
ホストアダプタから再度読み直すかしなければならず、
メモリ領域を効率的に使用できなかったり、データ保証
に時間がかかるなどの問題もある。
保証するためには、物理的に異なるメモリに対して２重
書きを行うか、ライト動作終了後に書き込んだデータを
ホストアダプタから再度読み直すかしなければならず、
メモリ領域を効率的に使用できなかったり、データ保証
に時間がかかるなどの問題もある。
【０００７】さらには、データメモリに不具合領域が存
在しており、この領域をそのままの状態で使用する場合
は、ファームウエアがこれらの不具合領域を意識して、
書き込みを行うデータ長とアクセス領域を制御する必要
があり、これが書き込み性能に影響することもある。
在しており、この領域をそのままの状態で使用する場合
は、ファームウエアがこれらの不具合領域を意識して、
書き込みを行うデータ長とアクセス領域を制御する必要
があり、これが書き込み性能に影響することもある。
【０００８】さらには、ホストからのデータ転送速度が
高速になった場合に、ホストアダプタ内でＣＲＣ（巡回
冗長検査）データを生成して、これをホストデータに付
加してメモリコントローラに転送することが難しくなる
という問題もある。
高速になった場合に、ホストアダプタ内でＣＲＣ（巡回
冗長検査）データを生成して、これをホストデータに付
加してメモリコントローラに転送することが難しくなる
という問題もある。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するために成されたものであり、ホスト側コンピュー
タと、データメモリ間に配置され、当該ホスト側コンピ
ュータとデータメモリ間におけるデータライト／リード
動作を制御するメモリコントローラにおいて、前記メモ
リのデータ格納領域のアドレスを管理するデータ格納領
域管理手段を当該メモリコントロール内に設けたことを
特徴とする。
決するために成されたものであり、ホスト側コンピュー
タと、データメモリ間に配置され、当該ホスト側コンピ
ュータとデータメモリ間におけるデータライト／リード
動作を制御するメモリコントローラにおいて、前記メモ
リのデータ格納領域のアドレスを管理するデータ格納領
域管理手段を当該メモリコントロール内に設けたことを
特徴とする。
【００１０】本発明の装置によれば、データメモリのデ
ータ格納領域のアドレスをメモリコントローラで管理す
ることができるため、ホスト側コンピュータが事前にデ
ータメモリの空き状況や、格納データを検索する必要が
なく、メモリアクセスを高速で行うことができる。
ータ格納領域のアドレスをメモリコントローラで管理す
ることができるため、ホスト側コンピュータが事前にデ
ータメモリの空き状況や、格納データを検索する必要が
なく、メモリアクセスを高速で行うことができる。
【００１１】このデータ格納領域管理手段は、前記デー
タメモリのデータ格納領域を管理するメモリ管理情報を
格納するＴＡＧメモリと、当該ＴＡＧメモリをサーチす
るサーチエンジンとを具えており、このＴＡＧメモリを
サーチした結果に基づいてホスト側コンピュータとデー
タメモリ間でデータを転送する。
タメモリのデータ格納領域を管理するメモリ管理情報を
格納するＴＡＧメモリと、当該ＴＡＧメモリをサーチす
るサーチエンジンとを具えており、このＴＡＧメモリを
サーチした結果に基づいてホスト側コンピュータとデー
タメモリ間でデータを転送する。
【００１２】データライト時には、前記ＴＡＧメモリに
格納されているデータメモリ管理情報から前記データメ
モリの空き領域を検索して、前記ホスト側コンピュータ
から送られてきたデータを格納してデータライトを行
い、データリード時に、前記ホスト側コンピュータから
送られてきたデータリード領域を、前記ＴＡＧメモリに
格納されているデータメモリ管理情報に基づいて検索
し、データリードを行う。
格納されているデータメモリ管理情報から前記データメ
モリの空き領域を検索して、前記ホスト側コンピュータ
から送られてきたデータを格納してデータライトを行
い、データリード時に、前記ホスト側コンピュータから
送られてきたデータリード領域を、前記ＴＡＧメモリに
格納されているデータメモリ管理情報に基づいて検索
し、データリードを行う。
【００１３】更に、本発明のメモリコントローラは、前
記ＴＡＧメモリが前記データメモリのデータ格納領域の
予め決められた容量単位に対応付けされた管理ブロック
で構成されており、前記ホスト側コンピュータとデータ
メモリ間でデータを転送する場合にこの管理ブロック番
号を用いてアドレス管理を行うことを特徴とする。この
ように構成することによってより効率的にデータ転送を
行うことができる。
記ＴＡＧメモリが前記データメモリのデータ格納領域の
予め決められた容量単位に対応付けされた管理ブロック
で構成されており、前記ホスト側コンピュータとデータ
メモリ間でデータを転送する場合にこの管理ブロック番
号を用いてアドレス管理を行うことを特徴とする。この
ように構成することによってより効率的にデータ転送を
行うことができる。
【００１４】なお、ホスト側コンピュータとデータメモ
リ間でデータを転送する手段が、ＤＭＡとを具えること
が好ましい。高速アクセスを実現することができるため
である。
リ間でデータを転送する手段が、ＤＭＡとを具えること
が好ましい。高速アクセスを実現することができるため
である。
【００１５】また、前記ホスト側コンピュータから受信
したデータに付加情報を生成する付加情報生成回路と、
前記ホスト側コンピュータへ送信するデータの付加情報
をチェックする付加情報チェック回路とを具えることを
特徴とする。これによって、データメモリにデータを書
き込んだ後、メモリコントローラ内でハードウエア的に
ベリファイ動作が行われるので、格納データの保証を高
速かつ確実に行いうる。また、データメモリのメモリ領
域をより有効に使用することができる。
したデータに付加情報を生成する付加情報生成回路と、
前記ホスト側コンピュータへ送信するデータの付加情報
をチェックする付加情報チェック回路とを具えることを
特徴とする。これによって、データメモリにデータを書
き込んだ後、メモリコントローラ内でハードウエア的に
ベリファイ動作が行われるので、格納データの保証を高
速かつ確実に行いうる。また、データメモリのメモリ領
域をより有効に使用することができる。
【００１６】更に、本発明のメモリコントローラは、前
記データメモリに対するアクセス時に、アンコレクタブ
ルエラーが生じるか、あるいは同じアドレスにコレクタ
ブルエラーが複数回発生した場合に、前記エラーが発生
したメモリ領域を示すＴＡＧメモリの管理ブロックの使
用を禁止することを特徴とする。
記データメモリに対するアクセス時に、アンコレクタブ
ルエラーが生じるか、あるいは同じアドレスにコレクタ
ブルエラーが複数回発生した場合に、前記エラーが発生
したメモリ領域を示すＴＡＧメモリの管理ブロックの使
用を禁止することを特徴とする。
【００１７】このように、ＴＡＧメモリにデータメモリ
の不具合領域を登録しておいて、ライト動作時にこれを
サーチエンジンにてサーチすることにより、ホスト側コ
ンピュータが意識することなくハードウエア的にディフ
ェクト領域をさけてデータメモリにアクセスすることが
可能となる。
の不具合領域を登録しておいて、ライト動作時にこれを
サーチエンジンにてサーチすることにより、ホスト側コ
ンピュータが意識することなくハードウエア的にディフ
ェクト領域をさけてデータメモリにアクセスすることが
可能となる。
【００１８】更に、本発明のメモリコントローラは、前
記ホスト側コンピュータからライトコマンドが発行され
た場合に、当該ホスト側コンピュータから転送される一
定量毎のデータに対して、前記付加情報とライトコマン
ド発行時にホスト側コンピュータから発行されるパラメ
ータを追加してデータを転送し、前記データメモリにデ
ータを書き込んだ領域を再度読み出して前記付加情報と
パラメータを確認することを特徴とする。このように構
成することによって、より確実にベリファイ動作を行う
ことができる。
記ホスト側コンピュータからライトコマンドが発行され
た場合に、当該ホスト側コンピュータから転送される一
定量毎のデータに対して、前記付加情報とライトコマン
ド発行時にホスト側コンピュータから発行されるパラメ
ータを追加してデータを転送し、前記データメモリにデ
ータを書き込んだ領域を再度読み出して前記付加情報と
パラメータを確認することを特徴とする。このように構
成することによって、より確実にベリファイ動作を行う
ことができる。
【００１９】
【発明の実施の形態】以下に図面を参照して、本発明の
実施形態を説明する。図１は、本発明のメモリコントロ
ーラの構成を示すブロック図、図２は、当該メモリコン
トローラを用いたデータライト動作の手順を示すフロー
チャートである。
実施形態を説明する。図１は、本発明のメモリコントロ
ーラの構成を示すブロック図、図２は、当該メモリコン
トローラを用いたデータライト動作の手順を示すフロー
チャートである。
【００２０】複数のホストアダプタ１０１はホストイン
ターフェィス１０２を介してメモリコントローラ１０５
に接続されており、また、複数のデータメモリ１０４が
メモリインターフェィス１０３を介してメモリコントロ
ーラ１０５に接続されている。メモリコントローラ１０
５は、ホストアダプタ１０１からの命令を処理する命令
デコーダ１０６と、ホストアダプタ１０１とデータメモ
リ１０４間でのデータ転送動作を制御するＤＭＡ（Dire
ct memory Access）回路１０７、ホストアダプタ１０１
から転送されてきたデータに管理データを追加するＣＲ
Ｃ（巡回冗長検査）生成回路１０８、データメモリから
読み出したデータに対して管理データのチェック及び削
除を行うＣＲＣチェック回路１０９、データメモリ１０
４の管理情報を格納するＴＡＧメモリ１１０、ＴＡＧメ
モリ１１０を管理、検索するサーチエンジン１１１を具
えている。
ターフェィス１０２を介してメモリコントローラ１０５
に接続されており、また、複数のデータメモリ１０４が
メモリインターフェィス１０３を介してメモリコントロ
ーラ１０５に接続されている。メモリコントローラ１０
５は、ホストアダプタ１０１からの命令を処理する命令
デコーダ１０６と、ホストアダプタ１０１とデータメモ
リ１０４間でのデータ転送動作を制御するＤＭＡ（Dire
ct memory Access）回路１０７、ホストアダプタ１０１
から転送されてきたデータに管理データを追加するＣＲ
Ｃ（巡回冗長検査）生成回路１０８、データメモリから
読み出したデータに対して管理データのチェック及び削
除を行うＣＲＣチェック回路１０９、データメモリ１０
４の管理情報を格納するＴＡＧメモリ１１０、ＴＡＧメ
モリ１１０を管理、検索するサーチエンジン１１１を具
えている。
【００２１】ホストアダプタ１０１はホストインターフ
ェィス１０２を介して各命令デコーダ１０６にそれぞれ
接続されており、データメモリ１０４はメモリインター
フェィス１０３を介して各ＤＭＡ回路１０７および各Ｃ
ＲＣ生成回路１０８に接続されている。命令デコーダ１
０６、ＤＭＡ回路１０７、ＣＲＣ生成回路１０８、ＣＲ
Ｃチェック回路１０９、およびデータメモリ１０４は、
各ホストアダプタ１０１についてそれぞれ設けられてお
り、ＴＡＧメモリ１１０とサーチエンジン１１１は複数
の命令デコーダ１０６で共用されている。なお、ホスト
アダプタ１０１と命令デコーダ１０６はホストインター
フェィス１０２において、また、データメモリ１０４と
ＤＭＡ回路１０７とＣＲＣ生成回路１０８はメモリイン
ターフェィス１０３においてクロスして接続されている
ため、各ホストアダプタ１０１はいずれのデータメモリ
１０４にもアクセスすることができる。
ェィス１０２を介して各命令デコーダ１０６にそれぞれ
接続されており、データメモリ１０４はメモリインター
フェィス１０３を介して各ＤＭＡ回路１０７および各Ｃ
ＲＣ生成回路１０８に接続されている。命令デコーダ１
０６、ＤＭＡ回路１０７、ＣＲＣ生成回路１０８、ＣＲ
Ｃチェック回路１０９、およびデータメモリ１０４は、
各ホストアダプタ１０１についてそれぞれ設けられてお
り、ＴＡＧメモリ１１０とサーチエンジン１１１は複数
の命令デコーダ１０６で共用されている。なお、ホスト
アダプタ１０１と命令デコーダ１０６はホストインター
フェィス１０２において、また、データメモリ１０４と
ＤＭＡ回路１０７とＣＲＣ生成回路１０８はメモリイン
ターフェィス１０３においてクロスして接続されている
ため、各ホストアダプタ１０１はいずれのデータメモリ
１０４にもアクセスすることができる。
【００２２】命令デコーダ１０６はホストアダプタ１０
１からのコマンドおよびデータを伝えるためにＤＭＡ回
路１０７に接続されている。また、命令デコーダ１０６
はＣＲＣ生成回路１０８に接続されており、ホストアダ
プタ１０１からの付加情報をＣＲＣ生成回路１０８に伝
えるとともに、CＲＣ生成回路１０８からは命令デコー
ダ１０６を経由してＤＭＡ回路１０７にＣＲＣデータが
送られる。
１からのコマンドおよびデータを伝えるためにＤＭＡ回
路１０７に接続されている。また、命令デコーダ１０６
はＣＲＣ生成回路１０８に接続されており、ホストアダ
プタ１０１からの付加情報をＣＲＣ生成回路１０８に伝
えるとともに、CＲＣ生成回路１０８からは命令デコー
ダ１０６を経由してＤＭＡ回路１０７にＣＲＣデータが
送られる。
【００２３】命令デコーダ１０６は、更にサーチエンジ
ン１１１を介してＴＡＧメモリ１１０に接続されてお
り、ＴＡＧメモリ１１０に格納されているデータメモリ
１０４のデータ格納領域の管理情報をサーチエンジン１
１１を用いて検索することによって、データメモリ１０
４のデータ格納情報を得られるように構成されている。
ン１１１を介してＴＡＧメモリ１１０に接続されてお
り、ＴＡＧメモリ１１０に格納されているデータメモリ
１０４のデータ格納領域の管理情報をサーチエンジン１
１１を用いて検索することによって、データメモリ１０
４のデータ格納情報を得られるように構成されている。
【００２４】次いで、ホストアダプタ１０１からデータ
メモリ１０４に対してデータを転送してデータライト動
作を行う場合の動作を図２を参照して説明する。ホスト
アダプタ１０１は、ホストインターフェィス１０２を介
して命令デコーダ１０６に対してライトコマンドを発行
する（ステップＳ１）。このライトコマンドは、データ
ライト命令、ホストアダプタ１０１で管理している書き
込み先論理アドレス、データ転送長、ファームウエア管
理パラメータから構成されている。なお、ファームウエ
ア管理パラメータには、キャッシュの書き込み先のアド
レスが含まれており、ホストアダプタ１０１が期待する
アドレスと異なるアドレスからデータを読み出した場合
にこれをチェックすることができる。
メモリ１０４に対してデータを転送してデータライト動
作を行う場合の動作を図２を参照して説明する。ホスト
アダプタ１０１は、ホストインターフェィス１０２を介
して命令デコーダ１０６に対してライトコマンドを発行
する（ステップＳ１）。このライトコマンドは、データ
ライト命令、ホストアダプタ１０１で管理している書き
込み先論理アドレス、データ転送長、ファームウエア管
理パラメータから構成されている。なお、ファームウエ
ア管理パラメータには、キャッシュの書き込み先のアド
レスが含まれており、ホストアダプタ１０１が期待する
アドレスと異なるアドレスからデータを読み出した場合
にこれをチェックすることができる。
【００２５】ホストアダプタ１０１からライト命令を受
信した命令デコーダ１０６は、ファームウエア管理パラ
メータをＣＲＣ生成回路１０８に送ると共に、ホストア
ダプタが要求するデータ転送長を持つ空き領域をデータ
メモリ１０４上に確保するべく、ライトコマンドに含ま
れているデータ転送長をサーチエンジン１１１に知らせ
て、データメモリ１０４上の物理アドレスサーチ命令を
発行する（ステップＳ２）。つまり、サーチエンジン１
１１にて、ホストアダプタ１０１が指定するデータ転送
先の論理アドレスを、データメモリ１０４上の物理アド
レスに変換する。
信した命令デコーダ１０６は、ファームウエア管理パラ
メータをＣＲＣ生成回路１０８に送ると共に、ホストア
ダプタが要求するデータ転送長を持つ空き領域をデータ
メモリ１０４上に確保するべく、ライトコマンドに含ま
れているデータ転送長をサーチエンジン１１１に知らせ
て、データメモリ１０４上の物理アドレスサーチ命令を
発行する（ステップＳ２）。つまり、サーチエンジン１
１１にて、ホストアダプタ１０１が指定するデータ転送
先の論理アドレスを、データメモリ１０４上の物理アド
レスに変換する。
【００２６】命令デコーダ１０６からサーチ命令（空き
領域サーチ命令）を受信したサーチエンジン１１１は、
データメモリ１０４のメモリ管理情報が格納されている
ＴＡＧメモリ１１０を検索して、ホストアダプタ１０１
が要求するデータ転送長分の空き領域を確保する（ステ
ップＳ３）。なお、ＴＡＧメモリ１１１は、データメモ
リ１０４の５２０バイト単位毎に１対１の対応で管理を
行う複数のメモリ管理ブロックにて管理が行われてい
る。
領域サーチ命令）を受信したサーチエンジン１１１は、
データメモリ１０４のメモリ管理情報が格納されている
ＴＡＧメモリ１１０を検索して、ホストアダプタ１０１
が要求するデータ転送長分の空き領域を確保する（ステ
ップＳ３）。なお、ＴＡＧメモリ１１１は、データメモ
リ１０４の５２０バイト単位毎に１対１の対応で管理を
行う複数のメモリ管理ブロックにて管理が行われてい
る。
【００２７】このメモリ管理ブロックは固定長であり、
データメモリ１０４の対応するデータ格納領域を表す論
理アドレス、メモリ管理ブロックが現在使用されている
か否かを表す有効フラッグ、及びメモリ管理ブロックに
対応するメモリ領域の使用禁止を示すフラグから構成さ
れている。
データメモリ１０４の対応するデータ格納領域を表す論
理アドレス、メモリ管理ブロックが現在使用されている
か否かを表す有効フラッグ、及びメモリ管理ブロックに
対応するメモリ領域の使用禁止を示すフラグから構成さ
れている。
【００２８】サーチエンジン１１１はＴＡＧメモリ１１
０から、ホストアダプタ１０１が指定しているデータ転
送長分の有効フラグがセットされていないメモリ管理ブ
ロックをサーチして、このメモリ管理ブロックに有効フ
ラッグをセットして（ステップＳ４）、そのメモリ管理
ブロック番号をサーチ完了報告と共に命令デコーダ１０
６に通知する（ステップＳ５）。
０から、ホストアダプタ１０１が指定しているデータ転
送長分の有効フラグがセットされていないメモリ管理ブ
ロックをサーチして、このメモリ管理ブロックに有効フ
ラッグをセットして（ステップＳ４）、そのメモリ管理
ブロック番号をサーチ完了報告と共に命令デコーダ１０
６に通知する（ステップＳ５）。
【００２９】この通知を受けた命令デコーダ１０６は、
ライトデータの転送を許可する“トランスファーレデ
ィ”の通知をホストインターフェィス１０２を介してホ
ストアダプタ１０１に送ると共に、サーチエンジン１１
１から得たメモリ管理ブロック番号と、命令デコーダ１
０６自身が管理しているホストアダプタ１０１からのコ
マンドを管理するコマンド管理番号をＤＭＡ回路１０７
に通知する。“トランスファーレディ”の通知を受けた
ホストアダプタ１０１は、命令デコーダ１０６に対して
データ転送を開始し（ステップＳ６）、一方、ＤＭＡ回
路１０７では、このメモリ管理ブロック番号に５２０を
乗算して、データ転送先であるデータメモリ１０４の物
理アドレスを算出する（ステップＳ７）。
ライトデータの転送を許可する“トランスファーレデ
ィ”の通知をホストインターフェィス１０２を介してホ
ストアダプタ１０１に送ると共に、サーチエンジン１１
１から得たメモリ管理ブロック番号と、命令デコーダ１
０６自身が管理しているホストアダプタ１０１からのコ
マンドを管理するコマンド管理番号をＤＭＡ回路１０７
に通知する。“トランスファーレディ”の通知を受けた
ホストアダプタ１０１は、命令デコーダ１０６に対して
データ転送を開始し（ステップＳ６）、一方、ＤＭＡ回
路１０７では、このメモリ管理ブロック番号に５２０を
乗算して、データ転送先であるデータメモリ１０４の物
理アドレスを算出する（ステップＳ７）。
【００３０】書き込みデータを受信した命令デコーダ１
０６は、ＤＭＡ回路１０７に書き込みデータを、また、
ＣＲＣ生成回路１０８に書き込みデータとコマンド管理
番号を転送する。ＣＲＣ生成回路１０８では、ホストア
ダプタから受信する５１２バイトのデータ単位毎にＣＲ
Ｃを生成し、このＣＲＣ値とファームウエア管理パラメ
ータをＤＭＡ回路１０７に送信する。ＤＭＡ回路１０７
では、上述のようにして算出したデータメモリ１０４の
アドレス領域に対して、ホストアダプタ１０１から転送
されてきた５１２バイトの書き込みデータと、４バイト
のＣＲＣデータと、やはり４バイトのファームウエア管
理データとを、合わせて５２０バイト分のデータとして
書き込みを行う（ステップＳ８）。
０６は、ＤＭＡ回路１０７に書き込みデータを、また、
ＣＲＣ生成回路１０８に書き込みデータとコマンド管理
番号を転送する。ＣＲＣ生成回路１０８では、ホストア
ダプタから受信する５１２バイトのデータ単位毎にＣＲ
Ｃを生成し、このＣＲＣ値とファームウエア管理パラメ
ータをＤＭＡ回路１０７に送信する。ＤＭＡ回路１０７
では、上述のようにして算出したデータメモリ１０４の
アドレス領域に対して、ホストアダプタ１０１から転送
されてきた５１２バイトの書き込みデータと、４バイト
のＣＲＣデータと、やはり４バイトのファームウエア管
理データとを、合わせて５２０バイト分のデータとして
書き込みを行う（ステップＳ８）。
【００３１】データメモリ１０４に対してホストアダプ
タ１０１から受信した全データの転送を完了すると、命
令デコーダ１０６は、ホストアダプタ１０１から受信し
たコマンド管理番号と、ダミーリード命令をＤＭＡ回路
１０７とＣＲＣチェック回路１０９に対して発行する。
この命令を受信したＤＭＡ回路１０７は該当するメモリ
領域からデータリードを行い、ＣＲＣチェック回路１０
９は、データメモリ１０４から転送されてくるデータに
ついて５２０バイト毎にＣＲＣチェックを実施すると共
にパラメータチェックを行ってデータが正しく書き込ま
れていることを確認する（ステップＳ９）。なお、デー
タチェックが完了したら、ＤＭＡ回路１０７に転送され
てきたデータはすべて破棄する。また、上記コマンドを
受信したダミーリードが終了したら、ＣＲＣチェック回
路１０９はチェック結果を命令デコーダ１０６に通知す
る。
タ１０１から受信した全データの転送を完了すると、命
令デコーダ１０６は、ホストアダプタ１０１から受信し
たコマンド管理番号と、ダミーリード命令をＤＭＡ回路
１０７とＣＲＣチェック回路１０９に対して発行する。
この命令を受信したＤＭＡ回路１０７は該当するメモリ
領域からデータリードを行い、ＣＲＣチェック回路１０
９は、データメモリ１０４から転送されてくるデータに
ついて５２０バイト毎にＣＲＣチェックを実施すると共
にパラメータチェックを行ってデータが正しく書き込ま
れていることを確認する（ステップＳ９）。なお、デー
タチェックが完了したら、ＤＭＡ回路１０７に転送され
てきたデータはすべて破棄する。また、上記コマンドを
受信したダミーリードが終了したら、ＣＲＣチェック回
路１０９はチェック結果を命令デコーダ１０６に通知す
る。
【００３２】ＣＲＣチェック回路１０９からダミーリー
ド結果を受信した命令デコーダ１０６は、その結果をラ
イト動作完了通知としてホストアダプタ１０１に通知す
る（ステップＳ１１）。なお、ダミーリード中にＣＲＣ
異常が検出された場合（ステップＳ１０、ＹＥＳ）は、
命令デコーダ１０６はサーチエンジン１１１に対して管
理ブロックインヒビット命令と、その対象となる管理ブ
ロック番号を送付して、異常が検出されたメモリ管理ブ
ロックの使用を禁止するフラグを設定する（ステップＳ
１２）。この禁止フラグの設定によりより、今後そのメ
モリに対するアクセスは行われなくなるので、データメ
モリ１０４のその領域は、ホストアダプタ１０１が意識
することなく書き込みが禁止されることになる。
ド結果を受信した命令デコーダ１０６は、その結果をラ
イト動作完了通知としてホストアダプタ１０１に通知す
る（ステップＳ１１）。なお、ダミーリード中にＣＲＣ
異常が検出された場合（ステップＳ１０、ＹＥＳ）は、
命令デコーダ１０６はサーチエンジン１１１に対して管
理ブロックインヒビット命令と、その対象となる管理ブ
ロック番号を送付して、異常が検出されたメモリ管理ブ
ロックの使用を禁止するフラグを設定する（ステップＳ
１２）。この禁止フラグの設定によりより、今後そのメ
モリに対するアクセスは行われなくなるので、データメ
モリ１０４のその領域は、ホストアダプタ１０１が意識
することなく書き込みが禁止されることになる。
【００３３】上記の実施形態では、データライト動作に
ついて説明したが、データリード時にも、ＴＡＧメモリ
１１０とサーチエンジン１１１を使用して迅速なデータ
リードを行うことができる。この場合、ホストアダプタ
１０１から発行されたリードコマンドを命令デコーダ１
０６が受信解析し、サーチエンジン１１１にてＴＡＧメ
モリ１１０をサーチしてキャッシュメモリアドレスを検
索し、このアドレスをＤＭＡ回路１０７に伝える。ＤＭ
Ａ回路１０７で、キャッシュメモリアドレスから指定さ
れたデータを読みとると共に、ＣＲＣチェック回路１０
９にてＣＲＣのチェックと、パラメータチェックを実施
し、ＣＲＣとパラメータが正常で有れば、ホストアダプ
タ１０１に対してデータを転送する。
ついて説明したが、データリード時にも、ＴＡＧメモリ
１１０とサーチエンジン１１１を使用して迅速なデータ
リードを行うことができる。この場合、ホストアダプタ
１０１から発行されたリードコマンドを命令デコーダ１
０６が受信解析し、サーチエンジン１１１にてＴＡＧメ
モリ１１０をサーチしてキャッシュメモリアドレスを検
索し、このアドレスをＤＭＡ回路１０７に伝える。ＤＭ
Ａ回路１０７で、キャッシュメモリアドレスから指定さ
れたデータを読みとると共に、ＣＲＣチェック回路１０
９にてＣＲＣのチェックと、パラメータチェックを実施
し、ＣＲＣとパラメータが正常で有れば、ホストアダプ
タ１０１に対してデータを転送する。
【００３４】
【発明の効果】上述したとおり、本発明のメモリコント
ローラによれば、コントローラ内部にメモリ管理機能を
内蔵しているので、ホストがデータメモリにアクセスす
る毎にデータメモリの空き領域と、格納領域をサーチす
る必要がなくなり、データメモリに対するアクセススピ
ードが早くなる。また、データの書き込み時にハードウ
エアにてベリファイ動作を実行するようにしたため、確
実にデータの格納を行うことができる。さらに、メモリ
領域の管理もハードウエア的に行っているので、ホスト
アダプタが意識することなくデータメモリの障害領域を
さけてデータを安全に格納することができる。
ローラによれば、コントローラ内部にメモリ管理機能を
内蔵しているので、ホストがデータメモリにアクセスす
る毎にデータメモリの空き領域と、格納領域をサーチす
る必要がなくなり、データメモリに対するアクセススピ
ードが早くなる。また、データの書き込み時にハードウ
エアにてベリファイ動作を実行するようにしたため、確
実にデータの格納を行うことができる。さらに、メモリ
領域の管理もハードウエア的に行っているので、ホスト
アダプタが意識することなくデータメモリの障害領域を
さけてデータを安全に格納することができる。
【図１】本発明のメモリコントローラの構成を示すブロ
ック図である。
ック図である。
【図２】本発明のメモリコントローラにおけるデータラ
イト動作を説明するためのフローチャートである。
イト動作を説明するためのフローチャートである。
【図３】従来のメモリコントローラの構成を示すブロッ
ク図である。
ク図である。
１０１ ホストアダプタ
１０２ ホストインターフェィス
１０３ メモリインターフェィス
１０４ データメモリ
１０５ メモリコントローラ
１０６ 命令デコーダ
１０７ ＤＭＡ回路
１０８ ＣＲＣ生成回路
１０９ ＣＲＣチェック回路
１１０ ＴＡＧメモリ
１１１ サーチエンジン
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｆ 12/16 Ｇ０６Ｆ 12/16 ３１０Ｒ
３２０ ３２０Ｆ
Claims (9)
- 【請求項１】 ホスト側コンピュータと、データメモリ
間に配置され、当該ホスト側コンピュータとデータメモ
リ間におけるデータライト／リード動作を制御するメモ
リコントローラにおいて、前記データメモリのデータ格
納領域のアドレスを管理するデータ格納領域管理手段を
当該メモリコントロール内に設けたことを特徴とするメ
モリコントローラ。 - 【請求項２】 請求項１に記載のメモリコントローラに
おいて、前記データ格納領域管理手段が、前記データメ
モリのデータ格納領域を管理するメモリ管理情報を格納
するＴＡＧメモリと、当該ＴＡＧメモリをサーチするサ
ーチエンジンとを具え、前記ＴＡＧメモリをサーチした
結果に基づいてホスト側コンピュータとデータメモリ間
でデータを転送することを特徴とするメモリコントロー
ラ。 - 【請求項３】 請求項２に記載のメモリコントローラに
おいて、データライト時に、前記ＴＡＧメモリに格納さ
れているデータメモリ管理情報から前記データメモリの
空き領域を検索して、前記ホスト側コンピュータから送
られてきたデータを格納してデータライトを行うことを
特徴とするメモリコントローラ。 - 【請求項４】 請求項２に記載のメモリコントローラに
おいて、データリード時に、前記ホスト側コンピュータ
から送られてきたデータリード領域を、前記ＴＡＧメモ
リに格納されているデータメモリ管理情報に基づいて検
索し、データリードを行うことを特徴とするメモリコン
トローラ。 - 【請求項５】 請求項２乃至４のいずれかに記載のメモ
リコントローラにおいて、前記ＴＡＧメモリが前記デー
タメモリのデータ格納領域の予め決められた容量単位に
対応付けされた管理ブロックで構成されており、前記ホ
スト側コンピュータとデータメモリ間でデータを転送す
る場合にこの管理ブロック番号を用いてアドレス管理を
行うことを特徴とするメモリコントローラ。 - 【請求項６】 請求項１乃至５のいずれかに記載のメモ
リコントローラにおいて、前記ホスト側コンピュータと
データメモリ間でデータを転送する手段が、前記ホスト
側コンピュータに接続された命令デコーダと、ＤＭＡと
を具えることを特徴とするメモリコントローラ。 - 【請求項７】 請求項１乃至６のいずれかに記載のメモ
リコントローラが、更に、前記ホスト側コンピュータか
ら受信したデータに付加情報を生成する付加情報生成回
路と、前記ホスト側コンピュータへ送信するデータの付
加情報をチェックする付加情報チェック回路とを具える
ことを特徴とするメモリコントローラ。 - 【請求項８】 請求項１乃至６のいずれかに記載のメモ
リコントローラにおいて、前記データメモリに対するア
クセス時に、アンコレクタブルエラーが生じるか、ある
いは同じアドレスにコレクタブルエラーが複数回発生し
た場合に、前記エラーが発生したメモリ領域を示すＴＡ
Ｇメモリの管理ブロックの使用を禁止することを特徴と
するメモリコントローラ。 - 【請求項９】 請求項１乃至７のいずれかに記載のメモ
リコントローラにおいて、前記ホスト側コンピュータか
らライトコマンドが発行された場合に、当該ホスト側コ
ンピュータから転送される一定量毎のデータに対して、
前記付加情報とライトコマンド発行時にホスト側コンピ
ュータから発行されるパラメータを追加してデータを転
送し、前記データメモリにデータを書き込んだ領域を再
度読み出して前記付加情報とパラメータを確認すること
を特徴とするメモリコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002082370A JP2003280981A (ja) | 2002-03-25 | 2002-03-25 | メモリコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002082370A JP2003280981A (ja) | 2002-03-25 | 2002-03-25 | メモリコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003280981A true JP2003280981A (ja) | 2003-10-03 |
Family
ID=29230584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002082370A Pending JP2003280981A (ja) | 2002-03-25 | 2002-03-25 | メモリコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003280981A (ja) |
-
2002
- 2002-03-25 JP JP2002082370A patent/JP2003280981A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE46013E1 (en) | Method and controller for performing a copy-back operation | |
| US6760814B2 (en) | Methods and apparatus for loading CRC values into a CRC cache in a storage controller | |
| US7590884B2 (en) | Storage system, storage control device, and storage control method detecting read error response and performing retry read access to determine whether response includes an error or is valid | |
| US5406529A (en) | Flash non-volatile memory | |
| US20140250348A1 (en) | Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device | |
| US8990462B2 (en) | Storage device, computing system including the same and data transferring method thereof | |
| US20110041005A1 (en) | Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System | |
| US20110040924A1 (en) | Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code | |
| US9613718B2 (en) | Detection system for detecting fail block using logic block address and data buffer address in a storage tester | |
| TW201730892A (zh) | 邏輯性移除非揮發性記憶體儲存裝置缺陷頁之裝置及方法 | |
| KR20160074025A (ko) | 데이터 저장 장치의 동작 방법 | |
| US7921265B2 (en) | Data access method, channel adapter, and data access control device | |
| US6901551B1 (en) | Method and apparatus for protection of data utilizing CRC | |
| JP2002109895A (ja) | 半導体記憶装置 | |
| JP4390694B2 (ja) | Ｄｍａ回路及びこれを用いたディスクアレイ装置 | |
| JP2003280981A (ja) | メモリコントローラ | |
| JPH0729392A (ja) | 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置 | |
| JP2001134496A (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| WO2018040804A1 (zh) | 一种存储器块处理方法、装置和计算机存储介质 | |
| US9639417B2 (en) | Storage control apparatus and control method | |
| US11200172B2 (en) | Storage system and method of controlling storage system | |
| JP5601053B2 (ja) | 制御装置、制御モジュールおよび制御方法 | |
| JP2011065313A (ja) | ストレージデバイス | |
| CN116893985A (zh) | 用于预填充地址转换高速缓存的系统和方法 | |
| JP2023136080A (ja) | メモリシステムおよび情報処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |