JP2003273732A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2003273732A JP2003273732A JP2002077053A JP2002077053A JP2003273732A JP 2003273732 A JP2003273732 A JP 2003273732A JP 2002077053 A JP2002077053 A JP 2002077053A JP 2002077053 A JP2002077053 A JP 2002077053A JP 2003273732 A JP2003273732 A JP 2003273732A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- output
- input
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/02—Reversible analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】本発明は、回路の規模を最小限に抑えながら短
いシーケンスでオフセット自動調整可能なディジタル・
アナログ変換回路を提供することを目的とする。 【解決手段】集積回路は、ディジタル出力信号をアナロ
グ出力信号に変換して出力するアナログ信号出力部と、
受信したアナログ入力信号をディジタル入力信号に変換
するアナログ信号入力部と、アナログ信号出力部からア
ナログ信号入力部へアナログ出力信号をアナログ入力信
号として供給する信号経路を形成するスイッチ回路と、
信号経路を介してアナログ信号出力部から出力オフセッ
トをアナログ信号入力部へ供給することにより出力オフ
セットと入力オフセットとを含んだディジタル入力信号
を検出し、検出されたディジタル入力信号から求めた出
力オフセット及び入力オフセットに応じてアナログ信号
出力部及びアナログ信号入力部それぞれのオフセットを
相殺するオフセット調整制御回路を含む。
いシーケンスでオフセット自動調整可能なディジタル・
アナログ変換回路を提供することを目的とする。 【解決手段】集積回路は、ディジタル出力信号をアナロ
グ出力信号に変換して出力するアナログ信号出力部と、
受信したアナログ入力信号をディジタル入力信号に変換
するアナログ信号入力部と、アナログ信号出力部からア
ナログ信号入力部へアナログ出力信号をアナログ入力信
号として供給する信号経路を形成するスイッチ回路と、
信号経路を介してアナログ信号出力部から出力オフセッ
トをアナログ信号入力部へ供給することにより出力オフ
セットと入力オフセットとを含んだディジタル入力信号
を検出し、検出されたディジタル入力信号から求めた出
力オフセット及び入力オフセットに応じてアナログ信号
出力部及びアナログ信号入力部それぞれのオフセットを
相殺するオフセット調整制御回路を含む。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にディジタル
及びアナログ間で信号変換するディジタル・アナログ変
換回路を備えた集積回路に関し、詳しくは自動オフセッ
ト調整機能を有するディジタル・アナログ変換回路を備
えた集積回路に関する。
及びアナログ間で信号変換するディジタル・アナログ変
換回路を備えた集積回路に関し、詳しくは自動オフセッ
ト調整機能を有するディジタル・アナログ変換回路を備
えた集積回路に関する。
【従来の技術】アナログベースバンドＬＳＩ等の信号処
理回路において、ディジタル及びアナログ間で信号変換
するディジタル・アナログ変換回路は、変換後の信号が
所定のレベルからずれてオフセットが生じるために、こ
のオフセットを自動的に調整する機構が必要になる。従
来のオフセット自動調整機構においては、ディジタルか
らアナログへ変換してアナログ信号を出力する送信側と
アナログ信号を受信してアナログからディジタルに変換
する受信側とで、それぞれオフセット測定用のＡＤＣ
（Analog to Digital Converter）及びＤＡＣ（Digital
to Analog Converter）を設けることで別々にオフセッ
ト自動調整を実行する。
理回路において、ディジタル及びアナログ間で信号変換
するディジタル・アナログ変換回路は、変換後の信号が
所定のレベルからずれてオフセットが生じるために、こ
のオフセットを自動的に調整する機構が必要になる。従
来のオフセット自動調整機構においては、ディジタルか
らアナログへ変換してアナログ信号を出力する送信側と
アナログ信号を受信してアナログからディジタルに変換
する受信側とで、それぞれオフセット測定用のＡＤＣ
（Analog to Digital Converter）及びＤＡＣ（Digital
to Analog Converter）を設けることで別々にオフセッ
ト自動調整を実行する。
【０００２】送信側では、出力差動信号の正側と負側と
にそれぞれオフセット調整機構を設け、別々にオフセッ
ト自動調整を実行する。正側では、信号ＤＡ変換用のＤ
ＡＣをコード１２８（中間点のコード）に設定して信号
出力端の電位を中間電位に設定する。この際の信号出力
端の電位は、実際には所望の基準電位からずれてオフセ
ットを含んだものとなる。この信号出力端の電位をオフ
セット測定用ＡＤＣによりディジタルコードに変換する
ことにより、出力端の電位を測定する。測定値のディジ
タルコードと基準電圧に対応するコードとを比較するこ
とで、オフセットに相当するコード差であるオフセット
コードを求めることが出来る。このオフセットコードを
用いて、オフセットがゼロになるように調整する。出力
差動信号の負側においても同様のオフセット測定及びオ
フセット調整が行われる。
にそれぞれオフセット調整機構を設け、別々にオフセッ
ト自動調整を実行する。正側では、信号ＤＡ変換用のＤ
ＡＣをコード１２８（中間点のコード）に設定して信号
出力端の電位を中間電位に設定する。この際の信号出力
端の電位は、実際には所望の基準電位からずれてオフセ
ットを含んだものとなる。この信号出力端の電位をオフ
セット測定用ＡＤＣによりディジタルコードに変換する
ことにより、出力端の電位を測定する。測定値のディジ
タルコードと基準電圧に対応するコードとを比較するこ
とで、オフセットに相当するコード差であるオフセット
コードを求めることが出来る。このオフセットコードを
用いて、オフセットがゼロになるように調整する。出力
差動信号の負側においても同様のオフセット測定及びオ
フセット調整が行われる。
【０００３】受信側では、基準電位を受信端に入力し、
信号ＡＤ変換用のＡＤＣにより生成されたディジタルコ
ードを測定する。このディジタルコードと基準コード
（例えば１２８）とを比較することで、オフセットコー
ドを求めることが出来る。このオフセットコードを用い
て、オフセットがゼロになるように調整する。
信号ＡＤ変換用のＡＤＣにより生成されたディジタルコ
ードを測定する。このディジタルコードと基準コード
（例えば１２８）とを比較することで、オフセットコー
ドを求めることが出来る。このオフセットコードを用い
て、オフセットがゼロになるように調整する。
【発明が解決しようとする課題】従来のオフセット自動
調整においては、上記のようにオフセット測定用として
ＡＤＣを設ける必要があり、回路面積及び消費電力が増
大する。また送信側でオフセット測定及びオフセット調
整のシーケンスを実行すると共に、これとは独立に受信
側でオフセット測定及びオフセット調整のシーケンスを
実行する必要があり、オフセット調整に時間がかかると
いう問題がある。
調整においては、上記のようにオフセット測定用として
ＡＤＣを設ける必要があり、回路面積及び消費電力が増
大する。また送信側でオフセット測定及びオフセット調
整のシーケンスを実行すると共に、これとは独立に受信
側でオフセット測定及びオフセット調整のシーケンスを
実行する必要があり、オフセット調整に時間がかかると
いう問題がある。
【０００４】以上を鑑みて、本発明は、オフセット自動
調整に専用である回路の規模を最小限に抑えると共に、
短いシーケンスでオフセット自動調整可能なディジタル
・アナログ変換回路を提供することを目的とする。
調整に専用である回路の規模を最小限に抑えると共に、
短いシーケンスでオフセット自動調整可能なディジタル
・アナログ変換回路を提供することを目的とする。
【課題を解決するための手段】本発明による集積回路
は、ディジタル出力信号をアナログ出力信号に変換して
出力するアナログ信号出力部と、受信したアナログ入力
信号をディジタル入力信号に変換するアナログ信号入力
部と、該アナログ信号出力部から該アナログ信号入力部
へ該アナログ出力信号を該アナログ入力信号として供給
する信号経路を形成するスイッチ回路と、該信号経路を
介して該アナログ信号出力部から出力オフセットを該ア
ナログ信号入力部へ供給することにより該出力オフセッ
トと入力オフセットとを含んだ該ディジタル入力信号を
検出し、該検出されたディジタル入力信号から求めた該
出力オフセット及び該入力オフセットに応じて該アナロ
グ信号出力部及び該アナログ信号入力部それぞれのオフ
セットを相殺するオフセット調整制御回路を含む。
は、ディジタル出力信号をアナログ出力信号に変換して
出力するアナログ信号出力部と、受信したアナログ入力
信号をディジタル入力信号に変換するアナログ信号入力
部と、該アナログ信号出力部から該アナログ信号入力部
へ該アナログ出力信号を該アナログ入力信号として供給
する信号経路を形成するスイッチ回路と、該信号経路を
介して該アナログ信号出力部から出力オフセットを該ア
ナログ信号入力部へ供給することにより該出力オフセッ
トと入力オフセットとを含んだ該ディジタル入力信号を
検出し、該検出されたディジタル入力信号から求めた該
出力オフセット及び該入力オフセットに応じて該アナロ
グ信号出力部及び該アナログ信号入力部それぞれのオフ
セットを相殺するオフセット調整制御回路を含む。
【０００５】上記本発明においては、アナログ信号出力
部とアナログ信号入力部との間を接続する信号経路を設
け、アナログ信号出力部のアナログ出力をアナログ信号
入力部を介してディジタル変換することで、出力オフセ
ットと入力オフセットとを同時に測定することが出来
る。この際、条件を変えて測定を繰り返すことにより出
力オフセットの測定値と入力オフセットの測定値とを分
離することが可能であり、これによりアナログ信号出力
部とアナログ信号入力部それぞれのオフセットを調整す
ることが出来る。
部とアナログ信号入力部との間を接続する信号経路を設
け、アナログ信号出力部のアナログ出力をアナログ信号
入力部を介してディジタル変換することで、出力オフセ
ットと入力オフセットとを同時に測定することが出来
る。この際、条件を変えて測定を繰り返すことにより出
力オフセットの測定値と入力オフセットの測定値とを分
離することが可能であり、これによりアナログ信号出力
部とアナログ信号入力部それぞれのオフセットを調整す
ることが出来る。
【発明の実施の形態】以下に、本発明の実施例を添付の
図面を用いて詳細に説明する。
図面を用いて詳細に説明する。
【０００６】図１乃至図３は、本発明によるディジタル
・アナログ変換回路の第１の実施例を示す図である。
・アナログ変換回路の第１の実施例を示す図である。
【０００７】図１に示されるように、本発明によるディ
ジタル・アナログ変換回路は、オフセット調整制御回路
１１、ＤＡＣ１２、ローパスフィルタ（ＬＰＦ）１３、
電子ボリューム（ＥＶ）１４、ローパスフィルタ（ＬＰ
Ｆ）１５、電子ボリューム（ＥＶ）１６、ＡＤＣ１７、
及びスイッチ回路１８乃至２１を含む。ＤＡＣ１２、ロ
ーパスフィルタ１３、及び電子ボリューム１４等が、デ
ィジタル信号をアナログに変換して差動出力信号ＯＵＴ
＿Ｐ及びＯＵＴ＿Ｍとして出力するアナログ出力部３１
を構成する。またローパスフィルタ１５、電子ボリュー
ム１６、及びＡＤＣ１７が、差動入力信号ＩＮ＿Ｐ及び
ＩＮ＿Ｍをアナログからディジタルに変換してディジタ
ル信号として出力するアナログ入力部３２を構成する。
例えば送受信信号処理回路に用いられる場合には、アナ
ログ出力部３１が送信部に相当し、アナログ入力部３２
が受信部に相当する。
ジタル・アナログ変換回路は、オフセット調整制御回路
１１、ＤＡＣ１２、ローパスフィルタ（ＬＰＦ）１３、
電子ボリューム（ＥＶ）１４、ローパスフィルタ（ＬＰ
Ｆ）１５、電子ボリューム（ＥＶ）１６、ＡＤＣ１７、
及びスイッチ回路１８乃至２１を含む。ＤＡＣ１２、ロ
ーパスフィルタ１３、及び電子ボリューム１４等が、デ
ィジタル信号をアナログに変換して差動出力信号ＯＵＴ
＿Ｐ及びＯＵＴ＿Ｍとして出力するアナログ出力部３１
を構成する。またローパスフィルタ１５、電子ボリュー
ム１６、及びＡＤＣ１７が、差動入力信号ＩＮ＿Ｐ及び
ＩＮ＿Ｍをアナログからディジタルに変換してディジタ
ル信号として出力するアナログ入力部３２を構成する。
例えば送受信信号処理回路に用いられる場合には、アナ
ログ出力部３１が送信部に相当し、アナログ入力部３２
が受信部に相当する。
【０００８】オフセット調整制御回路１１は、ＤＡＣ１
２とＡＤＣ１７にオフセット調整コードを供給すること
によりオフセットを調整する。オフセット調整制御回路
１１は更に、スイッチ回路１８乃至２０に信号パス切換
信号を供給することにより、スイッチ回路１８乃至２０
の切換状態を制御する。またオフセット調整制御回路１
１は、オフセット自動調整時にＤＡＣ１２にスイッチ回
路２１を介して接続される端子を有する。スイッチ回路
１８は、差動出力信号ＯＵＴ＿Ｐ及びＯＵＴ＿Ｍにそれ
ぞれ対応して正側のスイッチと負側のスイッチを含む。
またスイッチ回路１９は、差動入力信号ＩＮ＿Ｐ及びＩ
Ｎ＿Ｍにそれぞれ対応して正側のスイッチと負側のスイ
ッチを含む。これらのスイッチは、例えばＰＭＯＳトラ
ンジスタとＮＭＯＳトランジスタとを並列接続したトラ
ンスファーゲートで構成したアナログスイッチであって
よい。
２とＡＤＣ１７にオフセット調整コードを供給すること
によりオフセットを調整する。オフセット調整制御回路
１１は更に、スイッチ回路１８乃至２０に信号パス切換
信号を供給することにより、スイッチ回路１８乃至２０
の切換状態を制御する。またオフセット調整制御回路１
１は、オフセット自動調整時にＤＡＣ１２にスイッチ回
路２１を介して接続される端子を有する。スイッチ回路
１８は、差動出力信号ＯＵＴ＿Ｐ及びＯＵＴ＿Ｍにそれ
ぞれ対応して正側のスイッチと負側のスイッチを含む。
またスイッチ回路１９は、差動入力信号ＩＮ＿Ｐ及びＩ
Ｎ＿Ｍにそれぞれ対応して正側のスイッチと負側のスイ
ッチを含む。これらのスイッチは、例えばＰＭＯＳトラ
ンジスタとＮＭＯＳトランジスタとを並列接続したトラ
ンスファーゲートで構成したアナログスイッチであって
よい。
【０００９】図１にはオフセット自動調整シーケンスの
第１段階が実行される様子を示す。図２はオフセット自
動調整シーケンスの第２段階が実行される様子を示し、
図３はオフセット自動調整が完了した状態を示す。
第１段階が実行される様子を示す。図２はオフセット自
動調整シーケンスの第２段階が実行される様子を示し、
図３はオフセット自動調整が完了した状態を示す。
【００１０】図１に示されるように、まずオフセット調
整制御回路１１がスイッチ回路１８の切換状態を制御し
て、電子ボリューム１４の正側及び負側の出力がスイッ
チ回路２０に供給されるように信号経路を接続する。ま
たスイッチ回路２０の切換状態を制御して、スイッチ回
路１８の正側スイッチの出力がスイッチ回路１９の正側
スイッチに供給され、スイッチ回路１８の負側スイッチ
の出力がスイッチ回路１９の負側スイッチに供給される
ように信号経路を接続する。また更にスイッチ回路１９
の切換状態を制御して、スイッチ回路２０から供給され
る信号がローパスフィルタ１５に供給されるように信号
経路を接続する。これによって、アナログ出力部３１の
正側の出力がアナログ入力部３２の正側として入力さ
れ、アナログ出力部３１の負側の出力がアナログ入力部
３２の負側の入力とされる。
整制御回路１１がスイッチ回路１８の切換状態を制御し
て、電子ボリューム１４の正側及び負側の出力がスイッ
チ回路２０に供給されるように信号経路を接続する。ま
たスイッチ回路２０の切換状態を制御して、スイッチ回
路１８の正側スイッチの出力がスイッチ回路１９の正側
スイッチに供給され、スイッチ回路１８の負側スイッチ
の出力がスイッチ回路１９の負側スイッチに供給される
ように信号経路を接続する。また更にスイッチ回路１９
の切換状態を制御して、スイッチ回路２０から供給され
る信号がローパスフィルタ１５に供給されるように信号
経路を接続する。これによって、アナログ出力部３１の
正側の出力がアナログ入力部３２の正側として入力さ
れ、アナログ出力部３１の負側の出力がアナログ入力部
３２の負側の入力とされる。
【００１１】また更にオフセット調整制御回路１１は、
ＤＡＣ１２にスイッチ回路２１を介して電位０を出力す
る。この電位０が、ＤＡＣ１２、ローパスフィルタ１
３、及び電子ボリューム１４を介して、電子ボリューム
１４の正負出力間に未調整出力オフセット量Ａとして現
れる。なおこの際、オフセット調整制御回路１１からＤ
ＡＣ１２及び１７へ供給するオフセット調整コードは０
としておく。
ＤＡＣ１２にスイッチ回路２１を介して電位０を出力す
る。この電位０が、ＤＡＣ１２、ローパスフィルタ１
３、及び電子ボリューム１４を介して、電子ボリューム
１４の正負出力間に未調整出力オフセット量Ａとして現
れる。なおこの際、オフセット調整制御回路１１からＤ
ＡＣ１２及び１７へ供給するオフセット調整コードは０
としておく。
【００１２】未調整出力オフセット量Ａは、そのままロ
ーパスフィルタ１５に入力される。この未調整出力オフ
セット量Ａに、ローパスフィルタ１５及び電子ボリュー
ム１６の未調整入力オフセットＢが加算され、ＡＤＣ１
７の出力コードＸは未調整出力オフセット量Ａと未調整
入力オフセットＢとの和であるＢ＋Ａとなる。
ーパスフィルタ１５に入力される。この未調整出力オフ
セット量Ａに、ローパスフィルタ１５及び電子ボリュー
ム１６の未調整入力オフセットＢが加算され、ＡＤＣ１
７の出力コードＸは未調整出力オフセット量Ａと未調整
入力オフセットＢとの和であるＢ＋Ａとなる。
【００１３】次に図２に示されるように、オフセット調
整制御回路１１がスイッチ回路１８の切換状態を制御し
て、電子ボリューム１４の正側及び負側の出力がスイッ
チ回路２０に供給されるように信号経路を接続する。ま
たスイッチ回路２０の切換状態を制御して、スイッチ回
路１８の正側スイッチの出力がスイッチ回路１９の負側
スイッチに供給され、スイッチ回路１８の負側スイッチ
の出力がスイッチ回路１９の正側スイッチに供給される
ように信号経路を接続する。また更にスイッチ回路１９
の切換状態を制御して、スイッチ回路２０から供給され
る信号がローパスフィルタ１５に供給されるように信号
経路を接続する。これによって、アナログ出力部３１の
正側の出力がアナログ入力部３２の負側として入力さ
れ、アナログ出力部３１の負側の出力がアナログ入力部
３２の正側の入力とされる。
整制御回路１１がスイッチ回路１８の切換状態を制御し
て、電子ボリューム１４の正側及び負側の出力がスイッ
チ回路２０に供給されるように信号経路を接続する。ま
たスイッチ回路２０の切換状態を制御して、スイッチ回
路１８の正側スイッチの出力がスイッチ回路１９の負側
スイッチに供給され、スイッチ回路１８の負側スイッチ
の出力がスイッチ回路１９の正側スイッチに供給される
ように信号経路を接続する。また更にスイッチ回路１９
の切換状態を制御して、スイッチ回路２０から供給され
る信号がローパスフィルタ１５に供給されるように信号
経路を接続する。これによって、アナログ出力部３１の
正側の出力がアナログ入力部３２の負側として入力さ
れ、アナログ出力部３１の負側の出力がアナログ入力部
３２の正側の入力とされる。
【００１４】この場合、未調整出力オフセット量Ａは、
反転され−Ａとしてローパスフィルタ１５に入力され
る。この反転未調整出力オフセット量−Ａに、ローパス
フィルタ１５及び電子ボリューム１６の未調整入力オフ
セットＢが加算され、ＡＤＣ１７の出力コードＹは反転
未調整出力オフセット量−Ａと未調整入力オフセットＢ
との和であるＢ−Ａとなる。
反転され−Ａとしてローパスフィルタ１５に入力され
る。この反転未調整出力オフセット量−Ａに、ローパス
フィルタ１５及び電子ボリューム１６の未調整入力オフ
セットＢが加算され、ＡＤＣ１７の出力コードＹは反転
未調整出力オフセット量−Ａと未調整入力オフセットＢ
との和であるＢ−Ａとなる。
【００１５】オフセット調整制御回路１１は、上記のよ
うにして求めた出力コードＸ及びＹとから、 Ａ＝（Ｘ−Ｙ）／２ Ｂ＝（Ｘ＋Ｙ）／２ として未調整出力オフセット量Ａと未調整入力オフセッ
ト量Ｂを求める。
うにして求めた出力コードＸ及びＹとから、 Ａ＝（Ｘ−Ｙ）／２ Ｂ＝（Ｘ＋Ｙ）／２ として未調整出力オフセット量Ａと未調整入力オフセッ
ト量Ｂを求める。
【００１６】図３に示すように、オフセット調整制御回
路１１は、ＤＡＣ１２にオフセット調整コードＡを供給
して出力オフセットを相殺し、またＡＤＣ１７にオフセ
ット調整コードＢを供給して入力オフセットを相殺す
る。またこの際スイッチ回路２１は、オフセット調整制
御回路１１をＤＡＣ１２から切離して、外部から供給さ
れるディジタル信号をＤＡＣ１２に供給する。オフセッ
ト調整制御回路１１は、スイッチ回路１８を制御して、
電子ボリューム１４の出力がアナログ出力部３１の差動
出力信号ＯＵＴ＿Ｐ及びＯＵＴ＿Ｍとして出力されるよ
うに経路を接続する。またスイッチ回路１９を制御し
て、アナログ入力部３２への差動入力信号ＩＮ＿Ｐ及び
ＩＮ＿Ｍがローパスフィルタ１５に供給されるように経
路を接続する。これにより、オフセット調整されたアナ
ログ信号をアナログ出力部３１から出力すると共に、ア
ナログ入力部３２における変換後のディジタル信号をオ
フセット調整することが出来る。
路１１は、ＤＡＣ１２にオフセット調整コードＡを供給
して出力オフセットを相殺し、またＡＤＣ１７にオフセ
ット調整コードＢを供給して入力オフセットを相殺す
る。またこの際スイッチ回路２１は、オフセット調整制
御回路１１をＤＡＣ１２から切離して、外部から供給さ
れるディジタル信号をＤＡＣ１２に供給する。オフセッ
ト調整制御回路１１は、スイッチ回路１８を制御して、
電子ボリューム１４の出力がアナログ出力部３１の差動
出力信号ＯＵＴ＿Ｐ及びＯＵＴ＿Ｍとして出力されるよ
うに経路を接続する。またスイッチ回路１９を制御し
て、アナログ入力部３２への差動入力信号ＩＮ＿Ｐ及び
ＩＮ＿Ｍがローパスフィルタ１５に供給されるように経
路を接続する。これにより、オフセット調整されたアナ
ログ信号をアナログ出力部３１から出力すると共に、ア
ナログ入力部３２における変換後のディジタル信号をオ
フセット調整することが出来る。
【００１７】以上のように、本発明においては、アナロ
グ出力部３１とアナログ入力部３２との間を接続する信
号経路を設け、アナログ出力部３１の出力をアナログ入
力部３２を介してディジタル変換することで、出力オフ
セットと入力オフセットとを同時に測定することが出来
る。この際、条件を変えて測定を繰り返すことにより出
力オフセットの測定値と入力オフセットの測定値とを分
離し、それぞれのオフセットを調整することが可能にな
る。
グ出力部３１とアナログ入力部３２との間を接続する信
号経路を設け、アナログ出力部３１の出力をアナログ入
力部３２を介してディジタル変換することで、出力オフ
セットと入力オフセットとを同時に測定することが出来
る。この際、条件を変えて測定を繰り返すことにより出
力オフセットの測定値と入力オフセットの測定値とを分
離し、それぞれのオフセットを調整することが可能にな
る。
【００１８】図４乃至図６は、本発明によるディジタル
・アナログ変換回路の第２の実施例を示す図である。図
４乃至図６において、図１乃至図３と同一の要素は同一
の番号で参照され、その説明は省略される。
・アナログ変換回路の第２の実施例を示す図である。図
４乃至図６において、図１乃至図３と同一の要素は同一
の番号で参照され、その説明は省略される。
【００１９】図４に示されるように、第２実施例による
ディジタル・アナログ変換回路は、第１実施例のオフセ
ット調整制御回路１１の代わりに、オフセット調整制御
回路１１Ａを含む。オフセット調整制御回路１１Ａは、
電子ボリューム１４と電子ボリューム１６にオフセット
調整コードを供給することによりオフセットを調整す
る。オフセット調整制御回路１１Ａは更に、スイッチ回
路１８及び１９に信号パス切換信号を供給することによ
り、スイッチ回路１８及び１９の切換状態を制御する。
またオフセット調整制御回路１１Ａは、オフセット自動
調整時にＤＡＣ１２にスイッチ回路２１を介して接続さ
れる端子を有する。
ディジタル・アナログ変換回路は、第１実施例のオフセ
ット調整制御回路１１の代わりに、オフセット調整制御
回路１１Ａを含む。オフセット調整制御回路１１Ａは、
電子ボリューム１４と電子ボリューム１６にオフセット
調整コードを供給することによりオフセットを調整す
る。オフセット調整制御回路１１Ａは更に、スイッチ回
路１８及び１９に信号パス切換信号を供給することによ
り、スイッチ回路１８及び１９の切換状態を制御する。
またオフセット調整制御回路１１Ａは、オフセット自動
調整時にＤＡＣ１２にスイッチ回路２１を介して接続さ
れる端子を有する。
【００２０】図４にはオフセット自動調整シーケンスの
第１段階が実行される様子を示す。図５はオフセット自
動調整シーケンスの第２段階が実行される様子を示し、
図６はオフセット自動調整が完了した状態を示す。
第１段階が実行される様子を示す。図５はオフセット自
動調整シーケンスの第２段階が実行される様子を示し、
図６はオフセット自動調整が完了した状態を示す。
【００２１】図４に示されるように、まずオフセット調
整制御回路１１がスイッチ回路１８の切換状態を制御し
て、電子ボリューム１４の正側の出力がスイッチ回路１
９の正側のスイッチに供給され、電子ボリューム１４の
負側の出力がスイッチ回路１９の負側のスイッチに供給
されるように信号経路を接続する。また更にスイッチ回
路１９の切換状態を制御して、スイッチ回路１８から供
給される信号がローパスフィルタ１５に供給されるよう
に信号経路を接続する。これによって、アナログ出力部
３１の正側の出力がアナログ入力部３２の正側として入
力され、アナログ出力部３１の負側の出力がアナログ入
力部３２の負側の入力とされる。
整制御回路１１がスイッチ回路１８の切換状態を制御し
て、電子ボリューム１４の正側の出力がスイッチ回路１
９の正側のスイッチに供給され、電子ボリューム１４の
負側の出力がスイッチ回路１９の負側のスイッチに供給
されるように信号経路を接続する。また更にスイッチ回
路１９の切換状態を制御して、スイッチ回路１８から供
給される信号がローパスフィルタ１５に供給されるよう
に信号経路を接続する。これによって、アナログ出力部
３１の正側の出力がアナログ入力部３２の正側として入
力され、アナログ出力部３１の負側の出力がアナログ入
力部３２の負側の入力とされる。
【００２２】この際、オフセット調整制御回路１１Ａ
は、電子ボリューム１４及び１６の増幅率を１に設定し
ておく。またオフセット調整制御回路１１Ａから電子ボ
リューム１４及び１６へ供給するオフセット調整コード
は０としておく。
は、電子ボリューム１４及び１６の増幅率を１に設定し
ておく。またオフセット調整制御回路１１Ａから電子ボ
リューム１４及び１６へ供給するオフセット調整コード
は０としておく。
【００２３】電子ボリューム１４の出力に現れる未調整
出力オフセット量Ａは、そのままローパスフィルタ１５
に入力される。この未調整出力オフセット量Ａに、ロー
パスフィルタ１５及び電子ボリューム１６の未調整入力
オフセットＢが加算され、ＡＤＣ１７の出力コードＸは
未調整出力オフセット量Ａと未調整入力オフセットＢと
の和であるＢ＋Ａとなる。
出力オフセット量Ａは、そのままローパスフィルタ１５
に入力される。この未調整出力オフセット量Ａに、ロー
パスフィルタ１５及び電子ボリューム１６の未調整入力
オフセットＢが加算され、ＡＤＣ１７の出力コードＸは
未調整出力オフセット量Ａと未調整入力オフセットＢと
の和であるＢ＋Ａとなる。
【００２４】次に図５に示されるように、スイッチ回路
１８及び１９の切換状態は図４の状態のままで、オフセ
ット調整制御回路１１Ａが電子ボリューム１４の増幅率
をｋに設定する。この場合、電子ボリューム１４の出力
において未調整出力オフセット量はｋＡとなり、ローパ
スフィルタ１５に入力される。この反転未調整出力オフ
セット量ｋＡに、ローパスフィルタ１５及び電子ボリュ
ーム１６の未調整入力オフセットＢが加算され、ＡＤＣ
１７の出力コードＹはＢ＋ｋＡとなる。
１８及び１９の切換状態は図４の状態のままで、オフセ
ット調整制御回路１１Ａが電子ボリューム１４の増幅率
をｋに設定する。この場合、電子ボリューム１４の出力
において未調整出力オフセット量はｋＡとなり、ローパ
スフィルタ１５に入力される。この反転未調整出力オフ
セット量ｋＡに、ローパスフィルタ１５及び電子ボリュ
ーム１６の未調整入力オフセットＢが加算され、ＡＤＣ
１７の出力コードＹはＢ＋ｋＡとなる。
【００２５】オフセット調整制御回路１１は、上記のよ
うにして求めた出力コードＸ及びＹとから、 Ａ＝（Ｘ−Ｙ）／（１−ｋ） Ｂ＝（ｋＸ−Ｙ）／（ｋ−１） として未調整出力オフセット量Ａと未調整入力オフセッ
ト量Ｂを求める。
うにして求めた出力コードＸ及びＹとから、 Ａ＝（Ｘ−Ｙ）／（１−ｋ） Ｂ＝（ｋＸ−Ｙ）／（ｋ−１） として未調整出力オフセット量Ａと未調整入力オフセッ
ト量Ｂを求める。
【００２６】図６に示すように、オフセット調整制御回
路１１Ａは、オフセット調整制御回路１１は、電子ボリ
ューム１４にオフセット調整コードＡを供給して出力オ
フセットを相殺し、また電子ボリューム１６にオフセッ
ト調整コードＢを供給して入力オフセットを相殺する。
またスイッチ回路１８、１９、及び２１を制御して、オ
フセット自動調整完了後の信号伝達経路を確立する。こ
れにより、オフセット調整されたアナログ信号をアナロ
グ出力部３１から出力すると共に、アナログ入力部３２
における変換後のディジタル信号をオフセット調整する
ことが出来る。
路１１Ａは、オフセット調整制御回路１１は、電子ボリ
ューム１４にオフセット調整コードＡを供給して出力オ
フセットを相殺し、また電子ボリューム１６にオフセッ
ト調整コードＢを供給して入力オフセットを相殺する。
またスイッチ回路１８、１９、及び２１を制御して、オ
フセット自動調整完了後の信号伝達経路を確立する。こ
れにより、オフセット調整されたアナログ信号をアナロ
グ出力部３１から出力すると共に、アナログ入力部３２
における変換後のディジタル信号をオフセット調整する
ことが出来る。
【００２７】以上のように、本発明においては、アナロ
グ出力部３１とアナログ入力部３２との間を接続する信
号経路を設け、アナログ出力部３１の出力をアナログ入
力部３２を介してディジタル変換することで、出力オフ
セットと入力オフセットとを同時に測定することが出来
る。この際、条件を変えて測定を繰り返すことにより出
力オフセットの測定値と入力オフセットの測定値とを分
離し、それぞれのオフセットを調整することが可能にな
る。
グ出力部３１とアナログ入力部３２との間を接続する信
号経路を設け、アナログ出力部３１の出力をアナログ入
力部３２を介してディジタル変換することで、出力オフ
セットと入力オフセットとを同時に測定することが出来
る。この際、条件を変えて測定を繰り返すことにより出
力オフセットの測定値と入力オフセットの測定値とを分
離し、それぞれのオフセットを調整することが可能にな
る。
【００２８】なお上記第２の実施例においては、オフセ
ット調整コードを電子ボリュームに供給することでオフ
セットを相殺する構成としたが、第１の実施例と同様に
ＤＡＣ及びＡＤＣにオフセット調整コードを供給するこ
とでオフセットを相殺する構成としてもよい。また逆に
第１の実施例において、オフセット調整コードを電子ボ
リュームに供給することでオフセットを相殺する構成と
してもよい。また第１及び第２の実施例において、アナ
ログ出力部３１にＤＡＣと演算増幅器とを更に設け、オ
フセット調整コードをＤＡＣでアナログ信号に変換して
演算増幅器に入力し、この演算増幅器により出力信号か
らオフセットを相殺する構成としてもよい。本発明は、
オフセット調整コードに基づいてオフセットを相殺する
具体的な方式について限定するものではない。
ット調整コードを電子ボリュームに供給することでオフ
セットを相殺する構成としたが、第１の実施例と同様に
ＤＡＣ及びＡＤＣにオフセット調整コードを供給するこ
とでオフセットを相殺する構成としてもよい。また逆に
第１の実施例において、オフセット調整コードを電子ボ
リュームに供給することでオフセットを相殺する構成と
してもよい。また第１及び第２の実施例において、アナ
ログ出力部３１にＤＡＣと演算増幅器とを更に設け、オ
フセット調整コードをＤＡＣでアナログ信号に変換して
演算増幅器に入力し、この演算増幅器により出力信号か
らオフセットを相殺する構成としてもよい。本発明は、
オフセット調整コードに基づいてオフセットを相殺する
具体的な方式について限定するものではない。
【００２９】図７乃至図１０は、本発明によるディジタ
ル・アナログ変換回路の第３の実施例を示す図である。
図７乃至図１０において、図１乃至図３と同一の要素は
同一の番号で参照され、その説明は省略される。
ル・アナログ変換回路の第３の実施例を示す図である。
図７乃至図１０において、図１乃至図３と同一の要素は
同一の番号で参照され、その説明は省略される。
【００３０】第３の実施例においては、第１の実施例の
スイッチ回路２０の代わりにスイッチ回路２２及び２３
が設けられ、またオフセット調整制御回路１１の代わり
にオフセット調整制御回路１１Ｂが設けられる。第１及
び第２の実施例では、正側と負側の間の逆相オフセット
のみを考慮していたが、第３の実施例では同相オフセッ
トも考慮する構成となっている。
スイッチ回路２０の代わりにスイッチ回路２２及び２３
が設けられ、またオフセット調整制御回路１１の代わり
にオフセット調整制御回路１１Ｂが設けられる。第１及
び第２の実施例では、正側と負側の間の逆相オフセット
のみを考慮していたが、第３の実施例では同相オフセッ
トも考慮する構成となっている。
【００３１】図７に示されるように、まずオフセット調
整制御回路１１Ｂがスイッチ回路１８の切換状態を制御
して、電子ボリューム１４の正側の出力がスイッチ回路
２２に供給され、電子ボリューム１４の負側の出力がス
イッチ回路２３に供給されるように信号経路を接続す
る。またスイッチ回路２２の切換状態を制御して、スイ
ッチ回路１８の正側スイッチの出力がスイッチ回路１９
の正側スイッチに供給されるように信号経路を接続す
る。またスイッチ回路２３の切換状態を制御して、シグ
ナルグラウンドＳＧがスイッチ回路１９の負側スイッチ
に供給されるように信号経路を接続する。また更にスイ
ッチ回路１９の切換状態を制御して、スイッチ回路２２
及び２３から供給される信号がローパスフィルタ１５に
供給されるように信号経路を接続する。これによって、
アナログ出力部３１の正側の出力がアナログ入力部３２
の正側として入力され、シグナルグラウンドＳＧがアナ
ログ入力部３２の負側の入力とされる。ここでシグナル
グラウンドＳＧとは、差動信号の中心電位のことであ
り、この電位を中心として信号が正側と負側とに所定の
振幅をもって変動する。
整制御回路１１Ｂがスイッチ回路１８の切換状態を制御
して、電子ボリューム１４の正側の出力がスイッチ回路
２２に供給され、電子ボリューム１４の負側の出力がス
イッチ回路２３に供給されるように信号経路を接続す
る。またスイッチ回路２２の切換状態を制御して、スイ
ッチ回路１８の正側スイッチの出力がスイッチ回路１９
の正側スイッチに供給されるように信号経路を接続す
る。またスイッチ回路２３の切換状態を制御して、シグ
ナルグラウンドＳＧがスイッチ回路１９の負側スイッチ
に供給されるように信号経路を接続する。また更にスイ
ッチ回路１９の切換状態を制御して、スイッチ回路２２
及び２３から供給される信号がローパスフィルタ１５に
供給されるように信号経路を接続する。これによって、
アナログ出力部３１の正側の出力がアナログ入力部３２
の正側として入力され、シグナルグラウンドＳＧがアナ
ログ入力部３２の負側の入力とされる。ここでシグナル
グラウンドＳＧとは、差動信号の中心電位のことであ
り、この電位を中心として信号が正側と負側とに所定の
振幅をもって変動する。
【００３２】また更にオフセット調整制御回路１１Ｂ
は、ＤＡＣ１２に電位０を出力する。これに応答して電
子ボリューム１４の出力に電位が現れる。電子ボリュー
ム１４の出力において、正側の信号のシグナルグラウン
ドＳＧに対するオフセットを正側未調整出力オフセット
量Ａｐとし、負側の信号のシグナルグラウンドＳＧに対
するオフセットを負側未調整出力オフセット量Ａｍとす
る。
は、ＤＡＣ１２に電位０を出力する。これに応答して電
子ボリューム１４の出力に電位が現れる。電子ボリュー
ム１４の出力において、正側の信号のシグナルグラウン
ドＳＧに対するオフセットを正側未調整出力オフセット
量Ａｐとし、負側の信号のシグナルグラウンドＳＧに対
するオフセットを負側未調整出力オフセット量Ａｍとす
る。
【００３３】ローパスフィルタ１５の入力において、正
側には電子ボリューム１４の正側の出力が供給され、負
側にはシグナルグラウンドＳＧが供給される。従ってロ
ーパスフィルタ１５の入力において、正側未調整出力オ
フセット量Ａｐが差動オフセットとして現れる。この正
側未調整出力オフセット量Ａｐに、ローパスフィルタ１
５及び電子ボリューム１６の未調整入力オフセットＢが
加算され、ＡＤＣ１７の出力コードＸは正側未調整出力
オフセット量Ａｐと未調整入力オフセットＢとの和であ
るＢ＋Ａｐとなる。
側には電子ボリューム１４の正側の出力が供給され、負
側にはシグナルグラウンドＳＧが供給される。従ってロ
ーパスフィルタ１５の入力において、正側未調整出力オ
フセット量Ａｐが差動オフセットとして現れる。この正
側未調整出力オフセット量Ａｐに、ローパスフィルタ１
５及び電子ボリューム１６の未調整入力オフセットＢが
加算され、ＡＤＣ１７の出力コードＸは正側未調整出力
オフセット量Ａｐと未調整入力オフセットＢとの和であ
るＢ＋Ａｐとなる。
【００３４】次に図８に示されるように、オフセット調
整制御回路１１Ｂがスイッチ回路１８、１９、２２、及
び２３の切換状態を制御して、アナログ出力部３１の正
側の出力がアナログ入力部３２の負側として入力され、
シグナルグラウンドＳＧがアナログ入力部３２の正側と
して入力されるように信号経路を接続する。従ってロー
パスフィルタ１５の入力において、反転した正側未調整
出力オフセット量−Ａｐが差動オフセットとして現れ
る。この反転した正側未調整出力オフセット量−Ａｐ
に、ローパスフィルタ１５及び電子ボリューム１６の未
調整入力オフセットＢが加算され、ＡＤＣ１７の出力コ
ードＹはＢ−Ａｐとなる。
整制御回路１１Ｂがスイッチ回路１８、１９、２２、及
び２３の切換状態を制御して、アナログ出力部３１の正
側の出力がアナログ入力部３２の負側として入力され、
シグナルグラウンドＳＧがアナログ入力部３２の正側と
して入力されるように信号経路を接続する。従ってロー
パスフィルタ１５の入力において、反転した正側未調整
出力オフセット量−Ａｐが差動オフセットとして現れ
る。この反転した正側未調整出力オフセット量−Ａｐ
に、ローパスフィルタ１５及び電子ボリューム１６の未
調整入力オフセットＢが加算され、ＡＤＣ１７の出力コ
ードＹはＢ−Ａｐとなる。
【００３５】更に図８に示されるように、オフセット調
整制御回路１１Ｂがスイッチ回路１８、１９、２２、及
び２３の切換状態を制御して、アナログ出力部３１の負
側の出力がアナログ入力部３２の負側として入力され、
シグナルグラウンドＳＧがアナログ入力部３２の正側と
して入力されるように信号経路を接続する。従ってロー
パスフィルタ１５の入力において、負側未調整出力オフ
セット量Ａｍが差動オフセットとして現れる。この負側
未調整出力オフセット量Ａｍに、ローパスフィルタ１５
及び電子ボリューム１６の未調整入力オフセットＢが加
算され、ＡＤＣ１７の出力コードＺはＢ＋Ａｍとなる。
整制御回路１１Ｂがスイッチ回路１８、１９、２２、及
び２３の切換状態を制御して、アナログ出力部３１の負
側の出力がアナログ入力部３２の負側として入力され、
シグナルグラウンドＳＧがアナログ入力部３２の正側と
して入力されるように信号経路を接続する。従ってロー
パスフィルタ１５の入力において、負側未調整出力オフ
セット量Ａｍが差動オフセットとして現れる。この負側
未調整出力オフセット量Ａｍに、ローパスフィルタ１５
及び電子ボリューム１６の未調整入力オフセットＢが加
算され、ＡＤＣ１７の出力コードＺはＢ＋Ａｍとなる。
【００３６】オフセット調整制御回路１１Ｂは、上記の
ようにして求めた出力コードＸ、Ｙ、及びＺとから、 Ａｐ＝（Ｘ−Ｙ）／２ Ａｍ＝Ｚ−（Ｘ＋Ｙ）／２ Ｂ＝（Ｘ＋Ｙ）／２ として正側未調整出力オフセット量Ａｐ、負側未調整出
力オフセット量Ａｍ、及び未調整入力オフセット量Ｂを
求める。
ようにして求めた出力コードＸ、Ｙ、及びＺとから、 Ａｐ＝（Ｘ−Ｙ）／２ Ａｍ＝Ｚ−（Ｘ＋Ｙ）／２ Ｂ＝（Ｘ＋Ｙ）／２ として正側未調整出力オフセット量Ａｐ、負側未調整出
力オフセット量Ａｍ、及び未調整入力オフセット量Ｂを
求める。
【００３７】図１０に示すように、オフセット調整制御
回路１１Ｂは、電子ボリューム１４に正側オフセット調
整コードＡｐ及び負側オフセット調整コードＡｍを供給
して出力オフセットを相殺し、また電子ボリューム１６
にオフセット調整コードＢを供給して入力オフセットを
相殺する。またスイッチ回路１８及び１９を制御して、
オフセット自動調整完了後の信号伝達経路を確立する。
これにより、オフセット調整されたアナログ信号をアナ
ログ出力部３１から出力すると共に、アナログ入力部３
２における変換後のディジタル信号をオフセット調整す
ることが出来る。
回路１１Ｂは、電子ボリューム１４に正側オフセット調
整コードＡｐ及び負側オフセット調整コードＡｍを供給
して出力オフセットを相殺し、また電子ボリューム１６
にオフセット調整コードＢを供給して入力オフセットを
相殺する。またスイッチ回路１８及び１９を制御して、
オフセット自動調整完了後の信号伝達経路を確立する。
これにより、オフセット調整されたアナログ信号をアナ
ログ出力部３１から出力すると共に、アナログ入力部３
２における変換後のディジタル信号をオフセット調整す
ることが出来る。
【００３８】上記第３の実施例においては、正側の出力
のオフセットと負側の出力のオフセットとをそれぞれ別
々に求めるので、逆相オフセットだけでなく同相オフセ
ットも考慮したオフセット調整か可能となり、より正確
な信号レベルを実現することが出来る。
のオフセットと負側の出力のオフセットとをそれぞれ別
々に求めるので、逆相オフセットだけでなく同相オフセ
ットも考慮したオフセット調整か可能となり、より正確
な信号レベルを実現することが出来る。
【００３９】図１１乃至図１３は、本発明によるディジ
タル・アナログ変換回路の第４の実施例を示す図であ
る。図７乃至図１０において、図１乃至図３と同一の要
素は同一の番号で参照され、その説明は省略される。
タル・アナログ変換回路の第４の実施例を示す図であ
る。図７乃至図１０において、図１乃至図３と同一の要
素は同一の番号で参照され、その説明は省略される。
【００４０】図１１に示されるように、第４の実施例の
ディジタル・アナログ変換回路は、２系統のアナログ出
力経路と２系統のアナログ入力経路を有する。アナログ
出力部側の第２番目の経路は、ＤＡＣ４２、ローパスフ
ィルタ４３、電子ボリューム４４、及びスイッチ回路４
８を含み、またアナログ入力部側の第２番目の経路は、
ローパスフィルタ４５、電子ボリューム４６、ＡＤＣ４
７、及びスイッチ回路４９を含む。また更に、スイッチ
回路２５乃至２８が設けられる。本実施例は、例えば直
交変調による送受信の構成に対応可能なものであり、例
えば第１の経路が同相成分に対応し第２の経路が直交成
分に対応する。
ディジタル・アナログ変換回路は、２系統のアナログ出
力経路と２系統のアナログ入力経路を有する。アナログ
出力部側の第２番目の経路は、ＤＡＣ４２、ローパスフ
ィルタ４３、電子ボリューム４４、及びスイッチ回路４
８を含み、またアナログ入力部側の第２番目の経路は、
ローパスフィルタ４５、電子ボリューム４６、ＡＤＣ４
７、及びスイッチ回路４９を含む。また更に、スイッチ
回路２５乃至２８が設けられる。本実施例は、例えば直
交変調による送受信の構成に対応可能なものであり、例
えば第１の経路が同相成分に対応し第２の経路が直交成
分に対応する。
【００４１】図１１に示されるように、まずオフセット
調整制御回路１１Ｃは、スイッチ１８−１９、２５−２
８、及び４８−４９を制御することで、アナログ出力部
の第１の経路の未調整出力オフセット量Ａがアナログ入
力部の第１の経路に入力されると共に、アナログ出力部
の第１の経路の正側と第２の経路の正側との間の未調整
オフセット量Ｅがアナログ入力部の第２の経路に入力さ
れるように信号経路を接続する。この状態でＡＤＣ１７
の出力Ｘ１は、アナログ入力部の第１の経路の未調整入
力オフセット量Ｂと未調整出力オフセット量Ａの和であ
るＢ＋Ａとなる。またＡＤＣ４７の出力Ｘ２は、アナロ
グ入力部の第２の経路の未調整入力オフセット量Ｄと未
調整オフセット量Ｅの和であるＤ＋Ｅとなる。
調整制御回路１１Ｃは、スイッチ１８−１９、２５−２
８、及び４８−４９を制御することで、アナログ出力部
の第１の経路の未調整出力オフセット量Ａがアナログ入
力部の第１の経路に入力されると共に、アナログ出力部
の第１の経路の正側と第２の経路の正側との間の未調整
オフセット量Ｅがアナログ入力部の第２の経路に入力さ
れるように信号経路を接続する。この状態でＡＤＣ１７
の出力Ｘ１は、アナログ入力部の第１の経路の未調整入
力オフセット量Ｂと未調整出力オフセット量Ａの和であ
るＢ＋Ａとなる。またＡＤＣ４７の出力Ｘ２は、アナロ
グ入力部の第２の経路の未調整入力オフセット量Ｄと未
調整オフセット量Ｅの和であるＤ＋Ｅとなる。
【００４２】次に図１２に示されるように、オフセット
調整制御回路１１Ｃは、スイッチ１８−１９、２５−２
８、及び４８−４９を制御することで、アナログ出力部
の第１の経路の未調整出力オフセット量Ａがアナログ入
力部の第１の経路に反転して入力されると共に、アナロ
グ出力部の第１の経路の正側と第２の経路の正側との間
の未調整オフセット量Ｅがアナログ入力部の第２の経路
に反転して入力されるように信号経路を接続する。この
状態でＡＤＣ１７の出力Ｙ１は、アナログ入力部の第１
の経路の未調整入力オフセット量Ｂと反転未調整出力オ
フセット量−Ａの和であるＢ−Ａとなる。またＡＤＣ４
７の出力Ｙ２は、アナログ入力部の第２の経路の未調整
入力オフセット量Ｄと反転未調整オフセット量−Ｅの和
であるＤ−Ｅとなる。
調整制御回路１１Ｃは、スイッチ１８−１９、２５−２
８、及び４８−４９を制御することで、アナログ出力部
の第１の経路の未調整出力オフセット量Ａがアナログ入
力部の第１の経路に反転して入力されると共に、アナロ
グ出力部の第１の経路の正側と第２の経路の正側との間
の未調整オフセット量Ｅがアナログ入力部の第２の経路
に反転して入力されるように信号経路を接続する。この
状態でＡＤＣ１７の出力Ｙ１は、アナログ入力部の第１
の経路の未調整入力オフセット量Ｂと反転未調整出力オ
フセット量−Ａの和であるＢ−Ａとなる。またＡＤＣ４
７の出力Ｙ２は、アナログ入力部の第２の経路の未調整
入力オフセット量Ｄと反転未調整オフセット量−Ｅの和
であるＤ−Ｅとなる。
【００４３】更に図１３に示されるように、オフセット
調整制御回路１１Ｃは、スイッチ１８、２５−２６、及
び４９を制御することで、アナログ出力部の第２の経路
の未調整出力オフセット量Ｃがアナログ入力部の第２の
経路に入力されるように信号経路を接続する。この状態
でＡＤＣ４７の出力Ｚ２は、アナログ入力部の第２の経
路の未調整入力オフセット量Ｄと未調整出力オフセット
量Ｃの和であるＤ＋Ｃとなる。
調整制御回路１１Ｃは、スイッチ１８、２５−２６、及
び４９を制御することで、アナログ出力部の第２の経路
の未調整出力オフセット量Ｃがアナログ入力部の第２の
経路に入力されるように信号経路を接続する。この状態
でＡＤＣ４７の出力Ｚ２は、アナログ入力部の第２の経
路の未調整入力オフセット量Ｄと未調整出力オフセット
量Ｃの和であるＤ＋Ｃとなる。
【００４４】オフセット調整制御回路１１Ｃは、上記の
ようにして求めた出力コードＸ１、Ｘ２、Ｙ１、Ｙ２、
及びＺ２とから、 Ａ＝（Ｘ１−Ｙ１）／２ Ｂ＝（Ｘ１＋Ｙ１）／２ Ｃ＝Ｚ２−（Ｘ２＋Ｙ２）／２ Ｄ＝（Ｘ２＋Ｙ２）／２ Ｅ＝（Ｘ２−Ｙ２）／２ として各オフセット量を求める。こうして求めたオフセ
ット量をオフセット調整コードとして使用することによ
り、第１乃至第３の実施例と同様にアナログ出力部とア
ナログ入力部とでオフセットを調整することが可能とな
る。
ようにして求めた出力コードＸ１、Ｘ２、Ｙ１、Ｙ２、
及びＺ２とから、 Ａ＝（Ｘ１−Ｙ１）／２ Ｂ＝（Ｘ１＋Ｙ１）／２ Ｃ＝Ｚ２−（Ｘ２＋Ｙ２）／２ Ｄ＝（Ｘ２＋Ｙ２）／２ Ｅ＝（Ｘ２−Ｙ２）／２ として各オフセット量を求める。こうして求めたオフセ
ット量をオフセット調整コードとして使用することによ
り、第１乃至第３の実施例と同様にアナログ出力部とア
ナログ入力部とでオフセットを調整することが可能とな
る。
【００４５】このように第４の実施例では、アナログ出
力部とアナログ入力部とがそれぞれ２系統の信号経路を
有するときに、各信号経路のオフセット調整を行うと共
に、第１の信号経路と第２の信号経路との間に存在する
オフセットをも調整することが出来る。
力部とアナログ入力部とがそれぞれ２系統の信号経路を
有するときに、各信号経路のオフセット調整を行うと共
に、第１の信号経路と第２の信号経路との間に存在する
オフセットをも調整することが出来る。
【００４６】図１４乃至図１６は、本発明によるディジ
タル・アナログ変換回路の第５の実施例を示す図であ
る。図１４乃至図１６において、図１１乃至図１３と同
一の要素は同一の番号で参照され、その説明は省略され
る。
タル・アナログ変換回路の第５の実施例を示す図であ
る。図１４乃至図１６において、図１１乃至図１３と同
一の要素は同一の番号で参照され、その説明は省略され
る。
【００４７】図１４に示されるように、第５の実施例の
ディジタル・アナログ変換回路は、２系統のアナログ出
力経路と２系統のアナログ入力経路を有する。本実施例
は、例えば直交変調による送受信の構成に対応可能なも
のであり、例えば第１の経路が同相成分に対応し第２の
経路が直交成分に対応する。図７に示される第３の実施
例と同様に、アナログ出力部の第１の経路において、正
側の信号のシグナルグラウンドＳＧに対するオフセット
を正側未調整出力オフセット量Ａｐとし、負側の信号の
シグナルグラウンドＳＧに対するオフセットを負側未調
整出力オフセット量Ａｍとする。
ディジタル・アナログ変換回路は、２系統のアナログ出
力経路と２系統のアナログ入力経路を有する。本実施例
は、例えば直交変調による送受信の構成に対応可能なも
のであり、例えば第１の経路が同相成分に対応し第２の
経路が直交成分に対応する。図７に示される第３の実施
例と同様に、アナログ出力部の第１の経路において、正
側の信号のシグナルグラウンドＳＧに対するオフセット
を正側未調整出力オフセット量Ａｐとし、負側の信号の
シグナルグラウンドＳＧに対するオフセットを負側未調
整出力オフセット量Ａｍとする。
【００４８】図１４に示されるように、まずオフセット
調整制御回路１１Ｄは、スイッチ１８−１９、４８−４
９、及び５１−５４を制御することで、アナログ出力部
の第１の経路の正側未調整出力オフセット量Ａｐがアナ
ログ入力部の第１の経路に入力されると共に、アナログ
出力部の第１の経路の負側未調整出力オフセット量Ａｍ
がアナログ入力部の第２の経路に反転して入力されるよ
うに信号経路を接続する。この状態でＡＤＣ１７の出力
Ｘ１は、アナログ入力部の第１の経路の未調整入力オフ
セット量Ｂが加算されＢ＋Ａｐとなる。またＡＤＣ４７
の出力Ｘ２は、アナログ入力部の第２の経路の未調整入
力オフセット量Ｄが加算されＤ−Ａｍとなる。
調整制御回路１１Ｄは、スイッチ１８−１９、４８−４
９、及び５１−５４を制御することで、アナログ出力部
の第１の経路の正側未調整出力オフセット量Ａｐがアナ
ログ入力部の第１の経路に入力されると共に、アナログ
出力部の第１の経路の負側未調整出力オフセット量Ａｍ
がアナログ入力部の第２の経路に反転して入力されるよ
うに信号経路を接続する。この状態でＡＤＣ１７の出力
Ｘ１は、アナログ入力部の第１の経路の未調整入力オフ
セット量Ｂが加算されＢ＋Ａｐとなる。またＡＤＣ４７
の出力Ｘ２は、アナログ入力部の第２の経路の未調整入
力オフセット量Ｄが加算されＤ−Ａｍとなる。
【００４９】次に図１５に示されるように、オフセット
調整制御回路１１Ｄは、スイッチ１８−１９、４８−４
９、及び５１−５４を制御することで、アナログ出力部
の第１の経路の正側未調整出力オフセット量Ａｐがアナ
ログ入力部の第１の経路に反転して入力されると共に、
アナログ出力部の第１の経路の負側未調整出力オフセッ
ト量Ａｍがアナログ入力部の第２の経路に入力されるよ
うに信号経路を接続する。この状態でＡＤＣ１７の出力
Ｙ１は、アナログ入力部の第１の経路の未調整入力オフ
セット量Ｂが加算されＢ−Ａｐとなる。またＡＤＣ４７
の出力Ｙ２は、アナログ入力部の第２の経路の未調整入
力オフセット量Ｄが加算されＤ＋Ａｍとなる。
調整制御回路１１Ｄは、スイッチ１８−１９、４８−４
９、及び５１−５４を制御することで、アナログ出力部
の第１の経路の正側未調整出力オフセット量Ａｐがアナ
ログ入力部の第１の経路に反転して入力されると共に、
アナログ出力部の第１の経路の負側未調整出力オフセッ
ト量Ａｍがアナログ入力部の第２の経路に入力されるよ
うに信号経路を接続する。この状態でＡＤＣ１７の出力
Ｙ１は、アナログ入力部の第１の経路の未調整入力オフ
セット量Ｂが加算されＢ−Ａｐとなる。またＡＤＣ４７
の出力Ｙ２は、アナログ入力部の第２の経路の未調整入
力オフセット量Ｄが加算されＤ＋Ａｍとなる。
【００５０】更に図１６に示されるように、オフセット
調整制御回路１１Ｄは、スイッチ１８−１９、４８−４
９、及び５１−５４を制御することで、アナログ出力部
の第２の経路の正側未調整出力オフセット量Ｃｐがアナ
ログ入力部の第１の経路に入力されると共に、アナログ
出力部の第２の経路の負側未調整出力オフセット量Ｃｍ
がアナログ入力部の第２の経路に反転して入力されるよ
うに信号経路を接続する。この状態でＡＤＣ１７の出力
Ｚ１は、アナログ入力部の第１の経路の未調整入力オフ
セット量Ｂが加算されＢ＋Ｃｐとなる。またＡＤＣ４７
の出力Ｚ２は、アナログ入力部の第２の経路の未調整入
力オフセット量Ｄが加算されＤ−Ｃｍとなる。
調整制御回路１１Ｄは、スイッチ１８−１９、４８−４
９、及び５１−５４を制御することで、アナログ出力部
の第２の経路の正側未調整出力オフセット量Ｃｐがアナ
ログ入力部の第１の経路に入力されると共に、アナログ
出力部の第２の経路の負側未調整出力オフセット量Ｃｍ
がアナログ入力部の第２の経路に反転して入力されるよ
うに信号経路を接続する。この状態でＡＤＣ１７の出力
Ｚ１は、アナログ入力部の第１の経路の未調整入力オフ
セット量Ｂが加算されＢ＋Ｃｐとなる。またＡＤＣ４７
の出力Ｚ２は、アナログ入力部の第２の経路の未調整入
力オフセット量Ｄが加算されＤ−Ｃｍとなる。
【００５１】オフセット調整制御回路１１Ｄは、上記の
ようにして求めた出力コードＸ１、Ｘ２、Ｙ１、Ｙ２、
Ｚ１、及びＺ２とから、 Ａｐ＝（Ｘ１−Ｙ１）／２ Ａｍ＝（Ｙ２−Ｘ２）／２ Ｂ＝（Ｘ１＋Ｙ１）／２ Ｄ＝（Ｘ２＋Ｙ２）／２ Ｃｐ＝Ｚ１−（Ｘ１＋Ｙ１）／２ Ｃｍ＝（Ｘ２＋Ｙ２）／２−Ｚ２ として各オフセット量を求める。こうして求めたオフセ
ット量をオフセット調整コードとして使用することによ
り、第１乃至第３の実施例と同様にアナログ出力部とア
ナログ入力部とでオフセットを調整することが可能とな
る。
ようにして求めた出力コードＸ１、Ｘ２、Ｙ１、Ｙ２、
Ｚ１、及びＺ２とから、 Ａｐ＝（Ｘ１−Ｙ１）／２ Ａｍ＝（Ｙ２−Ｘ２）／２ Ｂ＝（Ｘ１＋Ｙ１）／２ Ｄ＝（Ｘ２＋Ｙ２）／２ Ｃｐ＝Ｚ１−（Ｘ１＋Ｙ１）／２ Ｃｍ＝（Ｘ２＋Ｙ２）／２−Ｚ２ として各オフセット量を求める。こうして求めたオフセ
ット量をオフセット調整コードとして使用することによ
り、第１乃至第３の実施例と同様にアナログ出力部とア
ナログ入力部とでオフセットを調整することが可能とな
る。
【００５２】このように第５の実施例では、アナログ出
力部とアナログ入力部とがそれぞれ２系統の信号経路を
有するときに、各信号経路において逆相オフセットだけ
でなく同相オフセットをも考慮したオフセット調整を行
うことが出来る。
力部とアナログ入力部とがそれぞれ２系統の信号経路を
有するときに、各信号経路において逆相オフセットだけ
でなく同相オフセットをも考慮したオフセット調整を行
うことが出来る。
【００５３】図１７は、送受信信号処理回路としてアナ
ログベースバンドＬＳＩ（大規模集積回路）の概略構成
を示す図である。
ログベースバンドＬＳＩ（大規模集積回路）の概略構成
を示す図である。
【００５４】図１７の送受信信号処理回路は、例えば携
帯電話等のアナログベースバンド信号部分に使用される
ものであり、送信部６１、受信部６２、スイッチ部６
３、オフセット調整制御回路６４、ＩＱ多重化回路６５
及び６６、及び制御ユニット６７を含む。ＩＱ多重化回
路６６に入力される送信信号ＴＸは同相信号成分Ｉと直
交信号成分Ｑとに分離され、送信部６１に入力される。
送信部６１は上記実施例で説明したアナログ出力部に対
応し、供給された信号をＤＡ変換してからローパスフィ
ルタ及び電子ボリュームを介した後、アナログ同相送信
信号ＴＸＩ及びアナログ直交送信信号ＴＸＱとして外部
に出力する。受信部６２は上記実施例で説明したアナロ
グ入力部に対応し、外部からアナログ同相受信信号ＲＸ
Ｉ及びアナログ直交受信信号ＲＸＱを受け取り、ローパ
スフィルタ及び電子ボリュームを介した後に受信信号を
ＡＤ変換して、同相信号成分Ｉと直交信号成分ＱとをＩ
Ｑ多重化回路６５に供給する。ＩＱ多重化回路６５は、
同相信号成分Ｉと直交信号成分Ｑとを多重化して受信信
号ＲＸとして出力する。制御ユニット６７は、送受信信
号処理回路の動作タイミング等を制御する。
帯電話等のアナログベースバンド信号部分に使用される
ものであり、送信部６１、受信部６２、スイッチ部６
３、オフセット調整制御回路６４、ＩＱ多重化回路６５
及び６６、及び制御ユニット６７を含む。ＩＱ多重化回
路６６に入力される送信信号ＴＸは同相信号成分Ｉと直
交信号成分Ｑとに分離され、送信部６１に入力される。
送信部６１は上記実施例で説明したアナログ出力部に対
応し、供給された信号をＤＡ変換してからローパスフィ
ルタ及び電子ボリュームを介した後、アナログ同相送信
信号ＴＸＩ及びアナログ直交送信信号ＴＸＱとして外部
に出力する。受信部６２は上記実施例で説明したアナロ
グ入力部に対応し、外部からアナログ同相受信信号ＲＸ
Ｉ及びアナログ直交受信信号ＲＸＱを受け取り、ローパ
スフィルタ及び電子ボリュームを介した後に受信信号を
ＡＤ変換して、同相信号成分Ｉと直交信号成分ＱとをＩ
Ｑ多重化回路６５に供給する。ＩＱ多重化回路６５は、
同相信号成分Ｉと直交信号成分Ｑとを多重化して受信信
号ＲＸとして出力する。制御ユニット６７は、送受信信
号処理回路の動作タイミング等を制御する。
【００５５】スイッチ回路６３は、送信部６１のアナロ
グ出力信号を受信部６２にアナログ入力信号として供給
する信号経路を供給する。この信号経路は、上記実施例
で説明したように、差動信号をそのまま供給する経路、
差動信号を反転して供給する経路、差動信号の一方とシ
グナルグランドＳＧとを供給する経路、同相成分Ｉと直
交成分Ｑとの間のオフセットを供給する経路等を提供す
る。オフセット調整制御回路６４は、スイッチ回路６３
の切換状態を制御すると共に、スイッチ回路６３の信号
経路を利用して測定した出力オフセット及び入力オフセ
ットに応じて、送信部６１及び受信部６２のオフセット
調整を行う。
グ出力信号を受信部６２にアナログ入力信号として供給
する信号経路を供給する。この信号経路は、上記実施例
で説明したように、差動信号をそのまま供給する経路、
差動信号を反転して供給する経路、差動信号の一方とシ
グナルグランドＳＧとを供給する経路、同相成分Ｉと直
交成分Ｑとの間のオフセットを供給する経路等を提供す
る。オフセット調整制御回路６４は、スイッチ回路６３
の切換状態を制御すると共に、スイッチ回路６３の信号
経路を利用して測定した出力オフセット及び入力オフセ
ットに応じて、送信部６１及び受信部６２のオフセット
調整を行う。
【００５６】以上、本発明を実施例に基づいて説明した
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
【発明の効果】本発明においては、アナログ信号出力部
とアナログ信号入力部との間を接続する信号経路を設
け、アナログ信号出力部のアナログ出力をアナログ信号
入力部を介してディジタル変換することで、出力オフセ
ットと入力オフセットとを同時に測定することが出来
る。この際、条件を変えて測定を繰り返すことにより出
力オフセットの測定値と入力オフセットの測定値とを分
離することが可能であり、これによりアナログ信号出力
部とアナログ信号入力部それぞれのオフセットを調整す
ることが出来る。
とアナログ信号入力部との間を接続する信号経路を設
け、アナログ信号出力部のアナログ出力をアナログ信号
入力部を介してディジタル変換することで、出力オフセ
ットと入力オフセットとを同時に測定することが出来
る。この際、条件を変えて測定を繰り返すことにより出
力オフセットの測定値と入力オフセットの測定値とを分
離することが可能であり、これによりアナログ信号出力
部とアナログ信号入力部それぞれのオフセットを調整す
ることが出来る。
【００５７】このようにアナログ信号出力部のアナログ
出力をアナログ信号入力部を介してディジタル変換して
検出するので、オフセット自動調整に専用である回路の
規模を最小限に抑えることが出来る。また出力オフセッ
トと入力オフセットとを同時に測定するので、短いシー
ケンスでオフセット自動調整を実行することが出来る。
出力をアナログ信号入力部を介してディジタル変換して
検出するので、オフセット自動調整に専用である回路の
規模を最小限に抑えることが出来る。また出力オフセッ
トと入力オフセットとを同時に測定するので、短いシー
ケンスでオフセット自動調整を実行することが出来る。
【図１】本発明によるディジタル・アナログ変換回路の
第１の実施例を示す図である。
第１の実施例を示す図である。
【図２】本発明によるディジタル・アナログ変換回路の
第１の実施例を示す図である。
第１の実施例を示す図である。
【図３】本発明によるディジタル・アナログ変換回路の
第１の実施例を示す図である。
第１の実施例を示す図である。
【図４】本発明によるディジタル・アナログ変換回路の
第２の実施例を示す図である。
第２の実施例を示す図である。
【図５】本発明によるディジタル・アナログ変換回路の
第２の実施例を示す図である。
第２の実施例を示す図である。
【図６】本発明によるディジタル・アナログ変換回路の
第２の実施例を示す図である。
第２の実施例を示す図である。
【図７】本発明によるディジタル・アナログ変換回路の
第３の実施例を示す図である。
第３の実施例を示す図である。
【図８】本発明によるディジタル・アナログ変換回路の
第３の実施例を示す図である。
第３の実施例を示す図である。
【図９】本発明によるディジタル・アナログ変換回路の
第３の実施例を示す図である。
第３の実施例を示す図である。
【図１０】本発明によるディジタル・アナログ変換回路
の第３の実施例を示す図である。
の第３の実施例を示す図である。
【図１１】本発明によるディジタル・アナログ変換回路
の第４の実施例を示す図である。
の第４の実施例を示す図である。
【図１２】本発明によるディジタル・アナログ変換回路
の第４の実施例を示す図である。
の第４の実施例を示す図である。
【図１３】本発明によるディジタル・アナログ変換回路
の第４の実施例を示す図である。
の第４の実施例を示す図である。
【図１４】本発明によるディジタル・アナログ変換回路
の第５の実施例を示す図である。
の第５の実施例を示す図である。
【図１５】本発明によるディジタル・アナログ変換回路
の第５の実施例を示す図である。
の第５の実施例を示す図である。
【図１６】本発明によるディジタル・アナログ変換回路
の第５の実施例を示す図である。
の第５の実施例を示す図である。
【図１７】送受信信号処理回路としてアナログベースバ
ンドＬＳＩの概略構成を示す図である。
ンドＬＳＩの概略構成を示す図である。
１１ オフセット調整制御回路
１２ ＤＡＣ
１３ ローパスフィルタ
１４ 電子ボリューム
１５ ローパスフィルタ
１６ 電子ボリューム
１７ ＡＤＣ
１８、１９、２０ スイッチ回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松田 篤
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 日高 篤
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 大久保 昌史
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 吉川 芳徳
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 美濃部 賢一
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5J022 AA01 AB01 AC01 BA03 BA06
CA07 CF07 CG01
5K004 AA01 BA01 BC01
Claims (10)
- 【請求項１】ディジタル出力信号をアナログ出力信号に
変換して出力するアナログ信号出力部と、 受信したアナログ入力信号をディジタル入力信号に変換
するアナログ信号入力部と、 該アナログ信号出力部から該アナログ信号入力部へ該ア
ナログ出力信号を該アナログ入力信号として供給する信
号経路を形成するスイッチ回路と、 該信号経路を介して該アナログ信号出力部から出力オフ
セットを該アナログ信号入力部へ供給することにより該
出力オフセットと入力オフセットとを含んだ該ディジタ
ル入力信号を検出し、該検出されたディジタル入力信号
から求めた該出力オフセット及び該入力オフセットに応
じて該アナログ信号出力部及び該アナログ信号入力部そ
れぞれのオフセットを相殺するオフセット調整制御回路
を含むことを特徴とする集積回路。 - 【請求項２】該アナログ信号出力部は、 該ディジタル出力信号をアナログに変換するＤＡ変換器
と、 該ＤＡ変換器の出力に入力が接続される第１のローパス
フィルタと、 該第１のローパスフィルタの出力に入力が接続され該ア
ナログ出力信号を出力する第１の電子ボリュームを含
み、該アナログ信号入力部は、 該アナログ入力信号を受け取る第２のローパスフィルタ
と、 該第２のローパスフィルタの出力に入力が接続される第
２の電子ボリュームと、 該第２の電子ボリュームの出力に入力が接続され該ディ
ジタル入力信号を出力するＡＤ変換器を含むことを特徴
とする請求項１記載の集積回路。 - 【請求項３】該オフセット調整制御回路は、該信号経路
を介して該アナログ信号出力部から出力オフセットを該
アナログ信号入力部へ供給した場合の該ディジタル入力
信号を、該第１の電子ボリュームを第１のボリュームに
設定した状態と該第１の電子ボリュームを第２のボリュ
ームに設定した状態とで測定し、該測定結果に基づいて
該出力オフセット及び該入力オフセットを求めることを
特徴とする請求項２記載の集積回路。 - 【請求項４】該アナログ出力信号及び該アナログ入力信
号は各々差動信号であり、該スイッチ回路は該アナログ
出力信号をそのまま該アナログ入力信号として供給する
第１の信号経路と該アナログ出力信号を反転して該アナ
ログ入力信号として供給する第２の信号経路とを形成可
能であり、該オフセット調整制御回路は該第１の信号経
路で検出した該ディジタル入力信号と該第２の信号経路
で検出した該ディジタル入力信号とから該出力オフセッ
ト及び該入力オフセットを求めることを特徴とする請求
項１記載の集積回路。 - 【請求項５】該アナログ出力信号及び該アナログ入力信
号は各々差動信号であり該スイッチ回路は該差動信号の
シグナルグラウンドを受け取り該アナログ信号入力部に
供給する信号経路を形成可能であることを特徴とする請
求項１記載の集積回路。 - 【請求項６】該スイッチ回路は該アナログ出力信号の差
動信号の一方と該シグナルグラウンドとを該アナログ入
力信号として供給する第１の信号経路と該アナログ出力
信号の差動信号の該一方と該シグナルグラウンドとを反
転して該アナログ入力信号として供給する第２の信号経
路とを形成可能であり、該オフセット調整制御回路は該
第１の信号経路で検出した該ディジタル入力信号と該第
２の信号経路で検出した該ディジタル入力信号とから差
動信号の該一方の該出力オフセット及び該入力オフセッ
トを求めることを特徴とする請求項５記載の集積回路。 - 【請求項７】該アナログ信号出力部及び該アナログ信号
入力部は各々複数の信号に対応する複数の信号系を含
み、該スイッチ回路は該複数の信号系の各々に対して該
アナログ信号出力部から該アナログ信号入力部へアナロ
グ出力信号をアナログ入力信号として供給する信号経路
を形成することを特徴とする請求項１記載の集積回路。 - 【請求項８】該スイッチ回路は、該アナログ信号出力部
の該複数の信号系の第１の信号系の信号と第２の信号系
の信号とを該アナログ信号入力部の該複数の信号系の１
つの信号系に差動信号として供給する経路を形成するこ
とを特徴とする請求項７記載の集積回路。 - 【請求項９】ディジタル出力信号をアナログ出力信号に
変換するアナログ信号出力部と、 アナログ入力信号をディジタル入力信号に変換するアナ
ログ信号入力部と、 該アナログ信号出力部から該アナログ信号入力部へ該ア
ナログ出力信号を該アナログ入力信号として供給する第
１の信号経路と、該アナログ信号出力部から該アナログ
信号入力部へ該アナログ出力信号を反転して該アナログ
入力信号として供給する第２の信号経路と、該アナログ
信号出力部の該アナログ出力信号と該アナログ信号入力
部の該アナログ入力信号とを分離して該アナログ出力信
号を外部に出力し該アナログ入力信号を外部から受信す
る第３の信号経路との何れかを選択するスイッチ回路を
含むことを特徴とする集積回路。 - 【請求項１０】該第１の信号経路を用いて該アナログ信
号出力部から出力オフセットを該アナログ信号入力部へ
供給して第１のディジタル入力信号を検出し、該第２の
信号経路を用いて該アナログ信号出力部から出力オフセ
ットを該アナログ信号入力部へ供給して第２のディジタ
ル入力信号を検出し、該第１のディジタル入力信号と該
第２のディジタル入力信号とからアナログ信号出力部の
出力オフセット及び該アナログ信号入力部の入力オフセ
ットとを求めるオフセット調整制御回路を更に含むこと
を特徴とする請求項９記載の集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077053A JP3910868B2 (ja) | 2002-03-19 | 2002-03-19 | 集積回路 |
| US10/367,966 US6819273B2 (en) | 2002-03-19 | 2003-02-19 | Digital-analog-conversion circuit having function of automatic offset adjustment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077053A JP3910868B2 (ja) | 2002-03-19 | 2002-03-19 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273732A true JP2003273732A (ja) | 2003-09-26 |
| JP3910868B2 JP3910868B2 (ja) | 2007-04-25 |
Family
ID=28035482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077053A Expired - Fee Related JP3910868B2 (ja) | 2002-03-19 | 2002-03-19 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6819273B2 (ja) |
| JP (1) | JP3910868B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222800A (ja) * | 2013-05-13 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 電子システムおよびその動作方法 |
| CN109842408A (zh) * | 2017-11-24 | 2019-06-04 | 联发科技股份有限公司 | 模拟输出电路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919833B2 (en) * | 2003-09-04 | 2005-07-19 | Regan N. Mills | Parallel converter topology for reducing non-linearity errors |
| US7271751B2 (en) * | 2006-02-08 | 2007-09-18 | Toshiba America Electronic Components, Inc. | Digital BIST test scheme for ADC/DAC circuits |
| JP5582771B2 (ja) * | 2009-12-04 | 2014-09-03 | 株式会社沖データ | 駆動装置及び画像形成装置 |
| CN101931406B (zh) * | 2010-08-31 | 2013-02-06 | 西安交通大学 | 一种转置型模数及数模转换方法 |
| CN101931407B (zh) * | 2010-08-31 | 2012-11-28 | 西安交通大学 | 一种转置型可精确还原信号的模数及数模转换方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05130559A (ja) | 1991-11-08 | 1993-05-25 | Matsushita Electric Ind Co Ltd | Ｆｍ変調回路 |
| US5248970A (en) * | 1991-11-08 | 1993-09-28 | Crystal Semiconductor Corp. | Offset calibration of a dac using a calibrated adc |
| JP3674379B2 (ja) | 1999-03-26 | 2005-07-20 | 松下電器産業株式会社 | 変復調装置 |
| US6362768B1 (en) * | 1999-08-09 | 2002-03-26 | Honeywell International Inc. | Architecture for an input and output device capable of handling various signal characteristics |
-
2002
- 2002-03-19 JP JP2002077053A patent/JP3910868B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-19 US US10/367,966 patent/US6819273B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222800A (ja) * | 2013-05-13 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 電子システムおよびその動作方法 |
| CN109842408A (zh) * | 2017-11-24 | 2019-06-04 | 联发科技股份有限公司 | 模拟输出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030179118A1 (en) | 2003-09-25 |
| JP3910868B2 (ja) | 2007-04-25 |
| US6819273B2 (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6137999A (en) | Image reject transceiver and method of rejecting an image | |
| KR101120650B1 (ko) | 신호들의 수동 증폭 | |
| US20060014512A1 (en) | Programmable mixer for reducing local oscillator feedthrough and radio applications thereof | |
| KR100474085B1 (ko) | 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치 | |
| US7603096B2 (en) | Mixer with self-calibrating carrier leakage mechanism | |
| JP2003124821A (ja) | 送信電力制御回路 | |
| EP2047591A1 (en) | Multi-function passive frequency mixer | |
| GB2296835A (en) | Active filter arrangement | |
| JP2006527530A (ja) | キャリアリークを抑制する方法およびシステム | |
| US20050157819A1 (en) | Receivers gain imbalance calibration circuits and methods thereof | |
| US7949324B2 (en) | Method for compensating transmission carrier leakage and transceiving circuit embodying the same | |
| JP2003273732A (ja) | 集積回路 | |
| US8285769B2 (en) | Signal processing apparatus and the correcting method | |
| JP5429191B2 (ja) | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 | |
| JP2020098966A (ja) | 位相差調整回路 | |
| EP1652292B1 (en) | Offset correction for down-conversion mixers | |
| JP2016039482A (ja) | Ｉｑミスマッチ補正方法および送受信装置 | |
| US6850113B2 (en) | Demodulator and communication device using the same | |
| US7734259B2 (en) | Method and system for a transmitter loft cancellation scheme that maintains IQ balance | |
| US20120200351A1 (en) | Offset correction circuit | |
| CN112953577B (zh) | 一种射频集成电路、发射机及移动终端 | |
| US7689181B2 (en) | Circuit arrangement for regulating a DC signal component and mobile radio transmitter | |
| US7415077B2 (en) | Transmission arrangement, particularly for mobile radio | |
| WO2004040755A1 (ja) | フィルタ回路及び無線装置 | |
| US7403747B2 (en) | Tuning a station |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3910868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |