JP2003273673A - Offset control device for variable gain amplifier - Google Patents

Offset control device for variable gain amplifier

Info

Publication number
JP2003273673A
JP2003273673A JP2002074450A JP2002074450A JP2003273673A JP 2003273673 A JP2003273673 A JP 2003273673A JP 2002074450 A JP2002074450 A JP 2002074450A JP 2002074450 A JP2002074450 A JP 2002074450A JP 2003273673 A JP2003273673 A JP 2003273673A
Authority
JP
Japan
Prior art keywords
voltage
offset
offset control
circuit
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002074450A
Other languages
Japanese (ja)
Inventor
Masami Funabashi
正美 船橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002074450A priority Critical patent/JP2003273673A/en
Publication of JP2003273673A publication Critical patent/JP2003273673A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an offset control device in which a time required for fixing the DC voltage level of an output voltage is shortened, circuit scale is reduced, the stability of a circuit is secured, and further, circuit configuration is simplified. <P>SOLUTION: A gain control circuit 1 outputs a control signal S for switching a gain. In response to the control signal S, an offset control circuit 3 outputs an offset control voltage Vref for keeping the voltage level of a reference DC voltage Vbase for the DC voltage level of an output voltage Vout. Besides, a variable gain amplifier 2 has a gain in response to the control signal S, inputs an input DC voltage Vin and the offset control voltage Vref from the offset control circuit and outputs the output voltage Vout kept at the voltage level of the reference DC voltage Vbase. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、出力DC電圧レベ
ルを一定に保つことを可能とする可変利得アンプのオフ
セットコントロールの技術に関する。特に、利得の切り
替え時に生じる出力DC電圧レベルのオフセットを、利
得に応じたオフセットコントロール電圧を発生すること
によって、出力DC電圧レベルを一定に保つことを可能
とする可変利得アンプのオフセットコントロールの技術
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for offset control of a variable gain amplifier which makes it possible to keep an output DC voltage level constant. In particular, the present invention relates to a technique for offset control of a variable gain amplifier, which makes it possible to keep the output DC voltage level constant by generating an offset control voltage according to the gain, which offset occurs when the gain is switched. .

【0002】[0002]

【従来の技術】図8は、従来の可変利得アンプのオフセ
ットコントロール装置の概略を説明するための回路図で
ある。
2. Description of the Related Art FIG. 8 is a circuit diagram for explaining the outline of a conventional offset control device for a variable gain amplifier.

【0003】図8に示すオフセットコントロール装置
は、利得制御回路81と、可変利得アンプ82と、オフ
セットコントロール回路83とを備えている。なお、オ
フセットコントロール装置の後段には、ADコンバータ
ー84が接続されている。
The offset control device shown in FIG. 8 includes a gain control circuit 81, a variable gain amplifier 82, and an offset control circuit 83. An AD converter 84 is connected downstream of the offset control device.

【0004】以上のように構成されたオフセットコント
ロール装置の動作について簡単に説明する。図8に示す
オフセットコントロール装置は、同図に示すように、フ
ィードバック回路の構成を用いて可変利得アンプ82の
オフセットをコントロールする。すなわち、図8に示す
オフセットコントロール装置は、オフセットコントロー
ル回路83が可変利得アンプ82からの出力電圧Voutに
基づいて可変利得アンプ82のオフセットを制御するよ
うに動作することによって、可変利得アンプ82からの
出力電圧Voutを一定にすることを可能にする。なお、こ
の出力電圧Voutは後段のADコンバーター84でAD変
換された後、信号処理回路へ入力される。
The operation of the offset control device configured as described above will be briefly described. As shown in FIG. 8, the offset control device shown in FIG. 8 controls the offset of the variable gain amplifier 82 by using the configuration of the feedback circuit. That is, in the offset control device shown in FIG. 8, the offset control circuit 83 operates so as to control the offset of the variable gain amplifier 82 based on the output voltage Vout from the variable gain amplifier 82. It enables the output voltage Vout to be constant. The output voltage Vout is AD-converted by the AD converter 84 in the subsequent stage and then input to the signal processing circuit.

【0005】なお、ここで、可変利得アンプ82のオフ
セットとは、一定の入力電圧Vinが入力される場合に、
利得制御回路81からの制御信号Sによる可変利得アン
プ82の利得の切り替え時に出力電圧VoutのDC電圧レ
ベルが変動することである。
Here, the offset of the variable gain amplifier 82 means that when a constant input voltage Vin is input,
That is, the DC voltage level of the output voltage Vout changes when the gain of the variable gain amplifier 82 is switched by the control signal S from the gain control circuit 81.

【0006】このように、従来の可変利得アンプ82の
オフセットコントロール装置は、フィードバック回路の
構成を用いることによって、可変利得アンプ82の利得
の切り替え時に生じるオフセットをコントロールする。
As described above, the conventional offset control device for the variable gain amplifier 82 controls the offset generated when the gain of the variable gain amplifier 82 is switched by using the configuration of the feedback circuit.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来の
オフセットコントロール装置は、フィードバック回路の
構成を用いることによって、回路が発振する可能性が生
じるために不安定である。また、出力電圧Voutをもとに
フィードバックを行ってオフセットをコントロールする
ため、出力電圧VoutのDC電圧レベルが一定になるまで
に時間がかかる。
However, the conventional offset control device is unstable because the circuit may oscillate by using the configuration of the feedback circuit. Further, since feedback is performed based on the output voltage Vout to control the offset, it takes time for the DC voltage level of the output voltage Vout to become constant.

【0008】さらに、アナログ回路を用いてフィードバ
ック回路の構成を設計する場合、回路構成が複雑になる
ため、シミュレーション時間の増大等のように設計や解
析が困難である。また、この場合、回路規模が大きくな
るため、消費電力が増大する。
Further, when the structure of the feedback circuit is designed by using the analog circuit, the circuit structure becomes complicated, so that it is difficult to design and analyze it, such as increase in simulation time. Further, in this case, the circuit scale becomes large, resulting in an increase in power consumption.

【0009】そこで、上記に鑑み、本発明の目的は、出
力電圧VoutのDC電圧レベルが一定になるまでに要する
時間を短縮し、また回路規模を削減するとともに回路の
安定性を確保し、さらに簡易な回路構成で実現できるオ
フセットコントロール装置を提供することである。
Therefore, in view of the above, an object of the present invention is to shorten the time required for the DC voltage level of the output voltage Vout to become constant, reduce the circuit scale, and ensure the stability of the circuit. An object is to provide an offset control device that can be realized with a simple circuit configuration.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、請求項1に記載の発明は、利得を切り替えるための
制御信号を出力する利得制御回路と、前記利得制御回路
からの制御信号に応答して、出力電圧のDC電圧レベル
を基準の電圧レベルに保つための第1のオフセットコン
トロール電圧を出力するオフセットコントロール回路
と、前記利得制御回路からの制御信号に応答する利得を
有し、入力電圧と前記オフセットコントロール回路から
の前記第1のオフセットコントロール電圧とを入力し、
前記出力電圧を出力する可変利得アンプとを備えるもの
である。
In order to solve the above-mentioned problems, the invention according to claim 1 provides a gain control circuit for outputting a control signal for switching a gain, and a control signal from the gain control circuit. In response, an offset control circuit that outputs a first offset control voltage for maintaining the DC voltage level of the output voltage at a reference voltage level, and a gain that responds to a control signal from the gain control circuit, Voltage and the first offset control voltage from the offset control circuit are input,
And a variable gain amplifier that outputs the output voltage.

【0011】請求項1の発明によると、利得制御回路か
らの利得を切り替える制御信号に応答して、理論的に予
め求めることが可能な第1のオフセットコントロール電
圧を可変利得アンプに入力する。このため、フィードバ
ック回路の構成を用いることなく、出力DC電圧レベル
を一定にすることが可能になる。したがって、回路全体
の安定性が増すとともに、利得を切り替える際に、出力
電圧のDC電圧レベルが基準のDC電圧の電圧レベルに
収束するまでの時間を短縮することができる。また、簡
易な回路構成で実現できるため、回路規模を縮小するこ
とが可能になり、それに伴って消費電力の削減を可能に
する。さらに、アナログフィードバック回路を含む可変
利得アンプを設計する場合に比べて、設計時のシミュレ
ーション時間の短縮や、工程数を短縮することが可能に
なる。
According to the first aspect of the invention, the first offset control voltage that can be theoretically obtained in advance is input to the variable gain amplifier in response to the control signal for switching the gain from the gain control circuit. Therefore, the output DC voltage level can be made constant without using the configuration of the feedback circuit. Therefore, the stability of the entire circuit is increased, and when switching the gain, the time until the DC voltage level of the output voltage converges to the voltage level of the reference DC voltage can be shortened. Further, since it can be realized with a simple circuit configuration, it is possible to reduce the circuit scale, and accordingly it is possible to reduce power consumption. Further, compared to the case of designing a variable gain amplifier including an analog feedback circuit, it is possible to shorten the simulation time at the time of design and the number of steps.

【0012】また、請求項2に記載の発明は、請求項1
記載の可変利得アンプのオフセットコントロール装置に
おいて、前記オフセットコントロール回路は、前記利得
制御回路からの制御信号に応答して、出力電圧のDC電
圧レベルが前記基準の電圧レベルよりも上回るように、
前記出力電圧に所定のオフセットを持たせるための第2
のオフセットコントロール電圧を出力し、前記可変利得
アンプは、前記入力電圧と前記オフセットコントロール
回路からの前記第2のオフセットコントロール電圧とを
入力し、前記所定のオフセットを持つ出力電圧を出力
し、当該可変利得アンプのオフセットコントロール装置
は、前記所定のオフセットを持つ出力電圧を二値化した
後、所定のデジタル信号処理によって前記所定のオフセ
ットを取り除くものとする。
The invention described in claim 2 is the same as claim 1.
In the variable gain amplifier offset control device described above, the offset control circuit responds to a control signal from the gain control circuit such that a DC voltage level of an output voltage is higher than the reference voltage level.
Second for giving the output voltage a predetermined offset
Of the offset control voltage, the variable gain amplifier inputs the input voltage and the second offset control voltage from the offset control circuit, outputs an output voltage having the predetermined offset, The offset control device of the gain amplifier binarizes the output voltage having the predetermined offset and then removes the predetermined offset by predetermined digital signal processing.

【0013】請求項2の発明によると、オフセットコン
トロール回路は、出力電圧に所定のオフセットを持たせ
るための第2のオフセットコントロール電圧を出力し、
二値化した後、信号処理回路によって上記所定のオフセ
ットを取り除く。このように、信号処理回路での演算処
理を併用してオフセット補正を行うことで、半導体素子
のバラつき、温度特性によるバラつきに対してもアナロ
グフィードバック回路と同等、またはそれ以上の精度で
オフセットをコントロールできる。
According to the invention of claim 2, the offset control circuit outputs a second offset control voltage for giving a predetermined offset to the output voltage,
After binarization, the signal processing circuit removes the predetermined offset. In this way, by performing the offset correction by using the arithmetic processing in the signal processing circuit as well, the offset is controlled with accuracy equal to or higher than that of the analog feedback circuit, even with respect to variations in semiconductor elements and variations due to temperature characteristics. it can.

【0014】[0014]

【発明の実施の形態】以下に、本発明の一実施形態につ
いて図面を参照しながら説明する。なお、参照する図面
相互間において同一または相当する部分には共通の符号
を付しており、その詳細な説明は繰り返さない。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. The same or corresponding portions are denoted by the same reference numerals in the referenced drawings, and detailed description thereof will not be repeated.

【0015】一般に、可変利得アンプのオフセットコン
トロールの基本的な方法には大きく分けて2通りの方法
がある。
Generally, there are roughly two basic methods for offset control of a variable gain amplifier.

【0016】最初に、それぞれの方法について、図面を
参照しながら簡単に説明する。
First, each method will be briefly described with reference to the drawings.

【0017】1つ目の方法は、図1に示すように、反転
アンプ2からの出力をもとに反転アンプ2への入力バイ
アス電圧(以下では「オフセットコントロール電圧Vre
f」と呼ぶ)を制御することによって、利得制御回路1
からの制御信号Sによる利得の切り替え時に生じる反転
アンプ2のオフセットをコントロールする方法である。
The first method is, as shown in FIG. 1, based on the output from the inverting amplifier 2, the input bias voltage to the inverting amplifier 2 (hereinafter referred to as "offset control voltage Vre").
The gain control circuit 1 is controlled by controlling
This is a method of controlling the offset of the inverting amplifier 2 that occurs when the gain is switched by the control signal S from.

【0018】次に、2つの目の方法は、図2に示すよう
に、反転アンプ2からの出力をもとに入力信号の電圧レ
ベルを制御することによって、利得制御回路1からの制
御信号Sによる利得の切り替え時に生じる反転アンプ2
のオフセットをコントロールする方法である。なお、両
者に共通する点は、従来例と同様に、フィードバック回
路の構成を用いてオフセットコントロールを行うという
点である。
The second method, as shown in FIG. 2, is to control the voltage level of the input signal based on the output from the inverting amplifier 2 so that the control signal S from the gain control circuit 1 is obtained. Inversion amplifier 2 that occurs when the gain is switched by
Is a method of controlling the offset of. It should be noted that the point common to both is that offset control is performed using the configuration of the feedback circuit, as in the conventional example.

【0019】ここでは、一例として図1を参照しながら
具体的に説明する。
Here, a specific description will be given with reference to FIG. 1 as an example.

【0020】図1に示す可変利得アンプのオフセットコ
ントロール装置は、利得制御回路1と、反転アンプ2
と、オフセットコントロール回路3とを備えている。ま
た、図1に示すように、入力信号線と反転アンプ2の反
転入力端子2aとの間には入力抵抗R1が接続されてお
り、出力信号線と反転アンプ2の反転入力端子2aとの
間には帰還抵抗R2が接続されている。
The offset control device for a variable gain amplifier shown in FIG. 1 includes a gain control circuit 1 and an inverting amplifier 2.
And an offset control circuit 3. Further, as shown in FIG. 1, an input resistor R1 is connected between the input signal line and the inverting input terminal 2a of the inverting amplifier 2, and between the output signal line and the inverting input terminal 2a of the inverting amplifier 2. A feedback resistor R2 is connected to.

【0021】一般的に、オペアンプを用いた反転アンプ
2の利得は、入力抵抗R1と帰還抵抗R2との比で決定
される。したがって、反転アンプ2の利得としてnステ
ップの利得を用いる場合は、図1に示すように、帰還抵
抗R1はn個の抵抗r1〜rnとこれらの抵抗を切り替え
るn個のアナログスイッチsw1〜swnとが接続された
構成となる。そして、利得制御回路1からの制御信号S
によってn個のアナログスイッチsw1〜swnを切り替
えることでnステップの利得を実現する。(なお、以降
では、n個の抵抗r1〜rn 及びアナログスイッチsw1
〜swnを簡素化して記載した図3を参照する。) オフセットコントロール回路3は、反転アンプ2の非反
転入力端子2bに、オフセットをコントロールするため
のオフセットコントロール電圧Vrefを入力する。また、
オフセットコントロール回路3は反転アンプ2の出力信
号線と非反転入力端子2bとの間に接続され、フィード
バックループを形成している。なお、ここでいうオフセ
ットとは、利得の切り替え時に生じる出力電圧VoutのD
C電圧レベルと基準のDC電圧Vbaseとの差電圧であ
る。なお、反転アンプ2の出力信号線は後段の他の半導
体集積回路に電気的に接続される。
In general, the gain of the inverting amplifier 2 using an operational amplifier is determined by the ratio of the input resistance R1 and the feedback resistance R2. Thus, reversing the case of using the gain of the n steps as the gain of the amplifier 2, as shown in FIG. 1, the feedback resistor R1 is n analog switches sw 1 to switch between these resistors and n resistors r 1 ~r n ~ Sw n are connected. Then, the control signal S from the gain control circuit 1
A gain of n steps is realized by switching the n analog switches sw 1 to sw n . (In the following, n number of resistors r 1 ~r n and the analog switch sw 1
Refer to FIG. 3 for a simplified description of ˜sw n . The offset control circuit 3 inputs the offset control voltage Vref for controlling the offset to the non-inverting input terminal 2b of the inverting amplifier 2. Also,
The offset control circuit 3 is connected between the output signal line of the inverting amplifier 2 and the non-inverting input terminal 2b and forms a feedback loop. The offset here is the D of the output voltage Vout generated when the gain is switched.
It is the difference voltage between the C voltage level and the reference DC voltage Vbase. The output signal line of the inverting amplifier 2 is electrically connected to another semiconductor integrated circuit in the subsequent stage.

【0022】入力電圧VinのDC電圧レベルが一定のア
ナログ入力信号に対して、一定のDC電圧レベルを有す
る出力電圧Voutを得るためには、図4に示すように、利
得に応じて、入出力特性を変化させることによって実現
することができる。
In order to obtain an output voltage Vout having a constant DC voltage level with respect to an analog input signal having a constant DC voltage level of the input voltage Vin, as shown in FIG. It can be realized by changing the characteristics.

【0023】図4は、図3における可変利得アンプの入
出力特性を示した図である。すなわち、図4では、3段
階の利得に応じた入出力特性a1〜a3が示されている
が、非反転入力端子2bに与えるオフセットコントロー
ル電圧Vrefを3段階の利得に応じてVref1、Vref2、Vr
ef3と制御することによって、図示の通り、アナログ入
力信号の入力電圧VinのDC電圧レベルがa点に示すレ
ベルで一定のときに、利得が変化しても出力電圧Voutの
DC電圧レベルをb点に示すレベルで一定にすることが
できる。
FIG. 4 is a diagram showing the input / output characteristics of the variable gain amplifier shown in FIG. That is, although FIG. 4 shows the input / output characteristics a1 to a3 according to the gain of three stages, the offset control voltage Vref applied to the non-inverting input terminal 2b is Vref1, Vref2, Vr according to the gain of three stages.
By controlling with ef3, as shown in the figure, when the DC voltage level of the input voltage Vin of the analog input signal is constant at the level shown at the point a, even if the gain changes, the DC voltage level of the output voltage Vout becomes the point b. It can be kept constant at the level shown in.

【0024】また、ここで、オフセットコントロール電
圧Vrefの制御について説明する。
The control of the offset control voltage Vref will be described here.

【0025】一般に、利得の切り替えに応じたアナログ
出力信号の出力電圧Voutは、
Generally, the output voltage Vout of the analog output signal according to the switching of the gain is

【0026】[0026]

【数1】 のように表すことができるが、オフセットコントロール
回路3は、反転アンプ2からの出力電圧VoutのDC電圧
レベルと基準のDC電圧Vbaseとを比較し、出力電圧Vou
tのDC電圧レベルが基準のDC電圧Vbaseの電圧レベル
と一致するように反転アンプ2の非反転入力端子2bに
入力するオフセットコントロール電圧Vrefを決定する。
[Equation 1] The offset control circuit 3 compares the DC voltage level of the output voltage Vout from the inverting amplifier 2 with the reference DC voltage Vbase, and outputs the output voltage Vou.
The offset control voltage Vref input to the non-inverting input terminal 2b of the inverting amplifier 2 is determined so that the DC voltage level of t matches the voltage level of the reference DC voltage Vbase.

【0027】このように、フィードバック回路の構成を
用いてオフセットコントロールを行う利点は、出力電圧
Voutが目標とする基準のDC電圧Vbaseの電圧レベルに
精度よく追従していけるように設計することによって、
半導体素子の個々のバラつきをも吸収した制御を行うこ
とができることである。しかしながら、上記の通り、フ
ィードバック回路の構成を用いてオフセットコントロー
ルを行う場合、利得を切り替えた時に生じる出力電圧Vo
utのDC電圧レベルが変動してから一定に戻るまでの期
間、出力電圧VoutのDC電圧レベルが不安定になる。
As described above, the advantage of performing the offset control using the configuration of the feedback circuit is that the output voltage is
By designing so that Vout can accurately follow the voltage level of the target reference DC voltage Vbase,
That is, it is possible to perform control while absorbing individual variations of the semiconductor element. However, as described above, when performing the offset control using the configuration of the feedback circuit, the output voltage Vo generated when the gain is switched
The DC voltage level of the output voltage Vout becomes unstable during the period from when the DC voltage level of ut changes to when it returns to constant.

【0028】なお、図2に示したオフセットコントロー
ル装置についても、同様に、出力電圧VoutのDC電圧レ
ベルと基準のDC電圧Vbaseの電圧レベルとの比較に基
づいて、図5の入出力特性図に示すように、オペアンプ
に入力する入力電圧VinのDC電圧レベルを利得に応じ
て図中矢印のような範囲で制御することによって、オフ
セットコントロールが行われる。
The offset control device shown in FIG. 2 also has the input / output characteristic diagram of FIG. 5 based on the comparison between the DC voltage level of the output voltage Vout and the voltage level of the reference DC voltage Vbase. As shown, offset control is performed by controlling the DC voltage level of the input voltage Vin input to the operational amplifier within the range indicated by the arrow in the figure according to the gain.

【0029】以上で説明した基本的なオフセットコント
ロール方法を踏まえて、以下に本発明に係るオフセット
コントロール装置について説明する。
Based on the basic offset control method described above, the offset control device according to the present invention will be described below.

【0030】図6は、本発明の一実施形態を説明するた
めのオフセットコントロール装置の構成を示す図であ
る。
FIG. 6 is a diagram showing a configuration of an offset control device for explaining an embodiment of the present invention.

【0031】図6に示すオフセットコントロール装置
は、上記した出力電圧VoutのDC電圧レベルを一定にす
るためにオフセットコントロール電圧Vrefを制御してオ
フセットコントロールを行う方法を用いたタイプの装置
である。そして、このオフセットコントロール装置は、
利得制御回路1と、反転アンプ2と、オフセットコント
ロール回路3とを備えている。なお、反転アンプ2の後
段には、図6に示すように、ADコンバーター4及び信
号処理回路5が接続されている。
The offset control device shown in FIG. 6 is of a type that uses the method of controlling the offset control voltage Vref to perform the offset control in order to keep the DC voltage level of the output voltage Vout constant. And this offset control device
The gain control circuit 1, the inverting amplifier 2, and the offset control circuit 3 are provided. An AD converter 4 and a signal processing circuit 5 are connected to the subsequent stage of the inverting amplifier 2 as shown in FIG.

【0032】また、反転アンプ2の反転入力端子2aと
入力信号線との間には入力抵抗R1が接続されている。
さらに、反転アンプ2の帰還ループには帰還抵抗R2が
接続されている。なお、これらの抵抗値は可変であるも
のとし、利得制御回路1からの制御信号Sにより、適宜
抵抗値を切り替えて可変利得を可能としている。また、
反転アンプ2から出力されるアナログ信号は、後段のA
Dコンバーター4でAD変換された後、信号処理回路5
に送られる。なお、請求項に示す可変利得アンプ(図6
に示す可変利得アンプに対応する)は、上記反転アンプ
2、入力抵抗R1、帰還抵抗R2を含んでいるものであ
る。
An input resistor R1 is connected between the inverting input terminal 2a of the inverting amplifier 2 and the input signal line.
Further, a feedback resistor R2 is connected to the feedback loop of the inverting amplifier 2. Note that these resistance values are variable, and the control signal S from the gain control circuit 1 switches the resistance values as appropriate to enable variable gain. Also,
The analog signal output from the inverting amplifier 2 is
After AD conversion by the D converter 4, the signal processing circuit 5
Sent to. The variable gain amplifier shown in the claims (see FIG.
(Corresponding to the variable gain amplifier shown in 1) includes the inverting amplifier 2, the input resistor R1, and the feedback resistor R2.

【0033】オフセットコントロール回路3は、利得制
御回路1と反転アンプ2の非反転入力端子2bとの間に
接続されている。また、オフセットコントロール回路
は、利得を切り替える制御信号Sを入力すると、反転ア
ンプ2の非反転入力端子2bにオフセットをコントロー
ルするためのオフセットコントロール電圧Vref(第1の
オフセットコントロール電圧に対応する)を入力する。
The offset control circuit 3 is connected between the gain control circuit 1 and the non-inverting input terminal 2b of the inverting amplifier 2. When the control signal S for switching the gain is input, the offset control circuit inputs the offset control voltage Vref (corresponding to the first offset control voltage) for controlling the offset to the non-inverting input terminal 2b of the inverting amplifier 2. To do.

【0034】このように、図6に示すオフセットコント
ロール装置は、反転アンプ2からの出力電圧Voutをもと
にフィードバックしてオフセットコントロールを行うの
ではなく、利得制御回路1からの制御信号Sを入力し、
利得の切り替えと同時にオフセットコントロールを行う
点で、上記図3に示したオフセットコントロール装置と
主に異なっている。
As described above, the offset control device shown in FIG. 6 does not feed back the output voltage Vout from the inverting amplifier 2 to perform offset control, but inputs the control signal S from the gain control circuit 1. Then
This is mainly different from the offset control device shown in FIG. 3 in that the offset control is performed at the same time when the gain is switched.

【0035】ここで、図6に示すオフセットコントロー
ル装置においても、入力電圧Vin、出力電圧Vout、オフ
セットコントロール電圧Vref、入力抵抗R1、及び帰還
抵抗R2との間には、上記数1と同じ関係式が成立す
る。
Here, also in the offset control device shown in FIG. 6, between the input voltage Vin, the output voltage Vout, the offset control voltage Vref, the input resistance R1 and the feedback resistance R2, the same relational expression as in the above mathematical expression 1 is used. Is established.

【0036】この数1を用いれば、入力電圧VinのDC
電圧レベルが一定で利得が変化した場合に、出力電圧Vo
utのDC電圧レベルを一定にするために必要なオフセッ
トコントロール電圧Vrefは、理論的に予め求めることが
できる。すなわち、出力電圧Voutをフィードバックして
オフセットコントロール電圧Vrefを決定しなくとも、利
得に応じたオフセットコントロール電圧Vrefは数1によ
って理論的に求めることができる。したがって、オフセ
ットコントロール回路3は、利得制御回路1から利得を
切り替えるための制御信号Sを受けて、上記図4を用い
て説明したように、利得の切り替えに応じたオフセット
コントロール電圧Vrefを出力することによって、利得の
切り替えによる影響を受けずに、出力電圧VoutのDC電
圧レベルを基準のDC電圧Vbaseの電圧レベルにするこ
とが可能となる。
If this equation 1 is used, DC of the input voltage Vin
When the voltage level is constant and the gain changes, the output voltage Vo
The offset control voltage Vref required to keep the DC voltage level of ut constant can be theoretically obtained in advance. That is, the offset control voltage Vref corresponding to the gain can be theoretically calculated by the equation 1 without feeding back the output voltage Vout to determine the offset control voltage Vref. Therefore, the offset control circuit 3 receives the control signal S for switching the gain from the gain control circuit 1 and outputs the offset control voltage Vref according to the switching of the gain as described with reference to FIG. Thus, the DC voltage level of the output voltage Vout can be set to the voltage level of the reference DC voltage Vbase without being affected by the gain switching.

【0037】以上のように、本実施形態に係るオフセッ
トコントロール装置は、フィードバック回路の構成を用
いることなく、利得を切り替える制御信号Sに応答し
て、理論的に決定可能できるオフセットコントロール電
圧Vrefを反転アンプ2の非反転入力端子2bに入力す
る。このため、フィードバック回路の構成を用いること
なく、出力電圧VoutのDC電圧レベルを一定にすること
が可能になる。したがって、回路全体の安定性が増すと
ともに、利得を切り替える際に、出力電圧VoutのDC電
圧レベルが基準のDC電圧Vbaseの電圧レベルに収束す
るまでの時間を短縮することができる。また、簡易な回
路構成で実現できるため、回路規模を縮小することが可
能になり、それに伴って消費電力の削減を可能にする。
さらに、アナログフィードバック回路を含む可変利得ア
ンプを設計する場合に比べて、設計時のシミュレーショ
ン時間の短縮や、工程数を短縮することが可能になる。
As described above, the offset control device according to this embodiment inverts the theoretically decidable offset control voltage Vref in response to the control signal S for switching the gain without using the configuration of the feedback circuit. Input to the non-inverting input terminal 2b of the amplifier 2. Therefore, the DC voltage level of the output voltage Vout can be made constant without using the configuration of the feedback circuit. Therefore, the stability of the entire circuit is increased, and when switching the gain, it is possible to shorten the time until the DC voltage level of the output voltage Vout converges to the voltage level of the reference DC voltage Vbase. Further, since it can be realized with a simple circuit configuration, it is possible to reduce the circuit scale, and accordingly it is possible to reduce power consumption.
Further, compared to the case of designing a variable gain amplifier including an analog feedback circuit, it is possible to shorten the simulation time at the time of design and the number of steps.

【0038】<変形例>上記の通り、図6に示したオフ
セットコントロール装置は、数1をもとに得られるオフ
セットコントロール電圧Vrefを反転アンプ2の非反転入
力端子2bに入力してオフセットをコントロールする。
しかしながら、数1は理想的な条件で成立する式であ
り、回路を構成する半導体素子のバラつきや、温度特性
等の影響による特性の微小なバラつきは考慮されていな
い。
<Modification> As described above, the offset control device shown in FIG. 6 controls the offset by inputting the offset control voltage Vref obtained based on Equation 1 to the non-inverting input terminal 2b of the inverting amplifier 2. To do.
However, Equation 1 is a formula that is satisfied under ideal conditions, and does not take into consideration variations in semiconductor elements that form a circuit and minute variations in characteristics due to the influence of temperature characteristics and the like.

【0039】上記図3で示したオフセットコントロール
装置の場合であれば、上記の通りフィードバック制御に
よってオフセットコントロールを行うので、バラつきな
どに対して常に最適値を変化させて追従していくことが
できる。その一方で、上記図6で示したオフセットコン
トロール装置の場合は、上記の通り、数1から得られる
オフセットコントロール電圧Vrefを用い、フィードフォ
ワード制御によってオフセットコントロールを行うの
で、バラつきの影響を吸収して制御することは困難であ
る。
In the case of the offset control device shown in FIG. 3, since the offset control is performed by the feedback control as described above, it is possible to always change the optimum value to follow variations. On the other hand, in the case of the offset control device shown in FIG. 6, as described above, the offset control voltage Vref obtained from Equation 1 is used to perform the offset control by the feedforward control, so that the influence of variations is absorbed. It is difficult to control.

【0040】図7は、本実施形態の変形例を説明するた
めの図である。図7は、半導体素子のバラつきや、温度
特性などの影響に基づく特性のバラつきを考慮した場合
の出力電圧Vout'のDC電圧レベルを示した図である。
FIG. 7 is a diagram for explaining a modified example of this embodiment. FIG. 7 is a diagram showing the DC voltage level of the output voltage Vout ′ in the case where variations in semiconductor elements and variations in characteristics due to influences of temperature characteristics and the like are taken into consideration.

【0041】すなわち、本変形例では、図7に示すよう
に、出力電圧VoutのDC電圧レベルが基準のDC電圧V
baseの電圧レベルよりもΔVoutだけ高い出力電圧Vout'
の電圧レベルを示す概念図である。そして、本変形例に
係るオフセットコントロール装置は、基準のDC電圧Vb
aseの電圧レベルよりもΔVoutだけ高い出力DC電圧Vo
ut'を出力できるように制御する。
That is, in this modification, as shown in FIG. 7, the DC voltage level of the output voltage Vout is the reference DC voltage V.
Output voltage Vout 'which is higher than the voltage level of base by ΔVout
It is a conceptual diagram which shows the voltage level of. Then, the offset control device according to the present modified example uses the reference DC voltage Vb
Output DC voltage Vo higher than ase voltage level by ΔVout
Control so that ut 'can be output.

【0042】[0042]

【数2】 上記数2は上記数1の出力DC電圧VoutにΔVoutを加え
て変形したものである。このように、数2から得られる
オフセットコントロール電圧Vref(第2のオフセットコ
ントロール電圧に対応する)を反転アンプ2に入力する
と、図7に示した出力電圧Vout'を得ることができる。
そして、この出力電圧Vout'はADコンバーター4によ
ってAD変換された後、信号処理回路5おいて演算処理
が行われる。
[Equation 2] The above formula 2 is a modification obtained by adding ΔVout to the output DC voltage Vout of the above formula 1. Thus, when the offset control voltage Vref (corresponding to the second offset control voltage) obtained from Equation 2 is input to the inverting amplifier 2, the output voltage Vout ′ shown in FIG. 7 can be obtained.
Then, the output voltage Vout ′ is AD-converted by the AD converter 4, and then the signal processing circuit 5 performs arithmetic processing.

【0043】ここで、信号処理回路5は、出力電圧Vou
t'のDC電圧レベルと基準のDC電圧Vbaseの電圧レベ
ルとの差であるオフセット(所定のオフセットに対応す
る)を取り除く演算処理を行う。このため、種々の特性
の変動に基づくオフセットの変動をも考慮した、オフセ
ットコントロールが可能になる。
Here, the signal processing circuit 5 outputs the output voltage Vou
An arithmetic process for removing an offset (corresponding to a predetermined offset) which is a difference between the DC voltage level of t ′ and the voltage level of the reference DC voltage Vbase is performed. Therefore, it becomes possible to perform the offset control in consideration of the variation of the offset due to the variation of various characteristics.

【0044】このように、本変形例におけるオフセット
コントロール装置は、出力電圧Vout'のDC電圧レベル
に少しオフセットを持たせるようにオフセットをコント
ロールし、さらに、二値化後に信号処理回路5において
そのオフセットを取り除くので、半導体回路素子の特性
のバラつきや、温度特性などによる誤差を吸収すること
ができる。また、オフセットコントロール装置の後段に
用いられる二値化のためのADコンバーター4の変換精
度を高精度にすればするほど、信号処理回路5における
オフセット補正も高精度に行うことができる。
As described above, the offset control device according to the present modification controls the offset so that the DC voltage level of the output voltage Vout 'may be slightly offset, and further, the offset is controlled in the signal processing circuit 5 after binarization. Since the above is eliminated, it is possible to absorb the variation in the characteristics of the semiconductor circuit element and the error due to the temperature characteristics. Further, the higher the conversion accuracy of the AD converter 4 for binarization used in the subsequent stage of the offset control device, the higher the accuracy of offset correction in the signal processing circuit 5.

【0045】なお、上記一実施形態では、反転アンプ2
を用いた可変利得アンプについて説明したが、本発明は
本実施例に限る趣旨ではなく、その他の可変利得アンプ
であっても、入力電圧、出力電圧、利得、及びオフセッ
トコントロール電圧の関係を理論的に求めることができ
る回路であれば、本発明は同様に実施可能である。
In the above embodiment, the inverting amplifier 2
However, the present invention is not limited to this embodiment, and other variable gain amplifiers can theoretically show the relationship between the input voltage, the output voltage, the gain, and the offset control voltage. The present invention can be implemented in the same manner as long as the circuit can be obtained as follows.

【0046】[0046]

【発明の効果】以上のように本発明によると、フィード
バック回路の構成を用いることなく、利得を切り替える
制御信号に応答して、理論的に決定可能できるオフセッ
トコントロール電圧を可変利得アンプに入力する。この
ため、フィードバック回路の構成を用いることなく、出
力電圧レベルを一定にすることが可能になる。したがっ
て、回路全体の安定性が増すとともに、利得を切り替え
る際に、出力電圧のDC電圧レベルが基準のDC電圧の
電圧レベルに収束するまでの時間を短縮することができ
る。また、簡易な回路構成で実現できるため、回路規模
を縮小することが可能になり、それに伴って消費電力の
削減を可能にする。さらに、アナログフィードバック回
路を含む可変利得アンプを設計する場合に比べて、設計
時のシミュレーション時間の短縮や、工程数を短縮する
ことが可能になる。
As described above, according to the present invention, the offset control voltage that can be theoretically determined is input to the variable gain amplifier in response to the control signal for switching the gain without using the configuration of the feedback circuit. Therefore, the output voltage level can be made constant without using the configuration of the feedback circuit. Therefore, the stability of the entire circuit is increased, and when switching the gain, the time until the DC voltage level of the output voltage converges to the voltage level of the reference DC voltage can be shortened. Further, since it can be realized with a simple circuit configuration, it is possible to reduce the circuit scale, and accordingly it is possible to reduce power consumption. Further, compared to the case of designing a variable gain amplifier including an analog feedback circuit, it is possible to shorten the simulation time at the time of design and the number of steps.

【図面の簡単な説明】[Brief description of drawings]

【図1】 オフセットコントロール電圧を制御してオフ
セットコントロールを行う可変利得アンプのオフセット
コントロール装置の基本的な回路図である。
FIG. 1 is a basic circuit diagram of an offset control device of a variable gain amplifier that controls an offset control voltage to perform offset control.

【図2】 入力DC電圧レベルを制御してオフセットコ
ントロールを行う可変利得アンプのオフセットコントロ
ール装置の基本的な回路図である。
FIG. 2 is a basic circuit diagram of an offset control device of a variable gain amplifier that controls an input DC voltage level to perform offset control.

【図3】 抵抗部分を簡素化した図1に示すオフセット
コントロール装置を示す図である。
FIG. 3 is a diagram showing the offset control device shown in FIG. 1 in which a resistance portion is simplified.

【図4】 図3及び後述する図6に示したオフセットコ
ントロール装置の入出力特性を説明するための図であ
る。
FIG. 4 is a diagram for explaining input / output characteristics of the offset control device shown in FIG. 3 and FIG. 6 described later.

【図5】 図2に示したオフセットコントロール装置の
入出力特性を説明するための図である。
5 is a diagram for explaining input / output characteristics of the offset control device shown in FIG.

【図6】 本発明の一実施形態に係る可変利得アンプの
オフセットコントロール装置の回路図である。
FIG. 6 is a circuit diagram of an offset control device for a variable gain amplifier according to an exemplary embodiment of the present invention.

【図7】 一実施形態の変形例を説明するための出力電
圧のDC電圧レベルの概念図である。
FIG. 7 is a conceptual diagram of a DC voltage level of an output voltage for explaining a modified example of the embodiment.

【図8】 従来の可変利得アンプのオフセットコントロ
ール装置を説明するための概略図である。
FIG. 8 is a schematic diagram for explaining a conventional offset control device for a variable gain amplifier.

【符号の説明】[Explanation of symbols]

1 利得制御回路 2 反転アンプ 2a 反転入力端子 2b 非反転入力端子 3 オフセットコントロール回路 4 ADコンバーター 5 信号処理回路 Vin 入力電圧 Vout、Vout' 出力電圧 Vref オフセットコントロール電圧 R1 入力抵抗(群) R2 帰還抵抗(群) S 制御信号 1 Gain control circuit 2 inverting amplifier 2a Inversion input terminal 2b Non-inverting input terminal 3 Offset control circuit 4 AD converter 5 Signal processing circuit Vin input voltage Vout, Vout 'Output voltage Vref Offset control voltage R1 input resistance (group) R2 feedback resistance (group) S control signal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 利得を切り替えるための制御信号を出力
する利得制御回路と、 前記利得制御回路からの制御信号に応答して、出力電圧
のDC電圧レベルを基準のDC電圧レベルに保つための
第1のオフセットコントロール電圧を出力するオフセッ
トコントロール回路と、 前記利得制御回路からの制御信号に応答する利得を有
し、入力電圧と前記オフセットコントロール回路からの
前記第1のオフセットコントロール電圧とを入力し、前
記出力電圧を出力する可変利得アンプとを備えることを
特徴とする可変利得アンプのオフセットコントロール装
置。
1. A gain control circuit for outputting a control signal for switching a gain, and a first control circuit for maintaining a DC voltage level of an output voltage at a reference DC voltage level in response to a control signal from the gain control circuit. An offset control circuit that outputs an offset control voltage of 1, and a gain that responds to a control signal from the gain control circuit, and that inputs an input voltage and the first offset control voltage from the offset control circuit, An offset control device for a variable gain amplifier, comprising: a variable gain amplifier that outputs the output voltage.
【請求項2】 請求項1記載の可変利得アンプのオフセ
ットコントロール装置において、 前記オフセットコントロール回路は、 前記利得制御回路からの制御信号に応答して、出力電圧
のDC電圧レベルが前記基準のDC電圧レベルよりも上
回るように、前記出力電圧に所定のオフセットを持たせ
るための第2のオフセットコントロール電圧を出力し、 前記可変利得アンプは、 前記入力電圧と前記オフセットコントロール回路からの
前記第2のオフセットコントロール電圧とを入力し、前
記所定のオフセットを持つ出力電圧を出力し、 当該可変利得アンプのオフセットコントロール装置は、 前記所定のオフセットを持つ出力電圧を二値化した後、
所定のデジタル信号処理によって前記所定のオフセット
を取り除くことを特徴とする可変利得アンプのオフセッ
トコントロール装置。
2. The offset control device for a variable gain amplifier according to claim 1, wherein the offset control circuit responds to a control signal from the gain control circuit, and a DC voltage level of an output voltage is the reference DC voltage. Outputting a second offset control voltage for giving the output voltage a predetermined offset so as to exceed the level, and the variable gain amplifier outputs the input voltage and the second offset from the offset control circuit. A control voltage is input, and an output voltage having the predetermined offset is output, and the offset control device of the variable gain amplifier binarizes the output voltage having the predetermined offset,
An offset control apparatus for a variable gain amplifier, wherein the predetermined offset is removed by predetermined digital signal processing.
JP2002074450A 2002-03-18 2002-03-18 Offset control device for variable gain amplifier Pending JP2003273673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002074450A JP2003273673A (en) 2002-03-18 2002-03-18 Offset control device for variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002074450A JP2003273673A (en) 2002-03-18 2002-03-18 Offset control device for variable gain amplifier

Publications (1)

Publication Number Publication Date
JP2003273673A true JP2003273673A (en) 2003-09-26

Family

ID=29203841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002074450A Pending JP2003273673A (en) 2002-03-18 2002-03-18 Offset control device for variable gain amplifier

Country Status (1)

Country Link
JP (1) JP2003273673A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077416A2 (en) * 2002-03-07 2003-09-18 Freescale Semiconductor, Inc. Adjustable gain control system and method thereof
US7235987B2 (en) 2005-07-19 2007-06-26 Denso Corporation Sensor device using pair of resistive sensor controlled beat oscillators
US7370535B2 (en) 2006-03-23 2008-05-13 Denso Corporation State measuring apparatus and operation control method for the same
JP2008227712A (en) * 2007-03-09 2008-09-25 Ricoh Co Ltd Variable gain amplifier circuit
WO2008114511A1 (en) * 2007-03-19 2008-09-25 Panasonic Corporation Agc circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077416A2 (en) * 2002-03-07 2003-09-18 Freescale Semiconductor, Inc. Adjustable gain control system and method thereof
WO2003077416A3 (en) * 2002-03-07 2004-10-21 Freescale Semiconductor Inc Adjustable gain control system and method thereof
US7235987B2 (en) 2005-07-19 2007-06-26 Denso Corporation Sensor device using pair of resistive sensor controlled beat oscillators
US7370535B2 (en) 2006-03-23 2008-05-13 Denso Corporation State measuring apparatus and operation control method for the same
JP2008227712A (en) * 2007-03-09 2008-09-25 Ricoh Co Ltd Variable gain amplifier circuit
WO2008114511A1 (en) * 2007-03-19 2008-09-25 Panasonic Corporation Agc circuit
US7795967B2 (en) 2007-03-19 2010-09-14 Panasonic Corporation AGC circuit

Similar Documents

Publication Publication Date Title
US7405682B2 (en) Delta-sigma analog digital converter with offset compensation
US7852252B2 (en) Single-ended to differential amplification and pipeline analog-to-digital conversion for digitally controlled DC-DC converters
US7268720B1 (en) Converter networks for generation of MDAC reference signals
JPH06152415A (en) Range-split conversion means of multistage operation
JPH03205921A (en) Digitizer circuit
JP2008146275A (en) Reference voltage generation circuit
JPH057154A (en) A/d converter circuit
JP2011091572A (en) Variable-gain amplifier circuit
JP2003273673A (en) Offset control device for variable gain amplifier
JP2009033638A (en) Amplifier circuit
JP2001044770A (en) Amplifier circuit
JP2000232328A (en) Gain control circuit for variable gain amplifier
US7095352B2 (en) Analog-to-digital converter including a plurality of amplifier circuits
JP2005318582A (en) Pipelined adc calibration method and apparatus therefor
JP2017123534A (en) Semiconductor device
US20210262977A1 (en) Potentiostat with offset calibration
JP2010085319A (en) Sensor signal detection circuit, ratiometric correction circuit, and sensor device
KR101484335B1 (en) Common-mode charge control in a pipelined charge-domain signal-processing circuit
JP2006303601A (en) Correlated double sampling circuit and solid-state imaging apparatus employing the same
TWI429193B (en) Amplifier circuit and offset cancellation method
JP2002261610A (en) A/d converter
KR100593929B1 (en) Switch mode power supply having auto voltage regulation function
TWI822219B (en) Operation circuit having lower calibration time and calibration method thereof
KR102234948B1 (en) Device for generating reference voltage and analog-digital convertor including the same
JP3388088B2 (en) Multi-input multi-output competitive amplifier circuit