JP2003270302A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2003270302A JP2003270302A JP2002072350A JP2002072350A JP2003270302A JP 2003270302 A JP2003270302 A JP 2003270302A JP 2002072350 A JP2002072350 A JP 2002072350A JP 2002072350 A JP2002072350 A JP 2002072350A JP 2003270302 A JP2003270302 A JP 2003270302A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminals
- connection test
- circuit
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 複数の半導体チップを実装したＭＣＰにおい
て、半導体チップの端子とＭＣＰの外部端子との接続不
良を確実に検出する。
【解決手段】 半導体装置は、半導体チップにそれぞれ
接続される専用端子と、半導体チップに共通に接続され
る共通端子を含む第１端子とを有している。半導体チッ
プの少なくとも２つは、接続試験回路とスイッチ回路と
を有している。接続試験回路は、第１端子から受けるレ
ベルに応じて、半導体チップ内の第１ノードを第１電圧
線に接続する。スイッチ回路は、専用端子から受けるレ
ベルに応じてオンし、専用端子及び共通端子を含む端子
のいずれかに第１ノードを接続する。このため、専用端
子及び第１端子に所定のレベルを供給した状態で、スイ
ッチ回路に流れる電流を測定することで、各半導体チッ
プ毎に、半導体チップの端子と外部端子との接続試験を
実施できる。
(57) Abstract: In an MCP mounted with a plurality of semiconductor chips, a connection failure between a terminal of the semiconductor chip and an external terminal of the MCP is reliably detected. A semiconductor device has a dedicated terminal connected to a semiconductor chip and a first terminal including a common terminal commonly connected to the semiconductor chip. At least two of the semiconductor chips have a connection test circuit and a switch circuit. The connection test circuit connects a first node in the semiconductor chip to a first voltage line according to a level received from the first terminal. The switch circuit turns on according to the level received from the dedicated terminal, and connects the first node to one of the terminal including the dedicated terminal and the common terminal. For this reason, by measuring the current flowing through the switch circuit in a state where a predetermined level is supplied to the dedicated terminal and the first terminal, a connection test between the terminal of the semiconductor chip and the external terminal can be performed for each semiconductor chip. .
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の半導体チッ
プを１つのパッケージに実装したマルチチップパッケー
ジ（Multi Chip Package；以下、ＭＣＰと称す）に関す
る。また、本発明は、ＭＣＰに実装された半導体チップ
の端子とＭＣＰの外部端子との接続を確認するための試
験回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip package (hereinafter referred to as MCP) in which a plurality of semiconductor chips are mounted in one package. The present invention also relates to a test circuit for confirming the connection between the terminals of the semiconductor chip mounted on the MCP and the external terminals of the MCP.
【０００２】[0002]
【従来の技術】一般に、半導体装置は、動作を確認した
半導体チップをパッケージに実装して形成されている。
半導体チップの端子は、半導体チップをパッケージに実
装する際に（半導体装置の組立時）、ボンディングワイ
ヤ等によりパッケージの外部端子に接続される。半導体
装置の組立後、半導体チップの端子とパッケージの外部
端子との接続試験は、半導体チップの端子に接続されて
いる保護回路を利用して行われる。すなわち、保護回路
の電気的特性を測定することにより、半導体チップの端
子と外部端子との接続が確認される。この種の測定手法
および試験回路は、例えば、特開平１１−３９８９８号
公報に開示されている。2. Description of the Related Art Generally, a semiconductor device is formed by mounting a semiconductor chip whose operation has been confirmed in a package.
The terminals of the semiconductor chip are connected to the external terminals of the package by bonding wires or the like when the semiconductor chip is mounted on the package (when the semiconductor device is assembled). After the semiconductor device is assembled, the connection test between the terminals of the semiconductor chip and the external terminals of the package is performed by using the protection circuit connected to the terminals of the semiconductor chip. That is, the connection between the terminals of the semiconductor chip and the external terminals is confirmed by measuring the electrical characteristics of the protection circuit. A measuring method and a test circuit of this kind are disclosed in, for example, JP-A-11-39898.
【０００３】一方、近年、複数の半導体チップを１つの
パッケージに実装した半導体装置（ＭＣＰ）が開発され
ている。図５は、この種のＭＣＰの一例を示している。
この例では、ＭＣＰは、パッケージ基板上に、２つの半
導体チップを搭載して形成されている。各半導体チップ
は、パッケージの外部端子に接続される端子と、保護回
路と、端子に供給される信号を受ける内部回路とを有し
ている。保護回路は、端子と電源線・接地線との間にそ
れぞれ配置されたダイオードと、端子と内部回路との間
に配置された抵抗とを有している。この例では、ＭＣＰ
の外部端子には、２つの半導体チップに共通の信号が供
給される。このため、各半導体チップの端子は、共通端
子として互いに接続されている。On the other hand, in recent years, a semiconductor device (MCP) in which a plurality of semiconductor chips are mounted in one package has been developed. FIG. 5 shows an example of this type of MCP.
In this example, the MCP is formed by mounting two semiconductor chips on the package substrate. Each semiconductor chip has a terminal connected to an external terminal of the package, a protection circuit, and an internal circuit that receives a signal supplied to the terminal. The protection circuit has a diode arranged between the terminal and the power supply line / ground line, and a resistor arranged between the terminal and the internal circuit. In this example, MCP
A signal common to the two semiconductor chips is supplied to the external terminal of. Therefore, the terminals of each semiconductor chip are connected to each other as a common terminal.
【０００４】[0004]
【発明が解決しようとする課題】ところで、ＭＣＰに搭
載される複数の半導体チップの端子が共通端子として互
いに接続される場合、ＭＣＰに組立後の接続試験におい
て、保護回路を利用した従来の方法では、共通端子と外
部端子との接続不良を検出できない。具体的には、例え
ば、図の左側の半導体チップに接続不良が発生し（図の
×印）、共通端子と外部端子とが接続されていない場合
にも、右側の半導体チップの保護回路のダイオード特性
は、正常に測定できる。このため、外部端子に複数の端
子が接続される場合、一方の端子の接続が不良でも、そ
の不良は、検出できない。By the way, when the terminals of a plurality of semiconductor chips mounted on the MCP are connected to each other as a common terminal, in the connection test after assembling to the MCP, the conventional method using the protection circuit is used. , The connection failure between the common terminal and the external terminal cannot be detected. Specifically, for example, even when a connection failure occurs in the semiconductor chip on the left side of the figure (marked by X in the figure) and the common terminal and the external terminal are not connected, the diode of the protection circuit of the semiconductor chip on the right side The characteristics can be measured normally. Therefore, when a plurality of terminals are connected to the external terminal, even if the connection of one terminal is defective, the defect cannot be detected.
【０００５】上述した接続不良は、ＭＣＰに実装された
半導体チップが正常に動作することを確認するための機
能試験において、半導体チップの動作不良として検出さ
れる。このように、従来は、ＭＣＰを組み立てた時点で
不良が発生しているにもかかわらず、その不良は機能試
験まで検出されない。この結果、不良の発生工程へのフ
ィードバックが遅れ、その間に多数の不良品が製造され
てしまう。The above-mentioned connection failure is detected as an operation failure of the semiconductor chip in the functional test for confirming that the semiconductor chip mounted on the MCP operates normally. As described above, conventionally, although a defect occurs when the MCP is assembled, the defect is not detected until the functional test. As a result, feedback to the defective process is delayed, and a large number of defective products are manufactured in the meantime.
【０００６】また、本来、機能試験で多数のＭＣＰが不
良品と判明した場合、規格を変更して再度機能試験を実
行するか、ウエハ製造工程へのフィードバックが必要か
を判断する必要がある。しかし、機能不良品に組立不良
品が含まれている可能性がある場合、不良の原因が、半
導体製造工程にあるのか組立工程にあるのかを最初に判
断しなくてはならない。このため、最悪の場合には、製
品の出荷時期が遅れてしまう。Originally, when a large number of MCPs are found to be defective in the functional test, it is necessary to change the standard and execute the functional test again, or to judge whether feedback to the wafer manufacturing process is necessary. However, when there is a possibility that a defective product includes an assembly defective product, it is first necessary to determine whether the cause of the defect is the semiconductor manufacturing process or the assembly process. Therefore, in the worst case, the shipping time of the product will be delayed.
【０００７】さらに、本来、機能試験を実施しなくても
よい組立不良品について、機能試験を実施するため、試
験コストは増加する。この結果、ＭＣＰの製造コストは
増大する。本発明の目的は、複数の半導体チップを実装
したＭＣＰにおいて、半導体チップの端子とＭＣＰの外
部端子の接続不良を容易かつ確実に検出できる半導体装
置を提供することである。Further, since the functional test is originally performed on the defective assembly that does not need to be functionally tested, the test cost increases. As a result, the manufacturing cost of the MCP increases. An object of the present invention is to provide a semiconductor device that can easily and surely detect a connection failure between a terminal of a semiconductor chip and an external terminal of the MCP in an MCP on which a plurality of semiconductor chips are mounted.
【０００８】[0008]
【課題を解決するための手段】請求項１の半導体装置
は、複数の半導体チップを実装して構成されている。半
導体装置は、半導体チップにそれぞれ接続される専用端
子と、半導体チップに共通に接続される共通端子を含む
第１端子とを有している。半導体チップの少なくとも２
つは、接続試験回路とスイッチ回路とを有している。接
続試験回路は、第１端子から受けるレベルに応じて、半
導体チップ内の第１ノードを第１電圧線に接続する。ス
イッチ回路は、専用端子から受けるレベルに応じてオン
し、専用端子及び共通端子を含む端子のいずれかに第１
ノードを接続する。A semiconductor device according to a first aspect of the present invention is configured by mounting a plurality of semiconductor chips. The semiconductor device has a dedicated terminal connected to each of the semiconductor chips and a first terminal including a common terminal commonly connected to the semiconductor chips. At least two semiconductor chips
One has a connection test circuit and a switch circuit. The connection test circuit connects the first node in the semiconductor chip to the first voltage line according to the level received from the first terminal. The switch circuit is turned on according to the level received from the dedicated terminal, and the switch circuit is first connected to either the dedicated terminal or the common terminal.
Connect the nodes.
【０００９】すなわち、複数の半導体チップに形成され
ている接続試験回路は、第１端子のレベルに応じて同時
に動作し、スイッチ回路は、専用端子のレベルに応じて
半導体チップ毎にオンする。このため、専用端子に所定
のレベルをそれぞれ供給し、スイッチ回路を順次オンさ
せ、第１端子に所定のレベルを供給することで、半導体
チップの端子と外部端子との接続を個別に確認できる。
具体的には、スイッチ回路に流れる電流を測定すること
で、各半導体チップ毎に、半導体チップの端子と外部端
子との接続試験を実施できる。この結果、半導体装置の
組立不良を簡易な回路で確実に検出できる。That is, the connection test circuits formed on a plurality of semiconductor chips operate simultaneously according to the level of the first terminal, and the switch circuit turns on for each semiconductor chip according to the level of the dedicated terminal. Therefore, the connection between the terminals of the semiconductor chip and the external terminals can be individually confirmed by supplying predetermined levels to the dedicated terminals, sequentially turning on the switch circuits, and supplying the predetermined levels to the first terminals.
Specifically, by measuring the current flowing through the switch circuit, the connection test between the terminals of the semiconductor chip and the external terminals can be performed for each semiconductor chip. As a result, defective assembly of the semiconductor device can be reliably detected with a simple circuit.
【００１０】請求項２の半導体装置では、スイッチ回路
により第１ノードと接続される端子は、スイッチ回路を
オンする専用端子である。すなわち、専用端子は、接続
試験時に、スイッチ回路をオンする端子として機能する
とともに、接続試験の結果を確認する端子として機能す
る。このため、半導体チップに専用端子が１つしかない
場合にも、確実に接続試験を実施できる。According to another aspect of the semiconductor device of the present invention, the terminal connected to the first node by the switch circuit is a dedicated terminal for turning on the switch circuit. That is, the dedicated terminal functions as a terminal for turning on the switch circuit during the connection test and as a terminal for confirming the result of the connection test. Therefore, even if the semiconductor chip has only one dedicated terminal, the connection test can be reliably performed.
【００１１】請求項３の半導体装置では、スイッチ回路
により第１ノードと接続される端子は、スイッチ回路を
オンする専用端子とは別の端子である。このため、１回
の接続試験で、２つの専用端子の接続を確認できる。従
って、１つの半導体チップが複数の専用端子を有する場
合に、接続試験の時間を短縮できる。請求項４の半導体
装置では、接続試験回路は、第１ノードと第１電圧線と
の間に並列に接続されている複数のスイッチを有する。
これらスイッチは、第１端子から受けるレベルに応じて
第１ノードを第1電圧線にそれぞれ接続する。すなわ
ち、接続試験回路は、各第１端子のレベルに応じてオン
する。このため、接続試験により、接続不良を起こして
いる第１端子を特定できる。According to another aspect of the semiconductor device, the terminal connected to the first node by the switch circuit is a terminal different from the dedicated terminal for turning on the switch circuit. Therefore, the connection between the two dedicated terminals can be confirmed in one connection test. Therefore, when one semiconductor chip has a plurality of dedicated terminals, the connection test time can be shortened. According to another aspect of the semiconductor device of the present invention, the connection test circuit has a plurality of switches connected in parallel between the first node and the first voltage line.
These switches connect the first node to the first voltage line according to the level received from the first terminal. That is, the connection test circuit is turned on according to the level of each first terminal. Therefore, the connection test can identify the first terminal having the connection failure.
【００１２】請求項５の半導体装置では、接続試験回路
は、第１ノードと第１電圧線との間に直列に接続されて
いる複数のスイッチを有する。これらスイッチは、第１
端子から受けるレベルに応じてそれぞれ動作する。接続
試験回路は、第１端子からそれぞれ所定の電圧を受けて
いるときのみ、全てのスイッチをオンし、第１ノードと
第１電圧線とを接続する。このため、１回の接続試験
で、複数の共通端子の接続を同時に確認できる。According to another aspect of the semiconductor device of the present invention, the connection test circuit has a plurality of switches connected in series between the first node and the first voltage line. These switches are the first
Each operates according to the level received from the terminal. The connection test circuit turns on all the switches and connects the first node and the first voltage line only when receiving a predetermined voltage from the first terminal. Therefore, the connection of a plurality of common terminals can be confirmed at the same time by one connection test.
【００１３】端子の接続不良が１つでも見つかったと
き、半導体装置は不良品と判定される。このため、組立
工程後の接続試験において、不良品の判定を短時間でで
きる。すなわち、試験時間を短縮できる。When any one of the terminal connection failures is found, the semiconductor device is determined to be defective. Therefore, in the connection test after the assembly process, the defective product can be determined in a short time. That is, the test time can be shortened.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は、本発明の半導体装置の第１の
実施形態を示している。この実施形態は、請求項１、請
求項２、請求項４に対応している。半導体装置は、パッ
ケージ基板１０上にＤＲＡＭ１２（半導体チップ）とＮ
ＯＲ型フラッシュメモリ１４（半導体チップ）とを搭載
し、マルチチップパッケージ１６（以下、ＭＣＰと称
す）として形成されている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the semiconductor device of the present invention. This embodiment corresponds to claim 1, claim 2, and claim 4. The semiconductor device includes a DRAM 12 (semiconductor chip) and an N on a package substrate 10.
An OR-type flash memory 14 (semiconductor chip) is mounted and formed as a multi-chip package 16 (hereinafter referred to as MCP).
【００１５】ＤＲＡＭ１２は、コマンド端子／ＲＡＳ、
アドレス端子Ａ０〜Ａｎ、データ端子ＤＱ０〜ＤＱ７及
び接地端子ＶＳＳ等を有している。また、ＤＲＡＭ１２
は、スイッチ回路２０、接続試験回路２２、制御回路２
４及びメモリセルアレイ２６を有している。スイッチ回
路２０及び接続試験回路２２は、後述するように、ＤＲ
ＡＭ１２の端子とＭＣＰ１６の外部端子との接続を確認
するための試験回路として動作する。The DRAM 12 has a command terminal / RAS,
It has address terminals A0 to An, data terminals DQ0 to DQ7, a ground terminal VSS, and the like. In addition, the DRAM 12
Is a switch circuit 20, a connection test circuit 22, a control circuit 2
4 and a memory cell array 26. The switch circuit 20 and the connection test circuit 22 have a DR
It operates as a test circuit for confirming the connection between the terminal of AM12 and the external terminal of MCP16.
【００１６】スイッチ回路２０は、ｎＭＯＳトランジス
タ２０ａにより構成されている。ｎＭＯＳトランジスタ
２０ａは、ゲート及びドレインをコマンド端子／ＲＡＳ
に接続し、ソースを第１ノード１２ａに接続している。
接続試験回路２２は、アドレス端子Ａ０〜Ａｎ及びデー
タ端子ＤＱ０〜ＤＱ７にそれぞれ対応する複数のｎＭＯ
Ｓトランジスタ２２ａを有している。各ｎＭＯＳトラン
ジスタ２２ａのゲートは、各アドレス端子Ａ０〜Ａｎ及
び各データ端子ＤＱ０〜ＤＱ７に接続されている。各ｎ
ＭＯＳトランジスタ２２ａは、ドレインを第１ノード１
２ａに接続し、ソースを接地線ＶＳＳ（第１電圧線）に
接続している。すなわち、各ｎＭＯＳトランジスタ２２
ａは、各アドレス端子Ａ０〜Ａｎ及び各データ端子ＤＱ
０〜ＤＱ７の電圧レベルに応じてオンし、第１ノード１
２ａを接地線ＶＳＳに接続するスイッチとして動作す
る。The switch circuit 20 is composed of an nMOS transistor 20a. The nMOS transistor 20a has a gate and a drain having a command terminal / RAS.
, And the source is connected to the first node 12a.
The connection test circuit 22 includes a plurality of nMOs corresponding to the address terminals A0 to An and the data terminals DQ0 to DQ7.
It has an S transistor 22a. The gate of each nMOS transistor 22a is connected to each address terminal A0-An and each data terminal DQ0-DQ7. Each n
The MOS transistor 22a has a drain connected to the first node 1
2a, and the source is connected to the ground line VSS (first voltage line). That is, each nMOS transistor 22
a is each address terminal A0-An and each data terminal DQ
0 to DQ7 depending on the voltage level, the first node 1
It operates as a switch connecting 2a to the ground line VSS.
【００１７】なお、ＤＲＡＭ１２は、図示した端子以外
にも、コマンド端子／ＣＡＳ、／ＷＥ等を有している。
コマンド端子／ＣＡＳ、／ＷＥ等は、接続試験回路２２
における図示していない別のｎＭＯＳトランジスタ２２
ａのゲートにそれぞれ接続されており、第１端子として
機能する。メモリセルアレイ２６は、マトリックス状に
配置された複数の揮発性のメモリセル（図示せず）を有
している。制御回路２４は、コマンド端子／ＲＡＳ、／
ＣＡＳ、／ＷＥ、アドレス端子Ａ０〜Ａ７及びデータ端
子ＤＱ０〜ＤＱ７端子から供給される信号に応じて動作
し、メモリセルアレイ２６の動作を制御する。The DRAM 12 has command terminals / CAS, / WE and the like in addition to the illustrated terminals.
The command terminals / CAS, / WE, etc. are connected to the connection test circuit 22.
Another nMOS transistor 22 not shown in FIG.
It is connected to the gate of a and functions as a first terminal. The memory cell array 26 has a plurality of volatile memory cells (not shown) arranged in a matrix. The control circuit 24 uses command terminals / RAS, /
It operates according to signals supplied from CAS, / WE, address terminals A0-A7 and data terminals DQ0-DQ7, and controls the operation of the memory cell array 26.
【００１８】より詳細には、読み出し動作時に、メモリ
セルアレイ２６からの読み出しデータは、データ端子Ｄ
Ｑ０〜ＤＱ７に出力される。また、書き込み動作時に、
データ端子ＤＱ０〜ＤＱ７に入力されるデータは、メモ
リセルアレイ２６に書き込まれる。フラッシュメモリ１
４は、レディビジー端子Ｒ／Ｂ、アドレス端子Ａ０〜Ａ
ｎ、データ端子ＤＱ０〜ＤＱ７及び接地端子ＶＳＳ等を
有している。また、フラッシュメモリ１４は、スイッチ
回路３０、接続試験回路３２、制御回路３４及びメモリ
セルアレイ３６を有している。スイッチ回路３０及び接
続試験回路３２は、後述するように、フラッシュメモリ
１４の端子とＭＣＰ１６の外部端子との接続を確認する
ための試験回路として動作する。More specifically, during the read operation, the read data from the memory cell array 26 is transferred to the data terminal D.
It is output to Q0 to DQ7. Also, during the write operation,
The data input to the data terminals DQ0 to DQ7 is written in the memory cell array 26. Flash memory 1
4 is a ready / busy terminal R / B and address terminals A0 to A
n, data terminals DQ0 to DQ7, a ground terminal VSS, and the like. The flash memory 14 also has a switch circuit 30, a connection test circuit 32, a control circuit 34, and a memory cell array 36. The switch circuit 30 and the connection test circuit 32 operate as a test circuit for confirming the connection between the terminal of the flash memory 14 and the external terminal of the MCP 16, as described later.
【００１９】スイッチ回路３０は、ｎＭＯＳトランジス
タ３０ａにより構成されている。ｎＭＯＳトランジスタ
３０ａは、ゲート及びドレインをレディビジー端子Ｒ／
Ｂに接続し、ソースを第１ノード１４ａに接続してい
る。接続試験回路３２は、アドレス端子Ａ０〜Ａｎ及び
データ端子ＤＱ０〜ＤＱ７にそれぞれ対応する複数のｎ
ＭＯＳトランジスタ３２ａを有している。各ｎＭＯＳト
ランジスタ３２ａのゲートは、各アドレス端子Ａ０〜Ａ
ｎ及び各データ端子ＤＱ０〜ＤＱ７に接続されている。
各ｎＭＯＳトランジスタ３２ａは、ドレインを第１ノー
ド１４ａに接続し、ソースを接地線ＶＳＳ（第１電圧
線）に接続している。すなわち、各ｎＭＯＳトランジス
タ３２ａは、各アドレス端子Ａ０〜Ａｎ及び各データ端
子ＤＱ０〜ＤＱ７の電圧レベルに応じてオンし、第１ノ
ード１４ａを接地線ＶＳＳに接続するスイッチとして動
作する。The switch circuit 30 is composed of an nMOS transistor 30a. The nMOS transistor 30a has a gate and a drain having a ready / busy terminal R /
B, and the source is connected to the first node 14a. The connection test circuit 32 includes a plurality of n corresponding to the address terminals A0 to An and the data terminals DQ0 to DQ7.
It has a MOS transistor 32a. The gates of the nMOS transistors 32a have address terminals A0 to A, respectively.
n and each of the data terminals DQ0 to DQ7.
Each nMOS transistor 32a has a drain connected to the first node 14a and a source connected to the ground line VSS (first voltage line). That is, each nMOS transistor 32a is turned on according to the voltage level of each address terminal A0-An and each data terminal DQ0-DQ7, and operates as a switch connecting the first node 14a to the ground line VSS.
【００２０】なお、フラッシュメモリ１４は、図示した
端子以外にも、コマンド端子／ＣＥ、／ＯＥ、／ＷＥ等
を有している。コマンド端子／ＣＥ、／ＯＥ、／ＷＥ等
は、接続試験回路３２における図示していない別のｎＭ
ＯＳトランジスタ３２ａのゲートにそれぞれ接続されて
おり、第１端子として機能する。メモリセルアレイ３６
は、マトリックス状に配置された複数の不揮発性のメモ
リセル（図示せず）を有している。これらメモリセル
は、フローティングゲートと制御ゲートとを有してい
る。制御回路３４は、レディビジー端子Ｒ／Ｂ、コマン
ド端子／ＣＥ、／ＯＥ、／ＷＥ、アドレス端子Ａ０〜Ａ
ｎ及びデータ端子ＤＱ０〜ＤＱ７から供給される信号に
応じて動作し、メモリセルアレイ３６の動作を制御す
る。The flash memory 14 has command terminals / CE, / OE, / WE, etc. in addition to the illustrated terminals. The command terminals / CE, / OE, / WE, etc. are different nMs (not shown) in the connection test circuit 32.
Each of them is connected to the gate of the OS transistor 32a and functions as a first terminal. Memory cell array 36
Has a plurality of non-volatile memory cells (not shown) arranged in a matrix. These memory cells have a floating gate and a control gate. The control circuit 34 includes a ready / busy terminal R / B, command terminals / CE, / OE, / WE, and address terminals A0-A.
It operates in accordance with signals supplied from n and the data terminals DQ0 to DQ7 to control the operation of the memory cell array 36.
【００２１】より詳細には、読み出し動作時に、メモリ
セルアレイ３６からの読み出しデータは、データ端子Ｄ
Ｑ０〜ＤＱ７に出力される。また、書き込み動作時に、
データ端子ＤＱ０〜ＤＱ７に入力されるデータは、メモ
リセルアレイ３６に書き込まれる。パッケージ基板１０
には、ＤＲＡＭ１２のコマンド端子／ＲＡＳに対応する
外部端子／ＲＡＳ（ＤＲＡＭ１２の専用端子）、フラッ
シュメモリ１４のレディビジー端子Ｒ／Ｂに対応する外
部端子Ｒ／Ｂ（フラッシュメモリ１４の専用端子）が形
成されている。また、パッケージ基板１０には、ＤＲＡ
Ｍ１２及びフラッシュメモリ１４に共通のアドレス端子
Ａ０〜Ａｎ、データ端子ＤＱ０〜ＤＱ７に対応する外部
端子Ａ０〜Ａｎ（共通端子、第１端子）、ＤＱ０〜ＤＱ
７（共通端子、第１端子）が形成されている。さらに、
パッケージ基板１０には、ＤＲＡＭ１２のコマンド端子
／ＣＡＳ、／ＷＥ等に対応する外部端子／ＣＡＳ、／Ｗ
Ｅ等（第１端子、図示せず）、フラッシュメモリ１４の
コマンド端子／ＣＥ、／ＯＥ、／ＷＥ等に対応する外部
端子／ＣＥ、／ＯＥ、／ＷＥ等（第１端子、図示せず）
が形成されている。More specifically, during the read operation, the read data from the memory cell array 36 is transferred to the data terminal D.
It is output to Q0 to DQ7. Also, during the write operation,
The data input to the data terminals DQ0 to DQ7 is written in the memory cell array 36. Package board 10
Is formed with a command terminal of the DRAM 12 / an external terminal / RAS corresponding to the RAS (a dedicated terminal of the DRAM 12) and an external terminal R / B corresponding to the ready / busy terminal R / B of the flash memory 14 (a dedicated terminal of the flash memory 14). Has been done. In addition, the package substrate 10 has a DRA
Address terminals A0 to An common to the M12 and the flash memory 14, external terminals A0 to An (common terminal, first terminal) corresponding to the data terminals DQ0 to DQ7, DQ0 to DQ
7 (common terminal, first terminal) are formed. further,
The package substrate 10 has external terminals / CAS, / W corresponding to command terminals / CAS, / WE, etc. of the DRAM 12.
E, etc. (first terminal, not shown), external terminals / CE, / OE, / WE etc. (first terminal, not shown) corresponding to command terminals / CE, / OE, / WE etc. of the flash memory 14
Are formed.
【００２２】図２は、ＭＣＰ１６の構造の概要を示して
いる。パッケージ基板１０の外部端子は、ボンディング
ワイヤを介して、ＤＲＡＭ１２の端子及びフラッシュメ
モリ１４の端子に接続されている。外部端子は、パッケ
ージ基板１０内の配線を介して、パッケージ基板１０の
裏面に形成されたはんだボールに接続されている。以
下、上述した図１を用いて、マルチチップパッケージ１
６の接続試験の手順を示す。この実施形態では、ＤＲＡ
Ｍ１２とフラッシュメモリ１４の接続試験が順次行われ
る。接続試験は、ＬＳＩテスタを用いて実施される。FIG. 2 shows an outline of the structure of the MCP 16. The external terminals of the package substrate 10 are connected to the terminals of the DRAM 12 and the terminals of the flash memory 14 via bonding wires. The external terminals are connected to the solder balls formed on the back surface of the package substrate 10 via the wiring inside the package substrate 10. Hereinafter, the multi-chip package 1 will be described with reference to FIG.
6 shows the procedure of the connection test. In this embodiment, DRA
The connection test between the M12 and the flash memory 14 is sequentially performed. The connection test is performed using an LSI tester.
【００２３】ＤＲＡＭ１２とパッケージ基板１０との接
続試験を行う場合、まず、パッケージ基板１０の外部端
子／ＲＡＳに高レベルが供給され、スイッチ回路２０は
オンする。すなわち、ｎＭＯＳトランジスタ２０ａのド
レインとソースは導通し、第１ノード１２ａは高レベル
に変化する。この状態で、外部端子Ａ０〜Ａｎ、ＤＱ０
〜ＤＱ７及び／ＣＡＳ、／ＷＥ（第１端子）に順次高レ
ベルが供給され、外部端子／ＲＡＳから流れる電流が順
次測定される。When conducting a connection test between the DRAM 12 and the package substrate 10, first, a high level is supplied to the external terminal / RAS of the package substrate 10, and the switch circuit 20 is turned on. That is, the drain and source of the nMOS transistor 20a become conductive, and the first node 12a changes to high level. In this state, the external terminals A0-An, DQ0
High levels are sequentially supplied to DQ7 and / CAS, / WE (first terminal), and the current flowing from the external terminal / RAS is sequentially measured.
【００２４】例えば、ＤＲＡＭ１２のアドレス端子Ａ０
が外部端子Ａ０に正常に接続されているとき、アドレス
端子Ａ０に接続されているｎＭＯＳトランジスタ２２ａ
は、外部端子Ａ０の高レベルをゲートに受けてオンす
る。このため、第１ノード１２ａは、接地線ＶＳＳに接
続され、外部端子／ＲＡＳから接地線ＶＳＳに電流が流
れる。一方、外部端子Ａ０とアドレス端子Ａ０との間に
接続不良があるとき、アドレス端子Ａ０に接続されてい
るｎＭＯＳトランジスタ２２ａはオンしないので、電流
は流れない。For example, the address terminal A0 of the DRAM 12
Is normally connected to the external terminal A0, the nMOS transistor 22a connected to the address terminal A0.
Receives the high level of the external terminal A0 at its gate and turns on. Therefore, the first node 12a is connected to the ground line VSS, and a current flows from the external terminal / RAS to the ground line VSS. On the other hand, when there is a poor connection between the external terminal A0 and the address terminal A0, the nMOS transistor 22a connected to the address terminal A0 does not turn on, so that no current flows.
【００２５】このように、ＭＣＰ１６の外部端子をそれ
ぞれ高レベルにした状態で電流が測定され、ＤＲＡＭ１
２の第１端子Ａ０〜Ａｎ、ＤＱ０〜ＤＱ７及び／ＣＡ
Ｓ、／ＷＥの接続不良が検出される。すなわち、接続不
良の検出は、接続試験回路２２のｎＭＯＳトランジスタ
２２ａに接続されている第１端子ごとに行われる。ま
た、接続試験において、第１端子Ａ０〜Ａｎ、ＤＱ０〜
ＤＱ７、／ＣＡＳ、／ＷＥの全てが接続不良と検出され
た場合、コマンド端子／ＲＡＳ及び接地端子ＶＳＳの少
なくともいずれかが接続不良を起こしていると判定され
る。As described above, the current is measured with the external terminals of the MCP 16 kept at the high level, and the DRAM 1
Second first terminals A0-An, DQ0-DQ7 and / CA
A poor connection between S and / WE is detected. That is, the connection failure is detected for each first terminal connected to the nMOS transistor 22a of the connection test circuit 22. In the connection test, the first terminals A0-An, DQ0-
When all of DQ7, / CAS, and / WE are detected to have a poor connection, it is determined that at least one of the command terminal / RAS and the ground terminal VSS has a poor connection.
【００２６】フラッシュメモリ１４とパッケージ基板１
０との接続試験を行う場合も、ＤＲＡＭ１２の接続試験
と同様に行われる。まず、パッケージ基板１０の外部端
子Ｒ／Ｂに高レベルが供給される。このため、スイッチ
回路３０はオンし、第１ノード１４ａは高レベルに変化
する。この状態で、外部端子Ａ０〜Ａｎ、ＤＱ０〜ＤＱ
７及び／ＣＥ、／ＯＥ、／ＷＥ（第１端子）に順次高レ
ベルが供給され、外部端子Ｒ／Ｂから流れる電流が順次
測定される。そして、フラッシュメモリ１４の第１端子
Ａ０〜Ａｎ、ＤＱ０〜ＤＱ７及び／ＣＥ、／ＯＥ、／Ｗ
Ｅの接続不良が検出される。すなわち、接続不良の検出
は、接続試験回路３２のｎＭＯＳトランジスタ３２ａに
接続されている第１端子ごとに行われる。Flash memory 14 and package substrate 1
The connection test with 0 is also performed in the same manner as the connection test with the DRAM 12. First, a high level is supplied to the external terminals R / B of the package substrate 10. Therefore, the switch circuit 30 is turned on and the first node 14a changes to the high level. In this state, the external terminals A0-An, DQ0-DQ
7 and / CE, / OE, / WE (first terminal) are sequentially supplied with a high level, and the current flowing from the external terminal R / B is sequentially measured. Then, the first terminals A0 to An, DQ0 to DQ7 and / CE, / OE, / W of the flash memory 14 are provided.
A poor connection of E is detected. That is, the connection failure is detected for each first terminal connected to the nMOS transistor 32a of the connection test circuit 32.
【００２７】また、接続試験において、第１端子Ａ０〜
Ａｎ、ＤＱ０〜ＤＱ７、／ＣＥ、／ＯＥ、／ＷＥの全て
が接続不良と検出された場合、レディビジー端子Ｒ／Ｂ
及び接地端子ＶＳＳの少なくともいずれかが接続不良を
起こしていると判定される。なお、ＤＲＡＭ１２の接続
試験の際、共通端子である外部端子Ａ０〜Ａｎ、ＤＱ０
〜ＤＱ７に高レベルが供給されるので、フラッシュメモ
リ１４の接続試験回路３２のｎＭＯＳトランジスタ３２
ａもオンする。しかし、フラッシュメモリ１４のスイッ
チ回路３０は、専用端子である外部端子Ｒ／Ｂの低レベ
ルを受け、オフしている。このため、ＤＲＡＭ１２の接
続試験と、フラッシュメモリ１４の接続試験を独立に実
施できる。従って、複数の半導体チップの端子がパッケ
ージ基板の外部端子に共通に接続されている場合でも、
従来のように、１つの半導体チップの接続試験時に、別
の半導体チップの回路動作が影響することはない。In the connection test, the first terminals A0 to A0
If all of An, DQ0 to DQ7, / CE, / OE, and / WE are detected to be defective, the ready / busy terminal R / B
It is determined that at least one of the ground terminal VSS and the ground terminal VSS has a poor connection. During the connection test of the DRAM 12, the external terminals A0 to An and DQ0 which are common terminals are used.
Since a high level is supplied to DQ7, the nMOS transistor 32 of the connection test circuit 32 of the flash memory 14 is
a also turns on. However, the switch circuit 30 of the flash memory 14 receives the low level of the external terminal R / B, which is a dedicated terminal, and is turned off. Therefore, the connection test of the DRAM 12 and the connection test of the flash memory 14 can be performed independently. Therefore, even when the terminals of a plurality of semiconductor chips are commonly connected to the external terminals of the package substrate,
Unlike the conventional case, the circuit operation of another semiconductor chip does not affect the connection test of one semiconductor chip.
【００２８】以上、本実施形態では、ＭＣＰ１６に搭載
されるＤＲＡＭ１２及びフラッシュメモリ１４に、スイ
ッチ回路２０、３０及び接続試験回路２２、３２をそれ
ぞれ形成した。このため、専用端子である外部端子／Ｒ
ＡＳに高レベルを供給した状態で、第１端子である外部
端子Ａ０〜Ａｎ、ＤＱ０〜ＤＱ７等に順次高レベルを供
給し、外部端子／ＲＡＳから流れる電流を順次測定する
ことで、ＤＲＡＭ１２の接続試験を実施できる。同様
に、専用端子である外部端子Ｒ／Ｂに高レベルを供給し
た状態で、第１端子である外部端子Ａ０〜Ａｎ、ＤＱ０
〜ＤＱ７等に順次高レベルを供給し、外部端子Ｒ／Ｂか
ら流れる電流を順次測定することで、フラッシュメモリ
１４の接続試験を実施できる。従って、ＭＣＰ１６の組
立不良を確実に検出できる。さらに、接続試験後の機能
試験に、組立不良品が混入することを防止できる。この
結果、ＭＣＰの製造コストの増大を防止できる。As described above, in this embodiment, the switch circuits 20 and 30 and the connection test circuits 22 and 32 are formed in the DRAM 12 and the flash memory 14 mounted on the MCP 16, respectively. Therefore, the external terminal / R which is a dedicated terminal
Connection of the DRAM 12 is performed by sequentially supplying a high level to the external terminals A0 to An, DQ0 to DQ7, etc., which are the first terminals, while the high level is supplied to the AS, and sequentially measuring the current flowing from the external terminal / RAS. The test can be conducted. Similarly, in a state where a high level is supplied to the external terminal R / B which is a dedicated terminal, the external terminals A0 to An and DQ0 which are the first terminals are provided.
The connection test of the flash memory 14 can be carried out by sequentially supplying a high level to the DQ7, etc. and sequentially measuring the current flowing from the external terminal R / B. Therefore, defective assembly of the MCP 16 can be reliably detected. Further, it is possible to prevent the defective product from being mixed in the functional test after the connection test. As a result, it is possible to prevent the manufacturing cost of the MCP from increasing.
【００２９】専用端子である外部端子／ＲＡＳを介して
ＤＲＡＭ１２のスイッチ回路２０の動作を制御すること
で、接続試験回路２２を活性化した。同様に、専用端子
である外部端子Ｒ／Ｂを介してフラッシュメモリ１４の
スイッチ回路３０の動作を制御することで、接続試験回
路３２を活性化した。すなわち、ＭＣＰに実装される各
半導体チップに専用端子がある場合、ＭＣＰの接続試験
を確実に実施できる。The connection test circuit 22 is activated by controlling the operation of the switch circuit 20 of the DRAM 12 via the external terminal / RAS which is a dedicated terminal. Similarly, the connection test circuit 32 is activated by controlling the operation of the switch circuit 30 of the flash memory 14 via the external terminal R / B which is a dedicated terminal. That is, when each semiconductor chip mounted on the MCP has a dedicated terminal, the MCP connection test can be reliably performed.
【００３０】接続試験回路２２は、ゲートをアドレス端
子Ａ０〜Ａｎ、データ端子ＤＱ０〜ＤＱ７及びコマンド
端子／ＲＡＳ、／ＷＥ等にそれぞれ接続したｎＭＯＳト
ランジスタ２２ａを、第１ノード１２ａと接地線ＶＳＳ
との間に並列に接続することにより形成されている。こ
のため、アドレス端子Ａ０〜Ａｎ、データ端子ＤＱ０〜
ＤＱ７及びコマンド端子／ＲＡＳ、／ＷＥ等を順次高レ
ベルにし、これら端子に接続されているｎＭＯＳトラン
ジスタ２２ａがオンしていることを順次確認すること
で、接続不良を起こしているＤＲＡＭ１２の端子を特定
できる。The connection test circuit 22 includes an nMOS transistor 22a whose gates are connected to the address terminals A0 to An, the data terminals DQ0 to DQ7 and the command terminals / RAS, / WE, etc., the first node 12a and the ground line VSS.
It is formed by connecting in parallel between and. Therefore, the address terminals A0 to An and the data terminals DQ0 to
The DQ7 and command terminals / RAS, / WE, etc. are sequentially set to high level, and it is sequentially confirmed that the nMOS transistor 22a connected to these terminals is turned on to identify the terminal of the DRAM 12 causing the connection failure. it can.
【００３１】同様に、接続試験回路３２のｎＭＯＳトラ
ンジスタ３２ａを動作させることで、接続不良を起こし
ているフラッシュメモリ１４の端子を特定できる。スイ
ッチ回路２０、３０及び接続試験回路２２、３２は、ｎ
ＭＯＳトランジスタにより構成されている簡単な回路で
ある。このため、スイッチ回路及び接続試験回路の形成
によるチップサイズの増加は殆どない。すなわち、製造
コストを増加させることなく、ＭＣＰの組立不良の検出
を可能にできる。Similarly, by operating the nMOS transistor 32a of the connection test circuit 32, the terminal of the flash memory 14 in which the connection failure has occurred can be specified. The switch circuits 20, 30 and the connection test circuits 22, 32 are n
It is a simple circuit composed of MOS transistors. Therefore, there is almost no increase in the chip size due to the formation of the switch circuit and the connection test circuit. That is, it is possible to detect a defective assembly of the MCP without increasing the manufacturing cost.
【００３２】図３は、本発明の半導体装置の第２の実施
形態を示している。この実施形態は、請求項１、請求項
３、請求項５に対応している。第１の実施形態と同じ要
素には同じ符号を付し、これ等要素については詳細な説
明を省略する。半導体装置は、パッケージ基板４０上に
ＤＲＡＭ４２（半導体チップ）とＮＯＲ型フラッシュメ
モリ４４（半導体チップ）とを搭載し、ＭＣＰ４６とし
て形成されている。FIG. 3 shows a second embodiment of the semiconductor device of the present invention. This embodiment corresponds to claim 1, claim 3, and claim 5. The same elements as those in the first embodiment are designated by the same reference numerals, and detailed description of these elements will be omitted. The semiconductor device has a DRAM 42 (semiconductor chip) and a NOR flash memory 44 (semiconductor chip) mounted on a package substrate 40, and is formed as an MCP 46.
【００３３】ＤＲＡＭ４２は、コマンド端子／ＲＡＳ、
／ＣＡＳ、アドレス端子Ａ０〜Ａｎ、データ端子ＤＱ０
〜ＤＱ７及び接地端子ＶＳＳ等を有している。また、Ｄ
ＲＡＭ４２は、電圧変換回路４８、スイッチ回路５０、
接続試験回路５２、制御回路２４及びメモリセルアレイ
２６を有している。電圧変換回路４８、スイッチ回路５
０及び接続試験回路５２は、後述するように、ＤＲＡＭ
４２の端子とＭＣＰ４６の外部端子との接続を確認する
ための試験回路として動作する。The DRAM 42 has a command terminal / RAS,
/ CAS, address terminals A0 to An, data terminal DQ0
To DQ7 and ground terminal VSS. Also, D
The RAM 42 includes a voltage conversion circuit 48, a switch circuit 50,
It has a connection test circuit 52, a control circuit 24, and a memory cell array 26. Voltage conversion circuit 48, switch circuit 5
0 and the connection test circuit 52 are connected to the DRAM as described later.
It operates as a test circuit for confirming the connection between the terminal of 42 and the external terminal of the MCP 46.
【００３４】電圧変換回路４８は、入力をコマンド端子
／ＣＡＳに接続し、出力をスイッチ回路５０の入力に接
続している。電圧変換回路４８は、ＤＲＡＭ４２の通常
動作時において使用される電圧範囲を超える電圧をコマ
ンド端子／ＣＡＳから受けたときに、スイッチ回路５０
をオンさせる電圧を出力する。スイッチ回路５０は、ｎ
ＭＯＳトランジスタ５０ａにより構成されている。ｎＭ
ＯＳトランジスタ５０ａは、ゲートを電圧変換回路４８
の出力に接続し、ドレインをコマンド端子／ＲＡＳに接
続し、ソースを第１ノード４２ａに接続している。The voltage conversion circuit 48 has its input connected to the command terminal / CAS and its output connected to the input of the switch circuit 50. When the voltage converting circuit 48 receives a voltage exceeding the voltage range used during the normal operation of the DRAM 42 from the command terminal / CAS, the switch circuit 50.
The voltage that turns on is output. The switch circuit 50 is n
It is composed of a MOS transistor 50a. nM
The OS transistor 50a has a gate having a voltage conversion circuit 48.
, The drain is connected to the command terminal / RAS, and the source is connected to the first node 42a.
【００３５】接続試験回路５２は、ゲートをアドレス端
子Ａ０〜Ａｎ及びデータ端子ＤＱ０〜ＤＱ７にそれぞれ
接続したｎＭＯＳトランジスタ５２ａを、第１ノード４
２ａと接地線ＶＳＳ（第１電圧線）との間に直列に接続
することにより形成されている。すなわち、ｎＭＯＳト
ランジスタ５２ａは、アドレス端子Ａ０〜Ａｎ及びデー
タ端子ＤＱ０〜ＤＱ７の全てが高レベルのときに、第１
ノード４２ａを接地線ＶＳＳに接続するスイッチとして
動作する。The connection test circuit 52 includes an nMOS transistor 52a whose gates are connected to the address terminals A0 to An and the data terminals DQ0 to DQ7, respectively.
It is formed by connecting in series between 2a and the ground line VSS (first voltage line). That is, the nMOS transistor 52a is the first one when the address terminals A0 to An and the data terminals DQ0 to DQ7 are all at the high level.
It operates as a switch that connects node 42a to ground line VSS.
【００３６】なお、ＤＲＡＭ４２は、図示した端子以外
にも、コマンド端子／ＷＥ等を有している。コマンド端
子／ＷＥ等は、接続試験回路５２における図示していな
い別のｎＭＯＳトランジスタ５２ａのゲートにそれぞれ
接続されており、第１端子として機能する。フラッシュ
メモリ４４は、レディビジー端子Ｒ／Ｂ、コマンド端子
／ＣＥ、アドレス端子Ａ０〜Ａｎ、データ端子ＤＱ０〜
ＤＱ７及び接地端子ＶＳＳ等を有している。また、フラ
ッシュメモリ４４は、電圧変換回路５８、スイッチ回路
６０、接続試験回路６２、制御回路３４及びメモリセル
アレイ３６を有している。電圧変換回路５８、スイッチ
回路６０及び接続試験回路６２は、後述するように、フ
ラッシュメモリ４４の端子とＭＣＰ４６の外部端子との
接続を確認するための試験回路として動作する。The DRAM 42 has command terminals / WE and the like in addition to the illustrated terminals. The command terminal / WE and the like are respectively connected to the gates of other nMOS transistors 52a (not shown) in the connection test circuit 52 and function as the first terminals. The flash memory 44 has a ready / busy terminal R / B, a command terminal / CE, an address terminal A0-An, and a data terminal DQ0.
It has a DQ7 and a ground terminal VSS. The flash memory 44 also includes a voltage conversion circuit 58, a switch circuit 60, a connection test circuit 62, a control circuit 34, and a memory cell array 36. The voltage conversion circuit 58, the switch circuit 60, and the connection test circuit 62 operate as a test circuit for confirming the connection between the terminal of the flash memory 44 and the external terminal of the MCP 46, as described later.
【００３７】電圧変換回路５８は、入力をレディビジー
端子Ｒ／Ｂに接続し、出力をスイッチ回路６０に接続し
ていることを除いて、電圧変換回路４８と同じである。
電圧変換回路５８は、フラッシュメモリ４４の通常動作
時において使用される電圧範囲を超える電圧をコマンド
端子／ＣＥから受けたときに、スイッチ回路６０をオン
させる電圧を出力する。The voltage conversion circuit 58 is the same as the voltage conversion circuit 48 except that the input is connected to the ready / busy terminal R / B and the output is connected to the switch circuit 60.
The voltage conversion circuit 58 outputs a voltage for turning on the switch circuit 60 when a voltage exceeding the voltage range used during the normal operation of the flash memory 44 is received from the command terminal / CE.
【００３８】スイッチ回路６０は、ｎＭＯＳトランジス
タ６０ａにより構成されている。ｎＭＯＳトランジスタ
６０ａは、ゲートを電圧変換回路５８の出力に接続し、
ドレインをレディビジー端子Ｒ／Ｂに接続し、ソースを
第１ノード４４ａに接続している。接続試験回路６２
は、ゲートをアドレス端子Ａ０〜Ａｎ及びデータ端子Ｄ
Ｑ０〜ＤＱ７にそれぞれ接続したｎＭＯＳトランジスタ
６２ａを、第１ノード４４ａと接地線ＶＳＳ（第１電圧
線）との間に直列に接続することにより形成されてい
る。すなわち、ｎＭＯＳトランジスタ６２ａは、アドレ
ス端子Ａ０〜Ａｎ及びデータ端子ＤＱ０〜ＤＱ７の全て
が高レベルのときに、第１ノード４４ａを接地線ＶＳＳ
に接続するスイッチとして動作する。The switch circuit 60 is composed of an nMOS transistor 60a. The nMOS transistor 60a has its gate connected to the output of the voltage conversion circuit 58,
The drain is connected to the ready / busy terminal R / B, and the source is connected to the first node 44a. Connection test circuit 62
Has a gate having address terminals A0 to An and a data terminal D.
It is formed by connecting the nMOS transistors 62a respectively connected to Q0 to DQ7 in series between the first node 44a and the ground line VSS (first voltage line). That is, the nMOS transistor 62a connects the first node 44a to the ground line VSS when all the address terminals A0 to An and the data terminals DQ0 to DQ7 are at the high level.
Act as a switch to connect to.
【００３９】なお、フラッシュメモリ４４は、図示した
端子以外にも、コマンド端子／ＯＥ、／ＷＥ等を有して
いる。コマンド端子／ＯＥ、／ＷＥ等は、接続試験回路
６２における図示していない別のｎＭＯＳトランジスタ
６２ａのゲートにそれぞれ接続されており、第１端子と
して機能する。パッケージ基板４０には、第１の実施形
態と同様に、ＤＲＡＭ４２の端子及びフラッシュメモリ
４４の端子に対応する外部端子が形成されている。パッ
ケージ基板４０の外部端子は、ボンディングワイヤを介
して、ＤＲＡＭ４２の端子及びフラッシュメモリ４４の
端子と接続されている。The flash memory 44 has command terminals / OE, / WE, etc. in addition to the illustrated terminals. The command terminals / OE, / WE, etc. are respectively connected to the gates of other nMOS transistors 62a (not shown) in the connection test circuit 62 and function as the first terminals. External terminals corresponding to the terminals of the DRAM 42 and the terminals of the flash memory 44 are formed on the package substrate 40 as in the first embodiment. The external terminals of the package substrate 40 are connected to the terminals of the DRAM 42 and the flash memory 44 via bonding wires.
【００４０】図４は、電圧変換回路４８、５８の詳細を
示している。電圧変換回路４８、５８は、コマンド端子
／ＣＡＳ（または／ＣＥ）と接地線ＶＳＳとの間に直列
に接続されたｐＭＯＳトランジスタ４８ａ、４８ｂ、ｎ
ＭＯＳトランジスタ４８ｃ、４８ｄ、４８ｅ及びＣＭＯ
Ｓインバータ４８ｆ、４８ｇにより構成されている。ｐ
ＭＯＳトランジスタ４８ａは、ソースをコマンド端子／
ＣＡＳ（または／ＣＥ）に接続し、ゲート及びドレイン
をｐＭＯＳトランジスタ４８ｂのソースに接続してい
る。ｎＭＯＳトランジスタ４８ｃのゲート及びドレイン
は互いに接続されている。ｐＭＯＳトランジスタ４８
ｂ、ｎＭＯＳトランジスタ４８ｄ、４８ｅのゲートは、
電源線ＶＣＣに接続されている。ＣＭＯＳインバータ４
８ｆは、入力をｎＭＯＳトランジスタ４８ｄのドレイン
に接続し、出力をＣＭＯＳインバータ４８ｇの入力に接
続している。ＣＭＯＳインバータ４８ｇは、出力をスイ
ッチ回路５０（または６０）の入力に接続している。FIG. 4 shows details of the voltage conversion circuits 48 and 58. The voltage conversion circuits 48, 58 are pMOS transistors 48a, 48b, n connected in series between the command terminal / CAS (or / CE) and the ground line VSS.
MOS transistors 48c, 48d, 48e and CMO
It is composed of S inverters 48f and 48g. p
The MOS transistor 48a has a source as a command terminal /
It is connected to CAS (or / CE), and the gate and drain are connected to the source of the pMOS transistor 48b. The gate and drain of the nMOS transistor 48c are connected to each other. pMOS transistor 48
The gates of the b and nMOS transistors 48d and 48e are
It is connected to the power supply line VCC. CMOS inverter 4
8f has its input connected to the drain of the nMOS transistor 48d and its output connected to the input of the CMOS inverter 48g. The CMOS inverter 48g has its output connected to the input of the switch circuit 50 (or 60).
【００４１】上述した電圧変換回路４８、５８では、ｐ
ＭＯＳトランジスタ４８ａ及びｎＭＯＳトランジスタ４
８ｃはダイオードとして作用し、ｐＭＯＳトランジスタ
４８ｂ及びｎＭＯＳトランジスタ４８ｄ、４８ｅは抵抗
として作用する。コマンド端子／ＣＡＳのレベルが、Ｄ
ＲＡＭ４２（またはフラッシュメモリ４４）の通常動作
時に使用される電圧範囲のとき、ＣＭＯＳインバータ４
８ｆの入力は低レベルを受ける。このため、ＣＭＯＳイ
ンバータ４８ｇの出力（スイッチ回路５０，６０の入
力）は低レベルを保持する。従って、ＤＲＡＭ４２及び
フラッシュメモリ４４の通常動作時に、スイッチ回路５
０、６０がオンすることはない。In the voltage conversion circuits 48 and 58 described above, p
MOS transistor 48a and nMOS transistor 4
8c acts as a diode, and the pMOS transistor 48b and the nMOS transistors 48d and 48e act as resistors. Command terminal / CAS level is D
When the voltage range used during normal operation of the RAM 42 (or the flash memory 44) is reached, the CMOS inverter 4
The 8f input receives a low level. Therefore, the output of the CMOS inverter 48g (input of the switch circuits 50 and 60) holds the low level. Therefore, during normal operation of the DRAM 42 and the flash memory 44, the switch circuit 5
The 0 and 60 never turn on.
【００４２】一方、コマンド端子／ＣＡＳ（または／Ｃ
Ｅ）に高電圧（例えば７Ｖ）が供給されたとき、ＣＭＯ
Ｓインバータ４８ｆの入力は高レベルを受け、ＣＭＯＳ
インバータ４８ｇの出力は高レベルになる。従って、ス
イッチ回路５０（または６０）はオンし、接続試験の実
施は可能になる。以下、上述した図３を用いて、ＭＣＰ
４６の接続試験の手順を示す。この実施形態では、ＤＲ
ＡＭ４２とフラッシュメモリ４４の接続試験が順次行わ
れる。接続試験は、ＬＳＩテスタを用いて実施される。On the other hand, command terminal / CAS (or / C
When a high voltage (eg 7V) is supplied to E), the CMO
The input of the S inverter 48f receives the high level, and the CMOS
The output of the inverter 48g becomes high level. Therefore, the switch circuit 50 (or 60) is turned on, and the connection test can be performed. Hereinafter, referring to FIG. 3 described above, the MCP
46 shows the procedure of the connection test of 46. In this embodiment, DR
The connection test between the AM 42 and the flash memory 44 is sequentially performed. The connection test is performed using an LSI tester.
【００４３】ＤＲＡＭ４２とパッケージ基板４０との接
続試験を行う場合、まず、パッケージ基板４０の外部端
子／ＣＡＳに高電圧（例えば７Ｖ）が供給され、外部端
子／ＲＡＳに高レベル（例えば３Ｖ）が供給される。電
圧変換回路４８の出力は高レベルになり、スイッチ回路
５０はオンする。スイッチ回路５０がオンすることで、
外部端子／ＲＡＳは第１ノード４２ａに接続され、第１
ノード４２ａは高レベルに変化する。When performing a connection test between the DRAM 42 and the package substrate 40, first, a high voltage (eg, 7V) is supplied to the external terminal / CAS of the package substrate 40, and a high level (eg, 3V) is supplied to the external terminal / RAS. To be done. The output of the voltage conversion circuit 48 becomes high level, and the switch circuit 50 is turned on. When the switch circuit 50 is turned on,
The external terminal / RAS is connected to the first node 42a,
The node 42a changes to high level.
【００４４】また、外部端子Ａ０〜Ａｎ、ＤＱ０〜ＤＱ
７及び／ＷＥに、高レベル（例えば３Ｖ）が供給され
る。この高レベルにより、接続試験回路５２の全てのｎ
ＭＯＳトランジスタ５２ａはオンし、第１ノード４２ａ
は接地線ＶＳＳに接続される。この状態で、外部端子／
ＲＡＳに流れる電流が測定される。ＤＲＡＭ４２の端子
とパッケージ基板４０の外部端子との間に１箇所でも接
続不良があれば、対応するｎＭＯＳトランジスタ５２ａ
はオンしないため、外部端子／ＲＡＳは接地線ＶＳＳに
接続されない。このため、外部端子／ＲＡＳには電流は
流れない。従って、ＤＲＡＭ４２とパッケージ基板４０
との間に接続不良があることが検出される。このよう
に、本実施形態では、ＤＲＡＭ４２における全ての端子
の接続試験を１回で実施できる。Further, the external terminals A0-An, DQ0-DQ
7 and / WE are supplied with a high level (eg 3V). Due to this high level, all n of the connection test circuit 52 are
The MOS transistor 52a turns on, and the first node 42a
Is connected to the ground line VSS. In this state, external terminal /
The current flowing through RAS is measured. If there is a connection failure even at one place between the terminal of the DRAM 42 and the external terminal of the package substrate 40, the corresponding nMOS transistor 52a.
Does not turn on, the external terminal / RAS is not connected to the ground line VSS. Therefore, no current flows through the external terminal / RAS. Therefore, the DRAM 42 and the package substrate 40
It is detected that there is a poor connection between and. As described above, in the present embodiment, the connection test of all terminals in the DRAM 42 can be performed once.
【００４５】フラッシュメモリ４４とパッケージ基板４
０との接続試験を行う場合も、ＤＲＡＭ４２の接続試験
と同様に行われる。電圧変換回路５８、スイッチ回路６
０、接続試験回路６２の動作は、ＤＲＡＭ４２の接続試
験の場合と同様であるため、詳細な説明を省略する。ま
ず、パッケージ基板４０の外部端子／ＣＥに高電圧（例
えば７Ｖ）が供給され、外部端子Ｒ／Ｂに高レベル（例
えば３Ｖ）が供給される。また、外部端子Ａ０〜Ａｎ、
ＤＱ０〜ＤＱ７及び／ＯＥ、／ＷＥに高レベル（例えば
３Ｖ）が供給される。この状態で、外部端子Ｒ／Ｂに流
れる電流が測定される。電流が流れなかった場合、フラ
ッシュメモリ４４とパッケージ基板４０との間に接続不
良があることが検出される。Flash memory 44 and package substrate 4
The connection test with 0 is also performed in the same manner as the connection test with the DRAM 42. Voltage conversion circuit 58, switch circuit 6
0, the operation of the connection test circuit 62 is the same as that of the connection test of the DRAM 42, and thus detailed description thereof will be omitted. First, a high voltage (for example, 7V) is supplied to the external terminal / CE of the package substrate 40, and a high level (for example, 3V) is supplied to the external terminal R / B. In addition, the external terminals A0 to An,
A high level (for example, 3V) is supplied to DQ0 to DQ7 and / OE and / WE. In this state, the current flowing through the external terminal R / B is measured. If no current flows, it is detected that there is a connection failure between the flash memory 44 and the package substrate 40.
【００４６】以上、本実施形態のＭＣＰ４６において
も、上述した第１の実施形態と同様の効果を得ることが
できる。さらに、本実施形態では、ＤＲＡＭ４２のスイ
ッチ回路５０により第１ノード４２ａに接続される端子
は、スイッチ回路５０をオンする専用端子／ＣＡＳとは
別の専用端子／ＲＡＳである。同様に、フラッシュメモ
リ４４のスイッチ回路６０により第１ノード４４ａに接
続される端子は、スイッチ回路６０をオンする専用端子
／ＣＥとは別の専用端子Ｒ／Ｂである。このため、１回
の接続試験で、２つの専用端子の接続を確認できる。従
って、一般の半導体メモリのように、半導体チップが複
数の専用端子を有する場合に、接続試験の時間を短縮で
きる。As described above, also in the MCP 46 of this embodiment, the same effect as that of the above-mentioned first embodiment can be obtained. Further, in the present embodiment, the terminal connected to the first node 42a by the switch circuit 50 of the DRAM 42 is the dedicated terminal / RAS other than the dedicated terminal / CAS that turns on the switch circuit 50. Similarly, the terminal connected to the first node 44a by the switch circuit 60 of the flash memory 44 is a dedicated terminal R / B different from the dedicated terminal / CE that turns on the switch circuit 60. Therefore, the connection between the two dedicated terminals can be confirmed in one connection test. Therefore, when the semiconductor chip has a plurality of dedicated terminals like a general semiconductor memory, the time for the connection test can be shortened.
【００４７】ＤＲＡＭ４２において、ゲートがアドレス
端子Ａ０〜Ａｎ、データ端子ＤＱ０〜ＤＱ７等にそれぞ
れ接続されたｎＭＯＳトランジスタ５２ａを直列に接続
することにより、接続試験回路５２を形成した。このた
め、外部端子／ＲＡＳから流れる電流を測定するだけ
で、ＤＲＡＭ４２の全ての端子の接続を同時に確認でき
る。同様に、フラッシュメモリ４４において、ゲートが
アドレス端子Ａ０〜Ａｎ、データ端子ＤＱ０〜ＤＱ７等
にそれぞれ接続されたｎＭＯＳトランジスタ６２ａを直
列に接続することにより、接続試験回路６２を形成し
た。このため、外部端子Ｒ／Ｂから流れる電流を測定す
るだけで、フラッシュメモリ４４の全ての端子の接続を
同時に確認できる。すなわち、接続試験を２回実施する
ことで、ＭＣＰ４６に搭載されているＤＲＡＭ４２及び
フラッシュメモリ４４の端子と、ＭＣＰ４６の外部端子
とが接続されているかどうかを判定できる。従って、接
続試験において、不良品を短時間で判別できる。In the DRAM 42, the connection test circuit 52 is formed by connecting in series the nMOS transistors 52a whose gates are respectively connected to the address terminals A0 to An, the data terminals DQ0 to DQ7 and the like. Therefore, the connection of all terminals of the DRAM 42 can be confirmed at the same time only by measuring the current flowing from the external terminal / RAS. Similarly, in the flash memory 44, the connection test circuit 62 is formed by connecting in series the nMOS transistors 62a whose gates are respectively connected to the address terminals A0 to An, the data terminals DQ0 to DQ7 and the like. Therefore, the connection of all terminals of the flash memory 44 can be confirmed at the same time only by measuring the current flowing from the external terminal R / B. That is, by performing the connection test twice, it is possible to determine whether the terminals of the DRAM 42 and the flash memory 44 mounted on the MCP 46 and the external terminals of the MCP 46 are connected. Therefore, in the connection test, defective products can be identified in a short time.
【００４８】ＤＲＡＭ４２において、通常動作で使用さ
れる電圧範囲を超える電圧を電圧変換回路４８が受けた
ときのみ、スイッチ回路５０をオンさせた。このため、
ＤＲＡＭ４２の通常動作時に、スイッチ回路５０が誤っ
てオンし、ＤＲＡＭ４２が誤動作することを防止でき
る。同様に、フラッシュメモリ４４において、通常動作
で使用される電圧範囲を超える電圧を電圧変換回路５８
が受けたときのみ、スイッチ回路６０をオンさせた。こ
のため、フラッシュメモリ４４の通常動作時に、スイッ
チ回路６０が誤ってオンし、フラッシュメモリ４４が誤
動作することを防止できる。In the DRAM 42, the switch circuit 50 is turned on only when the voltage conversion circuit 48 receives a voltage exceeding the voltage range used in normal operation. For this reason,
It is possible to prevent the DRAM 42 from malfunctioning due to the switch circuit 50 being erroneously turned on during the normal operation of the DRAM 42. Similarly, in the flash memory 44, the voltage conversion circuit 58 applies a voltage exceeding the voltage range used in normal operation.
The switch circuit 60 is turned on only when the switch circuit 60 receives the signal. Therefore, it is possible to prevent the switch circuit 60 from being erroneously turned on during the normal operation of the flash memory 44 to cause the flash memory 44 to malfunction.
【００４９】なお、上述した第１の実施形態では、ＤＲ
ＡＭ１２の接続試験及びフラッシュメモリ１４の接続試
験を別々に実施した例について述べた。本発明はかかる
実施形態に限定されるものではない。ＤＲＡＭ１２の接
続試験とフラッシュメモリ１４の接続試験を同時に行う
こともできる。具体的には、外部端子／ＲＡＳ、Ｒ／Ｂ
に共に高レベルを供給した状態で、外部端子Ａ０〜Ａ
ｎ、ＤＱ０〜ＤＱ７等に順次高レベルを供給し、外部端
子／ＲＡＳ、Ｒ／Ｂから流れる電流をそれぞれ測定すれ
ばよい。ＤＲＡＭ１２の接続試験とフラッシュメモリ１
４の接続試験を同時に行う場合、接続試験の時間をさら
に短縮できる。第２の実施形態においても、上述と同様
にして、ＤＲＡＭ４２の接続試験とフラッシュメモリ４
４の接続試験を同時に実施できる。In the first embodiment described above, DR
The example in which the connection test of the AM 12 and the connection test of the flash memory 14 are separately performed has been described. The present invention is not limited to such an embodiment. The connection test of the DRAM 12 and the connection test of the flash memory 14 can be simultaneously performed. Specifically, external terminals / RAS, R / B
The external terminals A0-A
n, DQ0 to DQ7, etc. are sequentially supplied with high levels, and the currents flowing from the external terminals / RAS, R / B may be measured respectively. DRAM 12 connection test and flash memory 1
When the connection test of 4 is performed simultaneously, the time of the connection test can be further shortened. Also in the second embodiment, the connection test of the DRAM 42 and the flash memory 4 are performed in the same manner as described above.
4 connection tests can be performed simultaneously.
【００５０】以上の実施形態において説明した発明を整
理して、付記として開示する。
（付記１） 複数の半導体チップを実装した半導体装置
であって、前記半導体チップにそれぞれ接続される専用
端子と、前記半導体チップに共通に接続される共通端子
を含む第１端子とを備え、前記半導体チップの少なくと
も２つは、前記第１端子のレベルに応じて前記半導体チ
ップ内の第1ノードを第１電圧線に接続する接続試験回
路と、前記専用端子のレベルに応じてオンし、前記第１
ノードを前記専用端子及び前記第１端子を含む端子のい
ずれかに接続するスイッチ回路とをそれぞれ有すること
を特徴とする半導体装置。The inventions described in the above embodiments will be summarized and disclosed as supplementary notes. (Supplementary Note 1) A semiconductor device having a plurality of semiconductor chips mounted thereon, comprising: dedicated terminals respectively connected to the semiconductor chips; and first terminals including common terminals commonly connected to the semiconductor chips, At least two of the semiconductor chips are turned on according to the level of the dedicated terminal and a connection test circuit for connecting the first node in the semiconductor chip to the first voltage line according to the level of the first terminal, and First
A semiconductor device comprising: a switch circuit for connecting a node to either the dedicated terminal or the terminal including the first terminal.
【００５１】（付記２） 付記１記載の半導体装置にお
いて、前記スイッチ回路により前記第１ノードに接続さ
れる前記端子は、前記スイッチ回路をオンする前記専用
端子であることを特徴とする半導体装置。
（付記３） 付記１記載の半導体装置において、前記ス
イッチ回路により前記第１ノードに接続される前記端子
は、前記スイッチ回路をオンする前記専用端子とは別の
端子であることを特徴とする半導体装置。(Supplementary Note 2) In the semiconductor device according to Supplementary Note 1, the terminal connected to the first node by the switch circuit is the dedicated terminal for turning on the switch circuit. (Supplementary Note 3) The semiconductor device according to Supplementary Note 1, wherein the terminal connected to the first node by the switch circuit is a terminal different from the dedicated terminal for turning on the switch circuit. apparatus.
【００５２】（付記４） 付記１記載の半導体装置にお
いて、前記接続試験回路は、前記第１ノードと前記第１
電圧線との間に並列に接続され、前記第１端子のレベル
に応じてそれぞれオンする複数のスイッチを有すること
を特徴とする半導体装置。
（付記５） 付記１記載の半導体装置において、前記接
続試験回路は、前記第１ノードと前記第１電圧線との間
に直列に接続され、前記第１端子がそれぞれ所定のレベ
ルのときにオンする複数のスイッチを有することを特徴
とする半導体装置。(Supplementary Note 4) In the semiconductor device according to Supplementary Note 1, the connection test circuit includes the first node and the first node.
A semiconductor device having a plurality of switches connected in parallel with a voltage line and turned on in accordance with the level of the first terminal. (Supplementary Note 5) In the semiconductor device according to Supplementary Note 1, the connection test circuit is connected in series between the first node and the first voltage line, and is turned on when each of the first terminals is at a predetermined level. A semiconductor device having a plurality of switches that operate.
【００５３】（付記６） 付記１記載の半導体装置にお
いて、前記スイッチ回路を有する前記半導体チップは、
通常動作で使用する電圧範囲を超える電圧を前記専用端
子を介して受けたときに、前記スイッチ回路をオンさせ
る電圧を前記スイッチ回路に出力する電圧変換回路を、
前記専用端子と前記スイッチ回路との間に備えているこ
とを特徴とする半導体装置。(Supplementary Note 6) In the semiconductor device according to Supplementary Note 1, the semiconductor chip having the switch circuit is
A voltage conversion circuit that outputs a voltage for turning on the switch circuit to the switch circuit when a voltage exceeding the voltage range used in normal operation is received via the dedicated terminal,
A semiconductor device provided between the dedicated terminal and the switch circuit.
【００５４】（付記７） 付記１記載の半導体装置にお
いて、前記複数の半導体チップは、半導体メモリである
ことを特徴とする半導体装置。付記６の半導体装置で
は、電圧変換回路は、専用端子とスイッチ回路との間に
接続されている。電圧変換回路は、通常動作で使用され
る電圧範囲を超える電圧を専用端子から受けたときの
み、スイッチ回路をオンする電圧を出力する。スイッチ
回路は、電圧変換回路からの出力に応じてオンする。こ
のため、半導体チップの通常動作時に、スイッチ回路が
誤ってオンし、半導体チップが誤動作することを防止で
きる。(Supplementary Note 7) The semiconductor device according to Supplementary Note 1, wherein the plurality of semiconductor chips are semiconductor memories. In the semiconductor device of Appendix 6, the voltage conversion circuit is connected between the dedicated terminal and the switch circuit. The voltage conversion circuit outputs the voltage for turning on the switch circuit only when the voltage exceeding the voltage range used in the normal operation is received from the dedicated terminal. The switch circuit is turned on according to the output from the voltage conversion circuit. Therefore, it is possible to prevent the semiconductor chip from malfunctioning due to the switch circuit being erroneously turned on during normal operation of the semiconductor chip.
【００５５】付記７の半導体装置では、半導体チップ
は、半導体メモリとして形成されている。一般に、半導
体メモリは、制御端子より多くのアドレス端子およびデ
ータ端子を有する。また、半導体メモリのアドレス端子
およびデータ端子は、半導体装置をアクセスするシステ
ムバスに接続されることが多い。このため、半導体装置
に複数の半導体メモリが搭載される場合、これら半導体
メモリにおけるアドレス端子の一部およびデータ端子の
一部は、共通端子として機能する。換言すれば、複数の
半導体メモリを実装する半導体装置は、ロジックチップ
等を実装する他の半導体装置に比べて、多くの共通端子
を有する。すなわち、多くの共通端子を有する半導体装
置においても、簡易な回路で確実に接続試験を実施でき
る。In the semiconductor device of Supplementary Note 7, the semiconductor chip is formed as a semiconductor memory. Generally, a semiconductor memory has more address terminals and data terminals than control terminals. Further, the address terminal and the data terminal of the semiconductor memory are often connected to a system bus that accesses the semiconductor device. Therefore, when a plurality of semiconductor memories are mounted on the semiconductor device, some of the address terminals and some of the data terminals in these semiconductor memories function as common terminals. In other words, a semiconductor device mounting a plurality of semiconductor memories has more common terminals than other semiconductor devices mounting a logic chip or the like. That is, even in a semiconductor device having many common terminals, a connection test can be reliably performed with a simple circuit.
【００５６】[0056]
【発明の効果】請求項１の半導体装置では、専用端子及
び第１端子に所定のレベルを供給した状態で、スイッチ
回路に流れる電流を測定することで、各半導体チップ毎
に、半導体チップの端子と半導体装置の外部端子との接
続試験を実施できる。半導体装置の組立不良を容易な回
路で確実に検出できる。請求項２の半導体装置では、半
導体チップに専用端子が１つしかない場合にも、確実に
接続試験を実施できる。According to the semiconductor device of the first aspect of the present invention, the current flowing through the switch circuit is measured with a predetermined level being supplied to the dedicated terminal and the first terminal, so that the semiconductor chip terminal is provided for each semiconductor chip. And a connection test between the semiconductor device and the external terminal of the semiconductor device can be performed. Assembling defects of the semiconductor device can be reliably detected with an easy circuit. In the semiconductor device according to the second aspect, the connection test can be reliably performed even when the semiconductor chip has only one dedicated terminal.
【００５７】請求項３の半導体装置では、１回の接続試
験で、２つの専用端子の接続を確認できる。従って、１
つの半導体チップが複数の専用端子を有する場合に、接
続試験の時間を短縮できる。請求項４の半導体装置で
は、接続試験により、接続不良を起こしている第１端子
を特定できる。According to the semiconductor device of the third aspect, the connection between the two dedicated terminals can be confirmed by one connection test. Therefore, 1
When one semiconductor chip has a plurality of dedicated terminals, the connection test time can be shortened. In the semiconductor device according to the fourth aspect, the first terminal having the poor connection can be identified by the connection test.
【００５８】請求項５の半導体装置では、１回の接続試
験で、複数の共通端子の接続を同時に確認できる。According to the semiconductor device of the fifth aspect, the connection of a plurality of common terminals can be simultaneously confirmed by one connection test.
【図１】本発明のＭＣＰの第１の実施形態を示すブロッ
ク図である。FIG. 1 is a block diagram showing a first embodiment of an MCP of the present invention.
【図２】ＭＣＰの構造の概要を示す断面図である。FIG. 2 is a sectional view showing the outline of the structure of an MCP.
【図３】本発明のＭＣＰの第２の実施形態を示すブロッ
ク図である。FIG. 3 is a block diagram showing a second embodiment of the MCP of the present invention.
【図４】図３の電圧変換回路の詳細を示すブロック図で
ある。FIG. 4 is a block diagram showing details of the voltage conversion circuit of FIG.
【図５】従来のＭＣＰの一例を示すブロック図である。FIG. 5 is a block diagram showing an example of a conventional MCP.
１０ パッケージ基板 １２ ＤＲＡＭ １２ａ 第１ノード １４ フラッシュメモリ １４ａ 第１ノード １６ ＭＣＰ ２０ スイッチ回路 ２０ａ ｎＭＯＳトランジスタ ２２ 接続試験回路 ２２ａ ｎＭＯＳトランジスタ ２４ 制御回路 ２６ メモリセルアレイ ３０ スイッチ回路 ３０ａ ｎＭＯＳトランジスタ ３２ 接続試験回路 ３２ａ ｎＭＯＳトランジスタ ３４ 制御回路 ３６ メモリセルアレイ ４０ パッケージ基板 ４２ ＤＲＡＭ ４４ フラッシュメモリ ４６ ＭＣＰ ４８ 電圧変換回路 ４８ａ、４８ｂ ｐＭＯＳトランジスタ ４８ｃ、４８ｄ、４８ｅ ｎＭＯＳトランジスタ ４８ｆ、４８ｇ ＣＭＯＳインバータ ５０ スイッチ回路 ５０ａ ｎＭＯＳトランジスタ ５２ 接続試験回路 ５２ａ ｎＭＯＳトランジスタ ５８ 電圧変換回路 ６０ スイッチ回路 ６０ａ ｎＭＯＳトランジスタ ６２ 接続試験回路 ６２ａ ｎＭＯＳトランジスタ Ａ０〜Ａｎ アドレス端子（第１端子、共通端子） ／ＣＡＳ コマンド端子（専用端子） ／ＣＥ コマンド端子（専用端子） ＤＱ０〜ＤＱ７ データ端子（第１端子、共通端子） ／ＯＥ コマンド端子（第１端子） ／ＲＡＳ コマンド端子（専用端子） Ｒ／Ｂ レディビジー端子（専用端子） ／ＷＥ コマンド端子（第１端子） 10 Package substrate 12 DRAM 12a first node 14 Flash memory 14a First node 16 MCP 20 switch circuits 20a nMOS transistor 22 Connection test circuit 22a nMOS transistor 24 Control circuit 26 memory cell array 30 switch circuit 30a nMOS transistor 32 Connection test circuit 32a nMOS transistor 34 Control circuit 36 memory cell array 40 package substrate 42 DRAM 44 flash memory 46 MCP 48 voltage conversion circuit 48a, 48b pMOS transistor 48c, 48d, 48e nMOS transistors 48f, 48g CMOS inverter 50 switch circuit 50a nMOS transistor 52 Connection test circuit 52a nMOS transistor 58 Voltage conversion circuit 60 switch circuit 60a nMOS transistor 62 Connection test circuit 62a nMOS transistor A0 to An address terminals (first terminal, common terminal) / CAS command terminal (dedicated terminal) / CE command terminal (dedicated terminal) DQ0 to DQ7 data terminals (first terminal, common terminal) / OE command terminal (1st terminal) / RAS command terminal (dedicated terminal) R / B ready busy terminal (dedicated terminal) / WE command terminal (1st terminal)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 29/00 ６７３ Ｇ１１Ｃ 11/34 ３７１Ａ ５Ｍ０２４ Ｈ０１Ｌ 27/10 ４９５ 17/00 ６０１Ｚ Ｆターム(参考） 2G014 AA01 AA02 AB59 AC18 2G132 AA14 AD15 AK07 AK22 AL09 5B025 AA01 AD16 AE09 AF04 5F083 AD00 ER22 ZA20 ZA23 5L106 AA01 AA10 DD11 DD25 EE03 FF01 GG02 GG05 5M024 AA91 BB17 BB40 DD20 HH09 HH14 KK30 MM04 PP01 PP03 PP10 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G11C 29/00 673 G11C 11/34 371A 5M024 H01L 27/10 495 17/00 601Z F term (reference) 2G014 AA01 AA02 AB59 AC18 2G132 AA14 AD15 AK07 AK22 AL09 5B025 AA01 AD16 AE09 AF04 5F083 AD00 ER22 ZA20 ZA23 5L106 AA01 AA10 DD11 DD25 EE03 FF01 GG02 GG05 5M024 AA91 BB17 BB40 DD20 H3009H04
Claims (5)
置であって、 前記半導体チップにそれぞれ接続される専用端子と、前
記半導体チップに共通に接続される共通端子を含む第１
端子とを備え、 前記半導体チップの少なくとも２つは、前記第１端子の
レベルに応じて前記半導体チップ内の第1ノードを第１
電圧線に接続する接続試験回路と、前記専用端子のレベ
ルに応じてオンし、前記第１ノードを前記専用端子及び
前記第１端子を含む端子のいずれかに接続するスイッチ
回路とをそれぞれ有することを特徴とする半導体装置。1. A semiconductor device having a plurality of semiconductor chips mounted thereon, comprising: a dedicated terminal connected to each of the semiconductor chips and a common terminal commonly connected to the semiconductor chip.
At least two of the semiconductor chips have a first node in the semiconductor chip as a first node according to a level of the first terminal.
A connection test circuit connected to a voltage line, and a switch circuit that is turned on according to the level of the dedicated terminal and connects the first node to either the dedicated terminal or a terminal including the first terminal. A semiconductor device characterized by:
記端子は、前記スイッチ回路をオンする前記専用端子で
あることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the terminal connected to the first node by the switch circuit is the dedicated terminal for turning on the switch circuit.
記端子は、前記スイッチ回路をオンする前記専用端子と
は別の端子であることを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein the terminal connected to the first node by the switch circuit is a terminal different from the dedicated terminal for turning on the switch circuit. Semiconductor device.
との間に並列に接続され、前記第１端子のレベルに応じ
てそれぞれオンする複数のスイッチを有することを特徴
とする半導体装置。4. The semiconductor device according to claim 1, wherein the connection test circuit is connected in parallel between the first node and the first voltage line and turned on according to a level of the first terminal. A semiconductor device having a plurality of switches that operate.
との間に直列に接続され、前記第１端子がそれぞれ所定
のレベルのときにオンする複数のスイッチを有すること
を特徴とする半導体装置。5. The semiconductor device according to claim 1, wherein the connection test circuit is connected in series between the first node and the first voltage line, and each of the first terminals has a predetermined level. A semiconductor device having a plurality of switches that are turned on.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072350A JP3963259B2 (en) | 2002-03-15 | 2002-03-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072350A JP3963259B2 (en) | 2002-03-15 | 2002-03-15 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003270302A true JP2003270302A (en) | 2003-09-25 |
| JP3963259B2 JP3963259B2 (en) | 2007-08-22 |
Family
ID=29202372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002072350A Expired - Fee Related JP3963259B2 (en) | 2002-03-15 | 2002-03-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3963259B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647473B1 (en) | 2005-11-16 | 2006-11-23 | 삼성전자주식회사 | Multi-chip package semiconductor device and defect detection method |
| US7569919B2 (en) | 2005-01-07 | 2009-08-04 | Samsung Electronics Co., Ltd. | Multi-chip package for reducing test time |
| KR100993238B1 (en) | 2007-03-29 | 2010-11-10 | 후지쯔 세미컨덕터 가부시키가이샤 | Semiconductor device and semiconductor device module |
| JP2010261931A (en) * | 2009-05-11 | 2010-11-18 | Agere Systems Inc | Circuit device including removable bond pad extension |
| JP2013131534A (en) * | 2011-12-20 | 2013-07-04 | Elpida Memory Inc | Semiconductor device |
-
2002
- 2002-03-15 JP JP2002072350A patent/JP3963259B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569919B2 (en) | 2005-01-07 | 2009-08-04 | Samsung Electronics Co., Ltd. | Multi-chip package for reducing test time |
| KR100647473B1 (en) | 2005-11-16 | 2006-11-23 | 삼성전자주식회사 | Multi-chip package semiconductor device and defect detection method |
| KR100993238B1 (en) | 2007-03-29 | 2010-11-10 | 후지쯔 세미컨덕터 가부시키가이샤 | Semiconductor device and semiconductor device module |
| JP2010261931A (en) * | 2009-05-11 | 2010-11-18 | Agere Systems Inc | Circuit device including removable bond pad extension |
| KR101420174B1 (en) * | 2009-05-11 | 2014-07-17 | 에이저 시스템즈 엘엘시 | Circuit apparatus including removable bond pad extension |
| JP2013131534A (en) * | 2011-12-20 | 2013-07-04 | Elpida Memory Inc | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3963259B2 (en) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138427A (en) | Semiconductor device having a particular structure allowing for voltage stress test application | |
| JP3705443B2 (en) | Apparatus and method for inspecting an integrated circuit die in an integrated circuit module | |
| US6651196B1 (en) | Semiconductor device having test mode entry circuit | |
| US7730372B2 (en) | Device and method for testing integrated circuit dice in an integrated circuit module | |
| US8847221B2 (en) | Stacked semiconductor device and method of testing the same | |
| KR100689011B1 (en) | Semiconductor integrated circuit | |
| CN100580815C (en) | Memory module with test set | |
| JPH11316264A (en) | Parallel test circuit for semiconductor devices | |
| JP3895925B2 (en) | Semiconductor memory device and test system | |
| US6774655B2 (en) | Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit | |
| JPH0689596A (en) | Parallel test circuit | |
| US6798679B2 (en) | Semiconductor memory module | |
| US7202692B2 (en) | Semiconductor chip and method of testing the same | |
| US6859067B2 (en) | Semiconductor apparatus | |
| CN112562770A (en) | Semiconductor device with test circuit | |
| JP2004028885A (en) | Semiconductor device, semiconductor package, and method of testing semiconductor device | |
| US20100067294A1 (en) | Semiconductor memory device | |
| JP4103010B2 (en) | Semiconductor wafer | |
| US7701789B2 (en) | Semiconductor device | |
| JP3963259B2 (en) | Semiconductor device | |
| JP3728356B2 (en) | Semiconductor device | |
| JPH11326442A (en) | Apparatus for identification of contact failures in integrated circuit testing. | |
| EP0520356B1 (en) | Semiconductor integrated circuit equipped with diagnostic circuit | |
| JP2005302156A (en) | Semiconductor integrated circuit device | |
| KR100426989B1 (en) | Control signal providing method using package power pins and IC package structure therefore |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3963259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |