JP2003264316A - Led control circuit - Google Patents

Led control circuit

Info

Publication number
JP2003264316A
JP2003264316A JP2002065042A JP2002065042A JP2003264316A JP 2003264316 A JP2003264316 A JP 2003264316A JP 2002065042 A JP2002065042 A JP 2002065042A JP 2002065042 A JP2002065042 A JP 2002065042A JP 2003264316 A JP2003264316 A JP 2003264316A
Authority
JP
Japan
Prior art keywords
circuit
output
led
counter
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002065042A
Other languages
Japanese (ja)
Inventor
Isao Sano
功 佐野
Jun Yabusaki
純 藪崎
Hisayoshi Usui
久芳 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
NEC Saitama Ltd
Original Assignee
Fuji Electric Co Ltd
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, NEC Saitama Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2002065042A priority Critical patent/JP2003264316A/en
Publication of JP2003264316A publication Critical patent/JP2003264316A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To easily charge the luminance gradient of an LED and to make possible to set maximum luminance. <P>SOLUTION: An output current from a constant current circuit 10 is charged by a capacity-variable circuit 12 varied by luminance gradient select data depending on the capacity of the circuit to produce a voltage which is inputted to a comparator 13. A voltage of a triangular wave outputted from a triangular wave oscillator 11 is compared with a voltage produced by charging, and a signal of 'H' state is delivered to an AND circuit 16 if the voltage produced by charging is higher. A comparator 15 delivers the signal of 'H' state to the AND circuit 16 until the count of a 4 bit counter 14 matches maximum luminance set data. The AND circuit 16 produces the logical product of output signals from the comparators 13 and 15 and delivers it to an MOSFET Q1. The MOSFET Q1 flickers an LED 17 depending on an output signal from the AND circuit 16. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はLEDを点滅させる
LED制御回路に関し、特にLEDの輝度勾配を変更す
るLED制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LED control circuit for blinking an LED, and more particularly to an LED control circuit for changing a brightness gradient of an LED.

【0002】[0002]

【従来の技術】今日の携帯電話やビデオカメラなどの電
子機器には、様々な情報をユーザに伝達する手段として
LED(Light-Emitting-Diode)を搭載しているものがあ
る。例えば、携帯電話のキーをLEDで点滅させて、特
定の状態(バッテリー切れなど)をユーザに伝達する。
このようなLEDを搭載した電子機器には、品位を向上
させるために、LEDの点滅の開始と終わりの輝度を徐
々に明るくし、徐々に暗くして、あたかも蛍のように点
滅させるものがある。
2. Description of the Related Art Some of today's electronic devices such as mobile phones and video cameras are equipped with LEDs (Light-Emitting-Diodes) as means for transmitting various information to a user. For example, a key of a mobile phone is caused to blink by an LED to notify a user of a specific state (battery exhaustion, etc.).
In order to improve the quality, there is an electronic device equipped with such an LED, in which the brightness at the start and end of the blinking of the LED is gradually made brighter and gradually darkened to make it blink like a firefly. .

【0003】図10は、従来のLED制御回路の一例で
ある。図に示すLED制御回路は、抵抗R12,R1
3、コンデンサC2、LED30、トランジスタTr1
とから構成される。
FIG. 10 shows an example of a conventional LED control circuit. The LED control circuit shown in the figure has resistors R12 and R1.
3, capacitor C2, LED30, transistor Tr1
Composed of and.

【0004】抵抗R12は、信号が入力されるIN端子
とnpn型のトランジスタTr1のベースとの間に接続
される。コンデンサC2は、トランジスタTr1のベー
スとアースとの間に接続される。トランジスタTr1の
コレクタには、LED30のカソードが接続され、LE
D30のアノードには、抵抗R13を介して電源Vcc
が接続される。
The resistor R12 is connected between the IN terminal to which a signal is input and the base of the npn-type transistor Tr1. The capacitor C2 is connected between the base of the transistor Tr1 and the ground. The cathode of the LED 30 is connected to the collector of the transistor Tr1 and LE
The anode of D30 is connected to the power source Vcc via the resistor R13.
Are connected.

【0005】LED30の順電圧が2V〜3.5V程度
とすると、電源Vccの電圧は、約4V必要である。L
ED30への電流を制限する電流制限用の抵抗R13
は、LED30の順電流によるが、約数mA〜数十mA
に制限するような抵抗値が選択される。
If the forward voltage of the LED 30 is about 2V to 3.5V, the voltage of the power source Vcc needs to be about 4V. L
Resistor R13 for limiting the current to the ED30
Depends on the forward current of the LED 30, but is about several mA to several tens mA.
A resistance value is selected that limits

【0006】抵抗R12の抵抗値、コンデンサC2の容
量値は、トランジスタTr1のベースに十分な電流が供
給でき、抵抗R12とコンデンサC2の時定数によっ
て、LED30が所望の輝度変化をするような値が選択
される。
The resistance value of the resistor R12 and the capacitance value of the capacitor C2 are such that a sufficient current can be supplied to the base of the transistor Tr1 and the LED 30 changes a desired brightness depending on the time constant of the resistor R12 and the capacitor C2. To be selected.

【0007】以下、従来のLED制御回路の動作につい
て説明する。CPUの制御信号などによってIN端子
に、点滅周期内で‘L’状態から‘H’状態、‘L’状
態となる信号が入力されると、抵抗R12とコンデンサ
C2の時定数により、トランジスタTr1のベース電流
が緩やかに変化する。これにより、LED30の輝度
は、輝度勾配を持ち、緩やかに点滅する。ここで、
‘L’状態は、0V、‘H’状態は、CPUの電源電圧
であり、約2V〜5Vである。
The operation of the conventional LED control circuit will be described below. When a signal that changes from the “L” state to the “H” state or the “L” state within the blinking cycle is input to the IN terminal by the control signal of the CPU or the like, the time constant of the resistor R12 and the capacitor C2 causes the transistor Tr1 to operate. Base current changes slowly. As a result, the brightness of the LED 30 has a brightness gradient and blinks gently. here,
The "L" state is 0V, and the "H" state is the power supply voltage of the CPU, which is about 2V to 5V.

【0008】[0008]

【発明が解決しようとする課題】ところで、従来のLE
D制御回路では、点滅周期は、IN端子に入力される信
号の周期を可変することにより容易に変更することがで
きる。しかし、輝度勾配の変更は、抵抗R12、コンデ
ンサC2を交換して、時定数を変更しなければならず、
容易に変更することができないという問題点があった。
By the way, the conventional LE
In the D control circuit, the blinking cycle can be easily changed by changing the cycle of the signal input to the IN terminal. However, in order to change the brightness gradient, the resistor R12 and the capacitor C2 must be replaced to change the time constant,
There was a problem that it could not be changed easily.

【0009】本発明はこのような点に鑑みてなされたも
のであり、輝度勾配の変更を容易にすることができるL
ED制御回路を提供することを目的とする。
The present invention has been made in view of the above points, and it is possible to easily change the brightness gradient.
It is an object to provide an ED control circuit.

【0010】[0010]

【課題を解決するための手段】本発明では上記問題を解
決するために、LEDの点滅を制御するLED制御回路
において、選択データに応じて電圧の上昇率及び下降率
を可変した出力電圧を出力する電圧出力部と、三角波電
圧を出力する三角波発振器と、前記出力電圧が前記三角
波電圧より大きいとき輝度勾配制御パルス信号を出力す
る電圧比較器と、前記輝度勾配制御パルス信号によって
LEDを駆動するスイッチング素子と、を有することを
特徴とするLED制御回路が提供される。
According to the present invention, in order to solve the above problems, an LED control circuit for controlling blinking of an LED outputs an output voltage in which a rising rate and a falling rate of the voltage are changed according to selection data. Voltage output unit, a triangular wave oscillator that outputs a triangular wave voltage, a voltage comparator that outputs a brightness gradient control pulse signal when the output voltage is greater than the triangular wave voltage, and a switching that drives an LED by the brightness gradient control pulse signal. An LED control circuit is provided, which comprises:

【0011】このようなLED制御回路によれば、選択
データに応じて出力電圧の上昇率及び下降率を可変し、
出力電圧が三角波発振器から出力される三角波電圧より
大きいとき輝度勾配制御パルス信号を出力するので、選
択データを変更することによりLEDの輝度勾配を変更
する。
According to such an LED control circuit, the rising rate and the falling rate of the output voltage can be changed according to the selection data.
When the output voltage is higher than the triangular wave voltage output from the triangular wave oscillator, the brightness gradient control pulse signal is output. Therefore, the brightness gradient of the LED is changed by changing the selection data.

【0012】また、本発明では、LEDの点滅を制御す
るLED制御回路において、2進カウンタと、前記2進
カウンタのカウント値の一巡が選択データに応じた回数
行われたとき、カウント値をカウントアップ及びカウン
トダウンするカウンタ部と、前記2進カウンタのカウン
ト値と前記カウンタ部のカウント値とが一致するまで輝
度勾配制御パルス信号を出力するカウント比較器と、前
記輝度勾配制御パルス信号に応じてLEDを駆動するス
イッチング素子と、を有することを特徴とするLED制
御回路が提供される。
Further, according to the present invention, in the LED control circuit for controlling the blinking of the LED, when the cycle of the binary counter and the count value of the binary counter is performed a number of times corresponding to the selection data, the count value is counted. A counter unit that counts up and counts down, a count comparator that outputs a brightness gradient control pulse signal until the count value of the binary counter and the count value of the counter unit match, and an LED according to the brightness gradient control pulse signal. And a switching element that drives the LED.

【0013】このようなLED制御回路によれば、2進
カウンタのカウント値と、2進カウンタのカウント値の
一巡が選択データに応じた回数行われたとき、カウント
値をカウントアップ及びカウントダウンするカウンタ部
のカウント値とが一致するまで輝度勾配制御パルス信号
を出力するので、選択データを変更することによりLE
Dの輝度勾配を変更する。
According to such an LED control circuit, when the count value of the binary counter and the count value of the binary counter are cycled a number of times corresponding to the selection data, the counter counts up and down. Since the brightness gradient control pulse signal is output until the count value of the unit matches, the LE can be changed by changing the selection data.
Change the brightness gradient of D.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図1は本発明の第1の実施
の形態に係るLED制御回路の回路図である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram of an LED control circuit according to a first embodiment of the present invention.

【0015】図に示すLED制御回路は、定電流回路1
0、三角波発振器11、容量可変回路12、比較器1
3,15、4bitカウンタ14、AND回路16、L
ED17、MOSFET(Metal Oxide Semiconductor F
ield Effect Transistor)Q1、及び、抵抗R1から構
成される。
The LED control circuit shown in the figure is a constant current circuit 1
0, triangular wave oscillator 11, variable capacitance circuit 12, comparator 1
3, 15, 4 bit counter 14, AND circuit 16, L
ED17, MOSFET (Metal Oxide Semiconductor F
The field effect transistor Q1 and the resistor R1.

【0016】定電流回路10は、パルス信号が入力さ
れ、入力されたパルス信号の立ち上がりで定電流を吐き
出し、入力したパルス信号の立下りで定電流を吸い込
む。定電流回路10は、定電流の吐き出し、吸い込みに
よって、容量可変回路12が内部に有するコンデンサ
(後述詳細)の充放電を行う。
The constant current circuit 10 receives a pulse signal, discharges the constant current at the rising edge of the input pulse signal, and absorbs the constant current at the falling edge of the input pulse signal. The constant current circuit 10 charges and discharges a capacitor (details described later) included in the variable capacitance circuit 12 by discharging and sucking a constant current.

【0017】三角波発振器11は、比較器13の負極端
子に三角波の電圧を出力する。容量可変回路12は、4
bitのデジタルデータである輝度勾配選択データが入
力され、入力された輝度勾配選択データに応じて、容量
を変化させる。図2は、容量可変回路の具体的な回路図
の一例で、(a)は容量倍増回路図、(b)は容量可変
回路の具体的な回路図である。
The triangular wave oscillator 11 outputs a triangular wave voltage to the negative terminal of the comparator 13. The variable capacitance circuit 12 has four
Luminance gradient selection data, which is bit digital data, is input, and the capacitance is changed according to the input luminance gradient selection data. 2A and 2B are examples of a specific circuit diagram of the variable capacity circuit. FIG. 2A is a circuit diagram of a capacity multiplication circuit, and FIG.

【0018】図2(a)に示す容量倍増回路は、オペア
ンプZ1と、オペアンプZ1の負極端子と出力端子との
間に接続される抵抗Rcと、オペアンプZ1の正極端子
と、出力端子との間に直列接続される抵抗Ra,Rb
と、オペアンプZ1の正極端子とアースとの間に接続さ
れるコンデンサCaとから構成される。図2(a)に示
す容量倍増回路では、端子P0に生じる容量は、(抵抗
Raの抵抗値/抵抗Rbの抵抗値)×コンデンサCaの
容量値となる。
The capacitance doubling circuit shown in FIG. 2A includes an operational amplifier Z1, a resistor Rc connected between the negative terminal and the output terminal of the operational amplifier Z1, a positive terminal of the operational amplifier Z1, and an output terminal. Ra and Rb connected in series to
And a capacitor Ca connected between the positive terminal of the operational amplifier Z1 and the ground. In the capacitance doubling circuit shown in FIG. 2A, the capacitance generated at the terminal P0 is (the resistance value of the resistor Ra / the resistance value of the resistor Rb) × the capacitance value of the capacitor Ca.

【0019】図2(b)に示す容量可変回路12は、オ
ペアンプ12a、抵抗R2〜R10、コンデンサC1、
アナログスイッチ12b,12cとから構成される。抵
抗R2は、オペアンプ12aの負極端子と出力端子の間
に接続される。抵抗R3〜R6の一端は、オペアンプ1
2aの出力端子に並列に接続され、他端は、アナログス
イッチ12bに接続される。アナログスイッチ12b
は、比較器13に接続される端子P1に接続される。抵
抗R7〜R10の一端は、オペアンプ12aの正極端子
に接続されるアナログスイッチ12cに接続され、他端
は、端子P1に接続される。抵抗R3〜R6、及び、抵
抗R7〜R10は、異なる抵抗値となるように選択され
る。
The capacitance variable circuit 12 shown in FIG. 2B has an operational amplifier 12a, resistors R2 to R10, a capacitor C1,
It is composed of analog switches 12b and 12c. The resistor R2 is connected between the negative terminal and the output terminal of the operational amplifier 12a. One ends of the resistors R3 to R6 are connected to the operational amplifier 1
It is connected in parallel to the output terminal of 2a and the other end is connected to the analog switch 12b. Analog switch 12b
Is connected to a terminal P1 connected to the comparator 13. One ends of the resistors R7 to R10 are connected to the analog switch 12c connected to the positive terminal of the operational amplifier 12a, and the other ends are connected to the terminal P1. The resistors R3 to R6 and the resistors R7 to R10 are selected so as to have different resistance values.

【0020】コンデンサC1は、オペアンプ12aの正
極端子とアースの間に接続される。アナログスイッチ1
2b,12cは、内部に各々スイッチを4つ有し、4b
itのデジタルデータである輝度勾配選択データに応じ
て、そのスイッチを開閉させる。4bitのデジタルデ
ータによって、アナログスイッチ12b,12cの各々
の開閉パターンは、すべてのスイッチが開放されるパタ
ーンを除き、15通り有することとなる。
The capacitor C1 is connected between the positive terminal of the operational amplifier 12a and the ground. Analog switch 1
2b and 12c each have four switches inside, and 4b
The switch is opened / closed according to the brightness gradient selection data which is the digital data of it. According to the 4-bit digital data, each of the open / close patterns of the analog switches 12b and 12c has 15 patterns except the pattern in which all the switches are opened.

【0021】ここで、アナログスイッチ12bは、輝度
勾配選択データに応じて、抵抗R3の接続されているス
イッチを閉じ、アナログスイッチ12cは、抵抗R7の
接続されているスイッチを閉じたとする。ここで、抵抗
R3の抵抗値が1kΩ、抵抗R7の抵抗値が1MΩ、コ
ンデンサC1の容量が0.001μFであれば、端子P
1に生じる容量は、(抵抗R3の抵抗値/抵抗R7の抵
抗値)×コンデンサC1の容量値の関係より10μFと
なる。
Here, it is assumed that the analog switch 12b closes the switch to which the resistor R3 is connected and the analog switch 12c closes the switch to which the resistor R7 is connected according to the brightness gradient selection data. Here, if the resistance value of the resistor R3 is 1 kΩ, the resistance value of the resistor R7 is 1 MΩ, and the capacitance of the capacitor C1 is 0.001 μF, the terminal P
The capacitance generated at 1 is 10 μF from the relationship of (resistance value of resistor R3 / resistance value of resistor R7) × capacitance value of capacitor C1.

【0022】抵抗R3〜R6、抵抗R7〜R10は、異
なる抵抗値の抵抗が接続されること、及び、4bitの
デジタルデータである輝度勾配選択データによってアナ
ログスイッチ12b,12cのスイッチが切替えられる
ことにより、15パターンの容量値を得ることができ
る。輝度勾配選択データは、例えば、CPUなどから送
られてくる。
The resistors R3 to R6 and the resistors R7 to R10 are connected to resistors having different resistance values, and the switches of the analog switches 12b and 12c are switched by the brightness gradient selection data which is 4-bit digital data. , 15 patterns of capacitance values can be obtained. The brightness gradient selection data is sent from, for example, a CPU.

【0023】図1に示す比較器13は、負極端子に入力
される電圧と正極端子に入力される電圧とを比較し、正
極端子に入力される電圧が負極端子に入力される電圧よ
り大きいとき、‘H’状態のPWM(Pulse Width Modul
ation)出力信号を出力する。
The comparator 13 shown in FIG. 1 compares the voltage input to the negative terminal with the voltage input to the positive terminal, and when the voltage input to the positive terminal is larger than the voltage input to the negative terminal. , 'H' state PWM (Pulse Width Modul
ation) Output the output signal.

【0024】4bitカウンタ14は、入力されるクロ
ックCLKに同期して、2進4桁のカウントをする。4
bitカウンタ14は、カウントしている値を、比較器
15に出力する。4bitカウンタ14は、三角波発振
器11が出力する三角波の周波数より十分高い周波数で
カウントする。
The 4-bit counter 14 performs binary 4-digit counting in synchronization with the input clock CLK. Four
The bit counter 14 outputs the counted value to the comparator 15. The 4-bit counter 14 counts at a frequency sufficiently higher than the frequency of the triangular wave output from the triangular wave oscillator 11.

【0025】比較器15は、4bitのデジタルデータ
である最大輝度設定データと、4bitカウンタ14が
カウントしているカウント値が入力される。比較器15
は、4bitカウンタ14のカウント値が、入力された
最大輝度設定データの値と一致するまで、‘H’状態の
PWM出力信号を出力し、その後、‘L’状態の信号を
出力する。最大輝度設定データは、例えば、CPUなど
から送られてくる。
The comparator 15 receives the maximum brightness setting data, which is 4-bit digital data, and the count value counted by the 4-bit counter 14. Comparator 15
Outputs the PWM output signal in the “H” state until the count value of the 4-bit counter 14 matches the value of the input maximum brightness setting data, and then outputs the signal in the “L” state. The maximum brightness setting data is sent from, for example, a CPU.

【0026】AND回路16は、比較器13と比較器1
5から出力されるPWM出力信号の論理積をとり、その
結果をMOSFETQ1に出力する。MOSFETQ1
は、NチャネルMOSFETであり、AND回路16か
ら出力される信号をゲートから入力して、ドレイン、ソ
ース間をオン/オフさせる。
The AND circuit 16 includes a comparator 13 and a comparator 1.
The logical product of the PWM output signals output from 5 is obtained, and the result is output to the MOSFET Q1. MOSFET Q1
Is an N-channel MOSFET, which inputs the signal output from the AND circuit 16 from the gate to turn on / off between the drain and the source.

【0027】抵抗R1の一端は、電源Vddに接続さ
れ、他端は、LED17のアノードに接続される。LE
D17のカソードは、MOSFETQ1のドレインに接
続される。MOSFETQ1のソースはアースに接続さ
れる。
One end of the resistor R1 is connected to the power supply Vdd, and the other end is connected to the anode of the LED 17. LE
The cathode of D17 is connected to the drain of MOSFET Q1. The source of MOSFET Q1 is connected to ground.

【0028】LED17は、MOSFETQ1のドレイ
ン、ソース間がオンすることによって電流が流れ、光を
放出する。以下、第1の実施の形態に係るLED制御回
路の動作について説明する。
In the LED 17, a current flows when the drain and the source of the MOSFET Q1 are turned on to emit light. The operation of the LED control circuit according to the first embodiment will be described below.

【0029】まず、定電流回路10、三角波発振器1
1、容量可変回路12、及び、比較器13の動作につい
て説明する。図3は、電圧波形を示す図で、(a)は、
定電流回路に入力されるパルス信号の電圧波形、(b)
は、コンパレータに入力される電圧波形、(c)は、コ
ンパレータから出力される電圧波形を示す図である。
First, the constant current circuit 10 and the triangular wave oscillator 1
1, the operation of the capacitance variable circuit 12 and the comparator 13 will be described. FIG. 3 is a diagram showing a voltage waveform, where (a) is
Voltage waveform of pulse signal input to constant current circuit, (b)
FIG. 4A is a diagram showing a voltage waveform input to the comparator, and FIG. 7C is a diagram showing a voltage waveform output from the comparator.

【0030】定電流回路10は、図3(a)に示すよう
に、入力されるパルス信号が‘L’状態から‘H’状態
に遷移すると、定電流を出力する。定電流回路10から
出力される電流は、容量可変回路12によって充電され
るため、比較器13の正極端子に生じる電圧は、図3
(b)の波形A1に示すように徐々に上昇する。
As shown in FIG. 3A, the constant current circuit 10 outputs a constant current when the input pulse signal transits from the'L 'state to the'H' state. Since the current output from the constant current circuit 10 is charged by the variable capacity circuit 12, the voltage generated at the positive terminal of the comparator 13 is as shown in FIG.
As shown by the waveform A1 in (b), it gradually rises.

【0031】比較器13の負極端子には、図3(b)の
波形A2に示すように三角波発振器11から三角波の電
圧が入力される。比較器13は、負極端子に入力される
三角波の電圧と、正極端子に入力される電圧とを比較す
る。比較器13は、正極端子に入力される電圧が負極端
子に入力される三角波の電圧より大きいとき、すなわ
ち、波形A1の電圧が波形A2の電圧より大きいとき、
図3(c)に示すような‘H’状態のパルス幅が徐々に
長くなるPWM出力信号を出力する。
A triangular wave voltage is input from the triangular wave oscillator 11 to the negative terminal of the comparator 13 as shown by the waveform A2 in FIG. 3 (b). The comparator 13 compares the triangular wave voltage input to the negative terminal with the voltage input to the positive terminal. When the voltage input to the positive terminal is higher than the voltage of the triangular wave input to the negative terminal, that is, when the voltage of the waveform A1 is higher than the voltage of the waveform A2, the comparator 13 outputs
As shown in FIG. 3C, a PWM output signal in which the pulse width in the'H 'state gradually increases is output.

【0032】逆に、定電流回路10に入力されるパルス
信号が‘H’状態から‘L’状態へ遷移した場合、定電
流回路10は、容量可変回路12に充電された電荷を放
電するために、電流を吸い込む。これによって、比較器
13の正極端子に入力されていた電圧は、徐々に下降
し、比較器13は、‘H’状態が徐々に短くなるPWM
出力信号を出力する。
On the contrary, when the pulse signal input to the constant current circuit 10 transits from the “H” state to the “L” state, the constant current circuit 10 discharges the electric charge charged in the variable capacitance circuit 12. Inhale the current. As a result, the voltage input to the positive terminal of the comparator 13 gradually decreases, and the comparator 13 gradually reduces the “H” state to PWM.
Output the output signal.

【0033】ここで、比較器15から出力される信号が
常に‘H’状態であるとする。MOSFETQ1は、図
3(c)に示すPWM出力信号によって駆動されるた
め、LED17の輝度は、定電流回路10に入力される
パルス信号の‘H’状態への立ち上がりから徐々に明る
くなる。また、定電流回路10に入力されるパルス信号
の‘L’状態への立下りから徐々に暗くなる。このよう
に、比較器13からは、AND回路16を介して、MO
SFETQ1をオン/オフさせ、LEDを徐々に明る
く、又は、暗くしていくためのPWM出力信号が出力さ
れる。
Here, it is assumed that the signal output from the comparator 15 is always in the "H" state. Since the MOSFET Q1 is driven by the PWM output signal shown in FIG. 3C, the brightness of the LED 17 gradually becomes bright from the rise of the pulse signal input to the constant current circuit 10 to the'H 'state. Further, the pulse signal input to the constant current circuit 10 gradually becomes dark from the fall to the “L” state. Thus, from the comparator 13 via the AND circuit 16, the MO
A PWM output signal for turning on / off the SFET Q1 and gradually making the LED brighter or darker is output.

【0034】次に、4bitカウンタ14、比較器1
5、及び、AND回路16の動作について説明する。4
bitカウンタ14は、入力されるクロックCLKに同
期して、2進4桁のカウントをする。4bitカウンタ
14のカウント値は、比較器15に入力される。
Next, the 4-bit counter 14 and the comparator 1
5 and the operation of the AND circuit 16 will be described. Four
The bit counter 14 performs binary 4-digit counting in synchronization with the input clock CLK. The count value of the 4-bit counter 14 is input to the comparator 15.

【0035】比較器15は、4bitのデジタルデータ
である、最大輝度設定データと、4bitカウンタ14
がカウントしているカウント値が入力される。比較器1
5は、4bitカウンタ14のカウント値が、最大輝度
設定データの値に一致するまで、‘H’状態の信号を出
力し、その後、‘L’状態の信号を出力する。その後、
4bitカウンタ14のカウント値が飽和して‘111
1’となり、カウント値が‘0000’に戻ると、比較
器15は、再び‘H’状態を出力する。最大輝度設定デ
ータは、4bitデータであるため、15段階の‘H’
状態の幅を持つPWM出力信号が出力可能である。
The comparator 15 has a maximum brightness setting data, which is 4-bit digital data, and a 4-bit counter 14.
The count value that is being counted by is input. Comparator 1
5 outputs the signal in the “H” state until the count value of the 4-bit counter 14 matches the value of the maximum brightness setting data, and then outputs the signal in the “L” state. afterwards,
The count value of the 4-bit counter 14 is saturated and becomes' 111.
When it becomes 1 and the count value returns to "0000", the comparator 15 outputs the "H" state again. Since the maximum brightness setting data is 4-bit data, there are 15 levels of "H".
A PWM output signal having a range of states can be output.

【0036】AND回路16は、比較器13から出力さ
れるLED17の輝度勾配を持たせるためのPWM出力
信号と、比較器15から出力されるPWM出力信号の論
理積をとる。図4は、AND回路から出力されるPWM
出力信号を説明する図で、(a)は、最大輝度設定デー
タが‘0001’のとき、(b)は、最大輝度設定デー
タが‘0010’のとき、(c)は、最大輝度設定デー
タが‘0011’のときの状態を示す。
The AND circuit 16 takes the logical product of the PWM output signal output from the comparator 13 for giving the LED 17 a brightness gradient and the PWM output signal output from the comparator 15. FIG. 4 shows the PWM output from the AND circuit.
In the figure which explains an output signal, (a) is maximum brightness setting data '0001', (b) is maximum brightness setting data '0010', (c) is maximum brightness setting data. Shows the state when it is '0011'.

【0037】最大輝度設定データ‘0001’は、比較
器15から、15段階の‘H’状態の幅を持つPWM出
力信号のうち、最小幅の‘H’状態を持つPWM出力信
号を出力させる。図4(a)に示すように、比較器13
から出力されるPWM出力信号SA1と、比較器15か
ら出力される、最小幅の‘H’状態を持つPWM出力信
号SA2の論理積をとったPWM出力信号SA3が、A
ND回路16から出力される。
The maximum brightness setting data "0001" causes the comparator 15 to output the PWM output signal having the "H" state of the minimum width among the PWM output signals having the width of the "H" state of 15 steps. As shown in FIG. 4A, the comparator 13
A PWM output signal SA1 outputted from the comparator 15 and a PWM output signal SA3 outputted from the comparator 15 which is the logical product of the PWM output signal SA2 having the minimum width'H 'state are
It is output from the ND circuit 16.

【0038】最大輝度設定データ‘0010’は、比較
器15から、15段階の‘H’状態の幅を持つPWM出
力信号のうち、2番目の最小幅の‘H’状態を持つPW
M出力信号を出力させる。図4(b)に示すように、比
較器13から出力されるPWM出力信号SB1と、比較
器15から出力される2番目の最小幅の‘H’状態を持
つPWM出力信号SB2の論理積をとったPWM出力信
号SB3がAND回路16から出力される。
The maximum brightness setting data '0010' is the PW having the second minimum width'H 'state of the PWM output signal from the comparator 15 having the width of 15'H' state.
The M output signal is output. As shown in FIG. 4B, the logical product of the PWM output signal SB1 output from the comparator 13 and the PWM output signal SB2 having the second minimum width'H 'state output from the comparator 15 is calculated. The taken PWM output signal SB3 is output from the AND circuit 16.

【0039】最大輝度設定データ‘0011’は、比較
器15から、15段階の‘H’状態の幅を持つPWM出
力信号のうち、3番目の最小幅の‘H’状態を持つPW
M出力信号を出力させる。図4(c)に示すように、比
較器13から出力されるPWM出力信号SC1と、比較
器15から出力される3番目の最小幅の‘H’状態を持
つPWM出力信号SC2の論理積をとったPWM出力信
号SC3がAND回路16から出力される。
The maximum brightness setting data '0011' is the PW having the third minimum width'H 'state from the comparator 15 in the PWM output signal having the width of 15'H' state.
The M output signal is output. As shown in FIG. 4C, the logical product of the PWM output signal SC1 output from the comparator 13 and the PWM output signal SC2 output from the comparator 15 having the third minimum width'H 'state is calculated. The taken PWM output signal SC3 is output from the AND circuit 16.

【0040】このように、比較器15から出力されるP
WM出力信号の‘H’状態の幅を可変することによっ
て、最大輝度を変更可能とし、さらに、比較器13から
出力されるPWM出力信号と論理積をとることによっ
て、輝度勾配の変更、最大輝度の変更が可能となる。
In this way, P output from the comparator 15
The maximum brightness can be changed by changing the width of the'H 'state of the WM output signal, and the logical product of the PWM output signal output from the comparator 13 can be used to change the brightness gradient and the maximum brightness. Can be changed.

【0041】次に、LED17の輝度勾配可変と、最大
輝度設定について説明する。まず、輝度勾配可変につい
て説明する。LED17の輝度勾配を可変するには、容
量可変回路12の容量を4bitの輝度勾配選択データ
で可変する。例えば、容量可変回路12とCPUのデー
タバスとが接続されており、プログラムで容量可変回路
12の容量を可変可能とする。
Next, variable brightness gradient of the LED 17 and maximum brightness setting will be described. First, the variable brightness gradient will be described. In order to change the brightness gradient of the LED 17, the capacity of the capacity variable circuit 12 is changed by the brightness gradient selection data of 4 bits. For example, the capacitance varying circuit 12 and the data bus of the CPU are connected, and the capacitance of the capacitance varying circuit 12 can be varied by a program.

【0042】輝度勾配選択データは、図2に示すアナロ
グスイッチ12b,12cのスイッチを切り替え、容量
可変回路12の容量を可変する。容量可変回路12の容
量を可変することによって、図3(b)に示す波形A1
の上昇率が変化し、図3(c)に示すPWM出力信号の
‘H’状態の幅が変更される。これによって、LED1
7の輝度勾配を可変する。
The brightness gradient selection data changes the capacitance of the capacitance variable circuit 12 by switching the analog switches 12b and 12c shown in FIG. By changing the capacitance of the capacitance variable circuit 12, the waveform A1 shown in FIG.
Of the PWM output signal shown in FIG. 3C changes the width of the “H” state. By this, LED1
The brightness gradient of 7 is changed.

【0043】図5は、輝度勾配と最大輝度の可変を説明
する説明図で、(a)は、定電流回路に入力されるパル
ス信号を示す図、(b)は、輝度勾配の可変を示す図、
(c)は、最大輝度の可変を示す図である。
5A and 5B are explanatory views for explaining the change of the brightness gradient and the maximum brightness. FIG. 5A shows a pulse signal input to the constant current circuit, and FIG. 5B shows the change of the brightness gradient. Figure,
(C) is a figure which shows the change of the maximum brightness.

【0044】すなわち、図5(a)に示す定電流回路1
0に入力されるパルス信号の‘H’状態への立ち上がり
とともに、LED17の輝度は、徐々に増加していく。
輝度勾配選択データによって、容量可変回路12の容量
値を可変することによって、LED17の輝度勾配は、
図5(b)に示すように可変できる。
That is, the constant current circuit 1 shown in FIG.
The brightness of the LED 17 gradually increases as the pulse signal input to 0 rises to the'H 'state.
By changing the capacitance value of the capacitance variable circuit 12 according to the brightness gradient selection data, the brightness gradient of the LED 17 is
It can be changed as shown in FIG.

【0045】同様に、定電流回路10のパルス信号が
‘H’状態から‘L’状態に遷移した場合においても、
輝度勾配選択データによって、容量可変回路12の容量
値を可変することによって、LED17の輝度勾配を可
変する。
Similarly, even when the pulse signal of the constant current circuit 10 transits from the “H” state to the “L” state,
The brightness gradient of the LED 17 is changed by changing the capacitance value of the capacitance changing circuit 12 according to the brightness gradient selection data.

【0046】次に、最大輝度設定について説明する。L
ED17の最大輝度を可変するには、最大輝度設定デー
タを可変する。例えば、比較器15とCPUのデータバ
スとが接続されており、プログラムで最大輝度設定デー
タを可変可能とする。比較器15は、4bitカウンタ
14のカウント値が最大輝度設定データの値に一致する
まで、‘H’状態のPWM出力信号を出力する。
Next, the maximum brightness setting will be described. L
To change the maximum brightness of the ED 17, the maximum brightness setting data is changed. For example, the comparator 15 and the data bus of the CPU are connected, and the maximum brightness setting data can be changed by a program. The comparator 15 outputs the PWM output signal in the “H” state until the count value of the 4-bit counter 14 matches the value of the maximum brightness setting data.

【0047】すなわち、図5(a)に示す定電流回路1
0に入力されるパルス信号の‘H’状態への立ち上がり
とともに、LED17の輝度は、図5(c)に示すよう
に徐々に増加していく。最大輝度設定データに応じて、
LED17の輝度の最大値は、決まっており、最大輝度
設定データを可変することによって、LED17の最大
輝度を可変できる。
That is, the constant current circuit 1 shown in FIG.
As the pulse signal input to 0 rises to the'H 'state, the brightness of the LED 17 gradually increases as shown in FIG. 5 (c). Depending on the maximum brightness setting data,
The maximum value of the brightness of the LED 17 is fixed, and the maximum brightness of the LED 17 can be changed by changing the maximum brightness setting data.

【0048】このように、輝度勾配選択データ、最大輝
度設定データを可変することにより、LEDの輝度勾
配、最大輝度を容易に変更することができる。なお、上
記の説明において、輝度勾配選択データ、最大輝度設定
データは、4bitのデータとしたが、これに限るもの
ではない。容量可変回路12の抵抗の数を増減、又は、
4bitカウンタ14の桁数を増減することにより、4
bit以外のデータによって制御してもよい。
As described above, by changing the brightness gradient selection data and the maximum brightness setting data, the brightness gradient and the maximum brightness of the LED can be easily changed. In the above description, the brightness gradient selection data and the maximum brightness setting data are 4-bit data, but they are not limited to this. Increase or decrease the number of resistors of the capacitance variable circuit 12, or
By increasing or decreasing the number of digits of the 4-bit counter 14,
It may be controlled by data other than bit.

【0049】また、定電流回路10、三角波発振器1
1、容量可変回路12、比較器13,15、4bitカ
ウンタ14、及び、AND回路16は、モノリシック半
導体回路として、集積化してもよい。これによって、部
品点数を低減することができる。
Further, the constant current circuit 10 and the triangular wave oscillator 1
1, the capacity variable circuit 12, the comparators 13 and 15, the 4-bit counter 14, and the AND circuit 16 may be integrated as a monolithic semiconductor circuit. Thereby, the number of parts can be reduced.

【0050】さらに、上記説明では、容量可変回路12
の容量を可変することによって比較器13に入力される
電圧の勾配に変化を与えているが、容量を一定にして、
定電流回路10の定電流値を選択データなどで切替える
ようにして、LED17の輝度勾配を可変するようにし
てもよい。
Further, in the above description, the capacitance variable circuit 12
The gradient of the voltage input to the comparator 13 is changed by changing the capacitance of the
The constant current value of the constant current circuit 10 may be switched by selection data or the like to change the brightness gradient of the LED 17.

【0051】次に、本発明の第2の実施の形態について
説明する。図6は本発明の第2の実施の形態に係るLE
D制御回路の回路図である。図に示すLED制御回路
は、6bitカウンタ20、クロック−セレクト回路2
1、6bitアップダウンカウンタ22、比較器23,
25、4bitカウンタ24、AND回路26、LED
27、MOSFETQ2、及び、抵抗R11とから構成
される。
Next, a second embodiment of the present invention will be described. FIG. 6 is an LE according to the second embodiment of the present invention.
It is a circuit diagram of a D control circuit. The LED control circuit shown in the figure includes a 6-bit counter 20 and a clock-select circuit 2.
1, 6-bit up / down counter 22, comparator 23,
25, 4 bit counter 24, AND circuit 26, LED
27, a MOSFET Q2, and a resistor R11.

【0052】6bitカウンタ20は、入力されるクロ
ックCLKAに同期して、2進6桁(図6に示すCLK
6,CLK5,…,CLK1は、2進6桁の6桁から1
桁に対応する。)のカウントをする。6bitカウンタ
20は、カウントしている値を、比較器23に出力す
る。また、6bitカウンタ20は、6桁目(CLK
6)をクロック−セレクト回路21に出力する。
The 6-bit counter 20 is synchronized with the input clock CLKA and is binary 6-digit (CLK shown in FIG. 6).
6, CLK5, ..., CLK1 is 1 from 6 digits of binary 6 digits
Corresponds to a digit. ) Count. The 6-bit counter 20 outputs the counted value to the comparator 23. In addition, the 6-bit counter 20 displays the 6th digit (CLK
6) is output to the clock-select circuit 21.

【0053】クロック−セレクト回路21は、4bit
の輝度勾配選択データと、6bitカウンタ20から出
力される2進6桁のカウント値の6桁目が入力される。
クロック−セレクト回路21は、入力された輝度勾配選
択データの値に応じて、6bitカウンタ20から出力
される2進6桁のカウント値の6桁目を基準クロックと
して分周し、セレクトクロックを出力する。
The clock-select circuit 21 has 4 bits.
And the sixth digit of the binary 6-digit count value output from the 6-bit counter 20.
The clock-select circuit 21 divides the sixth digit of the binary 6-digit count value output from the 6-bit counter 20 as a reference clock according to the value of the input brightness gradient selection data, and outputs the select clock. To do.

【0054】クロック−セレクト回路21は、輝度勾配
選択データが‘0000’であれば、2進6桁のカウン
ト値の6桁目である基準クロックをセレクトクロックと
して出力する。輝度勾配選択データが‘0001’であ
れば、基準クロックを2分周したクロックをセレクトク
ロックとして出力する。同様に‘1111’まで、基準
クロックを16分周したクロックをセレクトクロックと
して出力する。図7は、クロック−セレクト回路から出
力されるセレクトクロック(基準クロックと基準クロッ
クを2,3,16分周したセレクトクロック)を示す。
クロック−セレクト回路21は、輝度勾配選択データに
応じて、図7に示すような基準クロックを分周したセレ
クトクロックを出力する。
If the brightness gradient selection data is "0000", the clock-select circuit 21 outputs the reference clock, which is the sixth digit of the binary six-digit count value, as the select clock. If the brightness gradient selection data is "0001", a clock obtained by dividing the reference clock by two is output as the select clock. Similarly, up to '1111', a clock obtained by dividing the reference clock by 16 is output as a select clock. FIG. 7 shows a select clock (a reference clock and a select clock obtained by dividing the reference clock by 2, 3, 16) output from the clock-select circuit.
The clock-select circuit 21 outputs a select clock obtained by dividing the reference clock as shown in FIG. 7 according to the brightness gradient selection data.

【0055】ここで、基準クロックの1周期は、6bi
tカウンタ20が0から63までカウントする周期と同
じである。基準クロックは、6bitカウンタ20の6
桁目が‘0’から‘1’に変化し、さらに、‘0’にな
って、1周期となる。
Here, one cycle of the reference clock is 6 bi
This is the same as the cycle in which the t counter 20 counts from 0 to 63. The reference clock is 6 of the 6-bit counter 20.
The digit changes from "0" to "1", and then becomes "0", which is one cycle.

【0056】6bitアップダウンカウンタ22は、パ
ルス信号とクロック−セレクト回路21が出力されるセ
レクトクロックを入力する。6bitアップダウンカウ
ンタ22は、入力されたパルス信号の立ち上がりで、セ
レクトクロックに同期して2進6桁(図6に示すCT
6,CT5,…,CT1は、2進6桁の6桁から1桁に
対応する。)のカウントアップを開始し、入力したパル
ス信号の立下りで、セレクトクロックに同期して2進6
桁のカウントダウンを開始する。6bitアップダウン
カウンタ22は、カウント値を比較器23に出力する。
The 6-bit up / down counter 22 receives the pulse signal and the select clock output from the clock-select circuit 21. The 6-bit up / down counter 22 is synchronized with the select clock at the rising edge of the input pulse signal and is binary 6 digits (CT shown in FIG. 6).
6, CT5, ..., CT1 correspond to 6 to 1 digits of binary 6 digits. ) Count-up is started, and at the falling edge of the input pulse signal, binary 6 is synchronized with the select clock.
Start the digit countdown. The 6-bit up / down counter 22 outputs the count value to the comparator 23.

【0057】比較器23は、6bitカウンタ20の2
進6桁のカウント値と、6bitアップダウンカウンタ
22のカウント値を入力する。比較器23は、6bit
カウンタ20のカウント値と、6bitアップダウンカ
ウンタ22のカウント値が一致するまで‘H’状態のP
WM出力信号を出力する。図8は、比較器23の具体的
な回路図である。比較器23は、Ex−OR回路Z2〜
Z7、NOR回路Z8,AND回路Z9、RS−FF回
路Z10を有する。
The comparator 23 is a 2-bit counter of the 6-bit counter 20.
The 6-digit decimal count value and the 6-bit up / down counter 22 count value are input. The comparator 23 has 6 bits
Until the count value of the counter 20 and the count value of the 6-bit up / down counter 22 match, P in the “H” state
Output the WM output signal. FIG. 8 is a specific circuit diagram of the comparator 23. The comparator 23 includes Ex-OR circuits Z2 to Z2.
It has a Z7, a NOR circuit Z8, an AND circuit Z9, and an RS-FF circuit Z10.

【0058】Ex−OR回路Z2〜Z7の端子a1〜a
6には、6bitカウンタ20の各桁(CLK1,CL
K2,…,CLK6)が入力される。Ex−OR回路Z
2〜Z7の端子b1〜b6には、6bitアップダウン
カウンタ22の各桁(CT1,CT2,…,CT6)が
入力される。これにより、6bitカウンタ20のカウ
ント値と、6bitアップダウンカウンタ22のカウン
ト値が一致するまで、Ex−OR回路Z2〜Z7のどれ
かから‘H’状態が出力され、NOR回路Z8は、
‘L’状態を出力する。カウント値が一致すると、Ex
−OR回路Z2〜Z7のすべてから‘L’状態が出力さ
れ、NOR回路Z8は、‘H’状態を出力する。
Terminals a1 to a of the Ex-OR circuits Z2 to Z7
6, each digit of the 6-bit counter 20 (CLK1, CL
K2, ..., CLK6) are input. Ex-OR circuit Z
The digits (CT1, CT2, ..., CT6) of the 6-bit up / down counter 22 are input to the terminals b1 to b6 of 2 to Z7. As a result, until the count value of the 6-bit counter 20 and the count value of the 6-bit up / down counter 22 match, the'H 'state is output from any of the Ex-OR circuits Z2 to Z7, and the NOR circuit Z8 is
Output'L 'state. If the count values match, Ex
The “L” state is output from all of the OR circuits Z2 to Z7, and the NOR circuit Z8 outputs the “H” state.

【0059】RS−FF回路Z10は、NOR回路Z8
の出力をセット信号として入力する。NOR回路Z8
は、6bitカウンタ20のカウント値と、6bitア
ップダウンカウンタ22のカウント値が一致するまで、
‘L’状態を出力し、RS−FF回路Z10は、‘H’
状態のPWM出力信号を出力する。カウント値が一致す
ると、NOR回路Z8は、‘H’状態を出力し、RS−
FF回路Z10は、‘L’状態のPWM出力信号を出力
する。
The RS-FF circuit Z10 is a NOR circuit Z8.
Input the output of as a set signal. NOR circuit Z8
Until the count value of the 6-bit counter 20 and the count value of the 6-bit up / down counter 22 match.
The "L" state is output and the RS-FF circuit Z10 outputs "H".
The PWM output signal of the state is output. When the count values match, the NOR circuit Z8 outputs the "H" state and RS-
The FF circuit Z10 outputs the PWM output signal in the'L 'state.

【0060】6bitカウンタ20のカウント値が‘6
3’(‘111111’)となると、AND回路Z9
は、‘H’状態を出力し、RS−FF回路Z10のPW
M出力信号は、‘H’状態にリセットされる。
The count value of the 6-bit counter 20 is "6".
When it becomes 3 '(' 111111 '), the AND circuit Z9
Outputs the'H 'state, and the PW of the RS-FF circuit Z10
The M output signal is reset to the'H 'state.

【0061】すなわち、比較器23は、6bitカウン
タ20のカウント値と6bitアップダウンカウンタ2
2のカウント値とが一致するまで、‘H’状態のPWM
出力信号を出力し、その後‘L’状態のPWM出力信号
を出力する。比較器23は、6bitカウンタ20のカ
ウント値が‘111111’となると再び‘H’状態を
出力する。
That is, the comparator 23 includes the count value of the 6-bit counter 20 and the 6-bit up / down counter 2
PWM in'H 'state until the count value of 2 matches
The output signal is output, and then the PWM output signal in the “L” state is output. The comparator 23 outputs the “H” state again when the count value of the 6-bit counter 20 becomes “111111”.

【0062】4bitカウンタ24は、入力されるクロ
ックCLKBに同期して、2進4桁のカウントを開始
し、カウント値を比較器25に出力する。比較器25、
AND回路26、MOSFETQ2、抵抗R11、LE
D27は、第1の実施の形態に係る比較器15、AND
回路16、MOSFETQ1、抵抗R1、LED17と
同様であり説明を省略する。
The 4-bit counter 24 starts binary 4-digit counting in synchronization with the input clock CLKB and outputs the count value to the comparator 25. Comparator 25,
AND circuit 26, MOSFET Q2, resistor R11, LE
D27 is the comparator 15 according to the first embodiment, AND
Since the circuit 16, the MOSFET Q1, the resistor R1, and the LED 17 are the same as those of the circuit 16, the description thereof is omitted.

【0063】以下、第2の実施の形態に係るLED制御
回路の動作について説明する。まず、6bitカウンタ
20、クロック−セレクト回路21、6bitアップダ
ウンカウンタ22、比較器23の動作について説明す
る。
The operation of the LED control circuit according to the second embodiment will be described below. First, the operations of the 6-bit counter 20, the clock-select circuit 21, the 6-bit up / down counter 22, and the comparator 23 will be described.

【0064】6bitカウンタ20は、入力されるクロ
ックCLKAに同期した2進6桁のカウント値を比較器
23に出力する。この出力と同時に、2進6桁の6桁目
が基準クロックとして、クロック−セレクト回路21に
入力される。
The 6-bit counter 20 outputs a binary 6-digit count value synchronized with the input clock CLKA to the comparator 23. Simultaneously with this output, the sixth digit of the binary six digits is input to the clock-select circuit 21 as the reference clock.

【0065】クロック−セレクト回路21は、輝度勾配
選択データに応じて、基準クロック、及び、基準クロッ
クを分周したセレクトクロックを6bitアップダウン
カウンタ22に出力する。
The clock-select circuit 21 outputs the reference clock and the select clock obtained by dividing the reference clock to the 6-bit up / down counter 22 according to the brightness gradient selection data.

【0066】6bitアップダウンカウンタ22は、入
力されるパルス信号の立ち上がりと同時に、セレクトク
ロックに同期して2進6桁のカウントを開始し、比較器
23に出力する。
The 6-bit up / down counter 22 starts counting 6 binary digits in synchronization with the select clock at the same time as the rising edge of the input pulse signal, and outputs it to the comparator 23.

【0067】比較器23は、6bitカウンタ20のカ
ウント値と6bitアップダウンカウンタ22のカウン
ト値とが一致するまで、‘H’状態のPWM出力信号を
出力する。図9は、比較器から出力されるPWM出力信
号波形を示した図で、(a)は、基準クロックがセレク
トクロックとして6bitアップダウンカウンタに出力
された場合、(b)は、基準クロックを2分周したセレ
クトクロックが6bitアップダウンカウンタに出力さ
れた場合、(c)は、基準クロックを3分周したセレク
トクロックが6bitアップダウンカウンタに出力され
た場合におけるPWM出力信号波形を示す。
The comparator 23 outputs the PWM output signal in the “H” state until the count value of the 6-bit counter 20 and the count value of the 6-bit up / down counter 22 match. FIG. 9 is a diagram showing a PWM output signal waveform output from the comparator. FIG. 9A shows a case where the reference clock is output to the 6-bit up / down counter as a select clock, and FIG. When the divided select clock is output to the 6-bit up / down counter, (c) shows the PWM output signal waveform when the select clock obtained by dividing the reference clock by 3 is output to the 6-bit up / down counter.

【0068】クロック−セレクト回路21で基準クロッ
クがセレクトクロックとして選択、出力された場合、図
9(a)に示すように、6bitアップダウンカウンタ
22は、基準クロックに同期してカウント値をカウント
アップしていく。すなわち、6bitアップダウンカウ
ンタ22は、6bitカウンタ20がカウント値を0〜
63カウントするごとに、カウント値を‘1’カウント
アップする。
When the reference clock is selected and output as the select clock by the clock-select circuit 21, the 6-bit up / down counter 22 counts up the count value in synchronization with the reference clock, as shown in FIG. 9A. I will do it. That is, in the 6-bit up / down counter 22, the 6-bit counter 20 sets the count value to 0.
Every time 63 counts are made, the count value is incremented by "1".

【0069】ここで、6bitアップダウンカウンタ2
2のカウント値を‘1’(‘000001’)とする。
RS−FF回路Z10は、6bitカウンタ20のカウ
ント値が‘1’(‘000001’)になるまで、
‘H’状態のPWM出力信号を出力する。6bitカウ
ンタ20のカウント値が‘1’(‘000001’)を
超えると‘L’状態のPWM出力信号を出力する。さら
に、6bitカウンタ20がカウントを続け、カウント
値が‘63’(‘111111’)になると、AND回
路Z9からリセット信号が出力され、RS−FF回路Z
10は、‘H’状態のPWM出力信号を出力する。
Here, the 6-bit up / down counter 2
The count value of 2 is set to "1"("000001").
The RS-FF circuit Z10, until the count value of the 6-bit counter 20 becomes "1"('000001'),
It outputs the PWM output signal in the “H” state. When the count value of the 6-bit counter 20 exceeds "1"("000001"), the PWM output signal in the "L" state is output. Furthermore, when the 6-bit counter 20 continues counting and the count value becomes '63'('111111'), a reset signal is output from the AND circuit Z9 and the RS-FF circuit Z
10 outputs the PWM output signal in the'H 'state.

【0070】次いで、6bitアップダウンカウンタ2
2の値が‘2’(‘000010’)にカウントアップ
され、RS−FF回路Z10は、6bitカウンタ20
のカウント値が‘2’(‘000010’)になるま
で、‘H’状態のPWM出力信号を出力する。
Next, a 6-bit up / down counter 2
The value of 2 is counted up to '2'('000010'), and the RS-FF circuit Z10 operates as a 6-bit counter 20.
The PWM output signal in the “H” state is output until the count value of “2” (“000010”).

【0071】このように、6bitカウンタ20が、カ
ウント値を‘0’〜‘63’カウントするたびに、6b
itアップダウンカウンタ22のカウント値に比例した
パルス幅T,2T,3T,4T,…のPWM出力信号が
出力される。
In this way, every time the 6-bit counter 20 counts the count value from "0" to "63", 6-bit counter 20
A PWM output signal having a pulse width T, 2T, 3T, 4T, ... Proportional to the count value of the it up / down counter 22 is output.

【0072】クロック−セレクト回路21で基準クロッ
クを2分周したクロックがセレクトクロックとして選
択、出力された場合、図9(b)に示すように、6bi
tアップダウンカウンタ22は、基準クロックの2分周
されたクロックに同期してカウント値をカウントアップ
していく。すなわち、6bitアップダウンカウンタ2
2は、6bitカウンタ20が0〜63のカウントを2
回繰り返すごとに、カウント値を‘1’カウントアップ
する。
When a clock obtained by dividing the reference clock by 2 in the clock-select circuit 21 is selected and output as the select clock, as shown in FIG. 9B, 6 bi
The t up / down counter 22 counts up the count value in synchronization with the clock obtained by dividing the reference clock by two. That is, 6-bit up / down counter 2
2 indicates that the 6-bit counter 20 counts 0 to 63
Each time it repeats, the count value is incremented by "1".

【0073】ここで、6bitアップダウンカウンタ2
2の値を‘1’(‘000001’)とする。RS−F
F回路Z10は、6bitカウンタ20のカウント値が
‘1’(‘000001’)になるまで、‘H’状態の
PWM出力信号を出力する。6bitカウンタ20のカ
ウント値が‘1’(‘000001’)を超えると
‘L’状態のPWM出力信号を出力する。さらに、6b
itカウンタ20がカウントを続け、カウント値が‘6
3’(‘111111’)になると、AND回路Z9か
らリセット信号が出力され、RS−FF回路Z10は、
‘H’状態のPWM出力信号を出力する。
Here, the 6-bit up / down counter 2
The value of 2 is set to '1'('000001'). RS-F
The F circuit Z10 outputs the PWM output signal in the “H” state until the count value of the 6-bit counter 20 becomes “1” (“000001”). When the count value of the 6-bit counter 20 exceeds "1"("000001"), the PWM output signal in the "L" state is output. Furthermore, 6b
The it counter 20 continues counting, and the count value is' 6.
When it becomes 3 '(' 111111 '), a reset signal is output from the AND circuit Z9, and the RS-FF circuit Z10 is
It outputs the PWM output signal in the “H” state.

【0074】6bitアップダウンカウンタ22の値
は、‘1’(‘000001’)のままで、RS−FF
回路Z10は、6bitカウンタ20のカウント値が
‘1’(‘000001’)になるまで、‘H’状態の
PWM出力信号を出力する。その後、RS−FF回路Z
10は、‘L’状態のPWM出力信号を出力する。RS
−FF回路Z10は、6bitカウンタ20のカウント
値が‘63’(‘111111’)になることによって
リセットされ、‘H’状態のPWM出力信号を出力す
る。
The value of the 6-bit up / down counter 22 remains "1"("000001") and RS-FF.
The circuit Z10 outputs the PWM output signal in the “H” state until the count value of the 6-bit counter 20 becomes “1” (“000001”). After that, RS-FF circuit Z
10 outputs the PWM output signal in the'L 'state. RS
The FF circuit Z10 is reset when the count value of the 6-bit counter 20 becomes' 63 '(' 111111 '), and outputs the PWM output signal in the'H' state.

【0075】次いで、6bitアップダウンカウンタ2
2の値が‘2’(‘000010’)にカウントアップ
され、RS−FF回路Z10は、6bitカウンタ20
のカウント値が‘2’(‘000010’)になるま
で、‘H’状態のPWM出力信号を出力する。
Next, the 6-bit up / down counter 2
The value of 2 is counted up to '2'('000010'), and the RS-FF circuit Z10 operates as a 6-bit counter 20.
The PWM output signal in the “H” state is output until the count value of “2” (“000010”).

【0076】このように、6bitカウンタ20が、
‘0’〜‘63’を2回繰り返すごとに、6bitアッ
プダウンカウンタ22は、カウント値を‘1’カウント
アップする。そして、6bitカウンタ20が、カウン
ト値を‘0’〜‘63’カウントするたびに、6bit
アップダウンカウンタ22のカウント値に比例したパル
ス幅T,T,2T,2T,…のPWM出力信号が出力さ
れる。
In this way, the 6-bit counter 20
Every time "0" to "63" is repeated twice, the 6-bit up / down counter 22 increments the count value by "1". Then, every time the 6-bit counter 20 counts the count value from “0” to “63”, 6-bit counter 20
A PWM output signal having a pulse width T, T, 2T, 2T, ... Proportional to the count value of the up / down counter 22 is output.

【0077】クロック−セレクト回路21で基準クロッ
クを3分周したクロックがセレクトクロックとして選
択、出力された場合、図9(c)に示すように、6bi
tアップダウンカウンタ22は、基準クロックの3分周
されたクロックに同期してカウント値をカウントアップ
していく。すなわち、6bitアップダウンカウンタ2
2は、6bitカウンタ20が‘0’〜‘63’のカウ
ントを3回繰り返すごとに、カウント値を‘1’カウン
トアップする。
When a clock obtained by dividing the reference clock by 3 in the clock-select circuit 21 is selected and output as the select clock, as shown in FIG. 9C, 6bi
The t up / down counter 22 counts up the count value in synchronization with the clock obtained by dividing the reference clock by three. That is, 6-bit up / down counter 2
2, the 6-bit counter 20 increments the count value by "1" each time the count of "0" to "63" is repeated three times.

【0078】ここで、6bitアップダウンカウンタ2
2の値が‘1’(‘000001’)とする。RS−F
F回路Z10は、6bitカウンタ20のカウント値が
‘1’(‘000001’)になるまで、‘H’状態の
PWM出力信号を出力する。6bitカウンタ20のカ
ウント値が‘1’(‘000001’)を超えると
‘L’状態のPWM出力信号を出力する。さらに、6b
itカウンタ20がカウントを続け、カウント値が‘6
3’(‘111111’)になると、AND回路Z9か
らリセット信号が出力され、RS−FF回路Z10は、
‘H’状態のPWM出力信号を出力する。
Here, the 6-bit up / down counter 2
The value of 2 is "1"('000001'). RS-F
The F circuit Z10 outputs the PWM output signal in the “H” state until the count value of the 6-bit counter 20 becomes “1” (“000001”). When the count value of the 6-bit counter 20 exceeds "1"("000001"), the PWM output signal in the "L" state is output. Furthermore, 6b
The it counter 20 continues counting, and the count value is' 6.
When it becomes 3 '(' 111111 '), a reset signal is output from the AND circuit Z9, and the RS-FF circuit Z10 is
It outputs the PWM output signal in the “H” state.

【0079】6bitアップダウンカウンタ22の値
は、‘1’(‘000001’)のままで、RS−FF
回路Z10は、6bitカウンタ20のカウント値が
‘1’(‘000001’)になるまで、‘H’状態の
PWM出力信号を出力し、その後、RS−FF回路Z1
0は、‘L’状態のPWM出力信号を出力する。RS−
FF回路Z10は、6bitカウンタ20のカウント値
が‘63’(‘111111’)になることによってリ
セットされ、‘H’状態のPWM出力信号を出力する。
The value of the 6-bit up / down counter 22 remains "1"("000001") and RS-FF
The circuit Z10 outputs the PWM output signal in the “H” state until the count value of the 6-bit counter 20 becomes “1” (“000001”), and then the RS-FF circuit Z1.
0 outputs the PWM output signal in the'L 'state. RS-
The FF circuit Z10 is reset when the count value of the 6-bit counter 20 becomes' 63 '(' 111111 '), and outputs the PWM output signal in the'H' state.

【0080】上記の動作をさらに6bitカウンタ20
が‘0’〜‘63’カウントするまで繰り返す。次い
で、6bitアップダウンカウンタ22の値が‘2’
(‘000010’)にカウントアップされ、RS−F
F回路Z10は、6bitカウンタ20のカウント値が
‘2’(‘000010’)になるまで、‘H’状態の
PWM出力信号を出力する。
The above operation is further performed by the 6-bit counter 20.
Repeats until it counts "0" to "63". Next, the value of the 6-bit up / down counter 22 is "2".
It is counted up to ('000010') and RS-F
The F circuit Z10 outputs the PWM output signal in the “H” state until the count value of the 6-bit counter 20 becomes “2” (“000010”).

【0081】このように、6bitカウンタ20が、
‘0’〜‘63’を3回繰り返すごとに、6bitアッ
プダウンカウンタ22は、カウント値を‘1’カウント
アップする。そして、6bitカウンタ20が、カウン
ト値を‘0’〜‘63’カウントするたびに、6bit
アップダウンカウンタ22のカウント値に比例したパル
ス幅T,T,T,2T,…のPWM出力信号が出力され
る。
In this way, the 6-bit counter 20
Every time “0” to “63” is repeated three times, the 6-bit up / down counter 22 increments the count value by “1”. Then, every time the 6-bit counter 20 counts the count value from “0” to “63”, 6-bit counter 20
A PWM output signal having a pulse width T, T, T, 2T, ... Proportional to the count value of the up / down counter 22 is output.

【0082】同様に、基準クロックの分周を大きくして
いくと、同じパルス幅を持つPWM出力信号が分周に比
例した数だけ繰り返し出力される。6bitアップダウ
ンカウンタに入力されるのパルス信号が‘H’状態から
‘L’状態に遷移すると、6bitアップダウンカウン
タは、カウント値をカウントダウンしていく。比較器2
3は、6bitアップダウンカウンタ22のカウントダ
ウンされていくカウント値に比例したパルス幅のPWM
出力信号を出力する。すなわち、徐々にパルス幅の短く
なるPWM出力信号が出力され、LED27の輝度を徐
々に落とす。
Similarly, when the frequency division of the reference clock is increased, the PWM output signals having the same pulse width are repeatedly output by the number proportional to the frequency division. When the pulse signal input to the 6-bit up / down counter transits from the “H” state to the “L” state, the 6-bit up / down counter counts down the count value. Comparator 2
3 is a PWM having a pulse width proportional to the count value of the 6-bit up / down counter 22 being counted down.
Output the output signal. That is, the PWM output signal whose pulse width is gradually shortened is output, and the brightness of the LED 27 is gradually decreased.

【0083】4bitカウンタ24、比較器25、及
び、AND回路26の動作については、第1の実施の形
態で述べた4bitカウンタ14、比較器15、及び、
AND回路16の動作と同じである。比較器25は、最
大輝度設定データに比例した‘H’状態のPWM出力信
号を出力する。AND回路26は、比較器23から出力
されるPWM出力信号と比較器23から出力されるPW
M出力信号の論理積をとり、MOSFETQ2に出力す
る。MOSFETQ2は、PWM出力信号に応じて、ド
レイン、ソース間をオン/オフさせて、LED27を点
滅させる。
Regarding the operations of the 4-bit counter 24, the comparator 25, and the AND circuit 26, the 4-bit counter 14, the comparator 15, and the comparator 15 described in the first embodiment,
The operation is the same as that of the AND circuit 16. The comparator 25 outputs a PWM output signal in the'H 'state that is proportional to the maximum brightness setting data. The AND circuit 26 outputs the PWM output signal output from the comparator 23 and the PW output from the comparator 23.
The logical product of the M output signals is calculated and output to the MOSFET Q2. The MOSFET Q2 turns on / off between the drain and the source according to the PWM output signal to blink the LED 27.

【0084】このように、輝度勾配選択データ、最大輝
度設定データを可変することにより、LEDの輝度勾
配、最大輝度を容易に変更することができる。また、デ
ジタルデータによって、すべて制御されるので、コンデ
ンサなどの部品の劣化などによる点滅品位の低下を防止
することができる。
As described above, by changing the brightness gradient selection data and the maximum brightness setting data, the brightness gradient and the maximum brightness of the LED can be easily changed. In addition, since all are controlled by digital data, it is possible to prevent deterioration of blinking quality due to deterioration of parts such as capacitors.

【0085】また、PWM出力信号の‘H’状態が出力
される間隔を制御するのではなく、一定の周期でPWM
出力信号の‘H’状態を出力し、その幅を可変するよう
にしたので、LED27のちらつきを防止することがで
きる。
Further, instead of controlling the interval at which the'H 'state of the PWM output signal is output, the PWM is output at a constant cycle.
Since the “H” state of the output signal is output and the width thereof is made variable, the flicker of the LED 27 can be prevented.

【0086】なお、上記の説明において、輝度勾配選択
データ、最大輝度設定データは、4bitのデータとし
たが、これに限るものではない。また、6bitカウン
タ20、6bitアップダウンカウンタ22も、6bi
tのカウンタに限るものではない。
In the above description, the brightness gradient selection data and the maximum brightness setting data are 4-bit data, but they are not limited to these. In addition, the 6-bit counter 20 and the 6-bit up / down counter 22 are also 6-bit
The counter is not limited to t.

【0087】また、6bitカウンタ20、クロック−
セレクト回路21、6bitアップダウンカウンタ2
2、比較器23,25、4bitカウンタ24、及び、
AND回路26は、モノリシック半導体回路として、集
積化してもよい。これによって、部品点数を低減するこ
とができる。
The 6-bit counter 20 and the clock-
Select circuit 21, 6-bit up / down counter 2
2, comparators 23, 25, 4 bit counter 24, and
The AND circuit 26 may be integrated as a monolithic semiconductor circuit. Thereby, the number of parts can be reduced.

【0088】[0088]

【発明の効果】以上説明したように、本発明では、選択
データに応じて出力電圧の上昇率及び下降率を可変し、
出力電圧が三角波発振器から出力される三角波電圧より
大きいとき輝度勾配制御パルス信号を出力するようにし
たので、選択データを変更することによりLEDの輝度
勾配を変更でき、容易にLEDの輝度勾配の変更をする
ことができる。
As described above, according to the present invention, the rising rate and the falling rate of the output voltage are changed according to the selection data,
Since the brightness gradient control pulse signal is output when the output voltage is higher than the triangular wave voltage output from the triangular wave oscillator, the brightness gradient of the LED can be changed by changing the selection data, and the brightness gradient of the LED can be easily changed. You can

【0089】また、本発明では、2進カウンタのカウン
ト値と、2進カウンタのカウント値の一巡が選択データ
に応じた回数行われたとき、カウント値をカウントアッ
プ及びカウントダウンするカウンタ部のカウント値とが
一致するまで輝度勾配制御パルス信号を出力するように
したので、選択データを変更することによりLEDの輝
度勾配を変更でき、容易にLEDの輝度勾配の変更をす
ることができる。
Further, according to the present invention, when the count value of the binary counter and the count value of the binary counter are cycled a number of times corresponding to the selection data, the count value of the counter section for counting up and down. Since the brightness gradient control pulse signal is output until and match, the brightness gradient of the LED can be changed by changing the selection data, and the brightness gradient of the LED can be easily changed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係るLED制御回
路の回路図である。
FIG. 1 is a circuit diagram of an LED control circuit according to a first embodiment of the present invention.

【図2】容量可変回路の具体的な回路図で、(a)は容
量倍増回路図、(b)は容量可変回路の具体的な回路図
である。
2A and 2B are specific circuit diagrams of a variable capacitance circuit, in which FIG. 2A is a capacitance doubler circuit diagram, and FIG. 2B is a specific circuit diagram of the variable capacitance circuit.

【図3】電圧波形を示す図で、(a)は定電流回路に入
力されるパルス信号の電圧波形、(b)はコンパレータ
に入力される電圧波形、(c)はコンパレータから出力
される電圧波形を示す図である。
FIG. 3 is a diagram showing voltage waveforms, where (a) is a voltage waveform of a pulse signal input to a constant current circuit, (b) is a voltage waveform input to a comparator, and (c) is a voltage output from the comparator. It is a figure which shows a waveform.

【図4】AND回路から出力されるPWM出力信号を説
明する図で、(a)は最大輝度設定データが‘000
1’のとき、(b)は最大輝度設定データが‘001
0’のとき、(c)は最大輝度設定データが‘001
1’のときの状態を示す図である。
FIG. 4 is a diagram for explaining a PWM output signal output from an AND circuit, in which (a) shows that the maximum luminance setting data is' 000.
When the value is 1 ', the maximum brightness setting data is (001) in (b).
When the value is 0 ', the maximum brightness setting data is (001) in (c).
It is a figure which shows the state at the time of 1 '.

【図5】輝度勾配と最大輝度の可変を説明する説明図
で、(a)は定電流回路に入力されるパルス信号を示す
図、(b)は輝度勾配の可変を示す図、(c)は最大輝
度の可変を示す図である。
5A and 5B are explanatory diagrams for explaining the variation of the luminance gradient and the maximum luminance, FIG. 5A is a diagram showing a pulse signal input to the constant current circuit, FIG. 5B is a diagram showing variation of the luminance gradient, and FIG. FIG. 4 is a diagram showing a change in maximum brightness.

【図6】本発明の第2の実施の形態に係るLED制御回
路の回路図である。
FIG. 6 is a circuit diagram of an LED control circuit according to a second embodiment of the present invention.

【図7】クロック−セレクト回路から出力されるセレク
トクロック(基準クロックと基準クロックを2,3,1
6分周したセレクトクロック)を示す図である。
FIG. 7 is a select clock output from a clock-select circuit (reference clock and reference clock are 2, 3, 1
It is a figure which shows the select clock divided by 6.

【図8】比較器23の具体的な回路図である。FIG. 8 is a specific circuit diagram of the comparator 23.

【図9】比較器から出力されるPWM出力信号波形を示
した図で、(a)は基準クロックがセレクトクロックと
して6bitアップダウンカウンタに出力された場合、
(b)は基準クロックを2分周したセレクトクロックが
6bitアップダウンカウンタ出力された場合、(c)
は基準クロックを3分周したセレクトクロックが6bi
tアップダウンカウンタ出力された場合におけるPWM
出力信号波形を示す図である。
FIG. 9 is a diagram showing a PWM output signal waveform output from a comparator, where FIG. 9A shows a case where a reference clock is output as a select clock to a 6-bit up / down counter.
(B) is a case where a select clock obtained by dividing the reference clock by 2 is output as a 6-bit up / down counter, (c)
Is 6bi for the select clock, which is the reference clock divided by 3.
PWM when t up / down counter is output
It is a figure which shows an output signal waveform.

【図10】従来のLED制御回路の一例である。FIG. 10 is an example of a conventional LED control circuit.

【符号の説明】[Explanation of symbols]

10 定電流回路 11 三角波発振器 12 容量可変回路 12a オペアンプ 12b,12c アナログスイッチ 13,15 比較器 14,24 4bitカウンタ 16,26,Z9 AND回路 17,27 LED 20 6bitカウンタ 21 クロック−セレクト回路 22 6bitアップダウンカウンタ 23,25 比較器 Q1,Q2 MOSFET R1〜R11 抵抗 C1 コンデンサ Z2〜Z7 Ex−OR回路 Z8 NOR回路 Z10 RS−FF回路 10 constant current circuit 11 Triangular wave oscillator 12 capacity variable circuit 12a operational amplifier 12b, 12c Analog switch 13,15 Comparator 14,24 4-bit counter 16,26, Z9 AND circuit 17,27 LED 20 6-bit counter 21 Clock-select circuit 22 6-bit up / down counter 23,25 comparator Q1, Q2 MOSFET R1 to R11 resistance C1 capacitor Z2-Z7 Ex-OR circuit Z8 NOR circuit Z10 RS-FF circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藪崎 純 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (72)発明者 臼井 久芳 埼玉県児玉郡神川町大字元原字豊原300番 18 埼玉日本電気株式会社内 Fターム(参考) 5F041 BB13 BB26    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Jun Yabuzaki             1-1 Tanabe Nitta, Kawasaki-ku, Kawasaki-shi, Kanagawa             Within Fuji Electric Co., Ltd. (72) Inventor Hisayoshi Usui             Saitama Prefecture Kodama-gun Kamikawa-cho Otomoto character No. 300 Toyohara             18 Inside Saitama NEC Corporation F-term (reference) 5F041 BB13 BB26

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 LEDの点滅を制御するLED制御回路
において、 選択データに応じて電圧の上昇率及び下降率を可変した
出力電圧を出力する電圧出力部と、 三角波電圧を出力する三角波発振器と、 前記出力電圧が前記三角波電圧より大きいとき輝度勾配
制御パルス信号を出力する電圧比較器と、 前記輝度勾配制御パルス信号によってLEDを駆動する
スイッチング素子と、 を有することを特徴とするLED制御回路。
1. An LED control circuit for controlling blinking of an LED, comprising: a voltage output section for outputting an output voltage in which a rising rate and a falling rate of the voltage are varied according to selection data; a triangular wave oscillator for outputting a triangular wave voltage; An LED control circuit comprising: a voltage comparator that outputs a brightness gradient control pulse signal when the output voltage is higher than the triangular wave voltage; and a switching element that drives an LED by the brightness gradient control pulse signal.
【請求項2】 前記電圧出力部は、 制御信号に応じて定電流を供給する定電流回路と、 前記選択データに応じて容量を可変し、前記定電流回路
から出力される定電流を充放電して前記電圧の上昇率及
び下降率を可変する容量可変回路と、 を有することを特徴とする請求項1記載のLED制御回
路。
2. The constant voltage circuit for supplying a constant current according to a control signal, and the capacity variable according to the selection data to charge and discharge the constant current output from the constant current circuit. 2. The LED control circuit according to claim 1, further comprising: a capacitance variable circuit that varies a rising rate and a falling rate of the voltage.
【請求項3】 前記容量可変回路は、容量倍増回路を有
し、前記容量倍増回路の増幅器の出力端子−正極端子間
の抵抗値を前記選択データに応じて可変し、前記容量を
可変することを特徴とする請求項2記載のLED制御回
路。
3. The capacitance variable circuit has a capacitance multiplication circuit, and varies a resistance value between an output terminal and a positive electrode terminal of an amplifier of the capacitance multiplication circuit according to the selection data to vary the capacitance. The LED control circuit according to claim 2, wherein:
【請求項4】 前記出力端子−正極端子間に複数の抵抗
と前記選択データに応じてスイッチを開閉するアナログ
スイッチとが接続され、前記抵抗値は、前記スイッチの
開閉によって前記複数の抵抗の組み合わせが変更される
ことによって可変されることを特徴とする請求項3記載
のLED制御回路。
4. A plurality of resistors and an analog switch that opens and closes a switch according to the selection data are connected between the output terminal and the positive electrode terminal, and the resistance value is a combination of the plurality of resistors when the switch is opened and closed. 4. The LED control circuit according to claim 3, wherein the LED control circuit is variable by changing.
【請求項5】 設定データに応じたパルス幅を有する一
定周期の最大輝度制御パルス信号を出力するパルス出力
回路と、 前記輝度勾配制御パルス信号と前記最大輝度制御パルス
信号との論理積演算をし、前記論理積演算の結果を前記
スイッチング素子に出力する論理積回路と、 をさらに有することを特徴とする請求項1記載のLED
制御回路。
5. A pulse output circuit which outputs a maximum brightness control pulse signal of a constant cycle having a pulse width according to setting data, and a logical product operation of the brightness gradient control pulse signal and the maximum brightness control pulse signal. 2. The LED according to claim 1, further comprising: a logical product circuit that outputs the result of the logical product operation to the switching element.
Control circuit.
【請求項6】 前記パルス出力回路は、 2進カウンタと、 前記2進カウンタのカウント値が前記設定データの値に
達するまで所定の電圧を出力して前記最大輝度制御パル
ス信号を生成するカウント比較器と、 を有することを特徴とする請求項5記載のLED制御回
路。
6. The pulse output circuit includes a binary counter, and a count comparison circuit that outputs a predetermined voltage until the count value of the binary counter reaches the value of the setting data to generate the maximum brightness control pulse signal. The LED control circuit according to claim 5, further comprising:
【請求項7】 LEDの点滅を制御するLED制御回路
において、 2進カウンタと、 前記2進カウンタのカウント値の一巡が選択データに応
じた回数行われたとき、カウント値をカウントアップ及
びカウントダウンするカウンタ部と、 前記2進カウンタのカウント値と前記カウンタ部のカウ
ント値とが一致するまで輝度勾配制御パルス信号を出力
するカウント比較器と、 前記輝度勾配制御パルス信号に応じてLEDを駆動する
スイッチング素子と、 を有することを特徴とするLED制御回路。
7. An LED control circuit for controlling blinking of an LED, wherein a binary counter and a count value of the binary counter are counted up and down when a cycle corresponding to selected data is performed. A counter unit, a count comparator that outputs a brightness gradient control pulse signal until the count value of the binary counter and the count value of the counter unit match, and switching that drives an LED according to the brightness gradient control pulse signal. An LED control circuit comprising: an element.
【請求項8】 前記カウンタ部は、 前記2進カウンタの最上位ビットをクロックとした基準
クロック及び前記基準クロックを分周したクロックを前
記選択データに応じて出力するクロックセレクト回路
と、 前記クロックセレクト回路から出力されるクロックに同
期した前記カウントアップ及び前記カウントダウンを制
御信号に応じて開始する2進アップダウンカウンタと、 を有することを特徴とする請求項7記載のLED制御装
置。
8. The clock selection circuit, wherein the counter section outputs a reference clock using the most significant bit of the binary counter as a clock and a clock obtained by dividing the reference clock according to the selection data, and the clock select circuit. The LED control device according to claim 7, further comprising: a binary up / down counter that starts the count-up and the count-down in synchronization with a clock output from a circuit according to a control signal.
【請求項9】 前記カウント比較器は、 前記2進カウンタのカウント値と前記カウンタ部のカウ
ント値とが一致しているか否かを検出する比較回路と、 前記2進カウンタの全ビットが同じ値になったときリセ
ット信号を出力するリセット回路と、 前記リセット信号を入力して所定の電圧を出力し、前記
比較回路によって前記2進カウンタのカウント値と前記
カウンタ部のカウント値とが一致していると検出される
まで前記所定の電圧を出力して前記輝度勾配制御パルス
信号を生成するフリップフロップ回路と、 を有することを特徴とする請求項7記載のLED制御回
路。
9. The counter comparator detects whether or not the count value of the binary counter and the count value of the counter unit match, and all the bits of the binary counter have the same value. When a reset signal is output, a reset circuit that outputs a reset signal is input, and the reset signal is input to output a predetermined voltage. 8. The LED control circuit according to claim 7, further comprising: a flip-flop circuit that outputs the predetermined voltage until it is detected that the brightness gradient control pulse signal is generated.
【請求項10】 設定データに応じたパルス幅を有する
一定周期の最大輝度制御パルス信号を出力するパルス出
力回路と、 前記輝度勾配制御パルス信号と前記最大輝度制御パルス
信号との論理積演算をし、前記論理積演算の結果を前記
スイッチング素子に出力する論理積回路と、 をさらに有することを特徴とする請求項7記載のLED
制御回路。
10. A pulse output circuit for outputting a maximum brightness control pulse signal of a constant cycle having a pulse width according to setting data, and a logical product operation of the brightness gradient control pulse signal and the maximum brightness control pulse signal. 8. The LED according to claim 7, further comprising: a logical product circuit that outputs the result of the logical product operation to the switching element.
Control circuit.
【請求項11】 前記パルス出力回路は、 最大輝度制御2進カウンタと、 前記最大輝度制御2進カウンタのカウント値が前記設定
データの値に達するまで所定の電圧を出力して前記最大
輝度制御パルス信号を生成する最大輝度制御カウント比
較器と、 を有することを特徴とする請求項10記載のLED制御
回路。
11. The pulse output circuit outputs a maximum brightness control binary counter and a predetermined voltage until the count value of the maximum brightness control binary counter reaches the value of the setting data. 11. The LED control circuit according to claim 10, further comprising: a maximum brightness control count comparator that generates a signal.
JP2002065042A 2002-03-11 2002-03-11 Led control circuit Pending JP2003264316A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002065042A JP2003264316A (en) 2002-03-11 2002-03-11 Led control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002065042A JP2003264316A (en) 2002-03-11 2002-03-11 Led control circuit

Publications (1)

Publication Number Publication Date
JP2003264316A true JP2003264316A (en) 2003-09-19

Family

ID=29197539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002065042A Pending JP2003264316A (en) 2002-03-11 2002-03-11 Led control circuit

Country Status (1)

Country Link
JP (1) JP2003264316A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054280A (en) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd Led control circuit
JP2007531252A (en) * 2004-01-24 2007-11-01 プレー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Circuit arrangement for controlling lighting means
US7372902B2 (en) 2002-11-21 2008-05-13 Ricoh Company, Ltd. Pulse with modulation signal generating circuit
WO2010079635A1 (en) * 2009-01-09 2010-07-15 シャープ株式会社 Light-emitting diode driving circuit and sheet-like illuminating device having same
KR101193305B1 (en) 2011-08-02 2012-10-19 삼성전기주식회사 Dimming control device, apparatus for driving led, and dimming control method
US8305006B2 (en) 2007-08-29 2012-11-06 Semiconductor Components Industries, Llc Light emitting element control circuit
WO2016184169A1 (en) * 2015-05-19 2016-11-24 深圳创维-Rgb电子有限公司 Multi-channel dual-mode digital control led driving circuit and led lamp
CN109121256A (en) * 2018-10-10 2019-01-01 矽恩微电子(厦门)有限公司 A kind of the pwm signal control circuit and automobile reading lamp LED drive chip of driving chip
DE112012007036B4 (en) * 2012-11-21 2019-11-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. LED light setting driver module, backlight module and liquid crystal display device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372902B2 (en) 2002-11-21 2008-05-13 Ricoh Company, Ltd. Pulse with modulation signal generating circuit
US7953145B2 (en) 2002-11-21 2011-05-31 Ricoh Company, Ltd. Pulse width modulation signal generating circuit
JP2007531252A (en) * 2004-01-24 2007-11-01 プレー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Circuit arrangement for controlling lighting means
JP4694801B2 (en) * 2004-08-11 2011-06-08 三洋電機株式会社 LED control circuit
JP2006054280A (en) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd Led control circuit
US8305006B2 (en) 2007-08-29 2012-11-06 Semiconductor Components Industries, Llc Light emitting element control circuit
WO2010079635A1 (en) * 2009-01-09 2010-07-15 シャープ株式会社 Light-emitting diode driving circuit and sheet-like illuminating device having same
KR101193305B1 (en) 2011-08-02 2012-10-19 삼성전기주식회사 Dimming control device, apparatus for driving led, and dimming control method
DE112012007036B4 (en) * 2012-11-21 2019-11-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. LED light setting driver module, backlight module and liquid crystal display device
WO2016184169A1 (en) * 2015-05-19 2016-11-24 深圳创维-Rgb电子有限公司 Multi-channel dual-mode digital control led driving circuit and led lamp
US10143072B2 (en) 2015-05-19 2018-11-27 Shenzhen Skyworth-Rgb Electronic Co., Ltd Multi-channel dual-mode digital control LED driving circuit and LED lamp
CN109121256A (en) * 2018-10-10 2019-01-01 矽恩微电子(厦门)有限公司 A kind of the pwm signal control circuit and automobile reading lamp LED drive chip of driving chip
CN109121256B (en) * 2018-10-10 2023-12-05 络明芯微电子(厦门)有限公司 PWM signal control circuit of driving chip and LED driving chip of automobile reading lamp

Similar Documents

Publication Publication Date Title
US8258714B2 (en) LED controller with phase-shift dimming function and LED phase-shift dimming circuit and method thereof
US10003328B1 (en) Hybrid pulse-width control circuit with process and offset calibration
US20070211502A1 (en) Voltage step-up circuit and electric appliance therewith
US20120319788A1 (en) Relaxation oscillator with low power consumption
JP2016154439A (en) Continuously variable switched capacitor dc-dc voltage converter
TWI473980B (en) Light sensor module
JP2002369501A (en) Stabilized power unit
CN101356718A (en) Comparator type DC-DC converter
US9137880B2 (en) Generation from phase cut dimmer output with fast response to changes in dimmer position
JP2003264316A (en) Led control circuit
JPH07255167A (en) Dc -dc boost converter for capacitive-load driving
US20090147550A1 (en) Full digital soft-start circuit and power supply system using the same
JP2004022646A (en) Led driving circuit
CN107221293B (en) Duty ratio adjusting circuit and LED backlight brightness regulating circuit
CN108650743B (en) Stroboscopic removing circuit based on PWM dimming and method thereof
CN109510596A (en) Frequency adjustment circuit and CMOS oscillator
CN114204918A (en) Oscillator
US4365236A (en) Digital display circuit displayable in analog fashion
CN102427350B (en) PWM (Pulse-Width Modulation) signal phase-shift circuit and control method
WO2002051005A1 (en) Smoothing circuit
JPH10186309A (en) Control signal to voltage generator for liquid crystal display screen
WO2019036177A1 (en) Low-power low-duty-cycle switched-capacitor voltage divider
US6914494B1 (en) Very low current oscillator with variable duty cycle
JP2004328280A (en) Spectrum spread clock generation circuit
EP3282583B1 (en) Oscillator circuit