JP2003263329A - タスクスケジュール装置 - Google Patents

Abstract

(57)【要約】 【課題】 タスクのスケジューリングを高速に行う装置
を実現する。 【解決手段】 ＴＣＢテーブル７１は、タスクのタスク
ナンバーに対応したアドレスにそのスタックポインタア
ドレスを格納する。タスクナンバーテーブル７２は、優
先度別のアドレスに対応して、実行可能なタスクのタス
クナンバーを格納する。レディキューアドレス生成器１
１１〜１１８は、次に実行するタスクのスタックポイン
タアドレスの要求を受けて、現在実行しているタスクの
優先度で実行可能なタスクが存在する場合はそのタスク
に対応したタスクナンバーテーブル７２のアドレスを出
力する。ＴＣＢテーブルアドレス出力手段１３０は、レ
ディキューアドレス生成器１１１〜１１８から出力され
たアドレスに対応して、タスクナンバーテーブル７２か
ら取り出されたタスクナンバーを保持し、かつ、そのタ
スクナンバーに対応したＴＣＢテーブル７１のアドレス
を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リアルタイムＯＳ
装置における主処理であるタスクの切り替え処理をハー
ドウェアで高速に切り替えるタスクスケジュール装置に
関する。

【０００２】

【従来の技術】一般に、リアルタイム性の厳しい組み込
みシステムでは、ソフトウェアで実現されたＯＳ（オペ
レーティングシステム）の処理時間を短縮させることに
限界があるとされてきた。特に、通信のプロトコル処理
の分野では、例えば１マイクロ秒といった短時間にタス
クの切り替えを終了しなければならないという要求があ
る。こうしたリアルタイム性を厳しく要求される分野
で、ソフトウェアにより実現されたＯＳでは対応に限界
がある。そこで、タスクの切り替え処理をハードウェア
によって構成したリアルタイムＯＳ装置が検討されてい
る（例えば、これらの技術を示す文献として、リアルタ
イムＯＳのハードウェア化とその評価、信学技法VLD93-
97（1993-12）や、シリコンＴＲＯＮの実現とその評
価、信学技法VLD94-40（1994-07）等）。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の技術では、ＩＴＲＯＮをインプリメントされている
にもかかわらず、最大タスク数が５といった極めて少な
い数である。スケジューリングとしてのタスクの選択方
法は、トーナメント方式でタスク状態レジスタの値を最
大のものに選択するという極めて簡単なものであり、こ
のような技術では実用には耐えられないものである。ま
た、このような技術では、その他の機構に関して技術を
開示しておらず、ハードウェア化として不十分なもので
あった。

【０００４】

【課題を解決するための手段】本発明は、前述の課題を
解決するため次の構成を採用する。 〈構成１〉タスクを識別するためのタスクナンバーに対
応したアドレスに、タスクのスタックポインタアドレス
を格納するＴＣＢテーブルと、優先度別のアドレスに対
応して、実行可能なタスクのタスクナンバーを格納する
タスクナンバーテーブルと、優先度別に設けられ、次に
実行するタスクのスタックポインタアドレスの要求を受
けて、現在実行しているタスクの優先度で実行可能なタ
スクが存在するか否かを判定し、存在した場合はそのタ
スクに対応したタスクナンバーテーブルのアドレスを出
力し、存在しない場合は次に優先度が高くかつ実行可能
なタスクに対応したタスクナンバーテーブルのアドレス
を出力するレディキューアドレス生成器と、レディキュ
ーアドレス生成器から出力されたアドレスに対応して、
タスクナンバーテーブルから取り出されたタスクナンバ
ーを保持し、かつ、タスクナンバーに対応したＴＣＢテ
ーブルのアドレスを出力するＴＣＢテーブルアドレス出
力手段とを備えたことを特徴とするタスクスケジュール
装置。

【０００５】〈構成２〉構成１に記載のタスクスケジュ
ール装置において、現在実行しているタスクの優先度で
次に実行可能なタスクが存在しない場合は、次に優先度
が高いレディキューアドレス生成器の出力を選択するプ
ライオリティエンコーダと、プライオリティエンコーダ
から出力された優先度の値を保持する優先度数レジスタ
と、優先度数レジスタで保持する値に対応したレディキ
ューアドレス生成器を指定するための信号を送出するデ
コーダと、デコーダから出力された信号に対応した優先
度の実行可能なタスクのアドレスを出力するレディキュ
ーアドレス生成器とを備えたことを特徴とするタスクス
ケジュール装置。

【０００６】〈構成３〉構成１または２に記載のタスク
スケジュール装置において、ＴＣＢテーブルアドレス出
力手段は、ＴＣＢテーブルの固定的なアドレスであるタ
スクベースアドレスを保持するタスクベースアドレスレ
ジスタと、次に実行するタスクのタスクナンバーを保持
するタスクナンバーレジスタと、タスクベースアドレス
レジスタの値とタスクナンバーレジスタの値とを加算し
たアドレスを出力する加算器とからなることを特徴とす
るタスクスケジュール装置。

【０００７】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて詳細に説明する。 《具体例》 〈構成〉図１は、本発明の具体例のタスクスケジュール
装置を示すブロック図である。この装置は、リアルタイ
ムＯＳの主処理であるタスクの切り替え処理をハードウ
ェアを用いて高速に実行することを実現している。この
装置の具体的な構成や動作を説明する前に、まずタスク
管理のためのレディキューとウェイトキューについての
説明を行う。

【０００８】図２は、一般的なレディキューの構成例説
明図である。ビットテーブル１は、予め設けられている
優先度の数、ここでは３１個のビットを持ち、該当する
優先度に、一つでもタスクコントロールブロック（ＴＣ
Ｂ）がつながっている場合には“１”がたつ。タスクコ
ントロールブロック（ＴＣＢ）が１つもつながっていな
い場合には“０”がたつようにセットされている。優先
度が最も高いビットは図の最上段である。ここでは、優
先度が２番目のビットのビットテーブル１に“１”が立
っている。また、ここにはいくつかのタスクコントロー
ルブロックＴＣＢがつながっている。ＴＣＢはタスクを
特定し、各タスクをコントロールするためのブロックで
あり、スタッカアドレスやタスクの状態等、該当するタ
スクに関わる様々な情報を保持するブロックである。Ｏ
Ｓは、こうしてＴＣＢを参照し、処理を要求しているタ
スクのうちの最も優先度の高いタスクを次に実行するタ
スクに選択する。

【０００９】タスクキューテーブル１Ａは、同一優先度
のタスクが複数有る場合に、各タスクを順番にキューに
収容するためのテーブルである。タスクキューテーブル
１Ａには、先頭のＴＣＢと末尾のＴＣＢを表すアドレス
が保持される。このように鎖のようにつながっているタ
スクのことをタスクチェーンと呼ぶ。このレディキュー
につながれているＴＣＢはいずれも実行可能状態にあ
る。最も優先度が高くてタスクキューテーブル１Ａに最
も近いＴＣＢから順番にタスクが実行される。

【００１０】図３には、一般的なウェイトキューの構成
例説明図を示す。ウェイトキューはイベント発生待ち状
態にあるＴＣＢにつながれたキューである。ウェイトキ
ューポインタ３はイベント待ちのための先頭のＴＣＢと
末尾のＴＣＢを指すアドレスを保持する。このＴＣＢ
は、図２に示すＴＣＢと同様のものである。各ＴＣＢ
は、イベント待ち状態になるとレディキューからウェイ
トキューに移される。また、イベント待ち状態から実行
可能状態に遷移すると、ウェイトキューからレディキュ
ーの該当する優先度のチェーンの末尾につながれる。

【００１１】通常は、図２に示す各ＴＣＢが優先度の高
い順であってタスクキューテーブル１Ａに近い順に順番
に実行されていく。ここで、ウェイトキューにあったあ
るＴＣＢが実行可能状態になると、その優先度に応じて
レディキューのいずれかのチェーンの該当部分の末尾に
接続される。このように、各タスクは、レディキューの
タスクキューテーブル１Ａに示したアドレスに基づいて
並べられ、プロセッサはこの順番を参照しながらタスク
の切り替えを行う。この発明では、こうしたタスクの切
り替えをハードウェアによって実現して、プロセッサへ
のタスク切り替え処理のためのオーバーヘッドを軽減す
る。

【００１２】図４は、具体例のタスクスケジュール装置
が適用されるリアルタイムＯＳ装置のブロック図であ
る。図は、ＣＰＵ４によって制御されるＲＴＯＳコプロ
セッサ５、メインメモリ６、ワークメモリ７及びデコー
ダ８を備える。メインメモリ６には、主にＣＰＵが実行
するアプリケーションソフトウェアのプログラムやデー
タが記憶されている。ＲＴＯＳコプロセッサ５は、リア
ルタイムＯＳ装置を実現するためのハードウェア化した
コプロセッサである。このＲＴＯＳコプロセッサ５のシ
ーケンサ制御は、ハードワイアードで実現される。この
図には、その制御のための主要な制御線を示した。その
内容は、後で図１を用いて説明する。

【００１３】ワークメモリ７は、ＲＴＯＳコプロセッサ
５が動作する場合に利用するワークメモリである。ここ
には、ＲＴＯＳコプロセッサ５の生成するスタックポイ
ンタアドレスによりアクセスされるスタックポインタレ
ジスタが記憶される。その内容は後述する。デコーダ８
は、ＣＰＵ４から出力されるアドレスＭＡをデコードし
て、メインメモリ６あるいはＲＴＯＳコプロセッサ５の
チップセレクト信号ＭＭＣＳあるいはＨＲＣＳを生成す
る回路である。

【００１４】ＣＰＵ４とＲＴＯＳコプロセッサ５とメイ
ンメモリ６との間のデータ交換には、データバスＭＤと
アドレスバスＭＡが利用される。また、ＲＴＯＳコプロ
セッサ５とワークメモリ７との間のデータのやり取り
は、アドレスバスＷＡと、データバスＷＤ及びチップセ
レクト信号ＷＭＣＳを用いて行われる。

【００１５】図１は、具体例のタスクスケジュール装置
のブロック図である。図示の構成は、図４におけるＲＴ
ＯＳコプロセッサ５とワークメモリ７に対応する構成で
あり、ＲＴＯＳコプロセッサ５は、レディキューアドレ
ス生成器（ＲＱＡＤＲ７〜ＲＱＡＤＲ０）１１１〜１１
８、プライオリティエンコーダ（ＰＲＩＥＮＣ）１２
１、マルチプレクサ（ＭＵＸ）１２２、タスクベースア
ドレスレジスタ（ＴＳＫＢＳＡＤＲ）１３１、タスクナ
ンバーレジスタ（ＣＮＴＴＳＫＮＵＭ）１３２、加算器
（ＡＤＤＲ）１３３、優先度数レジスタ（ＣＮＴＰＲＩ
ＮＵＭ）１３４、デコーダ（ＤＥＣ）１３５、状態レジ
スタ（ＣＮＴＳＴＡＮＵＭ）１３６、マルチプレクサ
（ＭＵＸ）１３７、有効レジスタ（ＴＳＫＶＬＤ）１３
８、ドライバ（ＤＲ）１４１，１４２、マルチプレクサ
（ＭＵＸ）１４３からなる。また、ワークメモリ７内に
はＴＣＢテーブル７１とタスクナンバーテーブル７２が
形成されている。

【００１６】レディキューアドレス生成器１１１〜１１
８は、優先度に対応して設けられ、次に実行するタスク
のスタックポインタアドレスの要求を受けて、現在実行
しているタスクの優先度で実行可能なタスクが存在する
か否かを判定し、存在した場合はそのタスクに対応した
タスクナンバーテーブル７２のアドレスを出力し、存在
しない場合は次の優先度で実行可能なタスクに対応した
タスクナンバーテーブル７２のアドレスを出力するブロ
ックである。本具体例では、８個のレディキューアドレ
ス生成器１１１〜１１８が設けられており、その優先度
はレディキューアドレス生成器１１１〜１１８が最も高
く、レディキューアドレス生成器１１８が最も低いとす
る。これらの内部構成については後述する。

【００１７】プライオリティエンコーダ１２１は、それ
ぞれのレディキューアドレス生成器１１１〜１１８から
出力されるnot_zero（０でない）信号を入力として、一
番レベルの高い（最も優先度が高い）値を出力する回路
であり、内部構成については公知の回路であるため、そ
の説明は省略する。タスクベースアドレスレジスタ１３
１は、ＴＣＢテーブル７１内のＴＣＢテーブル７１の固
定的なアドレスである先頭アドレスを格納するためのレ
ジスタである。ここで、ＴＣＢテーブル７１の要素は次
のようになっている。

【００１８】図５は、ＴＣＢテーブル７１の要素とタス
クナンバーテーブル７２の要素を示す説明図である。図
５（ａ）に示すように、ＴＣＢテーブル７１の要素とし
て、タスク状態値（sta）と優先度レベル（pri）とスタ
ックポインタアドレスがあり、タスク状態値と優先度レ
ベルとが同一アドレスに、スタックポインタアドレスが
次のアドレスになるよう格納されている。尚、本具体例
では、タスクの実行可能状態のタスク状態値を“２”、
ウェイト状態を“１”とする。また、図５（ｂ）に示す
ように、タスクナンバーテーブル７２の要素として、そ
のタスクが有効か無効かを示すバリッドビットとタスク
ナンバーが格納されている。そして、これらのブロック
は、ワークメモリ７上において、次のように与えられて
いる。

【００１９】図６は、ワークメモリ７内のＴＣＢテーブ
ル７１とタスクナンバーテーブル７２の説明図である。
図示のように、（ａ）は図５（ａ）に示した要素を格納
する領域で、タスクベースアドレスレジスタ１３１が保
持している先頭アドレスからタスクナンバーに対応した
アドレスにそのタスクコントロールブロックを格納す
る。また、（ｂ）は、図５（ｂ）に示した要素を格納す
る領域であり、各優先度別に設けられ、各優先度のアド
レスに対応して、実行可能状態にあるタスクのタスクナ
ンバーのデータが格納されている。

【００２０】図１に戻って、タスクナンバーレジスタ１
３２は、現在実行しているタスクのタスクナンバーを格
納し、かつ、タスクのスケジューリング時に、次に実行
するタスクのタスクナンバーを格納するためのレジスタ
である。加算器１３３は、タスクベースアドレスレジス
タ１３１とタスクナンバーレジスタ１３２の値を加算す
る加算器である。そして、これらタスクベースアドレス
レジスタ１３１〜加算器１３３によって、レディキュー
アドレス生成器１１１〜１１８から出力されたアドレス
に対応して取り出されたタスクナンバーを保持し、か
つ、そのタスクナンバーに対応したＴＣＢテーブル７１
のアドレスを出力するＴＣＢテーブルアドレス出力手段
１３０を構成している。

【００２１】優先度数レジスタ１３４は、現在実行して
いるタスクの優先度を格納し、かつ、タスクのスケジュ
ーリング時に、次に実行するタスクの優先度を保持する
ためのレジスタである。デコーダ１３５は、優先度数レ
ジスタ１３４の保持しているデータをデコードしてレデ
ィキューアドレス生成器１１１〜１１８を指定させるた
めのデコーダである。状態レジスタ１３６は、現在実行
しているタスクの状態を保持するレジスタである。即
ち、実行可能状態を示す“２”やウェイト状態を示す
“１”が格納される。マルチプレクサ１３７は、優先度
数レジスタ１３４や状態レジスタ１３６にデータを設定
するための選択を行うマルチプレクサである。有効レジ
スタ１３８は、次に実行するタスクが有効である否かを
決定するためのバリッドビットを保持するためのレジス
タである。ドライバ１４１は、図４に示したＣＰＵ４の
データバスへのドライバ、ドライバ１４２は、ワークメ
モリ７へのデータバスへのドライバである。また、マル
チプレクサ１４３は、ワークメモリ７へのデータバス
に、タスク状態値や優先度あるいはスタックポインタア
ドレス等を出力するためのマルチプレクサである。

【００２２】次に、上述したレディキューアドレス生成
器１１１〜１１８の内部構成について説明する。図７
は、レディキューアドレス生成器１１１〜１１８の内部
構成を示すブロック図である。図示のブロックは、ベー
スアドレスレジスタ（ＢＡＳＥＡＤＲ）２１１、トップ
アドレスレジスタ（ＴＯＰＡＤＲ）２１２、テールアド
レスレジスタ（ＴＡＩＬＡＤＲ）２１３、ワイズレジス
タ（ＷＩＤＴＨ）２１４、カウンタ（ＣＯＵＮＴ）２１
５、マルチプレクサ（ＭＵＸ）２２１、マスク回路（Ｍ
ＳＫ）２２２、加算器（ＡＤＤ）２２３からなる。

【００２３】ベースアドレスレジスタ２１１は、各レデ
ィキューアドレス生成器１１１〜１１８が保持する領域
の先頭アドレス（図６（ｂ）における各優先度の領域の
先頭アドレス）の値を保持するためのレジスタである。
トップアドレスレジスタ２１２は、次に実行されるタス
クの先頭のアドレスの値を保持するためのレジスタであ
る。テールアドレスレジスタ２１３は、次に実行される
タスクの末尾のアドレスの値を保持するためのレジスタ
である。ワイズレジスタ２１４は、そのレディキューブ
ロックの領域の大きさを示すためのレジスタである。即
ち、レディキューはリング構成となっており、このワイ
ズレジスタ２１４に示した範囲に領域を持っている。例
えば、ワイズレジスタ２１４が０００〜１１１までの８
ブロック分の領域を取り、そのアドレスで１１１の次は
０００に戻る、といった構成となっている。

【００２４】尚、テールアドレスレジスタ２１３は、各
レディキューの初期設定に使用するものである。即ち、
ワークメモリ７に各優先度に応じたレディキューのタス
クナンバーを設定する場合、先ず、設定したい優先度を
マルチプレクサ１３７を介して優先度数レジスタ１３４
に格納する。次に、その優先度に対応したレディキュー
アドレス生成器１１１〜１１８のベースアドレスレジス
タ２１１、トップアドレスレジスタ２１２、テールアド
レスレジスタ２１３に、タスクナンバーテーブル７２の
アドレスを格納する。レディ状態にしたいタスクナンバ
ーをタスクナンバーテーブル７２に書き込む度に、カウ
ンタ２１５のカウンタ値をインクリメントしていく。こ
れによりタスクナンバーをタスクナンバーテーブル７２
上の連続したアドレスに入れることができる。

【００２５】また、カウンタ２１５は、レディキューが
保持しているブロックをカウントするカウンタであり、
そのブロック数に対応した値から０までをカウントし、
以外の値の場合は“１”を、０になった場合は、“０”
を出力するよう構成されている。マルチプレクサ２２１
は、トップアドレスレジスタ２１２とテールアドレスレ
ジスタ２１３の値を選択するためのマルチプレクサであ
る。マスク回路２２２は、マルチプレクサ２２１で選択
されたアドレスとワイズレジスタ２１４で指定した領域
の幅とのＡＮＤ演算を行うマスク回路である。即ち、こ
れらの値のモジュロ演算を行う機能を実現している。ま
た、加算器２２３はベースアドレスレジスタ２１１のア
ドレスとマスク回路２２２でマスク化されたアドレスと
を加算するための加算器である。

【００２６】〈動作〉本装置は、図４に示したようなリ
アルタイムＯＳ装置において、タスクのスケジューリン
グを高速に行うための装置である。タスクのスケジュー
リングでは、動作しているタスクが完了し、次に動作す
るタスクを取り出すことを行う。図８は、具体例の動作
を示すフローチャートである。この処理は、タスクが自
らのタスク動作を停止させるために、ソフトウェア割込
みを行い、現スタックにコンテキストを書き込むまでは
ソフトウェアが行う。なお、コンテキストとは、タスク
が再起動するために必要な様々なデータのことである。
それ以降、次の動作するタスクのスタックポインタのデ
ータは、本装置がハードウェアによって自動的に取り出
す。

【００２７】先ず、図１におけるレディキューアドレス
生成器１１１〜１１８のカウンタ値は次のようになって
いるとする。 レディキューアドレス生成器１１１（優先度＝７）：カウンタ値＝０ レディキューアドレス生成器１１２（優先度＝６）：カウンタ値＝２ レディキューアドレス生成器１１３（優先度＝５）：カウンタ値＝０ レディキューアドレス生成器１１４（優先度＝４）：カウンタ値＝０ レディキューアドレス生成器１１５（優先度＝３）：カウンタ値＝３ レディキューアドレス生成器１１６（優先度＝２）：カウンタ値＝０ レディキューアドレス生成器１１７（優先度＝１）：カウンタ値＝０ レディキューアドレス生成器１１８（優先度＝０）：カウンタ値＝１ そして、現在、レディキューアドレス生成器１１２（優
先度＝６）のタスクが実行を終えたとする。

【００２８】［ステップＳ１００］タスクベースアドレ
スレジスタ１３１とタスクナンバーレジスタ１３２とキ
ャリー１とで加算器１３３で加算されたアドレス値がｗ
１０２を経由して、マルチプレクサ１２２で選択され、
ワークメモリアドレスバスに出力される。そして、この
アドレスが指すワークメモリ７上のＴＣＢテーブル７１
に、更新されたＣＰＵ４のレジスタであるスタックポイ
ンタ値をｗ１０１を経由して、マルチプレクサ１４３、
ドライバ１４２を通してワークメモリデータバス上に書
き戻す。

【００２９】［ステップＳ１０１］レディ状態を示す
“２”を保持している状態レジスタ１３６をウェイト状
態を示す“１”にして、優先度数レジスタ１３４の現在
の優先度の値と共にｗ１０３を経由してマルチプレクサ
１４３、ドライバ１４２を介してワークメモリデータバ
ス上に出力する。また、タスクベースアドレスレジスタ
１３１とタスクナンバーレジスタ１３２とで加算器１３
３で加算されたアドレス値がｗ１０２を経由してマルチ
プレクサ１２２で選択されてワークメモリアドレスバス
に出力される。これにより、更新された状態レジスタ１
３６、優先度数レジスタ１３４の値をワークメモリ７上
のＴＣＢテーブルに書き戻す。

【００３０】［ステップＳ１０２］優先度数レジスタ１
３４が指す値（ここではレディキューアドレス生成器１
１２の優先度の値＝６とする）が、ｗ１０３を経由して
デコーダ１３５に送られ、デコーダ１３５によってレデ
ィキューアドレス生成器１１１〜１１８を指定する。こ
の場合、レディキューアドレス生成器１１２が選択され
る。レディキューアドレス生成器１１２の内部におい
て、トップアドレスレジスタ２１２を１加算し、カウン
タ２１５を１減少させる。これにより、カウンタ値は１
となる。

【００３１】［ステップＳ１０３］カウンタ２１５のカ
ウンタ値が０であるかどうかを判定する。カウンタ２１
５には、カウンタ出力に対してＯＲ論理を取る回路が設
けられており、ＯＲ論理の出力ｗ２０２の出力が０であ
れば０ということで判断される。一方、ｗ２０２が０で
ないということはその同じ優先度のレディキューアドレ
ス生成器にまだ実施すべきタスクがあるということを意
味している。この場合は、次のステップＳ１１０に進
む。

【００３２】［ステップＳ１１０］同じレディキューア
ドレス生成器１１２の内、ベースアドレスレジスタ２１
１にトップアドレスレジスタ２１２のアドレス値を加算
器２２３で加算し、そのアドレス値がｗ２０１を経由し
て出力される。この出力はマルチプレクサ１２２で選択
され、ワークメモリアドレスバスに出力される。このア
ドレスによって、ワークメモリ７のタスクナンバーテー
ブル７２からアクセスする。即ち、図６（ｂ）における
タスクナンバーテーブルの優先度６のベースアドレス＋
トップアドレスに対応したアドレスにアクセスする。こ
れにより次に実行するタスクのタスクナンバーを取り出
す。

【００３３】［ステップＳ１１１］ワークメモリ７上の
タスクナンバーテーブル７２からタスクナンバーデータ
をアクセスする。ここで、タスクナンバーデータの構成
は、図５（ｂ）に示す通りである。タスクナンバーテー
ブル７２からアクセスされたタスクナンバーデータは、
ワークメモリデータバスからｗ１０４を経由して、バリ
ッドビットとタスクナンバーは、それぞれ有効レジスタ
１３８とタスクナンバーレジスタ１３２に保持される。

【００３４】［ステップＳ１１２］タスクバリッドが０
かどうかを判定する。０の場合、これは無効なタスクな
ので次のタスクを取り出すためにステップＳ１０２に戻
る。ここでは、有効であるとして次のステップＳ１１３
に進む。

【００３５】［ステップＳ１１３］タスクベースアドレ
スレジスタ１３１の値と、上記ステップＳ１１１で設定
されたタスクナンバーレジスタ１３２の値とが加算器１
３３で加算される。そのアドレス値は次に実行するタス
クのＴＣＢテーブルのアドレスを指すことになる。この
加算値はｗ１０２を経由してマルチプレクサ１２２で選
択され、ワークメモリアドレスバスに出力される。

【００３６】［ステップＳ１１４］ワークメモリ７から
アクセスされたデータはワークメモリデータバスからｗ
１０４を経由してマルチプレクサ１３７で選択される。
そのアクセスしたデータであるタスク状態値と優先度数
（プライオリティ番号）は、それぞれ優先度数レジスタ
１３４および状態レジスタ１３６に保持される。

【００３７】［ステップＳ１１５］タスクベースアドレ
スレジスタ１３１の値に、上記ステップＳ１１３で設定
されたタスクナンバーレジスタ１３２の値が＋１キャリ
ーされて加算器１３３で加算される。この加算されたア
ドレス値は次に実行するタスクのＴＣＢテーブルのスタ
ックポインタアドレスのアドレスを指すことになる。こ
のアドレス値はｗ１０２を経由してマルチプレクサ１２
２で選択され、ワークメモリアドレスバスに出力され
る。一方、データ出力であるスタックポインタアドレス
はワークメモリデータバスからドライバ１４１を通して
ＣＰＵ４に転送される。これにより、ＣＰＵ４はスタッ
クポインタアドレスをセットし、そのスタックからコン
テキストを回復させてタスクを実行する。

【００３８】［ステップＳ１０３］上記のステップＳ１
１５でリードしたスタックポインタアドレスのタスク
（レディキューアドレス生成器１１２のカウンタ値が１
に対応したタスク）が終了し、ステップＳ１００からス
テップＳ１０２まで実行したとする。このとき、レディ
キューアドレス生成器１１２のカウンタ２１５の値は０
となる。これにより、ｗ２０２は０となる。

【００３９】［ステップＳ１２０］各レディキューアド
レス生成器１１１〜１１８において、カウンタ２１５の
値が０でない場合、プライオリティエンコーダ１２１へ
の出力信号は１となる。ここで、レディキューアドレス
生成器１１１〜１１８からのカウンタ２１５の値が０で
ないのは、レディキューアドレス生成器１１５（優先度
＝３）およびレディキューアドレス生成器１１８（優先
度＝１）である。よって、ｗ１１３、ｗ１１０からnot_
zero信号がプライオリティエンコーダ１２１に出力され
ることになる。これにより、プライオリティエンコーダ
１２１は、レディキューアドレス生成器１１５に対応し
た値を生成する。

【００４０】［ステップＳ１２１］プライオリティエン
コーダ１２１の出力結果（＝３）がｗ１０５を経由して
マルチプレクサ１３７で選択されて、優先度数レジスタ
１３４に設定される。また、設定されたレジスタの値は
ｗ１０３を経由してデコーダ１３５に送られる。デコー
ダ１３５では、対応するレディキューアドレス生成器１
１５を制御する信号を生成する。そして、そのレディキ
ューアドレス生成器１１５において、ステップＳ１１０
の処理が実行される。

【００４１】〈効果〉以上のように、本具体例のタスク
スケジュール装置によれば、タスクのスケジューリング
を、ＴＣＢテーブルとタスクナンバーテーブルおよびレ
ディキューアドレス生成器やＴＣＢテーブルアドレス出
力手段といったハードウェアを用いて行うようにしたの
で、次に実行するタスクのスタックポインタアドレスへ
のアクセスがわずかなサイクル数で済ますことができ
る。これにより、タスクの切り替えがソフトウェアで行
うよりも数十倍も速く行うことができる。

【００４２】図９は、本具体例の動作を示すタイミング
チャートである。ワークメモリ７へのアクセスが１サイ
クル（ウェイト０）であるとすると、図８のフローチャ
ートで示したシーケンスは図示のようなタイミングでな
される。即ち、ステップＳ１００で、中断したタスクの
スタックポインタアドレスをワークメモリ７にライト
し、ステップＳ１０１で、中断したタスクの優先度と状
態値をワークメモリ７にライトし、…、といった処理を
行って、ステップＳ１１５でワークメモリ７から次のタ
スクのスタックポインタアドレスをリードするまで、８
サイクルで完了させることができる。

【００４３】以上のように、本発明は、高速なスループ
ットが要求される組み込みＣＰＵに広く利用することが
できる。更に、上記の各具体例では、ＭＰＵを想定して
説明を行ったが、プログラム実行のプロセッサであれば
他の様々なディジタルシグナルプロセッサを利用するこ
とが可能である。

【図面の簡単な説明】

【図１】本発明の具体例のタスクスケジュール装置を示
すブロック図である。

【図２】一般的なレディキューの構成例説明図である。

【図３】一般的なウェイトキューの構成例説明図を示
す。

【図４】本発明のタスクスケジュール装置が適用される
リアルタイムＯＳ装置のブロック図である。

【図５】ＴＣＢテーブルの要素とタスクナンバーテーブ
ルの要素を示す説明図である。

【図６】ワークメモリ内のＴＣＢテーブルとタスクナン
バーテーブルの説明図である。

【図７】レディキューアドレス生成器の内部構成を示す
ブロック図である。

【図８】本具体例の動作を示すフローチャートである。

【図９】本具体例の動作を示すタイミングチャートであ
る。

【符号の説明】

７１ ＴＣＢテーブル ７２ タスクナンバーテーブル １１１〜１１８ レディキューアドレス生成器（ＲＱＡ
ＤＲ７〜ＲＱＡＤＲ０） １２１ プライオリティエンコーダ（ＰＲＩＥＮＣ） １３０ ＴＣＢテーブルアドレス出力手段 １３１ タスクベースアドレスレジスタ（ＴＳＫＢＳＡ
ＤＲ） １３２ タスクナンバーレジスタ（ＣＮＴＴＳＫＮＵ
Ｍ） １３３ 加算器（ＡＤＤＲ） １３４ 優先度数レジスタ（ＣＮＴＰＲＩＮＵＭ） １３６ 状態レジスタ（ＣＮＴＳＴＡＮＵＭ）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 タスクを識別するためのタスクナンバー
   に対応したアドレスに、当該タスクのスタックポインタ
   アドレスを格納するＴＣＢテーブルと、 優先度別のアドレスに対応して、実行可能なタスクのタ
   スクナンバーを格納するタスクナンバーテーブルと、 優先度別に設けられ、次に実行するタスクのスタックポ
   インタアドレスの要求を受けて、現在実行しているタス
   クの優先度で実行可能なタスクが存在するか否かを判定
   し、存在した場合はそのタスクに対応した前記タスクナ
   ンバーテーブルのアドレスを出力し、存在しない場合は
   次に優先度が高くかつ実行可能なタスクに対応した前記
   タスクナンバーテーブルのアドレスを出力するレディキ
   ューアドレス生成器と、 前記レディキューアドレス生成器から出力されたアドレ
   スに対応して、前記タスクナンバーテーブルから取り出
   されたタスクナンバーを保持し、かつ、当該タスクナン
   バーに対応した前記ＴＣＢテーブルのアドレスを出力す
   るＴＣＢテーブルアドレス出力手段とを備えたことを特
   徴とするタスクスケジュール装置。
2. 【請求項２】 請求項１に記載のタスクスケジュール装
   置において、 現在実行しているタスクの優先度で次に実行可能なタス
   クが存在しない場合は、次に優先度が高いレディキュー
   アドレス生成器の出力を選択するプライオリティエンコ
   ーダと、 前記プライオリティエンコーダから出力された優先度の
   値を保持する優先度数レジスタと、 前記優先度数レジスタで保持する値に対応したレディキ
   ューアドレス生成器を指定するための信号を送出するデ
   コーダと、 前記デコーダから出力された信号に対応した優先度の実
   行可能なタスクのアドレスを出力するレディキューアド
   レス生成器とを備えたことを特徴とするタスクスケジュ
   ール装置。
3. 【請求項３】 請求項１または２に記載のタスクスケジ
   ュール装置において、 ＴＣＢテーブルアドレス出力手段は、 ＴＣＢテーブルの固定的なアドレスであるタスクベース
   アドレスを保持するタスクベースアドレスレジスタと、 次に実行するタスクのタスクナンバーを保持するタスク
   ナンバーレジスタと、 前記タスクベースアドレスレジスタの値とタスクナンバ
   ーレジスタの値とを加算したアドレスを出力する加算器
   とからなることを特徴とするタスクスケジュール装置。