JP2003256267A - データ処理方法、これを用いたメモリ領域検索システム及びプログラム - Google Patents
データ処理方法、これを用いたメモリ領域検索システム及びプログラムInfo
- Publication number
- JP2003256267A JP2003256267A JP2002054611A JP2002054611A JP2003256267A JP 2003256267 A JP2003256267 A JP 2003256267A JP 2002054611 A JP2002054611 A JP 2002054611A JP 2002054611 A JP2002054611 A JP 2002054611A JP 2003256267 A JP2003256267 A JP 2003256267A
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- area structure
- address
- memory
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 実用的なメモリ領域検索キャッシュを実現す
る手法を提供する。 【解決手段】 コンピュータによるプログラムの実行に
伴うメモリ検索処理をマルチスレッド環境下で実行する
データ処理方法であって、所定の検索アドレスに基づい
て、メモリに格納されているキャッシュテーブル３０に
おける該当するエントリを読み込むステップと、このエ
ントリに登録されているポインタに基づき、メモリから
このポインタに指示されているメモリ領域構造体４０を
読み込むステップと、キャッシュテーブル３０のエント
リが書き換えられておらず、かつ検索アドレスがこのメ
モリ領域構造体４０の開始アドレスと終了アドレスとの
間にある場合に、このメモリ領域構造体４０を検索結果
として処理するステップとを含む。
る手法を提供する。 【解決手段】 コンピュータによるプログラムの実行に
伴うメモリ検索処理をマルチスレッド環境下で実行する
データ処理方法であって、所定の検索アドレスに基づい
て、メモリに格納されているキャッシュテーブル３０に
おける該当するエントリを読み込むステップと、このエ
ントリに登録されているポインタに基づき、メモリから
このポインタに指示されているメモリ領域構造体４０を
読み込むステップと、キャッシュテーブル３０のエント
リが書き換えられておらず、かつ検索アドレスがこのメ
モリ領域構造体４０の開始アドレスと終了アドレスとの
間にある場合に、このメモリ領域構造体４０を検索結果
として処理するステップとを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータによ
るデータ処理において、所定のアドレスがどのメモリ領
域に属するかを判別する処理を効率的に行う方法に関す
る。
るデータ処理において、所定のアドレスがどのメモリ領
域に属するかを判別する処理を効率的に行う方法に関す
る。
【０００２】
【従来の技術】ＪａｖａのＪＩＴコンパイラにおけるラ
ンタイムモジュールでは、メモリにおける所定のアドレ
スがどのメモリ領域（具体的にはＪＩＴコンパイルされ
たコード）に属するかを判別する処理が、頻繁に実行さ
れる。この判別のための検索処理では、二分木を探索す
る必要があり、これは相当に重い（処理コストが大き
い）処理である。しかし、この判別で検索されるアドレ
スにおいて、同じアドレスは同じメモリ領域に存在する
ことが非常に多いので、最近の判別結果をキャッシュに
保存（メモリ領域検索キャッシュ）しておき、判別処理
を行う場合に、保存されている判別結果を参照して検索
を行うことによって処理を高速化することができる。
ンタイムモジュールでは、メモリにおける所定のアドレ
スがどのメモリ領域（具体的にはＪＩＴコンパイルされ
たコード）に属するかを判別する処理が、頻繁に実行さ
れる。この判別のための検索処理では、二分木を探索す
る必要があり、これは相当に重い（処理コストが大き
い）処理である。しかし、この判別で検索されるアドレ
スにおいて、同じアドレスは同じメモリ領域に存在する
ことが非常に多いので、最近の判別結果をキャッシュに
保存（メモリ領域検索キャッシュ）しておき、判別処理
を行う場合に、保存されている判別結果を参照して検索
を行うことによって処理を高速化することができる。
【０００３】従来、この判別結果を保存する手法とし
て、メモリ領域検索キャッシュにおける保存情報の各エ
ントリを、｛検索アドレス，対応するメモリ領域構造体
へのポインタ｝の２ワードで構成し、これをアトミック
（不可分）に読み書きしていた。図９は、従来のメモリ
領域検索キャッシュのデータ構造を示す図である。図９
を参照すると、キャッシュテーブルのエントリ（以下、
キャッシュエントリ）に、検索アドレス（ｐｃ１）と、
対応するメモリ領域構造体へのポインタ（ｃｃ１）とが
登録されている。そして、この２ワード分の情報がアト
ミックに読み書きされることが示されている。２ワード
分をアトミックに読み書きするのは、マルチスレッドの
環境下で、所定のスレッドが上記キャッシュエントリの
「検索アドレス」を読み込んだ後、「対応するメモリ領
域構造体へのポインタ」を読む前に、他のスレッドによ
って内容が書き換えられてしまうのを防ぐためである。
すなわち、２ワードを組にして扱うことにより、複数ス
レッド間での登録、検索の一貫性を保証していた。
て、メモリ領域検索キャッシュにおける保存情報の各エ
ントリを、｛検索アドレス，対応するメモリ領域構造体
へのポインタ｝の２ワードで構成し、これをアトミック
（不可分）に読み書きしていた。図９は、従来のメモリ
領域検索キャッシュのデータ構造を示す図である。図９
を参照すると、キャッシュテーブルのエントリ（以下、
キャッシュエントリ）に、検索アドレス（ｐｃ１）と、
対応するメモリ領域構造体へのポインタ（ｃｃ１）とが
登録されている。そして、この２ワード分の情報がアト
ミックに読み書きされることが示されている。２ワード
分をアトミックに読み書きするのは、マルチスレッドの
環境下で、所定のスレッドが上記キャッシュエントリの
「検索アドレス」を読み込んだ後、「対応するメモリ領
域構造体へのポインタ」を読む前に、他のスレッドによ
って内容が書き換えられてしまうのを防ぐためである。
すなわち、２ワードを組にして扱うことにより、複数ス
レッド間での登録、検索の一貫性を保証していた。
【０００４】
【発明が解決しようとする課題】しかしながら、ＩＡ−
６４プロセッサでは、２ワード、すなわち１２８ビット
のデータをアトミックに読み書きする機能が存在しな
い。そのため、メモリ領域検索キャッシュのキャッシュ
エントリを、上記従来の技術にて説明した「検索アドレ
ス」及び「対応するメモリ領域構造体へのポインタ」と
いう２ワードで構成すると、これを１ワードずつ読まな
ければならない。このため、マルチスレッド環境下で
は、「検索アドレス」を読み込んだ後、「対応するメモ
リ領域構造体へのポインタ」を読む前に、他のスレッド
によって内容が書き換えられてしまう可能性がある。し
たがって、この手法によりメモリ領域検索キャッシュを
実現することはできない。
６４プロセッサでは、２ワード、すなわち１２８ビット
のデータをアトミックに読み書きする機能が存在しな
い。そのため、メモリ領域検索キャッシュのキャッシュ
エントリを、上記従来の技術にて説明した「検索アドレ
ス」及び「対応するメモリ領域構造体へのポインタ」と
いう２ワードで構成すると、これを１ワードずつ読まな
ければならない。このため、マルチスレッド環境下で
は、「検索アドレス」を読み込んだ後、「対応するメモ
リ領域構造体へのポインタ」を読む前に、他のスレッド
によって内容が書き換えられてしまう可能性がある。し
たがって、この手法によりメモリ領域検索キャッシュを
実現することはできない。
【０００５】このような場合、所定のスレッドが「検索
アドレス」を読んだ時点で当該キャッシュをロックし、
他のスレッドがアクセスできないように排他制御するこ
とが考えられる。しかし、ロックをかける処理は処理コ
ストが大きいため、頻繁に発生する、所定のアドレスが
どのメモリ領域に属するかを判別する処理のために行う
ことは好ましくない。
アドレス」を読んだ時点で当該キャッシュをロックし、
他のスレッドがアクセスできないように排他制御するこ
とが考えられる。しかし、ロックをかける処理は処理コ
ストが大きいため、頻繁に発生する、所定のアドレスが
どのメモリ領域に属するかを判別する処理のために行う
ことは好ましくない。
【０００６】そこで、本発明は、ＩＡ−６４プロセッサ
のように１ワード以上のデータをアトミックに扱うこと
ができないプロセッサを対象として、実用的なメモリ領
域検索キャッシュを実現する手法を提供することを目的
とする。
のように１ワード以上のデータをアトミックに扱うこと
ができないプロセッサを対象として、実用的なメモリ領
域検索キャッシュを実現する手法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、コンピュータによるプログラムの実行に
伴うメモリ領域検索処理をマルチスレッド環境下で実行
する、次のようなデータ処理方法として実現される。す
なわち、このデータ処理方法は、所定の検索アドレスに
基づいて、メモリに格納されているキャッシュテーブル
における該当するエントリを読み込むステップと、この
エントリに登録されているポインタに基づき、メモリか
らこのポインタに指示されているメモリ領域構造体を読
み込むステップと、この検索アドレスがこのメモリ領域
構造体の開始アドレスと終了アドレスとの間にある場合
に、このメモリ領域構造体を検索結果として処理するス
テップとを含むことを特徴とする。
め、本発明は、コンピュータによるプログラムの実行に
伴うメモリ領域検索処理をマルチスレッド環境下で実行
する、次のようなデータ処理方法として実現される。す
なわち、このデータ処理方法は、所定の検索アドレスに
基づいて、メモリに格納されているキャッシュテーブル
における該当するエントリを読み込むステップと、この
エントリに登録されているポインタに基づき、メモリか
らこのポインタに指示されているメモリ領域構造体を読
み込むステップと、この検索アドレスがこのメモリ領域
構造体の開始アドレスと終了アドレスとの間にある場合
に、このメモリ領域構造体を検索結果として処理するス
テップとを含むことを特徴とする。
【０００８】このデータ処理方法は、より好ましくは、
メモリ領域構造体を読み込んだ後に、前記キャッシュテ
ーブルの前記エントリが書き換えられているかどうかを
調べるステップをさらに含む。そして、メモリ領域構造
体を処理するステップでは、エントリが書き換えられて
いない場合に、メモリ領域構造体を検索結果として処理
を行う。また、エントリを読み込む機能は、メモリへの
書き込み検知を伴う読み込み命令にてエントリの読み込
みを行い、このエントリの書き換えの有無を調べる機能
は、この読み込み命令の機能により書き込みの有無を検
知する。この読み込み命令としては、ＩＡ−６４プロセ
ッサの場合、アドバンスドロードが用いられる。
メモリ領域構造体を読み込んだ後に、前記キャッシュテ
ーブルの前記エントリが書き換えられているかどうかを
調べるステップをさらに含む。そして、メモリ領域構造
体を処理するステップでは、エントリが書き換えられて
いない場合に、メモリ領域構造体を検索結果として処理
を行う。また、エントリを読み込む機能は、メモリへの
書き込み検知を伴う読み込み命令にてエントリの読み込
みを行い、このエントリの書き換えの有無を調べる機能
は、この読み込み命令の機能により書き込みの有無を検
知する。この読み込み命令としては、ＩＡ−６４プロセ
ッサの場合、アドバンスドロードが用いられる。
【０００９】また、本発明は、コンピュータによるマル
チスレッド環境下での次のようなデータ処理方法として
も実現することができる。すなわち、このデータ処理方
法は、メモリから所望のアドレスのデータを読み込むス
テップと、読み込んだデータを用いて所定の処理を実行
するステップと、この所定の処理を行った後に前記アド
レスのデータが他のスレッドによって書き換えられてい
るかどうかを確認するステップとを含むことを特徴とす
る。
チスレッド環境下での次のようなデータ処理方法として
も実現することができる。すなわち、このデータ処理方
法は、メモリから所望のアドレスのデータを読み込むス
テップと、読み込んだデータを用いて所定の処理を実行
するステップと、この所定の処理を行った後に前記アド
レスのデータが他のスレッドによって書き換えられてい
るかどうかを確認するステップとを含むことを特徴とす
る。
【００１０】また、本発明の他のデータ処理方法は、メ
モリから所望のアドレスに書き込まれているポインタを
読み込むステップと、読み込んだポインタにて指示され
ているデータをメモリから読み込むステップと、このデ
ータの読み込み後に前記アドレスの内容が他のスレッド
により書き換えられているかどうかを確認し、書き換え
られていない場合に、このデータを用いて処理を行うス
テップとを含むことを特徴とする。
モリから所望のアドレスに書き込まれているポインタを
読み込むステップと、読み込んだポインタにて指示され
ているデータをメモリから読み込むステップと、このデ
ータの読み込み後に前記アドレスの内容が他のスレッド
により書き換えられているかどうかを確認し、書き換え
られていない場合に、このデータを用いて処理を行うス
テップとを含むことを特徴とする。
【００１１】本発明のさらに他のデータ処理方法は、メ
モリから所定のアドレスに対応付けられたポインタを読
み込むステップと、読み込んだポインタにて指示されて
いるメモリ領域構造体をメモリから読み込むステップ
と、このポインタを読み込んだ後メモリ領域構造体を読
み込むまでの間に、このポインタが他のスレッドにより
書き換えられているかどうかを確認し、書き換えられて
いない場合に、このメモリ領域構造体を用いて処理を行
うステップとを含むことを特徴とする。
モリから所定のアドレスに対応付けられたポインタを読
み込むステップと、読み込んだポインタにて指示されて
いるメモリ領域構造体をメモリから読み込むステップ
と、このポインタを読み込んだ後メモリ領域構造体を読
み込むまでの間に、このポインタが他のスレッドにより
書き換えられているかどうかを確認し、書き換えられて
いない場合に、このメモリ領域構造体を用いて処理を行
うステップとを含むことを特徴とする。
【００１２】このデータ処理方法は、より好ましくは、
メモリ領域構造体を読み込んだ後に、このメモリ領域構
造体の開始アドレスと終了アドレスとの間に前記アドレ
スがあるかどうかを調べるステップをさらに含む。そし
て、メモリ領域構造体を処理するステップでは、前記ア
ドレスがメモリ領域構造体の開始アドレスと終了アドレ
スとの間にある場合に、このメモリ領域構造体を検索結
果として処理する。また、ポインタを読み込む機能は、
メモリへの書き込み検知を伴う読み込み命令にてポイン
タの読み込みを行い、このポインタの書き換えの有無を
調べる機能は、この読み込み命令の機能により書き込み
の有無を検知する。この読み込み命令としては、ＩＡ−
６４プロセッサの場合、アドバンスドロードが用いられ
る。
メモリ領域構造体を読み込んだ後に、このメモリ領域構
造体の開始アドレスと終了アドレスとの間に前記アドレ
スがあるかどうかを調べるステップをさらに含む。そし
て、メモリ領域構造体を処理するステップでは、前記ア
ドレスがメモリ領域構造体の開始アドレスと終了アドレ
スとの間にある場合に、このメモリ領域構造体を検索結
果として処理する。また、ポインタを読み込む機能は、
メモリへの書き込み検知を伴う読み込み命令にてポイン
タの読み込みを行い、このポインタの書き換えの有無を
調べる機能は、この読み込み命令の機能により書き込み
の有無を検知する。この読み込み命令としては、ＩＡ−
６４プロセッサの場合、アドバンスドロードが用いられ
る。
【００１３】上記の目的を達成する他の本発明は、次の
ように構成されたメモリ領域検索キャッシュとして実現
される。すなわち、このメモリ領域検索キャッシュは、
所定のメモリ領域に格納されたメモリ領域構造体と、こ
のメモリ領域構造体へのポインタを登録したキャッシュ
テーブルと、このキャッシュテーブルを参照してメモリ
領域構造体を取得するメモリ領域検索手段とを備え、こ
のメモリ領域検索手段は、キャッシュテーブルのエント
リに基づいてメモリ領域構造体を取得した後に、このエ
ントリが書き換えられていないかを確認し、書き換えら
れていない場合に、取得したメモリ領域構造体を検索結
果として処理することを特徴とする。
ように構成されたメモリ領域検索キャッシュとして実現
される。すなわち、このメモリ領域検索キャッシュは、
所定のメモリ領域に格納されたメモリ領域構造体と、こ
のメモリ領域構造体へのポインタを登録したキャッシュ
テーブルと、このキャッシュテーブルを参照してメモリ
領域構造体を取得するメモリ領域検索手段とを備え、こ
のメモリ領域検索手段は、キャッシュテーブルのエント
リに基づいてメモリ領域構造体を取得した後に、このエ
ントリが書き換えられていないかを確認し、書き換えら
れていない場合に、取得したメモリ領域構造体を検索結
果として処理することを特徴とする。
【００１４】ここで、このキャッシュテーブルは、より
詳しくは、１ワード分のサイズのエントリを有し、この
エントリにメモリ領域構造体へのポインタを登録する構
成とする。また、メモリ領域検索手段は、エントリが書
き換えられていることを検知した場合に、キャッシュテ
ーブルを用いた検索に代えて、二分木探索によりメモリ
領域構造体の検索を行う。
詳しくは、１ワード分のサイズのエントリを有し、この
エントリにメモリ領域構造体へのポインタを登録する構
成とする。また、メモリ領域検索手段は、エントリが書
き換えられていることを検知した場合に、キャッシュテ
ーブルを用いた検索に代えて、二分木探索によりメモリ
領域構造体の検索を行う。
【００１５】さらに、本発明は、上述したデータ処理方
法の各ステップに対応する機能、あるいは上述したメモ
リ領域検索システムを、コンピュータにて実現するプロ
グラム（ランタイムモジュール）として実現することが
できる。このプログラムは、磁気ディスクや光ディス
ク、半導体メモリ、その他の記録媒体に格納して配布し
たり、ネットワークを介して配信したりすることによ
り、提供することができる。
法の各ステップに対応する機能、あるいは上述したメモ
リ領域検索システムを、コンピュータにて実現するプロ
グラム（ランタイムモジュール）として実現することが
できる。このプログラムは、磁気ディスクや光ディス
ク、半導体メモリ、その他の記録媒体に格納して配布し
たり、ネットワークを介して配信したりすることによ
り、提供することができる。
【００１６】
【発明の実施の形態】以下、添付図面に示す実施の形態
に基づいて、この発明を詳細に説明する。図１は、本実
施の形態によるメモリ領域検索キャッシュが実現される
コンピュータ装置の構成を説明する図である。図１を参
照すると、本実施の形態によるメモリ領域検索キャッシ
ュは、プログラム実行手段またはプログラムを実行して
データ処理を行うデータ処理手段としてのＣＰＵ（Cent
ral Processing Unit：中央処理装置）１０と、ＣＰＵ
１０を制御するプログラム及び各種のデータが格納され
たメモリ２０とを備える。なお、図１には、本実施の形
態における特徴的な構成のみが記載されている。実際に
は、ブリッジ回路（チップセット）及び各種のバスを介
して、種々の周辺装置がＣＰＵ１０に接続されているこ
とは言うまでもない。また、複数のＣＰＵが１つのメモ
リを共有する構成も可能である。
に基づいて、この発明を詳細に説明する。図１は、本実
施の形態によるメモリ領域検索キャッシュが実現される
コンピュータ装置の構成を説明する図である。図１を参
照すると、本実施の形態によるメモリ領域検索キャッシ
ュは、プログラム実行手段またはプログラムを実行して
データ処理を行うデータ処理手段としてのＣＰＵ（Cent
ral Processing Unit：中央処理装置）１０と、ＣＰＵ
１０を制御するプログラム及び各種のデータが格納され
たメモリ２０とを備える。なお、図１には、本実施の形
態における特徴的な構成のみが記載されている。実際に
は、ブリッジ回路（チップセット）及び各種のバスを介
して、種々の周辺装置がＣＰＵ１０に接続されているこ
とは言うまでもない。また、複数のＣＰＵが１つのメモ
リを共有する構成も可能である。
【００１７】図１に示すように、メモリ２０は、ＣＰＵ
１０を制御してデータ処理を実行させるプログラム２１
と、本実施の形態で提供されるメモリ領域検索キャッシ
ュに用いられるキャッシュテーブル３０とを格納してい
る。プログラム２１には、本実施の形態によるメモリ領
域検索キャッシュを実現するデータ処理を行うためのラ
ンタイムモジュールも含まれる。また、特に図示しない
が、メモリ２０には、所定のメモリ領域に、プログラム
２１を実行することにより生成されるメモリ領域構造体
が格納される。なお、図１に示すメモリ２０は、必ずし
も単一の記憶装置を示すものではない。すなわちメモリ
２０は、主としてＲＡＭにて実現されるメインメモリを
指すが、プログラム２１は必要に応じて磁気ディスクな
どの外部記憶装置に退避することができる。
１０を制御してデータ処理を実行させるプログラム２１
と、本実施の形態で提供されるメモリ領域検索キャッシ
ュに用いられるキャッシュテーブル３０とを格納してい
る。プログラム２１には、本実施の形態によるメモリ領
域検索キャッシュを実現するデータ処理を行うためのラ
ンタイムモジュールも含まれる。また、特に図示しない
が、メモリ２０には、所定のメモリ領域に、プログラム
２１を実行することにより生成されるメモリ領域構造体
が格納される。なお、図１に示すメモリ２０は、必ずし
も単一の記憶装置を示すものではない。すなわちメモリ
２０は、主としてＲＡＭにて実現されるメインメモリを
指すが、プログラム２１は必要に応じて磁気ディスクな
どの外部記憶装置に退避することができる。
【００１８】図２は、本実施の形態におけるメモリ領域
検索キャッシュのデータ構造を示す図である。図２に示
すように、本実施の形態によるメモリ領域検索キャッシ
ュは、データ構造として、１ワード分のエントリを持つ
キャッシュテーブル３０と、検索アドレスが指すべき
（対応する）メモリ領域構造体４０とを含む。そして、
キャッシュエントリには、１ワードの情報｛メモリ領域
構造体へのポインタ｝が登録される。この場合、従来の
キャッシュテーブル（図９参照）と異なり、「メモリ領
域構造体へのポインタ」に対応する検索アドレスが同時
キャッシュされていないので、キャッシュテーブル３０
を参照して読み込んだメモリ領域構造体４０が本当に検
索アドレスに対応したものかどうかを判断することが必
要となる。複数のメモリ領域が重なることはないので、
この判断は、「メモリ領域の開始アドレス」≦「検索ア
ドレス」＜「メモリ領域の終了アドレス」を確認するこ
とで可能である。
検索キャッシュのデータ構造を示す図である。図２に示
すように、本実施の形態によるメモリ領域検索キャッシ
ュは、データ構造として、１ワード分のエントリを持つ
キャッシュテーブル３０と、検索アドレスが指すべき
（対応する）メモリ領域構造体４０とを含む。そして、
キャッシュエントリには、１ワードの情報｛メモリ領域
構造体へのポインタ｝が登録される。この場合、従来の
キャッシュテーブル（図９参照）と異なり、「メモリ領
域構造体へのポインタ」に対応する検索アドレスが同時
キャッシュされていないので、キャッシュテーブル３０
を参照して読み込んだメモリ領域構造体４０が本当に検
索アドレスに対応したものかどうかを判断することが必
要となる。複数のメモリ領域が重なることはないので、
この判断は、「メモリ領域の開始アドレス」≦「検索ア
ドレス」＜「メモリ領域の終了アドレス」を確認するこ
とで可能である。
【００１９】ただし、マルチスレッド環境下では、他の
スレッドによって、メモリ領域及びメモリ領域構造体４
０が解放され再利用されることがあるため、キャッシュ
エントリの読み出しが行われてから、対応するメモリ領
域構造体４０の開始アドレス及び終了アドレスの読み出
しが行われるまでの間に、キャッシュエントリとメモリ
領域との対応状況が変わってしまうことがある。この場
合、キャッシュエントリに基づいて読み出された当該メ
モリ領域の内容が異なってしまうため、正しいメモリ領
域の検索ができないこととなる。
スレッドによって、メモリ領域及びメモリ領域構造体４
０が解放され再利用されることがあるため、キャッシュ
エントリの読み出しが行われてから、対応するメモリ領
域構造体４０の開始アドレス及び終了アドレスの読み出
しが行われるまでの間に、キャッシュエントリとメモリ
領域との対応状況が変わってしまうことがある。この場
合、キャッシュエントリに基づいて読み出された当該メ
モリ領域の内容が異なってしまうため、正しいメモリ領
域の検索ができないこととなる。
【００２０】図３は、かかる事態を招来するマルチスレ
ッド環境下でのメモリアクセスの例を示す図である。図
３を参照すると、スレッドＡにおいて、アドレスｐｃ１
の検索が開始されると（Ａ１）、キャッシュテーブル３
０のｐｃ１に対応するエントリに登録されているｃｃ２
のメモリ領域構造体４０へのポインタが読み出される
（Ａ２）。ここで、ｃｃ２の開始アドレス及び終了アド
レスの間にアドレスｐｃ１が存在しないものとする。こ
の場合、本来であれば、キャッシュを用いた検索は失敗
するため、二分木探索などの時間のかかる処理が行われ
なければならない。スレッドＢは、スレッドＡにおける
キャッシュエントリの読み出しの後、ｃｃ２のメモリ領
域構造体４０を破棄し（Ｂ１）、キャッシュテーブル３
０のｐｃ１に対応するエントリを「ＮＵＬＬ」として
（Ｂ２）、このｃｃ２に他のデータ（ゴミ）を書き込ん
でしまう（Ｂ３）。この後、スレッドＡは、ｃｃ２を読
み出すが（Ａ３）、ここで偶然に、スレッドＢにて書き
込まれたデータ（ゴミ）の開始アドレス及び終了アドレ
スの間にアドレスｐｃ１が存在する場合、アドレスｐｃ
１の検索結果として誤った（アドレスｐｃ１に対応する
メモリ領域構造体４０ではない）ｃｃ２のデータ（ゴ
ミ）を取得することとなる（Ａ４）。
ッド環境下でのメモリアクセスの例を示す図である。図
３を参照すると、スレッドＡにおいて、アドレスｐｃ１
の検索が開始されると（Ａ１）、キャッシュテーブル３
０のｐｃ１に対応するエントリに登録されているｃｃ２
のメモリ領域構造体４０へのポインタが読み出される
（Ａ２）。ここで、ｃｃ２の開始アドレス及び終了アド
レスの間にアドレスｐｃ１が存在しないものとする。こ
の場合、本来であれば、キャッシュを用いた検索は失敗
するため、二分木探索などの時間のかかる処理が行われ
なければならない。スレッドＢは、スレッドＡにおける
キャッシュエントリの読み出しの後、ｃｃ２のメモリ領
域構造体４０を破棄し（Ｂ１）、キャッシュテーブル３
０のｐｃ１に対応するエントリを「ＮＵＬＬ」として
（Ｂ２）、このｃｃ２に他のデータ（ゴミ）を書き込ん
でしまう（Ｂ３）。この後、スレッドＡは、ｃｃ２を読
み出すが（Ａ３）、ここで偶然に、スレッドＢにて書き
込まれたデータ（ゴミ）の開始アドレス及び終了アドレ
スの間にアドレスｐｃ１が存在する場合、アドレスｐｃ
１の検索結果として誤った（アドレスｐｃ１に対応する
メモリ領域構造体４０ではない）ｃｃ２のデータ（ゴ
ミ）を取得することとなる（Ａ４）。
【００２１】上記のような事態を防止するため、本実施
の形態では、スレッドＡにおいて、ｃｃ２を読み出した
後で、ｐｃ１に対応するキャッシュエントリの内容の書
き換えがなされたかどうかを確認する。図３の例では、
キャッシュエントリがスレッドＢによりＢ２で書き換え
られているため、キャッシュを用いた検索が正しく失敗
することとなる。ｐｃ１に対応するキャッシュエントリ
の書き換えの有無を確認する簡単な手法として、スレッ
ドＡにおいて、ｃｃ２を読み出した後にもう一度当該キ
ャッシュエントリを読み出して比較することが考えられ
る。しかし、この手法では、次のような場合に書き換え
が行われたことを認識することができない。すなわち、
ｃｃ２が読み出された後ｐｃ１に対応するキャッシュエ
ントリが読み出されるまでの間に他のスレッドによって
ｃｃ２が再びメモリ領域構造体４０として使用され、当
該メモリ領域構造体４０へのポインタが偶然にｐｃ１に
対応するキャッシュエントリに書き込まれた場合、当該
キャッシュエントリの内容は２回書き換えられているに
もかかわらず、当該キャッシュエントリから読み出され
た内容が同一となるため、書き換えが行われたことを認
識できない。
の形態では、スレッドＡにおいて、ｃｃ２を読み出した
後で、ｐｃ１に対応するキャッシュエントリの内容の書
き換えがなされたかどうかを確認する。図３の例では、
キャッシュエントリがスレッドＢによりＢ２で書き換え
られているため、キャッシュを用いた検索が正しく失敗
することとなる。ｐｃ１に対応するキャッシュエントリ
の書き換えの有無を確認する簡単な手法として、スレッ
ドＡにおいて、ｃｃ２を読み出した後にもう一度当該キ
ャッシュエントリを読み出して比較することが考えられ
る。しかし、この手法では、次のような場合に書き換え
が行われたことを認識することができない。すなわち、
ｃｃ２が読み出された後ｐｃ１に対応するキャッシュエ
ントリが読み出されるまでの間に他のスレッドによって
ｃｃ２が再びメモリ領域構造体４０として使用され、当
該メモリ領域構造体４０へのポインタが偶然にｐｃ１に
対応するキャッシュエントリに書き込まれた場合、当該
キャッシュエントリの内容は２回書き換えられているに
もかかわらず、当該キャッシュエントリから読み出され
た内容が同一となるため、書き換えが行われたことを認
識できない。
【００２２】そこで、本実施の形態では、ｐｃ１に対応
するキャッシュエントリの書き換えの有無を確認する手
段として、ＩＡ−６４プロセッサで提供されている「ア
ドバンスドロード」という機構を利用する。「アドバン
スドロード」は、ＩＡ−６４においてデータスペキュレ
ーション（投機的実行）を実現するために設けられた機
構である。データスペキュレーションは、プログラムの
コンパイルにおいて、所定のデータのロードをストアの
前に移動し、メモリ・レイテンシを隠蔽するための技術
である。すなわち、データのロードがストアに依存する
可能性がある場合、単純にロードをストアの前に実行す
ることはできない。そこで、データスペキュレーション
により、コード中に依存性のチェック命令を置き、デー
タの依存性があればリカバリを行う。「アドバンスドロ
ード」は、これを実現するために、所定のアドレスに書
き込みがあったかどうかを検出する機構である。
するキャッシュエントリの書き換えの有無を確認する手
段として、ＩＡ−６４プロセッサで提供されている「ア
ドバンスドロード」という機構を利用する。「アドバン
スドロード」は、ＩＡ−６４においてデータスペキュレ
ーション（投機的実行）を実現するために設けられた機
構である。データスペキュレーションは、プログラムの
コンパイルにおいて、所定のデータのロードをストアの
前に移動し、メモリ・レイテンシを隠蔽するための技術
である。すなわち、データのロードがストアに依存する
可能性がある場合、単純にロードをストアの前に実行す
ることはできない。そこで、データスペキュレーション
により、コード中に依存性のチェック命令を置き、デー
タの依存性があればリカバリを行う。「アドバンスドロ
ード」は、これを実現するために、所定のアドレスに書
き込みがあったかどうかを検出する機構である。
【００２３】すなわち、「アドバンスドロード」は、本
来、データスペキュレーションを実現するために、同一
スレッド内でのメモリ書き込み検知を行う機能である
が、本実施の形態によるメモリ領域検索キャッシュの実
現方法は、この機能を拡張的に用い、複数スレッドにま
たがって利用することにより、他のスレッドによるデー
タ変更を検出するデータ処理を前提としている。図７
は、このアドバンスドロードを複数スレッドにまたがっ
て利用する場合の一般的なデータ処理の流れを説明する
フローチャートである。図７を参照すると、所定のスレ
ッドでアドレスＡに書き込まれているデータを使用する
場合、ＣＰＵ１０は、まずアドレスＡの内容をレジスタ
（ここでは仮にｒ１５とする）にアドバンスドロードす
る（ステップ７０１）。そして、レジスタｒ１５に読み
込んだ値で当該スレッドが所望する処理を実行する（ス
テップ７０２）。この後、ステップ７０２の処理中に、
他のスレッドによってアドレスＡのデータが変更された
かどうかを確認し、変更されていなければ処理を終了す
る（ステップ７０３）。一方、アドレスＡのデータが変
更された場合は、必要なリカバー処理を行い（ステップ
７０４）、最初から処理をやり直す。
来、データスペキュレーションを実現するために、同一
スレッド内でのメモリ書き込み検知を行う機能である
が、本実施の形態によるメモリ領域検索キャッシュの実
現方法は、この機能を拡張的に用い、複数スレッドにま
たがって利用することにより、他のスレッドによるデー
タ変更を検出するデータ処理を前提としている。図７
は、このアドバンスドロードを複数スレッドにまたがっ
て利用する場合の一般的なデータ処理の流れを説明する
フローチャートである。図７を参照すると、所定のスレ
ッドでアドレスＡに書き込まれているデータを使用する
場合、ＣＰＵ１０は、まずアドレスＡの内容をレジスタ
（ここでは仮にｒ１５とする）にアドバンスドロードす
る（ステップ７０１）。そして、レジスタｒ１５に読み
込んだ値で当該スレッドが所望する処理を実行する（ス
テップ７０２）。この後、ステップ７０２の処理中に、
他のスレッドによってアドレスＡのデータが変更された
かどうかを確認し、変更されていなければ処理を終了す
る（ステップ７０３）。一方、アドレスＡのデータが変
更された場合は、必要なリカバー処理を行い（ステップ
７０４）、最初から処理をやり直す。
【００２４】また、本実施の形態では、１ワード（６４
ビット）より大きいデータを不可分に（アトミックに）
読み書きすることができないＩＡ−６４プロセッサにお
いて、図７に示したデータ処理を利用することにより、
ロックを用いた排他制御のような重い処理を伴わずに、
複数ワードを不可分に扱うデータ処理を実現する。図８
は、アドバンスドロードを用いて２ワードを不可分に扱
うデータ処理を説明する図である。この場合、１ワード
より大きいデータは、図８（Ａ）に示すように、アドレ
スＡに格納されたポインタから指されるデータＤ１（ｘ
１、ｙ１）に保持される。データ更新時には、新しいデ
ータ構造Ｄ２を用意し、内容ｘ２、ｙ２を設定してから
アドレスＡに登録する。なお、アドレスＡから指されて
いる限り、データＤ１の内容は変更されることは無い。
逆に、アドレスＡから指されていない状態となったデー
タＤ１は書き換えて良い。
ビット）より大きいデータを不可分に（アトミックに）
読み書きすることができないＩＡ−６４プロセッサにお
いて、図７に示したデータ処理を利用することにより、
ロックを用いた排他制御のような重い処理を伴わずに、
複数ワードを不可分に扱うデータ処理を実現する。図８
は、アドバンスドロードを用いて２ワードを不可分に扱
うデータ処理を説明する図である。この場合、１ワード
より大きいデータは、図８（Ａ）に示すように、アドレ
スＡに格納されたポインタから指されるデータＤ１（ｘ
１、ｙ１）に保持される。データ更新時には、新しいデ
ータ構造Ｄ２を用意し、内容ｘ２、ｙ２を設定してから
アドレスＡに登録する。なお、アドレスＡから指されて
いる限り、データＤ１の内容は変更されることは無い。
逆に、アドレスＡから指されていない状態となったデー
タＤ１は書き換えて良い。
【００２５】また、データ処理の流れを説明する図８
（Ｂ）のフローチャートを参照すると、所定のスレッド
でアドレスＡにて指されているデータを使用する場合、
ＣＰＵ１０は、まずアドレスＡの内容（ポインタ）をレ
ジスタ（ここでは仮にｒ１５とする）にアドバンスドロ
ードする（ステップ８０１）。そして、ｒ１５にロード
したポインタから、指されているデータを読み出す（ス
テップ８０２）。これは２ワード分の個別データ（Ｄ
１：ｘ１、ｙ１）である。また、ここでは、読み出され
たデータがレジスタｒ１６、ｒ１７にそれぞれ入れられ
たものとする。次に、アドレスＡの内容が書き換えられ
ていないか、すなわち、ステップ８０２でデータｘ１、
ｙ１を読み出している間に、データＤ１がアドレスＡの
ポインタから指されていない状態に変化していないこと
を確認する（ステップ８０３）。アドレスＡの内容が書
き換えられていないことが確認されたならば、ステップ
８０２で読み込んだｒ１６、ｒ１７の内容、すなわちｘ
１、ｙ１が不整合な内容ではないことが保証されるの
で、これらのデータを使用して処理を行う（ステップ８
０４）。一方、ステップ８０３でアドレスＡの内容が書
き換えられたことが確認されたならば、ステップ８０１
に戻り、最初から処理をやり直す。
（Ｂ）のフローチャートを参照すると、所定のスレッド
でアドレスＡにて指されているデータを使用する場合、
ＣＰＵ１０は、まずアドレスＡの内容（ポインタ）をレ
ジスタ（ここでは仮にｒ１５とする）にアドバンスドロ
ードする（ステップ８０１）。そして、ｒ１５にロード
したポインタから、指されているデータを読み出す（ス
テップ８０２）。これは２ワード分の個別データ（Ｄ
１：ｘ１、ｙ１）である。また、ここでは、読み出され
たデータがレジスタｒ１６、ｒ１７にそれぞれ入れられ
たものとする。次に、アドレスＡの内容が書き換えられ
ていないか、すなわち、ステップ８０２でデータｘ１、
ｙ１を読み出している間に、データＤ１がアドレスＡの
ポインタから指されていない状態に変化していないこと
を確認する（ステップ８０３）。アドレスＡの内容が書
き換えられていないことが確認されたならば、ステップ
８０２で読み込んだｒ１６、ｒ１７の内容、すなわちｘ
１、ｙ１が不整合な内容ではないことが保証されるの
で、これらのデータを使用して処理を行う（ステップ８
０４）。一方、ステップ８０３でアドレスＡの内容が書
き換えられたことが確認されたならば、ステップ８０１
に戻り、最初から処理をやり直す。
【００２６】本実施の形態は、以上説明した、アドバン
スドロードを用いた複数スレッド間でのデータ変更の検
出手法と、これによるＩＡ−６４プロセッサでの１ワー
ドより大きいデータを不可分に扱う手法とを、図２に示
したキャッシュテーブル３０を参照してメモリ領域構造
体４０を取得する目的で用いた。図４は、本実施の形態
によるメモリ領域検索キャッシュを実現するためのアル
ゴリズムを示す図である。図４において、太字で記載し
た「cache_data = IA64_LD_A(cache_addr);」という行
で、キャッシュエントリをアドバンスドロードで読み込
んでいる。また、「if (IA64_CHK_A_CLR(cache_addr))
goto not_cached;」という行で、該当キャッシュエント
リに書き込みがあったか否かを検査している。本実施の
形態では、図４に示したアルゴリズムにおける各種の動
作を、プログラム２１の実行中に、必要に応じて呼び出
されるランタイムモジュール（以下、ランタイムと称
す）により実行する。すなわち、ＣＰＵ１０は、プログ
ラム実行中にこのランタイムが呼び出されると、このラ
ンタイムの制御によりメモリ領域検索手段として動作す
る。
スドロードを用いた複数スレッド間でのデータ変更の検
出手法と、これによるＩＡ−６４プロセッサでの１ワー
ドより大きいデータを不可分に扱う手法とを、図２に示
したキャッシュテーブル３０を参照してメモリ領域構造
体４０を取得する目的で用いた。図４は、本実施の形態
によるメモリ領域検索キャッシュを実現するためのアル
ゴリズムを示す図である。図４において、太字で記載し
た「cache_data = IA64_LD_A(cache_addr);」という行
で、キャッシュエントリをアドバンスドロードで読み込
んでいる。また、「if (IA64_CHK_A_CLR(cache_addr))
goto not_cached;」という行で、該当キャッシュエント
リに書き込みがあったか否かを検査している。本実施の
形態では、図４に示したアルゴリズムにおける各種の動
作を、プログラム２１の実行中に、必要に応じて呼び出
されるランタイムモジュール（以下、ランタイムと称
す）により実行する。すなわち、ＣＰＵ１０は、プログ
ラム実行中にこのランタイムが呼び出されると、このラ
ンタイムの制御によりメモリ領域検索手段として動作す
る。
【００２７】図５、図６は、図４のアルゴリズムに基づ
く本実施の形態のメモリ領域検索キャッシュを用いたデ
ータ処理の動作を説明するフローチャートである。図５
は、メモリ領域検索時の動作であり、図６は、メモリ領
域解放時の動作である。図５に示すように、所定の処理
からの要求に応じて、メモリ領域を検索するためのラン
タイムが呼び出されると、当該ランタイムにおいて、Ｃ
ＰＵ１０は、まず、呼び出し元の処理から受け取った検
索アドレスｐｃに対応するキャッシュエントリを求め、
当該キャッシュエントリをアドバンスドロードする（ス
テップ５０１）。
く本実施の形態のメモリ領域検索キャッシュを用いたデ
ータ処理の動作を説明するフローチャートである。図５
は、メモリ領域検索時の動作であり、図６は、メモリ領
域解放時の動作である。図５に示すように、所定の処理
からの要求に応じて、メモリ領域を検索するためのラン
タイムが呼び出されると、当該ランタイムにおいて、Ｃ
ＰＵ１０は、まず、呼び出し元の処理から受け取った検
索アドレスｐｃに対応するキャッシュエントリを求め、
当該キャッシュエントリをアドバンスドロードする（ス
テップ５０１）。
【００２８】そして、当該キャッシュエントリの内容が
「ＮＵＬＬ」かどうかを調べ、「ＮＵＬＬ」以外の値、
すなわちメモリ領域構造体４０へのポインタが登録され
ているならば、次に、このポインタにて指示されている
メモリ領域構造体４０を読み込み、その開始アドレス及
び終了アドレスを読み出す（ステップ５０２、５０
３）。この後、ＣＰＵ１０は、キャッシュエントリの内
容が書き換えられていないかを確認し（ステップ５０
４）、書き換えられていなければ、さらにアドレスｐｃ
がメモリ領域構造体４０の開始アドレスから終了アドレ
スまでの範囲内か否かを調べる（ステップ５０４、５０
５）。そして、範囲内であれば、検索結果であるメモリ
領域構造体４０を、当該ランタイムの呼び出し元へ返す
（ステップ５０６）。
「ＮＵＬＬ」かどうかを調べ、「ＮＵＬＬ」以外の値、
すなわちメモリ領域構造体４０へのポインタが登録され
ているならば、次に、このポインタにて指示されている
メモリ領域構造体４０を読み込み、その開始アドレス及
び終了アドレスを読み出す（ステップ５０２、５０
３）。この後、ＣＰＵ１０は、キャッシュエントリの内
容が書き換えられていないかを確認し（ステップ５０
４）、書き換えられていなければ、さらにアドレスｐｃ
がメモリ領域構造体４０の開始アドレスから終了アドレ
スまでの範囲内か否かを調べる（ステップ５０４、５０
５）。そして、範囲内であれば、検索結果であるメモリ
領域構造体４０を、当該ランタイムの呼び出し元へ返す
（ステップ５０６）。
【００２９】これに対し、ステップ５０２でキャッシュ
エントリの状態が「ＮＵＬＬ」であった場合、ステップ
５０４でキャッシュエントリの内容が書き換えられてい
た場合、及びステップ５０５でアドレスｐｃがメモリ領
域構造体４０の開始アドレスから終了アドレスまでの範
囲外である場合は、いずれもキャッシュによるメモリ領
域構造体４０の取得が失敗するので、ＣＰＵ１０は次
に、アドレスｐｃに対応するメモリ領域構造体４０を二
分木探索により探索する（ステップ５０７）。
エントリの状態が「ＮＵＬＬ」であった場合、ステップ
５０４でキャッシュエントリの内容が書き換えられてい
た場合、及びステップ５０５でアドレスｐｃがメモリ領
域構造体４０の開始アドレスから終了アドレスまでの範
囲外である場合は、いずれもキャッシュによるメモリ領
域構造体４０の取得が失敗するので、ＣＰＵ１０は次
に、アドレスｐｃに対応するメモリ領域構造体４０を二
分木探索により探索する（ステップ５０７）。
【００３０】そして、検索結果が「ＮＵＬＬ」かどうか
を判断し、「ＮＵＬＬ」でなければ、二分木探索の結果
であるメモリ領域構造体４０へのポインタを該当アドレ
スｐｃのキャッシュエントリに登録して（ステップ５０
８、５０９）、当該検索結果を、当該ランタイムの呼び
出し元へ返す（ステップ５０６）。一方、検索結果が
「ＮＵＬＬ」であれば、これを検索結果として取得する
（ステップ５０８、５０６）。
を判断し、「ＮＵＬＬ」でなければ、二分木探索の結果
であるメモリ領域構造体４０へのポインタを該当アドレ
スｐｃのキャッシュエントリに登録して（ステップ５０
８、５０９）、当該検索結果を、当該ランタイムの呼び
出し元へ返す（ステップ５０６）。一方、検索結果が
「ＮＵＬＬ」であれば、これを検索結果として取得する
（ステップ５０８、５０６）。
【００３１】次に、メモリ領域解放時の動作を説明す
る。図６を参照すると、ＣＰＵ１０は、メモリ領域を解
放しようとするランタイムにおいて、まず、対象となる
メモリ領域構造体４０を二分木探索のための二分木から
外す（ステップ６０１）。次に、キャッシュテーブル３
０のエントリを順に、メモリ領域構造体４０が登録され
ているかどうかを調べ、当該メモリ領域構造体４０が登
録されているキャッシュエントリをクリアする（ステッ
プ６０２〜６０５）。そして、メモリ領域及びメモリ領
域構造体４０を解放する（ステップ６０６）。
る。図６を参照すると、ＣＰＵ１０は、メモリ領域を解
放しようとするランタイムにおいて、まず、対象となる
メモリ領域構造体４０を二分木探索のための二分木から
外す（ステップ６０１）。次に、キャッシュテーブル３
０のエントリを順に、メモリ領域構造体４０が登録され
ているかどうかを調べ、当該メモリ領域構造体４０が登
録されているキャッシュエントリをクリアする（ステッ
プ６０２〜６０５）。そして、メモリ領域及びメモリ領
域構造体４０を解放する（ステップ６０６）。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
ＩＡ−６４プロセッサのように１ワード以上のデータを
アトミックに扱うことができないプロセッサにおいて
も、実用的なメモリ領域検索キャッシュを実現すること
ができる。
ＩＡ−６４プロセッサのように１ワード以上のデータを
アトミックに扱うことができないプロセッサにおいて
も、実用的なメモリ領域検索キャッシュを実現すること
ができる。
【図１】 本実施の形態によるメモリ領域検索キャッシ
ュが実現されるコンピュータ装置の構成を説明する図で
ある。
ュが実現されるコンピュータ装置の構成を説明する図で
ある。
【図２】 本実施の形態によるメモリ領域検索キャッシ
ュのデータ構造を示す図である。
ュのデータ構造を示す図である。
【図３】 マルチスレッド環境下でのメモリアクセスの
例を示す図である。
例を示す図である。
【図４】 本実施の形態によるメモリ領域検索キャッシ
ュを実現するためのアルゴリズムを示す図である。
ュを実現するためのアルゴリズムを示す図である。
【図５】 図４のアルゴリズムに基づく本実施の形態の
メモリ領域検索キャッシュを用いたデータ処理の動作を
説明するフローチャートであり、メモリ領域検索時の動
作を示す図である。
メモリ領域検索キャッシュを用いたデータ処理の動作を
説明するフローチャートであり、メモリ領域検索時の動
作を示す図である。
【図６】 図４のアルゴリズムに基づく本実施の形態の
メモリ領域検索キャッシュを用いたデータ処理の動作を
説明するフローチャートであり、メモリ領域解放時の動
作である。
メモリ領域検索キャッシュを用いたデータ処理の動作を
説明するフローチャートであり、メモリ領域解放時の動
作である。
【図７】 アドバンスドロードを複数スレッドにまたが
って利用する場合の一般的なデータ処理の流れを説明す
るフローチャートである。
って利用する場合の一般的なデータ処理の流れを説明す
るフローチャートである。
【図８】 アドバンスドロードを用いて２ワードを不可
分に扱うデータ処理を説明する図である。
分に扱うデータ処理を説明する図である。
【図９】 従来のメモリ領域検索キャッシュのデータ構
造を示す図である。
造を示す図である。
【符号の説明】
１０…ＣＰＵ（中央処理装置）、２０…メモリ、２１…
プログラム、３０…キャッシュテーブル、４０…メモリ
領域構造体
プログラム、３０…キャッシュテーブル、４０…メモリ
領域構造体
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 河内谷 清久仁
神奈川県大和市下鶴間1623番地14 日本ア
イ・ビー・エム株式会社 東京基礎研究所
内
Ｆターム(参考） 5B060 AA12 AC18 CD17
5B098 AA03 GA05 GD03 GD15
Claims (17)
- 【請求項１】 コンピュータによるプログラムの実行に
伴うメモリ領域検索処理をマルチスレッド環境下で実行
するデータ処理方法において、 所定の検索アドレスに基づいて、メモリに格納されてい
るキャッシュテーブルにおける該当するエントリを読み
込むステップと、 前記エントリに登録されているポインタに基づき、メモ
リから当該ポインタに指示されているメモリ領域構造体
を読み込むステップと、 前記検索アドレスが前記メモリ領域構造体の開始アドレ
スと終了アドレスとの間にある場合に、当該メモリ領域
構造体を検索結果として処理するステップとを含むこと
を特徴とするデータ処理方法。 - 【請求項２】 前記メモリ領域構造体を読み込んだ後
に、前記キャッシュテーブルの前記エントリが書き換え
られているかどうかを調べるステップをさらに含み、 前記メモリ領域構造体を処理するステップでは、前記エ
ントリが書き換えられていない場合に、前記メモリ領域
構造体を検索結果として処理することを特徴とする請求
項１に記載のデータ処理方法。 - 【請求項３】 コンピュータによるマルチスレッド環境
下でのデータ処理方法において、 メモリから所望のアドレスのデータを読み込むステップ
と、 読み込んだ前記データを用いて所定の処理を実行するス
テップと、 前記処理を行った後に前記アドレスのデータが他のスレ
ッドによって書き換えられているかどうかを確認するス
テップとを含むことを特徴とするデータ処理方法。 - 【請求項４】 コンピュータによるマルチスレッド環境
下でのデータ処理方法において、 メモリから所望のアドレスに書き込まれているポインタ
を読み込むステップと、 読み込んだ前記ポインタにて指示されているデータをメ
モリから読み込むステップと、 前記データの読み込み後に前記アドレスの内容が他のス
レッドにより書き換えられているかどうかを確認し、書
き換えられていない場合に、前記データを用いて処理を
行うステップとを含むことを特徴とするデータ処理方
法。 - 【請求項５】 コンピュータによるマルチスレッド環境
下でのデータ処理方法において、 メモリから所定のアドレスに対応付けられたポインタを
読み込むステップと、読み込んだ前記ポインタにて指示
されているメモリ領域構造体をメモリから読み込むステ
ップと、 前記ポインタを読み込んだ後前記メモリ領域構造体を読
み込むまでの間に、当該ポインタが他のスレッドにより
書き換えられているかどうかを確認し、書き換えられて
いない場合に、前記メモリ領域構造体を用いて処理を行
うステップとを含むことを特徴とするデータ処理方法。 - 【請求項６】 前記メモリ領域構造体を読み込んだ後
に、当該メモリ領域構造体の開始アドレスと終了アドレ
スとの間に前記所定のアドレスがあるかどうかを調べる
ステップをさらに含み、 前記メモリ領域構造体を処理するステップでは、前記所
定のアドレスが前記メモリ領域構造体の開始アドレスと
終了アドレスとの間にある場合に、前記メモリ領域構造
体を検索結果として処理することを特徴とする請求項５
に記載のデータ処理方法。 - 【請求項７】 所定のメモリ領域に格納されたメモリ領
域構造体と、 前記メモリ領域構造体へのポインタを登録したキャッシ
ュテーブルと、 前記キャッシュテーブルを参照して前記メモリ領域構造
体を取得するメモリ領域検索手段とを備え、 前記メモリ領域検索手段は、前記キャッシュテーブルの
エントリに基づいて前記メモリ領域構造体を取得した後
に、当該エントリが書き換えられていないかを確認し、
書き換えられていない場合に、取得した当該メモリ領域
構造体を検索結果として処理することを特徴とするコン
ピュータにおけるメモリ領域検索システム。 - 【請求項８】 前記キャッシュテーブルは、１ワード分
のサイズのエントリを有し、当該エントリに前記メモリ
領域構造体へのポインタを登録することを特徴とする請
求項７に記載のメモリ領域検索システム。 - 【請求項９】 前記メモリ領域検索手段は、前記エント
リが書き換えられている場合に、二分木探索により前記
メモリ領域構造体を検索することを特徴とする請求項７
に記載のメモリ領域検索システム。 - 【請求項１０】 コンピュータを制御して、プログラム
の実行に伴うメモリ領域検索処理をマルチスレッド環境
下で実行するプログラムであって、 所定の検索アドレスに基づいて、メモリに格納されてい
るキャッシュテーブルにおける該当するエントリを読み
込む機能と、 前記エントリに登録されているポインタに基づき、メモ
リから当該ポインタに指示されているメモリ領域構造体
を読み込む機能と、 前記検索アドレスが前記メモリ領域構造体の開始アドレ
スと終了アドレスとの間にある場合に、当該メモリ領域
構造体を検索結果として処理する機能とを前記コンピュ
ータに実現させることを特徴とするプログラム。 - 【請求項１１】 前記コンピュータに、前記メモリ領域
構造体を読み込んだ後に、前記キャッシュテーブルの前
記エントリが書き換えられているかどうかを調べる機能
をさらに実現させ、 前記メモリ領域構造体に対する機能では、前記エントリ
が書き換えられていない場合に、前記メモリ領域構造体
を検索結果として処理することを特徴とする請求項１０
に記載のプログラム。 - 【請求項１２】 前記エントリを読み込む機能は、前記
メモリへの書き込み検知を伴う読み込み命令にて前記エ
ントリの読み込みを行い、 前記エントリの書き換えの有無を調べる機能は、前記読
み込み命令の機能により書き込みの有無を検知すること
を特徴とする請求項１１に記載のプログラム。 - 【請求項１３】 コンピュータを制御して、マルチスレ
ッド環境下でデータ処理を行うプログラムであって、 メモリから所定のアドレスに対応付けられたポインタを
読み込む機能と、 読み込んだ前記ポインタにて指示されているメモリ領域
構造体をメモリから読み込む機能と、 前記ポインタを読み込んだ後前記メモリ領域構造体を読
み込むまでの間に、当該ポインタが他のスレッドにより
書き換えられているかどうかを確認し、書き換えられて
いないことを条件として実行される、前記メモリ領域構
造体を用いる機能とを前記コンピュータに実現させるこ
とを特徴とするプログラム。 - 【請求項１４】 前記コンピュータに、前記メモリ領域
構造体を読み込んだ後に、当該メモリ領域構造体の開始
アドレスと終了アドレスとの間に前記所定のアドレスが
あるかどうかを調べる機能をさらに実現させ、 前記メモリ領域構造体を処理する機能は、前記所定のア
ドレスが前記メモリ領域構造体の開始アドレスと終了ア
ドレスとの間にある場合に、前記メモリ領域構造体を検
索結果として処理することを特徴とする請求項１３に記
載のプログラム。 - 【請求項１５】 前記ポインタを読み込む機能は、前記
メモリへの書き込み検知を伴う読み込み命令にて前記ポ
インタの読み込みを行い、 前記ポインタの書き換えの有無を調べる機能は、前記読
み込み命令の機能により書き込みの有無を検知すること
を特徴とする請求項１３に記載のプログラム。 - 【請求項１６】 コンピュータを制御してプログラムの
実行に伴うメモリ領域検索処理をマルチスレッド環境下
で実行するプログラムを、当該コンピュータが読み取り
可能に記録した記録媒体であって、 前記プログラムは、 所定の検索アドレスに基づいて、メモリに格納されてい
るキャッシュテーブルにおける該当するエントリを読み
込む機能と、 前記エントリに登録されているポインタに基づき、メモ
リから当該ポインタに指示されているメモリ領域構造体
を読み込む機能と、 前記検索アドレスが前記メモリ領域構造体の開始アドレ
スと終了アドレスとの間にある場合に、当該メモリ領域
構造体を検索結果として処理する機能とを前記コンピュ
ータに実現させることを特徴とする記録媒体。 - 【請求項１７】 コンピュータを制御してプログラムの
実行に伴うメモリ領域検索処理をマルチスレッド環境下
で実行するプログラムを、当該コンピュータが読み取り
可能に記録した記録媒体であって、 前記プログラムは、 メモリから所定のアドレスに対応付けられたポインタを
読み込む機能と、 読み込んだ前記ポインタにて指示されているメモリ領域
構造体をメモリから読み込む機能と、 前記ポインタを読み込んだ後前記メモリ領域構造体を読
み込むまでの間に、当該ポインタが他のスレッドにより
書き換えられているかどうかを確認し、書き換えられて
いないことを条件として実行される、前記メモリ領域構
造体を用いる機能とを前記コンピュータに実現させるこ
とを特徴とする記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054611A JP2003256267A (ja) | 2002-02-28 | 2002-02-28 | データ処理方法、これを用いたメモリ領域検索システム及びプログラム |
| US10/376,090 US20040024793A1 (en) | 2002-02-28 | 2003-02-27 | Data processing method, and memory area search system and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054611A JP2003256267A (ja) | 2002-02-28 | 2002-02-28 | データ処理方法、これを用いたメモリ領域検索システム及びプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003256267A true JP2003256267A (ja) | 2003-09-10 |
Family
ID=28665718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054611A Pending JP2003256267A (ja) | 2002-02-28 | 2002-02-28 | データ処理方法、これを用いたメモリ領域検索システム及びプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040024793A1 (ja) |
| JP (1) | JP2003256267A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102239188A (zh) | 2008-10-07 | 2011-11-09 | 陶氏环球技术有限责任公司 | 使用高活性链转移剂制造的具有改进的光学性质的高压低密度聚乙烯树脂 |
| US20110196105A1 (en) * | 2010-02-08 | 2011-08-11 | Dow Global Technologies Inc. | Novel high pressure, low density polyethylene resins produced through the use of highly active chain transfer agents |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK46493D0 (da) * | 1993-04-22 | 1993-04-22 | Frank Uldall Leonhard | Metode for signalbehandling til bestemmelse af transientforhold i auditive signaler |
| US6629111B1 (en) * | 1999-10-13 | 2003-09-30 | Cisco Technology, Inc. | Memory allocation system |
| US6735760B1 (en) * | 2000-11-08 | 2004-05-11 | Sun Microsystems, Inc. | Relaxed lock protocol |
| US6877088B2 (en) * | 2001-08-08 | 2005-04-05 | Sun Microsystems, Inc. | Methods and apparatus for controlling speculative execution of instructions based on a multiaccess memory condition |
-
2002
- 2002-02-28 JP JP2002054611A patent/JP2003256267A/ja active Pending
-
2003
- 2003-02-27 US US10/376,090 patent/US20040024793A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040024793A1 (en) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6342970B2 (ja) | トランザクショナルメモリ（ｔｍ）システムにおける読み出し及び書き込み監視属性 | |
| KR101291016B1 (ko) | 사용자 핸들러 등록 장치, 프로세서, 시스템 및 방법 | |
| US8024505B2 (en) | System and method for optimistic creation of thread local objects in a virtual machine environment | |
| US7502897B2 (en) | Object based conflict detection in a software transactional memory | |
| JP5182816B2 (ja) | 共有リソースのアクセス調整機構を提供する方法、およびその装置及びコンピュータ・プログラム | |
| US9513959B2 (en) | Contention management for a hardware transactional memory | |
| US9626187B2 (en) | Transactional memory system supporting unbroken suspended execution | |
| JP4774056B2 (ja) | トランザクショナルなメモリアクセスのハイブリッドハードウェア・ソフトウェア実現のための方法及び装置 | |
| US20070198978A1 (en) | Methods and apparatus to implement parallel transactions | |
| US20080320282A1 (en) | Method And Systems For Providing Transaction Support For Executable Program Components | |
| US7209918B2 (en) | Methods and apparatus for locking objects in a multi-threaded environment | |
| US10169092B2 (en) | System, method, program, and code generation unit | |
| US20060026371A1 (en) | Method and apparatus for implementing memory order models with order vectors | |
| JP2009521767A (ja) | 有限トランザクションメモリシステム | |
| KR20000076584A (ko) | 컴퓨터 프로세싱 시스템에서의 로드 연산을 재순서화하기위한 방법 및 장치 | |
| US6260191B1 (en) | User controlled relaxation of optimization constraints related to volatile memory references | |
| JP2017520857A5 (ja) | ||
| US6490668B2 (en) | System and method for dynamically moving checksums to different memory locations | |
| US20060149940A1 (en) | Implementation to save and restore processor registers on a context switch | |
| JPH07311740A (ja) | コンピュータ | |
| JP2003256267A (ja) | データ処理方法、これを用いたメモリ領域検索システム及びプログラム | |
| JPH07152551A (ja) | コンピュータシステムおよびプログラム実行方法 | |
| US8725992B2 (en) | Programming language exposing idiom calls to a programming idiom accelerator | |
| CN111522600B (zh) | 一种在dsp上的异构计算框架构建方法及系统 | |
| JP4370227B2 (ja) | プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20060203 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20060418 |