JP2003248439A - Substrate for display device, liquid crystal display device equipped with the same, and defect repairing method therefor - Google Patents
Substrate for display device, liquid crystal display device equipped with the same, and defect repairing method thereforInfo
- Publication number
- JP2003248439A JP2003248439A JP2002047183A JP2002047183A JP2003248439A JP 2003248439 A JP2003248439 A JP 2003248439A JP 2002047183 A JP2002047183 A JP 2002047183A JP 2002047183 A JP2002047183 A JP 2002047183A JP 2003248439 A JP2003248439 A JP 2003248439A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- display device
- substrate
- device substrate
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子機器等の表示
部に用いられる表示装置用基板及びそれを備えた液晶表
示装置及びその欠陥修復方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device substrate used in a display section of electronic equipment, a liquid crystal display device including the same, and a defect repairing method therefor.
【０００２】[0002]
【従来の技術】光変調用材料としての液晶をマトリクス
状に分割する電極を有する液晶表示装置や、有機導電性
分子がマトリクス状に分割配置された有機ＥＬ表示装置
等は、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）や
携帯用電子機器等の表示部に用いられている。これらの
表示装置は、薄型で軽量かつ低消費電力等の特徴を有し
ている。2. Description of the Related Art A liquid crystal display device having an electrode for dividing a liquid crystal as a light modulating material in a matrix form, an organic EL display device in which organic conductive molecules are arranged in a matrix form, or the like is a PC (Personal Computer). It is also used in the display unit of portable electronic devices and the like. These display devices have features such as thinness, light weight, and low power consumption.
【０００３】上記の表示装置の表示領域には、画素毎に
薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒ
ａｎｓｉｓｔｏｒ）等の能動素子が配置されている。表
示装置は、能動素子のスイッチング動作によって選択さ
れた画素に情報が書き込まれることにより所望の画像を
表示する。能動素子の駆動端子は、絶縁膜を介して互い
に交差する２組のバスラインにより、表示領域外に配置
されたドライバＩＣに接続される。In the display area of the above display device, a thin film transistor (TFT) is provided for each pixel.
An active element such as an anisotor) is arranged. A display device displays a desired image by writing information in a pixel selected by a switching operation of an active element. The drive terminal of the active element is connected to the driver IC arranged outside the display area by two sets of bus lines that intersect each other through the insulating film.
【０００４】現在広く用いられているボトムゲート構造
のＴＦＴを備えた液晶表示装置用基板では、ＴＦＴのゲ
ート電極に接続されたゲートバスラインと、ＴＦＴのド
レイン電極に接続されたドレインバスラインとは、膜厚
約４００ｎｍのシリコン窒化膜（ＳｉＮｘ膜）からなる
絶縁膜（ゲート絶縁膜）を介して交差している。両バス
ラインが絶縁膜を介して交差する交差領域では、両バス
ライン間にリーク電流による短絡欠陥（以下、単に「短
絡欠陥」という）が生じることがある。交差領域は画素
数と同数存在している。両バスライン間の短絡欠陥は、
対向基板と貼り合わせて液晶を封入した後の表示画面上
で線欠陥として視認されてしまう。したがって、短絡欠
陥を修復するための対策が必要となる。In a substrate for a liquid crystal display device having a bottom gate structure TFT which is widely used at present, a gate bus line connected to a gate electrode of the TFT and a drain bus line connected to a drain electrode of the TFT are provided. The insulating film (gate insulating film) made of a silicon nitride film (SiNx film) having a film thickness of about 400 nm intersects. In the intersection region where both bus lines intersect with each other through the insulating film, a short circuit defect (hereinafter simply referred to as “short circuit defect”) due to a leak current may occur between the two bus lines. There are as many intersection regions as there are pixels. A short circuit defect between both bus lines is
It is visually recognized as a line defect on the display screen after the liquid crystal is sealed by bonding it to the counter substrate. Therefore, it is necessary to take measures to repair the short circuit defect.
【０００５】図９は、ボトムゲート構造のＴＦＴを備え
た従来の液晶表示装置用基板の構成を示している。図９
に示すように、ＴＦＴ基板１０２上には、図中左右方向
に延びるゲートバスライン１１０が互いに平行に複数形
成されている（図９では１本のみ示している）。またＴ
ＦＴ基板１０２上には、不図示の絶縁膜を介してゲート
バスライン１１０に交差して、図中上下方向に延びるド
レインバスライン１１２が互いに平行に複数形成されて
いる（図９では１本のみ示している）。複数のゲートバ
スライン１１０とドレインバスライン１１２とで囲まれ
た各領域が画素領域となる。ドレインバスライン１１２
は、ゲートバスライン１１０との交差位置近傍で、２本
のドレインバスライン１１２ａ、１１２ｂに分岐してい
る。ドレインバスライン１１２ａは交差領域１５０でゲ
ートバスライン１１０に交差し、ドレインバスライン１
１２ｂは交差領域１５１でゲートバスライン１１０に交
差している。FIG. 9 shows the structure of a conventional substrate for a liquid crystal display device provided with a TFT having a bottom gate structure. Figure 9
As shown in FIG. 9, a plurality of gate bus lines 110 extending in the left-right direction in the drawing are formed in parallel with each other on the TFT substrate 102 (only one is shown in FIG. 9). See also T
On the FT substrate 102, a plurality of drain bus lines 112 are formed in parallel with each other and intersecting the gate bus lines 110 via an insulating film (not shown) and extending in the vertical direction in the figure (only one in FIG. 9). Shown). Each region surrounded by the plurality of gate bus lines 110 and the drain bus lines 112 becomes a pixel region. Drain bus line 112
Is branched into two drain bus lines 112a and 112b near the intersection with the gate bus line 110. The drain bus line 112a intersects the gate bus line 110 at the intersection region 150, and the drain bus line 1
12b intersects the gate bus line 110 at an intersection region 151.
【０００６】ゲートバスライン１１０及びドレインバス
ライン１１２の交差位置近傍には、ＴＦＴ１２６が形成
されている。ＴＦＴ１２６のゲート電極１１６はゲート
バスライン１１０に電気的に接続されている。ＴＦＴ１
２６のドレイン電極１１８は、ドレインバスライン１１
２に電気的に接続されている。また、ＴＦＴ１２６のソ
ース電極１２０は、ドレイン電極１１８に対向して形成
され、コンタクトホール１２２を介して画素電極１２４
に電気的に接続されている。A TFT 126 is formed near the intersection of the gate bus line 110 and the drain bus line 112. The gate electrode 116 of the TFT 126 is electrically connected to the gate bus line 110. TFT1
The drain electrode 118 of 26 is the drain bus line 11
2 is electrically connected. Further, the source electrode 120 of the TFT 126 is formed so as to face the drain electrode 118, and the pixel electrode 124 is formed through the contact hole 122.
Electrically connected to.
【０００７】また、各画素領域のほぼ中央には、ゲート
バスライン１１０と平行に蓄積容量バスライン１１４が
形成されている。ドレインバスライン１１２は、ゲート
バスライン１１０との交差位置近傍と同様に、蓄積容量
バスライン１１４との交差位置近傍で２本のドレインバ
スライン１１２ｃ、１１２ｄに分岐している。A storage capacitor bus line 114 is formed in parallel with the gate bus line 110 at approximately the center of each pixel region. The drain bus line 112 is branched into two drain bus lines 112c and 112d in the vicinity of the intersection with the storage capacitor bus line 114, as in the vicinity of the intersection with the gate bus line 110.
【０００８】例えばドレインバスライン１１２とゲート
バスライン１１０との交差領域１５１（図中ハッチング
で示す）で短絡欠陥が生じた場合、交差領域１５１の前
後（図中上方及び下方）の切断部１５２、１５３でドレ
インバスライン１１２をレーザ光で切断することによ
り、当該短絡欠陥を修復できる。For example, when a short circuit defect occurs in the intersection region 151 (shown by hatching in the figure) between the drain bus line 112 and the gate bus line 110, the cut portions 152 before and after the intersection region 151 (upper and lower sides in the figure), By cutting the drain bus line 112 with a laser beam at 153, the short-circuit defect can be repaired.
【０００９】ところが、ゲートバスライン１１０とドレ
インバスライン１１２との間の短絡欠陥が欠陥検査によ
り検出されても、当該短絡欠陥領域には２つの交差領域
１５０、１５１が存在するため、いずれに短絡欠陥が生
じているかを特定できない。However, even if a short circuit defect between the gate bus line 110 and the drain bus line 112 is detected by the defect inspection, there are two intersecting regions 150 and 151 in the short circuit defect region. It is not possible to identify whether a defect has occurred.
【００１０】また、リーク電流の原因は、ＳｉＮｘ膜の
下地であるゲートバスライン１１０や蓄積容量バスライ
ン１１４の表面形状の影響により、ＳｉＮｘ膜に微視的
な構造欠陥が生成されることにある。このため、顕微鏡
で観察して短絡位置を検出するのは困難である。したが
って、短絡欠陥が生じている交差領域１５０、１５１を
特定するのが困難であるため、図９に示す液晶表示装置
用基板の構成は実用的価値が高いとは言えない。The cause of the leakage current is that microscopic structural defects are generated in the SiNx film due to the influence of the surface shape of the gate bus line 110 and the storage capacitor bus line 114 which are the base of the SiNx film. . Therefore, it is difficult to observe with a microscope to detect the short-circuited position. Therefore, since it is difficult to identify the intersection regions 150 and 151 in which the short circuit defect has occurred, the configuration of the substrate for a liquid crystal display device shown in FIG. 9 cannot be said to be of high practical value.
【００１１】図１０は、図９に示す液晶表示装置用基板
を改良した液晶表示装置用基板の構成を示している。図
１１は、図１０のＡ−Ａ線で切断した液晶表示装置用基
板の断面を示している。図１０及び図１１に示すよう
に、ゲートバスライン１１０とドレインバスライン１１
２との交差位置近傍には、ガラス基板１３８上にゲート
バスライン１１０形成層で形成され、ゲートバスライン
１１０と電気的に分離されている２つの導体片１３２、
１３４が配置されている。また、ゲートバスライン１１
０とドレインバスライン１１２との交差位置近傍には、
絶縁膜１４０上にドレインバスライン１１２形成層で形
成され、ドレインバスライン１１２と電気的に分離され
ている導体片１３６が形成されている。FIG. 10 shows the structure of a liquid crystal display device substrate obtained by improving the liquid crystal display device substrate shown in FIG. FIG. 11 shows a cross section of the liquid crystal display device substrate taken along the line AA of FIG. As shown in FIGS. 10 and 11, the gate bus line 110 and the drain bus line 11
In the vicinity of the intersecting position with 2, two conductor pieces 132 formed of the gate bus line 110 forming layer on the glass substrate 138 and electrically separated from the gate bus line 110,
134 is arranged. Also, the gate bus line 11
In the vicinity of the intersection of 0 and the drain bus line 112,
On the insulating film 140, a conductor piece 136 formed of the drain bus line 112 forming layer and electrically isolated from the drain bus line 112 is formed.
【００１２】導体片１３２の一端部は、絶縁膜１４０を
介してドレインバスライン１１２の下層に形成されてい
る。導体片１３２とドレインバスライン１１２とは、基
板面に垂直方向に見て、互いに重なるオーバーラップ領
域１６０を有するように配置されている。導体片１３２
の他端部は、絶縁膜１４０を介して導体片１３６の一端
部の下層に形成されている。導体片１３２と導体片１３
６とは、基板面に垂直方向に見て、互いに重なるオーバ
ーラップ領域１６２を有するように配置されている。導
体片１３６の他端部は、絶縁膜１４０を介して導体片１
３４の一端部の上層に形成されている。導体片１３６と
導体片１３４とは、基板面に垂直方向に見て、互いに重
なるオーバーラップ領域１６４を有するように配置され
ている。導体片１３４の他端部は、絶縁膜１４０を介し
てドレインバスライン１１２の下層に形成されている。
導体片１３４とドレインバスライン１１２とは、基板面
に垂直方向に見て、互いに重なるオーバーラップ領域１
６６を有するように配置されている。導体片１３２、１
３４、１３６は、ドレインバスライン１１２を修復する
ための予備配線を構成している。図１０に示す構成で
は、図９に示す構成と異なり、ドレインバスライン１１
２とゲートバスライン１１０とが１つの交差領域１５４
で交差している。このため、ドレインバスライン１１２
とゲートバスライン１１０との間に短絡欠陥が検出され
れば、短絡欠陥が生じている交差領域１５４を特定でき
る。One end of the conductor piece 132 is formed below the drain bus line 112 with an insulating film 140 interposed therebetween. The conductor piece 132 and the drain bus line 112 are arranged so as to have an overlapping region 160 that overlaps each other when viewed in the direction perpendicular to the substrate surface. Conductor piece 132
The other end portion of is formed under the one end portion of the conductor piece 136 via the insulating film 140. Conductor piece 132 and conductor piece 13
6 is arranged so as to have an overlapping region 162 that overlaps each other when viewed in the direction perpendicular to the substrate surface. The other end of the conductor piece 136 is connected to the conductor piece 1 via the insulating film 140.
It is formed in the upper layer of one end of 34. The conductor piece 136 and the conductor piece 134 are arranged so as to have an overlapping region 164 that overlaps each other when viewed in the direction perpendicular to the substrate surface. The other end of the conductor piece 134 is formed below the drain bus line 112 with the insulating film 140 interposed therebetween.
The conductor piece 134 and the drain bus line 112 overlap each other when seen in the direction perpendicular to the substrate surface.
It is arranged to have 66. Conductor pieces 132, 1
Reference numerals 34 and 136 form spare wiring for repairing the drain bus line 112. In the configuration shown in FIG. 10, unlike the configuration shown in FIG. 9, the drain bus line 11
2 and the gate bus line 110 are one intersection area 154
Cross at. Therefore, the drain bus line 112
If a short circuit defect is detected between the gate bus line 110 and the gate bus line 110, the intersection region 154 where the short circuit defect occurs can be identified.
【００１３】例えばドレインバスライン１１２とゲート
バスライン１１０との交差領域１５４（図中ハッチング
で示す）で短絡欠陥が生じた場合には、まず交差領域１
５４の前後の切断部１５５、１５６でドレインバスライ
ン１１２をレーザ光により切断する。次に、オーバーラ
ップ領域１６０にレーザ光を照射してドレインバスライ
ン１１２と導体片１３２とを溶融させることにより電気
的に接続させ、オーバーラップ領域１６２にレーザ光を
照射して導体片１３２と導体片１３６とを電気的に接続
させる。また、オーバーラップ領域１６４にレーザ光を
照射して導体片１３６と導体片１３４とを電気的に接続
させ、オーバーラップ領域１６６にレーザ光を照射して
導体片１３４とドレインバスライン１１２とを電気的に
接続させる。こうすることにより、ドレインバスライン
１１２とゲートバスライン１１０との間に交差領域１５
４で生じた短絡欠陥を修復できる。For example, when a short circuit defect occurs at the intersection region 154 (shown by hatching in the figure) between the drain bus line 112 and the gate bus line 110, first, the intersection region 1 is formed.
The drain bus line 112 is cut by laser light at cutting portions 155 and 156 before and after 54. Next, the overlap region 160 is irradiated with laser light to melt and electrically connect the drain bus line 112 and the conductor piece 132, and the overlap region 162 is irradiated with laser light to form the conductor piece 132 and the conductor. The piece 136 is electrically connected. Further, the overlap region 164 is irradiated with laser light to electrically connect the conductor piece 136 and the conductor piece 134, and the overlap region 166 is irradiated with laser light to electrically connect the conductor piece 134 and the drain bus line 112. To connect to each other. As a result, the intersection region 15 is formed between the drain bus line 112 and the gate bus line 110.
The short-circuit defect generated in 4 can be repaired.
【００１４】図１２は、図９に示す液晶表示装置用基板
を改良した液晶表示装置用基板の他の構成を示してい
る。図１２に示すように、ドレインバスライン１１２
は、ゲートバスライン１１０との交差領域１７０の前後
からそれぞれ分岐してゲートバスライン１１０にほぼ平
行に延びる分岐配線１４２、１４３を有している。ま
た、ドレインバスライン１１２にほぼ平行に延びる導体
片１４４が、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄ
ｅ）等の画素電極１２４（図１２では図示せず）形成層
で形成されている。導体片１４４の両端部は、不図示の
保護膜を介して分岐配線１４２、１４３の上層に形成さ
れている。導体片１４４と分岐配線１４２とは、基板面
に垂直方向に見て、互いに重なるオーバーラップ領域１
７２を有するように配置されている。また、導体片１４
４と分岐配線１４３とは、基板面に垂直方向に見て、互
いに重なるオーバーラップ領域１７４を有するように配
置されている。分岐配線１４２、１４３及び導体片１４
４は、ドレインバスライン１１２を修復するための予備
配線を構成している。FIG. 12 shows another structure of the liquid crystal display device substrate obtained by improving the liquid crystal display device substrate shown in FIG. As shown in FIG. 12, the drain bus line 112
Has branch wirings 142 and 143 that branch from the front and rear of the intersection region 170 with the gate bus line 110 and extend substantially parallel to the gate bus line 110. Further, the conductor piece 144 extending substantially parallel to the drain bus line 112 is formed of ITO (Indium Tin Oxid).
The pixel electrode 124 (not shown in FIG. 12) forming layer such as e) is formed. Both ends of the conductor piece 144 are formed on the upper layers of the branch wirings 142 and 143 via protective films (not shown). The conductor piece 144 and the branch wiring 142 overlap each other when seen in the direction perpendicular to the surface of the substrate.
It is arranged to have 72. In addition, the conductor piece 14
4 and the branch wiring 143 are arranged so as to have an overlapping region 174 that overlaps each other when viewed in the direction perpendicular to the substrate surface. Branch wirings 142, 143 and conductor piece 14
Reference numeral 4 constitutes a spare wiring for repairing the drain bus line 112.
【００１５】例えばドレインバスライン１１２とゲート
バスライン１１０との交差領域１７０（図中ハッチング
で示す）で短絡欠陥が生じた場合には、まず交差領域１
７０の前後の切断部１７６、１７７でドレインバスライ
ン１１２をレーザ光により切断する。次に、オーバーラ
ップ領域１７２にレーザ光を照射して分岐配線１４２と
導体片１４４とを電気的に接続させ、オーバーラップ領
域１７４にレーザ光を照射して導体片１４４と分岐配線
１４３とを電気的に接続させる。こうすることにより、
ドレインバスライン１１２とゲートバスライン１１０と
の交差領域１７０で生じた短絡欠陥を修復できる。For example, when a short circuit defect occurs in the intersection area 170 (shown by hatching in the drawing) between the drain bus line 112 and the gate bus line 110, first, the intersection area 1
The drain bus line 112 is cut by laser light at cutting portions 176 and 177 before and after 70. Next, the overlap region 172 is irradiated with laser light to electrically connect the branch wiring 142 and the conductor piece 144, and the overlap region 174 is irradiated with laser light to electrically connect the conductor piece 144 and the branch wiring 143. To connect to each other. By doing this,
It is possible to repair a short-circuit defect that has occurred in the intersection region 170 between the drain bus line 112 and the gate bus line 110.
【００１６】図１３は、図９に示す液晶表示装置用基板
を改良した液晶表示装置用基板のさらに他の構成を示し
ている。図１３に示すように、ドレインバスライン１１
２上には、ゲートバスライン１１０との交差領域１８０
をコの字状に迂回する導体片１４６が画素電極１２４
（図１３では図示せず）形成層で形成されている。導体
片１４６の両端部は、不図示の保護膜を介してドレイン
バスライン１１２の上層に形成されている。導体片１４
６の一端部とドレインバスライン１１２とは、基板面に
垂直方向に見て、互いに重なるオーバーラップ領域１８
２を有するように配置されている。また導体片１４６の
他端部とドレインバスライン１１２とは、基板面に垂直
方向に見て、互いに重なるオーバーラップ領域１８４を
有するように配置されている。導体片１４６は、ドレイ
ンバスライン１１２を修復するための予備配線を構成し
ている。FIG. 13 shows still another structure of the liquid crystal display device substrate obtained by improving the liquid crystal display device substrate shown in FIG. As shown in FIG. 13, the drain bus line 11
On the upper side, the intersection area 180 with the gate bus line 110 is provided.
The conductor piece 146 that circumvents the pixel electrode 124
It is formed of a forming layer (not shown in FIG. 13). Both ends of the conductor piece 146 are formed in the upper layer of the drain bus line 112 via a protective film (not shown). Conductor piece 14
The one end of 6 and the drain bus line 112 overlap each other when seen in the direction perpendicular to the substrate surface.
2 are arranged. Further, the other end of the conductor piece 146 and the drain bus line 112 are arranged so as to have an overlap region 184 that overlaps each other when viewed in the direction perpendicular to the substrate surface. The conductor piece 146 constitutes a preliminary wiring for repairing the drain bus line 112.
【００１７】例えばドレインバスライン１１２とゲート
バスライン１１０との交差領域１８０で短絡欠陥が生じ
た場合には、まず交差領域１８０の前後の切断部１８
６、１８７でドレインバスライン１１２をレーザ光によ
り切断する。次に、オーバーラップ領域１８２にレーザ
光を照射してドレインバスライン１１２と導体片１４６
の一端部とを電気的に接続させ、オーバーラップ領域１
８４にレーザ光を照射して導体片１４６の他端部とドレ
インバスライン１１２とを電気的に接続させる。こうす
ることにより、ドレインバスライン１１２とゲートバス
ライン１１０との交差領域１８０で生じた短絡欠陥を修
復できる。For example, when a short circuit defect occurs in the intersection region 180 between the drain bus line 112 and the gate bus line 110, first, the cut portions 18 before and after the intersection region 180 are formed.
At 6 and 187, the drain bus line 112 is cut by laser light. Next, the overlap region 182 is irradiated with laser light to drain the drain bus line 112 and the conductor piece 146.
Electrically connected to one end of the overlap area 1
84 is irradiated with a laser beam to electrically connect the other end of the conductor piece 146 and the drain bus line 112. By doing so, it is possible to repair the short-circuit defect generated in the intersection region 180 between the drain bus line 112 and the gate bus line 110.
【００１８】[0018]
【発明が解決しようとする課題】しかしながら、図１０
乃至図１３に示す構成では、予備配線が電気的にフロー
ティング状態で回路配線中に多数形成されているため、
長期的な回路動作の安定性が低下してしまうという問題
が生じる。また、ゲートバスライン１１０、ドレインバ
スライン１１２及び蓄積容量バスライン１１４と予備配
線との間に新たな寄生容量が形成される。寄生容量は、
ゲートパルスの波形になまりが生じたり、階調信号の伝
播が遅延したりする原因になる。このため、各バスライ
ンの本数が多い高解像度の液晶表示装置や表示領域の面
積が広い液晶表示装置では高速駆動が困難になってしま
うという問題が生じる。さらに、ゲートバスライン１１
０、ドレインバスライン１１２及び蓄積容量バスライン
１１４と予備配線との間に新たな交差領域が形成されて
しまうため、短絡欠陥が増加するおそれがあるという問
題が生じている。However, as shown in FIG.
In the configuration shown in FIG. 13 to FIG. 13, since a large number of spare wirings are formed in the circuit wiring in an electrically floating state,
There arises a problem that the stability of the circuit operation in the long term is deteriorated. Further, new parasitic capacitance is formed between the gate bus line 110, the drain bus line 112, the storage capacitance bus line 114, and the spare wiring. The parasitic capacitance is
This may cause the waveform of the gate pulse to be rounded or the propagation of the gradation signal to be delayed. Therefore, in a high-resolution liquid crystal display device having a large number of bus lines or a liquid crystal display device having a large display area, high-speed driving becomes difficult. Furthermore, the gate bus line 11
0, the drain bus line 112, the storage capacitor bus line 114, and a new intersecting region are formed between the spare wiring, which causes a problem that short-circuit defects may increase.
【００１９】また従来は、ドレインバスライン１１２上
の基板全面に保護膜を形成した後に、所定の切断部にレ
ーザ光を照射して加熱し、蒸散作用を利用してドレイン
バスライン１１２を除去または切断している。Further, conventionally, after a protective film is formed on the entire surface of the drain bus line 112 on the substrate, a predetermined cut portion is irradiated with laser light to be heated, and the drain bus line 112 is removed or evaporated by utilizing evaporation. You are disconnected.
【００２０】しかし、この方法では金属や無機物が微粒
子として飛散するため、基板が汚染されて乾燥じみが生
じたり、液晶の抵抗率が低下したりすることがある。ま
た、この微粒子は単純な水洗により除去することが困難
である。このため、超音波洗浄や薬品を用いた洗浄が必
要になり、ＴＦＴ１２６等のデバイスが損傷するおそれ
がある。このため、液晶表示装置の製造歩留まりが低下
してしまうという問題が生じる。However, in this method, the metal or the inorganic substance is scattered as fine particles, so that the substrate may be contaminated to cause a drying stain or the resistivity of the liquid crystal may be lowered. Further, it is difficult to remove these fine particles by simple washing with water. For this reason, ultrasonic cleaning or cleaning using a chemical is required, and devices such as the TFT 126 may be damaged. For this reason, there arises a problem that the manufacturing yield of the liquid crystal display device is reduced.
【００２１】また、図１２又は図１３に示す構成では、
導体片１４４、１４６がＩＴＯ等の画素電極１２４形成
層で形成されている。しかし、ＩＴＯは硬く破損しやす
いため、ドレインバスライン１１２を修復する際に照射
されるレーザ光の照射条件が狭い範囲に限定されてしま
い、また電気的な接続の再現性が低下する。このため、
ＩＴＯ上にさらに他の金属層を積層して導体片１４４、
１４６を形成する必要がある。したがって、液晶表示装
置の製造工程が増加し、製造コストが増加してしまうと
いう問題が生じる。In the configuration shown in FIG. 12 or 13,
The conductor pieces 144 and 146 are formed of the pixel electrode 124 forming layer such as ITO. However, since ITO is hard and easily damaged, the irradiation condition of the laser beam irradiated when the drain bus line 112 is repaired is limited to a narrow range, and the reproducibility of electrical connection is deteriorated. For this reason,
By stacking another metal layer on the ITO, the conductor piece 144,
146 needs to be formed. Therefore, there arises a problem that the manufacturing process of the liquid crystal display device is increased and the manufacturing cost is increased.
【００２２】本発明の目的は、バスライン間に生じた短
絡欠陥を容易に修復でき、低コストで製造歩留まりの高
い表示装置用基板及びそれを備えた液晶表示装置及びそ
の欠陥修復方法を提供することにある。An object of the present invention is to provide a substrate for a display device, which can easily repair a short-circuit defect generated between bus lines and has a high manufacturing yield, a liquid crystal display device including the same, and a defect repairing method thereof. Especially.
【００２３】[0023]
【課題を解決するための手段】上記目的は、基板上に並
列して形成された複数の第１のバスラインと、前記第１
のバスライン上に形成された絶縁膜を介して前記第１の
バスラインに交差し、並列して形成された複数の第２の
バスラインと、前記第２のバスラインから分岐して、基
板面に垂直方向に見て前記第１のバスラインの一側部と
所定の間隙を介して対向する端部を備えた第１の分岐配
線と、前記第２のバスラインから分岐して、基板面に垂
直方向に見て前記第１のバスラインの他側部と所定の間
隙を介して対向する端部を備えた第２の分岐配線とを有
することを特徴とする表示装置用基板によって達成され
る。The above object is to provide a plurality of first bus lines formed in parallel on a substrate and the first bus lines.
A plurality of second bus lines that intersect with the first bus line via an insulating film formed on the bus line and are formed in parallel, and branch from the second bus line; A first branch wiring having an end portion facing one side of the first bus line with a predetermined gap when viewed in a direction perpendicular to the plane; and a branch from the second bus line, A substrate for a display device, comprising: a second branch wiring having an end portion facing the other side portion of the first bus line when viewed in a direction perpendicular to a surface thereof with a predetermined gap therebetween. To be done.
【００２４】[0024]
【発明の実施の形態】本発明の第１の実施の形態による
表示装置用基板及びそれを備えた液晶表示装置及びその
欠陥修復方法について図１乃至図８を用いて説明する。
図１は、本実施の形態による液晶表示装置の概略構成を
示している。液晶表示装置は、ＴＦＴ等が形成されたＴ
ＦＴ基板２とカラーフィルタ（ＣＦ；Ｃｏｌｏｒ Ｆｉ
ｌｔｅｒ）等が形成された対向基板４とを対向させて貼
り合わせ、両基板２、４間に液晶を封入した構造を有し
ている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A substrate for a display device according to a first embodiment of the present invention, a liquid crystal display device including the same, and a defect repairing method thereof will be described with reference to FIGS.
FIG. 1 shows a schematic configuration of the liquid crystal display device according to the present embodiment. The liquid crystal display device has a T
FT substrate 2 and color filter (CF; Color Fi)
It has a structure in which a liquid crystal is sealed between the two substrates 2 and 4 by facing and facing a counter substrate 4 on which the liquid crystal layer 1) and the like are formed.
【００２５】図２は、ＴＦＴ基板２上に形成された素子
の等価回路を示している。ＴＦＴ基板２上には、図中左
右方向に延びるゲートバスライン１０が、互いに平行に
複数形成されている。また、不図示の絶縁膜を介してゲ
ートバスライン１０にほぼ直交して図中上下方向に延び
るドレインバスライン１２が、互いに平行に複数形成さ
れている。複数のゲートバスライン１０とドレインバス
ライン１２とで囲まれた各領域が画素領域となる。各画
素領域にはＴＦＴ２６と画素電極２４が形成されてい
る。各ＴＦＴ２６のドレイン電極は隣接するドレインバ
スライン１２に接続され、ゲート電極は隣接するゲート
バスライン１０に接続され、ソース電極は画素電極２４
に接続されている。各画素領域のほぼ中央には、ゲート
バスライン１０と平行に蓄積容量バスライン１４が形成
されている。FIG. 2 shows an equivalent circuit of an element formed on the TFT substrate 2. A plurality of gate bus lines 10 extending in the left-right direction in the drawing are formed in parallel on the TFT substrate 2. In addition, a plurality of drain bus lines 12 are formed in parallel with each other and extend in the vertical direction in the figure substantially orthogonal to the gate bus lines 10 via an insulating film (not shown). Each area surrounded by the plurality of gate bus lines 10 and drain bus lines 12 becomes a pixel area. A TFT 26 and a pixel electrode 24 are formed in each pixel area. The drain electrode of each TFT 26 is connected to the adjacent drain bus line 12, the gate electrode is connected to the adjacent gate bus line 10, and the source electrode is the pixel electrode 24.
It is connected to the. A storage capacitor bus line 14 is formed in parallel with the gate bus line 10 at approximately the center of each pixel region.
【００２６】図１に戻り、液晶を封止して対向基板４と
対向配置されたＴＦＴ基板２には、複数のゲートバスラ
イン１０を駆動するドライバＩＣが実装されたゲートバ
スライン駆動回路５と、複数のドレインバスライン１２
を駆動するドライバＩＣが実装されたドレインバスライ
ン駆動回路６とが設けられている。これらの駆動回路
５、６は、制御回路７から出力された所定の信号に基づ
いて、走査信号やデータ信号を所定のゲートバスライン
１０あるいはドレインバスライン１２に出力するように
なっている。ＴＦＴ基板２の素子形成面と反対側の基板
面には偏光板８が配置され、偏光板８のＴＦＴ基板２と
反対側の面にはバックライトユニット３が取り付けられ
ている。一方、対向基板４のＣＦ形成面と反対側の面に
は、偏光板８とクロスニコルに配置された偏光板９が貼
り付けられている。Returning to FIG. 1, on the TFT substrate 2 which is arranged opposite to the counter substrate 4 by sealing the liquid crystal, a gate bus line drive circuit 5 having a driver IC for driving a plurality of gate bus lines 10 is mounted. , Multiple drain bus lines 12
And a drain bus line drive circuit 6 in which a driver IC for driving the IC is mounted. These drive circuits 5 and 6 output scanning signals and data signals to a predetermined gate bus line 10 or drain bus line 12 based on a predetermined signal output from the control circuit 7. A polarizing plate 8 is arranged on the substrate surface of the TFT substrate 2 opposite to the element formation surface, and a backlight unit 3 is attached to the surface of the polarizing plate 8 opposite to the TFT substrate 2. On the other hand, a polarizing plate 9 arranged in crossed Nicols with the polarizing plate 8 is attached to the surface of the counter substrate 4 opposite to the CF forming surface.
【００２７】図３は、ボトムゲート構造のＴＦＴを備え
たＴＦＴ基板２の要部構成を示している。図３に示すよ
うに、ゲートバスライン（第１のバスライン）１０とド
レインバスライン（第２のバスライン）１２とは、ゲー
トバスライン１０上に形成された不図示の絶縁膜を介し
て交差領域３０で交差している。また、蓄積容量バスラ
イン１４（第１のバスライン）とドレインバスライン１
２とは、蓄積容量バスライン１４上に形成された不図示
の絶縁膜を介して交差領域３２で交差している。FIG. 3 shows a main structure of a TFT substrate 2 having a bottom gate structure TFT. As shown in FIG. 3, the gate bus line (first bus line) 10 and the drain bus line (second bus line) 12 are provided via an insulating film (not shown) formed on the gate bus line 10. They intersect at the intersection area 30. In addition, the storage capacitor bus line 14 (first bus line) and the drain bus line 1
2 intersects with the intersection region 32 via an insulating film (not shown) formed on the storage capacitor bus line 14.
【００２８】ドレインバスライン１２からは、交差領域
３０を挟んで２つの分岐配線３４、３６が図中左側に分
岐している。分岐配線３４の端部は、基板面に垂直方向
に見て、ゲートバスライン１０の一側部に所定の間隙を
介して対向している。分岐配線３６の端部は、基板面に
垂直方向に見て、ゲートバスライン１０の他側部に所定
の間隙を介して対向している。分岐配線３４、３６はド
レインバスライン１２と同一の形成材料（例えばアルミ
ニウム（Ａｌ）、Ａｌ合金、マグネシウム（Ｍｇ）、Ｍ
ｇ合金、遷移金属又はこれらの積層）で形成されてい
る。From the drain bus line 12, two branch wirings 34 and 36 are branched to the left side in the figure with the intersection region 30 interposed therebetween. The end portion of the branch wiring 34 faces one side portion of the gate bus line 10 with a predetermined gap when viewed in the direction perpendicular to the substrate surface. The end portion of the branch wiring 36 faces the other side portion of the gate bus line 10 with a predetermined gap when viewed in the direction perpendicular to the substrate surface. The branch wirings 34 and 36 are formed of the same material as the drain bus line 12 (for example, aluminum (Al), Al alloy, magnesium (Mg), M).
g alloy, a transition metal, or a laminated layer thereof.
【００２９】同様にドレインバスライン１２からは、交
差領域３２を挟んで２つの分岐配線３８、４０が図中左
側に分岐している。分岐配線３８の端部は、基板面に垂
直方向に見て、蓄積容量バスライン１４の一側部と所定
の間隙を介して対向している。分岐配線４０の端部は、
基板面に垂直方向に見て、蓄積容量バスライン１４の他
側部と所定の間隙を介して対向している。分岐配線３
８、４０はドレインバスライン１２と同一の形成材料で
形成されている。このように、分岐配線３４、３６、３
８、４０は、基板面に垂直方向に見て、ゲートバスライ
ン１０及び蓄積容量バスライン１４に重ならないように
形成されている。Similarly, from the drain bus line 12, two branch wirings 38 and 40 are branched to the left side in the drawing with the intersection region 32 interposed therebetween. An end of the branch wiring 38 faces one side of the storage capacitor bus line 14 with a predetermined gap when viewed in a direction perpendicular to the substrate surface. The end of the branch wiring 40 is
When viewed in the direction perpendicular to the substrate surface, it faces the other side of the storage capacitor bus line 14 with a predetermined gap. Branch wiring 3
8 and 40 are made of the same material as the drain bus line 12. In this way, the branch wirings 34, 36, 3
The reference numerals 8 and 40 are formed so as not to overlap the gate bus line 10 and the storage capacitor bus line 14 when viewed in the direction perpendicular to the substrate surface.
【００３０】図４は、図３に示すＴＦＴ基板２の構成の
変形例を示している。図４に示すように、ゲートバスラ
イン１０は、分岐配線３４の端部と分岐配線３６の端部
との間の間隔が狭くなるように、他の領域より細い配線
幅で形成された幅細領域４２を有している。同様に、蓄
積容量バスライン１４は、分岐配線３８の端部と分岐配
線４０の端部との間の間隔が狭くなるように幅細領域４
４を有している。FIG. 4 shows a modification of the structure of the TFT substrate 2 shown in FIG. As shown in FIG. 4, the gate bus line 10 has a width narrower than that of other regions so that the distance between the end of the branch wiring 34 and the end of the branch wiring 36 is narrow. It has a region 42. Similarly, in the storage capacitor bus line 14, the narrow region 4 is formed so that the interval between the end of the branch wiring 38 and the end of the branch wiring 40 becomes narrow.
Have four.
【００３１】本実施の形態では、分岐配線３４、３６、
３８、４０が、基板面に垂直方向に見て、ゲートバスラ
イン１０及び蓄積容量バスライン１４に重ならないよう
に形成されている。このため、ゲートバスライン１０及
び蓄積容量バスライン１４と分岐配線３４、３６、３
８、４０との間に余計な寄生容量は形成されない。In this embodiment, the branch wirings 34, 36,
38 and 40 are formed so as not to overlap the gate bus line 10 and the storage capacitor bus line 14 when viewed in the direction perpendicular to the substrate surface. Therefore, the gate bus line 10 and the storage capacitor bus line 14 and the branch wirings 34, 36, 3
No extra parasitic capacitance is formed between 8 and 40.
【００３２】また本実施の形態では、分岐配線３４、３
６の各端部間が接続されていないので、ドレインバスラ
イン１２とゲートバスライン１０とは１つの交差領域３
０で交差している。このため、ドレインバスライン１２
とゲートバスライン１０との間の短絡欠陥が検出されれ
ば、短絡欠陥が生じている交差領域３０を確実に特定で
きる。同様に、分岐配線３８、４０の各端部間が接続さ
れていないので、ドレインバスライン１２と蓄積容量バ
スライン１４とは１つの交差領域３２で交差している。
このため、ドレインバスライン１２と蓄積容量バスライ
ン１４との間の短絡欠陥が検出されれば、短絡欠陥が生
じている交差領域３２を確実に特定できる。Further, in the present embodiment, the branch wirings 34, 3
Since the respective ends of 6 are not connected, the drain bus line 12 and the gate bus line 10 form one intersection region 3
They intersect at 0. Therefore, the drain bus line 12
If the short circuit defect between the gate bus line 10 and the gate bus line 10 is detected, the intersection region 30 in which the short circuit defect has occurred can be reliably identified. Similarly, since the ends of the branch wirings 38 and 40 are not connected to each other, the drain bus line 12 and the storage capacitor bus line 14 intersect at one intersection region 32.
Therefore, if a short circuit defect between the drain bus line 12 and the storage capacitor bus line 14 is detected, the intersection region 32 where the short circuit defect occurs can be reliably identified.
【００３３】次に、本実施の形態による表示装置用基板
の欠陥修復方法について図５乃至図７を用いて説明す
る。本実施の形態による欠陥修復方法の前提として、ド
レインバスライン１２が形成された後であってドレイン
バスライン１２上の基板全面に保護膜が形成される前に
行われた欠陥検査工程により、ゲートバスライン１０と
ドレインバスライン１２との交差領域３０で生じている
短絡欠陥が検出されているものとする。本実施の形態に
よる表示装置用基板の欠陥修復方法は、交差領域３０の
ドレインバスライン１２を除去又は絶縁物（絶縁膜）に
する、又は切り離す工程と、交差領域３０を迂回してド
レインバスライン１２を修復する修復配線を形成する工
程とで構成されている。Next, a method of repairing defects in the display device substrate according to this embodiment will be described with reference to FIGS. As a premise of the defect repairing method according to the present embodiment, a gate is formed by a defect inspection process performed after the drain bus line 12 is formed and before the protective film is formed on the entire surface of the substrate on the drain bus line 12. It is assumed that the short-circuit defect occurring in the intersection region 30 between the bus line 10 and the drain bus line 12 is detected. The defect repairing method for a substrate for a display device according to the present embodiment includes a step of removing or forming an insulator (insulating film) or separating the drain bus line 12 in the intersection region 30, and a drain bus line bypassing the intersection region 30. 12 for repairing the repair wiring.
【００３４】まず、交差領域３０のドレインバスライン
１２を除去又は絶縁膜にする工程について説明する。図
５は、本実施の形態による表示装置用基板の欠陥修復方
法を説明する図である。図６は、図５に示すＢ−Ｂ線で
切断した表示装置用基板の断面図である。まず、基板全
面にポジ型レジストを塗布する。次に、顕微鏡付きの紫
外線露光装置を用いて、図５に示す破線で囲まれた領域
αをスポット露光する。領域αは、短絡欠陥が生じてい
る交差領域３０を含んでいる。露光の後現像して、領域
αが開口されたレジストパターン７２を形成する。レジ
ストパターン７２は、開口部に露出された金属を酸化し
て絶縁膜にするためのマスクとして用いられる。First, a process of removing the drain bus line 12 in the intersection region 30 or forming an insulating film will be described. FIG. 5 is a diagram for explaining a defect repairing method for a display device substrate according to the present embodiment. FIG. 6 is a cross-sectional view of the display device substrate taken along the line BB shown in FIG. First, a positive resist is applied to the entire surface of the substrate. Next, using an ultraviolet exposure device equipped with a microscope, spot exposure is performed on a region α surrounded by a broken line shown in FIG. The region α includes the intersecting region 30 where the short circuit defect has occurred. After the exposure, development is performed to form a resist pattern 72 having an opening in the area α. The resist pattern 72 is used as a mask for oxidizing the metal exposed in the opening to form an insulating film.
【００３５】次に、交差領域３０のドレインバスライン
１２を絶縁膜にするために、液相での陽極酸化を行う。
図７は、陽極酸化の方法を模式的に示している。図７に
示すように、電解槽６４内には酒石酸アンモニウムを電
解質（例えば１ｗｔ％）とする電解液６６が貯留されて
いる。電解液６６には、白金（Ｐｔ）等からなる陰極６
８が浸漬されている。陰極６８は、定電流源７４の負極
に接続されている。Next, in order to use the drain bus line 12 in the intersection region 30 as an insulating film, anodization in a liquid phase is performed.
FIG. 7 schematically shows the method of anodic oxidation. As shown in FIG. 7, an electrolytic solution 66 containing ammonium tartrate as an electrolyte (for example, 1 wt%) is stored in the electrolytic bath 64. The electrolytic solution 66 includes a cathode 6 made of platinum (Pt) or the like.
8 is immersed. The cathode 68 is connected to the negative electrode of the constant current source 74.
【００３６】また、電解槽６４内にはＴＦＴ基板２が配
置されている。ＴＦＴ基板２は、ガラス基板６０上に形
成されたドレインバスライン１２等を有している。ま
た、ＴＦＴ基板２の全面には、領域αが開口されたレジ
ストパターン７２がマスクとして形成されている。ドレ
インバスライン１２の領域αは電解液６６に浸漬されて
いる。ドレインバスライン１２端部に形成されたドレイ
ンバスライン端子１３は、定電流源７４の正極に接続さ
れている。なお、ドレインバスライン１２は、Ａｌ、チ
タン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）
等の陽極酸化がされ得る金属層で形成される必要があ
る。The TFT substrate 2 is arranged in the electrolytic bath 64. The TFT substrate 2 has the drain bus lines 12 and the like formed on the glass substrate 60. Further, a resist pattern 72 having an opening in a region α is formed as a mask on the entire surface of the TFT substrate 2. The region α of the drain bus line 12 is immersed in the electrolytic solution 66. The drain bus line terminal 13 formed at the end of the drain bus line 12 is connected to the positive electrode of the constant current source 74. The drain bus line 12 is made of Al, titanium (Ti), tantalum (Ta), molybdenum (Mo).
Etc. needs to be formed of a metal layer that can be anodized.
【００３７】本例では陽極酸化が行われるのは、ドレイ
ンバスライン１２のうち極めて面積の狭い領域α内であ
るため、定電流源７４での電源電流の設定が困難であ
る。このため、電解液６６には、定電流源７４の正極に
接続された補助陽極７６が浸漬されている。補助陽極７
６は、ドレインバスライン１２形成層と同一の積層構造
で形成された金属層７８をガラス基板６１上に有してい
る。金属層７８は、交差領域３０より広い面積の領域に
形成されている。金属層７８の酸化が終了すると、ほぼ
同時に交差領域３０のドレインバスライン１２の酸化が
終了し、このとき両電極間に流れる電流が急激に減少す
るため、両電極間の電流値を測定していれば陽極酸化の
終点を検出できる。In this example, since the anodic oxidation is performed in the region α of the drain bus line 12 having an extremely small area, it is difficult to set the power supply current in the constant current source 74. Therefore, the auxiliary anode 76 connected to the positive electrode of the constant current source 74 is immersed in the electrolytic solution 66. Auxiliary anode 7
6 has a metal layer 78 formed in the same laminated structure as the drain bus line 12 forming layer on the glass substrate 61. The metal layer 78 is formed in a region having a larger area than the intersection region 30. When the oxidation of the metal layer 78 is completed, the oxidation of the drain bus line 12 in the intersection region 30 is completed almost at the same time, and at this time, the current flowing between both electrodes sharply decreases. Therefore, the current value between both electrodes is measured. If so, the end point of anodic oxidation can be detected.
【００３８】交差領域３０のドレインバスライン１２を
陽極として用い、Ｐｔを陰極６８として用いて、例えば
１ｍＡ／ｃｍ2の電流密度で定電流陽極酸化を行う。こ
れにより、交差領域３０のドレインバスライン１２は、
酸化されて絶縁膜になる。Using the drain bus line 12 of the intersection region 30 as an anode and Pt as a cathode 68, constant current anodization is performed at a current density of 1 mA / cm 2 , for example. As a result, the drain bus line 12 in the intersection region 30 is
It is oxidized and becomes an insulating film.
【００３９】一方、気相での陽極酸化を行う場合には、
少なくとも酸素ラジカル（原子状酸素）又は酸素イオン
を含む雰囲気中にＴＦＴ基板２を設置する。本例には、
プラズマの発生領域とＴＦＴ基板２の設置領域とを分離
する構成が適用できるため、短絡欠陥の生じた交差領域
３０のドレインバスライン１２をドライエッチングする
場合に発生する絶縁膜のプラズマ損傷はほとんど発生し
ない。また、ゲートバスライン１０とドレインバスライ
ン１２とを表示領域外で短絡させた後、陽極酸化を行う
ようにすれば、絶縁膜のプラズマ損傷を完全に抑制でき
る。気相で陽極酸化するとき、ドレインバスライン１２
側に正のバイアス電圧を印加すると酸化時間が短縮でき
る。On the other hand, when performing anodic oxidation in the gas phase,
The TFT substrate 2 is placed in an atmosphere containing at least oxygen radicals (atomic oxygen) or oxygen ions. In this example,
Since a configuration in which the plasma generation region and the installation region of the TFT substrate 2 are separated can be applied, the plasma damage to the insulating film that occurs when the drain bus line 12 in the intersection region 30 where the short circuit defect has occurred is dry-etched is almost generated. do not do. Further, if the gate bus line 10 and the drain bus line 12 are short-circuited outside the display area and then anodized, the plasma damage to the insulating film can be completely suppressed. When anodizing in the gas phase, the drain bus line 12
The oxidation time can be shortened by applying a positive bias voltage to the side.
【００４０】以上の手順により、短絡欠陥の生じた交差
領域３０のドレインバスライン１２が酸化されて絶縁膜
になる。交差領域３０のドレインバスライン１２は、上
記陽極酸化に代えて、ウェットエッチングにより除去し
てもよい。ただし、ドレインバスライン１２が複数の金
属の積層構造であるときには、危険な薬品も含めてエッ
チング液を複数用意しなければならない場合がある。ま
た、ドレインバスライン１２は、ＴｉやＴａのようにウ
ェットエッチングが困難な金属層で形成されていること
もある。Through the above procedure, the drain bus line 12 in the intersection region 30 where the short circuit defect has occurred is oxidized and becomes an insulating film. The drain bus line 12 in the intersection region 30 may be removed by wet etching instead of the above anodic oxidation. However, when the drain bus line 12 has a laminated structure of a plurality of metals, it may be necessary to prepare a plurality of etching solutions including dangerous chemicals. Further, the drain bus line 12 may be formed of a metal layer such as Ti or Ta that is difficult to wet-etch.
【００４１】また、交差領域３０のドレインバスライン
１２は、ドライエッチングにより除去してもよい。ただ
し、プラズマに曝されることによりＴＦＴ２６が絶縁破
壊されるおそれがある。また、ドライエッチングに使用
されるエッチングガスは有害であり、ハロゲン原子を含
有しているため、オゾン層を破壊する等の環境の悪化を
もたらすおそれもある。また、ドレインバスライン１２
は、Ｔａのようにドライエッチングが困難な金属層で形
成されていることもある。このため、交差領域３０上の
ドレインバスライン１２を除去又は絶縁膜にする工程で
は、ドレインバスライン１２を形成する金属の種類に基
づいて、陽極酸化法、ウェットエッチング又はドライエ
ッチングのいずれかが用いられる。The drain bus line 12 in the intersection region 30 may be removed by dry etching. However, there is a possibility that the TFT 26 may be dielectrically broken down by being exposed to plasma. Further, the etching gas used for dry etching is harmful and contains a halogen atom, so that there is a risk of degrading the environment such as destroying the ozone layer. In addition, the drain bus line 12
May be formed of a metal layer such as Ta, which is difficult to dry-etch. Therefore, in the step of removing the drain bus line 12 on the intersection region 30 or forming an insulating film, any one of the anodic oxidation method, the wet etching and the dry etching is used depending on the kind of the metal forming the drain bus line 12. To be
【００４２】次に、交差領域３０を迂回してドレインバ
スライン１２を修復する修復配線を形成する工程につい
て説明する。本例では、光ＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（例えばレーザ
ＣＶＤ法）を用いて分岐配線３４の端部と分岐配線３６
の端部との間に修復配線を形成する。レーザＣＶＤ法
は、フォトリソグラフィ工程を必要とせずに微細部の接
続が可能であり、また金属相互間の接着力が優れてい
る。まず、有機金属化合物ガスを真空中に導入してレー
ザ光を分岐配線３４の端部と分岐配線３６の端部との間
に照射し、照射した領域に金属を分離して析出させる。
レーザ光による有機金属化合物の光解離を利用した堆積
方法について説明する。有機金属化合物ガスとしては、
タングステン（Ｗ）、Ｍｏ、クロム（Ｃｒ）等の金属の
カルボニル化合物を用いることができる。成膜条件を以
下に示す。Ａｒをキャリアガス（９０ｃｃ／ｍｉｎ）と
して、金属カルボニル（Ｃｒ(ＣＯ)6）をベルジャに導
入し、圧力を１００ｍＴｏｒｒとする。次に、連続波
（ＣＷ）のＹＡＧレーザ（３５５ｎｍ）を分岐配線３４
の端部と分岐配線３６の端部との間に集光する。例えば
レーザ光の直径が約５μｍのとき、比抵抗５０〜１５０
μΩ・ｃｍの金属薄膜が堆積される。Next, a process of forming a repair wiring for repairing the drain bus line 12 by bypassing the intersection region 30 will be described. In this example, optical CVD (Chemical
An end portion of the branch wiring 34 and the branch wiring 36 are formed by using a vapor deposition method (for example, a laser CVD method).
A repair wiring is formed between the end and the end. The laser CVD method enables connection of fine parts without requiring a photolithography process, and has excellent adhesive force between metals. First, an organometallic compound gas is introduced into a vacuum to irradiate laser light between the ends of the branch wiring 34 and the branch wiring 36, and the metal is separated and deposited in the irradiated region.
A deposition method using photodissociation of an organometallic compound by laser light will be described. As the organometallic compound gas,
A carbonyl compound of a metal such as tungsten (W), Mo or chromium (Cr) can be used. The film forming conditions are shown below. Using Ar as a carrier gas (90 cc / min), metal carbonyl (Cr (CO) 6 ) is introduced into the bell jar, and the pressure is set to 100 mTorr. Next, a continuous wave (CW) YAG laser (355 nm) is connected to the branch wiring 34.
The light is condensed between the end portion of and the end portion of the branch wiring 36. For example, when the diameter of the laser beam is about 5 μm, the specific resistance is 50 to 150.
A metal thin film of μΩ · cm is deposited.
【００４３】金属薄膜により線を描画するときはレーザ
光を走査させる。例えば３．０μｍ／ｓｅｃのスキャン
速度で、比抵抗の最も小さい金属薄膜が堆積される。一
往復の走査により例えば５００ｎｍの膜厚の金属薄膜が
堆積される。When drawing a line with a metal thin film, a laser beam is scanned. For example, the metal thin film having the smallest specific resistance is deposited at a scan speed of 3.0 μm / sec. A metal thin film having a film thickness of, for example, 500 nm is deposited by one reciprocating scan.
【００４４】レーザＣＶＤ法を用いて修復配線を形成す
るときは、図４に示すような分岐配線３４の端部と分岐
配線３６の端部との間の距離の短い構成が有効である。
接続箇所の位置合わせの後、一回のレーザショットで修
復配線を形成できるためである。距離が長いと精密な移
動機構が必要となり、処理時間も長くなる。When the repair wiring is formed by using the laser CVD method, it is effective that the distance between the end of the branch wiring 34 and the end of the branch wiring 36 is short as shown in FIG.
This is because the repair wiring can be formed with one laser shot after the alignment of the connection points. If the distance is long, a precise moving mechanism is required, and the processing time becomes long.
【００４５】上記の手順により分岐配線３４の端部と分
岐配線３６の端部との間に修復配線を形成しても、再び
短絡欠陥が生じることがある。これは、修復配線が、短
絡欠陥の生じた交差領域３０に隣接した領域に形成され
るので、下地のゲートバスライン１０の表面形状が交差
領域３０と類似していることがあり、絶縁膜に交差領域
３０と同様の微視的な構造欠陥が形成されているためで
ある。この短絡欠陥の発生を防止するには、修復配線が
形成される領域の絶縁膜をレーザアニールした後に、上
記の手順により修復配線を形成すればよい。Even if a repair wiring is formed between the end of the branch wiring 34 and the end of the branch wiring 36 by the above procedure, a short circuit defect may occur again. This is because the repair wiring is formed in a region adjacent to the intersecting region 30 in which the short circuit defect has occurred, so that the surface shape of the underlying gate bus line 10 may be similar to that of the intersecting region 30. This is because a microscopic structural defect similar to that of the intersection region 30 is formed. In order to prevent the occurrence of this short-circuit defect, the repair wiring may be formed by the above procedure after laser annealing the insulating film in the region where the repair wiring is formed.
【００４６】以上の手順により、分岐配線３４の端部と
分岐配線３６の端部との間が電気的に接続されて修復配
線が形成され、ドレインバスライン１２が修復される。According to the above procedure, the end of the branch wiring 34 and the end of the branch wiring 36 are electrically connected to each other to form a repair wiring, and the drain bus line 12 is repaired.
【００４７】本実施の形態によれば、交差領域３０のド
レインバスライン１２を除去又は絶縁膜にする際にレー
ザ光が用いられない。このため、金属や無機物が微粒子
として飛散することがなく、乾燥じみや液晶の抵抗率の
低下が生じない。また、超音波洗浄や薬品を用いて微粒
子を除去する工程が不要であるため、ＴＦＴ２６等のデ
バイスが損傷することがない。したがって、表示装置の
製造歩留まりが向上する。さらに、修復配線を形成する
前及び形成した後に、ＴＦＴ基板２を例えば３００℃程
度に加熱する熱処理工程を行うことにより、完成後の高
温寿命試験でも欠陥は再発せず、製造歩留まりと長期信
頼性がさらに向上することが分かった。According to the present embodiment, laser light is not used when removing the drain bus line 12 in the intersection region 30 or forming an insulating film. Therefore, the metal or the inorganic substance does not scatter as fine particles, and the dry smear and the decrease in the resistivity of the liquid crystal do not occur. Further, since the step of removing particles by ultrasonic cleaning or using a chemical is unnecessary, the device such as the TFT 26 is not damaged. Therefore, the manufacturing yield of the display device is improved. Furthermore, by performing a heat treatment step of heating the TFT substrate 2 to, for example, about 300 ° C. before and after forming the repair wiring, defects do not recur in the high temperature life test after completion, and the manufacturing yield and long-term reliability are improved. Was found to improve further.
【００４８】次に、本実施の形態による表示装置用基板
の欠陥修復方法の第１の変形例について図３を参照しつ
つ説明する。本変形例では、修復配線の形成に無電解め
っきを用いている。まず、ＴＦＴ基板２の全面にポジ型
レジストを塗布する。次に、顕微鏡付きの紫外線露光装
置を用いて、分岐配線３４の端部と分岐配線３６の端部
との間の領域をスポット露光する。その後現像して分岐
配線３４の端部と分岐配線３６の端部との間の領域が開
口されたレジストパターンを形成する。Next, a first modified example of the defect repairing method for a display device substrate according to the present embodiment will be described with reference to FIG. In this modification, electroless plating is used to form the repair wiring. First, a positive resist is applied on the entire surface of the TFT substrate 2. Next, an area between the end of the branch wiring 34 and the end of the branch wiring 36 is spot-exposed using an ultraviolet exposure device equipped with a microscope. After that, development is performed to form a resist pattern in which a region between the end of the branch wiring 34 and the end of the branch wiring 36 is opened.
【００４９】レジストパターンの開口部からは、ＳｉＯ
2膜等からなる絶縁膜と分岐配線３４の端部及び分岐配
線３６の端部が露出している。分岐配線３４、３６は、
例えばＴｉ、Ａｌ、Ｔｉがこの順に積層されて形成され
ている。Ｔｉに代えて他の遷移金属が用いられてもよい
し、Ａｌに代えてＡｌと遷移金属との合金が用いられて
もよい。From the opening of the resist pattern, SiO
The insulating film formed of two films, the end of the branch wiring 34, and the end of the branch wiring 36 are exposed. The branch wirings 34 and 36 are
For example, Ti, Al, and Ti are formed by being stacked in this order. Other transition metals may be used instead of Ti, and an alloy of Al and a transition metal may be used instead of Al.
【００５０】ニッケル（Ｎｉ）の無電解めっき液には、
金属塩として硫酸ニッケル（３５ｇ/ｌ）、還元剤とし
て次亜リン酸ナトリウム（３０ｇ/ｌ）、錯化剤として
クエン酸ナトリウム（１０ｇ/ｌ）をそれぞれ主成分と
する溶液が用いられる。溶液のｐＨは例えば５．６〜
５．８とし、溶液の温度は例えば８５℃に調整される。
ＴＦＴ基板２をめっき液に浸漬する前に、塩化スズ溶液
に浸漬する処理を施すと、Ｎｉの析出が起こりやすくな
る。また、ＮｉをＡｌ層に析出させるには、Ａｌ層への
ジンケート処理が必要になる。The electroless plating solution of nickel (Ni) contains
A solution containing nickel sulfate (35 g / l) as a metal salt, sodium hypophosphite (30 g / l) as a reducing agent, and sodium citrate (10 g / l) as a complexing agent is used. The pH of the solution is, for example, 5.6 to
The temperature of the solution is adjusted to, for example, 85 ° C.
If a treatment of immersing in a tin chloride solution is performed before immersing the TFT substrate 2 in the plating solution, Ni is likely to precipitate. Further, in order to deposit Ni on the Al layer, a zincate treatment on the Al layer is required.
【００５１】めっき膜厚は浸漬時間により制御される。
めっき終了後、加熱することにより接着強度が改善され
る。分岐配線３４、３６間が析出金属により完全に接続
される前にめっきを終了し、レーザ光を照射して析出金
属を溶融させることにより修復配線を形成してもよい。
分岐配線３４、３６の各端部間の間隔が広いときには、
この方法を適用すると欠陥修復に要する処理時間が短縮
される。The plating film thickness is controlled by the immersion time.
After the plating is finished, the adhesive strength is improved by heating. The repair wiring may be formed by terminating the plating before completely connecting the branch wirings 34 and 36 with the deposited metal and irradiating laser light to melt the deposited metal.
When the distance between the ends of the branch wirings 34, 36 is wide,
When this method is applied, the processing time required for defect repair is shortened.
【００５２】無電解めっきでは、めっきされる領域はレ
ジストパターンの開口部で画定される。下地の分岐配線
３４、３６にめっきの触媒となる遷移金属を用いると、
分岐配線３４、３６の各端部間がめっき金属で埋められ
る。本変形例は、材料及び設備に要するコストが安価で
ある。なお、電解めっきを用いる場合には、ドレインバ
スライン１２側に負のバイアス電圧を印加すればよい。In electroless plating, the plated area is defined by the openings in the resist pattern. If a transition metal serving as a plating catalyst is used for the underlying branch wirings 34 and 36,
The ends of the branch wirings 34, 36 are filled with plated metal. In this modification, the cost required for materials and equipment is low. When using electroplating, a negative bias voltage may be applied to the drain bus line 12 side.
【００５３】次に、本実施の形態による表示装置用基板
の欠陥修復方法の第２の変形例について図８を用いて説
明する。本変形例では、修復配線の形成にレーザ蒸着法
を用いている。レーザ蒸着法は、分岐配線３４、３６の
各端部間の接続箇所にレーザを位置決めし、Ａｌ等の接
続用金属のフォイル（箔）を分岐配線３４、３６の各端
部間の上方に近接して配置し、フォイル側からレーザを
照射することにより、金属層を分岐配線３４、３６の各
端部間に蒸着させる方法である。Next, a second modification of the defect repairing method for the display device substrate according to the present embodiment will be described with reference to FIG. In this modification, the laser deposition method is used for forming the repair wiring. In the laser vapor deposition method, a laser is positioned at a connection point between the ends of the branch wirings 34 and 36, and a foil (foil) of a connecting metal such as Al is brought close to the upper side between the ends of the branch wirings 34 and 36. In this method, the metal layer is vapor-deposited between the ends of the branch wirings 34 and 36 by irradiating a laser from the foil side.
【００５４】フォイルの代わりに、レーザ光が透過する
ガラス等の基板上に、Ａｌ等を分岐配線３４、３６の各
端部間を接続できる大きさにパターニングした蒸着用基
板８１を使用することもできる。図８に示すように、ガ
ラス基板８０上にＡｌを成膜して分岐配線３４、３６の
各端部間を接続させやすい形状にパターニングし、蒸着
用金属層となるＡｌ層８２を形成する。このとき、ＴＦ
Ｔ基板２との位置合わせに使用する位置合わせ用マーク
（図示せず）もガラス基板８０上にＡｌ層８２と同時に
形成しておく。Ａｌをパターニングする際には、金属製
のシャドウマスクを用いてガラス基板８０上にＡｌを蒸
着させる方法を用いるのが容易である。ガラス基板８０
のＡｌ層８２形成面を分岐配線３４、３６の各端部間の
領域に近接して配置し、ガラス基板８０の裏面側（図中
上方）からレーザ光（図中矢印で示す）をＡｌ層８２に
照射する。これにより、ＡｌがＴＦＴ基板２の分岐配線
３４、３６の各端部間に蒸着され、修復配線が形成され
る。紫外線領域の波長を有するパルスレーザが、最も制
御性に優れた蒸着手段として用いられる。Instead of the foil, it is also possible to use a vapor deposition substrate 81 in which Al or the like is patterned on a substrate, such as glass, through which laser light is transmitted, in such a size that the ends of the branch wirings 34, 36 can be connected. it can. As shown in FIG. 8, an Al film is formed on the glass substrate 80 and patterned into a shape that facilitates connection between the end portions of the branch wirings 34 and 36, thereby forming an Al layer 82 which will be a metal layer for vapor deposition. At this time, TF
An alignment mark (not shown) used for alignment with the T substrate 2 is also formed on the glass substrate 80 at the same time as the Al layer 82. When patterning Al, it is easy to use a method of depositing Al on the glass substrate 80 using a metal shadow mask. Glass substrate 80
The surface on which the Al layer 82 is formed is arranged close to the region between the ends of the branch wirings 34 and 36, and laser light (indicated by an arrow in the drawing) is irradiated with laser light from the back surface side (upper side in the drawing) of the glass substrate 80. Irradiate 82. As a result, Al is vapor-deposited between the ends of the branch wirings 34 and 36 of the TFT substrate 2 to form a repair wiring. A pulsed laser having a wavelength in the ultraviolet region is used as the vapor deposition means with the highest controllability.
【００５５】本変形例では、フォイルやガラス基板８０
をＴＦＴ基板２上に位置決めする際に、三次元の位置合
わせが必要であるが、大気中のプロセスであるため作業
性がよい。また、修復配線を形成する領域を画定するた
めのフォトリソグラフィ工程が不要である。蒸着させる
金属としては、Ａｌ等の低融点の金属を用いるのが容易
であるが制約はない。In this modification, the foil or the glass substrate 80 is used.
Although three-dimensional positioning is required when positioning the wafer on the TFT substrate 2, workability is good because the process is performed in the atmosphere. Further, a photolithography process for defining a region for forming a repair wiring is unnecessary. It is easy to use a metal having a low melting point such as Al as the metal to be vapor-deposited, but there is no restriction.
【００５６】次に、本実施の形態による表示装置用基板
の欠陥修復方法の第３の変形例について説明する。本変
形例では、修復配線の形成に塗布金属法を用いている。
まず、パラジウム（Ｐｄ）や金（Ａｕ）あるいはこれら
を主成分とした微金属粉が有機バインダ中に分散された
ペーストを分岐配線３４の端部と分岐配線３６の端部と
の間の領域にディスペンサを用いて塗布する。次に、塗
布されたペーストに例えばＡｒレーザの第３高調波を絞
って照射する。これにより、ペーストは局部的に加熱さ
れて溶融接続が行われ、分岐配線３４、３６の各端部間
が電気的に接続される。接続後は、有機溶媒を用いて樹
脂を流し去ることにより修復配線が形成される。Next, a third modification of the defect repairing method for a display device substrate according to the present embodiment will be described. In this modification, the coating metal method is used to form the repair wiring.
First, palladium (Pd), gold (Au), or a paste in which fine metal powders containing these as a main component are dispersed in an organic binder is applied to an area between the end portions of the branch wiring 34 and the branch wiring 36. Apply using a dispenser. Next, the applied paste is irradiated with the third harmonic of Ar laser focused, for example. As a result, the paste is locally heated and melted, and the ends of the branch wirings 34, 36 are electrically connected. After the connection, the repair wiring is formed by flowing away the resin using an organic solvent.
【００５７】本変形例では、レーザ径により修復配線の
幅が制御されるため、ペーストを塗布する際の位置精度
は低くてもよい。また、大気中でのプロセスであるため
作業性がよい。さらに、修復配線を形成する領域を画定
するためのフォトリソグラフィ工程が不要である。In this modification, since the width of the repair wiring is controlled by the laser diameter, the positional accuracy when applying the paste may be low. Also, since it is a process in the atmosphere, workability is good. Furthermore, the photolithography process for defining the area where the repair wiring is formed is not necessary.
【００５８】次に、本発明の第２の実施の形態による表
示装置用基板の欠陥修復方法について説明する。本実施
の形態では、ＩＴＯ等からなる画素電極を形成する際に
同時に修復配線を形成する。まず、ガラス基板上に金属
層を成膜してパターニングし、ゲートバスライン及び蓄
積容量バスラインを形成する。次に、基板全面に絶縁膜
を形成する。次に、基板全面にａ−Ｓｉ、ｎ+ａ−Ｓ
ｉ、Ｔｉ、Ａｌ及びＴｉを連続成膜する。次に、ソース
／ドレイン電極及びドレインバスラインを形成する。同
時に、図３に示す第１の実施の形態と同様の分岐配線を
形成する。次に、バスライン間の短絡欠陥を検出する所
定の欠陥検査を行う。本実施の形態では、あるゲートバ
スラインとあるドレインバスラインとの交差領域で生じ
ている短絡欠陥が検出されているものとする。Next, a defect repairing method for the display device substrate according to the second embodiment of the present invention will be described. In this embodiment, the repair wiring is formed at the same time when the pixel electrode made of ITO or the like is formed. First, a metal layer is formed on a glass substrate and patterned to form gate bus lines and storage capacitor bus lines. Next, an insulating film is formed on the entire surface of the substrate. Next, a-Si and n + a-S are formed on the entire surface of the substrate.
i, Ti, Al and Ti are continuously formed. Next, source / drain electrodes and drain bus lines are formed. At the same time, a branch wiring similar to that of the first embodiment shown in FIG. 3 is formed. Next, a predetermined defect inspection for detecting a short circuit defect between the bus lines is performed. In the present embodiment, it is assumed that a short-circuit defect that has occurred in a region where a certain gate bus line and a certain drain bus line intersect is detected.
【００５９】次に、短絡欠陥が生じている交差領域のド
レインバスラインを除去又は絶縁膜にする。ドレインバ
スラインを除去又は絶縁膜にする工程として、第１の実
施の形態と同様に陽極酸化法を用いてもよいし、他の方
法を用いてもよい。次に、基板全面に保護膜を形成す
る。次に、保護膜上にポジ型レジストを塗布してポジ型
レジスト層を形成する。次に、所定のフォトマスクを用
いて露光した後、短絡欠陥が生じた交差領域に隣接する
２つの分岐配線上をスポット露光する。その後現像し、
レジストパターンを形成する。次に、当該レジストパタ
ーンをエッチングマスクとして用いてエッチングし、ソ
ース電極上の保護膜を開口してコンタクトホールを形成
する。同時に、２つの分岐配線上の保護膜を開口してコ
ンタクトホールを形成する。Next, the drain bus line in the intersection region where the short circuit defect has occurred is removed or made into an insulating film. As the step of removing the drain bus line or forming the insulating film, the anodic oxidation method may be used as in the first embodiment, or another method may be used. Next, a protective film is formed on the entire surface of the substrate. Next, a positive resist is applied on the protective film to form a positive resist layer. Next, after performing exposure using a predetermined photomask, spot exposure is performed on the two branch wirings adjacent to the intersecting region where the short circuit defect has occurred. Then develop
A resist pattern is formed. Next, etching is performed using the resist pattern as an etching mask to open the protective film on the source electrode to form a contact hole. At the same time, the protective film on the two branch wirings is opened to form a contact hole.
【００６０】次に、例えばＩＴＯを基板全面に成膜して
ＩＴＯ層を形成する。次に、ＩＴＯ層上に、ネガ型レジ
ストを塗布してネガ型レジスト層を形成する。次に、所
定のフォトマスクを用いて露光した後、短絡欠陥が生じ
た交差領域に隣接する分岐配線上の両コンタクトホール
間をスポット露光する。その後現像し、レジストパター
ンを形成する。次に、当該レジストパターンをエッチン
グマスクとして用いてエッチングし、コンタクトホール
を介してソース電極に電気的に接続される画素電極を画
素毎に形成する。同時に、分岐配線上のコンタクトホー
ル間に修復配線を形成する。これにより、交差領域で除
去又は絶縁膜にされたドレインバスラインが修復され
る。以上の手順により、ドレインバスラインとゲートバ
スラインとの間に生じた短絡欠陥を修復できる。本実施
の形態によれば、第１の実施の形態と同様の効果を奏す
るとともに、修復配線を画素電極と同時に形成できるた
め、製造工程を減少させることができる。Next, for example, ITO is formed on the entire surface of the substrate to form an ITO layer. Next, a negative resist is applied on the ITO layer to form a negative resist layer. Next, after performing exposure using a predetermined photomask, spot exposure is performed between both contact holes on the branch wiring adjacent to the intersecting region where the short circuit defect has occurred. After that, development is performed to form a resist pattern. Next, using the resist pattern as an etching mask, etching is performed to form a pixel electrode that is electrically connected to the source electrode through the contact hole for each pixel. At the same time, a repair wiring is formed between the contact holes on the branch wiring. As a result, the drain bus line removed or made into the insulating film in the intersection region is repaired. By the above procedure, the short-circuit defect generated between the drain bus line and the gate bus line can be repaired. According to the present embodiment, the same effect as that of the first embodiment can be obtained, and since the repair wiring can be formed at the same time as the pixel electrode, the number of manufacturing steps can be reduced.
【００６１】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態では、ボト
ムゲート構造のＴＦＴを備えた液晶表示装置を例に挙げ
たが、本発明はこれに限らず、トップゲート構造のＴＦ
Ｔを備えた液晶表示装置にも適用できる。The present invention is not limited to the above embodiment, but various modifications can be made. For example, in the above-described embodiment, the liquid crystal display device including the bottom-gate TFT is described as an example, but the present invention is not limited to this, and the top-gate TF is used.
It can also be applied to a liquid crystal display device having T.
【００６２】また、上記実施の形態では液晶表示装置を
例に挙げたが、本発明はこれに限らず、有機ＥＬ表示装
置や無機ＥＬ表示装置等の他の表示装置にも適用でき
る。Further, although the liquid crystal display device is taken as an example in the above-mentioned embodiment, the present invention is not limited to this, and can be applied to other display devices such as an organic EL display device and an inorganic EL display device.
【００６３】以上説明した実施の形態による表示装置用
基板及びそれを備えた液晶表示装置及びその欠陥修復方
法は、以下のようにまとめられる。
（付記１）基板上に並列して形成された複数の第１のバ
スラインと、前記第１のバスライン上に形成された絶縁
膜を介して前記第１のバスラインに交差し、並列して形
成された複数の第２のバスラインと、前記第２のバスラ
インから分岐して、基板面に垂直方向に見て前記第１の
バスラインの一側部と所定の間隙を介して対向する端部
を備えた第１の分岐配線と、前記第２のバスラインから
分岐して、基板面に垂直方向に見て前記第１のバスライ
ンの他側部と所定の間隙を介して対向する端部を備えた
第２の分岐配線とを有することを特徴とする表示装置用
基板。The display device substrate, the liquid crystal display device including the same, and the defect repairing method according to the above-described embodiments are summarized as follows. (Supplementary Note 1) A plurality of first bus lines formed in parallel on the substrate and a plurality of first bus lines intersecting and parallel to the first bus line via an insulating film formed on the first bus line. A plurality of second bus lines that are formed by branching from the second bus line and facing one side portion of the first bus line through a predetermined gap when viewed in a direction perpendicular to the substrate surface. And a first branch wiring having an end portion that branches from the second bus line and faces the other side portion of the first bus line through a predetermined gap when viewed in a direction perpendicular to the substrate surface. And a second branch wiring provided with an end portion of the display device substrate.
【００６４】（付記２）付記１記載の表示装置用基板に
おいて、前記第１及び第２の分岐配線は、前記第２のバ
スラインと同一の形成材料で形成されていることを特徴
とする表示装置用基板。(Supplementary Note 2) In the display device substrate as set forth in Supplementary Note 1, the first and second branch wirings are formed of the same forming material as that of the second bus line. Substrate for equipment.
【００６５】（付記３）付記１又は２に記載の表示装置
用基板において、前記第１のバスラインは、前記一側部
と前記他側部との間の幅が他の領域より細い幅細領域を
有していることを特徴とする表示装置用基板。(Supplementary Note 3) In the display device substrate according to Supplementary Note 1 or 2, the first bus line has a width between the one side portion and the other side portion that is narrower than other regions. A substrate for a display device having a region.
【００６６】（付記４）一対の基板と、前記一対の基板
間に封止された液晶とを有する液晶表示装置であって、
前記基板の一方に、付記１乃至３のいずれか１項に記載
の表示装置用基板が用いられていることを特徴とする液
晶表示装置。(Supplementary Note 4) A liquid crystal display device comprising a pair of substrates and a liquid crystal sealed between the pair of substrates,
4. A liquid crystal display device, wherein the display device substrate according to any one of appendices 1 to 3 is used on one of the substrates.
【００６７】（付記５）基板上に形成された第１のバス
ラインと、前記第１のバスライン上に形成された絶縁膜
を介して交差領域で前記第１のバスラインに交差する第
２のバスラインとの間に生じた短絡欠陥を修復する表示
装置用基板の欠陥修復方法において、前記交差領域の前
記第２のバスラインを除去又は絶縁物にする、又は切り
離す第１の工程と、前記交差領域を迂回して、前記第２
のバスラインを修復する修復配線を形成する第２の工程
とを有することを特徴とする表示装置用基板の欠陥修復
方法。(Supplementary Note 5) A second bus line formed on the substrate and a second bus line that intersects the first bus line at an intersection region via an insulating film formed on the first bus line. In the defect repairing method for a display device substrate for repairing a short-circuit defect generated between the second bus line and the bus line, a first step of removing or making the second bus line in the intersecting region an insulator, or cutting off the insulator. Bypassing the intersection area, the second
And a second step of forming repair wiring for repairing the bus line.
【００６８】（付記６）付記５記載の表示装置用基板の
欠陥修復方法において、前記第１の工程は、陽極酸化を
行って前記交差領域の前記第２のバスラインを絶縁物に
することを特徴とする表示装置用基板の欠陥修復方法。(Supplementary Note 6) In the defect repairing method for a display device substrate according to Supplementary Note 5, the first step is to perform anodic oxidation to make the second bus line in the intersection region an insulator. A method for repairing defects in a display device substrate.
【００６９】（付記７）付記６記載の表示装置用基板の
欠陥修復方法において、前記陽極酸化は液相で行うこと
を特徴とする表示装置用基板の欠陥修復方法。(Supplementary Note 7) The defect repairing method for a display device substrate according to Supplementary Note 6, wherein the anodization is performed in a liquid phase.
【００７０】（付記８）付記６記載の表示装置用基板の
欠陥修復方法において、前記陽極酸化は気相で行うこと
を特徴とする表示装置用基板の欠陥修復方法。(Supplementary Note 8) The defect repairing method for a display device substrate according to Supplementary Note 6, wherein the anodization is performed in a vapor phase.
【００７１】（付記９）付記５乃至８のいずれか１項に
記載の表示装置用基板の欠陥修復方法において、前記修
復配線は、光ＣＶＤ法を用いて形成することを特徴とす
る表示装置用基板の欠陥修復方法。(Supplementary note 9) In the defect repairing method for a display device substrate according to any one of supplementary notes 5 to 8, the repair wiring is formed by using a photo-CVD method. Substrate defect repair method.
【００７２】（付記１０）付記９記載の表示装置用基板
の欠陥修復方法において、前記修復配線は、レーザＣＶ
Ｄ法を用いて形成することを特徴とする表示装置用基板
の欠陥修復方法。(Supplementary Note 10) In the defect repairing method for a display device substrate according to Supplementary Note 9, the repair wiring is a laser CV.
A method for repairing defects in a display device substrate, which is characterized in that it is formed by using the D method.
【００７３】（付記１１）付記５乃至８のいずれか１項
に記載の表示装置用基板の欠陥修復方法において、前記
修復配線は、無電解めっき法又は電解めっき法を用いて
形成することを特徴とする表示装置用基板の欠陥修復方
法。(Supplementary Note 11) In the defect repairing method for a display device substrate according to any one of Supplementary Notes 5 to 8, the repair wiring is formed by an electroless plating method or an electrolytic plating method. A method for repairing defects in a display device substrate.
【００７４】（付記１２）付記５乃至８のいずれか１項
に記載の表示装置用基板の欠陥修復方法において、前記
修復配線は、レーザ蒸着法を用いて形成することを特徴
とする表示装置用基板の欠陥修復方法。(Supplementary Note 12) In the defect repairing method for a display device substrate according to any one of Supplementary Notes 5 to 8, the repair wiring is formed by a laser deposition method. Substrate defect repair method.
【００７５】（付記１３）付記５乃至８のいずれか１項
に記載の表示装置用基板の欠陥修復方法において、前記
修復配線は、塗布金属法を用いて形成することを特徴と
する表示装置用基板の欠陥修復方法。(Supplementary note 13) In the defect repairing method for a display device substrate according to any one of supplementary notes 5 to 8, the repair wiring is formed by a coating metal method. Substrate defect repair method.
【００７６】（付記１４）付記５乃至１３のいずれか１
項に記載の表示装置用基板の欠陥修復方法において、前
記第２の工程の前に、前記絶縁膜をレーザアニールする
工程をさらに有することを特徴とする表示装置用基板の
欠陥修復方法。(Supplementary Note 14) Any one of Supplementary Notes 5 to 13
5. The defect repairing method for a display device substrate according to the item 1, further comprising a step of laser annealing the insulating film before the second step.
【００７７】（付記１５）付記５乃至１４のいずれか１
項に記載の表示装置用基板の欠陥修復方法において、前
記第２の工程の前に、前記第２のバスライン上に保護膜
を形成する工程をさらに有し、前記修復配線は、画素電
極と同時に形成されることを特徴とする表示装置用基板
の欠陥修復方法。(Supplementary Note 15) Any one of Supplementary Notes 5 to 14
The method for repairing a defect of a display device substrate according to the item 1, further comprising a step of forming a protective film on the second bus line before the second step, wherein the repair wiring includes a pixel electrode. A method for repairing defects in a substrate for a display device, which is formed simultaneously.
【００７８】（付記１６）付記５乃至１５のいずれか１
項に記載の表示装置用基板の欠陥修復方法において、前
記表示装置用基板として、付記１乃至３のいずれか１項
に記載の表示装置用基板を用いることを特徴とする表示
装置用基板の欠陥修復方法。(Supplementary Note 16) Any one of Supplementary Notes 5 to 15
In the defect repairing method for a display device substrate according to the item, the display device substrate according to any one of appendices 1 to 3 is used as the display device substrate. How to repair.
【００７９】[0079]
【発明の効果】以上の通り、本発明によれば、バスライ
ン間に生じた短絡欠陥を容易に修復でき、低コストで製
造歩留まりの高い表示装置用基板及びそれを備えた液晶
表示装置及びその欠陥修復方法を実現できる。As described above, according to the present invention, a short circuit defect generated between bus lines can be easily repaired, a display device substrate at a low cost and a high manufacturing yield, a liquid crystal display device including the same, and the same. A defect repair method can be realized.
【図１】本発明の第１の実施の形態による液晶表示装置
の構成を示す図である。FIG. 1 is a diagram showing a configuration of a liquid crystal display device according to a first embodiment of the present invention.
【図２】本発明の第１の実施の形態による表示装置用基
板の等価回路を示す図である。FIG. 2 is a diagram showing an equivalent circuit of the display device substrate according to the first embodiment of the present invention.
【図３】本発明の第１の実施の形態による表示装置用基
板の構成を示す図である。FIG. 3 is a diagram showing a configuration of a display device substrate according to a first embodiment of the present invention.
【図４】本発明の第１の実施の形態による表示装置用基
板の構成の変形例を示す図である。FIG. 4 is a diagram showing a modification of the configuration of the display device substrate according to the first embodiment of the present invention.
【図５】本発明の第１の実施の形態による表示装置用基
板の欠陥修復方法を説明する図である。FIG. 5 is a diagram illustrating a defect repairing method for a display device substrate according to the first embodiment of the present invention.
【図６】本発明の第１の実施の形態による表示装置用基
板の欠陥修復方法を説明する図である。FIG. 6 is a diagram illustrating a defect repairing method for a display device substrate according to the first embodiment of the present invention.
【図７】本発明の第１の実施の形態による表示装置用基
板の欠陥修復方法を説明する図である。FIG. 7 is a diagram illustrating a defect repairing method for a display device substrate according to the first embodiment of the present invention.
【図８】本発明の第１の実施の形態による表示装置用基
板の欠陥修復方法の第２の変形例を説明する図である。FIG. 8 is a diagram illustrating a second modified example of the defect repairing method for a display device substrate according to the first embodiment of the present invention.
【図９】従来の液晶表示装置用基板の構成を示す図であ
る。FIG. 9 is a diagram showing a configuration of a conventional liquid crystal display device substrate.
【図１０】従来の液晶表示装置用基板の他の構成を示す
図である。FIG. 10 is a diagram showing another configuration of a conventional liquid crystal display device substrate.
【図１１】従来の液晶表示装置用基板の構成を示す断面
図である。FIG. 11 is a cross-sectional view showing a configuration of a conventional liquid crystal display device substrate.
【図１２】従来の液晶表示装置用基板の構成を示す図で
ある。FIG. 12 is a diagram showing a configuration of a conventional liquid crystal display device substrate.
【図１３】従来の液晶表示装置用基板の構成を示す図で
ある。FIG. 13 is a diagram showing a configuration of a conventional liquid crystal display device substrate.
【符号の説明】 ２ ＴＦＴ基板 ３ バックライトユニット ４ 対向基板 ５ ゲートバスライン駆動回路 ６ ドレインバスライン駆動回路 ７ 制御回路 ８、９ 偏光板 １０ ゲートバスライン １２ ドレインバスライン １３ ドレインバスライン端子 １４ 蓄積容量バスライン １６ ゲート電極 １８ ドレイン電極 ２０ ソース電極 ２２ コンタクトホール ２４ 画素電極 ２６ ＴＦＴ ３０、３２ 交差領域 ３４、３６、３８、４０ 分岐配線 ６０、６１ ガラス基板 ６４ 電解槽 ６６ 電解液 ６８ 陰極 ７０ 絶縁膜 ７２ レジストパターン ７４ 定電流源 ７６ 補助陽極 ７８ 金属層 ８０ ガラス基板 ８１ 蒸着用基板 ８２ Ａｌ層[Explanation of symbols] 2 TFT substrate 3 backlight unit 4 Counter substrate 5 gate bus line drive circuit 6 Drain bus line drive circuit 7 control circuit 8, 9 Polarizer 10 gate bus lines 12 Drain bus line 13 Drain bus line terminal 14 Storage capacity bus line 16 gate electrode 18 Drain electrode 20 Source electrode 22 Contact holes 24 pixel electrodes 26 TFT 30, 32 intersection area 34, 36, 38, 40 Branch wiring 60, 61 glass substrate 64 electrolyzer 66 Electrolyte 68 cathode 70 Insulating film 72 resist pattern 74 constant current source 76 Auxiliary anode 78 Metal layer 80 glass substrate 81 Deposition substrate 82 Al layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/1368 Ｇ０２Ｆ 1/1368 ５Ｇ４３５ Ｇ０９Ｆ 9/00 ３５２ Ｇ０９Ｆ 9/00 ３５２ 9/35 9/35 (72)発明者 小沢 清 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H088 FA14 HA04 HA08 MA20 2H092 GA26 HA06 JA26 JB32 JB38 JB73 KB04 MA04 MA09 MA10 MA11 MA12 MA14 MA15 MA18 MA21 MA24 MA29 MA30 MA48 MA50 MA52 NA16 NA29 PA06 4K029 AA09 AA24 BA03 BB03 BC03 BD00 CA01 DB20 4K030 AA12 BA06 BA12 BA20 CA06 CA12 FA07 LA18 5C094 AA41 AA42 AA43 AA44 BA03 BA43 CA19 DA15 EA04 EA07 GB10 5G435 AA17 BB12 CC09 EE37 KK05 KK09 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G02F 1/1368 G02F 1/1368 5G435 G09F 9/00 352 G09F 9/00 352 9/35 9/35 (72 ) Inventor Kiyoshi Ozawa 4-1-1 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa F-term inside Fujitsu Limited (reference) 2H088 FA14 HA04 HA08 MA20 2H092 GA26 HA06 JA26 JB32 JB38 JB73 KB04 MA04 MA09 MA10 MA11 MA12 MA14 MA15 MA18 MA21 MA24 MA29 MA30 MA48 MA50 MA52 NA16 NA29 PA06 4K029 AA09 AA24 BA03 BB03 BC03 BD00 CA01 DB20 4K030 AA12 BA06 BA12 BA20 CA06 CA12 FA07 LA18 5C094 AA41 AA42 AA43 AA44 BA03 BA43 CA43 DA15 EA04 EA07 GB17BBK12G17BB12A17 GB17BB12A17
Claims (10)
バスラインと、 前記第１のバスライン上に形成された絶縁膜を介して前
記第１のバスラインに交差し、並列して形成された複数
の第２のバスラインと、 前記第２のバスラインから分岐して、基板面に垂直方向
に見て前記第１のバスラインの一側部と所定の間隙を介
して対向する端部を備えた第１の分岐配線と、 前記第２のバスラインから分岐して、基板面に垂直方向
に見て前記第１のバスラインの他側部と所定の間隙を介
して対向する端部を備えた第２の分岐配線とを有するこ
とを特徴とする表示装置用基板。1. A plurality of first bus lines formed in parallel on a substrate, and a plurality of first bus lines which intersect with the first bus line via an insulating film formed on the first bus line and which are arranged in parallel. A plurality of second bus lines formed by dividing the second bus line into a predetermined gap with one side of the first bus line when viewed in a direction perpendicular to the substrate surface. A first branch wiring having opposite ends; and a second branch line branching from the second bus line and seen from a direction perpendicular to the substrate surface with the other side portion of the first bus line via a predetermined gap. And a second branch wiring having opposite end portions, the display device substrate.
間の幅が他の領域より細い幅細領域を有していることを
特徴とする表示装置用基板。2. The display device substrate according to claim 1, wherein the first bus line has a narrow region in which a width between the one side portion and the other side portion is narrower than other regions. A display device substrate.
れた液晶とを有する液晶表示装置であって、 前記基板の一方に、請求項１又は２に記載の表示装置用
基板が用いられていることを特徴とする液晶表示装置。3. A liquid crystal display device comprising a pair of substrates and a liquid crystal sealed between the pair of substrates, wherein the display device substrate according to claim 1 or 2 is provided on one of the substrates. A liquid crystal display device characterized by being used.
前記第１のバスライン上に形成された絶縁膜を介して交
差領域で前記第１のバスラインに交差する第２のバスラ
インとの間に生じた短絡欠陥を修復する表示装置用基板
の欠陥修復方法において、 前記交差領域の前記第２のバスラインを除去又は絶縁物
にする、又は切り離す第１の工程と、 前記交差領域を迂回して、前記第２のバスラインを修復
する修復配線を形成する第２の工程とを有することを特
徴とする表示装置用基板の欠陥修復方法。4. A first bus line formed on the substrate,
Defects in a substrate for a display device for repairing a short-circuit defect generated between a second bus line intersecting the first bus line in an intersection region through an insulating film formed on the first bus line. In the repair method, a first step of removing or making the second bus line in the intersecting region an insulator, or separating, and a repair wiring for bypassing the intersecting region and repairing the second bus line And a second step of forming the same.
方法において、 前記第１の工程は、陽極酸化を行って前記交差領域の前
記第２のバスラインを絶縁物にすることを特徴とする表
示装置用基板の欠陥修復方法。5. The defect repairing method for a display device substrate according to claim 4, wherein in the first step, anodic oxidation is performed to make the second bus line in the intersection region an insulator. A method for repairing defects in a display device substrate.
欠陥修復方法において、 前記修復配線は、光ＣＶＤ法を用いて形成することを特
徴とする表示装置用基板の欠陥修復方法。6. The defect repairing method for a display device substrate according to claim 4 or 5, wherein the repair wiring is formed by using a photo-CVD method.
欠陥修復方法において、 前記修復配線は、無電解めっき法又は電解めっき法を用
いて形成することを特徴とする表示装置用基板の欠陥修
復方法。7. The display device substrate according to claim 4, wherein the repair wiring is formed by an electroless plating method or an electrolytic plating method. Defect repair method.
欠陥修復方法において、 前記修復配線は、レーザ蒸着法を用いて形成することを
特徴とする表示装置用基板の欠陥修復方法。8. The defect repairing method for a display device substrate according to claim 4 or 5, wherein the repair wiring is formed by a laser deposition method.
欠陥修復方法において、 前記修復配線は、塗布金属法を用いて形成することを特
徴とする表示装置用基板の欠陥修復方法。9. The defect repairing method for a display device substrate according to claim 4, wherein the repair wiring is formed by a coating metal method.
表示装置用基板の欠陥修復方法において、 前記表示装置用基板として、請求項１又は２に記載の表
示装置用基板を用いることを特徴とする表示装置用基板
の欠陥修復方法。10. The defect repairing method for a display device substrate according to claim 4, wherein the display device substrate according to claim 1 or 2 is used as the display device substrate. A method for repairing a defect in a display device substrate, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047183A JP4076356B2 (en) | 2002-02-22 | 2002-02-22 | Display device substrate, liquid crystal display device including the same, and defect repair method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047183A JP4076356B2 (en) | 2002-02-22 | 2002-02-22 | Display device substrate, liquid crystal display device including the same, and defect repair method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003248439A true JP2003248439A (en) | 2003-09-05 |
| JP4076356B2 JP4076356B2 (en) | 2008-04-16 |
Family
ID=28660310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002047183A Expired - Fee Related JP4076356B2 (en) | 2002-02-22 | 2002-02-22 | Display device substrate, liquid crystal display device including the same, and defect repair method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4076356B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006276369A (en) * | 2005-03-29 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | Liquid crystal display device and its manufacturing method |
| JP2007292879A (en) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | Liquid crystal display device |
| WO2008026352A1 (en) * | 2006-09-01 | 2008-03-06 | Sharp Kabushiki Kaisha | Method for manufacturing display and display |
| JP2008281828A (en) * | 2007-05-11 | 2008-11-20 | Sony Corp | Display device and electronic apparatus |
| JP2009258653A (en) * | 2008-03-26 | 2009-11-05 | Sony Corp | Image display device, and restoration method of short circuit fault |
| JP2010044353A (en) * | 2008-08-14 | 2010-02-25 | Samsung Mobile Display Co Ltd | Structure for repairing line defect of organic light emitting display and method of repairing it |
| WO2010089919A1 (en) * | 2009-02-04 | 2010-08-12 | ソニー株式会社 | Image display device and method for repairing short-circuit failure |
| JP2013210648A (en) * | 2013-05-14 | 2013-10-10 | Sony Corp | Display device and method for manufacturing the same |
| CN111129036A (en) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | Array substrate, preparation method thereof and display panel |
-
2002
- 2002-02-22 JP JP2002047183A patent/JP4076356B2/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4517916B2 (en) * | 2005-03-29 | 2010-08-04 | エプソンイメージングデバイス株式会社 | Manufacturing method of liquid crystal display device |
| JP2006276369A (en) * | 2005-03-29 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | Liquid crystal display device and its manufacturing method |
| JP2007292879A (en) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | Liquid crystal display device |
| WO2008026352A1 (en) * | 2006-09-01 | 2008-03-06 | Sharp Kabushiki Kaisha | Method for manufacturing display and display |
| JP2008281828A (en) * | 2007-05-11 | 2008-11-20 | Sony Corp | Display device and electronic apparatus |
| US8913091B2 (en) | 2008-03-26 | 2014-12-16 | Sony Corporation | Image display device and method for repairing short circuit failure |
| JP2009258653A (en) * | 2008-03-26 | 2009-11-05 | Sony Corp | Image display device, and restoration method of short circuit fault |
| US9501977B2 (en) | 2008-03-26 | 2016-11-22 | Sony Corporation | Image display device and method for repairing short circuit failure |
| US10276645B2 (en) | 2008-03-26 | 2019-04-30 | Sony Corporation | Image display device and method for repairing short circuit failure |
| JP2010044353A (en) * | 2008-08-14 | 2010-02-25 | Samsung Mobile Display Co Ltd | Structure for repairing line defect of organic light emitting display and method of repairing it |
| US8227977B2 (en) | 2008-08-14 | 2012-07-24 | Samsung Mobile Display Co., Ltd. | Structure for repairing a line defect of an organic light emitting display and a method of repairing the defect |
| TWI409945B (en) * | 2008-08-14 | 2013-09-21 | Samsung Display Co Ltd | Structure for repairing a line defect of an organic light emitting display and a method of repairing the defect |
| WO2010089919A1 (en) * | 2009-02-04 | 2010-08-12 | ソニー株式会社 | Image display device and method for repairing short-circuit failure |
| TWI453910B (en) * | 2009-02-04 | 2014-09-21 | Sony Corp | Image display device and repair method of short circuit accident |
| US10707291B2 (en) | 2009-02-04 | 2020-07-07 | Sony Corporation | Image display device and method for repairing short circuit failure |
| JP2013210648A (en) * | 2013-05-14 | 2013-10-10 | Sony Corp | Display device and method for manufacturing the same |
| CN111129036A (en) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | Array substrate, preparation method thereof and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4076356B2 (en) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798032B2 (en) | Metal film pattern and manufacturing method thereof | |
| KR100583979B1 (en) | Liquid crystal display and method for fabricating the same | |
| US8969876B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR20030082651A (en) | Thin film transistor array substrate and method of manufacturing the same | |
| CN102116984A (en) | Liquid crystal display device and method for fabricating the same | |
| TW200305742A (en) | Array substrate and its manufacturing | |
| JP2001094238A (en) | Method for manufacturing metal wiring and wiring board provided with the metal wiring | |
| US20110136277A1 (en) | Method of fabricating liquid crystal display device | |
| US20120105758A1 (en) | Liquid crystal panel, manufacture method and repair method thereof | |
| US7428032B2 (en) | Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof | |
| JP3567142B2 (en) | Metal wiring and active matrix substrate using the same | |
| KR100377440B1 (en) | Metal line, method for fabricating the metal line, thin film transistor employing the metal line and display device | |
| US20180019263A1 (en) | Array substrate, method for manufacturing the array substrate, and display device | |
| JP4076356B2 (en) | Display device substrate, liquid crystal display device including the same, and defect repair method thereof | |
| KR20000076864A (en) | Method for manufacturing an active element array substrate | |
| US20170017131A1 (en) | Electronic device, method of manufacturing same and method of repairing same | |
| US6476881B2 (en) | Liquid crystal display device and defect repairing method therefor | |
| JP2009163247A (en) | High-performance display apparatus and method for manufacturing the same | |
| US20030123009A1 (en) | Array substrate for IPS mode liquid crystal display device and fabricating method for the same | |
| US7501296B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| JP2002268089A (en) | Liquid crystal display device and defect restoring method therefor | |
| CN102163575A (en) | Display device and manufacturing method thereof | |
| US6802985B1 (en) | Method for fabricating metal wirings | |
| KR20160134902A (en) | Repair method of display substrate and display substrate repaired by the method | |
| KR100769162B1 (en) | Liquid Crystal Display Device And Method For Fabricating The Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080129 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |