JP2003241755A - 音源装置 - Google Patents

Abstract

(57)【要約】 【課題】 バッファを増設することなくコーデック機能
を有させるようにする。 【解決手段】 波形メモリからＣＰＵが直接波形データ
を読出／書込する際のＣＰＵアクセスバッファとして、
ＦＩＦＯを分割した領域４１ａを使用する。ＣＰＵが音
源部に入力されたオーディオデータを扱うための出力コ
ーデックバッファと入力コーデックバッファとして、Ｆ
ＩＦＯを分割した領域４１ｂ，４１ｃを使用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、波形メモリへ制御
手段がアクセスすることのできる音源装置に関するもの
である。

【０００２】

【従来の技術】従来より、発音しようとするピッチに応
じて波形メモリから読み出した波形データに基づいて楽
音を生成するようにした波形メモリ音源が知られてい
る。このような波形メモリ音源を内蔵する従来の楽音生
成装置における音源部の構成例を図９に示す。図９にお
いて、波形メモリ１２１は読み書き可能なＳＤＲＡＭ
（SynchronousDRAM）により構成されており、複数の短
期間のサンプリング波形が記憶されている。音源部１２
０では、波形メモリ１２１から読み出された波形データ
に基づいて楽音を生成している。楽音を生成する際に、
楽音生成装置における図示しないＣＰＵ（Central Proc
essing Unit）は音源制御レジスタ１３０に各種音源パ
ラメータ情報を供給すると共に、発音の開始指示を出
す。この音源パラメータ情報はＣＰＵからデータバス
（DATA102）を介して音源制御レジスタ１３０に供給さ
れ、音源制御レジスタ１３０においてＣＰＵからアドレ
スバス（AD102）を介して与えられるアドレスで示され
るレジスタに格納される。

【０００３】音源パラメータ情報は、割り当てチャンネ
ル、波形メモリ読み出しピッチ（周波数ナンバ）、波形
メモリ読み出し区間、エンベロープパラメータ、ミキサ
１３３に対する設定情報、およびエフェクト用係数など
がある。この内の波形メモリ読み出し区間パラメータ
は、読み出す波形データの開始アドレスＡＳおよびその
データ長ＬＰＡとされる。音源制御レジスタ１３０およ
び読出書込回路１３１は、処理Ａ、処理Ｂ、取り込み処
理、補間処理、およびＸアクセス処理の５つの処理を行
なうことにより各チャンネルの楽音を生成している。各
処理の概要は次の通りである。処理Ａは、音源制御レジ
スタ１３０から供給される波形データの開始アドレスＡ
Ｓおよびそのデータ長ＬＰＡやピッチＰＩＴＣＨ等の情
報に基づいて、楽音生成のために時分割チャンネルタイ
ミングにしたがって各チャンネルの波形データ読出アド
レスを作成する処理である。各チャンネルの波形データ
読出アドレスは相対アドレスであり、読出書込回路１３
１内の図示しないレジスタに保持される。処理Ｂは、読
出書込回路１３１において実行される処理であり、時分
割チャンネルタイミングとは異なるチャンネルのタイミ
ングで、波形メモリ１２１に対応する絶対アドレスの波
形データ読出アドレスに変換して、この波形データ読出
アドレスをアドレスバス（AD101）を介して波形メモリ
１２１に供給する処理である。

【０００４】また、取り込み処理は、読出書込回路１３
１により実行される処理であり、処理Ｂにより波形メモ
リ１２１に供給された波形データ読出アドレスにしたが
って読み出された波形データをデータバス（DATA101）
を介して取り込み、各チャンネル別に内蔵する波形バッ
ファに書き込む処理である。補間処理は、読出書込回路
１３１における図示しない補間回路により実行される処
理であり、時分割チャンネルタイミングにしたがって、
波形バッファから各チャンネルの波形サンプルを読み出
し、補間を行なって各チャンネルの波形データを生成し
て時分割で出力する処理である。補間された波形データ
は、読出書込回路１３１からＥＧ付与回路１３２に供給
される。

【０００５】Ｘアクセス処理は、音源制御レジスタ１３
０に内蔵されているＸアクセス回路１４０の制御の基で
実行される処理であり、前述した処理Ｂや取り込み処理
において処理を行うタイムスロットが空いた際に、その
タイムスロットで、ＣＰＵが波形メモリ１２１から波形
データを読出／書込する処理、および、ミキサ１３３か
ら出力されたミキシングされた波形データを波形メモリ
１２１へ書き込む処理である。ＣＰＵが波形メモリ１２
１から波形データを読み出すＸアクセス処理の際には、
ＣＰＵはＸアクセス回路１４０に内蔵されたＸＡレジス
タ１４２を指定するアドレスをアドレスバス（AD102）
へ出力して、ＸＡレジスタ１４２にデータバス（DATA10
2）へ出力した波形データ読出アドレスを書き込む。読
出書込回路１３１は、処理Ｂや取り込み処理において空
いたタイムスロットを使用して、波形メモリ１２１にＸ
Ａレジスタ１４２に書き込まれた波形データ読出アドレ
スをアドレスバス（AD101）を介して供給する。この際
に、読出書込回路１３１は、リードイネーブル信号も波
形メモリ１２１に供給する。

【０００６】これにより波形メモリ１２１から供給され
たアドレスに従ってデータバス（DATA101）上に波形デ
ータが読み出される。この波形データは、読出書込回路
１３１を介してＸアクセス回路１４０に内蔵されている
ＦＩＦＯ（First In First Out）１４１に書き込まれ
る。ＦＩＦＯ１４１は先入れ先出し方式のバッファメモ
リである。ＣＰＵは読み出された波形データがＦＩＦＯ
１４１に所定量書き込まれた際に、ＣＰＵの動作タイミ
ングでＦＩＦＯ１４１を指定するアドレスをアドレスバ
ス（AD102）へ出力して、ＦＩＦＯ１４１からその波形
データをデータバス（DATA102）を介して読み出す。

【０００７】また、ＣＰＵはＸアクセス回路１４０へ読
み出す波形データの開始アドレスとデータ長の情報を供
給し、Ｘアクセス回路１４０は波形メモリ１２１からデ
ータを読み出す毎に開始アドレスからデータ長に対応す
るまで順次アドレスをインクリメントして連続する波形
データ読出アドレスを発生する。この波形データ読出ア
ドレスは内蔵するＸＡレジスタ１４２に書き込まれ、最
終的に波形メモリ１２１に供給される。これにより、連
続するアドレス位置に書き込まれている所定サンプル数
の波形データを順次読み出してＦＩＦＯ１４１に順次格
納することができるようになる。ＦＩＦＯ１４１に格納
された波形データは書き込まれるタイミングと異なるＣ
ＰＵの動作タイミングで、ＣＰＵによりＦＩＦＯ１４１
から順次読み出される。

【０００８】また、ミキサ１３３から出力される波形デ
ータを波形メモリ１２１へ書き込むＸアクセス処理の際
には、ミキサ１３３から出力される波形データがＦＩＦ
Ｏ１４１に書き込まれる。ＣＰＵはＸアクセス回路１４
０に内蔵されたＸＡレジスタ１４２に波形データ書込ア
ドレス（先頭アドレス）を書き込む。読出書込回路１３
１は、処理Ｂや取り込み処理において空いたタイムスロ
ットを使用して、アドレスバス（AD101）を介して波形
メモリ１２１にＸＡレジスタ１４２に書き込まれた波形
データ書込アドレスを供給する。同時にＦＩＦＯ１４１
から読み出された波形データが読出書込回路１３１を介
してデータバス（DATA101）に出力されて、波形メモリ
１２１に供給される。さらに、読出書込回路１３１から
波形メモリ１２１へライトイネーブル信号が供給され
る。これにより、波形メモリ１２１へ波形データが書き
込まれるようになる。

【０００９】なお、ＣＰＵはＸアクセス回路１４０へ書
込アドレスの開始アドレスと波形データのデータ長の情
報を供給し、Ｘアクセス回路１４０は波形データを書き
込む毎に開始アドレスからデータ長に対応するまで順次
アドレスをインクリメントして連続する波形データ書込
アドレスを発生する。この波形データ書込アドレスは内
蔵するＸＡレジスタ１４２に書き込まれ、最終的に波形
メモリ１２１に供給される。これにより、ミキサ１３３
からＦＩＦＯ１４１に書き込まれた所定サンプル数の波
形データを波形メモリ１２１の連続するアドレス位置に
書き込むことができるようになる。この場合、ＦＩＦＯ
１４１には、その空き状態に関わらず、ミキサ１３３か
らサンプリング周期ごとに１サンプルずつ順次波形デー
タが書き込まれる。ＦＩＦＯ１４１から波形メモリ１２
１への書き込み速度は、最悪でもサンプリング周期ごと
に１サンプル以上とされているので、ＦＩＦＯが満杯に
なることはない。一方、ＣＰＵから波形データを波形メ
モリ１２１へ書き込むＸアクセス処理の際には、ＣＰＵ
はＦＩＦＯ１４１の空き状態を確認し、空きがある場合
のみＦＩＦＯ１４１へ波形データを書き込むようになっ
ている。

【００１０】読出書込回路１３１から時分割で出力され
る各チャンネルの波形データは、ＥＧ付与回路１３２に
おいてエンベロープが付与される。付与されるエンベロ
ープは、ＣＰＵから与えられて音源制御レジスタ１３０
に格納されている各チャンネルのエンベロープパラメー
タに基づいて決定される。エンベロープが付与された、
例えば３２チャンネル分の波形データはミキサ１３３に
供給される。さらに、ミキサ１３３には信号処理回路
（ＤＳＰ）１３４から出力されるエフェクト処理等がさ
れた、例えば８チャンネル分の波形データ、および外部
回路１２２からフィルタ処理やエフェクト処理等がされ
た、例えば８チャンネル分の波形データが供給されてい
る。ミキサ１３３は、これらの供給された各チャンネル
の波形データにそれぞれ係数値を乗算してミキシングす
る。

【００１１】係数値はＣＰＵから音源制御レジスタ１３
０に音源パラメータとして与えられて、内蔵するレジス
タに格納されている。ミキサ１３３においてミキシング
された波形データは、８チャンネル分がＤＳＰ１３４
に、８チャンネル分が外部回路１２２に、１チャンネル
分が音源制御レジスタ１３０内のＸアクセス回路１４０
に、音源部１２０の最終的な出力となる２チャンネル
（ＬおよびＲ出力）分がＤＡＣ１２３に、それぞれ出力
されるようになされている。このように、ミキサ１３３
はＣＰＵから指定されたチャンネルの波形データに指定
された係数値を乗算してミキシングし、そのミキシング
結果をＣＰＵの指定に基づく出力部へ指定されたチャン
ネルで送出するようにしている。

【００１２】

【発明が解決しようとする課題】ところで、音源部１２
０においてＣＰＵ側から波形データを扱うために、音源
部１２０にコーデック機能を持たせることが考えられ
る。この場合、音源部はＤＡＣにおけるＤＡＣ周期を基
準として動作しているが、ＣＰＵはＤＡＣ周期とは直接
関係しない動作タイミングで動作していることから、コ
ーデック機能を持たせるためにはバッファを増設しなけ
ればならないという問題点があった。

【００１３】そこで本発明は、もともとＣＰＵによる波
形メモリアクセス用に用意されていた回路を活用して、
少ない回路の増設によりコーデック機能を有させること
のできる音源装置を提供することを目的としている。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる第１の音源装置は、波形データが読
み書き可能な波形メモリと、該波形メモリから波形デー
タを読み出し、読み出した波形データに基づいて各サン
プリング周期の楽音波形データを生成する楽音生成手段
と、前記楽音生成手段の生成した楽音波形データを含む
波形データが入力され、ミキシング処理を行って、サン
プリング周期の混合された波形データを出力するミキシ
ング手段と、前記楽音生成手段および前記ミキシング手
段の動作を制御する制御手段と、前記楽音生成手段が前
記波形メモリをアクセスしていない時間において、前記
制御手段の制御の基で、前記波形メモリの波形データの
連続的な読み出しあるいは書き込みのアクセスを行うと
ともに、前記ミキシング手段からサンプリング周期ごと
に入力する波形データを前記制御手段へ受け渡しするア
クセス手段と、該アクセス手段に内蔵されている記憶手
段とを備え、前記アクセス手段は、前記記憶手段の第１
領域を、前記制御手段の制御の基で行われる波形メモリ
の読み出し時あるいは書き込み時の波形データを一時的
に記憶するバッファとして使用するとともに、前記記憶
手段の第２領域を、前記ミキシング手段から入力する波
形データを前記制御手段に受け渡しするために一時的に
記憶するバッファとして使用可能とされている。

【００１５】次に、上記目的を達成することのできる本
発明にかかる第２の音源装置は、波形データが読み書き
可能な波形メモリと、該波形メモリから波形データを読
み出し、読み出した波形データに基づいて各サンプリン
グ周期の楽音波形データを生成する楽音生成手段と、前
記楽音生成手段の生成した楽音波形データを含む波形デ
ータが入力され、ミキシング処理を行って、サンプリン
グ周期の混合された波形データを出力するミキシング手
段と、前記楽音生成手段および前記ミキシング手段の動
作を制御する制御手段と、前記楽音生成手段が前記波形
メモリをアクセスしていない時間において、前記制御手
段の制御の基で、前記波形メモリの波形データの連続的
な読み出しあるいは書き込みのアクセスを行うととも
に、前記制御手段から順次入力される波形データをサン
プリング周期ごとに前記ミキシング手段へ出力するアク
セス手段と、該アクセス手段に内蔵されている記憶手段
とを備え、前記アクセス手段は、前記記憶手段の第１領
域を、前記制御手段の制御の基で行われる波形メモリの
読み出し時あるいは書き込み時の波形データを一時的に
記憶するバッファとして使用するとともに、該記憶手段
の第２領域を、前記制御手段から前記ミキシング手段に
入力される波形データを一時的に記憶するバッファとし
て使用可能とされている。

【００１６】また、上記本発明の第１および第２の音源
装置において、前記記憶手段における前記第１領域のサ
イズと前記第２領域のサイズとを、ユーザの指示あるい
は動作状況に応じてそれぞれ変更可能とされていてもよ
い。また、上記本発明の第１および第２の音源装置にお
いて、さらに、前記第１領域および前記第２領域である
バッファにおける波形データの状態を検出し、前記制御
手段に対してデータ受取あるいはデータ供給の要求を発
生する検出手段と、該検出手段における検出条件を変更
する条件変更手段とを有し、前記制御手段は、該データ
受取あるいはデータ供給の要求に応じて、該要求に対応
する領域であるバッファからのデータ受取あるいは該バ
ッファへのデータ供給を実行するようにしてもよい。

【００１７】次に、上記目的を達成することのできる本
発明にかかる第３の音源装置は、波形データが読み書き
可能な波形メモリと、該波形メモリから波形データを読
み出し、読み出した波形データに基づいて各サンプリン
グ周期の楽音波形データを生成する楽音生成手段と、該
楽音生成手段が前記波形メモリをアクセスしていない時
間において、制御手段の制御の基で、前記波形メモリの
波形データを連続的に読み出し、読み出された波形デー
タをバッファに保存するアクセス手段と、波形データが
前記バッファに所定量記憶されたことを検出して、前記
制御手段に対してデータ受取要求を出力する検出手段
と、前記データ受取要求を受けて前記アクセス手段にお
ける前記バッファよりデータを受け取ると共に、装置全
体の動作を制御する前記制御手段とを備えており、前記
検出手段の検出する所定量を変更することが可能とされ
ている。

【００１８】次に、上記目的を達成することのできる本
発明にかかる第４の音源装置は、波形データが読み書き
可能な波形メモリと、該波形メモリから波形データを読
み出し、読み出した波形データに基づいて各サンプリン
グ周期の楽音波形データを生成する楽音生成手段と、該
楽音生成手段が前記波形メモリをアクセスしていない時
間において、制御手段から供給されてバッファに記憶さ
れている波形データを、該制御手段の制御の基で前記波
形メモリに連続的に書き込むアクセス手段と、書き込む
べき波形データが記憶されていない空き領域が前記バッ
ファに所定量生じたことを検出して、前記制御手段に対
してデータ供給要求を出力する検出手段と、前記データ
供給要求を受けて前記アクセス手段のバッファに波形デ
ータを供給すると共に、装置全体の動作を制御する前記
制御手段とを備えており、前記検出手段が検出する所定
量を変更することが可能とされている。また、上記本発
明の第３および第４の音源装置において、前記バッファ
の容量が可変できるようになされていてもよい。

【００１９】次に、上記目的を達成することのできる本
発明にかかる第５の音源装置は、第１の動作クロックで
動作する制御手段により制御されると共に、第２の動作
クロックで動作する音源装置であって、各サンプリング
周期ごとに、複数チャンネルの楽音波形データを生成す
る楽音生成手段と、各サンプリング周期ごとに、入力す
る複数の波形データに対し所定の効果を付与し、効果の
付与された複数の波形データを出力する効果付与手段
と、前記制御手段から供給される複数サンプルの波形デ
ータを出力バッファに記憶し、サンプリング周期ごとに
該出力バッファから１サンプルずつ出力する出力コーデ
ック手段と、サンプリング周期ごとに１サンプルずつ入
力される波形データを入力バッファに複数サンプル分記
憶し、該入力バッファから前記制御手段に供給する入力
コーデック手段と、各サンプリング周期ごとに、前記楽
音生成手段と前記効果付与手段と前記出力コーデック手
段から出力される複数の波形データが入力され、該複数
の波形データに対し複数のミキシング処理を行い、ミキ
シングされた複数の波形データを前記効果付与手段と前
記入力コーデック手段へ出力するミキサ手段とを備えて
いる。

【００２０】また、上記本発明の第５の音源装置におい
て、さらに、入力される波形データをアナログ波形に変
換するディジタル・アナログ変換器を備えており、前記
ミキサ手段は、ミキシングされた複数の波形データの一
部の波形データを前記ディジタル・アナログ変換手段へ
入力してアナログ波形に変換するようにしてもよい。

【００２１】このような本発明によれば、制御手段の制
御の基で、波形メモリへのアクセスを行うアクセス手段
に内蔵された記憶手段が、波形メモリへの波形データの
書き込みや、波形メモリからの波形データの読み出しを
行う際に波形データを一次記憶するバッファと、制御手
段が波形データを扱うために一次記憶するコーデック用
のバッファとに分割されている。これにより、バッファ
を増設することなくコーデック機能を音源装置に有させ
ることができるようになる。この場合、分割されて構成
された各バッファにおいては制御手段への割込条件やデ
ータ要求発生条件を変更できるようにされているので、
記憶手段を分割してバッファを構成するようにしても、
効率よく各バッファを使用することができるようにな
る。

【００２２】

【発明の実施の形態】本発明の実施の形態にかかる波形
メモリを備えている音源装置を有する楽音生成装置の構
成例を示すブロック図を図１に示す。図１に示す楽音生
成装置１おいて、ＣＰＵ１０は各種プログラムを実行す
ることにより楽音生成装置１における楽音生成の動作を
制御する中央処理装置（Central Processing Unit）で
あり、タイマ１１は動作時の経過時間を示したり、特定
の間隔でタイマ割込を発生するタイマであり、自動演奏
の時間管理等に使用される。ＲＯＭ１２は、ＣＰＵ１０
が実行する楽音生成処理のプログラムや、各種データが
格納されているＲＯＭ（Read Only Memory）である。Ｒ
ＡＭ１３は楽音生成装置１におけるメインメモリであ
り、ＣＰＵ１０のワークエリア等が設定されるＲＡＭ
（Random Access Memory）である。

【００２３】また、ディスク１４はハードディスク、フ
ロッピー（登録商標）ディスク、リムーバブルディスク
等の記録媒体であり、波形メモリ２１にロードする波形
データなどが格納されている。ドライブ１５はセットさ
れたディスク１４の読出／書込を行うディスクドライブ
である。ＭＩＤＩインタフェース１６は、楽音生成装置
１内部で作成したＭＩＤＩメッセージを外部へ送出した
り、外部からのＭＩＤＩメッセージを受信するＭＩＤＩ
インターフェースである。ネットワークインタフェース
１７は、ＬＡＮ（Local Area Network ）やインターネ
ット、電話回線等の通信ネットワークを介してサーバコ
ンピュータに接続するためのネットワークインターフェ
ースである。パネルスイッチ（パネルＳＷ）１８は、楽
音生成装置１のパネルに設けられている各種スイッチで
あり、これを操作することにより楽音生成装置１に各種
指示を与えることができる。パネル表示器１９は、楽音
生成時に各種情報が表示されるディスプレイである。

【００２４】音源部２０は、ＣＰＵ１０からの発音開始
指示に基づいて、波形メモリ２１から波形データ（波形
サンプル）を読み出し、補間、エンベロープ付与、チャ
ンネル累算（ミキシング）、および効果（エフェクト）
付与などの処理を行って、楽音波形データとして出力し
ている。音源部２０から出力された楽音波形データは、
ＤＡＣ２３によりアナログ信号に変換され、サウンドシ
ステム２４により放音される。波形メモリ２１は、ＳＤ
ＲＡＭ等の高速のメモリにより構成されており、所定の
レートでサンプリングされた多数の波形サンプルデータ
が格納されている。１ワードの波形サンプルは、例えば
１６ビットあるいは３２ビットで表され、アドレスは波
形サンプル単位に付けられている。すなわち、１アクセ
スで１つの波形サンプルを読み出すようにしている。波
形メモリ２１には、楽音の生成に先立ってディスク１４
等から読み出された波形データが格納されている。

【００２５】外部回路２２は、外部から音声や楽音等の
オーディオデータを取り込むためのアナログ・ディジタ
ル変換器（ＡＤＣ）、効果（エフェクト）付与処理を行
なう外部ＤＳＰ、あるいはディジタルフィルタなどで構
成される。音源部２０から外部回路２２へ供給された波
形データには、外部回路２２においてエフェクト付与処
理やディジタルフィルタ処理が施されて、音源部２０へ
戻される。音源部２０においては、戻された波形データ
が他のチャンネルの波形データにミキシングされて出力
されるようになる。なお、外部回路２２は楽音生成装置
１に内蔵してもよいし、楽音生成装置１の外部に設けて
もよい。ディジタル・アナログ変換器（ＤＡＣ）２３
は、音源部２０から最終的に出力されるステレオの楽音
データをディジタルの楽音信号に変換してサウンドシス
テムから放音している。また、バス２５はアドレスバ
ス、コントロールバス、データバスの各バスを備える前
記した各部を相互接続しているＣＰＵバスである。

【００２６】次に、本発明の実施の形態にかかる波形メ
モリを備えている音源装置である音源部２０の詳細構成
を図２に示し、図３に音源部２０における動作タイミン
グを示す。この音源部２０において発音チャンネル数が
１２８チャンネルとされている場合は、音源部２０は時
分割１２８チャンネルで動作する。このため、音源部２
０内の各部には、時分割を行なうための基準信号となる
制御クロック信号やチャンネルカウント値などの制御信
号が供給されている。図２において、波形メモリ２１は
読み書き可能な、例えばＳＤＲＡＭ（Synchronous DRA
M）により構成されており、音源部２０において楽音を
生成する際には予めディスク１４等から読み出した複数
の比較的短期間のサンプリング波形が記憶されている。
音源部２０では、この波形メモリ２１からチャンネル毎
に時分割で読み出された波形データに基づいて各チャン
ネルの楽音を生成している。

【００２７】ノートオンに応じて楽音を発生する際に、
楽音生成装置１におけるＣＰＵ１０は、前記１２８チャ
ンネルから該ノートオンに応じた楽音生成に使用するチ
ャンネル（割り当てチャンネル）を選択し、音源制御レ
ジスタ３０の割り当てチャンネルに対応する記憶領域に
各種音源パラメータを設定し、選択されたチャンネルの
発音の開始指示を出す。この音源制御レジスタ３０には
ＣＰＵ１０からアドレスバス（AD4）を介してアドレス
が供給されると共に、データバス（DATA4）を介して各
種データのやりとりが行われる。図２においては、デー
タバス（DATA4）が複数本示されているが、説明の便宜
上複数本として示しているだけであり、実際には１本の
バスとされている。上記した音源パラメータ情報はＣＰ
Ｕ１０からデータバス（DATA4）を介して音源制御レジ
スタ３０に供給され、音源制御レジスタ３０においてＣ
ＰＵ１０からアドレスバス（AD4）を介して与えられる
レジスタアドレスで示されるレジスタに格納される。

【００２８】発音開始指示と共に音源制御レジスタ３０
に供給される音源パラメータ情報は、波形メモリ読み出
し速度（楽音ピッチに対応）、波形メモリ読み出し区
間、エンベロープパラメータ、ミキサ３３に対する設定
情報、およびエフェクト用係数等とされる。この内の波
形メモリ読み出し区間パラメータは、読み出す波形デー
タの開始アドレスＡＳおよびそのデータ長ＬＰＡとされ
る。この場合、アドレスバス（AD4）上のレジスタアド
レスで示される音源制御レジスタ３０内の特定のレジス
タに、データバス（DATA４）を介して供給される音源パ
ラメータが格納される。これにより、複数のそれぞれの
レジスタに対応する音源パラメータがそれぞれ格納され
ていくようになる。

【００２９】音源制御レジスタ３０および読出書込回路
３１は、処理Ａ、処理Ｂ、取り込み処理、および補間処
理、Ｘアクセス処理、およびコーデック入出力処理の６
つの処理を行なう。各処理の概要および処理タイミング
は次の通りである。処理Ａは、音源制御レジスタ３０か
ら供給される波形データの開始アドレスＡＳおよびその
データ長ＬＰＡやピッチＰＩＴＣＨ等の情報に基づい
て、楽音生成のために時分割チャンネルタイミングにし
たがって各発音チャンネルの波形データ読出アドレスを
作成する処理である。各チャンネルのアドレスは、読出
書込回路３１内の図示しないレジスタに保持される。発
音チャンネル数が１２８チャンネルとされている場合
は、処理ＡはＤＡＣ２３における１ＤＡＣ周期内におい
て１２８チャンネル分の波形データ読出アドレスを作成
する。なお、後述するように、本発明にかかる楽音生成
装置１では、ミキサ３３から出力される波形データを波
形メモリ２１に書き込むための書込チャンネルとして、
この１２８チャンネルのうちの最後の１６チャンネルを
転用することが可能である。

【００３０】この場合、図３に示すように１ＤＡＣ周期
は前半と後半とに２分割されて、前半の期間では１ｃｈ
〜６４ｃｈの波形データ読出アドレスが作成され（処理
Ａ前半ｃｈ）、後半の期間では６５ｃｈ〜１２８ｃｈの
波形データ読出アドレスが作成される（処理Ａ後半ｃ
ｈ）。処理Ａでは、全チャンネルについて読出アドレス
の生成を行ない、かつ、各チャンネルの読出アドレスの
整数部の進行量に応じて波形データを読み出すべきチャ
ンネルを決定し、決定されたチャンネルのチャンネル番
号とそのチャンネルでの読み出すべきサンプル数（前記
進行量に対応）を制御ＲＡＭに格納する。なお、補間処
理における４点補間では連続する４サンプルの波形デー
タが必要になるが、そのうちの過去に波形メモリ２１か
ら読み出された波形データは波形バッファに既に保存さ
れている。なお、１ｃｈ〜１２８ｃｈの各チャンネルの
処理を行うタイムスロットは１ＤＡＣ周期を等分割して
与えられる。すなわち、処理Ａにおける各チャネルに割
り当てられるタイムスロットは１ＤＡＣ周期をＴとする
とＴ／１２８とされ、このタイムスロットにおいて図示
するようにチャンネル順に処理される。

【００３１】処理Ｂは、読出書込回路３１において処理
Ａよりほぼ１／２ＤＡＣ周期だけ遅れて実行される処理
であり、後述するタイミングで処理Ａが終了したチャン
ネルについて行われる。処理Ｂは、制御ＲＡＭに読み出
すべきチャンネルとして記憶されているチャンネルにつ
いて、当該チャンネルの読出アドレスに基づいて制御Ｒ
ＡＭに記憶されているアクセス回数だけ波形メモリをア
クセスし、該回数分の波形サンプルを読み出している。
この場合、図３に示すように１ＤＡＣ周期の前半の期間
では１ｃｈ〜６４ｃｈについての波形メモリ２１からの
読み出しが実行され（処理Ｂ前半ｃｈ）、後半の期間で
は６５ｃｈ〜１２８ｃｈについての波形メモリ２１から
の読み出しが実行される（処理Ｂ後半ｃｈ）。この場
合、処理Ａにおいて、波形データを読み出すべきチャン
ネルとしてチャンネル番号が制御ＲＡＭに格納されなか
ったチャンネルについては、処理Ｂの処理は行われな
い。処理Ｂが行われるタイムスロットは処理Ａの１タイ
ムスロットの１／４とされ、１ＤＡＣ周期をＴとすると
Ｔ／５１２とされる。１ＤＡＣ周期ごとに５１２回とい
うことは、音源の１チャンネル当たり４サンプルの波形
データを読み出すことができることを意味している。

【００３２】そして、処理Ａにおいて記憶されたアクセ
ス回数が複数であったチャンネル（すなわち、読出アド
レスの整数部が複数進行したチャンネル）については、
それぞれの波形データ読出アドレスに対する処理Ｂが該
アクセス回数に対応したタイムスロット数ずつ順次実行
されるようになる。例えば、図３の処理Ｂに示すように
１ｃｈについては処理Ｂが１タイムスロットで行われ、
２ｃｈについては処理Ｂは行われず、３ｃｈについては
処理Ｂが３タイムスロットで行われ、４ｃｈについては
処理Ｂは行われず、５ｃｈについては処理Ｂが１タイム
スロットで行われ、６ｃｈについては処理Ｂは行われ
ず、７ｃｈについては処理Ｂが２タイムスロットで行わ
れ、発音されていない８ｃｈ〜６４ｃｈについては処理
Ｂは行われないようになる。なお、書込チャンネルとし
て設定されたチャンネルについては、処理Ｂにおいて、
波形データ書込アドレスが生成される。この書込チャン
ネルのアクセス回数は、それぞれ、常に１回とされる。

【００３３】このように、処理Ｂが行われないチャンネ
ルがあることから処理Ｂの前半期間においては７ｃｈの
処理が終了してから後半期間が始まるまでのタイムスロ
ットが空くようになると共に、後半期間においても後に
は次の前半期間が始まるまでにタイムスロットに空きが
生じるようになる。そこで、この空いたタイムスロット
を使用してＸアクセス回路４０によるＸアクセス処理が
行われるようになる。なお、処理Ｂにおいてタイムスロ
ットが空くまでは読出書込回路３１がセレクタ制御信号
（CONT1）をセレクタ３５に与えて、セレクタ３５を読
出書込回路３１側へ切り換える。これにより、読出書込
回路３１からアドレスバス（AD2）を介して波形データ
読出アドレスを波形メモリ２１へ供給することができる
ようになる。また、処理Ｂにおいてタイムスロットに空
きが生じるようになると、読出書込回路３１がセレクタ
制御信号（CONT1）によりセレクタ３５をＸアクセス回
路４０側へ切り換える。さらに、読出書込回路３１はセ
レクタ制御信号（CONT2）をＸアクセス回路４０へ与え
て後述するＸアクセス処理を実行できるようにする。

【００３４】また、取り込み処理は、読出書込回路３１
により実行される処理であり、処理Ｂにより波形メモリ
２１に供給された波形データ読出アドレスにしたがって
読み出された波形データをデータバス（DATA1）を介し
て取り込み、各チャンネル別に内蔵する波形バッファに
書き込む処理である。この波形バッファは、サンプル間
補間用の波形データを記憶するバッファであり、各チャ
ンネルごとに波形メモリ２１から読み出された最新の波
形データを４サンプル分記憶する。処理Ｂにおいて波形
データ読出アドレスが波形メモリ２１に供給されると、
波形メモリ２１から直ちに波形データが読み出されるこ
とから、取り込み処理は、図３に示すように処理Ｂから
わずか遅れて開始されるようになる。この場合、１つの
波形データ読出アドレスで１つの波形サンプルが読み出
されることから、図３の取り込み処理に示すように１ｃ
ｈについては波形データが１サンプル分取り込まれ、２
ｃｈについては波形データは取り込まれず、３ｃｈにつ
いては波形データが３サンプル分取り込まれ、４ｃｈに
ついては波形データは取り込まれず、５ｃｈについては
波形データが１サンプル分取り込まれ、６ｃｈについて
は波形データは取り込まれず、７ｃｈについて波形デー
タが２サンプル分取り込まれ、８ｃｈ〜６４ｃｈについ
ては波形データは取り込まれないようになる。なお、書
込チャンネルとして設定されたチャンネルについては、
この取り込み処理の代わりに、前記波形メモリ書込アド
レスに対し、ミキサ３３から１ＤＡＣ周期ごとに１サン
プルずつ供給される波形データを書き込む書込処理が行
われる。

【００３５】このように、波形データが取り込まれない
チャンネルがあることから取り込み処理の前半期間にお
いては７ｃｈの処理が終了してから後半期間が始まるま
でのタイムスロットが空くようになると共に、後半期間
においても後には次の前半期間が始まるまでのタイムス
ロットに空きが生じるようになる。そこで、この空いた
タイムスロットを後述するＸアクセス処理を行うＸアク
セス回路４０が波形メモリ２１にアクセスする際のタイ
ムスロットとして割り当てるようにする。なお、取り込
み処理における１タイムスロットは処理Ｂの１タイムス
ロットと同様とされ、１ＤＡＣ周期をＴとするとＴ／５
１２とされる。なお、取り込み処理においてタイムスロ
ットが空くまでは読出書込回路３１がセレクタ制御信号
（CONT1）をセレクタ３５に与えて、セレクタ３５を読
出書込回路３１側へ切り換える。これにより、波形メモ
リ２１から読み出した波形データをデータバス（DATA
1）、セレクタ３５およびデータバス（DATA2）を介して
読出書込回路３１の波形バッファに取り込むことができ
るようになる。また、取り込み処理においてタイムスロ
ットに空きが生じるようになると、読出書込回路３１が
セレクタ制御信号（CONT1）によりセレクタ３５をＸア
クセス回路４０側へ切り換える。さらに、読出書込回路
３１はセレクタ制御信号（CONT2）をＸアクセス回路４
０へ与えて後述するＸアクセス処理を実行できるように
する。

【００３６】補間処理は、読出書込回路３１における図
示しない補間回路により実行される処理であり、時分割
チャンネルタイミングにしたがって、波形バッファから
各チャンネルの必要とする波形サンプルを読み出し、２
点補間や４点補間を行なった波形データを出力する処理
である。この場合、波形バッファには取り込み処理によ
り取り込まれた波形データが格納されていることから、
補間処理は取り込み処理より若干遅れて開始されるよう
になる。補間された波形データは、読出書込回路３１か
らＥＧ付与回路３２に供給される。この場合、図３に示
すように１ＤＡＣ周期の前半の期間では１ｃｈ〜６４ｃ
ｈの補間処理が行われ（補間前半ｃｈ）、後半の期間で
は６５ｃｈ〜１２８ｃｈの補間処理が行われる（補間後
半ｃｈ）。なお、１ｃｈ〜１２８ｃｈの各チャンネルの
補間処理時間は１ＤＡＣ周期を等分割して与えられる。
すなわち、補間処理における各チャネルに割り当てられ
るタイムスロットは１ＤＡＣ周期をＴとするとＴ／１２
８とされ、このタイムスロットにおいて図示するように
チャンネル順に処理される。

【００３７】Ｘアクセス処理は、音源制御レジスタ３０
内に設けられているＸアクセス回路４０の制御の基で実
行される処理である。このＸアクセス処理は、前述した
処理Ｂや取り込み処理において処理を行うタイムスロッ
トが空いた際に、そのタイムスロットで、ＣＰＵ１０が
波形メモリ２１から波形データを読出／書込する処理で
ある。この際には、読出書込回路３１から制御信号（CO
NT2）がＸアクセス回路４０に供給されることにより上
記したタイムスロットにおいて実行可能となる。さら
に、セレクタ３５が制御信号（CONT1）によりＸアクセ
ス回路４０側へ切り換えられて、アドレスバス（AD3）
とデータバス（DATA３）が波形メモリ２１へ接続される
ようになる。

【００３８】ＣＰＵ１０が波形メモリ２１から波形デー
タを読み出すＸアクセス処理を実行する際には、ＣＰＵ
１０はＸアクセス回路４０に内蔵されたＸＡレジスタ４
２を指定するアドレスをアドレスバス（AD4）へ出力し
て、ＸＡレジスタ４２にデータバス（DATA4）へ出力し
た波形データ読出アドレスの先頭アドレスを書き込むと
ともに、図示しないデータ長レジスタにデータ長を書き
込む。読出書込回路３１は、処理Ｂや取り込み処理にお
いてタイムスロットが空くと、制御信号（CONT1）をセ
レクタ３５に供給して切り換え、波形メモリ２１にＸＡ
レジスタ４２に書き込まれた波形データ読出アドレスを
アドレスバス（AD3）、セレクタ３５およびアドレスバ
ス（AD1）を介して供給する。この際に、読出書込回路
３１は、リードイネーブル信号も波形メモリ２１に供給
する。

【００３９】これにより、供給されたアドレスに従って
データバス（DATA1）上に波形メモリ２１から波形デー
タが読み出される。この波形データは、セレクタ３５お
よびデータバス（DATA3）を介してＸアクセス回路４０
に内蔵されているＦＩＦＯ４１のＣＰＵアクセス用領域
４１ａに書き込まれる。後述するようにＦＩＦＯ４１に
は３つの領域が設定されるが、それぞれ、先入れ先出し
方式のバッファメモリとして使用され、３つの領域の記
憶容量の合計は５１２ワードとされている。波形メモリ
２１から読み出された波形データがＦＩＦＯ４１のＣＰ
Ｕアクセス領域４１ａに書き込まれた後、ＣＰＵ１０
は、ＤＡＣ周期とは独立した独自のタイミングでＦＩＦ
Ｏ４１を指定するアドレスをアドレスバス（AD4）へ出
力して、ＦＩＦＯ４１のＣＰＵアクセス領域４１ａから
データバス（DATA4）を介して波形データを読み出す。

【００４０】また、ＣＰＵ１０はＸアクセス回路４０へ
読み出す波形データの先頭アドレスとデータ長の情報を
供給し、Ｘアクセス回路４０は波形メモリ２１からデー
タを読み出す毎に先頭アドレスからデータ長に対応する
まで順次アドレスをインクリメントして連続する波形デ
ータ読出アドレスを発生する。この波形データ読出アド
レスは内蔵するＸＡレジスタ４２に書き込まれ、最終的
に波形メモリ２１に供給される。これにより、連続する
アドレス位置に書き込まれている所定サンプル数の波形
データを順次読み出してＦＩＦＯ４１に順次格納するこ
とができるようになる。ＦＩＦＯ４１に格納された波形
データは書き込まれるタイミングと異なるＣＰＵ１０の
動作タイミングにより読み出されてＣＰＵ１０に取り込
まれる。

【００４１】また、波形メモリ２１へ波形データを書き
込むＸアクセス処理の際には、ＣＰＵ１０はＸアクセス
回路４０に内蔵されたＸＡレジスタ４２を指定するアド
レスをアドレスバス（AD4）へ出力して、ＸＡレジスタ
４２にデータバス（DATA4）へ出力した波形データ書込
アドレスの先頭アドレスを書き込む。さらに、ＣＰＵ１
０はＸアクセス回路４０に内蔵されたＦＩＦＯ４１のＣ
ＰＵアクセス領域４１ａを指定するアドレスをアドレス
バス（AD4）へ出力して、波形メモリ２１へ書き込まれ
る波形データをＦＩＦＯ４１のＣＰＵアクセス領域４１
ａに所定量だけ書き込むとともに、図示しないデータ長
レジスタにデータ長を書き込む。読出書込回路３１は、
処理Ｂや取り込み処理においてタイムスロットが空く
と、制御信号（CONT1）をセレクタ３５に供給して切り
換え、波形メモリ２１にＸＡレジスタ４２に書き込まれ
た波形データ書込アドレスをアドレスバス（AD3）、セ
レクタ３５およびアドレスバス（AD1）を介して供給す
る。同時に、ＦＩＦＯ４１から波形データを読み出して
データバス（DATA3）、セレクタ３５およびデータバス
（DATA1）を介して波形メモリ２１に供給する。この際
に、読出書込回路３１は、ライトイネーブル信号も波形
メモリ２１に供給する。これにより、供給された書込ア
ドレスにしたがって、波形メモリ２１へ供給された波形
データが書き込まれるようになる。

【００４２】なお、ＣＰＵ１０はＸアクセス回路４０へ
書込アドレスの先頭アドレスと波形データのデータ長の
情報を供給し、Ｘアクセス回路４０は波形データを書き
込む毎に開始アドレスからデータ長に対応するまで順次
アドレスをインクリメントして連続する波形データ書込
アドレスを発生する。この波形データ書込アドレスは内
蔵するＸＡレジスタ４２に書き込まれ、最終的に波形メ
モリ２１に供給される。これにより、ＦＩＦＯ４１のＣ
ＰＵアクセス領域４１ａに所定量ずつ書き込まれた所定
サンプル数の波形データを波形メモリ２１の連続するア
ドレス位置に書き込むことができるようになる。この場
合、ＦＩＦＯ４１のＣＰＵアクセス領域４１ａにおける
空き状態に応じてＣＰＵ１０に割込要求が発生し、ＦＩ
ＦＯ４１のＣＰＵアクセス領域４１ａにＣＰＵ１０から
順次波形データが書き込まれるようになる。

【００４３】なお、Ｘアクセス処理においてＸＡレジス
タ４２は２個のレジスタを備え、それぞれのレジスタに
２系統のアドレスを格納することができる。この２系統
のアドレスはステレオのＬチャンネル用とＲチャンネル
用とされ、その先頭アドレスはＣＰＵ１０から供給され
る。例えば、Ｘアクセス処理により波形メモリ２１から
ステレオの波形データをＣＰＵ１０が取り込む場合は、
ＸＡレジスタ４２に格納されたＬチャンネル用のアドレ
スとＲチャンネル用のアドレスとが時分割されて交互に
波形メモリ２１に供給される。これにより、波形メモリ
２１からステレオのＬデータとＲデータとが交互に読み
出されるようになる。このＬデータとＲデータとが、Ｆ
ＩＦＯ４１にインターリーブされて交互に書き込まれる
ようになる。ＣＰＵ１０はＦＩＦＯ４１に書き込まれた
インターリーブされて格納されているＬデータとＲデー
タとを読み出して取り込めばよい。Ｘアクセス処理によ
りＣＰＵ１０が波形メモリ２１からステレオの波形デー
タを読み込む際、Ｘアクセス回路４０によって波形メモ
リ２１から波形メモリ２１の個別の領域に記録されたＬ
チャンネルの波形データとＲチャンネルの波形データが
自動的にインターリーブされる。また、Ｘアクセス処理
によりＣＰＵ１０がステレオの波形データを波形メモリ
２１に書き込む際も同様に、ＸＡレジスタ４２に格納さ
れたＬチャンネル用のアドレスとＲチャンネル用のアド
レスが交互に波形メモリ２１に供給され、ＣＰＵ１０か
らのインターリーブされた波形データがＬチャンネルの
波形データとＲチャンネルの波形データに分離されて波
形メモリ２１の異なる領域に書き込まれる。このよう
に、ＣＰＵ１０がステレオ波形データのインターリーブ
やその解除を行う必要がなく、ＣＰＵ１０の負荷が軽減
される。

【００４４】ここで、ミキサ３１から出力される波形デ
ータを、読出書込回路３１により波形メモリ２１へ書き
込む処理について説明する。ＣＰＵ１０は、読出書込回
路３１の最後の１６チャンネルから書き込みに使用する
チャンネルを選択し、音源制御レジスタ３０にそのチャ
ンネルを書込チャンネルとするための設定を行うととも
に、ミキサ３１でミキシングした波形データから１つの
波形データを選択し、当該書込チャンネルに供給するた
めの設定を行う。さらに、ＣＰＵ１０は、音源制御レジ
スタ３０の該チャンネルの開始アドレスＡＳに波形デー
タ書込アドレス（先頭アドレス）、データ長ＬＰＡに書
き込むデータ長をそれぞれ設定し、書き込み処理の開始
を指示する。

【００４５】読出書込回路３１は、処理Ｂの書込チャン
ネルに対応したタイムスロットで、アドレスバス（AD
2）、セレクタ３５およびアドレスバス（AD1）を介して
波形メモリ２１に当該書込チャンネルのアドレスカウン
タに格納されている波形データ書込アドレスを供給す
る。同時にミキサ３３から当該書込チャンネルに供給さ
れている波形データを、データバス（DATA2）、セレク
タ３５およびデータバス（DATA1）を介して波形メモリ
２１に供給する。さらに、読出書込回路３１から波形メ
モリ２１へライトイネーブル信号が供給される。これに
より、波形メモリ２１へ波形データが書き込まれるよう
になる。ところで、書込チャンネルのアドレスカウンタ
には、書き込み開始時に先頭アドレスＡＳに設定された
先頭アドレスがロードされる。該アドレスカウンタのカ
ウント値は、当該書込チャンネルの書き込みが行われる
毎にデータ長ＬＰＡに設定されたデータ長に対応するま
で順次アドレスがインクリメントされ、連続する波形デ
ータ書込アドレスとなる。この波形データ書込アドレス
が波形メモリ２１に供給され、波形メモリ２１の当該ア
ドレスの示す記憶位置にミキサ３３から供給される波形
データが書き込まれるようになる。

【００４６】次に、読出書込回路３１から時分割で出力
される各チャンネルの補間された波形データは、ＥＧ付
与回路３２においてエンベロープが付与される。付与さ
れるエンベロープは、ＣＰＵ１０から与えられて音源制
御レジスタ３０のレジスタに格納されている各チャンネ
ルのエンベロープパラメータに基づいて決定される。エ
ンベロープが付与された、例えば１２８チャンネル分の
波形データはミキサ３３に供給される。さらに、ミキサ
３３には信号処理回路（ＤＳＰ）３４から出力されるエ
フェクト処理等がされた、例えば８チャンネル分の波形
データ、および外部回路２２からフィルタ処理やエフェ
クト処理等がされた、例えば８チャンネル分の波形デー
タが供給されている。ミキサ３３は、これらの供給され
た各チャンネルの波形データにそれぞれ係数値を乗算し
てミキシングする。係数値はＣＰＵ１０から音源制御レ
ジスタ３０に与えられて、内蔵するレジスタに格納され
ている。ミキサ３３においてミキシングされた波形デー
タは、８チャンネル分がＤＳＰ３４に、８チャンネル分
が外部回路２２に、音源部２０の最終的な出力となる２
チャンネル（ＬおよびＲ出力）分がＤＡＣ２３に、それ
ぞれ出力されるようになされている。そして、ＤＡＣ２
３によりアナログ信号に変換された楽音信号はサウンド
システム２４から放音されるようになる。このように、
ミキサ３３はＣＰＵ１０から指定されたチャンネルの波
形データに指定された係数値を乗算してミキシングし、
そのミキシング結果をＣＰＵ１０の指定に基づく出力部
へ指定されたチャンネルで送出するようにしている。

【００４７】次に、コーデック入出力処理を説明する
が、ここでいうコーデックとは、ＣＰＵ１０が、音源部
２０に対しＤＡＣ周期で波形データを供給したり、音源
部２０からＤＡＣ周期で出力される波形データを受け取
ったりするためのコーデック入出力機能を意味してい
る。このコーデック入出力機能により、ＣＰＵ１０から
直接に波形データを入出力することができるようにな
る。コーデック入出力処理においては、ＤＡＣ周期を基
準として動作する音源部２０と、これとは異なる動作タ
イミングで動作しているＣＰＵ１０との間で波形データ
の受け渡しが行われるため、波形バッファが必要にな
る。この波形バッファとしてＦＩＦＯ４１を用いるた
め、ＦＩＦＯ４１は図６（ｃ）に示すように３分割され
ている。例えば、ＦＩＦＯ４１の約１／２が前述したＸ
アクセス処理を行う際の波形バッファとして割り当てら
れ、この領域をＣＰＵアクセス用領域４１ａというもの
とする。そして、残る領域の内の約１／２（全体の約１
／４）ずつを出力コーデック用領域４１ｃと入力コーデ
ック用領域４１ｂとして割り当てる。

【００４８】コーデック入出力処理では、例えば、外部
回路２２としてＡＤ変換器を接続し、該ＡＤ変換器で入
力波形をディジタルの波形データに変換してミキサ３３
に入力されている場合、入力コーデック機能によりその
波形データ（ストリームデータ）をＣＰＵ１０が取り込
んで録音することができる。この場合、１ＤＡＣ周期毎
に、ＡＤ変換器から入力される波形データが、ミキサ３
３を介して音源制御レジスタ３０に内蔵されているＦＩ
ＦＯ４１の入力コーデック領域４１ｂに書き込まれる。
ＦＩＦＯ４１の入力コーデック用領域４１ｂに所定量の
波形データが書き込まれると、ＣＰＵ１０にデータ読出
要求が通知されＣＰＵ１０はＦＩＦＯ４１の入力コーデ
ック用領域４１ｂから波形データを読み出して、ＲＡＭ
１３に書き込むようにする。これにより、外部回路２２
から入力されたオーディオ信号をＣＰＵ１０が取り込ん
で録音できるようになる。なお、ＣＰＵ１０の代わりに
ＤＭＡ（Direct Memory Access）コントローラがＦＩＦ
Ｏ４１の入力コーデック用領域４１ｂから波形データを
読み出して、ＲＡＭ１３に直接書き込むようにしてもよ
い。この場合は、ＣＰＵ１０に余り負担をかけずに、波
形データの転送を行うことができる。

【００４９】また、コーデック入出力処理では、ＲＡＭ
１３に格納されている波形データ（ストリームデータ）
を、ＣＰＵ１０が取り出して再生すること（出力コーデ
ック）ができる。この処理は、ＲＡＭ１３から読み出さ
れた波形データが音源制御レジスタ３０に内蔵されてい
るＦＩＦＯ４１の出力コーデック用領域４１ｃに、該領
域４１ｃからデータがあふれないようにＣＰＵ１０のタ
イミングで波形データを書き込む。ＦＩＦＯ４１の出力
コーデック用領域４１ｃに書き込まれた波形データは、
１ＤＡＣ周期ごとに１サンプルずつ、順次ミキサ３３に
ミキサ入力として入力される。例えば、ミキサ３３にお
いて該波形データをＤＳＰ３４に供給するよう設定され
ている場合には、ＤＳＰ３４において該波形データに対
してエフェクト処理を施すことができる。

【００５０】この波形データはミキサ３３において生成
された楽音データにミキシングされて、ＤＡＣ２３に供
給され楽音信号と共に放音されるようになる。この場
合、ＦＩＦＯ４１の出力コーデック用領域４１ｃに書き
込まれた波形データが所定量以下となった場合は、ＣＰ
Ｕ１０にデータ書込要求が通知されて、ＣＰＵ１０はＲ
ＡＭ１３から出力コーデック領域４１ｃの空き容量に対
応する量の波形データを読み出して、ＦＩＦＯ４１の出
力コーデック用領域４１ｃに書き込むようにする。これ
により、ＲＡＭ１３に格納されている波形データをＣＰ
Ｕ１０が取り出して再生することができるようになる。
なお、ＣＰＵ１０の代わりにＤＭＡ（Direct Memory Ac
cess）コントローラがＲＡＭ１３からストリームデータ
を読み出して、ＦＩＦＯ４１の出力コーデック用領域４
１ｃに直接書き込むようにしてもよい。この場合は、Ｃ
ＰＵ１０に余り負担をかけずに、波形データの転送を行
うことができる。

【００５１】ところで、図２に示す音源部２０における
ＦＩＦＯ４１は図６（ｃ）に示すように分割して使用し
なければならないものではない。すなわち、図６（ａ）
に示すようにＦＩＦＯ４１の全体をＣＰＵアクセス用領
域４１ａとして割り当てるようにしても良いし、図６
（ｂ）に示すようにＦＩＦＯ４１の３／４をＣＰＵアク
セス用領域４１ａとして割り当て、残る１／４を出力コ
ーデック用領域４１ｃとして割り当てるようにしても良
い。後述するように、各領域の位置およびサイズはＦＩ
ＦＯ制御レジスタ４４の分割データにより制御されてい
る。この設定は、ユーザからの指示や楽音生成装置１の
動作状況に応じて随時変更すると良い。例えば、入出力
コーデック機能を全く使用していないときは図６（ａ）
のように設定する。また、Ｘアクセス機能と出力コーデ
ック機能を使用しているときは図６（ｂ）のように設定
すればよいし、さらに出力コーデック領域を増やして出
力コーデックの安定度を高めたければ、図６（ｂ）にお
いてＣＰＵアクセス領域４１ａの容量を減らして、出力
コーデック領域４１ｃを増やすこともできる。

【００５２】このように分割して使用可能なＦＩＦＯ４
１の各領域においては図６（ａ）（ｂ）（ｃ）に示すよ
うに、データを書き込むアドレス位置がライトポインタ
ＷＰで示されており、読み出すアドレス位置がリードポ
インタＲＰで示されている。ライトポインタＷＰとリー
ドポインタＲＰは、書込／読出が行われる毎に１アドレ
スずつ矢印で図示する上方向の上位アドレスに移行して
いく。そして、最上位アドレスからは最下位アドレスに
折り返すようになる。例えば、ＣＰＵアクセス用領域４
１ａではライトポインタＷＰ１とＲＰ１で示されてお
り、この領域４１ａにおいてライトポインタＷＰ１とリ
ードポインタＲＰ１の間にデータが書き込まれているこ
とになる。また、ＦＩＦＯ４１のＣＰＵアクセス領域４
１ａに波形データを書き込む場合は、ライトポインタＷ
Ｐ１を１つ進めるとともにライトポインタＷＰ１の示す
記憶位置に波形データを書き込む。ＣＰＵアクセス領域
４１ａから波形データを読み出す場合は、リードポイン
タＲＰ１を１つ進めるとともにリードポインタＲＰ１の
示す記憶位置から波形データを読み出す。さらに、出力
コーデック用領域４１ｃではライトポインタＷＰ２とリ
ードポインタＲＰ２で示されており、この領域４１ｃに
おいてライトポインタＷＰ２とリードポインタＲＰ２の
間にデータが書き込まれていることになる。さらに、入
力コーデック用領域４１ｂではライトポインタＷＰ３と
リードポインタＲＰ３で示されており、この領域４１ｂ
においてライトポインタＷＰ３とリードポインタＲＰ３
の間にデータが書き込まれていることになる。なお、ラ
イトポインタＷＰとリードポインタＲＰの進行はＸアク
セス回路４０が管理しており、ＣＰＵ１０がそれらを制
御する必要はない。

【００５３】これらの６つのポインタは図２に示すＸア
クセス回路４０に内蔵されているポインタレジスタ４３
に格納されている。ポインタレジスタ４３における各ポ
インタには、アドレスカウンタでカウントしたカウント
値が格納されているが、この場合、１つのアドレスカウ
ンタを時分割使用してそれぞれのポインタ値を得るよう
にしている。すなわち、アドレスカウンタは各領域のデ
ータの書込／読出に応じてインクリメントしたカウント
値がそれぞれ格納されるようになる。なお、リードポイ
ンタＲＰがライトポインタＷＰを追い越さないようにＦ
ＩＦＯ４１における各領域の書込／読み出しが制御され
る。これらの情報をＣＰＵ１０がＦＩＦＯ制御レジスタ
４４に設定しようとする際には、ＣＰＵ１０は、該情報
をデータバス（DATA4）に供給するとともに、音源制御
レジスタ３０のＦＩＦＯ制御レジスタ４４を示すアドレ
スをアドレスバス（AD4）に供給して通常の書き込み動
作を行う。

【００５４】このように分割して使用可能なＦＩＦＯ４
１はＦＩＦＯ制御レジスタ４４により制御されている。
ＦＩＦＯ制御レジスタ４４には、ＣＰＵ１０からデータ
バス（DATA4）を介してＦＩＦＯ４１がどの位置で分割
されて何の領域に割り当てられているかを示す分割デー
タ、ＦＩＦＯ４１における各領域における書込データや
読出データの残存データ量が所定量以下となった際に発
生するＣＰＵ割込やデータ要求の発生条件を示す通知制
御情報、ＦＩＦＯ４１における各領域に格納されるデー
タがステレオであるか否かを示すステレオ指示情報、Ｆ
ＩＦＯ４１における各領域をクリアするクリア情報、Ｆ
ＩＦＯ４１における各領域に格納されるデータが１６ビ
ットであるか３２ビットであるかを示すビット数情報が
供給されている。これらの情報がＣＰＵ１０からデータ
バス（DATA4）に供給される際には、ＣＰＵ１０から音
源制御レジスタ３０にＦＩＦＯ制御レジスタ４４を示す
レジスタアドレスがアドレスバス（AD4）を介して供給
されて、ＦＩＦＯ制御レジスタ４４に格納される。

【００５５】そして、ＦＩＦＯ制御レジスタ４４にＦＩ
ＦＯ４１を分割する分割データが供給されると、ＦＩＦ
Ｏ制御レジスタ４４はＦＩＦＯ４１を分割データに従っ
て分割し、分割数に対応するポインタをポインタレジス
タ４３に設定するようにする。これにより、ＦＩＦＯ４
１を分割して使用することができるようになる。そし
て、ＦＩＦＯ制御レジスタ４４に通知制御情報が供給さ
れると、ＦＩＦＯ制御レジスタ４４はＦＩＦＯ４１に設
定されている各領域における残存データ量の閾値が通知
制御情報に従って定められるようになる。残存データ量
がこの閾値以下となった際にＣＰＵ１０にＣＰＵ割込や
ＤＭＡコントローラにデータ要求が発生して、データの
書込／読出が通知されるようになる。この通知制御では
ＦＩＦＯ４１を３分割しても対応できるように最大３系
統の通知制御情報とされている。

【００５６】この通知制御情報により設定される閾値
を、図７に示すＣＰＵアクセス用領域にＣＰＵ１０が書
き込む際の例を説明する。図７（ｂ）に示すようにわず
かデータが読み出された際に書込を要求するＣＰＵ割込
やデータ要求を通知する閾値ａとすると、その領域のサ
イズが小さい場合に好適であるが通知回数が多くなって
しまうようになる。図７（ｃ）に示すように領域のほぼ
半分データが読み出された際に書込を要求するＣＰＵ割
込やデータ要求を通知する閾値ｂとすると、その領域の
サイズが中くらいの場合に好適となり、通知回数をある
程度抑制することができるようになる。図７（ｄ）に示
すように領域の数分の一になるまでデータが読み出され
た際に書込を要求するＣＰＵ割込やデータ要求を通知す
る閾値ｃとすると、その領域のサイズが大きい場合に好
適となり、通知回数を抑制することができるようにな
る。図７（ｅ）に示すように領域の全てのデータが読み
出された際に書込を要求するＣＰＵ割込やデータ要求を
通知する閾値ｄとすると、リアルタイム性が必要とされ
ないデータの場合に好適となり、通知回数をわずかな回
数とすることができる。

【００５７】次に、図８に示すＣＰＵアクセス用領域か
らＣＰＵ１０が読み出す際の例を説明する。図８（ｂ）
に示すようにわずかデータが書き込まれた際に読出を要
求するＣＰＵ割込やデータ要求を通知する閾値ｅとする
と、その領域のサイズが小さい場合に好適であるが通知
回数が多くなってしまうようになる。図８（ｃ）に示す
ように領域のほぼ半分データが書き込まれた際に読出を
要求するＣＰＵ割込やデータ要求を通知する閾値ｆとす
ると、その領域のサイズが中くらいの場合に好適とな
り、通知回数をある程度抑制することができるようにな
る。図８（ｄ）に示すように領域の数分の一を残してデ
ータが書き込まれた際に読出を要求するＣＰＵ割込やデ
ータ要求を通知する閾値ｇとすると、その領域のサイズ
が大きい場合に好適となり、通知回数を抑制することが
できるようになる。図８（ｅ）に示すように領域のほと
んどにデータが書き込まれた際に読出を要求するＣＰＵ
割込やデータ要求を通知する閾値ｈとすると、リアルタ
イム性が必要とされないデータの場合に好適となり、通
知回数をわずかな回数とすることができる。

【００５８】また、ＦＩＦＯ制御レジスタ４４にステレ
オ指示情報が供給されると、ＦＩＦＯ制御レジスタ４４
はＬデータとＲデータとをＦＩＦＯ４１に交互に書き込
むインターリーブ処理を行って波形データを書き込むよ
うに制御する。このステレオ指示情報はＦＩＦＯ４１を
３分割した際に、それぞれの領域でステレオ指示できる
ように最大３系統のステレオ指示情報とされている。さ
らに、ＦＩＦＯ制御レジスタ４４にクリア情報が供給さ
れると、ＦＩＦＯ制御レジスタ４４はＦＩＦＯ４１をク
リアする。このクリア情報はＦＩＦＯ４１を３分割した
際に、それぞれの領域でクリアできるように３系統のク
リア情報とされている。さらにまた、ＦＩＦＯ制御レジ
スタ４４にビット数情報が供給されると、ＦＩＦＯ制御
レジスタ４４は波形データを１６ビットあるいは３２ビ
ットとして扱う。ＦＩＦＯ４１は５１２ワード×１６ビ
ットとされているので、指示されたビット数に応じてＦ
ＩＦＯ４１を制御するようにする。すなわち、ビット数
情報により３２ビットと指示されると、ＦＩＦＯ制御レ
ジスタ４４は１つの波形データを読出／書込する際に２
ワードをＦＩＦＯ４１から読出／書込するように制御す
る。このビット数情報はＦＩＦＯ４１を３分割した際
に、それぞれの領域でビット数を指示できるように最大
３系統のビット数情報とされている。

【００５９】次に、図２に示す構成の音源部２０におけ
るデータ流れ図を図４に、その動作タイミングを図５
に、ＦＩＦＯ４１の分割形態を図６に示し、これらの図
を参照しながら、Ｘアクセス処理およびコーデック入出
力処理におけるデータの流れを説明する。図４におい
て、制御手段５はＣＰＵ１０とシステムＲＡＭ（図１に
示すＲＡＭ１３）とＤＭＡコントローラからなり、波形
メモリ２１における波形データの書込／読出の制御や波
形データの転送制御を行っている。ＦＩＦＯ４１は、Ｃ
ＰＵアクセス用ＦＩＦＯ４１ａ、入力コーデック用ＦＩ
ＦＯ４１ｂおよび出力コーデック用ＦＩＦＯ４１ｃに３
分割されている。

【００６０】また、書込手段５２は読出書込回路３１の
一機能であり、楽音生成用のチャンネルの内の特定のチ
ャンネルを使用して波形メモリ２１へ波形データを書き
込む手段である。音源手段５１は、読出書込回路３１に
より読み出された波形データに基づいて楽音データを生
成する音源手段である。この楽音データは最大１２８チ
ャンネルからなっている。ミキサ手段５３は、ミキサ３
３とＤＳＰ３４の機能を備え時分割で生成された各チャ
ンネルの楽音データをミキシングして最終的な楽音デー
タを作成してＤＡＣ２３に供給したり、外部回路２２に
波形データを供給してエフェクト処理された波形データ
を受け取ってミキシングしたりしている。外部回路２
２，ＤＡＣ２３，音源手段５１，書込手段５２，ミキサ
手段５３は、１ＤＡＣ周期を基準とするサンプリング周
波数Ｆｓに同期して動作している。これに対して、ミキ
サ手段５３から入力コーデック用ＦＩＦＯ４１ｂにはサ
ンプリング周波数Ｆｓに同期してデータが書き込まれる
が、制御手段５における独自の動作タイミングで読み出
される。同様に出力コーデック用ＦＩＦＯ４１ｃには、
制御手段５から独自の動作タイミングでデータが書き込
まれるが、サンプリング周波数Ｆｓに同期してデータが
読み出されてミキサ手段５３に供給されるようになる。

【００６１】ここで、書込手段５２により実行される書
込処理は、図５（ａ）に示す期間ｃにおいて実行される
ようになる。図５（ａ）には前述した処理Ｂの処理期間
ａ、ｂ、ｄとして示されており、期間ｃは後半ＤＡＣ周
期における処理Ｂが実行される期間ｂの直後とされてい
る。これは、楽音データ生成用のチャンネルが１２８チ
ャンネルとされている場合に、書込手段５２が最後の１
６チャンネルを利用して波形メモリ２１に波形データを
書き込めるようにしていることに基づいている。なお、
図５（ａ）に示す動作タイミングはＸアクセス処理が実
行されず、ＣＰＵ１０によるアクセスがない場合の動作
タイミングとされている。

【００６２】また、Ｘアクセス処理が実行される場合
は、制御手段５（ＣＰＵ１０ないしＤＭＡコントロー
ラ）はＣＰＵアクセス用ＦＩＦＯ４１ａをバッファメモ
リとして使用して、波形メモリ２１へ波形データを書き
込んだり、波形メモリ２１から波形データを読み出した
りするようになる。Ｘアクセス処理で波形メモリ２１に
データを書き込む場合の動作タイミングの例を図５
（ｂ）に示す。ＣＰＵ１０あるいはＤＭＡコントローラ
がＣＰＵアクセス用ＦＩＦＯ４１ａに書き込むタイミン
グはＣＰＵ書込として示す期間ｈであり、Ｘアクセス回
路４０がＣＰＵアクセス用ＦＩＦＯ４１ａに書き込まれ
ている波形データを波形メモリ２１に書き込むタイミン
グは期間ｅ、ｆ、ｇとされる。このように、書き込むデ
ータ量が１ＤＡＣ期間で転送できるデータ量より多い場
合は、期間ｅ、ｆ、ｇのように複数の期間にわたりＸア
クセス回路４０が波形メモリ２１に書き込みを行う。ま
た、書き込むデータ量がＣＰＵアクセス用ＦＩＦＯ４１
ａの容量より大きい場合は、ＣＰＵ１０あるいはＤＭＡ
コントローラからＣＰＵアクセス用ＦＩＦＯ４１ａへの
書き込みも連続する１つの期間ではなく複数の期間に分
けて行われる。その場合の２回目以降の期間は、前述し
たＣＰＵ割込やデータ要求の通知に応じて開始される。
Ｘアクセス処理で波形メモリ２１からデータを読み出す
場合も同様であり、Ｘアクセス処理で波形メモリ２１か
らＣＰＵアクセス用ＦＩＦＯ４１ａに読み込むデータ量
が１ＤＡＣ期間で転送できるデータ量より多い場合は複
数期間にわたる転送が行われ、また、そのデータ量がＦ
ＩＦＯ４１ａの容量より大きい場合はＣＰＵ１０あるい
はＤＭＡコントローラは、ＣＰＵアクセス用ＦＩＦＯ４
１ａからのデータの読み出しを複数期間に分けて実行す
る。なお、波形メモリ２１から読み出した波形データを
ＣＰＵアクセス用ＦＩＦＯ４１ａに記憶し、当該波形デ
ータを読み出したアドレスとはオフセットされたアドレ
スを書込アドレスとして発生するようにし、ＣＰＵアク
セス用ＦＩＦＯ４１ａから読み出した波形データを波形
メモリ２１へ書き込むことにより、波形データのコピー
を行うことができる。

【００６３】さらにまた、コーデック入出力処理が実行
される場合には、入力コーデック用ＦＩＦＯ４１ｂに
は、ミキサ手段５３からＤＡＣ周期ごとに入力される波
形データ、例えば外部回路２２においてディジタル信号
に変換されたオーディオ信号が格納され、制御手段５に
より入力コーデック用ＦＩＦＯ４１ｂから読み出されて
制御手段５へ取り込まれるようになる。そして、出力コ
ーデック用ＦＩＦＯ４１ｃには、制御手段５から転送さ
れた波形データが格納され、ＤＡＣ周期ごとに出力コー
デック用ＦＩＦＯ４１ｃから読み出されてミキサ手段５
３に供給され、楽音データにミキシングされてＤＡＣ２
３に出力されるようになる。なお、入力コーデック用Ｆ
ＩＦＯ４１ｂおよび出力コーデック用ＦＩＦＯ４１ｃに
は、１／２ダウンサンプリングした波形データを入出力
することができ、このようにダウンサンプリングすると
それぞれのコーデック用ＦＩＦＯ４１ｂ，４１ｃへのア
クセス回数を低減することができる。波形データをダウ
ンサンプリングした際には、ＤＳＰ３４によりＬＰＦ処
理を行うことにより折り返しノイズの発生を防止するの
が好適である。さらに、入力コーデック用ＦＩＦＯ４１
ｂおよび出力コーデック用ＦＩＦＯ４１ｃでは、ビット
列の最上位ビットが左側に位置するビッグエンディアン
と、ビット列の最下位ビットが左側に位置するリトルエ
ンディアンとの設定ができるようにされている。

【００６４】なお、上記の説明では音源部２０における
処理を図３に示すように１ＤＡＣ周期を前半と後半に分
割した区間で実行するようにしているが、本発明はこれ
に限るものではなく、１ＤＡＣ周期を１／３，１／４，
・・・に分割し、それらの区間を単位にして各処理を行
なうようにしてもよい。また、１ＤＡＣ周期を分割する
ことなく各処理を行うようにしてもよく、１ＤＡＣ周期
を分割する場合は区間の期間長は等分割に分割しなくて
もよい。さらに言えば、１ＤＡＣ周期がどのように分割
されているかは問題ではなく、とにかく、読出書込回路
３１による波形メモリアクセスとＸアクセス回路による
波形メモリアクセスとが時分割化できていればよい。

【００６５】

【発明の効果】本発明は以上説明したように、制御手段
の制御の基で、波形メモリへのアクセスを行うアクセス
手段に内蔵された記憶手段が、波形メモリへの波形デー
タの書き込みや、波形メモリからの波形データの読み出
しを行う際に波形データを一次記憶するバッファと、制
御手段が波形データを扱うために一次記憶するコーデッ
ク用のバッファとに分割されている。これにより、バッ
ファを増設することなくコーデック機能を音源装置に有
させることができるようになる。この場合、分割されて
構成された各バッファにおいては制御手段への割込条件
やデータ要求発生条件を変更できるようにされているの
で、記憶手段を分割してバッファを構成するようにして
も、効率よく各バッファを使用することができるように
なる。また、コーデック機能により、所定のサンプリン
グ周期に同期して動作する音源装置のミキサ手段と、サ
ンプリング周期とは独立したタイミングで動作する制御
手段（ＣＰＵ）の間で、波形データのやりとりをするこ
とができる。特に、コーデック機能の出力先／入力元が
ミキサ手段であるため、ミキサの設定により次のような
動作が可能となる。 （１)楽音生成手段の生成した波形データに、効果付与
手段で効果を付与して制御手段に渡す（レコーディン
グ）ことができる。 （２）制御手段が供給する波形データ（ソフト音源等）
に、効果付与手段で効果を付与することができる。 （３）楽音生成手段の生成した波形データを制御手段に
渡し、制御手段で効果を付与して（ソフトエフェクト）
ミキサ手段に戻すことができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態にかかる波形メモリを備
えている音源装置を有する楽音生成装置の構成例を示す
ブロック図である。

【図２】 本発明の実施の形態にかかる波形メモリを備
えている音源装置である音源部の詳細構成を示す図であ
る。

【図３】 本発明の実施の形態にかかる波形メモリを備
えている音源装置の動作タイミングを示す図である。

【図４】 本発明の実施の形態にかかる音源装置のデー
タの流れを説明するための機能ブロック図である。

【図５】 本発明の実施の形態にかかる音源装置におけ
るＣＰＵアクセスのタイミングを示す図である。

【図６】 本発明の実施の形態にかかる音源装置におけ
るＦＩＦＯの分割形態を示す図である。

【図７】 本発明の実施の形態にかかる音源装置におけ
るＦＩＦＯからの読出時における割込やデータ要求の閾
値の態様を示す図である。

【図８】 本発明の実施の形態にかかる音源装置におけ
るＦＩＦＯからの書込時における割込やデータ要求の閾
値の態様を示す図である。

【図９】 従来の波形メモリ音源の構成を示すブロック
図である。

【符号の説明】

１ 楽音生成装置、５ 制御手段、１０ ＣＰＵ、１１
タイマ、１２ ＲＯＭ、１３ ＲＡＭ、１４ ディス
ク、１５ ドライブ、１６ ＭＩＤＩインタフェース、
１７ ネットワークインタフェース、１８ パネルＳ
Ｗ、１９ パネル表示器、２０ 音源部、２１ 波形メ
モリ、２２ 外部回路、２３ ＤＡＣ、２４サウンドシ
ステム、２５ バス、３０ 音源制御レジスタ、３１
読出書込回路、３２ ＥＧ付与回路、３３ ミキサ、３
５ セレクタ、４０ Ｘアクセス回路、４１ａ ＣＰＵ
アクセス用領域、４１ｂ 入力コーデック用領域、４１
ｃ出力コーデック用領域、４２ ＸＡレジスタ、４３
ポインタレジスタ、４４ＦＩＦＯ制御レジスタ、５１
音源手段、５２ 書込手段、５２ 書込手段、５３ ミ
キサ手段、１２０ 音源部、１２１ 波形メモリ、１２
２ 外部回路、１３０ 音源制御レジスタ、１３１ 読
出書込回路、１３２ ＥＧ付与回路、１３３ ミキサ、
１３４ ＤＳＰ、１４０ Ｘアクセス回路、１４１ Ｆ
ＩＦＯ、１４２ ＸＡレジスタ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 波形データが読み書き可能な波形メモリ
   と、 該波形メモリから波形データを読み出し、読み出した波
   形データに基づいて各サンプリング周期の楽音波形デー
   タを生成する楽音生成手段と、 前記楽音生成手段の生成した楽音波形データを含む波形
   データが入力され、ミキシング処理を行って、サンプリ
   ング周期の混合された波形データを出力するミキシング
   手段と、 前記楽音生成手段および前記ミキシング手段の動作を制
   御する制御手段と、 前記楽音生成手段が前記波形メモリをアクセスしていな
   い時間において、前記制御手段の制御の基で、前記波形
   メモリの波形データの連続的な読み出しあるいは書き込
   みのアクセスを行うとともに、前記ミキシング手段から
   サンプリング周期ごとに入力する波形データを前記制御
   手段へ受け渡しするアクセス手段と、 該アクセス手段に内蔵されている記憶手段とを備え、 前記アクセス手段は、前記記憶手段の第１領域を、前記
   制御手段の制御の基で行われる波形メモリの読み出し時
   あるいは書き込み時の波形データを一時的に記憶するバ
   ッファとして使用するとともに、前記記憶手段の第２領
   域を、前記ミキシング手段から入力する波形データを前
   記制御手段に受け渡しするために一時的に記憶するバッ
   ファとして使用可能とされていることを特徴とする音源
   装置。
2. 【請求項２】 波形データが読み書き可能な波形メモリ
   と、 該波形メモリから波形データを読み出し、読み出した波
   形データに基づいて各サンプリング周期の楽音波形デー
   タを生成する楽音生成手段と、 前記楽音生成手段の生成した楽音波形データを含む波形
   データが入力され、ミキシング処理を行って、サンプリ
   ング周期の混合された波形データを出力するミキシング
   手段と、 前記楽音生成手段および前記ミキシング手段の動作を制
   御する制御手段と、 前記楽音生成手段が前記波形メモリをアクセスしていな
   い時間において、前記制御手段の制御の基で、前記波形
   メモリの波形データの連続的な読み出しあるいは書き込
   みのアクセスを行うとともに、前記制御手段から順次入
   力される波形データをサンプリング周期ごとに前記ミキ
   シング手段へ出力するアクセス手段と、 該アクセス手段に内蔵されている記憶手段とを備え、 前記アクセス手段は、前記記憶手段の第１領域を、前記
   制御手段の制御の基で行われる波形メモリの読み出し時
   あるいは書き込み時の波形データを一時的に記憶するバ
   ッファとして使用するとともに、該記憶手段の第２領域
   を、前記制御手段から前記ミキシング手段に入力される
   波形データを一時的に記憶するバッファとして使用可能
   とされていることを特徴とする音源装置。
3. 【請求項３】 前記記憶手段における前記第１領域のサ
   イズと前記第２領域のサイズとを、ユーザの指示あるい
   は動作状況に応じてそれぞれ変更可能とされていること
   を特徴とする請求項１あるいは２記載の音源装置。
4. 【請求項４】 さらに、前記第１領域および前記第２領
   域であるバッファにおける波形データの状態を検出し、
   前記制御手段に対してデータ受取あるいはデータ供給の
   要求を発生する検出手段と、 該検出手段における検出条件を変更する条件変更手段と
   を有し、 前記制御手段は、該データ受取あるいはデータ供給の要
   求に応じて、該要求に対応する領域であるバッファから
   のデータ受取あるいは該バッファへのデータ供給を実行
   するようにしたことを特徴とする請求項１ないし２記載
   の音源装置。
5. 【請求項５】 波形データが読み書き可能な波形メモリ
   と、 該波形メモリから波形データを読み出し、読み出した波
   形データに基づいて各サンプリング周期の楽音波形デー
   タを生成する楽音生成手段と、 該楽音生成手段が前記波形メモリをアクセスしていない
   時間において、制御手段の制御の基で、前記波形メモリ
   の波形データを連続的に読み出し、読み出された波形デ
   ータをバッファに保存するアクセス手段と、 波形データが前記バッファに所定量記憶されたことを検
   出して、前記制御手段に対してデータ受取要求を出力す
   る検出手段と、 前記データ受取要求を受けて前記アクセス手段における
   前記バッファよりデータを受け取ると共に、装置全体の
   動作を制御する前記制御手段とを備えており、 前記検出手段の検出する所定量を変更することが可能と
   されていることを特徴とする音源装置。
6. 【請求項６】 波形データが読み書き可能な波形メモリ
   と、 該波形メモリから波形データを読み出し、読み出した波
   形データに基づいて各サンプリング周期の楽音波形デー
   タを生成する楽音生成手段と、 該楽音生成手段が前記波形メモリをアクセスしていない
   時間において、制御手段から供給されてバッファに記憶
   されている波形データを、該制御手段の制御の基で前記
   波形メモリに連続的に書き込むアクセス手段と、 書き込むべき波形データが記憶されていない空き領域が
   前記バッファに所定量生じたことを検出して、前記制御
   手段に対してデータ供給要求を出力する検出手段と、 前記データ供給要求を受けて前記アクセス手段のバッフ
   ァに波形データを供給すると共に、装置全体の動作を制
   御する前記制御手段とを備えており、 前記検出手段が検出する所定量を変更することが可能と
   されていることを特徴とする音源装置。
7. 【請求項７】 前記バッファの容量が可変できるように
   なされていることを特徴とする請求項５あるいは請求項
   ６記載の音源装置。
8. 【請求項８】 第１の動作クロックで動作する制御手段
   により制御されると共に、第２の動作クロックで動作す
   る音源装置であって、 各サンプリング周期ごとに、複数チャンネルの楽音波形
   データを生成する楽音生成手段と、 各サンプリング周期ごとに、入力する複数の波形データ
   に対し所定の効果を付与し、効果の付与された複数の波
   形データを出力する効果付与手段と、 前記制御手段から供給される複数サンプルの波形データ
   を出力バッファに記憶し、サンプリング周期ごとに該出
   力バッファから１サンプルずつ出力する出力コーデック
   手段と、 サンプリング周期ごとに１サンプルずつ入力される波形
   データを入力バッファに複数サンプル分記憶し、該入力
   バッファから前記制御手段に供給する入力コーデック手
   段と、 各サンプリング周期ごとに、前記楽音生成手段と前記効
   果付与手段と前記出力コーデック手段から出力される複
   数の波形データが入力され、該複数の波形データに対し
   複数のミキシング処理を行い、ミキシングされた複数の
   波形データを前記効果付与手段と前記入力コーデック手
   段へ出力するミキサ手段と、を備えていることを特徴と
   する音源装置。
9. 【請求項９】 さらに、入力される波形データをアナロ
   グ波形に変換するディジタル・アナログ変換器を備えて
   おり、 前記ミキサ手段は、ミキシングされた複数の波形データ
   の一部の波形データを前記ディジタル・アナログ変換手
   段へ入力してアナログ波形に変換するようにしたことを
   特徴とする請求項８記載の音源装置。